KR19980034492A - CLS package - Google Patents
CLS package Download PDFInfo
- Publication number
- KR19980034492A KR19980034492A KR1019960052550A KR19960052550A KR19980034492A KR 19980034492 A KR19980034492 A KR 19980034492A KR 1019960052550 A KR1019960052550 A KR 1019960052550A KR 19960052550 A KR19960052550 A KR 19960052550A KR 19980034492 A KR19980034492 A KR 19980034492A
- Authority
- KR
- South Korea
- Prior art keywords
- package
- terminal
- semiconductor chip
- substrate
- press
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 시엘지에이(CLGA:Column Land Grid Array) 패키지(Package)에 관한 것으로, 아래 도면에 도시된 바와 같이, 다수개의 패드가 형성된 반도체 칩과; 상면에는 상기 반도체 칩이 접착고정됨과 아울러 그 반도체 칩의 패드와 와이어로 연결하여 통전될 수 있도록 리드패턴이 형성되고, 하면에는 상기 리드패턴과 통전될 수 있도록 관통홀로 연결되고 외부의 회로단자와 연결하기 위한 단자를 설치할 수 있는 설치홈이 형성된 베이스패턴을 구비한 서브스트레이트를 갖는 시엘지에이 패키지로서, 제조공정상에서 플러스 코팅이나 리플로우 및 클린닝을 하여햐 하는 공정을 생략할 수가 있게 되어 생산성이 향상됨과 아울러 생산비가 절감되고, 상기 단자의 접착고정상태나 압입고정상태를 육안으로 검사하기가 용이하게 되어 상기 시엘지에이 패키지의 신뢰성을 향상할 수 있게 되며, 또 상기 시엘지에이 패키지의 단자와 피시비 기판의 단자가 솔더링에 의하여 연결고정된 후, 상기 시엘지에이 패키지를 분리하게 되어도 상기 압입결합되거나 접착고정된 상기 단자가 손실되어도 상기 설치홈에 단자를 간단하게 압입하거나 접착고정할 수 있게 되어 리페어 작업이 용이하게 되는 효과를 얻을 수 있게 된다.The present invention relates to a CLG (Column Land Grid Array) package, and as shown in the drawings below, a semiconductor chip having a plurality of pads formed therein; The upper surface of the semiconductor chip is adhesively fixed and a lead pattern is formed so as to be energized by connecting with a pad and a wire of the semiconductor chip, and the lower surface is connected by a through hole so as to be energized with the lead pattern and connected to an external circuit terminal This package is a SL package having a substrate having a base pattern with a mounting groove for installing a terminal for the purpose of improving productivity by eliminating the process of plus coating, reflowing and cleaning in the manufacturing process. In addition, the production cost is reduced, and it is easy to visually inspect the adhesive fixed state or the press-fit fixed state of the terminal to improve the reliability of the LGA package, and the terminals of the LGA package and the terminals of the PCB After the soldering is fixed by soldering, Even if it is separated, even if the press-bonded or adhesively fixed terminal is lost, it is possible to simply press-fit or adhesive-fix the terminal into the installation groove, thereby making it possible to obtain an effect of easy repair work.
Description
본 발명은 시엘지에이(CLGA:Column Land Grid Array) 패키지(Package)에 관한 것으로, 특히 홈이 형성된 서브스트레이트(Substrate)의 베이스패턴에 도전성의 핀을 압입장착하거나 접착고정할 수 있도록 하므로써 패키지의 신뢰성을 향상함과 아울러 고정의 단순화로 생산비의 절감과 함께 생산성을 향상할 수 있도록 한 시엘지에이 패키지에 관한 것이다.The present invention relates to a CLGA (Column Land Grid Array) package, and in particular, the reliability of the package by press-fitting or fixing a conductive pin to the base pattern of the grooved substrate It is related to the SIAGEL package, which improves the productivity and simplifies the fixing to reduce the production cost and increase the productivity.
종래 기술에 의한 시엘지에이 패키지(1)는 상기 도 1 내지 도 3에 도시된 바와 같이, 다수개의 패들(미도시)이 형성된 반도체 칩(2)이 서브스트레이트(Substrate)(3)의 상면에 접착고정되어 있고, 상기 서브스트레이트(3)의 상면에는 상기 반도체 칩(2)의 패드와 통전될 수 있도록 와이어(4)로 연결되는 리드패턴(5)이 형성되어 있으며, 상기 서브스트레이트(3)의 하면에는 상기 반도체 칩(2)과 외부의 전기적인 회로와 통전될 수 있도록 설치하는 솔더볼(6)(Solder Ball)을 접착 고정할 수 있는 베이스패턴(7)이 형성되어 있다.In the conventional LGA package 1, as illustrated in FIGS. 1 to 3, a semiconductor chip 2 having a plurality of paddles (not shown) is adhered to an upper surface of a substrate 3. The lead pattern 5, which is fixed and connected to the wire 4 so as to be energized with the pad of the semiconductor chip 2, is formed on the upper surface of the substrate 3. A base pattern 7 may be formed on the lower surface of the semiconductor chip 2 to fix and fix a solder ball 6 installed therein so as to be energized with an external electrical circuit.
그리고, 상기 리드패턴(5)과 상기 베이스패턴(7)은 상기 서브스트레이트(3)를 관통 연결되는 관통홀(8)에 의하여 통전될 수 있도록 되어 있고, 상기 베이스패턴(7)에는 상기 도 4에 도시된 바와 같이 상기 솔더볼(6)을 접착고정하기 위한 PCB패드(7a)가 설치되어 있고, 그 PCB패드(7a)에는 외부의 전기적인 회로와 연결되는 단자가 되는 상기 솔더볼(6)이 도전성이 있는 접착제(9)에 의하여 접착고정되어 있다.In addition, the lead pattern 5 and the base pattern 7 may be energized by a through hole 8 connected to the substrate 3 through the base pattern 7. As shown in the figure, a PCB pad 7a is installed to bond and fix the solder ball 6, and the solder pad 6, which is a terminal connected to an external electrical circuit, is conductive to the PCB pad 7a. The adhesive is fixed by the adhesive 9.
도면상의 미설명 부호 10은 상기 반도체 칩을 보호하기 위한 몰드물인 에폭시수지이다.Reference numeral 10 in the drawings is an epoxy resin that is a mold for protecting the semiconductor chip.
그러나, 상기와 같이 구성된 시엘지에이 패키지는 상기 솔더볼을 접착고정하기 위해서는 상기 서브스트레이트의 PCB패드위에 플럭스(Flux) 코팅을 한 후, 상기 솔더볼을 접착고정하고 리플로우(Reflow)하여 클린닝(Cleaning)하여야 하는 복잡다양한 공정을 거쳐야 하므로 생산성이 저하됨과 아울러 생산비가 높아지고, 또 상기 솔더볼의 접착고정상태를 육안으로 검사하는 것이 난이하여 상기 시엘지에이 패키지의 신뢰성이 저하되는 문제와 함께 상기 솔더볼을 외부의 전기적인 회로에 연결하였을 때 리페어 작업이 어렵게 되는 문제점이 있었다.However, the LGA package configured as described above has a flux coating on the PCB pad of the substrate in order to fix and fix the solder balls, and then, by fixing and reflowing the solder balls, cleaning is performed. In addition to the low productivity and high production cost, and it is difficult to visually inspect the adhesive fixation state of the solder ball, the reliability of the CLA package is degraded. There was a problem that the repair work is difficult when connected to a conventional circuit.
따라서, 본 발명의 목적은 상기의 문제점 즉, 복잡다양한 공정을 단순화 하여 생산성의 향상과 함께 생산비를 절감하고, 또 육안으로 상기 솔더볼과 같은 단자의 연결상태를 용이하게 검사할 수 있도록 하여 신뢰성을 향상함과 더불어 상기 솔더볼과 같은 단자를 외부의 전기적인 회로에 연결하였을 때 리페어 작업을 용이하게 할 수 있는 시엘지에이 패키지를 제공함에 있다.Accordingly, an object of the present invention is to simplify the above-mentioned problems, that is, to simplify the various processes, to improve productivity and to reduce the production cost, and to visually check the connection state of the terminal such as the solder ball to improve the reliability. In addition, when the terminal such as the solder ball is connected to an external electrical circuit to provide a CLA package that can facilitate the repair work.
도 1은 종래 기술에 의한 시엘지에이 패키지의 구조를 보인 단면도.1 is a cross-sectional view showing the structure of a CLA package according to the prior art.
도 2은 종래 기술에 의한 시엘지에이 패키지의 구조를 보인 평면도.Figure 2 is a plan view showing the structure of a CLA package according to the prior art.
도 3은 종래 기술에 의한 시엘지에이 패키지의 구조를 보인 배면도.Figure 3 is a rear view showing the structure of the CLA package according to the prior art.
도 4는 도 2의 A부를 상세하게 도시한 확대도.4 is an enlarged view showing in detail a portion A of FIG.
도 5는 본 발명에 의한 시엘지에이 패키지의 구조를 보인 단면도.Figure 5 is a cross-sectional view showing the structure of the CLA package according to the present invention.
도 6은 본 발명에 의한 시엘지에이 패키지의 구조를 보인 평면도.Figure 6 is a plan view showing the structure of the CLA package according to the present invention.
도 7은 본 발명에 의한 시엘지에이 패키지의 구조를 보인 배면도.Figure 7 is a rear view showing the structure of the CLA package according to the present invention.
도 8은 도 5의 B부를 상세하게 도시한 확대도.FIG. 8 is an enlarged view showing part B of FIG. 5 in detail.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11:시엘지에이 패키지12:반도체 칩11: CLS package 12: Semiconductor chip
13:서브스트레이트14:와이어13: Substraight 14: Wire
15:리드패턴16:단자15: lead pattern 16: terminal
17:베이스패턴17a:설치홈17: base pattern 17a: mounting groove
17b:PCB패턴18:관통홀17b: PCB pattern 18: Through hole
19:접착제19: Adhesive
본 발명의 목적은 다수개의 패드가 형성된 반도체 칩과; 상면에는 상기 반도체 칩이 접착고정됨과 아울러 그 반도체 칩의 패드와 와이어로 연결하여 통전될 수 있도록 리드패턴이 형성되고, 하면에는 상기 리드패턴과 통전될 수 있도록 관통홀로 연결되고 외부의 회로단자와 연결하기 위한 단자를 설치할 수 있는 설치홈이 형성된 베이스패턴을 구비한 서브스트레이트를 갖는 것을 특징으로 하는 시엘지에이 패키지에 의하여 달성된다.An object of the present invention is a semiconductor chip having a plurality of pads formed; The upper surface of the semiconductor chip is adhesively fixed and a lead pattern is formed so as to be energized by connecting with a pad and a wire of the semiconductor chip. The package is achieved by a SL package, characterized in that it has a substrate having a base pattern formed with an installation groove to install a terminal for.
다음은, 본 발명에 의한 시엘지에이 패키지의 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.Next, an embodiment of a SL package according to the present invention will be described in detail with reference to the accompanying drawings.
도 5는 본 발명에 의한 시엘지에이 패키지의 구조를 보인 단면도이고, 도 6은 본 발명에 의한 시엘지에이 패키지의 구조를 보인 평면도이며, 또 도 7은 본 발명에 의한 시엘지에이 패키지의 구조를 보인 배면도이고, 도 8은 도 5의 B부를 상세하게 도시한 확대도이다.Figure 5 is a cross-sectional view showing the structure of the CLA package according to the present invention, Figure 6 is a plan view showing the structure of the CLA package according to the present invention, Figure 7 is a rear view showing the structure of the CLA package according to the present invention FIG. 8 is an enlarged view showing part B of FIG. 5 in detail.
상기 도 5 내지 도 7에 도시된 바와 같이, 본 발명에 의한 시엘지에이 패키지(11)는, 다수개의 패들(미도시)이 형성된 반도체 칩(12)이 서브스트레이트(Substrate)(13)의 상면에 접착고정되어 있고, 상기 서브스트레이트(13)의 상면에 상기 반도체 칩(12)의 패드와 통전될 수 있도록 와이어(14)로 연결되는 리드패턴(15)이 형성되어 있으며, 상기 서브스트레이트(13)의 하면에는 상기 반도체 칩(12)과 외부의 전기적인 회로와 통전될 수 있도록 설치하는 단자(16)를 접착고정하거나 압입고정하는 설치홈(17a)이 형성되 있는 베이스패턴(17)이 형성되어 있다.As shown in FIG. 5 to FIG. 7, in the LGA package 11 according to the present invention, a semiconductor chip 12 having a plurality of paddles (not shown) is formed on an upper surface of a substrate 13. A lead pattern 15 is formed on the upper surface of the substrate 13 and connected to the wire 14 so as to be energized with the pad of the semiconductor chip 12. The base pattern 17 is formed on the lower surface of the semiconductor chip 12 and the mounting groove 17a is formed to bond or press-fit the terminal 16 to be electrically connected to the external circuit. .
그리고, 상기 리드패턴(15)과 상기 베이스패턴(17)은 상기 서브스트레이트(13)를 관통연결되는 관통홀(18)에 의하여 통전될 수 있도록 되어 있고, 상기 설치홈(17a)에는 상기 단자(16)를 접착고정하거나 압입고정하여 통전될 수 있도록 PCB패드(17b)가 상기 베이스패턴(17)과 연결설치되어 있다.In addition, the lead pattern 15 and the base pattern 17 may be energized by a through hole 18 through which the substrate 13 is connected to the substrate 13. The PCB pad 17b is connected to the base pattern 17 so as to be energized by adhesively fixing or pressing-fitting 16).
상기 PCB패드(7a)가 설치된 상기 설치홈에는 단부의 중심부에 소정의 깊이를 갖는 홈이 형성된 상기 단자가 전기 전도성이 있는 은에폭시 수지와 같은 접착제(19)에 의하여 접착고정되어 있다.In the installation groove in which the PCB pad 7a is installed, the terminal having a groove having a predetermined depth at the center of the end portion is fixed and bonded by an adhesive 19 such as silver epoxy resin having electrical conductivity.
도면상의 미설명 부호 20은 상기 반도체 칩을 보호하기 위한 몰드물인 에폭시수지이다.Reference numeral 20 in the drawings is an epoxy resin which is a mold for protecting the semiconductor chip.
상기와 같이 구성된 시엘지에이 패키지(11)는 상기 단자(16)를 외부의 전기적인 회로 즉, 피시비기판(미도시)의 단자(미도시)와 솔더링에 의하여 대응결합되어 사용되어 지게 되는 것이다.The CLA package 11 configured as described above is used to correspond to the terminal 16 by soldering to an external electrical circuit, that is, a terminal (not shown) of a PCB (not shown).
상기와 같이 외부의 전기적인 회로 즉, 피시비기판의 단자에 연결된 상기 시엘지에이 반도체 패키지의 단자를 상기 서브스트레이트의 베이스패턴에 설치홈을 형성하여 전도성이 있는 접착제로 접착고정하거나 압입고정할 수 있게 하므로써, 제조공정상에서 플러스 코팅이나 리플로우 및 클린닝을 하여야 하는 공정을 생략할 수 가 있게 되어 생산성이 향상됨과 아울러 생산비가 절감되고, 상기 단자의 접착고정상태나 압입고정상태를 육안으로 검사하기가 용이하게 되어 상기 시엘지에이 패키지의 신뢰성을 향상할 수 있게 되며, 또 상기 시엘지에이 패키지의 단자와 피시비 기판의 단자가 솔더링에 의하여 연결고정된 후, 상기 시엘지에이 패키지를 분리하게 되어도 상기 압입결합되거나 접착고정된 상기 단자가 손실되어도 상기 설치홈에 단자를 간단하게 압입하거나 접착고정할 수 있게 되어 리페어 작업이 용이하게 되는 효과를 얻을 수 있게 된다.By forming an installation groove in the base pattern of the substrate, the terminal of the LGA semiconductor package connected to the terminal of the external electrical circuit, that is, PCB substrate, can be adhesively fixed or press-fitted with a conductive adhesive In addition, it is possible to omit the process of plus coating, reflowing and cleaning in the manufacturing process, thereby improving productivity and reducing production cost, and it is easy to visually inspect the adhesive fixation state or the press-fit fixation state of the terminal. The reliability of the LGA package can be improved, and after the terminals of the LGA package and the terminals of the PCB are connected and fixed by soldering, even if the LGA package is separated, the press-fit or adhesive fixation is performed. Even if the lost terminal is lost, The press-fitting, or to be able to secure the adhesive it is possible to obtain the effect of facilitating the repair work.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960052550A KR100206956B1 (en) | 1996-11-07 | 1996-11-07 | Clga(column land grid array) package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960052550A KR100206956B1 (en) | 1996-11-07 | 1996-11-07 | Clga(column land grid array) package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980034492A true KR19980034492A (en) | 1998-08-05 |
| KR100206956B1 KR100206956B1 (en) | 1999-07-01 |
Family
ID=19481033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960052550A KR100206956B1 (en) | 1996-11-07 | 1996-11-07 | Clga(column land grid array) package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100206956B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990062959A (en) * | 1997-12-10 | 1999-07-26 | 오히라 아끼라 | Semiconductor plastic package and manufacturing method thereof |
-
1996
- 1996-11-07 KR KR1019960052550A patent/KR100206956B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990062959A (en) * | 1997-12-10 | 1999-07-26 | 오히라 아끼라 | Semiconductor plastic package and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100206956B1 (en) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5453017A (en) | Solderable connector for high density electronic assemblies | |
| US7405106B2 (en) | Quad flat no-lead chip carrier with stand-off | |
| JP4308608B2 (en) | Semiconductor device | |
| JP3294740B2 (en) | Semiconductor device | |
| KR100206956B1 (en) | Clga(column land grid array) package | |
| KR0146063B1 (en) | Semiconductor package and the manufacture method | |
| KR100201383B1 (en) | Ufbga package having an interface | |
| JPH04316897A (en) | Ic card | |
| JP3297959B2 (en) | Semiconductor device | |
| KR100386636B1 (en) | PCB Manufacture Method for Semiconductor Package | |
| EP0727819A2 (en) | Stucked arranged semiconductor device and manufacturing method for the same | |
| KR19980070133A (en) | Semiconductor device, mounting apparatus of semiconductor device, and manufacturing method of semiconductor device | |
| JPH06112395A (en) | Hybrid integrated circuit device | |
| KR100192756B1 (en) | Structure of ball grid array semiconductor package and method for manufacturing the same | |
| KR200331878Y1 (en) | Structure of Semiconductor Package | |
| JPH08107127A (en) | Semiconductor device | |
| KR200231862Y1 (en) | Semiconductor package | |
| KR19980034141A (en) | Via Grid Array Package | |
| KR100206977B1 (en) | Vertical type ball grid array | |
| JPH10303537A (en) | Unit for mounting power circuit | |
| JPH07297236A (en) | Film and structure for mounting semiconductor element thereon | |
| KR100218312B1 (en) | Lga package | |
| KR20020039081A (en) | Method for manufacturing memory module device | |
| KR20020015410A (en) | Method for soldering ball grid array type package using solder ball film | |
| JP2001189338A (en) | Semiconductor device, manufacturing method of semiconductor device and test method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |