KR19980034053A - 아날로그-디지탈 변환장치 - Google Patents
아날로그-디지탈 변환장치 Download PDFInfo
- Publication number
- KR19980034053A KR19980034053A KR1019960051996A KR19960051996A KR19980034053A KR 19980034053 A KR19980034053 A KR 19980034053A KR 1019960051996 A KR1019960051996 A KR 1019960051996A KR 19960051996 A KR19960051996 A KR 19960051996A KR 19980034053 A KR19980034053 A KR 19980034053A
- Authority
- KR
- South Korea
- Prior art keywords
- analog
- signal
- clock
- digital
- digital converter
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 아날로그신호를 디지탈신호로 변환시에 샘플링펄스의 트리거포인트를 변경하더라도 상기 샘플링펄스와 동기하는 디지탈신호를 출력할 수 있는 아날로그-디지탈 변환장치에 관한 것으로, 마스타클럭의 상승엣지 및 하강엣지시마다 아날로그 입력신호(Ain)를 샘플링하여 디지탈변환하는 아날로그-디지탈변환장치에 있어서, 제어신호(C1)에 따라서 상기 마스타클럭을 인버젼 또는 논-인버젼하는 클럭로직부(22)와, 상기 클럭로직부(22)로부터 출력되는 클럭신호의 상승엣지시마다 아날로그 입력신호(Ain)를 샘플링하여 디지탈변환하는 아날로그-디지탈컨버터(21)와, 상기 아날로그-디지탈컨버터(21)로부터 출력되는 디지탈신호를 상기 마스타클럭신호에 동기하여 출력하는 버퍼(23)를 구비한다.
Description
본 발명은 아날로그-디지탈변환장치에 관한 것으로, 보다 상세하게는 아날로그신호를 디지탈신호로 변환시에 샘플링펄스의 트리거포인트를 변경하더라도 상기 샘플링 펄스와 동기하는 디지탈신호를 출력할 수 있는 아날로그-디지탈 변환장치에 관한 것이다.
일반적으로, 아날로그-디지탈 변환장치는 입력되는 샘플링신호에 맞추어 아날로그 입력신호를 샘플링하여 디지탈신호로 변환한다. 즉, 상기 샘플링신호의 상승엣지(positive edge) 또는 하강엣지(negative edge)시마다 아날로그입력신호를 샘플링하여 디지탈신호로 변환한다.
제1a도는 종래 아날로그-디지탈변환장치의 일실시예를 도시한 블록도로써, 샘플링 신호의 상승엣지시마다 아날로그입력신호(Ain)를 샘플링하여 디지탈신호(Do)로 변환하는 아날로그-디지탈컨버터(11)와, 샘플링주기의 마스타클럭신호를 제어신호(C1)에 따라서 인버젼(inversion) 또는 논-인버젼(non-inversion)하여 상기 아날로그-디지탈컨버터(11)의 샘플링입력단으로 인가하는 클럭로직(12)을 구비한다.
상기 제1a도에 보인 아날로그-디지탈변환장치의 동작을 제1b도의 타이밍도를 참조하여 설명한다.
상기 아날로그-디지탈컨버터(11)는 클럭로직(12)로부터 입력되는 시스템클럭(S1)의 상승엣지시마다 아날로그입력신호를 샘플링한다. 따라서 마스타클럭의 상승엣지를 기준으로 아날로그입력신호를 샘플링하는 경우에는 상기 클럭로직(12)은 마스타클럭을 그대로 상기 아날로그-디지탈변환기(11)로 인가하며, 상기 마스타클럭의 하강 엣지시마다 샘플링되는 것이 낫다고 판단되어 제어신호(C1)로 제1a도에 보인것과 같이 마크(하이레벨)신호가 인가되면 클럭로직(12)은 마스타클럭을 인버젼하여 아날로그-디지탈컨버터(11)로 인가한다. 이에 의하여 시스템클럭(S1)과 같은 샘플링 신호가 아날로그-디지탈컨버터(11)로 인가된다.
그러므로, 아날로그-디지탈컨버터(11)는 시스템클럭(S1)의 상승엣지시마다 샘플링하여, 마스타클럭의 첫 세펄스동안은 상승엣지시마다 샘플링하여 디지탈변환되고 (A,B,C), 인버팅시점에서는 디지탈신호(D)가 마스타클럭의 한주기동안이 아닌 3/2 주기동안 나타나게 된다. 그리고, 그 이후의 데이타는 마스타클럭의 하강엣지를 기준으로 샘플링되어 나타난다.
따라서, 이와 같이 종래의 아날로그-디지탈변환장치는 마스타클럭에 대한 디지탈변환의 샘플링시점(상승엣지 또는 하강엣지)을 바꿀대, 마스타클럭을 인버젼한 신호를 그대로 샘플링신호로 사용하여 디지탈변환함으로써, 인버젼시점에서 디지탈신호의 동기가 흐트러지게 되어 장치에 오동작이 발생할 수 있는 문제점이 있었다.
그리고, 상기 아날로그-디지탈변환장치로부터 출력되는 디지탈신호에 대한 동기신호도 바뀌어야 하는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점들을 해결하고자 하는 것으로써, 그 목적은 도중에 샘플링포인트가 하강엣지에서 상승엣지로 또는 상승엣지에서 하강엣지로 바뀌더라도 동일한 마스타클럭에 동기하는 디지탈신호를 출력하는 아날로그-디지탈 변환장치를 제공하는 것이다.
도1a는 종래의 아날로그-디지탈변환장치를 도시한 블록도이다.
도1b는 도1a의 동작을 보이는 타이밍도이다.
도2a는 본 발명에 의한 아날로그-디지탈변환장치를 도시한 블록도이다.
도2b는 도2a에 보인 블록도의 동작을 보이는 타이밍도이다.
*도면의 주요부분에 대한 부호의 설명*
21: 아날로그-디지탈컨버터22: 클럭변환로직
23: 버퍼Ain: 아날로그입력신호
01: 디지탈출력신호02: 버퍼출력신호
C1: 클럭반전제어신호
그리고, 상기와 같은 목적을 달성하기 위한 기술적은 수단으로써, 본 발명은 마스타클럭의 상승엣지 및 하강엣지시마다 아날로그입력신호를 샘플링하여 디지탈변환하는 아날로그-디지탈변환장치에 있어서, 제어신호에 따라서 상기 마스타클럭을 인버젼 또는 논-인버젼하는 클럭로직부와, 상기 클럭로직부로부터 출력되는 클럭신호의 상승엣지시마다 아날로그입력신호를 샘플링하여 디지탈변환하는 아날로그-디지탈컨버터와, 상기 아날로그-디지탈컨버터로부터 출력되는 디지탈신호를 상기 마스타클럭신호에 동기하여 출력하는 버퍼를 구비함에 의한다.
이하, 첨부한 도면에 보인 일실시예를 참조하여 본 발명의 구성 및 작용을 상세하게 설명한다.
제2a도는 본 발명에 따른 아날로그-디지탈 변환장치의 일실시예를 도시한 블록도로써, 아날로그입력신호(Ain)를 클럭로직(22)로부터 출력되는 샘플링신호(C2)의 상승 엣지시마다 샘플링하여 디지탈신호로 변환하는 아날로그-디지탈컨버터(21)와, 샘플링주기의 마스타클럭을 제어신호에 따라 인버젼 또는 논-인버젼하여 아날로그-디지탈컨버터(21)로 출력하는 클럭로직(22)과, 상기 마스타클럭의 동기에 맞추어 상기 아날로그-디지탈컨버터(21)로부터 출력되는 디지탈신호를 출력하는 버퍼(23)를 구비한다.
그리고, 제2b도의 타이밍도에 따른 본 발명의 동작은 다음과 같이 이루어진다.
먼저, 주기 T의 마스타클럭이 클럭로직(22)으로 인가되며, 상기 클럭로직(22)은 제어신호(C1)에 따라서 입력된 마스타클럭을 인버젼 또는 논-인버젼하여 출력한다.
즉, 마스타클럭을 그대로 출력하다가, 제어신호(C1)로 하이레벨신호가 인가되면 입력되는 마스타클럭을 인버젼하여 반전된 마스타클럭을 출력한다. 따라서, 제2b도와 같은 제어신호가 인가될 때, 제2b도에 보인 C2와 같은 샘플링신호가 아날로그-디지탈컨버터(21)로 인가된다.
따라서, 아날로그-디지탈컨버터(21)는 상기 클럭로직(22)으로부터 인가되는 클럭신호의 상승엣지시마다 아날로그입력신호(Ain)를 샘플링하여 디지탈변환함으로서, 제2b도에 보인 01과 같은 디지탈신호가 출력된다.
그리고, 상기 아날로그-디지탈컨버터(21)로부터 출력되는 디지탈신호(01)는 버퍼(23)로 입력되고, 이 버퍼(23)는 마스타클럭에 따라서 상기 디지탈입력신호(01)를 출력한다.
따라서, 버퍼(23)는 D데이타가 입력되는 시점에서 마스타클럭이 상승엣지이므로, 상기 D데이타는 출력되며, 다음 상승엣지까지 입력되는 D데이타가 마스타클럭의 2T주기동안 출력한다. 그리고, 그 다음의 마스타클럭의 하강엣지시에 샘플링되어 디지탈변환된 데이타E,F는 다시 마스타클럭의 상승엣지에 맞추어 출력된다.
즉, 본 발명에 의한 아날로그-디지탈 변환장치로부터 최종 출력되는 디지탈신호는 마스타클럭에 동기한 02가 출력된다.
이와 같이, 본 발명에 의한 아날로그-디지탈 변환장치를 샘플링기준이 상승엣지에서 하강엣지로 또는 하강엣지에서 상승엣지로 바뀌더라도 마스타클럭에 동기한 디지탈 신호가 출력되는 것으로, 전체 장치에서 반전된 클럭신호에 의하여 제어받지 않아도 되는 것이며, 그로 인하여 클럭신호의 변화없이 마스타클럭신호로 제어가능한 효과가 있는 것이다.
또한, 클럭신호의 반전에 의하여 발생할 수 있는 장치의 오동작을 방지하는 효과가 있는 것이다.
Claims (1)
- 마스타클럭의 상승엣지 및 하강엣지시마다 아날로그입력신호(Ain)를 샘플링하여 디지탈변환하는 아날로그-디지탈변환장치에 있어서,제어신호(C1)에 따라서 상기 마스타클럭을 인버젼 또는 논-인버젼하는 클럭로직부(22)와,상기 클럭로직부(22)로부터 출력되는 클럭신호의 상승엣지시마다 아날로그입력신호(Ain)를 샘플링하여 디지탈변환하는 아날로그-디지탈컨버터(21)와,상기 아날로그-디지탈컨버터(21)로부터 출력되는 디지탈신호를 상기 마스타클럭센호에 동기하여 출력하는 버퍼(23)를 구비함을 특징으로 하는 아날로그-디지탈 변환장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051996A KR19980034053A (ko) | 1996-11-05 | 1996-11-05 | 아날로그-디지탈 변환장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051996A KR19980034053A (ko) | 1996-11-05 | 1996-11-05 | 아날로그-디지탈 변환장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980034053A true KR19980034053A (ko) | 1998-08-05 |
Family
ID=66519896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960051996A KR19980034053A (ko) | 1996-11-05 | 1996-11-05 | 아날로그-디지탈 변환장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980034053A (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5718123A (en) * | 1980-07-08 | 1982-01-29 | Komatsu Ltd | Analog-to-digital converter |
| JPS57113619A (en) * | 1981-01-06 | 1982-07-15 | Toshiba Corp | Analog-to-digital converter |
| JPS6460023A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | Analog/digital converting circuit |
| JPH0472919A (ja) * | 1990-07-13 | 1992-03-06 | Mitsubishi Electric Corp | アナログ・デイジタル変換装置 |
-
1996
- 1996-11-05 KR KR1019960051996A patent/KR19980034053A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5718123A (en) * | 1980-07-08 | 1982-01-29 | Komatsu Ltd | Analog-to-digital converter |
| JPS57113619A (en) * | 1981-01-06 | 1982-07-15 | Toshiba Corp | Analog-to-digital converter |
| JPS6460023A (en) * | 1987-08-31 | 1989-03-07 | Nec Corp | Analog/digital converting circuit |
| JPH0472919A (ja) * | 1990-07-13 | 1992-03-06 | Mitsubishi Electric Corp | アナログ・デイジタル変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970019007A (ko) | 통신용 필터회로(filter circuit for communication) | |
| KR940006348A (ko) | D/a 변환장치 및 a/d 변환장치 | |
| KR19980034053A (ko) | 아날로그-디지탈 변환장치 | |
| KR930018949A (ko) | 위상 보상 회로 | |
| KR970022794A (ko) | 다중 채널 공유 회로 데이터 처리 시스템내의 데이터 지연을 감소시키기 위한 방법 및 장치 | |
| KR880004459A (ko) | 동기성잡음제거 기능을 갖춘 아날로그신호 연결부분처리장치 | |
| KR970032183A (ko) | 텔레비젼 신호를 처리하는 a/d 변환기를 갖는 장치 | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| FR2395645A1 (fr) | Convertisseurs analogiques numeriques | |
| KR950005254B1 (ko) | 오디오 펄스의 잡음 보상회로 | |
| TW331054B (en) | The method and apparatus for generating non-singular periodical cyclic wave | |
| KR910016209A (ko) | 영상 신호의 시간차 보정 장치 | |
| JPS6354020A (ja) | Ａ／ｄ変換装置 | |
| JPH0927750A (ja) | アナログデジタル変換器 | |
| KR890009126A (ko) | 통신시스템에서 압축 변환한 데이타를 신장 변환하는 장치 | |
| KR890000951B1 (ko) | 아날로그 멀티플렉서를 이용한 자화면용 a/d 변환회로. | |
| KR920011268A (ko) | 화상압축처리장치 | |
| SU1721810A1 (ru) | Устройство дл преобразовани бинарных сигналов | |
| KR100280433B1 (ko) | 플레이백 장치 | |
| KR20010093033A (ko) | 디지털 잡음제거회로 | |
| KR970078462A (ko) | 데이터 및 제어신호 전송회로 | |
| GB2367633A (en) | Rf power measurement | |
| KR870008442A (ko) | 16비트용 고속 a/d 콘버터 | |
| KR940016153A (ko) | 브이씨알의 피지(PG), 에프지(FG)의 피크(Peak)치 검출회로 | |
| JPS6258588B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |