KR19980033832A

KR19980033832A - 반도체 장치 제조방법

Info

Publication number: KR19980033832A
Application number: KR1019960051609A
Authority: KR
Inventors: 안희복
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1996-11-01
Filing date: 1996-11-01
Publication date: 1998-08-05

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

반도체 장치 제조방법.

2. 발명이 해결하려고 하는 기술적 과제

소자와 소자간의 전기적인 연결을 위한 금속배선 공정시 접합 파괴(Junction Spiking)로 인한 누설 전류 발생을 억제하기 위한 반도체 장치 제조방법을 제공하고자 함.

3. 발명의 해결방법의 요지

반도체 장치에 있어서, 상기 반도체 기판과 금속층 사이 형성되어 확산 방지막으로 사용되는 장벽금속막에 대해 급속 열처리(Rapid Thermal Process)하여 상기 장벽금속막 상부에 이후의 공정에서 상기 금속층의 원자가 상기 장벽금속막내로 확산되는 것을 방지하기 위한 보호막을 형성하는 것을 특징으로 하는 반도체 장치 제조방법을 제공하고자 함.

4. 발명의 중요한 용도

반도체 장치 제조 공정 중 장벽금속막 형성 공정에 이용됨.

Description

반도체 장치 제조방법

본 발명은 반도체 장치 제조방법에 관한 것으로, 특히 소자와 소자간의 전기적인 연결을 위한 금속배선 형성 공정시 발생하는 접합 파괴(Junction Spiking)를 방지하기 위해 형성하는 장벽금속막 형성을 위한 반도체 장치의 제조방법에 관한 것이다.

일반적으로, 장벽금속이란 접합 파괴(Junction Spiking)를 방지하기 위해 알루미늄과 실리콘 기판의 잡합 사이에 증착되는 확산 방지용 금속층으로 TiW막이나 TiN막이 가장 일반적으로 사용된다. TiW막은 텅스텐(W)에 10％ 내외의 Ti가 혼합되어 있는 타겟(Target)을 사용하여 스퓨터(Stutter) 증착되며, TiN막 Ti 타겟을 1 : 1.5의 비율을 갖는 아르곤() 가스와 질소() 가스 분위기에서 스퓨터 증착하여 TiN막을 형성시키는 리엑티브 스퓨터(Reactive Sputter) 증착법에 의하여 증착된다.

종래에는 실리콘 기판의 실리콘과 이후에 형성될 알루미늄막과의 상호 확산으로 인해 접합이 파괴되는 접합 파괴((Junction Spiking)를 방지하기 위한 장벽금속으로 TiN막을 리엑티브 스퓨터 증착법에 의해 형성한 후, 약 450℃ 정도 온도범위, 수소() 가스분위기에서 약 30분간 열처리(Annealing) 공정을 진행하였다.

그러나, 이후 금속배선 형성 및 그 밖에 수반되는 일련의 반도체 소자 제조 공정에 의해 반도체 소자 제조 공정을 끝마친 다음, 소자 운영을 위한 운영 전압(Operation Voltage)으로 약 18V 내지 20V의 고압을 인가하게 될 경우 콘택(Contact) 부위의 전류가 증가하게 되고, 또한 콘택홀(Contact Hoal)로 금속배선의 재료인 알루미늄(Aluminum) 원자가 이동하여 상기 장벽금속막인 TiN막을 뚫고 하부의 실리콘 기판으로 확산되어 접합 파괴(Junction Spiking) 현상을 일으켜 누설 전류(Leakage Current)를 유발하여 소자의 수율 저하 및 신뢰성을 악화시키는 등의 문제점이 있었다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 소자와 소자간의 전기적인 연결을 위한 금속배선 공정시 접합 파괴(Junction Spiking)로 인한 누설 전류 발생을 억제하기 위한 반도체 장치 제조방법을 제공하는데 그 목적이 있다.

도1A 및 1B는 본 발명의 일실시예에 따른 반도체 장치 제조 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

10 : 실리콘 기판 20 : 층간절연막

30, 60 : Ti막 40 : TiN막

50 : TiON막

상기 목적을 달성하기 위하여 본 발명은 반도체 장치에 있어서, 상기 반도체 기판과 금속층 사이 형성되어 확산 방지막으로 사용되는 장벽금속막에 대해 급속 열처리(Rapid Thermal Process)하여 상기 장벽금속막 상부에 이후의 공정에서 상기 금속층의 원자가 상기 장벽금속막내로 확산되는 것을 방지하기 위한 보호막을 형성하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

도1A 및 도 1B는 본 발명의 일실시예에 따른 반도체 장치 제조 공정 단면도로, 먼저, 도1A는 소정의 하부층이 기형성된 반도체 기판(10)상의 층간절연막(20)을 선택식각하여 상기 반도체 기판(10)의 소정부위가 노출되는 콘택홀을 형성한 후, 전체구조 상부에 장벽 금속막을 형성하되, 먼저 콘택 저항을 낮추기 위한 티타늄막(30)을 PVD(Physical Vapor Deposition : 이하 PVD라 칭함) 방식에 의해 약 300Å 내지 500Å 정도의 두께로 형성한 다음, 상기 Ti막(30) 상부에 아르곤() 가스와 질소() 가스 분위기에서 PVD 방식에 의해 약 2000Å 내지 7000Å 정도 두께의 TiN막(40)을 형성한 것을 도시한 것이다.

이어서, 도1B는 상기 TiN막(40)에 대해 약 600℃ 내지 750℃ 정도 온도범위에서 급속 열처리(Rapid Thermal Process)하되, 수소() 가스에 산소() 가스를 첨가하여 열처리하여 상기 TiN막(40) 표면에 TiON막(50)을 형성시킨 다음, 후속 공정인 알루미늄 형성 공정시 알루미늄의 접착력을 향상시키 위한 Ti막(60)을 PVD 방식에 의해 약 500Å 내지 1000Å 정도 두께로 형성하여 단차 피복선 특성을 개선한 것을 도시한 것이다.

이때, 상기 TiON막(50)은 이후에 형성될 알루미늄막에 의한 높은 열적 스트레스(Thermal Stress)에도 상기 알루미늄 원자와 실리콘 기판의 실리콘이 상호 반응하는 것을 방지할 수 있을 정도의 조밀한(Dense) 막으로, 상기 TiN막(40) 구조에서 완전하게 반응하지 않은 결합력이 표면 부분이 고온의 산소 원자가 결합하여 형성된다.

상기와 같은 일련의 공정은 동일 장비 즉, 스퓨터(Sputter) 장비에서 진행된다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 실리콘 기판과 알루미늄 합금과의 상호 확산으로 인해 접합이 파괴되는 접합 스파이킹(Junction Spiking)을 방지하기 위해 실리콘 기판과 알루미늄 합금 사이에 형성되는 장벽 금속막에 대해 고온의 산소 가스를 사용한 급속 열처리 공정(Rapid Thermal Process)에 의해 이후의 알루미늄막에 의한 열적 스트레스(Thermal Stress)를 충분히 견딜 수 있을 정도의 조밀한 막을 형성함으로써, 상기 알루미늄막과 실리콘간의 상호 확산으로 인한 접합 파괴(Junction Spiking) 현상의 발생 가능성을 억제할 수 있어 누설 전류(Leakage Current)로 인한 소자의 수율 저하 및 신뢰성을 악화 등을 방지할 수 있다.

Claims

반도체 장치에 있어서,

상기 반도체 기판과 금속층 사이 형성되어 확산 방지막으로 사용되는 장벽금속막에 대해 급속 열처리하여 상기 장벽금속막 상부에 이후의 공정에서 상기 금속층의 원자가 상기 장벽금속막내로 확산되는 것을 방지하기 위한 보호막을 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
제1항에 있어서,

상기 장벽금속막 상부에 보호막을 형성한 다음, 이후의 금속층 형성 공정시 상기 금속층과 기판과의 접착력을 향상시키 위한 접착력 향상막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
제1항에 있어서,

상기 장벽금속막에 대한 급속 열처리는 약 600℃ 내지 750℃ 정도 온도범위에서 수소() 가스에 산소() 가스를 첨가하여 진행하는 것을 특징으로 하는 반도체 장치 제조방법.
제1항에 있어서,

상기 보호막은 티타늄산화질화막(TiON)인 것을 특징으로 하는 반도체 장치 제조방법.
제1항에 있어서,

상기 장벽금속막은 티타늄막과 티타늄나이트라이드막이 차례로 적층된 막인 것을 특징으로 하는 반도체 장치의 제조방법.
제5항에 있어서,

상기 티타늄막은 물리 기상 증착 방식에 의해 약 300Å 내지 500Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
제6항에 있어서,

상기 티타늄나이트라이드막은 물리 기상 증착 방식에 의해 약 2000Å 내지 7000Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치 제조방법.
제7항에 있어서,

상기 접착력 향상막은 물리 기상 증착 방식에 의해 형성된 티타늄막인 것을 특징으로 하는 반도체 장치 제조방법.
제8항에 있어서,

상기 티타늄막은 약 500Å 내지 1000Å 정도의 두께로 형성되는 것을 특징으로 하는 반도체 장치 제조방법.
제1항 내지 제9항 중 어느 한 항에 있어서,

상기와 같은 일련의 공정은 스퓨터 장비에서 진행되는 것을 특징으로 하는 반도체 장치 제조방법.