KR960015494B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

Abstract

내용없음

Description

반도체 소자의 금속배선 형성방법

제1도는 본 발명의 일실시예에 따른 금속배선 형성 공정단면도

* 도면의 주요 부분에 대한 부호의 설명

1 : 실리콘기판 2 : 불순물 이온주입영역

3 : 절연막 4 : 알루미늄합금

5 : 보호막

본 발명은 반도체 소자의 제조공정중 소자간 전기적 접속을 위한 금속배선 형성방법에 관한 것으로, 특히 금속배선 표면의 부식현상을 막는 알루미늄-질소-산소 합금을 이용한 반도체 소자의 금속배선 형성방법에 관한 것이다.

초고집적 반도체 소자용 다층배선 구조에서 배선재료로 널리 사용되는 알루미늄합금은 열공정을 거치는 동안 박막들간의 서로 다른 열팽창계수로 인하여 응력이 발생하고, 이러한 응력은 알루미늄합금 원자들을 이동시켜 힐록(hillock)을 성장하게 하며 또한 실리콘기판의 접합영역에서 알루미늄과 실리콘의 반응으로 인하여 스파이킹을 일으켜 소자의 신뢰성에 악영향을 초래하게 된다.

상기와 같은 난점을 해결하기 위한 종래 일반적인 방법은 알루미늄에 실리콘을 소량 첨가하여 접합스파이킹을 방지하는 방법이다.

그러나 상기 종래방법은 첨가된 실리콘이 알루미늄내의 실리콘의 용해도 제한으로 인해 증착후 또는 열처리 공정후 실리콘이 석출되어 남게 되고, 이 석출물은 소자의 일렉트로마이그레이션(electromigration) 특성을 악화시키는 문제점이 있다.

또한 종래의 다른 방법은 알루미늄-실리콘 합금에 소량의 구리를 첨가하는 방법으로 결정립 내에나 결정립 계면을 따라 CuAl₂의 석출물이 형성되어 알루미늄 원자의 이동을 방해하여 일렉트로마이그레이션 저항을 증가시키고 힐록성장을 방해하는 반면 표준전극전위(standard electrode potential)를 갖게 되어 구리를 음극으로, 알루미늄을 양극으로 하는 갈바닉부식(Galvanic corrosion)을 일으키게 된다. 특히 알루미늄합금 하부에 장벽(barrier) 금속배선인 티타늄(Ti) 또는 티타늄나이트라이드(TiN)가 있으면 갈바닉부식이 더욱 증대되는 문제점이 따랐다.

상기와 같은 알루미늄합금 형성시의 여러 문제점을 해결하기 위하여 안출된 본 발명은 알루미늄합금 형성시의 여러 문제점을 해결하기 위하여 안출된 본 발명은 알루미늄합금 형성시 표면이 부식되는 것을 방지하는 알루미늄-질소-산소 합금보호막을 이용한 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하며 본 발명의 반도체 소자의 금속배선 형성방법은 금속배선을 형성하고자 하는 소정부위에 알루미늄합금을 형성하는 단계와, 상기 알루미늄합금 상부에 알루미늄합금의 부식을 방지하기 위한 보호막을 형성하는 단계와, 상기 보호막, 알루미늄합금의 소정 부위를 식각하여 금속배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면 제1도를 참조하여 본 발명을 상술한다.

먼저, 제1A도는 실리콘기판(1)상에 불순물 이온주입영역(2)과 층간절연막(3)이 형성된 구조 상부에 알루미늄-실리콘-구리의 알루미늄합금(4)을 스퍼터장비내에서 아르곤(Ar) 가스를 주입하여 형성한 상태의 단면도이다.

제1B도는 상기 알루미늄-실리콘-구리의 알루미늄합금(4) 형성시와 동일한 스퍼터 장비내에 산화질소(N₂O)를 주입하여 알루미늄-질소-산소의 알루미늄합금보호막(5)을 형성한 상태를 도시한 단면도이다. 이 단계에서 형성되는 알루미늄-질소-산소의 알루미늄합금보호막(5)은 상기 알루미늄-실리콘-구리의 알루미늄합금(4) 두께의 1퍼센트 정도로 형성되어 하부의 상기 알루미늄-실리콘-구리의 알루미늄합금(4)이 부식되는 것을 방지하는 보호막 구실을 한다. 이때 양호한 알루미늄-질소-산소의 알루미늄합금보호막을 얻기 위해 300 내지 450℃의 온도로 열처리한다.

한편, 알루미늄-실리콘-구리의 합금배선 형성후 산화질소 분위기하에서 일정시간 레이저를 조사하여도 상기 방법과 동일하게 알루미늄-질소-산소의 합금 보호막을 형성할 수 있다.

또한, 알루미늄-실리콘-구리의 합금배선 형성후 질소원자를 100내지 200keV, 10¹⁶내지 10²⁰원자/㎠의 조건하에서, 산소원자를 100 내지 200keV, 10¹⁶내지 10²⁰원자/cm²의 조건하에서 이온주입한 후 열처리함으로써 알루미늄-질소-산소의 합금 보호막을 형성할 수 있다.

제1C도는 사진식각법으로 금속배선을 형성한 상태를 도시한 단면도이다.

상기와 같은 공정수순을 밟아 이루어지는 본 발명은 알루미늄합금 형성후 상부에 알루미늄-질소-산소의 알루미늄합금 보호막을 형성하여 알루미늄합금의 부식을 방지함으로써 금속배선의 신뢰성이 향상되는 효과를 얻을 수 있다.

Claims (5)

1. 반도체 소자의 제조공정중 소자간 전기적 접속을 위한 금속배선 형성방법에 있어서, 금속배선을 형성하고자 하는 소정부위에 알루미늄합금(4)을 형성하는 단계와, 상기 알루미늄합금(4) 상부에 알루미늄합금의 부식을 방지하기 위한 보호막(5)을 형성하는 단계와, 상기 보호막(5), 알루미늄합금(4)의 소정 부위를 식각하여 금속배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
2. 제1항에 있어서, 상기 보호막(5)은 상기 알루미늄합금(4) 형성시와 동일한 스퍼터장비내로 산화질소를 주입하여 알루미늄을 타겟으로 하여 증착되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
3. 제1항에 있어서, 상기 보호막(5) 형성후 보호막의 특성을 향상시키기 위해 300 내지 450℃의 온도로 열처리하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
4. 제1항에 있어서, 상기 보호막(5)은 산화질소 분위기에서 레이저를 일정시간 조사함으로써 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
5. 제1항에 있어서, 질소원자를 100 내지 200keV, 10¹⁶내지 10²⁰원자/cm²의 조건하에서, 산소원자를 100 내지 200keV, 10¹⁶내지 10²⁰원자/㎠의 조건하에서 연속하여 2회 이온주입한 후 열처리함으로써 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.