KR19980032857A - 선폭 순감형 웨이퍼 타겟 검출 - Google Patents

선폭 순감형 웨이퍼 타겟 검출 Download PDF

Info

Publication number
KR19980032857A
KR19980032857A KR1019970052796A KR19970052796A KR19980032857A KR 19980032857 A KR19980032857 A KR 19980032857A KR 1019970052796 A KR1019970052796 A KR 1019970052796A KR 19970052796 A KR19970052796 A KR 19970052796A KR 19980032857 A KR19980032857 A KR 19980032857A
Authority
KR
South Korea
Prior art keywords
wafer
edges
alignment
similar
edge
Prior art date
Application number
KR1019970052796A
Other languages
English (en)
Other versions
KR100503765B1 (ko
Inventor
루이스 마르코야
조셉 리온스
Original Assignee
에드워드 에이. 도링
에스브이지 리도그래피 시스템즈, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에드워드 에이. 도링, 에스브이지 리도그래피 시스템즈, 아이엔씨. filed Critical 에드워드 에이. 도링
Publication of KR19980032857A publication Critical patent/KR19980032857A/ko
Application granted granted Critical
Publication of KR100503765B1 publication Critical patent/KR100503765B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70358Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7092Signal processing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

정렬 마크의 유사 에지(edge) 쌍을 정합시키는 반도체 제조에 사용되는 정렬 시스템. 격자형 정렬 마스크는 검출기에 의해 집광된 반사 및/또는 산란된 전자 방사를 갖는 소정의 조명 패턴에 의해 조명된다. 유사 에지는 집광된 전자 방사로부터 선택되어 정합된다. 신호 분석기는 정합된 유사 에지를 분석하여 정렬 정보를 얻는다. 유사 에지의 정합은 웨이퍼 정렬 마크의 공정 순감적 검출을 초래한다. 유사 에지간의 간격은 웨이퍼 프로세싱에 의해 실질적으로 덜 영향을 받는다. 이에 의해 웨이퍼 정렬 마크는 보다 정확하게 검출될 수 있으며, 향상된 위치결정 및 정렬 정확도를 초래한다.
이는 반도체 디바이스를 제조하는데 사용되는 기술을 향상 및 진보시킨다.

Description

선폭 순감형 웨이퍼 타겟 검출
본 발명은 일반적으로 마스크 및 웨이퍼의 정렬에 관한 것이며, 보다 구체적으로는 포토리소그래픽 제조 도구에 사용되는 정렬 및 방법에 관한 것이다.
반도체 디바이스의 제조는 주로 포토리소그래픽 기술로 성취된다. 제조 공정 동안, 회로 패턴의 다중 층은 반도체 웨이퍼상에 형성된다. 이는 회로 패턴을 포함하는 마스크 또는 레티클상의 이미지를 감광 레지스트로 피복된 웨이퍼상으로 투영함으로써 성취된다. 반도체 웨이퍼상으로 이미징된 형상(feature) 크기는 전형적으로 0.5 미크론 미만의 범위에 있다. 제조 공정의 일부로서 다중층을 노출시키는 필요성 및 매우 작은 형상 크기로 인해, 반도체 웨이퍼상에 마스크 이미지를 정렬시키기 위해 정렬 시스템을 사용하는 것이 요구된다. 종종, 필수적인 정렬 정확도는 0.1 미크론 미만의 범위에 있다. 이러한 하나의 정렬 시스템은 1987년 9월 29일자 Frederick Y. Yu 에게 허여된 Reverse Dark Field Alignment System For Scanning Lithographic Aligner 명칭의 미국특허 제 4,697,087 호에 개시되어 있으며, 이는 본원에 참고로 반영되어 있다. 상부에 웨이퍼 타겟을 지니는 웨이퍼 및 상부에 마스크 타겟을 지니는 마스크가 서로에 대하여 정렬되는 정렬 시스템이 상기 특허에 개시되어 있다. 반도체 웨이퍼의 제조에서, 웨이퍼 특징, 갯수, 두께, 및 표면층의 유형과 같은 처리 변수는 종종 정렬을 어렵게 한다. 정렬 신호내의 변화는 이 처리 변수의 함수이며 공정 감도로 칭한다. 이 처리 감도는 웨이퍼상에 배치된 정렬 마크의 위치를 정확하게 얻는 정렬 시스템의 능력을 종종 복잡하게 한다. 따라서, 비교적 공정에 순감적이거나 또는 공정 변화에 관계 없이 정확한 위치결정 정보를 얻을 수 있는 정렬 시스템에 대한 필요성이 있다.
본 발명의 목적은 포토리소그래피 시스템에서 웨이퍼와 마스크 사이의 정렬 정확도를 향상시키는 것이다.
도 1은 본 발명을 일반적으로 예시하는 블록 선도,
도 2는 정렬 마크 및 이 상부의 공정 피막을 지니는 웨이퍼의 부분 단면도,
도 3a - 3d는 본 발명의 신호 분석을 그래프로 예시하는 도면,
도 4는 정렬 패턴의 다른 하나의 실시예를 예시하는 개략도,
도 4a는 정렬 패턴의 또 다른 실시예를 예시하는 개략도,
도 5는 본 발명의 또 다른 실시예를 일반적으로 예시하는 블록선도,
도 6a - 6f는 도 5에 예시된 본 발명의 실시예의 신호 분석을 그래프로 예시하는 도면.
본 발명은 공정 변화에 관계 없이 위치결정 정확도를 크게 향상시키는 정렬 시스템 및 방법이다. 조명 소스로부터 발생된 전자방사의 소정 패턴을 상부에 정렬 마크를 지니는 반도체 웨이퍼상으로 투영하는데 광학기기가 사용된다. 정렬 마크는 소정의 조명 패턴을 지나 스캐닝되고 정렬 마크의 에지로부터 반사 또는 산란된다. 검출기는 반사 또는 산란된 광을 모으며, 전자 방사를 전기 신호로 변환한다. 유사 에지 실렉터는 정렬 마크 한쌍 이상의 유사 에지를 정합시킨다. 신호 분석기는 위치결정 및 정렬 정보를 얻기 위해 정합된 유사 에지로부터 신호를 분석한다. 위치결정 및 정렬 정보는 회로 패턴을 형성하는 반도체 웨이퍼상에 순차적으로 노출된 회로 형상(circuit feature)을 정확하게 정렬시키는데 사용된다. 유사 에지에 있어서는, 제 1 정렬 마크의 제 1 또는 주된 에지가 제 2 이상의 정렬 마크의 제 1 또는 주된 에지에 정합되고, 제 1 정렬 마크의 제 2 또는 트레일링(trailing) 에지가 스캐닝 동작에서 검출되는 제 2 이상의 정렬 마크의 제 2 또는 트레일링 에지에 정합됨을 의미한다. 본 발명의 또 다른 실시예에서, 전방 검출기 및 후방 검출기는 전방향 또는 스캐닝 방향에 관련한 후방향으로서의 산란 또는 반사된 전자 방사를 선택적으로 검출하도록 유사 에지 실렉터와 결부지어 사용된다.
따라서, 본 발명의 목적은 포토리소그래피 시스템에서 웨이퍼와 마스크 사이의 정렬 정확도를 향상시키는 것이다.
본 발명의 이점은 본 발명이 공정 변화에 비교적 순감적이라는 것이다.
본 발명의 이점은 본 발명이 웨이퍼 마크 또는 타겟의 향상된 검출을 제공하고 서로 다른 기판에 적합하는 것이다.
본 발명의 특징은 유사 에지의 세트가 정렬 정보를 얻도록 검출 및 정합된다는 것이다.
본 발명의 특징은 전방 검출기 및 후방 검출기가 주된 또는 비교적 강한 신호를 지니는 유사 에지의 세트를 선택하는데 사용된다는 것이다.
상기 및 기타 다른 목적, 이점, 및 특징들은 다음의 상세한 설명에 비추어 쉽게 명백해질 것이다.
도 1은 본 발명을 일반적으로 예시하는 블록 선도이다. 본 발명의 것과 유사한 정렬 시스템은 1995년 12월 19일자 David Angeley 등에게 허여된 Off Axis Alignment System For Scanning Photolithography 명칭의 미국특허 제 5,477,057 호에 개시되어 있다. 조명 소스(10)는 레티클(11)과 광학기기(12)를 통해 반도체 웨이퍼(14)상으로 전자 방사를 투영한다. 반도체 웨이퍼(14)는 상부에 형성된 복수개의 웨이퍼 정렬 마크(16)를 지닌다. 일반적으로 웨이퍼 정렬 마크(16)는 갭으로 분리된 상승 부분에 의해 형성된 라인이다. 그렇지만, 트렌치(trench)는 정렬 마크에 또한 종종 사용되고 상승부분 대신 사용될 수도 있다. 웨이퍼 정렬 마크(16)는 임의의 종래 웨이퍼 제조 공정에 의해 만들어 질 수 있으며, 격자일 수도 있다. 웨이퍼(14)는 X - Y 스테이지(15)상에 배치된다. X - Y 스테이지(15)는 조명 소스(10)로부터 발생된 전자 방사를 사용하여 화살표(17)로 표시된 방향으로 웨이퍼(14)가 스캐닝되도록 한다. 전자 방사는 소정의 조명 패턴(도시되지 않음)을 형성하도록 이미징된다. 이 소정의 조명 패턴은 일반적으로 X이다. 그렇지만, 웨이퍼 정렬 마크(16)와 만나는 경우 검출 가능한 신호를 제공하는 임의의 조명 패턴이 사용될 수 있다. 소정의 조명 패턴은 조명 소스(10)로부터 발생된 전자 방사가 통과하는 레티클 또는 마스크(11)의 일부에 의해 형성된다. 웨이퍼(14)의 표면 및 웨이퍼 정렬 마크(16)로부터 반사 또는 산란된 전자 방사는 광학기기(12)에 의해 집광되고 검출기(18)로 안내된다. 검출기(18)는 전자 방사를 전기 신호로 변환할 수 있는 임의의 검출기이다. 검출기(18)는 웨이퍼 정렬 마크(16)의 어느 한 면으로부터 반사 또는 산란된 전자 방사를 집광하도록 또한 위치 결정될 수 있다. 다중 검출기(18)는 서로 다른 위치에 위치 결정된 상태로 사용될 수 있다. 유사 에지 실렉터(20)는 검출기(18)에 연결된다. 유사 에지 실렉터(20)는 웨이퍼 정렬 마크(16)의 쌍 또는 세트의 유사 에지를 선택한다. 유사 에지 실렉터(20)에 의해 선택된 유사 에지를 나타내는 신호는 신호 분석기(22)에 의해 분석된다. 신호 분석기(22)는 임의의 종래 신호 분석 기술을 사용하여 웨이퍼 정렬 마크(16)의 유사 에지의 위치를 결정한다. 이 정보로부터, 신호 분석기(22)는 웨이퍼(14)의 위치 및 웨이퍼(14)와 레티클(11)의 정렬을 결정한다. 웨이퍼 스테이지(15)는 정렬을 성취 또는 유지하도록 이동된다.
도 2는 상부에 웨이퍼 정렬 마크(16)를 보다 명확하게 보여주는 웨이퍼(14)의 일부이다. 웨이퍼(14) 및 웨이퍼 정렬 마크(16)는 공정 피막(24)으로 도포된다. 단지 하나의 공정 피막(24)만이 예시되어 있다. 그렇지만, 전형적으로, 많은 공정 피막들은 반도체 제조에 사용된다. 웨이퍼 정렬 마크(16) 각각은 제 1 의 주된, 또는 좌측 에지(26) 및 제 2 의 트레일링 또는 우측 에지(28)를 지닌다. 좌측 에지(26)는 유사 에지이며 유사 에지의 한 세트를 형성한다. 우측 에지(28)는 또한 유사 에지이며 유사 에지의 한 세트를 형성한다. 유사 에지에 의해, 또 하나의 정렬 마크상의 또다른 에지와 동일 또는 유사한 구조 또는 위치를 갖는 정렬 마크의 에지가 의미된다. 따라서, 좌측 유사 에지(26) 사이에 피치(pitch) 또는 간격(30)이 형성된다. 마찬가지로, 우측 유사 에지(28) 사이에 피치 또는 간격(32)이 형성된다. 웨이퍼 정렬 마크(16)의 명확한 폭은 공정 피막(24)의 함수로 변화한다. 따라서, 단일 웨이퍼 정렬 마크(16)와 연관된 검출된 선폭은 웨이퍼 정렬 마크(16)와 웨이퍼(14) 표면상에 순차적으로 배치된 공정 피막(24)의 갯수와 함께 증가한다. 결과적으로, 에지(26, 28) 사이의 명확한 또는 검출된 선폭은 처리 변수에 종속적으로 변화하여, 웨이퍼 정렬 마크(16)의 중앙을 정확하게 확인하고 반사 또는 산란된 전자 방사의 검출로부터 발생된 신호상에서 신호 분석을 이행하는 것을 어렵게 만든다. 본 발명에서, 웨이퍼 정렬 마크(16)쌍의 유사 에지를 쌍으로 만듬으로써, 발생된 신호의 검출 및 분석을 명확한 선폭에 무관하다. 따라서, 웨이퍼 정렬 마크(16)의 검출은 웨이퍼 정렬 마크의 명확한 폭에 무관하거나 순감적이다. 그러므로, 본 발명의 정렬 시스템은 처리 변수에 종속 변화하는 정렬 마크의 명확한 선폭에 무관한 정렬 마크의 중앙을 정확하게 결정할 수 있다. 도 2에 나타난 바와 같이 검출된 중앙은 정렬 마크(16)의 그룹에 종속한다. 예를 들면, 두 정렬 마크(16)의 중앙(C)이 결정될 경우, 단지 두 개의 정렬 마크(16)로부터 발생된 한쌍의 유사 에지(26, 28)가 이용된다. 5 정렬 마크(16)의 중앙(C1)이 결정될 경우, 5 정렬 마크(16)로부터 발생된 유사 에지(26, 28)의 세트가 이용된다.
도 3a - 3d는 본 발명의 동작을 예시하며, 도 1 및 도 2에 예시된 웨이퍼 정렬 마크(16)를 나타내는 신호의 검출 및 분석을 포함한다. 도 3a는 웨이퍼 표면(14') 및 웨이퍼 정렬 마크 표면(16')을 그래프로 나타낸다. 웨이퍼 정렬 마크 표면(16')은 좌측 에지(26') 및 우측 에지(28')를 지닌다. 파형(34)으로 예시된 조명 프로파일을 지니는 조명 패턴은 웨이퍼 표면(14')과 웨이퍼 정렬 마크 표면(16')을 가로질러 화살표(17') 방향으로 좌에서 우로 스캐닝된다. 필수적이진 않지만 전형적으로, 셰브론(chevron)을 형성하는 웨이퍼 정렬 마크 및 조명 패턴은 기울어져 있다. 파형(34)으로 나타난 소정의 조명 패턴은 좌측 에지(26')로부터 반사 도는 산란되고 도 1에 예시된 검출기(18)에 의해 모아져 도 3b에서 파형(36)으로 표시된 신호를 형성한다. 마찬가지로, 파형(38)은 우측 에지(28')로부터 반사 또는 산란된 전자 방사에 해당하는 신호를 나타낸다. 도 3b에서, 파형(36', 38', 36)는 해당하는 좌측 에지(2') 및 우측 에지(28')로부터 반사 또는 산란된 전자 방사를 유사하게 나타낸다. 파형(36, 38, 36', 38', 36) 모두는 공정 변수의 결과로서 다소 차이가 있다. 파형(36, 36')은 파형(38, 38')과 같이 한쌍의 유사 에지를 나타낸다. 도 3c는 상관기 함수를 예시하는 파형(40)을 나타낸다. 상관기는 상관 함수의 계산에 가까운 전자 연산을 이행함으로써 잡음내의 약한 신호를 검출하는데 필수적으로 사용된다. 상관기 파형(40)은 유사 에지(26' 또는 28')의 쌍 간의 근사간격 주기를 갖는다. 도 3d에 예시된 파형(42, 42')은 파형(40)으로 나타난 상관기 함수를 파형(38, 36')으로 나타난 검출기 신호에 인가한 결과인 부분 출력을 나타낸다. 제로 기준(44)의 교차시, 상관기 출력 파형(42, 42')은 한쌍의 웨이퍼 마크(16')의 각 유사 에지(26', 28')와 연관된 검출된 에지의 중앙을 나타내는 위치(46, 46')를 식별한다. 유사 에지(26', 28') 쌍의 검출시, 웨이퍼 정렬 마크(16')간의 간격의 검출된 중앙을 이루는 평균이 취해진다. 따라서, 도 2에 예시된 중앙(C 또는 C1) 등의 위치와 정렬 정보가 얻어진다. 본 발명의 교시에 따른 유사 에지의 쌍이 50% 퍼센트까지 레벨 평균 전위 변화를 감소시키는 것이 실험적으로 결정되었다.
일반적으로, 상관기는 최대 신호 영역을 결정하는데 사용된다. 상관기 함수는 양·음의 값을 포함하며 검출된 신호의 길이를 따라 수학적으로 변화, 승산 및 적분된 정렬 마크의 에지로부터 예기된 신호의 평가 미분의 근사치이다. 0 이상의 유효한 신호를 갖는 영역은 정(+) 상관의 사용으로 인한 함수 상승 및 부(-) 상관으로 인한 하강에 의해 검출된다. 그리고 나서 신호 위치는 함수가 고·저 사이의 0을 교차하는 지점에서 결정된다. 신호는 제로 기준을 갖는 슬로프(slop)에 대해 분석된다. 유사 에지는, 라인 에지 기대 위치의 선행지식을 갖고 동일한 간격 또는 피치를 지니는 상관기를 제공함으로써 결정된다. 소정의 간격과 함께 N 라인 에지를 조사하는 상관기는 라인의 갯수가 동시에 검출되기 때문에 실제 N배의 신호 강도를 보여준다. 상관 함수 신호 처리 기술이 설명되었지만, 요구되는 신호 검출이 얻어지는 한, 임의의 기타 다른 적당한 또는 등가의 신호 처리 기술이 사용될 수 있다.
도 4는 본 발명과 함께 사용될 수 있는 웨이퍼 정렬 마크의 패턴에 대한 또 다른 실시예를 예시한다. 웨이퍼(14)는 상부에 정렬 마크(116, 116', 116)를 갖는다. 웨이퍼 정렬 마크(116, 116', 116)의 폭은 서로 다르며, 이 실시예에서 한 단부에서 다른 단부까지의 폭이 증가된다. 정렬 마크(116')의 폭은 정렬 마크(116)의 폭에 두배이며, 정렬 마크(116)의 폭은 정렬 마크(116)의 폭에 3배이다. 따라서, 폭은 한 단부에서 초기 폭의 적분곱의 증가를 가져온다. 정렬 마크(116)는 제 1의 주된, 또는 좌측 에지(126) 및 제 2의 트레일링, 또는 우측 에지(128)를 지닌다. 마찬가지로, 정렬 마크(116')는 제 1의 주된, 또는 좌측 에지(126') 및 제 2의 트레일링, 또는 우측 에지(128')를 지닌다. 웨이퍼 정렬 마크(116)는 제 1의 주된, 또는 좌측 에지(126) 및 제 2의 트레일링, 또는 우측 에지(128)를 지닌다. 이 실시예에서, 유사 에지의 제 1 세트는 126, 126' 및 126로 식별된다. 유사 에지의 제 2 세트는 128, 128' 및 128로 식별된다. 피치 또는 간격(130)은 인접 유사 에지(126, 126') 사이에 형성된다. 피치 또는 간격(130')은 유사 에지(126', 126) 사이에 형성된다. 피치 또는 간격(130)은 실질적으로 동일한 웨이퍼 정렬 마크의 제 2 세트의 유사 에지(126)와 유사 에지(126) 사이에 형성된다. 따라서, 웨이퍼 정렬 마크(116, 116', 116)는 주기(P)를 형성한다. 피치 또는 간격(132)은 유사 에지(128, 128') 사이에 형성된다. 피치 또는 간격(132')은 유사 에지(128, 128) 사이에 형성된다. 피치 또는 간격(132)은 거의 동일한 정렬 마크의 제 2 세트의 유사 에지(128', 128) 사이에 형성된다. 따라서, 도 4는 유사 에지를 가지고 사용될 수 있는 서로 다른 정렬 마크의 세트를 예시한다. 본 발명은 예시된 웨이퍼 마크의 여러 형태로 제한되는 것으로 해석해서는 않된다. 웨이퍼 마크의 서로 다른 형태는 위치와 정렬 정보를 얻기 위해 정합될 수 있는 유사 에지를 가질 필요성만 있다. 예를 들면, 도 4a는 정렬 마크(316, 316', 316)의 서로 다른 세트를 갖는 웨이퍼(14)를 예시한다. 두개의 정렬 마크(316)는 두개의 정렬 마크(316')와 같이 동일한 폭을 갖는다. 정렬 마크(316)의 폭은 정렬 마크(316)의 폭보다 더 큰 정렬 마크(316')의 폭보다 더 크다. 유사 에지(326, 326', 326)의 세트 및 유사 에지(328, 328', 328)의 세트는 실시예에 대해서 설명된 바와 같이 유사한 방식으로 중앙(C2)의 위치를 얻는데 사용된다.
도 5는 본 발명의 또 다른 실시예를 일반적으로 예시하는 블록선도이다. 도 5는 도 1에 예시된 실시예와 유사하다. 그렇지만, 도 5는 웨이퍼(14)상의 웨이퍼 정렬 마크(16)로부터 산란 또는 반사된 전자 방사의 서로 다른 부분을 검출하는 다중 검출기와 합체되어 있다. 도 1과 유사하게, 조명 소스(10)는 상부에 웨이퍼 정렬 마크(16)를 지니는 웨이퍼(14)상으로 레티클(11)을 이미징하는데 사용된다. 웨이퍼를 유지하는 스테이지(15)는 화살표(17) 방향으로 이동 또는 스캐닝된다. 결과적으로 조명 패턴은 정렬 마크(16)를 가로질러 스캐닝된다. 조명 패턴으로부터 발생된 전자 방사는 정렬 마크(16), 특히 이의 에지로부터 반사 또는 산란되어, 광학기기(212)에 의해 집광된다. 스캔 방향 또는 전방향과 동일한 방향으로 반사 또는 산란된 전자 방사는 순방향 검출기(218)에 의해 집광되고, 스캔 방향 또는 역방향과 반대 방향으로 반사 또는 산란된 전자 방사는 후방향 검출기(219)에 의해 집광된다. 유사 에지 실렉터(220)는 유사 에지를 나타내는 신호를 검출하는데 사용된다. 신호 분석기(222)는 신호를 분석하고 이에 종속적인 위치를 계산한다.
도 6a - 6f는 도 5에 예시된 실시예에서 사용되는 신호의 검출 및 분석을 보다 완전히 예시한다. 도 6a는 상부에 복수개의 웨이퍼 정렬 마크(16')를 지니는 기판 또는 웨이퍼(14')를 예시한다. 웨이퍼 정렬 마크(16')는 선형 치수(T)를 갖는 타겟을 형성한다. 선형 치수(T)는 또한 정렬 마크의 반복 패턴의 주기일 수 있다. 치수(T)는 중앙(C)을 지닌다. 파형(34)으로 예시된 조명 프로파일을 지니는 전자 조명 패턴은 웨이퍼 표면(14')을 가로질러 화살표(17') 방향으로 좌에서 우로 스캔된다. 전자 방사는 에지(26', 28)로부터 반사 또는 산란된다. 에지(26', 28)는 각각이 단일 웨이퍼 정렬 마크(16')에 사용되기 때문에 상보적으로 칭한다. 전자 방사는 화살표(250)로 나타낸 순방향으로 그리고 화살표(252)로 나타낸 역방향으로 반사 또는 산란된다. 도 5에 예시된 순방향 검출기(218)는 화살표(250)로 나타낸 반사 또는 산란된 전자 방사를 집광하도록 위치 결정되고, 후방향 검출기(219)는 화살표(252)로 나타낸 산란 또는 반사된 전자 방사를 집광하도록 위치결정된다. 전방향 반사되거나 산란된 전자 방사 또는 후방향 반사되거나 산란된 전자 방사 중 어느 하나가 유사 에지(26' 또는 28')의 각 세트에 강한 신호를 제공하거나 이보다 우세하는 것이 몇몇 기판상에서 밝혀졌다. 예를 들면, 좌측 유사 에지 세트(26')에 대한 도 5에 예시된 전방향 검출기(218)에 의해 반사 또는 산란 및 집광된 전자 방사를 나타내는 비교적 강한 신호를 갖는 특정 기판에 대한 전방향 검출기 출력이 도 6b에 예시되어 있다. 이는, 도 5에 예시된 전방향 검출기(218)에 의해 집광된 전자 방사를 나타내는 좌측 에지 신호 파형(236, 236')에 대한 비교적 높은 진폭에 의해 예시되어 있다. 유사 에지 세트(26')에 대한 화살표(252)로 나타낸 해당하는 후방향 반사 또는 산란된 전자 방사는 도 6c에서 파형(237, 237')의 낮은 진폭으로 예시된 바와 같이 덜 강하다. 마찬가지로, 우측의 상보적 유사 에지 세트(28')로부터 반사 또는 산란된 전자 방사는 화살표(250')로 나타낸 전방향 산란 또는 반사된 전자 방사와 화살표(252')로 나타낸 후방향 반사 또는 산란된 전자 방사간의 관계를 보여주는데, 이점에 있어서 도 5에 예시된 전방향 검출기(218)에 의해 집광된 전방향 산란 또는 반사된 전자 방사는 도 6b에서 파형(238, 238')의 낮은 진폭으로 예시된 보다 약한 신호를 초래한다. 유사 에지 세트(28')로부터 화살표(252')로 예시된 해당하는 후방향 반사 또는 산란된 전자 방사는 도 6c에 예시된 파형(239, 239')의 비교적 더 큰 진폭으로 예시된 바와 같이 더 강하다. 몇몇 기판들이 전방향 반사 또는 산란된 전자 방사와 후방향 반사 또는 산란된 전자 방사간의 명확한 관계를 제공하지는 않지만, 많은 기판들이 그렇게 하고 있다. 접촉층, 금속층, 바이어층, 다중층 및 산화물층으로 알려진 반도체 제조에 사용되는 가판상의 층의 분류 등, 조사된 많은 기판들에 대해, 일단 비교적 강한 신호가 유사 에지에 대한 전방향 또는 후방향 반사되거나 산란된 방향 어느 하나로 얻어지게 되는 경우 상보적인 기타 다른 유사 에지 세트는 다른 한 방향으로 더 강한 신호를 보통 나타낸다. 예를 들면, 도 6a - 6c에 예시된 바와 같이, 유사 에지 세트(26')가 비교적 강한 전방향 반사 또는 산란하는 전자 방사를 초래하기 때문에, 상보적인 유사 에지 세트(28')는 비교적 강한 후방향 반사 또는 산란하는 전자 방사를 발생시킨다. 기판에 따라서, 전방향 또는 후방향 반사되거나 산란된 전자 방사가 상보적인 유사 에지 세트에 대한 반대 방향의 주된 반사 또는 산란된 전자 방사를 일반적으로 초래하는 특정한 유사 에지 세트에 우세하다는 것이 밝혀졌다. 결과적으로, 신호를 검출하는데 사용되는 도 6d에 예시된 상관기는 유사 에지 세트에 정합되고 주된 또는 더 강한 신호를 결정하는데 사용된다. 따라서, 도 6b - 6d에 예시된 바와 같이, 파형(240)으로 나타낸 상관기는 파형(239, 239')으로 나타낸 예기되는 비교적 강한 신호를 조사하여 출력 파형(242')을 제공하며, 여기서 제로 기준(244)은 유사 에지 쌍 또는 세트(28')를 나타내는 파형(239, 239') 사이의 중앙 위치(246')를 식별한다. 마찬가지로, 상관기 파형(240)은 상관기 출력 파형(242)을 초래하는, 유사 에지 쌍 또는 세트(26')와 연관된 비교적 강한 신호(236, 236')를 검출하는데 사용될 수 있으며, 여기서 제로 기준(244)은 유사 에지 쌍 또는 세트(26')를 나타내는 파형(236, 236') 사이의 중앙 위치(246)를 얻는데 사용된다. 검출된 위치(246, 246')는 도 6f에 예시된 결정된 중앙 위치(248)를 평균적으로 설정하는데, 이 위치는 웨이퍼 마크(16')에 의해 형성된 타겟의 중앙(C)의 위치 또는 검출된 중앙이다.
따라서, 상기 실시예에 따른 본 발명은 웨이퍼 마크나 타겟의 등급 또는 유형 및 기판에 관계 없이 웨이퍼 마크나 타겟의 검출 정확도가 증가하는 상당히 뜻밖의 결과를 초래하였다. 반도체 제조에서 다중 처리 단계에 기인하여, 종종 웨이퍼 타겟 또는 마크로부터 얻어진 신호는 비교적 약하고 종종 검출하기가 매우 어렵다. 본 발명은, 이것이 비교적 약한 신호 중 더 강한 신호를 선택하고 다량의 잡음을 통해 이를 검출하여 검출할 수 없거나 불확실할 수 있는 웨이퍼 타겟의 위치 또는 중앙을 확인할 수 있다는 점에 있어서 이점을 제공한다.
게다가, 유사 에지를 정합시켜 본 발명은 순차적인 반도체 제조 공정 단계 동안 레티클 또는 마스크를 보다 정확하게 정렬시키는데 사용되는 보다 정확하고 비교적 공정에 순감적인 위치와 정렬 정보를 제공한다. 따라서, 보다 작고 보다 밀도있는 반도체 디바이스의 감소된 선폭 또는 형상 크기를 지원하는 반도체 디바이스 제조 기술이 진보되어, 보다 효율적이고 보다 빠른 전자 회로의 생산에 기여한다.
게다가, 상기 바람직한 실시예가 예시 및 기술되었지만, 본 발명의 사상 및 범위를 벗어나지 않고 여러 수정들이 이루어질 수 있다는 것은 당업자에게 명백할 것이다.
내용 없음

Claims (25)

  1. 조명 소스 ;
    상기 조명 소스로부터 전자 방사를 수신하고 상부에 정렬 마크(제 1 및 제 2 에지를 각각 지님)을 지니는 웨이퍼를 조명하도록 위치결정된 광학기기 ;
    상기 정렬 마크로부터 반사된 전자 방사를 수신하도록 위치결정된 검출기 ;
    한 세트의 제 1 에지 및 한 세트의 제 2 에지를 나타내는 상기 검출기로부터 신호를 선택하는 유사 에지 실렉터 ; 및
    상기 세트의 제 1 에지 및 제 2 에지의 위치를 신호로부터 계산하는 신호 분석기
    를 포함하여, 웨이퍼의 정렬이 얻어지는 포토리소그래피 정렬 시스템.
  2. 제 1 항에 있어서,
    상기 제 1 에지의 세트는 한쌍의 제 1 에지이며 ;
    상기 제 2 에지의 세트는 한쌍의 제 2 에지인 포토리소그래피 정렬 시스템.
  3. 제 2 항에 있어서,
    상기 신호 분석기는 제 1 에지의 쌍 및 제 2 에지의 쌍의 위치에 기초한 정렬 마크의 중앙을 실질적으로 계산하는 포토리소그래피 정렬 시스템.
  4. 제 1 항에 있어서, 웨이퍼를 유지하는 스테이지를 부가적으로 포함하는 포토리소그래피 정렬 시스템.
  5. 제 1 항에 있어서, 상기 조명 소스와 상기 광학기기 사이에 위치결정된 레티클을 부가적으로 포함하는 포토리소그래피 정렬 시스템.
  6. 조명 소스 ;
    레티클 ;
    상기 레티클을 통해 투영된 상기 조명 소스로부터 전자 방사를 수신하고 소정의 조명 패턴을 갖는 정렬 마크(제 1 세트의 유사 에지 및 제 2 세트의 유사 에지를 지님)를 상부에 지니는 웨이퍼를 조명하도록 위치결정된 광학기기 ;
    정렬 마크의 제 1 세트의 유사 에지 및 제 2 세트의 유사 에지로부터 반사된 전자 방사를 수신하도록 위치결정된 검출기로서, 수신된 전자 방사를 나타내는 신호를 발생시키는 검출기 ;
    제 1 세트의 유사 에지 및 제 2 세트의 유사 에지를 나타내는 신호의 부분들을 선택하는 유사 에지 실렉터 ;
    제 1 세트의 유사 에지와의 정합 및 제 2 세트의 유사 에지와의 정합에 기초한 정렬 마크의 위치를 계산하는 신호 분석기
    를 포함하여, 웨이퍼의 정렬이 얻어지는 포토리소그래피 정렬 시스템.
  7. 제 6 항에 있어서, 상기 신호 분석기는 상관기를 포함하는 포토리소그래피 정렬 시스템.
  8. 제 7 항에 있어서, 상기 상관기는 유사 에지 사이의 간격에 해당하는 각각의 위치에서 상관기 함수를 적용하는 포토리소그래피 정렬 시스템.
  9. 조명 소스 ;
    상기 조명 소스로부터 전자 방사를 수신하고 상부에 복수개의 정렬 마크(제 1 및 제 2 에지를 각각 지님)를 지니는 웨이퍼를 조명하도록 위치결정된 광학기기 ;
    정렬 마크 각각의 제 1 및 제 2 에지로부터 반사된 전자 방사를 수신하도록 위치결정된 검출기 ;
    한 세트의 제 1 에지를 나타내는 상기 검출기로부터 신호를 정합시키고 한 세트의 제 2 에지를 나타내는 신호를 정합시키는 선택기 ; 및
    상기 세트의 제 1 에지를 나타내는 신호 및 상기 세트의 제 2 에지를 나타내는 신호에 기초한 복수개의 정렬 마크의 위치를 계산하는 신호 분석기
    를 포함하여, 웨이퍼의 정렬이 얻어지는 포토리소그래피 도구에 사용되는 정렬 시스템.
  10. 제 9 항에 있어서, 상기 복수개의 정렬 마크 각각은 서로 다른 폭을 지니는 포토리소그래피 도구에 사용되는 정렬 시스템.
  11. 제 10 항에 있어서, 상기 서로 다른 폭은 초기 폭의 적분 배수인 포토리소그래피 도구에 사용되는 정렬 시스템.
  12. 제 11 항에 있어서, 상기 적분 배수는 한 단부에서 초기 폭으로부터 증가하는 포토리소그래피 도구에 사용되는 정렬 시스템.
  13. 제 9 항에 있어서, 상기 복수개의 정렬 마크는 웨이퍼의 한 단부에서 다른 한 단부로 진행하는 동안 폭이 증가되고 나서 폭이 감소되는 포토리소그래피 도구에 사용되는 정렬 시스템.
  14. 웨이퍼 상으로 전자 방사를 투영하는 단계로서, 상기 웨이퍼는 상부에 이격된 정렬 마크를 지니며, 상기 정렬 마크는 유사 에지를 지니는 단계 ;
    상기 정렬 마크로부터 반사된 전자 방사를 검출하는 단계 ;
    상기 정렬 마크로부터 반사된 전자 방사선으로부터 유사 에지를 나타내는 신호를 선택하는 단계 ; 및
    유사 에지에 기초한 웨이퍼의 위치를 계산하는 단계
    를 포함하여, 웨이퍼가 정확하게 정렬되는 웨이퍼의 정렬 방법.
  15. 제 14 항에 있어서, 유사 에지를 나타내는 신호에 상관 함수를 적용하는 단계를 부가적으로 포함하는 웨이퍼의 정렬 방법.
  16. 소정의 패턴을 지니는 전자 방사를 웨이퍼 상으로 투영하는 단계로서, 상기 웨이퍼는 상부에 이격된 정렬 마크를 지니며 상기 정렬 마크 각각은 제 1 에지 및 제 2 에지를 지니는 단계 ;
    상기 정렬 마크로부터 반사된 전자 방사를 검출하는 단계 ;
    상기 정렬 마크로부터 반사된 전자 방사로부터 한 세트의 제 1 에지 및 한 세트의 제 2 에지를 나타내는 신호를 선택하는 단계 ; 및
    상기 세트의 제 1 에지 및 제 2 에지로부터 유도된 정보에 기초한 웨이퍼의 위치를 계산하는 단계
    를 포함하여, 웨이퍼와 레티클이 정확하게 정렬되는 웨이퍼의 위치결정 방법.
  17. 조명 소스 ;
    상기 조명 소스로부터 전자 방사를 수용하고 상부에 정렬 마크(제 1 및 제 2 에지를 각각 지님)를 지니는 웨이퍼를 조명하도록 위치결정된 광학기기 ;
    스캔 방향으로 이동가능한 스테이지 ;
    스캔 방향으로 정렬 마크로부터 반사된 전자 방사를 수신하도록 위치결정된 전방향 검출기 ;
    스캔 방향에서 이격된 방향으로 정렬 마크로부터 반사된 전자 방사를 수신하도록 위치결정된 후방향 검출기 ;
    한 세트의 제 1 에지 및 한 세트의 제 2 에지를 나타내는 상기 전방향 검출기 및 상기 후방향 검출기로부터 신호를 선택하는 유사 에지 실렉터 ; 및
    상기 신호로부터 상기 세트의 제 1 에지 및 제 2 에지의 위치를 계산하는 신호 분석기
    를 포함하여, 웨이퍼의 정렬이 얻어지는 포토리소그래피 정렬 시스템.
  18. 제 17 항에 있어서, 상기 유사 에지 실렉터는 상기 전방향 및 후방향 검출기 중 어느 것이 상기 세트의 제 1 에지 및 제 2 에지에 관련하여 주된 신호를 갖는지를 결정하는 포토리소그래피 정렬 시스템.
  19. 제 17 항에 있어서, 상기 신호 분석기는 상관기를 포함하는 포토리소그래피 정렬 시스템.
  20. 제 18 항에 있어서, 상기 상관기는 상기 전방향 및 후방향 검출기로부터 발생된 주된 신호와 연관되는 포토리소그래피 정렬 시스템.
  21. 전자 방사를 웨이퍼상으로 투영하는 단계로서, 상기 웨이퍼는 상부에 이격된 정렬 마크를 지니며, 상기 정렬 마크는 상보적인 제 1 및 제 2 세트의 유사 에지를 지니는 단계 ;
    제 1 방향으로 정렬 마크로부터 반사된 전자 방사를 검출하는 단계 ;
    제 2 방향으로 정렬 마크로부터 반사된 전자 방사를 검출하는 단계 ;
    제 1 방향으로 정렬 마크로부터 반사된 전자 방사로부터 제 1 세트의 유사 에지를 나타내는 제 1의 주된 신호를 선택하는 단계 ;
    제 2 방향으로 정렬 마크로부터 반사된 전자 방사로부터 제 2 세트의 유사 에지를 나타내는 제 2의 주된 신호를 선택하는 단계 ; 및
    상기 제 1 및 제 2의 주된 신호에 기초한 웨이퍼 정렬 마크의 일부를 계산하는 단계
    를 포함하여, 웨이퍼가 정확하게 정렬되는 웨이퍼의 정렬 방법.
  22. 제 21 항에 있어서, 스캔 방향으로 웨이퍼를 가로질러 투영된 전자 방사를 스캐닝하는 단계를 부가적으로 포함하는 웨이퍼의 정렬 방법.
  23. 제 22 항에 있어서, 상기 제 1 방향은 스캔 방향 상태이며, 상기 제 2 방향은 스캔 방향에서 이격한 상태인 웨이퍼의 정렬 방법.
  24. 제 23 항에 있어서, 상기 제 1 세트의 유사 에지에 대한 제 1 중앙 위치 및 상기 제 2 세트의 유사 에지에 대한 제 2 중앙 위치를 얻는 상관기 함수를 지니는 제 1 및 제 2의 주된 신호를 상관하는 단계를 부가적으로 포함하는 웨이퍼의 정렬 방법.
  25. 제 24 항에 있어서, 결정된 중앙 위치를 얻는 제 1 및 제 2 중앙 위치를 평균하는 단계를 부가적으로 포함하는 웨이퍼의 정렬 방법.
KR1019970052796A 1996-10-16 1997-10-15 선폭둔감형웨이퍼타겟검출 KR100503765B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/730,787 1996-10-16
US08/730,787 US5920396A (en) 1996-10-16 1996-10-16 Line width insensitive wafer target detection
US08/730,787 1996-10-16

Publications (2)

Publication Number Publication Date
KR19980032857A true KR19980032857A (ko) 1998-07-25
KR100503765B1 KR100503765B1 (ko) 2005-10-14

Family

ID=24936810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052796A KR100503765B1 (ko) 1996-10-16 1997-10-15 선폭둔감형웨이퍼타겟검출

Country Status (6)

Country Link
US (2) US5920396A (ko)
EP (1) EP0837371B1 (ko)
JP (1) JP4116117B2 (ko)
KR (1) KR100503765B1 (ko)
CA (1) CA2216705A1 (ko)
DE (1) DE69732011T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307619B1 (en) 2000-03-23 2001-10-23 Silicon Valley Group, Inc. Scanning framing blade apparatus
US6509952B1 (en) 2000-05-23 2003-01-21 Silicon Valley Group, Inc. Method and system for selective linewidth optimization during a lithographic process
US6601231B2 (en) * 2001-07-10 2003-07-29 Lacour Patrick Joseph Space classification for resolution enhancement techniques
US7112890B2 (en) * 2003-10-30 2006-09-26 Asml Holding N.V. Tunable alignment geometry
US7773220B2 (en) * 2008-04-02 2010-08-10 International Business Machines Corporation Method and system for collecting alignment data from coated chips or wafers
US8994925B2 (en) * 2012-03-27 2015-03-31 Pulsedlight, Inc. Optical distance measurement device
WO2016204878A1 (en) * 2015-06-15 2016-12-22 Zygo Corporation Displacement measurement of deformable bodies
US10340165B2 (en) * 2016-03-29 2019-07-02 Kla-Tencor Corporation Systems and methods for automated multi-zone detection and modeling
WO2017167637A1 (en) 2016-03-30 2017-10-05 Asml Netherlands B.V. Substrate edge detection

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475122A (en) * 1981-11-09 1984-10-02 Tre Semiconductor Equipment Corporation Automatic wafer alignment technique
US4871257A (en) * 1982-12-01 1989-10-03 Canon Kabushiki Kaisha Optical apparatus for observing patterned article
GB2146427B (en) * 1983-08-01 1987-10-21 Canon Kk Semiconductor manufacture
US4697087A (en) * 1986-07-31 1987-09-29 The Perkin-Elmer Corporation Reverse dark field alignment system for scanning lithographic aligner
US4769680A (en) * 1987-10-22 1988-09-06 Mrs Technology, Inc. Apparatus and method for making large area electronic devices, such as flat panel displays and the like, using correlated, aligned dual optical systems
US5124927A (en) * 1990-03-02 1992-06-23 International Business Machines Corp. Latent-image control of lithography tools
US5477057A (en) * 1994-08-17 1995-12-19 Svg Lithography Systems, Inc. Off axis alignment system for scanning photolithography

Also Published As

Publication number Publication date
EP0837371A2 (en) 1998-04-22
DE69732011T2 (de) 2005-05-19
US5920396A (en) 1999-07-06
CA2216705A1 (en) 1998-04-16
DE69732011D1 (de) 2005-01-27
JPH10154660A (ja) 1998-06-09
EP0837371B1 (en) 2004-12-22
KR100503765B1 (ko) 2005-10-14
JP4116117B2 (ja) 2008-07-09
US5966215A (en) 1999-10-12
EP0837371A3 (en) 1999-12-01

Similar Documents

Publication Publication Date Title
US6486954B1 (en) Overlay alignment measurement mark
US7103497B2 (en) Position detecting device and position detecting method
US7102749B2 (en) Overlay alignment mark design
JP5025882B2 (ja) スキャタロメトリ識別法を利用したオーバーレイ測定
US7838310B2 (en) Tunable alignment geometry
KR100503765B1 (ko) 선폭둔감형웨이퍼타겟검출
EP0947828A2 (en) Method and apparatus for improved inspection measurements
US6462343B1 (en) System and method of providing improved CD-SEM pattern recognition of structures with variable contrast
US7016027B2 (en) System and method for quantifying errors in an alternating phase shift mask
JP3313543B2 (ja) 露光装置用位置合せ装置及び位置合わせ方法
JPH11183138A (ja) パターンの寸法測定方法および装置
KR100356757B1 (ko) 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법
JPH08124838A (ja) ベストフォーカスの検出方法
JPH08115869A (ja) 位置合わせ方法
JPS62273402A (ja) アライメント装置
JPH07302741A (ja) 電子線露光におけるマーク位置検出方法およびその装置
JPS63100719A (ja) 位置検出装置
JPH0669022B2 (ja) 位置検出装置
KR20030047593A (ko) 피크 타입의 결함표준시료

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140711

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150710

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee