KR19980032283A - 에이티엠네트워크에 연속비트율로 전송을 동기화하기 위한 방법 및 그 방법을 수행하기 위한 회로배열 - Google Patents

에이티엠네트워크에 연속비트율로 전송을 동기화하기 위한 방법 및 그 방법을 수행하기 위한 회로배열 Download PDF

Info

Publication number
KR19980032283A
KR19980032283A KR1019970038627A KR19970038627A KR19980032283A KR 19980032283 A KR19980032283 A KR 19980032283A KR 1019970038627 A KR1019970038627 A KR 1019970038627A KR 19970038627 A KR19970038627 A KR 19970038627A KR 19980032283 A KR19980032283 A KR 19980032283A
Authority
KR
South Korea
Prior art keywords
time
controller
input
output
time base
Prior art date
Application number
KR1019970038627A
Other languages
English (en)
Inventor
스타들러 브루노
크라우세 알프
Original Assignee
레나트 로흐만, 닥터 번드 후버
크로네 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레나트 로흐만, 닥터 번드 후버, 크로네 악티엔게젤샤프트 filed Critical 레나트 로흐만, 닥터 번드 후버
Publication of KR19980032283A publication Critical patent/KR19980032283A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 에이티엠(ATM)네트워크에 연속비트율로 전송을 동기화하기 위한 방법 및 그 방법을 수행하기 위한 회로배열에 관한 것으로, 타임 스탬프(TS)는 수신기측에 입력되는 ATM셀에 주어지고, 에이터는 지연된 방식으로 출력되고, 실제 지연시간(TA-TS)은 지정된 요구값(tv)과 비교되며, 에러변수에 어긋나는 타임 베이스(14)의 클럭주파수를 조절하는 정정변수는 에러변수 tR=tv-(TA-TS)를 기초하여 콘트롤러(13)에 의해 생성된다.

Description

에이티엠네트워크에 연속비트율로 전송을 동기화하기 위한 방법 및 그 방법을 수행하기 위한 회로배열
본 발명은 ATM네트워크에 연속비트율로 전송을 동기화하기 위한 방법 및 그 방법을 수행하기 위한 회로배열에 관한 것이다.
연속비트율(CBR:Constant Bit Rate) 전송의 경우에, 동일한 시스템 클럭이 네트워크 전체에 요구된다. 이러한 목적 때문에, 또 다른 하나와 통신하는 한쪽측이 클럭에 대하여 마스터로 기능하고, 다른쪽 측이 슬레이브로 기능하는 방식으로, 중앙시스템 클럭의 생성을 기초로 계층이 확립된다. STM시스템에 전송의 경우에, 슬레이브의 수신기는 수신된 신호로부터 클럭을 회복하고 수신신호와 처리와 이 클럭으로 그 자체 송신기를 동기화 할 수 있다. 텔레커뮤니케이션 시스템에 있어서, 각 상위 네트워크레벨이 일반적으로 하위 네트워크레벨에 대하여 마스터(master)이다. 가입자 영역에 있어서, 기본적으로 네트워크가 마스터이고, 가입자측이 슬레이브(slave)이다.
비동기 전송모드(ATM:Asynchronous Transfer Mode) 네트워크에 있어서의 CBR전송은 소스와 싱크(sink)간 동기화를 위하여 명확한 측정을 요구한다. 이러한 상황은 예컨대, 음성 및 영상 전송이 ATM네트워크 전체에 이루어질 때, 발생한다. ATM의 전송의 경우에, 그것은 수신된 신호로부터 클럭을 회복하기가 불가능하다. 슬레이브로 규정되는 장치의 동기화를 수행하기 위한 명확한 측정이 없으면, 독립 시스템의 피할수 없는 주파수편차 때문에, 심각한 기능부전(malfunctions)이 발생할 것이다. 슬레이브의 아주 낮은 클럭주파수의 경우에 있어서는, 데이터 과잉이 슬레이브의 수신기에 발생하고, 데이터에 홀(hole)가 마스터의 수신기에 발생한다. 슬레이브의 아주 높은 클럭주파수의 경우에 있어서는, 데이터에 홀이 슬레이브의 수신기에 발생하고, 데이터 과잉이 마스터의 수신기에 발생한다. 여러 가지 방법이 ATM네트워크에 폴트-프리(fault-free) CBR전송을 보장하기 위하여 알려져 있고 I-ETS 300 353 Broadband Intergrated Services Digital Network(B-ISDN) Asychronous Transfer Mode(ATM) Adaptation Layer(AA2) specification type 1로 표준화 되었다.
모든 알려진 방법은 CBR 데이터 스트림을 위한 입력을 갖는 인터워킹 유닛(interworking unit)이 마스터의 전송측(세그먼테이션)에 배열된 것이 공통이다. I-ETS 300 353 B-ISDN에 따른 AAL1에 따라 CBE 데이터 스트림의 세그먼테이션에 의해 인터워킹 유닛은 ATM셀을 생성한다. 생성된 ATM셀은 인터워킹 유닛의 출력을 통하여 실제 전송채널로 출력된다. 실체 전송채널은 슬레이브의 수신기에 전송경로와 매치될 전송링크 콤포넌트, 컨버터, 멀티플렉서, 스위칭장치, 크로스 콘넥트 등의 총화로 인해된다. 비동기 전송방법 때문에, 실제 전송채널 전체에 지연시간은 연속한다기 보다는 평균시간(DTV-Delay Time Varition)에 대하여 변동한다. 따라서, 마스터의 인터워킹 유닛의 출력에 의사(quasi)-연속셀율은 실제 전송채널 단부에서 보다 더 크거나 작은 변동 조건하에 있다. 이러한 이유 때문에, 수신용 장치는 항상 입력버퍼를 갖는다. 도착셀간 최소간격이고 입력버퍼의 아이들 동작이 없을대, 소스 클럭과 함께 동기에서의 연속 질의(interrogation)가 입력버퍼의 출력에서 발생할 때 도착셀간 최대간격일 때 조차, 버퍼가 오버플로우하지 않는 방식으로 실제 전송채널의 기대된 DTV의 함수로서 입력버퍼의 크기가 결정된다. 인터워킹 유닛의 수신측(리셈블링:reassembling)은 입력버퍼의 출력에 연결된다. CBR 데이터 스트림은 I-ETS 300 358 B-ISDN에 따른 AAL1에 따라 인터워킹 유닛에 의해 ATM셀로부터 리셈블된다. 타임 베이스에 의해 생성된 클럭은 수신기측에 인터워킹 유닛 그 이상의 입력을 통하여 공급된되, 이 클럭은 인터워킹 유닛의 출력에서 이용할 수 있는 CBR 데이터 스트림의 데이터율을 결정한다.
종래 SRTS(Synchronous Residual Time Stamp) 방법에 있어서, 시스템 클럭이 입력을 통하여 공급되는 SRTS 제네레이터는 마스터측에 배열된다. SRTS 제네레이터는 시스템 클럭으로부터 타임 스탬프를 생성하고, 나머지 RTS(Residual Time Stamp)는 마스터의 인터워킹 유닛의 추가 입력에서 출력을 통하여 공급된다. 마스터의 인터워킹 유닛은 생성된 ATM셀의 AAL1 오버헤드 내에 RTS를 삽입한다. RTS의 생성과 삽입은 I-ETS 300 353 B-ISDN으로 표준화 되었다. RTS는 편차가 4비트(1비트 부호, 3비트 값)로 분명히 기술된 기대값으로부터의 편차이다. 그것은 기대값이 a priori information으로 수신기에 알려진 소정조건이기 때문에, 레터(latter)는 다시 타임 스탬프를 재생성할 수 있다. 수신기 자신의 타임 베이스와의 비교로 수신기의 타임 베이스에 대한 조절변수가 이것으로 유도될 수 있다. 이 단부에 예컨대, 타임 베이스의 클럭이 입력을 통하여 공급되는 SRTS 제너레이터가 예컨대, 수신측에 배열된다. SRTS 제너레이터는 타임 베이스의 프리휠링(freewheeling) 클럭으로부터 요구/실제값 비교의 입력에 공급되는 대응하는 RTS를 마스터측에 SRTS 제너레이터와 유사하게 생성한다. 요구/실제값 비교의 제 2입력은 수신기측에 인터워킹 유닛의 추가 출력에 연결된다. 수신기측에 인터워킹 유닛은 수신된 ATM셀로부터 마스터측의 RTS를 추출하고 요구/실제값 비교기의 제 2입력에 이 RTS를 공급한다. 요구/실제값 비교기는 콘트롤러에 공급되는 에어변수를 2개의 입력신호의 비교로부터 이끌어진다. 콘트롤러는 타임 베이스가 정정변수에 따라 클럭을 조절하도록 타임 베이스에 전송되는 정정변수를 에러변수로부터 생성한다. 상세한 기술은 ATM Networks, 3rd edition, pp. 179 et seq;Othmar Kyas, DATACOM Publishing House에서 찾을 수 있다. 종래 방법의 문제점은 마스터측과 수신측 모두가 상기 기술된 방법과 같이 고비용으로 만들어지는 하드웨어 및/또는 소프트웨어의 관점에서 개선되어야만 한다는 점이다.
더욱이, 마스터측에 변경을 요구하지 않는 ACR(Adaptive Clock Recovery)은 I-ETS 300 353 B-ISDN으로부터 잘 알려져 있다. 입력버퍼는 수신기측에 추가 출력을 갖는다. 입력버퍼가 1/2 이상 채워졌는지를 표시하는 제어신호는 이 추가 출력으로 나타낸다. 이 제어신호는 콘트롤러의 입력으로 전송된다. 콘트롤러는 제어신호로부터 타임 베이스에 공급되는 정정변수를 생성한다. 타임 베이스는 그때 정정변수에 따라 클럭을 조절한다. 이 방법의 문제점은 입력버퍼에 다수의 셀을 점유해야만 하고 버퍼링은 지연시간의 형태로 전송에 영향을 준다는 점이다. 64k비트 전송의 경우에 있어서, 이것은 셀당 6ms의 추가 지연을 의미한다.
본 발명은 상기한 점을 감안하여 발명된 것으로, ATM네트워크에 연속비트율로 전송을 동기화하기 위한 방법 및 그 방법을 수행하기 위한 회로배열을 제공함으로써, 짧은 지연시간이 하드웨어 또는 소프트웨어의 관점에서 좀더 적은 변경을 야기하는 것을 그 목적으로 한다.
도 1은 ATM네트워크의 도식적 블록회로도,
도 2는 개시상태의 타이밍도,
도 3은 동작상태의 타이밍도,
도 4는 제어의 타이밍도이다.
*도면의 주요 부분에 대한 부호의 설명*
1:ATM네트워크2,9,10:인터워킹 유닛
3,7:입력4,8:출력
5:전송채널6:입력버퍼
11:신호출력12:요구/실제값 비교기
13:콘트롤러14:타임 베이스
15,16,17,18,19:접속20,21,29,30:시간축
22,27,38,42:ATM셀23:타임 스탬프(TS)
24:지연시간(TV)25:시간(TA)
26,28:데이터 스트림부31:데이터
32:TA(i)33,39:데이터부
34:ATM셀(i)35:타임 스탬프(Ts(i))
36:시간37:시간(TA(i+1))
40:타임 스탬프(TS(i+1))41,43,45,47:타이밍도
44:에러변수(tR)46:싸인커브
48:최대값49:최소값
50:실제값 프로파일
전송된 ATM셀은 입력버퍼에 수신측에 저장된다. 수용으로, ATM셀은 수용시간과 관련된 타임 스탬프(TS)가 할당된다. ATM셀에 저장된 데이터는 시간 TA에서 시작하는 수용시간에 대한 지연시간으로 출력된다. 데이터 출력의 시작에서 지연시간(TA-TS)은 감지되어 지정된 요구값 시간(tv)과 비교된다. 차이로부터, 에러변수(tR)가 생성되고 편차에 어긋나는 타임 베이스의 클럭주파수를 조절하는 정정변수가 이 콘트롤러로부터 생성된다. 결과적으로, 소프트웨어 또는 하드웨어의 관점에서 송신기측의 어떠한 변경을 요구하지 않고 수신측 동기화가 이루어진다. 더욱이, 지연시간에 대한 지정된 요구값은 매우 작게 선택될 수 있기 때문에, 최소값 ATM셀의 전송시간 DTV의 변화에 의해서만 한정된다.
ATM네트워크(1)는 블록회로도에 도시된 전송방향으로만 전송방향에 대하여 입력(3)과 출력(4)를 갖는 인터워킹 유닛으로 이루어진다. 전송될 CBR 데이터 스트림은 입력(3)을 통하여 인터워킹 유닛(2)으로 전송된다. STM시스템셀은 AAL1에 따른 CBR 데이터 스트림의 세그먼테이션에 의해 인터워킹 유닛으로부터 생성된다. 생성된 ATM셀은 출력(4)을 통하여 실제 전송채널(5)로 전송된다. 실제 전송채널(5)은 수신기까지 모든 전송 링크 콤퍼넌트의 합을 구성한다. ATM네트워크(1)의 수신기측은 입력(7) 및 출력(8)을 갖는 입력버퍼(6), 데이터출력(10) 및 신호출력(11)을 갖는 인터워킹 유닛(9), 요구/실제값 비교기(12), 콘트롤러(13) 및 타임 베이스(14)로 이루어진다. 실제 전송채널(5)을 통하여 전송된 ATM셀은 그 때 ATM셀이 저장되는 입력버퍼(6) 내에 입력(7)을 통하여 패스된다. 입력버퍼(6)에 ATM셀의 수용으로, ATM셀은 수용시간과 관련한 타임 스탬프(TS)가 각각 할당된다. 이것은 타임 베이스(14)의 추가 출력과 입력버퍼(6)의 추가 입력간의 접속수단(15)에 의해 발생한다. 입력된 ATM 위치에 타임 스탬프(TS)가 삽입되지 않고 오히려 할당되어지고, 타임 스탭프가 수신기에 송신기로부터 전송되지 않기 때문에, 고비용을 피할 수 있다. 타임 베이스(14)는 요구/실제값 비교기(12)의 입력에 접속(16)을 통하여 접속되는 출력을 갖고 현재 시간정보(TA)가 연속적으로 전송되는 것을 통하여 갖는다. ATM셀이 입력버퍼(6)에서 인터워킹 유닛(9)으로 전송될 때, CBR 데이터 스트림은 다시 리셈블되고, 요구값(tv)은 CBR 데이터 스트림에 출력 개시까지 ATM셀의 수용중 지연시간을 지정한다. 실제지연시간은 송신기에서 수신기로 전송시간의 변동과 CBR 데이터 스트림이 출력되는 클럭주파수에 의존한다. 이 클럭주파수는 접속(17)을 통하여 타임 베이스(14)에서 인터워킹 유닛(9)으로 공급된다.
신호출력(11)을 통하여, 리셈블된 ATM셀의 타임 스탬프(TS)가 출력되어, 요구/실제값 비교기(12)의 또다른 입력에 공급된다. 요구/실제값 비교기(12)는 2개의 입력신호(TA, TS)간의 차와 지연시간(tv)의 지정된 요구값의 비교로 에러변수(tR)를 이끌어낸다. 에러변수(tR)는 요구/실제값 비교기(12)에서 접속(18)을 통하여 콘트롤에러(13)의 입력으로 전송된다. 콘트롤러(13)의 출력에서 접속(19)을 통하여 타임 베이스(14)로 공급되는 정정변수를 콘트롤러(13)는 에러변수(tR)로부터 생성한다. 전송된 정정변수는 에러변수(tR)에 어긋나는 타임 베이스(14)의 클럭주파수를 조절한다.
도 2는 개시상태 즉, 첫 번째 ATM셀의 수용과 출력을 나타낸다. 시간축(20)은 입력버퍼(6)의 입력(7)에 타이밍도를 나타낸다. 시간축(21)은 인터워킹 유닛(9)의 출력에 타이밍도를 나타낸다. 첫 번째 입력 ATM셀(22)은 타임 스탬프(TS:23)로 제공된다. 인터워킹 유닛(9)은 첫 번째 ATM셀(22)을 수신하고 시간(tA:25)까지 지연시간(tV:24)에 의해 출력의 개시를 지연한다. 따라서, 요구/실제값 비교기(12)에 의해 이 개시상태에 대한 에러변수 tR=rv-(TA-TS)=0가 결정된다. 이 값은 타임 베이스(14)에 어떤 정정변수를 출력하지 않음에 따라 콘트롤러(13)로 전송된다. 출력된 첫 번째 ATM셀(22)의 데이터는 데이터 스트림부(26)로서 타임 베이스(14)의 아직 제어되지 않은 클럭으로 인터워킹 유닛(9)의 데이터 출력(10)에서 출력된다. 이어서 입력되는 ATM셀(27)의 데이터는, 중단하지 않고 데이터 스트림부(28)로서 첫 번째 ATM셀(22)의 데이터 스트림부에 더해진다.
동작상태, 즉 개시상태 후 ATM셀의 수용과 출력 및, 관련 제어 메카니즘이 도 3에 도시되어 있다. 시간축(29)은 입력버퍼(6)의 입력(7)에 타이밍도를 나타낸다. 시간축(30)은 인터워킹 유닛(9)의 출력에 타이밍도를 나타낸다. 인터워킹 유닛(9)은 시간(TA(i):32)에서 셀(i-1:도시하지 않았음)의 데이터(31)의 출력을 종결시키고, 입력버퍼(6)에 준비되고 타임 스탬프(TS(i):35)를 갖는 다음 입력 ATM셀(i:34)의 데이터의 출력을 개시한다. 타임 스탬프(TS(i):35)는 인터워킹 유닛(9)에서 요구/실제값 비교기(12)로 전송된다. 요구/실제값 비교기(12)는 타임 스탬프(TS(i):35)와 현재시간(TA(i):32)간의 차를 비교하고, 그 차는 영구적으로 지정된 지연시간 (tV:24)으로 접속(16)을 통하여 타임 베이스(14)에 의해 연속적으로 이용될 수 있다. tR=tV-(TA-TS)≠0인 곳에 에러변수는 이것으로 결정된다. 에러변수(tR)는 타임 베이스에 접속(19)을 통하여 전송되는 정정변수로부터 이끌어지는 콘트롤러(13)에 접속(18)을 통하여 전송되어, 타임 베이스(14)의 클럭주파수가 고쳐진다. 도 3은 ATM셀(34)의 지연된 입력의 결과 또는 출력에서 타임 베이스(14)의 과다하게 높은 클럭율의 결과, 간격(TA-TS)이 ≤tV되므로 에어변수(tR)가 포지티브값으로 추측되는 경우를 나타낸다. 따라서, 기술된 제어공정은 이 경우에 있어서, 출력에서 타임 베이스의 클럭주파수에 감소를 이끄는 방식으로 설정한다.
ATM셀(34)의 ATM위치(34)의 데이터가 이 제어없이 인터워킹 유닛의 데이터 출력(10)으로 데이터 스트림에 데이터부(33)로서 출력되고, 출력은 시간(36)에서 종결될 것이다. 제어효과의 결과, 시간(TA(i+1):37)에 변위가 일어난다. 모든 공정은 이제 인터워킹 유닛(9)의 데이터 출력(10)에 데이터부(39)로서 다음 ATM셀(38)의 출력을 위한 동일한 방식으로 계속 반복되고, 타임 스탬프(TS(i+1):40)는 새로운 ATM셀(38)에 할당된다.
통합퇸 콘트롤러에 기초한 제어회로의 실시를 도 4에 나타냈다. 입력버퍼(6)의 입력에 타이밍도(41)를 나타냈다. 입력 ATM셀(42)을 도시했고, DTV에 따른 ATM셀(42)간 간격차의 도시를 행했다. 타이밍도(43)는 에러변수(tR:44)를 나타내지만, 실제로는 각 시간(TA(i))에 요구/실제값 비교기(12)에 의해 결정되어 콘트롤러(13)로 전송된다. 타이밍도(45)는 에러변수(tR:44)의 타이밍도(43)으로부터 콘트롤러에 유도된 싸인커브(46)를 나타낸다. 타이밍도(47)는 타임 베이스(14)의 출력에 클럭주파수를 나타낸다. 또한, 도시된 것은 타이밍도(47), 최대허용값(48), 최소허용값(49) 및 제어로부터 영향받는 실제값 프로파일의 시간축과 동일한 원하는 주파수의 크기이다. 실제값 프로파일(50)은 싸인커브가 -1값을 가지면 정정신호를 이용하여 접속(19)을 통하여 콘트롤러(13)에 의해 타임 베이스(14)의 출력에 클럭주파수가 각 시간(TA(i))에 1스탭씩 증가되고, 또는 싸인커브가(46)가 1값을 가지면 1스탭씩 감소되는 싸인커브(46)의 적분이다. 클럭주파수의 최대값(48)과 최소값(49) 사이의 범위에 다수의 충분한 스탭이 존재할 정도로 타임 베이스(14)의 클럭주파수가 변경됨으로써, 스텝의 크기가 선택된다. 에러변수는 타임 베이스(14)와 DTV 클럭의 주파수 오프셋의 중복으로부터 방법이 얻어진다. △f≤200ppm을 갖는 안정성이 매우 높은 오실레이터를 이용함으로써, 클럭의 주사푸 오프셋이 매우 낮기 때문에, 에러변수의 개별값이 DTV에 의해 결정된다. 그러나, 송신기측에 ATM셀이 연속셀 비율로 공급되기 때문에, 상기 에러변수의 영향은 비교적 장시간에 걸쳐 ΣDTVi=0에 의해 제거된다. 타임 베이스(14)의 클럭주파수가 변경됨으로써, 스탭의 크기는 클럭의 주파수 오프셋쪽으로 하고 ATM셀의 출력동안 에러변수 tR에서 0을 보상하지 않는다. 따라서, 싸인커브를 정한 적분 콘트롤러는 DTV를 정정할 상대적인 콘트롤러 보다도 더 좋은 제어특성을 갖는다.
입력버퍼(6)에 ATM셀의 전송이 UTOPIA(Universal Test and Operations Physical Interface for ATM)의 수단에 의해 발생하면, 시간(TS)은 SOC(Start of Cell)로부터 유도될 수 있다. ACR방법에서와 같이, 지연시간(tV)은 매우 낮게 설정될 수 있고 수신될 다수의 셀을 야기하지 않는다. 그것은 지연시간(tV)이 물리적 ATM네트워크에 발생하는 2개의 수신된 셀 사이의 간격에 변이(전송 지연시간 변이)보다도 분명히 더 긴 조건이다. 스위칭과 전송용량이 한계값까지 이용되지 않는 ATM네트워크에 있어서, 이 변이는 작다. 물리적 적용의 경우에 있어서, 조건은 예컨대, 변이가 ATM셀에 출력시간 보다도 더 작으므로, 출력은 두 번째 ATM셀이 입력되기 전에서 조차 개시할 수 있다.
이 방법의 받아들일 수 있는 문제점은 수신측에 생성된 타임 스탬프(TS)의 시퀀스가 그 위에 중첩된 DTV를 갖는 것이다. 그러나, 제어회로는 DTV에 따라 타임 베이스(14)의 클럭주파수를 정정한다. 따라서, 실제 주파수 커브(50)는 DTV 때문에, 존재하는 변동을 갖는다. 이와 반대로, SRTS방법은 DTV에 영향주지 않는다. 그러나, 실제 주파수 커브의 제어관련 변동은 역시 여기에 발생한다. 이것은 또한, 순간값으로써, 정정공정을 이끌고 오직 어떤 다수의 전송에 대하여 균등해진다.
ATM네트워크에 연속비율로 전송을 동기화하기 위한 방법 및 그 방법을 수행하기 위한 회로배열을 제공함으로써, 짧은 지연시간이 하드웨어 도는 소프트웨어의 관점에서 좀더 적은 변경을 야기한다.

Claims (5)

  1. 입력버퍼(6)와, 인터워킹 유닛(9), 타임 베이스(14) 및 콘트롤러(13)로 이루어진 수신장치에 의해, 연속비트율로 데이터 스트림이 인터워킹 유닛(2)에 의해 ATM셀 내에 송신기측에 컨버트되는 ATM네트워크에 연속비트율로 전송을 동기화하기 위한 방법에 있어서,
    ATM셀이 전송후 상기 입력버퍼(6)에 수신측에 저장되고,
    상기 입력버퍼(6)에 ATM셀이 수용시간과 관련된 타임 스탬프(TS)에 각각 할당되고,
    연속비트율로 데이터 스트림으로서 상기 인터워킹 유닛(9)에 의해, ATM셀에 저장된 데이터의 출력은 수용시간에 대하여 지연된 시간(TA)에서 시작되고,
    송신기에서 수신기가지 ATM셀의 전송시간 DTV의 변이 보다도 더 크게되는 요구값(tv)이 상기 지연시간을 지정하고,
    실제 지연시간은 TA-TS차를 형성함으로써 결정되고,
    에러변수 tR=tv-(TA-TS)가 형성되어 상기 콘트롤러(13)로 전송되고,
    상기 콘트롤러(13)는 에러변수(tR)로부터 정정변수를 생성하고,
    정정변수는 상기 타임 베이스(14)에 전송되며,
    상기 타임 베이스(14)의 클럭주파수는 편차에 어긋나는 정정변수에 따라 조절되는 것을 특징으로 하는 ATM네트워크에 연속비트율로 전송을 동기화하기 위한 방법.
  2. 제1항에 있어서, 상기 콘트롤러(13)는 정북 콘트롤러로 설계된 것을 특징으로 하는 ATM네트워크에 연속비트율로 전송을 동기화하기 위한 방법.
  3. 제2항에 있어서, 상기 콘트롤러(13)는 에러변수(tR)로부터 싸인값을 유도하고 △f=-kΣ(SIGTA(i))에 따라 상기 타임 베이스(14)의 클럭주파수를 조절하는 것을 특징으로 하는 ATM네트워크에 연속비트율로 전송을 동기화하기 위한 방법.
  4. 입력버퍼(6)와, 인터워킹 유닛(9), 타임 베이스(14), 요구/실제값 비교기(12)및 콘트롤러(13)로 이루어지고,
    상기 입력버퍼(6)의 출력이 상기 인터워킹 유닛(9)의 입력에 연결되고, 상기 인터워킹 유닛(9)의 출력이 상기 요구/실제값 비교기(12)의 입력에 연결되고, 상기 요구/실제값 비교기(12)의 출력이 상기 콘트롤러(13)의 입력에 연결되고, 상기 콘트롤러(13)의 출력은 상기 타임 베이스(14)에 입력에 연결되고, 상기 타임 베이스(14)의 출력은 상기 인터워킹 유닛(9)의 입력에 연결되며,
    상기 타임 베이스(14)의 출력이 상기 입력버퍼(6)의 입력에 더 연결되고, 상기 타임 베이스(14)의 출력이 상기 요구/실제값 비교기(12)의 입력에 더 연결된 것을 특징으로 하는 수신기 스테이션.
  5. 제4항에 있어서, 상기 콘트롤러(13)는 적분 콘트롤러로 설계된 것을 특징으로 하는 수신기 스테이션.
KR1019970038627A 1996-10-24 1997-08-13 에이티엠네트워크에 연속비트율로 전송을 동기화하기 위한 방법 및 그 방법을 수행하기 위한 회로배열 KR19980032283A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19644238.9 1996-10-24
DE19644238A DE19644238C2 (de) 1996-10-24 1996-10-24 Verfahren zur Synchronisation von Übertragungen mit konstanter Bitrate in ATM-Netzen und Schaltungsanordnung zur Durchführung des Verfahrens

Publications (1)

Publication Number Publication Date
KR19980032283A true KR19980032283A (ko) 1998-07-25

Family

ID=7809887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038627A KR19980032283A (ko) 1996-10-24 1997-08-13 에이티엠네트워크에 연속비트율로 전송을 동기화하기 위한 방법 및 그 방법을 수행하기 위한 회로배열

Country Status (14)

Country Link
US (1) US6026074A (ko)
EP (1) EP0838916A1 (ko)
JP (1) JPH10135988A (ko)
KR (1) KR19980032283A (ko)
AU (1) AU3017897A (ko)
BR (1) BR9705145A (ko)
CA (1) CA2211756A1 (ko)
CZ (1) CZ335897A3 (ko)
DE (1) DE19644238C2 (ko)
HU (1) HUP9701625A3 (ko)
NZ (1) NZ328397A (ko)
PL (1) PL322796A1 (ko)
RU (1) RU97117364A (ko)
TW (1) TW359935B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6247058B1 (en) * 1998-03-30 2001-06-12 Hewlett-Packard Company Method and apparatus for processing network packets using time stamps
US6347084B1 (en) * 1998-05-28 2002-02-12 U.S. Philips Corporation Method of timestamp synchronization of a reservation-based TDMA protocol
JP2000083034A (ja) * 1998-09-07 2000-03-21 Fujitsu Ltd インタフェース装置及び周波数変動試験方法
US6791987B1 (en) * 1998-10-23 2004-09-14 Nortel Networks Limited Maintaining synchronization over asynchronous interface
US6400733B1 (en) * 1998-12-02 2002-06-04 Agere Systems Guardian Corp. Apparatus and method for recovery of relative signal timing
FR2786964B1 (fr) * 1998-12-03 2001-01-05 Cit Alcatel Procede et systeme pour asservir une frequence via un reseau de transmission asynchrone et reseau radiotelephonique incluant ce systeme
US6510150B1 (en) * 1998-12-21 2003-01-21 Koninklijke Philips Electronics N.V. Method of MAC synchronization in TDMA-based wireless networks
SE513899C2 (sv) 1999-01-12 2000-11-20 Ericsson Telefon Ab L M Metod och arrangemang för synkronisering
US6199170B1 (en) * 1999-05-11 2001-03-06 Trimble Navigation Limited Method and apparatus for precise time synchronization
US6628697B1 (en) * 1999-10-21 2003-09-30 Cisco Technology, Inc. Subscriber unit ranging in a point to multipoint system
EP1254530B1 (en) * 2000-01-27 2005-04-13 Telefonaktiebolaget LM Ericsson (publ) A receiver for the recovery of the clock in the transport of cbr services, originating both from dcti transmitters and from srts transmitters
DE60118513T2 (de) 2001-01-19 2006-11-23 Telefonaktiebolaget Lm Ericsson (Publ) Verfahren und Vorrichtung zur Zuweisung der Dateneinheiten von Zellen zu aufeinanderfolgenden Speicherspositionen von Datenrahmen durch Anwendung einer Schätzung der Zeigersposition
US6907481B2 (en) * 2001-03-06 2005-06-14 Ati Technologies, Inc. System for bit-rate controlled digital stream playback and method thereof
US20020172229A1 (en) * 2001-03-16 2002-11-21 Kenetec, Inc. Method and apparatus for transporting a synchronous or plesiochronous signal over a packet network
EP1393575A1 (en) * 2001-05-14 2004-03-03 Koninklijke Philips Electronics N.V. Mpeg data packet transmission through an atm network with jitter free decoding
JP2002354027A (ja) * 2001-05-25 2002-12-06 Nec Commun Syst Ltd リアセンブリ手段、サーキットエミュレーションサービス装置及びａｔｍ同期制御方法
GB0205350D0 (en) * 2002-03-07 2002-04-24 Zarlink Semiconductor Inc Clock synchronisation over a packet network using SRTS without a common network clock
EP1394974A3 (en) * 2002-08-30 2005-08-03 Zarlink Semiconductor Limited Adaptive clock recovery in packet networks
JP4122204B2 (ja) * 2002-09-27 2008-07-23 松下電器産業株式会社 同期回路
EP1455472A1 (en) * 2003-03-07 2004-09-08 STMicroelectronics Limited Timing control for packet streams
DE10343172B4 (de) * 2003-09-18 2016-02-11 Robert Bosch Gmbh Datenübertragungsstrecke mit Einrichtung zur Prüfung der Datenintegrität
WO2006121378A1 (en) * 2005-05-11 2006-11-16 Telefonaktiebolaget L M Ericsson (Publ) Synchronization of vodsl for dslam connected only to ethernet
KR101221914B1 (ko) * 2007-04-06 2013-01-15 엘지전자 주식회사 디지털 방송 신호 송신 장치 및 방법
KR101019170B1 (ko) 2008-05-26 2011-03-03 광운대학교 산학협력단 네트워크 동기 시스템에서 최초 기준값 설정 방법 및 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2055396C (en) * 1990-11-14 1998-08-18 Hidetoshi Toyofuku Delay distortion suppressing system for asynchronous transfer mode (atm) communication system
US5396492A (en) * 1993-04-28 1995-03-07 At&T Corp. Method and apparatus for adaptive clock recovery
WO1995014337A1 (en) * 1993-11-19 1995-05-26 Codex Corporation Method for adaptive smoothing delay for packet voice applications

Also Published As

Publication number Publication date
TW359935B (en) 1999-06-01
CZ335897A3 (cs) 1998-05-13
CA2211756A1 (en) 1998-04-24
EP0838916A1 (de) 1998-04-29
HUP9701625A3 (en) 1998-11-30
US6026074A (en) 2000-02-15
HU9701625D0 (en) 1997-11-28
DE19644238C2 (de) 1998-12-24
AU3017897A (en) 1998-04-30
BR9705145A (pt) 1999-08-03
PL322796A1 (en) 1998-04-27
JPH10135988A (ja) 1998-05-22
NZ328397A (en) 1998-12-23
DE19644238A1 (de) 1998-04-30
HUP9701625A2 (hu) 1998-06-29
RU97117364A (ru) 1999-08-10

Similar Documents

Publication Publication Date Title
KR19980032283A (ko) 에이티엠네트워크에 연속비트율로 전송을 동기화하기 위한 방법 및 그 방법을 수행하기 위한 회로배열
US4890303A (en) Method and circuit for synchronizing a digital data transmission system with a network-external clock
US5742649A (en) SRTS clock recovery system for use in a highly stressed network environment
EP0705000B1 (en) Constant bit rate synchronisation for packet telecommunications networks
US7190703B1 (en) Method and device for synchronizing base stations of a mobile communications network
US5822383A (en) System and method for maintaining network synchronization utilizing digital phase comparison techniques with synchronous residual time stamps
US5812618A (en) SRTS clock recovery system implementing adaptive clock recovery techniques
US6510150B1 (en) Method of MAC synchronization in TDMA-based wireless networks
US6959064B2 (en) Clock recovery PLL
EP0699369B1 (en) Apparatus and methods for improving timing recovery of a system clock
US20090257458A1 (en) Clock synchronization system
US8094683B2 (en) Adaptive clock method and system
EP0876016A1 (en) Adaptive digital clock recovery
US6721328B1 (en) Adaptive clock recovery for circuit emulation service
KR19990063234A (ko) 디지탈 신호 스트림을 멀티플렉싱 및 디멀티플렉싱하기 위한 방법 및 장치
JPH03113928A (ja) クロック同期ネットワーク及びデータ通信法
CN1373949A (zh) 用于使经电信网耦合的通信系统部件同步的装置
US6714548B2 (en) Digital clock recovery
US4270211A (en) System for synchronizing exchanges of a telecommunications network
US6198736B1 (en) Telecommunications system
US6438143B1 (en) Image packet communications system
US6959011B2 (en) Data transmission and reception system, data transmitter and data receiver
US5506835A (en) Timing recovery apparatus
JP3149140B2 (ja) バースト信号多重化位相制御方式
US6647012B1 (en) Interface apparatus and frequency-fluctuation test method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid