KR19980030137A - 가변 복호화 코드 길이 생성회로 - Google Patents

가변 복호화 코드 길이 생성회로 Download PDF

Info

Publication number
KR19980030137A
KR19980030137A KR1019960049511A KR19960049511A KR19980030137A KR 19980030137 A KR19980030137 A KR 19980030137A KR 1019960049511 A KR1019960049511 A KR 1019960049511A KR 19960049511 A KR19960049511 A KR 19960049511A KR 19980030137 A KR19980030137 A KR 19980030137A
Authority
KR
South Korea
Prior art keywords
output
image data
circuit
block
gate circuit
Prior art date
Application number
KR1019960049511A
Other languages
English (en)
Other versions
KR100227777B1 (ko
Inventor
박성모
유하영
김성민
차진종
김경수
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019960049511A priority Critical patent/KR100227777B1/ko
Publication of KR19980030137A publication Critical patent/KR19980030137A/ko
Application granted granted Critical
Publication of KR100227777B1 publication Critical patent/KR100227777B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/1887—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a variable length codeword
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/93—Run-length coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 영상 데이터 압축 및 복원 장치에서 가변 길이의 복호와 코드 길이 생성 회로에 관한 것으로, 특히 허프만 테이블을 제로 데이터와 처음 1로 시작하는 데이터 그룹으로 나눈 후, 처음에 1로 시작하는 그룹만 하드웨어로 구현하여, 이를 다시 런 길이로 생성하는 가변 복호화 코드 길이 생성 회로에 관한 것이다.

Description

가변 복호화 코드 길이 생성 회로
본 발명은 가변 복호화 코드 길이 생성 회로에 관한 것으로, 특히 영상 데이터 압축 및 복원 장치에서 가변 길이 코드를 복호화 할때 원하는 심벌을 빨리 찾고, 적은 게이트를 사용하여 효율적으로 복호화 할 수 있는 가변 복호화 코드 길이 생성 회로에 관한 것이다.
본 발명의 분야는 영상 데이터 복원 분야에 적용 된다. 영상 데이터 압축의 주요 기술인 엔트로피 부호화 및 복호화에 허프만 테이블을 이용하여 왔다. 화상 데이터를 부호화 하여 이를 재생하는 복호화 과정에서 가변 길이 코드를 사용하게 된다. 연속적인 데이터 스트림을 원래의 데이터로 복원하는데 제일 먼저 필요한 것은 가변 길이 데이터 길이를 알아내는 것이 중요한 일이다. 가변 길이 복호화 블럭에서는 가변 길이를 알아내고, 이를 원래의 허프만 테이블로 생성하게 된다. 본 발명에서는 가변 길이를 생성하기 위해 새로운 런 길이 생성 알고리즘을 이용하여 이를 하드웨어로 구현하게 된다.
종래의 기술은 메모리소자(롬 또는 램)에 테이블 값을 저장하여 각각의 비트를 비교하여 찾는 기술로서, 이러한 종래 기술의 문제점은 메모리소자의 용량이 많이 필요하고, 원하는 심벌을 찾는 데 시간이 많이 걸리는 단점이 있다.
또한, 허프만 테이블을 메모리소자에 저장한 다음 이를 비교하여 같으면 출력하는 기술로서, 하드웨어로 구현시 많은 면적이 필요하고, 원하는 심벌을 찾는 데 시간이 많이 걸리는 단점이 있다.
따라서,본 발명은 허프만 테이블을 제로 데이터와 처음 1로 시작하는 데이터 나머지를 그룹으로 나눈 후(표 1 참조), 이를 다시 런 길이로 생성함으로서, 적은 게이트로 영상 데이터를 복원할 수 있도록 하며, 다른 시스템과 연관하여 한 칩에 복잡한 기능을 구현할 수 있도록한 가변 복호화 코드 길이 생성 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 입력되는 직렬 영상 데이터를 병렬 영상 데이터로 변환하기 위한 영상 데이터 변환 블록과, 상기 영상 데이터 변환 블록으로 부터 출력되는 병렬 영상 데이터로부터 제로 길이를 추출하는 제로 길이 생성 블럭과, 상기 영상 데이터 변환 블록으로부터 출력되는 병렬 영상 데이터로 부터 2차 코드를 생성하는 2차 코드 생성 블럭과, 상기 제로 길이 생성 블럭 및 상기 2차 코드 생성 블럭으로부터 출력되는 데이터로 부터 런 길이를 생성하는 런 길이 생성 블럭과, 상기 런 길이 생성 블럭으로부터 생성된 병력 데이터를 직렬 데이터로 변환 하는 런 길이 변환 블럭으로 구성된 것을 특징으로 한다.
도 1은 본 발명에 따른 가변 복호화 코드 길이 생성 회로의 전체 블럭도.
도 2는 도 1의 영상 데이터 변환 블럭의 상세 회로도.
도 3은 도 1의 제로 길이 생성 블록의 상세 회로도.
도 4는 도 1의 2차 코드 생성 블럭의 상세 회로도.
도 5는 도 1의 런 길이 생성 블럭의 상세 회로도.
도 6은 도 1의 런 길이 변환 블럭의 상세 회로도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 영상 데이터 입력, 2 : 영상 데이터 변환 블럭, 3 : 제로 길이 생성 블럭, 4 : 2차 코드 생성 블럭, 5 : 런 길이 생성 블럭, 6 : 런 길이 변환 블럭, 7 : 런 길이 출력
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
[표 1]
가변 길이 허프만 테이블. (H. 263용)
먼저 가변길이 생성을 위해서 허프만 테이블을 나누는 알고리즘을 제안하였다.
가. 런 길이 생성 알고리즘은 다음과 같다.
1. 허프만 테이블을 2가지 코드로 나눈다. [표 1 참조]
2. 코드 1은 처음 비트 부터 제로 길이를 카운터하여 제로 길이를 테이블화 한다.
[ 표 1 참조]
3. 코드 2는 제로 길이 테이블을 제외한 나머지 코드로 생성한다. [표 1 참조]
4. 코드 1에서 생성한 제로 길이와 코드 길이 표를 생성한다. [표 2 참조]
5. 4에서 제로 길이만으로 알지 못하는 런 길이에 대해서 코드 2를 이용하여 나머지 런 길이를 생성한다. [표 2 참조]
나. 허프만 테이블을 런 길이 생성 알고리즘으로 생성한 테이블
[표 2]
제로 길이를 이용하여 생성한 코드 길이표.
상기 알고리즘을 하드웨어로 구현하기 위하여 코드 1과 코드 2로 나누어서 각각의 코드에 대한 값을 구하고, 각각의 코드를 합쳐서 최종 코드 값을 구하는 블록, 그리고 실제 런 길이로 변환하는 블록으로 구성되어 있다. 코드 1에서는 제로 값을 구하여 각각의 제로 길이에 대한 코드 길이를 구하고 [표 2], 이중에서 제로 길이가 3과 6에 대한 코드 길이는 5, 6과 7, 8, 9, 이다. 하나의 제로 길이에 대해서 여러개의 코드 길이가 있는 경우, 이를 해결하기 위하여 2차 코드 생성 블록에서 엔드(AND)와 오알(OR)게이트로 구현하였다. 생성된 런 길이 값을 각각의 길이에 따라 인에이블 되도록 설계 하였는데 이 블럭이 런 길이 생성 블럭이고, 최종 단에서는 이 런 길이에 따라서 다음 단에서 사용이 가능한 2진 코드 회로로 변환해주는 블럭이 런 길이 변환 블럭이다.
도 1은 본 발명에 따를 가변 복호화 코드 길이 생성 회로의 전체 블럭도이다. 입력되는 직렬 영상 데이터(1)를 병렬 영상 데이터로 변환해주는 영상 데이터 변환 블록(2)과, 상기 영상 데이터 변환 블록(2)으로부터 제로 길이를 추출하는 제로 길이 생성 블럭(32)과, 상기 영상 데이터 변환 블록(2)으로 부터 2차 코드를 생성하는 2차 코드 생성 블럭(4)과, 상기 제로 길이 생성 블럭(32) 및 상기 2차 코드 생성 블럭(4)으로부터 런 길이를 생성하는 런 길이 생성 브럭(5) 및 상기 런 길이 생성 블럭(5)으로부터 런 길이를 변환하는 런 길이 변환 블럭(6)으로 구성되게 된다. 상기와 같이 구성된 본 발명에 따른 가변 복호화 코드 길이 생성 회로를 도 2 내지 도 6을 참조하여 동작을 설명하면 다음과 같다.
도 2는 도 1의 영상 데이터 변환 블럭의 상세 회로도이다. 직렬 영상 데이터(DATA)를 입력으로 하며 클럭신호(CLK)에 따라 입력되는 직렬 영상 데이터를 9비트 병렬 영상 데이타로 변환하기 위해 다수의 디-플립플롭(D-FF) 회로(21 내지 29)가 직렬로 접속되게 된다. 상기 디-플립플롭(D-FF) 회로(21 내지 29)들은 인버터(20)를 경유한 리셋 신호(RESETB)에 의해 리셋 되게 된다.
입력되는 9비트 직렬 영상 데이터를 분리하여 각각의 블록인 제로 길이 재생 블럭(3)과 2차 코드 생성 블럭(4)으로 나누어지게 된다. 나누어지는 방법은 [표 1] 및 [표 2]에서와 같이 처음 제로 비트에서 부터 연속적으로 마지막 제로 값이 있는 부분이고, 나머지 부분은 이를 각각의 다른 입력으로 처리하게 된다.
도 3은 도 1의 제로 길이 생성 블럭의 상세 회로도 이다. 영상 데이터 변환 블럭으로부터 출력되는 병렬 영상 데이터 출력이 선택적으로 입력되며, 상기 선택적으로 입력되는 병렬 영상 데이터에 따라 제로 길이를 생성하는 다수의 노아게이트 및 하나의 인버터가 병렬로 구성된다.
제로 길이 생성 블럭(3)은 최대 런 값이 8이므로 8개 입력을 읽어서 제로 값의 갯수를 재생하는 회로로서, 다수의 노아(NOR)게이트(31 내지 37)와 하나의 인버터(38)가 병렬 영상 데이터 출력(d1 내지 d8)에 병렬로 접속된다. 입력이 0이 될 경우에만 출력이 1이 되므로 노아게이트(31)의 입력단자인 d1 내지 d8이 모두 0인 경우에는 출력 S8이 1이 되어 8개의 제로 데이터가 연속적으로 있음을 알 수 있다.
[표 1]과 [표 2]에서 제로 길이가 8개인 경우는 코드 길이가 9임을 알 수 있게 된다.
다른 입력인 경우에도 마찬가지로 출력 S7이 1인 경우에는 제로 길이가 7이 되고 코드 길이는 9이 된다. 이블럭에서 문제점은 제로 길이가 3과 6일 경우 여러개의 코드 길이가 생성 된다. 이를 해결하기 위하여 2차코드 블록에서 이 문제를 동시에 해결 하였다.
도 4는 도 1의 2차 코드 생성 블럭의 상세 회로도 이다. 영상 데이터 변환 블럭으로 부터 출력되는 다수의 병렬 영상 데이터(d4 내지 d9)가 다수의 인버터(41 내지 46)로 입력된다. 그리고, 다수의 병렬 영상 데이터 출력(d4 내지 d9) 및 상기 다수의 인버터의 출력은 다수의 노아게이트(411 내지 414)로 각각 입력된다. 다수의 노아케이트(411 내지 414)의 출력은 오알게이트(421 및 423)로 입력되게 된다.
다수의 병렬 영상 데이터 출력 중 선택적으로 임의의 두 출력이 하는 엔드게이트(422 및 424)로 입력되게 된다. 또한, 병렬 영상 데이터 출력 중 임의의 어느 한 출력은 버퍼회로(47)로 입력되게 된다.
2차 코드 생성 블록(4)으로 입력되는 병렬 영상 데이터 출력(d4 내지 d9)을 입력으로 하여 다수의 인버터와 노아(NOR)게이트 및 엔드(AND)게이트의 조합으로 런 길이 데이터(5 내지 9)를 생성하게 된다. 입력되는 코드 길이가 5 및 6일 경우에 제로 길이 3으로 같다. 이때, 데이터(d4, d5, d6)을 읽어서 코드 길이를 판별하는데 d4가 1이고, d5가 1인 경우, 2입력 엔드 게이트(41)의 입력으로 사용되므로 출력은 입력이 1인 경우에만 1로 되어 출력단자 r5가 1로 된다. 다른 입력은 d4가 1, d5가 0, d6이 0인 경우이거나 d4가 1, d5가 0, d6이 1인 경우에 출력단 R6이 1로 되어 런 길이 값이 6임을 알 수 있다.
도 2와 도 3은 병렬처리되므로 시간적인 지연 없게 되어 동시에 런 길이 값을 알 수 있게 된다.
도 5는 도 1의 런 길이 생성 블럭의 상세 회로도 이다. 제로 길이 생성 블럭(3) 및 2진 코드 생성 블럭(4)의 출력 중 임의의 두 출력은 엔드게이트 회로(51 내지 55)로 각각 입력되게 된다. 제로 길이 생성 블럭의 출력 및 상기 엔드 게이트 회로의 출력 중 임의의 출력은 오알게이트 회로(56내지 58)로 각각 입력되게 된다. 제로 길이 생성 블럭의 출력 중 임의의 어느 한 출력은 버퍼 회로(59)로 입력되게 된다.
제로 길이 생성블럭(3)과 2차 코드 생성 블럭(4)에서 분리하여 생성된 데이타를 합쳐서 원하는 코드 값으로 생성하게 된다. 이는 [표 2]를 하드웨어로 구현할 것이다. 출력단자 L1은 코드 길이가 1임을 나타낸다. [표 2]에서 출력단은 코드 길이가 여러개인 경우 이를 엔드(AND)게이트와 오알(OR)게이트를 조합하여 구성하게 된다.
도 6은 도 1의 런 길이 변환 블럭의 상세 회로도 이다. 런 길이 생성 블럭의 다수의 출력은 오알게이트 회로(61)로 입력된다. 또한, 런 길이 생성 블럭의 출력중 임의의 두 출력은 제 1 내지 제 4 노아게이트 회로(62)로 입력되게 된다. 런 길이 생성 블럭의 출력 중 임의의 어느 한 출력 및 상기 제 1 노아게이트 회로(62)의 출력은 제 5 노아게이트 회로(66)로 입력되게 된다. 런 길이 생성 블럭의 출력 중 임의의 어느 한 출력 및 상기 제 2 노아게이트 회로(63)의 출력은 제 6 노아게이트 회로(67)로 입력되게 된다. 런 길이 생성 블럭의 출력 중 임의의 두 출력은 제 1 오알게이트 회로(68)로 입력되게 된다. 제 1 오알게이트 회로(68)의 출력 및 제 3 노아게이트 회로(64)의 출력은 엔드게이트 회로(69)로 입력되게 된다. 런 길이 생성 블럭의 출력중 임의의 어느 한 출력 및 제 5 노아게이트 회로(66)의 출력은 제 7 노아게이트 회로(70)로 입력되게 된다. 런 길이 생성 블럭의 출력 중 임의의 어느 한 출력 및 상기 제 4 노아게이트 회로(65)의 출력은 제 2 오알게이트 회로(71)로 입력되게 된다. 제 6 노아게이트 회로(67), 엔드게이트 회로(69), 제 7 노아게이트 회로(70) 및 제 2 오알게이트 회로(71)의 출력은 제 1 내지 제 4 디-플립플롭회로 (72내지 75)로 각각 입력되게 된다.
예를 들어 입력 L1이 1이 되면 출력은 1로 출력되고, 입력 L2가 1이 되면 출력(RLEN[3:0])은 10로 출력 된다. L9 입력이 1이 되면 출력(RLEN[3:0])은 10로 출력된다.
상술한 바와 같이 본 발명에 의하면 가변 길이 복호화에서 가변 길이를 구하는 것이 중요한 기능으로, 이를 허프만 테이블을 분리하는 알고리즘을 이용하여 적은 게이트와 병렬처리 함으로써 다음과 같은 탁월한 효과를 얻을 수 있다.
1. 시간 지연 없이 하드웨어로 구현이 가능하다.
2. 영상 데이터를 복원하는 시스템에 핵심적인 기술로 사용될 수 있다.
3. 메모리소자의 크기를 줄일 수 있다.
4. 심벌을 구하는데 걸리는 시간을 단축할 수 있다.

Claims (6)

  1. 입력되는 직렬 영상 데이터를 병렬 영상 데이터로 변환하기 위한 영상 데이터 변환 블록과, 상기 영상 데이터 변환 블록으로부터 출력되는 병렬 영상 데이터로부터 제로 길이를 추출하는 제로 길이 생성 블럭과, 상기 영상 데이터 변환 블록으로 부터 출력되는 병렬 영상 데이터로 부터 2차 코드를 생성하는 2차 코드 생성 블럭과, 상기 제로 길이 생성 블럭 및 상기 2차 코드 생성 블럭으로 부터 출력되는 데이터로부터 런 길이를 생성하는 런 길이 생성 블럭과, 상기 런 길이 생성 블럭으로 부터 생성된 병렬 데이터를 직렬 데이터로 변환하는 런 길이 변환 블럭으로 구성된 것을 특징으로 하는 가변 복호화 코드 길이 생성 회로.
  2. 제 1 항에 있어서, 상기 영상 데이터 변환 회로는 직렬 영상 데이터를 입력으로 하며, 클럭신호에 따라 입력되는 직렬 영상 데이터를 9비트 병렬 영상 데이타로 변환하기 위해 다수의 디-플립플롭 회로가 직렬로 구성된 것을 특징으로 하는 가변 복호화 코드 길이 생성 회로.
  3. 제 1 항에 있어서, 상기 제로 길이 생성 블럭은 상기 영상 데이터 변환 블럭으로 부터 출력되는 병렬 영상 데이터 출력이 선택적으로 입력되며, 상기 선택적으로 입력되는 병렬 영상 데이터에 따라 제로 길이를 생성하는 다수의 노아게이트 회로 및 하나의 인버터 회로가 병렬로 구성된 것을 특징으로 는 가변 복호화 코드 길이 생성 회로.
  4. 제 1 항에 있어서, 상기 2차 코드 생성 블럭은 상기 영상 데이터 변환 블럭으로 부터 출력되는 다수의 병렬 영상 데이터 출력을 각각 입력으로 하는 인버터 회로와, 상기 다수의 병렬 영상 데이터 출력 및 상기 인버터 회로의 출력을 각각 입력으로 하는 노아게이트 회로와, 상기 노아게이트 회로의 출력을 각각 입력으로 하는 오알게이트 회로와, 상기 다수의 병렬 영상 데이터 출력 중 임의의 두 출력을 입력으로 하는 엔드게이트 회로와, 상기 병렬 영상 데이터 출력 중 임의의 어느 한 출력을 입력으로 하는 버퍼 회로로 구성된 것을 특징으로 하는 가변 복호화 코드 길이 생성 회로.
  5. 제 1 항에 있어서, 상기 런 길이 생성 블럭은 상기 제로 길이 생성 블럭 및 2진 코드 생성 블럭의 출력중 임의의 두 출력을 각각 입력으로 하는 엔드게이트 회로와, 상기 제로 길이 생성 블럭의 출력 및 상기 엔드게이트 회로의 출력 중 임의의 출력을 각각 입력으로 하는 오알게이트 회로와, 상기 제로 길이 생성 블럭의 출력 중 임의의 어느 한 출력을 각각 입력으로 하는 버퍼 회로로 구성된 것을 특징으로 하는 가변 복호화 코드 길이 생성 회로.
  6. 제 1 항에 있어서, 상기 런 길이 변환 블럭은 상기 런 길이 생성 블럭의 출력을 입력으로 하는 오알게이트 회로와, 상기 런 길이 생성 블럭의 출력 중 임의의 두 출력을 각각 입력으로 하는 제 1 내지 제 4 노아게이트 회로와, 상기 런 길이 생성 블럭의 출력 중 임의의 어느 한 출력 및 상기 제 1 노아게이트 회로의 출력을 각각 입력으로 하는 제 5 노아게이트 회로와, 상기 런 길이 생성 블럭의 출력 중 임의의 어느 한 출력 및 상기 제 2 노아게이트 회로의 출력을 각각 입력으로 하는 제 6 노아게이트 회로와, 상기 런 길이 생성 블럭의 출력중 임의의 두 출력을 각각 입력으로 하는 제 1 오알게이트 회로와, 상기 제 1 오알게이트 회로의 출력 및 상기 제 3 노아게이트 회로의 출력을 각각 입력으로 하는 엔드게이트 회로와, 상기 런 길이 생성 블럭의 출력 중 임의의 어느 한 출력 및 상기 제 5 노아게이트 회로의 출력을 각각 입력으로 하는 제 7 노아게이트 회로와, 상기 런 길이 생성 블럭의 출력 중 임의의 어느 한 출력 및 상기 제 4 노아게이트 회로의 출력을 각각 입력으로 하는 제 2 오알게이트 회로와, 상기 제 6 노아게이트 회로, 엔드게이트 회로, 제 7 노아게이트 회로 및 상기 제 2 오알게이트 회로의 출력을 각각 입력으로 하는 제 1 내지 제 4 디-플립플롭 회로로 구성된 것을 특징으로 하는 가변 복호화 코드 길이 생성 회로.
KR1019960049511A 1996-10-29 1996-10-29 가변 복호화 코드 길이 생성회로 KR100227777B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960049511A KR100227777B1 (ko) 1996-10-29 1996-10-29 가변 복호화 코드 길이 생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960049511A KR100227777B1 (ko) 1996-10-29 1996-10-29 가변 복호화 코드 길이 생성회로

Publications (2)

Publication Number Publication Date
KR19980030137A true KR19980030137A (ko) 1998-07-25
KR100227777B1 KR100227777B1 (ko) 1999-11-01

Family

ID=19479468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960049511A KR100227777B1 (ko) 1996-10-29 1996-10-29 가변 복호화 코드 길이 생성회로

Country Status (1)

Country Link
KR (1) KR100227777B1 (ko)

Also Published As

Publication number Publication date
KR100227777B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
US6243496B1 (en) Data compression
JP4905562B2 (ja) データ圧縮装置、及びデータ復元装置
KR100289589B1 (ko) 디지탈 신호의 부호화 방법,부호화용 테이블 생성 방법,부호화 장치 및 부호화 방법
JPH11501420A (ja) Ｊｐｅｇ画像圧縮標準を実現するｖｌｓｉ回路構造体
JPH04185119A (ja) 可変長符号化装置
US20080122664A1 (en) Huffman decoding method
JPH0815262B2 (ja) データ圧縮復元処理装置
KR19980030137A (ko) 가변 복호화 코드 길이 생성회로
KR20050010918A (ko) 가변길이 복호화를 위한 방법 및 시스템, 및 코드워드들의지역화를 위한 장치
US20030052802A1 (en) Method and apparatus for huffman decoding technique
JPH11215009A (ja) 符号復号装置
JPH02272970A (ja) データ処理回路
US5619200A (en) Code table reduction apparatus for variable length decoder
JPH04100390A (ja) 高能率符号化方式
JPS62195979A (ja) フアクシミリ符号変換装置
KR101573983B1 (ko) 데이터 압축 및 데이터 복원 방법과 장치
KR100255062B1 (ko) Run-level 세트의 제로-런 전개 회로 및 제로-런 전개 방법
US4030093A (en) Reversible code compander
JPH0936749A (ja) 符号化復号化装置およびこれに用いられる符号化方法
JP2781535B2 (ja) デジタル符号化装置及びデジタル符号復号化装置
KR100330437B1 (ko) 균일 및 비균일 엔트로피 데이터에 대한 비손실 데이터압축/압축 해제 시스템 및 방법
KR0185849B1 (ko) 가변길이 부호화기
KR100451256B1 (ko) Ｍｐｅｇ-4 역방향 가변장부호 복호화방법 및 회로
JP2560987B2 (ja) 画像処理装置
JPH06152988A (ja) 可変長符号の復号化装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee