KR19980029052A - Method for forming silicide layer of semiconductor device - Google Patents
Method for forming silicide layer of semiconductor device Download PDFInfo
- Publication number
- KR19980029052A KR19980029052A KR1019960048291A KR19960048291A KR19980029052A KR 19980029052 A KR19980029052 A KR 19980029052A KR 1019960048291 A KR1019960048291 A KR 1019960048291A KR 19960048291 A KR19960048291 A KR 19960048291A KR 19980029052 A KR19980029052 A KR 19980029052A
- Authority
- KR
- South Korea
- Prior art keywords
- silicide layer
- cobalt
- semiconductor device
- forming
- heat treatment
- Prior art date
Links
Abstract
본 발명은 반도체 소자의 실리사이드층 형성방법에 관한 것으로 열적 안정성 및 접착특성이 양호한 실리사이드층을 형성하기 위하여 폴리 실리콘층상에 코발트 이온(Co+)을 주입한 후 열처리 하므로써 소자의 전기적 특성 및 신뢰성이 향상될 수 있는 효과가 있다.The present invention relates to a method for forming a silicide layer of a semiconductor device. In order to form a silicide layer having good thermal stability and adhesion characteristics, the electrical properties and reliability of the device are improved by injecting a cobalt ion (Co + ) on the polysilicon layer and then performing heat treatment. There is an effect that can be.
Description
본 발명은 반도체 소자의 실리사이드층 형성방법에 관한 것으로 특히, 폴리 실리콘층상에 코발트 이온을 주입한 후 열처리하여 코발트 실리사이드층을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a silicide layer of a semiconductor device, and more particularly, to a method of forming a cobalt silicide layer by injecting cobalt ions onto a polysilicon layer and then performing heat treatment.
일반적으로 사용되는 텅스텐 실리사이드는 다결정 실리콘에 비해서 전기 비저항 값이 낮고, 열적 안정성이 우수하다는 장점을 지니고 있으므로 반도체 소자의 배선공정에서 차후의 고온 공정으로 인해 금속을 사용할 수 없을 때 부분 배선 재료로서 이용된다.Tungsten silicide, which is generally used, has lower electrical resistivity and superior thermal stability than polycrystalline silicon. Therefore, tungsten silicide is used as a partial wiring material when a metal cannot be used due to a subsequent high temperature process in the wiring process of a semiconductor device. .
그러나, 종래 사용되고 있는 텅스텐 실리사이드층은 산화막에 대해 접착력이 나쁘고 후속 열처리 공정시 들뜸(Peeling)현상이 발생되며 열적으로 불안정하여 고집적화에 따른 소자의 전기적 특성 및 신뢰성이 악화되는 문제가 있다.However, the conventionally used tungsten silicide layer has poor adhesion to the oxide film, peeling phenomenon occurs during the subsequent heat treatment process, and thermally unstable, thereby deteriorating electrical characteristics and reliability of the device due to high integration.
그러므로 반도체 소자의 고집적화에 따라 콘택 및 게이트 전극의 저항을 감소시킨 소자가 요구되고 있으며 또한 열적으로 안정적인 막의 개발이 절실히 요구된다.Therefore, there is a demand for a device having reduced resistance of contacts and gate electrodes due to the high integration of semiconductor devices, and the development of a thermally stable film is urgently required.
따라서 본 발명은 소정의 공정을 거친 실리콘 기판상에 코발트 이온을 주입한 후 열처리하여 코발트 실리사이드(CoSi2)층을 형성 하므로써 열적으로 안정하고 들뜸현상을 방지할 수 있는 반도체 소자의 실리사이드층 형성방법을 제공하는 것을 그 목적으로 한다.Accordingly, the present invention provides a method of forming a silicide layer of a semiconductor device which is thermally stable and prevents the lifting phenomenon by forming a cobalt silicide (CoSi 2 ) layer by implanting cobalt ions on a silicon substrate after a predetermined process and then performing heat treatment. Its purpose is to provide.
상술한 목적을 실현하기 위한 본 발명에 따른 실리사이드층 형성방법은 소정의 제조공정을 거친 실리콘 기판상에 염화 코발트를 소스가스로 사용하여 25 내지 500℃의 온도 30 내지 300KeV의 에너지 조건에서 1.0E16 내지 1.0E18ion/㎠의 코발트 이온량으로 이온주입을 실시하여 코발트이온을 선택적으로 이온주입 되도록 하는 단계와, 코발트 이온이 주입된 실리콘 기판상에 550 내지 700℃의 온도조건 및 질소가스 분위기하에서 30 내지 90분간 열처리 공정을 실시하여 코발트 실리사이드층을 형성하는 단계로 이루어진다.The silicide layer forming method according to the present invention for achieving the above object is 1.0E16 to at an energy condition of 30 to 300 KeV temperature of 25 to 500 ℃ using cobalt chloride as a source gas on a silicon substrate subjected to a predetermined manufacturing process Selective implantation of cobalt ions by ion implantation with an amount of cobalt ions of 1.0E18ion / cm 2, and 30 to 90 minutes under a nitrogen gas atmosphere and a temperature condition of 550 to 700 ° C. Performing a heat treatment process to form a cobalt silicide layer.
도 1A 및 1B는 본 발명에 따른 반도체 소자의 실리사이드층 형성방법을 설명하기 위한 소자의 단면도.1A and 1B are cross-sectional views of a device for explaining a method of forming a silicide layer of a semiconductor device according to the present invention.
* 도면의 주요 부분에 대한 기호설명* Symbol description for main part of drawing
1 : 실리콘 기판, 2 : 절연막, 3 : 폴리 실리콘층, 4 : 코발트 실리사이드층1 silicon substrate, 2 insulating film, 3 polysilicon layer, 4 cobalt silicide layer
이하, 본 발명을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1A는 실리콘 기판(1)상에 절연막(2) 및 폴리 실리콘층(3)을 순차적으로 형성한 후 염화 코발트(COC12) 가스를 소스가스로 이용한 이온주입 공정으로 폴리 실리콘층(3)에 코발트 이온(Co+)을 주입한 상태를 도시한다. 상기 이온주입 공정은 25 내지 500℃의 온도 및 30 내지 300KeV의 에너지 조건에서 1.0E16 내지 1.0E18ion/㎠의 코발트 이온량으로 실시하여 폴리 실리콘층(3)내에 코발트 이온이 선택적으로 주입되도록 한다.FIG. 1A illustrates the insulating film 2 and the polysilicon layer 3 sequentially formed on the silicon substrate 1 and then into the polysilicon layer 3 by an ion implantation process using cobalt chloride (COC1 2 ) gas as a source gas. The state which injected cobalt ion (Co + ) is shown. The ion implantation process is carried out with the amount of cobalt ions of 1.0E16 to 1.0E18ion / cm2 at a temperature of 25 to 500 ℃ and energy conditions of 30 to 300KeV to selectively implant cobalt ions into the polysilicon layer (3).
도 1B는 코발트 이온이 주입된 폴리 실리콘층(3)에 열처리 공정을 실시하여 코발트 실리사이드층(4)을 형성한 상태를 도시한다. 상기 열처리 공정은 550 내지 700℃의 온도조건 및 질소(N2)가스 분위기에서 30 내지 90분간 실시되며 이때, 코발트 이온은 폴리 실리콘층(3)내의 실리콘원자(Si)와 반응하여 코발트 실리사이드층(4)을 형성하게 된다.FIG. 1B shows a state in which a cobalt silicide layer 4 is formed by performing a heat treatment process on the polysilicon layer 3 into which cobalt ions are implanted. The heat treatment process is carried out for 30 to 90 minutes in a temperature condition of 550 to 700 ℃ and nitrogen (N 2 ) gas atmosphere, wherein the cobalt ions react with the silicon atoms (Si) in the polysilicon layer (3) (cobalt silicide layer ( 4) is formed.
일반적으로 이온주입시 웨이퍼의 온도가 높으면 실시사이드층의 저항은 낮아지는 경향을 가지므로 웨이퍼의 온도를 25 내지 500℃의 범위에서 조정하여 실리사이드층이 적정한 저항을 가지도록 한다.In general, when the temperature of the wafer at the time of ion implantation is high, the resistance of the implementation side layer tends to be low, so that the temperature of the wafer is adjusted in the range of 25 to 500 ° C. so that the silicide layer has an appropriate resistance.
본 실시예에서는 폴리 실리콘층(3)상에 코발트 실리사이드층(4)을 형성한 예를 보였으나 이것에 한정되는 것은 아니며, 본 실시예에서 형성된 코발트 실리사이드층(4)을 게이트 전극에 적용할 수 있음은 물론이며 접합영역과의 접속을 위하여 콘택홀을 형성하는 경우 접합영역과의 저항을 낮추기 위하여 접합영역상에 코발트 실리사이드층(4)을 형성할 수 있음은 물론이다.In this embodiment, the cobalt silicide layer 4 is formed on the polysilicon layer 3, but the present invention is not limited thereto. The cobalt silicide layer 4 formed in the present embodiment may be applied to the gate electrode. Of course, in the case of forming the contact hole for the connection with the junction region, the cobalt silicide layer 4 may be formed on the junction region in order to lower the resistance with the junction region.
상술한 바와같이 본 발명에 의하면 폴리 실리콘층상에 코발트 이온을 주입한 후 열처리하여 열적으로 안정되고 들뜸현상이 발생되지 않는 실리사이드층을 형성하므로써 소자의 전기적 특성 및 신뢰성이 향상될 수 있는 탁월한 효과가 있다.As described above, according to the present invention, since the cobalt ions are implanted on the polysilicon layer and then heat treated to form a silicide layer that is thermally stable and does not generate excitation, the electrical characteristics and reliability of the device may be improved. .
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960048291A KR19980029052A (en) | 1996-10-25 | 1996-10-25 | Method for forming silicide layer of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960048291A KR19980029052A (en) | 1996-10-25 | 1996-10-25 | Method for forming silicide layer of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980029052A true KR19980029052A (en) | 1998-07-15 |
Family
ID=66316290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960048291A KR19980029052A (en) | 1996-10-25 | 1996-10-25 | Method for forming silicide layer of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980029052A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505405B1 (en) * | 1999-06-23 | 2005-08-05 | 주식회사 하이닉스반도체 | method for forming gate electrode in semiconductor device |
KR101016337B1 (en) * | 2003-07-18 | 2011-02-22 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device |
-
1996
- 1996-10-25 KR KR1019960048291A patent/KR19980029052A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505405B1 (en) * | 1999-06-23 | 2005-08-05 | 주식회사 하이닉스반도체 | method for forming gate electrode in semiconductor device |
KR101016337B1 (en) * | 2003-07-18 | 2011-02-22 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5326722A (en) | Polysilicon contact | |
US7208360B2 (en) | Semiconductor device and method of manufacturing the same | |
US5015593A (en) | Method of manufacturing semiconductor device | |
US3887994A (en) | Method of manufacturing a semiconductor device | |
US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
US6555451B1 (en) | Method for making shallow diffusion junctions in semiconductors using elemental doping | |
EP0903776B1 (en) | Titanium polycide stabilization with a porous barrier | |
KR20040008518A (en) | Method of forming a high voltage junction in a semiconductor device | |
KR100231594B1 (en) | Forming method of well of semiconductor device | |
KR19980029052A (en) | Method for forming silicide layer of semiconductor device | |
KR100265838B1 (en) | Method for forming contact hole of semiconductor device | |
JPH0682668B2 (en) | Method for manufacturing semiconductor device | |
KR100388463B1 (en) | A method of fabricating semiconductor device with dual polysilicon gate structure | |
KR100477826B1 (en) | Method for forming conductive film of polyside structure | |
KR100304286B1 (en) | Manufacturing method of semiconductor device | |
KR100642386B1 (en) | Method of forming a silicide layer and manufacturing a semiconductor device using the same | |
KR100247629B1 (en) | Method for manufacturing semiconductor device | |
KR100476036B1 (en) | Semiconductor device and manufacturing method thereof. | |
KR100953017B1 (en) | Method of forming a semiconductor memory device | |
KR950002185B1 (en) | Semiconductor device and manufacturing method for shallow junction shaped ic | |
KR20010063706A (en) | Method of forming a metal contact in a semiconductor device | |
JP2004297088A (en) | Mos transistor | |
KR20010004519A (en) | Method for forming wire of semiconductor device | |
KR20000027929A (en) | Method for manufacturing semiconductor devices | |
KR20000044853A (en) | Method for forming metal contacts of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |