KR19980028922A - 반도체 메모리 장치 - Google Patents

Abstract

본 발명은 반도체 메모리 장치를 공개한다. 그 장치는 데이타를 저장하기 위한 메모리 셀 어레이, 리드 명령에 응답하여 소정 주기의 지연시간을 가지고 데이타 입/출력 단자를 통하여 외부로 데이타를 출력하기 위한 데이타 리드 수단, 상기 리드 명령에 응답하여 상기 데이타 입/출력단자를 통하여 데이타를 래치하기 위한 데이타 래치수단, 및 히든 라이트 명령에 응답하여 상기 데이타 래치수단에 저장된 데이타를 데이타 입/출력선들을 통하여 상기 메모리 셀 어레이로 저장하기 위한 데이타 라이트 수단으로 구성되어 있다. 따라서, 데이타 입/출력 단자의 대역폭이 극대화되어 고속으로 리드, 라이트 동작을 수행할 수 있다.

Description

반도체 메모리 장치

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 데이타 입/출력 단자의 대역폭(bandwidth)을 증가할 수 있는 반도체 메모리 장치에 관한 것이다.

최근 그래픽 시장은 2차원 그래픽에서 3차원 그래픽으로 급속히 전환되고 있으며 3차원 그래픽에서는 Z버퍼/텍스쳐 맵핑(Texture mapping)/알파 블렌딩(Alpha Blending)등의 3차원 기능에 기인하여 큰 대역폭을 갖는 반도체 메모리 장치를 요구하고 있다.

반면에 현재 동기형 동적 반도체 메모리 장치(SDRAM; synchronous dynamic random access memory device)등의 통상의 장치에서는 리드 동작과 라이트 동작사이에 시간적으로 지연이 존재하여 상당히 큰 대역폭의 감소하는 역효과를 가지게 된다. 예를 들어, 열 어드레스 스트로우브(CAS) 대기가 3인 경우에 동기형 동적 반도체 메모리 장치의 경우에 리드 동작 또는 라이트 동작을 독립적으로 수행하는 경우에는 소자가 가지고 있는 최대 주파수를 충분히 사용할 수 있으나, 리드 동작과 라이트 동작이 교대로 이루어지는, 즉 리드 동작- 라이트 동작-리드 동작- 라이트 동작이 이루어지는 경우에는 효과적인 대역폭이 최대 주파수의 약 40%정도로 감소하게 된다.

도1은 종래의 동기형 반도체 메모리 장치의 리드, 라이트 사이클 타임을 나타내는 것으로, CAS 대기가 3인 경우의 동작 타이밍이다. CAS 대기가 3이라는 것은 리드 명령이 입력되고 데이타가 데이타 출력단자를 통하여 출력되기까지 3주기의 지연이 있음을 말한다. 그래서, 종래의 방법에 의해서 리드 동작-라이트 동작-리드 동작-라이트 동작 명령이 순서대로 입력되어 데이타 입/출력 단자를 통하여 데이타가 입/출력되는 경우 총 11사이클이 소요되고 리드 명령이 입력되고 데이타가 출력될 때까지 3주기의 시간 지연이 있고 또한 데이타가 출력된 후 한 사이클을 쉰 후 라이트 명령이 입력되게 된다. 따라서, 총 11사이클 중에서 효과적으로 데이타 입/출력 단자를 통하여 데이타가 입/출력되는 사이클은 4사이클만 되는 것이다. 따라서, 대기 사이클이 3인 경우에 효과적인 대역폭이 최대 주파수의 약 40%정도로 감소하게 된다.

본 발명의 목적은 데이타 입/출력 단자의 대역폭을 증가할 수 있는 반도체 메모리 장치를 제공하는데 있다.

이와같은 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는 데이타를 저장하기 위한 메모리 셀 어레이, 리드 명령에 응답하여 소정 주기의 지연시간을 가지고 데이타 입/출력 단자를 통하여 외부로 데이타를 출력하기 위한 데이타 리드 수단, 상기 리드 명령에 응답하여 상기 데이타 입/출력단자를 통하여 데이타를 래치하기 위한 데이타 래치수단, 및 히든 라이트 명령에 응답하여 상기 데이타 래치수단에 저장된 데이타를 데이타 입/출력선들을 통하여 상기 메모리 셀 어레이로 저장하기 위한 데이타 라이트 수단을 구비한 것을 특징으로 한다.

도1은 종래의 반도체 메모리 장치의 리드, 라이트 사이클 타이밍을 나타내는 것이다.

도2는 본 발명의 반도체 메모리 장치의 리드, 라이트 사이클 타이밍을 나타내는 것이다.

도3은 본 발명의 반도체 메모리 장치의 블럭도이다.

이하, 첨부된 도면을 참고로 하여 본 발명의 반도체 메모리 장치를 설명하기 전에 본 발명의 방법을 설명하면 다음과 같다.

도2는 본 발명의 반도체 메모리 장치의 리드, 라이트 사이클 타이밍을 나타내는 것으로, 열 어드레스 스트로우브 신호(CAS) 대기가 3인 경우의 사이클 타이밍을 나타내는 것이다. 첫번째 주기에서 리드 명령이 입력되면 리드 동작이 수행되는 동시에 데이타 입/출력 단자를 통하여 라이트할 데이타를 입력하여 래치에 저장한다. 두번째 주기에서, 히든(hidden) 라이트 명령이 입력되면, 첫번째 주기에서 래치에 저장된 데이타가 메모리 셀로 입력된다. 세번째 주기에서 다시 리드 명령이 입력되면 리드 동작이 수행되는 동시에 데이타 입/출력 단자를 통하여 다음 라이트할 데이타를 입력하여 래치에 저장한다. 네번째 주기에서 다시 히든 라이트 명령이 입력되면, 세번째 주기에서 래치에 입력된 데이타가 메모리 셀에 쓰여지고 첫번째 주기에서 인가된 리드 명령에 따른 데이타가 데이타 입/출력 단자를 통하여 출력된다. 다음 주기부터는 상술한 동작이 반복적으로 수행된다.

즉, 11사이클중에 효과적인 사이클이 10사이클이므로 효과적인 대역폭은 최대폭의 약 90%정도로서 종래의 방법에 비해 상당히 증가하였음을 알 수 있다.

도3은 본 발명의 반도체 메모리 장치의 블럭도로서, 메모리 셀 어레이(10), 데이타 입력 버퍼(20), 래치(30), 및 라이트 드라이버(40)로 구성되어 있다.

리드 명령이 인가되면, 데이타 입력 버퍼(20)는 데이타 입/출력 단자로 부터의 데이타를 버퍼한다. 래치(30)는 리드 명령과 함께 발생된 래치 라이트 명령에 응답하여 버퍼된 데이타를 저장한다. 또한, 데이타 리드 동작을 위한 준비를 한다. 다음 사이클에서, 히든 라이트 명령이 인가되면 라이트 드라이버(40)가 인에이블되어 데이타 입/출력선을 통하여 데이타를 전송하고 메모리 셀 어레이(10)에 데이타를 라이트한다. 다음 사이클에서, 리드 명령이 인가되면, 데이타 입력 버퍼(20)는 데이타 입/출력 단자로 부터의 데이타를 버퍼하고, 래치(30)는 리드 명령과 함께 발생된 래치 라이트 명령에 응답하여 버퍼된 데이타를 저장한다. 또한, 데이타 리드 동작을 위한 준비를 한다. 그 다음 사이클에서, 히든 라이트 명령이 인가되면 라이트 드라이버(40)가 인에이블되어 데이타 입/출력선을 통하여 데이타를 전송하고 메모리 셀(10)에 데이타를 라이트한다. 그리고, 첫번째 리드 명령에 따른 데이타 출력신호가 데이타 입/출력단자를 통하여 출력된다. 즉, 히드 라이트 사이클의 실행과정은 외부 데이타를 필요로 하지 않으며 단지 데이타가 라이트될 메모리 셀 어레이의 어드레스 및 내부 래치 데이타중 어떤 래치로 부터 데이타를 취할 것인가에 대한 정보를 입력으로 하여 라이트 사이클을 수행한다. 그래서, 메모리 장치 내부에 래치 라이트 수행시에 입력 데이타를 저장할 다수개의 래치를 구비하여 히든 라이트 사이클 수행시에 다수개의 래치중 어떤 래치로 부터 데이타를 취할 것인가를 제어하는 것이 필요하다.

따라서, 본 발명의 반도체 메모리 장치는 데이타 입/출력 단자의 대역폭이 극대화되어 고속으로 리드, 라이트 동작을 수행할 수 있다.

Claims (1)

1. 데이타를 저장하기 위한 메모리 셀 어레이; 리드 명령에 응답하여 소정 주기의 지연시간을 가지고 데이타 입/출력 단자를 통하여 외부로 데이타를 출력하기 위한 데이타 리드 수단; 상기 리드 명령에 응답하여 상기 데이타 입/출력단자를 통하여 데이타를 래치하기 위한 데이타 래치수단; 및 히든 라이트 명령에 응답하여 상기 데이타 래치수단에 저장된 데이타를 데이타 입/출력선들을 통하여 상기 메모리 셀 어레이로 저장하기 위한 데이타 라이트 수단을 구비한 것을 특징으로 하는 반도체 메모리 장치.