KR19980027758A - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR19980027758A KR19980027758A KR1019960046657A KR19960046657A KR19980027758A KR 19980027758 A KR19980027758 A KR 19980027758A KR 1019960046657 A KR1019960046657 A KR 1019960046657A KR 19960046657 A KR19960046657 A KR 19960046657A KR 19980027758 A KR19980027758 A KR 19980027758A
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- input
- semiconductor package
- semiconductor chip
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 패키지에 관한 것으로, 하면에 다수의 입/출력 패드가 형성되고 상기 입/출력 패드에는 골드 볼이 융착된 반도체 칩과, 절연층으로 제 1 리드 및 2 리드를 접착시키거나, 또는 인쇄 회로 기판이 접착되어 있는 방열판과, 상기 반도체 칩의 입/출력 패드에 접착된 골드 볼이 융착 수단에 의해 상기 리드 등에 연결되고, 상기 반도체 칩, 리드 등은 외부의 환경으로부터 보호하기 위해 봉지제로 봉지되었으며, 외부로 노출된 리드의 표면 또는 솔더 볼을 입/출력 수단으로 하는 반도체 패키지를 구비하여, 반도체 패키지의 부피는 감소시키면서 대형 크기의 반도체 칩을 실장하여 메인 보드내에 실장 밀도를 극대화 시키며 전기적 수행 능력 및 열방출 능력을 극대화시키고 저가의 반도체 패키지를 제공할 수 있는 반도체 패키지.
Description
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게 설명하면 반도체 패키지의 부피는 감소시키면서 대형 크기의 반도체 칩을 실장하여 메인 보드내에 실장 밀도를 극대화 시키며 전기적 수행 능력 및 열방출 능력을 극대화 시키고 저가의 반도체 패키지를 제공할 수 있는 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 각종 전자 회로 및 배선이 형성된 단일 소자 또는 집적 회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체 칩의 전기적 성능을 최적화, 극대화 시키기 위해 리드 프레임 등을 이용해 메인 보드로의 신호 인출 단자를 형성하고 봉지제 등을 이용하여 봉지한 것을 말한다.
여기서 리드 프레임이란 반도체 칩의 입/출력 패드와 메인 보드에 형성된 전기 회로를 연결시켜 주는 전선 역할과 반도체 패키지를 메인 보드에 고정시켜 주는 버팀대의 역할을 동시에 수행하는 재료를 말한다. 또한 상기 봉지제는 열경화성 에폭시 수지의 한 종류인 EMC(Epoxy Molding Compound)를 주로 사용하는데 초기의 봉지제 재료로 많이 쓰이던 세라믹 또는 금속캔과 비교해서는 열안정성이나 신뢰성면에서는 열등하지만, 가격이 저렴하고 생산성이 월등히 높기 때문에 오늘날 반도체를 봉지하는 봉지제로서 가장 많이 이용되고 있는 물질 중의 하나이다. 또한 최근에는 약간은 고가이지만 접착성이 우수하여 주형틀을 사용하지 않고 고융체 형태의 봉지제인 액상 봉지제(Glob-Top)를 이용함으로서 보다 용이하게 봉지 작업을 수행할 수도 있다.
이러한 종래의 대표적인 리드 프레임 및 반도체 패키지가 도 1A 및 1B에 도시되어 있다.
도 1A에 도시된 바와 같이, 종래의 리드 프레임(100')은 반도체 칩이 탑재되는 반도체 칩 탑재판(140')과, 상기 반도체 칩 탑재판(140')을 지지 및 고정시키는 다수개의 타이 바(110')와, 반도체 칩의 외부 단자인 각 입/출력 패드로부터 전도성 와이어에 의해 연결되는 다수의 내부리드(130')와, 상기 내부 리드(130')로부터 연장되어 절곡되는 외부 리드(120')와, 상기 내부 리드(130')와 외부 리드(120')를 경계 짓는 댐바(150')로 이루어져 있다.
상기한 리드 프레임(100')을 이용한 종래의 반도체 패키지(200')는 도 1B에 도시된 바와 같이, 각종 전기 전자의 회로 소자 및 배선이 적층되고 다수의 입/출력 패드(240')가 그 표면에 형성된 반도체 칩(210')과, 상기 반도체 칩(210')이 접착제(145')에 의해 부착 고정된 반도체칩 탑재판(140')과, 상기 반도체 칩 탑재판(140')을 지지 및 고정시키는 타이 바(이 도면에 도시되지 않음)와, 상기 반도체 칩(210')의 입/출력 단자인 입/출력 패드(240')와 내부 리드(130')를 전기적으로 연결시키는 전도성 와이어(230')와, 상기 반도체 칩(210'), 전도성 와이어(230'), 내부 리드(130')를 감싸는 봉지제(220')와, 상기 내부 리드(130')로부터 연장되어 봉지제(220')의 외측면에 네 방향으로 나와 위치되어 외부 연결 단자(핀) 구실을 하는 다수의 외부 리드(120')로 구성되어 있다. 여기서 반도체 칩 탑재판(140')의 저면에는 반도체 칩(210')으로부터의 열을 외부로 용이하게 방출하기 위한 방열판(이 도면에 도시되지 않음)을 더 부착하여 실시할 수도 있다.
한편, 오늘날 반도체 패키징 분야의 주 관심사는 보다 빠르게, 보다 작게, 아울러 보다 싼 반도체 패키지의 구조 및 그 방법을 찾는데 있다. 반도체 칩의 회로 구조가 더욱 미세화되고 복잡화 됨과 동시에 고성능화 되어가는 반도체 칩의 성능을 효율적으로 발현시키기 위해서는 다음과 같은 몇가지 패러다임이 요구된다.
1. 인덕턴스, 크로스토크 및 신호지연의 감소, 노이즈프리의 전기적 성능이 우수한 반도체 패키지.
2. 반도체 패키지의 내부나 외부에 방열판을 부착 시킴으로서 반도체 칩에서 발생하는 열의 방열 능력이 우수한 반도체 패키지.
3. 반도체 칩의 입/출력 패드 등의 증가로 인한 고밀도의 입출력 단자를 수용할 수 있는 반도체 패키지.
4. 현존 반도체 패키지 장비에의 용이한 적용.
5. 메인 보드의 실장 밀도를 높이기 위해 반도체 칩의 크기에 가까운 반도체 패키지.
6. 규격화된 반도체 패키지의 아웃라인이 가능하여 경제성 있는 반도체 패키지.
그러나 전술한 바와 같이 종래의 반도체 패키지는 반도체 칩의 입/출력 패드에서 전도성 와이어와 내, 외부 리드를 통해 메인 보드로의 입/출력 신호 등이 전달되기 때문에 인덕턴스가 크고, 신호지연 등이 발생하여 전기적 성능이 현저히 저조하다. 즉 반도체 칩의 각종 처리 능력은 대폭 향상되고 있지만 반도체 패키지를 이루는 소자의 특성으로 인해 상기 반도체 칩의 최대 성능을 저하 시키는 요인이 되고 있는 것이다.
또한 상기 반도체 패키지는 반도체 칩을 감싸고 있는 봉지제 등의 부피가 상대적으로 큼으로서 반도체 칩에서 발생하는 열을 외부로 용이하게 방출시키지 못함으로서 반도체 칩의 최대 성능을 발휘하는데 또 하나의 장애 요인으로 작용하고 있는 것이다.
한편, 상기 반도체 패키지는 반도체 칩 탑재판의 크기가 반도체 칩의 크기보다 훨씬 더 큰 영역을 점유하고 있으며, 반도체 칩 주변의 내부 리드들이 상기 반도체 칩 탑재판과 일정한 거리를 두고 제작되거나 또는 각각의 개별 내, 외부 리드들이 서로 일정한 간격으로 유지되어 있기 때문에, 대형 크기의 반도체 칩 탑재를 위한 공간의 확보가 어려운 구조로 되어 있고, 또한 상기 반도체 패키지의 외부 리드들은 반도체 패키지의 좌우 측면 두방향 또는 전후좌우 측면의 네방향으로 완전히 돌출되어 형성되어 있기 때문에 이러한 반도체 패키지들을 메인 보드 상에 실장할 경우 상기 반도체 패키지들이 메인 보드의 영역을 상당히 많이 차지하게 되어 실장 밀도를 감소시킴은 물론 메인 보드내에 형성되는 전기적 패턴의 설계 여유도를 감소시키는 문제점이 있다.
따라서 종래의 반도체 패키지로는 현재의 반도체 제품에 대한 여러가지 요구 즉, 휴대용 무선 전화기, 노트북 컴퓨터, 페이저(Pager) 등의 각종 전자 제품에 요구되는 반도체 칩의 집적 용량과 전기적 수행 능력은 대형화 되지만 최종 반도체 패키지의 크기는 소형, 경량화와 우수한 방열 능력, 고밀도의 입,출력 단자수 등의 요구가 가속되는 상황에 대응할 수 없는 것이다.
따라서 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 반도체 패키지의 부피는 감소시키면서 대형 크기의 반도체 칩을 실장하여 메인 보드내에 실장 밀도를 극대화 시키며 또한 전기적 수행 능력 및 열방출 능력을 극대화 시키고 저가의 반도체 패키지를 제공할 수 있는 반도체 패키지에 관한 것이다.
도 1A 및 1B는 종래의 일반적인 리드 프레임 및 이를 이용한 반도체 패키지를 도시한 평면도 및 단면도이다.
도 2 는 본 발명의 제 1 실시예인 반도체 패키지를 나타낸 단면도이다.
도 3 은 본 발명의 제 1 실시예인 반도체 패키지를 나타낸 평면도이다.
도 4 는 본 발명의 제 1 실시예인 반도체 패키지를 메인 보드에 실장한 것을 나타낸 단면도이다.
도 5 는 본 발명의 제 2 실시예인 반도체 패키지를 나타낸 단면도이다.
도 6 은 본 발명의 제 2 실시예인 반도체 패키지를 메인 보드에 실장한 것을 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 ; 반도체 칩110 ; 입/출력 패드
130 ; 골드 볼140 ; 이방성 전도 필름
150 ; 절연층210 ; 제 1 리드
220 ; 제 2 리드230 ; 비아 홀
300 ; 인쇄 회로 기판310 ; 제 1 카파 트레이스
320 ; 제 2 카파 트레이스330 ; 절연체
340 ; 솔더 볼400 ; 방열판
500 ; 봉지제600 ; 메인 보드
상기의 목적을 달성하기 위해 본 발명에 의한 반도체 패키지의 제 1 실시예는, 하면에 다수의 입/출력 패드가 형성되고 상기 입/출력 패드에는 골드 볼이 융착된 반도체 칩과, 일면의 가장자리 부분을 따라서 일정한 크기의 절연층으로 제 1 리드가 접착되어 있고 상기 제 1 리드 상에는 다시 절연층으로 제 1리드의 크기보다 작은 제 2 리드가 접착되어 있는 방열판과, 상기 반도체 칩의 입/출력 패드에 형성된 골드 볼이 연결 수단에 의해 상기 제 1 리드에 연결되고, 상기 반도체 칩, 제 1 리드 등은 외부의 환경으로부터 보호하기 위해 봉지제로 봉지 되었으며, 외부로 노출된 제 2 리드의 표면이 입/출력 수단으로 이용된 것을 그 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명에 의한 반도체 패키지의 제 2 실시예는, 하면에 다수의 입/출력 패드가 형성되고 상기 입/출력 패드에는 골드 볼이 융착된 반도체 칩과, 일면의 가장자리 부분을 따라서 일정한 크기의 절연층으로 제 1 카파 트레이스, 절연체, 제 2 카파 트레이스의 층이 형성된 인쇄 회로 기판이 접착되어 있는 방열판과, 상기 반도체 칩의 입/출력 패드에 형성된 골드 볼이 연결 수단에 의해 상기 인쇄 회로 기판의 제 1 카파 트레이스에 연결되고, 상기 반도체 칩, 인쇄 회로 기판의 일부 등은 외부의 환경으로부터 보호하기 위해 봉지제로 봉지되었으며, 외부로 노출된 인쇄 회로 기판의 제 2 카파 트레이스에 솔더 볼이 융착되어 그 솔더 볼이 입/출력 수단으로 이용된 것을 그 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명에 의한 반도체 패키지를 용이하게 실시할 수 있을 정도로 첨부된 도면을 참조하여 본 발명의 가장 바람직한 실시예를 상세하게 설명하면 다음과 같다.
도 2 는 본 발명의 제 1 실시예인 반도체 패키지를 나타낸 단면도이다.
반도체 칩(100)의 하면에는 다수의 입/출력 패드(110)가 형성되어 있고, 상기 입/출력 패드(110)에는 골드 볼(130)이 융착되어 있다. 상기 반도체 칩(100)의 저면에는 평평한 모양의 방열판(400)이 위치되어 있으며, 상기 방열판(400)은 열전도성이 우수한 구리합금이나 알루미늄이 사용되었으며, 상기 방열판(400)의 재질 특성으로 인해 다음에 부착되는 절연층(150)의 접착성도 뛰어난 이점이 있다. 상기 방열판(400) 상에는 일정한 크기의 절연층(150)으로 제 1리드(210)가 접착되어 있으며, 상기 제 1리드(210)는 반도체 칩(100)의 입/출력 패드(110)에 융착된 골드 볼(130)과 전기적으로 접속되어 있다. 여기서 상기 제 1리드(210)와 골드 볼(130)의 접속은 제 1리드(210)와 골드 볼(130)의 얼라인을 맞춘 후 퍼니스(난로) 내에서 리플로하여 실시할 수도 있으며, 후술할 이방성 전도 필름(140)을 이용하여 접속할 수도 있는 것이다. 상기 제 1리드(210) 상에는 다시 절연층(150)으로 제 1리드(210)의 크기보다 작은 제 2 리드(220)가 접착되어 있으며, 상기 제 1리드(210)와 제 2 리드(220)를 접착시키는 절연층(150)에는 전도성 비아 홀(230)이 형성되어 그 제 1, 2 리드를 전기적으로 연결시키는 것이다. 상기 반도체 칩(100), 제 1리드(210) 등은 외부의 환경으로부터 보호하기 위해 EMC 또는 액상 봉지제(500)로 봉지 되었으며, 외부로 노출된 제 2 리드(220)의 표면은 메인 보드(600)로의 실장 즉, 전기적 접착을 용이하게 하기 위해 솔더 플레이팅이 되어 있다.
여기서 상기 제 1리드(210)의 길이는 임의로 조정이 가능하기 때문에 반도체 칩(100)의 입/출력 패드(110) 위치는 칩 설계자의 편의에 의해 임의의 위치에 형성되는 것이 가능하며, 또한 입/출력 패드(110)와 골드 볼(130)의 융착은 일반적으로 주지된 바와 같이, 골드 와이어의 접합에 주로 이용되는 열 압착 본딩(Thermocompression Bonding), 알루미늄 와이어의 접합에 주로 이용되는 초음파 본딩(Ultrasonic Bonding) 등을 이용하여 실시할 수 있는 것이다.
또한 상기 절연층(150)은 전기적으로 절연성이며 접착성이 우수한 전기적 절연 테이프를 사용하였다.
한편 상기 반도체 칩(100)의 입/출력 패드(110)에 융착된 골드 볼(130)과 제 1리드(210)를 얼라인하여 접착시키는 방법은 일반적으로 많이 알려진 플립 칩 기술을 이용하는데 이를 간단히 설명하면 다음과 같다.
일반적으로 플립 칩 기술은 반도체 칩(100)의 입/출력 패드(110)에 열압착 본딩이나 초음파 본딩 방법을 이용해 골드 볼(130)을 미리 접합시켜 놓은 후 상기 제 1리드(210)와 골드 볼(130)의 위치들을 정확히 정렬시킨 후 퍼니스에 넣어 일정 온도까지 상승시켜 골드 볼(130)을 제 1리드(210)에 리플로시키는 방법을 이용하거나, 최근에 많이 사용되는 이방성 전도 필름(140 ; ACF, Anisotropic Conductive Film)을 이용한 접착 방법을 이용할 수도 있다.
여기서 이방성 전도 필름(140)이란, 일반적인 접착필름과 전도용금속알갱이가 혼합된 것으로 상기 접착 필름의 두께는 약 50㎛ 정도이고 전도용금속알갱이의 지름은 약 5㎛ 정도이다. 또한 상기 전도용금속알갱이의 표면은 얇은 폴리머(Polymer)로 코팅되어 있으며, 이러한 이방성 전도 필름(140)의 소정의 영역에 열 또는 압력을 가하게 되면 그 부분의 전도용금속알갱이를 감싸고 있는 폴리머가 녹게 되면서 그 전도용금속알갱이가 서로 연결되어 전도성을 갖게 되고 그외의 부분은 확실한 절연성을 유지하는 특성을 가지고 있기 때문에 상호 접착될 물체의 얼라인 위치 조절이 용이하다. 따라서, 이러한 이방성 전도 필름(140)은 현재 TAB(Tape Automated Bonding)의 OLB(Outer Lead Bonding)용이나 COG(Chip On Glass)용으로 상업화되어 널리 사용중에 있는 물질이다.
이와 같은 특징의 플립칩 기술 및 이방성 전도 필름(140)을 상기 반도체 칩(100)의 입/출력 패드(110)에 융착된 골드 볼(130)과 제 1리드(210)의 전기적 접착에 이용하는 경우에는 먼저 상기 제 1리드(210) 또는 입/출력 패드(110)에 융착된 골드 볼(130)에 그 이방성 전도 필름(140)을 접착시킨 후 제 1리드(210)와 골드 볼(130)의 위치를 정렬시킨 다음 그대로 반도체 칩(100)과 제 1리드(210)간에 열 압착을 가하게 되면 반도체 칩(100)의 골드 볼(130)과 제 1리드(210)가 전기적으로 접착하게 되는 것이다.
한편 상기 반도체 칩(100), 제 1리드(210) 및 절연층(230) 부분까지는 봉지제(500)로 봉지 되어있는데 상기 봉지제(500)는 일반적인 몰드 체이스에서 사용되며 열 경화성 수지인 EMC 를 이용할 수도 있고, 또한 액체 형태로 직접 상기 반도체 칩(100) 등의 상면에서 주사하여 굳히는 액상 봉지제(500)를 이용할 수도 있다.
또한 상기 방열판(400)상의 절연층(150)에 접착되고 봉지제(500)의 외부로 노출되어 입/출력 수단으로 사용될 제 2 리드(220)의 표면은 메인 보드(600) 내의 실장 밀도를 극대화 시키기 위해 방열판(400)의 최외측단 이상으로 돌출 되지 않는 형태를 취하고 있으며, 상기 봉지제(500)의 외부로 노출된 제 2 리드(220)의 표면에는 메인 보드(600)에 실장시 그 실장을 용이하게 하기 위해 솔더 플레이팅이 되어 있다.
도 3 은 본 발명의 제 1 실시예인 반도체 패키지를 나타낸 평면도로서 방열판(400)의 크기와 거의 비슷한 대형 크기의 반도체 칩(100)이 방열판(400)상에 접착되어 있으며, 상기 반도체 칩(100)이 임이의 위치에 입/출력 패드(이 도면에 도시 되지 않음)가 형성되어 있기 때문에 상기 입/출력 패드를 전기적으로 연결하기 위한 제 1 리드(이 도면에 도시되지 않음)의 길이도 다양하게 형성할 수 있고, 방열판(400)의 가장자리에 노출된 제 2 리드(220)의 표면이 메인 보드(600)에 접속되는 영역이다.
도 4 는 본 발명의 제 1 실시예인 반도체 패키지를 메인 보드(600)에 실장한 것을 나타낸 단면도로서 전술한 바와 같이 봉지제(500)의 외부로 노출되고 방열판(400)의 최외측단에 위치한 제 2 리드(220)의 표면이 메인 보드(600) 상에 전기적으로 접속되어 있다. 따라서, 메인 보드(600)에서 상기 반도체 패키지의 크기에 비해 그 차지하는 영역이 최소화되어 실장 밀도를 극대화시키며 또한 방열판(400)이 공기 중에 그대로 노출되어 반도체 칩(100)에서 발생되는 열을 공기중에 용이하게 방출시키고 반도체 칩(100)에서 메인 보드(600)까지 전기 배선이 짧아서 인덕턴스 및 전기적 노이즈 등을 대폭 감소시켜 반도체 칩(100)의 전기적 성능을 최대로 유지하는데 기여한다.
도 5 는 본 발명의 제 2 실시예인 반도체 패키지를 나타낸 단면도이다.
반도체 칩(100)의 하면에는 다수의 입/출력 패드(110)가 형성되어 있고, 상기 입/출력 패드(110)에는 골드 볼(130)이 융착되어 있으며, 방열판(400) 상에는 일정한 크기의 접착성이 있는 절연층(150)으로 제 1 카파 트레이스(310), 전도성 비아 홀(230)이 형성된 절연층(150), 제 2 카파 트레이스(320)의 층으로 이루어진 인쇄 회로 기판(300)이 접착되어 있다.
이는 상기 제 1 실시예에서의 제 1리드(210), 전도성 비아 홀(230)이 형성된 절연층(150), 제 2 리드(220)의 구조와 비슷하며 그 두께는 훨씬 얇고, 미리 상기 제 1, 2 카파 트레이스(310, 320) 및 전도성 비아 홀(230)이 형성된 원자재를 수입하여 사용하기 때문에 공정 단축 등의 큰 이점이 있는 것이다.
상기 인쇄 회로 기판(300)의 제 1 카파 트레이스(310)는 상기 반도체 칩(100)의 입/출력 패드(110)에 융착된 골드 볼(130)과 리플로 또는 이방성 전도 필름(140)으로서 접착되어 있으며, 제 2 카파 트레이스(320)에는 메인 보드(600)로의 입/출력 수단인 솔더 볼(340)이 융착되어 있다. 한편 상기 반도체 칩(100) 등은 외부 환경으로부터 보호하기 위해 일반적으로 사용되는 EMC 또는 액상 봉지제(500)로 봉지 되어 있다.
여기서 상기 제 2 실시예에 따른 반도체 패키지는 제 1 실시예와 같이 제 1 카파 트레이스(310)의 길이를 임의로 조정이 가능하기 때문에 반도체 칩(100)의 입/출력 패드(110) 위치를 칩 설계자의 편의에 의해 임의의 위치에 형성하는 것이 가능하며, 상기 반도체 칩(100)의 입/출력 패드(110)에 융착된 골드 볼(130)과 제 1 카파 트레이스(310)를 얼라인하여 접착시키는 방법은 전술한 바와 같이 플립 칩 기술을 이용한다.
도 6 은 본 발명의 제 2 실시예인 반도체 패키지를 메인 보드(600)에 실장한 것을 나타낸 단면도로서 메인 보드(600)에 솔더 볼(340)이 접착됨으로서 그 반도체 패키지가 실장되어 있다. 상기한 솔더 볼(340)의 위치도 그 방열판(400)의 최외측단 이상으로 돌출 되지 않으므로서 상기 반도체 패키지의 실장 밀도를 극대화 시키고 있음을 알 수 있다.
본 발명은 비록 이상에서와 같은 실시예들에 한하여만 설명하였지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗어남 없이 여러 가지의 변형과 수정이 이루어 질 수 있을 것이다.
따라서 본 발명에 의한 반도체 패키지는, 하면에 다수의 입/출력 패드가 형성되고 상기 입/출력 패드에는 골드 볼이 융착된 반도체 칩과, 절연층으로 제 1 리드 및 제 2 리드를 접착시키거나, 또는 인쇄 회로 기판이 접착되어 있는 방열판과, 상기 반도체 칩의 입/출력 패드에 접착된 골드 볼이 융착 수단에 의해 상기 리드 등에 연결되고, 상기 반도체 칩, 리드 등은 외부의 환경으로부터 보호하기 위해 봉지제로 봉지 되었으며, 외부로 노출된 리드의 표면 또는 솔더 볼을 입/출력 수단으로 하는 반도체 패키지를 구비하여, 반도체 패키지의 부피는 감소시키면서 대형 크기의 반도체 칩을 실장하여 메인 보드내에 실장 밀도를 극대화 시키며 방열판이 완전히 외부로 노출되어 방열 능력을 극대화 시키고 반도체 칩에서 메인 보드로의 배선이 짧아짐으로서 인덕턴스, 전기적 노이즈 등을 감소 시켜 전기적 수행 능력을 높이고 또한 저가의 반도체 패키지를 제공할 수 있는 반도체 패키지를 제공하는 효과가 있다.
Claims (10)
- 하면에 다수의 입/출력 패드가 형성되고 상기 입/출력 패드에는 골드 볼이 융착된 반도체 칩과, 일면의 가장자리 부분을 따라서 일정한 크기의 절연층으로 제 1 리드가 접착되어 있고 상기 제 1 리드 상에는 다시 절연층으로 제 1 리드의 크기보다 작은 제 2 리드가 접착되어 있는 방열판과, 상기 반도체 칩의 입/출력 패드에 형성된 골드 볼이 연결 수단에 의해 상기 제 1 리드에 연결되고, 상기 반도체 칩, 제 1 리드 등은 외부의 환경으로부터 보호하기 위해 봉지제로 봉지 되었으며, 외부로 노출된 제 2 리드의 표면이 입/출력 수단으로 이용된 것을 특징으로 하는 반도체 패키지.
- 청구항 1 에 있어서, 상기 입/출력 패드와 제 1 리드의 연결 수단은 이방성 전도 필름인 것을 특징으로 하는 반도체 패키지.
- 청구항 1 에 있어서, 상기 봉지제는 액체 형태로 주사하여 고체화시키는 액상 봉지제인 것을 특징으로 하는 반도체 패키지.
- 청구항 1 에 있어서, 방열판 상의 절연층에 접착되고 봉지제의 외부로 노출되어 입/출력 수단으로 사용되는 제 2 리드는 방열판의 최외측단 이상으로 돌출 되지 않은 것을 특징으로 하는 반도체 패키지.
- 청구항 1 에 있어서, 상기 봉지제의 외부로 노출된 제 2 리드의 표면에는 메인 보드에 실장시 그 실장을 용이하게 하기 위해 솔더 플레이팅이 된 것을 특징으로 하는 반도체 패키지.
- 청구항 1 에 있어서, 상기 제 1 리드와 제 2 리드 사이에 위치하는 절연층에는 전도성 비아 홀이 형성되어 제 1, 2 리드가 서로 전기적으로 연결된 것을 특징으로 하는 반도체 패키지.
- 하면에 다수의 입/출력 패드가 형성되고 상기 입/출력 패드에는 골드 볼이 융착된 반도체 칩과, 일면의 가장자리 부분을 따라서 일정한 크기의 절연층으로 제 1 카파 트레이스, 절연체, 제 2 카파 트레이스의 층이 형성된 인쇄 회로 기판이 접착되어 있는 방열판과, 상기 반도체 칩의 입/출력 패드에 형성된 골드 볼이 연결수단에 의해 상기 인쇄 회로 기판의 제 1 카파 트레이스에 연결되고, 상기 반도체 칩, 인쇄 회로 기판의 일부 등은 외부의 환경으로부터 보호하기 위해 봉지제로 봉지 되었으며, 외부로 노출된 인쇄 회로 기판의 제 2 카파 트레이스에 솔더 볼이 융착되어 그 솔더 볼이 입/출력 수단으로 이용된 것을 특징으로 하는 반도체 패키지.
- 청구항 7 에 있어서, 상기 입/출력 패드와 제 1 카파 트레이스의 연결 수단은 이방성 전도 필름인 것을 특징으로 하는 반도체 패키지.
- 청구항 7 에 있어서, 상기 봉지제는 액체 형태로 주사하여 고체화시키는 액상 봉지제인 것을 특징으로 하는 반도체 패키지.
- 청구항 7 에 있어서, 상기 인쇄 회로 기판의 제 1 카파 트레이스와 제 2 카파 트레이스 사이의 절연체에는 전도성 비아 홀이 형성되어 전기적으로 연결된 것을 특징으로 하는 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046657A KR100230919B1 (ko) | 1996-10-18 | 1996-10-18 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046657A KR100230919B1 (ko) | 1996-10-18 | 1996-10-18 | 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980027758A true KR19980027758A (ko) | 1998-07-15 |
| KR100230919B1 KR100230919B1 (ko) | 1999-11-15 |
Family
ID=19477916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960046657A KR100230919B1 (ko) | 1996-10-18 | 1996-10-18 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100230919B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600214B1 (ko) * | 2000-12-26 | 2006-07-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3088877B2 (ja) * | 1992-06-25 | 2000-09-18 | 日東電工株式会社 | フィルムキャリアの製造方法および半導体装置 |
| JP3018789B2 (ja) * | 1992-10-27 | 2000-03-13 | 松下電器産業株式会社 | 半導体装置 |
-
1996
- 1996-10-18 KR KR1019960046657A patent/KR100230919B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600214B1 (ko) * | 2000-12-26 | 2006-07-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100230919B1 (ko) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6621160B2 (en) | Semiconductor device and mounting board | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US6630373B2 (en) | Ground plane for exposed package | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| JP3066579B2 (ja) | 半導体パッケージ | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| US6448110B1 (en) | Method for fabricating a dual-chip package and package formed | |
| US7015591B2 (en) | Exposed pad module integrating a passive device therein | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JP2000077575A (ja) | 熱的及び電気的に増強された半導体パッケージ | |
| KR100230189B1 (ko) | 볼 그리드 어레이 반도체 패키지 | |
| KR100230919B1 (ko) | 반도체 패키지 | |
| KR100212392B1 (ko) | 반도체 패키지 | |
| KR100230920B1 (ko) | 반도체 패키지 | |
| KR100218633B1 (ko) | 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지 | |
| KR100473336B1 (ko) | 반도체패키지 | |
| KR100381836B1 (ko) | 반도체패키지 | |
| KR100237329B1 (ko) | 칩 스케일 반도체 패키지의 구조 및 제조 방법 | |
| KR100708050B1 (ko) | 반도체패키지 | |
| JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR950003906B1 (ko) | 탭 패키지 | |
| KR19990033212A (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| KR100533762B1 (ko) | 반도체패키지 | |
| KR100525452B1 (ko) | 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판 | |
| KR20000018896A (ko) | 열적 및 전기적으로 향상된 pbga 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130823 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150812 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20160819 Year of fee payment: 18 |
|
| EXPY | Expiration of term |