KR19980017521A - Etching method of semiconductor device manufacturing process - Google Patents

Etching method of semiconductor device manufacturing process Download PDF

Info

Publication number
KR19980017521A
KR19980017521A KR1019960037306A KR19960037306A KR19980017521A KR 19980017521 A KR19980017521 A KR 19980017521A KR 1019960037306 A KR1019960037306 A KR 1019960037306A KR 19960037306 A KR19960037306 A KR 19960037306A KR 19980017521 A KR19980017521 A KR 19980017521A
Authority
KR
South Korea
Prior art keywords
etching
film
etching method
semiconductor device
manufacturing process
Prior art date
Application number
KR1019960037306A
Other languages
Korean (ko)
Inventor
이영우
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960037306A priority Critical patent/KR19980017521A/en
Publication of KR19980017521A publication Critical patent/KR19980017521A/en

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

반도체장치 제조공정의 식각방법에 관한 것이다.It relates to an etching method of a semiconductor device manufacturing process.

본 발명에 따른 반도체장치 제조공정의 식각방법은, 단차진 웨이퍼면 위에 특정 막질의 하부막을 적층하고, 그 위에 일정한 식각방법을 사용할 경우 하부막과 식각율이 비슷한 막질로 이루어진 상부막을 적층한 후, 상부막의 두께가 서로 다른 부분들을 동시에 식각하는 과정을 가지는 반도체장치 제조공정의 식각방법에 있어서, 하부막을 적층한 후에 그리고 상부막을 적층하기 전에 상기 식각방법을 사용할 경우 상부막과 비교할 때 식각율이 작은 별도의 버퍼(Buffer)막을 적층하는 단계가 더 구비되는 것을 특징으로 한다.In the etching method of the semiconductor device manufacturing process according to the present invention, after depositing a lower film of a certain film quality on the stepped wafer surface, and using a constant etching method on it, after laminating an upper film made of a film quality similar to the lower film and the etching rate, In the etching method of the semiconductor device manufacturing process having the process of etching the portions having different thicknesses of the upper layer at the same time, the etching rate is smaller than that of the upper layer when the etching method is used after the lower layer is laminated and before the upper layer is laminated. The method may further include stacking a separate buffer layer.

따라서, 하부막이 손상됨이 없이 부분적으로 두께가 다른 상부막의 부분들을 동시에 식각잔유물 없이 식각할 수 있다는 이점이 있다.Accordingly, there is an advantage in that portions of the upper layer having different thicknesses can be simultaneously etched without etching residues without damaging the lower layer.

Description

반도체장치 제조공정의 식각방법.Etching method of semiconductor device manufacturing process.

본 발명은 반도체장치 제조공정의 식각방법에 관한 것으로서, 보다 상세하게는 이방성 식각에서 단차로 인한 식각잔유물을 남기지 않게 하는 반도체장치 제조공정의 식각방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method of a semiconductor device manufacturing process, and more particularly, to an etching method of a semiconductor device manufacturing process that leaves no etching residues due to a step in anisotropic etching.

반도체장치의 제조를 위해서는 대개 반도체기판 위에 여러 종류의 막을 적층하고 패턴을 형성하는 과정을 반복하게 된다. 이러한 과정에서 전 단계의 공정에서 일정한 패턴을 형성하고 그 위에 다른 막들을 적층하게 되면 패턴에 의한 웨이퍼면의 단차로 인하여 단차진 부분에서 적층되는 막들의 두께가 다른 부분보다 훨씬 두꺼워지는 현상이 발생한다.In order to manufacture a semiconductor device, a process of laminating various types of films and forming patterns on a semiconductor substrate is repeated. In this process, if a certain pattern is formed in the previous step and other films are stacked on the film, the thickness of the film deposited in the stepped portion becomes much thicker than the other parts due to the step difference in the wafer surface due to the pattern. .

이는 적층되는 막을 구성하는 입자들이 상방에서 수직하게 내려와 패턴이 형성되고 단차진 웨이퍼면에 그대로 적층되는 것이 아니고, 접근 가능한 모든 방향에서 노출된 모든 웨이퍼면에 닿아서 적층되기 때문이다.This is because the particles constituting the film to be laminated are not vertically stacked upward and stacked on the stepped wafer surface, but are stacked on all exposed wafer surfaces in all accessible directions.

도1은 종래의 반도체장치 제조공정의 한 단계에서의 공정웨이퍼의 일부분에 대한 단면도이다. 반도체기판(10)의 평탄한 면 위에 제 1막(11)으로 이루어진 패턴이 돌출되어 있고 그 위로 웨이퍼 전면에 제 2막(12) 및 제 3막(13)이 적층되어 있다. 그 위로 포토레지스트(14) 패턴이 형성되어 있다. 단차진 패턴부분 주변의 두께'b'로 표시된 부분이 두께'a'로 표시된 다른 부분에 비해 훨씬 두껍게 제 3막이 도포되어 있다.1 is a cross-sectional view of a portion of a process wafer at one stage of a conventional semiconductor device manufacturing process. A pattern made of the first film 11 protrudes from the flat surface of the semiconductor substrate 10, and a second film 12 and a third film 13 are stacked on the entire surface of the wafer. The photoresist 14 pattern is formed thereon. The third film is applied much thicker than the other part indicated by the thickness 'a' around the stepped pattern portion.

도2는 도1을 이루는 상태에서 제 3막에 대한 이방성 식각이 이루어진 경우를 나타내는 도면이다. 전도의 두께'b'로 표시된 부분은 다른 부분에 비해 두껍게 적층되어 있으므로, 특히 이방성 식각의 경우, 식각량이 충분치 않을 경우 제 3막(13)의 식각잔유물(13')이 돌출부 주변에 남게 된다. 반대로 식각량을 충분히 하여 식각잔유물(13')이 남지 않도록 할 경우에는 제 2막(12)이 침식되어 이후의 공정에서 문제를 발생시키거나 완성된 반도체장치에서 기능의 이상을 일으킬 염려가 있다.FIG. 2 is a diagram illustrating a case where anisotropic etching of the third layer is performed in the state of FIG. 1. Since the portion indicated by the thickness' b 'of the conduction is stacked thicker than other portions, particularly in the case of anisotropic etching, the etching residue 13' of the third layer 13 is left around the protrusion when the etching amount is not sufficient. On the contrary, when the etching amount is sufficient to prevent the etching residue 13 'from remaining, the second layer 12 may be eroded, which may cause problems in subsequent processes or malfunction of the finished semiconductor device.

이러한 문제점이 없기 위해서는 제 2막과 제 3막의 식각선택비가 크도록 해야 한다. 그러나 각각의 막은 반도체장치의 기능상 혹은 제조공정상의 필요에 적합하도록 선택되는 것이므로 일반적으로 식각선택비가 좋다고 말할 수는 없다.In order to avoid this problem, the etching selectivity of the second and third films should be large. However, since each film is selected to suit the functional or manufacturing process needs of the semiconductor device, it cannot generally be said that the etching selectivity is good.

본 발명의 목적은, 웨이퍼면의 단차로 인하여 적층되는 막의 부분적인 두께가 다른 경우에도 하부막을 손상시키지 않고 동시에 식각잔유물을 남기지 않는 반도체장치 제조공정의 식각방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide an etching method of a semiconductor device manufacturing process that does not damage the lower layer and leaves no etch residues at the same time even when the partial thickness of the stacked films is different due to the wafer step difference.

도1은 종래의 반도체장치 제조공정의 한 단계에서의 공정웨이퍼의 일부분에 대한 단면도이다.1 is a cross-sectional view of a portion of a process wafer at one stage of a conventional semiconductor device manufacturing process.

도2는 도1을 이루는 상태에서 제 3막에 대한 이방성 식각이 이루어진 경우를 나타내는 도면이다.FIG. 2 is a diagram illustrating a case where anisotropic etching of the third layer is performed in the state of FIG. 1.

도3은 본 발명의 식각방법에 따라 버퍼막이 개재된 상태에서의 웨이퍼 단면의 일부를 나타내는 도면이다.3 is a view showing a part of the cross section of the wafer in the state where the buffer film is interposed according to the etching method of the present invention.

도4는 본 발명의 식각방법이 이루어진 후의 웨이퍼 단면의 일부를 나타내는 도면이다.4 is a view showing a part of the cross section of the wafer after the etching method of the present invention is performed.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10: 반도체기판 11: 제 1막10: semiconductor substrate 11: first film

12: 제 2막 13: 제 3막12: Act 2 13: Act 3

13': 식각잔유물 14: 포토레지스트13 ': etching residue 14: photoresist

25: 버퍼(Buffer)막25: Buffer

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치 제조공정의 식각방법은, 단차진 웨이퍼면 위에 특정 막질의 하부막을 적층하고, 그 하부막 위에 일정한 식각방법을 사용할 경우 하부막과 식각율이 비슷한 막질로 이루어진 상부막을 적층한 후, 상부막의 두께가 서로 다른 부분들을 동시에 식각하는 과정을 가지는 반도체장치 제조공정의 식각방법에 있어서, 하부막을 적층한 후에 그리고 상부막을 적층하기 전에 상기 식각방법을 사용할 경우 상부막과 비교할 때 식각율이 작은 별도의 버퍼(Buffer)막을 적층하는 단계가 더 구비되는 것을 특징으로 한다.According to the etching method of the semiconductor device manufacturing process according to the present invention for achieving the above object, when the lower layer of a certain film quality is laminated on the stepped wafer surface, and using a constant etching method on the lower film, the etching rate is similar to the lower film In the etching method of the semiconductor device manufacturing process having a process of etching the portions having different thicknesses of the upper film at the same time after the stacking of the upper film of the upper layer, when using the etching method after laminating the lower film and before the upper film Comprising the step of stacking a separate buffer layer having a small etching rate compared to the film is characterized in that it is further provided.

본 발명에서의 버퍼막은 식각율에 따라 하부막이 손상을 입지 않는 한도에서 얇은 두께를 가지도록 적층하는 것이 바람직하며, 상부막을 식각한 후에 남아있는 버퍼막은 반도체장치의 기능상 문제점이 없는 한은 별도로 제거하지 않아도 된다.The buffer film of the present invention is preferably laminated so as to have a thin thickness as long as the lower film is not damaged according to the etching rate, and the buffer film remaining after etching the upper film does not need to be removed unless there is a problem in the function of the semiconductor device. do.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도3은 본 발명의 식각방법에 따라 버퍼막이 개재된 상태에서의 웨이퍼 단면의 일부를 나타내는 도면이다. 종래와 같이 패턴을 형성하는 제 1막(11)에 의해 단차진 웨이퍼면 위에, 예를 들면, 실리콘으로 이루어진 제 2막(12)을 적층하고, 그 위에 다시 폴리실리콘으로 이루어진 제 3막(13)을 적층하기 전에 실리콘 산화막을 버퍼막(25)으로 형성한 상태를 나타낸다.3 is a view showing a part of the cross section of the wafer in the state where the buffer film is interposed according to the etching method of the present invention. The second film 12 made of, for example, silicon is laminated on the stepped wafer surface by the first film 11 forming a pattern as in the prior art, and the third film 13 made of polysilicon is again placed thereon. ), A silicon oxide film is formed of the buffer film 25 before lamination.

도4는 본 발명의 식각방법이 이루어진 후의 웨이퍼 단면의 일부를 나타내는 도면이다. 이 경우 식각시간을 충분히 하여 폴리실리콘 재질의 제 3막(13)을 식각잔유물 없이 포토레지스트 패턴에 따라 식각하여도 실리콘 산화막질의 버퍼막(25)은 식각선택비가 낮으므로 잘 식각되지 않아 하부의 실리콘 재질의 제 2막(12)은 손상되지 않고 남아있다.4 is a view showing a part of the cross section of the wafer after the etching method of the present invention is performed. In this case, even if the third layer 13 made of polysilicon is etched with sufficient etching time according to the photoresist pattern without etching residue, the silicon oxide buffer layer 25 may not be etched because the etching selectivity is low. The second film 12 of material remains intact.

따라서, 본 발명에 의하면 하부막이 손상됨이 없이 부분적으로 두께가 다른 상부막의 부분들을 동시에 식각잔유물 없이 식각할 수 있다는 이점이 있다.Therefore, according to the present invention, there is an advantage in that portions of the upper layer having different thicknesses can be simultaneously etched without etching residues without damaging the lower layer.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.

Claims (1)

단차진 웨이퍼면 위에 특정 막질의 하부막을 적층하고, 상기 하부막 위에, 일정한 식각방법을 사용할 경우 상기 하부막과 식각율이 비슷한 막질로 이루어진 상부막을 적층한 후, 상기 상부막의 두께가 서로 다른 부분들을 동시에 식각하는 과정을 가지는 반도체장치 제조공정의 식각방법에 있어서,After stacking a lower film of a specific film quality on the stepped wafer surface, and stacking an upper film made of a film material having an etch rate similar to that of the lower film when using a constant etching method, the parts having different thicknesses of the upper film are formed. In the etching method of the semiconductor device manufacturing process having a process of etching at the same time, 상기 하부막을 적층한 후에 그리고 상기 상부막을 적층하기 전에, 상기 식각방법을 사용할 경우 상기 상부막과 비교할 때 식각율이 작은 별도의 버퍼(Buffer)막을 적층하는 단계가 더 구비되어 이루어지는 것을 특징으로 하는 반도체장치 제조공정의 식각방법.After the lamination of the lower layer and before the lamination of the upper layer, in the case of using the etching method, further comprising the step of laminating a separate buffer layer having a smaller etching rate compared to the upper layer. Etching method of device manufacturing process.
KR1019960037306A 1996-08-30 1996-08-30 Etching method of semiconductor device manufacturing process KR19980017521A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960037306A KR19980017521A (en) 1996-08-30 1996-08-30 Etching method of semiconductor device manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960037306A KR19980017521A (en) 1996-08-30 1996-08-30 Etching method of semiconductor device manufacturing process

Publications (1)

Publication Number Publication Date
KR19980017521A true KR19980017521A (en) 1998-06-05

Family

ID=66322674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960037306A KR19980017521A (en) 1996-08-30 1996-08-30 Etching method of semiconductor device manufacturing process

Country Status (1)

Country Link
KR (1) KR19980017521A (en)

Similar Documents

Publication Publication Date Title
US5136354A (en) Semiconductor device wafer with interlayer insulating film covering the scribe lines
KR100243881B1 (en) Semiconductor substrate fabricating method
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
US4435446A (en) Edge seal with polysilicon in LOCOS process
KR20050022593A (en) Method of forming gate oxide in semiconductor device
US3808069A (en) Forming windows in composite dielectric layers
KR19980017521A (en) Etching method of semiconductor device manufacturing process
US6184106B1 (en) Method for manufacturing a semiconductor device
JP2993339B2 (en) Method for manufacturing semiconductor device
JPH02262338A (en) Manufacture of semiconductor device
KR20020002164A (en) Method of forming isolation layer of semiconductor device
JPH01241117A (en) Alignment-mark
KR100265989B1 (en) Method of fabricating polysilicon pattern of semiconductor device
JP2530469B2 (en) Planarization etching method
KR970053546A (en) Metal wiring formation method of semiconductor device
CN115376895A (en) Patterned structure and manufacturing method thereof
KR950006340B1 (en) Contact hole forming method of semiconductor device
JPH01196821A (en) Manufacture of semiconductor device
KR100312647B1 (en) Planarization method of semiconductor device
KR100519314B1 (en) Etching Method of Semiconductor Wafer
KR19990010202A (en) Fine Pattern Formation Method of Semiconductor Device
JPS62281328A (en) Manufacture of semiconductor device
JPS62245654A (en) Semiconductor device and manufacture thereof
KR970052879A (en) Manufacturing method of semiconductor device
KR20040057831A (en) Method for forming a gate of a semiconductor devise

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination