KR102691789B1 - 집적 회로 디바이스 테스트 툴링을 위한 임피던스 튜닝 기능이 있는 하이브리드 차폐 소켓 - Google Patents

집적 회로 디바이스 테스트 툴링을 위한 임피던스 튜닝 기능이 있는 하이브리드 차폐 소켓 Download PDF

Info

Publication number
KR102691789B1
KR102691789B1 KR1020220008607A KR20220008607A KR102691789B1 KR 102691789 B1 KR102691789 B1 KR 102691789B1 KR 1020220008607 A KR1020220008607 A KR 1020220008607A KR 20220008607 A KR20220008607 A KR 20220008607A KR 102691789 B1 KR102691789 B1 KR 102691789B1
Authority
KR
South Korea
Prior art keywords
test
probe
dut
probes
frequency
Prior art date
Application number
KR1020220008607A
Other languages
English (en)
Other versions
KR20220106916A (ko
Inventor
나세르 바라비
치 와 호
힌 럼 리
Original Assignee
에세, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에세, 아이엔씨. filed Critical 에세, 아이엔씨.
Publication of KR20220106916A publication Critical patent/KR20220106916A/ko
Application granted granted Critical
Publication of KR102691789B1 publication Critical patent/KR102691789B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/045—Sockets or component fixtures for RF or HF testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06722—Spring-loaded
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06772—High frequency probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/18—Screening arrangements against electric or magnetic fields, e.g. against earth's field

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Geometry (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

집적 회로 테스트 시스템의 고주파수 작동은 테스트 장비와 테스트 대상 집적 회로 간의 연결을 가능하게 하는 매개 회로 보드의 일부로 회로별 보상 네트워크를 제공하는 전용 고주파 신호 요소를 통합하는 것에 의해 크게 확장된다.

Description

집적 회로 디바이스 테스트 툴링을 위한 임피던스 튜닝 기능이 있는 하이브리드 차폐 소켓{HYBRID SHIELDING SOCKETS WITH IMPEDANCE TUNING FOR INTEGRATED CIRCUIT DEVICE TEST TOOLING}
관련 출원의 교차 참조
본 출원은 2021년 1월 23일에 출원된 미국 가출원 제 63/140,809 호 (사건 번호 ES-2101-P)에 대한 이익 및 우선권을 주장하며, 이 문헌은 그 전체가 인용에 의해 본원에 포함된다.
기술 분야
본 발명은 패키징된 집적 회로(IC) 디바이스를 위한 신뢰성 있는 테스트 툴링을 위한 시스템 및 방법에 관한 것이다. 특히, IC 디바이스 테스트 툴링을 위한 개선된 신호 전송 프로브 구조가 제공된다.
패키징된 IC 디바이스를 위한 테스트 소켓팅(test socketing) 해결책은 수명 사이클 마모 및 인열 응력으로 인해 접촉점의 연결 능력 및 따라서 전기적 연속성에 있어서의 편차 및 불일치를 겪게 되었다. 이러한 불가피한 영향은 무효한 테스트 실패, 보다 높은 재테스트 비율, 보다 높은 테스트-툴링 정지시간(down-time) 및 결과적인 보다 높은 IC 디바이스 테스트 비용을 계속해서 유발하고 있다. 특히, 많은 가전제품에서 작동 주파수가 수백 메가헤르츠로부터 수 기가헤르츠까지 급격히 증가함에 따라, 테스트 소켓팅 해결책의 양상은 훨씬 더 중요해지고 있다. 대부분의 신호 연결은 프로브 조립체가 마모됨에 따라 도입되는 직렬 저항의 열화를 견딜 수 있지만, 접지 전류는 신호 연결 사이의 누화(crosstalk) 및 신호 왜곡을 유발할 수 있기 때문에, 접지 연결은 직렬 저항 도입에 대한 내성이 훨씬 낮다. 저항성 요소의 영향에 대한 이 후자의 양상은 상당히 광대역이며 주파수와는 다소 독립적이다. 전류 흐름이 도체의 대부분이 아니라 표면의 얇은 층에서 일어나는 표피 효과가 어느 정도 기여하지만 작은 신호의 경우 일반적으로 2차 문제로 취급될 수 있다. 그러나 리액티브 효과는 주파수가 증가함에 따라 상당히 두드러지며 보상하지 않으면 오류와 잘못된 결과를 초래할 수 있다. 테스트 지그는 특성화 및 검증에 사용하기 위한 것이므로 단일 프로세스에서 임의의 테스트 대상 디바이스(DUT) 파라미터에 대해 신뢰가능 및 반복가능한 결과를 생성할 것으로 예상된다. 이것은 전압 및 전류와 같은 디바이스 외부 파라미터가 프로토타이핑 단계에서 확정되고 그 후에 유일한 중요한 변수가 디바이스 자체인 실제 응용예에서 동일한 DUT를 사용하는 것과 상이하다. 그래서 예를 들어 디바이스 테스트 세트는 성능 수준을 선택하기 위해 여러 작동 주파수에서 디바이스를 실행할 수 있으며, 이를 위해서는 테스트 세트가 넓은 주파수 범위에서 작동할 수 있어야 한다.
IC 디바이스를 테스트하기 위한 테스트 툴링의 접촉 프로브(contact probe)는 일반적으로 전도성 금속 및 금속 합금, 예컨대 BeCu, 황동 및 강철 합금으로 제조된다. 특정 응용예에 따라, 이러한 접촉 프로브는 또한, 특히 표피 효과가 전류 유동을 지배하는 고주파수에서, 산화의 영향을 받지 않는 낮은 저항을 제공하기 위해, 금, 이리듐, 니켈, 팔라듐 및 코발트와 같은 적절한 전도성 재료로 코팅 및/또는 도금되며, 그 후 지그 자체의 단락을 피하기 위해 적절한 절연층으로 부동태화된다.
그러나, IC 디바이스의 반복적인 테스트 동안, 예를 들어 100,000 테스트 사이클 후에, 테스트 툴링의 이러한 접촉 프로브는 테스트 대상 IC 디바이스에 대한 반복적인 연결 및 분리에 의해 지속적으로 영향을 받았을 것이다. 결과적으로, 접촉 프로브는 종종 도금된 전도성 층 박리, 금속 산화, 이물질 부착의 결과로서 접촉 열화에 처해져서, 실질적인 접촉 능력 저하로 이어진다. 신호 연결은 소전류가 수반되는 경우에 회로 내로의 저항의 도입을 허용할 수 있지만, 공유 접지 연결과 같은 고전류 흐름 영역은 심각한 문제를 나타낸다. 이러한 물리적 변화는 전류 경로에 저항 변화를 도입하는 것 외에도 회로의 리액티브 요소에 변화를 일으키며 이로 인해 주파수에 따라 변하는 입력 신호 변경이 초래된다.
더욱이, 전술한 IC 디바이스의 반복적인 연속 테스트 후에, 테스트 툴링 접촉 프로브의 관통 능력은 또한 대응하는 접촉 프로브 본체 또는 칼럼(column)에 수용된 스프링 또는 탄성 요소에 의해 생성되는 고유 순응력(inherent compliant force)의 실질적인 손실에 의해 영향을 받는다. 이러한 문제는 IC 디바이스의 접촉 피치 크기가 예를 들어 1.27 ㎜로부터 0.2 ㎜ 이하로 감소됨에 따라 악화된다.
반복된 테스트 사이클 후에 IC 테스트 툴링의 접촉 프로브의 개선된 고주파 성능에 대한 긴급한 필요성이 존재한다는 것이 명백하다. 이 개선된 프로브 성능을 통해 접촉 프로브의 고장 또는 상당한 열화와 관련된 IC 테스트 툴링의 어떠한 불필요한 정지시간도 없이, 장기간 동안의 계속 축소되는 IC 디바이스의 신뢰성있는 테스트를 가능하게 한다.
전술한 것을 달성하기 위해 그리고 본 발명에 따라, 패키징된 고속 집적 회로(IC) 디바이스의 신뢰성있는 테스트를 위한 시스템 및 방법이 제공된다.
일 실시예에서, 테스트 프로브 조립체는 패키징된 집적 회로(IC) 디바이스를 테스트하도록 구성된다. 테스트 프로브 조립체는 복수의 프로브(핀)와, 테스트 프로브 또는 핀이 일 측부에서 테스트 장비에 연결될 수 있게 하는 종단 패드 인터포저(termination pad interposer)와, 테스트 대상 디바이스의 반복 가능한 정렬을 보장하는 도킹 구성요소(docking component)를 포함한다. 복수의 프로브는 순응력 하에 있을 때 테스트 대상 디바이스(Device Under Test; DUT) 상의 대응하는 복수의 접점과의 신뢰성있는 전기적 접촉을 반복적으로 유지하도록 구성된다. 인터포징 패드(interposing pad)는 복수의 프로브에 대한 기계적 및 전기적 결합을 제공하고, DUT로부터 신호를 전송 및 수신하는 데 사용되는 다양한 테스트 장비를 케이블 연결하기 위한 종단 지점을 추가로 제공한다. 인터포징 패드는 또한 테스트 지그에 의해 도입된 기생 리액턴스의 일부 또는 전체의 제거 또는 적절한 매칭을 제공하기 위해 전송 라인의 섹션을 포함하는 리액티브 요소를 통합한다.
전술한 본 발명의 다양한 특징은 단독으로 또는 조합하여 실시될 수 있다는 점에 주목한다. 본 발명의 이들 특징 및 다른 특징은 본 발명의 상세한 설명에서 하기 도면과 관련하여 하기에서 보다 상세하게 설명될 것이다.
본 발명이 보다 명확하게 확인될 수 있도록, 일부 실시예가 이제 첨부 도면을 참조하여 예로서 설명될 것이다. 도면에 있어서,
도 1a 및 도 1b는 본 발명에 따른 고밀도 테스트 지그의 2개의 대안적인 실시예의 요소를 도시하는 절단도이다.
도 1c는 근사치(approximation)를 단순화한 동축 섹션에 대한 등가 회로를 도시한다.
도 1d는 메인 테스트 지그 블록의 상부 및 하부 층에 사용된 재료를 변경하는 효과를 예시한다.
도 2는 테스트 지그 조립체가 테스트 대상 디바이스 및 테스트 장비에 어떻게 결합되는지를 도시한다.
도 3은 테스트 지그와 고주파수 케이블연결 사이의 고주파 매칭 네트워크의 간단한 예를 도시한다.
도 4는 테스트 지그를 외부 테스트 장비에 연결하는 매개 회로를 위한 두 가지 다른 유형의 기판을 연결하는 수단을 도시한다.
도 5는 샘플 핀에 대한 전송 손실 및 반사 손실(return loss)의 그래픽 표현을 도시한다.
이제, 본 발명이 첨부 도면에 도시된 바와 같은 본 발명의 여러 실시예를 참조하여 상세하게 설명될 것이다. 하기의 설명에서는, 본 발명의 실시예의 완전한 이해를 제공하기 위해 많은 특정 세부사항이 기술되어 있다. 그러나, 당업자에게는 이러한 특정 세부사항의 일부 또는 전부 없이 실시예가 실시될 수 있다는 것이 명백할 것이다. 다른 경우에, 잘 알려진 프로세스 단계 및/또는 구조는 본 발명을 불필요하게 모호하게 하지 않도록 상세하게 설명되어 있지 않다. 실시예의 특징 및 이점은 하기의 도면 및 논의를 참조하여 보다 잘 이해될 수 있다.
본 발명의 예시적인 실시예의 양태, 특징 및 이점은 첨부 도면(들)과 관련한 하기의 설명과 관련하여 보다 잘 이해될 것이다. 본원에 제공된 본 발명의 설명된 실시예는 제한적인 것이 아니라 예시적인 것일 뿐이며, 단지 예로서 제시된 것이라는 것이 당업자에게 명백해야 한다. 본 설명에 개시된 모든 특징은, 달리 명시적으로 언급되지 않는 한, 동일하거나 유사한 목적을 제공하는 대안적인 특징으로 대체될 수 있다. 따라서, 그 변형예의 많은 다른 실시예는 본원에 규정된 바와 같은 본 발명 및 그 균등물의 범위 내에 있는 것으로 고려된다. 따라서, 예를 들어 "~할 것이다(will)", "~하지 않을 것이다(will not)", "~해야 한다(shall)", "~하지 않아야 한다(shall not)", "~해야만 한다(must)", "~하면 안 된다(must not)", "먼저", "처음에", "다음에", "이후에", "전에", "후에", "마지막으로" 및 "최종적으로"와 같은 절대적 및/또는 순차적 용어의 사용은 본원에 개시된 실시예가 단지 예시적이므로 본 발명의 범위를 제한하는 의미는 아니다.
본 발명은 패키징된 집적 회로(IC) 디바이스를 위한 신뢰성있는 테스트 툴링의 개선된 접촉 프로브를 위한 시스템 및 방법에 관한 것이다. 본 명세서에 설명된 유형의 프로브는 통상적으로 전원 공급장치, 신호 소스 또는 발생기, 데이터 수집 장비 및 분석 장비를 흔히 포함하는 복잡한 테스트 장비 세트가 다수의 연결부를 갖는 집적 회로에 연결될 수 있게 한다. 테스트 장비는 임의의 테스트 프로브 조립체에 하드와이어링(hard-wiring)될 수 있지만, 테스터의 최신 구현예는 일상적으로 장비를 종단 플레이트 또는 보드, 인터포징 패드에서 종단시키고, 다음에 이것이 프로브를 수용하는 조립체에 부착된다. 이러한 방식으로, 프로브 조립체를 구성하는 핀의 일 단부가 종단 보드에 결합되고 타 단부가 테스트 대상 디바이스(DUT)에 연결할 준비가 된다. 명심해야 할 중요한 양상은 자동화된 테스트 장비가 매우 많은 수의 디바이스를 테스트하도록 의도되고, 그래서 높은 반복성 및 신뢰성으로의 반복적인 연결 및 분리의 필요가 기본 디자인 고려사항이라는 점이다.
반복적인 연결 및 분리는 연관되는 프로빙 스테이션에서의 핀 조립체에 대한 마모를 수반하고, 이러한 마모의 결과는 DUT에 대한 연결 품질의 가변성을 야기한다는 것이다. 기계적이든 전기적이든 테스트 지그의 열화는 문제가 되며, 이는 그 결과 테스트되는 부분의 부적절한 거부(rejection)가, 특히 현대의 고밀도 기술의 경우, 비용에 심각한 영향을 미치기 때문이다. 연결 밀도는 약 0.020" 또는 약 0.8 ㎜ 이하로부터 0.5 ㎜에 이르기까지의 상호 연결 피치가 일상적으로 나타난다는 점에서 주목할 만하다. 물론, 실제 핀 레이아웃 및 핀 밀도의 분포는 테스트될 개별 구성요소 부분에 의해 좌우된다. 접촉 핀을 수용하는 프로브 조립체와 별도로 테스트 장비를 위한 종단 보드를 구성함으로써, 핀이 마모되기 시작할 때 또는 계획된 유지보수 스케줄에 따라, 프로브 조립체를 효율적으로 변경하고, 그에 따라 테스트 장비에서 계획되지 않은 생산 손실을 회피하는 것이 실현 가능해지며; 프로브 조립체와 인터포징 패드 사이의 연결은 새로운 프로브 조립체가 오래된 마모 부분의 교체품으로서 위치되는 경우에만 변경된다는 점이 주목된다. 언급된 바와 같이, 본 발명의 목적은 접촉 핀 및 그 장착 지그를 포함하는 테스트 지그 조립체의 성능을 개선하기 위한 메커니즘을 제공하는 것이다.
논의를 용이하게 하기 위해, 도 1a 및 도 1b는 본 발명에 따른 핀의 각각의 배열을 나타내는 테스트 지그의 대안적인 실시예의 단면도이다. 예를 들어, 도 1a의 지그 조립체(110A)는 도면 하단에 테스트 장비 케이블에 대한 연결부가 도시되어 있다. 테스트 핀(150)을 위한 클리어런스 채널(127)을 제공하기 위해 메인 블록(124)이 드릴링되고 플라스틱 재료와 같은 적절한 비전도성 재료로 만들어질 수 있는 하부 블록(114)에 매칭 채널이 드릴링된다. 도 1b에 도시된 바와 같이, 하부 절연 스페이서(112)는 핀(150)이 채널의 중앙에 유지되도록 하고 선택적인 매칭 스페이서(122)가 메인 블록(124)의 상부 부분에 위치된다. 핀은 전형적으로 DUT 상의 목표 연결 지점에 위치되며, 이 부분이 테스트 지그와 맞물리도록 이동할 때 핀이 연결 지점과 접촉 상태로 배치되고, 핀 조립체 자체에 수용된 스프링으로부터 종종 양압으로 접촉 보장된다. BGA(Ball-Grid Array)의 경우, 상부 블록(130)은 표면 속으로 기계가공된 만입부를 가지며, 이 만입부는 BGA의 개별 볼(140)을 수용하고 핀이 볼의 표면을 관통할 수 있도록 한다. 상부 블록(130)은 핀들이 서로 격리되도록 하는 플라스틱 재료와 같은 적절한 비전도성 재료일 수 있으며, 여기서 비전도성 재료는 DUT와 PCB 테스트 회로 사이의 임피던스 튜닝을 위해 선택된다.
블록(124)의 드릴링에 의해 형성된 밀폐된 금속 실린더 내에 위치하는 핀(150)은, 도 1c에 도시된 바와 같이 일련의 직렬 인덕터 L(157) 및 션트 커패시터(shunt capacitor) C(159)로 구성된 등가 회로(equivalent circuit)를 갖는 무선 주파수의 전송 라인을 형성하는 길이 l("ℓ")을 갖는 동축 구조(도 1c에 155로 도시됨)와 유사한 것으로 관찰될 것이다. 그러나 실제로 인가된 신호의 파장 λ 측면에서 이 라인의 매우 짧은 길이에 대해, 이것은 순전히 신호 도체(핀)와 접지 사이의 션트 커패시턴스 Cs(160)로 상당히 정확하게 표현된다. 동축 섹션은 Rb(164) 및 Ra(163)의 해당 반경을 갖는, 외부 도체(162)(때때로 차폐물이라고도 함) 내에 설정된 내부 도체(161)를 갖는 것으로 규정된다. 간단한 예에서는 내부 도체와 외부 도체 사이의 공간이 매우 대칭적이며 자유 공간의 유전 상수와 동일한 유전 상수 ε0를 갖는다고 추정된다. 실제로, 간극은 종종 내부 도체를 대칭적으로 또는 거의 그렇게 정확히 위치설정하기 위해 자유 공간의 유전 상수보다 큰 유전 상수를 갖는 일부 절연 재료로 충전되며, 자유 공간의 유전 상수에 비해 εr의 유전 상수를 갖는다. 전송 라인은 명목상 손실 없이 신호를 전파하고 위상 변이(phase shift)로 나타낼 수 있는 전파 속도만 변경하며; 전송 라인이 사용 중인 주파수에서 정확히 1/2 파장 길이인 경우 180° 또는 π 라디안의 위상 변이가 발생한다. 광범위한 일반화로서, 1/10 파장 미만(<λ/10)의 거리는 라인을 단순히 션트 커패시턴스로 취급하고 위상 변이를 무시하도록 단순화할 때를 결정하기 위한 경험 법칙으로 자주 사용된다. 이 근사치를 위한 단순한 실린더의 커패시턴스는 2πεrε0xl/ln(Rb/Ra)이며, 여기서 l은 미터 단위의 동축 섹션의 길이이고 ln은 자연 로그를 의미한다. 도 1a의 테스트 지그에서 Rb는 이제 채널(127)의 내부 반경이고 Ra는 핀(150)의 반경이다. 핀(150)과 이 핀이 삽입되어 있는 채널(127)의 내부 양자 상의 부동태화 층의 영향을 무시한다면, 0.35mm의 채널 직경과 0.3mm의 핀 직경의 경우 채널 내 핀의 10mm 길이가 디바이스에서의 연결부와 접지 사이에 3.6pF(피코-패럿) 커패시턴스처럼 보이는 것이 발견된다. 0.15mm 직경의 핀을 갖는 동일 채널의 경우 이것은 0.66pF의 션트 용량(shunt capacity)으로 감소한다.
일 구현예에서, 핀의 본체는 이 본체 내로 미끄러지는 이동 요소를 예압하는 스프링을 수용하는 보다 큰 직경의 요소이며 길이가 3mm보다 약간 작고 직경이 약 0.19mm이다. 이것은 전기 절연을 제공하기 위해 부동태화된 채널 내에 끼워지며 핀과 채널 벽 사이의 간극은 약 40μm이고 주로 공기이므로 상대 유전 상수는 1보다 아주 조금만 더 크며 실용적인 목적을 위해 이 작은 차이를 무시할 수 있다. 동축 섹션으로서 특성 임피던스는 약 21Ω이고 차단 주파수(cutoff frequency: 그 주파수 이상에서 동축 섹션이 도파관 모드를 전파할 수 있음)는 20THz 이상이다. 결과적으로 다중 모드 전파의 위험을 무시할 수 있으며, 이 요소는 10GHz에서 파장 길이의 약 1/10이므로 이보다 낮은 주파수의 경우 이 섹션을 집중 션트 커패시턴스로 취급할 수 있다는 것에 주목한다. 계산 결과 이것은 약 48pF/m 또는 약 135fF(펨토-패럿) 또는 135 x 10-15 패럿인 것으로 나타났다.
일부 실시예에서, 주로 하부 블록(114) 내에 수용되는 하부 연결 핀은 상부 연결 핀의 위치 또는 함몰(그 위치는 볼 그리드 어레이를 특징으로 하는 DUT의 경우 볼 또는 연결 랜드의 크기에 의해 설정됨)에 따라 길이가 약 0.15mm와 0.25mm 사이에서 변할 수 있다. 이것은 그것을 동축 섹션이 아닌 집중 요소(lumped element)로 간주하기 위해 가이드라인보다 훨씬 더 짧다(<<λ/10). 제 2 구현예에서 유전체 와셔의 통합보다 선호되는 공기 간격의 예로서, 이것은 48nH/m의 직렬 인덕턴스를 갖는 21pF/m의 션트 용량을 나타내며; 이것은 이 요소에 대해서만 1THz보다 큰 공진 주파수를 나타내는 약 2pH(피코 헨리)의 인덕턴스와 1fF 또는 1x10-15 패럿에 가까운 션트 용량으로 변하게 된다. 비슷한 맥락에서 연결 랜드 또는 BGA의 볼과 접촉할 때 상부 연결 핀의 길이는 약 0.85mm이다. 본원에 형성된 동축 섹션은 11Ω보다 약간 더 크며 또한 가이드라인 길이보다 훨씬 짧기 때문에 약 180GHz의 자기 공진 주파수를 양산하는 10pH 바로 아래의 직렬 인덕턴스와 함께 약 80fF의 션트 용량을 갖는 집중 요소로 간주될 수 있다. 10GHz 미만의 주파수에 대해 이 전체 핀 구조는 약 125fF의 션트 용량 효과와 약 60pH의 직렬 인덕턴스에 근사하다는 것을 알 수 있다. 이것은 의도된 테스트 대상 디바이스의 의도된 작동 주파수보다 훨씬 높은 약 60GHz의 자기 공진 주파수를 제공하므로 테스트 지그에서 핀 조립체의 효과가 본질적으로 주로 용량성이라는 결론에 이르게 된다. DUT에 미치는 영향은 해당 디바이스의 기생 요소에 따라 다르다. 주파수가 증가함에 따라 디바이스 구조는 더 많은 유도 효과를 가정하므로 테스트 지그의 핀 구조 자체가 이에 대한 일부 보상을 제공하는 경향이 있다.
전도성 채널 내에 위치한 연결 핀의 동축 구조를 단순 집중 커패시턴스로 취급할 때의 근사치에 더하여, 일단 섹션이 관심 주파수에서 파장의 1/10 이상이 되면 이것은 단순화를 제한하고 전송 라인 문제로 더 적절하게 취급되는 것으로 이해하는 것이 중요하다. 힘들게 분석하지 않고도, 통상적으로 외부 채널의 직경, 내부 도체(핀) 및 두 도체 사이의 충전물의 유전 상수에 대한 지식으로부터 기준 성능을 해결하는 온라인 계산기 중 하나를 사용하는 것에 의해 특성 임피던스를 간단하게 해결할 수 있으며; 전송 라인의 파라미터를 결정하는 공식은 그러한 사항을 다루는 임의의 안테나 교과서에 게시되어 있다. 위의 두 예의 경우 유전체가 섹션의 대부분에서 단순히 공기라고 가정할 때 이들은 각각 약 9Ω 및 50Ω의 특성 임피던스를 나타낸다. 간단한 예에서는 핀 구조의 단부에서 고체 유전체의 영향을 무시할 수 있지만 한계가 있는 경우에는 고려해야 할 수도 있다. 차단 주파수 아래의 동축 구조에서의 전송은 TEM(transverse electro-magnetic)―전기장이 내부와 외부 사이에 있고 자기장이 내부 도체와 외부 도체 사이의 공간 내에서 내부 도체를 완전히 둘러싸고 있음; 이 분야의 라인은 원형임―이다. 낮은 한자릿수 밀리미터 범위(low single figure millimeter range)의 치수를 갖는 핀 및 채널과 같은 테스트 지그 구성요소에서, 수백 GHz 미만에서는 도파관 모드를 무시할 수 있지만 일단 차단 주파수에 가까워지면 급격히 다른 속도로의 상이한 모드의 전파의 영향을 고려해야 한다는 점을 이해해야 한다.
이제 도 1d의 테스트 지그 조립체에서 단일 대표 핀을 더 자세히 살펴보면 채널(127)이 메인 블록(124) 안으로 절단되어 도시되며 도 1b의 선택적인 절연 와셔(112, 122)가 가리지 않도록 그 세부 없이 핀 자체(150)가 위치하는 것이 도시된다. 상부 변위 가능한 접촉 핀(153)과 그 인장 스프링(152)은 핀 조립체(150)의 장축을 따라 이동 가능하므로, 테스트 대상 디바이스의 랜드 또는 볼(140)에 의해 압력이 가해질 때 핀은 테스트 지그에 밀접하게 끼워지기에 충분히 유연하고 스프링력은 DUT와의 우수한 전기적 및 기계적 접촉을 보장한다. 일반적으로 상부 층(130)(명확성을 위해 도 1d에 도시되지 않음)은 선택적인 위치 설정 와셔(122)를 고정하기 위해 제공되고 메인 블록(124)과 동일한 재료일 수 있다. 이 상부 층(130)이 금속이면, 그 효과는 누름가능한 핀 섹션(depressible pin section)이 동축 섹션의 특성을 나타내지만 메인 핀 조립체에 대해 상당히 상이하고 더 큰 특성 임피던스를 갖도록 하는 것이다. 이 급격한 전환은 강한 주파수 의존성 때문에 바람직한 양태가 아니며, 따라서 높은 주파수에서 테스트와 절충하게 된다. 이 하나의 핀 예에서 지그에 대한 등가 회로 모델의 간단한 표현이 물리적 도면의 오른쪽에 표시된다. 메인 블록 내의 핀 구조는 교번하는 인덕턴스와 커패시턴스 요소로 구성된 고전적인 전송 라인 등가(transmission line equivalent: 167)로 표시된다. 누름가능한 핀은 메인 블록(124)에 대한 커패시턴스(168)를 갖는 인덕턴스(169)로 전기적으로 나타난다. 전기장은 커패시턴스 효과를 제공하는 라인(165)으로 (도면에서 명확성을 위해 한쪽에만) 표시된다. 대부분에 대해 자기장은 영향을 받지 않으며 이 핀 요소 주위에 동심이다. 전기장의 분포는 핀의 이 부분의 인덕턴스(169)가 이 커패시턴스(168)에 의해 부분적으로 제거됨을 의미하지만 이는 주로 메인 블록의 상부 표면에 가까운 핀 요소의 하부 부분에서 발생한다. 공기보다 유전상수가 현저히 높은 절연 물질을 상부 층(130)에 사용함으로써, 전기장이 집중되고(170) 커패시턴스가 증가하여 핀 요소를 따라 더 용량(capacity)이 증가하는 이점이 있다. 그 결과 누름가능한 핀이 핀 조립체의 본체에 들어가는 위치로부터 추가로 핀을 따라 더 점진적으로 임피던스가 전환된다. 임피던스의 이러한 보다 점진적인 변화는 갑작스러운 전환에 기인한 문제를 해결하여 테스트 성능을 향상시킨다. 테스트 장비에의 연결을 위해 하나 이상의 매개 회로 보드(intermediate circuit board)에 정상적으로 연결되는 핀 조립체의 구조에서 일반적으로 보다 작은 인덕턴스(172 및 174)를 보상하는 유사한 시스템이 메인 블록의 하부 부분(여기에는 도시되지 않음)에 사용된다. 폴리이미드(예: Kapton™)와 같은 절연 재료를 상부 층에 사용하면, 내구성이 뛰어나고 20GHz에서 허용 가능한 손실 탄젠트를 갖는 우수한 해결책이 제공된다. Teflon™도 허용되지만, 좋다고 하여도 손실 탄젠트는 손상되기 더 쉽다. 테스트 주파수에서 작동 임피던스와 관련된 DUT의 특성에 따라, 이 상부 층에서 플라스틱 재료를 변경하면, 매칭을 향상시킬 수 있는 커패시턴스 효과에 있어서의 작은 변화가 허용된다.
전형적인 반도체 디바이스를 위한 입력 회로 및 출력 회로는 종종 아날로그 신호 레벨 또는 디지털 신호 레벨이다. 더 높은 무선 주파수에서 작동하는 아날로그 유형의 디바이스는 일반적으로 깊이가 특성화되며 입력 및 출력 임피던스가 철저하게 분석되어 설계자가 상당히 간단한 방법으로 구성요소(component)를 제품(product)에 통합할 수 있다. 대조적으로, 디지털 디바이스는 이러한 방식으로 특성화되는 경우가 거의 없으므로 회로 구현예에 있어서 더 높은 주파수에서 예상치 못한 수정이 필요한 경우는 드물지 않다. 고주파 신호가 인쇄 회로 보드 트랙을 따라 전파될 때 트랙 자체는 빠르게 전송 라인의 속성을 취한다. 간단한 시스템에서는 관련된 거리를 최소로 유지하여 이를 극복하지만 주파수가 증가함에 따라 그 효과를 최소화하기가 상당히 어려워진다. 전송 라인은 분산 뿐만 아니라 위상 변이의 효과(전파 속도에서 주파수 관련 변화의 속성)를 가져오며, 그 최종 결과는 단일 주파수만이 지연되는 경우 여러 주파수로 구성된 신호가 왜곡되는 것이다. 디지털 회로의 신호는 일반적으로 구형파 또는 사각파 형태(square or rectangular wave-form)이며, 주파수 성분으로 분해하면 기본 주파수 외에도 이러한 기본 주파수의 고조파가 상당한 양으로 존재하는 경우가 많다. 따라서 예를 들어 구형파는 신호에 존재하는 기본파의 홀수 고조파를 갖는 것으로 보인다. 이러한 고조파가 시간 또는 진폭으로 변이되면 결과적으로 상당한 신호 왜곡이 발생할 것이라는 점이 분명해야 하며; 실제로 비교적 낮은 주파수에서도 이 효과를 직접 관찰할 수 있다. 현대의 디지털 시스템은 동기식으로 구축되어, 입력의 실제 상태가 공통 클록 신호에 의해 특정 시간에 결정되므로, 입력이 안정화될 충분한 시간이 제공되면, 왜곡 문제(제시된 구형파가 전혀 구형이 아닌 경우)는 판독할 때 입력 신호의 진폭이 디지털 임계 전압 위 또는 아래에서 안정화될 것이기 때문에 완화된다.
현대의 고속 집적 회로를 테스트할 때 발견되는 것과 같은 고주파 프로브 시스템에서, 간단한 해결책은 일반적으로 불분명하다. 테스트 주파수에서의 비교적 짧은 파장 때문에, 전류 경로 사이의 물리적 거리가, 적용된 신호의 일 파장의 상당한 부분인 것으로부터 기인해 발생하는 간섭을 방지하기 위해서는 양질의 접지가 필수적이다. 그러면 신호 연결에 가깝고 테스트 지그의 다른 개념적으로 접지된 지점에 의존하지 않는 접지 연결이 필요하며; 직류 테스트에서 다양한 접지 지점이 동일한 전위에 있음을 보여주더라도 이것이 작동 주파수에서는 거의 적용되지 않는 것이 주목된다. 실제로 무선 주파수에서 전원 공급 전류의 목적을 위해 접지 전위에 있는 동안 작동 주파수에서 개방 회로로 보이는 구조를 제공하는 것은 간단하다.
반도체 디바이스가 대략적으로 특성화되면, 테스트 지그 요소의 영향을 고려하는 것에 의해, 성능 또는 검증(qualification) 테스트를 수행할 수 있도록 하는 테스트 지그의 제작이 착수될 수 있다. 테스트 핀과 같은 연결 구성요소가 있으면 기생 리액턴스 또는 임피던스 변환 효과가 발생한다. 예를 들어, 테스트 지그 자체 때문에, 디바이스가 회로에 사용될 때 일반적으로 존재하지 않는 병렬 커패시턴스 또는 직렬 인덕턴스의 추가는 어느 시점에서 보상되어야 한다. 테스트 지그로 인한 리액턴스의 효과 또는 위상 변화 효과는 테스트 지그에 의해 완화되어야 하며, 그렇지 않으면 테스트 지그가 특정 주파수 이상에서 사용하기에 불충분하다고 간주되어야 한다. 본원에 설명된 본 발명의 목적은 DUT에 실제로 가깝게 보상 요소를 지그 조립체에 직접 구축함으로써 테스트 지그의 사용 가능한 범위를 확장하는 것이다. 기존의 테스트 지그 구축 기술은 너무 큰 어려움 및 직접 처리해야 하는 개별적인 문제 없이 수 GHz까지 충분히 작동가능하지만, 접속점의 피치가 미세해지고 작동 주파수가 증가함에 따라 보다 유능한 방안을 찾아야 한다.
일반적으로, 테스트 지그의 접촉 핀과 관련 테스트 장비 사이의 연결성은 매개 회로 보드에 연결되는 테스트 장비로부터의 케이블연결(cabling)을 사용하여 이루어진다. 이전 장비는 테스트 핀 자체에 직접 연결하는 경우가 많았지만 지금은 핀의 밀도가 너무 높아 연결 지점에서의 오류를 복구하기가 어렵기 때문에 직접 연결이 불가능하다. 높은 사이클 횟수로 인해 케이블이 휘어지면, 핀에 대한 연결 지점에서 응력이 발생―그에 상응하여 오류가 발생함―할 위험이 있다. 적절한 종단 연결부를 갖는 매개 회로 보드를 사용하면 이러한 응력의 대부분이 핀 연결부에서 완전히 완화된다. 간섭에 대한 민감성을 감소시키기 위해 접지 경로가 회로 보드 상의 신호 트랙 양쪽에 배치될 수 있기 때문에 저레벨 신호 경로를 차폐하는 문제도 완화된다. 통상적으로 신호를 전달하는 쪽의 반대쪽에서 회로 보드 상에 접지 층이 있으면 차폐 성능이 크게 향상된다. 이 해결책으로 얻을 수 있는 이점은 회로 보드용 기본 재료의 특성이 종종 잘 제어되기 때문에 신호 연결을 만드는 트랙의 임피던스를 규정할 수 있으므로 이제 전송 라인 변성기(transmission line transformer)―디바이스에 대한 입력 연결부에서의 임피던스를, 신호 소스를 적절하게 종단하는 적절한 임피던스로 변환할 수 있음―를 생성할 수 있다는 것이다.
본 발명의 일 구현예에서, 신호 경로는 마이크로스트립 구조를 사용하여 생성된다. 도 2는 이것을 도시하며: 접촉 핀(150)을 고정하는 베이스 테스트 지그 조립체(100)는 도 1에 도시된 바와 같이 그것의 접촉 어레이의 접촉 볼들(202)이 일치하도록 배치된 테스트 대상 디바이스(201)와 함께 도시되어 있다. 접촉 핀(150)의 대향 단부에 위치하는 것은 핀에 연결하도록 위치된 접촉 랜드 또는 지점(215)을 갖는 매개 회로 보드 조립체(210)이다. 이들 랜드(215)는 평면일 수도 있고 또는 융기될 수도 있으며, 신뢰할 수 있는 전기 접촉을 보장하기 위한 임의의 요구되는 형상 또는 기하구조를 가질 수 있고, 또 바람직하게는 비산화성 또는 화학적으로 불활성인 특성을 가질 수 있다. 이상적으로 랜드는 열전 효과를 배제하기 위해 핀 재료와 매칭된다. 도시된 바와 같이, 도면은 순전히 예시 및 논의의 목적으로 일체형 구조의 5층 회로 보드를 도시한다. (이 도면에서) 상부 또는 제 1 층에는 지그의 핀과 전기적으로 접촉하는 접촉 랜드가 있지만 테스트 지그 상의 접지 핀에 대해 가장 낮은 손실 접지 연결을 제공하도록 배열된, 이러한 랜드와 동일한 평면에 있는 광범위한 접지 평면을 제공하는 것이 유리할 수 있다. 이것은 예를 들어 DUT의 한 부분에 있는 접지 전류가 DUT의 다른 부분에 있는 접지 전류와 분리되도록 분할된 접지일 수도 있다.
도시된 바와 같은 제 2 층(225)은 DUT에 대한 모든 저속 연결을 위한 분배 층이다. 랜드(215)는 스루홀 비아(220)를 사용하여 분배 층에 결합되고, 분배 층은 하부 표면에 연결할 수 있게 하는 비아를 사용하여 커넥터 블록(230)에서 종단된다. 이 커넥터(230)는 논의를 위해 도시되었으며, 일부 다른 편리한 형태로 연결이 제공될 수 있도록 제 2 도체 층의 일부인 가요성 인쇄 회로 확장부에 의해 동등하게 제공될 수 있다. 도시된 바와 같은 제 3 및 제 5 층은 접지 평면이며, 이 도면에서 접지 전류는 비아(240)를 통해 그 위의 접촉 랜드로 제공된다. 제 4 층(250)은 비아(255)를 사용하여 접촉 랜드에 연결된 고속 신호 층이다. 이 도면은 접지 평면(235)으로서 제 5 층을 도시하고 하나의 구현예를 나타낸다. 이것은 신호 접지 평면으로만 의도되었기 때문에, 특정 경우에 생략될 수도 있고, 또는 층 4에 구성된 매립된 고속 신호 전송 라인의 작동에 대한 주파수 의존 조정을 허용하는 결합 구조를 특징으로 할 수 있다. 예를 들어 테스트 체제(test regime)의 일부로 특정 주파수를 늘리거나 줄이기 위해 필터 특성을 생성하는 데 공진 구조를 사용할 수 있다. 마지막으로, 고속 신호에 대한 종단은 동축 커넥터(260)로 표시되며―이 동축 커넥터는 테스트 중인 응용예에 필요한 만큼 많이 있을 수 있음―; 부분 등각 도면이 예시된다.
도 2는 예시에서 단일 다층 보드를 도시하지만, 실제 회로는 다른 접근 방식을 요구할 수 있다. 관심사는 고주파 신호에 대한 기판의 유전 상수이다. FR4 유리 섬유 및 에폭시 구조와 같은 일반 회로 보드 재료는 낮은 GHz 주파수 범위까지 유용하지만, 그의 유전 상수(약 4.4)는 그 고유의 불균일성(its inherent inhomogeneity)으로 인해 보드 전체에 걸쳐 변하며 손실 탄젠트가 약 2%이다. 이것은 회로 트랙이 주파수에 민감하지 않을 때 덜 우려되지만 튜닝된 요소(tuned element)가 사용되면 분산 및 손실 효과가 문제가 된다. 또한, 튜닝된 시스템(tuned system)은 유전 상수가 낮은 재료를 사용하며 치수가 큰 경향이 있다. 따라서 손실 탄젠트가 0.01%이고 유전 상수 9.8인 알루미나와 같은 더 높은 유전 상수 물질과 함께 전력 및 저주파 연결을 위해 더 저렴한 FR4 유형의 물질을 사용하는 하이브리드 접근 방식은 튜닝된 요소에 대해 더 나은 성능과 더 작은 크기를 양산한다. 비정질 알루미나 대신 다결정 또는 심지어 단결정 형태를 사용하면 더 큰 이점을 얻을 수 있다(예를 들어 사파이어와 에메랄드). 도 3은 전형적인 마이크로스트립 스타일의 간단한 임피던스 매칭 회로를 포함하는 예시적인 신호 층을 도시한다. 여기서 우리는 신호 발생기 또는 네트워크 분석 툴와 같은 테스트 장비의 작동 임피던스와 매칭하도록 테스트 대상 디바이스의 입력 핀에서 임피던스를 변환하려고 한다.
회로 기판(300)은 2개의 임피던스 매칭 네트워크의 일 예로 도시되며, 양자(305, 310)는 더 낮은 임피던스를 더 높은 임피던스에 매칭하도록 사용되게 설계된다. 회로 기판의 뒷면에는 전도성 접지층이 도금되어 있으며, 그 사용은 무선 주파수 공학 분야에서 아주 흔하게 때문에 도시되지 않는다. 연결 비아(315)는 접촉 핀으로부터 고주파 기판(300)으로 신호를 전달하기 위해 저주파 회로 보드에 형성된 비아와 매칭하도록 기판 재료에 형성되거나 드릴링된다. 회로(305)를 고려하면 마이크로스트립 또는 스트립라인 요소의 임피던스는 더 낮은 임피던스 (더 넓은) 라인의 섹션으로 시작하고, 적절한 지점에서 동축 커넥터(330)에서 테스트 장비 부하 요구사항과 매칭하기 위해 필요한 임피던스를 갖는 더 좁은 라인(320)으로 감소된다. 이 커넥터의 외부는 기판의 뒷면측의 접지 평면에 연결된다. 기판의 에지가 접지되고 어쩌면 도시된 상부 회로 표면의 중도까지 계속될 수 있도록 접지 평면이 형성될 수 있음을 인식해야 한다. 순전히 예시로서, 스터브 라인(325)은 사용 중일 때 공진과 같은 변칙적 거동을 보상하는데 사용될 수 있는 주파수 의존 리액턴스 성분을 생성하기 위해 사용될 수 있으며; 이러한 보충 라인의 위치는 주파수 의존 매칭의 공학 작업의 일부로 결정된다.
규정된 간격으로 개별 임피던스 단계를 갖는 계단형 매칭 변성기는 주파수 특성이 다소 협대역인 특성을 가지므로 하나의 설계 선택은 동작 대역폭을 확대하는 요구되는 임피던스에 도달하기 위해 간단히 점진적 단계를 만드는 것이다. 이것의 자연스러운 확장은, 테스트되는 부분의 부하 임피던스 값에서 시작하여 일반적으로 동축 커넥터(332)에서 테스트 장비 케이블에 대한 목표 임피던스 값으로 원활하게 전환하는 테이퍼진 도체(310)를 생성하는 것이다. 스터브(335 및 340)는 더 많은 주파수 종속 보상 리액턴스의 예로써 도시되고 345는 라인 아래의 접지 평면에서 도체 재료를 제거함으로써 생성되는 예시적인 공진기를 도시한다. 구조는 전형적으로 활꼴(segment of circle)과, 그 위의 라인과 활꼴의 겹침에 의해 설정된 결합 정도로 형상화된다. 다른 공진기 형상이 가능하고 무선 주파수 설계 분야에서 알려져 있다. 이 범주의 구조는 라인을 따른 위치에 따라 특정 주파수를 제거하거나 향상시키는 데 사용할 수 있다. 일 구현예에서, 접지 평면만을 갖는 제 2 기판은 전기장이 유전체 내에 완전히 포함되도록 마이크로스트립라인 구조 바로 위에 위치되며, 이는 간섭으로부터의 추가적인 차폐 역할을 하는 부가적인 이점을 갖는다.
도 4는 테스트 장비 케이블을 테스트 용기에 연결하는 매개 회로 보드를 위한 하이브리드 구성의 일 구현예를 예시한다. 전력 및 저주파 회로는 연결 랜드(405)가 연결 핀을 갖는 테스트 지그 조립체에 대한 연결을 용이하게 하는 표준 회로 보드(400) 상에서 구현될 수 있다. 전도성 비아(407)는 특정 핀을 저주파 및 전력 층에 연결할 수 있게 하여, 이 핀을 테스트 장비에 연결하기 위한 시스템에 결합시키며; 이 도면에서 이것은 케이블이 부착될 수 있는 커넥터 그룹(415)으로 도시되어 있다. 위에서 언급한 바와 같이, 이 연결은 또한 회로 보드(400)로의 확장인 유연한 인쇄 회로 확장일 수 있다. 고주파 회로는 저주파 회로 보드(400) 상의 비아(409)를 사용하여 랜드로부터 결합되고 이는 고주파 신호 기판(410) 상의 매칭 비아에 연결될 수 있으며, 이 고주파 신호 기판은 또한 임피던스 변환 네트워크를 통해 신호를 [커넥터(420)를 사용하거나 기판에 직접 부착된 라인을 갖는] 동축 전송 라인에 결합시킨다. 일 구현예에서, 비아들 사이의 상호접속은 납땜 접속에 의해 제공된다. 제 2 구현예에서 포고 핀이 연결을 제공하기 위해 사용된다. 제 3 구현예에서, 이방성 전도성 필름(ACF)(430)이 기판을 회로 보드에 연결하기 위해 사용되어, 신호 및 접지 연결을 위한 전도성을 보장한다. 일부 구현예에서 도 4의 조립체에 기계적 안정성을 제공하기 위해 간단한 클램핑 브래킷이 사용된다.
마지막으로 전도성 층 대신에 절연성 상부 층(130)의 효과의 예시적인 측정을 나타내는 도 5를 참조한다. 포트 1에서의 전력과 비교한 포트 2의 전력을 나타내는 손실 성능 S21은 주로 주파수에 따라 증가하는 절연 재료의 손실 탄젠트의 효과를 나타낸다. 매칭의 품질은 반사 손실(return loss)로 표현되며 이 예에서 S11에 대해 주파수가 증가함에 따라 매칭이 약간 저하됨을 알 수 있으며, 기준 평면은 테스트 지그의 바닥 층(114)에 가까운 매개 보드 연결부에 있다. 20dB 반사 손실은 이 지점에서 반사 계수(reflection coefficient)가 0.1이거나 10% 전력이 반사되는 것을 나타내며; 이것은 1.22:1의 정상파 비율로 설명될 수 있다. 그러나 DUT의 연결 지점을 위해 전도성 상부 층(130) 대신 플라스틱 층을 추가하면 S22에 대해 8GHz 이상에서 향상된 성능을 보여주고 반사 손실은 40dB 이상, 반사 계수는 약 1% 또는 0.01이며, 이것은 테스트 설정의 측정 정확도에 접근한다. 이는 테스트 지그를 구성하는 데 사용되는 재료를 신중하게 선택하고 위치설정함으로써 상당한 이점을 기대할 수 있음을 나타낸다. 15GHz까지의 테스트는 신뢰성있고 반복 가능한 것으로 나타났으며 향상된 매칭 네트워크를 추가하면 이 범위를 크게 확장할 수 있다.
본 발명이 여러 실시예의 관점에서 설명되었지만, 본 발명의 범위 내에 속하는 변경, 변형, 치환 및 대체 등가물이 존재한다. 예를 들어, 많은 변형이 가능하며, 다양한 실시예로부터 전술한 특징은 단독으로 또는 조합하여 유용할 수 있다. 하위 섹션 제목이 본 발명의 설명을 돕기 위해 제공되었지만, 이러한 제목은 단지 예시적이며 본 발명의 범위를 제한하는 것으로 의도되지 않는다.
또한, 본 발명의 방법 및 장치를 구현하는 많은 대안적인 방법이 존재한다는 점이 또한 주목되어야 한다. 따라서, 하기의 첨부된 청구범위는 본 발명의 진정한 사상 및 범위 내에 속하는 모든 그러한 변경, 변형, 치한 및 대체 등가물을 포함하는 것으로 해석되어야 하는 것으로 의도된다.

Claims (9)

  1. 패키징된 집적 회로(IC) 테스트 대상 디바이스(DUT)를 테스트하는 데 유용한 하이브리드 차폐 소켓을 갖는 테스트 프로브 조립체에 있어서,
    순응력 하에 있을 때 대응하는 복수의 DUT 접점과의 신뢰성 있는 전기적 접촉을 반복적으로 유지하도록 구성된 복수의 압축성 프로브를 수용하기 위한 복수의 메인 프로브 공동을 갖는 메인 블록―각각의 프로브는 그의 프로브 보유 공동 내에 수용된 프로브 배럴과, 반대 방향으로 연장되는 상부 및 하부 프로브 팁을 가지며, 각 프로브의 반대 방향으로 연장되는 프로브 팁은 프로브 배럴에서 누름 가능하고, 메인 블록은 전도성 재료로 제조되고, 공동 벽은 절연 층을 포함함―과;
    복수의 프로브의 상부 프로브 팁을 수용하기 위한 복수의 상부 프로브 공동을 갖고, DUT와 PCB 테스트 회로 사이의 임피던스 튜닝(impedance tuning)을 위해 비전도성 재료로 제조되는 상부 블록과;
    상기 복수의 프로브의 하부 프로브 팁을 수용하기 위한 다수의 하부 프로브 공동을 갖는 하부 블록을 포함하고,
    상기 메인 블록의 복수의 메인 프로브 공동은 상기 복수의 압축성 프로브의 각각의 프로브 배럴의 복수의 상단부를 수용 및 중심설정하기 위한 모따기부를 포함하는
    테스트 프로브 조립체.
  2. 제 1 항에 있어서,
    상기 상부 블록은 DUT의 볼 그리드 어레이(BGA)의 복수의 볼을 수용하기 위한 복수의 테이퍼진 리세스를 포함하는
    테스트 프로브 조립체.
  3. 제 1 항에 있어서,
    상기 하부 블록은 DUT와 PCB 테스트 회로 사이의 임피던스 튜닝을 위해 비전도성 재료로 제조되는
    테스트 프로브 조립체.
  4. 제 1 항에 있어서,
    상기 하부 블록은 상기 복수의 압축성 프로브의 각 프로브 배럴의 복수의 하단부를 수용 및 중심설정하기 위한 모따기된 리세스를 포함하는
    테스트 프로브 조립체.
  5. 삭제
  6. 패키징된 집적 회로(IC) 테스트 대상 디바이스(DUT)를 테스트하는 데 유용한 복수의 프로브를 갖는 테스트 프로브 조립체를 위한 매개체(intermediator)에 있어서,
    복수의 프로브에 대한 기계적 및 전기적 결합을 제공하고 DUT로부터 신호를 수신 및 전송하기 위해 테스트 장비로부터의 케이블연결(cabling)을 위한 종단 지점을 추가로 제공하는 인터포징 패드(interposing pad)를 포함하고;
    상기 인터포징 패드는 상기 테스트 프로브 조립체에 의해 도입된 기생 리액턴스의 제거(cancellation) 또는 매칭을 제공하기 위해 전송 라인의 섹션을 갖는 하나 이상의 리액티브 요소를 포함하며,
    상기 리액티브 요소는 임피던스를 변화시키는 전송 라인, 공진 구조 또는 스터브, 및 형성된 접지 평면 구조를 구비하는 결합된 공진기를 포함하는
    매개체.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 인터포징 패드는 상이한 비유전율(relative permittivity)을 갖는 둘 이상의 기판 재료를 포함하는
    매개체.
  9. 제 8 항에 있어서,
    도체 사이에 전기적 연결을 제공하기 위해 상이한 기판 재료가 이방성 전도성 필름을 사용하여 결합되는
    매개체.
KR1020220008607A 2021-01-23 2022-01-20 집적 회로 디바이스 테스트 툴링을 위한 임피던스 튜닝 기능이 있는 하이브리드 차폐 소켓 KR102691789B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163140809P 2021-01-23 2021-01-23
US63/140,809 2021-01-23
US17/500,937 US20220236302A1 (en) 2021-01-23 2021-10-13 Hybrid shielding sockets with impedance tuning for integrated circuit device test tooling
US17/500,937 2021-10-13

Publications (2)

Publication Number Publication Date
KR20220106916A KR20220106916A (ko) 2022-08-01
KR102691789B1 true KR102691789B1 (ko) 2024-08-05

Family

ID=82460321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220008607A KR102691789B1 (ko) 2021-01-23 2022-01-20 집적 회로 디바이스 테스트 툴링을 위한 임피던스 튜닝 기능이 있는 하이브리드 차폐 소켓

Country Status (4)

Country Link
US (1) US20220236302A1 (ko)
KR (1) KR102691789B1 (ko)
CN (1) CN114791554A (ko)
TW (1) TW202229889A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11378588B2 (en) * 2006-12-21 2022-07-05 Essai, Inc. Contactor with angled depressible probes in shifted bores
TWI831501B (zh) * 2022-12-01 2024-02-01 中華精測科技股份有限公司 探針卡結構及其製作方法
KR20240099579A (ko) * 2022-12-22 2024-07-01 리노공업주식회사 검사소켓

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012106221A1 (en) * 2011-02-04 2012-08-09 3M Innovative Properties Company Ic device socket
WO2015195970A1 (en) 2014-06-20 2015-12-23 Xcerra Coproration Test socket assembly and related methods
KR102044753B1 (ko) * 2018-05-25 2019-11-15 리노공업주식회사 검사장치
KR102103746B1 (ko) * 2018-11-12 2020-04-23 주식회사 오킨스전자 고주파(ｒｆ) 반도체 기기의 테스트 소켓

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2051394B1 (en) * 2006-08-09 2017-05-10 Hitachi Metals, Ltd. High frequency component and high frequency circuit for use therein
CN101710659B (zh) * 2009-12-11 2011-07-27 安拓锐高新测试技术（苏州）有限公司 一种电抗可控芯片测试插座
US10520535B1 (en) * 2016-07-28 2019-12-31 Amazon Technologies, Inc. Groundless radio frequency test probe
US20200379010A1 (en) * 2019-05-29 2020-12-03 Essai, Inc. Systems and methods for high speed test probing of densely packaged semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012106221A1 (en) * 2011-02-04 2012-08-09 3M Innovative Properties Company Ic device socket
WO2015195970A1 (en) 2014-06-20 2015-12-23 Xcerra Coproration Test socket assembly and related methods
US20150369840A1 (en) 2014-06-20 2015-12-24 Xcerra Corporation Test socket assembly and related methods
KR102044753B1 (ko) * 2018-05-25 2019-11-15 리노공업주식회사 검사장치
KR102103746B1 (ko) * 2018-11-12 2020-04-23 주식회사 오킨스전자 고주파(ｒｆ) 반도체 기기의 테스트 소켓

Also Published As

Publication number Publication date
CN114791554A (zh) 2022-07-26
KR20220106916A (ko) 2022-08-01
US20220236302A1 (en) 2022-07-28
TW202229889A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
KR102691789B1 (ko) 집적 회로 디바이스 테스트 툴링을 위한 임피던스 튜닝 기능이 있는 하이브리드 차폐 소켓
US7876114B2 (en) Differential waveguide probe
CN100593726C (zh) 具有减小的反射的信号模块
US7057404B2 (en) Shielded probe for testing a device under test
US7034544B2 (en) Methods for minimizing the impedance discontinuity between a conductive trace and a component and structures formed thereby
CN109061320B (zh) 电磁场复合探头和探测系统
US20150168450A1 (en) Coaxial Impedance-Matched Test Socket
KR101808665B1 (ko) 초단파 응용을 위한 공동 배면을 갖는 장치 인터페이스 기판
US20060279299A1 (en) High frequency probe
US20200379010A1 (en) Systems and methods for high speed test probing of densely packaged semiconductor devices
Wartenberg Selected topics in RF coplanar probing
US20240021970A1 (en) Printed circuit boards and methods for manufacturing thereof for RF connectivity between electro-optic phase modulator and Digital Signal Processor
Sun et al. A new isolation structure of pogo pins for crosstalk reduction in a test socket
TWI700500B (zh) 測試裝置
JP2005351731A (ja) テストソケット
Kim et al. Signal integrity improvements of a MEMS probe card using back-drilling and equalizing techniques
Yang et al. High frequency signal transmission across contact interface subjected to vibration induced fretting corrosion
TWI591346B (zh) Transmission lines and inspection fixture
Li et al. Investigation on RF connector degradation using time domain reflectometry
Song et al. A method of improving signal integrity of solder joints
US11705611B2 (en) High-frequency coaxial attenuator
Shitvov et al. Transmission/reflection measurement and near-field mapping techniques for passive intermodulation characterisation of printed lines
JP2004170181A (ja) 高周波・高速用デバイスの検査治具
US20050194961A1 (en) On board built in test
CN117597588A (zh) 检查治具和检查治具的特性阻抗的调整方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant