KR102663404B1 - Thin Film Transistor and Display device having the same - Google Patents

Thin Film Transistor and Display device having the same Download PDF

Info

Publication number
KR102663404B1
KR102663404B1 KR1020160184366A KR20160184366A KR102663404B1 KR 102663404 B1 KR102663404 B1 KR 102663404B1 KR 1020160184366 A KR1020160184366 A KR 1020160184366A KR 20160184366 A KR20160184366 A KR 20160184366A KR 102663404 B1 KR102663404 B1 KR 102663404B1
Authority
KR
South Korea
Prior art keywords
electrode
insulating film
gate
display device
drain electrode
Prior art date
Application number
KR1020160184366A
Other languages
Korean (ko)
Other versions
KR20180079015A (en
Inventor
김영준
김봉준
정재규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160184366A priority Critical patent/KR102663404B1/en
Publication of KR20180079015A publication Critical patent/KR20180079015A/en
Application granted granted Critical
Publication of KR102663404B1 publication Critical patent/KR102663404B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 박막 트랜지스터 및 이를 포함하는 디스플레이 장치에 관한 것으로, 드레인 전극의 일부 영역을 덮는 하부 절연막의 측면을 이용하여 채널 영역을 정의함으로써, 게이트 전극의 저항의 증가 없이, 박막 트랜지스터의 동작 특성을 향상하는 것을 기술적 특징으로 한다. The present invention relates to a thin film transistor and a display device including the same, and improves the operating characteristics of the thin film transistor without increasing the resistance of the gate electrode by defining the channel area using the side of the lower insulating film that covers a partial area of the drain electrode. This is a technical feature.

Description

박막 트랜지스터 및 이를 포함하는 디스플레이 장치{Thin Film Transistor and Display device having the same}Thin film transistor and display device including the same {Thin Film Transistor and Display device having the same}

본 발명은 동작 특성이 향상된 박막 트랜지스터 및 이를 포함하는 디스플레이 장치에 관한 것이다.The present invention relates to a thin film transistor with improved operating characteristics and a display device including the same.

일반적으로 모니터, TV, 노트북, 디지털 카메라 등과 같은 전자 기기는 영상을 구현하기 위한 디스플레이 장치를 포함한다. 예를 들어, 상기 디스플레이 장치는 액정 표시 장치 및 유기 발광 표시 장치를 포함할 수 있다.In general, electronic devices such as monitors, TVs, laptops, digital cameras, etc. include display devices for displaying images. For example, the display device may include a liquid crystal display device and an organic light emitting display device.

상기 디스플레이 장치는 화소 영역들을 포함할 수 있다. 인접한 화소 영역들은 서로 다른 색을 나타낼 수 있다. 예를 들어, 상기 디스플레이 장치는 청색을 나타내는 청색 화소 영역, 적색을 나타내는 적색 화소 영역, 녹색을 나타내는 녹색 화소 영역 및 백색을 나타내는 백색 화소 영역을 포함할 수 있다.The display device may include pixel areas. Adjacent pixel areas may display different colors. For example, the display device may include a blue pixel area representing blue, a red pixel area representing red, a green pixel area representing green, and a white pixel area representing white.

상기 디스플레이 장치의 각 화소 영역은 독립적으로 제어될 수 있다. 예를 들어, 상기 디스플레이 장치의 각 화소 영역 내에는 적어도 하나의 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결된 하부 전극이 위치할 수 있다.Each pixel area of the display device can be controlled independently. For example, at least one thin film transistor and a lower electrode electrically connected to the thin film transistor may be located in each pixel area of the display device.

상기 박막 트랜지스터는 반도체 패턴, 게이트 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 상기 게이트 전극은 상기 게이트 절연막에 의해 상기 반도체 패턴과 절연될 수 있다. 상기 게이트 전극과 중첩하는 상기 반도체 패턴의 일부 영역은 채널 영역으로 정의될 수 있다. 예를 들어, 상기 박막 트랜지스터에서 채널 영역의 크기는 게이트 전극의 크기에 의해 결정될 수 있다. 이에 따라, 박막 트랜지스터의 동작 특성을 향상하기 위하여 채널 영역의 크기를 감소하면, 게이트 전극의 크기가 비례적으로 감소되므로, 상기 게이트 전극의 저항이 증가하는 문제점이 있다. 또한, 상기 박막 트랜지스터에서 상기 게이트 전극은 패터닝 공정에 의해 형성되므로, 상기 채널 영역의 크기는 일정 이하로 감소되지 못하는 문제점이 있다.The thin film transistor may include a semiconductor pattern, a gate insulating film, a gate electrode, a source electrode, and a drain electrode. The gate electrode may be insulated from the semiconductor pattern by the gate insulating film. A partial area of the semiconductor pattern that overlaps the gate electrode may be defined as a channel area. For example, in the thin film transistor, the size of the channel region may be determined by the size of the gate electrode. Accordingly, when the size of the channel region is reduced to improve the operating characteristics of the thin film transistor, the size of the gate electrode is proportionally reduced, so there is a problem in that the resistance of the gate electrode increases. Additionally, since the gate electrode in the thin film transistor is formed through a patterning process, there is a problem in that the size of the channel region cannot be reduced below a certain level.

본 발명이 해결하고자 하는 과제는 게이트 전극의 저항 증가 없이, 동작 특성을 향상할 수 있는 박막 트랜지스터 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.The problem to be solved by the present invention is to provide a thin film transistor that can improve operating characteristics without increasing the resistance of the gate electrode and a display device including the same.

본 발명이 해결하고자 하는 다른 과제는 게이트 전극보다 작은 크기의 채널 영역을 갖는 반도체 패턴을 포함하는 박막 트랜지스터 및 이를 포함하는 디스플레이 장치를 제공하는 것이다.Another problem to be solved by the present invention is to provide a thin film transistor including a semiconductor pattern having a channel area smaller than the gate electrode and a display device including the same.

본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 것이다.The problems to be solved by the present invention are not limited to the problems mentioned above. Problems not mentioned herein will become clear to those skilled in the art from the description below.

상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 박막 트랜지스터는 하부 기판을 포함한다. 하부 기판 상에는 드레인 전극이 위치한다. 드레인 전극은 제 1 영역 및 제 2 영역을 포함한다. 드레인 전극 상에는 하부 절연막이 위치한다. 하부 절연막은 드레인 전극 상에 위치하는 측면을 포함한다. 하부 절연막은 드레인 전극의 제 1 영역을 덮는다. 하부 절연막 상에는 소스 전극이 위치한다. 소스 전극은 드레인 전극과 이격된다. 소스 전극 상에는 반도체 패턴이 위치한다. 반도체 패턴은 하부 절연막의 측면을 따라 드레인 전극의 제 2 영역 상으로 연장한다. 반도체 패턴 상에는 게이트 절연막이 위치한다. 게이트 절연막 상에는 게이트 전극이 위치한다. 게이트 전극은 하부 절연막의 측면과 중첩한다.A thin film transistor according to the technical idea of the present invention to achieve the problem to be solved above includes a lower substrate. A drain electrode is located on the lower substrate. The drain electrode includes a first region and a second region. A lower insulating film is located on the drain electrode. The lower insulating film includes a side surface located on the drain electrode. The lower insulating film covers the first region of the drain electrode. A source electrode is located on the lower insulating film. The source electrode is spaced apart from the drain electrode. A semiconductor pattern is located on the source electrode. The semiconductor pattern extends along the side of the lower insulating film onto the second region of the drain electrode. A gate insulating film is located on the semiconductor pattern. A gate electrode is located on the gate insulating film. The gate electrode overlaps the side surface of the lower insulating film.

하부 절연막의 측면은 정 테이퍼를 가질 수 있다.A side surface of the lower insulating film may have a positive taper.

게이트 전극의 길이는 하부 절연막의 측면의 길이보다 길 수 있다.The length of the gate electrode may be longer than the length of the side of the lower insulating film.

반도체 패턴은 소스 전극과 직접 접촉하는 소스 영역, 드레인 전극의 제 2 영역과 직접 접촉하는 드레인 영역 및 소스 영역과 드레인 영역 사이에 위치하는 채널 영역을 포함할 수 있다. 채널 영역은 하부 절연막의 측면 상에 위치할 수 있다.The semiconductor pattern may include a source region in direct contact with the source electrode, a drain region in direct contact with the second region of the drain electrode, and a channel region located between the source region and the drain region. The channel region may be located on the side of the lower insulating film.

드레인 전극은 소스 전극과 다른 물질을 포함할 수 있다.The drain electrode may include a different material from the source electrode.

드레인 전극의 반사율은 소스 전극의 반사율보다 클 수 있다.The reflectance of the drain electrode may be greater than the reflectance of the source electrode.

상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 박막 트랜지스터를 포함한다. 박막 트랜지스터는 드레인 전극, 하부 절연막, 소스 전극, 반도체 패턴, 게이트 절연막 및 게이트 전극을 포함한다. 하부 절연막은 드레인 전극의 제 1 영역을 덮는다. 소스 전극은 하부 절연막 상에 위치한다. 반도체 패턴은 드레인 전극과 소스 전극 사이에서 하부 절연막을 따라 연장한다. 게이트 절연막은 반도체 패턴 상에 위치한다. 게이트 전극은 게이트 절연막 상에 위치한다. 게이트 전극은 드레인 전극의 제 1 영역과 중첩한다. 박막 트랜지스터 상에는 오버 코트층이 위치한다. 오버 코트층은 상부 컨택홀을 포함한다. 상부 컨택홀은 하부 절연막에 의해 노출된 드레인 전극의 제 2 영역과 중첩한다. 오버 코트층 상에는 하부 전극이 위치한다. 하부 전극은 상부 컨택홀을 통해 드레인 전극과 연결된다.A display device according to the technical idea of the present invention to achieve the problem to be solved includes a thin film transistor. A thin film transistor includes a drain electrode, a lower insulating film, a source electrode, a semiconductor pattern, a gate insulating film, and a gate electrode. The lower insulating film covers the first region of the drain electrode. The source electrode is located on the lower insulating film. The semiconductor pattern extends along the lower insulating film between the drain electrode and the source electrode. The gate insulating film is located on the semiconductor pattern. The gate electrode is located on the gate insulating film. The gate electrode overlaps the first region of the drain electrode. An overcoat layer is located on the thin film transistor. The overcoat layer includes an upper contact hole. The upper contact hole overlaps the second region of the drain electrode exposed by the lower insulating film. A lower electrode is located on the overcoat layer. The lower electrode is connected to the drain electrode through the upper contact hole.

박막 트랜지스터와 오버 코트층 사이에는 하부 보호막이 위치할 수 있다. 하부 보호막은 상부 컨택홀과 중첩하는 하부 컨택홀을 포함할 수 있다.A lower protective film may be positioned between the thin film transistor and the overcoat layer. The lower protective film may include a lower contact hole that overlaps the upper contact hole.

게이트 절연막을 관통하는 중간 전극을 더 포함할 수 있다. 중간 전극은 하부 전극을 드레인 전극의 제 2 영역과 전기적으로 연결할 수 있다.It may further include an intermediate electrode penetrating the gate insulating film. The middle electrode may electrically connect the lower electrode to the second region of the drain electrode.

중간 전극은 게이트 전극과 동일한 물질을 포함할 수 있다.The intermediate electrode may include the same material as the gate electrode.

게이트 절연막은 게이트 관통홀을 포함할 수 있다. 중간 전극은 게이트 관통홀 내로 연장할 수 있다.The gate insulating film may include a gate through hole. The intermediate electrode may extend into the gate through-hole.

게이트 관통홀은 반도체 패턴과 이격될 수 있다.The gate through-hole may be spaced apart from the semiconductor pattern.

게이트 관통홀은 상부 관통홀과 중첩할 수 있다.The gate through hole may overlap the upper through hole.

하부 전극의 가장 자리는 뱅크 절연막에 의해 덮일 수 있다. 뱅크 절연막에 의해 노출된 하부 전극의 표면 상에는 발광층이 위치할 수 있다. 발광층 상에는 상부 전극이 위치할 수 있다.The edge of the lower electrode may be covered by a bank insulating film. A light emitting layer may be located on the surface of the lower electrode exposed by the bank insulating film. An upper electrode may be located on the light emitting layer.

본 발명의 기술적 사상에 따른 박막 트랜지스터 및 이를 포함하는 디스플레이 장치는 반도체 패턴이 게이트 전극보다 작은 길이의 채널 영역을 포함할 수 있다. 이에 따라 본 발명의 기술적 사상에 따른 박막 트랜지스터 및 이를 포함하는 디스플레이 장치에서는 게이트 전극의 저항 증가 없이, 동작 특성이 향상될 수 있다. 따라서, 본 발명의 기술적 사상에 따른 박막 트랜지스터 및 이를 포함하는 디스플레이 장치에서는 집적도 및 발광 효율이 향상될 수 있다.In a thin film transistor according to the technical idea of the present invention and a display device including the same, the semiconductor pattern may include a channel region whose length is smaller than that of the gate electrode. Accordingly, in the thin film transistor according to the technical idea of the present invention and the display device including the same, the operating characteristics can be improved without increasing the resistance of the gate electrode. Therefore, in the thin film transistor and the display device including the same according to the technical idea of the present invention, integration and luminous efficiency can be improved.

도 1a는 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 1b는 도 1a의 P 영역을 확대한 도면이다.
도 2 내지 12는 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법을 순차적으로 나타낸 도면들이다.Figure 1A is a diagram schematically showing a display device according to an embodiment of the present invention.
FIG. 1B is an enlarged view of area P in FIG. 1A.
2 to 12 are diagrams sequentially showing a method of forming a display device according to an embodiment of the present invention.

본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.Details regarding the above-mentioned purpose, technical configuration, and effects thereof of the present invention will be more clearly understood through the following detailed description with reference to the drawings showing embodiments of the present invention. Here, since the embodiments of the present invention are provided so that the technical idea of the present invention can be sufficiently conveyed to those skilled in the art, the present invention may be embodied in other forms so as not to be limited to the embodiments described below.

또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.In addition, parts indicated with the same reference numerals throughout the specification refer to the same components, and the length and thickness of a layer or region in the drawings may be exaggerated for convenience. Additionally, when a first component is described as being “on” a second component, it does not only mean that the first component is located above and in direct contact with the second component, but also that the first component and the It also includes cases where a third component is located between second components.

여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.Here, the terms first, second, etc. are used to describe various components and are used for the purpose of distinguishing one component from other components. However, without departing from the technical spirit of the present invention, the first component and the second component may be arbitrarily named according to the convenience of those skilled in the art.

본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다"　또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the specification of the present invention are only used to describe specific embodiments and are not intended to limit the present invention. For example, an element expressed in the singular includes plural elements unless the context clearly indicates only the singular. In addition, in the specification of the present invention, terms such as "comprise" or "have" are intended to designate the presence of features, numbers, steps, operations, components, parts, or a combination thereof described in the specification, but are intended to indicate the presence of one or It should be understood that this does not preclude the existence or addition of other features, numbers, steps, operations, components, parts, or combinations thereof.

덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Additionally, unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as generally understood by a person of ordinary skill in the technical field to which the present invention pertains. Terms defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and unless clearly defined in the specification of the present invention, they should not be taken in an idealistic or excessively formal sense. It is not interpreted.

(실시 예)(Example)

도 1a는 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다. 도 1b는 도 1a의 P 영역을 확대한 도면이다.Figure 1A is a diagram schematically showing a display device according to an embodiment of the present invention. FIG. 1B is an enlarged view of area P in FIG. 1A.

도 1a 및 1b를 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100), 박막 트랜지스터(200) 및 발광 구조물(500)을 포함할 수 있다.Referring to FIGS. 1A and 1B , a display device according to an embodiment of the present invention may include a lower substrate 100, a thin film transistor 200, and a light emitting structure 500.

상기 하부 기판(100)은 상기 박막 트랜지스터(200) 및 상기 발광 구조물(500)을 지지할 수 있다. 상기 하부 기판(100)은 절연성 물질을 포함할 수 있다. 상기 하부 기판(100)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 하부 기판(100)은 유리 또는 플라스틱을 포함할 수 있다.The lower substrate 100 may support the thin film transistor 200 and the light emitting structure 500. The lower substrate 100 may include an insulating material. The lower substrate 100 may include a transparent material. For example, the lower substrate 100 may include glass or plastic.

상기 박막 트랜지스터(200)는 상기 하부 기판(100) 상에 위치할 수 있다. 예를 들어, 상기 박막 트랜지스터(200)는 드레인 전극(210), 하부 절연막(220), 소스 전극(230), 반도체 패턴(240), 게이트 절연막(250) 및 게이트 전극(260)을 포함할 수 있다.The thin film transistor 200 may be located on the lower substrate 100. For example, the thin film transistor 200 may include a drain electrode 210, a lower insulating film 220, a source electrode 230, a semiconductor pattern 240, a gate insulating film 250, and a gate electrode 260. there is.

상기 드레인 전극(210)은 상기 하부 기판(100)에 가까이 위치할 수 있다. 예를 들어, 상기 드레인 전극(210)은 상기 하부 기판(100)과 직접 접촉할 수 있다. 상기 드레인 전극(210)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 드레인 전극(210)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속을 포함할 수 있다. 상기 드레인 전극(210)은 차광 물질을 포함할 수 있다. 예를 들어, 상기 드레인 전극(210)은 반사율이 높은 물질을 포함할 수 있다. 상기 드레인 전극(210)은 다중층 구조일 수 있다.The drain electrode 210 may be located close to the lower substrate 100. For example, the drain electrode 210 may directly contact the lower substrate 100. The drain electrode 210 may include a conductive material. For example, the drain electrode 210 may include a metal such as aluminum (Al), copper (Cu), titanium (Ti), molybdenum (Mo), or tungsten (W). The drain electrode 210 may include a light blocking material. For example, the drain electrode 210 may include a material with high reflectivity. The drain electrode 210 may have a multi-layer structure.

상기 하부 절연막(220)은 상기 드레인 전극(210)의 일부 영역과 중첩할 수 있다. 예를 들어, 상기 드레인 전극(210)은 상기 하부 절연막(220)과 중첩하는 제 1 영역(211) 및 상기 하부 절연막(220)에 의해 노출되는 제 2 영역(212)을 포함할 수 있다. 상기 하부 절연막(220)은 상기 드레인 전극(210) 상에 위치하는 측면(220S)을 포함할 수 있다. 상기 하부 절연막(220)의 상기 측면(220S)은 정 테이퍼를 가질 수 있다. 예를 들어, 상기 하부 절연막(220)의 상기 측면(220S)은 상기 드레인 전극(210)으로부터 멀어질수록 상기 드레인 전극(210)의 상기 제 1 영역(211)의 외측 방향으로 이동하는 곡면 형상일 수 있다.The lower insulating film 220 may overlap a portion of the drain electrode 210. For example, the drain electrode 210 may include a first region 211 overlapping the lower insulating film 220 and a second region 212 exposed by the lower insulating film 220. The lower insulating film 220 may include a side surface 220S located on the drain electrode 210. The side surface 220S of the lower insulating film 220 may have a positive taper. For example, the side surface 220S of the lower insulating film 220 may have a curved shape that moves outward from the first region 211 of the drain electrode 210 as it moves away from the drain electrode 210. You can.

상기 하부 절연막(220)은 상기 드레인 전극(210)의 외측 방향으로 연장할 수 있다. 예를 들어, 상기 드레인 전극(210)의 상기 제 1 영역(211)에 가까이 위치하는 상기 하부 기판(100)은 상기 하부 절연막(220)에 의해 덮일 수 있다. 상기 하부 절연막(220)은 상기 드레인 전극(210)의 상기 제 1 영역(211)의 외측에서 상기 하부 기판(100)과 직접 접촉할 수 있다.The lower insulating film 220 may extend outward from the drain electrode 210 . For example, the lower substrate 100 located close to the first region 211 of the drain electrode 210 may be covered by the lower insulating film 220. The lower insulating film 220 may directly contact the lower substrate 100 outside the first region 211 of the drain electrode 210.

상기 하부 절연막(220)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 절연막(220)은 실리콘 산화물을 포함할 수 있다.The lower insulating film 220 may include an insulating material. For example, the lower insulating layer 220 may include silicon oxide.

상기 소스 전극(230)은 상기 하부 절연막(220) 상에 위치할 수 있다. 상기 소스 전극(230)은 상기 드레인 전극(210)과 이격될 수 있다. 예를 들어, 상기 소스 전극(230)의 측면은 상기 하부 기판(100)과 대향하는 상기 하부 절연막(220)의 상부면 상에 위치할 수 있다.The source electrode 230 may be located on the lower insulating film 220. The source electrode 230 may be spaced apart from the drain electrode 210. For example, the side of the source electrode 230 may be located on the upper surface of the lower insulating film 220 facing the lower substrate 100.

상기 소스 전극(230)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(230)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속을 포함할 수 있다. 상기 소스 전극(230)은 상기 드레인 전극(210)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 소스 전극(230)의 반사율은 상기 드레인 전극(210)의 반사율보다 낮을 수 있다. 상기 소스 전극(230)은 다중층 구조일 수 있다. 상기 소스 전극(230)의 구조는 상기 드레인 전극(210)의 구조와 다를 수 있다.The source electrode 230 may include a conductive material. For example, the source electrode 230 may include a metal such as aluminum (Al), copper (Cu), titanium (Ti), molybdenum (Mo), or tungsten (W). The source electrode 230 may include a material different from that of the drain electrode 210. For example, the reflectance of the source electrode 230 may be lower than the reflectance of the drain electrode 210. The source electrode 230 may have a multi-layer structure. The structure of the source electrode 230 may be different from the structure of the drain electrode 210.

상기 반도체 패턴(240)은 상기 하부 절연막(220)의 상기 측면(220S) 상에 위치할 수 있다. 상기 반도체 패턴(240)은 상기 하부 절연막(220)을 따라 연장할 수 있다. 상기 반도체 패턴(240)은 상기 드레인 전극(210) 및 상기 소스 전극(240)과 전기적으로 연결될 수 있다. 예를 들어, 상기 반도체 패턴(240)은 상기 소스 전극(240)과 연결되는 소스 영역(241) 및 상기 드레인 전극(210)의 상기 제 2 영역(212)과 연결되는 드레인 영역(242)을 포함할 수 있다. 상기 반도체 패턴(240)의 상기 소스 영역(241)은 상기 소스 전극(230) 상으로 연장할 수 있다. 예를 들어, 상기 반도체 패턴(240)의 상기 소스 영역(241)은 상기 소스 전극(230)과 직접 접촉할 수 있다. 상기 반도체 패턴(240)의 상기 드레인 영역(242)은 상기 드레인 전극(210)의 상기 제 2 영역(212) 상으로 연장할 수 있다. 예를 들어, 상기 반도체 패턴(240)의 상기 드레인 영역(242)은 상기 드레인 전극(210)의 상기 제 2 영역(212)과 직접 접촉할 수 있다.The semiconductor pattern 240 may be located on the side surface 220S of the lower insulating layer 220. The semiconductor pattern 240 may extend along the lower insulating layer 220 . The semiconductor pattern 240 may be electrically connected to the drain electrode 210 and the source electrode 240. For example, the semiconductor pattern 240 includes a source region 241 connected to the source electrode 240 and a drain region 242 connected to the second region 212 of the drain electrode 210. can do. The source region 241 of the semiconductor pattern 240 may extend onto the source electrode 230 . For example, the source region 241 of the semiconductor pattern 240 may directly contact the source electrode 230. The drain region 242 of the semiconductor pattern 240 may extend onto the second region 212 of the drain electrode 210. For example, the drain region 242 of the semiconductor pattern 240 may directly contact the second region 212 of the drain electrode 210.

상기 반도체 패턴(240)에서 상기 소스 영역(241)과 상기 드레인 영역(242) 사이는 채널 영역(243)으로 정의될 수 있다. 예를 들어, 상기 반도체 패턴(240)의 상기 채널 영역(243)은 상기 하부 절연막(220)의 상기 측면(220S) 상에 위치할 수 있다. 상기 반도체 패턴(240)의 상기 채널 영역(243)은 상기 하부 절연막(220)과 직접 접촉할 수 있다. 예를 들어, 상기 반도체 패턴(240)의 상기 채널 영역(243)의 형상은 상기 하부 절연막(220)의 상기 측면(220S)의 형상과 동일할 수 있다. 상기 드레인 전극(210)의 상기 제 1 영역(211)은 상기 반도체 패턴(240)의 상기 채널 영역(243)과 중첩할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 드레인 전극(210)에 의해 하부 기판(100)을 통해 반도체 패턴(240) 방향으로 진행하는 외광이 차단될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 별도의 차광 패턴(light shiding pattern)의 형성 없이, 외광에 의한 박막 트랜지스터(200)의 특성 변화가 방지될 수 있다.The area between the source region 241 and the drain region 242 in the semiconductor pattern 240 may be defined as a channel region 243. For example, the channel region 243 of the semiconductor pattern 240 may be located on the side surface 220S of the lower insulating layer 220. The channel region 243 of the semiconductor pattern 240 may directly contact the lower insulating layer 220. For example, the shape of the channel region 243 of the semiconductor pattern 240 may be the same as the shape of the side surface 220S of the lower insulating layer 220. The first region 211 of the drain electrode 210 may overlap the channel region 243 of the semiconductor pattern 240. Accordingly, in the display device according to an embodiment of the present invention, external light traveling through the lower substrate 100 toward the semiconductor pattern 240 may be blocked by the drain electrode 210. Therefore, in the display device according to an embodiment of the present invention, a change in the characteristics of the thin film transistor 200 due to external light can be prevented without forming a separate light shading pattern.

상기 반도체 패턴(240)에서 상기 채널 영역(243)의 전도율(conductivity)은 상기 소스 영역(241)의 전도율 및 상기 드레인 영역(243)의 전도율보다 낮을 수 있다. 예를 들어, 상기 반도체 패턴(240)의 상기 소스 영역(241) 및 상기 드레인 영역(243)은 도전형 불순물을 포함할 수 있다.In the semiconductor pattern 240, the conductivity of the channel region 243 may be lower than the conductivity of the source region 241 and the conductivity of the drain region 243. For example, the source region 241 and the drain region 243 of the semiconductor pattern 240 may include conductive impurities.

상기 반도체 패턴(240)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(240)은 비정질 실리콘 또는 다결정 실리콘을 포함할 수 있다. 상기 반도체 패턴(240)은 산화물 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(240)은 IGZO를 포함할 수 있다.The semiconductor pattern 240 may include a semiconductor material. For example, the semiconductor pattern 240 may include amorphous silicon or polycrystalline silicon. The semiconductor pattern 240 may include an oxide semiconductor material. For example, the semiconductor pattern 240 may include IGZO.

상기 게이트 절연막(250)은 상기 반도체 패턴(240) 상에 위치할 수 있다. 상기 게이트 절연막(250)은 상기 반도체 패턴(240)의 외측 방향으로 연장할 수 있다. 예를 들어, 상기 반도체 패턴(240)은 상기 게이트 절연막(250)에 의해 덮일 수 있다. 상기 게이트 절연막(250)은 상기 반도체 패턴(240)에 의해 노출된 상기 드레인 전극(210)의 상기 제 2 영역(212) 및 상기 소스 전극(230) 상으로 연장할 수 있다. 예를 들어, 상기 게이트 절연막(250)은 상기 드레인 전극(210) 및 상기 소스 전극(230)의 외측 방향으로 연장할 수 있다.The gate insulating layer 250 may be located on the semiconductor pattern 240 . The gate insulating layer 250 may extend outward from the semiconductor pattern 240 . For example, the semiconductor pattern 240 may be covered by the gate insulating layer 250. The gate insulating layer 250 may extend onto the second region 212 and the source electrode 230 of the drain electrode 210 exposed by the semiconductor pattern 240 . For example, the gate insulating layer 250 may extend outward from the drain electrode 210 and the source electrode 230.

상기 게이트 절연막(250)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(250)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 게이트 절연막(250)은 다중층 구조일 수 있다. 상기 게이트 절연막(250)은 High-K 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(250)은 하프늄 산화물(HfO) 또는 티타늄 산화물(TiO)을 포함할 수 있다.The gate insulating layer 250 may include an insulating material. For example, the gate insulating layer 250 may include silicon oxide and/or silicon nitride. The gate insulating layer 250 may have a multi-layer structure. The gate insulating layer 250 may include a high-K material. For example, the gate insulating layer 250 may include hafnium oxide (HfO) or titanium oxide (TiO).

상기 게이트 전극(260)은 상기 게이트 절연막(250) 상에 위치할 수 있다. 상기 게이트 전극(260)은 상기 반도체 패턴(240)의 상기 채널 영역(243)과 중첩할 수 있다. 예를 들어, 상기 하부 절연막(220)의 상기 측면(220S)은 상기 게이트 전극(260)과 중첩할 수 있다.The gate electrode 260 may be located on the gate insulating film 250. The gate electrode 260 may overlap the channel region 243 of the semiconductor pattern 240. For example, the side surface 220S of the lower insulating film 220 may overlap the gate electrode 260.

상기 게이트 전극(260)의 길이는 상기 하부 절연막(220)의 상기 측면(220S)의 길이보다 길 수 있다. 예를 들어, 상기 게이트 전극(260)은 상기 반도체 패턴(240)의 상기 소스 영역(241) 및 상기 드레인 영역(242) 상으로 연장할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 반도체 패턴(240)의 채널 영역(243)의 길이가 게이트 전극(260)의 길이보다 작아질 수 있다. 따라서 본 발명의 실시 예에 따른 디스플레이 장치에서는 게이트 전극(260)의 저항 감소 없이, 박막 트랜지스터의 동작 특성이 향상될 수 있다.The length of the gate electrode 260 may be longer than the length of the side surface 220S of the lower insulating film 220. For example, the gate electrode 260 may extend onto the source region 241 and the drain region 242 of the semiconductor pattern 240. Accordingly, in the display device according to an embodiment of the present invention, the length of the channel region 243 of the semiconductor pattern 240 may be smaller than the length of the gate electrode 260. Therefore, in the display device according to an embodiment of the present invention, the operating characteristics of the thin film transistor can be improved without reducing the resistance of the gate electrode 260.

상기 게이트 전극(260)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 전극(260)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속을 포함할 수 있다. 상기 게이트 전극(260)은 상기 드레인 전극(210)과 다른 물질을 포함할 수 있다. 상기 소스 전극(230)은 상기 게이트 전극(260)과 다른 물질을 포함할 수 있다.The gate electrode 260 may include a conductive material. For example, the gate electrode 260 may include a metal such as aluminum (Al), copper (Cu), titanium (Ti), molybdenum (Mo), or tungsten (W). The gate electrode 260 may include a material different from that of the drain electrode 210. The source electrode 230 may include a material different from that of the gate electrode 260.

본 발명의 실시 예에 따른 디스플레이 장치는 드레인 전극(210)의 제 1 영역(211)을 덮는 하부 절연막(220)의 측면(220S)을 따라 반도체 패턴(240)이 연장하고, 게이트 전극(260)이 상기 하부 절연막(230)의 상기 측면(220S)과 중첩하므로, 상기 반도체 패턴(240)의 채널 영역(243)의 길이가 상기 하부 절연막(220)의 상기 측면(220S)의 길이와 비례할 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 반도체 패턴(240)의 채널 영역(243)의 길이가 게이트 전극(260)과 무관하게, 하부 절연막(220)의 측면(220S)의 길이에 의해 결정될 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 게이트 전극(260)의 길이 감소 없이, 채널 영역(243)의 길이가 감소될 수 있다. 또한, 본 발명의 실시 예에 따른 디스플레이 장치에서는 드레인 전극(210)의 제 1 영역(211)이 반도체 패턴(240)의 채널 영역(243)과 중첩하므로, 박막 트랜지스터(200)의 턴-오프 상태에서 누설 전류가 차단될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 박막 트랜지스터(200)의 동작 특성이 효과적으로 향상될 수 있다.In a display device according to an embodiment of the present invention, a semiconductor pattern 240 extends along the side 220S of the lower insulating film 220 covering the first region 211 of the drain electrode 210, and the gate electrode 260 Since it overlaps the side surface 220S of the lower insulating film 230, the length of the channel region 243 of the semiconductor pattern 240 may be proportional to the length of the side surface 220S of the lower insulating film 220. there is. That is, in the display device according to an embodiment of the present invention, the length of the channel region 243 of the semiconductor pattern 240 is determined by the length of the side surface 220S of the lower insulating film 220, regardless of the gate electrode 260. You can. Accordingly, in the display device according to an embodiment of the present invention, the length of the channel region 243 can be reduced without reducing the length of the gate electrode 260. In addition, in the display device according to an embodiment of the present invention, the first region 211 of the drain electrode 210 overlaps the channel region 243 of the semiconductor pattern 240, so the thin film transistor 200 is in a turn-off state. Leakage current can be blocked. Therefore, in the display device according to an embodiment of the present invention, the operating characteristics of the thin film transistor 200 can be effectively improved.

본 발명의 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200) 상에 위치하는 하부 보호막(130)을 더 포함할 수 있다. 상기 하부 보호막(130)은 외부의 수분 등이 박막 트랜지스터(200)로 침투하는 것을 방지할 수 있다. 상기 하부 보호막(130)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(130)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다. 상기 하부 보호막(130)은 다중층 구조일 수 있다.The display device according to an embodiment of the present invention may further include a lower protective film 130 located on the thin film transistor 200. The lower protective film 130 can prevent external moisture, etc. from penetrating into the thin film transistor 200. The lower protective film 130 may include an insulating material. For example, the lower protective layer 130 may include silicon oxide and/or silicon nitride. The lower protective film 130 may have a multi-layer structure.

상기 발광 구조물(500)은 상기 박막 트랜지스터(200) 상에 위치할 수 있다. 상기 하부 보호막(130)은 상기 박막 트랜지스터(200)와 상기 발광 구조물(500) 사이에 위치할 수 있다. 상기 발광 구조물(500)은 특정 색을 구현할 수 있다. 예를 들어, 상기 발광 구조물(500)은 순서대로 적층된 하부 전극(510), 발광층(520) 및 상부 전극(530)을 포함할 수 있다.The light emitting structure 500 may be located on the thin film transistor 200. The lower protective film 130 may be positioned between the thin film transistor 200 and the light emitting structure 500. The light emitting structure 500 may implement a specific color. For example, the light emitting structure 500 may include a lower electrode 510, a light emitting layer 520, and an upper electrode 530 stacked in that order.

본 발명의 실시 예에 따른 디스플레이 장치는 하부 보호막(130)과 발광 구조물(500) 사이에 위치하는 오버 코트층(140)을 더 포함할 수 있다. 상기 오버 코트층(140)은 상기 박막 트랜지스터(200)에 의한 단차를 제거할 수 있다. 예를 들어, 상기 하부 기판(100)과 대향하는 상기 오버 코트층(140)의 상부면은 평평한 평면(flat surface)일 수 있다. 상기 오버 코트층(140)의 상기 상부면은 상기 하부 기판(100)의 표면과 평행할 수 있다. 상기 오버 코트층(140)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 오버 코트층(140)은 유기 절연 물질을 포함할 수 있다.The display device according to an embodiment of the present invention may further include an overcoat layer 140 located between the lower protective film 130 and the light emitting structure 500. The overcoat layer 140 can remove steps caused by the thin film transistor 200. For example, the upper surface of the overcoat layer 140 facing the lower substrate 100 may be a flat surface. The upper surface of the overcoat layer 140 may be parallel to the surface of the lower substrate 100. The overcoat layer 140 may include an insulating material. For example, the overcoat layer 140 may include an organic insulating material.

상기 하부 전극(510)은 도전성 물질을 포함할 수 있다. 상기 하부 전극(510)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 하부 전극(510)은 ITO, IZO와 같은 투명 도전성 물질을 포함하는 투명 전극일 수 있다.The lower electrode 510 may include a conductive material. The lower electrode 510 may include a transparent material. For example, the lower electrode 510 may be a transparent electrode containing a transparent conductive material such as ITO or IZO.

상기 발광층(520)은 상기 하부 전극(510)과 상기 상부 전극(530) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 발광층(520)은 발광 물질을 포함하는 발광 물질층(Emitting Material Layer; EML)을 포함할 수 있다. 상기 발광 물질은 유기 발광 물질, 무기 발광 물질 또는 하이브리드 발광 물질을 포함할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 발광 물질의 발광층(520)을 포함하는 유기 발광 표시 장치일 수 있다.The light emitting layer 520 may generate light with a brightness corresponding to the voltage difference between the lower electrode 510 and the upper electrode 530. For example, the light-emitting layer 520 may include an emitting material layer (EML) containing a light-emitting material. The light-emitting material may include an organic light-emitting material, an inorganic light-emitting material, or a hybrid light-emitting material. For example, a display device according to an embodiment of the present invention may be an organic light emitting display device including a light emitting layer 520 made of an organic light emitting material.

상기 상부 전극(530)은 도전성 물질을 포함할 수 있다. 상기 상부 전극(530)은 상기 하부 전극(510)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 상부 전극(530)은 Al 및 Ag와 같은 반사율이 높은 금속을 포함할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치는 상기 발광층(520)에 의해 생성된 빛이 상기 하부 전극(510)을 통해 방출될 수 있다.The upper electrode 530 may include a conductive material. The upper electrode 530 may include a material different from that of the lower electrode 510. For example, the upper electrode 530 may include a metal with high reflectivity such as Al and Ag. Accordingly, in the display device according to an embodiment of the present invention, light generated by the light emitting layer 520 may be emitted through the lower electrode 510.

상기 발광 구조물(500)은 상기 박막 트랜지스터(200)에 의해 제어될 수 있다. 예를 들어, 상기 하부 전극(510)은 상기 박막 트랜지스터(200)의 상기 드레인 전극(210)과 전기적으로 연결될 수 있다. 상기 발광 구조물(500)은 상기 오버 코트층(140) 상에 위치할 수 있다. 예를 들어, 상기 게이트 절연막(250), 상기 하부 보호막(130) 및 상기 오버 코트층(140)은 각각 상기 드레인 전극(210)의 상기 제 2 영역(212)을 노출하기 위한 게이트 관통홀(250h), 하부 컨택홀(130h) 및 상부 컨택홀(140h)을 포함할 수 있다.The light emitting structure 500 may be controlled by the thin film transistor 200. For example, the lower electrode 510 may be electrically connected to the drain electrode 210 of the thin film transistor 200. The light emitting structure 500 may be located on the overcoat layer 140. For example, the gate insulating film 250, the lower protective film 130, and the overcoat layer 140 each have a gate through hole 250h for exposing the second region 212 of the drain electrode 210. ), a lower contact hole (130h), and an upper contact hole (140h).

본 발명의 실시 예에 따른 디스플레이 장치는 하부 전극(510)이 드레인 전극(210)과 연결되되, 상기 드레인 전극(210)이 하부 기판(100)과 반도체 패턴(240)의 채널 영역(243) 사이로 연장할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치에서는 박막 트랜지스터(200)가 턴-온 상태에서 채널 영역(243)의 차광 효과가 향상될 수 있다.In the display device according to an embodiment of the present invention, the lower electrode 510 is connected to the drain electrode 210, and the drain electrode 210 is between the lower substrate 100 and the channel region 243 of the semiconductor pattern 240. It can be extended. Accordingly, in the display device according to an embodiment of the present invention, the light blocking effect of the channel region 243 can be improved when the thin film transistor 200 is turned on.

상기 게이트 절연막(250)의 상기 게이트 관통홀(250h)은 상기 드레인 전극(210)의 상기 제 2 영역(212)과 중첩할 수 있다. 상기 하부 전극(510)은 상기 게이트 관통홀(250h)을 통해 상기 드레인 전극(210)과 연결될 수 있다. 상기 게이트 관통홀(250h)은 상기 반도체 패턴(240)과 이격될 수 있다. 예를 들어, 상기 게이트 관통홀(250h)은 상기 드레인 전극(210)의 상기 제 2 영역(212)의 외측 가장 자리를 노출할 수 있다.The gate through-hole 250h of the gate insulating layer 250 may overlap the second region 212 of the drain electrode 210. The lower electrode 510 may be connected to the drain electrode 210 through the gate through-hole 250h. The gate through-hole 250h may be spaced apart from the semiconductor pattern 240. For example, the gate through-hole 250h may expose the outer edge of the second region 212 of the drain electrode 210.

본 발명의 실시 예에 따른 디스플레이 장치는 게이트 절연막(250)과 하부 보호막(130) 사이에 위치하는 중간 전극(300)을 더 포함할 수 있다. 상기 중간 전극(300)은 상기 하부 전극(510)을 상기 드레인 전극(210)과 전기적으로 연결할 수 있다. 예를 들어, 상기 중간 전극(300)은 상기 게이트 관통홀(250h) 내로 연장할 수 있다. 상기 중간 전극(300)은 상기 게이트 관통홀(250h) 내에서 상기 드레인 전극(210)과 직접 접촉할 수 있다.The display device according to an embodiment of the present invention may further include an intermediate electrode 300 located between the gate insulating film 250 and the lower protective film 130. The middle electrode 300 may electrically connect the lower electrode 510 to the drain electrode 210. For example, the intermediate electrode 300 may extend into the gate through-hole 250h. The intermediate electrode 300 may directly contact the drain electrode 210 within the gate through-hole 250h.

상기 중간 전극(300)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 중간 전극(300)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속을 포함할 수 있다. 상기 중간 전극(300)은 상기 게이트 전극(260)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 중간 전극(300)은 상기 게이트 전극(260)과 동일한 공정에 의해 형성될 수 있다.The intermediate electrode 300 may include a conductive material. For example, the intermediate electrode 300 may include a metal such as aluminum (Al), copper (Cu), titanium (Ti), molybdenum (Mo), or tungsten (W). The intermediate electrode 300 may include the same material as the gate electrode 260. For example, the intermediate electrode 300 may be formed through the same process as the gate electrode 260.

상기 하부 보호막(130)의 상기 하부 컨택홀(130h)은 상기 중간 전극(300)의 일부 영역을 노출할 수 있다. 예를 들어, 상기 하부 컨택홀(140h)은 상기 중간 전극(300)과 중첩할 수 있다. 예를 들어, 상기 하부 컨택홀(140h)은 상기 게이트 관통홀(250h)과 중첩할 수 있다.The lower contact hole 130h of the lower protective film 130 may expose a partial area of the intermediate electrode 300. For example, the lower contact hole 140h may overlap the middle electrode 300. For example, the lower contact hole 140h may overlap the gate through hole 250h.

상기 오버 코트층(140)의 상기 상부 컨택홀(140h)은 상기 하부 컨택홀(130h) 내에 위치하는 상기 중간 전극(300)의 일부 영역을 노출할 수 있다. 예를 들어, 상기 상부 컨택홀(140h)은 상기 하부 컨택홀(130h)과 중첩할 수 있다.The upper contact hole 140h of the overcoat layer 140 may expose a partial area of the intermediate electrode 300 located within the lower contact hole 130h. For example, the upper contact hole 140h may overlap the lower contact hole 130h.

본 발명의 실시 예에 따른 디스플레이 장치는 인접한 발광 구조물들(500) 사이를 절연하기 위한 뱅크 절연막(150)을 더 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 각 발광 구조물(500)의 하부 전극(510)의 가장 자리를 덮을 수 있다. 상기 발광층(520) 및 상기 상부 전극(530)은 상기 뱅크 절연막(150)에 의해 노출된 상기 하부 전극(510)의 표면 상에 적층될 수 있다. 상기 뱅크 절연막(150)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 유기 절연 물질을 포함할 수 있다. 상기 오버 코트층(140)은 상기 뱅크 절연막(150)과 다른 물질을 포함할 수 있다.A display device according to an embodiment of the present invention may further include a bank insulating film 150 to insulate between adjacent light emitting structures 500. For example, the bank insulating film 150 may cover the edge of the lower electrode 510 of each light emitting structure 500. The light emitting layer 520 and the upper electrode 530 may be stacked on the surface of the lower electrode 510 exposed by the bank insulating film 150. The bank insulating layer 150 may include an insulating material. For example, the bank insulating layer 150 may include an organic insulating material. The overcoat layer 140 may include a material different from that of the bank insulating layer 150.

본 발명의 실시 예에 따른 디스플레이 장치는 하부 기판(100)과 대향하는 상부 기판(600)을 더 포함할 수 있다. 상기 상부 기판(600)은 상기 하부 기판(100)과 중첩할 수 있다. 예를 들어, 상기 상부 기판(600)은 상기 발광 구조물(500) 상에 위치할 수 있다. 상기 상부 기판(600)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 상부 기판(600)은 유리 또는 플라스틱을 포함할 수 있다. 상기 상부 기판(600)은 일정 이상의 경도를 가질 수 있다. 예를 들어, 상기 상부 기판(600)은 알루미늄(Al)과 같은 금속을 포함할 수 있다.The display device according to an embodiment of the present invention may further include an upper substrate 600 facing the lower substrate 100. The upper substrate 600 may overlap the lower substrate 100. For example, the upper substrate 600 may be located on the light emitting structure 500. The upper substrate 600 may include an insulating material. For example, the upper substrate 600 may include glass or plastic. The upper substrate 600 may have a hardness above a certain level. For example, the upper substrate 600 may include a metal such as aluminum (Al).

본 발명의 실시 예에 따른 디스플레이 장치는 인접한 발광 구조물들(500)이 동일한 색을 구현할 수 있다. 예를 들어, 인접한 발광 구조물들(500)은 백색 발광층(520)을 포함할 수 있다. 본 발명의 실시 예에 따른 디스플레이 장치는 컬러 필터(400)를 더 포함할 수 있다. 상기 컬러 필터(400)는 상기 하부 보호막(130)과 상기 오버 코트층(140) 사이에 위치할 수 있다. 상기 컬러 필터(400)는 상기 박막 트랜지스터(200)와 이격될 수 있다. 예를 들어, 상기 컬러 필터(400)는 상기 뱅크 절연막(150)에 의해 노출된 상기 하부 전극(510)의 일부 영역과 중첩할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치는 동일한 색을 구현하는 발광 구조물(500)이 위치하는 화소 영역이 서로 다른 색을 나타낼 수 있다.In a display device according to an embodiment of the present invention, adjacent light emitting structures 500 may implement the same color. For example, adjacent light emitting structures 500 may include a white light emitting layer 520 . A display device according to an embodiment of the present invention may further include a color filter 400. The color filter 400 may be positioned between the lower protective film 130 and the overcoat layer 140. The color filter 400 may be spaced apart from the thin film transistor 200. For example, the color filter 400 may overlap a portion of the lower electrode 510 exposed by the bank insulating film 150. Accordingly, the display device according to an embodiment of the present invention may display different colors in pixel areas where the light-emitting structure 500 implementing the same color is located.

본 발명의 실시 예에 따른 유기 발광 표시 장치는 하부 기판(100)과 상부 기판(600) 사이를 채우는 충진제(700)를 더 포함할 수 있다. 예를 들어, 상기 충진제(700)는 상기 발광 구조물(500)과 상기 상부 기판(600) 사이에 위치할 수 있다. 상기 충진제(700)는 외부 충격에 의한 상기 발광 구조물(500)의 손상을 방지할 수 있다. 상기 충진제(700)는 절연성 물질을 포함할 수 있다. 예를 들어, 상기 충진제(700)는 열 경화성 수지를 포함할 수 있다.The organic light emitting display device according to an embodiment of the present invention may further include a filler 700 that fills the space between the lower substrate 100 and the upper substrate 600. For example, the filler 700 may be located between the light emitting structure 500 and the upper substrate 600. The filler 700 can prevent damage to the light emitting structure 500 due to external shock. The filler 700 may include an insulating material. For example, the filler 700 may include a thermosetting resin.

본 발명의 실시 예에 따른 유기 발광 표시 장치는 발광 구조물(500)이 충진제(700)와 직접 접촉하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 유기 발광 표시 장치는 발광 구조물(500)과 충진제(700) 사이에 위치하는 상부 보호막을 더 포함할 수 있다. 상기 상부 보호막은 외부 수분 등이 상기 발광 구조물(500)로 침투하는 것을 방지할 수 있다. 상기 상부 보호막은 다중층 구조일 포함할 수 있다. 예를 들어, 상기 상부 보호막은 무기 물질을 포함하는 무기막 및 유기 물질을 포함하는 유기막이 적층된 구조일 수 있다.The organic light emitting display device according to an embodiment of the present invention is described in that the light emitting structure 500 is in direct contact with the filler 700. However, the organic light emitting display device according to another embodiment of the present invention may further include an upper protective film positioned between the light emitting structure 500 and the filler 700. The upper protective film can prevent external moisture, etc. from penetrating into the light emitting structure 500. The upper protective film may include a multi-layer structure. For example, the upper protective layer may have a structure in which an inorganic layer containing an inorganic material and an organic layer containing an organic material are stacked.

결과적으로 본 발명의 실시 예에 따른 디스플레이 장치는 드레인 전극(210)의 제 1 영역(211)을 덮는 하부 절연막(220)의 측면(220S)을 이용하여 반도체 패턴(240)의 채널 영역(243)을 정의함으로써, 게이트 전극(260)의 저항 증가 없이, 박막 트랜지스터(200)의 동작 특성을 향상할 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 채널 영역(243)의 감소에 의해 집적도가 향상되고, 발광 면적이 증가함과 동시에 박막 트랜지스터의 동작 특성이 향상되어 발광 효율이 향상될 수 있다.As a result, the display device according to the embodiment of the present invention forms the channel region 243 of the semiconductor pattern 240 using the side surface 220S of the lower insulating film 220 covering the first region 211 of the drain electrode 210. By defining , the operating characteristics of the thin film transistor 200 can be improved without increasing the resistance of the gate electrode 260. Therefore, in the display device according to an embodiment of the present invention, the integration degree can be improved by reducing the channel area 243, the light emitting area can be increased, and the operating characteristics of the thin film transistor can be improved, thereby improving light emission efficiency.

본 발명의 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200)의 드레인 전극(210)이 발광 구조물(500)의 하부 전극(510)과 연결되는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200)의 드레인 전극(210) 상에 다양한 자체 발광형 소자 또는 투과율 가변 소자가 위치할 수 있다. 예를 들어, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 박막 트랜지스터(200)의 드레인 전극(210)과 연결된 하부 전극(510) 상에 액정층이 위치하는 액정 표시 장치일 수 있다.A display device according to an embodiment of the present invention is described in which the drain electrode 210 of the thin film transistor 200 is connected to the lower electrode 510 of the light emitting structure 500. However, in a display device according to another embodiment of the present invention, various self-emitting devices or transmittance variable devices may be located on the drain electrode 210 of the thin film transistor 200. For example, a display device according to another embodiment of the present invention may be a liquid crystal display device in which a liquid crystal layer is located on the lower electrode 510 connected to the drain electrode 210 of the thin film transistor 200.

도 2 내지 도 12는 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법을 순차적으로 나타낸 도면이다.2 to 12 are diagrams sequentially showing a method of forming a display device according to an embodiment of the present invention.

도 1a, 1b 및 2 내지 12를 참조하여, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법을 설명한다. 먼저, 도 2에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 하부 기판(100) 상에 드레인 전극(210)을 형성하는 단계를 포함할 수 있다.1A, 1B, and 2 to 12, a method of forming a display device according to an embodiment of the present invention will be described. First, as shown in FIG. 2, the method of forming a display device according to an embodiment of the present invention may include forming a drain electrode 210 on the lower substrate 100.

상기 드레인 전극(210)을 형성하는 단계는 상기 하부 기판(100) 상에 도전성 물질을 증착하여 제 1 도전층을 형성하는 단계 및 상기 제 1 도전층을 패터닝하는 공정을 포함할 수 있다.Forming the drain electrode 210 may include forming a first conductive layer by depositing a conductive material on the lower substrate 100 and patterning the first conductive layer.

도 3에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 드레인 전극(210)이 형성된 상기 하부 기판(100) 상에 제 1 절연막(810) 및 제 2 도전층(820)을 순서대로 적층하는 단계를 포함할 수 있다.As shown in FIG. 3, the method of forming a display device according to an embodiment of the present invention includes forming a first insulating film 810 and a second conductive layer 820 on the lower substrate 100 on which the drain electrode 210 is formed. ) may include the step of stacking in order.

상기 제 1 절연막(810) 및 상기 제 2 도전층(820)을 순서대로 적층하는 단계는 상기 하부 기판(100) 상에 절연성 물질을 증착하여 상기 드레인 전극(210)을 덮는 상기 제 1 절연막(810)을 형성하는 단계 및 상기 제 1 절연막(810) 상에 도전성 물질을 증착하여 제 2 도전층(820)을 형성하는 단계를 포함할 수 있다.The step of sequentially stacking the first insulating film 810 and the second conductive layer 820 involves depositing an insulating material on the lower substrate 100 to form the first insulating film 810 covering the drain electrode 210. ) and forming a second conductive layer 820 by depositing a conductive material on the first insulating film 810.

도 4에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 제 2 도전층(820) 상에 마스크 패턴(910)을 형성하는 단계를 포함할 수 있다.As shown in FIG. 4 , the method of forming a display device according to an embodiment of the present invention may include forming a mask pattern 910 on the second conductive layer 820.

상기 마스크 패턴(910)은 상기 드레인 전극(210)의 일부 영역과 중첩할 수 있다. 예를 들어, 상기 드레인 전극(210)은 상기 마스크 패턴(910)과 중첩하는 제 1 영역(211) 및 상기 마스크 패턴(910)에 의해 노출되는 제 2 영역(212)을 포함할 수 있다.The mask pattern 910 may overlap a partial area of the drain electrode 210. For example, the drain electrode 210 may include a first area 211 overlapping the mask pattern 910 and a second area 212 exposed by the mask pattern 910.

도 5에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 마스크 패턴(910)을 이용하여 소스 전극(230)을 형성하는 단계를 포함할 수 있다.As shown in FIG. 5, a method of forming a display device according to an embodiment of the present invention may include forming a source electrode 230 using the mask pattern 910.

상기 소스 전극(230)을 형성하는 단계는 상기 마스크 패턴(910)을 이용하여 상기 제 2 도전층(820)을 식각하는 단계를 포함할 수 있다. 예를 들어, 상기 제 2 도전층(820)을 식각하는 단계는 습식 식각 공정을 포함할 수 있다. 상기 소스 전극(230)의 크기는 상기 마스크 패턴(910)의 크기보다 작을 수 있다. 예를 들어, 상기 소스 전극(230)의 측면은 상기 하부 기판(100)을 향한 상기 마스크 패턴(910)의 하부면 상에 위치할 수 있다.Forming the source electrode 230 may include etching the second conductive layer 820 using the mask pattern 910. For example, etching the second conductive layer 820 may include a wet etching process. The size of the source electrode 230 may be smaller than the size of the mask pattern 910. For example, the side of the source electrode 230 may be located on the lower surface of the mask pattern 910 facing the lower substrate 100.

도 6에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 마스크 패턴(910)을 이용하여 하부 절연막(220)을 형성하는 단계를 포함할 수 있다.As shown in FIG. 6 , the method of forming a display device according to an embodiment of the present invention may include forming a lower insulating film 220 using the mask pattern 910.

상기 하부 절연막(220)을 형성하는 단계는 상기 마스크 패턴(910)을 이용하여 상기 제 1 절연막(810)을 건식 식각하는 단계를 포함할 수 있다. 상기 하부 절연막(220)은 상기 드레인 전극(210)의 상기 제 1 영역(211)을 덮을 수 있다. 상기 하부 절연막(220)은 상기 드레인 전극(210) 상에 위치하는 측면(220S)을 포함할 수 있다. 상기 하부 절연막(220)의 상기 측면(220S)은 정 테이퍼를 가질 수 있다. 예를 들어, 상기 하부 절연막(220)의 상기 측면(220S)은 상기 드레인 전극(210)으로부터 멀어질수록 상기 드레인 전극(210)의 상기 제 1 영역(211)의 외측 방향으로 이동하는 곡면을 가질 수 있다.Forming the lower insulating layer 220 may include dry etching the first insulating layer 810 using the mask pattern 910. The lower insulating film 220 may cover the first region 211 of the drain electrode 210. The lower insulating film 220 may include a side surface 220S located on the drain electrode 210. The side surface 220S of the lower insulating film 220 may have a positive taper. For example, the side surface 220S of the lower insulating film 220 has a curved surface that moves outward from the first region 211 of the drain electrode 210 as it moves away from the drain electrode 210. You can.

상기 하부 절연막(220)은 상기 드레인 전극(210)의 상기 제 1 영역(211)의 외측에서 상기 하부 기판(100)과 상기 소스 전극(230) 사이로 연장할 수 있다. 상기 소스 전극(230)의 크기는 상기 하부 절연막(220)의 크기보다 작을 수 있다. 예를 들어, 상기 소스 전극(220)의 측면은 상기 하부 기판(100)과 대향하는 상기 하부 절연막(220)의 상부면 상에 위치할 수 있다.The lower insulating film 220 may extend between the lower substrate 100 and the source electrode 230 outside the first region 211 of the drain electrode 210. The size of the source electrode 230 may be smaller than the size of the lower insulating layer 220. For example, the side of the source electrode 220 may be located on the upper surface of the lower insulating film 220 facing the lower substrate 100.

도 7에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 드레인 전극(210), 상기 하부 절연막(220) 및 상기 소스 전극(230)이 형성된 상기 하부 기판(100) 상에 반도체 패턴(240)을 형성하는 단계를 포함할 수 있다.As shown in FIG. 7, the method of forming a display device according to an embodiment of the present invention is to form a structure on the lower substrate 100 on which the drain electrode 210, the lower insulating film 220, and the source electrode 230 are formed. may include forming a semiconductor pattern 240.

상기 반도체 패턴(240)을 형성하는 단계는 상기 하부 기판(100) 상에 상기 드레인 전극(210), 상기 하부 절연막(220) 및 상기 소스 전극(230)을 덮는 반도체 물질층을 형성하는 단계 및 상기 반도체 물질층을 패터닝하는 단계를 포함할 수 있다. 상기 반도체 패턴(240)은 상기 드레인 전극(210)과 상기 소스 전극(230) 사이에 형성될 수 있다. 예를 들어, 상기 반도체 패턴(240)은 상기 소스 전극(230)과 중첩하는 소스 영역(241), 상기 드레인 전극(210)의 상기 제 2 영역(212)과 중첩하는 드레인 영역(242) 및 상기 소스 영역(241) 및 상기 드레인 영역(242) 사이에 위치하는 채널 영역(243)을 포함할 수 있다. 상기 채널 영역(243)은 상기 하부 절연막(220)의 상기 측면(220S)과 중첩할 수 있다.Forming the semiconductor pattern 240 includes forming a semiconductor material layer covering the drain electrode 210, the lower insulating film 220, and the source electrode 230 on the lower substrate 100, and It may include patterning the semiconductor material layer. The semiconductor pattern 240 may be formed between the drain electrode 210 and the source electrode 230. For example, the semiconductor pattern 240 includes a source region 241 overlapping the source electrode 230, a drain region 242 overlapping the second region 212 of the drain electrode 210, and the It may include a channel region 243 located between the source region 241 and the drain region 242. The channel region 243 may overlap the side surface 220S of the lower insulating layer 220.

본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 드레인 전극(210) 및 소스 전극(230)이 형성된 상태에서 상기 드레인 전극(210)과 상기 소스 전극(230) 사이를 절연하는 하부 절연막(220)을 따라 연장하는 반도체 패턴(240)을 형성할 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서 상기 반도체 패턴(240)의 채널 영역(243)은 상기 하부 절연막(220)의 측면(220S)에 의해 결정될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서는 상기 반도체 패턴(240)의 상기 채널 영역(243)이 패터닝 공정의 해상도보다 작은 크기로 형성될 수 있다.The method of forming a display device according to an embodiment of the present invention includes forming a lower insulating film 220 that insulates between the drain electrode 210 and the source electrode 230 in a state in which the drain electrode 210 and the source electrode 230 are formed. A semiconductor pattern 240 extending along can be formed. Accordingly, in the method of forming a display device according to an embodiment of the present invention, the channel region 243 of the semiconductor pattern 240 may be determined by the side surface 220S of the lower insulating film 220. Therefore, in the method of forming a display device according to an embodiment of the present invention, the channel region 243 of the semiconductor pattern 240 may be formed in a size smaller than the resolution of the patterning process.

도 8에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 반도체 패턴(240) 상에 게이트 절연막(250)을 형성하는 단계를 포함할 수 있다.As shown in FIG. 8, a method of forming a display device according to an embodiment of the present invention may include forming a gate insulating layer 250 on the semiconductor pattern 240.

상기 게이트 절연막(250)을 형성하는 단계는 상기 반도체 패턴(240)에 의해 노출된 상기 드레인 전극(210)의 상기 제 2 영역(212)과 중첩하는 게이트 관통홀(250h)을 형성하는 단계를 포함할 수 있다. 예를 들어, 상기 게이트 절연막(250)을 형성하는 단계는 상기 반도체 패턴(240)이 형성된 상기 하부 기판(100) 상에 절연성 물질을 증착하여 제 2 절연막을 형성하는 단계 및 상기 제 2 절연막에 상기 게이트 관통홀(250h)을 형성하는 단계를 포함할 수 있다.Forming the gate insulating layer 250 includes forming a gate through hole 250h overlapping the second region 212 of the drain electrode 210 exposed by the semiconductor pattern 240. can do. For example, forming the gate insulating film 250 may include forming a second insulating film by depositing an insulating material on the lower substrate 100 on which the semiconductor pattern 240 is formed, and forming the second insulating film with the It may include forming a gate through hole 250h.

도 9에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 게이트 절연막(250) 상에 게이트 전극(260)을 형성하는 단계 및 상기 게이트 관통홀(250h) 내에 중간 전극(300)을 형성하는 단계를 포함할 수 있다.As shown in FIG. 9, the method of forming a display device according to an embodiment of the present invention includes forming a gate electrode 260 on the gate insulating film 250 and forming an intermediate electrode in the gate through hole 250h. 300) may include the step of forming.

상기 게이트 전극(260)은 상기 하부 절연막(220)의 상기 측면(220S)과 중첩할 수 있다. 상기 게이트 전극(260)은 상기 드레인 전극(210)의 상기 제 1 영역(211)과 중첩할 수 있다. 상기 게이트 전극(260)은 상기 반도체 패턴(240)의 상기 채널 영역(243)과 중첩할 수 있다. 상기 게이트 전극(260)은 상기 하부 절연막(220)의 상기 측면(220S)보다 길게 형성될 수 있다. 이에 따라 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서는 상기 게이트 전극(260)의 저항 감소 없이, 반도체 패턴(240)의 채널 영역(243)의 길이가 감소될 수 있다.The gate electrode 260 may overlap the side surface 220S of the lower insulating film 220. The gate electrode 260 may overlap the first region 211 of the drain electrode 210. The gate electrode 260 may overlap the channel region 243 of the semiconductor pattern 240. The gate electrode 260 may be formed to be longer than the side surface 220S of the lower insulating film 220. Accordingly, in the method of forming a display device according to an embodiment of the present invention, the length of the channel region 243 of the semiconductor pattern 240 can be reduced without reducing the resistance of the gate electrode 260.

상기 중간 전극(300)은 상기 게이트 전극(260)과 동시에 형성될 수 있다. 예를 들어, 상기 게이트 전극(260) 및 상기 중간 전극(300)을 형성하는 단계는 상기 게이트 관통홀(250h)을 포함하는 상기 게이트 절연막(250) 상에 도전성 물질을 증착하여 제 3 도전층을 형성하는 단계 및 상기 제 3 도전층을 패터닝하는 단계를 포함할 수 있다. 상기 중간 전극(300)은 상기 게이트 전극(260)과 동일한 물질로 형성될 수 있다.The intermediate electrode 300 may be formed simultaneously with the gate electrode 260. For example, the step of forming the gate electrode 260 and the intermediate electrode 300 includes depositing a conductive material on the gate insulating film 250 including the gate through hole 250h to form a third conductive layer. It may include forming and patterning the third conductive layer. The intermediate electrode 300 may be formed of the same material as the gate electrode 260.

상기 게이트 전극(260)을 형성하는 단계에 의해 박막 트랜지스터(200)가 완성될 수 있다. 예를 들어, 상기 박막 트랜지??(200)는 상기 드레인 전극(210), 상기 하부 절연막(220), 상기 소스 전극(230), 상기 반도체 패턴(240), 상기 게이트 절연막(250) 및 상기 게이트 전극(260)으로 구성될 수 있다.The thin film transistor 200 can be completed by forming the gate electrode 260. For example, the thin film transistor 200 includes the drain electrode 210, the lower insulating film 220, the source electrode 230, the semiconductor pattern 240, the gate insulating film 250, and the It may be composed of a gate electrode 260.

도 10에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 박막 트랜지스터(200) 및 중간 전극(300) 상에 하부 보호막(130)을 형성하는 단계 및 상기 하부 보호막(130) 상에 컬러 필터(400)를 형성하는 단계를 포함할 수 있다.As shown in FIG. 10, the method of forming a display device according to an embodiment of the present invention includes forming a lower protective film 130 on the thin film transistor 200 and the intermediate electrode 300, and the lower protective film 130. It may include forming a color filter 400 on the surface.

도 11에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 하부 보호막(130) 및 상기 컬러 필터(400) 상에 오버 코트층(140)을 형성하는 단계, 상기 오버 코트층(140)에 상부 컨택홀(140h)을 형성하는 단계 및 상기 하부 보호막(130)에 상기 상부 컨택홀(140h)과 중첩하는 하부 컨택홀(130h)을 형성하는 단계를 포함할 수 있다.As shown in FIG. 11, the method of forming a display device according to an embodiment of the present invention includes forming an overcoat layer 140 on the lower protective film 130 and the color filter 400, the overcoat It may include forming an upper contact hole 140h in the layer 140 and forming a lower contact hole 130h overlapping the upper contact hole 140h in the lower protective film 130.

상기 상부 컨택홀(140h)을 형성하는 공정 및 상기 하부 컨택홀(130h)을 형성하는 공정은 하나의 마스크 패턴으로 수행될 수 있다. 예를 들어, 상기 상부 컨택홀(140h)을 형성하는 공정 및 상기 하부 컨택홀(130h)을 형성하는 공정은 상기 오버 코트층(140) 상에 하프톤 마스크를 이용하여 가장 자리의 두께가 상대적으로 얇은 마스크 패턴을 형성하는 단계, 상기 마스크 패턴을 이용하여 상기 오버 코트층(140)을 관통하는 예비 상부 컨택홀 및 상기 하부 보호막(130)을 관통하는 하부 컨택홀(130h)을 형성하는 단계, 상기 마스크 패턴을 애싱하여 상대적으로 얇은 두께를 갖는 부분을 제거하는 단계 및 상기 애싱된 마스크 패턴을 이용하여 상부 컨택홀(140h)을 형성하는 단계를 포함할 수 있다.The process of forming the upper contact hole 140h and the process of forming the lower contact hole 130h may be performed using one mask pattern. For example, the process of forming the upper contact hole 140h and the process of forming the lower contact hole 130h use a halftone mask on the overcoat layer 140 so that the edge thickness is relatively small. Forming a thin mask pattern, using the mask pattern to form a preliminary upper contact hole penetrating the overcoat layer 140 and a lower contact hole 130h penetrating the lower protective film 130, It may include removing a portion having a relatively thin thickness by ashing the mask pattern and forming an upper contact hole 140h using the ashed mask pattern.

도 12에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 상기 상부 컨택홀(140h)을 포함하는 상기 오버 코트층(140) 상에 하부 전극(510), 발광층(520) 및 상부 전극(530)을 포함하는 발광 구조물(500) 및 뱅크 절연막(150)을 형성하는 단계를 포함할 수 있다.As shown in FIG. 12, the method of forming a display device according to an embodiment of the present invention includes forming a lower electrode 510 and a light emitting layer 520 on the overcoat layer 140 including the upper contact hole 140h. and forming a light emitting structure 500 including an upper electrode 530 and a bank insulating layer 150.

상기 하부 전극(510)은 상기 하부 컨택홀(130h) 및 상기 상부 컨택홀(140h)을 따라 연장하여 상기 중간 전극(300)과 연결될 수 있다. 상기 드레인 전극(210)은 상기 중간 전극(300)을 통해 상기 하부 전극(510)과 연결될 수 있다.The lower electrode 510 may extend along the lower contact hole 130h and the upper contact hole 140h and be connected to the middle electrode 300. The drain electrode 210 may be connected to the lower electrode 510 through the middle electrode 300.

도 1a 및 1b에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법은 발광 구조물(500) 상에 상부 기판(600)을 배치하는 단계 및 상기 하부 기판(100)과 상기 상부 기판(600) 사이를 충진제(700)로 채우는 단계를 포함할 수 있다.As shown in FIGS. 1A and 1B, the method of forming a display device according to an embodiment of the present invention includes the steps of disposing an upper substrate 600 on a light emitting structure 500, the lower substrate 100, and the upper substrate. It may include filling the space between (600) with filler (700).

결과적으로 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서는 게이트 전극(260)의 형성을 위한 패터닝 공정과 무관하게, 드레인 전극(210)의 제 1 영역(211)을 덮는 하부 절연막(220)의 측면(220S)을 이용하여 반도체 패턴(240)의 채널 영역(243)을 정의함으로써, 반도체 패턴(240)의 채널 영역(243)의 길이가 게이트 전극(260)의 형성을 위한 패터닝 공정의 영향을 받지 않을 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치의 형성 방법에서는 게이트 전극(260)의 저항 증가 없이, 박막 트랜지스터(200)의 동작 특성이 향상될 수 있다.As a result, in the method of forming a display device according to an embodiment of the present invention, regardless of the patterning process for forming the gate electrode 260, the lower insulating film 220 covering the first region 211 of the drain electrode 210 is formed. By defining the channel region 243 of the semiconductor pattern 240 using the side surface 220S, the length of the channel region 243 of the semiconductor pattern 240 is influenced by the patterning process for forming the gate electrode 260. You may not receive it. Therefore, in the method of forming a display device according to an embodiment of the present invention, the operating characteristics of the thin film transistor 200 can be improved without increasing the resistance of the gate electrode 260.

100 : 하부 기판 200 : 박막 트랜지스터
210 : 드레인 전극 220 : 하부 절연막
230 : 소스 전극 240 : 반도체 패턴
250 : 게이트 절연막 260 : 게이트 전극
300 : 중간 전극 400 : 컬러 필터
500 : 발광 구조물100: lower substrate 200: thin film transistor
210: drain electrode 220: lower insulating film
230: source electrode 240: semiconductor pattern
250: gate insulating film 260: gate electrode
300: middle electrode 400: color filter
500: Light-emitting structure

Claims (13)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 드레인 전극, 상기 드레인 전극의 제 1 영역을 덮는 하부 절연막, 상기 하부 절연막 상에 위치하는 소스 전극, 상기 드레인 전극과 상기 소스 전극 사이에서 상기 하부 절연막을 따라 연장하는 반도체 패턴, 반도체 패턴 상에 위치하는 게이트 절연막 및 상기 게이트 절연막 상에 위치하는 게이트 전극을 포함하는 박막 트랜지스터;
상기 박막 트랜지스터 상에 위치하고, 상기 하부 절연막에 의해 노출된 상기 드레인 전극의 제 2 영역과 중첩하는 상부 컨택홀을 포함하는 오버 코트층; 및
상기 오버 코트층 상에 위치하고, 상기 상부 컨택홀을 통해 상기 드레인 전극과 연결되는 하부 전극을 포함하되,
상기 게이트 전극은 상기 드레인 전극의 상기 제 1 영역과 중첩하고,
상기 게이트 절연막을 관통하고, 상기 하부 전극을 상기 드레인 전극의 상기 제 2 영역과 전기적으로 연결하는 중간 전극을 더 포함하고,
상기 중간 전극은 상기 게이트 전극과 동일한 층에 배치되고 상기 게이트 전극과 동일한 물질을 포함하는, 디스플레이 장치.A drain electrode, a lower insulating film covering the first region of the drain electrode, a source electrode located on the lower insulating film, a semiconductor pattern extending along the lower insulating film between the drain electrode and the source electrode, and located on the semiconductor pattern. A thin film transistor including a gate insulating film and a gate electrode located on the gate insulating film;
an overcoat layer located on the thin film transistor and including an upper contact hole overlapping a second region of the drain electrode exposed by the lower insulating film; and
A lower electrode located on the overcoat layer and connected to the drain electrode through the upper contact hole,
the gate electrode overlaps the first region of the drain electrode,
Further comprising an intermediate electrode penetrating the gate insulating film and electrically connecting the lower electrode to the second region of the drain electrode,
The display device wherein the intermediate electrode is disposed on the same layer as the gate electrode and includes the same material as the gate electrode. 제 7 항에 있어서,
상기 박막 트랜지스터와 상기 오버 코트층 사이에 위치하고, 상기 상부 컨택홀과 중첩하는 하부 컨택홀을 포함하는 하부 보호막을 더 포함하는 디스플레이 장치.According to claim 7,
The display device further includes a lower protective layer located between the thin film transistor and the overcoat layer and including a lower contact hole overlapping the upper contact hole. 삭제delete 삭제delete 제 7 항에 있어서,
상기 게이트 절연막은 상기 중간 전극이 연장하는 게이트 관통홀을 포함하되,
상기 게이트 관통홀은 상기 반도체 패턴과 이격되는 디스플레이 장치. According to claim 7,
The gate insulating film includes a gate through hole through which the intermediate electrode extends,
A display device wherein the gate through hole is spaced apart from the semiconductor pattern. 제 11 항에 있어서,
상기 게이트 관통홀은 상기 상부 컨택홀과 중첩하는 디스플레이 장치. According to claim 11,
A display device wherein the gate through hole overlaps the upper contact hole. 제 7 항에 있어서,
상기 하부 전극의 가장 자리를 덮는 뱅크 절연막;
상기 뱅크 절연막에 의해 노출된 상기 하부 전극의 표면 상에 위치하는 발광층; 및
상기 발광층 상에 위치하는 상부 전극을 더 포함하는 디스플레이 장치. According to claim 7,
a bank insulating film covering an edge of the lower electrode;
a light emitting layer located on the surface of the lower electrode exposed by the bank insulating film; and
A display device further comprising an upper electrode located on the light emitting layer.
KR1020160184366A 2016-12-30 2016-12-30 Thin Film Transistor and Display device having the same KR102663404B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160184366A KR102663404B1 (en) 2016-12-30 2016-12-30 Thin Film Transistor and Display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160184366A KR102663404B1 (en) 2016-12-30 2016-12-30 Thin Film Transistor and Display device having the same

Publications (2)

Publication Number Publication Date
KR20180079015A KR20180079015A (en) 2018-07-10
KR102663404B1 true KR102663404B1 (en) 2024-05-08

Family

ID=62915882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160184366A KR102663404B1 (en) 2016-12-30 2016-12-30 Thin Film Transistor and Display device having the same

Country Status (1)

Country Link
KR (1) KR102663404B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102609586B1 (en) * 2018-11-15 2023-12-06 한국전자통신연구원 Thin film transistor
KR102603688B1 (en) * 2018-11-28 2023-11-17 엘지디스플레이 주식회사 Vertical structure transistor and electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318407A (en) 2002-04-25 2003-11-07 Seiko Epson Corp Transistor, active element substrate, electro-optic device, electronic apparatus loading electro-optic device, method for forming transistor and method for manufacturing active element substrate
KR100645717B1 (en) * 2005-09-30 2006-11-14 삼성에스디아이 주식회사 Organic light emitting display device
JP2008277375A (en) 2007-04-26 2008-11-13 Sanyo Electric Co Ltd Field-effect transistor, and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001936A (en) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 Thin film transistor and manufacturing method thereof and thin film transistor array substrate and manufacturing method thereof using the same
KR100696491B1 (en) * 2005-02-07 2007-03-19 삼성에스디아이 주식회사 OTFT and OTFT-OLED
KR101243667B1 (en) * 2005-11-18 2013-03-18 엘지디스플레이 주식회사 Polysilicon liquid crystal display device and method for fabricating thereof
GB2455215B (en) * 2006-08-31 2009-09-30 Cambridge Display Tech Ltd Method for fabricating an organic electronic device
KR101579135B1 (en) * 2008-12-03 2015-12-22 삼성디스플레이 주식회사 Thin film transistor substrate and method of manufacturing the same
KR102045036B1 (en) * 2013-08-27 2019-11-14 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318407A (en) 2002-04-25 2003-11-07 Seiko Epson Corp Transistor, active element substrate, electro-optic device, electronic apparatus loading electro-optic device, method for forming transistor and method for manufacturing active element substrate
KR100645717B1 (en) * 2005-09-30 2006-11-14 삼성에스디아이 주식회사 Organic light emitting display device
JP2008277375A (en) 2007-04-26 2008-11-13 Sanyo Electric Co Ltd Field-effect transistor, and manufacturing method thereof

Also Published As

Publication number Publication date
KR20180079015A (en) 2018-07-10

Similar Documents

Publication Publication Date Title
JP6542864B2 (en) Display device comprising multiple insulating films located between two electrodes
CN106469746B (en) Organic light emitting display device and method of manufacturing the same
US10269879B2 (en) Display device having an auxiliary electrode
KR102516054B1 (en) Organic light emitting display apparatus and method for manufacturing the same
KR102397686B1 (en) Organic light emitting display device
TW201732400A (en) Display device and manufacturing method thereof
KR20170057911A (en) Display device and method of manufacturing display device
KR102666206B1 (en) Display device having a color filter
KR102649202B1 (en) Organic Light Emitting Display device having an organic light emitting layer extending a non-display area
KR20170139957A (en) Organic light emitting display device and method of manufacturing the same
KR20180062268A (en) Display device having an emitting structure
US10847594B2 (en) Organic light emitting display device
KR20190034902A (en) Display device having an auxiliary electrode
KR102663404B1 (en) Thin Film Transistor and Display device having the same
CN113972252B (en) Display panel and electronic device
KR102349246B1 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
KR20240005634A (en) Organic Light Emitting Display device having a bank insulating layer
KR20190048391A (en) Display device having a black matrix
KR20180061902A (en) Organic Light Emitting Display device having an emitting area and a transport area
KR102567323B1 (en) Display device having a light shielding pattern
KR102634180B1 (en) Display device having a light-emitting element on an over-coat layer, and Method for fabricating the same
KR20180079013A (en) Organic Light Emitting Display device having stacked emitting structures displaying difference color each other
KR20210004356A (en) Display device having an oxide semiconductor pattern
CN110993645A (en) Display panel, preparation method thereof and display device
KR102218944B1 (en) Organic light emitting diode display device and method for fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant