KR102659677B1 - 실리콘 카바이드 코팅된 베이스 기판들, 이들의 실리콘 카바이드 기판들, 및 이들의 방법들 - Google Patents

실리콘 카바이드 코팅된 베이스 기판들, 이들의 실리콘 카바이드 기판들, 및 이들의 방법들 Download PDF

Info

Publication number
KR102659677B1
KR102659677B1 KR1020237002510A KR20237002510A KR102659677B1 KR 102659677 B1 KR102659677 B1 KR 102659677B1 KR 1020237002510 A KR1020237002510 A KR 1020237002510A KR 20237002510 A KR20237002510 A KR 20237002510A KR 102659677 B1 KR102659677 B1 KR 102659677B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
sic
silicon
carbide layer
layer
Prior art date
Application number
KR1020237002510A
Other languages
English (en)
Other versions
KR20230027262A (ko
Inventor
옌 린 레오
신닝 루안
후이 첸
커크 앨런 피셔
숀 토마스
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Priority to KR1020247012792A priority Critical patent/KR20240055168A/ko
Publication of KR20230027262A publication Critical patent/KR20230027262A/ko
Application granted granted Critical
Publication of KR102659677B1 publication Critical patent/KR102659677B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 개시내용의 실시예들은 일반적으로, 실리콘 카바이드 코팅된 베이스 기판들, 이들의 실리콘 카바이드 기판들, 및 실리콘 카바이드 코팅된 베이스 기판들을 형성하기 위한 방법들에 관한 것이다. 일부 실시예들에서, 방법은, 베이스 기판 상에 제1 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체를 약 800℃ 내지 1,000℃ 미만의 제1 온도에서 프로세스 챔버에 도입하는 단계를 포함한다. 방법은, 제1 실리콘 카바이드 층 상에 제2 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체와 동일하거나 또는 상이한 제2 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제2 온도에서 프로세스 챔버에 도입하는 단계를 포함한다.

Description

실리콘 카바이드 코팅된 베이스 기판들, 이들의 실리콘 카바이드 기판들, 및 이들의 방법들
[0001] 본 개시내용의 실시예들은 일반적으로, 실리콘 카바이드 코팅된 기판들, 이들의 실리콘 카바이드 기판들, 및 실리콘 카바이드 코팅된 기판들을 형성하기 위한 방법들에 관한 것이다.
[0002] 종래의 실리콘 카바이드(SiC)(4H 또는 6H 결정화도를 가짐)은 승화에 의해 단결정질 SiC를 형성하는 Lely 방법으로 알려진 방법에 의해 제조된다. 그러나, 4H 또는 6H SiC를 형성하기 위한 승화는 매우 느린 프로세스이며, 엄청난 비용이 소요될 수 있다. 부가하여, Lely 방법을 사용하여 형성된 4H 또는 6H SiC는, 높은 저항률을 갖는 단결정질 SiC이다. 상이한 결정화도를 갖는 SiC를 형성하기 위한 방법들은 4H 또는 6H SiC를 형성하는 데 사용되는 방법들보다 훨씬 덜 탐구된다.
[0003] 그래파이트(graphite)는 SiC를 증착하기 위한 베이스 기판(base substrate)으로서 사용될 수 있다. 그래파이트는 기계적 강도를 제공하며, 이는 SiC 부품들 또는 SiC 기판들(이들은 반도체 프로세싱에서 사용될 수 있음)을 형성할 때 유리할 수 있다. 그러나, 그래파이트의 다공성으로 인해, SiC는 그래파이트의 기공들 내로 인터컬레이션(intercolation)할 수 있으며(기공들에 SiC "텐드릴(tendril)들"을 형성함), 이는 (SiC 기판 생산을 위한) 그래파이트로부터 SiC를 제거하는 것을 어렵게 만들고, 그래파이트 기판으로부터 제거될 때 형성되는 SiC 기판의 표면 거칠기를 촉진한다. 그래파이트에 단단히 결합된 SiC는 또한, 제거되면 SiC 기판에 작은 균열들을 형성할 수 있고, 그러한 균열들은 SiC 기판에 걸쳐 전파될 수 있다.
[0004] 부가하여, 그래파이트 상으로의 SiC 증착 이후 냉각 시에, 냉각된 SiC 및 그래파이트는 고온에서 냉각할 때 두 재료들이 서로 다른 레이트(rate)들로 수축하기 때문에 계면에서 큰 응력/변형률을 갖는다. 큰 응력/변형률은 (그래파이트로부터의 제거 시) SiC 기판의 뒤틀림(warpage)/휨(bow)을 야기할 수 있다. SiC와 그래파이트 사이의 격자 상수의 차이는 또한, 응력/변형률을 강조하거나 또는 약화시킬 수 있다.
[0005] SiC 기판들(이를테면, 다결정질 SiC 기판, 이를테면 웨이퍼들)을 형성하는 방법들이 필요하다.
[0006] 적어도 하나의 실시예에서, 방법은, 베이스 기판 상에 제1 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체를 약 800℃ 내지 1,000℃ 미만의 제1 온도에서 프로세스 챔버에 도입하는 단계를 포함한다. 방법은, 제1 실리콘 카바이드 층 상에 제2 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체와 동일하거나 또는 상이한 제2 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제2 온도에서 프로세스 챔버에 도입하는 단계를 포함한다.
[0007] 적어도 하나의 실시예에서, 방법은, 제1 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제1 온도에서 프로세스 챔버에 도입하는 단계를 포함한다. 방법은, 베이스 기판 상에 제1 실리콘 카바이드 층을 형성하기 위해, 제1 온도를 약 800℃ 내지 1,000℃ 미만의 제2 온도로 감소시키는 단계를 포함한다. 방법은, 제1 실리콘 카바이드 층 상에 제2 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체와 동일하거나 또는 상이한 제2 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제1 온도와 동일하거나 또는 상이한 제3 온도에서 프로세스 챔버에 도입하는 단계를 포함한다.
[0008] 적어도 하나의 실시예에서, 다층 스택(multilayer stack)은 그래파이트 기판, 및 그래파이트 기판 상에 배치된 제1 실리콘 카바이드 층을 포함한다. 다층 스택은 제1 실리콘 카바이드 층 상에 배치된 제2 실리콘 카바이드 층을 포함한다. 제1 실리콘 카바이드 층은 약 1 미크론 내지 약 200 미크론의 두께를 갖는다. 제2 실리콘 카바이드 층은 약 40 미크론 내지 약 1.5 밀리미터의 두께를 갖는다.
[0009] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 하며, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 것이 주목되어야 한다.
[0010] 도 1은 실시예에 따른, 방법의 프로세스 흐름도이다.
[0011] 도 2는 실시예에 따른, 방법의 프로세스 흐름도이다.
[0012] 도 3은 실시예에 따른, 다층 스택의 개략적인 단면도이다.
[0013] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가적인 설명 없이 다른 실시예들에 유익하게 포함될 수 있다는 것이 고려된다.
[0014] 본 개시내용의 실시예들은 일반적으로, 실리콘 카바이드 코팅된 베이스 기판들, 이들의 실리콘 카바이드 기판들, 및 실리콘 카바이드 코팅된 베이스 기판들을 형성하기 위한 방법들에 관한 것이다. 실리콘 카바이드 코팅된 베이스 기판들(및 이들의 방법들)은 베이스 기판과 다결정질 실리콘 카바이드 층 사이에 배치된 버퍼 층(buffer layer)을 제공할 수 있다. 버퍼 층은, 예컨대, 비정질 실리콘 카바이드일 수 있다. 버퍼 층은 (베이스 기판 바로 위에 배치된 다결정질 실리콘 카바이드와 비교하여) 베이스 기판과 다결정질 실리콘 카바이드 층 사이의 응력/변형률 부정합을 감소시킨다. 감소된 응력/변형률은, (1) (다결정질 실리콘 카바이드 기판을 형성하기 위해 베이스 기판으로부터의 제거 시에) 다결정질 실리콘 카바이드의 감소된 뒤틀림 또는 휨뿐만 아니라 (2) 감소된 뒤틀림/휨을 고려하여 실질적으로 평탄한 다결정질 실리콘 카바이드 기판을 얻기 위해, 다결정질 실리콘 카바이드로부터의 과량의 실리콘 카바이드의 제거 감소를 포함하는 다수의 이점들을 제공한다. 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 다결정질 실리콘 카바이드 층은 3C 결정화도(예컨대, 입방정계)를 가지며, 이는, 예컨대, Lely 방법을 사용하여 형성된 4H SiC 또는 6H SiC보다 더 낮은 전기 저항률 및 더 낮은 비용을 제공할 수 있다.
[0015] 일부 실시예들에서, 방법은, 베이스 기판 상에 제1 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체를 약 800℃ 내지 1,000℃ 미만의 제1 온도에서 프로세스 챔버에 도입하는 단계를 포함한다. 방법은, 제1 실리콘 카바이드 층 상에 제2 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체와 동일하거나 또는 상이한 제2 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제2 온도에서 프로세스 챔버에 도입하는 단계를 포함한다.
[0016] 일부 실시예들에서, 방법은, 제1 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제1 온도에서 프로세스 챔버에 도입하는 단계를 포함한다. 방법은, 베이스 기판 상에 제1 실리콘 카바이드 층을 형성하기 위해, 제1 온도를 약 800℃ 내지 1,000℃ 미만의 제2 온도로 감소시키는 단계를 포함한다. 방법은, 제1 실리콘 카바이드 층 상에 제2 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체와 동일하거나 또는 상이한 제2 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제1 온도와 동일하거나 또는 상이한 제3 온도에서 프로세스 챔버에 도입하는 단계를 포함한다.
[0017] 본 개시내용의 예시적인 양태들로부터 이익을 얻도록 구성될 수 있는 프로세스 챔버들의 예들은 캘리포니아주 산타클라라 소재의 Applied Materials, Inc.로부터 상업적으로 입수 가능한 CVD 챔버들을 포함한다. 다른 제조업체들로부터의 것들을 포함하는 다른 프로세스 챔버들 및/또는 프로세싱 플랫폼(processing platform)들이 본 개시내용의 양태들로부터 이익을 얻도록 구성될 수 있다는 것이 고려된다.
버퍼 층 및 다결정질 SiC 형성
[0018] 일부 실시예들에서, 도 1에 도시된 바와 같이, 다결정질 실리콘 카바이드(SiC)을 형성하기 위한 방법(100)은, 베이스 기판 상에 제1 SiC 층을 증착하기 위해, 제1 실리콘-함유 전구체를 프로세스 챔버(화학 기상 증착 챔버)에 약 800℃ 내지 1,000℃ 미만(이를테면, 약 850℃ 내지 약 950℃, 이를테면, 약 850℃ 내지 약 900℃)의 제1 온도(예컨대, 기판 온도) 및 약 1 mtorr(millitorr) 내지 약 760 torr의 챔버 압력에서 도입하는 단계(102)를 포함한다. 제1 SiC 층은 약 40 mol% 내지 약 100 mol%, 이를테면 약 40 mol% 내지 약 70 mol%, 대안적으로 약 70 mol% 내지 약 100 mol%의 Si 함량을 가질 수 있다. 과량의 실리콘은, 베이스 기판 상에 직접 증착되는 다결정질 SiC와 비교하여, 베이스 기판(이를테면, 그래파이트)을 갖는, 감소된 압축 변형률을 갖는 제1 SiC 층을 제공할 수 있다.
[0019] 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 제1 SiC 층은, ASTM E228-17(푸시-로드 팽창계(Push-Rod Dilatometer)를 사용한 고체 재료들의 선형 열 팽창에 대한 표준 테스트 방법)에 따라 결정된 경우, 약 3×10E-6/℃ 내지 약 5×10E-6/℃, 이를테면 약 3×10E-6/℃ 내지 약 4×10E-6/℃, 대안적으로 약 4×10E-6/℃ 내지 약 5×10E-6/℃의 열팽창 계수(coefficient of thermal expansion; CTE)를 갖는다. 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 베이스 기판(이를테면, 그래파이트)은 ASTM E228-17에 의해 결정된 경우, 약 4×10E-6/℃ 내지 약 8×10E-6/℃, 이를테면, 약 4×10E-6/℃ 내지 약 6×10E-6/℃, 대안적으로 약 6×10E-6/℃ 내지 약 8×10E-6/℃의 열팽창 계수(CTE)를 갖는다.
[0020] 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 제1 SiC 층은, ASTM E1426 ― 14(X-선 회절 기법들을 사용하여 잔류 응력의 측정에서 사용하기 위한 X-선 탄성 상수들을 결정하기 위한 표준 테스트 방법)에 의해 결정된 경우, 약 4 Å 내지 약 7 Å, 이를테면 약 5 Å 내지 약 6 Å의 격자 상수(a(Å)) 및/또는 ASTM E1426 ― 14에 의해 결정된 경우, 약 4 Å 내지 약 7 Å, 이를테면, 약 5 Å 내지 약 6 Å의 격자 상수(c(Å))를 갖는다. 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 베이스 기판(이를테면, 그래파이트)은 ASTM E1426 ― 14에 의해 결정된 경우, 대략 1 Å 내지 대략 4 Å, 이를테면, 대략 2 Å 내지 대략 3 Å의 격자 상수(a(Å)) 및/또는 ASTM E1426 ― 14에 의해 결정된 경우, 약 5 Å 내지 약 8 Å, 이를테면 약 6 Å 내지 약 7 Å의 격자 상수(c(Å))를 갖는다.
[0021] 제1 SiC 층은 약 1 미크론 내지 200 미크론 미만, 이를테면 약 20 미크론 내지 약 150 미크론, 이를테면 약 30 미크론 내지 약 100 미크론의 두께를 가질 수 있다. 제1 SiC 층은 비정질 SiC일 수 있다. 베이스 기판은 임의의 적절한 베이스 기판, 이를테면, 그래파이트 베이스 기판, 예컨대, 그래파이트 기판일 수 있다.
[0022] 제1 SiC 층은, 그래파이트로의 SiC의 텐드릴 형성을 차단하는 버퍼 층으로서 작용할 수 있으며, 이는 후속적인 제거 프로세스 동안 SiC로부터의 그래파이트 제거를 가능하게 하고, 형성되는 SiC 기판의 거칠기를 감소시키고, 그래파이트가 제거될 때 SiC 기판의 뒤틀림 또는 휨을 감소시킨다. 감소된 뒤틀림 또는 휨은, 베이스 기판들로부터의 증착된 SiC의 제거 후에 SiC 기판으로부터 제거(예컨대, 애싱(ashed))될 필요가 있는 재료(예컨대, SiC 기판의 뒤틀린 부분들)를 감소시킨다.
[0023] 제1 실리콘-함유 전구체는 클로로실란, 이를테면, 메틸트리클로로실란(CH3SiCl3), 디메틸디클로로실란(Si(CH3)2Cl2), 트리메틸실릴 클로라이드((CH3)3SiCl), 또는 이들의 조합(들)일 수 있다. 대안적으로, 실란(SiH4), 트리클로로실란(HSiCl3), 디클로로실란(H2SiCl2), 실리콘 테트라클로라이드(SiCl4), 또는 이들의 조합(들)이 탄화수소와 조합하여 제1 실리콘-함유 전구체로서 사용될 수 있다. 탄화수소는 프로판, 부탄, 펜탄, 아세틸렌, 또는 이들의 조합(들)일 수 있다. 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 실란과 탄화수소의 혼합물이 프로세스 챔버에 도입된다. 부가적으로 또는 대안적으로, 탄화수소는 (실란과의 혼합물로서가 아니라) 프로세스 챔버에 직접적으로 도입된다. 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 실란 대 탄화수소의 비율이 변경되는(감소 또는 증가되는) 한편, 온도가 또한 변경되며, 이는 증착된 SiC 및 CTE 튜닝(tuning)의 Si:C 몰비의 부가적인 유연성을 제공한다.
[0024] 수소(H2) 또는 질소(N2)는 또한, 제1 실리콘-함유 전구체와 실질적으로 동시에 프로세스 챔버에 도입될 수 있다. 예컨대, 제1 실리콘-함유 전구체와 수소의 혼합물이 프로세스 챔버에 도입될 수 있다. 실리콘-함유 전구체와 수소의 혼합물은, 수소를 실리콘-함유 전구체를 함유하는 탱크에 도입함으로써, 예컨대, 수소를 탱크 내의 실리콘-함유 전구체를 통해 버블링(bubbling)하고 혼합물을 프로세스 챔버 내로 통과시킴으로써, 얻어질 수 있다. 부가적으로 또는 대안적으로, 수소는 (실리콘-함유 전구체와의 혼합물로서가 아니라) 프로세스 챔버 내로 직접적으로 도입된다.
[0025] 프로세스 챔버 내로의 실리콘-함유 전구체(또는 실리콘-함유 전구체 및/또는 탄화수소 및/또는 수소를 함유하는 혼합물)의 유량은 약 2 slpm(standard liters per minute) 내지 약 200 slpm, 이를테면 약 40 slpm 내지 약 180 slpm, 이를테면 약 60 slpm 내지 약 160 slpm, 대안적으로 약 2 slpm 내지 약 45 slpm일 수 있다. 유량은 Sierra Instruments Digital MFC의 유량계들과 같은 임의의 적절한 유량계를 사용하여 제어될 수 있다.
[0026] 본 개시내용의 방법들은, 제1 SiC 층의 증착 동안, 제1 층이 구배 버퍼 층으로서 형성되도록 제1 온도를 제2 온도로 변경(예컨대, 증가 또는 감소)시키는 단계를 포함할 수 있다. 등급화된 온도(800℃ ― 1200℃)에서의 버퍼 층의 증착은, 베이스 기판(예컨대, 그래파이트)과 후속하여 증착되는 다결정질 실리콘 카바이드의 열 팽창 계수에 의해 야기되는 재료 부정합을 감소시킨다. 예컨대, 점진적으로 증가되는 온도들에서 증착되는 버퍼 층은, (구배 온도 증착 없이 수행되는 증착과 비교하여) 다결정질 실리콘 카바이드 증착 후 베이스 기판이 결국 냉각되거나 또는 추가의 열 처리를 겪을 때 덜 수축한다. 제1 SiC 층의 증착 동안 온도를 증가시키는 것은 베이스 기판에 근접한 "실리콘-풍부" 면 및 노출된 "탄소-풍부" 면을 갖는 제1 SiC 층을 제공한다(여기서 탄소-풍부 면은 제2 SiC 층의 증착 후 제2 SiC 층에 근접할 것임). 대조적으로, 제1 SiC 층의 증착 동안 온도를 감소시키는 것은, 베이스 기판에 근접한 "탄소-풍부" 면 및 노출된 "실리콘-풍부" 면을 갖는 제1 SiC 층을 제공한다(여기서, 탄소-풍부 면은 제2 SiC 층의 증착 후 제2 SiC 층에 근접할 것임).
[0027] 예컨대, 일부 실시예들에서, 실리콘-풍부 면은 약 50 mol% 내지 약 100 mol%, 이를테면 약 50 mol% 내지 약 75 mol%, 대안적으로 약 75 mol% 내지 약 100 mol%의 Si 함량(0 미크론 내지 1 미크론의 실리콘-풍부 면의 깊이에서 결정된 경우)을 가질 수 있고, 탄소-풍부 면은 약 50 mol% 내지 약 100 mol%, 이를테면 약 50 mol% 내지 75 mol%, 대안적으로 약 75 mol% 내지 약 100 mol%의 탄소 함량(0 미크론 내지 1 미크론의 탄소-풍부 면의 깊이에서 결정된 경우)을 가질 수 있다.
[0028] 1,000℃ 미만의 온도들에서의 증착은 실리콘-풍부 SiC 형성을 촉진시키는 반면, 1,125℃ 초과의 온도들은 탄소-풍부 SiC 형성을 촉진시킨다는 것이 발견되었다. 흥미롭게도, 제1 SiC 층의 실리콘-풍부 면 및 탄소-풍부 면은, 단일 전구체가 제1 SiC 층을 형성하기 위한 실리콘 및 탄소 소스로서 사용되는 경우에도 형성될 수 있다.
[0029] 제1 SiC 층의 증착 동안 온도를 램핑(ramping)하는 것에 부가적으로 또는 대안적으로, 제1 SiC 층은 제1 온도에서 증착된 후에 어닐링 온도에서 제1 SiC 층을 어닐링할 수 있다. 제1 SiC 층을 어닐링하는 것은 약 1,000℃ 이상, 이를테면 약 1,000℃ 내지 약 1,300℃, 이를테면 약 1,050℃ 내지 약 1,200℃의 온도에서 수행될 수 있다.
[0030] 제1 SiC 층은 비정질 SiC일 수 있고, 증가된 열(증착 동안 또는 증착 후 어닐링에 의해 제2 온도까지)은 제1 SiC 층의 밀도를 증가시킬 수 있다. 일부 실시예들에서, (증가된 온도에서 증착된) 제1 SiC 층은, ASTM C 559에 의해 결정된 경우, 약 2.3 g/㎤ 내지 약 3.21 g/㎤의 밀도를 갖는다. 조밀한 제1 SiC 층은, 다공성 베이스 기판(이를테면, 그래파이트) 내에 실질적인 텐드릴 형성없이 얇은 SiC 층을 제공할 수 있어서, 베이스 기판으로부터의 증착된 SiC의 제거를 개선하고, 베이스 기판으로부터의 제거 후 증착된 SiC의 감소된 표면 거칠기를 개선할 수 있다. 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 증착된 SiC는 약 0.5 미크론 내지 약 3 미크론의 표면 거칠기를 갖는다.
[0031] 방법(100)은, 제1 SiC 층 상에 제2 SiC 층을 증착하기 위해, 제2 실리콘-함유 전구체(즉, 제1 실리콘-함유 전구체와 동일하거나 또는 상이함)를 약 1,000℃ 내지 약 1,400℃, 이를테면 약 1,125℃ 내지 약 1,300℃의 온도(예컨대, 제1 온도를 제2 온도로 램핑한 후의 제3 온도)에서 프로세스 챔버에 도입하는 단계(104)를 추가로 포함한다. 제2 SiC 층은 다결정질 SiC일 수 있다.
[0032] 제2 SiC 층은 약 0.8 내지 약 1.2, 이를테면 약 0.8 내지 약 1, 이를테면 약 0.85 내지 약 0.95의 Si:C 몰비를 갖는다. 제2 SiC 층은 약 40 미크론 내지 약 20 밀리미터, 이를테면 약 100 미크론 내지 약 1.5 밀리미터, 이를테면 약 200 미크론 내지 약 400 미크론의 두께를 가질 수 있다. 다른 두께들이 또한 고려된다는 것이 주목되어야 한다.
[0033] 부가하여, 제1 SiC 층의 특성들(예컨대, 밀도)로 인해, 제1 SiC 층은, 제2 SiC 층의 다결정질 성장 및 형성되는 다결정질 SiC의 그레인 크기(grain size)의 제어를 위한 시드(seed) 층으로서 작용할 수 있다. 일부 실시예들에서, 제2 SiC 층은, 현미경으로 결정된 경우, 약 1 미크론 내지 약 100 미크론의 평균 그레인 크기를 갖는 다결정질 SiC이다. 일부 실시예들에서, 제2 SiC 층은 ASTM E228-17(푸시-로드 팽창계를 사용한 고체 재료들의 선형 열 팽창에 대한 표준 테스트 방법)에 따라 결정된 경우, 약 1×10E-6/℃ 내지 약 4×10E-6/℃, 이를테면 약 2×10E-6/℃ 내지 약 3×10E-6/℃, 대안적으로 약 3×10E-6/℃ 내지 약 4×10E-6/℃의 열팽창 계수(CTE)를 갖는다. 일부 실시예들에서, 제2 SiC 층은, ASTM E1426 ― 14에 의해 결정된 경우, 약 3 Å 내지 약 6 Å, 이를테면, 약 4 Å 내지 약 5 Å의 격자 상수(a(Å)), 및/또는 ASTM E1426 ― 14에 의해 결정된 경우, 약 3 Å 내지 약 6 Å, 이를테면 약 4 Å 내지 약 5 Å의 격자 상수(c(Å))를 갖는다.
[0034] 제2 실리콘-함유 전구체는 클로로실란, 이를테면, 메틸트리클로로실란(CH3SiCl3), 디메틸디클로로실란(Si(CH3)2Cl2), 트리메틸실릴 클로라이드((CH3)3SiCl), 또는 이들의 조합(들)일 수 있다. 대안적으로, 실란(SiH4), 트리클로로실란(HSiCl3), 디클로로실란(H2SiCl2), 실리콘 테트라클로라이드(SiCl4), 또는 이들의 조합(들)이 탄화수소와 조합하여 제2 실리콘-함유 전구체로서 사용될 수 있다. 탄화수소는 프로판, 부탄, 펜탄, 아세틸렌, 또는 이들의 조합(들)일 수 있다. 일부 실시예들에서, 실란과 탄화수소의 혼합물이 프로세스 챔버에 도입된다. 부가적으로 또는 대안적으로, 탄화수소는 (실란과의 혼합물로서가 아니라) 프로세스 챔버에 직접적으로 도입된다.
[0035] 수소(H2)는 또한, 제2 실리콘-함유 전구체와 실질적으로 동시에 프로세스 챔버에 도입될 수 있다. 예컨대, 제2 실리콘-함유 전구체와 수소의 혼합물이 프로세스 챔버에 도입될 수 있다. 실리콘-함유 전구체와 수소의 혼합물은, 수소를 실리콘-함유 전구체를 함유하는 탱크에 도입함으로써, 예컨대, 수소를 탱크 내의 실리콘-함유 전구체를 통해 버블링하고 프로세스 챔버 내로 혼합물을 통과시킴으로써, 얻어질 수 있다. 부가적으로 또는 대안적으로, 수소는 (실리콘-함유 전구체와의 혼합물로서가 아니라) 프로세스 챔버 내로 직접적으로 도입된다.
[0036] 프로세스 챔버 내로의 제2 실리콘-함유 전구체(또는 제2 실리콘-함유 전구체 및/또는 탄화수소 및/또는 수소를 함유하는 혼합물)의 유량은 약 2 slpm 내지 약 200 slpm, 약 25 slpm 내지 약 200 slpm, 이를테면, 약 40 slpm 내지 약 180 slpm, 이를테면 약 60 slpm 내지 약 160 slpm, 대안적으로는 약 25 slpm 내지 약 45 slpm일 수 있다. 유량은 Sierra Instruments Digital MFC의 유량계들과 같은 임의의 적절한 유량계를 사용하여 제어될 수 있다.
[0037] 도 2는 방법(200)의 프로세스 흐름도이다. 방법(200)은, 제1 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제1 온도에서 프로세스 챔버에 도입하는 단계(202)를 포함한다. 방법(200)은, 기판 상에 제1 실리콘 카바이드 층을 형성하기 위해, 제1 온도를 약 800℃ 내지 1,000℃ 미만(이를테면, 약 850℃ 내지 약 950℃, 이를테면 약 850℃ 내지 약 900℃)의 제2 온도로 감소시키는 단계(204)를 포함한다. 방법(200)은, 제1 실리콘 카바이드 층 상에 제2 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체와 동일하거나 또는 상이한 제2 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제1 온도와 동일하거나 또는 상이한 제3 온도에서 프로세스 챔버에 도입하는 단계(206)를 포함한다.
[0038] 도 3은 다층 스택(300)의 개략적인 단면도이다. 다층 스택(300)은 베이스 기판(302), 및 베이스 기판 상에 배치된 제1 실리콘 카바이드 층(304)을 포함한다. 다층 스택은 제1 실리콘 카바이드 층(304) 상에 배치된 제2 실리콘 카바이드 층(306)을 포함한다. 제1 실리콘 카바이드 층(304)은 약 1 미크론 내지 약 200 미크론 미만의 두께를 가질 수 있다. 제2 실리콘 카바이드 층(306)은 약 40 미크론 내지 약 1.5 밀리미터의 두께를 가질 수 있다.
[0039] 본 개시내용의 방법들은, 증착된 SiC(예컨대, 제2 SiC 층 및 제1 SiC 층)를 베이스 기판으로부터 제거하는 단계를 추가로 포함할 수 있다. 제거는 임의의 적절한 방법, 이를테면, 박리(peeling), 톱 절단(saw cutting), O2 애싱(O2 ashing), 또는 이들의 조합(들)을 사용하여 수행될 수 있다. 예컨대, O2 애싱은 샘플의 유기 부분들을 분해하는 플라즈마 또는 열 O2 애싱을 포함할 수 있다. 예컨대, SiC가 실질적으로(완전히는 아니더라도) 반응되지 않은 동안, 그래파이트는 산소와 반응하여 분해될 수 있다. O2 애싱은 약 600℃ 내지 약 1,000℃의 온도에서 수행될 수 있다.
[0040] 본 개시내용의 프로세스들이, SiC와 베이스 기판 사이의 감소된 응력/변형률을 갖는, 베이스 기판 상에 증착된 SiC(예컨대, 제2 SiC 층 및 제1 SiC 층)를 제공하기 때문에, 증착된 SiC의 어닐링은 단지 선택적이다. 그러나, 일부 실시예들에서, 증착된 SiC는 어닐링될 수 있다. 예컨대, CVD 증착 후에, 어닐링 프로세스가 수행될 수 있으며, 이는 SiC 층 상의 열 응력을 해제할 수 있다. 증착된 SiC를 어닐링하는 것은 베이스 기판으로부터 증착된 SiC를 제거하기 전에 또는 그 후에 수행될 수 있다. 증착된 SiC를 어닐링하는 것은, 약 1,000℃ 이상, 이를테면 약 1,000℃ 내지 약 1,300℃, 이를테면 약 1,050℃ 내지 약 1,200℃의 온도에서 수행될 수 있다. 일부 실시예들에서, (어닐링 후의) (증착된 SiC의) 제2 SiC 층은, ASTM C 559에 의해 결정된 경우, 약 2.3 g/㎤ 내지 약 3.21 g/㎤의 밀도를 갖는다.
[0041] 증착된 SiC를 제거한 후, 제1 SiC 층은, 예컨대 O2 애싱, 톱 커팅 등에 의해 제2 SiC 층으로부터 제거될 수 있다. 제1 SiC 층이 얇을 수 있기 때문에, 제2 SiC 층으로부터 제거되는 SiC의 양은, 예컨대 감소된 "텐드릴" 형성으로 인해, 종래의 SiC 증착 기법들을 사용하여 제거될 양보다 훨씬 더 적다. O2 애싱은 (그래파이트 베이스 기판으로부터의 제거 후에) 제1 SiC 층을 산소 플라즈마에 노출시키는 것을 포함할 수 있다. 산소 플라즈마는 원격 플라즈마 소스에서 형성되거나 프로세스 챔버에서 인 시츄(in situ)로 형성될 수 있다.
[0042] 본 개시내용의 프로세스들은 또한, 종래의 증착 직후(as-deposited)의 SiC 기판과 비교하여 감소된 뒤틀림 또는 휨을 갖는 (제1 SiC 층이 남아있거나 또는 남아 있지 않은) 다결정질 SiC 기판들을 제공한다. 일부 실시예들에서, 본 개시내용의 다결정질 SiC 기판은, ASTM F534(실리콘의 휨에 대한 표준 테스트 방법)에 의해 결정된 경우, 약 50 미크론 내지 1 밀리미터의 뒤틀림 및/또는 휨 정도(증착 직후이고 베이스 기판으로부터의 제거된)를 갖는다.
[0043] 본 개시내용의 다결정질 SiC 기판은 단일 결정질 SiC 기판보다 더 낮은 저항률을 갖는다. 일부 실시예들에서, 다결정질 SiC 기판은, 2중-구성 절차를 갖는 인-라인 4-포인트 프로브(In-Line Four-Point Probe)에 의한 시트 저항 균일성 평가를 위한 ASTM F1529-97 표준 테스트 방법에 의해 결정된 경우, 약 0.005 ohm-cm 내지 약 50 ohm-cm의 저항률을 갖는다.
그래파이트 베이스 기판들
[0044] 그래파이트 베이스 기판은, 이를테면 그래파이트를 원하는 크기 및 형상으로 절단함으로써 임의의 적절한 그래파이트 엘리먼트로부터 제조될 수 있다.
[0045] 일부 실시예들에서, 그래파이트 베이스 기판은 적어도 99%의 순도를 갖는다.
[0046] 그래파이트 베이스 기판은, 이를테면, 약 0.4 내지 약 5 ㎛의 평균 기공 크기(기공 직경들)를 갖는 작은 기공들을 가질 수 있다. 그래파이트 베이스 기판은 약 10 ㎛ 이하의 표면 기공 직경을 가질 수 있다. 그래파이트 베이스 기판은 약 6% 내지 약 15%, 이를테면 약 6% 내지 약 13%, 이를테면 약 9% 내지 약 11.5%의 다공도를 가질 수 있다.
[0047] 그래파이트는 미세 그레인 타입, 초미세 그레인 타입, 및/또는 극초미세 그레인 타입을 가질 수 있다. 그러한 그래파이트 그레인 타입들은 특히 미세 그레인 크기들을 갖는 그래파이트를 표시한다. 일부 실시예들에서, 그래파이트는 약 0.05 mm 이하, 이를테면 약 0.04 mm 이하, 이를테면 약 0.03 mm 이하, 이를테면 약 0.015 mm 이하의 평균 그레인 크기를 갖는다.
[0048] 그래파이트 베이스 기판은 약 1.5 g/㎤ 이상, 이를테면 1.7 g/㎤ 이상, 이를테면 1.75 g/㎤ 이상의 밀도를 가질 수 있다.
[0049] 그레인 크기, 기공 크기/직경, 및 다공성 정도는 주사 전자 현미경(scanning electron microscopy; SEM) 측정을 사용하여 결정될 수 있다. 다공도는, 그래파이트 베이스 기판의 단위 중량 당 기공들의 양(㎤/g)과 벌크 밀도(g/㎤)의 곱을 계산함으로써 얻어질 수 있다. 따라서, 다공도는 부피 기준으로 [vol/vol]로서 표현될 수 있다.
[0050] (벌크) 밀도는 그래파이트 샘플의 질량을 상기 샘플의 부피로 나눔으로써 얻어질 수 있다.
실리콘 카바이드 코팅된 베이스 기판들
[0051] 본 개시내용은 추가로, 실리콘 카바이드 코팅된 베이스 기판들을 제공한다. 실리콘 카바이드 코팅된 베이스 기판들은 본 개시내용의 방법들을 사용하여 형성될 수 있다. 예컨대, 실리콘 카바이드 코팅된 베이스 기판들은, 증착된 SiC(예컨대, 제2 SiC 층 및 제1 SiC 층)가 SiC 증착 후 베이스 기판으로부터 제거되지 않는 실시예들에서 생성될 수 있다.
[0052] 일부 실시예들에서, 베이스 기판은 프로세스 챔버의 임의의 적절한 구성요소이다. 예컨대, 베이스 기판은 웨이퍼 캐리어(wafer carrier), 서셉터(susceptor), 리프트 핀(lift pin), 또는 예열 링(pre-heat ring)일 수 있다.
부가적인 양태들
[0053] 본 개시내용은, 특히, 다음의 양태들을 제공하며, 이들 각각은 임의의 대안적인 양태들을 선택적으로 포함하는 것으로 고려될 수 있다.
조항 1. 방법으로서,
베이스 기판 상에 제1 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체를 약 800℃ 내지 1,000℃ 미만의 제1 온도에서 프로세스 챔버에 도입하는 단계, 및
제1 실리콘 카바이드 층 상에 제2 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체와 동일하거나 또는 상이한 제2 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제2 온도에서 프로세스 챔버에 도입하는 단계를 포함하는, 방법.
조항 2. 조항 1에 있어서, 제1 실리콘 카바이드 층이 비정질이고, 제2 실리콘 카바이드 층이 다결정질인, 방법.
조항 3. 조항 1 또는 조항 2에 있어서, 제2 실리콘 카바이드 층이 3C 결정화도를 갖는, 방법.
조항 4. 조항 1 내지 조항 3 중 어느 한 조항에 있어서, 베이스 기판이 그래파이트인, 방법.
조항 5. 조항 1 내지 조항 4 중 어느 한 조항에 있어서, 제1 온도가 약 850℃ 내지 약 950℃인, 방법.
조항 6. 조항 1 내지 조항 5 중 어느 한 조항에 있어서, 제2 온도가 약 1,125℃ 내지 약 1,300℃인, 방법.
조항 7. 조항 1 내지 조항 6 중 어느 한 조항에 있어서, 제1 실리콘 카바이드 층을 형성하는 동안 제1 온도를 제3 온도로 증가시키는 단계를 추가로 포함하는, 방법.
조항 8. 조항 1 내지 조항 7 중 어느 한 조항에 있어서, 제3 온도가 약 1,125℃ 내지 약 1,200℃인, 방법.
조항 9. 조항 1 내지 조항 8 중 어느 한 조항에 있어서, 제1 실리콘 카바이드 층이
베이스 기판에 근접한 제1 면 ― 제1 면은 약 50 mol% 내지 약 100 mol%, 이를테면 약 50 mol% 내지 약 75 mol%, 대안적으로 약 75 mol% 내지 약 100 mol%의 Si 함량(0 미크론 내지 1 미크론의 제1 면의 깊이에서 결정된 경우)을 가짐 ―, 및
제2 실리콘 카바이드 층에 근접한 제2 면 ― 제2 면은 약 50 mol% 내지 약 100 mol%, 이를테면 약 50 mol% 내지 약 75 mol%, 대안적으로 약 75 mol% 내지 약 100 mol%의 탄소 함량(0 미크론 내지 1 미크론의 제2 면의 깊이에서 결정된 경우)을 가짐 ―을 갖는, 방법.
조항 10. 조항 1 내지 조항 9 중 어느 한 조항에 있어서, 제1 실리콘 카바이드 층이 약 75 mol% 내지 약 100 mol%의 Si 함량을 갖는, 방법.
조항 11. 조항 1 내지 조항 10 중 어느 한 조항에 있어서, 제1 실리콘 카바이드 층이, ASTM C 559에 의해 결정된 경우, 약 2.3 g/㎤ 내지 약 3.21 g/㎤의 밀도를 갖는, 방법.
조항 12. 조항 1 내지 조항 11 중 어느 한 조항에 있어서,
제1 실리콘 카바이드 층이, ASTM E228-17에 의해 결정된 경우, 약 3×10E-6/℃ 내지 약 5×10E-6/℃의 열팽창 계수를 갖고;
베이스 기판이, ASTM E228-17에 의해 결정된 경우, 약 4×10E-6/℃ 내지 약 8×10E-6/℃의 열팽창 계수를 갖는, 방법.
조항 13. 조항 1 내지 조항 12 중 어느 한 조항에 있어서, 제2 실리콘 카바이드 층이, ASTM E228-17에 의해 결정된 경우, 약 1×10E-6/℃ 내지 약 4×10E-6/℃의 열팽창 계수(CTE)를 갖는, 방법.
조항 14. 조항 1 내지 조항 13 중 어느 한 조항에 있어서,
제1 실리콘 카바이드 층이, ASTM E1426 ― 14에 의해 결정된 경우, 약 4 Å 내지 약 7 Å의 격자 상수(a(Å)) 및 ASTM E1426 ― 14에 의해 결정된 경우, 약 4 Å 내지 약 7 Å의 격자 상수(c(Å))를 갖고;
베이스 기판이, ASTM E1426 ― 14에 의해 결정된 경우, 약 1 Å 내지 약 4 Å의 격자 상수(a(Å)), 및 ASTM E1426 ― 14에 의해 결정된 경우, 약 5 Å 내지 약 8 Å의 격자 상수(c(Å))를 갖는, 방법.
조항 15. 조항 1 내지 조항 14 중 어느 한 조항에 있어서, 제2 실리콘 카바이드 층이, ASTM E1426 ― 14에 의해 결정된 경우, 약 3 Å 내지 약 6 Å의 격자 상수(a(Å)), 및 ASTM E1426 ― 14에 의해 결정된 경우, 약 3 Å 내지 약 6 Å의 격자 상수(c(Å))를 갖는, 방법.
조항 16. 조항 1 내지 조항 15 중 어느 한 조항에 있어서,
제1 실리콘 카바이드 층이 약 1 미크론 내지 약 200 미크론 미만의 두께를 갖고;
제2 실리콘 카바이드 층이 약 40 미크론 내지 약 1.5 밀리미터의 두께를 갖는, 방법.
조항 17. 조항 1 내지 조항 16 중 어느 한 조항에 있어서, 제1 실리콘-함유 전구체가 디메틸디클로로실란인, 방법.
조항 18. 조항 1 내지 조항 17 중 어느 한 조항에 있어서, 수소를 제1 실리콘-함유 전구체와 실질적으로 동시에 프로세스 챔버에 도입하는 단계를 추가로 포함하는, 방법.
조항 19. 조항 1 내지 조항 18 중 어느 한 조항에 있어서,
제1 실리콘-함유 전구체가 SiH4이고;
방법이, 탄화수소를 제1 실리콘-함유 전구체와 실질적으로 동시에 프로세스 챔버에 도입하는 단계를 추가로 포함하는, 방법.
조항 20. 조항 1 내지 조항 19 중 어느 한 조항에 있어서, 탄화수소가 프로판인, 방법.
조항 21. 조항 1 내지 조항 20 중 어느 한 조항에 있어서, 실리콘 카바이드 기판을 형성하기 위해, 베이스 기판으로부터 제1 실리콘 카바이드 층 및 제2 실리콘 카바이드 층을 제거하는 단계를 추가로 포함하며, 실리콘 카바이드 기판이, ASTM F534에 의해 결정된 경우, 50 미크론 내지 약 1 밀리미터의 뒤틀림 또는 휨 정도를 갖는, 방법.
조항 22. 조항 1 내지 조항 21 중 어느 한 조항에 있어서, 베이스 기판이 웨이퍼 캐리어, 서셉터, 리프트 핀, 및 이들의 조합(들)으로 구성된 그룹으로부터 선택되는, 방법.
조항 23. 방법으로서,
제1 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제1 온도에서 프로세스 챔버에 도입하는 단계;
베이스 기판 상에 제1 실리콘 카바이드 층을 형성하기 위해, 제1 온도를 약 800℃ 내지 < 1,000℃의 제2 온도로 감소시키는 단계, 및
제1 실리콘 카바이드 층 상에 제2 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체와 동일하거나 또는 상이한 제2 실리콘-함유 전구체를 약 1,000℃ 내지 약 1,400℃의 제1 온도와 동일하거나 또는 상이한 제3 온도에서 프로세스 챔버에 도입하는 단계를 포함하는, 방법.
조항 24. 조항 23에 있어서, 베이스 기판이 그래파이트인, 방법.
조항 25. 조항 23 또는 조항 24에 있어서, 제2 온도가 약 850℃ 내지 약 950℃인, 방법.
조항 26. 조항 23 내지 조항 25 중 어느 한 조항에 있어서, 제1 온도가 약 1,125℃ 내지 약 1,300℃인, 방법.
조항 27. 조항 23 내지 조항 26 중 어느 한 조항에 있어서, 제1 실리콘 카바이드 층이
베이스 기판에 근접한 제1 면 ― 제1 면은 약 50 mol% 내지 약 100 mol%, 이를테면 약 50 mol% 내지 약 75 mol%, 대안적으로 약 75 mol% 내지 약 100 mol%의 Si 함량(0 미크론 내지 1 미크론의 제1 면의 깊이에서 결정된 경우)을 가짐 ―, 및
제2 실리콘 카바이드 층에 근접한 제2 면 ― 제2 면은 약 50 mol% 내지 약 100 mol%, 이를테면 약 50 mol% 내지 약 75 mol%, 대안적으로 약 75 mol% 내지 약 100 mol%의 탄소 함량(0 미크론 내지 1 미크론의 제2 면의 깊이에서 결정된 경우)을 가짐 ―을 갖는, 방법.
조항 28. 조항 23 내지 조항 27 중 어느 한 조항에 있어서, 베이스 기판이 웨이퍼 캐리어, 서셉터, 리프트 핀, 및 이들의 조합(들)으로 구성된 그룹으로부터 선택되는, 방법.
조항 29. 다층 스택으로서,
베이스 기판;
베이스 기판 상에 배치된 제1 실리콘 카바이드 층, 및
제1 실리콘 카바이드 층 상에 배치된 제2 실리콘 카바이드 층을 포함하며,
제1 실리콘 카바이드 층은 약 1 미크론 내지 약 200 미크론 미만의 두께를 갖고,
제2 실리콘 카바이드 층은 약 40 미크론 내지 약 1.5 밀리미터의 두께를 갖는, 다층 스택.
조항 30. 조항 29에 있어서,
제1 실리콘 카바이드 층이, ASTM E228-17에 의해 결정된 경우, 약 3×10E-6/℃ 내지 약 5×10E-6/℃의 열팽창 계수를 갖고;
베이스 기판이, ASTM E228-17에 의해 결정된 경우, 약 4×10E-6/℃ 내지 약 8×10E-6/℃의 열팽창 계수를 갖는, 다층 스택.
조항 31. 조항 29 또는 조항 30에 있어서, 제2 실리콘 카바이드 층이, ASTM E228-17에 의해 결정된 경우, 약 1×10E-6/℃ 내지 약 4×10E-6/℃의 열팽창 계수(CTE)를 갖는, 다층 스택.
조항 32. 조항 29 내지 조항 31 중 어느 한 조항에 있어서,
제1 실리콘 카바이드 층이, ASTM E1426 ― 14에 의해 결정된 경우, 약 4 Å 내지 약 7 Å의 격자 상수(a(Å)) 및 ASTM E1426 ― 14에 의해 결정된 경우, 약 4 Å 내지 약 7 Å의 격자 상수(c(Å))를 갖고;
베이스 기판이, ASTM E1426 ― 14에 의해 결정된 경우, 약 1 Å 내지 약 4 Å의 격자 상수(a(Å)), 및 ASTM E1426 ― 14에 의해 결정된 경우, 약 5 Å 내지 약 8 Å의 격자 상수(c(Å))를 갖는, 다층 스택.
조항 33. 조항 29 내지 조항 32 중 어느 한 조항에 있어서, 제2 실리콘 카바이드 층이, ASTM E1426 ― 14에 의해 결정된 경우, 약 3 Å 내지 약 6 Å의 격자 상수(a(Å)), 및 ASTM E1426 ― 14에 의해 결정된 경우, 약 3 Å 내지 약 6 Å의 격자 상수(c(Å))를 갖는, 다층 스택.
조항 34. 조항 29 내지 조항 33 중 어느 한 조항에 있어서, 제1 실리콘 카바이드 층이 비정질이고, 제2 실리콘 카바이드 층이 다결정질인, 다층 스택.
조항 35. 조항 29 내지 조항 34 중 어느 한 조항에 있어서, 제1 실리콘 카바이드 층이
베이스 기판에 근접한 제1 면 ― 제1 면은 약 50 mol% 내지 약 100 mol%, 이를테면 약 50 mol% 내지 약 75 mol%, 대안적으로 약 75 mol% 내지 약 100 mol%의 Si 함량(0 미크론 내지 1 미크론의 제1 면의 깊이에서 결정된 경우)을 가짐 ―, 및
제2 실리콘 카바이드 층에 근접한 제2 면 ― 제2 면은 약 50 mol% 내지 약 100 mol%, 이를테면 약 50 mol% 내지 약 75 mol%, 대안적으로 약 75 mol% 내지 약 100 mol%의 탄소 함량(0 미크론 내지 1 미크론의 제2 면의 깊이에서 결정된 경우)을 가짐 ―을 갖는, 다층 스택.
조항 36. 조항 29 내지 조항 35 중 어느 한 조항에 있어서, 제1 실리콘 카바이드 층이 비정질이고, 제2 실리콘 카바이드 층이 다결정질인, 방법.
조항 37. 조항 29 내지 조항 36 중 어느 한 조항에 있어서, 베이스 기판이 그래파이트인, 방법.
조항 38. 조항 29 내지 조항 37 중 어느 한 조항에 있어서, 제1 실리콘 카바이드 층이
베이스 기판에 근접한 제1 면 ― 제1 면은 약 50 mol% 내지 약 100 mol%, 이를테면 약 50 mol% 내지 약 75 mol%, 대안적으로 약 75 mol% 내지 약 100 mol%의 Si 함량(0 미크론 내지 1 미크론의 제1 면의 깊이에서 결정된 경우)을 가짐 ―, 및
제2 실리콘 카바이드 층에 근접한 제2 면 ― 제2 면은 약 50 mol% 내지 약 100 mol%, 이를테면 약 50 mol% 내지 약 75 mol%, 대안적으로 약 75 mol% 내지 약 100 mol%의 탄소 함량(0 미크론 내지 1 미크론의 제2 면의 깊이에서 결정된 경우)을 가짐 ―을 갖는, 방법.
조항 39. 조항 29 내지 조항 38 중 어느 한 조항에 있어서, 제1 실리콘 카바이드 층이 약 40 mol% 내지 약 100 mol%, 이를테면 약 40 mol% 내지 약 70 mol%, 대안적으로 약 70 mol% 내지 약 100 mol%의 Si 함량을 갖는, 방법.
조항 40. 조항 29 내지 조항 39 중 어느 한 조항에 있어서, 제1 실리콘 카바이드 층이, ASTM C 559에 의해 결정된 경우, 약 2.3 g/㎤ 내지 약 3.21 g/㎤의 밀도를 갖는, 방법.
[0054] 전반적으로, 본 개시내용은 다결정질 실리콘 카바이드 코팅된 베이스 기판들을 형성하기 위한 방법들을 제공한다. 실리콘 카바이드 베이스 기판들(및 그 방법들)은 베이스 기판과 다결정질 실리콘 카바이드 층 사이에 배치된 버퍼 층을 제공할 수 있다. 버퍼 층은, 예컨대, 비정질 실리콘 카바이드일 수 있다. 버퍼 층은 (베이스 기판 바로 위에 배치된 다결정질 실리콘 카바이드와 비교하여) 베이스 기판과 다결정질 실리콘 카바이드 층 사이의 응력/변형률 부정합을 감소시킨다. 감소된 응력/변형률은, (1) (다결정질 실리콘 카바이드 기판을 형성하기 위해, 베이스 기판으로부터의 제거 시에) 다결정질 실리콘 카바이드의 감소된 뒤틀림 또는 휨뿐만 아니라 (2) 감소된 뒤틀림 또는 휨을 고려하여 실질적으로 평탄한 다결정질 실리콘 카바이드 기판을 얻기 위해, 다결정질 실리콘 카바이드로부터의 과량의 실리콘 카바이드의 제거 감소를 포함하는 다수의 이점들을 제공한다.
[0055] 전술한 바가 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있다.

Claims (20)

  1. 방법으로서,
    베이스 기판(base substrate) 상에 1 미크론 내지 200 미크론의 두께를 갖는 비정질인 제1 실리콘 카바이드 층을 형성하기 위해, 제1 실리콘-함유 전구체를 800℃ 내지 1,000℃ 미만의 제1 온도에서 프로세스 챔버에 도입하는 단계, 및
    상기 비정질인 제1 실리콘 카바이드 층 상에 40 미크론 내지 1.5 밀리미터의 두께를 갖는 다결정질인 제2 실리콘 카바이드 층을 형성하기 위해, 상기 제1 실리콘-함유 전구체와 동일하거나 또는 상이한 제2 실리콘-함유 전구체를 1,000℃ 내지 1,400℃의 제2 온도에서 상기 프로세스 챔버에 도입하는 단계를 포함하는, 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 베이스 기판이 그래파이트(graphite)인, 방법.
  4. 제1항에 있어서,
    상기 제1 온도가 850℃ 내지 950℃이고,
    상기 제2 온도가 1,125℃ 내지 1,300℃인, 방법.
  5. 제1항에 있어서, 상기 제1 실리콘-함유 전구체를 상기 프로세스 챔버에 도입하는 동안 상기 제1 온도를 제3 온도로 증가시키는 단계를 추가로 포함하는, 방법.
  6. 제5항에 있어서, 상기 제3 온도가 1,125℃ 내지 1,200℃인, 방법.
  7. 제5항에 있어서, 상기 제1 실리콘 카바이드 층이
    상기 베이스 기판에 근접한 제1 면 ― 상기 제1 면은 50 mol% 내지 100 mol%의 Si 함량(0 미크론 내지 1 미크론의 상기 제1 면의 깊이에서 결정된 경우)을 가짐 ―, 및
    상기 제2 실리콘 카바이드 층에 근접한 제2 면 ― 상기 제2 면은 50 mol% 내지 100 mol%의 탄소 함량(0 미크론 내지 1 미크론의 상기 제2 면의 깊이에서 결정된 경우)을 가짐 ―을 갖는, 방법.
  8. 제1항에 있어서, 상기 제1 실리콘 카바이드 층이 50 mol% 내지 100 mol%의 탄소 함량을 갖는, 방법.
  9. 제1항에 있어서, 상기 제1 실리콘 카바이드 층이, ASTM C 559에 의해 결정된 경우, 2.3 g/㎤ 내지 3.21 g/㎤의 밀도를 갖는, 방법.
  10. 제1항에 있어서,
    상기 제1 실리콘 카바이드 층이, ASTM E228-17에 의해 결정된 경우, 3×10E-6/℃ 내지 5×10E-6/℃의 열팽창 계수를 갖고;
    상기 베이스 기판이, ASTM E228-17에 의해 결정된 경우, 4×10E-6/℃ 내지 8×10E-6/℃의 열팽창 계수를 갖는, 방법.
  11. 제10항에 있어서, 상기 제2 실리콘 카바이드 층이, ASTM E228-17에 의해 결정된 경우, 1×10E-6/℃ 내지 4×10E-6/℃의 열 팽창 계수(CTE)를 갖는, 방법.
  12. 제1항에 있어서,
    상기 제1 실리콘 카바이드 층이, ASTM E1426 ― 14에 의해 결정된 경우, 4 Å 내지 7 Å의 격자 상수(a(Å)) 및 ASTM E1426 ― 14에 의해 결정된 경우, 4 Å 내지 7 Å의 격자 상수(c(Å))를 갖고;
    상기 베이스 기판이, ASTM E1426 ― 14에 의해 결정된 경우, 1 Å 내지 4 Å의 격자 상수(a(Å)), 및 ASTM E1426 ― 14에 의해 결정된 경우, 5 Å 내지 8 Å의 격자 상수(c(Å))를 갖는, 방법.
  13. 제12항에 있어서, 상기 제2 실리콘 카바이드 층이, ASTM E1426 ― 14에 의해 결정된 경우, 3 Å 내지 6 Å의 격자 상수(a(Å)), 및 ASTM E1426 ― 14에 의해 결정된 경우, 3 Å 내지 6 Å의 격자 상수(c(Å))를 갖는, 방법.
  14. 제1항에 있어서,
    상기 제1 실리콘 카바이드 층이 1 미크론 내지 200 미크론 미만의 두께를 갖고;
    상기 제2 실리콘 카바이드 층이 40 미크론 내지 1.5 밀리미터의 두께를 갖는, 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020237002510A 2021-01-12 2021-11-30 실리콘 카바이드 코팅된 베이스 기판들, 이들의 실리콘 카바이드 기판들, 및 이들의 방법들 KR102659677B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247012792A KR20240055168A (ko) 2021-01-12 2021-11-30 실리콘 카바이드 코팅된 베이스 기판들, 이들의 실리콘 카바이드 기판들, 및 이들의 방법들

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/146,572 2021-01-12
US17/146,572 US11827999B2 (en) 2021-01-12 2021-01-12 Methods of forming silicon carbide coated base substrates at multiple temperatures
PCT/US2021/061075 WO2022154873A1 (en) 2021-01-12 2021-11-30 Silicon carbide coated base substrates, silicon carbide substrates thereof, and methods thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247012792A Division KR20240055168A (ko) 2021-01-12 2021-11-30 실리콘 카바이드 코팅된 베이스 기판들, 이들의 실리콘 카바이드 기판들, 및 이들의 방법들

Publications (2)

Publication Number Publication Date
KR20230027262A KR20230027262A (ko) 2023-02-27
KR102659677B1 true KR102659677B1 (ko) 2024-04-19

Family

ID=82322823

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020247012792A KR20240055168A (ko) 2021-01-12 2021-11-30 실리콘 카바이드 코팅된 베이스 기판들, 이들의 실리콘 카바이드 기판들, 및 이들의 방법들
KR1020237002510A KR102659677B1 (ko) 2021-01-12 2021-11-30 실리콘 카바이드 코팅된 베이스 기판들, 이들의 실리콘 카바이드 기판들, 및 이들의 방법들

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020247012792A KR20240055168A (ko) 2021-01-12 2021-11-30 실리콘 카바이드 코팅된 베이스 기판들, 이들의 실리콘 카바이드 기판들, 및 이들의 방법들

Country Status (5)

Country Link
US (2) US11827999B2 (ko)
KR (2) KR20240055168A (ko)
CN (1) CN116195029A (ko)
TW (1) TW202242208A (ko)
WO (1) WO2022154873A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021141199A (ja) * 2020-03-05 2021-09-16 日立金属株式会社 ＳｉＣウェハおよびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037801A1 (en) * 2000-08-02 2002-03-28 Takaomi Sugihara SiC-formed material and method for manufacturing same
US20020096104A1 (en) * 2001-01-19 2002-07-25 Hoya Corporation Single crystal SiCand method of producing the same as well as SiC semiconductor device and SiC composite material

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4043003B2 (ja) * 1998-02-09 2008-02-06 東海カーボン株式会社 ＳｉＣ成形体及びその製造方法
US7601441B2 (en) 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
JP2004075493A (ja) 2002-08-22 2004-03-11 Tokai Carbon Co Ltd ＣＶＤ−ＳｉＣ被覆黒鉛材及びその製造方法
US7767022B1 (en) 2006-04-19 2010-08-03 Ii-Vi Incorporated Method of annealing a sublimation grown crystal
US9663374B2 (en) 2011-04-21 2017-05-30 The United States Of America, As Represented By The Secretary Of The Navy Situ grown SiC coatings on carbon materials
KR101158343B1 (ko) 2011-12-29 2012-06-22 주식회사 티씨케이 실리콘 카바이드 구조물 및 그 제조방법
JP6479347B2 (ja) 2014-06-06 2019-03-06 ローム株式会社 ＳｉＣエピタキシャルウェハの製造装置、およびＳｉＣエピタキシャルウェハの製造方法
KR101593922B1 (ko) 2014-12-30 2016-02-15 하나머티리얼즈(주) 화학기상증착법에 의한 반도체 공정용 다결정 탄화규소 벌크 부재 및 그 제조방법
KR102051668B1 (ko) 2016-12-20 2019-12-04 주식회사 티씨케이 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
EP3514130A1 (en) 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body
EP3514259A1 (en) 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body
EP3514127A1 (en) * 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body
EP3514257A1 (en) 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body
EP3514128A1 (en) 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body
EP3514129A1 (en) 2018-01-18 2019-07-24 Heraeus GMSI LLC Process for manufacturing a silicon carbide coated body
EP3626865A1 (en) 2018-09-20 2020-03-25 Heraeus GMSI LLC Susceptor and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037801A1 (en) * 2000-08-02 2002-03-28 Takaomi Sugihara SiC-formed material and method for manufacturing same
US20020096104A1 (en) * 2001-01-19 2002-07-25 Hoya Corporation Single crystal SiCand method of producing the same as well as SiC semiconductor device and SiC composite material

Also Published As

Publication number Publication date
US11827999B2 (en) 2023-11-28
KR20230027262A (ko) 2023-02-27
CN116195029A (zh) 2023-05-30
US20220220635A1 (en) 2022-07-14
TW202242208A (zh) 2022-11-01
KR20240055168A (ko) 2024-04-26
WO2022154873A1 (en) 2022-07-21
US20240052521A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
EP0632145B1 (en) Method of forming crystalline silicon carbide coatings
JP3545459B2 (ja) 低温における結晶質炭化ケイ素コーティングの作成方法
CN104412362B (zh) 碳化硅外延晶片及其制备方法
US20240052521A1 (en) Methods of forming silicon carbide coated base substrates at multiple temperatures
CN110144567B (zh) 采用化学气相沉积工艺在硅基体上制备超厚碳化硅梯度涂层的方法
CN111801309A (zh) 用于制造涂覆碳化硅的主体的工艺
US6893749B2 (en) SiC-formed material
KR102643483B1 (ko) 탄화규소 코팅된 몸체를 제조하기 위한 프로세스
Nordell et al. Influence of H 2 addition and growth temperature on CVD of SiC using hexamethyldisilane and Ar
RU2286616C2 (ru) Способ изготовления изделия, содержащего кремниевую подложку с пленкой из карбида кремния на ее поверхности
CN109119327A (zh) 在纳米图形化蓝宝石衬底上外延生长氮化铝的方法
JP7163756B2 (ja) 積層体、積層体の製造方法および炭化珪素多結晶基板の製造方法
US20210017029A1 (en) Process for manufacturing a silicon carbide coated body
KR20130076365A (ko) 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
CN111801441A (zh) 用于制造涂覆碳化硅的主体的工艺
KR102476826B1 (ko) 탄화규소 코팅된 몸체를 제조하기 위한 프로세스
JP7294021B2 (ja) 黒鉛製支持基板の表面処理方法、炭化珪素多結晶膜の成膜方法および炭化珪素多結晶基板の製造方法
JP7322408B2 (ja) 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法
JP2013035731A (ja) 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法
JP7247819B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP7392526B2 (ja) 炭化ケイ素単結晶基板の製造方法
Hurtos et al. Low temperature SiC growth by metalorganic LPCVD on MBE carbonized Si (001) substrates
JP3220730B2 (ja) 常圧ｃｖｄ装置のための黒鉛製ウエハ保持治具
JPH07335562A (ja) 炭化珪素の成膜方法
JPH09255495A (ja) 炭化珪素膜及びその形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant