KR102634456B1 - 신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치 - Google Patents
신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR102634456B1 KR102634456B1 KR1020220085351A KR20220085351A KR102634456B1 KR 102634456 B1 KR102634456 B1 KR 102634456B1 KR 1020220085351 A KR1020220085351 A KR 1020220085351A KR 20220085351 A KR20220085351 A KR 20220085351A KR 102634456 B1 KR102634456 B1 KR 102634456B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- original
- replica
- deterioration
- wiring
- Prior art date
Links
- 230000008054 signal transmission Effects 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 230000032683 aging Effects 0.000 title 2
- 230000006866 deterioration Effects 0.000 claims abstract description 81
- 238000012544 monitoring process Methods 0.000 claims abstract description 43
- 238000012360 testing method Methods 0.000 claims description 21
- 230000004913 activation Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 4
- 230000009849 deactivation Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 8
- 238000006731 degradation reaction Methods 0.000 description 8
- 108091007416 X-inactive specific transcript Proteins 0.000 description 6
- 108091035715 XIST (gene) Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 101100534087 Cowpox virus (strain Brighton Red) CRMA gene Proteins 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치가 게시된다. 본 발명의 열화 감시 회로에서는, 상기 정상 동작 구간에서 레플리카 배선에 대한 열화는 미발생되며, 상기 오리지널 배선에 대한 열화는 발생된다. 즉, 레플리카 배선에 비해 상기 오리지널 배선에서의 신호 전송 시간이 상대적으로 증가하게 된다. 그리고, 상기 오리지널 배선의 신호 전송 시간이 상기 레플리카 배선의 신호 전송 시간보다 마진 지연 시간(tDM) 이상보다 길게 되면, 열화 플래그 신호가 "H"로 활성화된다. 그 결과, 본 발명의 열화 감시 회로에 의하면, 신호 전송 시간의 변화로 배선의 열화가 효과적으로 감시될 수 있으며, 전체적으로 반도체 메모리 장치에 대한 열화가 효과적으로 감시될 수 있다.
Description
본 발명은 전자 회로에 관한 것으로서, 특히, 신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치에 관한 것이다.
일반적으로, 반도체 메모리 장치에는, 매우 많은 수의 배선들이 배치된다. 그리고, 반도체 메모리 장치가 고집화됨에 따라, 배선의 단면적은 점점 감소되어 단위 면적당 흐르는 전류 밀도는 매우 높아지고 있다. 이렇게 고밀도의 전류가 도체를 통해 흐르게 되면, 많은 수의 전자가 전기장에 의해 빠른 속도로 이동하면서 이온과 충돌하고, 주위 이온들과의 결합력이 낮은 이온이 전자가 전자가 이동하는 방향을 따라 움직이는 전자 이동(EM: Electro Migration) 현상이 발생된다.
이러한 전자 이동 현상에 의해 이온은 금속 내의 결정 입계(grain boundary)를 따라 이동하게 되고 이렇게 금속 이온이 빠져 나간 자리에는 빈 공간인 보이드(void)가 발생된다. 그리고, 반도체 메모리 장치에 대한 사용 누적 시간이 증가함에 따라, 이러한 보이드로 인해 배선의 신호 전송 시간은 길어지게 된다.
한편, 반도체 메모리 장치는 의료기기, 인공위성, 비행기나 발전소 등과 같은 높은 필드 신뢰성을 요구하는 응용처에 이용된다. 이 경우, 반도체 메모리 장치의 성능 열화는 생명을 위협하는 재난을 야기할 수 있다.
본 발명의 목적은 신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 일면은 열화 감시 회로에 관한 것이다. 본 발명의 열화 감시 회로는 오리지널 수신 신호를 수신하는 오리지널 수신단; 오리지널 출력 신호를 제공하는 오리지널 출력단; 상기 오리지널 수신단과 상기 오리지널 출력단 사이에 설치되는 오리지널 배선으로서, 상기 오리지널 수신단에 제공되는 상기 오리지널 수신 신호를 전송하여 상기 오리지널 출력 신호로 상기 오리지널 출력단에 제공하는 상기 오리지널 배선; 레플리카 수신 신호를 수신하는 레플리카 수신단; 레플리카 출력 신호를 제공하는 레플리카 출력단; 상기 레플리카 수신단과 상기 레플리카 출력단 사이에 상기 오리지널 배선을 모조(模造)하여 형성되는 레플리카 배선으로서, 상기 레플리카 수신단에 제공되는 상기 레플리카 수신 신호를 전송하여 상기 레플리카 출력 신호로 상기 레플리카 출력단에 제공하는 상기 레플리카 배선; 열화 감시 신호가 비활성화되는 정상 동작 구간에서는 오리지널 입력 신호를 상기 오리지널 수신 신호로 제공하며, 상기 열화 감시 신호가 활성화되는 열화 감시 구간에서는 테스트 입력 신호를 상기 오리지널 수신 신호로 제공하도록 구동되는 오리지널 수신 구동부; 테스트 입력 신호를 마진 지연 시간으로 지연하여 상기 레플리카 수신 신호로 제공하도록 구동되는 레플리카 수신 구동부; 및 상기 테스트 입력 신호의 활성화에 따라 발생되는 상기 오리지널 출력 신호와 상기 레플리카 출력 신호 사이의 활성화 순서를 감지하여, 열화 플래그 신호를 발생하는 비교 래치부로서, 상기 열화 플래그 신호는 상기 레플리카 출력 신호가 상기 오리지널 출력 신호보다 앞서 활성화됨에 응답하여 활성화되는 상기 비교 래치부를 구비한다.
상기의 다른 목적을 달성하기 위한 본 발명의 다른 일면은 반도체 메모리 장치에 관한 것이다. 본 발명의 반도체 메모리 장치는 정상 동작 구간에 수신되는 신호를 전송하는 오리지널 배선의 신호 전송 지연의 변화를 통하여, 상기 반도체 메모리 장치의 열화를 감시하도록 구동되는 열화 감지 회로를 구비한다. 그리고, 상기 열화 감지 회로는 테스트 입력 신호에 대한 상기 오리지널 배선에서의 신호 전송 시간과 레플리카 배선에서의 신호 전송 시간을 비교하여 열화 플래그 신호를 발생하되, 상기 레플리카 배선은 상기 오리지널 배선을 모조(模造)하여 형성되며, 상기 열화 플래그 신호는 상기 오리지널 배선에서의 신호 전송 시간이 레플리카 배선에서의 신호 전송 시간보다 마진 지연 시간 이상임에 응답하여 활성화된다.
상기와 같은 구성의 본 발명의 열화 감시 회로에서는, 상기 정상 동작 구간에서 레플리카 배선에 대한 열화는 미발생되며, 상기 오리지널 배선에 대한 열화는 발생된다. 즉, 레플리카 배선에 비해 상기 오리지널 배선에서의 신호 전송 시간이 상대적으로 증가하게 된다. 그리고, 상기 오리지널 배선의 신호 전송 시간이 상기 레플리카 배선의 신호 전송 시간보다 마진 지연 시간(tDM) 이상보다 길게 되면, 열화 플래그 신호가 "H"로 활성화된다.
그 결과, 상기와 같은 구성의 본 발명의 열화 감시 회로에 의하면, 신호 전송 시간의 변화로 배선의 열화가 효과적으로 감시될 수 있으며, 전체적으로 반도체 메모리 장치에 대한 열화가 효과적으로 감시될 수 있다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 열화 감시 회로를 나타내는 도면이다.
도 2a 및 도 2b는 도 1의 열화 감시 회로에서의 열화 정도에 따른 주요 신호의 동작을 설명하기 위한 타이밍도들이다.
도 3은 본 발명의 반도체 메모리 장치를 나타내는 도면이다.
도 1은 본 발명의 일실시예에 따른 열화 감시 회로를 나타내는 도면이다.
도 2a 및 도 2b는 도 1의 열화 감시 회로에서의 열화 정도에 따른 주요 신호의 동작을 설명하기 위한 타이밍도들이다.
도 3은 본 발명의 반도체 메모리 장치를 나타내는 도면이다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
그리고, 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
한편, 본 발명의 내용을 명세서 전반에 걸쳐 설명함에 있어서, 개개의 구성요소들 사이에서 '전기적으로 연결된다', '연결된다', '접속된다'의 용어의 의미는 직접적인 연결뿐만 아니라 속성을 일정 정도 이상 유지한 채로 중간 매개체를 통해 연결이 이루어지는 것도 모두 포함하는 것이다. 개개의 신호가 '전달된다', '도출된다'등의 용어 역시 직접적인 의미뿐만 아니라 신호의 속성을 어느 정도 이상 유지한 채로 중간 매개체를 통한 간접적인 의미까지도 모두 포함된다. 기타, 전압 또는 신호가 '가해진다, '인가된다', '입력된다' 등의 용어도, 명세서 전반에 걸쳐 모두 이와 같은 의미로 사용된다.
또한 각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수 개의 스위치나 복수개의 신호선으로 이루어진 구성일지라도 '스위치들', '신호선들'과 같이 표현할 수도 있고, '스위치', '신호선'과 같이 단수로 표현할 수도 있다. 이는 스위치들이 서로 상보적으로 동작하는 경우도 있고, 때에 따라서는 단독으로 동작하는 경우도 있기 때문이며, 신호선 또한 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일실시예에 따른 열화 감시 회로(CRAM)를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 열화 감시 회로(CRAM)는 오리지널 수신단(NRUM), 오리지널 출력단(NUNM), 오리지널 배선(LNNR), 레플리카 수신단(NRTS), 레플리카 출력단(NUTS), 레플리카 배선(LNTS), 오리지널 수신 구동부(100), 레플리카 수신 구동부(200) 및 비교 래치부(300)를 구비한다.
본 발명의 열화 감시 회로(CRAM)를 구체적으로 기술하기에 앞서, 본 발명의 열화 감시 회로(CRAM)의 구동 구간은 살펴본다.
본 발명의 열화 감시 회로(CRAM)의 구동 구간은 크게 정상 동작 구간과 열화 감시 구간으로 구분될 수 있다. 상기 정상 동작 구간에서는, 열화 감시 신호(XMOR)가 "L"로 비활성화되며, 오리지널 배선(LNNR)을 통하여 반도체 메모리 장치의 정상 동작에 필요한 신호들이 전송된다. 그리고, 상기 열화 감시 구간에서는, 상기 열화 감시 신호(XMOR)가 "H"로 활성화되며, 열화 감시에 필요한 신호들이 오리지널 배선(LNNR) 및 레플리카 배선(LNTS)를 통하여 전송된다.
다시 도 1을 참조하면, 상기 오리지널 수신단(NRUM)은 오리지널 수신 신호(XRUM)를 수신하고, 상기 오리지널 출력단(NUNM)은 오리지널 출력 신호(XUNM)를 제공한다.
상기 오리지널 배선(LNNR)은 상기 오리지널 수신단(NRUM)과 상기 오리지널 출력단(NUNM) 사이에 설치된다. 그리고, 상기 오리지널 배선(LNNR)은 상기 오리지널 수신단(NRUM)에 제공되는 상기 오리지널 수신 신호(XRUM)를 전송하여 상기 오리지널 출력 신호(XUNM)로 상기 오리지널 출력단(NUNM)에 제공한다.
상기 오리지널 출력 신호(XUNM)는 상기 정상 동작 구간에서 상기 오리지널 입력 신호(XNIN)에 대하여 일정한 위상차를 가지면서 다른 회로에 제공된다.
바람직하기로는, 상기 오리지널 배선(LNNR)은 데이터를 전송하는 데이터 라인 또는 클락 신호를 전송하는 클락 라인이다.
상기 레플리카 수신단(NRTS)은 레플리카 수신 신호(XRTS)를 수신하고, 상기 레플리카 출력단(NUTS)은 레플리카 출력 신호(XUTS)를 제공한다.
상기 레플리카 배선(LNTS)은 상기 레플리카 수신단(NRTS)과 상기 레플리카 출력단(NUTS) 사이에 상기 오리지널 배선을 모조(模造)하여 형성된다. 이때, 상기 레플리카 배선(LNTS)은 상기 레플리카 수신단(NRTS)에 제공되는 상기 레플리카 수신 신호(XRTS)를 전송하여 상기 레플리카 출력 신호(XUTS)로 상기 레플리카 출력단(NUTS)에 제공한다.
상기 오리지널 수신 구동부(100)는 열화 감시 신호(XMOR)가 "L"로 비활성화되는 정상 동작 구간에서는 오리지널 입력 신호(XNIN)를 상기 오리지널 수신 신호(XRUM)로 제공하며, 상기 열화 감시 신호(XMOR)가 "H"로 활성화되는 열화 감시 구간에서는 테스트 입력 신호(XIST)를 상기 오리지널 수신 신호(XRUM)로 제공하도록 구동된다.
상기 오리지널 수신 구동부(100)는 구체적으로 제1 오리지널 스위치(110) 및 제2 오리지널 스위치(120)를 구비한다.
상기 제1 오리지널 스위치(110)는 상기 열화 감시 신호(XMOR)의 "L"로의 비활성화에 따라 상기 오리지널 입력 신호(XNIN)를 상기 오리지널 수신 신호(XRUM)로 제공한다. 그리고, 상기 제2 오리지널 스위치(120)는 상기 열화 감시 신호(XMOR)의 "H"로의 활성화에 따라 상기 테스트 입력 신호(XIST)를 상기 오리지널 수신 신호(XRUM)로 제공한다.
상기 레플리카 수신 구동부(200)는 테스트 입력 신호(XIST)를 마진 지연 시간(tDM)으로 지연하여 상기 레플리카 수신 신호(XRTS)로 제공하도록 구동된다.
상기 레플리카 수신 구동부(200)는 구체적으로 지연 수단(210) 및 레플리카 스위치(220)를 구비한다.
상기 지연 수단(210) 상기 테스트 입력 신호(XIST)를 상기 마진 지연 시간(tDM)으로 지연하여 지연 테스트 신호(XDLT)로 발생한다.
상기 레플리카 스위치(220)는 상기 오리지널 수신 구동부(100)의 상기 제2 오리지널 스위치(120)를 모조(模造)하여 형성된다. 그리고, 상기 레플리카 스위치(220)는 턴온(turn-on) 상태로 유지되어, 상기 지연 테스트 신호(XDLT)와 상기 레플리카 수신 신호(XRTS)를 전기적으로 연결한다.
이에 따라, 상기 열화 감시 구간에서, 상기 레플리카 수신 신호(XRTS)는 상기 오리지널 수신 신호(XRUM)에 대하여 상기 마진 지연 시간(tDM)으로 지연되는 위상차를 가진다.
상기 비교 래치부(300)는 상기 테스트 입력 신호(XIST)의 "L"에서 "H"로의 활성화에 따라 발생되는 상기 오리지널 출력 신호(XUNM)와 상기 레플리카 출력 신호(XUTS) 사이의 활성화 순서를 감지하여, 열화 플래그 신호(XFLG)를 발생한다.
상기 비교 래치부(300)는 제1 반전 논리곱 게이트(310), 제2 반전 논리곱 게이트(320) 및 인버터(330)를 구비한다.
상기 제1 반전 논리곱 게이트(310)는 상기 오리지널 출력 신호(XUNM)와 비교 예비 신호(XPRC)를 반전 논리곱 연산하여 출력한다.
상기 제2 반전 논리곱 게이트(320)는 상기 레플리카 출력 신호(XUTS)와 상기 제1 반전 논리곱 게이트(310)의 출력을 반전 논리곱 연산하여 상기 비교 예비 신호(XPRC)로 출력한다.
그리고, 상기 인버터(330)는 상기 비교 예비 신호(XPRC)를 반전하여 상기 열화 플래그 신호(XFLG)로 출력한다.
상기와 같은 비교 래치부(300)에 의하면, 도 2a에서와 같이, 상기 오리지널 출력 신호(XUNM)가 상기 레플리카 출력 신호(XUTS)보다 앞서 "H"로 활성화되는 경우에는, 상기 열화 플래그 신호(XFLG)는 "L"의 비활성화로 유지된다. 이 경우는, 오리지널 배선(LNNR)의 열화 정도가 설정된 마진 범위를 넘지 않은 것으로 이해될 수 있다.
반면에, 도 2b에서와 같이 상기 레플리카 출력 신호(XUTS)가 상기 오리지널 출력 신호(XUNM)보다 앞서 "H"로 활성화되는 경우에는, 상기 열화 플래그 신호(XFLG)는 "H"로 활성화된다. 이 경우는, 오리지널 배선(LNNR)의 열화 정도가 설정된 마진 범위를 넘어 선 것 이해될 수 있으며, 전자 기기에서 반도체 메모리 장치의 교체가 필요한 것으로 판단될 수 있다.
정리하면, 본 발명의 열화 감시 회로(CRAM)에서는, 상기 테스트 입력 신호(XIST)는 정상 동작 구간에서 "L"로 상태로 제어된다. 그러므로, 상기 레플리카 배선(LNTS)은 정상 동작 구간에서 열화가 미발생된다. 반면에, 상기 오리지널 배선(LNNR)은 상기 정상 동작 구간에서 자신을 채용하는 반도체 메모리 장치의 누적 사용에 따라 열화가 발생되며, 신호 전송 시간이 증가된다.
이때, 상기 오리지널 배선(LNNR)의 신호 전송 시간이 상기 레플리카 배선(LNTS)의 신호 전송 시간보다 마진 지연 시간(tDM) 이상 증가되면, 상기 열화 플래그 신호(XFLG)가 "H"로 활성화된다.
즉, 본 발명의 열화 감시 회로(CRAM)에 의하면, 신호 전송 시간의 변화로 배선의 열화가 효과적으로 감시될 수 있다.
한편, 본 발명의 열화 감시 회로(CRAM)는 반도체 메모리 장치의 열화 감시를 위하여 채용될 수 있다.
도 3은 본 발명의 반도체 메모리 장치(DEV)를 나타내는 도면으로서, 도 1의 열화 감시 회로(CRAM)가 채용될 수 있다.
도 3을 참조하면, 본 발명의 반도체 메모리 장치(DEV)는 열화 감지 회로(CRMA)를 구비한다. 이때, 상기 열화 감지 회로(CRMA)는 정상 동작 구간에 수신되는 신호를 전송하는 오리지널 배선(LNNR)의 신호 전송 지연의 변화를 통하여, 상기 반도체 메모리 장치(DEV)의 열화를 감시하도록 구동된다.
상기 열화 감지 회로(CRMA)는 테스트 입력 신호(XIST)에 대한 상기 오리지널 배선(LNNR)에서의 신호 전송 시간과 레플리카 배선(LNTS)에서의 신호 전송 시간을 비교하여 열화 플래그 신호(XFLG)를 발생한다.
이때, 상기 레플리카 배선(LNNR)은 상기 오리지널 배선(LNNR)을 모조(模造)하여 형성된다. 그리고, 상기 오리지널 배선(LNNR)에서의 신호 전송 시간이 상기 레플리카 배선(LNNR)에서의 신호 전송 시간보다 마진 지연 시간(tDM)보다 크게 되면, 상기 열화 플래그 신호(XFLG)는 "H"로 활성화된다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
Claims (8)
- 열화 감시 회로에 있어서,
오리지널 수신 신호를 수신하는 오리지널 수신단;
오리지널 출력 신호를 제공하는 오리지널 출력단;
상기 오리지널 수신단과 상기 오리지널 출력단 사이에 설치되는 오리지널 배선으로서, 상기 오리지널 수신단에 제공되는 상기 오리지널 수신 신호를 전송하여 상기 오리지널 출력 신호로 상기 오리지널 출력단에 제공하는 상기 오리지널 배선;
레플리카 수신 신호를 수신하는 레플리카 수신단;
레플리카 출력 신호를 제공하는 레플리카 출력단;
상기 레플리카 수신단과 상기 레플리카 출력단 사이에 상기 오리지널 배선을 모조(模造)하여 형성되는 레플리카 배선으로서, 상기 레플리카 수신단에 제공되는 상기 레플리카 수신 신호를 전송하여 상기 레플리카 출력 신호로 상기 레플리카 출력단에 제공하는 상기 레플리카 배선;
열화 감시 신호가 비활성화되는 정상 동작 구간에서는 오리지널 입력 신호를 상기 오리지널 수신 신호로 제공하며, 상기 열화 감시 신호가 활성화되는 열화 감시 구간에서는 테스트 입력 신호를 상기 오리지널 수신 신호로 제공하도록 구동되는 오리지널 수신 구동부;
테스트 입력 신호를 마진 지연 시간으로 지연하여 상기 레플리카 수신 신호로 제공하도록 구동되는 레플리카 수신 구동부; 및
상기 테스트 입력 신호의 활성화에 따라 발생되는 상기 오리지널 출력 신호와 상기 레플리카 출력 신호 사이의 활성화 순서를 감지하여, 열화 플래그 신호를 발생하는 비교 래치부로서, 상기 열화 플래그 신호는 상기 레플리카 출력 신호가 상기 오리지널 출력 신호보다 앞서 활성화됨에 응답하여 활성화되는 상기 비교 래치부를 구비하는 것을 특징으로 하는 열화 감시 회로.
- 제1항에 있어서, 상기 오리지널 수신 구동부는
상기 열화 감시 신호의 비활성화에 따라 상기 오리지널 입력 신호를 상기 오리지널 수신 신호로 제공하는 제1 오리지널 스위치; 및
상기 열화 감시 신호의 활성화에 따라 상기 테스트 입력 신호를 상기 오리지널 수신 신호로 제공하는 제2 오리지널 스위치를 구비하는 것을 특징으로 하는 열화 감시 회로.
- 제2항에 있어서, 상기 레플리카 수신 구동부는
상기 테스트 입력 신호를 상기 마진 지연 시간으로 지연하여 지연 테스트 신호로 발생하는 지연 수단; 및
상기 오리지널 수신 구동부의 상기 제2 오리지널 스위치를 모조(模造)하여 형성되는 레플리카 스위치로서, 상기 지연 테스트 신호와 상기 레플리카 수신 신호를 전기적으로 연결하는 상기 레플리카 스위치를 구비하는 것을 특징으로 하는 열화 감시 회로.
- 제1항에 있어서, 상기 비교 래치부는
상기 오리지널 출력 신호와 비교 예비 신호를 반전 논리곱 연산하여 출력하는 제1 반전 논리곱 게이트;
상기 레플리카 출력 신호와 상기 제1 반전 논리곱 게이트의 출력을 반전 논리곱 연산하여 상기 비교 예비 신호로 출력하는 제2 반전 논리곱 게이트; 및
상기 비교 예비 신호를 반전하여 상기 열화 플래그 신호로 출력하는 인버터를 구비하는 것을 특징으로 하는 열화 감시 회로.
- 제1항에 있어서, 상기 오리지널 배선은
데이터를 전송하는 데이터 라인인 것을 특징으로 하는 열화 감시 회로.
- 제1항에 있어서, 상기 오리지널 배선은
클락 신호를 전송하는 클락 라인인 것을 특징으로 하는 열화 감시 회로.
- 반도체 메모리 장치에 있어서,
정상 동작 구간에 수신되는 신호를 전송하는 오리지널 배선의 신호 전송 지연의 변화를 통하여, 상기 반도체 메모리 장치의 열화를 감시하도록 구동되는 열화 감지 회로를 구비하며,
상기 열화 감지 회로는
테스트 입력 신호에 대한 상기 오리지널 배선에서의 신호 전송 시간과 레플리카 배선에서의 신호 전송 시간을 비교하여 열화 플래그 신호를 발생하되, 상기 레플리카 배선은 상기 오리지널 배선을 모조(模造)하여 형성되며, 상기 열화 플래그 신호는 상기 오리지널 배선에서의 신호 전송 시간이 레플리카 배선에서의 신호 전송 시간보다 마진 지연 시간 이상임에 응답하여 활성화되는 것을 특징으로 하는 반도체 메모리 장치. - 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220085351A KR102634456B1 (ko) | 2022-07-12 | 2022-07-12 | 신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220085351A KR102634456B1 (ko) | 2022-07-12 | 2022-07-12 | 신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20240008469A KR20240008469A (ko) | 2024-01-19 |
| KR102634456B1 true KR102634456B1 (ko) | 2024-02-06 |
Family
ID=89717768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220085351A KR102634456B1 (ko) | 2022-07-12 | 2022-07-12 | 신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102634456B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150301107A1 (en) | 2014-04-18 | 2015-10-22 | Global Unichip Corporation | Aging detection circuit and method thereof |
| WO2015161890A1 (en) | 2014-04-25 | 2015-10-29 | Universitat Politècnica De Catalunya | Adaptive clocking configurations and calibration methods thereof |
| US20180166146A1 (en) | 2016-12-12 | 2018-06-14 | SK Hynix Inc. | Semiconductor device and semiconductor system including the same |
| US20190195943A1 (en) | 2016-06-01 | 2019-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ic degradation management circuit, system and method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160092835A (ko) * | 2015-01-28 | 2016-08-05 | 에스케이하이닉스 주식회사 | 열화 감지 회로 및 이를 포함하는 열화 조정 장치 |
| KR20180122146A (ko) * | 2017-05-02 | 2018-11-12 | 에스케이하이닉스 주식회사 | 열화를 보상하는 반도체 장치 및 이를 이용하는 반도체 시스템 |
-
2022
- 2022-07-12 KR KR1020220085351A patent/KR102634456B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150301107A1 (en) | 2014-04-18 | 2015-10-22 | Global Unichip Corporation | Aging detection circuit and method thereof |
| WO2015161890A1 (en) | 2014-04-25 | 2015-10-29 | Universitat Politècnica De Catalunya | Adaptive clocking configurations and calibration methods thereof |
| US20190195943A1 (en) | 2016-06-01 | 2019-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ic degradation management circuit, system and method |
| US20180166146A1 (en) | 2016-12-12 | 2018-06-14 | SK Hynix Inc. | Semiconductor device and semiconductor system including the same |
Non-Patent Citations (1)
| Title |
|---|
| S. Chun 외, "A Novel Built-in Aging Detection Architecture for Mixed-Signal Integrated Circuits," 8th Conference on Ph.D. Research in Microelectronics & Electronics, 2012. 06. |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240008469A (ko) | 2024-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6539490B1 (en) | Clock distribution without clock delay or skew | |
| JP6536736B2 (ja) | 接地回路及び接地方法 | |
| JPH06224731A (ja) | 制御インピーダンストランジスタスイッチング回路 | |
| KR20100043194A (ko) | 실행 불가능한 네트워크 디바이스를 바이패스하기 위한 네트워크 인터페이스 장치 | |
| US20110176560A1 (en) | Communication circuit, relay connecting circuit, and communication network | |
| US6504410B2 (en) | Fault tolerant storage cell | |
| KR102634456B1 (ko) | 신호 전송 시간의 변화로 배선의 열화를 감시하는 열화 감시 회로 및 이를 포함하는 반도체 메모리 장치 | |
| US20080291844A1 (en) | Direct Sequential Network Addressing (Dsna) | |
| US6597165B2 (en) | Compare path bandwidth control for high performance automatic test systems | |
| CN107786283B (zh) | 发射和接收装置及超声系统 | |
| EP0283202A2 (en) | Current surge elimination for CMOS devices | |
| JP4516294B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7116126B2 (en) | Intelligent delay insertion based on transition | |
| US5237573A (en) | Method and apparatus for selectively switching between input signals | |
| US11228201B2 (en) | Power generating apparatus having remote control self-recovery power-off mechanism | |
| US20010048317A1 (en) | Compare path bandwidth control for high performance automatic test systems | |
| US10701798B2 (en) | Systems and apparatuses for power electronics with high current carrying conductors | |
| CN109977069B (zh) | 一种设备 | |
| US20200287579A1 (en) | Ringing suppression circuit | |
| US11632103B2 (en) | High-speed voltage clamp for unterminated transmission lines | |
| KR100265834B1 (ko) | 반도체 장치의 입/출력 버퍼 | |
| US8207636B2 (en) | Power control interrupt management | |
| JPS589445B2 (ja) | 二重化バス回路 | |
| CN117977306A (zh) | 一种控制失效传导的通信接口保护线缆及卫星 | |
| JPS6220575B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |