KR102632402B1 - 후면접합 실리콘 태양전지 및 이를 제조하는 방법 - Google Patents

후면접합 실리콘 태양전지 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR102632402B1
KR102632402B1 KR1020160168958A KR20160168958A KR102632402B1 KR 102632402 B1 KR102632402 B1 KR 102632402B1 KR 1020160168958 A KR1020160168958 A KR 1020160168958A KR 20160168958 A KR20160168958 A KR 20160168958A KR 102632402 B1 KR102632402 B1 KR 102632402B1
Authority
KR
South Korea
Prior art keywords
layer
silicon substrate
conductive semiconductor
semiconductor layer
electric field
Prior art date
Application number
KR1020160168958A
Other languages
English (en)
Other versions
KR20180067782A (ko
Inventor
이승직
Original Assignee
오씨아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오씨아이 주식회사 filed Critical 오씨아이 주식회사
Priority to KR1020160168958A priority Critical patent/KR102632402B1/ko
Publication of KR20180067782A publication Critical patent/KR20180067782A/ko
Application granted granted Critical
Publication of KR102632402B1 publication Critical patent/KR102632402B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

실리콘 기판; 전면전계 영역; 후면전계 영역; 및 터널접합 영역;를 포함하고, 상기 전면전계 영역은 텍스쳐링 구조를 갖는 상기 실리콘 기판의 전면에 형성되고, 텍스쳐링 구조를 갖는 제1 도전성 반도체층을 포함하고, 상기 후면전계 영역과 상기 터널접합 영역은 상기 실리콘 기판의 후면에 교대로 배치되고, 상기 후면전계 영역과 접하는 상기 실리콘 기판의 후면은 텍스쳐링 구조를 갖고, 상기 후면전계 영역은 텍스쳐링 구조를 갖는 제2 도전성 반도체층 및 상기 제2 도전성 반도체층에 연결된 제1 전극을 포함하고, 상기 터널접합 영역은 상기 실리콘 기판의 후면으로부터 순차적으로 터널링층 및 에미터층; 및 상기 에미터층에 연결된 제2 전극을 포함하는 후면접합 실리콘 태양전지를 제공한다.

Description

후면접합 실리콘 태양전지 및 이를 제조하는 방법{BACK CONTACT SILICON SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 후면접합 실리콘 태양전지 및 이를 제조하는 방법에 관한 것이다.
기업들마다 자생력을 키우기 위해 다양한 구조와 물질의 태양전지를 제조하고 있다. 그 중 고효율에 적용되는 N-타입 기판을 대상으로 한 최고 효율의 구조는 후면접합 실리콘 태양전지다. 하지만 고효율의 후면접합 실리콘 태양전지라 할지라도 공정 스텝과 제조 방식의 까다로움으로 인해 제조 비용이 높다는 점이 단점으로 알려져 있다.
본 발명의 일 구현예는 높은 효율과 후면 부착력을 향상시킨 후면접합 실리콘 태양전지를 제공하고자 한다.
본 발명의 다른 구현예는 공정수와 제조 비용을 최소화하여 높은 효율과 후면 부착력을 향상시킨 후면접합 실리콘 태양전지를 제조하는 방법을 제공하고자 한다.
본 발명의 일 구현예에서,
실리콘 기판;
전면전계 영역;
후면전계 영역; 및
터널접합 영역;를 포함하고,
상기 전면전계 영역은 텍스쳐링 구조를 갖는 상기 실리콘 기판의 전면에 형성되고, 텍스쳐링 구조를 갖는 제1 도전성 반도체층을 포함하고,
상기 후면전계 영역과 상기 터널접합 영역은 상기 실리콘 기판의 후면에 교대로 배치되고,
상기 후면전계 영역과 접하는 상기 실리콘 기판의 후면은 텍스쳐링 구조를 갖고,
상기 후면전계 영역은 텍스쳐링 구조를 갖는 제2 도전성 반도체층 및 상기 제2 도전성 반도체층에 연결된 제1 전극을 포함하고,
상기 터널접합 영역은 상기 실리콘 기판의 후면으로부터 순차적으로 터널링층 및 에미터층; 및 상기 에미터층에 연결된 제2 전극을 포함하는 후면접합 실리콘 태양전지를 제공한다.
본 발명의 다른 구현예에서,
실리콘 기판의 후면에 터널링층을 형성하는 단계;
상기 터널링층 상에 상기 실리콘 기판과 반대되는 도전형의 폴리실리콘층을 형성하여 에미터층을 형성하는 단계;
상기 터널링층 및 상기 에미터층을 패터닝하여 상기 실리콘 기판의 후면이 노출된 개구부를 형성하는 단계;
상기 실리콘 기판 전면 및 상기 개구부에서 노출된 상기 실리콘 기판의 후면에 텍스쳐링 공정을 수행하여 텍스쳐링 구조를 형성하는 단계;
상기 실리콘 기판의 전면에 상기 실리콘 기판과 동일한 도전형 도펀트를 함유한 막을 증착하는 단계;
상기 실리콘 기판의 전면에 형성된 상기 실리콘 기판과 동일한 도전형 도펀트를 함유한 막과 상기 개구부를 통해 노출된 상기 실리콘 기판의 후면으로 상기 실리콘 기판과 동일한 도전형 도펀트 물질을 열확산시켜 동시에 상기 실리콘 기판과 동일한 도전형 도펀트를 함유한 막으로부터 제1 도전성 반도체층을 형성하고, 상기 개구부를 통해 노출된 상기 실리콘 기판의 후면에 제2 도전성 반도체층을 형성하는 단계;
상기 에미터층에 연결되는 제2 전극을 형성하는 단계; 및
상기 제2 도전성 반도체층에 연결되는 제1 전극을 형성하는 단계;
를 포함하는 후면접합 실리콘 태양전지를 제조하는 방법을 제공한다.
상기 후면접합 실리콘 태양전지는 높은 효율을 가지면서도 동시에 후면 부착력이 향상된 구조를 갖는다.
상기 후면접합 실리콘 태양전지를 제조하는 방법은 공정수와 제조 비용을 최소화하여 상기 후면접합 실리콘 태양전지를 제조할 수 있다.
도 1은 본 발명의 일 구현예에 따른 후면접합 실리콘 태양전지를 개략적인 단면도이다.
도 2는 본 발명의 다른 구현예에 따른 후면접합 실리콘 태양전지를 개략적인 단면도이다.
도 3은 본 발명의 또 다른 구현예에 따른 후면접합 실리콘 태양전지를 개략적인 단면도이다.
도 4는 본 발명의 또 다른 구현예에 따른 후면접합 실리콘 태양전지를 개략적인 단면도이다.
도 5는 본 발명의 또 다른 구현예에 따른 후면접합 실리콘 태양전지를 개략적인 단면도이다.
도 6은 본 발명의 또 다른 구현예에 따른 후면접합 실리콘 태양전지를 개략적인 단면도이다.
도 7은 본 발명의 또 다른 구현예에 따른 후면접합 실리콘 태양전지를 개략적인 단면도이다.
도 8은 상기 후면접합 실리콘 태양전지를 제조하는 방법을 개략적으로 나타낸 도면이다.
도 9은 상기 후면접합 실리콘 태양전지를 제조하는 방법 중 일부 대체가능한 공정 단계를 개략적으로 나타낸 도면이다.
이하, 본 발명의 구현예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 일 구현예에서, 실리콘 기판;
전면전계 영역;
후면전계 영역; 및
터널접합 영역;를 포함하고,
상기 전면전계 영역은 텍스쳐링 구조를 갖는 상기 실리콘 기판의 전면에 형성되고, 텍스쳐링 구조를 갖는 제1 도전성 반도체층을 포함하고,
상기 후면전계 영역과 상기 터널접합 영역은 상기 실리콘 기판의 후면에 교대로 배치되고,
상기 터널접합 영역은 상기 실리콘 기판의 후면으로부터 순차적으로 터널링층 및 에미터층; 및 상기 에미터층에 연결된 제2 전극을 포함하고,
상기 후면전계 영역과 접하는 상기 실리콘 기판의 후면은 텍스쳐링 구조를 갖고,
상기 후면전계 영역은 텍스쳐링 구조를 갖는 제2 도전성 반도체층 및 상기 제2 도전성 반도체층에 연결된 제1 전극을 포함하는
후면접합 실리콘 태양전지를 제공한다.
도 1은 상기 후면접합 실리콘 태양전지 (100)를 개략적인 단면도이다.
도 1을 참조하면, 상기 후면접합 실리콘 태양전지 (100)는 실리콘 기판 (110)의 전면에는 전면전계 영역 (A)를 형성하고, 실리콘 기판 (110)의 후면에는 후면전계 영역 (B) 및 터널접합 영역 (C)을 형성한다.
상기 후면전계 영역 (B) 및 상기 터널접합 영역 (C)은 교대로 배치된다.
상기 실리콘 기판 (110)은 실리콘으로 된 기판이다. 상기 실리콘 기판 (110)은 단결정 실리콘 또는 다결정 실리콘의 n형 도전성 타입의 도펀트를 함유하는 n형 실리콘 기판이거나, 혹은 p형 실리콘 기판일 수 있다.
일 구현예에서, 상기 실리콘 기판 (110)은 n형 도전성 타입의 도펀트를 함유하는 결정질 실리콘 기판일 수 있다.
상기 실리콘 기판 (110)의 전면에 요철로 이루어진 텍스쳐링 구조가 형성되어 있다. 이러한 텍스쳐링 구조는 이른바 텍스쳐링 공정에 의해 형성될 수 있다. 이러한 요철 패턴은 태양전지에 입사하는 광의 반사를 억제하여, 수광 효율을 높일 수 있다.
상기 전면전계 영역 (FSF, front space field) (A)은 상기 실리콘 기판 (110)의 전면의 텍스쳐링 구조 상에 형성되어서 상기 텍스쳐링 구조를 그대로 순응하도록 텍스쳐링 구조를 갖는 제1 도전성 반도체층 (140)을 포함한다.
상기 제1 도전성 반도체층 (140)은 상기 실리콘 기판 (110)에 도핑된 도펀트의 농도보다 더 고농도의 동일한 도전형 도펀트가 도핑되어 이루어져서, 전면전계 영역 (FSF)의 역할을 수행한다. 또한, 상기 제1 도전성 반도체층 (140)은 상기 에미터층 (130)과는 반대되는 도전형 도펀트를 함유한다. 예를 들어, 상기 제1 도전성 반도체층 (140)은 인(P), 비소(As), 안티몬(Sb), 비스무스(Bi) 등과 같은 5가 원소의 n형 도펀트를 포함할 수 있다.
상기 실리콘 기판 (110)의 후면에는 후면전계 (BSF, back space field) 영역(B)과 터널접합 영역(C)가 함께 형성되고, 상기 후면전계 영역(B)과 상기 터널접합 영역(C)은 교대로 배치된다.
상기 후면전계 영역 (B)이 형성된 상기 실리콘 기판 (110)의 후면은 요철로 이루어진 텍스쳐링 구조가 형성되어 있다. 이러한 텍스쳐링 구조는 전면에서와 마찬가지로 텍스쳐링 공정에 의해 형성될 수 있다. 이러한 요철 패턴은 태양전지에 입사하는 광의 반사를 억제하여, 수광 효율을 높일 수 있다. 그리고 후면에 일부 적용됨에 따라 후면에서 기판 내부로의 재입사를 유발시켜 수광 효율을 높일 수 있다.
상기 후면전계 영역 (B)는 상기 실리콘 기판 (110)의 후면의 일부에 형성된 텍스쳐링 구조 상에 형성되어서 상기 텍스쳐링 구조를 그대로 순응하도록 텍스쳐링 구조를 갖는 제2 도전성 반도체층 (150)을 포함하고, 또한, 상기 후면전계 영역 (B)는 상기 제2 도전성 반도체층 (150)에 전기적, 물리적으로 연결된 제1 전극 (190)을 포함하고, 상기 다양한 금속 물질을 포함할 수 있다.
상기 제2 도전성 반도체층(150)은 상기 실리콘 기판 (110)에 도핑된 도펀트의 농도보다 더 고농도의 동일한 도전형 반도체 도펀트가 도핑되어 이루어져서, 후면전계 영역 (BSF)의 역할을 수행한다. 또한, 상기 제2 도전성 반도체층 (150)은 상기 에미터층 (130)과는 반대되는 도전형 도펀트를 함유한다. 예를 들어, 상기 제2 도전성 반도체층 (150)은 인(P), 비소(As), 안티몬(Sb), 비스무스(Bi) 등과 같은 5가 원소의 n형 도펀트를 포함할 수 있다.
일 구현예에서, 상기 제2 도전성 반도체층 (150)의 도펀트의 도핑 농도가 상기 제1 도전성 반도체층 (140)의 도펀트의 도핑 농도 보다 높다.
이와 같이, 상기 제2 도전성 반도체층 (150)의 도펀트의 도핑 농도가 상기 제1 도전성 반도체층 (140)의 도펀트의 도핑 농도 보다 높게 하여 에미터 (130)와의 사이에서 강한 PN접합이 발생하여 농도차에 따른 원활한 캐리어의 흐름이 발생한다. 또한, 실리콘 기판 (110) 바디에서의 캐리어들이 원활하게 흐름을 이어갈 수 있도록 하기 위해 전면에는 기판보다는 높게 후면전계 영역 (B)보다는 낮게 도핑된 전면전계 영역 (A)이 형성되어야 한다. 만약 전면에 지금보다 더 높은 고농도로 형성된다면, 과도한 도핑이 불순물로 작용하여 단락전류와 개방전압값의 손실을 얻게 되고, 혹은 전면을 미도핑하게 되면 실리콘 기판 내부에서의 캐리어의 흐름이 원활하게 발생하지 않게 된다.
일 구현예에서, 상기 제1 도전성 반도체층 (140)의 도펀트의 도핑 농도는 약 1018 내지 1020 /cm3일 수 있다.
다른 구현예에서, 상기 제2 도전성 반도체층 (150)의 도펀트의 도핑 농도는 1020 내지 1022 /cm3일 수 있다.
또 다른 구현예에서, 상기 실리콘 기판 (110)의 도펀트의 도핑 농도는 1014 내지 1016 /cm3일 수 있다.
구체적으로, 상기 제1 도전성 반도체층 (140)의 도펀트의 도핑 농도와 상기 제2 도전성 반도체층 (150)의 도펀트의 도핑 농도의 차이가 102 내지 103 /cm3일 수 있다.
참고로, 상기 도핑 농도는 1 cm3당 도핑된 원자의 개수를 의미한다.
상기 터널접합 영역(C)은 상기 후면전계 영역 (B)이 형성되지 않은 나머지 부분의 상기 실리콘 기판 (110)의 후면에 형성된다.
상기 터널접합 영역(C)은 상기 실리콘 기판 (110)의 후면의 일부에 형성된 터널링층 (120) 및 에미터층 (130)을 포함하고, 상기 에미터층 (130)에 전기적, 물리적으로 연결된 제2 전극 (200)을 포함하고, 상기 다양한 금속 물질을 포함할 수 있다.
상기 터널링층 (120)은 실리콘 기판의 계면 특성을 향상시키면서 생성된 캐리어가 터널링 효과에 의해 원활하게 전달되도록 할 수 있다.
상기 터널링층 (120)은 전자 및 정공에 대하여 장벽 역할을 하여, 소수 캐리어 (minority carrier)는 통과되지 않도록 하면서 터널링층 (120)에 인접한 구역에서 축적되어 일정 이상의 에너지를 갖는 다수 캐리어 (majority carrier)만이 통과되도록 한다.
이 때, 일정 이상의 에너지를 갖는 다수 캐리어는 터널링 효과에 의해 터널링층 (120)을 용이하게 통과할 수 있다.
이러한 터널링층 (120)은 캐리어가 터널링될 수 있는 다양한 물질을 포함할 수 있고, 예를 들어, 상기 터널링층은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 등의 금속 산화물 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있고, 이에 한정되지 않는다.
상기 터널링층 (120)의 두께는 1nm 내지 1.5nm 일 수 있고, 상기 범위의 두께로 형성된 터널링층 (120)은 원활히 캐리어를 통과시킨다. 통상적인 절연층의 경우, 캐리어가 통과할 수 없으나, 1nm 내지 1.5nm 정도의 매우 얇은 두께의 터널링층은, 터널링 효과에 의해 캐리어가 통과할 수 있으면서도 상기 에미터층 (130)으로부터 상기 실리콘 기판 (110)으로 도펀트가 유입되는 것을 방지할 수 있다.
상기 에미터층 (130)은 상기 실리콘 기판 (110)에 도핑된 도펀트와 반대되는 도전형 도펀트가 도핑되어 이루어짐으로써 에미터 역할을 수행한다. 예를 들어, 에미터층 (130)은 폴리실리콘으로 형성될 수 있고, 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 p형 도펀트를 포함할 수 있다.
상기 제1 전극 (190) 및 상기 제2 전극 (200)는 서로 전기적으로 연결되지 않으면서 에미터층 (130) 및 제2 도전성 반도체층 (150)에 각각 연결되어 생성된 캐리어를 수집하여 외부로 전달할 수 있는 다양한 평면 형상을 가질 수 있다.
상기 터널접합 영역 (C)에서는 실리콘 기판 (110)에 불순물을 주입하지 않고 형성하기 때문에 효율이 높은 잇점이 있다. 또한, 후면전계 영역 (B)에서는 텍스쳐링 구조를 형성하였기 때문에 후면반사 효과를 얻을 수 있고, 우수한 PN 접합 구조의 잇점을 갖는다. 즉, 상기 후면접합 실리콘 태양전지는 후면접합 구조의 장점인 전면부 입사광 효율을 극대화하고, 후면부 터널접합 구조로서 터널링층 (120)의 산화물과 에미터층 (130)의 폴리실리콘이 조합되어 적용되어 개방전압 성능을 높일 수 있다.
이상, 설명한 바와 같이 상기 후면접합 실리콘 태양전지 (100)는 후면의 일부에 에미터층 (130)은 터널접합 구조의 터널접합 영역 (C)으로 형성하고, 동시에 후면의 다른 일부에 후면전계 영역 (B)을 형성하고 있기 때문에, 터널접합 구조의 높은 효율을 이용하면서도, 동시에 후면전계 영역에 의해 PN 접합을 극대화하여 후면 부착력을 높인 구조이다.
도 2는 본 발명의 다른 구현예에 따른 후면접합 실리콘 태양전지 (200)의 단면도이다.
상기 후면접합 실리콘 태양전지 (200)은 도 1에서 설명된 각 층을 동일하게 포함한다.
더하여, 상기 후면접합 실리콘 태양전지 (200)의 상기 전면전계 영역 (A)은 상기 제1 도전성 반도체층 (140) 상부에 전면 패시베이션층 (160a)을 포함한다.
상기 전면 패시베이션층 (160a)은 상기 제1 도전성 반도체층 (140)의 텍스쳐링 구조 상에 형성되어서 상기 텍스쳐링 구조를 그대로 순응하도록 텍스쳐링 구조를 가지도록 형성될 수 있다.
상기 후면접합 실리콘 태양전지 (200)는 상기 전면 패시베이션층 (160a)에 의해 수광 효율을 높일 수 있다.
상기 전면 패시베이션층 (160a)은 일층 또는 다층 구조일 수 있고, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 실리콘 카바이드, 비정질 실리콘 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있고, 이에 한정되지 않으며, 패시베이션 물질로 알려진 물질이 제한없이 사용될 수 있다.
도 3은 본 발명의 또 다른 구현예에 따른 후면접합 실리콘 태양전지 (300)의 단면도이다.
상기 후면접합 실리콘 태양전지 (300)은 도 1에서 설명된 각 층을 동일하게 포함한다.
더하여, 상기 후면접합 실리콘 태양전지 (300)의 상기 전면전계 영역 (A)은 상기 제1 도전성 반도체층 (140) 상부에 전면 패시베이션층 (160a) 및 반사방지층 (170)을 순차적으로 포함한다.
상기 반사방지층 (170)은 상기 전면 패시베이션층 (160a)의 텍스쳐링 구조 상에 형성되어서 상기 텍스쳐링 구조를 그대로 순응하도록 텍스쳐링 구조를 가지도록 형성될 수 있다.
상기 반사방지층 (170)은 상기 반사방지층 (170)을 수광면으로 입사하는 태양광의 재반사를 방지하여 광 포획 (light trapping)을 개선시킬 수 있다. 상기 반사방지층 (170)의 재료로서, 예를 들면, Si3N4, TiO2, SiO2, MgO, ITO(인듐주석산화물, Indium Tin Oxide), SnO2, ZnO, Ta2O5, MgF2, CeO2, Cr2O3, ZnS 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있고 이에 한정되지 않으며 공지된 물질이 제한 없이 사용될 수 있다.
도 4는 본 발명의 또 다른 구현예에 따른 후면접합 실리콘 태양전지 (400)의 단면도이다.
상기 후면접합 실리콘 태양전지 (400)은 도 1에서 설명된 각 층을 동일하게 포함한다.
더하여, 상기 후면접합 실리콘 태양전지 (400)의 상기 터널접합 영역 (C)의 상기 에미터층 (130) 및 상기 후면전계 영역 (B)의 상기 제2 도전성 반도체층 (150) 상에 각각 후면 패시베이션층 (160b)을 더 포함한다.
상기 후면전계 영역 (B)의 상기 제2 도전성 반도체층 (150) 상에 형성된 후면 패시베이션층 (160b)은 상기 제2 도전성 반도체층 (150)의 텍스쳐링 구조 상에 형성되어서 상기 텍스쳐링 구조를 그대로 순응하도록 텍스쳐링 구조를 가지도록 형성될 수 있다.
상기 후면접합 실리콘 태양전지 (400)는 상기 후면 패시베이션층 (160b)에 의해 수광 효율을 높일 수 있다.
상기 후면 패시베이션층 (160b)은 일층 또는 다층 구조일 수 있고, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 실리콘 카바이드, 비정질 실리콘 및 이들의 조합으로 이루어진 군으로부터 선택된 하나를 포함할 수 있고, 이에 한정되지 않으며, 패시베이션 물질로 알려진 물질이 제한없이 사용될 수 있다.
도 5는 본 발명의 또 다른 구현예에 따른 후면접합 실리콘 태양전지 (500)의 단면도이다.
상기 후면접합 실리콘 태양전지 (500)은 도 4에서 설명된 각 층을 동일하게 포함하고, 상기 후면 패시베이션층 (160b1, 160b2)이 2층 구조로 형성되어 있다. 패시베이션 층을 2층 이상의 다층 구조로 형성하여 수광 효율을 더욱 높일 수 있다.
도 6은 본 발명의 또 다른 구현예에 따른 후면접합 실리콘 태양전지 (600)의 단면도이다.
상기 후면접합 실리콘 태양전지 (600)은 도 5에서 설명된 각 층을 동일하게 포함한다.
더하여, 상기 후면접합 실리콘 태양전지 (600)의 상기 전면전계 영역 (A)은 상기 제1 도전성 반도체층 (140) 상부에 전면 패시베이션층 (160a) 및 반사방지층 (170)을 순차적으로 포함한다. 상기 전면 패시베이션층 (160a) 및 상기 반사방지층 (170)에 대한 상세한 설명은 전술한 바와 같다.
도 7은 본 발명의 또 다른 구현예에 따른 후면접합 실리콘 태양전지 (700)의 단면도이다.
상기 후면접합 실리콘 태양전지 (700)은 도 6에서 설명된 각 층을 동일하게 포함하지만, 단, 상기 제2 도전성 반도체층 (150)은 상기 후면전계 영역 (B)이 형성된 상기 실리콘 기판 (110)의 후면으로서, 텍스쳐링 구조가 형성된 면의 일부에만 형성되고, 또한, 상기 후면전계 영역 (B)이 형성된 상기 실리콘 기판 (110)의 상기 제1 전극 (190)이 형성되는 후면의 내측으로만 상기 제2 도전성 반도체층 (150)이 형성된다. 즉, 상기 후면전계 영역 (B)이 형성된 상기 실리콘 기판 (110)의 후면에서 상기 제1 전극 (190)이 형성되지 않고 텍스쳐링 구조가 노출된 부분에는 상기 제2 도전성 반도체층 (150)이 형성되지 않을 수 있다.
이하, 상기 후면접합 실리콘 태양전지를 제조하는 방법에 대하여 설명한다.
본 발명의 또 다른 구현예에서,
실리콘 기판의 후면에 터널링층을 형성하는 단계;
상기 터널링층 상에 상기 실리콘 기판과 반대되는 도전형의 폴리실리콘층을 형성하여 에미터층을 형성하는 단계;
상기 터널링층 및 상기 에미터층을 패터닝하여 상기 실리콘 기판의 후면이 노출된 개구부를 형성하는 단계;
상기 실리콘 기판 전면 및 상기 개구부에서 노출된 상기 실리콘 기판의 후면에 텍스쳐링 공정을 수행하여 텍스쳐링 구조를 형성하는 단계;
상기 실리콘 기판의 전면에 상기 실리콘 기판과 동일한 도전형 도펀트를 함유한 막을 증착하는 단계;
상기 실리콘 기판의 전면에 형성된 상기 실리콘 기판과 동일한 도전형 도펀트를 함유한 막과 상기 개구부를 통해 노출된 상기 실리콘 기판의 후면으로 상기 실리콘 기판과 동일한 도전형 도펀트 물질을 열확산시켜 동시에 상기 실리콘 기판과 동일한 도전형 도펀트를 함유한 막으로부터 제1 도전형 반도체층을 형성하고, 상기 개구부를 통해 노출된 상기 실리콘 기판의 후면에 제2 도전형 반도체층을 형성하는 단계;
상기 에미터층에 연결되는 제2 전극을 형성하는 단계; 및
상기 제2 도전형 반도체층에 연결되는 제1 전극을 형성하는 단계;
를 포함하는 후면접합 실리콘 태양전지를 제조하는 방법을 제공한다.
도 8은 상기 후면접합 실리콘 태양전지를 제조하는 방법을 개략적으로 나타낸 도면이다.
먼저, 실리콘 기판 (110)을 준비한다 (도 8(a) 참조). 실리콘 기판 (110)은 전술한 바와 같이, 실리콘을 포함하는 다양한 형태가 될 수 있으며, 구체적으로, n형 도펀트가 도핑된 n형 실리콘 기판일 수 있다.
상기 실리콘 기판 (110)의 후면에, 예를 들어, 실리콘 산화물층을 형성함으로써 터널링층 (120)을 형성할 수 있다. 상기 터널링층 (120)을 형성하는 방법은 공지된 방법에 따라 다양한 방법에 의할 수 있고, 구체적으로는, 인시츄 산화 공정에 의하는 경우 공정을 단순화할 있는 잇점이 있다.
다른 방법으로서, 상기 터널링층 (120)은 열적 성장법, 증착법 (예를 들어, 화학 기상 증착법, 원자층 증착법, 익스시츄 산화 공정 등)에 의하여 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물 등의 금속 산화물 등의 물질을 두께 1nm 내지 1.5nm 가 되도록 형성될 수 있다. 이어서, 상기 터널링층 (120) 상부에 진성 다결정 실리콘 (poly-Si)층 (130')을 형성한 뒤 (도 8(b) 참조), 상기 실리콘 기판 (110)에 도핑된 도펀트와 반대되는 도전형 도펀트가 도핑하여 에미터층 (130)을 형성하거나, 또는 상기 실리콘 기판 (110)과 반대되는 도전형의 다결정 실리콘 (poly-Si)층을 형성하여 에미터층 (130)을 형성할 수 있다.
상기 에미터층 (130)을 패터닝하기 위해서 상기 에미터층 (130) 상부에 제1 패터닝 방지막 (181)을 증착한다 (도 8(c) 참조). 상기 제1 패터닝 방지막 (181)은 예를 들어, 실리콘 탄화물, 실리콘 질화물, 실리콘 산질화물 등의 물질로 형성할 수 있다.
이어서, 상기 터널링층 (120), 상기 에미터층 (130) 및 상기 제1 패터닝 방지막 (181)이 형성된 상기 실리콘 기판 (110)의 후면을 패터닝 공정에 의해 패터닝하여 상기 실리콘 기판 (110)의 후면이 노출된 개구부를 형성한다 (도 8(d) 참조). 상기 패터닝 공정은 습식 패터닝 방법, 레이져 패터닝 방법 등에 의할 수 있고, 이에 한정되지 않는다.
이어서, 텍스쳐링 공정을 수행함으로써, 상기 실리콘 기판 (110)의 전면 및 상기 개구부를 통해 노출된 상기 실리콘 기판 (110)의 후면에 텍스쳐링 구조를 형성한다 (도 8(e) 참조).
텍스쳐링 구조를 형성한 실리콘 기판 (110)의 전면 및 실리콘 기판 (110)의 후면 일부에 열 확산법, 기체 확산법, 레이저 화학공정 또는 도펀트를 포함한 용액 또는 페이스트 도포에 이은 레이저 조사 공정을 통해 제1 도전성 반도체층 (140) 및 제2 도전성 반도체층 (150)을 형성할 수 있다.
일 구현예에 따라서, 상기 제2 도전성 반도체층 (150)의 도펀트의 도핑 농도가 상기 제1 도전성 반도체층 (140)의 도펀트의 도핑 농도 보다 높게 형성하기 위해서는, 먼저, 상기 실리콘 기판 (110)의 전면에 상기 실리콘 기판 (110)에 도핑된 도펀트의 농도보다 높은 농도의 도펀트를 함유한 물질을 증착하여 도펀트를 함유한 막 (182)을 형성한다 (도 8(f) 참조). 예를 들어, 실리콘 기판 (110)이 n형 도전성 타입이라면, 상기 도펀트를 함유한 물질은 PSG (phospho silicate glass), 인 도핑된 실리콘질화물 (Phosphorous doped SiNx), 인 도핑된 a-SiH (Phosphorous doped a-Si) 등일 수 있고, 실리콘 기판 (110)이 p형 도전성 타입이라면, 상기 도펀트는 BSG (boron silicate glass)일 수 있다.
이어서, 실리콘 기판 (110)의 전면과 후면에 동시-확산 (co-diffusion)에 의해 열 확산 가능한 도펀트 물질를 열 확산으로 도핑하면, 상기 도펀트를 함유한 막 (182)은 제1 도전성 반도체층 (140)으로 형성되고, 동시에 개구부로 노출된 상기 실리콘 기판 (110)의 후면에 제2 도전성 반도체층 (150)이 형성된다.
상기 열 확산 가능한 도펀트 물질의 도핑 속도가 도펀트를 함유한 막 (182)에 포함된 도펀트의 도핑 속도보다 훨씬 빠르기 때문에 상기 제2 도전성 반도체층 (150)의 도펀트의 도핑 농도가 상기 제1 도전성 반도체층 (140) 보다 높게 형성될 수 있다.
이와 같이, 실리콘 기판 (110)과 동일한 도전형 도펀트로 도핑되는 전면전계 영역 (A)과 후면전계 영역 (B)은 도핑이 동시에 이루어지나 전면전계 영역 (A)은 실리콘 기판 (110)과 동일한 도전형 도펀트 물질을 전면에 증착하여 형성시키고, 후면전계 영역 (B)은 노출된 부위에 바로 열확산 방식으로 형성한다. 이러한 열확산 방식을 통해 최종적으로 형성되는 전면전계 영역 (A)은 미리 증착되어 형성된 도펀트를 함유한 막 (182)으로 인해 상대적으로 후면전계 영역 (B)보다는 도핑의 농도가 낮다. 물론 전면전계 영역 (A)과 후면전계 영역 (B)은 모두 실리콘 기판 (110)보다는 도핑의 농도가 높은 상태이다. 고농도로 도핑된 후면전계 영역 (B)은 후면에 위치한 에미터 (130)와의 사이에서 강한 PN접합이 발생하여 농도차에 따른 원활한 캐리어의 흐름이 발생한다. 그리고 실리콘 기판 (110) 바디에서의 캐리어들이 원활하게 흐름을 이어갈 수 있도록 하기 위해 전면에는 기판보다는 높게 후면전계 영역 (B)보다는 낮게 도핑된 전면전계 영역 (A)이 형성된다. 만약 전면에 지금보다 더 높은 고농도, 혹은 미도핑시에는 이런 캐리어의 흐름이 발생하지 않거나 과도한 도핑이 불순물로 작용하여 단락전류와 개방전압값의 손실을 얻게 된다.
상기 열 확산 가능한 도펀트 물질의 도핑 속도는 열확산하여 도핑을 수행하는 시간, 온도, 유량 등에 의해 조절할 수 있다. 예를 들어, 상기 열확산은 상기 열 확산 가능한 도펀트 물질과 캐리어 가스와 혼합하여 공급하고, 800℃ 내지 900℃의 온도로 열처리하여 수행할 수 있다.
일 구현예에서, 상기 실리콘 기판 (110)은 n형 도전성 타입이고, 상기 도펀트를 함유한 막 (182)은 PSG를 도핑하여 형성된 a-SiH 막이고, 상기 열 확산 물질로, 예를 들어 POCl3 또는 P2O5 를 사용할 수 있다. 이와 같이 형성하여, 상기 전면전계 영역의 면저항이 약 150~300 ohm/sq이고, 상기 후면전계 영역의 면저항이 약 30~60 ohm/sq가 되도록 제1 도전성 반도체층 (140) 및 제2 도전성 반도체층 (150)이 형성될 수 있고, 상기 제1 도전성 반도체층 (140)의 도핑 농도가 약 1018 내지 1019/cm3이고, 제2 도전성 반도체층 (150)의 도핑 농도가 약 1020 내지 1021/cm3일 수 있다.
이어서, 상기 제1 패터닝 방지막 (181)을 제거한다 (도 8(g) 참조).
이어서, 상기 제2 도전성 반도체층 (150)에 연결되도록 제1 전극 (190)을 형성하고, 상기 에미터층 (130)에 연결되도록 제2 전극 (200)을 형성하여 상기 후면접합 실리콘 태양전지를 제조할 수 있다 (도 8(h) 참조).
또한, 상기 후면접합 실리콘 태양전지를 제조하는 방법에 의해 도 1 내지 도 6에 의해 설명된 본 발명의 다양한 구현예들에 따른 후면접합 실리콘 태양전지를 제조할 수 있다.
예를 들어, 상기 제1 도전성 반도체층 (140) 상에 순차적으로 전면 패시베이션층 (160a) 및 반사방지층 (170)을 형성하는 단계를 더 포함할 수 있다.
다른 예를 들어, 상기 에미터층 (130) 및 상기 제2 도전성 반도체층 (150) 상에 순차적으로 후면 패시베이션층 (160b) 및 반사방지층 (170)을 형성하는 단계를 더 포함할 수 있다.
상기 전면 패시베이션층 (160a), 상기 후면 패시베이션층 (160b) 및 반사방지막 (170)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
예를 들어, 상기 전면 패시베이션층 (160a) 및 상기 후면 패시베이션층 (160b)은 실리콘 질화물층, 상기 실리콘 질화물층의 후면에 실리콘 탄화물층이 증착된 2층 구조로 구현될 수 있다.
본 발명의 다른 구현예에서 따른 후면접합 실리콘 태양전지 중 도 7의 구조는 상기 도 8의 공정 중 일부를 도 9의 공정으로 대체하여 수행함으로써 제조될 수 있다. 구체적으로, 도 8(g) 대신 도 9의 (g-1), (g-2), (g-3) 및 (g-4)를 수행하고, 이어서, 도 8(h) 대신 도 9의 (h-1)의 공정을 수행한다.
도 8에서 (a)로부터 (f)까지 수행한 뒤, 실리콘 기판 (110)의 후면 쪽으로 전체적으로 제2 패터닝 방지막 (183)을 증착한다 (도 9(g-1) 참조).
상기 제1 패터닝 방지막 (181)은 예를 들어, 실리콘 탄화물, 실리콘 질화물, 실리콘 산질화물 등의 물질로 형성할 수 있고, 구체적으로, 실리콘 탄화물일 수 있다.
이어서, 제1 전극 (190)을 형성할 부분을 패터닝하여 개구한다 (도 9(g-2) 참조). 상기 패터닝 공정은 습식 패터닝 방법, 레이져 패터닝 방법 등에 의할 수 있고, 이에 한정되지 않는다.
이어서, 텍스쳐링 구조를 형성한 실리콘 기판 (110)의 전면 및 상기 제1 전극 (190)을 형성될 부분으로서 개구된 부분인 실리콘 기판 (110)의 후면 일부에, 열 확산 가능한 도펀트 물질을 열 확산에 의해 도핑시켜서 제1 도전성 반도체층 (140) 및 제2 도전성 반도체층 (150)을 형성할 수 있다 (도 9(g-3) 참조).
이어서, 상기 제1 패터닝 방지막 (181) 및 상기 제2 패터닝 방지막 (183)을 함께 제거한다 (도 9(g-4) 참조).
이어서, 상기 제2 도전성 반도체층 (150)에 연결되도록 제1 전극 (190)을 형성하고, 상기 에미터층 (130)에 연결되도록 제2 전극 (200)을 형성하여 상기 후면접합 실리콘 태양전지를 제조할 수 있다 (도 9(h-1) 참조).
추가적으로, 상기 후면접합 실리콘 태양전지의 전면 및/또는 후면에 전면 패시베이션층 (160a), 후면 패시베이션층 (160b), 반사방지층 (170)을 더 적층할 수 있다.
도 7을 도 9의 (h-1)에 이어서, 후면접합 실리콘 태양전지의 전면에 전면 패시베이션층 (160a) 및 반사방지층 (170)을 더 적층하고, 후면접합 실리콘 태양전지의 후면에 2층 구조의 후면 패시베이션층 (160b1, 160b2) 및 반사방지층 (170)을 더 적층하여 제조될 수 있다.
상기 후면접합 실리콘 태양전지를 제조하는 방법은 공정수와 제조 비용을 최소화한 방법이다.
종래의 후면접합 실리콘 태양전지의 경우 1) 고비용의 반도체 식각공정, 2) 고온의 열처리 공정의 반복, 3) 이종접합 실리콘 박막을 적용한 경우가 대부분이었다. 상기의 공정들을 적용한다면 제조공정에 드는 비용이 높아 양산화까지 이루어지기 어렵다.
상기 후면접합 실리콘 태양전지를 제조하는 방법은 상기 3가지 공정을 피하면서 공정수와 제조비용을 최소화하여 후면접합 실리콘 태양전지를 제조할 수 있다는데 큰 장점이 있다고 할 수 있다. 그 결과, 후면접합 실리콘 태양전지가 가지는 장점인 전면부 입사광 효율을 극대화하고, 후면부 터널접합 구조인 폴리실리콘을 적용함으로서 개방전압 성능을 높일 수 있는 구조의 후면접합 실리콘 태양전지를 제조할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
100, 200, 300, 400, 500, 600, 700: 후면접합 실리콘 태양전지
110: 실리콘 기판
120: 터널링층
130: 에미터층
140: 제1 도전성 반도체층
150: 제2 도전성 반도체층
160a: 전면 패시베이션층
160b, 160b1, 160b2: 후면 패시베이션층
170: 반사방지층
181: 제1 패터닝 방지막
182: 도펀트를 함유한 막
183: 제2 패터닝 방지막
190: 제1 전극
200: 제2 전극
A: 전면전계 영역
B: 후면전계 영역
C: 터널접합 영역

Claims (10)

  1. 실리콘 기판;
    전면전계 영역;
    후면전계 영역; 및
    터널접합 영역;을 포함하고,
    상기 전면전계 영역은 텍스쳐링 구조를 갖는 상기 실리콘 기판의 전면에 형성되고, 텍스쳐링 구조를 갖는 제1 도전성 반도체층을 포함하고,
    상기 후면전계 영역과 상기 터널접합 영역은 상기 실리콘 기판의 후면에 교대로 배치되고,
    상기 후면전계 영역과 접하는 상기 실리콘 기판의 후면은 텍스쳐링 구조를 갖고,
    상기 후면전계 영역은 텍스쳐링 구조를 갖는 제2 도전성 반도체층 및 상기 제2 도전성 반도체층에 연결된 제1 전극을 포함하고,
    상기 터널접합 영역은 상기 실리콘 기판의 후면으로부터 순차적으로 터널링층 및 에미터층; 및 상기 에미터층에 연결된 제2 전극을 포함하고,
    상기 터널접합 영역의 상기 에미터층 및 상기 후면전계 영역의 상기 제2 도전성 반도체층 상에 각각 후면 패시베이션층을 더 포함하고,
    상기 후면전계 영역의 상기 제2 도전성 반도체층 상에 형성된 후면 패시베이션층은 텍스쳐링 구조를 갖는 후면접합 실리콘 태양전지.
  2. 제1항에 있어서,
    상기 전면전계 영역은 상기 제1 도전성 반도체층 상에 텍스쳐링 구조를 갖는 전면 패시베이션층을 더 포함하는
    후면접합 실리콘 태양전지.
  3. 제2항에 있어서,
    상기 전면전계 영역은 상기 전면 패시베이션층 상에 텍스쳐링 구조를 갖는 반사방지층을 더 포함하는
    후면접합 실리콘 태양전지.
  4. 제1항 또는 제2항에 있어서,
    상기 전면 패시베이션층과 상기 후면 패시베이션층은 각각 제1 패시베이션층 및 제2 패시베이션층을 포함하는 복수 층인
    후면접합 실리콘 태양전지.
  5. 제1항에 있어서,
    상기 제1 도전성 반도체층 및 상기 제2 도전성 반도체층은 상기 에미터층과 반대되는 도전형 도펀트를 함유한
    후면접합 실리콘 태양전지.
  6. 제1항에 있어서,
    상기 제2 도전성 반도체층의 도펀트의 도핑 농도가 상기 제1 도전성 반도체층의 도펀트의 도핑 농도 보다 높은
    후면접합 실리콘 태양전지.
  7. 실리콘 기판의 후면에 터널링층을 형성하는 단계;
    상기 터널링층 상에 상기 실리콘 기판과 반대되는 도전형의 폴리실리콘층을 형성하여 에미터층을 형성하는 단계;
    상기 터널링층 및 상기 에미터층을 패터닝하여 상기 실리콘 기판의 후면이 노출된 개구부를 형성하는 단계;
    상기 실리콘 기판 전면 및 상기 개구부에서 노출된 상기 실리콘 기판의 후면에 텍스쳐링 공정을 수행하여 텍스쳐링 구조를 형성하는 단계;
    상기 실리콘 기판의 전면에 상기 실리콘 기판과 동일한 도전형 도펀트를 함유한 막을 증착하는 단계;
    상기 실리콘 기판의 전면에 형성된 상기 실리콘 기판과 동일한 도전형 도펀트를 함유한 막과 상기 개구부를 통해 노출된 상기 실리콘 기판의 후면으로 상기 실리콘 기판과 동일한 도전형 도펀트 물질을 열확산시켜 동시에 상기 실리콘 기판과 동일한 도전형 도펀트를 함유한 막으로부터 제1 도전성 반도체층을 형성하고, 상기 개구부를 통해 노출된 상기 실리콘 기판의 후면에 제2 도전성 반도체층을 형성하는 단계;
    상기 에미터층에 연결되는 제2 전극을 형성하는 단계; 및
    상기 제2 도전성 반도체층에 연결되는 제1 전극을 형성하는 단계;를 포함하며,
    상기 에미터층 및 상기 제2 도전성 반도체층 상에 후면 패시베이션층을 형성하는 단계를 더 포함하고,
    상기 제2 도전성 반도체층 상에 형성된 후면 패시베이션층은 텍스쳐링 구조를 갖는 후면접합 실리콘 태양전지를 제조하는 방법.
  8. 제7항에 있어서,
    상기 제1 도전성 반도체층 상에 순차적으로 전면 패시베이션층 및 반사방지층을 형성하는 단계를 더 포함하는
    후면접합 실리콘 태양전지를 제조하는 방법.
  9. 제7항에 있어서,
    상기 후면 패시베이션층을 형성하는 단계 이후에 반사방지층을 형성하는 단계를 더 포함하는 후면접합 실리콘 태양전지를 제조하는 방법.
  10. 삭제
KR1020160168958A 2016-12-12 2016-12-12 후면접합 실리콘 태양전지 및 이를 제조하는 방법 KR102632402B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160168958A KR102632402B1 (ko) 2016-12-12 2016-12-12 후면접합 실리콘 태양전지 및 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160168958A KR102632402B1 (ko) 2016-12-12 2016-12-12 후면접합 실리콘 태양전지 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20180067782A KR20180067782A (ko) 2018-06-21
KR102632402B1 true KR102632402B1 (ko) 2024-02-06

Family

ID=62806777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160168958A KR102632402B1 (ko) 2016-12-12 2016-12-12 후면접합 실리콘 태양전지 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR102632402B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102167678B1 (ko) 2019-03-22 2020-10-19 송상현 걸이형 송풍 장치
CN113437179A (zh) * 2021-06-04 2021-09-24 浙江爱旭太阳能科技有限公司 一种太阳能电池及其制备方法
CN113964216B (zh) * 2021-09-22 2023-10-27 泰州隆基乐叶光伏科技有限公司 一种背接触电池及其制作方法
CN116741850A (zh) * 2022-06-08 2023-09-12 浙江晶科能源有限公司 一种太阳能电池及光伏组件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101882439B1 (ko) * 2012-08-08 2018-07-26 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR102085828B1 (ko) * 2013-10-29 2020-03-06 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20180067782A (ko) 2018-06-21

Similar Documents

Publication Publication Date Title
US10230009B2 (en) Solar cell and method for manufacturing the same
WO2023045347A1 (zh) 一种背接触电池及其制作方法
EP2988336B1 (en) Solar cell and method for manufacturing the same
US8203072B2 (en) Solar cell and method of manufacturing the same
KR101918738B1 (ko) 태양 전지
JP2018011082A (ja) 高効率太陽電池構造体および製造方法
US20110100459A1 (en) Solar cell and method for manufacturing the same
JP2011511453A (ja) 太陽電池及びその製造方法
KR102632402B1 (ko) 후면접합 실리콘 태양전지 및 이를 제조하는 방법
CN114038921B (zh) 太阳能电池及光伏组件
KR101768907B1 (ko) 태양 전지 제조 방법
KR20160013751A (ko) 태양 전지 및 그 제조 방법
KR102132740B1 (ko) 태양 전지 및 이의 제조 방법
WO2021189860A1 (zh) 叠层光伏器件及生产方法
KR20170143074A (ko) 양면 수광형 실리콘 태양전지 및 그 제조 방법
KR102173644B1 (ko) 태양 전지 및 이의 제조 방법
KR102218417B1 (ko) 전하선택 박막을 포함하는 실리콘 태양전지 및 이의 제조방법
KR101135585B1 (ko) 태양 전지 및 그 제조 방법
KR20180101679A (ko) 실리콘 태양전지 및 이를 제조하는 방법
KR20180127597A (ko) 후면접합 실리콘 태양전지 및 이를 제조하는 방법
KR20110003787A (ko) 태양 전지 및 그 제조 방법
KR101135590B1 (ko) 태양 전지 및 그 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
CN111403534A (zh) 一种太阳能电池及其制备方法
KR20180036504A (ko) 태양 전지 및 태양 전지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant