KR102629861B1 - Adhesive for semiconductors, manufacturing method of semiconductor devices, and semiconductor devices - Google Patents

Adhesive for semiconductors, manufacturing method of semiconductor devices, and semiconductor devices Download PDF

Info

Publication number
KR102629861B1
KR102629861B1 KR1020217008276A KR20217008276A KR102629861B1 KR 102629861 B1 KR102629861 B1 KR 102629861B1 KR 1020217008276 A KR1020217008276 A KR 1020217008276A KR 20217008276 A KR20217008276 A KR 20217008276A KR 102629861 B1 KR102629861 B1 KR 102629861B1
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductor
resin
semiconductors
connection
Prior art date
Application number
KR1020217008276A
Other languages
Korean (ko)
Other versions
KR20210068412A (en
Inventor
테츠야 타니구치
마코토 사토우
코이치 차바나
Original Assignee
가부시끼가이샤 레조낙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=70054548&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR102629861(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가부시끼가이샤 레조낙 filed Critical 가부시끼가이샤 레조낙
Publication of KR20210068412A publication Critical patent/KR20210068412A/en
Application granted granted Critical
Publication of KR102629861B1 publication Critical patent/KR102629861B1/en

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02Non-macromolecular additives
    • C09J11/04Non-macromolecular additives inorganic
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02Non-macromolecular additives
    • C09J11/06Non-macromolecular additives organic
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38Pressure-sensitive adhesives [PSA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)

Abstract

(a) 무기 필러를 함유하고, 상기 (a) 무기 필러가, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를, 상기 (a) 무기 필러 전체량을 기준으로 하여 50질량% 이상 포함하는, 반도체용 접착제.(a) Contains an inorganic filler, wherein the (a) inorganic filler contains 50% by mass or more of an inorganic filler that has been surface treated with a glycidyl group, based on the total amount of the (a) inorganic filler, Adhesive for semiconductors.

Description

반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치Adhesive for semiconductors, manufacturing method of semiconductor devices, and semiconductor devices

본 개시는, 반도체용 접착제, 반도체 장치의 제조 방법, 및 반도체 장치에 관한 것이다.This disclosure relates to an adhesive for semiconductors, a method of manufacturing a semiconductor device, and a semiconductor device.

종래, 반도체 칩과 기판을 접속하기 위해서는 금 와이어 등의 금속 세선을 이용하는 와이어 본딩 방식이 널리 적용되고 있다. 한편, 반도체 장치에 대한 고기능화, 고집적화, 고속화 등의 요구에 대응하기 위하여, 반도체 칩 또는 기판에 범프라고 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판을 직접 접속하는 플립 칩 접속 방식(FC 접속 방식)이 확산되고 있다.Conventionally, a wire bonding method using thin metal wires such as gold wires has been widely applied to connect a semiconductor chip and a substrate. Meanwhile, in order to respond to demands for higher functionality, higher integration, and higher speed for semiconductor devices, the flip chip connection method (FC connection method) directly connects the semiconductor chip and the substrate by forming conductive protrusions called bumps on the semiconductor chip or substrate. This is spreading.

FC 접속 방식으로서는, 땜납, 주석, 금, 은, 구리 등을 이용하여 접속부를 금속 접합시키는 방법, 초음파 진동을 인가하여 접속부를 금속 접합시키는 방법, 수지의 수축력에 의하여 기계적 접촉을 유지하는 방법 등이 알려져 있다. 접속부의 신뢰성의 관점에서, 땜납, 주석, 금, 은, 구리 등을 이용하여 접속부를 금속 접합시키는 방법이 일반적이다.FC connection methods include a method of metal joining the connection part using solder, tin, gold, silver, copper, etc., a method of metal joining the connection part by applying ultrasonic vibration, and a method of maintaining mechanical contact by the shrinkage force of the resin. It is known. From the viewpoint of reliability of the connection, a common method is to metal-join the connection using solder, tin, gold, silver, copper, etc.

예를 들면, 반도체 칩 및 기판 간의 접속에 관하여, BGA(Ball Grid Array), CSP(Chip Size Package) 등에 활발히 이용되고 있는 COB(Chip On Board)형의 접속 방식도 FC 접속 방식에 해당한다. 또, FC 접속 방식은, 반도체 칩 상에 접속부(범프 또는 배선)를 형성하여, 반도체 칩 간을 접속하는 COC(Chip On Chip)형, 및 반도체 웨이퍼 상에 접속부(범프 또는 배선)를 형성하여, 반도체 칩과 반도체 웨이퍼 간을 접속하는 COW(Chip On Wafer)형의 접속 방식도 널리 이용되고 있다(예를 들면, 특허문헌 1 참조).For example, regarding the connection between a semiconductor chip and a substrate, the COB (Chip On Board) type connection method, which is actively used in BGA (Ball Grid Array), CSP (Chip Size Package), etc., also corresponds to the FC connection method. In addition, the FC connection method is a COC (Chip On Chip) type that connects semiconductor chips by forming a connection part (bump or wire) on a semiconductor chip, and a connection part (bump or wire) is formed on a semiconductor wafer. A COW (Chip On Wafer) type connection method that connects a semiconductor chip and a semiconductor wafer is also widely used (for example, see Patent Document 1).

또, 가일층의 소형화, 박형화, 고기능화가 강하게 요구되는 패키지에서는, 상술한 접속 방식을 적층·다단화한 칩 스택 형 패키지, POP(Package On Package), TSV(Through-Silicon Via) 등도 널리 보급되기 시작하고 있다. 이와 같은 적층·다단화 기술은, 반도체 칩 등을 3차원적으로 배치하는 점에서, 2차원적으로 배치하는 수법과 비교하여 패키지를 작게 할 수 있다. 또, 이와 같은 적층·다단화 기술은, 반도체의 성능 향상, 노이즈 저감, 실장 면적의 삭감, 전력 절약화에도 유효한 점에서, 차세대의 반도체 배선 기술로서 주목받고 있다.In addition, in packages that require further miniaturization, thinness, and high functionality, chip stack-type packages, POP (Package On Package), and TSV (Through-Silicon Via), which combine the above-mentioned connection methods in a laminated and multi-stage manner, are beginning to become widely available. I'm doing it. Since this stacking/multi-stage technology arranges semiconductor chips etc. three-dimensionally, the package can be made smaller compared to a two-dimensional arrangement technique. In addition, such stacking/multi-layering technology is attracting attention as a next-generation semiconductor wiring technology because it is effective in improving semiconductor performance, reducing noise, reducing mounting area, and saving power.

특허문헌 1: 일본 공개특허공보 2016-102165호Patent Document 1: Japanese Patent Publication No. 2016-102165

고기능화, 고집적화, 저비용화가 진행되고 있는 플립 칩 패키지는, 향후 가일층의 용도 확대와 그에 따른 생산량 확대가 전망된다. 플립 칩 패키지의 지속적인 대량 생산에는, 그것에 이용되는 반도체용 접착제의 지속적인 공급이 필수이며, 그러기 위해서는, 이 반도체용 접착제의 경시 안정성이 우수할 것이 요구되고 있다. 반도체용 접착제의 경시 안정성이 나쁘면, 실온에 방치되는 동안에 반도체용 접착제의 점도가 증가하여, 반도체 장치 조립 시의 실장성 악화의 우려가 있다.Flip chip packages, which are becoming more functional, highly integrated, and cost-effective, are expected to further expand their use and production volume in the future. For continuous mass production of flip chip packages, continuous supply of the semiconductor adhesive used for it is essential, and for this purpose, the semiconductor adhesive is required to have excellent stability over time. If the stability over time of the semiconductor adhesive is poor, the viscosity of the semiconductor adhesive increases while left at room temperature, and there is a risk of deterioration of mountability when assembling a semiconductor device.

따라서, 본 개시는, 실온 방치 후의 점도 증가를 억제할 수 있어, 경시적으로 반도체 장치 조립 시의 실장성 악화가 발생하기 어려운 반도체용 접착제, 및 그것을 이용한 반도체 장치의 제조 방법과 반도체 장치를 제공하는 것을 목적으로 한다.Therefore, the present disclosure provides a semiconductor adhesive that can suppress the increase in viscosity after being left at room temperature and is unlikely to deteriorate in mountability when assembling a semiconductor device over time, and a method of manufacturing a semiconductor device using the same, and a semiconductor device. The purpose is to

상기 목적을 달성하기 위하여, 본 개시는, (a) 무기 필러를 함유하고, 상기 (a) 무기 필러가, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를, 상기 (a) 무기 필러 전체량을 기준으로 하여 50질량% 이상 포함하는, 반도체용 접착제를 제공한다. 상기 반도체용 접착제에 의하면, (a) 무기 필러 전체 중의 50질량% 이상을 글리시딜기를 갖는 표면 처리가 실시된 무기 필러로 함으로써, 실온 방치 중의 흡습에 의한 수분의 영향으로 점도가 증가하는 것을 억제할 수 있다. 예를 들면, 메타크릴기를 갖는 표면 처리 등의 다른 표면 처리가 실시된 무기 필러의 경우, 표면 처리제와 수분이 수소 결합을 형성하여 점도 증가가 발생하기 쉽지만, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러의 경우에는, 수분과 수소 결합이 형성되기 어렵고, 점도 상승이 발생하기 어렵다. 그리고, 상기 반도체용 접착제에 의하면, 실온 방치 후의 점도 증가를 억제할 수 있기 때문에, 경시적으로 반도체 장치 조립 시의 실장성 악화가 발생하는 것을 억제할 수 있다. 또, 무기 필러에 글리시딜기를 갖는 표면 처리가 실시되어 있음으로써, 반도체용 접착제 중에서의 분산성이 우수하며, 반도체용 접착제는 양호한 접착력 및 양호한 절연 신뢰성을 얻을 수 있다.In order to achieve the above object, the present disclosure provides an inorganic filler containing (a) an inorganic filler, and the surface treatment of the (a) inorganic filler having a glycidyl group is performed, the total amount of the (a) inorganic filler Provided is an adhesive for semiconductors containing 50% by mass or more based on . According to the above adhesive for semiconductors, (a) 50% by mass or more of the total inorganic filler is an inorganic filler that has been surface treated with a glycidyl group, thereby suppressing an increase in viscosity due to the influence of moisture due to moisture absorption when left at room temperature. can do. For example, in the case of an inorganic filler that has been subjected to other surface treatments such as surface treatment with a methacryl group, an increase in viscosity is likely to occur due to the formation of hydrogen bonds between the surface treatment agent and moisture, but the surface treatment with a glycidyl group is likely to occur. In the case of inorganic fillers, it is difficult for hydrogen bonds to form with moisture, and it is difficult for an increase in viscosity to occur. In addition, according to the adhesive for semiconductors, an increase in viscosity after being left at room temperature can be suppressed, and therefore, it is possible to suppress deterioration of mounting properties over time when assembling a semiconductor device. In addition, by subjecting the inorganic filler to surface treatment with a glycidyl group, the dispersibility in the semiconductor adhesive is excellent, and the semiconductor adhesive can obtain good adhesion and good insulation reliability.

상기 반도체용 접착제는, (b) 에폭시 수지, (c) 경화제, 및 (d) 중량 평균 분자량 10000 이상의 고분자량 성분을 더 함유하고 있어도 된다. 또, 상기 반도체용 접착제는, (e) 플럭스제를 더 함유하고 있어도 된다.The adhesive for semiconductors may further contain (b) an epoxy resin, (c) a curing agent, and (d) a high molecular weight component with a weight average molecular weight of 10,000 or more. Additionally, the adhesive for semiconductors may further contain (e) a flux agent.

상기 반도체용 접착제는, 필름상이어도 된다. 이 경우, 반도체용 접착제의 취급성을 향상시킬 수 있으며, 패키지 제조 시의 작업성 및 생산성을 향상시킬 수 있다.The adhesive for semiconductors may be in a film form. In this case, the handleability of the semiconductor adhesive can be improved, and workability and productivity during package manufacturing can be improved.

본 개시는 또, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서, 상기 접속부 중 적어도 일부를, 상기 반도체용 접착제를 이용하여 밀봉하는 공정을 구비하는, 반도체 장치의 제조 방법을 제공한다. 상기 제조 방법에 의하면, 사용하는 반도체용 접착제가 경시적으로 점도 증가하기 어려운 것이기 때문에, 안정적이고 양호한 실장성을 얻을 수 있다.The present disclosure also provides a method of manufacturing a semiconductor device in which respective connection portions of a semiconductor chip and a wiring circuit board are electrically connected to each other, or a semiconductor device in which each connection portion of a plurality of semiconductor chips is electrically connected to each other, at least one of the connecting portions A method for manufacturing a semiconductor device is provided, including a step of sealing a portion using the semiconductor adhesive. According to the above manufacturing method, since the adhesive for semiconductors used is one whose viscosity does not increase over time, stable and good mounting properties can be obtained.

본 개시는 또한, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 또는 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조와, 상기 접속부 중 적어도 일부를 밀봉하는 접착 재료를 구비하며, 상기 접착 재료는, 상기 반도체용 접착제의 경화물로 이루어지는, 반도체 장치를 제공한다. 상기 반도체 장치는, 실장성이 양호하고, 반도체 칩과 배선 회로 기판 또는 반도체 칩의 사이의 접착력 및 신뢰성이 우수한 것이 된다.The present disclosure also provides a connection structure in which each connection part of a semiconductor chip and a wiring circuit board is electrically connected to each other, or a connection structure in which each connection part of a plurality of semiconductor chips is electrically connected to each other, and sealing at least some of the connection parts. Provided is a semiconductor device comprising an adhesive material, wherein the adhesive material is made of a cured product of the semiconductor adhesive. The semiconductor device has good mountability and excellent adhesion and reliability between the semiconductor chip and the wiring circuit board or semiconductor chip.

본 개시에 의하면, 실온 방치 후의 점도 증가를 억제할 수 있어, 경시적으로 반도체 장치 조립 시의 실장성 악화가 발생하기 어려운 반도체용 접착제, 및 그것을 이용한 반도체 장치의 제조 방법과 반도체 장치를 제공할 수 있다.According to the present disclosure, it is possible to provide a semiconductor adhesive that can suppress the increase in viscosity after being left at room temperature and is unlikely to deteriorate in mounting properties over time when assembling a semiconductor device, and a method of manufacturing a semiconductor device using the same, and a semiconductor device. there is.

도 1은 본 개시의 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다.
도 2는 본 개시의 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
도 3은 본 개시의 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
도 4는 본 개시의 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
1 is a schematic cross-sectional view showing one embodiment of a semiconductor device of the present disclosure.
2 is a schematic cross-sectional view showing another embodiment of the semiconductor device of the present disclosure.
3 is a schematic cross-sectional view showing another embodiment of the semiconductor device of the present disclosure.
4 is a schematic cross-sectional view showing another embodiment of the semiconductor device of the present disclosure.

이하, 경우에 따라 도면을 참조하면서 본 개시의 적합한 실시형태에 대하여 상세하게 설명한다. 또한, 도면 중, 동일 또는 상당 부분에는 동일 부호를 붙이며, 중복되는 설명은 생략한다. 또, 상하좌우 등의 위치 관계는, 특별히 설명하지 않는 한, 도면에 나타내는 위치 관계에 근거하는 것으로 한다. 또한, 도면의 치수 비율은 도시된 비율에 한정되는 것은 아니다.Hereinafter, preferred embodiments of the present disclosure will be described in detail with reference to the drawings as the case may be. In addition, in the drawings, identical or equivalent portions are given the same reference numerals, and overlapping descriptions are omitted. In addition, positional relationships such as up, down, left, right, etc. are assumed to be based on the positional relationships shown in the drawings, unless specifically explained. Additionally, the dimensional ratios in the drawings are not limited to the illustrated ratios.

본 명세서에 있어서, "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다. 본 명세서에 단계적으로 기재되어 있는 수치 범위에 있어서, 소정 단계의 수치 범위의 상한값 또는 하한값은, 다른 단계의 수치 범위의 상한값 또는 하한값과 임의로 조합할 수 있다. 본 명세서에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다. "A 또는 B"란, A 및 B 중 어느 일방을 포함하고 있으면 되고, 양방 모두 포함하고 있어도 된다. 본 명세서에 예시하는 재료는, 특별히 설명하지 않는 한, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 본 명세서에 있어서, "(메트)아크릴"이란, 아크릴 또는 그에 대응하는 메타크릴을 의미한다.In this specification, the numerical range indicated using “~” indicates a range that includes the numerical values written before and after “~” as the minimum and maximum values, respectively. In the numerical range described in steps in this specification, the upper or lower limit of the numerical range at a certain level can be arbitrarily combined with the upper or lower limit of the numerical range at another level. In the numerical range described in this specification, the upper or lower limit of the numerical range may be replaced with the value shown in the examples. “A or B” may include either A or B, or may include both. Unless otherwise specified, the materials exemplified in this specification can be used individually or in combination of two or more types. In this specification, “(meth)acrylic” means acrylic or methacryl corresponding thereto.

<반도체용 접착제><Adhesive for semiconductors>

본 실시형태에 관한 반도체용 접착제는, (a) 무기 필러(이하, 경우에 따라 "(a) 성분"이라고 한다.)를 함유한다. 상기 (a) 무기 필러는, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를, (a) 무기 필러 전체량을 기준으로 하여 50질량% 이상 포함한다. 또, 본 실시형태에 관한 반도체용 접착제는, (b) 에폭시 수지(이하, 경우에 따라 "(b) 성분"이라고 한다.), (c) 경화제(이하, 경우에 따라 "(c) 성분"이라고 한다.), 및 (d) 중량 평균 분자량 10000 이상의 고분자량 성분(이하, 경우에 따라 "(d) 성분"이라고 한다.) 중의 1종 이상을 함유하고 있어도 된다. 또한, 본 실시형태에 관한 반도체용 접착제는, (e) 플럭스제(이하, 경우에 따라 "(e) 성분"이라고 한다.)를 함유하고 있어도 된다. 이하, 각 성분에 대하여 설명한다.The adhesive for semiconductors according to the present embodiment contains (a) an inorganic filler (hereinafter referred to as “component (a)” in some cases). The (a) inorganic filler contains 50% by mass or more of an inorganic filler that has been surface treated with a glycidyl group, based on the total amount of the (a) inorganic filler. In addition, the semiconductor adhesive according to the present embodiment includes (b) an epoxy resin (hereinafter referred to as "(b) component" as the case may be), (c) a curing agent (hereinafter referred to as the "(c) component" as the case may be) ), and (d) a high molecular weight component with a weight average molecular weight of 10000 or more (hereinafter referred to as “component (d)” as the case may be). In addition, the semiconductor adhesive according to the present embodiment may contain (e) a flux agent (hereinafter referred to as “component (e)” in some cases). Below, each component is explained.

((a) 성분: 무기 필러)((a) Ingredient: Inorganic filler)

(a) 성분의 무기 필러로서는, 절연성 무기 필러 등을 들 수 있다. 그중에서도, 평균 입경 100nm 이하의 무기 필러이면 보다 바람직하다. 절연성 무기 필러의 재질로서는, 유리, 실리카, 알루미나, 실리카·알루미나, 산화 타이타늄, 마이카, 질화 붕소 등을 들 수 있으며, 그중에서도, 실리카, 알루미나, 실리카·알루미나, 산화 타이타늄, 질화 붕소가 바람직하고, 실리카, 알루미나, 질화 붕소가 보다 바람직하다. 절연성 무기 필러는, 위스커여도 되고, 위스커의 재질로서는, 붕산 알루미늄, 타이타늄산 알루미늄, 산화 아연, 규산 칼슘, 황산 마그네슘, 질화 붕소 등을 들 수 있다. 절연성 무기 필러는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.Examples of the inorganic filler of component (a) include insulating inorganic fillers. Among them, an inorganic filler with an average particle diameter of 100 nm or less is more preferable. Materials of the insulating inorganic filler include glass, silica, alumina, silica/alumina, titanium oxide, mica, boron nitride, etc. Among them, silica, alumina, silica/alumina, titanium oxide, and boron nitride are preferred, and silica , alumina, and boron nitride are more preferred. The insulating inorganic filler may be a whisker, and examples of the material of the whisker include aluminum borate, aluminum titanate, zinc oxide, calcium silicate, magnesium sulfate, and boron nitride. Insulating inorganic fillers can be used individually or in combination of two or more types.

분산성 및 접착력 향상의 관점에서, (a) 성분은 표면 처리 필러인 것이 바람직하다. 표면 처리로서는, 글리시딜계(에폭시계), 아민계, 페닐계, 페닐아미노계, 아크릴계, 바이닐계 등을 들 수 있다.From the viewpoint of improving dispersibility and adhesion, it is preferable that component (a) is a surface treatment filler. Surface treatments include glycidyl-based (epoxy-based), amine-based, phenyl-based, phenylamino-based, acrylic-based, vinyl-based, etc.

표면 처리로서는, 표면 처리의 용이성으로부터, 에폭시실레인계, 아미노실레인계, 아크릴실레인계 등의 실레인 화합물에 의한 실레인 처리가 바람직하다. 표면 처리제로서는, 분산성 및 유동성이 우수하며, 접착력을 더 향상시키는 관점에서, 글리시딜계, 페닐아미노계, (메트)아크릴계의 화합물이 바람직하다. 표면 처리제로서는, 실온 방치 후의 반도체용 접착제의 점도 증가를 억제하는 관점에서, 글리시딜계의 화합물이 바람직하다.As surface treatment, silane treatment with a silane compound such as epoxysilane-based, aminosilane-based, or acrylicsilane-based is preferable due to the ease of surface treatment. As a surface treatment agent, glycidyl-based, phenylamino-based, and (meth)acrylic-based compounds are preferred because they have excellent dispersibility and fluidity and from the viewpoint of further improving adhesion. As a surface treatment agent, a glycidyl-based compound is preferable from the viewpoint of suppressing an increase in the viscosity of the semiconductor adhesive after being left at room temperature.

본 실시형태에 있어서, (a) 성분은, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를, (a) 성분 전체량을 기준으로 하여 50질량% 이상 포함한다. 글리시딜기를 갖는 표면 처리는, 표면 처리제로서 하기 일반식 (1)로 나타나는 구조를 갖는 글리시딜계의 화합물을 이용하여 실시할 수 있다. 이로써, 무기 필러는, 표면에 하기 일반식 (1)로 나타나는 구조를 갖는 것이 된다.In this embodiment, component (a) contains 50% by mass or more of an inorganic filler that has been surface treated with a glycidyl group, based on the total amount of component (a). Surface treatment with a glycidyl group can be performed using a glycidyl-based compound having a structure represented by the following general formula (1) as a surface treatment agent. As a result, the inorganic filler has a structure represented by the following general formula (1) on the surface.

[화학식 1][Formula 1]

식 중, R은 2가의 유기기를 나타낸다.In the formula, R represents a divalent organic group.

글리시딜기를 갖는 표면 처리가 실시된 무기 필러의 함유량은, (a) 성분 전체량을 기준으로 하여 50질량% 이상이며, 실온 방치 후의 반도체용 접착제의 점도 증가를 보다 억제하는 관점에서, 60질량% 이상인 것이 바람직하고, 80질량% 이상인 것이 보다 바람직하다. (a) 성분의 전체량(100질량%)이, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러여도 된다.The content of the inorganic filler subjected to surface treatment having a glycidyl group is 50% by mass or more based on the total amount of component (a), and from the viewpoint of further suppressing the increase in viscosity of the semiconductor adhesive after being left at room temperature, 60% by mass. It is preferable that it is % or more, and it is more preferable that it is 80 mass % or more. (a) The total amount (100% by mass) of the component may be an inorganic filler that has been surface treated with a glycidyl group.

(a) 성분의 평균 입경은, 시인성(투명성) 향상의 관점에서, 100nm 이하이면 바람직하고, 60nm 이하인 것이 보다 바람직하다. (a) 성분의 평균 입경은, 레이저 회절식 입도 분포계에 의하여 측정할 수 있다.From the viewpoint of improving visibility (transparency), the average particle diameter of component (a) is preferably 100 nm or less, and more preferably 60 nm or less. (a) The average particle size of component can be measured using a laser diffraction particle size distribution meter.

또, (a) 성분의 평균 입경이 100nm를 초과하면, 입경이 큰 것에 기인하여 반도체용 접착제의 점도가 과도하게 낮아지는 경우가 있고, 반도체 칩의 실장 후에 필릿이라고 불리는 칩 밖으로의 수지의 밀려 나옴이 발생하기 쉬워지는 경우가 있다. 이것에 대하여, (a) 성분의 평균 입경이 100nm 이하이면, 반도체용 접착제의 점도를 바람직한 범위로 조정하기 쉽고, 필릿의 발생을 충분히 억제하거나, 또는 필릿양을 충분히 저감할 수 있다.Additionally, if the average particle diameter of component (a) exceeds 100 nm, the viscosity of the semiconductor adhesive may be excessively low due to the large particle diameter, and after mounting the semiconductor chip, the resin may be pushed out of the chip, called fillet. There are cases where this can easily occur. On the other hand, if the average particle diameter of component (a) is 100 nm or less, the viscosity of the semiconductor adhesive can be easily adjusted to a desirable range, the generation of fillets can be sufficiently suppressed, or the amount of fillets can be sufficiently reduced.

(a) 성분의 평균 입경의 하한값은 특별히 한정되지 않지만, (a) 성분의 응집을 억제하는 관점에서, 1nm 이상, 5nm 이상, 또는 10nm 이상이어도 된다. 표면 처리가 실시되어 있지 않은 무기 필러를 이용한 경우에는, 예를 들면 평균 입경이 50nm 정도여도 응집이 발생할 우려가 있지만, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를 이용한 경우에는, 평균 입경이 50nm 정도 또는 그 이하여도, 응집의 발생을 억제할 수 있다.The lower limit of the average particle diameter of component (a) is not particularly limited, but may be 1 nm or more, 5 nm or more, or 10 nm or more from the viewpoint of suppressing aggregation of component (a). When an inorganic filler that has not been surface treated is used, for example, there is a risk of agglomeration occurring even if the average particle diameter is about 50 nm, but when an inorganic filler that has been surface treated with a glycidyl group is used, the average particle diameter is 50 nm. Even at about 50 nm or less, the occurrence of aggregation can be suppressed.

(a) 성분은 단독 또는 2종 이상의 혼합체로서 사용할 수도 있다. (a) 성분의 형상에 대해서는, 특별히 제한되지 않는다.(a) Component may be used alone or in a mixture of two or more types. (a) The shape of the component is not particularly limited.

(a) 성분의 함유량은, 반도체용 접착제의 고형분 전체량을 기준으로 하여, 10~80질량%인 것이 바람직하고, 15~60질량%인 것이 보다 바람직하며, 20~50질량%인 것이 더 바람직하다. 이 함유량이 10질량% 이상이면, 접착력 및 내(耐)리플로성을 보다 향상시킬 수 있는 경향이 있고, 80질량% 이하이면, 증점(增粘)에 의하여 접속 신뢰성이 저하되는 것을 억제할 수 있는 경향이 있다.The content of component (a) is preferably 10 to 80% by mass, more preferably 15 to 60% by mass, and even more preferably 20 to 50% by mass, based on the total solid content of the semiconductor adhesive. do. If this content is 10% by mass or more, the adhesive strength and reflow resistance tend to be further improved, and if this content is 80% by mass or less, the decrease in connection reliability due to thickening can be suppressed. There tends to be.

본 실시형태에 관한 반도체용 접착제는, 수지 필러를 함유하고 있어도 된다. 수지 필러로서는, 예를 들면 폴리유레테인, 폴리이미드 등의 수지로 이루어지는 필러를 들 수 있다. 수지 필러는, 다른 유기 성분(에폭시 수지 및 경화제 등)과 비교하여 열팽창률이 작기 때문에 접속 신뢰성의 향상 효과가 우수하다. 또, 수지 필러에 의하면, 반도체용 접착제의 점도 조정을 용이하게 행할 수 있다. 또, 수지 필러는, 무기 필러와 비교하여 응력을 완화하는 기능이 우수하다.The adhesive for semiconductors according to this embodiment may contain a resin filler. Examples of the resin filler include fillers made of resin such as polyurethane and polyimide. The resin filler has a small coefficient of thermal expansion compared to other organic components (epoxy resin, curing agent, etc.), so it is excellent in improving connection reliability. Moreover, according to the resin filler, the viscosity of the adhesive for semiconductors can be easily adjusted. In addition, resin fillers are superior in the function of relieving stress compared to inorganic fillers.

절연 신뢰성의 관점에서, 반도체용 접착제에 포함되는 필러는 절연성인 것이 바람직하다. 반도체용 접착제는, 은 필러, 땜납 필러 등의 도전성의 금속 필러는 함유하고 있지 않는 것이 바람직하다. 도전성 필러(도전성 입자)를 함유하지 않는 반도체용 접착제(회로 접속 재료)는, NCF(Non-Conductive-FILM) 또는 NCP(Non-Conductive-Paste)라고 불리는 경우도 있다. 본 실시형태에 관한 반도체용 접착제는, NCF 또는 NCP로서 적합하게 이용할 수 있다.From the viewpoint of insulation reliability, it is preferable that the filler contained in the adhesive for semiconductors is insulating. The adhesive for semiconductors preferably does not contain conductive metal fillers such as silver filler and solder filler. Adhesives for semiconductors (circuit connection materials) that do not contain conductive fillers (conductive particles) are sometimes called NCF (Non-Conductive-FILM) or NCP (Non-Conductive-Paste). The adhesive for semiconductors according to this embodiment can be suitably used as NCF or NCP.

((b) 성분: 에폭시 수지)((b) component: epoxy resin)

(b) 성분의 에폭시 수지로서는, 분자 내에 2개 이상의 에폭시기를 갖는 에폭시 수지를 들 수 있으며, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀아랄킬형 에폭시 수지, 바이페닐형 에폭시 수지, 트라이페닐메테인형 에폭시 수지, 다이사이클로펜타다이엔형 에폭시 수지, 각종 다관능 에폭시 수지 등을 사용할 수 있다. (b) 성분은, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.Examples of the epoxy resin of component (b) include epoxy resins having two or more epoxy groups in the molecule, such as bisphenol A-type epoxy resin, bisphenol F-type epoxy resin, naphthalene-type epoxy resin, phenol novolak-type epoxy resin, and cresol epoxy resin. Rockfish type epoxy resin, phenol aralkyl type epoxy resin, biphenyl type epoxy resin, triphenylmethane type epoxy resin, dicyclopentadiene type epoxy resin, various multifunctional epoxy resins, etc. can be used. (b) Components can be used individually or in combination of two or more types.

에폭시 수지 중에서도, 비스페놀 A형 또는 비스페놀 F형의 액상 에폭시 수지는, 1% 열중량 감소 온도가 250℃ 이하이기 때문에, 고온 가열 시에 분해되어 휘발 성분이 발생될 우려가 있다. 이 때문에, 실온(1기압, 25℃)에서 고형의 에폭시 수지를 이용하는 것이 바람직하다. 액상 에폭시 수지를 이용하는 경우는, 고형의 에폭시 수지와 조합하여 이용하는 것이 바람직하다.Among epoxy resins, liquid epoxy resins of bisphenol A type or bisphenol F type have a 1% thermal weight reduction temperature of 250°C or lower, so there is a risk that they may decompose and generate volatile components when heated at high temperatures. For this reason, it is preferable to use a solid epoxy resin at room temperature (1 atm, 25°C). When using a liquid epoxy resin, it is preferable to use it in combination with a solid epoxy resin.

(b) 성분의 중량 평균 분자량은 10000 미만이어도 되고, 내열성의 관점에서, 100 이상 10000 미만이 바람직하며, 300 이상 8000 이하가 보다 바람직하고, 300 이상 5000 이하가 더 바람직하다.The weight average molecular weight of the component (b) may be less than 10,000, and from the viewpoint of heat resistance, it is preferably 100 or more and less than 10,000, more preferably 300 or more and 8,000 or less, and still more preferably 300 or more and 5,000 or less.

(b) 성분의 함유량은, 반도체용 접착제의 고형분 전체량을 기준으로 하여, 바람직하게는 10~50질량%이고, 보다 바람직하게는 20~45질량%이며, 더 바람직하게는 30~40질량%이다. (b) 성분의 함유량이 10질량% 이상이면, 경화 후의 수지의 유동을 충분히 제어하기 쉽고, 50질량% 이하이면, 경화물의 수지 성분이 과도하게 많아지지 않아, 패키지의 휨을 저감하기 쉽다.The content of component (b) is preferably 10 to 50% by mass, more preferably 20 to 45% by mass, and still more preferably 30 to 40% by mass, based on the total solid content of the semiconductor adhesive. am. If the content of the component (b) is 10% by mass or more, it is easy to sufficiently control the flow of the resin after curing, and if it is 50% by mass or less, the resin component of the cured product does not increase excessively, making it easy to reduce warpage of the package.

본 실시형태에 관한 반도체용 접착제는, 상기 (b) 에폭시 수지 이외의 다른 열경화성 수지를 더 함유하고 있어도 된다. 다른 열경화성 수지로서는, 예를 들면 페놀 수지, 이미드 수지, (메트)아크릴 화합물 등을 들 수 있다.The adhesive for semiconductors according to this embodiment may further contain a thermosetting resin other than the (b) epoxy resin. Examples of other thermosetting resins include phenol resins, imide resins, and (meth)acrylic compounds.

((c) 성분: 경화제)((c) Ingredient: Hardener)

(c) 경화제로서는, 페놀 수지계 경화제, 산무수물계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제 등을 들 수 있다. (c) 성분이 페놀성 수산기, 산무수물, 아민류 또는 이미다졸류를 포함하면, 접속부에 산화막이 발생하는 것을 억제하는 플럭스 활성을 나타내기 쉽고, 접속 신뢰성 및 절연 신뢰성을 용이하게 향상시킬 수 있다. 이하, 각 경화제에 대하여 설명한다.(c) Examples of the curing agent include phenol resin-based curing agents, acid anhydride-based curing agents, amine-based curing agents, imidazole-based curing agents, and phosphine-based curing agents. If the component (c) contains a phenolic hydroxyl group, an acid anhydride, amines, or imidazole, it is likely to exhibit flux activity that suppresses the formation of an oxide film at the connection portion, and connection reliability and insulation reliability can be easily improved. Hereinafter, each curing agent is explained.

(c-i) 페놀 수지계 경화제(c-i) Phenol resin-based hardener

페놀 수지계 경화제로서는, 분자 내에 2개 이상의 페놀성 수산기를 갖는 경화제를 들 수 있으며, 페놀 노볼락 수지, 크레졸 노볼락 수지, 페놀아랄킬 수지, 크레졸나프톨폼알데하이드 중축합물, 트라이페닐메테인형 다관능 페놀 수지, 각종 다관능 페놀 수지 등을 사용할 수 있다. 페놀 수지계 경화제는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.Examples of the phenol resin-based curing agent include those having two or more phenolic hydroxyl groups in the molecule, such as phenol novolak resin, cresol novolak resin, phenol aralkyl resin, cresol naphthol formaldehyde polycondensate, and triphenylmethane type multifunctional phenolic resin. , various multifunctional phenol resins, etc. can be used. Phenol resin-based curing agents can be used individually or in combination of two or more types.

상기 (b) 성분에 대한 페놀 수지계 경화제의 당량비(페놀성 수산기/에폭시기, 몰비)는, 경화성, 접착성 및 보존 안정성이 우수하다는 관점에서, 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면, 미반응의 페놀성 수산기가 과도하게 잔존하는 경우가 없고, 흡수율이 낮게 억제되어, 절연 신뢰성이 더 향상되는 경향이 있다.The equivalent ratio (phenolic hydroxyl group/epoxy group, molar ratio) of the phenol resin-based curing agent to the component (b) is preferably 0.3 to 1.5, more preferably 0.4 to 1.0, from the viewpoint of excellent curability, adhesion, and storage stability. , 0.5 to 1.0 is more preferable. If the equivalence ratio is 0.3 or more, curability tends to improve and adhesion improves, and if it is 1.5 or less, excessive unreacted phenolic hydroxyl groups do not remain, water absorption is suppressed low, and insulation reliability tends to further improve. There is.

(c-ii) 산무수물계 경화제(c-ii) Acid anhydride-based curing agent

산무수물계 경화제로서는, 메틸사이클로헥세인테트라카복실산 이무수물, 무수 트라이멜리트산, 무수 파이로멜리트산, 벤조페논테트라카복실산 이무수물, 에틸렌글라이콜비스안하이드로트라이멜리테이트 등을 사용할 수 있다. 산무수물계 경화제는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.As the acid anhydride-based curing agent, methylcyclohexanetetracarboxylic dianhydride, trimellitic anhydride, pyromellitic anhydride, benzophenonetetracarboxylic dianhydride, ethylene glycol bisanhydrotrimellitate, etc. can be used. Acid anhydride-based curing agents can be used individually or in combination of two or more types.

상기 (b) 성분에 대한 산무수물계 경화제의 당량비(산무수물기/에폭시기, 몰비)는, 경화성, 접착성 및 보존 안정성이 우수하다는 관점에서, 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면, 미반응의 산무수물이 과도하게 잔존하는 경우가 없고, 흡수율이 낮게 억제되어, 절연 신뢰성이 더 향상되는 경향이 있다.The equivalent ratio (acid anhydride group/epoxy group, molar ratio) of the acid anhydride-based curing agent to the component (b) is preferably 0.3 to 1.5, and more preferably 0.4 to 1.0, from the viewpoint of excellent curability, adhesion, and storage stability. and 0.5 to 1.0 is more preferable. If the equivalence ratio is 0.3 or more, curability tends to improve and adhesion improves, and if it is 1.5 or less, unreacted acid anhydride does not remain excessive, water absorption is suppressed low, and insulation reliability tends to further improve. there is.

(c-iii) 아민계 경화제(c-iii) Amine-based hardener

아민계 경화제로서는, 다이사이안다이아마이드, 각종 아민 화합물 등을 사용할 수 있다.As the amine-based curing agent, dicyandiamide, various amine compounds, etc. can be used.

상기 (b) 성분에 대한 아민계 경화제의 당량비(아민/에폭시기, 몰비)는, 경화성, 접착성 및 보존 안정성이 우수하다는 관점에서 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면, 미반응의 아민이 과도하게 잔존하는 경우가 없고, 절연 신뢰성이 더 향상되는 경향이 있다.The equivalent ratio (amine/epoxy group, mole ratio) of the amine-based curing agent to the component (b) is preferably 0.3 to 1.5, more preferably 0.4 to 1.0, and 0.5 to 1.5 from the viewpoint of excellent curability, adhesion, and storage stability. 1.0 is more preferable. If the equivalence ratio is 0.3 or more, curability and adhesion tend to improve, and if it is 1.5 or less, unreacted amine does not remain excessively and insulation reliability tends to further improve.

(c-iv) 이미다졸계 경화제(c-iv) Imidazole-based curing agent

이미다졸계 경화제로서는, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-운데실이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸, 에폭시 수지와 이미다졸류의 부가체 등을 들 수 있다. 이들 중에서도, 경화성, 보존 안정성 및 접속 신뢰성이 더 우수하다는 관점에서, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸 및 2-페닐-4-메틸-5-하이드록시메틸이미다졸이 바람직하다. 이미다졸계 경화제는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 또, 이들을 마이크로캡슐화한 잠재성 경화제로 해도 된다.Examples of imidazole-based curing agents include 2-phenylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, and 1-cyano. Ethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimida Zolium trimellitate, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-unde Cylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-ethyl-4'-methylimidazolyl-(1')]-ethyl-s -Triazine, 2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct, 2-phenylimidazole isocyanuric acid Anuric acid adduct, 2-phenyl-4,5-dihydroxymethylimidazole, 2-phenyl-4-methyl-5-hydroxymethylimidazole, adduct of epoxy resin and imidazole, etc. I can hear it. Among these, from the viewpoint of superior curability, storage stability and connection reliability, 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2 -undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimidazolium trimellitate, 2,4-diamino-6-[2'-methylimidazolyl-(1')]- Ethyl-s-triazine, 2,4-diamino-6-[2'-ethyl-4'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino- 6-[2'-methylimidazolyl-(1')]-ethyl-s-triazineisocyanuric acid adduct, 2-phenylimidazoleisocyanuric acid adduct, 2-phenyl-4 , 5-dihydroxymethylimidazole and 2-phenyl-4-methyl-5-hydroxymethylimidazole are preferred. Imidazole-based curing agents can be used individually or in combination of two or more types. Additionally, these may be microencapsulated as a latent hardener.

이미다졸계 경화제의 함유량은, (b) 성분 100질량부에 대하여, 0.1~20질량부가 바람직하고, 0.1~10질량부가 보다 바람직하다. 이미다졸계 경화제의 함유량이 0.1질량부 이상이면, 경화성이 향상되는 경향이 있고, 20질량부 이하이면, 금속 접합이 형성되기 전에 접착제 조성물이 경화되지 않으며, 접속 불량이 발생하기 어려운 경향이 있다.The content of the imidazole-based curing agent is preferably 0.1 to 20 parts by mass, and more preferably 0.1 to 10 parts by mass, per 100 parts by mass of component (b). If the content of the imidazole-based curing agent is 0.1 parts by mass or more, curability tends to improve, and if it is 20 parts by mass or less, the adhesive composition does not harden before metal bonding is formed, and connection defects tend to be less likely to occur.

(c-v) 포스핀계 경화제(c-v) Phosphine-based hardener

포스핀계 경화제로서는, 트라이페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트 및 테트라페닐포스포늄(4-플루오로페닐)보레이트 등을 들 수 있다.Examples of the phosphine-based curing agent include triphenylphosphine, tetraphenylphosphonium tetraphenyl borate, tetraphenylphosphonium tetra(4-methylphenyl)borate, and tetraphenylphosphonium(4-fluorophenyl)borate.

포스핀계 경화제의 함유량은, (b) 성분 100질량부에 대하여, 0.1~10질량부가 바람직하고, 0.1~5질량부가 보다 바람직하다. 포스핀계 경화제의 함유량이 0.1질량부 이상이면, 경화성이 향상되는 경향이 있고, 10질량부 이하이면, 금속 접합이 형성되기 전에 반도체용 접착제가 경화되지 않으며, 접속 불량이 발생하기 어려운 경향이 있다.The content of the phosphine-based curing agent is preferably 0.1 to 10 parts by mass, more preferably 0.1 to 5 parts by mass, per 100 parts by mass of component (b). If the content of the phosphine-based curing agent is 0.1 parts by mass or more, curability tends to improve, and if it is 10 parts by mass or less, the semiconductor adhesive does not harden before a metal joint is formed, and connection defects tend to be less likely to occur.

페놀 수지계 경화제, 산무수물계 경화제 및 아민계 경화제는, 각각 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 이미다졸계 경화제 및 포스핀계 경화제는 각각 단독으로 이용해도 되지만, 페놀 수지계 경화제, 산무수물계 경화제 또는 아민계 경화제와 함께 이용해도 된다.Phenol resin-based curing agents, acid anhydride-based curing agents, and amine-based curing agents can be used individually or in combination of two or more types. The imidazole-based curing agent and the phosphine-based curing agent may be used individually, or may be used together with a phenol resin-based curing agent, an acid anhydride-based curing agent, or an amine-based curing agent.

(c) 성분으로서는, 경화성이 우수하다는 관점에서, 페놀 수지계 경화제와 이미다졸계 경화제의 병용, 산무수물계 경화제와 이미다졸계 경화제의 병용, 아민계 경화제와 이미다졸계 경화제의 병용, 이미다졸계 경화제 단독 사용이 바람직하다. 단시간에 접속하면 생산성이 향상되는 점에서, 속(速)경화성이 우수한 이미다졸계 경화제 단독 사용이 보다 바람직하다. 이 경우, 단시간에 경화하면 저분자 성분 등의 휘발분을 억제할 수 있는 점에서, 보이드의 발생을 용이하게 억제할 수도 있다.(c) Components include, from the viewpoint of excellent curing properties, the combined use of a phenol resin-based curing agent and an imidazole-based curing agent, the combined use of an acid anhydride-based curing agent and an imidazole-based curing agent, the combined use of an amine-based curing agent and an imidazole-based curing agent, and the imidazole-based curing agent. Use of the hardener alone is preferred. Since productivity improves when connected in a short time, it is more preferable to use an imidazole-based curing agent alone, which has excellent rapid curing properties. In this case, since volatile components such as low molecular components can be suppressed by curing in a short time, the generation of voids can also be easily suppressed.

((d) 성분: 중량 평균 분자량 10000 이상의 고분자량 성분)((d) component: high molecular weight component with a weight average molecular weight of 10000 or more)

(d) 중량 평균 분자량 10000 이상의 고분자량 성분((b) 성분에 해당하는 화합물을 제외한다)으로서는, 페녹시 수지, 폴리이미드 수지, 폴리아마이드 수지, 폴리카보다이이미드 수지, 사이아네이트에스터 수지, (메트)아크릴 수지, 폴리에스터 수지, 폴리에틸렌 수지, 폴리에터설폰 수지, 폴리에터이미드 수지, 폴리바이닐아세탈 수지, 폴리유레테인 수지, 아크릴 고무 등을 들 수 있으며, 그중에서도, 내열성 및 필름 형성성이 우수하다는 관점에서, 페녹시 수지, 폴리이미드 수지, (메트)아크릴 수지, 아크릴 고무, 사이아네이트에스터 수지, 폴리카보다이이미드 수지가 바람직하고, 페녹시 수지, 폴리이미드 수지, (메트)아크릴 수지, 아크릴 고무가 보다 바람직하며, 페녹시 수지가 더 바람직하다. (d) 성분은, 단독 또는 2종 이상의 혼합체 또는 공중합체로서 사용할 수도 있다.(d) High molecular weight components with a weight average molecular weight of 10,000 or more (excluding compounds corresponding to component (b)) include phenoxy resin, polyimide resin, polyamide resin, polycarbodiimide resin, and cyanate ester resin, Examples include (meth)acrylic resin, polyester resin, polyethylene resin, polyethersulfone resin, polyetherimide resin, polyvinyl acetal resin, polyurethane resin, and acrylic rubber, among others, heat resistance and film formation. From the viewpoint of excellent properties, phenoxy resin, polyimide resin, (meth)acrylic resin, acrylic rubber, cyanate ester resin, and polycarbodiimide resin are preferred, and phenoxy resin, polyimide resin, and (meth)acrylic resin are preferred. Acrylic resin and acrylic rubber are more preferable, and phenoxy resin is more preferable. (d) Component may be used individually or as a mixture or copolymer of two or more types.

(d) 성분과 (b) 성분의 질량비는, 특별히 제한되지 않지만, 필름상을 양호하게 유지하는 관점에서, (d) 성분 1질량부에 대하여, (b) 성분의 함유량은, 0.01~5질량부인 것이 바람직하고, 0.05~4질량부인 것이 보다 바람직하며, 0.1~3질량부인 것이 더 바람직하다. (b) 성분의 함유량이 0.01질량부 이상이면, 경화성이 저하되거나, 접착력이 저하되는 경우가 없고, 함유량이 5질량부 이하이면, 필름 형성성 및 막 형성성이 저하되는 경우가 없다.The mass ratio of component (d) and component (b) is not particularly limited, but from the viewpoint of maintaining the film shape well, the content of component (b) is 0.01 to 5 parts by mass relative to 1 part by mass of component (d). It is preferable that it is 0.05 to 4 parts by mass, and it is more preferable that it is 0.1 to 3 parts by mass. When the content of the component (b) is 0.01 parts by mass or more, curability or adhesive strength does not decrease, and when the content is 5 parts by mass or less, film forming properties and film forming properties do not decrease.

(d) 성분의 중량 평균 분자량은, 폴리스타이렌 환산으로 10000 이상이지만, 단독으로 양호한 필름 형성성을 나타내기 위하여, 30000 이상이 바람직하고, 40000 이상이 보다 바람직하며, 50000 이상이 더 바람직하다. 중량 평균 분자량이 10000 이상인 경우에는 필름 형성성이 저하될 우려가 없다. 또한, 본 명세서에 있어서, 중량 평균 분자량이란, 고속 액체 크로마토그래피(시마즈 세이사쿠쇼제 C-R4A)를 이용하여, 폴리스타이렌 환산으로 측정했을 때의 중량 평균 분자량을 의미한다.The weight average molecular weight of component (d) is 10,000 or more in terms of polystyrene, but in order to demonstrate good film formation alone, 30,000 or more is preferable, 40,000 or more is more preferable, and 50,000 or more is still more preferable. When the weight average molecular weight is 10000 or more, there is no concern that film formability will deteriorate. In addition, in this specification, the weight average molecular weight means the weight average molecular weight when measured in polystyrene conversion using high performance liquid chromatography (C-R4A manufactured by Shimadzu Seisakusho).

((e) 성분: 플럭스제)((e) Ingredient: flux agent)

반도체용 접착제는, 플럭스 활성(산화물, 불순물 등을 제거하는 활성)을 나타내는 화합물인 (e) 플럭스제를 더 함유할 수 있다. 플럭스제로서는, 비공유 전자쌍을 갖는 함질소 화합물(이미다졸류, 아민류 등. 단, (c) 성분에 포함되는 것을 제외한다), 카복실산류, 페놀류 및 알코올류 등을 들 수 있다. 또한, 알코올류에 비하여 카복실산류가 플럭스 활성을 강하게 발현하여, 접속성을 향상시키기 쉽다.The semiconductor adhesive may further contain (e) a flux agent, which is a compound that exhibits flux activity (activity to remove oxides, impurities, etc.). Examples of the flux agent include nitrogen-containing compounds having a lone pair of electrons (imidazoles, amines, etc., but excluding those included in component (c)), carboxylic acids, phenols, and alcohols. Additionally, carboxylic acids exhibit flux activity more strongly than alcohols, making it easier to improve connectivity.

(e) 성분의 함유량은, 땜납 젖음성의 관점에서, 반도체용 접착제의 고형분 전체량을 기준으로 하여, 0.2~3질량%인 것이 바람직하고, 0.4~1.8질량%인 것이 보다 바람직하다.The content of component (e) is preferably 0.2 to 3% by mass, more preferably 0.4 to 1.8% by mass, based on the total solid content of the semiconductor adhesive, from the viewpoint of solder wettability.

반도체용 접착제에는, 이온 트랩퍼, 산화 방지제, 실레인 커플링제, 타이타늄 커플링제, 레벨링제 등을 더 배합해도 된다. 이들은 1종을 단독으로 이용해도 되고, 2종 이상 조합하여 이용해도 된다. 이들의 배합량에 대해서는, 각 첨가제의 효과가 발현되도록 적절히 조정하면 된다.The adhesive for semiconductors may further contain an ion trapper, antioxidant, silane coupling agent, titanium coupling agent, leveling agent, etc. These may be used individually or in combination of two or more types. These mixing amounts may be adjusted appropriately so that the effect of each additive is expressed.

반도체용 접착제를 필름상으로 한 경우의 80℃에 있어서의 전단 점도는, 4500~14000Pa·s인 것이 바람직하고, 5000~13000Pa·s인 것이 보다 바람직하며, 5000~10000Pa·s인 것이 더 바람직하다. 전단 점도가 4500Pa·s 이상임으로써, 필릿의 발생을 충분히 억제하거나, 또는 필릿양을 충분히 저감할 수 있다. 전단 점도가 14000Pa·s 이하임으로써, 반도체 장치 조립 시의 실장성을 향상시킬 수 있다. 필름상으로 한 반도체용 접착제의 전단 점도는, 예를 들면 동적 전단 점탄성 측정 장치(티·에이·인스트루먼트·재팬 주식회사제, 상품명 "ARES-G2" 등)에 의하여, 승온 속도 10℃/분, 측정 온도 범위 30℃~145℃, 주파수 10Hz의 조건으로 측정할 수 있다. 상기 방법으로 측정된 점도값이 80℃에서의 값을, 반도체용 접착제의 필름상으로 한 경우의 80℃에 있어서의 전단 점도로 하여 구할 수 있다.The shear viscosity at 80°C when the adhesive for semiconductors is in the form of a film is preferably 4500 to 14000 Pa·s, more preferably 5000 to 13000 Pa·s, and still more preferably 5000 to 10000 Pa·s. . When the shear viscosity is 4500 Pa·s or more, the generation of fillets can be sufficiently suppressed or the amount of fillets can be sufficiently reduced. When the shear viscosity is 14000 Pa·s or less, mountability when assembling a semiconductor device can be improved. The shear viscosity of the adhesive for semiconductors in the form of a film is measured, for example, using a dynamic shear viscoelasticity measuring device (manufactured by TA Instruments Japan Co., Ltd., brand name "ARES-G2", etc.) at a temperature increase rate of 10°C/min. It can be measured under the conditions of a temperature range of 30℃~145℃ and a frequency of 10Hz. The viscosity value measured by the above method can be obtained by taking the value at 80°C as the shear viscosity at 80°C when the semiconductor adhesive is in the form of a film.

<반도체용 접착제의 제조 방법><Method for producing semiconductor adhesive>

본 실시형태에 관한 반도체용 접착제는, 생산성이 향상되는 관점에서, 필름상(필름상 접착제)인 것이 바람직하다. 필름상 접착제의 제작 방법을 이하에 설명한다.The adhesive for semiconductors according to this embodiment is preferably in the form of a film (film-like adhesive) from the viewpoint of improving productivity. The manufacturing method of the film adhesive is explained below.

먼저, (a) 성분, (b) 성분, (c) 성분, (d) 성분, 및 필요에 따라 그 외의 성분을 유기 용매 중에 첨가한 후에 교반 혼합, 혼련 등에 의하여 용해 또는 분산시켜 수지 바니시를 조제한다. 그 후, 이형 처리를 실시한 기재 필름 상에, 나이프 코터, 롤 코터, 애플리케이터, 다이 코터, 콤마 코터 등을 이용하여 수지 바니시를 도포한 후, 가열에 의하여 유기 용매를 감소시켜, 기재 필름 상에 필름상 접착제를 형성한다. 또, 가열에 의하여 유기 용매를 감소시키기 전에, 수지 바니시를 웨이퍼 등에 스핀 코트하여 막을 형성한 후, 용매 건조를 행하는 방법에 의하여 웨이퍼 상에 필름상 접착제를 형성해도 된다.First, component (a), component (b), component (c), component (d), and other components as necessary are added to an organic solvent and then dissolved or dispersed by stirring, mixing, kneading, etc. to prepare a resin varnish. do. Afterwards, a resin varnish is applied to the base film that has undergone release treatment using a knife coater, roll coater, applicator, die coater, comma coater, etc., and then the organic solvent is reduced by heating to form a film on the base film. Forms a phase adhesive. Additionally, before reducing the organic solvent by heating, a film-like adhesive may be formed on the wafer by spin-coating a resin varnish on a wafer or the like to form a film, and then drying the solvent.

수지 바니시의 조제에 이용하는 유기 용매로서는, 각 성분을 균일하게 용해 또는 분산할 수 있는 특성을 갖는 것이 바람직하고, 예를 들면 다이메틸폼아마이드, 다이메틸아세트아마이드, N-메틸-2-피롤리돈, 다이메틸설폭사이드, 다이에틸렌글라이콜다이메틸에터, 톨루엔, 벤젠, 자일렌, 메틸에틸케톤, 테트라하이드로퓨란, 에틸셀로솔브, 에틸셀로솔브아세테이트, 뷰틸셀로솔브, 다이옥세인, 사이클로헥산온, 및 아세트산 에틸을 들 수 있다. 이들 유기 용매는, 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다. 수지 바니시 조제 시의 교반 혼합 및 혼련은, 예를 들면 교반기, 뇌궤기, 3롤, 볼 밀, 비즈 밀 또는 호모디스퍼져를 이용하여 행할 수 있다.The organic solvent used in the preparation of the resin varnish preferably has the property of dissolving or dispersing each component uniformly, such as dimethylformamide, dimethylacetamide, and N-methyl-2-pyrrolidone. , dimethyl sulfoxide, diethylene glycol dimethyl ether, toluene, benzene, xylene, methyl ethyl ketone, tetrahydrofuran, ethyl cellosolve, ethyl cellosolve acetate, butyl cellosolve, dioxane, Cyclohexanone, and ethyl acetate can be mentioned. These organic solvents can be used individually or in combination of two or more types. Stirring, mixing and kneading when preparing a resin varnish can be performed using, for example, a stirrer, a nozzle, a three-roller, a ball mill, a bead mill or a homodisperser.

기재 필름으로서는, 유기 용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한은 없고, 폴리에스터 필름, 폴리프로필렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리이미드 필름, 폴리에터이미드 필름, 폴리에터나프탈레이트 필름, 메틸펜텐 필름 등을 들 수 있다. 기재 필름으로서는, 이들 필름 중의 1종으로 이루어지는 단층인 것에 한정되지 않고, 2종 이상의 필름으로 이루어지는 다층 필름이어도 된다.The base film is not particularly limited as long as it has heat resistance that can withstand the heating conditions when volatilizing the organic solvent, and includes polyester film, polypropylene film, polyethylene terephthalate film, polyimide film, polyetherimide film, and polyester film. Eternaphthalate film, methylpentene film, etc. can be mentioned. The base film is not limited to a single layer made of one of these films, and may be a multilayer film made of two or more types of films.

도포 후의 수지 바니시로부터 유기 용매를 휘발시킬 때의 조건으로서는, 구체적으로는, 50~200℃, 0.1~90분간의 가열을 행하는 것이 바람직하다. 실장 후의 보이드, 점도 조정 등에 영향이 없으면, 유기 용매가 1.5질량% 이하까지 휘발되는 조건으로 하는 것이 바람직하다.As conditions for volatilizing the organic solvent from the resin varnish after application, it is specifically preferable to perform heating at 50 to 200°C for 0.1 to 90 minutes. If there is no effect on voids or viscosity adjustment after mounting, it is preferable to set the condition so that the organic solvent volatilizes to 1.5% by mass or less.

본 실시형태에 관한 필름상 접착제에 있어서의 필름의 두께는, 시인성, 유동성, 충전성의 관점에서, 10~100μm가 바람직하고, 20~50μm가 보다 바람직하다.The thickness of the film in the film adhesive according to this embodiment is preferably 10 to 100 μm, and more preferably 20 to 50 μm, from the viewpoint of visibility, fluidity, and fillability.

<반도체 장치><Semiconductor device>

본 실시형태에 관한 반도체용 접착제는, 반도체 장치에 적합하게 이용되고, 반도체 칩 및 배선 회로 기판의 각각의 접속부의 전극끼리 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부의 전극끼리 서로 전기적으로 접속된 반도체 장치에 있어서, 접속부의 밀봉에 특히 적합하게 이용된다. 이하, 본 실시형태에 관한 반도체용 접착제를 이용한 반도체 장치에 대하여 설명한다. 반도체 장치에 있어서의 접속부의 전극끼리는, 범프와 배선의 금속 접합, 및 범프와 범프의 금속 접합 중 어느 것이어도 된다. 반도체 장치로는, 예를 들면 반도체용 접착제를 개재하여 전기적인 접속을 얻는 플립 칩 접속이 이용되어도 된다.The semiconductor adhesive according to the present embodiment is suitably used in a semiconductor device, a semiconductor device in which electrodes of each connection portion of a semiconductor chip and a wiring circuit board are electrically connected to each other, or electrodes of each connection portion of a plurality of semiconductor chips. In semiconductor devices electrically connected to each other, it is particularly suitable for sealing the connection portion. Hereinafter, a semiconductor device using the semiconductor adhesive according to this embodiment will be described. The electrodes of the connection portion in the semiconductor device may be either a bump-to-wiring metal bond or a bump-to-bump metal bond. As a semiconductor device, for example, a flip chip connection that obtains electrical connection through a semiconductor adhesive may be used.

도 1은, 반도체 장치의 실시형태(반도체 칩 및 기판의 COB형의 접속 양태)를 나타내는 모식 단면도이다. 도 1의 (a)에 나타내는 바와 같이, 제1 반도체 장치(100)는, 서로 대향하는 반도체 칩(10) 및 기판(배선 회로 기판)(20)과, 반도체 칩(10) 및 기판(20)이 서로 대향하는 면에 각각 배치된 배선(15)과, 반도체 칩(10) 및 기판(20)의 배선(15)을 서로 접속하는 접속 범프(30)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 간극 없이 충전된 접착 재료(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 배선(15) 및 접속 범프(30)에 의하여 플립 칩 접속되어 있다. 배선(15) 및 접속 범프(30)는, 접착 재료(40)에 의하여 밀봉되어 있으며 외부 환경으로부터 차단되어 있다. 접착 재료(40)는, 본 실시형태의 반도체용 접착제의 경화물이다.1 is a schematic cross-sectional view showing an embodiment of a semiconductor device (COB type connection mode of a semiconductor chip and a substrate). As shown in FIG. 1 (a), the first semiconductor device 100 includes a semiconductor chip 10 and a substrate (wiring circuit board) 20 facing each other, and a semiconductor chip 10 and a substrate 20. The wirings 15 arranged on opposite sides of each other, the connection bumps 30 connecting the wirings 15 of the semiconductor chip 10 and the substrate 20 to each other, and the semiconductor chip 10 and the substrate 20 ) has an adhesive material 40 filled without any gaps in the gaps between them. The semiconductor chip 10 and the substrate 20 are flip-chip connected by wirings 15 and connection bumps 30 . The wiring 15 and the connection bump 30 are sealed with an adhesive material 40 and are blocked from the external environment. The adhesive material 40 is a cured product of the semiconductor adhesive of this embodiment.

도 1의 (b)에 나타내는 바와 같이, 제2 반도체 장치(200)는, 서로 대향하는 반도체 칩(10) 및 기판(배선 회로 기판)(20)과, 반도체 칩(10) 및 기판(20)이 서로 대향하는 면에 각각 배치된 범프(32)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 간극 없이 충전된 접착 재료(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 대향하는 범프(32)가 서로 접속됨으로써 플립 칩 접속되어 있다. 범프(32)는, 접착 재료(40)에 의하여 밀봉되어 있으며 외부 환경으로부터 차단되어 있다.As shown in FIG. 1 (b), the second semiconductor device 200 includes a semiconductor chip 10 and a substrate (wiring circuit board) 20 facing each other, and a semiconductor chip 10 and a substrate 20. It has bumps 32 arranged on opposing surfaces, and an adhesive material 40 filled in the gap between the semiconductor chip 10 and the substrate 20 without a gap. The semiconductor chip 10 and the substrate 20 are flip-chip connected by connecting opposing bumps 32 to each other. The bump 32 is sealed by the adhesive material 40 and is shielded from the external environment.

도 2는, 반도체 장치의 다른 실시형태(반도체 칩끼리의 COC형의 접속 양태)를 나타내는 모식 단면도이다. 도 2의 (a)에 나타내는 바와 같이, 제3 반도체 장치(300)는, 2개의 반도체 칩(10)이 배선(15) 및 접속 범프(30)에 의하여 플립 칩 접속되어 있는 점을 제외하고, 제1 반도체 장치(100)와 동일하다. 도 2의 (b)에 나타내는 바와 같이, 제4 반도체 장치(400)는, 2개의 반도체 칩(10)이 범프(32)에 의하여 플립 칩 접속되어 있는 점을 제외하고, 제2 반도체 장치(200)와 동일하다.FIG. 2 is a schematic cross-sectional view showing another embodiment of a semiconductor device (COC type connection mode between semiconductor chips). As shown in Figure 2 (a), the third semiconductor device 300 is except that two semiconductor chips 10 are flip-chip connected by wiring 15 and connection bump 30. It is the same as the first semiconductor device 100. As shown in FIG. 2 (b), the fourth semiconductor device 400 is the second semiconductor device 200 except that two semiconductor chips 10 are flip-chip connected by bumps 32. ) is the same as

반도체 칩(10)으로서는, 특별히 제한은 없고, 실리콘, 저마늄 등의 동일한 종류의 원소로 구성되는 원소 반도체, 갈륨·비소, 인듐·인 등의 화합물 반도체 등의 각종 반도체를 이용할 수 있다.The semiconductor chip 10 is not particularly limited, and various semiconductors can be used, such as elemental semiconductors composed of the same type of elements such as silicon and germanium, and compound semiconductors such as gallium and arsenic and indium and phosphorus.

기판(20)으로서는, 배선 회로 기판이면 특별히 제한은 없고, 유리 에폭시 수지, 폴리이미드 수지, 폴리에스터 수지, 세라믹, 에폭시 수지, 비스말레이미드트라이아진 수지 등을 주된 성분으로 하는 절연 기판의 표면에 형성된 금속층의 불필요한 개소를 에칭 제거하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(배선 패턴)이 형성된 회로 기판 등을 이용할 수 있다.The substrate 20 is not particularly limited as long as it is a wiring circuit board, and is formed on the surface of an insulating substrate whose main ingredients are glass epoxy resin, polyimide resin, polyester resin, ceramic, epoxy resin, bismaleimide triazine resin, etc. A circuit board on which wiring (wiring patterns) is formed by etching away unnecessary portions of the metal layer, a circuit board on which wiring (wiring patterns) are formed on the surface of the insulating board by metal plating, etc., and wiring by printing a conductive material on the surface of the insulating board. A circuit board with a (wiring pattern) formed thereon can be used.

배선(15), 범프(32) 등의 접속부는, 주성분으로서 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리), 니켈, 주석, 납 등을 함유하고 있고, 복수의 금속을 함유하고 있어도 된다.The main components of the connection parts such as the wiring 15 and the bump 32 are gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), nickel, and tin. , lead, etc., and may contain multiple metals.

배선(배선 패턴)의 표면에는, 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등을 주된 성분으로 하는 금속층이 형성되어 있어도 된다. 이 금속층은 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 또, 복수의 금속층이 적층된 구조를 하고 있어도 된다. 구리, 땜납은 저가인 점에서 일반적으로 사용되고 있다. 또한, 구리, 땜납에는 산화물, 불순물 등이 포함되기 때문에, 반도체용 접착제는 플럭스 활성을 갖는 것이 바람직하다.On the surface of the wiring (wiring pattern), a metal layer whose main ingredients are gold, silver, copper, solder (main ingredients are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), tin, nickel, etc. This may be formed. This metal layer may be composed of only a single component or may be composed of multiple components. Additionally, a structure in which a plurality of metal layers are laminated may be used. Copper and solder are commonly used because they are inexpensive. Additionally, since copper and solder contain oxides and impurities, it is desirable for the adhesive for semiconductors to have flux activity.

범프라고 불리는 도전성 돌기의 재질로서는, 주된 성분으로서, 금, 은, 구리, 땜납(주성분은 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등이 이용되며, 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 또, 이들 금속이 적층된 구조를 이루도록 형성되어 있어도 된다. 범프는 반도체 칩 또는 기판에 형성되어 있어도 된다. 구리, 땜납은 저가인 점에서 일반적으로 사용되고 있다. 또한, 구리, 땜납에는 산화물, 불순물 등이 포함되기 때문에, 반도체용 접착제는 플럭스 활성을 갖는 것이 바람직하다.As the material for the conductive protrusions called bumps, gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), tin, nickel, etc. are used as the main ingredients. It may be composed of only a single component or may be composed of multiple components. Additionally, these metals may be formed to form a laminated structure. Bumps may be formed on the semiconductor chip or substrate. Copper and solder are commonly used because they are inexpensive. Additionally, since copper and solder contain oxides and impurities, it is desirable for the adhesive for semiconductors to have flux activity.

또, 도 1 또는 도 2에 나타내는 바와 같은 반도체 장치(패키지)를 적층하여 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등으로 전기적으로 접속해도 된다. 예를 들면, TSV 기술에서 볼 수 있는 바와 같은, 접착제를 반도체 칩 사이에 개재하여, 플립 칩 접속 또는 적층하고, 반도체 칩을 관통하는 구멍을 형성하여, 패턴면의 전극과 연결해도 된다.In addition, semiconductor devices (packages) as shown in FIG. 1 or FIG. 2 are stacked to form gold, silver, copper, solder (the main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper), It may be electrically connected using tin, nickel, etc. For example, as seen in TSV technology, an adhesive may be interposed between semiconductor chips to connect or stack flip chips, and a hole penetrating the semiconductor chips may be formed to connect them to electrodes on the pattern surface.

도 3은, 반도체 장치의 다른 실시형태(반도체 칩 적층형의 양태(TSV))를 나타내는 모식 단면도이다. 도 3에 나타내는 바와 같이, 제5 반도체 장치(500)에서는, 인터포저(50) 상에 형성된 배선(15)이 반도체 칩(10)의 배선(15)과 접속 범프(30)를 개재하여 접속됨으로써, 반도체 칩(10)과 인터포저(50)는 플립 칩 접속되어 있다. 반도체 칩(10)과 인터포저(50)의 사이의 공극에는 접착 재료(40)가 간극 없이 충전되어 있다. 상기 반도체 칩(10)에 있어서의 인터포저(50)와 반대 측의 표면 상에는, 배선(15), 접속 범프(30) 및 접착 재료(40)를 개재하여 반도체 칩(10)이 반복 적층되어 있다. 반도체 칩(10)의 표리에 있어서의 패턴면의 배선(15)은, 반도체 칩(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의하여 서로 접속되어 있다. 또한, 관통 전극(34)의 재질로서는, 구리, 알루미늄 등을 이용할 수 있다.Fig. 3 is a schematic cross-sectional view showing another embodiment of a semiconductor device (semiconductor chip stacked mode (TSV)). As shown in FIG. 3, in the fifth semiconductor device 500, the wiring 15 formed on the interposer 50 is connected to the wiring 15 of the semiconductor chip 10 via the connection bump 30. , the semiconductor chip 10 and the interposer 50 are flip chip connected. The gap between the semiconductor chip 10 and the interposer 50 is filled with adhesive material 40 without any gap. On the surface of the semiconductor chip 10 opposite to the interposer 50, the semiconductor chip 10 is repeatedly stacked with wiring 15, connection bumps 30, and adhesive material 40 interposed therebetween. . The wiring 15 on the pattern surface on the front and back of the semiconductor chip 10 is connected to each other by a penetrating electrode 34 filled in a hole penetrating the inside of the semiconductor chip 10. Additionally, copper, aluminum, etc. can be used as a material for the penetrating electrode 34.

이와 같은 TSV 기술에 의하여, 통상은 사용되지 않는 반도체 칩의 이면으로부터도 신호를 취득할 수 있다. 나아가서는, 반도체 칩(10) 내에 관통 전극(34)을 수직으로 통과시키기 때문에, 대향하는 반도체 칩(10) 간, 또는 반도체 칩(10) 및 인터포저(50) 간의 거리를 짧게 하여, 유연한 접속이 가능하다. 본 실시형태에 관한 반도체용 접착제는, 이와 같은 TSV 기술에 있어서, 대향하는 반도체 칩(10) 간, 또는 반도체 칩(10) 및 인터포저(50) 간의 밀봉 재료로서 적합하게 이용된다.With such TSV technology, signals can be acquired even from the back side of a semiconductor chip that is not normally used. Furthermore, since the through electrode 34 is passed vertically within the semiconductor chip 10, the distance between opposing semiconductor chips 10 or between the semiconductor chip 10 and the interposer 50 is shortened, thereby providing flexible connection. This is possible. The semiconductor adhesive according to this embodiment is suitably used as a sealing material between opposing semiconductor chips 10 or between the semiconductor chips 10 and the interposer 50 in such TSV technology.

<반도체 장치의 제조 방법><Method for manufacturing semiconductor devices>

본 실시형태에 관한 반도체 장치의 제조 방법은, 본 실시형태에 관한 반도체용 접착제를 이용하여, 반도체 칩 및 배선 회로 기판, 또는 복수의 반도체 칩끼리를 접속시킨다. 본 실시형태에 관한 반도체 장치의 제조 방법은, 예를 들면 반도체용 접착제를 개재하여 반도체 칩 및 배선 회로 기판을 서로 접속함과 함께 반도체 칩 및 배선 회로 기판의 각각의 접속부를 서로 전기적으로 접속시켜 반도체 장치를 얻는 공정, 또는 반도체용 접착제를 개재하여 복수의 반도체 칩을 서로 접속함과 함께 복수의 반도체 칩의 각각의 접속부를 서로 전기적으로 접속시켜 반도체 장치를 얻는 공정을 구비한다.The method for manufacturing a semiconductor device according to the present embodiment connects a semiconductor chip and a wiring circuit board or a plurality of semiconductor chips to each other using the semiconductor adhesive according to the present embodiment. The method of manufacturing a semiconductor device according to the present embodiment includes, for example, connecting a semiconductor chip and a wiring circuit board to each other via a semiconductor adhesive, and electrically connecting the respective connection portions of the semiconductor chip and the wiring circuit board to each other to form a semiconductor device. A process for obtaining a device is provided, or a process for obtaining a semiconductor device is provided by connecting a plurality of semiconductor chips to each other via a semiconductor adhesive and electrically connecting each connection portion of the plurality of semiconductor chips to each other.

본 실시형태에 관한 반도체 장치의 제조 방법에서는, 접속부를 서로 금속 접합에 의하여 접속할 수 있다. 즉, 반도체 칩 및 배선 회로 기판의 각각의 접속부를 서로 금속 접합에 의하여 접속하거나, 또는 복수의 반도체 칩의 각각의 접속부를 서로 금속 접합에 의하여 접속한다.In the semiconductor device manufacturing method according to the present embodiment, the connecting portions can be connected to each other by metal bonding. That is, the respective connecting portions of the semiconductor chip and the wiring circuit board are connected to each other by metal bonding, or the respective connecting portions of the plurality of semiconductor chips are connected to each other by metallic bonding.

본 실시형태에 관한 반도체 장치의 제조 방법의 일례로서, 도 4에 나타내는 제6 반도체 장치(600)의 제조 방법에 대하여 설명한다. 제6 반도체 장치(600)는, 배선(구리 배선)(15)을 갖는 기판(예를 들면 유리 에폭시 기판)(60)과, 배선(예를 들면 구리 필러(Pillar), 구리 포스트)(15)을 갖는 반도체 칩(10)이 접착 재료(40)를 개재하여 서로 접속되어 있다. 반도체 칩(10)의 배선(15)과 기판(60)의 배선(15)은, 접속 범프(땜납 범프)(30)에 의하여 전기적으로 접속되어 있다. 기판(60)에 있어서의 배선(15)이 형성된 표면에는, 접속 범프(30)의 형성 위치를 제외하고 솔더 레지스트(70)가 배치되어 있다.As an example of the semiconductor device manufacturing method according to this embodiment, the manufacturing method of the sixth semiconductor device 600 shown in FIG. 4 will be described. The sixth semiconductor device 600 includes a substrate (e.g., a glass epoxy substrate) 60 having wiring (copper wiring) 15, and wiring (e.g., copper pillar, copper post) 15. Semiconductor chips 10 having are connected to each other via adhesive material 40. The wiring 15 of the semiconductor chip 10 and the wiring 15 of the substrate 60 are electrically connected by connection bumps (solder bumps) 30 . Solder resist 70 is disposed on the surface of the substrate 60 where the wiring 15 is formed, except for the position where the connection bump 30 is formed.

제6 반도체 장치(600)의 제조 방법에서는, 먼저, 솔더 레지스트(70)가 형성된 기판(60) 상에 반도체용 접착제(필름상 접착제 등)를 첩부한다. 첩부는, 가열 프레스, 롤 래미네이트, 진공 래미네이트 등에 의하여 행할 수 있다. 반도체용 접착제의 공급 면적 및 두께는, 반도체 칩(10) 또는 기판(60)의 사이즈, 범프 높이 등에 의하여 적절히 설정된다. 반도체용 접착제를 반도체 칩(10)에 첩부해도 되고, 반도체 웨이퍼에 반도체용 접착제를 첩부한 후에 다이싱하여 반도체 칩(10)으로 개편화함으로써, 반도체용 접착제를 첩부한 반도체 칩(10)을 제작해도 된다. 이 경우, 높은 광투과율을 갖는 반도체용 접착제이면, 얼라인먼트 마크를 덮어도 시인성이 확보된다는 점에서, 반도체 웨이퍼(반도체 칩)뿐만 아니라, 기판 상에 있어서도 첩부하는 범위가 제한되지 않아, 취급성이 우수하다.In the sixth semiconductor device 600 manufacturing method, first, a semiconductor adhesive (film adhesive, etc.) is attached to the substrate 60 on which the solder resist 70 is formed. Pasting can be performed by heat pressing, roll laminating, vacuum laminating, etc. The supply area and thickness of the semiconductor adhesive are appropriately set depending on the size of the semiconductor chip 10 or the substrate 60, the bump height, etc. The semiconductor adhesive may be attached to the semiconductor chip 10, or the semiconductor adhesive may be attached to a semiconductor wafer and then diced to separate it into semiconductor chips 10, thereby producing the semiconductor chip 10 with the semiconductor adhesive attached. You can do it. In this case, if the adhesive for semiconductors has a high light transmittance, visibility is ensured even if the alignment mark is covered, so the range of sticking is not limited not only on the semiconductor wafer (semiconductor chip) but also on the substrate, and handling is excellent. do.

반도체용 접착제를 기판(60) 또는 반도체 칩(10)에 첩부한 후, 반도체 칩(10)의 배선(15) 상의 접속 범프(30)와, 기판(60)의 배선(15)을 플립 칩 본더 등의 접속 장치를 이용하여 위치 맞춤한다. 그리고, 반도체 칩(10)과 기판(60)을 접속 범프(30)의 융점 이상의 온도로 가열하면서 강하게 눌러(접속부에 땜납을 이용하는 경우는, 땜납 부분에 240℃ 이상 가해지는 것이 바람직하다), 반도체 칩(10)과 기판(60)을 접속함과 함께, 반도체용 접착제를 경화시키고, 반도체용 접착제의 경화물로 이루어지는 접착 재료(40)에 의하여 반도체 칩(10)과 기판(60)의 사이의 공극을 밀봉 충전한다. 접속 하중은, 범프 수에 의존하지만, 범프의 높이 편차 흡수, 범프 변형량의 제어 등을 고려하여 설정된다. 접속 시간은, 생산성 향상의 관점에서, 단시간이 바람직하다. 땜납을 용융시키고, 산화막, 표면의 불순물 등을 제거하여, 금속 접합을 접속부에 형성하는 것이 바람직하다.After attaching the semiconductor adhesive to the substrate 60 or the semiconductor chip 10, the connection bump 30 on the wiring 15 of the semiconductor chip 10 and the wiring 15 of the substrate 60 are bonded using a flip chip bonder. Adjust the position using a connection device such as Then, the semiconductor chip 10 and the substrate 60 are pressed strongly while being heated to a temperature above the melting point of the connection bump 30 (when solder is used in the connection portion, it is desirable to apply a temperature of 240° C. or higher to the solder portion) to form a semiconductor chip 10 and the substrate 60. In addition to connecting the chip 10 and the substrate 60, the semiconductor adhesive is cured, and the adhesive material 40 made of a cured product of the semiconductor adhesive is used to form a gap between the semiconductor chip 10 and the substrate 60. Fill and seal the voids. The connection load depends on the number of bumps, but is set in consideration of absorption of bump height deviation, control of the amount of bump deformation, etc. The connection time is preferably short from the viewpoint of improving productivity. It is desirable to melt the solder, remove the oxide film, surface impurities, etc., and form a metal joint at the connection portion.

단시간의 접속 시간(압착 시간)이란, 접속 형성(본압착) 중에 접속부에 240℃ 이상 가해지는 시간(예를 들면, 땜납 사용 시의 시간)이 10초 이하인 것을 말한다. 접속 시간은, 5초 이하가 바람직하고, 3초 이하가 보다 바람직하다.The short connection time (compression time) refers to the time during which 240°C or more is applied to the connection part during connection formation (main compression) (for example, the time when using solder) is 10 seconds or less. The connection time is preferably 5 seconds or less, and more preferably 3 seconds or less.

본 실시형태의 반도체 장치의 제조 방법에서는, 위치 맞춤을 한 후에 가고정하여(반도체용 접착제를 개재하고 있는 상태), 리플로 노로 가열 처리함으로써 땜납 범프를 용융시켜 반도체 칩과 기판을 접속시킴으로써 반도체 장치를 제조해도 된다. 가고정은, 금속 접합을 형성하는 필요성이 현저하게 요구되지 않기 때문에, 상술한 본압착에 비하여 저하중, 단시간, 저온도여도 되고, 생산성 향상, 접속부의 열화 방지 등의 메리트가 발생한다. 반도체 칩과 기판을 접속시킨 후, 오븐 등으로 가열 처리를 행하여, 반도체용 접착제를 더 경화시켜도 된다. 가열 온도는, 반도체용 접착제의 경화가 진행되고, 바람직하게는 거의 완전하게 경화되는 온도이다. 가열 온도 및 가열 시간은 적절히 설정하면 된다.In the semiconductor device manufacturing method of this embodiment, after alignment, temporary fixation (with a semiconductor adhesive interposed therebetween), heat treatment in a reflow furnace to melt the solder bumps, and connect the semiconductor chip and the substrate, thereby forming a semiconductor device. You can manufacture it. Since temporary fixation does not significantly require the formation of metal joints, it can be performed at a lower load, shorter time, and lower temperature than the main pressing described above, and has advantages such as improved productivity and prevention of deterioration of the connection part. After connecting the semiconductor chip and the substrate, heat treatment may be performed in an oven or the like to further harden the adhesive for semiconductors. The heating temperature is the temperature at which the curing of the semiconductor adhesive progresses and is preferably almost completely cured. The heating temperature and heating time can be set appropriately.

본 실시형태에 관한 반도체 장치의 제조 방법은, 반도체 칩과, 기판, 다른 반도체 칩, 또는 다른 반도체 칩에 상당하는 부분을 포함하는 반도체 웨이퍼와, 이들의 사이에 배치된 반도체용 접착제(필름상 접착제)를 갖고, 반도체 칩의 접속부와 기판 또는 다른 반도체 칩의 접속부가 대향 배치되어 있는, 적층체를, 대향하는 한 쌍의 가압착용 압압 부재 사이에 끼움으로써 가열 및 가압하며, 그로써 반도체 칩에 기판, 다른 반도체 칩 또는 반도체 웨이퍼를 가압착하는 공정(가압착 공정)과, 반도체 칩의 접속부와 기판 또는 다른 반도체 칩의 접속부를 금속 접합에 의하여 전기적으로 접속하는 공정(본압착 공정)을 이 순서로 구비하는 방법이어도 된다.The method for manufacturing a semiconductor device according to the present embodiment includes a semiconductor wafer including a semiconductor chip, a substrate, another semiconductor chip, or a portion corresponding to another semiconductor chip, and a semiconductor adhesive (film-like adhesive) disposed between them. ), and the laminate, in which the connection portion of the semiconductor chip and the connection portion of the substrate or other semiconductor chip are arranged to face each other, is heated and pressed by sandwiching it between a pair of opposing pressure members for pressure bonding, thereby attaching the semiconductor chip to the substrate, The process of temporarily pressing another semiconductor chip or semiconductor wafer (temporary pressing process) and the process of electrically connecting the connection part of the semiconductor chip and the connection part of the substrate or other semiconductor chip by metal bonding (main pressing process) are provided in this order. It can be done any way.

상기 제조 방법에 있어서는, 가압착 공정에서 이용되는 상기 한 쌍의 가압착용 압압 부재 중 적어도 일방이, 적층체를 가열 및 가압할 때에, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 및 기판 또는 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점보다 낮은 온도로 가열된다.In the above manufacturing method, when at least one of the pair of press members for temporary compression used in the temporary compression bonding process heats and pressurizes the laminate, the melting point of the metal material forming the surface of the connection portion of the semiconductor chip, and It is heated to a temperature lower than the melting point of the metal material forming the surface of the connection part of the substrate or other semiconductor chip.

한편, 본압착 공정에 있어서, 적층체는, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열된다. 여기에서, 본압착 공정은, 예를 들면 이하의 방법으로 행할 수 있다.On the other hand, in the main pressing process, the laminate has at least one of the melting point of the metal material forming the surface of the connection part of the semiconductor chip or the melting point of the metal material forming the surface of the connection part of the substrate or other semiconductor chip. Heated to a temperature above the melting point. Here, the main compression process can be performed, for example, by the following method.

(제1 방법)(Method 1)

적층체를, 가압착용 압압 부재와는 별개로 준비된, 대향하는 한 쌍의 본압착용 압압 부재 사이에 끼움으로써 가열 및 가압하고, 그로써 반도체 칩의 접속부와 기판 또는 다른 반도체 칩의 접속부를 금속 접합에 의하여 전기적으로 접속한다. 이 경우, 한 쌍의 본압착용 압압 부재 중 적어도 일방이, 적층체를 가열 및 가압할 때에, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열된다.The laminate is heated and pressed by sandwiching it between a pair of opposing main compression members prepared separately from the pressure members for pressure bonding, thereby forming a metal bond between the connection portion of the semiconductor chip and the connection portion of the substrate or other semiconductor chip. Connect electrically. In this case, when at least one of the pair of main pressing members heats and pressurizes the laminate, the melting point of the metal material forming the surface of the connection part of the semiconductor chip, or the surface of the connection part of the substrate or other semiconductor chip It is heated to a temperature higher than the melting point of at least one of the melting points of the metal material forming the.

상기 방법에 의하면, 접속부의 표면을 형성하고 있는 금속 재료의 융점보다 낮은 온도로 가압착하는 공정과, 접속부의 표면을 형성하고 있는 금속 재료의 융점 이상의 온도로 본압착하는 공정을 별도의 압착용 압압 부재를 이용하여 행함으로써, 별도의 압착용 압압 부재의 가열 및 냉각에 필요로 하는 시간을 단축할 수 있다. 그 때문에, 1개의 압착용 압압 부재로 압착하는 것보다 단시간에 양호한 생산성으로 반도체 장치를 제조할 수 있다. 그 결과, 단시간에 많은 고신뢰성인 반도체 장치를 제조할 수 있다. 본압착 공정에 있어서 일괄적으로 접속할 수 있다. 일괄 접속을 하는 경우, 본압착에서는 가압착과 비교하여, 보다 많은 복수 개의 반도체 칩을 압착하기 위하여, 면적이 큰 압착 헤드를 구비하는 압착용 압압 부재를 사용할 수 있다. 이와 같이 복수의 반도체 칩을 일괄적으로 본압착하여 접속을 확보할 수 있으면, 반도체 장치의 생산성이 향상된다.According to the above method, the process of temporary compression at a temperature lower than the melting point of the metal material forming the surface of the connection portion and the process of main compression bonding at a temperature higher than the melting point of the metal material forming the surface of the connection portion are separate compression pressures. By using a member, the time required for heating and cooling of a separate pressing member can be shortened. Therefore, a semiconductor device can be manufactured with better productivity in a shorter time than by pressing with a single pressing member. As a result, many highly reliable semiconductor devices can be manufactured in a short period of time. It can be connected in batches during the main pressing process. In the case of batch connection, in order to press a larger number of semiconductor chips than temporary pressing, in main pressing, a pressing member having a pressing head with a large area can be used. In this way, if a plurality of semiconductor chips can be fully pressed together to ensure connection, the productivity of the semiconductor device improves.

(제2 방법)(Second method)

스테이지 상에 배치된 복수의 적층체 또는 복수의 반도체 칩, 반도체 웨이퍼 및 접착제를 갖는 적층체와 그들을 덮도록 배치된 일괄 접속용 시트를, 스테이지와 그 스테이지에 대향하는 압착 헤드 사이에 끼움으로써 일괄적으로 복수의 적층체를 가열 및 가압하고, 그로써 반도체 칩의 접속부와 기판 또는 다른 반도체 칩의 접속부를 금속 접합에 의하여 전기적으로 접속한다. 이 경우, 스테이지 및 압착 헤드 중 적어도 일방이, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열된다.A plurality of laminates arranged on a stage or a laminate having a plurality of semiconductor chips, semiconductor wafers, and adhesives, and a batch connection sheet arranged to cover them, are collectively formed by sandwiching them between a stage and a pressing head opposing the stage. The plurality of laminates are heated and pressed, thereby electrically connecting the connection portion of the semiconductor chip and the connection portion of the substrate or other semiconductor chip by metal bonding. In this case, at least one of the stage and the pressing head has at least one of the melting point of the metal material forming the surface of the connection part of the semiconductor chip or the melting point of the metal material forming the surface of the connection part of the substrate or other semiconductor chip. Heated to a temperature above the melting point.

상기 방법에 의하면, 복수의 반도체 칩과 복수의 기판, 복수의 다른 칩 또는 반도체 웨이퍼를 일괄적으로 본압착하는 경우에 있어서, 접속 불량의 반도체 장치의 비율을 줄일 수 있다.According to the above method, when a plurality of semiconductor chips, a plurality of substrates, a plurality of different chips, or a semiconductor wafer are all pressed together, the proportion of semiconductor devices with poor connection can be reduced.

일괄 접속용 시트의 원료는 특별히 한정되지 않지만, 예를 들면 폴리테트라플루오로에틸렌 수지, 폴리이미드 수지, 페녹시 수지, 에폭시 수지, 폴리아마이드 수지, 폴리카보다이이미드 수지, 사이아네이트에스터 수지, 아크릴 수지, 폴리에스터 수지, 폴리에틸렌 수지, 폴리에터설폰 수지, 폴리에터이미드 수지, 폴리바이닐아세탈 수지, 유레테인 수지, 및 아크릴 고무를 들 수 있다. 일괄 접속용 시트는, 내열성 및 필름 형성성이 우수하다는 관점에서, 폴리테트라플루오로에틸렌 수지, 폴리이미드 수지, 에폭시 수지, 페녹시 수지, 아크릴 수지, 아크릴 고무, 사이아네이트에스터 수지, 및 폴리카보다이이미드 수지로부터 선택되는 적어도 1종의 수지를 포함하는 시트여도 된다. 일괄 접속용 시트의 수지는, 내열성 및 필름 형성성이 특히 우수하다는 관점에서, 폴리테트라플루오로에틸렌 수지, 폴리이미드 수지, 페녹시 수지, 아크릴 수지 및 아크릴 고무로부터 선택되는 적어도 1종의 수지를 포함하는 시트여도 된다. 이들 수지는, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.The raw materials for the batch connection sheet are not particularly limited, but examples include polytetrafluoroethylene resin, polyimide resin, phenoxy resin, epoxy resin, polyamide resin, polycarbodiimide resin, cyanate ester resin, and acrylic. Resins, polyester resins, polyethylene resins, polyethersulfone resins, polyetherimide resins, polyvinyl acetal resins, urethane resins, and acrylic rubbers can be mentioned. From the viewpoint of excellent heat resistance and film formation, sheets for batch connection are made of polytetrafluoroethylene resin, polyimide resin, epoxy resin, phenoxy resin, acrylic resin, acrylic rubber, cyanate ester resin, and polycarbo. A sheet containing at least one type of resin selected from diimide resin may be used. The resin of the sheet for batch connection contains at least one resin selected from polytetrafluoroethylene resin, polyimide resin, phenoxy resin, acrylic resin, and acrylic rubber from the viewpoint of being particularly excellent in heat resistance and film formation. It can be a sheet that does. These resins can be used individually or in combination of two or more types.

(제3 방법)(3rd method)

적층체를, 가열로 내 또는 핫플레이트 상에서, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열한다.The laminate is placed in a heating furnace or on a hot plate at least one of the melting point of the metal material forming the surface of the connection part of the semiconductor chip or the melting point of the metal material forming the surface of the connection part of the substrate or other semiconductor chip. Heat to a temperature above the melting point.

상기 방법의 경우도, 가압착 공정과 본압착 공정을 별도로 행함으로써, 가압착용 압압 부재의 가열 및 냉각에 필요로 하는 시간을 단축할 수 있다. 그 때문에, 1개의 압착용 압압 부재로 압착하는 것보다 단시간에 양호한 생산성으로 반도체 장치를 제조할 수 있다. 그 결과, 단시간에 많은 고신뢰성인 반도체 장치를 제조할 수 있다. 또, 상기 방법에서는, 복수의 적층체를 가열로 내 또는 핫플레이트 상에서 일괄적으로 가열해도 된다. 이로써, 더 높은 생산성으로 반도체 장치를 제조할 수 있다.Also in the case of the above method, the time required for heating and cooling the pressure member for temporary compression can be shortened by performing the temporary compression process and the main compression process separately. Therefore, a semiconductor device can be manufactured with better productivity in a shorter time than by pressing with a single pressing member. As a result, many highly reliable semiconductor devices can be manufactured in a short period of time. In addition, in the above method, a plurality of laminates may be heated simultaneously in a heating furnace or on a hot plate. As a result, semiconductor devices can be manufactured with higher productivity.

이와 같은 가압착 공정과 본압착 공정을 각각 행하는 제조 방법에서는, 복수의 적층체를 가압착한 후, 가압착한 복수의 적층체를 일괄적으로 본압착할 수 있지만, 그 때에, 복수의 적층체 중의 예를 들면 최초로 가압착한 것과, 마지막에 가압착한 것에서, 본압착 후의 품질에 불균형이 발생하지 않을 것이 요구된다. 즉, 상기 최초로 가압착한 것은, 마지막에 가압착한 것보다 가압착 상태로 유지되는 시간이 길어지기 때문에, 사용하는 반도체용 접착제는, 가압착 공정의 처음부터 마지막까지 점도 증가가 발생하기 어려울 것이 요구된다. 본 실시형태에 관한 반도체용 접착제(필름상 접착제)는, 경시적인 점도 증가를 억제할 수 있기 때문에, 상기 요구를 충족시킬 수 있으며, 상기 제조 방법에서 적합하게 사용할 수 있다.In the manufacturing method of performing such a temporary compression process and a main compression process separately, after provisional compression of a plurality of laminates, the plurality of provisionally pressed laminates can be final compression bonded at once. However, at that time, examples of the plurality of laminates For example, it is required that there is no imbalance in quality after main pressing between the first and last temporary pressing. In other words, since the first temporary compression is maintained in the temporary compression state longer than the last temporary compression, the semiconductor adhesive used is required to be difficult to increase in viscosity from the beginning to the end of the temporary compression process. . Since the adhesive for semiconductors (film adhesive) according to the present embodiment can suppress the increase in viscosity over time, it can satisfy the above requirements and can be suitably used in the above manufacturing method.

실시예Example

이하, 실시예를 들어 본 개시에 대하여 더 구체적으로 설명한다. 단, 본 개시는 이들 실시예에 한정되는 것은 아니다.Hereinafter, the present disclosure will be described in more detail through examples. However, the present disclosure is not limited to these examples.

각 실시예 및 비교예에서 사용한 화합물은 이하와 같다.The compounds used in each Example and Comparative Example are as follows.

(a) 무기 필러(a) Inorganic filler

·에폭시 표면 처리 나노 실리카 필러(글리시딜기를 갖는 표면 처리가 실시된 무기 필러, 주식회사 아드마텍스제, 상품명 "50nm SE-AH1", 평균 입경: 약 50nm, 이하 "SE 나노 실리카"라고 한다.)· Epoxy surface treated nano silica filler (inorganic filler surface treated with a glycidyl group, manufactured by Admatex Co., Ltd., brand name "50nm SE-AH1", average particle size: approximately 50 nm, hereinafter referred to as "SE nano silica". )

·메타크릴 표면 처리 나노 실리카 필러(주식회사 아드마텍스제, 상품명 "50nm YA050C-HGF", 평균 입경: 약 50nm, 이하 "YA 나노 실리카"라고 한다.)・Methacryl surface treated nano silica filler (made by Admatex Co., Ltd., product name "50nm YA050C-HGF", average particle size: about 50nm, hereinafter referred to as "YA nano silica")

(b) 에폭시 수지(b) Epoxy resin

·트라이페놀메테인 골격 함유 다관능 고형 에폭시 수지(미쓰비시 케미컬 주식회사제, 상품명 "EP1032H60", 이하 "EP1032"라고 한다.)· Polyfunctional solid epoxy resin containing triphenolmethane skeleton (manufactured by Mitsubishi Chemical Corporation, product name “EP1032H60”, hereinafter referred to as “EP1032”)

·유연성 에폭시 수지(미쓰비시 케미컬 주식회사제, 상품명 "YL7175", 이하 "YL7175"라고 한다.)· Flexible epoxy resin (manufactured by Mitsubishi Chemical Corporation, product name “YL7175”, hereinafter referred to as “YL7175”)

(c) 경화제(c) Hardener

·2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체(시코쿠 가세이 고교 주식회사제, 상품명 "2MAOK-PW", 이하 "2MAOK"라고 한다.)2,4-diamino-6-[2'-methylimidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct (manufactured by Shikoku Kasei Kogyo Co., Ltd., brand name "2MAOK-PW) ", hereinafter referred to as "2MAOK".)

(d) 중량 평균 분자량 10000 이상의 고분자량 성분(d) High molecular weight component with a weight average molecular weight of 10000 or more

·아크릴 수지(주식회사 구라레제, 상품명 "구라리티 LA4285", Mw/Mn=1.28, 중량 평균 분자량 Mw: 80000, 이하 "LA4285"라고 한다.)Acrylic resin (Gurare Co., Ltd., product name "Gularity LA4285", Mw/Mn=1.28, weight average molecular weight Mw: 80000, hereinafter referred to as "LA4285".)

(e) 플럭스제(e) Flux agent

·글루타르산(씨그마 알드리치 재팬 합동회사제, 융점: 약 97℃)・Glutaric acid (manufactured by Sigma Aldrich Japan Limited, melting point: approximately 97°C)

<필름상 접착제의 제작><Production of film adhesive>

(실시예 1)(Example 1)

에폭시 수지 "EP1032" 12.4g, "YL7175" 0.72g, 경화제 "2MAOK" 0.9g, 글루타르산 1.2g, 무기 필러 "SE 나노 실리카" 33.9g, 아크릴 수지 "LA4285" 6.0g, 및 사이클로헥산온(수지 바니시 중의 고형분량이 49질량%가 되는 양)을 도입하고, 직경 1.0mm의 지르코니아 비즈를 고형분과 동일 질량 첨가하여, 비즈밀(프릿츠·재팬 주식회사제, 유성형 미분쇄기 P-7)로 30분 교반했다. 그 후, 교반에 이용한 지르코니아 비즈를 여과에 의하여 제거하여, 수지 바니시를 얻었다.Epoxy resin "EP1032" 12.4g, "YL7175" 0.72g, hardener "2MAOK" 0.9g, glutaric acid 1.2g, inorganic filler "SE Nano Silica" 33.9g, acrylic resin "LA4285" 6.0g, and cyclohexanone ( (an amount such that the solid content in the resin varnish is 49% by mass) was introduced, zirconia beads with a diameter of 1.0 mm were added by the same mass as the solid content, and stirred for 30 minutes using a bead mill (made by Fritz Japan Co., Ltd., planetary type pulverizer P-7). did. After that, the zirconia beads used for stirring were removed by filtration to obtain a resin varnish.

얻어진 수지 바니시를 기재 필름(데이진 듀폰 필름 주식회사제, 상품명 "퓨렉스 A54") 상에 소형 정밀 도공 장치(주식회사 야스이 세이키제)로 도공하고, 도공된 수지 바니시를 클린 오븐(에스펙 주식회사제)으로 건조(100℃/5분)하여, 필름상 접착제를 얻었다. 두께는 0.02mm가 되도록 제작했다.The obtained resin varnish was applied onto a base film (manufactured by Teijin DuPont Film Co., Ltd., brand name "Purex A54") with a small precision coating device (manufactured by Yasui Seiki Co., Ltd.), and the applied resin varnish was placed in a clean oven (manufactured by Espec Co., Ltd.). and dried (100°C/5 minutes) to obtain a film-like adhesive. The thickness was manufactured to be 0.02mm.

(실시예 2)(Example 2)

무기 필러 "SE 나노 실리카"를 17g으로 줄이고, 무기 필러 "YA 나노 실리카"를 17g 첨가한 것 이외에는, 실시예 1과 동일하게 하여, 필름상 접착제를 제작했다.A film adhesive was produced in the same manner as in Example 1, except that the inorganic filler "SE nano silica" was reduced to 17 g and the inorganic filler "YA nano silica" was added to 17 g.

(비교예 1)(Comparative Example 1)

무기 필러 "SE 나노 실리카"를 없애고, 무기 필러 "YA 나노 실리카"를 33.9g 첨가한 것 이외에는, 실시예 1과 동일하게 하여, 필름상 접착제를 제작했다.A film adhesive was produced in the same manner as in Example 1, except that the inorganic filler "SE nano silica" was removed and 33.9 g of the inorganic filler "YA nano silica" was added.

표 1에, 실시예 1~2 및 비교예 1의 배합(단위: g)을 정리하여 나타낸다.Table 1 summarizes the formulations (unit: g) of Examples 1 to 2 and Comparative Example 1.

<평가><Evaluation>

이하, 실시예 및 비교예에서 얻어진 필름상 접착제의 평가 방법을 나타낸다.Hereinafter, the evaluation method of the film adhesive obtained in Examples and Comparative Examples is shown.

(1) 전단 점도 측정 샘플의 제작(1) Preparation of shear viscosity measurement samples

제작한 필름상 접착제를 탁상 래미네이터(주식회사 미러 코포레이션제, 상품명 "핫도그 GK-13DX")로, 총 두께가 0.4mm(400μm)가 될 때까지 복수 매 래미네이팅(적층)하고, 세로 7.3mm, 가로 7.3mm 사이즈로 잘라내어, 측정 샘플을 얻었다.Using a table-top laminator (Mirror Corporation, product name "Hot Dog GK-13DX"), laminate (stack) multiple sheets of the produced film adhesive until the total thickness reaches 0.4 mm (400 μm), lengthwise 7.3 mm. , cut it to a size of 7.3 mm horizontally, and obtained a measurement sample.

(2) 전단 점도의 측정(2) Measurement of shear viscosity

얻어진 측정 샘플의 전단 점도를, 동적 전단 점탄성 측정 장치(티·에이·인스트루먼트·재팬 주식회사제, 상품명 "ARES-G2")로 측정했다. 측정 조건은, 승온 속도 10℃/분, 측정 온도 범위 30℃~145℃, 주파수 10Hz로 행하여, 80℃에서의 점도값을 독취했다. 동일한 방법으로, 실온(23℃, 50%RH)에서 4주간 방치 후의 측정 샘플에 대하여, 전단 점도의 측정을 행했다. 실온 방치 전후의 전단 점도의 측정 결과, 및 실온 방치 전후의 점도 증가율을 표 2에 나타낸다.The shear viscosity of the obtained measurement sample was measured with a dynamic shear viscoelasticity measuring device (manufactured by TA Instrument Japan Co., Ltd., brand name "ARES-G2"). The measurement conditions were a temperature increase rate of 10°C/min, a measurement temperature range of 30°C to 145°C, and a frequency of 10 Hz, and the viscosity value at 80°C was read. In the same way, the shear viscosity was measured for the measurement sample after being left for 4 weeks at room temperature (23°C, 50%RH). Table 2 shows the measurement results of the shear viscosity before and after leaving at room temperature, and the viscosity increase rate before and after leaving at room temperature.

[표 1][Table 1]

[표 2][Table 2]

표 2의 평가 결과로부터, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러가 무기 필러 전체의 50질량% 이상을 차지하는 실시예 1 및 실시예 2의 필름상 접착제에서는, 실온 방치 전후의 점도 증가율이 20% 이하이며, 경시적인 점도 증가가 억제되어 있는 것이 확인되었다. 이들 실시예 1 및 실시예 2의 필름상 접착제는, 경시적인 점도 증가가 억제되어 있기 때문에, 경시적으로 반도체 장치 조립 시의 실장성 악화가 발생하기 어렵다. 한편, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러가 무기 필러 전체의 50질량% 미만인 비교예 1의 필름상 접착제에서는, 실온 방치 전후의 점도 증가율이 80% 이상이며, 경시적으로 점도가 증가하기 쉬운 것을 알 수 있었다.From the evaluation results in Table 2, in the film adhesives of Examples 1 and 2, in which the inorganic filler subjected to surface treatment with a glycidyl group accounts for more than 50% by mass of the total inorganic filler, the viscosity increase rate before and after leaving at room temperature was It was confirmed that it was 20% or less and that the increase in viscosity over time was suppressed. In the film adhesives of Examples 1 and 2, the increase in viscosity over time is suppressed, so it is unlikely that the mountability will deteriorate over time when assembling a semiconductor device. On the other hand, in the film adhesive of Comparative Example 1, in which the inorganic filler subjected to surface treatment with a glycidyl group is less than 50% by mass of the total inorganic filler, the viscosity increase rate before and after being left at room temperature is more than 80%, and the viscosity increases over time. I found out that it was easy to do.

10…반도체 칩
15…배선
20, 60…기판
30…접속 범프
32…범프
34…관통 전극
40…접착 재료
50…인터포저
70…솔더 레지스트
100, 200, 300, 400, 500, 600…반도체 장치
10… semiconductor chip
15… Wiring
20, 60… Board
30… connection bump
32… bump
34… penetrating electrode
40… adhesive material
50… interposer
70… solder resist
100, 200, 300, 400, 500, 600… semiconductor device

Claims (6)

(a) 무기 필러를 함유하고, 상기 (a) 무기 필러가, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를, 상기 (a) 무기 필러 전체량을 기준으로 하여 50질량% 이상 포함하고,
상기 (a) 무기 필러 함유량이 반도체용 접착제의 고형분 전체량을 기준으로 3390/55.12 내지 80 질량%인, 반도체용 접착제.
(a) Contains an inorganic filler, wherein the (a) inorganic filler contains 50% by mass or more of an inorganic filler that has been surface treated with a glycidyl group, based on the total amount of the (a) inorganic filler,
(a) An adhesive for semiconductors wherein the inorganic filler content is 3390/55.12 to 80% by mass based on the total solid content of the adhesive for semiconductors.
청구항 1에 있어서,
(b) 에폭시 수지, (c) 경화제, 및 (d) 중량 평균 분자량 10000 이상의 고분자량 성분을 더 함유하는, 반도체용 접착제.
In claim 1,
An adhesive for semiconductors further containing (b) an epoxy resin, (c) a curing agent, and (d) a high molecular weight component with a weight average molecular weight of 10000 or more.
청구항 1에 있어서,
(e) 플럭스제를 더 함유하는, 반도체용 접착제.
In claim 1,
(e) An adhesive for semiconductors further containing a flux agent.
청구항 1에 있어서,
필름상인, 반도체용 접착제.
In claim 1,
Film dealer, adhesive for semiconductors.
반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서,
상기 접속부 중 적어도 일부를, 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 반도체용 접착제를 이용하여 밀봉하는 공정을 구비하는, 반도체 장치의 제조 방법.
A method of manufacturing a semiconductor device in which respective connection portions of a semiconductor chip and a wiring circuit board are electrically connected to each other, or a semiconductor device in which each connection portion of a plurality of semiconductor chips is electrically connected to each other, comprising:
A method of manufacturing a semiconductor device, comprising a step of sealing at least part of the connection portion using the semiconductor adhesive according to any one of claims 1 to 4.
반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 또는 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조와,
상기 접속부 중 적어도 일부를 밀봉하는 접착 재료를 구비하고,
상기 접착 재료는, 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 반도체용 접착제의 경화물로 이루어지는, 반도체 장치.
A connection structure in which each connection part of a semiconductor chip and a wiring circuit board is electrically connected to each other, or a connection structure in which each connection part of a plurality of semiconductor chips is electrically connected to each other;
Provided with an adhesive material that seals at least some of the connecting portions,
A semiconductor device in which the adhesive material is a cured product of the adhesive for semiconductors according to any one of claims 1 to 4.
KR1020217008276A 2018-10-02 2019-10-01 Adhesive for semiconductors, manufacturing method of semiconductor devices, and semiconductor devices KR102629861B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018187510 2018-10-02
JPJP-P-2018-187510 2018-10-02
PCT/JP2019/038821 WO2020071391A1 (en) 2018-10-02 2019-10-01 Adhesive for semiconductors, method for producing semiconductor device, and semiconductor device

Publications (2)

Publication Number Publication Date
KR20210068412A KR20210068412A (en) 2021-06-09
KR102629861B1 true KR102629861B1 (en) 2024-01-29

Family

ID=70054548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217008276A KR102629861B1 (en) 2018-10-02 2019-10-01 Adhesive for semiconductors, manufacturing method of semiconductor devices, and semiconductor devices

Country Status (5)

Country Link
JP (1) JP7363798B2 (en)
KR (1) KR102629861B1 (en)
CN (1) CN112771659A (en)
TW (1) TW202033708A (en)
WO (1) WO2020071391A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767537B (en) * 2021-01-26 2022-06-11 隆達電子股份有限公司 Led package structure manugacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012149111A (en) 2011-01-17 2012-08-09 Shin-Etsu Chemical Co Ltd Liquid epoxy resin composition for sealing semiconductor, and semiconductor device
JP2013038175A (en) * 2011-08-05 2013-02-21 Hitachi Chem Co Ltd Manufacturing method of semiconductor device, film glue, and adhesive sheet
JP2017041499A (en) * 2015-08-18 2017-02-23 日立化成株式会社 Adhesive for semiconductor, and semiconductor device and method for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130397B2 (en) * 2010-01-21 2013-01-30 積水化学工業株式会社 Thermosetting resin composition, pre-applied flip chip mounting adhesive, method for manufacturing semiconductor device, and semiconductor device
KR101728203B1 (en) * 2010-09-30 2017-04-18 히타치가세이가부시끼가이샤 Adhesive composition, method for manufacturing semiconductor device, and semiconductor device
JP2012089750A (en) * 2010-10-21 2012-05-10 Hitachi Chem Co Ltd Thermosetting resin composition for sealing and filling semiconductor, and semiconductor device
JP6047888B2 (en) 2012-02-24 2016-12-21 日立化成株式会社 Adhesive for semiconductor and method for manufacturing semiconductor device
JP6407684B2 (en) 2014-11-28 2018-10-17 日東電工株式会社 Sheet-like resin composition, laminated sheet, and method for manufacturing semiconductor device
JP2017122193A (en) 2016-01-08 2017-07-13 日立化成株式会社 Semiconductor adhesive and method for producing semiconductor device
JP6717005B2 (en) 2016-03-31 2020-07-01 日立化成株式会社 Resin composition, cured product, resin film, sealing material and sealing structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012149111A (en) 2011-01-17 2012-08-09 Shin-Etsu Chemical Co Ltd Liquid epoxy resin composition for sealing semiconductor, and semiconductor device
JP2013038175A (en) * 2011-08-05 2013-02-21 Hitachi Chem Co Ltd Manufacturing method of semiconductor device, film glue, and adhesive sheet
JP2017041499A (en) * 2015-08-18 2017-02-23 日立化成株式会社 Adhesive for semiconductor, and semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
WO2020071391A1 (en) 2020-04-09
TW202033708A (en) 2020-09-16
CN112771659A (en) 2021-05-07
JP7363798B2 (en) 2023-10-18
KR20210068412A (en) 2021-06-09
JPWO2020071391A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
JP5900602B2 (en) Semiconductor adhesive, flux agent, semiconductor device manufacturing method, and semiconductor device
JP5958529B2 (en) Semiconductor device and manufacturing method thereof
WO2017073630A1 (en) Adhesive for semiconductor, semiconductor device, and method for manufacturing said device
JP5915727B2 (en) Semiconductor device and manufacturing method thereof
KR102629861B1 (en) Adhesive for semiconductors, manufacturing method of semiconductor devices, and semiconductor devices
WO2013125087A1 (en) Adhesive for semiconductor, fluxing agent, manufacturing method for semiconductor device, and semiconductor device
WO2020196430A1 (en) Adhesive agent for semiconductor, method for producing semiconductor device, and semiconductor device
TWI820200B (en) Semiconductor device and manufacturing method thereof
CN112566997B (en) Adhesive composition and method for manufacturing semiconductor device
JP2017171817A (en) Adhesive for semiconductor, semiconductor device and method for manufacturing semiconductor device
CN111801781B (en) Adhesive for semiconductor and method for manufacturing semiconductor device using the same
TWI834852B (en) Adhesive for semiconductors, manufacturing method of semiconductor device, and semiconductor device
TWI807135B (en) Film-form adhesive for semiconductor, semiconductor device, and manufacturing method thereof
TW202229493A (en) Semiconductor device manufacturing method and adhesive used therein
CN116195040A (en) Method for manufacturing semiconductor device and film-like adhesive
JP2020136398A (en) Adhesive for semiconductor
TW202410369A (en) Film adhesive for semiconductors, manufacturing method of semiconductor device, and semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant