KR102622683B1 - 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법 - Google Patents

구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법 Download PDF

Info

Publication number
KR102622683B1
KR102622683B1 KR1020160165721A KR20160165721A KR102622683B1 KR 102622683 B1 KR102622683 B1 KR 102622683B1 KR 1020160165721 A KR1020160165721 A KR 1020160165721A KR 20160165721 A KR20160165721 A KR 20160165721A KR 102622683 B1 KR102622683 B1 KR 102622683B1
Authority
KR
South Korea
Prior art keywords
copper
carbon
acid
composition
based material
Prior art date
Application number
KR1020160165721A
Other languages
English (en)
Other versions
KR20170071421A (ko
Inventor
류희정
김완중
방인배
윤종철
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Publication of KR20170071421A publication Critical patent/KR20170071421A/ko
Application granted granted Critical
Publication of KR102622683B1 publication Critical patent/KR102622683B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D15/00Electrolytic or electrophoretic production of coatings containing embedded materials, e.g. particles, whiskers, wires
    • C25D15/02Combined electrolytic and electrophoretic processes with charged materials
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424Plated through-holes or plated via connections characterised by electroplating method by direct electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법에 관한 것으로, 더욱 상세하게는 구리염, 산 및 탄소계 물질을 포함하는 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법에 관한 것이다.
상기 구리 도금용 조성물은 열적 안정성이 우수한 탄소계 물질을 포함하며 이를 기판상에 다마신 및 TSV용 금속 배선과 배선용 홈 또는 트렌치 형성에 사용함으로써 반도체 제조 시 고온 공정에서 발생되는 구리 열팽창을 억제하여 기판의 변형을 방지할 수 있다.

Description

구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법{COMPOSITION FOR PLATING COPPER AND METHOD OF FORMING COPPER WIRE USING THE SAME}
본 발명은 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법에 관한 것으로, 보다 자세하게는 탄소계 물질을 포함하는 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법에 관한 것이다.
최근, 전자기기의 경량화, 박형화, 소형화 경향에 따라 이를 구성하는 반도체 소자, PCB 등 전자부품의 고밀도, 고집적화가 요구되고 있다. 이에 반도체 소자의 크기를 줄이는 동시에 실장 밀도를 높이며 그 성능을 향상시키기 위해 다양한 연구가 진행되고 있다.
반도체 메모리, 전력소자 및 센서 등의 다양한 칩들을 하나로 패키징 하는 3차원 적층 기술로 관통 실리콘 비아(through silicon via(TSV))를 이용한 구조가 제안되었으며, 이는 웨이퍼 단계에서 각 칩에 비아 홀(via hole)을 형성한 후 내부를 전도성 물질로 충전하여 칩들 사이의 물리적 및 전기적 연결이 이루어지도록 한 구조이다.
TSV 기술은 동일한 패키지 면적에 수직으로 집적함으로써 크기는 줄이고 성능은 향상시킬 수 있을 뿐만 아니라 종래에 비해 배선 거리를 크게 단축시키고, 와이어 본딩 없이 복수의 칩을 연결하는 것이 가능하게 된다.
반도체 소자의 고속화를 위해 배선 재료로 알루미늄 대신 구리를 도입하였는데 구리는 식각 공정 시 발생하는 비휘발성의 구리-할로겐 화합물로 인해 적용에 제한이 있었다. 그러나, TSV 기술을 통해 일정 형상을 지닌 트렌치(trench)를 준비하고 상기 트렌치에 구리를 채움으로써 구리를 다양한 도전성 구조물을 형성하게 되었다. 또한, 다마신 공정은 증착과 같은 다른 방법들에 비해 공정이 간단하며 높은 수율을 제공하기 때문에 많이 사용된다.
구체적으로 TSV 기술은 딥-리엑티브-이온 에칭(deep reactive ion etching(DRIE)) 등의 방법으로 기판에 비아를 형성하고, 그 비아 내부에 형성된 시드(seed)를 이용한 전해도금 공정을 통해 구리를 채운 뒤에, 화학적 기계적 연마 공정으로 뒷면을 깎아서 구리를 노출시키는 과정으로 진행되는 것이 일반적이다.
TSV가 형성된 칩은 적층 공정 및 반도체 후 공정에서 어닐링과 같은 열처리가 반복적으로 수행된다. 그러나 고온과 상온에서의 공정을 반복적으로 진행 시 비아 홀에 채워진 구리의 열팽창에 의해 응력이 발생하게 되고 이로 인해 휨이나 돌출(extrusion) 등의 기판 변형 문제가 생기게 된다. 이는 적층된 칩들 사이에 열적 부정합을 야기할 수 있으며, 이에 따라 접속 불량, 전기 전도도 하락 등의 불량이 발생하게 된다.
이를 위해 대한민국 공개특허 제10-1095055호는 비아 홀 내부의 열적 스트레스를 감쇄시키기 위해 기판에 비아 홀을 형성한 뒤에 등방성 식각 방법으로 비아 홀의 내부에 벌브형 홀을 형성하는 방법을 개시하고 있다.
또한, 대한민국 공개특허 제2012-0002499호는 열 팽창으로 인한 부정합을 개선하기 위해 비아 홀에 전도성 충전 물질로 이루어지는 유전체층을 포함하는 기술을 개시하고 있다.
이들 특허들은 TSV 구조에서 열 안정성 향상을 꾀하고 있으나, 비아 내부에 체적 확장을 완화하는 구조를 추가하는 방법은 홀 형성 공정이 복잡해지는 문제가 있고, 전도성 충전 물질을 포함하는 유전체층을 형성하는 것은 비아 홀 내에 해당 층을 형성하는 단계를 추가하는 것으로 전체적인 공정 단계 및 비용이 증가하며, 얻어지는 효과 또한 충분치 않다.
대한민국 등록특허 제10-1095055호 대한민국 공개특허 제2012-0002499호
본 발명의 목적은 고온 안정성이 개선된 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법을 제공하는 것이다.
본 발명자들은 기판의 배선용 홈에 충전된 구리가 고온 공정에서 열팽창하는 문제를 해결하기 위해 다각적으로 연구한 결과, 본 출원인은 구리 도금용 조성물에 탄소계 물질을 포함할 경우, 열팽창 계수를 낮춰 우수한 고온 안정성을 나타낼 수 있음이 기대되어져 본 발명을 완성하였다.
본 발명은 구리염, 산 및 탄소계 물질을 포함하는 구리 도금용 조성물을 제공한다.
상기 구리염은 황산구리, 탄산구리, 산화구리, 염화구리, 불화붕소산구리, 질산구리, 인산구리, 메탄술폰산구리, 에탄술폰산구리, 프로판올술폰산구리, 아세트산구리 및 시트르산구리로 이루어진 군으로부터 선택되는 1종 이상을 포함한다.
상기 산은 황산, 염산, 아세트산, 메탄술폰산, 에탄술폰산, 붕소산 및 불화 붕소산으로 이루어진 군으로부터 선택되는 1종 이상을 포함한다.
상기 탄소계 물질은 카본 블랙, 활성 탄소, 팽창 흑연, 그래핀, 탄소나노튜브, 탄소 섬유 및 흑연으로 이루어진 군으로부터 선택되는 1종 이상을 포함한다.
상기 구리 도금용 조성물은 가속제, 감속제, 평탄화제 및 계면활성제로 이루어진 군으로부터 선택되는 1종 이상의 첨가제를 추가로 포함한다.
상기 구리 도금용 조성물은 구리염 0.001 내지 1.0 중량부, 산 0.01 내지 0.5 중량부 및 탄소계 물질 0.0001 내지 0.05 중량부를 포함한다.
또한, 본 발명은 상기 구리 도금용 조성물을 이용하여 기판상에 배선을 형성하는 것을 포함하는 구리 배선의 형성 방법을 제공한다.
상기 배선은 다마신 및 TSV용 금속 배선, 비아홀(via hole) 또는 트렌치(trench)을 포함한다.
본 발명에 따른 구리 도금용 조성물은 탄소계 물질을 포함하며 이를 사용하여 기판상에 배선용 홈을 충전함으로써 기판의 구조 변경이나 공정 추가 없이도 반도체 소자의 고온 공정시 발생하는 구리 열팽창을 효과적으로 억제하고 기판의 손상을 원천적으로 방지하여 반도체 패키징의 신뢰성 및 생산성을 향상시킬 수 있다.
도 1은 본 발명의 실시예 1에서 제조된 기판의 단면을 SEM으로 촬영한 사진이다.
도 2는 본 발명의 비교예 1에서 제조된 기판의 단면을 SEM으로 촬영한 사진이다.
도 3은 본 발명의 실시예 1에서 제조된 기판의 단면을 에너지 분산형 엑스선 분석장치(JEOL사의 6360F)로 측정을 실시한 부위를 나타낸 사진이다.
도 4는 본 발명의 비교예 1에서 제조된 기판의 단면을 에너지 분산형 엑스선 분석장치(JEOL사의 6360F)로 측정을 실시한 부위를 나타낸 사진이다.
도 5는 본 발명의 실시예 1에서 제조된 기판의 내구성 테스트를 수행한 후의 사진이다.
도 6은 본 발명의 비교예 1에서 제조된 기판의 내구성 테스트를 수행한 후의 사진이다.
이하, 본 발명에 대한 이해를 돕기 위해 본 발명을 더욱 상세하게 설명한다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
본 발명은 구리염, 산 및 탄소계 물질을 포함하는 구리 도금용 조성물을 제공할 수 있다.
본 발명의 구리 도금용 조성물은 탄소계 물질을 포함함으로써, 내열 특성이 개선되어 다마신 공정 및 TSV 구조에서 발생하는 구리 열팽창 및 이로 인한 여러 문제를 방지할 수 있다.
따라서, 본 발명에 따른 구리 도금용 조성물은 탄소계 재료가 나타내는 우수한 열적 물성을 이용하여 구리 도금용 조성물의 열적 안정성을 향상시킴으로써 상기 구리 도금용 조성물로 충전된 구리의 고온 공정에서 의 열팽창을 감소시켜 기판의 변형을 방지할 수 있다.
상기 탄소계 재료는 고내열성을 가지는 것이면 제한은 없으며, 예를 들어 카본 블랙, 활성 탄소, 팽창 흑연, 산화 그래핀, 탄소나노튜브, 탄소 섬유 및 흑연으로 이루어진 군으로부터 선택되는 1종 이상을 들 수 있다. 바람직하게는 그래핀(graphene), 탄소나노튜브(carbon nanotube) 또는 이들의 혼합물을 포함할 수 있다.
특히, 상기 탄소계 재료는 열팽창 계수가 낮아 이를 포함하는 구리 도금용 조성물을 이용하여 구리를 충전함으로써 고열 공정에서의 충전된 구리의 열변형을 효과적으로 억제하여 고온 안정성 및 내균열성을 개선하는 효과를 가질 수 있다.
상기 산화 그래핀은 이후, 환원처리 공정으로 그래핀으로 전환되고, 이 그래핀은 탄소 원자들이 육각형의 격자구조를 이루면서 만들어진 2차원 물질로서 열적 및 물리적 특성이 매우 우수하다. 여기서, 본 발명에서 사용되는 상기 그래핀의 두께는 0.34 내지 100 nm, 바람직하게는 0.34 내지 15 nm일 수 있다.
탄소나노튜브는 탄소 원자층이 튜브 형태로 말려져 있는 1차원적 물질로 열적 및 물리적 특성이 매우 우수하다. 본 발명에서 사용되는 탄소나노튜브는 단중벽 탄소나노튜브(single-walled carbon nanotube), 다중벽 탄소나노튜브(multi-walled carbon nanaotube)가 있으며, 이의 지름은 1000 nm 이하, 길이는 10 nm 이상 일 수 있다. 바람직하게는 단중벽 탄소나노튜브이며, 튜브의 지름은 50 nm 이하, 길이는 90 nm 이상 일 수 있다.
본 발명에 따른 구리 도금용 조성물은, 구리염, 산, 탄소계 물질 및 용매의 합계 중량 100 중량부 기준으로, 상기 탄소계 재료를 0.0001 내지 0.05 중량부, 바람직하게는 0.0005 내지 0.03 중량부로 포함할 수 있다. 상기 탄소계 재료의 함량이 0.0001 중량부 미만인 경우, 열안정성 개선 효과가 충분하지 않고, 0.05 중량부를 초과하는 경우, 응집 또는 침전이 발생하여 조성물의 안정성이 저하될 우려가 있다.
본 발명에 따른 구리 도금용 조성물은 구리 이온의 공급원 역할을 하는 구리염을 포함할 수 있다. 상기 구리염은 전기화학적인 반응을 통해 구리 금속으로 환원되어 석출되어 기판상에 다마신 및 TSV용의 금속 배선, 비아 홀과 트렌치를 형성할 수 있다. 상기 구리염은 조성물 내에서 해리되어 구리 이온을 제공할 수 있는 가용성 구리염이면 제한이 없으며, 예를 들면, 황산구리, 탄산구리, 산화구리, 염화구리, 불화붕소산구리, 질산구리, 인산구리, 메탄술폰산구리, 에탄술폰산구리, 프로판올술폰산구리, 아세트산구리 및 시트르산구리로 이루어진 군으로부터 선택되는 1종 이상을 들 수 있다. 바람직하게는 황산구리를 포함할 수 있다.
본 발명에 따른 구리 도금용 조성물은, 구리염, 산, 탄소계 물질 및 용매의 합계 중량 100 중량부 기준으로, 상기 구리염을 0.001 내지 1.0 중량부, 바람직하게는 0.01 내지 0.3 중량부로 포함할 수 있다. 상기 구리염이 0.001 중량부 미만인 경우, 구리 석출이 미미하여 도금막에 이물질이 포함되어 기판과의 접착도가 저하될 수 있으며, 1.0 중량부를 초과하는 경우, 과도한 석출로 인해 도금 표면이 불균일하게 될 우려가 있다.
본 발명에 따른 구리 도금용 조성물은 상기 구리염으로부터 용해된 구리 이온과 조성물에 전기 전도성을 부여하기 위해 산을 포함할 수 있다. 이때 상기 산은 용액에 녹아 구리 도금용 조성물의 전해도를 증가시킬 수 있다. 상기 산은 황산, 염산, 아세트산, 메탄술폰산, 에탄술폰산, 붕소산 및 불화 붕소산으로 이루어진 군으로부터 선택되는 1종 이상일 수 있으며, 바람직하게는 황산, 염산 또는 이들의 혼합물을 포함할 수 있다.
본 발명에 따른 구리 도금용 조성물은, 구리염, 산, 탄소계 물질 및 용매의 합계 중량 100 중량부 기준으로, 상기 산을 0.01 내지 0.5 중량부, 바람직하게는 0.05 내지 0.3 중량부 로 포함할 수 있다. 상기 산이 0.01 중량부 미만인 경우, 전기 전도성이 낮아 효율이 저하될 우려가 있으며, 반대로 0.5 중량부를 초과하는 경우, 과도한 반응으로 인해 도금 품질에 문제가 발생할 수 있다.
본 발명에 따른 구리 도금용 조성물은 상기 성분 외에 나머지 성분으로서 잔부의 용매를 포함할 수 있다. 상기 용매는 상기 성분과 상용성을 가지며 가공 용이성, 보존 안정성을 위해 사용될 수 있다. 상기 용매는 물 또는 극성 유기 용매이다. 상기 극성 유기 용매는 메틸 포르메이트, 에틸 포르메이트, 메틸 아세테이트, 디메틸 카르보네이트, 디에틸 카르보네이트, 프로필렌 카르보네이트, 에틸렌 카르보네이트 및 부티로락톤(예를 들면 감마 부티로락톤) 등의 에스테르; 아세토니트릴 및 벤조니트릴 등의 니트릴; 니트로메탄 또는 니트로벤젠 등의 니트로 화합물; N,N-디메틸포름아미드, N,N-디에틸포름아미드 및 N-메틸피롤리디논 등의 아미드; 디메틸 술폭사이드 등의 술폭사이드; 디메틸술폰, 테트라메틸렌 술폰 및 기타 술폴란 등의 술폰; N-메틸-2-옥사졸리디논 등의 옥사졸리디논 또는 이들의 혼합물을 들 수 있다. 바람직하게 상기 용매는 물, 더욱 바람직하게는 초순수, 탈이온수 또는 증류수를 포함할 수 있다.
상기 용매의 함량은 특별히 한정되지 않고 본 발명의 구리 도금용 조성물의 각 성분의 합이 100 중량부가 되도록 하는 잔부로 사용될 수 있다. 상기 함량은 조성물의 작업성, 안정성 등을 고려하고 적절히 조정될 수 있다.
또한, 본 발명에 따른 구리 도금용 조성물은 구리 충전시 공동(void) 또는 솔기(seam)가 생성되지 않도록 하기 위해 필요에 따라, 통상적으로 사용되는 가속제(accelerator), 감속제(supperssor), 평탄화제(leveler) 및 계면활성제(surfactant)로 이루어진 군으로부터 선택되는 1종 이상의 첨가제를 추가로 함유할 수 있다.
본 발명에 따른 구리 도금용 조성물은 가속제를 더 포함할 수 있다. 상기 가속제는 술폰(Sulfonate)계열의 치환기를 가지는 화합물로 구리가 환원되는 속도를 증가시켜 구리 충전 속도를 증가시키는 역할을 한다. 상기 가속제는 비스-(3-설퍼프로필) 디설파이드(bis(3-sulfopropyl) disulfide (SPS)), 메르캡토에탄 황산 (mercaptoethane sulfonic acid), 3-메르캡토-1-프로판 황산(3-mercapto-1-propanesulfonic acid (MPSA)) 및 3-N,N-디메틸아미노디티오카바모일-1-프로판 황산(3-N,N-dimethlyaminodithiocarbamoyl-1-propanesulfonic acid(DPS))으로 이루어진 군으로부터 선택되는 1종 이상을 포함할 수 있다.
상기 가속제의 농도는 1 ~ 200 μM, 바람직하게는 10 ~ 80 μM 일 수 있다.
본 발명에 따른 구리 도금용 조성물은 감속제를 더 포함할 수 있다. 상기 감속제는 구리 이온의 이동을 억제하여 구리 환원 속도를 조절함을 통해 구리가 채워지는 속도를 제어하는 역할을 한다. 이를 통해 구리 충전시 공동(void) 또는 솔기(seam)의 형성을 방지하여 신뢰성을 향상시킬 수 있다. 상기 감속제는 폴리에틸렌 글리콜(polyethylene glycol(PEG)), 폴리프로필렌 글리콜(polypropylene glycol(PPG)) 및 이들의 공중합체로 이루어진 군으로부터 선택되는 1종 이상을 포함할 수 있다. 폴리에틸렌 글리콜과 폴리프로필렌 글리콜의 공중합체의 예로는 PEG-PPG-PEG 삼블록 공중합체, PEG-PPG 이블록 공중합체, PPG-PEG-PPG 삼블록 공중합체, PEG-PPG-PEG-PPG 사블록 공중합체 등을 들 수 있다. 상기 감속제의 분자량은 약 100 내지 100,000 범위일 수 있다.
상기 감속제의 농도는 1 ~ 200 μM, 바람직하게는 20 ~ 100 μM 일 수 있다.
본 발명에 따른 구리 도금용 조성물은 평탄화제를 더 포함할 수 있다. 상기 평탄화제는 비아 홀 또는 트렌치가 구리로 먼저 막히는 것을 방지하는 역할을 한다. 구체적으로, 구리 충전시 비아홀 또는 도랑의 입구에는 전계의 집중으로 인하여 입구에 도금층이 더 빨리 성장하여 입구가 막혀 공동(void)이 형성될 수 있는데 이를 상기 평탄화제를 통해 해소할 수 있다. 또한 상기 평탄화제는 충전이 다 된 구리가 위쪽으로 올라오는 것을 방지하여 표면 거칠기를 조절할 수 있다. 상기 평탄화제는 피롤(pyrrole), 피라졸(pyrazole), 이미다졸(imidazole), 트리아졸(triazole), 테트라졸(tetrazole), 펜타졸(pentazole), 벤즈이미다졸(benzimidazole), 벤조트리아졸(benzotriazole), 옥사졸(oxazole) 및 벤족사졸(benzoxazole)로 이루어진 군으로부터 선택되는 1종 이상을 포함할 수 있다.
상기 평탄화제의 농도는 1 ~ 200 μM, 바람직하게는 10 ~ 80 μM 일 수 있다.
본 발명에 따른 구리 도금용 조성물은 계면활성제를 추가로 포함할 수 있다. 상기 계면활성제는 폴리옥시에틸렌알킬에테르(polyoxyalkylenealkylether), 코카미도프로필베타인(cocamidopropylbetaine), 레시틴(lecitine), 솔루빌라이저(solubilizer), 잔탄검(xanthan Gum), 이멀시파잉왁스(emulsifying wax), 밀납(beeswax), 붕사(borax), 몬타노브 왁스(montanov wax), 유카시데게라(yucca schidigera), 알킬폴리글루코사이드(alkylpolyglucoside) 및 올리브 리퀴드(olive liquid)로 이루어진 군으로부터 선택되는 1종 이상을 포함할 수 있다.
또한, 상기 구리 도금용 조성물은 상기 첨가제 이외에도 환원제, 염소 이온, 소포제 등의 통상의 첨가제를 추가로 포함할 수 있다.
본 발명에 따른 구리 도금용 조성물은 반도체 소자의 구조 및 구성 요소의 성상에 맞추어 제조될 수 있다. 예를 들면, 구리염, 산 및 탄소계 물질을 용매에 필요한 농도로 첨가하여 본 발명의 구리 도금용 조성물을 제조할 수 있다. 또한, 필요에 따라 상기 구리 도금용 조성물에 가속제, 감속제 또는 평탄화제 등의 첨가제를 임의의 방법으로 첨가할 수 있다.
또한, 본 발명은 상술한 구리 도금용 조성물을 이용하여 기판상에 배선을 형성하는 것을 포함하는 구리 배선의 형성방법을 제공할 수 있다.
상기 기판은 실리콘 기판, 실리콘-게르마늄 기판, SOI(silicon on insulator) 기판, GOI(germanium on insulator) 기판, 금속 산화물 단결정 기판 등을 포함할 수 있다.
상기 배선은 다마신 및 TSV 용 금속 배선, 비아 홀 또는 트렌치를 포함할 수 있다. 상기 비아 홀 또는 트렌치는 소정의 깊이와 폭을 가지며 이들 사이의 비율로 정의되는 종횡비를 갖게 된다. 일례로, 상기 비아 홀 또는 트렌치는 깊이가 0.05 내지 500 ㎛이고, 폭은 0.01 내지 50 ㎛이며 종횡비는 약 2:1 이상일 수 있다.
상기 충전은 전기도금 공정으로 수행될 수 있다. 상기 전기도금 공정은 도금용 조성물을 수용하는 도금조, 음극으로 작용하는 기판을 지지하는 기판 홀더, 기판 홀더에 대하여 반대 전극을 가지는 양극 및 전류를 공급하기 위한 전류 소스를 구비하는 도금 장치를 사용하여 수행될 수 있다. 이때 도금 공정의 전류 밀도는 0.1 내지 300 mA/cm2의 범위에서 조절될 수 있다. 또한, 도금 공정이 수행되는 동안 기판은 소정의 속도로 회전될 수 있다. 예를 들어, 기판은 0.1 내지 3000 rpm의 속도로 회전될 수 있다.
특히, 본 발명에 따른 구리 도금용 조성물은 적용 대상인 기판의 구조 변경이나 도금 공정의 추가 없이 전술한 탄소계 재료를 포함함으로써 고온에서의 열적 및 물리적 특성이 향상될 수 있다. 즉, 뛰어난 열적 안정성을 나타내는 탄소계 재료를 이용하여 구리 도금용 조성물의 열팽창 계수를 낮출 수 있고, 나노탄소가 가지고 있는 우수한 물리적 성질로 인하여, 충전 이후 고온 공정에서 높은 치수 안정성 및 내균열성을 나타내어 열응력으로 인한 변형을 억제할 수 있다. 이에 더해서, 상기 구리 도금용 조성물은 다마신 및 TSV용 금속 배선, 비아 홀 또는 트렌치를 공동 또는 솔의 발생 없이 균일하게 구리로 충전함으로써 우수한 도금 성능을 나타낼 수 있다.
실시예 비교예
실시예 1
<도금 처리 공정>
직경 30mm x 30mm의 전처리된 실리콘 웨이퍼를 준비하고, 구리 도금액에 실리콘 웨이퍼를 침지하고, 전류밀도 1.0 ASD 의 전류를 인가하여 도금을 실시하였다. 도금액의 온도를 25℃로 유지하였으며, 도금 과정 내내 지속적으로 교반을 실시하였다. VMS(Virgin Makeup Solution) 용액으로서의 구리 도금액으로는 황산구리(CuSO4*5H2O) 1.0 g, 황산(H2SO4) 0.20 g, 염산(HCl) 0.01 g, 산화 그래핀 0.01 g 및 잔량의 물을 포함한 용액을 사용하였다.
<환원 처리 공정>
상기 구리 도금이 형성된 실리콘 웨이퍼를 N2 분위기하 300℃에서 30분간 환원 처리를 실시하여 산화 그래핀을 그래핀으로 환원하였다.
실시예 2
상기 구리 도금액에 SPS(Sodium 3,3'-dithiodipropane sulfonate) 0.01 g, PEG(Poly ethylene glycol) 0.01 g, 평탄제로 2-(2-(4-Diethylaminophenyl)-vinyl)-1-methyl-pyridiniumiodide 0.01 g을 더 포함하는 것을 제외하고는 실시예 1과 동일한 방법으로 실리콘 웨이퍼에 구리 도금 처리를 수행하였다.
비교예 1
상기 구리 도금액에 산화 그래핀을 첨가하지 않고, 환원처리 공정을 수행하지 않은 것을 제외하고는 실시예 1과 동일한 방법으로 실리콘 웨이퍼에 구리 도금 처리를 수행하였다.
평가
<산화 그래핀 형성의 확인>
SEM 촬영
상기 실시예 1 및 비교예 1에서 제조된 기판의 단면을 SEM 사진을 촬영하여 각각 도 1(실시예 1) 및 도 2(비교예 1)에 나타내었다. 도 2와 비교하여 도 1의 화살 표시에서 나타나는 바와 같이 기판 상에 흑색의 물질이 형성된 것을 확인할 수 있었다.
에너지 분산형 엑스선 분석장치(Energy Dispersive X-ray sepctrometer )
상기 실시예 1, 실시예 2 및 비교예 1에서 제조된 기판의 단면을 에너지 분산형 엑스선 분석장치(JEOL사의 6360F)로 분석을 실시하여 하여 그 결과를 표 1에 나타내었다. 표 1에 나타나는 바와 같이 C 원자의 함량이 상승한 것을 확인할 수 있으며, 이는 상기 기판 상에 형성된 상기 흑색의 물질이 그래핀인 것을 알 수 있었다. 표 1의 결과 값을 얻기 위한 측정 부위는 도 3(실시예 1) 및 도 4(비교예 1)에 나타내었다.
원소 실시예 1 실시예 2 비교예 1
중량% 원소비율% 중량% 원소비율% 중량% 원소비율%
C k 32.57 69.9 30.76 68.38 4.07 17.37
O k 2.28 3.67 2.18 3.60 2.23 7.13
Cu l 65.15 26.43 67.06 28.02 93.70 75.50
총합 100.00 100.00 100.00 100.00 100.00 100.00
<내구성 테스트>
상기 실시예 1, 실시예 2 및 비교예 1에서 제조된 기판을 N2 분위기하, 300℃에서 30분간 처리하여 내구성 테스트를 수행하였다. 상기 열처리 이후의 기판을 촬영하여 그 결과를 각각 도 5(실시예 1) 및 도 6(비교예 1)에 나타내었다. 도 5는 열처리를 수행한 이후에도 기판의 표면에 변화가 생기지 않았으나, 도 6의 기판의 경우, 크랙 및 탈착이 발생되고 있는 것을 확인할 수 있었다.
<표면 저항 테스트>
기판 표면의 표면저항을 측정하기 위하여 ASTM D-257에 규정된 방법을 적용하였으며, 각각의 시편에 대하여 표면 저항기를 이용하여 정중앙, 각 모서리의 총 5곳에서 측정한 표면 저항값의 평균을 계산 하였다.
상기 표면저항 측정은 실시예 1, 실시예 2 및 비교예 1에서 제조된 기판을 N2 분위기하, 300℃, 30분 조건의 열처리 전, 후로 하여 각각 측정하였다. 그 결과를 이하 표 2에 나타내었다.
ASD
(A/dm2), DC
실시예 1 실시예 2 비교예 1
열처리 전
표면저항
평균값(ohm/sq)
열처리 후
표면저항
평균값(ohm/sq)
열처리 전
표면저항
평균값(ohm/sq)
열처리 후
표면저항
평균값(ohm/sq)
열처리 전
표면저항
평균값(ohm/sq)
열처리 후
표면저항
평균값(ohm/sq)
1 0.04 0.86 0.02 0.64 0.03 2.46
4 0.03 26.28 0.02 18.50 0.03 83.67
7 0.03 31.74 0.02 21.94 0.03 80.98
상기 결과에서 나타나듯이, 기판이 고온의 환경하에 놓인 상태를 가정한 열처리 후의 표면 저항의 경우, 본 발명에 따른 실시예 1 및 실시예 2의 기판이 그래핀이 형성되지 않은 비교예 1의 기판과 대비하여, 표면 저항의 평균 값이 절반 이하로 낮아지는 것을 확인할 수 있었다.

Claims (11)

  1. 구리염, 산, 탄소계 물질 및 용매를 포함하고,
    상기 탄소계 물질은 산화 그래핀 및 탄소 나노튜브로 이루어진 군으로부터 선택되는 1종 이상을 포함하고,
    상기 구리염, 상기 산, 상기 탄소계 물질 및 상기 용매의 합계 중량 100 중량부 기준으로, 상기 탄소계 물질 0.0001 내지 0.05 중량부를 포함하는 구리 도금용 조성물.
  2. 청구항 1에 있어서,
    상기 구리염은 황산구리, 탄산구리, 산화구리, 염화구리, 불화붕소산구리, 질산구리, 인산구리, 메탄술폰산구리, 에탄술폰산구리, 프로판올술폰산구리, 아세트산구리 및 시트르산구리로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 구리 도금용 조성물.
  3. 청구항 1에 있어서,
    상기 산은 황산, 염산, 아세트산, 메탄술폰산, 에탄술폰산, 붕소산 및 불화 붕소산으로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 구리 도금용 조성물.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 탄소계 물질은 카본 블랙, 활성 탄소, 팽창 흑연, 탄소 섬유 및 흑연으로 이루어진 군으로부터 선택되는 1종 이상을 더 포함하는 구리 도금용 조성물.
  6. 청구항 1에 있어서,
    상기 구리 도금용 조성물은 가속제, 감속제, 평탄화제 및 계면활성제로 이루어진 군으로부터 선택되는 1종 이상의 첨가제를 추가로 포함하는 구리 도금용 조성물.
  7. 청구항 1에 있어서,
    상기 구리염, 상기 산, 상기 탄소계 물질 및 상기 용매의 합계 중량 100 중량부 기준으로,
    상기 구리염 0.001 내지 1.0 중량부 및
    상기 산 0.01 내지 0.5 중량부를 포함하는 구리 도금용 조성물.
  8. 구리염, 산, 탄소계 물질 및 용매를 포함하는 구리 도금용 조성물을 이용하여 기판상에 배선을 형성하는 것을 포함하고,
    상기 탄소계 물질은, 산화 그래핀 및 탄소 나노튜브로 이루어진 군으로부터 선택되는 1종 이상을 포함하고,
    상기 구리 도금용 조성물은, 상기 구리염, 상기 산, 상기 탄소계 물질 및 상기 용매의 합계 중량 100 중량부 기준으로, 상기 탄소계 물질 0.0001 내지 0.05 중량부를 포함하는 구리 배선의 형성 방법.
  9. 청구항 8에 있어서,
    상기 배선은 다마신 및 TSV용 금속 배선, 비아홀(via hole) 또는 트렌치(trench)을 포함하는 구리 배선의 형성 방법.
  10. 청구항 8에 있어서,
    상기 탄소계 물질은 카본 블랙, 활성 탄소, 팽창 흑연, 탄소 섬유 및 흑연으로 이루어진 군으로부터 선택되는 1종 이상을 더 포함하는 구리 배선의 형성 방법.
  11. 삭제
KR1020160165721A 2015-12-15 2016-12-07 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법 KR102622683B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150179491 2015-12-15
KR1020150179491 2015-12-15

Publications (2)

Publication Number Publication Date
KR20170071421A KR20170071421A (ko) 2017-06-23
KR102622683B1 true KR102622683B1 (ko) 2024-01-10

Family

ID=59283672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160165721A KR102622683B1 (ko) 2015-12-15 2016-12-07 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법

Country Status (1)

Country Link
KR (1) KR102622683B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3123076B1 (fr) * 2021-05-19 2023-10-27 Aveni Electrolyte et procédé d'électrodéposition de cuivre et de graphène

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528444A (ja) 2004-03-11 2007-10-11 マクダーミッド インコーポレーテッド 電気メッキする非導電性基板の調製方法
JP2007291469A (ja) * 2006-04-26 2007-11-08 Ebara Corp 基板処理方法、半導体装置及び基板処理装置
JP2012054368A (ja) 2010-08-31 2012-03-15 Fujifilm Corp 多層配線基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095055B1 (ko) 2010-06-10 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
DE102010030760B4 (de) 2010-06-30 2014-07-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
JP6031319B2 (ja) * 2012-10-04 2016-11-24 ローム・アンド・ハース電子材料株式会社 電解銅めっき液及び電解銅めっき方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528444A (ja) 2004-03-11 2007-10-11 マクダーミッド インコーポレーテッド 電気メッキする非導電性基板の調製方法
JP2007291469A (ja) * 2006-04-26 2007-11-08 Ebara Corp 基板処理方法、半導体装置及び基板処理装置
JP2012054368A (ja) 2010-08-31 2012-03-15 Fujifilm Corp 多層配線基板の製造方法

Also Published As

Publication number Publication date
KR20170071421A (ko) 2017-06-23

Similar Documents

Publication Publication Date Title
US20210222314A1 (en) Cobalt Filling of Interconnects in Microelectronics
TW201806078A (zh) 用於積體電路中之小及大特徵的鈷或鎳及銅整合
JP5689411B2 (ja) 電着組成物、及び、該組成物を用いた半導体基板のコーティング方法
KR20170002606A (ko) 수퍼 컨포멀 도금
JP6347744B2 (ja) 積層半導体構造における縦方向の電気接続の形成方法
WO2017090161A1 (ja) 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法
Sung et al. Working mechanism of iodide ions and its application to Cu microstructure control in through silicon via filling
KR20150138087A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
KR102622683B1 (ko) 구리 도금용 조성물 및 이를 이용한 구리 배선의 형성 방법
KR20120097344A (ko) 나노쌍정 구조가 형성된 구리재료의 형성방법 및 이에 의해 제조된 구리재료
JP4637989B2 (ja) 半導体配線膜の形成方法
TW201940746A (zh) 電鍍鈷之方法
US20190186032A1 (en) Composition for cobalt plating and method for forming metal wiring using the same
KR20150138086A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
KR20190071591A (ko) 코발트 도금용 조성물 및 이를 이용한 금속 배선의 형성 방법
US11578417B2 (en) Nano-twinned crystal film prepared by water/alcohol-soluble organic additives and method of fabricating the same
Jin et al. Electrodeposition of nanotwin Cu by pulse current for through-Si-via (TSV) process
JP2018165375A (ja) 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法
KR101221376B1 (ko) 구리도금방법
KR101617382B1 (ko) Tsv 충전용 도금액 및 이를 이용한 tsv 내의 도금층 돌출 억제방법
KR101549166B1 (ko) Cu-W 도금액 및 이를 이용한 TSV의 충전 및 돌출 억제방법
JP7244533B2 (ja) コバルト電着プロセス
KR20140135007A (ko) 인쇄회로기판용 동 도금액 조성물 및 이를 이용한 비아 홀 충전방법
Park et al. Electrochemical Polishing of Cu Redistribution Layers for Fan-Out Wafer Level Packaging
KR102445575B1 (ko) 도금용 평활제, 이를 포함하는 도금용 조성물 및 구리 배선의 형성방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right