KR102610424B1 - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102610424B1
KR102610424B1 KR1020180102881A KR20180102881A KR102610424B1 KR 102610424 B1 KR102610424 B1 KR 102610424B1 KR 1020180102881 A KR1020180102881 A KR 1020180102881A KR 20180102881 A KR20180102881 A KR 20180102881A KR 102610424 B1 KR102610424 B1 KR 102610424B1
Authority
KR
South Korea
Prior art keywords
light emitting
transistor
sensing
unit
display device
Prior art date
Application number
KR1020180102881A
Other languages
English (en)
Other versions
KR20200026385A (ko
Inventor
이요한
강신철
문수미
오원식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180102881A priority Critical patent/KR102610424B1/ko
Priority to CN201980056980.8A priority patent/CN112639939A/zh
Priority to PCT/KR2019/002057 priority patent/WO2020045777A1/ko
Priority to US17/271,477 priority patent/US11688314B2/en
Priority to EP19856290.2A priority patent/EP3846154A4/en
Publication of KR20200026385A publication Critical patent/KR20200026385A/ko
Application granted granted Critical
Publication of KR102610424B1 publication Critical patent/KR102610424B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 적어도 하나의 발광 소자로 구성되는 발광 유닛, 데이터신호에 대응하여 상기 발광 유닛으로 전류를 공급하기 위한 화소 회로, 상기 발광 유닛과 상기 화소 회로의 공통 노드인 제1 노드와 데이터선 사이에 연결되는 센싱 트랜지스터 및 주사선과 상기 센싱 트랜지스터의 게이트 전극 사이에 연결되는 제어 트랜지스터를 포함하는 것을 특징으로 하는 화소 및 이를 포함하는 표시 장치에 관한 것이다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE INCLUDING THE PIXEL}
본 발명은 화소 및 이를 포함하는 표시 장치에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 발광 소자를 다양한 발광 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 일예로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형 발광 소자를 제작하는 기술이 개발되고 있다. 일예로, 초소형 발광 소자는 자발광 표시패널의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
발광 소자는 전극에 발광 소자를 직접 성장시키거나 발광 소자를 별도로 독립성장 시킨 후, 상기 발광 소자를 전극에 배치하는 방식으로 전극 사이에 배치된다. 발광 소자가 배치된 이후에 전극과 발광 소자는 별도로 마련되는 연결 전극을 통하여 전기적으로 연결된다.
이러한 발광 소자의 정렬 과정에서 발광 소자의 일부는 연결 전극에 올바르게 전기적으로 연결되지 못할 수 있다. 또한, 발광 소자의 일부는 전극 사이에 제1 방향으로 정렬되지만 나머지 일부는 제1 방향과 반대되는 제2 방향으로 정렬될 수 있다. 이러한 발광 소자를 포함하는 표시 패널을 보다 효율적으로 구동시키기 위해서는 연결 전극에 전기적으로 연결된 발광 소자의 개수 및 발광 소자의 연결 방향을 센싱할 수 있는 표시 장치가 요구된다.
본 발명의 일 목적은 나노 단위 크기의 초소형 발광 소자를 서로 다른 두 전극 사이에 정렬시킨 이후에, 발광 소자의 정렬 상태를 용이하게 감지할 수 있는 센싱 트랜지스터를 갖는 화소 및 이를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 일 실시 예에 따른 화소는, 적어도 하나의 발광 소자로 구성되는 발광 유닛, 데이터신호에 대응하여 상기 발광 유닛으로 전류를 공급하기 위한 화소 회로, 상기 발광 유닛과 상기 화소 회로의 공통 노드인 제1 노드와 데이터선 사이에 연결되는 센싱 트랜지스터 및 주사선과 상기 센싱 트랜지스터의 게이트 전극 사이에 연결되는 제어 트랜지스터를 포함하는 것을 특징으로 할 수 있다.
또한, 상기 제어 트랜지스터는, 외부로부터 인에이블 신호가 공급되는 동안 턴-온되어 상기 주사선과 상기 센싱 트랜지스터를 전기적으로 연결하는 것을 특징으로 할 수 있다.
또한, 상기 센싱 트랜지스터는, 상기 주사선으로부터 공급되는 주사 신호에 의해 턴-온되어 상기 데이터선과 상기 발광 유닛을 전기적으로 연결하는 것을 특징으로 할 수 있다.
또한, 본 발명의 일 실시 예에 따른 표시 장치는, 전류가 제1 방향 또는 제2 방향으로 흐르도록 배치되는 적어도 하나의 발광 소자로 구성되는 발광 유닛, 데이터 신호에 대응하여 상기 발광 유닛으로 전류를 공급하기 위한 화소 회로 및 상기 발광 유닛과 상기 화소 회로의 공통 노드인 제1 노드와 데이터선 사이에 연결되는 센싱 트랜지스터를 포함하는 화소, 상기 데이터선과 연결되며, 상기 센싱 트랜지스터가 턴-온될 때 상기 발광 유닛으로 흐르는 전류를 센싱하는 센싱부 및 상기 센싱부에 의해 센싱된 전류를 기초로 상기 적어도 하나의 발광 소자의 정렬 상태를 판단하는 제어부를 포함하는 것을 특징으로 할 수 있다.
또한, 상기 화소는, 주사선과 상기 센싱 트랜지스터의 게이트 전극 사이에 연결되는 제어 트랜지스터를 더 포함하는 것을 특징으로 할 수 있다.
또한, 상기 제어부는, 상기 제어 트랜지스터로 인에이블 신호를 공급하여 상기 제어 트랜지스터를 턴-온시키는 것을 특징으로 할 수 있다.
또한, 상기 센싱 트랜지스터는, 상기 제어 트랜지스터가 턴-온되면 상기 주사선과 전기적으로 연결되고, 상기 주사선으로부터 공급되는 주사 신호에 따라 턴-온되어 상기 데이터선과 상기 발광 유닛을 전기적으로 연결하는 것을 특징으로 할 수 있다.
또한, 상기 표시 장치는, 상기 제어 트랜지스터로 상기 인에이블 신호가 공급되는 동안 상기 화소 회로는 디스에이블되는 것을 특징으로 할 수 있다.
또한, 상기 센싱부는, 상기 센싱 트랜지스터에 연결되는 입력 단자 및 출력 단자를 갖는 증폭기, 상기 증폭기의 상기 입력 단자와 상기 제어부 사이에 연결되는 가변 저항 및 상기 출력 단자의 출력 전압 및 상기 가변 저항의 저항값을 기초로 상기 발광 유닛으로 흐르는 전류를 판단하는 제어 유닛을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 제어부는, 상기 제어 트랜지스터로 상기 인에이블 신호를 공급하는 동안 상기 가변 저항으로 구동 전원을 공급하고 상기 증폭기의 비반전 입력 단자로 테스트 전원을 공급하는 것을 특징으로 할 수 있다.
또한, 상기 제어 유닛은, 상기 증폭기의 상기 출력 전압이 상기 테스트 전압과 동일해지도록 상기 가변 저항의 저항값을 제어하는 것을 특징으로 할 수 있다.
또한, 상기 제어 유닛은, 상기 구동 전원, 상기 테스트 전원 및 상기 제어된 가변 저항의 저항값을 기초로 상기 발광 유닛으로 흐르는 전류를 판단하는 것을 특징으로 할 수 있다.
또한, 상기 발광 유닛으로 흐르는 전류는, 상기 적어도 하나의 발광 소자의 정렬 방향 및 정렬 개수에 대응하여 결정되는 것을 특징으로 할 수 있다.
또한, 상기 발광 유닛은, 상기 제1 노드 및 제2 전원 사이에 연결되는 것을 특징으로 할 수 있다.
또한, 상기 적어도 하나의 발광 소자는, 상기 제1 노드로부터 상기 제2 전원으로 전류를 도통시키는 제1 방향 또는 상기 제2 전원으로부터 상기 제1 노드로 전류를 도통시키는 제2 방향 중 어느 하나로 정렬되는 것을 특징으로 할 수 있다.
또한, 상기 구동 전원은, 상기 센싱 전원 보다 높게 설정되고, 상기 센싱 전원은, 상기 제2 전원보다 높게 설정되는 것을 특징으로 할 수 있다.
또한, 상기 제어부는, 상기 센싱부에 의해 센싱된 전류를 기초로 상기 제1 방향으로 정렬된 적어도 하나의 발광 소자의 개수를 판단하는 것을 특징으로 할 수 있다.
또한, 상기 구동 전원은, 상기 센싱 전원 보다 낮게 설정되고, 상기 센싱 전원은, 상기 제2 전원보다 낮게 설정되는 것을 특징으로 할 수 있다.
또한, 상기 제어부는, 상기 센싱부에 의해 센싱된 전류를 기초로 상기 제2 방향으로 정렬된 적어도 하나의 발광 소자의 개수를 판단하는 것을 특징으로 할 수 있다.
본 발명에 따른 화소 및 이를 포함하는 표시 장치는, 화소 내 전극에 대한 발광 소자의 정렬 상태를 용이하게 감지함으로써 정렬 상태 불량으로 감지되는 표시 장치를 미리 식별하고 표시 장치에 대한 신뢰성을 향상시킬 수 있도록 한다.
또한, 본 발명에 따른 화소 및 그 표시 장치는, 발광 소자의 정렬 방향을 감지함으로써 픽셀의 구동 방향을 적응적으로 선택할 수 있도록 한다.
도 1은 본 발명의 일 실시 예에 따른 발광 소자를 나타내는 사시도이다.
도 2는 도 1의 발광 소자를 포함하는 단위 발광 영역을 나타내는 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ’선에 따른 단면도이다.
도 4는 본 발명의 일 실시 예에 따른 화소를 나타내는 회로도이다.
도 5는 본 발명의 일 실시 예에 따른 표시 장치의 평면도이다.
도 6은 본 발명의 일 실시 예에 따른 센싱부를 구체적으로 도시한 회로도이다.
도 7a 및 도 7b는 본 발명에 따른 표시 장치의 구동 실시 예를 나타낸 도면이다.
도 8은 본 발명에 따른 표시 장치의 구동에 따른 타이밍도를 나타낸 도면이다.
도 9는 발광 유닛의 특성에 따른 센싱 트랜지스터의 Vgs 곡선을 나타낸 그래프이다.
도 10은 본 발명의 다른 실시 예에 따른 표시 장치의 평면도이다.
도 11은 화소 회로의 일 실시 예를 나타낸 회로도이다.
도 12는 발광 구동부의 일 실시 예를 나타낸 회로도이다.
도 13은 주사 구동부의 일 실시 예를 나타낸 회로도이다.
도 14는 도 10의 표시 장치를 보다 구체적으로 나타낸 회로도이다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 본 발명의 실시 예들과 관련된 도면들을 참고하여, 본 발명의 실시 예에 따른 표시 장치 및 그 구동 방법에 대해 설명한다.
도 1은 본 발명의 일 실시 예에 따른 발광 소자를 나타내는 사시도이다.
본 발명에서 발광 소자(LD)는 나노 단위 크기의 발광 다이오드(LED)일 수 있다. 그러나 본 발명에 있어서 발광 소자(LD)의 크기는 나노 단위 크기에 한정되지 않으며, 발광 소자(LD)가 적용되는 표시 장치의 요구 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
발광 소자(LD)는 원기둥, 직육면체, 다각 기둥 등 다양한 형상으로 형성될 수 있다. 도 1에서는 원기둥 형상의 발광 소자가 일 예로써 도시된다. 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 여기서 막대 형상은 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 예를 들어, 발광 소자(LD)의 길이는 그 직경보다 클 수 있다.
발광 소자(LD)는 다양한 표시 장치의 발광원으로 이용될 수 있다. 일 예로, 발광 소자(LD)는 장치나 자발광 표시 장치로 이용될 수 있으며, 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나의 광을 출사할 수 있다.
도 1을 참조하면, 본 발명의 일 실시 예에 의한 발광 소자(LD)는 제1 도전성 반도체층(11)과, 제2 도전성 반도체층(13), 제1 및 제2 도전성 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 도전성 반도체층(11), 활성층(12), 및 제2 도전성 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 연장 방향을 따라 일측 단부와 타측 단부를 가질 수 있다. 일측 단부에는 제1 및 제2 도전성 반도체층(11, 13) 중 하나, 타측 단부에는 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
제1 도전성 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제1 도전성 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 제1 도전성 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 도전성 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 도전성 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 본 발명의 일 실시 예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(12)으로 이용될 수 있음을 물론이다. 발광 소자(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다.
제2 도전성 반도체층(13)은 활성층(12) 상에 제공되며, 제1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 도전성 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 제2 도전성 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전성 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시 예에서, 발광 소자(LD)는 상술한 제1 도전성 반도체층(11), 활성층(12), 및 제2 도전성 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
실시 예에 따라, 발광 소자(LD)는 제1 도전성 반도체층(11) 및/또는 제2 도전성 반도체층(13) 상부에 제공된 전극층(미도시)을 더 포함할 수 있다. 전극층은 금속 또는 금속 산화물을 포함할 수 있으며, 예를 들어, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다.
또한, 발광 소자(LD)는 절연성 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시 예에서 절연성 피막(14)은 생략될 수도 있으며, 제1 도전성 반도체층(11), 활성층(12), 및 제2 도전성 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다. 예를 들어, 절연성 피막(14)은 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 발광 소자(LD)의 양 단부가 노출될 수도 있다. 설명의 편의를 위해, 도 1에는 절연성 피막(14)의 일부를 삭제한 모습을 도시되어 있으며, 실제 발광 소자(LD)는 원 기둥의 측면이 모두 절연성 피막(14)으로 둘러싸일 수 있다. 절연성 피막(14)은 제1 도전성 반도체층(11), 활성층(12) 및/또는 제2 도전성 반도체층(13)의 외주면 적어도 일부를 감싸도록 제공될 수 있다. 일 예로, 절연성 피막(14)은 적어도 활성층(12)의 외주면을 감싸도록 제공될 수 있다.
본 발명의 일 실시 예에서, 절연성 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연성 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
절연성 피막(14)이 발광 소자(LD)에 제공되면, 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다. 또한, 절연성 피막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 다수의 막대형 LED들(LD)이 밀접하여 배치되는 경우, 절연성 피막(14)은 막대형 LED들(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
도 2는 도 1의 발광 소자를 포함하는 단위 발광 영역을 나타내는 평면도이고, 도 3은 도 2의 Ⅰ-Ⅰ’선에 따른 단면도이다.
도 2에 있어서, 발광 유닛(EMU)은 능동형 발광 표시 패널을 구성하는 복수의 화소들(또는 서브 화소들) 각각의 화소 영역(또는 서브 화소 영역)일 수 있다. 도 2에서는 발광 소자가 수평 방향으로 정렬된 예가 도시된다. 그러나 발광 소자의 배열은 도 3에 도시된 것으로 한정되지 않으며, 일 실시 예에서 발광 소자는 제1 및 제2 전극 사이에 사선 방향으로 정렬될 수 있다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시 예에 따른 발광 장치는 기판(SUB), 배리어층(BRL), 복수의 발광 소자(LD)들, 제1 및 제2 격벽(PW1, PW2), 제1 및 제2 반사 전극(REL1, REL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
기판(SUB)은 유리, 유기 고분자, 수정 등과 같은 절연성 재료를 포함할 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조나 다층 구조를 가질 수 있다. 예를 들어, 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐 알코올(polyvinyl alcohol), 폴리메틸 메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 다만, 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있다.
배리어층(BRL)은 발광 소자(LD)에 불순물이 확산되는 것을 방지할 수 있다.
발광 소자(LD)는 제1 방향(DR1)을 따라 제1 단부(EP1)와 제2 단부(EP2)를 포함할 수 있다. 제1 단부(EP1)에는 제1 및 제2 도전성 반도체층(11, 13) 중 하나, 제2 단부(EP2)에는 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시 예에 있어서, 발광 소자(LD) 상에는 발광 소자(LD)의 상면 일부를 커버하는 제2 절연층(INS2)이 제공될 수 있다. 제2 절연층(INS2)이 커버되지 않은 영역으로써, 발광 소자(LD)의 양단부(EP1, EP2)는 외부로 노출될 수 있다.
제1 및 제2 격벽(PW1, PW2)은 하나의 화소(PXL) 내에서 발광 유닛(EMU)을 구획할 수 있다. 제1 및 제2 격벽(PW1, PW2)은 기판(SUB)상에서 서로 일정 간격 이격되도록 제공될 수 있다. 제1 및 제2 격벽(PW1, PW2)은 하나의 발광 소자(LD)의 길이 이상으로 기판(SUB) 상에 이격될 수 있다. 제1 및 제2 격벽(PW1, PW2)은 무기 재료 또는 유기 재료를 포함하는 절연 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2 격벽(PW1, PW2)은 도 3에 도시된 바와 같이 측면이 소정 각도로 경사진 사다리꼴 형상을 가질 수 있다. 또는, 제1 및 제2 격벽(PW1, PW2)은 반원 형상을 가질 수 있다. 그러나 본 발명의 다양한 실시 예에서, 제1 및 제2 격벽(PW1, PW2)은 반타원, 원형, 사각형 등 다양한 형상을 가질 수 있다.
제1 반사 전극(REL1)은 제1 격벽(PW1) 상에 제공될 수 있다. 제1 반사 전극(REL1)은 각 발광 소자(LD)의 제1 및 제2 단부(EP1, EP2) 중 하나의 단부에 인접하게 배치되고, 제1 컨택 전극(CNE1)을 통해 대응하는 발광 소자(LD)에 전기적으로 연결될 수 있다. 제2 반사 전극(REL2)은 제2 격벽(PW2) 상에 제공될 수 있다. 제2 반사 전극(REL2)은 각 발광 소자(LD)의 제1 및 제2 단부(EP1, EP2) 중 다른 하나의 단부에 인접하게 배치될 수 있다.
제1 및 제2 반사 전극(REL1, REL2) 중 어느 하나의 반사 전극은 애노드 전극일 수 있으며, 나머지 하나의 반사 전극은 캐소드 전극일 수 있다. 본 발명의 일 실시 예에 있어서, 제1 반사 전극(REL1)이 애노드 전극이고, 제2 반사 전극(REL2)이 애노드 전극일 수 있다.
제1 반사 전극(REL1)과 제2 반사 전극(REL2)은 동일 평면 상에 배치될 수 있으며, 동일한 높이를 가질 수 있다. 제1 반사 전극(REL1)과 제2 반사 전극(REL2)이 동일한 높이를 가지면, 발광 소자(LD)가 제1 및 제2 반사 전극(REL1, REL2)에 보다 안정적으로 연결될 수 있다.
설명의 편의를 위해, 제1 및 제2 반사 전극(REL1, REL2)이 기판(SUB) 상에 바로 제공되는 것으로 도시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 제1 및 제2 반사 전극(REL1, REL2)과 기판(SUB) 사이에는 발광 장치가 패시브 매트릭스 또는 액티브 매트릭스로 구동되기 위한 구성 요소가 더 제공될 수 있다.
본 발명의 다양한 실시 예에서, 발광 유닛(EMU) 내에는 도 2에 도시된 바와 같이 2개의 제1 반사 전극(REL1)과 1개의 제2 반사 전극(REL2)이 교차 배열되고, 인접한 제1 반사 전극(REL1)과 제2 반사 전극(REL2)의 사이에 복수 개의 발광 소자(LD)들이 정렬될 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 도 2에 도시된 실시 예보다 더 많거나 더 적은 제1 반사 전극(REL1) 및 제2 반사 전극(REL2)이 배열될 수 있다.
제1 및 제2 반사 전극(REL1, REL2)은 제1 및 제2 격벽(PW1, PW2)의 형상에 대응되게 제공될 수 있다. 따라서, 제1 반사 전극(REL1)은 제1 격벽(PW1)의 경사도에 대응되는 경사를 가질 수 있고, 제2 반사 전극(REL2)은 제2 격벽(PW2)의 경사도에 대응되는 경사를 가질 수 있다.
본 발명의 일 실시 예에 있어서, 제1 및 제2 반사 전극(REL1, REL2)은 일정한 반사율을 갖는 도전성 재료로 이루어질 수 있다. 제1 및 제2 반사 전극(REL1, REL2)은 발광 소자(LD)의 양 단부(EP1, EP2)에서 출사되는 광을 화상이 표시되는 방향(일 예로, 정면 방향)으로 진행되게 할 수 있다. 특히, 제1 및 제2 반사 전극(REL1, REL2)은 제1 및 제2 격벽(PW1, PW2)의 형상에 대응되는 형상을 갖기 때문에, 발광 소자(LD) 각각의 양 단부(EP1, EP2)에서 출사된 광은 제1 및 제2 반사 전극(REL1, REL2)에 의해 반사되어 정면 방향으로 더욱 진행될 수 있다. 따라서, 발광 소자(LD)에서 출사된 광의 효율이 향상될 수 있다. 이러한 실시 예에 있어서, 제1 및 제2 격벽(PW1, PW2)은 그 상부에 제공된 제1 및 제2 반사 전극(REL1, REL2)과 함께 발광 소자(LD)들 각각에서 출사된 광의 효율을 향상시키는 반사 부재로 기능할 수 있다.
발광 장치가 액티브 매트릭스로 구동되는 경우, 제1 및 제2 반사 전극(REL1, REL2)과 기판(SUB) 사이에는 신호 배선들, 절연층 및/또는 트랜지스터 등이 제공될 수 있다. 신호 배선들은 스캔 배선, 데이터 배선, 전원 배선 등을 포함할 수 있으며 트랜지스터는 신호 배선들에 연결되며 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함할 수 있다. 트랜지스터의 소스 및 드레인 전극 중 하나의 전극은 제1 및 제2 반사 전극(REL1, REL2) 중 어느 하나의 전극에 연결될 수 있으며, 트랜지스터를 통해 데이터 배선의 데이터 신호가 어느 하나의 전극에 인가될 수 있다. 여기서, 신호 배선들, 절연층 및/또는 트랜지스터 등은 다양한 개수와 형태로 제공될 수 있음은 물론이다.
제1 반사 전극(REL1)은 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 연장된 바(Bar) 형상을 가질 수 있다. 제1 반사 전극(REL1)은 제1 방향(DR1)을 따라 연장된 제1-1 연결 배선(CNL1_1)에 연결될 수 있다. 제1-1 연결 배선(CNL1_1)은 제1 반사 전극(REL1)과 일체로 제공될 수 있다. 제1-1 연결 배선(CNL1_1)은 컨택홀(미도시)을 통해 트랜지스터에 전기적으로 연결될 수 있다. 이로 인해, 트랜지스터에 제공된 신호가 제1-1 연결 배선(CNL1_1)을 통해 제1 반사 전극(REL1)으로 인가될 수 있다.
제2 반사 전극(REL2)은 제1 방향(DR1)을 따라 연장된 제2-1 연결 배선(CNL2_1)에 전기적으로 연결될 수 있다. 제2-1 연결 배선(CNL2_1)은 제2 반사 전극(REL2)과 일체로 제공될 수 있고, 제1 방향(DR1)을 따라 연장될 수 있다. 제2-1 연결 배선(CNL2_1)은 발광 장치가 액티브 매트릭스로 구동될 경우, 컨택 홀(미도시)을 통해 신호 배선에 전기적으로 연결될 수 있다. 이로 인해, 신호 배선의 전압이 제2-1 연결 배선(CNL2_1)을 통해 제2 반사 전극(REL2)으로 인가될 수 있다. 예를 들어, 제2 전원(VSS)이 신호 배선에 인가되는 경우, 제2 전원(VSS)이 제2-1 연결 배선(CNL2_1)을 통해 제2 반사 전극(REL2)으로 인가될 수 있다.
제1 및 제2 반사 전극(REL1, REL2), 제1-1 및 제2-1 연결 배선(CNL1_1, CNL2_1)은 도전성 재료로 이루어질 수 있다. 도전성 재료로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금과 같은 금속, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 등이 포함될 수 있다. 또한, 제1 및 제2 반사 전극(REL1, REL2), 제1-1 및 제2-1 연결 배선(CNL1_1, CNL2_1)은 단일막으로 형성될 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제1 및 제2 반사 전극(REL1, REL2), 제1-1 및 제2-1 연결 배선(CNL1_1, CNL2_1)은 금속들, 합금들, 도전성 산화물들, 도전성 고분자들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다. 여기서, 제1 및 제2 반사 전극(REL1, REL2), 제1-1 및 제2-1 연결 배선(CNL1_1, CNL2_1)의 재료는 상술한 재료들에 한정되는 것은 아니다. 예를 들어, 제1 및 제2 반사 전극(REL1, REL2), 제1-1 및 제2-1 연결 배선(CNL1_1, CNL2_1)은 발광 소자(LD)들 각각의 양단부(EP1, EP2)에서 출사되는 광을 화상이 표시되는 방향(일 예로, 정면 방향)으로 진행되도록 일정한 반사율을 갖는 도전성 재료로 이루어질 수 있다.
제1 반사 전극(REL1) 상에는 제1 반사 전극(REL1)과 발광 소자(LD)들 각각의 양단부(EP1, EP2) 중 어느 하나를 전기적 및/또는 물리적으로 안정되게 연결하는 제1 컨택 전극(CNE1)이 제공될 수 있다. 제1 컨택 전극(CNE1)은 발광 소자(LD)들 각각으로부터 출사되어 제1 반사 전극(REL1)에 의해 정면 방향으로 반사된 광이 손실 없이 전면 방향으로 진행될 수 있도록 투명 도전성 재료로 구성될 수 있다. 예를 들어, 투명 도전성 재료는 ITO, IZO, ITZO 등을 포함할 수 있다. 제1 컨택 전극(CNE1)의 재료는 상술한 재료들에 한정되는 것은 아니다.
제1 컨택 전극(CNE1)은 평면 상에서 볼 때 제1 반사 전극(REL1)을 커버하며 제1 반사 전극(REL1)에 중첩될 수 있다. 또한, 제1 컨택 전극(CNE1)은 각 발광 소자(LD)의 양 단부(EP1, EP2) 중 하나의 단부에 부분적으로 중첩될 수 있다.
제1 컨택 전극(CNE1) 상에는 제1 컨택 전극(CNE1)을 커버하는 제3 절연층(INS3)이 제공될 수 있다. 제3 절연층(INS3)은 제1 컨택 전극(CNE1)을 외부로 노출되지 않게 하여 제1 컨택 전극(CNE1)의 부식을 방지할 수 있다. 제3 절연층(INS3)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 제3 절연층(INS3)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 이루어질 수 있다. 제3 절연층(INS3)이 다중층으로 이루어진 경우, 제3 절연층(INS3)은 복수의 무기 절연막 또는 복수의 유기 절연막이 교번하여 적층된 구조를 가질 수 있다. 예를 들어, 제3 절연층(INS3)은 제1 무기 절연막, 유기 절연막, 및 제2 무기 절연막이 순차적으로 적층된 구조를 가질 수 있다.
제2 반사 전극(REL2) 상에는 제2 컨택 전극(CNE2)이 제공될 수 있다. 제2 컨택 전극(CNE2)은 평면 상에서 볼 때 제2 반사 전극(REL2)을 커버하며 제2 반사 전극(REL2)에 중첩될 수 있다. 또한, 제2 컨택 전극(CNE2)은 발광 소자(LD)의 제2 단부(EP2)에 중첩될 수 있다. 제2 컨택 전극(CNE2)은 제1 컨택 전극(CNE1)과 동일한 물질로 구성될 수 있으나, 이에 한정되는 것은 아니다.
제2 컨택 전극(CNE2) 상에는 제2 컨택 전극(CNE2)을 커버하는 제4 절연층(INS4)이 제공될 수 있다. 제4 절연층(INS4)은 제2 컨택 전극(CNE2)을 외부로 노출되지 않도록 하여 제2 컨택 전극(CNE2)의 부식을 방지할 수 있다. 제4 절연층(INS4)은 무기 절연막 또는 유기 절연막 중 어느 하나의 절연막으로 구성될 수 있다.
제4 절연층(INS4) 상에는 오버 코트층(OC)이 제공될 수 있다. 오버 코트층(OC)은 그 하부에 배치된 제1 및 제2 격벽(PW1, PW2), 제1 및 제2 반사 전극(REL1, REL2), 제1 및 제2 컨택 전극(CNE1, CNE2) 등에 의해 발생된 단차를 완화시키는 평탄화층일 수 있다. 또한, 오버 코트층(OC)은 발광 소자(LD)들로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다. 실시 예에 따라, 오버 코트층(OC)이 생략될 수 있다. 오버 코트층(OC)이 생략된 경우, 제4 절연층(INS4)이 발광 소자(LD)들로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층의 역할을 할 수 있다.
상술한 바와 같이, 발광 소자(LD)의 제1 단부(EP1)는 제1 반사 전극(REL1)에 연결되고, 제2 단부(EP2)는 제2 반사 전극(REL2)에 연결될 수 있다. 예를 들어, 발광 소자(LD)의 제1 도전성 반도체층(11)은 제1 반사 전극(REL1)에 연결되고, 발광 소자(LD)의 제2 도전성 반도체층(13)은 제2 반사 전극(REL2)의 일측에 연결될 수 있다. 이에 따라, 발광 소자(LD)의 제1 및 제2 도전성 반도체층(11, 13)은 제1 반사 전극(REL1)과 제2 반사 전극(REL2)을 통해 소정 전압을 인가받을 수 있다. 발광 소자(LD)의 양측 단부(EP1, EP2)에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다.
한편, 발광 장치의 각 발광 유닛(EMU)은 제1 캡핑층(CPL1) 및 제2 캡핑층(CPL2)을 더 포함할 수 있다.
제1 캡핑층(CPL1)은 제1 반사 전극(REL1) 상에 제공될 수 있다. 제1 캡핑층(CPL1)은 발광 장치의 제조 공정 시 발생하는 불량 등으로 인한 제1 반사 전극(REL1)의 손상을 방지하며, 제1 반사 전극(REL1)과 기판(SUB)의 접착력을 더욱 강화시킬 수 있다. 제1 캡핑층(CPL1)은 발광 소자(LD)들 각각에서 출사되어 제1 반사 전극(REL1)에 의해 정면 방향으로 반사된 광의 손실을 최소화하기 위해 IZO와 같은 투명한 도전성 재료로 이루어질 수 있다.
제1 캡핑층(CPL1)은 제1 방향(DR1)으로 연장된 제1-2 연결 배선(CNL1_2)에 연결될 수 있다. 제1-2 연결 배선(CNL1_2)은 제1 캡핑층(CPL1)과 일체로 제공되며, 제1 캡핑층(CPL1)과 동일한 물질을 포함할 수 있다. 제1-2 연결 배선(CNL1_2)은 제1-1 연결 배선(CNL1_1) 상에 제공되고, 평면 상에서 볼 때 제1-1 연결배선(CNL1_1)에 중첩될 수 있다. 제1-1 연결 배선(CNL1_1)과 제1-2 연결 배선(CNL1_2)은 발광 유닛(EMU) 내에서 제1 연결 배선(CNL1)을 구성할 수 있다.
제2 캡핑층(CPL2)은 제2 반사 전극(REL2) 상에 제공될 수 있다. 제2 캡핑층(CPL2)은 발광 장치의 제조 공정 시 발생하는 불량 등으로 인한 제2 반사 전극(REL2)의 손상을 방지하며, 제2 반사 전극(REL2)과 기판(SUB)의 접착력을 더욱 강화시킬 수 있다. 제2 캡핑층(CPL2)은 제1 캡핑층(CPL1)과 동일한 층에 제공되며 동일한 물질을 포함할 수 있다.
제2 캡핑층(CPL2)은 제1 방향(DR1)으로 연장된 제2-2 연결 배선(CNL2_2)에 연결될 수 있다. 제2-2 연결 배선(CNL2_2)은 제2 캡핑층(CPL2)과 일체로 제공되며, 제2 캡핑층(CPL2)과 동일한 물질을 포함할 수 있다. 제2-2 연결 배선(CNL2_2)은 제2-1 연결 배선(CNL2_1) 상에 제공되고, 평면 상에서 볼 때 제2-1 연결 배선(CNL2_1)에 중첩될 수 있다. 제2-1 연결 배선(CNL2_1)과 제2-2 연결 배선(CNL2_2)은 발광 유닛(EMU) 내에서 제2 연결 배선(CNL2)을 구성할 수 있다.
하기에서는, 도 2 및 도 3을 참조하여 본 발명의 일 실시 예에 따른 발광 장치의 구조에 대해 적층 순서에 따라 설명한다.
배리어층(BRL)이 제공된 기판(SUB) 상에 제1 및 제2 격벽(PW1, PW2)이 제공될 수 있다. 제1 및 제2 격벽(PW1, PW2)은 배리어층(BRL) 상에서 일정 간격 이격되어 배치될 수 있다.
제1 격벽(PW1) 상에 제1 반사 전극(REL1)이 제공되고, 제2 격벽(PW2) 상에 제2 반사 전극(REL2)이 제공될 수 있다. 제1 및 제2 반사 전극(REL1, REL2)은 대응하는 격벽 상의 동일 평면 상에 제공되어, 대응하는 격벽의 형상에 대응되는 형상을 가질 수 있다.
제1 반사 전극(REL1) 상에 제1 캡핑층 (CPL1)이 제공되고, 제2 반사 전극(REL2) 상에 제2 캡핑층(CPL2)이 제공될 수 있다.
기판(SUB) 상에 발광 소자(LD)들이 정렬될 수 있다. 발광 소자(LD)들은 제1 및 제2 반사 전극(REL1, REL2) 사이에 형성되는 전계를 통해 자가 정렬이 유도되어 제1 및 제2 반사 전극(REL1, REL2) 상에 제공될 수 있다. 발광 소자(LD)들이 정렬될 때, 발광 소자(LD)들의 일부는 제1 반사 전극(REL1) 또는 제2 반사 전극(REL2) 중 어느 하나에 올바르게 접촉되지 않을 수 있다. 또한, 발광 소자(LD)들 중 일부는 제1 도전성 반도체층(11)이 제1 반사 전극(REL1)에 연결되고 제2 도전성 반도체층(12)이 제2 반사 전극(REL2)에 연결되는 반면(제1 방향, 순방향), 나머지 일부는 제1 도전성 반도체층(11)이 제2 반사 전극(REL2)에 연결되고 제1 도전성 반도체층(12)이 제1 반사 전극(REL1)에 연결될 수 있다(제2 방향, 역방향). 이때, 발광 소자(LD)들의 일부와 나머지 일부는 제1 및 제2 반사 전극(REL1, REL2)에 대하여 상이한 연결 극성을 띌 수 있다.
발광 소자(LD)들 상에 발광 소자(LD)들의 상면 일부를 커버하는 제2 절연층(INS2)이 제공될 수 있다. 제2 절연층(INS2)은 무기 재료를 포함하는 무기 절연막 또는 유기 재료를 포함하는 유기 절연막일 수 있다.
제2 절연층(INS2)이 제공된 기판(SUB) 상에 제1 컨택 전극(CNE1)이 제공될 수 있다. 제1 컨택 전극(CNE1)은 제1 캡핑층(CPL1)을 커버하며 제1 캡핑층(CPL1)을 통해 제1 반사 전극(REL1)에 전기적으로 연결될 수 있다. 실시 예에 따라, 제1 캡핑층(CPL1)이 생략되는 경우, 제1 컨택 전극(CNE1)은 제1 반사 전극(REL1) 상에 직접 제공되어 제1 반사 전극(REL1)에 바로 연결될 수 있다.
제1 컨택 전극(CNE1)이 제공된 기판(SUB) 상에 제3 절연층(INS3)이 제공될 수 있다. 제3 절연층(INS3)은 제1 컨택 전극(CNE1) 및 제2 절연층(INS2)을 커버하도록 기판(SUB) 상에 제공될 수 있다.
제3 절연층(INS3)이 제공된 기판(SUB) 상에 제2 컨택 전극(CNE2)이 제공될 수 있다. 제2 컨택 전극(CNE2)은 제2 캡핑층(CPL2)을 커버하며 제2 캡핑층(CPL2)을 통해 제2 반사 전극(REL2)에 연결될 수 있다. 실시 예에 따라, 제2 캡핑층(CPL2)이 생략되는 경우, 제2 컨택 전극(CNE2)은 제2 반사 전극(REL2) 상에 직접 제공되어 제2 반사 전극(REL2)에 바로 연결될 수 있다.
제2 컨택 전극(CNE2)이 제공된 기판(SUB) 상에 제4 절연층(INS4)이 제공될 수 있다. 제4 절연층(INS4) 상에 오버 코트층(OC)이 제공될 수 있다.
도 4는 본 발명의 일 실시 예에 따른 화소를 나타내는 회로도이다. 특히, 도 4는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다. 이하의 실시 예들에서 화소는 서브 화소를 포함 또는 서브 화소에 대응되는 것으로 이해될 수 잇다.
도 4를 참조하면, 화소(PXL)는 데이터 신호에 대응하는 휘도의 빛을 생성하기 위한 발광 유닛(EMU), 센싱 트랜지스터(Ts), 제어 트랜지스터(T0) 및 상기 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 포함할 수 있다.
실시 예에 따라, 발광 유닛(EMU)은 화소 회로(PXC) 및 제2 전원(VSS)의 사이에 병렬로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 여기서, 발광 소자들(LD)은 화소 회로(PXC)를 경유하여 제 1전원(VDD)에 접속될 수 있다. 여기서, 발광 유닛(EMU)은 단일 발광 소자(LD)로 구성될 수도 있다.
상술한 바와 같이 발광 소자(LD)들이 정렬될 때, 발광 소자(LD)들 중 일부는 제1 도전성 반도체층(11)이 제1 반사 전극(REL1)에 연결되고 제2 도전성 반도체층(12)이 제2 반사 전극(REL2)에 연결되는 반면(제1 방향), 나머지 일부는 제1 도전성 반도체층(11)이 제2 반사 전극(REL2)에 연결되고 제1 도전성 반도체층(12)이 제1 반사 전극(REL1)에 연결될 수 있다(제2 방향). 그에 따라, 발광 유닛(EMU)은 도 4에 도시된 바와 같이, 제1 방향으로 정렬된 적어도 하나의 발광 소자(LD) 및 제2 방향으로 정렬된 적어도 하나의 발광 소자(LD)로 구성될 수 있다.
제1 및 제2 전원들(VDD, VSS)은 발광 소자들(LD)이 발광할 수 있도록 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 고전위 전원으로 설정되고, 제2 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 전원들(VDD, VSS)의 전위 차는 적어도 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
각각의 발광 유닛(EMU)은 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 본 발명에서 화소 회로(PXC) 공지된 다양한 형태로 구성될 수 있다. 몇 가지 실시 예에 따른 화소 회로(PXC)가 도 11에 도시된다. 화소 회로(PXC)의 다양한 실시 예에 대한 구체적인 구성은 하기에서 도 11을 참조하여 설명한다.
센싱 트랜지스터(Ts)는 발광 유닛(EMU)과 화소 회로(PXC)의 공통 노드인 제1 노드(N1)와 j번째 데이터선(Dj) 사이에 연결된다. 센싱 트랜지스터(Ts)는 후술되는 제어 트랜지스터(T0)에 의해 턴-온되어 발광 유닛(EMU)과 데이터선(Dj)을 전기적으로 연결할 수 있다. 센싱 트랜지스터(Ts)가 턴-온되면, 데이터선(Dj)을 통해 공급되는 전류가 센싱 트랜지스터(Ts)를 경유하여 발광 유닛(EMU)으로 흐른다.
제어 트랜지스터(T0)는 i번째 주사선(Si)과 센싱 트랜지스터(Ts)의 게이트 전극 사이에 연결될 수 있다. 제어 트랜지스터(T0)는 외부로부터 인에이블 신호(Enable)가 공급되는 동안 턴-온되어 i번째 주사선(Si)과 센싱 트랜지스터(Ts)를 전기적으로 연결할 수 있다. 제어 트랜지스터(T0)가 턴-온되는 동안, 센싱 트랜지스터(Ts)는 i번째 주사선(Si)을 통해 공급되는 주사 신호에 의해 턴-온될 수 있다.
본 발명의 다양한 실시 예에서, 제1 노드(N1)의 전압이 제2 전원(VSS)보다 고전위로 설정될 때, 발광 소자들(LD) 중 제1 방향으로 정렬된 적어도 하나의 발광 소자(LD)에 의해 전류가 도통될 수 있다. 반대로, 제1 노드(N1)의 전압이 제2 전원보다 저전위로 설정될 때, 발광 소자들(LD) 중 제2 방향으로 정렬된 적어도 하나의 발광 소자(LD)에 의해 전류가 도통될 수 있다. 이때 전류가 도통되는 특정 방향의 발광 소자(LD) 개수에 따라, 전체 발광 유닛(EMU)을 경유하는 전류의 크기가 결정될 수 있다. 결과적으로, 발광 유닛(EMU)을 경유하는 전류의 크기 및 방향은, 발광 소자들(LD)의 정렬 상태(연결 상태)에 따라 결정된다.
즉, 센싱 트랜지스터(Ts)가 턴-온될 때 제1 노드(N1)의 전압에 대응하여 데이터선(Dj)으로부터 발광 유닛(EMU)을 경유하여 제2 전원(VSS)으로 전류가 흐르거나, 제2 전원(VSS)으로부터 발광 유닛(EMU)을 경유하여 데이터선(Dj)으로 전류가 흐른다. 따라서, 제1 노드(N1)의 전압에 대응한 전류의 방향 및 이때 흐르는 전류(Id)를 측정하면 발광 유닛(EMU)을 구성하는 발광 소자들(LD)의 정렬 상태를 판단할 수 있게 된다.
본 발명에 따른 표시 장치(10)는 상기와 같이 데이터선(Dj)으로 흐르는 전류(Id)를 측정하기 위해 데이터선(Dj)에 연결되는 센싱부(140)를 포함하도록 구성된다. 이하에서는, 이러한 표시 장치(10)의 구체적인 구성을 설명한다.
도 5는 본 발명의 일 실시 예에 따른 표시 장치의 평면도로, 특히 도 4에 도시된 화소들(PXL)을 포함하는 표시 장치의 평면도이고, 도 6은 본 발명의 일 실시 예에 따른 센싱부를 구체적으로 도시한 회로도이다. 또한, 도 7a 및 도 7b는 본 발명에 따른 표시 장치의 구동 실시 예를 나타낸 도면이고, 도 8은 본 발명에 따른 표시 장치의 구동에 따른 타이밍도를 나타낸 도면이며, 도 9는 발광 유닛의 특성에 따른 센싱 트랜지스터의 Vgs 곡선을 나타낸 그래프이다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 표시 장치(10)는 화소(PXL), 센싱부(140), 및 제어부(160)를 포함할 수 있다.
화소(PXL)는 도 4에 도시된 화소(PXL)로써, 그 구체적인 구성은 도 4에서 설명한 바와 같다. 도 5에는 설명의 편의를 위해 하나의 화소(PXL)만이 도시되지만, 표시 장치(10)의 표시 패널은 복수의 화소들(PXL)을 포함할 수 있다.
제어부(160)는 화소들(PXL) 각각에 마련되는 제어 트랜지스터(T0) 및 센싱 트랜지스터(Ts)의 턴-온 또는 턴-오프를 제어할 수 있다. 도 8을 참조하면, 제어부(160)는 제어 트랜지스터(T0)로 인에이블 신호(Enable)를 공급하여 제어 트랜지스터(T0)를 턴-온으로 제어하고, 그에 따라 센싱 트랜지스터(Ts)가 턴-온되게 한다. 이러한 인에이블 신호(Enable)는 본 발명에 따른 표시 장치(10)가 제품화되어 화소 회로(PXC)에 의해 구동되기 이전에 적어도 한 번 공급될 수 있다.
도 8을 참조하면, 제어 트랜지스터(T0)로 인에이블 신호(Enable)를 공급하는 동안, 제어부(160)는 주사 구동부(110)로 주사 구동부 제어 신호(SCS)를 공급할 수 있다. 주사 구동부(110)는 제어부(160)로부터의 주사 구동부 제어 신호(SCS)에 대응하여 주사선(Si)으로 주사 신호들을 공급할 수 있다. 도 4에서는 설명의 편의를 위해 i번째 주사선(Si)이 대표로써 도시되지만, 표시 장치(10)는 복수의 화소들(PXL) 각각에 연결되는 복수의 주사선들(S1-Sn)을 포함하여 구성될 수 있다.
도 8을 참조하면, 주사 구동부(110)는 복수의 주사선들(S1-Sn)로 주사 신호들을 공급할 수 있다. 주사선들(S1-Sn)로 주사 신호들이 공급되면 화소들(PXL)이 수평라인 단위로 선택될 수 있다. 이때, 주사 신호는 상기 주사 신호를 공급받는 트랜지스터가 턴-온될 수 있는 전압 레벨(게이트 온 전압)을 가질 수 있다.
도 8을 참조하면, 제어 트랜지스터(T0)로 인에이블 신호(Enable)를 공급하는 동안, 제어부(160)는 센싱부(140)로 기설정된 전압 레벨을 갖는 구동 전원(Vpower) 및 센싱 전원(Vtest)을 공급할 수 있다.
한편, 제어 트랜지스터(T0)로 인에이블 신호(Enable)를 공급하는 동안, 제어부(160)는 화소 회로(PXL)가 디스에이블되도록 제어 신호(예를 들어, 데이터 구동부 제어 신호, 발광 구동부 제어 신호 등)를 생성하지 않을 수 있다. 그에 따라, 화소 회로(PXL)로부터 화소(PXL)로 구동 신호(예를 들어, 데이터 신호, 발광 제어 신호 등)가 공급되지 않는다. 한편, 필요에 따라서, 제어부는 발광 제어신호를 공급하여 화소들로부터 발광 유닛(EMU)으로 전류가 흐르지 않도록 제어할 수 있다.
센싱부(140)는 데이터선들(D1-Dm)을 통해 각각의 화소들(PXL)과 연결된다. 인에이블 신호(Enable) 및 주사 신호에 의해 센싱부(140)는 화소들(PXL) 각각에 마련되는 센싱 트랜지스터(Ts)가 턴-온될 때, 센싱부(140)는 제어부(160)로부터 구동 전원(Vpower) 및 센싱 전원(Vtest)을 수신할 수 있다. 센싱부(140)는 수신된 구동 전원(Vpower) 및 센싱 전원(Vtest)에 응답하여, 센싱 트랜지스터(Ts)에 대한 전류 센싱을 수행할 수 있다. 보다 구체적으로, 센싱부(140)는 수신된 구동 전원(Vpower) 및 센싱 전원(Vtest)에 응답하여, 발광 유닛(EMU)으로 흐르는 전류(Id)를 센싱할 수 있다.
센싱부(140)는 측정된 전류값을 제어부(160)에 전달할 수 있다. 센싱부(140)를 통하여 측정된 전류값은 화소들(PXL) 각각에 정렬된 발광 소자들(LD)의 개수 및/또는 정렬 방향 등을 감지하기 위해 제공될 수 있다.
이를 위하여, 센싱부(140)는 도 6에 도시된 바와 같이 센싱 회로를 포함하여 구성될 수 있다. 도 6에서는 설명의 편의를 위해 j번째 데이터선(Dj)에 연결된 하나의 센싱 회로만이 도시되나, 센싱부(140)는 복수의 데이터선들(D1-Dm) 각각에 연결되는 복수의 센싱 회로들을 포함하여 구성될 수 있다.
도 6을 참조하면, 센싱부(140)는 제어 유닛(141), 증폭기(amp) 및 가변 저항(Rd)을 포함하여 구성될 수 있다.
증폭기(amp)는 반전 증폭기로써, 입력 저항(R1)과 피드백 저항(R2)을 가질 수 있다. 증폭기(amp)의 입력 단자(Vin)는 데이터선(Dj)을 경유하여 센싱 트랜지스터(Ts)에 연결될 수 있다. 증폭기(amp)의 비반전 입력 단자(V+)는 제어부(160)와 연결되어, 제어부(160)로부터 센싱 전원(Vtest)을 공급받을 수 있다. 이러한 실시 예에서, 증폭기(amp)의 출력 단자에서의 전압(Vout)은 다음의 수학식 1과 같다.
Figure 112018086374236-pat00001
가변 저항(Rd)은 제어부(160)와 증폭기(amp)의 입력 단자(Vin) 사이에 연결될 수 있다. 일 실시 예에서, 가변 저항(Rd)은 디지털 가변 저항으로 구성될 수 있다. 제어부(160)를 통하여 구동 전원(Vpower)이 공급될 때, 가변 저항(Rd)은 증폭기(amp) 입력 단자(Vin)에서의 전압이 센싱 전원(Vtest)의 전압과 동일한 값을 갖도록 제어 유닛(141)에 의해 제어된다.
입력 단자(Vin)에서의 전압이 센싱 전원(Vtest)의 전압과 동일한 값을 가질 때, 수학식 1에 의해 증폭기(amp)의 출력 단자에서의 전압은 센싱 전원(Vtest)과 동일한 값을 갖는다. 따라서, 제어 유닛(141)은 증폭기(amp)의 출력 단자에서의 전압이 제어부(160)로부터 공급되는 센싱 전원(Vtest)과 동일한 값이 되도록 가변 저항(Rd)을 제어할 수 있다.
가변 저항(Rd)의 저항값이 입력 단자(Vin)에서의 전압이 센싱 전원(Vtest)의 전압과 동일한 값을 가질 때 발광 유닛(EMU)을 흐르는 전류(Id)는 하기의 수학식 2에 의해 결정된다.
Figure 112018086374236-pat00002
즉, 가변 저항(Rd)의 값이 결정되는 경우 수학식 2에 의하여 발광 유닛(EMU)으로 흐르는 전류량을 알 수 있다.
본 발명의 다양한 실시 예에서, 센싱 전원(Vtest)은 제2 전원(VSS) 보다 높게 설정되고, 구동 전원(Vpower)은 센싱 전원(Vtest)보다 높게 설정될 수 있다. 이러한 실시 예에서, 전류(Id)는 도 7a에 도시된 바와 같이 데이터선(Dj)으로부터 센싱 트랜지스터(Id)를 경유하여 발광 유닛(EMU)으로 흐른다. 이러한 전류(Id)는 발광 유닛(EMU)을 구성하는 발광 소자들(LD) 중 제1 방향으로 연결된 적어도 하나의 발광 소자(LD)에 의해 도통될 수 있다.
본 발명의 다른 실시 예에서, 센싱 전원(Vtest)은 제2 전원(VSS)보다 낮게 설정되고, 구동 전원(Vpower)은 센싱 전원(Vtest)보다 낮게 설정될 수 있다. 이러한 실시 예에서, 전류(Id)는 도 7b에 도시된 바와 같이 제2 전원(VSS)으로부터 발광 유닛(EMU) 및 센싱 트랜지스터(Id)를 경유하여 데이터선(Dj)으로 흐른다. 이러한 전류(Id)는 발광 유닛(EMU)을 구성하는 발광 소자들(LD) 중 제2 방향으로 연결된 적어도 하나의 발광 소자(LD)에 의해 도통될 수 있다.
또한, 전류(Id)의 크기는, 도 9에 도시된 바와 같이 제1 방향 또는 제2 방향으로 연결된 적어도 하나의 발광 소자(LD)의 개수(N)에 대응될 수 있다. 일 예로, 특정 방향으로 연결된 발광 소자(LD)의 개수(N)가 많을수록, 센싱 트랜지스터(Ts)를 경유하는 전류(Id)는 크고, 해당 방향으로 연결된 발광 소자(LD)의 개수(N)가 적을수록, 센싱 트랜지스터(Ts)를 경유하는 전류(Id)는 작다.
제어부(140)는 상기한 특성에 기초하여 센싱부(140)에 의해 센싱된 전류값에 대응하여 발광 소자들(LD)의 정렬 상태를 판단할 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 표시 장치의 평면도이다.
도 10을 참조하면, 본 발명의 다른 실시 예에 따른 표시 장치(10')는 도 5의 실시 예와 비교하여 데이터 구동부(120) 및 발광 구동부(130)를 더 포함할 수 있다. 도 5에서와 동일한 구성 요소에 대한 설명은 도 5에서 설명한 바와 동일하므로 이하에서 구체적인 설명은 생략한다.
도 10의 실시 예에서, 화소들(PXL)은 주사선들(S1-Sn), 데이터선들(D1-Dm) 및 발광 제어선들(E1-En)과 연결될 수 있다. 또한, 화소들(PXL)은 제1 전원(VDD), 제2 전원(VSS) 및 초기화 전원(Vint)과 연결될 수 있다. 화소들(PXL)은 주사선들(S1-Sn)로부터 주사 신호들을 공급받고, 상기 주사 신호들과 동기된 데이터 신호들을 데이터선들(D1-Dm)로부터 공급받을 수 있다. 데이터 신호를 공급받은 화소들(PXL)은 제1 전원(VDD)으로부터 발광 유닛(EMU)를 경유하여 제2 전원(VSS)으로 흐르는 전류량을 제어할 수 있으며, 이때 발광 유닛(EMU)을 구성하는 발광 소자들(LD)은 상기 전류량에 대응하는 휘도의 빛을 생성할 수 있다.
데이터 구동부(120)는 데이터 구동부 제어 신호(DCS)에 대응하여 데이터선들(D1-Dm)로 데이터 신호들을 공급할 수 있다. 데이터선들(D1-Dm)로 공급된 데이터 신호들은 각 주사 신호에 의하여 선택된 화소들(PXL)로 공급될 수 있다. 이를 위하여, 데이터 구동부(120)는 주사 신호들과 동기하여 데이터선들(D1-Dm)로 데이터 신호들을 공급할 수 있다.
발광 구동부(130)는 제어부(160)로부터의 발광 구동부 제어 신호(ECS)에 대응하여 발광 제어선들(E1-En)로 발광 제어 신호들을 공급할 수 있다. 이때, 발광 제어 신호는 상기 발광 제어 신호를 공급받는 트랜지스터가 턴-오프될 수 있는 전압 레벨을 가질 수 있다.
제어부(160)는 외부로부터 공급되는 제어 신호들에 대응하여 데이터 구동부 제어 신호(DCS) 및 주사 구동부 제어 신호(SCS) 및 발광 구동부 제어 신호(ECS)를 생성할 수 있다. 이때, 주사 구동부 제어 신호(SCS)는 주사 구동부(110)로 공급되고, 데이터 구동부 제어 신호(DCS)는 데이터 구동부(120)로 공급되며, 발광 구동부 제어 신호(ECS)는 발광 구동부(130)로 공급될 수 있다.
또한, 제어부(160)는 외부에서 입력되는 영상 데이터를 데이터 구동부(120)의 사양에 맞는 영상 데이터(Data)로 변환하여, 데이터 구동부(120)로 공급할 수 있다. 주사 구동부 제어 신호(SCS)는 주사 스타트 펄스 및 클럭 신호들을 포함할 수 있다. 주사 스타트 펄스는 주사 신호들의 공급 타이밍을 제어하며, 클럭신호들은 주사 스타트 펄스를 쉬프트시키기 위하여 사용될 수 있다. 발광 구동부 제어 신호(ECS)는 발광 스타트 펄스 및 클럭 신호들을 포함할 수 있다. 발광 스타트 펄스는 발광 제어 신호의 공급 타이밍을 제어하며, 클럭 신호들은 발광 스타트 펄스를 쉬프트시키기 위하여 사용될 수 있다.
데이터 구동부 제어 신호(DCS)는 소스 스타트 펄스, 소스 출력 인에이블 신호, 소스 샘플링 클럭 등이 포함할 수 있다. 소스 스타트 펄스는 데이터 구동부(120)의 데이터 샘플링 시작 시점을 제어할 수 있다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(120)의 샘플링 동작을 제어할 수 있다. 소스 출력 인에이블 신호는 데이터 구동부(120)의 출력 타이밍을 제어할 수 있다.
한편, 도 10에서는 각각 n개의 주사선들(S1-Sn) 및 n개의 발광 제어선들(E1-En)이 도시되었지만, 이에 제한되지는 않는다. 일례로, 구동의 안정성을 위하여 더미 주사선들 및/또는 더미 발광 제어선들이 추가로 형성될 수 있다. 또한, 도 1에서는 주사 구동부(110), 데이터 구동부(120), 발광 구동부(130), 센싱부(140) 및 제어부(160)를 개별적으로 도시하였으나, 상기 구성 요소들 중 적어도 일부는 필요에 따라 통합될 수 있다.
주사 구동부(110), 데이터 구동부(120), 발광 구동부(130), 센싱부(140) 및 제어부(160)는 칩 온 글래스(Chip On Glass), 칩 온 플라스틱(Chip On Plastic), 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip On Film) 등과 같은 다양한 방식에 의하여 설치될 수 있다.
도 11은 화소 회로의 일 실시 예를 나타낸 회로도이다.
도 11을 참조하면, 화소 회로(PXC)는, j번째 데이터선(Dj), i-1번째 주사선(Si-1), i번째 주사선(Si), 및 i번째 발광 제어선(Si+1)에 연결될 수 있다. 이러한 화소 회로(PXC)는 제1 내지 제6 트랜지스터(T1-T6) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 소스 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(VDD)에 연결되고, 드레인 전극은 제6 트랜지스터(T6)를 경유하여 제1 노드(N1)에 연결된다. 이와 같은 제1 트랜지스터(T1)는 자신의 게이트 전극인 제2 노드(N2)의 전압에 대응하여 제1 전원(VDD)으로부터 발광 유닛(EMU)을 경유하여 제2 전원(VSS)으로 흐르는 전류량을 제어한다.
제2 트랜지스터(T2; 스위칭 트랜지스터)는 j번째 데이터선(Dj)과 제1 트랜지스터(T1)의 소스 전극 사이에 연결된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 i번째 주사선(Si)에 연결된다. 주사선(Si)은 주사 구동부(110)의 출력 단자(331)에 연결된다. 이와 같은 제2 트랜지스터(T2)는 i번째 주사선(Si)으로 주사 신호가 공급될 때 턴-온되어 j번째 데이터선(Dj)과 제1 트랜지스터(T1)의 소스 전극을 전기적으로 연결시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 드레인 전극과 제2 노드(N2) 사이에 연결된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 i번째 주사선(Si)에 연결된다. 이와 같은 제3 트랜지스터(T3)는 i번째 주사선(Si)으로 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 드레인 전극과 제1 노드(N1)를 전기적으로 연결시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 연결된다.
제4 트랜지스터(T4)는 제2 노드(N2)와 초기화 전원(Vint) 사이에 연결된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 주사선(Si-1)에 연결된다. 이와 같은 제4 트랜지스터(T4)는 i-1번째 주사선(Si-1)으로 주사 신호가 공급될 때 턴-온되어 제2 노드(N2)로 초기화 전원(Vint)의 전압을 공급한다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정된다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1)의 소스 전극 사이에 연결된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어선(Ei)에 연결된다. 발광 제어선(Ei)은 발광 구동부(130)의 출력 단자(221)에 연결된다. 이와 같은 제5 트랜지스터(T5)는 i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 드레인 전극과 제1 노드(N1) 사이에 연결된다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 i번째 발광 제어선(Ei)에 연결된다. 이와 같은 제6 트랜지스터(T6)는 i번째 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
스토리지 커패시터(Cst)는 제1 전원(VDD)과 제2 노드(N2) 사이에 연결된다. 이와 같은 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
도 12는 발광 구동부의 일 실시 예를 나타낸 회로도이다.
도 12를 참조하면, 발광 구동부(130)는 입력부(210), 출력부(220), 제1 신호 처리부(230), 제2 신호 처리부(240) 및 제3 신호 처리부(250)를 구비한다.
출력부(220)는 제1 노드(N1) 및 제2 노드(N2)의 전압에 대응하여 제1 전원(VDD) 또는 제2 전원(VSS)의 전압을 출력 단자(221)로 공급한다. 이를 위하여, 출력부(220)는 제10 트랜지스터(M10) 및 제11 트랜지스터(M11)를 구비한다.
제10 트랜지스터(M10)는 제1 전원(VDD)과 출력 단자(221) 사이에 연결된다. 그리고, 제10 트랜지스터(M10)의 게이트 전극은 제1 노드(N1)에 연결된다. 이와 같은 제10 트랜지스터(M10)는 제1 노드(N1)의 전압에 대응하여 턴-온 또는 턴-오프된다. 여기서, 제10 트랜지스터(M10)가 턴-온 될 때 출력 단자(221)로 공급되는 제1 전원(VDD)의 전압이 발광 제어선(Ei)의 발광 제어 신호로 이용된다.
제11 트랜지스터(M11)는 출력 단자(221)와 제2 전원(VSS) 사이에 연결된다. 그리고, 제11 트랜지스터(M11)의 게이트 전극은 제2 노드(N2)에 연결된다. 이와 같은 제11 트랜지스터(M11)는 제2 노드(N2)의 전압에 대응하여 턴-온 또는 턴-오프된다.
입력부(210)는 제1 입력 단자(211) 및 제2 입력 단자(212)로 공급되는 신호에 대응하여 제3 노드(N3) 및 제4 노드(N4)의 전압을 제어한다. 이를 위하여, 입력부(210)는 제7 트랜지스터(M7) 내지 제9 트랜지스터(M9)를 구비한다.
제7 트랜지스터(M7)는 제1 입력 단자(211)와 제4 노드(N4) 사이에 연결된다. 그리고, 제7 트랜지스터(M7)의 게이트 전극은 제2 입력 단자(212)에 연결된다. 이와 같은 제7 트랜지스터(M7)는 제2 입력 단자(212)로 제1 클럭 신호(CLK1)가 공급될 때 턴-온되어 제1 입력 단자(211)와 제4 노드(N4)를 전기적으로 연결시킨다.
제8 트랜지스터(M8)는 제3 노드(N3)와 제2 입력 단자(212) 사이에 연결된다. 그리고, 제8 트랜지스터(M8)의 게이트 전극은 제4 노드(N4)에 연결된다. 이와 같은 제8 트랜지스터(M8)는 제4 노드(N4)의 전압에 대응하여 턴-온 또는 턴-오프된다.
제9 트랜지스터(M9)는 제3 노드(N3)와 제2 전원(VSS) 사이에 연결된다. 그리고, 제9 트랜지스터(M9)의 게이트 전극은 제2 입력 단자(212)에 연결된다. 이와 같은 제9 트랜지스터(M9)는 제2 입력 단자(212)로 제1 클럭 신호(CLK1)가 공급될 때 턴-온되어 제3 노드(N3)로 제2 전원(VSS)의 전압을 공급한다.
제1 신호 처리부(230)는 제2 노드(N2)의 전압에 대응하여 제1 노드(N1)의 전압을 제어한다. 이를 위하여, 제1 신호 처리부(230)는 제12 트랜지스터(M12) 및 제3 커패시터(C3)를 구비한다.
제12 트랜지스터(M12)는 제1 전원(VDD)과 제1 노드(N1) 사이에 연결된다. 그리고, 제12 트랜지스터(M12)의 게이트 전극은 제2 노드(N2)에 연결된다. 이와 같은 제12 트랜지스터(M12)는 제2 노드(N2)의 전압에 대응하여 턴-온 또는 턴-오프된다.
제3 커패시터(C3)는 제1 전원(VDD)과 제1 노드(N1) 사이에 연결된다. 이와 같은 제3 커패시터(C3)는 제1 노드(N1)에 인가되는 전압을 충전한다. 또한, 제3 커패시터(C3)는 제1 노드(N1)의 전압을 안정적으로 유지한다.
제2 신호 처리부(240)는 제5 노드(N5)에 연결되며, 제3 입력 단자(213)로 공급되는 신호에 대응하여 제1 노드(N1)의 전압을 제어한다. 이를 위하여, 제2 신호 처리부(240)는 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제1 커패시터(C1) 및 제2 커패시터(C2)를 구비한다.
제1 커패시터(C1)는 제2 노드(N2)와 제3 입력 단자(213) 사이에 연결된다. 이와 같은 제1 커패시터(C1)는 제2 노드(N2)에 인가되는 전압을 충전한다. 또한 제1 커패시터(C1)는 제3 입력 단자(213)로 공급되는 제2 클럭 신호(CLK2)에 대응하여 제2 노드(N2)의 전압을 제어한다.
제2 커패시터(C2)의 제1 단자는 제5 노드(N5)에 연결되고, 제2 단자는 제5 트랜지스터(M5)에 연결된다.
제5 트랜지스터(M5)는 제2 커패시터(C2)의 제2 단자와 제1 노드(N1) 사이에 연결된다. 그리고, 제5 트랜지스터(M5)의 게이트 전극은 제3 입력단자(213)에 연결된다. 이와 같은 제5 트랜지스터(M5)는 제3 입력 단자(213)로 제2 클럭 신호(CLK2)가 공급될 때 턴-온되어 제2 커패시터(C2)의 제2 단자와 제1 노드(N1)를 전기적으로 연결시킨다.
제6 트랜지스터(M6)는 제2 커패시터(C2)의 제2 단자와 제3 입력 단자(213) 사이에 연결된다. 그리고, 제6 트랜지스터(M6)의 게이트 전극은 제5 노드(N5)에 연결된다. 이와 같은 제6 트랜지스터(M6)는 제5 노드(N5)의 전압에 대응하여 턴-온 또는 턴-오프된다.
제3 신호 처리부(250)는 제3 노드(N3)의 전압 및 제3 입력 단자(213)로 공급되는 신호에 대응하여 제4 노드(N4)의 전압을 제어한다. 이를 위하여, 제3 신호 처리부(250)는 제13 트랜지스터(M13) 및 제14 트랜지스터(M14)를 구비한다.
제13 트랜지스터(M13) 및 제14 트랜지스터(M14)는 제1 전원(VDD)과 제4 노드(N4) 사이에 직렬로 연결된다. 그리고, 제13 트랜지스터(M13)의 게이트 전극은 제3 노드(N3)에 연결된다. 이와 같은 제13 트랜지스터(M13)는 제3 노드(N3)의 전압에 대응하여 턴-온 또는 턴-오프된다.
또한, 제14 트랜지스터(M14)의 게이트 전극은 제3 입력 단자(213)에 연결된다. 이와 같은 제14 트랜지스터(M14)는 제3 입력 단자(213)로 제2 클럭 신호(CLK2)가 공급될 때 턴-온된다.
도 12에 도시된 실시 예는 발광 구동부(130)의 일 실시 예로써, 본 발명의 발광 구동부(130)는 상술한 구조에 한정되지 않는다. 예를 들어, 발광 구동부(130)는 신호 처리부들 사이에 마련되는 안정화부 등을 더 포함하도록 구성될 수 있다.
도 13은 주사 구동부의 일 실시 예를 나타낸 회로도이다.
도 13을 참조하면, 주사 구동부(110)는 제1 구동부(310), 제2 구동부(320) 및 출력부(330)를 구비한다.
출력부(330)는 제1 노드(N1) 및 제2 노드(N2)에 인가되는 전압에 대응하여 출력 단자(331)로 공급되는 전압을 제어한다. 이를 위하여, 출력부(330)는 제4 트랜지스터(M4), 제5 트랜지스터(M5), 제1 커패시터(C1) 및 제2 커패시터(C2)를 구비한다.
제4 트랜지스터(M4)는 제1 전원(VDD)과 출력 단자(331) 사이에 위치되며, 게이트 전극이 제1 노드(N1)에 연결된다. 이와 같은 제4 트랜지스터(M4)는 제1 노드(N1)에 인가되는 전압에 대응하여 제1 전원(VDD)과 출력 단자(331)의 연결을 제어한다. 여기서, 제1 전원(VDD)은 게이트 오프 전압, 예를 들면 하이레벨의 전압으로 설정된다.
제5 트랜지스터(M5)는 출력 단자(331)와 제3 입력단자(313) 사이에 위치되며, 게이트 전극이 제2 노드(N2)에 연결된다. 이와 같은 제5 트랜지스터(M5)는 제2 노드(N2)에 인가되는 전압에 대응하여 출력 단자(331)와 제3 입력 단자(313)의 연결을 제어한다.
제1 커패시터(C1)는 제2 노드(N2)와 출력 단자(331) 사이에 연결된다. 이와 같은 제1 커패시터(C1)는 제5 트랜지스터(M5)의 턴-온 및 턴-오프에 대응하는 전압을 충전한다.
제2 커패시터(C2)는 제1 노드(N1)와 제1 전원(VDD) 사이에 연결된다. 이와 같은 제2 커패시터(C2)는 제1 노드(N1)에 인가되는 전압을 충전한다.
제1 구동부(310)는 제1 입력단자(311) 내지 제3 입력단자(313)로 공급되는 신호들에 대응하여 제2 노드(N2)의 전압을 제어한다. 이를 위하여, 제1 구동부(310)는 제1 트랜지스터(M1) 내지 제3 트랜지스터(M3)를 구비한다.
제1 트랜지스터(M1)는 제1 입력 단자(311)와 제2 노드(N2) 사이에 위치되며, 게이트 전극이 제2 입력 단자(312)에 연결된다. 이와 같은 제1 트랜지스터(M1)는 제2 입력 단자(312)로 공급되는 전압에 대응하여 제1 입력 단자(311)와 제2 노드(N2)의 연결을 제어한다.
제2 트랜지스터(M2) 및 제3 트랜지스터(M3)는 제2 노드(N2)와 제1 전원(VDD) 사이에 직렬로 연결된다. 실제로, 제2 트랜지스터(M2)는 제3 트랜지스터(M3)와 제2 노드(N2) 사이에 위치되며, 게이트 전극이 제3 입력 단자(313)에 연결된다. 이와 같은 제2 트랜지스터(M2)는 제3 입력 단자(313)로 공급되는 전압에 대응하여 제3 트랜지스터(M3)와 제2 노드(N2)의 연결을 제어한다.
제3 트랜지스터(M3)는 제2 트랜지스터(M2)와 제1 전원(VDD) 사이에 위치되며, 게이트 전극이 제1 노드(N1)에 연결된다. 이와 같은 제3 트랜지스터(M3)는 제1 노드(N1)의 전압에 대응하여 제2 트랜지스터(M2)와 제1 전원(VDD)의 연결을 제어한다.
제2 구동부(320)는 제2 입력 단자(312) 및 제2 노드(N2)의 전압에 대응하여 제1 노드(N1)의 전압을 제어한다. 이를 위하여, 제2 구동부(320)는 제6 트랜지스터(M6) 및 제7 트랜지스터(M7)를 구비한다.
제6 트랜지스터(M6)는 제1 노드(N1)와 제2 입력 단자(312) 사이에 위치되며, 게이트 전극이 제2 노드(N2)에 연결된다. 이와 같은 제6 트랜지스터(M6)는 제2 노드(N2)의 전압에 대응하여 제1 노드(N1)와 제2 입력 단자(312)의 연결을 제어한다.
제7 트랜지스터(M7)는 제1 노드(N1)와 제2 전원(VSS) 사이에 위치되며, 게이트 전극이 제2 입력 단자(312)에 연결된다. 이와 같은 제7 트랜지스터(M7)는 제2 입력 단자(312)의 전압에 대응하여 제1 노드(N1)와 제2 전원(VSS)의 연결을 제어한다. 여기서, 제2 전원(VSS)은 게이트 온 전압, 예를 들면 로우레벨의 전압으로 설정된다.
도 13에 도시된 실시 예는 주사 구동부(110)의 일 실시 예로써, 본 발명의 주사 구동부(110)는 상술한 구조에 한정되지 않으며, 주사 구동부(110)로써, 또는 주사 구동부(110)를 대신하여 임의의 쉬프트 레지스터가 이용될 수 있다.
도 14는 도 10의 표시 장치를 보다 구체적으로 나타낸 회로도이다. 도 14는 도 10의 표시 장치(10')에 있어서 표시 패널을 구성하는 복수의 화소(PXL1-PXL4)들(또는 복수의 서브 화소들)과 주사 구동부(110) 및 발광 구동부(130) 간의 연결 관계를 구체적으로 도시한다.
도 14를 참조하면, 화소들(PXL1-PXL4)은 주사선들(S1-Sn), 데이터선들(D1-Dm) 및 발광 제어선들(E1-En)과 연결될 수 있다. 또한, 화소들(PXL1-PXL4)은 제1 전원(VDD), 제2 전원(VSS) 및 초기화 전원(Vint)과 연결될 수 있다. 화소들(PXL1-PXL4)은 주사선들(S1-Sn)로부터 주사 신호들을 공급받고, 상기 주사 신호들과 동기된 데이터 신호들을 데이터선들(D1-Dm)로부터 공급받을 수 있다. 데이터 신호를 공급받은 화소들(PXL1-PXL4)은 제1 전원(VDD)으로부터 발광 유닛(EMU)를 경유하여 제2 전원(VSS)으로 흐르는 전류량을 제어할 수 있으며, 이때 발광 유닛(EMU)을 구성하는 발광 소자들(LD)은 상기 전류량에 대응하는 휘도의 빛을 생성할 수 있다.
화소들(PXL1-PXL4) 각각은 도 4에 도시된 화소(PXL)로써, 그 구체적인 구성은 도 4에서 설명한 바와 같다.
주사 구동부(110)는 복수의 주사선들(S1-Sn) 각각에 연결되는 복수 개의 주사 구동 스테이지(110-1, 110-2, ..., 110-n)를 포함할 수 있다. 주사 구동부(110)는 각각의 주사 구동 스테이지(110-1, 110-2, ..., 110-n)를 통하여 복수의 주사선들(S1-Sn)로 주사 신호들을 공급할 수 있다. 주사선들(S1-Sn)로 주사 신호들이 공급되면 화소들(PXL1-PXL4)이 수평라인 단위로 선택될 수 있다. 이때, 주사 신호는 상기 주사 신호를 공급받는 트랜지스터가 턴-온될 수 있는 전압 레벨(게이트 온 전압)을 가질 수 있다.
각각의 주사 구동 스테이지(110-1, 110-2, ..., 110-n)는 도 13에 도시된 주사 구동부(110)와 동일한 회로 구성을 가지며, 그 구체적인 구성은 도 13을 참조하여 설명된 바와 같다.
발광 구동부(130)는 복수의 발광 제어선들(E1-En) 각각에 연결되는 복수 개의 발광 구동 스테이지(130-1, 130-2, ..., 130-n)를 포함할 수 있다. 발광 구동부(130)는 각각의 발광 구동 스테이지(130-1, 130-2, ..., 130-n)를 통하여 복수의 발광 제어선들(E1-En)로 발광 제어 신호들을 공급할 수 있다. 이때, 발광 제어 신호는 상기 발광 제어 신호를 공급받는 트랜지스터가 턴-오프될 수 있는 전압 레벨을 가질 수 있다.
각각의 발광 구동 스테이지(130-1, 130-2, ..., 130-n)는 도 12에 도시된 발광 구동부(130)와 동일한 회로 구성을 가지며, 그 구체적인 구성은 도 12를 참조하여 설명된 바와 같다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 표시 장치
PXL: 화소
110: 주사 구동부
120: 데이터 구동부
130: 발광 구동부
140: 센싱부
160: 제어부

Claims (19)

  1. 제1 방향으로 전류가 흐르도록 배치되는 제1 발광 소자들 및 상기 제1 방향과 반대되는 제2 방향으로 전류가 흐르도록 배치되는 제2 발광 소자들을 포함하는 발광 유닛;
    데이터신호에 대응하여 상기 발광 유닛으로 전류를 공급하기 위한 화소 회로;
    상기 발광 유닛과 상기 화소 회로의 공통 노드인 제1 노드와 데이터선 사이에 연결되는 센싱 트랜지스터;
    주사선과 상기 센싱 트랜지스터의 게이트 전극 사이에 연결되는 제어 트랜지스터; 및
    상기 화소 회로와 전기적으로 연결되는 제어부를 포함하는 것을 특징으로 하고,
    상기 발광 유닛으로 흐르는 상기 전류는 상기 제1 발광 소자 및 상기 제2 발광 소자의 정렬 방향, 상기 제1 발광 소자의 개수 및 상기 제2 발광 소자의 개수를 기초로 결정되고,
    상기 제어부는, 상기 전류를 기초로 상기 제1 방향으로 정렬된 상기 제1 발광 소자들의 개수를 판단하고,
    상기 제어부는 상기 전류를 기초로 상기 제2 방향으로 정렬된 상기 제2 발광 소자들의 개수를 판단하는 화소.
  2. 제1항에 있어서, 상기 제어 트랜지스터는,
    외부로부터 인에이블 신호가 공급되는 동안 턴-온되어 상기 주사선과 상기 센싱 트랜지스터를 전기적으로 연결하는 것을 특징으로 하는 화소.
  3. 제2항에 있어서, 상기 센싱 트랜지스터는,
    상기 주사선으로부터 공급되는 주사 신호에 의해 턴-온되어 상기 데이터선과 상기 발광 유닛을 전기적으로 연결하는 것을 특징으로 하는 화소.
  4. 제1 방향으로 전류가 흐르도록 배치되는 제1 발광 소자들 및 상기 제1 방향과 반대되는 제2 방향으로 전류가 흐르도록 배치되는 제2 발광 소자들을 포함하는 발광 유닛, 데이터 신호에 대응하여 상기 발광 유닛으로 전류를 공급하기 위한 화소 회로 및 상기 발광 유닛과 상기 화소 회로의 공통 노드인 제1 노드와 데이터선 사이에 연결되는 센싱 트랜지스터를 포함하는 화소;
    상기 데이터선과 연결되며, 상기 센싱 트랜지스터가 턴-온될 때 상기 발광 유닛으로 흐르는 전류를 센싱하는 센싱부; 및
    상기 센싱부에 의해 센싱된 전류를 기초로 상기 제1 발광 소자들 및 상기 제2 발광 소자들의 정렬 방향, 상기 제1 발광 소자들의 개수 및 상기 제2 발광 소자들의 개수를 판단하는 제어부를 포함하고,
    상기 제어부는, 상기 센싱부에 의해 센싱된 전류를 기초로 상기 제1 방향으로 정렬된 상기 제1 발광 소자들의 개수를 판단하고,
    상기 제어부는 상기 센싱부에 의해 센싱된 전류를 기초로 상기 제2 방향으로 정렬된 상기 제2 발광 소자들의 개수를 판단하는 것을 특징으로 하는 표시 장치.
  5. 제4항에 있어서, 상기 화소는,
    주사선과 상기 센싱 트랜지스터의 게이트 전극 사이에 연결되는 제어 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5항에 있어서, 상기 제어부는,
    상기 제어 트랜지스터로 인에이블 신호를 공급하여 상기 제어 트랜지스터를 턴-온시키는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서, 상기 센싱 트랜지스터는,
    상기 제어 트랜지스터가 턴-온되면 상기 주사선과 전기적으로 연결되고, 상기 주사선으로부터 공급되는 주사 신호에 따라 턴-온되어 상기 데이터선과 상기 발광 유닛을 전기적으로 연결하는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서,
    상기 제어 트랜지스터로 상기 인에이블 신호가 공급되는 동안 상기 화소 회로는 디스에이블되는 것을 특징으로 하는 표시 장치.
  9. 제7항에 있어서, 상기 센싱부는,
    상기 센싱 트랜지스터에 연결되는 입력 단자 및 출력 단자를 갖는 증폭기;
    상기 증폭기의 상기 입력 단자와 상기 제어부 사이에 연결되는 가변 저항; 및
    상기 출력 단자의 출력 전압 및 상기 가변 저항의 저항값을 기초로 상기 발광 유닛으로 흐르는 전류를 판단하는 제어 유닛을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서, 상기 제어부는,
    상기 제어 트랜지스터로 상기 인에이블 신호를 공급하는 동안 상기 가변 저항으로 구동 전원을 공급하고 상기 증폭기의 비반전 입력 단자로 테스트 전원을 공급하는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서, 상기 제어 유닛은,
    상기 증폭기의 상기 출력 전압이 상기 테스트 전원과 동일해지도록 상기 가변 저항의 저항값을 제어하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 제어 유닛은,
    상기 구동 전원, 상기 테스트 전원 및 상기 제어된 가변 저항의 저항값을 기초로 상기 발광 유닛으로 흐르는 전류를 판단하는 것을 특징으로 하는 표시 장치.
  13. 삭제
  14. 제12항에 있어서, 상기 발광 유닛은,
    상기 제1 노드 및 제2 전원 사이에 연결되는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서,
    상기 제1 발광 소자들은 상기 제1 노드로부터 상기 제2 전원으로 전류를 도통시키는 상기 제1 방향으로 정렬되고,
    상기 제2 발광 소자들은 상기 제2 전원으로부터 상기 제1 노드로 전류를 도통시키는 상기 제2 방향으로 정렬되는 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서, 상기 구동 전원은,
    센싱 전원 보다 높게 설정되고,
    상기 센싱 전원은,
    상기 제2 전원보다 높게 설정되는 것을 특징으로 하는 표시 장치.
  17. 삭제
  18. 제15항에 있어서, 상기 구동 전원은,
    센싱 전원 보다 낮게 설정되고,
    상기 센싱 전원은,
    상기 제2 전원보다 낮게 설정되는 것을 특징으로 하는 표시 장치.
  19. 삭제
KR1020180102881A 2018-08-30 2018-08-30 화소 및 이를 포함하는 표시 장치 KR102610424B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180102881A KR102610424B1 (ko) 2018-08-30 2018-08-30 화소 및 이를 포함하는 표시 장치
CN201980056980.8A CN112639939A (zh) 2018-08-30 2019-02-20 像素及包括像素的显示设备
PCT/KR2019/002057 WO2020045777A1 (ko) 2018-08-30 2019-02-20 화소 및 이를 포함하는 표시 장치
US17/271,477 US11688314B2 (en) 2018-08-30 2019-02-20 Pixel and display device comprising same
EP19856290.2A EP3846154A4 (en) 2018-08-30 2019-02-20 PIXEL AND DISPLAY DEVICE INCLUDING THE SAME

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180102881A KR102610424B1 (ko) 2018-08-30 2018-08-30 화소 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20200026385A KR20200026385A (ko) 2020-03-11
KR102610424B1 true KR102610424B1 (ko) 2023-12-07

Family

ID=69643011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180102881A KR102610424B1 (ko) 2018-08-30 2018-08-30 화소 및 이를 포함하는 표시 장치

Country Status (5)

Country Link
US (1) US11688314B2 (ko)
EP (1) EP3846154A4 (ko)
KR (1) KR102610424B1 (ko)
CN (1) CN112639939A (ko)
WO (1) WO2020045777A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200105598A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치
US11341878B2 (en) * 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
KR20210132278A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 표시 장치
CN111445860B (zh) * 2020-04-30 2021-08-03 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法以及电子装置
KR20220164841A (ko) 2021-06-04 2022-12-14 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090021498A1 (en) * 2007-07-16 2009-01-22 Chien Chuan Wang LCD driving apparatus capable of self-adjusting drive force and method thereof
US20140368489A1 (en) * 2013-06-18 2014-12-18 Samsung Display Co., Ltd. Pixel, organic light emitting display device including the same, and method of operating of the organic light emitting display device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110041401A (ko) * 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
KR101272367B1 (ko) 2011-11-25 2013-06-07 박재열 전달 함수를 이용한 영상표시장치의 보정 시스템 및 그의 보정 방법
KR101869056B1 (ko) 2012-02-07 2018-06-20 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치
KR101995218B1 (ko) * 2012-03-27 2019-07-02 엘지디스플레이 주식회사 유기발광 표시장치
US10043427B2 (en) 2014-09-05 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Matrix device, measurement method of characteristics thereof, and driving method thereof
KR101674052B1 (ko) * 2014-11-18 2016-11-09 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법
KR102364098B1 (ko) * 2015-10-05 2022-02-21 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102630078B1 (ko) * 2015-12-30 2024-01-26 엘지디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 제어 방법
KR101845907B1 (ko) 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
KR101865363B1 (ko) 2016-05-03 2018-06-08 유원엘디에스(주) Led 모듈 검사방법 및 led 모듈 검사장치
KR101971245B1 (ko) 2016-06-21 2019-04-22 비엔이스 주식회사 Led 모듈 검사용 전류 제어 장치
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180041281A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102673721B1 (ko) 2016-11-07 2024-06-11 삼성전자주식회사 Led 패널 및 그 제조 방법
CN107016964B (zh) * 2017-04-25 2020-07-07 京东方科技集团股份有限公司 像素电路、其驱动方法和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090021498A1 (en) * 2007-07-16 2009-01-22 Chien Chuan Wang LCD driving apparatus capable of self-adjusting drive force and method thereof
US20140368489A1 (en) * 2013-06-18 2014-12-18 Samsung Display Co., Ltd. Pixel, organic light emitting display device including the same, and method of operating of the organic light emitting display device

Also Published As

Publication number Publication date
US20210335168A1 (en) 2021-10-28
EP3846154A1 (en) 2021-07-07
WO2020045777A1 (ko) 2020-03-05
US11688314B2 (en) 2023-06-27
CN112639939A (zh) 2021-04-09
EP3846154A4 (en) 2022-05-25
KR20200026385A (ko) 2020-03-11

Similar Documents

Publication Publication Date Title
KR102610424B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102517560B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
US20230187474A1 (en) Light emitting device and display device including the same
KR102656286B1 (ko) 표시 장치
US10388227B2 (en) Display device
KR102509929B1 (ko) 표시 장치 및 이의 제조 방법
US11869425B2 (en) Display device
KR102503172B1 (ko) 표시 장치
US11935988B2 (en) Display device
US12009383B2 (en) Light emitting device and display device comprising partition walls between emission areas
JP2022502712A (ja) 発光装置、その製造方法、及びこれを備えた表示装置
EP3886172A1 (en) Light-emitting device and display device having same
KR20210126826A (ko) 표시 장치
US20220393070A1 (en) Display device
EP4027390A1 (en) Display device
CN112420763A (zh) 显示装置
US20230006116A1 (en) Display device
KR102680089B1 (ko) 표시 장치
US11367384B2 (en) Display device capable of improving power consumption and method for driving the same
KR20230017974A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right