KR102605566B1

KR102605566B1 - 메모리 컨트롤러 및 그 동작 방법

Info

Publication number: KR102605566B1
Application number: KR1020180145784A
Authority: KR
Inventors: 정상훈
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2018-11-22
Filing date: 2018-11-22
Publication date: 2023-11-24
Also published as: US11243715B2; CN111208937A; CN111208937B; US20200167095A1; KR20200060154A

Abstract

본 기술은 전자 장치에 관한 것으로 플러시 요청을 처리하기 위한 메모리 컨트롤러는, 호스트의 요청 메시지에 응답하여 커맨드 또는 제어 신호를 생성하는 요청 메시지 제어부, 상기 요청 메시지가 플러시 요청 메시지일 때, 상기 플러시 요청 메시지의 바로 이전에 수신된 이전 플러시 요청 메시지와, 상기 수신된 플러시 요청 메시지 사이의 쓰기 요청 메시지들의 개수에 기초하여 지연 정보를 생성하는 지연 시간 결정부 및 상기 지연 정보에 기초하여, 상기 수신된 플러시 요청 메시지에 대응하는 플러시 응답 메시지를 생성하는 응답 메시지 제어부를 포함한다.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}

본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.

저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.

저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.

본 발명의 실시 예는 플러시 요청을 처리하는 메모리 컨트롤러 및 그 동작 방법을 제공한다.

본 발명의 실시 예에 따른 메모리 컨트롤러는, 호스트의 요청 메시지에 응답하여 커맨드 또는 제어 신호를 생성하는 요청 메시지 제어부, 상기 요청 메시지가 플러시 요청 메시지일 때, 상기 플러시 요청 메시지의 바로 이전에 수신된 이전 플러시 요청 메시지와, 상기 수신된 플러시 요청 메시지 사이의 쓰기 요청 메시지들의 개수에 기초하여 지연 정보를 생성하는 지연 시간 결정부 및 상기 지연 정보에 기초하여, 상기 수신된 플러시 요청 메시지에 대응하는 플러시 응답 메시지를 생성하는 응답 메시지 제어부를 포함한다.

본 발명의 실시 예에 따른 메모리 컨트롤러는, 호스트로부터 요청 메시지를 수신하고, 상기 호스트의 상기 요청 메시지가 플러시 요청 메시지일 때, 상기 플러시 요청 메시지와 상기 플러시 요청 메시지 바로 이전의 플러시 요청 메시지 사이의 쓰기 요청 메시지들의 개수에 기초한 상기 플러시 응답 메시지의 지연 시간에 관한 정보인 지연 정보를 생성하는 지연 시간 결정부 및 상기 지연 정보에 기초하여, 상기 플러시 요청 메시지에 대응하는 플러시 응답 메시지의 생성을 지연시키는 응답 메시지 제어부를 포함한다.

본 발명의 실시 예에 따른 메모리 컨트롤러의 동작방법은, 호스트로부터의 요청 메시지에 기초하여 메모리 장치의 동작을 제어하는 메모리 컨트롤러의 동작 방법으로서: 호스트로부터 플러시 요청 메시지를 수신하는 단계, 상기 플러시 요청 메시지의 바로 이전에 수신된 이전 플러시 요청 메시지와, 상기 수신된 플러시 요청 메시지 사이의 쓰기 요청 메시지들의 개수에 기초하여 지연 정보를 생성하는 단계 및 상기 지연 정보에 기초하여, 상기 수신된 플러시 요청 메시지에 대응하는 플러시 응답 메시지의 지연 시간을 결정하는 단계를 포함한다.

본 기술에 따르면, 플러시 요청을 처리하는 메모리 컨트롤러 및 그 동작 방법이 제공된다.

도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 컨트롤러를 설명하기 위한 도면이다.
도 3은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 4는 도 2 및 도 3의 지연 시간 결정부를 설명하기 위한 도면이다.
도 5는 도 4의 지연 테이블을 설명하기 위한 도면이다.
도 6은 플러시 요청 메시지가 누적되는 것을 설명하기 위한 도면이다.
도 7은 도 1의 호스트 및 메모리 컨트롤러 사이의 요청과 응답을 설명하기 위한 도면이다.
도 8은 도 1의 메모리 장치의 구조를 설명하기 위한 블록도이다.
도 9는 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 10은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 11은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 13은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.

본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.

이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 블록도이다.

도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.

저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.

저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.

저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.

메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 플레인들을 포함할 수 있다. 각 플레인은 복수의 메모리 블록들(BLK1~BLKz)을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.

실시 예에서, 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장 층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장 층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.

실시 예에서, 메모리 장치(100)에 포함된 각각의 메모리 셀들은 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC)로 구성될 수 있다. 또는 메모리 장치(100)에 포함된 각각의 메모리 셀들은 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.

메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.

메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 따라, 설정된 동작 전압으로 프로그램 동작 또는 소거 동작을 수행할 수 있다.

메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어할 수 있다.

저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.

실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(Logical Block Address)를 입력 받고, 논리 어드레스(Logical Block Address, LBA)를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(PBA)로 변환할 수 있다. 또한 메모리 컨트롤러(200)은 논리 블록 어드레스(LBA)와 물리 어드레스(PBA) 간의 맵핑(mapping) 관계를 구성하는 물리-논리 어드레스 맵핑 테이블(logical-physical address mapping table)을 버퍼 메모리에 저장할 수 있다.

메모리 컨트롤러(200)는 호스트(300)의 요청(Request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스(Physical Block Address, PBA) 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스(PBA)를 메모리 장치(100)에 제공할 수 있다.

실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.

실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다.

실시 예에서, 메모리 컨트롤러(200)는 호스트 인터페이스(210)를 포함할 수 있다. 호스트 인터페이스(210)는 외부의 호스트(300)와 통신할 수 있다. 구체적으로 호스트 인터페이스(210)는 외부의 호스트(300)로부터 요청 메시지(REQ_MES)를 수신하여 요청 메시지 제어부(220)에 제공할 수 있다. 요청 메시지(REQ_MES)는 프로그램 요청 메시지, 읽기 요청 메시지, 쓰기 요청 메시지 및 플러시 요청 메시지 중 어느 하나일 수 있다. 외부의 호스트(300)로부터 수신되는 요청 메시지(REQ_MES) 상기 요청 메시지들 외에 다양할 수 있다.

실시 예에서, 메모리 컨트롤러(200)는 요청 메시지 제어부(220)를 포함할 수 있다. 요청 메시지 제어부(220)는 메모리 장치(100)가 특정 동작을 수행하도록 요청하는 호스트(300)의 요청 메시지를 호스트(300)로부터 수신할 수 있다. 요청 메시지 제어부(220)는 호스트(300)의 요청 메시지(REQ_MES)에 기초하여, 쓰기 커맨드(WRITE_CMD) 또는 플러시 제어 신호(FLUSH_SIG)를 생성할 수 있다. 생성된 쓰기 커맨드(WRITE_CMD)는 요청 메시지 제어부(220)의 버퍼 메모리(미도시)에 저장될 수 있다. 버퍼 메모리에 쓰기 커맨드(WRITE_CMD)들이 일정 개수 이상이 저장되면, 버퍼 메모리에 저장된 쓰기 커맨드(WRITE_CMD)들은 메모리 인터페이스(250)를 통해 메모리 장치(100)에 제공될 수 있다.

구체적으로, 쓰기 커맨드(WRITE_CMD)는 메모리 컨트롤러(200)로부터 메모리 장치(100)에 제공될 수 있다. 쓰기 커맨드(WRITE_CMD)는 특정 데이터를 메모리 장치(100)에 저장하는 커맨드일 수 있다. 플러시 제어 신호(FLUSH_SIG)는 메모리 컨트롤러(200)에서 생성된 쓰기 커맨드(WRITE_CMD)에 대한 플러시 동작을 제어하는 신호일 수 있다. 쓰기 커맨드(WRITE_CMD) 및 플러시 제어 신호(FLUSH_SIG)에 대해서는 도 2 및 도 3에서 보다 상세히 설명하도록 한다.

실시 예에서, 메모리 컨트롤러(200)는 지연 시간 결정부(230)를 포함할 수 있다. 지연 시간 결정부(230)는 호스트의 플러시 요청(FLUSH_REQ)에 대응되는 플러시 응답(FLUSH_RES)의 지연 여부 및 지연 시간을 결정할 수 있다. 지연 시간 결정부(230)는 플러시 제어 신호(FLUSH_SIG) 및 쓰기 커맨드(WRITE_CMD)에 기초하여, 플러시 응답(FLUSH_RES)의 지연 여부 및 지연 시간을 결정할 수 있다. 지연 시간 결정부(230)는 플러시 응답(FLUSH_RES)의 지연 여부 및 지연 시간을 포함하는 지연 정보(DELAY_INF)를 생성할 수 있다.

실시 예에서, 메모리 컨트롤러(200)는 응답 메시지 제어부(240)를 포함할 수 있다. 응답 메시지 제어부(240)는 지연 정보(DELAY_INF)에 기초하여, 호스트(300)의 플러시 요청(FLUSH_REQ)에 응답하는 플러시 응답(FLUSH_RES)을 생성할 수 있다.

실시 예에서, 메모리 컨트롤러(200)는 메모리 인터페이스(250)를 포함할 수 있다. 메모리 인터페이스(250)는 메모리 장치(100)와 통신할 수 있다. 구체적으로, 메모리 인터페이스(250)는 요청 메시지 제어부(220)로부터 쓰기 커맨드(WRITE_CMD)를 제공받을 수 있다. 메모리 인터 페이스(250)는 제공받은 쓰기 커맨드(WRITE_CMD)를 메모리 장치(100)에 제공할 수 있다. 메모리 장치(100)는 쓰기 커맨드(WRITE_CMD)에 대응하는 동작을 수행할 수 있다.

호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.

호스트(300)는 Applications(310) 및 Kernel(320)을 포함할 수 있다.

실시 예에서, Applications(310)은 응용 프로그램으로, 호스트(300)의 요청을 수행하도록 설계될 수 있다. Applications(310)은 호스트(300)가 저장 장치(50)에 특정 동작을 수행하도록 설계된 프로그램일 수 있다.

Kernel(320)은 저장 장치(50)에 수행될 동작 프로세스를 생성 또는 제거할 수 있다. Kernel(320)은 동작 프로세스에 필요한 프로세서를 할당하고 수행할 수 있다. Kernel(320)은 Virtual File System(VFS, 321), Block Layer(323) 및 Memory Driver(325)를 포함할 수 있다.

실시 예에서, Virtual File System(VFS, 321)은 가상 파일 시스템으로, 호스트(300)가 저장 장치(50)에 접근할 수 있도록 하는 시스템으로 구성될 수 있다. VFS(321)는 저장 장치(50)에 저장된 데이터를 액세스 할 수 있도록, 호스트(300)과 저장 장치(50) 사이의 디렉토리를 관리할 수 있다.

Block Layer(323)는 Applications(310)이 저장 장치(50)에 액세스할 수 있도록, 인터페이스를 제공할 수 있다. Block Layer(323)는 호스트(300)의 요청들을 누적하여 저장 장치에 전송할 수 있는 인터페이스를 제공할 수 있다. 실시 예로서, Block Layer(323)는 호스트(300)의 엘리베이터 플러시 정책(Elevator Flush Policy)을 수행할 수 있다.

엘리베이터 플러시 정책(Elevator Flush Policy)이란 플러시 요청(FLUSH_REQ)을 병합하는 것을 말한다. 구체적으로, 호스트(300)가 호스트(300)의 플러시 요청(FLUSH_REQ)에 대응되는 플러시 응답(FLUSH_RES)을 수신하기 전까지, 호스트(300)의 플러시 요청(FLUSH_REQ)은 메모리 컨트롤러(200)에 제공되지 않을 수 있다. 따라서, 호스트(300)가 플러시 응답(FLUSH_RES) 메시지를 수신하기 전까지, 호스트(300)는 플러시 요청(FLUSH_REQ)을 병합할 수 있다.

Memory Driver(325)는 호스트(300)와 저장 장치(50)가 통신할 수 있도록 제어할 수 있다. 구체적으로, 호스트(300)는 Memory Driver(325)를 통해, 호스트(300)로 데이터를 전송 또는 호스트(300)로부터 데이터를 수신할 수 있다.

실시 예에서, Memory Driver(325)는 엘리베이터 플러시 정책(Elevator Flush Policy)에 기초하여, 플러시 요청(FLUSH_REQ)을 병합할 수 있다. 구체적으로, Block Layer(323)로부터 수신된 플러시 요청(FLUSH_REQ)은 Memory Driver(325)에 누적될 수 있다. 즉, 각각의 플러시 동작을 수행해야 하는 쓰기 커맨드(WRITE_CMD)들을 병합하여 하나의 플러시 동작을 수행할 수 있다. Memory Driver(325)는 누적된 쓰기 커맨드(WRITE_CMD)들을 저장 장치(50)에 제공할 수 있다.

도 2는 도 1의 메모리 컨트롤러를 설명하기 위한 도면이다.

도 2를 참조하면, 메모리 컨트롤러(200)는 호스트 인터페이스(210), 요청 메시지 제어부(220), 지연 시간 결정부(230), 응답 메시지 제어부(240) 및 메모리 인터페이스(250)를 포함할 수 있다.

호스트 인터페이스(210)는 외부의 호스트(300)와 통신할 수 있다. 구체적으로 호스트 인터페이스(210)는 외부의 호스트(300)로부터 요청 메시지(REQ_MES)를 수신하여 요청 메시지 제어부(220)에 제공할 수 있다. 요청 메시지(REQ_MES)는 프로그램 요청 메시지, 읽기 요청 메시지, 쓰기 요청 메시지 및 플러시 요청 메시지 중 어느 하나일 수 있다. 외부의 호스트(300)로부터 수신되는 요청 메시지(REQ_MES) 상기 요청 메시지들 외에 다양할 수 있다.

호스트 인터페이스(210)가 요청 메시지(REQ_MES)를 제공하는 방법에 관한 다른 실시 예는 도 3에서 설명하도록 한다.

요청 메시지 제어부(220)는 외부 호스트(300)로부터 요청 메시지(REQ_MES)를 수신할 수 있다. 요청 메시지 제어부(220)는 호스트(300)의 요청 메시지(REQ_MES)에 응답하여 커맨드 또는 제어 신호를 생성할 수 있다.

요청 메시지(REQ_MES)가 쓰기 요청(WRITE_REQ) 메시지일 때, 요청 메시지 제어부(220)는 쓰기 커맨드(WRITE_CMD)를 생성할 수 있다. 생성된 쓰기 커맨드(WRITE_CMD)는 요청 메시지 제어부(220)의 버퍼 메모리(미도시)에 저장될 수 있다. 버퍼 메모리에 쓰기 커맨드(WRITE_CMD)들이 일정 개수 이상이 저장되면, 버퍼 메모리에 저장된 쓰기 커맨드(WRITE_CMD)들은 메모리 인터페이스(250)를 통해 메모리 장치(100)에 제공될 수 있다. 결과적으로, 쓰기 커맨드(WRITE_CMD)는 지연 시간 결정부(230) 또는 메모리 장치(100)에 제공될 수 있다.

요청 메시지(REQ_MES)가 플러시 요청(FLUSH_REQ) 메시지일 때, 요청 메시지 제어부(220)는 플러시 제어 신호(FLUSH_SIG)을 생성할 수 있다. 생성된 플러시 제어 신호(FLUSH_SIG)는 지연 시간 결정부(230)에 제공될 수 있다. 플러시 제어 신호(FLUSH_SIG)는 플러시 요청(FLUSH_REQ) 메시지 및 플러시 요청(FLUSH_REQ) 메시지 바로 이전의 플러시 요청인 이전 플러시 요청 메시지 사이에 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들을 버퍼 메모리에 저장한 후 생성될 수 있다.

지연 시간 결정부(230)는 요청 메시지 제어부(220)로부터 생성된 플러시 제어 신호(FLUSH_SIG) 및 쓰기 커맨드(WRITE_CMD)를 수신할 수 있다. 지연 시간 결정부(230)는 수신된 플러시 제어 신호(FLUSH_SIG) 및 쓰기 커맨드(WRITE_CMD)를 이용하여 지연 정보(DELAY_INF)를 생성할 수 있다. 지연 정보(DELAY_INF)는 호스트(300)의 플러시 요청(FLUSH_REQ) 메시지에 대응되는 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간에 관한 정보를 포함할 수 있다.

구체적으로, 지연 시간 결정부(230)는 플러시 제어 신호(FLUSH_SIG)를 수신하기 전까지 쓰기 커맨드(WRITE_CMD)를 수신할 수 있다. 지연 시간 결정부(230)가 쓰기 커맨드(WRITE_CMD)를 수신하는 경우, 지연 시간 결정부(230)는 지연 정보(DELAY_INF)를 생성하지 않을 수 있다. 지연 시간 결정부(230)는 플러시 제어 신호(FLUSH_SIG)를 수신한 후, 지연 정보(DELAY_INF)를 생성할 수 있다.

실시 예에서, 지연 시간 결정부(230)가 호스트(300)의 플러시 요청(FLUSH_REQ) 메시지에 대응되는 플러시 제어 신호(FLUSH_SIG)를 수신하면, 지연 정보(DELAY_INF)를 생성할 수 있다. 지연 정보(DELAY_INF)는 플러시 요청(FLUSH_REQ) 메시지 및 플러시 요청(FLUSH_REQ) 메시지 바로 이전의 플러시 요청인 이전 플러시 요청 메시지 사이에 수신된 쓰기 요청(WRITE_REQ) 메시지들의 개수에 기초하여 생성될 수 있다.

즉, 지연 시간 결정부(230)가 플러시 제어 신호(FLUSH_SIG)를 수신하면, 플러시 제어 신호(FLUSH_SIG)를 수신하기 전에 수신된 쓰기 커맨드(WRITE_CMD)들의 개수를 기초로, 지연 정보(DELAY_INF)가 생성될 수 있다. 플러시 제어 신호(FLUSH_SIG)를 수신하기 전에 수신된 쓰기 커맨드(WRITE_CMD)들은 바로 이전의 플러시 제어 신호가 수신된 후 플러시 제어 신호(FLUSH_SIG)를 수신하기 전에 수신된 쓰기 커맨드(WRITE_CMD)들일 수 있다.

지연 정보(DELAY_INF)는 호스트(300)의 플러시 요청(FLUSH_REQ) 메시지에 대응되는 플러시 응답(FLUSH_RES) 메시지를 출력하는 정보를 포함할 수 있다.

구체적으로, 지연 정보(DELAY_INF)는 플러시 응답(FLUSH_RES) 메시지의 지연 여부를 결정하는 정보일 수 있다. 바로 이전의 플러시 제어 신호가 수신된 후 플러시 제어 신호(FLUSH_SIG)를 수신하기 전에 수신된 쓰기 커맨드(WRITE_CMD)들의 개수가 기준 개수 이상일 때, 플러시 응답(FLSUH_RES) 메시지를 지연시킬 수 있다. 이때 플러시 응답(FLUSH_RES) 메시지가 지연되는 시간은 바로 이전의 플러시 제어 신호가 수신된 후 플러시 제어 신호(FLUSH_SIG)를 수신하기 전에 수신된 쓰기 커맨드(WRITE_CMD)들의 개수에 기초하여 설정될 수 있다. 쓰기 커맨드(WRITE_CMD)들의 개수에 기초하여 설정되는 지연 시간은 아이옵스(IOPS, Input/Output Operations Per Second)를 최적화 하는 시간일 수 있다.

응답 메시지 제어부(240)는 호스트(300)의 플러시 요청(FLUSH_REQ) 메시지에 대응되는 플러시 응답(FLUSH_RES) 메시지를 생성할 수 있다. 구체적으로, 플러시 응답(FLUSH_RES) 메시지는 응답 메시지 제어부(240)가 지연 시간 결정부(230)로부터 지연 정보(DELAY_INF)를 수신한 때, 생성될 수 있다.

실시 예에서, 응답 메시지 제어부(240)는, 지연 정보(DELAY_INF)가 플러시 응답(FLUSH_RES) 메시지를 지연 시키지 않는다는 정보를 포함할 때, 지연 정보(DELAY_INF)를 수신한 후, 바로 플러시 응답(FLUSH_RES) 메시지를 생성하여 호스트 인터페이스(210)를 통해 호스트(300)에 출력할 수 있다.

실시 예에서, 지연 정보(DELAY_INF)는 플러시 응답(FLUSH_RES) 메시지를 지연 시킨다는 정보 및 지연 시간에 관한 정보를 포함할 수 있다. 응답 메시지 제어부(240)는 플러시 응답(FLUSH_RES) 메시지를 생성하고, 지연 정보(DELAY_INF)에 기초하여 생성된 플러시 응답(FLUSH_RES) 메시지를 지연시켜 호스트 인터페이스(210)를 통해 외부 호스트(300)에 출력할 수 있다. 출력되는 플러시 응답(FLUSH_RES) 메시지의 지연 시간은 바로 이전의 플러시 제어 신호가 수신된 후 플러시 제어 신호(FLUSH_SIG)를 수신하기 전에 수신된 쓰기 커맨드(WRITE_CMD)들의 개수에 기초하여 설정될 수 있다.

메모리 인터페이스(250)는 메모리 장치(100)와 통신할 수 있다. 구체적으로, 메모리 인터페이스(250)는 요청 메시지 제어부(220)로부터 쓰기 커맨드(WRITE_CMD)를 제공받을 수 있다. 메모리 인터 페이스(250)는 제공받은 쓰기 커맨드(WRITE_CMD)를 메모리 장치(100)에 제공할 수 있다. 메모리 장치(100)는 쓰기 커맨드(WRITE_CMD)에 대응하는 동작을 수행할 수 있다.

도 3은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.

도 3을 참조하면, 메모리 컨트롤러(200)는 호스트 인터페이스(210), 요청 메시지 제어부(220), 지연 시간 결정부(230), 응답 메시지 제어부(240) 및 메모리 인터페이스(250)를 포함할 수 있다.

호스트 인터페이스(210)는 외부의 호스트(300)와 통신할 수 있다. 구체적으로 호스트 인터페이스(210)는 외부의 호스트(300)로부터 요청 메시지(REQ_MES)를 수신하여 요청 메시지 제어부(220) 및 지연 시간 결정부(230)에 요청 메시지(REQ_MES)를 제공할 수 있다.

요청 메시지(REQ_MES)는 프로그램 요청 메시지, 읽기 요청 메시지, 쓰기 요청 메시지 및 플러시 요청 메시지 중 어느 하나일 수 있다. 외부의 호스트(300)로부터 수신되는 요청 메시지(REQ_MES) 상기 요청 메시지들 외에 다양할 수 있다.

요청 메시지 제어부(220)는 호스트(300)로부터 수신된 요청 메시지(REQ_MES)들 중 쓰기 요청(WRITE_REQ) 메시지에 대응되는 쓰기 커맨드(WRITE_CMD)를 생성할 수 있다. 생성된 쓰기 커맨드(WRITE_CMD)는 메모리 인터페이스(250)를 통해 메모리 장치(100)에 제공될 수 있다.

지연 시간 결정부(230)는 호스트(300)로부터 수신된 요청 메시지(REQ_MES)들을 이용하여 지연 정보(DELAY_INF)를 생성할 수 있다. 지연 정보(DELAY_INF)는 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간을 결정할 수 있다.

실시 예에서, 지연 시간 결정부(230)는, 플러시 요청(FLUSH_REQ) 메시지를 수신하기 전 쓰기 요청(WRITE_REQ) 메시지를 수신할 수 있다. 지연 시간 결정부(230)가 쓰기 요청(WRITE_REQ) 메시지를 수신하는 경우, 지연 시간 결정부(230)는 지연 정보(DELAY_INF)를 생성하지 않을 수 있다. 지연 시간 결정부(230)는 플러시 요청(FLUSH_REQ) 메시지를 수신한 후, 지연 정보(DELAY_INF)를 생성할 수 있다.

실시 예에서, 지연 시간 결정부(230)가 호스트(300)의 플러시 요청(FLUSH_REQ) 메시지를 수신하면, 지연 시간 결정부(230)는 지연 정보(DELAY_INF)를 생성할 수 있다. 지연 정보(DELAY_INF)는 플러시 요청(FLUSH_REQ) 메시지 및 플러시 요청(FLUSH_REQ) 메시지 바로 이전의 플러시 요청인 이전 플러시 요청 메시지 사이에 수신된 쓰기 요청(WRITE_REQ) 메시지들의 개수에 기초하여 생성될 수 있다.

실시 예에서, 지연 정보(DELAY_INF)는 플러시 응답(FLUSH_RES) 메시지를 지연 시킨다는 정보 및 지연 시간에 관한 정보를 포함할 수 있다. 응답 메시지 제어부(240)는 플러시 응답(FLUSH_RES) 메시지를 생성하고, 지연 정보(DELAY_INF)에 기초하여 생성된 플러시 응답(FLUSH_RES) 메시지를 지연시켜 호스트 인터페이스(210)를 통해 호스트(300)에 출력할 수 있다. 출력되는 플러시 응답(FLUSH_RES) 메시지의 지연 시간은 바로 이전의 플러시 제어 신호가 수신된 후 플러시 제어 신호(FLUSH_SIG)를 수신하기 전에 수신된 쓰기 커맨드(WRITE_CMD)들의 개수에 기초하여 설정될 수 있다.

도 4는 도 2 및 도 3의 지연 시간 결정부를 설명하기 위한 도면이다.

도 4를 참조하면, 지연 시간 결정부(230)는 카운터부(231), 지연 정보 생성부(232) 및 지연 테이블(233)을 포함할 수 있다.

카운터부(231)는 요청 메시지 제어부(220)로부터 제공 받은, 플러시 제어 신호(FLUSH_SIG) 및 쓰기 커맨드(WRITE_CMD)를 기초로, 카운트 값(COUNT_VAL)을 출력할 수 있다. 카운트 값(COUNT_VAL)은 요청 메시지 제어부(220)에서 생성된 쓰기 커맨드(WRITE_CMD)들의 개수를 카운트 한 값일 수 있다.

구체적으로, 카운터부(231)는 플러시 제어 신호(FLUSH_SIG)를 수신한 이후, 쓰기 커맨드(WRITE_CMD)들의 개수를 카운트 할 수 있다. 쓰기 커맨드(WRITE_CMD)들의 개수는 바로 이전의 플러시 제어 신호가 수신된 후 플러시 제어 신호(FLUSH_SIG)를 수신하기 전에 수신된 쓰기 커맨드(WRITE_CMD)들의 개수일 수 있다. 카운터부(231)는 플러시 제어 신호(FLUSH_SIG)를 수신하면 카운트 된 카운트값(COUNT_VAL)을 지연 정보 생성부(232)로 출력할 수 있다.

실시 예에서, 쓰기 커맨드(WRITE_CMD)들의 개수는 다음과 같이 카운트 될 수 있다. 카운터부(231)에 쓰기 커맨드(WRITE_CMD)들이 하나씩 입력될 때 마다, 카운터부(231)는 카운트값(COUNT_VAL)을 1씩 증가시킬 수 있다. 카운터부(231)가 카운트값(COUNT_VAL)을 지연 정보 생성부(232)로 출력하면, 카운트값(COUNT_VAL)은 0으로 초기화 될 수 있다. 카운트값(COUNT_VAL)이 0으로 초기화된 후, 카운터부(231)에 쓰기 커맨드(WRITE_CMD)들이 입력될 때 마다, 카운트값(COUNT_VAL)은 1씩 증가될 수 있다.

지연 정보 생성부(232)는 카운터부(231)로부터 카운트값(COUNT_VAL)을 수신할 수 있다. 지연 정보 생성부(232)는 카운트값(COUNT_VAL)을 지연 테이블(233)에 제공할 수 있다. 지연 정보 생성부(232)는 카운터부(231)로부터 제공받은 카운트값(COUNT_VAL) 및 지연 테이블(233)로부터 제공받은 테이블 정보(TABLE_INF)를 기초로 지연 정보(DELAY_INF)를 생성할 수 있다.

즉, 지연 정보(DELAY_INF)는 카운트값(COUNT_VAL) 및 지연 테이블(233)에 저장된 정보 중 카운트값(COUNT_VAL)에 대응하는 정보를 기초로한 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간에 관한 정보를 포함할 수 있다.

생성된 지연 정보(DELAY_INF)는 응답 메시지 제어부(240)에 제공될 수 있다.

구체적으로, 카운트값(COUNT_VAL)은 플러시 요청(FLUSH_REQ) 메시지에 대응되는 쓰기 요청(WRITE_REQ) 메시지의 개수일 수 있다. 카운트값(COUNT_VAL)은 플러시 요청(FLUSH_REQ) 메시지의 개수와 쓰기 요청(WRITE_REQ) 메시지 개수의 비율일 수 있다.

지연 테이블(233)은 지연 정보 생성부(232)로부터 제공받은 카운트값(COUNT_VAL)을 기초로 테이블 정보(TABLE_INF)를 지연 정보 생성부(232)에 제공할 수 있다. 테이블 정보(TABLE_INF)는 카운트값(COUNT_VAL)에 대응되는 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간에 관한 정보를 포함할 수 있다. 지연 테이블(233)에 대해서는 도 5에서 보다 상세히 설명하도록 한다.

지연 정보 생성부(232)는 지연 테이블(233)로부터 테이블 정보(TABLE_INF)를 수신하면, 지연 정보(DELAY_INF)를 생성할 수 있다. 지연 정보(DELAY_INF)는 호스트(300)의 플러시 요청(FLUSH_REQ) 메시지에 대응되는 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간에 관한 정보를 포함할 수 있다.

도 5는 도 4의 지연 테이블을 설명하기 위한 도면이다.

도 5를 참조하면, 지연 테이블(233)은 쓰기 요청(WRITE_REQ) 메시지와 플러시 요청(FLUSH_REQ) 메시지의 비율에 대응되는 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간에 관한 정보를 저장할 수 있다.

구체적으로, 쓰기 요청(WRITE_REQ) 메시지와 플러시 요청(FLUSH_REQ) 메시지의 비율은, 플러시 요청(FLUSH_REQ) 메시지가 호스트(300)로부터 수신된 때, 플러시 요청(FLUSH_REQ) 메시지 이전에 수신된 쓰기 요청(WRITE_REQ) 메시지들의 개수일 수 있다. 즉, 쓰기 요청(WRITE_REQ) 메시지와 플러시 요청(FLUSH_REQ) 메시지의 비율은, 플러시 요청(FLUSH_REQ) 메시지 및 플러시 요청(FLUSH_REQ) 메시지 바로 이전의 플러시 요청인 이전 플러시 요청 메시지 사이에 수신된 쓰기 요청(WRITE_REQ) 메시지들의 개수일 수 있다. 쓰기 요청(WRITE_REQ) 메시지와 플러시 요청(FLUSH_REQ) 메시지의 비율은 다양할 수 있다.

실시 예에서, 쓰기 요청(WRITE_REQ) 메시지와 플러시 요청(FLUSH_REQ) 메시지의 비율이 1:1 또는 2:1일 때, 플러시 응답(FLUSH_RES) 메시지는 지연되지 않을 수 있다. 호스트(300)의 엘리베이터 플러시 정책(Elevator Flush Policy)상 일정 개수의 쓰기 요청(WRITE_REQ) 메시지가 수신되지 않으면, 플러시 응답(FLUSH_RES) 메시지는 지연되지 않을 수 있다.

플러시 응답(FLUSH_RES) 메시지가 지연되지 않으면, 플러시 응답(FLUSH_RES) 메시지가 지연되지 않는다는 정보를 포함하는 지연 정보(DELAY_INF)가 생성될 수 있다. 플러시 응답(FLUSH_RES) 메시지가 지연되지 않는다는 정보를 포함하는 지연 정보(DELAY_INF)는 지연 시간에 관한 정보를 포함하지 않을 수 있다. 플러시 응답(FLUSH_RES) 메시지가 지연되지 않는다는 정보를 포함하는 지연 정보(DELAY_INF)가 생성되면, 응답 메시지 제어부(240)는 지연 정보(DELAY_INF)를 수신한 후, 바로 플러시 응답(FLUSH_RES) 메시지를 출력할 수 있다.

실시 예에서, 쓰기 요청(WRITE_REQ) 메시지와 플러시 요청(FLUSH_REQ) 메시지의 비율이 P1:1 또는 P2:1일 때, 플러시 응답(FLUSH_RES) 메시지는 지연될 수 있다. P1 또는 P2는 자연수 일 수 있다. P2는 P1보다 큰 자연수 일 수 있다. P1 또는 P2는 20이상의 자연수 일 수 있다. P1은 플러시 응답(FLUSH_RES) 메시지의 지연을 결정하는 기준 개수일 수 있다.

플러시 응답(FLUSH_RES) 메시지가 지연되면, 플러시 응답(FLUSH_RES) 메시지가 지연된다는 정보를 포함하는 지연 정보(DELAY_INF)가 생성될 수 있다. 지연 정보(DELAY_INF)는 지연 시간에 관한 정보를 더 포함할 수 있다.

구체적으로, 쓰기 요청(WRITE_REQ) 메시지와 플러시 요청(FLUSH_REQ) 메시지의 비율이 P1:1 이면, 지연 정보(DELAY_INF)는 플러시 응답(FLUSH_RES) 메시지가 지연된다는 정보 및 지연 시간 Q1에 관한 정보를 포함할 수 있다. Q1은 Q1us일 수 있다. 메시지와 플러시 요청(FLUSH_REQ) 메시지의 비율이 P2:1 이면, 지연 정보(DELAY_INF)는 플러시 응답(FLUSH_RES) 메시지가 지연된다는 정보 및 지연 시간 Q2에 관한 정보를 포함할 수 있다. Q2는 Q2us일 수 있다. 플러시 응답(FLUSH_RES) 메시지가 지연된다는 정보를 포함하는 지연 정보(DELAY_INF)가 생성되면, 응답 메시지 제어부(240)는 지연 정보(DELAY_INF)를 수신한 후, 지연 정보(DELAY_INF)에 포함된 지연 시간이 경과한 후에 플러시 응답(FLUSH_RES) 메시지를 출력할 수 있다.

도 6은 플러시 요청 메시지가 누적되는 것을 설명하기 위한 도면이다.

도 6을 참조하면, 요청 메시지 제어부(220)는 호스트 인터페이스(210)를 통해 호스트(300)로부터 제1 내지 제 5 플러시 요청 메시지(FLUSH_REQ1~ FLUSH_REQ5)를 수신할 수 있다. 응답 메시지 제어부(240)는 호스트 인터페이스(210)를 통해 각 플러시 요청 메시지(FLUSH_REQ1~FLUSH_REQ5)에 대응되는 플러시 응답(FLUSH_RES1~FLUSH_RES5) 메시지들을 호스트(300)로 출력할 수 있다.

t0에서, 요청 메시지 제어부(220)는 호스트 인터페이스(210)를 통해 호스트(300)로부터 제1 플러시 요청(FLUSH_REQ1) 메시지를 수신할 수 있다. 요청 메시지 제어부(220)는 제1 플러시 요청(FLUSH_REQ1) 메시지를 수신한 후, 제1 플러시 요청(FLUSH_REQ1) 메시지 이전에 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들을 저장할 수 있다. 쓰기 커맨드(WRITE_CMD)들이 요청 메시지 제어부(220)에 모두 저장되기 전까지, 응답 메시지 제어부(240)는 제1 플러시 응답(FLUSH_RES1) 메시지를 호스트(300)에 출력하지 않을 수 있다. 제1 플러시 응답(FLUSH_RES1) 메시지는 제1 플러시 요청(FLUSH_REQ1) 메시지에 대응될 수 있다. 응답 메시지 제어부(240)는 제1 플러시 요청(FLUSH_REQ1) 메시지 이전에 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들을 요청 메시지 제어부(220)에 모두 저장한 후, 제1 플러시 응답(FLUSH_RES1) 메시지를 호스트(300)에 출력할 수 있다.

t1에서, 제1 플러시 요청(FLUSH_REQ1) 메시지 이전에 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들을 요청 메시지 제어부(220)에 모두 저장한 후, 제1 플러시 응답(FLUSH_RES1) 메시지가 호스트(300)에 출력될 수 있다. 구체적으로, 쓰기 커맨드(WRITE_CMD)들이 요청 메시지 제어부(220)에 모두 저장된 후, 요청 메시지 제어부(220)는 플러시 제어 신호(FLUSH_SIG)를 지연 시간 결정부(230)에 제공할 수 있다. 지연 시간 결정부(230)는 쓰기 커맨드(WRITE_CMD)들의 개수에 기초한 지연 정보(DELAY_INF)를 생성하여 응답 메시지 제어부(240)에 제공할 수 있다. 응답 메시지 제어부(240)는 지연 정보(DELAY_INF)에 기초한 플러시 응답(FLUSH_RES) 메시지를 호스트 인터페이스(210)를 통해 호스트(300)에 제공할 수 있다.

t1에서, 제1 플러시 응답(FLUSH_RES1) 메시지가 호스트(300)로 출력되기 전에, 요청 메시지 제어부(220)는 호스트(300)로부터 제2 내지 제5 플러시 요청 메시지(FLUSH_REQ2~ FLUSH_REQ5)를 수신하지 않을 수 있다. t1에서, 호스트 인터페이스(210)에 제공된 제1 플러시 응답(FLUSH_RES1) 메시지는 지연되지 않은 메시지일 수 있다. 따라서, 제1 플러시 요청(FLUSH_REQ1) 메시지 이전에 수신된 쓰기 요청(WRITE_REQ) 메시지들의 개수는 기준 개수(P1) 미만의 수일 수 있다.

t2에서 요청 메시지 제어부(220)는 호스트 인터페이스(210)를 통해 호스트(300)로부터 제2 플러시 요청(FLUSH_REQ2) 메시지를 수신할 수 있다. 요청 메시지 제어부(220)는 제2 플러시 요청(FLUSH_REQ2) 메시지를 수신한 후, 제2 플러시 요청(FLUSH_REQ2) 메시지 이전에 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들을 저장할 수 있다. 쓰기 커맨드(WRITE_CMD)들이 요청 메시지 제어부(220)에 모두 저장되기 전까지, 응답 메시지 제어부(240)는 제2 플러시 응답(FLUSH_RES2) 메시지를 호스트(300)에 출력하지 않을 수 있다. 제2 플러시 응답(FLUSH_RES2) 메시지는 제2 플러시 요청(FLUSH_REQ2) 메시지에 대응될 수 있다. 응답 메시지 제어부(240)는 제2 플러시 요청(FLUSH_REQ2) 메시지 이전에 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들을 요청 메시지 제어부(220)에 모두 저장한 후, 제2 플러시 응답(FLUSH_RES2) 메시지를 호스트(300)에 출력할 수 있다.

t2에서, 요청 메시지 제어부(220)가 호스트(300)로부터 제2 플러시 요청(FLUSH_REQ2) 메시지를 수신한 이후, 제2 플러시 응답(FLUSH_RES2) 메시지를 호스트(300)에 출력하지 않을 수 있다. 제2 플러시 응답(FLUSH_RES2) 메시지를 호스트(300)에 출력하지 않는 경우는, 제2 플러시 요청(FLUSH_REQ2) 메시지 이전에 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들을 요청 메시지 제어부(220)에 모두 저장되지 않은 경우 일 수 있다. 다른 실시 예로서, 제2 플러시 응답(FLUSH_RES2) 메시지를 호스트(300)에 출력하지 않는 경우는, 제2 플러시 요청(FLUSH_REQ2) 메시지 이전에 수신된 쓰기 요청(WRITE_REQ) 메시지들의 개수가 기준 개수(P1) 이상인 경우일 수 있다.

t3에서, 응답 메시지 제어부(240)가 호스트(300)에 제2 플러시 응답(FLUSH_RES2) 메시지를 출력하지 않은 상태이므로, 요청 메시지 제어부(220)는 호스트(300)로부터 제3 플러시 요청(FLUSH_REQ3) 메시지를 수신할 수 없다. 따라서, t3에서, 제3 플러시 요청(FLUSH_REQ3) 메시지는 호스트(300)에 저장되어 있는 상태일 수 있다.

t4에서, 응답 메시지 제어부(240)가 호스트(300)에 제2 플러시 응답(FLUSH_RES2) 메시지를 출력하지 않은 상태이므로, 요청 메시지 제어부(220)는 호스트 인터페이스(210)를 통해 호스트(300)로부터 제4 플러시 요청(FLUSH_REQ4) 메시지를 수신할 수 없다. 따라서, t4에서, 제4 플러시 요청(FLUSH_REQ4) 메시지는 호스트(300)에 저장되어 있는 상태일 수 있다.

t4에서, 제3 및 제4 플러시 요청(FLUSH_REQ3, FLUSH_REQ4) 메시지가 호스트(300)에 누적될 수 있다. 따라서, 제3 플러시 요청(FLUSH_REQ3) 메시지에 대응되는 쓰기 요청(WRITE_REQ) 메시지들 및 제4 플러시 요청(FLUSH_REQ4) 메시지에 대응되는 쓰기 요청(WRITE_REQ) 메시지들이 호스트(300)에 누적될 수 있다.

t5에서, 제2 플러시 요청(FLUSH_REQ2) 메시지 이전에 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들을 요청 메시지 제어부(220)에 모두 저장한 후, 제2 플러시 응답(FLUSH_RES2) 메시지가 호스트(300)에 출력될 수 있다. 구체적으로, 쓰기 커맨드(WRITE_CMD)들은, 요청 메시지 제어부(220)가 제2 플러시 요청(FLUSH_REQ2) 메시지 바로 이전 메시지인 제1 플러시 요청(FLUSH_REQ1) 메시지를 수신한 후 제2 플러시 요청(FLUSH_REQ2) 메시지를 수신하기 전까지 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 커맨드들일 수 있다.

t5에서, 제2 플러시 응답(FLUSH_RES2) 메시지가 호스트(300)에 출력된 후, 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지들이 호스트 인터페이스(210)를 통해 요청 메시지 제어부(220)에 제공될 수 있다. 구체적으로, 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지들은 제2 및 제3 플러시 요청(FLUSH_REQ2, FLUSH_REQ3) 사이에 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지들, 제3 및 제4 플러시 요청(FLUSH_REQ3, FLUSH_REQ4) 사이에 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지들을 포함할 수 있다. 따라서, 제2 플러시 응답(FLUSH_RES2) 메시지가 호스트(300)에 출력된 후, 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지들이 호스트 인터페이스(210)를 통해 요청 메시지 제어부(220)에 제공될 수 있다.

호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지들이 요청 메시지 제어부(220)에 제공되면, 플러시 요청(FLUSH_REQ) 메시지들이 병합될 수 있다. 실시 예에서, 제2 플러시 응답(FLUSH_RES2) 메시지가 지연되어 출력되는 것에 기초하여, 제3 및 제4 플러시 요청(FLUSH_REQ3, FLUSH_REQ4)이 병합될 수 있다. 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지들이 요청 메시지 제어부(220)에 제공될 때, 호스트(300)는 제3 플러시 요청(FLUSH_REQ3) 메시지를 호스트 인터페이스(210)에 제공하지 않을 수 있다. 제3 및 제4 플러시 요청(FLUSH_REQ3, FLUSH_REQ4)이 병합되었기 때문에, 호스트(300)는 제4 플러시 요청(FLUSH_REQ4) 메시지만 호스트 인터페이스(210)를 통해 요청 메시지 제어부(220)에 제공할 수 있다.

호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들을 요청 메시지 제어부(220)에 모두 저장한 후, 제4 플러시 응답(FLUSH_RES4) 메시지를 호스트(300)에 출력할 수 있다.

t6에서, 응답 메시지 제어부(240)가 호스트(300)에 제4 플러시 응답(FLUSH_RES4) 메시지를 출력하지 않은 상태이므로, 요청 메시지 제어부(220)는 호스트(300)로부터 제5 플러시 요청(FLUSH_REQ5) 메시지를 수신할 수 없다. 따라서, t6에서, 제5 플러시 요청(FLUSH_REQ5) 메시지는 호스트(300)에 저장되어 있는 상태일 수 있다.

도 7은 도 1의 호스트 및 메모리 컨트롤러 사이의 요청과 응답을 설명하기 위한 도면이다.

도 7을 참조하면, 호스트(300) 및 메모리 컨트롤러(200)는 서로 통신할 수 있다. 구체적으로, 호스트(300)는 메모리 컨트롤러(200)에 요청 메시지(REQ_MES)를 보낼 수 있다. 메모리 컨트롤러(200)는 호스트(300)에 응답 메시지(RES_MES)를 보낼 수 있다. 도 7에서, 플러시 응답(FLUSH_RES) 메시지가 지연되는 쓰기 요청(WRITE_REQ) 메시지 또는 쓰기 커맨드(WRITE_CMD)의 기준 개수는 20개인 것으로 가정한다.

실시 예에서, 호스트(300)는 쓰기 요청(WRITE_REQ) 및 플러시 요청(FLUSH_REQ)을 메모리 컨트롤러(200)에 제공할 수 있다.

실시 예에서, 호스트(300)는 메모리 컨트롤러(200)에 제1 플러시 요청(FLUSH_REQ1)을 제공하기 전까지 호스트(300)에 누적되어 있었던 제1 및 제2 쓰기 요청(WRITE_REQ1, WRITE_REQ2)을 메모리 컨트롤러(200)에 제공할 수 있다.

제1 및 제2 쓰기 요청(WRITE_REQ1, WRITE_REQ2) 메시지에 대응되는 제1 및 제2 쓰기 커맨드(WRITE_CMD1, WRITE_CMD2)가 요청 메시지 제어부(220)의 버퍼 메모리에 모두 저장되면, 제1 플러시 요청(FLUSH_REQ1) 메시지에 대응되는 제1 플러시 응답(FLUSH_RES1) 메시지가 호스트(300)에 제공될 수 있다. 제1 플러시 요청(FLUSH_REQ1)이 있기 전 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지의 개수가 2개 이므로, 제1 플러시 응답(FLUSH_RES1) 메시지는 지연되지 않고 바로 출력될 수 있다. 즉, 제1 플러시 요청(FLUSH_REQ1)이 있기 전 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지의 개수가 기준 개수 미만이면, 제1 플러시 응답(FLUSH_RES1) 메시지는 지연되지 않을 수 있다.

제1 플러시 응답(FLUSH_RES1)이 호스트(300)에 제공되기 전까지, 요청 메시지(REQ_MES)는 호스트(300)에 누적될 수 있다. 제1 플러시 응답(FLUSH_RES1) 메시지가 호스트(300)에 제공되면, 호스트(300)는 누적되어 있었던 제3 내지 제22 쓰기 요청(WRITE_REQ3~WRITE_REQ22) 메시지가 메모리 컨트롤러(200)에 제공될 수 있다.

제3 내지 제22 쓰기 요청(WRITE_REQ3~WRITE_REQ22) 메시지에 대응되는 제3 내지 제22 쓰기 커맨드(WRITE_CMD3~WRITE_CMD22)가 요청 메시지 제어부(220)의 버퍼 메모리에 모두 저장되면, 제2 플러시 요청(FLUSH_REQ2) 메시지에 대응되는 제2 플러시 응답(FLUSH_RES2) 메시지가 호스트(300)에 제공될 수 있다. 제2 플러시 요청(FLUSH_REQ2)이 있기 전 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지의 개수가 20개 이므로, 제2 플러시 응답(FLUSH_RES2) 메시지는 지연될 수 있다. 즉, 제2 플러시 요청(FLUSH_REQ2)이 있기 전 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지의 개수가 기준 개수 이상이면, 제2 플러시 응답(FLUSH_RES2) 메시지는 지연될 수 있다.

제2 플러시 응답(FLUSH_RES2) 메시지의 지연 시간은 쓰기 요청(WRITE_REQ) 메시지의 개수에 의해 결정될 수 있다. 제2 플러시 요청(FLUSH_REQ2)이 있기 전 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지의 개수가 20개일 수 있다. 호스트(300)에 누적된 쓰기 요청(WRITE_REQ) 메시지의 개수가 20개 이므로, 지연 테이블(233)에 저장된 지연 시간 중 쓰기 요청(WRITE_REQ) 메시지의 개수에 대응되는 지연 시간 동안 지연되어 제2 플러시 응답(FLUSH_RES2) 메시지가 출력될 수 있다.

제2 플러시 응답(FLUSH_RES2) 메시지가 지연되는 시간 동안, 호스트(300)에 쓰기 요청(WRITE_REQ) 메시지가 누적될 수 있다. 따라서, 메모리 컨트롤러(200)가 호스트(300)에 제2 플러시 응답(FLUSH_RES2) 메시지를 제공하면, 호스트(300)에 누적되어 있던 쓰기 요청(WRITE_REQ) 메시지를 메모리 컨트롤러(200)에 제공할 수 있다. 즉, 제2 플러시 응답(FLUSH_RES2) 메시지가 호스트(300)에 제공되면, 호스트(300)는 누적되어 있었던 제 23 내지 25 쓰기 요청(WRITE_REQ23~ WRITE_REQ25) 메시지를 메모리 컨트롤러에 제공할 수 있다.

도 8은 도 1의 메모리 장치의 구조를 설명하기 위한 블록도이다.

도 8을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.

메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다.

메모리 블록은 사용자 데이터를 저장하는 유저 블록과 시스템 데이터를 저장하는 시스템 블록으로 구분될 수 있다. 유저 블록은 데이터가 저장되어 있는지 여부에 따라 프리 블록(Free Block) 또는 데이터 블록(Data Block)으로 구분될 수 있다. 프리 블록은 데이터가 저장되지 않고 비어 있는 블록일 수 있다. 데이터 블록은 데이터가 저장되어 있는 블록일 수 있다. 데이터 블록에 저장된 데이터는 유효 데이터(Valid Data)와 무효 데이터(Invalid Data)로 구분될 수 있다.

메모리 블록들 중 데이터를 저장할 수 없는 블록은 배드 블록일 수 있다. 배드 블록은 발생한 시점에 따라 메모리 장치(100)의 제조 시에 발생한 제조 불량 블록(Manufacture Bad Block; MBB)과 메모리 블록의 사용 과정에서 발생한 진행성 불량 블록(Growing Bad Block; GBB)으로 구분될 수 있다. 실시 예에서 프로그램 페일이 발생한 페이지를 포함하는 메모리 블록은 진행성 불량 블록일 수 있다.

본 발명의 실시 예에 따르면, 진행성 불량 블록이 발생하면, 해당 블록을 배드 블록으로 설정하고, 해당 블록에 포함된 소거 페이지들은 다른 메모리 블록에서 프로그램 페일이 발생한 페이지들을 대체하는데 사용될 수 있다. 따라서, 저장 장치는 진행성 불량 블록으로 인한 배드 블록의 개수가 1개를 초과하지 않도록 메모리 장치(100)를 제어할 수 있다.

각 메모리 블록은 데이터를 저장하는 복수의 메모리 셀들을 포함할 수 있다. 실시 예에서, 복수의 메모리 셀들은 불휘발성 메모리 셀들일 수 있다. 복수의 메모리 셀들 중 동일 워드 라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 즉 메모리 셀 어레이(110)는 다수의 페이지들을 포함할 수 있다. 실시 예에서, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz)은 각각 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다. 또, 더미 셀들은 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.

메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)일 수 있다.

주변 회로(120)는 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 포함할 수 있다.

주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.

어드레스 디코더(121)는 행 라인들(Row Line; RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드 라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.

어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.

어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택할 수 있다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 발생기(122)로부터 제공받은 전압들을 선택된 메모리 블록에 입력되는 워드 라인들 중 적어도 하나의 워드 라인(WL)에 인가하여, 선택된 메모리 블록에 입력되는 워드 라인들 중 적어도 하나의 워드 라인을 선택할 수 있다.

프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.

실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드 라인들에 접지 전압을 인가할 수 있다.

실시 예에서, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 디코딩된 열 어드레스(Decoded Column Address; DCA)는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.

전압 발생기(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(122)는 제어 로직(130)의 제어에 응답하여 동작한다.

실시 예로서, 전압 발생기(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성한다. 전압 발생기(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.

실시 예로서, 전압 발생기(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 전압 발생기(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 발생기(122)는 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들 또는 복수의 비선택 읽기 전압들을 생성할 수 있다.

예를 들어, 전압 발생기(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함할 수 있고, 제어 로직(130)의 제어에 응답에 따라 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 수 있다. 생성된 복수의 전압들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.

읽기 및 쓰기 회로(123)는 제1 내지 제m 페이지 버퍼들(PB1~PBm, (m은 양의 정수))을 포함할 수 있다. 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 제어 로직 (130)의 제어에 응답하여 동작한다.

제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 동작 시에, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.

프로그램 동작 시에, 행 어드레스에 따라 선택된 워드 라인에 프로그램 펄스가 인가될 수 있다. 이 때, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인의 메모리 셀들에 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 전달할 것이다. 선택된 워드 라인의 메모리 셀들 중 적어도 하나의 메모리 셀은 전달받은 데이터(DATA)에 따라 프로그램 될 수 있다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 상승할 것이다 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다.

프로그램 검증 동작 시에, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인의 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽는다.

리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 워드 라인의 메모리 셀들로부터 비트 라인들(BL)을 통해 페이지 데이터(DATA)를 읽고, 읽어진 페이지 데이터(DATA)를 데이터 입출력 회로(124)로 출력한다.

소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.

데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.

데이터 입출력 회로(124)는 입력되는 데이터를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제m 페이지 버퍼들(PB1~PBm)로부터 전달받은 데이터를 외부 컨트롤러로 출력한다.

제어 로직(130)은 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)에 연결된다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.

도 9는 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.

도 9를 참조하면, S901 단계에서, 요청 메시지 제어부(220)는 호스트(300)로부터 호스트 인터페이스(210)를 통해 쓰기 요청(WRITE_REQ) 메시지를 수신할 수 있다. 요청 메시지 제어부(220)가 쓰기 요청(WRITE_REQ) 메시지를 수신하면, 메모리 컨트롤러(200)는 호스트(300)의 쓰기 요청(WRITE_REQ)에 응답하는 동작을 수행할 수 있다.

S903 단계에서, 요청 메시지 제어부(220)는 쓰기 요청(WRITE_REQ) 메시지에 대응되는 쓰기 커맨드(WRITE_CMD)를 생성할 수 있다. 생성된 쓰기 커맨드(WRITE_CMD)는 지연 시간 결정부(230) 또는 메모리 인터페이스(250)를 통해 메모리 장치(100)에 제공될 수 있다. 쓰기 커맨드(WRITE_CMD)는 메모리 장치(100)가 쓰기 동작을 수행하도록 하는 커맨드에 해당될 수 있다.

S905 단계에서, 생성된 쓰기 커맨드(WRITE_CMD)는 요청 메시지 제어부(220)의 버퍼 메모리에 저장될 수 있다. 요청 메시지 제어부(220)의 버퍼 메모리에 쓰기 커맨드(WRITE_CMD)가 일정 개수 이상 저장되면, 저장된 쓰기 커맨드(WRITE_CMD)들은 메모리 인터페이스(250)를 통해 메모리 장치(100)에 제공될 수 있다.

S907 단계에서, 요청 메시지 제어부(220)의 버퍼 메모리에 저장된 쓰기 커맨드(WRITE_CMD)들은 메모리 장치(100)에 제공될 수 있다. 구체적으로, 버퍼 메모리에 저장된 쓰기 커맨드(WRITE_CMD)들이 하나의 페이지 전부 또는 일부를 프로그램 하는 커맨드일 때, 쓰기 커맨드(WRITE_CMD)들이 메모리 장치(100)에 제공될 수 있다. 쓰기 커맨드(WRITE_CMD)들이 메모리 장치(100)에 제공되면, 메모리 장치(100)는 쓰기 커맨드(WRITE_CMD)들에 대응되는 쓰기 동작을 수행할 수 있다.

도 10은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.

도 10을 참조하면, S1001 단계에서, 요청 메시지 제어부(220)는 호스트(300)로부터 호스트 인터페이스(210)를 통해 플러시 요청(FLUSH_REQ) 메시지를 수신할 수 있다. 요청 메시지 제어부(220)가 플러시 요청(FLUSH_REQ) 메시지를 수신하면, 메모리 컨트롤러(200)는 호스트(300)의 플러시 요청(FLUSH_REQ)에 응답하는 동작을 수행할 수 있다.

구체적으로, 호스트(300)의 플러시 요청(FLUSH_REQ)이 있으면, 호스트(300)가 플러시 응답(FLUSH_RES)을 수신하기 전까지, 호스트(300)의 요청 메시지(REQ_MES)는 메모리 컨트롤러(200)에 제공되지 않을 수 있다. 따라서, 호스트(300)가 플러시 응답(FLUSH_RES) 메시지를 수신하기 전까지, 호스트(300)는 플러시 요청(FLUSH_REQ)을 병합할 수 있다.

S1003 단계에서, 요청 메시지 제어부(220)는 플러시 제어 신호(FLUSH_SIG)를 출력할 수 있다. 구체적으로, 플러시 제어 신호(FLUSH_SIG)는 플러시 요청(FLUSH_REQ) 메시지 및 플러시 요청(FLUSH_REQ) 메시지 바로 이전의 플러시 요청인 이전 플러시 요청 메시지 사이에 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들을 버퍼 메모리에 저장한 후 생성될 수 있다. 플러시 제어 신호(FLUSH_SIG)는 지연 시간 결정부(230)에 제공될 수 있다.

플러시 제어 신호(FLUSH_SIG)가 지연 시간 결정부(230)에 제공되면, 지연 시간 결정부(230)는 쓰기 커맨드(WRITE_CMD)들과 플러시 제어 신호(FLUSH_SIG)를 기초로 지연 정보(DELAY_INF)를 생성할 수 있다. 지연 정보(DELAY_INF)는 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간에 관한 정보를 포함할 수 있다.

S1005 단계에서, 플러시 제어 신호(FLUSH_SIG)가 출력되면, 플러시 요청(FLUSH_REQ) 메시지 이전에 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들의 개수가 기준 개수 이상인지 판단할 수 있다. 쓰기 커맨드(WRITE_CMD)들의 개수는 플러시 요청(FLUSH_REQ) 메시지 및 플러시 요청(FLUSH_REQ) 메시지 바로 이전의 플러시 요청인 이전 플러시 요청 메시지 사이에 수신된 쓰기 요청(WRITE_REQ) 메시지들에 대응되는 쓰기 커맨드(WRITE_CMD)들의 개수일 수 있다. 쓰기 커맨드(WRITE_CMD)들의 개수가 기준 개수 이상인 경우, S1007 단계로 진행한다. 쓰기 커맨드(WRITE_CMD)의 개수가 기준 개수 이상이 아닌 경우, S1009 단계로 진행한다

S1007 단계에서, 쓰기 커맨드(WRITE_CMD)들의 개수가 기준 개수 이상일 때, 응답 메시지 제어부(240)는 플러시 응답(FLUSH_RES) 메시지를 지연 시켜 출력할 수 있다. 플러시 응답(FLUSH_RES) 메시지는 호스트 인터페이스(210)를 통해 호스트(300)에 제공될 수 있다. 플러시 응답(FLUSH_RES) 메시지의 출력이 지연되는 동안, 호스트(300)에 요청 메시지(REQ_MES)가 누적될 수 있다. 호스트(300)에 요청 메시지(REQ_MES)가 누적되는 것에 기초하여, 플러시 요청(FLUSH_REQ)들이 병합될 수 있다.

S1009 단계에서, 쓰기 커맨드(WRITE_CMD)들의 개수가 기준 개수 이상이 아닐 때, 응답 메시지 제어부(240)는 플러시 응답(FLUSH_RES) 메시지를 지연시키지 않고 출력할 수 있다. 즉, 응답 메시지 제어부(240)는, 지연 정보(DELAY_INF)가 플러시 응답(FLUSH_RES) 메시지를 지연 시키지 않는다는 정보를 포함할 때, 지연 정보(DELAY_INF)를 수신한 후, 바로 플러시 응답(FLUSH_RES) 메시지를 생성하여 호스트 인터페이스(210)를 통해 호스트(300)에 출력할 수 있다.

도 11은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.

도 11을 참조하면, S1101 단계에서, 요청 메시지 제어부(220)는 버퍼 메모리에 저장된 쓰기 커맨드(WRITE_CMD)를 지연 시간 결정부(230) 내 카운터부(231)에 제공할 수 있다. 호스트(300)의 플러시 요청(FLUSH_REQ) 메시지에 응답하는 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간을 결정하기 위해, 쓰기 커맨드(WRITE_CMD)는 카운터부(231)에 제공될 수 있다.

S1103 단계에서, 카운터부(231)는 요청 메시지 제어부(220)로부터 제공받은 쓰기 커맨드(WRITE_CMD)의 개수를 카운트할 수 있다. 구체적으로, 카운터부(231)는 플러시 제어 신호(FLUSH_SIG)를 수신한 이후, 쓰기 커맨드(WRITE_CMD)들의 개수를 카운트 할 수 있다. 쓰기 커맨드(WRITE_CMD)들의 개수는 바로 이전의 플러시 제어 신호가 수신된 후 플러시 제어 신호(FLUSH_SIG)를 수신하기 전에 수신된 쓰기 커맨드(WRITE_CMD)들의 개수일 수 있다.

S1105 단계에서, 카운터부(231)가 플러시 제어 신호(FLUSH_SIG)를 수신했는지 여부를 판단할 수 있다. 카운터부(231)가 플러시 제어 신호(FLUSH_SIG)를 수신하지 않은 경우, S1103 단계로 진행한다. 플러시 제어 신호(FLUSH_SIG)를 수신하기 전까지, 카운터부(231)는 수신된 쓰기 커맨드(WRITE_CMD)들의 개수를 카운트할 수 있다. 카운터부(231)가 플러시 제어 신호(FLUSH_SIG)를 수신한 경우, S1107 단계로 진행한다.

S1107 단계에서, 카운터부(231)는 플러시 제어 신호(FLUSH_SIG)를 수신하면 카운트 된 카운트값(COUNT_VAL)을 지연 정보 생성부(232)로 출력할 수 있다. 카운트값(COUNT_VAL)은 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간을 결정하기 위해 지연 정보 생성부(232)에 제공될 수 있다. 지연 정보 생성부(232)는 카운트값(COUNT_VAL)을 지연 테이블(233)에 제공하여 카운트값(COUNT_VAL)에 대응되는 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간을 결정할 수 있다.

S1109 단계에서, 지연 정보 생성부(232)는 카운터부(231)로부터 수신된 카운트값(COUNT_VAL)을 이용하여 지연 정보(DELAY_INF)를 생성할 수 있다. 구체적으로, 지연 정보 생성부(232)는 카운터부(231)로부터 카운트값(COUNT_VAL)을 수신할 수 있다. 지연 정보 생성부(232)는 카운트값(COUNT_VAL)을 지연 테이블(233)에 제공할 수 있다. 지연 정보 생성부(232)는 카운터부(231)로부터 제공받은 카운트값(COUNT_VAL) 및 지연 테이블(233)로부터 제공받은 테이블 정보(TABLE_INF)를 기초로 지연 정보(DELAY_INF)를 생성할 수 있다.

지연 정보 생성부(232)는 지연 테이블(233)로부터 테이블 정보(TABLE_INF)를 수신하면, 지연 정보(DELAY_INF)를 생성할 수 있다. 지연 정보(DELAY_INF)는 호스트(300)의 플러시 요청(FLUSH_REQ) 메시지에 대응되는 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간에 관한 정보를 포함할 수 있다. 즉, 지연 정보(DELAY_INF)는 카운트값(COUNT_VAL) 및 지연 테이블(233)에 저장된 정보 중 카운트값(COUNT_VAL)에 대응하는 정보를 기초로한 플러시 응답(FLUSH_RES) 메시지의 지연 여부 및 지연 시간에 관한 정보를 포함할 수 있다.

도 12는 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.

도 12를 참조하면, S1201 단계에서, 응답 메시지 제어부(240)는 지연 정보 생성부(232)로부터 지연 정보(DELAY_INF)를 수신할 수 있다. 응답 메시지 제어부(240)는 지연 정보(DELAY_INF)를 기초로, 호스트(300)의 플러시 요청(FLUSH_REQ) 메시지에 대응되는 플러시 응답(FLUSH_RES) 메시지의 출력을 결정할 수 있다.

S1203 단계에서, 지연 정보(DELAY_INF)가 플러시 응답(FLUSH_RES) 메시지를 지연시키는 정보를 포함하고 있는지를 판단할 수 있다. 지연 정보(DELAY_INF)가 플러시 응답(FLUSH_RES) 메시지를 지연시키는 정보를 포함하는 경우, S1205 단계로 진행한다, 지연 정보(DELAY_INF)가 플러시 응답(FLUSH_RES) 메시지를 지연시키는 정보를 포함하지 않는 경우, S1207 단계로 진행한다,

S1205 단계에서, 지연 정보(DELAY_INF)는 플러시 응답(FLUSH_RES) 메시지를 지연 시킨다는 정보를 포함할 수 있다. 지연 정보(DELAY_INF)는 지연 시간에 관한 정보를 더 포함할 수 있다. 응답 메시지 제어부(240)는 플러시 응답(FLUSH_RES) 메시지를 생성하고, 지연 정보(DELAY_INF)에 기초하여 생성된 플러시 응답(FLUSH_RES) 메시지를 지연시켜 호스트 인터페이스(210)를 통해 호스트(300)에 출력할 수 있다. 출력되는 플러시 응답(FLUSH_RES) 메시지의 지연 시간은 바로 이전의 플러시 제어 신호가 수신된 후 플러시 제어 신호(FLUSH_SIG)를 수신하기 전에 수신된 쓰기 커맨드(WRITE_CMD)들의 개수에 기초하여 설정될 수 있다.

S1207 단계에서, 지연 정보(DELAY_INF)가 플러시 응답(FLUSH_RES) 메시지를 지연 시키지 않는다는 정보를 포함할 때, 응답 메시지 제어부(240)는 지연 정보(DELAY_INF)를 수신한 후 바로 플러시 응답(FLUSH_RES) 메시지를 생성할 수 있다. 생성된 플러시 응답(FLUSH_RES) 메시지는 호스트 인터페이스(210)를 통해 호스트(300)에 출력될 수 있다.

도 13은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.

메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.

도 13을 참조하면, 메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.

버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.

프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.

프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 어드레스(logical address, LA)를 물리 어드레스(physical address, PA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 정보를 이용하여 논리 어드레스(LA)를 입력 받아, 물리 어드레스(PA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.

프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.

프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.

실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.

메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.

에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.

호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.

버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.

메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.

예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.

예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.

예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.

도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.

도 14를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.

메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 장치(2200)는 도 8을 참조하여 설명된 메모리 장치(100)와 동일하게 구현될 수 있다.

예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.

메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.

예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.

메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.

도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.

도 15를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.

실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.

SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.

보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.

버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 정보)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.

도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.

도 16을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.

애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.

메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.

네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.

스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.

예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 8을 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.

사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.

본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 호스트 인터페이스
220: 요청 메시지 제어부
230: 지연 시간 결정부
240: 응답 메시지 제어부
250: 메모리 인터페이스
300: 호스트
310: Applications
320: Kernel
321: Virtual File System (VFS)
323: Block Layer
325: Memory Driver

Claims

호스트의 요청 메시지에 응답하여 커맨드 또는 제어 신호를 생성하는 요청 메시지 제어부;
상기 요청 메시지가 현재 플러시 요청 메시지일 때, 상기 현재 플러시 요청 메시지의 바로 이전에 수신된 이전 플러시 요청 메시지와, 상기 현재 플러시 요청 메시지 사이의 쓰기 요청 메시지들의 개수에 기초하여 지연 정보를 생성하는 지연 시간 결정부; 및
상기 지연 정보에 기초하여, 상기 현재 플러시 요청 메시지에 대응하는 플러시 응답 메시지를 지연하는 응답 메시지 제어부;를 포함하는 메모리 컨트롤러.
◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈

제 1항에 있어서, 상기 요청 메시지 제어부는,
상기 요청 메시지가 상기 현재 플러시 요청 메시지일 때, 플러시 제어 신호를 생성하고,
상기 요청 메시지가 쓰기 요청 메시지일 때, 쓰기 커맨드를 생성하는 것을 특징으로 하는 메모리 컨트롤러.
◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈

제 2항에 있어서, 상기 지연 시간 결정부는,
상기 플러시 제어 신호를 수신한 때, 상기 지연 정보를 생성하는 것을 특징으로 하는 메모리 컨트롤러.
◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈

제 2항에 있어서, 상기 지연 시간 결정부는,
상기 플러시 제어 신호를 수신한 때, 상기 이전 플러시 요청 메시지와 상기 현재 플러시 요청 메시지 사이의 쓰기 요청 메시지들에 대응하는 쓰기 커맨드들의 개수에 기초하여 지연 정보를 생성하는 것을 특징으로 하는 메모리 컨트롤러.
◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈

제 4항에 있어서, 상기 응답 메시지 제어부는,
상기 쓰기 커맨드들의 개수가 기준 개수 이상일 때, 상기 플러시 응답 메시지를 지연시키는 것을 특징으로 하는 메모리 컨트롤러.
◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈

제 4항에 있어서, 상기 응답 메시지 제어부는,
상기 쓰기 커맨드들의 개수에 기초하여 상기 플러시 응답 메시지의 지연 시간을 결정하는 것을 특징으로 하는 메모리 컨트롤러.
◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈

제 2항에 있어서, 상기 지연 시간 결정부는,
상기 쓰기 커맨드들의 개수를 카운트하는 카운터부;
상기 쓰기 커맨드들의 개수를 카운트한 카운트값에 대응하는 상기 플러시 응답 메시지의 지연 여부 및 지연 시간에 관한 정보를 저장하는 지연 테이블; 및
상기 지연 정보를 생성하는 지연 정보 생성부;를 포함하고,
상기 지연 정보는, 상기 카운트값 및 상기 지연 테이블에 저장된 정보 중 상기 카운트값에 대응하는 정보를 기초로 상기 플러시 응답 메시지의 지연 여부 및 상기 지연 시간에 관한 정보를 포함하는 것을 특징으로 하는 메모리 컨트롤러.
◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈

제 7항에 있어서, 상기 카운터부는,
상기 카운터부에 상기 쓰기 커맨드들이 하나씩 입력될 때 마다 상기 카운트값을 1씩 증가하고, 상기 카운터부에 상기 플러시 제어 신호가 입력될 때, 상기 카운트값을 상기 지연 정보 생성부에 제공하는 것을 특징으로 하는 메모리 컨트롤러.
◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈

제 8항에 있어서, 상기 카운터부는,
상기 카운트값을 상기 지연 정보 생성부에 제공한 때, 상기 카운트값을 0으로 초기화하는 것을 특징으로 하는 메모리 컨트롤러.
◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈

제 7항에 있어서, 상기 응답 메시지 제어부는,
상기 지연 정보가 상기 플러시 응답 메시지를 지연 시키지 않는다는 정보를 포함하고 있는 경우, 상기 지연 정보를 수신한 후, 상기 플러시 응답 메시지를 상기 호스트에 출력하는 것을 특징으로 하는 메모리 컨트롤러.
◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈

제 7항에 있어서, 상기 응답 메시지 제어부는,
상기 지연 정보가 상기 플러시 응답 메시지를 지연 시키는 정보 및 지연 시간에 관한 정보를 포함하고 있는 경우, 상기 지연 시간이 경과한 후에 상기 플러시 응답 메시지를 상기 호스트에 출력하는 것을 특징으로 하는 메모리 컨트롤러.
호스트로부터의 요청 메시지에 기초하여 메모리 장치의 동작을 제어하는 메모리 컨트롤러의 동작 방법으로서:
호스트로부터 현재 플러시 요청 메시지를 수신하는 단계;
상기 현재 플러시 요청 메시지의 바로 이전에 수신된 이전 플러시 요청 메시지와, 상기 현재 플러시 요청 메시지 사이의 쓰기 요청 메시지들의 개수에 기초하여 지연 정보를 생성하는 단계; 및
상기 지연 정보에 기초하여, 상기 현재 플러시 요청 메시지에 대응하는 플러시 응답 메시지의 지연 시간을 결정하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈

제 12항에 있어서,
상기 요청 메시지가 상기 현재 플러시 요청 메시지일 때, 플러시 제어 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈

제 13항에 있어서, 상기 지연 정보를 생성하는 단계는,
상기 메모리 컨트롤러가 상기 플러시 제어 신호를 수신한 때, 상기 지연 정보를 생성하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈

제 13항에 있어서, 상기 지연 정보를 생성하는 단계는,
상기 메모리 컨트롤러가 상기 플러시 제어 신호를 수신한 때, 상기 이전 플러시 요청 메시지와 상기 현재 플러시 요청 메시지 사이의 쓰기 요청 메시지들에 대응하는 쓰기 커맨드들의 개수에 기초하여 상기 지연 정보를 생성하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈

제 15항에 있어서, 상기 플러시 응답 메시지의 지연 시간을 결정하는 단계는,
상기 쓰기 커맨드들의 개수가 기준 개수 이상일 때, 상기 플러시 응답 메시지를 지연시키는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈

제 16항에 있어서, 상기 플러시 응답 메시지의 지연 시간을 결정하는 단계는,
상기 쓰기 커맨드들의 개수에 기초하여 상기 플러시 응답 메시지의 지연 시간을 결정하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈

제 15항에 있어서, 상기 지연 정보를 생성하는 단계는,
상기 쓰기 커맨드들이 상기 메모리 컨트롤러에 저장될 때마다, 상기 쓰기 커맨드들의 개수를 카운트한 값인 카운트값을 1씩 증가시키는 단계를 더 포함하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈

제 18항에 있어서,
상기 플러시 제어 신호가 생성된 때, 상기 카운트값을 0으로 초기화하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈

제 19항에 있어서, 상기 지연 정보를 생성하는 단계는,
상기 카운트값에 기초하여, 상기 플러시 응답 메시지의 지연 여부 및 지연 시간에 관한 정보를 포함하는 정보를 생성하는 것을 특징으로 하는 메모리 컨트롤러의 동작 방법.
삭제
삭제
삭제