CN111857570B - 一种dram接口类型探测方法及存储介质 - Google Patents

一种dram接口类型探测方法及存储介质 Download PDF

Info

Publication number
CN111857570B
CN111857570B CN202010522066.2A CN202010522066A CN111857570B CN 111857570 B CN111857570 B CN 111857570B CN 202010522066 A CN202010522066 A CN 202010522066A CN 111857570 B CN111857570 B CN 111857570B
Authority
CN
China
Prior art keywords
dram
interface
clock period
delay
grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010522066.2A
Other languages
English (en)
Other versions
CN111857570A (zh
Inventor
汤云平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN202010522066.2A priority Critical patent/CN111857570B/zh
Publication of CN111857570A publication Critical patent/CN111857570A/zh
Application granted granted Critical
Publication of CN111857570B publication Critical patent/CN111857570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)

Abstract

一种DRAM接口类型探测方法及存储介质，其中方法包括如下步骤，调整DRAM接口读指令延迟自8起依次增大2、DRAM接口写指令延迟自4起依次增大1；若存在某次增大后DRAM颗粒访问成功，则判断为LPDDR3颗粒，否则判断为LPDDR2颗粒。我们发现在实际应用中读指令延迟、写指令延迟与不同DRAM类型工作响应之间的关系，从而将其应用在接口类型探测中，通过上述方案，能够有效识别DRAM的接口类型。

Description

一种DRAM接口类型探测方法及存储介质
技术领域
本发明涉及存储领域，尤其涉及一种能够减少纠错码占用的动态存储方式。
背景技术
现有技术方案针对不同DRAM接口颗粒，需要单独的固件，若无法分辨DRAM接口颗粒的类型，就会影响软硬件的配合使用。通常通过读取MR8来区分颗粒信息但是当芯片不支持使用MR8读取时，那么此时无法区分LPDD2与LPDD3。需要设计一套DRAM接口类型的判断流程来解决上述问题。
发明内容
为此，需要提供一种新的DRAM接口类型判断的方法，解决DRAM接口类型的区分问题；
为实现上述目的，发明人提供了一种DRAM接口类型探测方法，包括如下步骤，调整DRAM接口读指令延迟自8起依次增大2、DRAM接口写指令延迟自4起依次增大1；若存在某次增大后DRAM颗粒访问成功，则判断为LPDDR3颗粒，否则判断为LPDDR2颗粒。
具体地，所述接口读指令延迟上限为16，所述接口写指令延迟上限为8。
进一步地，还包括步骤，向DRAM发起MRR请求，针对收到的MRR请求的回复数据，判定DRAM是LPDDR2颗粒或LPDDR3颗粒；当MRR请求的回复数据无法识别时，才进行步骤：调整DRAM接口读指令延迟自8起依次增大2、DRAM接口写指令延迟自4起依次增大1。
一种DRAM接口类型探测存储介质，存储有计算机程序，所述计算机程序在被运行时执行包括如下步骤，调整DRAM接口读指令延迟自8起依次增大2、DRAM接口写指令延迟自4起依次增大1；若存在某次增大后DRAM颗粒访问成功，则判断为LPDDR3颗粒，否则判断为LPDDR2颗粒。
具体地，所述接口读指令延迟上限为16，所述接口写指令延迟上限为8。
进一步地，所述计算机程序在被运行时还执行包括步骤，向DRAM发起MRR请求，针对收到的MRR请求的回复数据，判定DRAM是LPDDR2颗粒或LPDDR3颗粒；当MRR请求的回复数据无法识别时，才进行步骤：调整DRAM接口读指令延迟自8起依次增大2、DRAM接口写指令延迟自4起依次增大1。
我们发现在实际应用中读指令延迟、写指令延迟与不同DRAM类型工作响应之间的关系，从而将其应用在接口类型探测中，通过上述方案，能够有效识别DRAM的接口类型。
附图说明
图1为本发明一实施方式所述的DRAM接口类型探测方法流程图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
这里请看图1，为本方案的一种DRAM接口类型探测方法，包括如下步骤，S104调整DRAM接口读指令延迟自8起依次增大2、DRAM接口写指令延迟自4起依次增大1；S106若存在某次增大后DRAM颗粒访问成功，则判断为LPDDR3颗粒，否则判断为LPDDR2颗粒。
其中，接口读指令延迟(RL:readlatency),指read读命令发出到实际数据线上有数据回吐之间的延时，单位为DRAM接口时钟周期数。接口写指令延迟(WL:writelatency),指write写命令到数据线输出所需数据的延时，单位为DRAM接口时钟周期数。在我们的实施例中，LPDDR2/3/4颗粒的RL与WL数值可以修改，但因为LPDDR3有一些特殊配置(RL与WL的比例限制)，不适用于LPDDR2。我们的发明人发现，当RL与WL设定分别大等于8和4时，将RL与WL设定增大的过程中总能够满足LPDDR3的read信号符合预期，而LPDDR2的read信号无论如何都不满足要求无法读取数据，因此通过上述步骤S104和步骤S106即可区分出颗粒是LPDD3还是LPDD2。
具体地，所述接口读指令延迟上限为16，所述接口写指令延迟上限为8。我们的发明人还发现至迟在接口读指令延迟达到16，接口写指令延迟达到8后，LPDDR3颗粒能够返回符合预期的响应。通过设计上述上限，能够节省判断步骤，从而节省算力需求，更好地达到探测DRAM接口类型的技术效果。
在其他一些进一步的实施例中，请参阅图1，还包括步骤，S100向DRAM发起MRR请求，S102针对收到的MRR请求的回复数据，判定DRAM是LPDDR2颗粒或LPDDR3颗粒；当MRR请求的回复数据无法识别时，才进行步骤S104：调整DRAM接口读指令延迟自8起依次增大2、DRAM接口写指令延迟自4起依次增大1。在这里，MRR(moderegisterread)：为LPDDR3和LPDDR2颗粒用到的命令，用于读取DRAM中相关设置寄存器的一条命令，分别读取DRAM中的MR0,MR1...等，区分LPDDR2与LPDDR3需要MR8寄存器的返回值进行判断。在一些情况下，针对MRR步骤的返回值，就能够判断DRAM颗粒是DDR2还是DDR3。因此设计只有在MRR返回值判断无法识别颗粒类型时，才进行步骤S104来通过设定RL和WL判断，能够简化判断的步骤。
一种DRAM接口类型探测存储介质，存储有计算机程序，所述计算机程序在被运行时执行包括如下步骤，调整DRAM接口读指令延迟自8起依次增大2、DRAM接口写指令延迟自4起依次增大1；若存在某次增大后DRAM颗粒访问成功，则判断为LPDDR3颗粒，否则判断为LPDDR2颗粒。
具体地，所述接口读指令延迟上限为16，所述接口写指令延迟上限为8。
进一步地，所述计算机程序在被运行时还执行包括步骤，向DRAM发起MRR请求，针对收到的MRR请求的回复数据，判定DRAM是LPDDR2颗粒或LPDDR3颗粒；当MRR请求的回复数据无法识别时，才进行步骤：调整DRAM接口读指令延迟自8起依次增大2、DRAM接口写指令延迟自4起依次增大1。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (4)

1.一种DRAM接口类型探测方法，其特征在于，包括如下步骤，调整DRAM接口读指令延迟自第8个接口时钟周期数起依次增大2个接口时钟周期数、DRAM接口写指令延迟自第4个接口时钟周期数起依次增大1个接口时钟周期数；若存在某次增大后DRAM颗粒访问成功，则判断为LPDDR3颗粒，否则判断为LPDDR2颗粒，所述接口读指令延迟上限为16，所述接口写指令延迟上限为8。
2.根据权利要求1所述的DRAM接口类型探测方法，其特征在于，还包括步骤，向DRAM发起MRR请求，针对收到的MRR请求的回复数据，判定DRAM是LPDDR2颗粒或LPDDR3颗粒；当MRR请求的回复数据无法识别时，才进行步骤：调整DRAM接口读指令延迟自第8个接口时钟周期数起依次增大2个接口时钟周期数、DRAM接口写指令延迟自第4个接口时钟周期数起依次增大1个接口时钟周期数。
3.一种DRAM接口类型探测存储介质，其特征在于，存储有计算机程序，所述计算机程序在被运行时执行包括如下步骤，调整DRAM接口读指令延迟自第8个接口时钟周期数起依次增大2个接口时钟周期数、DRAM接口写指令延迟自第4个接口时钟周期数起依次增大1个接口时钟周期数；若存在某次增大后DRAM颗粒访问成功，则判断为LPDDR3颗粒，否则判断为LPDDR2颗粒，所述接口读指令延迟上限为16，所述接口写指令延迟上限为8。
4.根据权利要求3所述的DRAM接口类型探测存储介质，其特征在于，所述计算机程序在被运行时还执行包括步骤，向DRAM发起MRR请求，针对收到的MRR请求的回复数据，判定DRAM是LPDDR2颗粒或LPDDR3颗粒；当MRR请求的回复数据无法识别时，才进行步骤：调整DRAM接口读指令延迟自第8个接口时钟周期数起依次增大2个接口时钟周期数、DRAM接口写指令延迟自第4个接口时钟周期数起依次增大1个接口时钟周期数。
CN202010522066.2A 2020-06-10 2020-06-10 一种dram接口类型探测方法及存储介质 Active CN111857570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010522066.2A CN111857570B (zh) 2020-06-10 2020-06-10 一种dram接口类型探测方法及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010522066.2A CN111857570B (zh) 2020-06-10 2020-06-10 一种dram接口类型探测方法及存储介质

Publications (2)

Publication Number Publication Date
CN111857570A CN111857570A (zh) 2020-10-30
CN111857570B true CN111857570B (zh) 2022-07-15

Family

ID=72987608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010522066.2A Active CN111857570B (zh) 2020-06-10 2020-06-10 一种dram接口类型探测方法及存储介质

Country Status (1)

Country Link
CN (1) CN111857570B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881657B2 (en) * 2012-05-08 2018-01-30 Marvell World Trade Ltd. Computer system and method of memory management
US9761297B1 (en) * 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
US20190095107A1 (en) * 2017-09-28 2019-03-28 Intel Corporation Data classification for placement within storage devices
KR102605566B1 (ko) * 2018-11-22 2023-11-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
CN110928731B (zh) * 2019-10-14 2024-05-14 珠海亿智电子科技有限公司 一种基于硬件自测模块的dram眼图评估方法

Also Published As

Publication number Publication date
CN111857570A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US20010003198A1 (en) Method for timing setting of a system memory
US8738853B2 (en) Load reduction dual in-line memory module (LRDIMM) and method for programming the same
US6766385B2 (en) Device and method for maximizing performance on a memory interface with a variable number of channels
US8862973B2 (en) Method and system for error management in a memory device
US7590876B2 (en) Method for adjusting a frequency working between a north bridge chip and a random access memory of a computer system
US7808849B2 (en) Read leveling of memory units designed to receive access requests in a sequential chained topology
US20130117641A1 (en) Method and system for error management in a memory device
US20080155136A1 (en) Memory controller, computer, and data read method
US20130003474A1 (en) Providing a ready-busy signal from a non-volatile memory device to a memory controller
US8006062B1 (en) Apparatus, system, and method for extended serial presence detect for memory performance optimization
US7796465B2 (en) Write leveling of memory units designed to receive access requests in a sequential chained topology
US20050273646A1 (en) Memory controller and method for scrubbing memory without using explicit atomic operations
US20190155517A1 (en) Methods and apparatus for memory controller discovery of vendor-specific non-volatile memory devices
US6425045B2 (en) Reducing memory latency by not performing bank conflict checks on idle banks
JP6275922B2 (ja) 黙示プリチャージ指令の信号方式を管理するための方法、装置、及びシステム
US20050010834A1 (en) Method and apparatus for determining the write delay time of a memory
US6542416B1 (en) Methods and arrangements for conditionally enforcing CAS latencies in memory devices
CN111857570B (zh) 一种dram接口类型探测方法及存储介质
CN117076351B (zh) 基于onfi phy接口规范的内存访问方法和装置
US20210157527A1 (en) Memory system
US7210030B2 (en) Programmable memory initialization system and method
US6658510B1 (en) Software method to retry access to peripherals that can cause bus timeouts during momentary busy periods
CN111177027A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
US20080114901A1 (en) Serial peripheral interface (spi) control device, spi system and method of determining a spi device
CN111858195A (zh) Dram接口读校验的接口参数适配方法及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant