KR102603208B1 - Improved program operation method of three dimensional flash memory - Google Patents
Improved program operation method of three dimensional flash memory Download PDFInfo
- Publication number
- KR102603208B1 KR102603208B1 KR1020210086288A KR20210086288A KR102603208B1 KR 102603208 B1 KR102603208 B1 KR 102603208B1 KR 1020210086288 A KR1020210086288 A KR 1020210086288A KR 20210086288 A KR20210086288 A KR 20210086288A KR 102603208 B1 KR102603208 B1 KR 102603208B1
- Authority
- KR
- South Korea
- Prior art keywords
- program operation
- vertical channel
- pattern
- flash memory
- program
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000013500 data storage Methods 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 description 62
- 239000011229 interlayer Substances 0.000 description 17
- 239000010410 layer Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 11
- 102100030851 Cortistatin Human genes 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 101100058970 Arabidopsis thaliana CALS11 gene Proteins 0.000 description 5
- 101100341076 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IPK1 gene Proteins 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 101100058964 Arabidopsis thaliana CALS5 gene Proteins 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 102100025961 Glutaminase liver isoform, mitochondrial Human genes 0.000 description 1
- 101000856993 Homo sapiens Glutaminase liver isoform, mitochondrial Proteins 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910007667 ZnOx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Image Generation (AREA)
Abstract
3차원 플래시 메모리의 개선된 프로그램 동작 방법이 개시된다. 일 실시예에 따르면, 기판 상 수평 방향으로 연장 형성되며 수직 방향으로 이격되며 배치되는 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 셀 스트링들-상기 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 데이터 저장 패턴 및 상기 데이터 저장 패턴의 내측벽에 덮으며 상기 수직 방향으로 연장 형성되는 수직 채널 패턴을 포함하고, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법은, 상기 워드 라인들 중 대상 메모리 셀에 대응하는 선택된 워드 라인에 프로그램 전압-상기 프로그램 전압은 이전 프로그램 동작에서 인가된 이전 프로그램 전압에 스텝 전압이 더해진 값을 가짐-을 인가하는 단계를 포함하고, 상기 스텝 전압은, 프로그램 동작이 반복됨에 따라 증가되는 것을 특징으로 할 수 있다.An improved program operation method for 3D flash memory is disclosed. According to one embodiment, word lines extend in the horizontal direction on the substrate and are arranged to be spaced apart in the vertical direction; and cell strings extending in the vertical direction and passing through the word lines - each of the cell strings covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extending in the vertical direction. A program operation method of a three-dimensional flash memory including a vertical channel pattern formed, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines, among the word lines. Applying a program voltage - the program voltage having a value obtained by adding a step voltage to a previous program voltage applied in a previous program operation - to the selected word line corresponding to the target memory cell, wherein the step voltage is applied during the program operation. It can be characterized as increasing as this is repeated.
Description
아래의 실시예들은 3차원 플래시 메모리의 개선된 프로그램 동작 방법에 관한 것으로, 보다 상세하게는, ISSP(Incremental step pulse programming) 기반의 프로그램 동작 방법에 대한 기술이다.The following embodiments relate to an improved program operation method of 3D flash memory, and more specifically, a technology for a program operation method based on ISSP (Incremental step pulse programming).
플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어하여 전기적으로 프로그램 및 소거가 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다.Flash memory devices are electrically erasable programmable read only memory (EEPROM) that can be electrically programmed and erased by electrically controlling the input and output of data by Fowler-Nordheimtunneling (Fowler-Nordheimtunneling) or hot electron injection. , can be commonly used in computers, digital cameras, MP3 players, game systems, memory sticks, etc.
이러한 플래시 메모리 소자는, 프로그램 동작이 반복됨에 따라 프로그램 특성이 열화되는 문제를 해결하고자 ISPP(Incremental step pulse programming) 방식을 이용하고 있다.These flash memory devices use an Incremental step pulse programming (ISPP) method to solve the problem of program characteristics deteriorating as program operations are repeated.
ISPP 방식은 프로그램 동작이 반복됨에 따라 일정 크기의 스텝 전압만큼 프로그램 전압을 증가시키며 인가하는 프로그램 방식으로서, 기존의 ISPP 방식을 설명하기 위한 개념도인 도 1에 도시된 바와 같이 제2 프로그램 동작 시 제1 프로그램 동작에서 인가된 프로그램 전압(Vpgm1)에 스텝 전압(△V)이 더해진 프로그램 전압(Vpgm2)을 인가하고, 제3 프로그램 동작 시 제2 프로그램 동작에서 인가된 프로그램 전압(Vpgm2)에 스텝 전압(△V)이 더해진 프로그램 전압(Vpgm3)을 인가한다.The ISPP method is a program method that increases and applies the program voltage by a certain amount of step voltage as the program operation is repeated. As shown in FIG. 1, which is a conceptual diagram for explaining the existing ISPP method, the first program voltage is applied during the second program operation. A program voltage (Vpgm2) obtained by adding a step voltage (△V) is applied to the program voltage (Vpgm1) applied in the program operation, and a step voltage (△) is applied to the program voltage (Vpgm2) applied in the second program operation during the third program operation. Apply the program voltage (Vpgm3) to which V) is added.
이와 같은 기존의 ISPP 방식은, 이전 프로그램 동작에서 인가된 이전 프로그램 전압과 현재 프로그램 동작에 인가될 현재 프로그램 전압 사이의 차이인 스텝 전압(△V)이 프로그램 동작의 반복과 무관하게 항상 일정하게 유지됨을 특징으로 한다.In this existing ISPP method, the step voltage (△V), which is the difference between the previous program voltage applied in the previous program operation and the current program voltage to be applied to the current program operation, is always maintained constant regardless of repetition of the program operation. It is characterized by
그러나 이러한 기존의 ISPP 방식은 프로그램 동작이 반복됨에 따라 프로그램 전압을 증가시키더라도, 데이터 저장 패턴으로 사용되는 ONO의 Nitride trap 정도에 따라 프로그램 특성이 열화되는 문제를 막지 못하는 한계를 갖는다.However, this existing ISPP method has the limitation of not being able to prevent the problem of program characteristics being deteriorated depending on the degree of the nitride trap of the ONO used as a data storage pattern, even if the program voltage is increased as the program operation is repeated.
따라서, 아래의 실시예들은 기존의 ISPP 방식이 갖는 한계를 극복하는 기술을 제안하고자 한다.Therefore, the following embodiments propose a technology that overcomes the limitations of the existing ISPP method.
일 실시예들은 기존의 ISPP 방식이 갖는 한계를 극복하고자, 개선된 ISPP 방식을 이용하는 3차원 플래시 메모리의 프로그램 동작 방법을 제안한다.One embodiment proposes a program operation method for 3D flash memory using an improved ISPP method to overcome the limitations of the existing ISPP method.
보다 상세하게, 일 실시예들은 프로그램 동작이 반복됨에 따라 스텝 전압을 증가시키는 방식의 3차원 플래시 메모리의 프로그램 동작 방법을 제안한다.More specifically, embodiments propose a method of programming a 3D flash memory by increasing the step voltage as the program operation is repeated.
다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the technical problems to be solved by the present invention are not limited to the above problems, and may be expanded in various ways without departing from the technical spirit and scope of the present invention.
일 실시예에 따르면, 기판 상 수평 방향으로 연장 형성되며 수직 방향으로 이격되며 배치되는 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 셀 스트링들-상기 셀 스트링들 각각은 상기 수직 방향으로 연장 형성되는 데이터 저장 패턴 및 상기 데이터 저장 패턴의 내측벽에 덮으며 상기 수직 방향으로 연장 형성되는 수직 채널 패턴을 포함하고, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 프로그램 동작 방법은, 상기 워드 라인들 중 대상 메모리 셀에 대응하는 선택된 워드 라인에 프로그램 전압-상기 프로그램 전압은 이전 프로그램 동작에서 인가된 이전 프로그램 전압에 스텝 전압이 더해진 값을 가짐-을 인가하는 단계를 포함하고, 상기 스텝 전압은, 프로그램 동작이 반복됨에 따라 증가되는 것을 특징으로 할 수 있다.According to one embodiment, word lines extend in the horizontal direction on the substrate and are arranged to be spaced apart in the vertical direction; and cell strings extending in the vertical direction and passing through the word lines - each of the cell strings covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extending in the vertical direction. A program operation method of a three-dimensional flash memory including a vertical channel pattern formed, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines, among the word lines. Applying a program voltage - the program voltage having a value obtained by adding a step voltage to a previous program voltage applied in a previous program operation - to the selected word line corresponding to the target memory cell, wherein the step voltage is applied during the program operation. It can be characterized as increasing as this is repeated.
일 측면에 따르면, 상기 스텝 전압은, 프로그램 전압 범위 별로 일정하게 유지되다가 상기 프로그램 전압 범위가 바뀔 때 증가되는 것을 특징으로 할 수 있다.According to one aspect, the step voltage may be maintained constant for each program voltage range and then increase when the program voltage range changes.
다른 일 측면에 따르면, 상기 프로그램 전압이 상승되는 스텝 전압은, 상기 프로그램 동작이 반복됨에 비례하여 지속적으로 증가되는 것을 특징으로 할 수 있다.According to another aspect, the step voltage at which the program voltage is increased may be continuously increased in proportion to repetition of the program operation.
일 실시예들은 개선된 ISPP 방식을 이용하는 3차원 플래시 메모리의 프로그램 동작 방법을 제안함으로써, 기존의 ISPP 방식이 갖는 한계를 극복하는 효과를 도모할 수 있다.Embodiments can overcome the limitations of the existing ISPP method by proposing a program operation method for 3D flash memory using an improved ISPP method.
보다 상세하게, 일 실시예들은 프로그램 동작이 반복됨에 따라 스텝 전압을 증가시키는 방식의 3차원 플래시 메모리의 프로그램 동작 방법을 제안할 수 있다.More specifically, embodiments may propose a program operation method of a 3D flash memory that increases the step voltage as the program operation is repeated.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the effects of the present invention are not limited to the above effects, and may be expanded in various ways without departing from the technical spirit and scope of the present invention.
도 1은 기존의 ISPP 방식을 설명하기 위한 개념도이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리의 어레이를 도시한 간략 회로도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 평면도이다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 단면도로, 도 3을 A-A'선으로 자른 단면에 해당된다.
도 5는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이다.
도 6 내지 7은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 개념도이다.
도 8은 일 실시예에 따른 3차원 플래시 메모리를 포함하는 전자 시스템을 개략적으로 도시한 사시도이다.Figure 1 is a conceptual diagram for explaining the existing ISPP method.
Figure 2 is a simplified circuit diagram showing an array of three-dimensional flash memory according to one embodiment.
Figure 3 is a plan view showing the structure of a three-dimensional flash memory according to an embodiment.
FIG. 4 is a cross-sectional view showing the structure of a three-dimensional flash memory according to an embodiment, and corresponds to a cross-section taken along line A-A' of FIG. 3.
Figure 5 is a flow chart showing a program operation of a 3D flash memory according to an embodiment.
6 to 7 are conceptual diagrams for explaining a program operation of a 3D flash memory according to an embodiment.
FIG. 8 is a perspective view schematically showing an electronic system including a three-dimensional flash memory according to an embodiment.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the attached drawings. However, the present invention is not limited or limited by the examples. Additionally, the same reference numerals in each drawing indicate the same members.
또한, 본 명세서에서 사용되는 용어(Terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 예컨대, 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 본 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 본 명세서에서 제1, 제2 등의 용어가 다양한 영역, 방향, 형상 등을 기술하기 위해서 사용되었지만, 이들 영역, 방향, 형상이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역, 방향 또는 형상을 다른 영역, 방향 또는 형상과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에서 제1 부분으로 언급된 부분이 다른 실시예에서는 제2 부분으로 언급될 수도 있다.Additionally, terminologies used in this specification are terms used to appropriately express preferred embodiments of the present invention, and may vary depending on the intention of the viewer, operator, or customs in the field to which the present invention belongs. Therefore, definitions of these terms should be made based on the content throughout this specification. For example, in this specification, singular forms also include plural forms unless specifically stated otherwise in the context. Additionally, as used herein, “comprises” and/or “comprising” refers to a referenced component, step, operation, and/or element that includes one or more other components, steps, operations, and/or elements. It does not exclude the presence or addition of elements. Additionally, although terms such as first and second are used in this specification to describe various areas, directions, and shapes, these areas, directions, and shapes should not be limited by these terms. These terms are merely used to distinguish one area, direction or shape from another area, direction or shape. Accordingly, a part referred to as a first part in one embodiment may be referred to as a second part in another embodiment.
또한, 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 제시된 각각의 실시예 범주에서 개별 구성요소의 위치, 배치, 또는 구성은 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.Additionally, it should be understood that the various embodiments of the present invention are different from one another but are not necessarily mutually exclusive. For example, specific shapes, structures and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention with respect to one embodiment. Additionally, it should be understood that the location, arrangement, or configuration of individual components in each presented embodiment category may be changed without departing from the technical spirit and scope of the present invention.
이하, 도면들을 참조하여 실시예들에 따른 3차원 플래시 메모리, 이의 동작 방법 및 이를 포함하는 전자 시스템에 대하여 상세히 설명한다.Hereinafter, a three-dimensional flash memory according to embodiments, a method of operating the same, and an electronic system including the same will be described in detail with reference to the drawings.
도 2는 일 실시예에 따른 3차원 플래시 메모리의 어레이를 도시한 간략 회로도이다.Figure 2 is a simplified circuit diagram showing an array of three-dimensional flash memory according to one embodiment.
도 2를 참조하면, 일 실시예에 따른 3차원 플래시 메모리의 어레이는 공통 소스 라인(CSL), 복수의 비트 라인들(BL0, BL1, BL2) 및 공통 소스 라인(CSL)과 비트 라인들(BL0, BL1, BL2) 사이에 배치되는 복수의 셀 스트링들(CSTR)을 포함할 수 있다.Referring to FIG. 2, an array of three-dimensional flash memory according to an embodiment includes a common source line (CSL), a plurality of bit lines (BL0, BL1, BL2), and a common source line (CSL) and bit lines (BL0). , BL1, and BL2) may include a plurality of cell strings (CSTR).
비트 라인들(BL0, BL1, BL2)은 제2 방향(D2)으로 연장 형성된 채 제1 방향(D1)을 따라 서로 이격되며 2차원적으로 배열될 수 있다. 여기서, 제1 방향(D1), 제2 방향(D2) 및 제3 방향(D3) 각각은 서로 직교하며 X, Y, Z축으로 정의되는 직각 좌표계를 형성할 수 있다.The bit lines BL0, BL1, and BL2 may extend in the second direction D2 and be spaced apart from each other in the first direction D1 and may be arranged two-dimensionally. Here, the first direction (D1), the second direction (D2), and the third direction (D3) are each orthogonal to each other and may form a rectangular coordinate system defined by the X, Y, and Z axes.
비트 라인들(BL0, BL1, BL2) 각각에는 복수의 셀 스트링들(CSTR)이 병렬로 연결될 수 있다. 셀 스트링들(CSTR)은 비트 라인들(BL0, BL1, BL2)과 하나의 공통 소스 라인(CSL) 사이에 제공된 채 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 이 때, 공통 소스 라인(CSL)은 복수 개로 제공될 수 있으며, 복수의 공통 소스 라인들(CSL)은 제1 방향(D1)으로 연장 형성된 채 제2 방향(D2)을 따라 서로 이격되며 2차원적으로 배열될 수 있다. 복수의 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으나, 이에 제한되거나 한정되지 않고 복수의 공통 소스 라인들(CSL) 각각이 전기적으로 독립적으로 제어됨으로써 서로 다른 전압이 인가될 수도 있다.A plurality of cell strings (CSTR) may be connected in parallel to each of the bit lines (BL0, BL1, and BL2). The cell strings CSTR may be provided between the bit lines BL0, BL1, and BL2 and one common source line CSL and may be commonly connected to the common source line CSL. At this time, a plurality of common source lines (CSL) may be provided, and the plurality of common source lines (CSL) may extend in the first direction (D1) and be spaced apart from each other along the second direction (D2), forming a two-dimensional can be arranged sequentially. The same electrical voltage may be applied to the plurality of common source lines (CSL), but this is not limited or limited, and each of the plurality of common source lines (CSL) is electrically independently controlled, so that different voltages may be applied. there is.
셀 스트링들(CSTR)은 제3 방향(D3)으로 연장 형성된 채 비트 라인별로 제2 방향(D2)을 따라 서로 이격되며 배열될 수 있다. 실시예에 따르면, 셀 스트링들(CSTR) 각각은 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 비트 라인들(BL0, BL1, BL2)에 접속하며 직렬 연결된 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2), 접지 선택 트랜지스터(GST)와 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2) 사이에 배치된 채 직렬 연결된 메모리 셀 트랜지스터들(MCT) 및 소거 제어 트랜지스터(ECT)로 구성될 수 있다. 또한, 메모리 셀 트랜지스터들(MCT) 각각은 데이터 저장 요소(Data storage element)를 포함할 수 있다.The cell strings CSTR may extend in the third direction D3 and be arranged to be spaced apart from each other along the second direction D2 for each bit line. According to the embodiment, each of the cell strings (CSTR) is connected to a ground selection transistor (GST) connected to the common source line (CSL), the bit lines (BL0, BL1, BL2), and the first and second strings connected in series. Memory cell transistors (MCT) and erase control transistor (ECT) arranged in series between the selection transistors (SST1, SST2), the ground selection transistor (GST) and the first and second string selection transistors (SST1, SST2) ) can be composed of. Additionally, each memory cell transistor (MCT) may include a data storage element.
일 예로, 각각의 셀 스트링들(CSTR)은 직렬 연결된 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2)을 포함할 수 있으며, 제2 스트링 선택 트랜지스터(SST2)는 비트 라인들(BL0, BL1, BL2) 중 하나에 접속될 수 있다. 그러나 이에 제한되거나 한정되지 않고, 각각의 셀 스트링들(CSTR)은 하나의 스트링 선택 트랜지스터를 포함할 수도 있다. 다른 예로, 각각의 셀 스트링들(CSTR)에서 접지 선택 트랜지스터(GST)는, 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2)와 유사하게, 직렬 연결된 복수 개의 모스 트랜지스터들로 구성될 수도 있다.As an example, each cell string CSTR may include first and second string selection transistors SST1 and SST2 connected in series, and the second string selection transistor SST2 may be connected to the bit lines BL0 and BL1. , BL2) can be connected to one of the following. However, without being limited or limited thereto, each cell string CSTR may include one string select transistor. As another example, the ground selection transistor GST in each cell string CSTR may be composed of a plurality of MOS transistors connected in series, similar to the first and second string selection transistors SST1 and SST2. .
하나의 셀 스트링(CSTR)은 공통 소스 라인들(CSL)로부터의 거리가 서로 다른 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 즉, 메모리 셀 트랜지스터들(MCT)은 제1 스트링 선택 트랜지스터(SST1)와 접지 선택 트랜지스터(GST) 사이에서 제3 방향(D3)을 따라 배치된 채 직렬 연결될 수 있다. 소거 제어 트랜지스터(ECT)는 접지 선택 트랜지스터(GST)와 공통 소스 라인들(CSL) 사이에 연결될 수 있다. 셀 스트링들(CSTR) 각각은 제1 스트링 선택 트랜지스터(SST1)와 메모리 셀 트랜지스터들(MCT) 중 최상위의 것 사이 및 접지 선택 트랜지스터(GST)와 메모리 셀 트랜지스터들(MCT) 중 최하위의 것 사이에 각각 연결된 더미 셀 트랜지스터들(DMC)을 더 포함할 수 있다.One cell string (CSTR) may be composed of a plurality of memory cell transistors (MCT) having different distances from the common source lines (CSL). That is, the memory cell transistors MCT may be connected in series while being arranged along the third direction D3 between the first string selection transistor SST1 and the ground selection transistor GST. The erase control transistor (ECT) may be connected between the ground select transistor (GST) and the common source lines (CSL). Each of the cell strings (CSTR) is between the first string select transistor (SST1) and the highest one of the memory cell transistors (MCT) and between the ground select transistor (GST) and the lowest one of the memory cell transistors (MCT). It may further include dummy cell transistors (DMCs) each connected to each other.
실시예에 따르면, 제1 스트링 선택 트랜지스터(SST1)는 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3)에 의해 제어될 수 있으며, 제2 스트링 선택 트랜지스터(SST2)는 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)에 의해 제어될 수 있다. 메모리 셀 트랜지스터들(MCT)은 복수의 워드 라인들(WL0-WLn)에 의해 각각 제어 될 수 있으며, 더미 셀 트랜지스터들(DMC)은 더미 워드 라인(DWL)에 의해 각각 제어될 수 있다. 접지 선택 트랜지스터(GST)는 접지 선택 라인들(GSL0, GSL1, GSL2)에 의해 제어될 수 있으며, 소거 제어 트랜지스터(ECT)는 소거 제어 라인(ECL)에 의해 제어될 수 있다. 소거 제어 트랜지스터(ECT)는 복수 개로 제공될 수 있다. 공통 소스 라인들(CSL)은 소거 제어 트랜지스터들(ECT)의 소스들에 공통으로 연결될 수 있다.According to an embodiment, the first string selection transistor SST1 may be controlled by the first string selection lines SSL1-1, SSL1-2, and SSL1-3, and the second string selection transistor SST2 may be controlled by the first string selection lines SSL1-1, SSL1-2, and SSL1-3. It can be controlled by 2 string selection lines (SSL2-1, SSL2-2, SSL2-3). The memory cell transistors (MCT) may each be controlled by a plurality of word lines (WL0-WLn), and the dummy cell transistors (DMC) may each be controlled by a dummy word line (DWL). The ground select transistor GST may be controlled by the ground select lines GSL0, GSL1, and GSL2, and the erase control transistor ECT may be controlled by the erase control line ECL. A plurality of erase control transistors (ECT) may be provided. Common source lines (CSL) may be commonly connected to sources of erase control transistors (ECT).
공통 소스 라인들(CSL)로부터 실질적으로 동일한 거리에 제공되는, 메모리 셀 트랜지스터들(MCT)의 게이트 전극들은 워드 라인들(WL0-WLn, DWL) 중의 하나에 공통으로 연결되어 등전위 상태에 있을 수 있다. 그러나 이에 제한되거나 한정되지 않고, 메모리 셀 트랜지스터들(MCT)의 게이트 전극들이 공통 소스 라인들(CSL)로부터 실질적으로 동일한 레벨에 제공되더라도, 서로 다른 행 또는 열에 제공되는 게이트 전극들이 독립적으로 제어될 수도 있다.The gate electrodes of the memory cell transistors (MCT), which are provided at substantially the same distance from the common source lines (CSL), may be commonly connected to one of the word lines (WL0-WLn, DWL) and be in an equipotential state. . However, without being limited or limited thereto, even if the gate electrodes of the memory cell transistors (MCT) are provided at substantially the same level from the common source lines (CSL), the gate electrodes provided in different rows or columns may be controlled independently. there is.
접지 선택 라인들(GSL0, GSL1, GSL2), 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)은 제1 방향(D1)을 따라 연장되며, 제2 방향(D2)으로 서로 이격되며 2차원적으로 배열될 수 있다. 공통 소스라인들(CSL)로부터 실질적으로 동일한 레벨에 제공되는 접지 선택 라인들(GSL0, GSL1, GSL2), 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)은 전기적으로 서로 분리될 수 있다. 또한, 서로 다른 셀 스트링들(CSTR)의 소거 제어 트랜지스터들(ECT)은 공통의 소거 제어 라인(ECL)에 의해 제어될 수 있다. 소거 제어 트랜지스터들(ECT)은 메모리 셀 어레이의 소거 동작 시 게이트 유도 드레인 누설(Gate Induced Drain Leakage; 이하 GIDL)을 발생시킬 수 있다. 일부 실시예들에서, 메모리 셀 어레이의 소거 동작시 비트 라인들(BL0, BL1, BL2) 및/또는 공통 소스 라인들(CSL)에 소거 전압이 인가될 수 있으며, 스트링 선택 트랜지스터(SST) 및/또는 소거 제어 트랜지스터들(ECT)에서 게이트 유도 누설 전류가 발생될 수 있다.Ground selection lines (GSL0, GSL1, GSL2), first string selection lines (SSL1-1, SSL1-2, SSL1-3), and second string selection lines (SSL2-1, SSL2-2, SSL2-3) ) extends along the first direction (D1), are spaced apart from each other in the second direction (D2), and may be arranged two-dimensionally. Ground selection lines (GSL0, GSL1, GSL2), first string selection lines (SSL1-1, SSL1-2, SSL1-3), and second string provided at substantially the same level from the common source lines (CSL) The selection lines (SSL2-1, SSL2-2, and SSL2-3) may be electrically separated from each other. Additionally, the erase control transistors ECT of different cell strings CSTR may be controlled by a common erase control line ECL. Erase control transistors (ECT) may generate gate induced drain leakage (GIDL) during an erase operation of the memory cell array. In some embodiments, during an erase operation of the memory cell array, an erase voltage may be applied to the bit lines (BL0, BL1, BL2) and/or the common source lines (CSL), and the string select transistor (SST) and/or Alternatively, gate-induced leakage current may be generated in the erase control transistors (ECT).
이상 설명된 스트링 선택 라인(SSL)은 상부 선택 라인(USL)으로 표현될 수 있으며, 접지 선택 라인(GSL)은 하부 선택 라인으로 표현될 수도 있다.The string selection line (SSL) described above may be expressed as an upper selection line (USL), and the ground selection line (GSL) may be expressed as a lower selection line.
도 3은 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 평면도이다. 도 4는 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 단면도로, 도 3을 A-A'선으로 자른 단면에 해당된다.Figure 3 is a plan view showing the structure of a three-dimensional flash memory according to an embodiment. FIG. 4 is a cross-sectional view showing the structure of a three-dimensional flash memory according to an embodiment, and corresponds to a cross-section taken along line A-A' of FIG. 3.
도 3 및 도 4를 참조하면, 기판(SUB)은 실리콘 기판, 실리콘-게르마늄 기판, 게르마늄 기판 또는 단결정(Monocrystalline) 실리콘 기판에 성장된 단결정 에피택시얼 층(Epitaxial layer) 등의 반도체 기판일 수 있다. 기판(SUB)에는 제1 도전형 불순물(예컨대, P형의 불순물)이 도핑될 수 있다.Referring to FIGS. 3 and 4, the substrate (SUB) may be a semiconductor substrate such as a silicon substrate, a silicon-germanium substrate, a germanium substrate, or a single crystal epitaxial layer grown on a monocrystalline silicon substrate. . The substrate SUB may be doped with a first conductivity type impurity (eg, a P-type impurity).
기판(SUB) 상에는 적층 구조체들(ST)이 배치될 수 있다. 적층 구조체들(ST)은 제1 방향(D1)으로 연장 형성된 채 제2 방향(D2)을 따라 2차원적으로 배치될 수 있다. 또한, 적층 구조체들(ST)은 제2 방향(D2)으로 서로 이격될 수 있다.Stacked structures (ST) may be disposed on the substrate (SUB). The stacked structures ST may extend in the first direction D1 and be two-dimensionally arranged along the second direction D2. Additionally, the stacked structures ST may be spaced apart from each other in the second direction D2.
적층 구조체들(ST) 각각은 기판(SUB)의 상면에 수직한 수직 방향(예컨대 제3 방향(D3))으로 교대로 적층된 게이트 전극들(EL1, EL2, EL3), 층간 절연막들(ILD)을 포함할 수 있다. 적층 구조체들(ST)은 실질적으로 평탄한 상면을 가질 수 있다. 즉, 적층 구조체들(ST)의 상면은 기판(SUB)의 상면과 평행할 수 있다. 이하, 수직 방향은 제3 방향(D3) 또는 제3 방향(D3)의 역방향을 의미한다.Each of the stacked structures ST includes gate electrodes EL1, EL2, and EL3 and interlayer insulating films ILD that are alternately stacked in a vertical direction perpendicular to the top surface of the substrate SUB (for example, in the third direction D3). may include. The stacked structures ST may have a substantially flat top surface. That is, the top surface of the stacked structures ST may be parallel to the top surface of the substrate SUB. Hereinafter, the vertical direction means the third direction D3 or the reverse direction of the third direction D3.
다시 도 2를 참조하면, 각각의 게이트 전극들(EL1, EL2, EL3)은 기판(SUB) 상에 차례로 적층된 소거 제어 라인(ECL), 접지 선택 라인들(GSL0, GSL1, GSL2), 워드 라인들(WL0-WLn, DWL), 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3) 중 하나일 수 있다.Referring again to FIG. 2, each of the gate electrodes (EL1, EL2, EL3) includes an erase control line (ECL), ground selection lines (GSL0, GSL1, GSL2), and a word line sequentially stacked on the substrate (SUB). (WL0-WLn, DWL), one of the first string selection lines (SSL1-1, SSL1-2, SSL1-3) and the second string selection lines (SSL2-1, SSL2-2, SSL2-3) It can be.
게이트 전극들(EL1, EL2, EL3) 각각은 제1 방향(D1)으로 연장 형성된 채 실질적으로 동일한 제3 방향(D3)으로의 두께를 가질 수 있다. 이하에서, 두께는 제3 방향(D3)으로의 두께를 의미한다. 게이트 전극들(EL1, EL2, EL3) 각각은, 도전성 물질로 형성될 수 있다. 예컨대, 게이트 전극들(EL1, EL2, EL3) 각각은 도핑된 반도체(ex, 도핑된 실리콘 등), 금속(ex, W(텅스텐), Cu(구리), Al(알루미늄), Ti(티타늄), Ta(탄탈륨), Mo(몰리브덴), Ru(루테늄), Au(금) 등) 또는 도전성 금속질화물(ex, 질화티타늄, 질화탄탈늄 등) 등에서 선택된 적어도 하나를 포함할 수 있다. 게이트 전극들(EL1, EL2, EL3) 각각은 설명된 금속 물질 이외에도 ALD로 형성 가능한 모든 금속 물질 중 적어도 하나를 포함할 수 있다.Each of the gate electrodes EL1, EL2, and EL3 may extend in the first direction D1 and have substantially the same thickness in the third direction D3. Hereinafter, thickness refers to the thickness in the third direction (D3). Each of the gate electrodes EL1, EL2, and EL3 may be formed of a conductive material. For example, each of the gate electrodes EL1, EL2, and EL3 is made of a doped semiconductor (e.g., doped silicon, etc.), a metal (e.g., W (tungsten), Cu (copper), Al (aluminum), Ti (titanium), It may include at least one selected from Ta (tantalum), Mo (molybdenum), Ru (ruthenium), Au (gold), etc.) or conductive metal nitride (e.g., titanium nitride, tantalum nitride, etc.). Each of the gate electrodes EL1, EL2, and EL3 may include at least one of all metal materials that can be formed by ALD in addition to the metal materials described.
보다 구체적으로, 게이트 전극들(EL1, EL2, EL3)은 최하부의 제1 게이트 전극(EL1), 최상부의 제3 게이트 전극(EL3) 및 제1 게이트 전극(EL1)과 제3 게이트 전극(EL3) 사이의 복수의 제2 게이트 전극들(EL2)을 포함할 수 있다. 제1 게이트 전극(EL1) 및 제3 게이트 전극(EL3)은 각각 단수로 도시 및 설명되었으나, 이는 예시적인 것으로 이에 제한되지 않으며, 필요에 따라 제1 게이트 전극(EL1) 및 제3 게이트 전극(EL3)은 복수로 제공될 수도 있다. 제1 게이트 전극(EL1)은 도 2에 도시된 접지 선택 라인들(GSL0, GSL1, GLS2) 중 어느 하나에 해당될 수 있다. 제2 게이트 전극(EL2)은 도 2에 도시된 워드 라인들(WL0-WLn, DWL) 중 어느 하나에 해당될 수 있다. 제3 게이트 전극(EL3)은 도 2에 도시된 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 중 어느 하나 또는 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3) 중 어느 하나에 해당될 수 있다.More specifically, the gate electrodes EL1, EL2, and EL3 include the first gate electrode EL1 at the bottom, the third gate electrode EL3 at the top, and the first gate electrode EL1 and the third gate electrode EL3. It may include a plurality of second gate electrodes EL2 therebetween. The first gate electrode EL1 and the third gate electrode EL3 are each shown and described in singular form, but this is illustrative and not limited thereto, and the first gate electrode EL1 and the third gate electrode EL3 may be used as necessary. may be provided in plural. The first gate electrode EL1 may correspond to one of the ground selection lines GSL0, GSL1, and GLS2 shown in FIG. 2. The second gate electrode EL2 may correspond to one of the word lines WL0-WLn and DWL shown in FIG. 2. The third gate electrode EL3 is connected to one of the first string selection lines SSL1-1, SSL1-2, and SSL1-3 or the second string selection lines SSL2-1 and SSL2-2 shown in FIG. 2. , SSL2-3) may apply.
도시되지 않았으나, 적층 구조체들(ST) 각각의 단부는 제1 방향(D1)을 따라 계단 구조(Stepwise structure)를 가질 수 있다. 보다 구체적으로, 적층 구조체들(ST)의 게이트 전극들(EL1, EL2, EL3)은 기판(SUB)으로부터 멀어질수록 제1 방향(D1)으로의 길이가 감소할 수 있다. 제3 게이트 전극(EL3)은 제1 방향(D1)으로의 길이가 가장 작을 수 있고, 기판(SUB)과 제3 방향(D3)으로 이격되는 거리가 가장 클 수 있다. 제1 게이트 전극(EL1)은 제1 방향(D1)으로의 길이가 가장 클 수 있고, 기판(SUB)과 제3 방향(D3)으로 이격되는 거리가 가장 작을 수 있다. 계단식 구조에 의해, 적층 구조체들(ST) 각각은 후술하는 수직 채널 구조체들(VS) 중 최외각의 것(Outer-most one)으로부터 멀어질수록 두께가 감소할 수 있고, 게이트 전극들(EL1, EL2, EL3)의 측벽들은, 평면적 관점에서, 제1 방향(D1)을 따라 일정 간격으로 이격될 수 있다.Although not shown, an end of each of the stacked structures ST may have a stepwise structure along the first direction D1. More specifically, the length of the gate electrodes EL1, EL2, and EL3 of the stacked structures ST may decrease in the first direction D1 as the distance from the substrate SUB increases. The third gate electrode EL3 may have the smallest length in the first direction D1 and the greatest distance from the substrate SUB in the third direction D3. The first gate electrode EL1 may have the greatest length in the first direction D1 and the smallest distance from the substrate SUB in the third direction D3. Due to the stepped structure, the thickness of each of the stacked structures (ST) may decrease as it moves away from the outer-most one of the vertical channel structures (VS), which will be described later, and the gate electrodes (EL1, The side walls of EL2 and EL3) may be spaced apart at regular intervals along the first direction D1 from a plan view.
층간 절연막들(ILD) 각각은 서로 다른 두께를 가질 수 있다. 일 예로, 층간 절연막들(ILD) 중 최하부의 것 및 최상부의 것은 다른 층간 절연막들(ILD)보다 작은 두께를 가질 수 있다. 다만, 이는 예시적인 것으로 이에 제한되지 않으며, 층간 절연막들(ILD) 각각의 두께는 반도체 장치의 특성에 따라 서로 다른 두께를 갖거나, 모두 동일하게 설정될 수도 있다. 층간 절연막들(ILD)으로는 게이트 전극들(EL1, EL2, EL3) 사이의 절연을 위해 절연 물질로 형성될 수 있다. 일 예로, 층간 절연막들(ILD)은 실리콘 산화물로 형성될 수 있다.Each of the interlayer dielectric layers (ILD) may have different thicknesses. For example, the lowest and uppermost of the interlayer insulating layers (ILD) may have a smaller thickness than the other interlayer insulating layers (ILD). However, this is an example and is not limited to this, and the thickness of each interlayer dielectric layer (ILD) may have a different thickness depending on the characteristics of the semiconductor device, or may all be set to be the same. The interlayer insulating films ILD may be formed of an insulating material to insulate the gate electrodes EL1, EL2, and EL3. As an example, the interlayer insulating films (ILD) may be formed of silicon oxide.
이상 적층 구조체들(ST) 각각에 층간 절연막들(ILD)이 포함되는 것으로 설명되었으나, 적층 구조체들(ST) 각각에는 층간 절연막들(ILD) 대신에 에어 갭들이 포함될 수 있다. 이러한 경우 에어 갭들은 층간 절연막들(ILD)과 마찬가지로 게이트 전극들(EL1, EL2, EL3)과 교번하며 배치되어 게이트 전극들(EL1, EL2, EL3) 사이의 절연을 가능하게 할 수 있다.Although it has been described that each of the ideal stacked structures ST includes interlayer insulating films ILD, each of the stacked structures ST may include air gaps instead of the interlayer insulating films ILD. In this case, the air gaps, like the interlayer insulating films ILD, may be arranged to alternate with the gate electrodes EL1, EL2, and EL3 to enable insulation between the gate electrodes EL1, EL2, and EL3.
적층 구조체들(ST) 및 기판(SUB)의 일부를 관통하는 복수 개의 채널 홀들(CH)이 제공될 수 있다. 채널 홀들(CH) 내에는 수직 채널 구조체들(VS)이 제공될 수 있다. 수직 채널 구조체들(VS)은 도 2에 도시된 복수의 셀 스트링들(CSTR)로서, 기판(SUB)과 연결된 채 제3 방향(D3)으로 연장 형성될 수 있다. 수직 채널 구조체들(VS)이 기판(SUB)과 연결되는 것은, 수직 채널 구조체들(VS) 각각의 일부가 기판(SUB) 내부에 매립되어 이루어질 수 있으나, 이에 제한되거나 한정되지 않고 수직 채널 구조체들(VS)의 하면이 기판(SUB)의 상면과 맞닿음으로써 이루어질 수도 있다. 수직 채널 구조체들(VS) 각각의 일부가 기판(SUB) 내부에 매립되는 경우, 수직 채널 구조체들(VS)의 하면은 기판(SUB)의 상면보다 낮은 레벨에 위치할 수 있다.A plurality of channel holes CH may be provided penetrating a portion of the stacked structures ST and the substrate SUB. Vertical channel structures (VS) may be provided within the channel holes (CH). The vertical channel structures VS are a plurality of cell strings CSTR shown in FIG. 2 and may be connected to the substrate SUB and extend in the third direction D3. The connection of the vertical channel structures (VS) to the substrate (SUB) may be achieved by a portion of each of the vertical channel structures (VS) being buried inside the substrate (SUB), but is not limited or limited thereto and the vertical channel structures (VS) are connected to the substrate (SUB). This may be achieved by contacting the lower surface of (VS) with the upper surface of the substrate (SUB). When a portion of each of the vertical channel structures (VS) is buried inside the substrate (SUB), the lower surface of the vertical channel structures (VS) may be located at a lower level than the upper surface of the substrate (SUB).
적층 구조체들(ST) 중 어느 하나를 관통하는 수직 채널 구조체들(VS)의 열들은 복수로 제공될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 2개의 수직 채널 구조체들(VS)의 열들이 적층 구조체들(ST) 중 하나를 관통할 수 있다. 그러나 이에 제한되거나 한정되지 않고, 3개 이상의 수직 채널 구조체들(VS)의 열들이 적층 구조체들(ST) 중 하나를 관통할 수 있다. 인접한 한 쌍의 열들에 있어서, 하나의 열에 해당하는 수직 채널 구조체들(VS)은 이에 인접한 다른 하나의 열에 해당하는 수직 채널 구조체들(VS)로부터 제1 방향(D1)으로 시프트(shift)될 수 있다. 평면적 관점에서, 수직 채널 구조체들(VS)은 제1 방향(D1)을 따라서 지그재그 형태로 배열될 수 있다. 그러나 이에 제한되거나 한정되지 않고, 수직 채널 구조체들(VS)은 로우(Row) 및 컬럼(Column)으로 나란히 배치되는 배열을 형성할 수도 있다.A plurality of rows of vertical channel structures (VS) penetrating one of the stacked structures (ST) may be provided. For example, as shown in FIG. 3 , rows of two vertical channel structures (VS) may penetrate one of the stacked structures (ST). However, without being limited or limited thereto, rows of three or more vertical channel structures (VS) may penetrate one of the stacked structures (ST). In a pair of adjacent columns, the vertical channel structures (VS) corresponding to one column may be shifted in the first direction (D1) from the vertical channel structures (VS) corresponding to the other adjacent column. there is. From a plan view, the vertical channel structures VS may be arranged in a zigzag shape along the first direction D1. However, without being limited or restricted thereto, the vertical channel structures VS may be arranged side by side in rows and columns.
수직 채널 구조체들(VS) 각각은 기판(SUB)으로부터 제3 방향(D3)으로 연장 형성될 수 있다. 도면에는 수직 채널 구조체들(VS) 각각이 상단과 하단의 너비가 동일한 기둥 형상을 갖는 것으로 도시되었으나, 이에 제한되거나 한정되지 않고 제3 방향(D3)으로 갈수록 제1 방향(D1) 및 제2 방향(D2)으로의 폭이 증가되는 형상을 가질 수 있다. 이는, 채널 홀들(CH)이 에칭될 때 제3 방향(D3)의 역방향으로 갈수록 제1 방향(D1) 및 제2 방향(D2)으로의 폭이 감소되는 한계에 의한 것이다. 수직 채널 구조체들(VS) 각각의 상면은 원 형상, 타원 형상, 사각 형상 또는 바(Bar) 형상을 가질 수 있다.Each of the vertical channel structures VS may extend from the substrate SUB in the third direction D3. In the drawing, each of the vertical channel structures (VS) is shown as having a pillar shape with the same width at the top and bottom, but it is not limited or limited thereto, and as it moves toward the third direction (D3), the first direction (D1) and the second direction (D2) may have a shape in which the width is increased. This is due to the limitation that when the channel holes CH are etched, their widths in the first direction D1 and the second direction D2 decrease as they go in the opposite direction of the third direction D3. The upper surface of each of the vertical channel structures (VS) may have a circular shape, an oval shape, a square shape, or a bar shape.
수직 채널 구조체들(VS) 각각은 데이터 저장 패턴(DSP), 수직 채널 패턴(VCP), 수직 반도체 패턴(VSP) 및 도전 패드(PAD)를 포함할 수 있다. 수직 채널 구조체들(VS) 각각에서 데이터 저장 패턴(DSP)은 하단이 오픈된(Opened) 파이프 형태 또는 마카로니 형태를 가질 수 있고, 수직 채널 패턴(VCP)은 하단이 닫힌(Closed) 파이프 형태 또는 마카로니 형태를 가질 수 있다. 수직 반도체 패턴(VSP)은 수직 채널 패턴(VCP) 및 도전 패드(PAD)로 둘러싸인 공간을 채울 수 있다.Each of the vertical channel structures (VS) may include a data storage pattern (DSP), a vertical channel pattern (VCP), a vertical semiconductor pattern (VSP), and a conductive pad (PAD). In each of the vertical channel structures (VS), the data storage pattern (DSP) may have a pipe shape with an open bottom or a macaroni shape, and the vertical channel pattern (VCP) may have a pipe shape or a macaroni shape with a closed bottom. It can have a shape. The vertical semiconductor pattern (VSP) can fill the space surrounded by the vertical channel pattern (VCP) and the conductive pad (PAD).
데이터 저장 패턴(DSP)은 채널 홀들(CH) 각각의 내측벽을 덮은 채 내측으로는 수직 채널 패턴(VCP)과 접촉하며 외측으로는 게이트 전극들(EL1, EL2, EL3)의 측벽들과 접촉할 수 있다. 이에, 데이터 저장 패턴(DSP) 중 제2 게이트 전극들(EL2)에 대응하는 영역들은 수직 채널 패턴(VCP) 중 제2 게이트 전극들(EL2)에 대응하는 영역들과 함께, 제2 게이트 전극들(EL2)을 통해 인가되는 전압에 의해 메모리 동작(프로그램 동작, 판독 동작 또는 소거 동작)이 수행되는 메모리 셀들을 구성할 수 있다. 메모리 셀들은 도 2에 도시된 메모리 셀 트랜지스터들(MCT)에 해당된다. 즉, 데이터 저장 패턴(DSP)은 제2 게이트 전극들(EL2)을 통해 인가되는 전압에 의한 전하 또는 홀을 트랩하거나, 전하들의 상태(예컨대, 전하들의 분극 상태)를 유지함으로써 3차원 플래시 메모리에서 데이터 저장소의 역할을 할 수 있다. 예를 들어, 데이터 저장 패턴(DSP)으로는 ONO(터널 산화막(Oxide)-전하 저장막(Nitride)-블로킹 산화막(Oxide))층 또는 강유전체층이 사용될 수 있다. 이와 같은 데이터 저장 패턴(DSP)은 트랩된 전하 또는 홀의 변화로 이진 데이터 값 또는 다치화된 데이터 값을 나타내거나, 전하들의 상태 변화로 이진 데이터 값 또는 다치화된 데이터 값을 나타낼 수 있다.The data storage pattern (DSP) covers the inner wall of each of the channel holes (CH) and contacts the vertical channel pattern (VCP) on the inside and the side walls of the gate electrodes (EL1, EL2, EL3) on the outside. You can. Accordingly, the areas corresponding to the second gate electrodes EL2 in the data storage pattern DSP are the second gate electrodes together with the areas corresponding to the second gate electrodes EL2 in the vertical channel pattern VCP. Memory cells in which a memory operation (program operation, read operation, or erase operation) is performed by voltage applied through (EL2) can be configured. The memory cells correspond to memory cell transistors (MCT) shown in FIG. 2. That is, the data storage pattern DSP traps charges or holes by a voltage applied through the second gate electrodes EL2 or maintains the state of the charges (e.g., the polarization state of the charges) in the three-dimensional flash memory. It can act as a data storage. For example, an ONO (tunnel oxide (oxide)-charge storage layer (nitride)-blocking oxide) layer or a ferroelectric layer may be used as the data storage pattern (DSP). Such a data storage pattern (DSP) may represent a binary data value or a multi-valued data value by changing the state of trapped charges or holes, or it can represent a binary data value or a multi-valued data value by changing the state of the charges.
수직 채널 패턴(VCP)은 데이터 저장 패턴(DSP)의 내측벽을 덮을 수 있다. 수직 채널 패턴(VCP)은 제1 부분(VCP1) 및 제1 부분(VCP1) 상의 제2 부분(VCP2)을 포함할 수 있다.A vertical channel pattern (VCP) may cover the inner wall of the data storage pattern (DSP). The vertical channel pattern (VCP) may include a first part (VCP1) and a second part (VCP2) on the first part (VCP1).
수직 채널 패턴(VCP)의 제1 부분(VCP1)은 채널 홀들(CH) 각각의 하부에 제공될 수 있고, 기판(SUB)과 접촉할 수 있다. 이러한 수직 채널 패턴(VCP)의 제1 부분(VCP1)은 수직 채널 구조체들(VS) 각각에서의 누설 전류를 차단, 억제 또는 최소화하는 용도 및/또는 에피택시얼 패턴의 용도로 사용될 수 있다. 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 두께는, 예를 들어, 제1 게이트 전극(EL1)의 두께보다 클 수 있다. 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 측벽은 데이터 저장 패턴(DSP)으로 둘러싸일 수 있다. 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 상면은 제1 게이트 전극(EL1)의 상면보다 높은 레벨에 위치할 수 있다. 보다 구체적으로, 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 상면은 제1 게이트 전극(EL1)의 상면과 제2 게이트 전극들(EL2) 중 최하부의 것의 하면 사이에 위치할 수 있다. 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 하면은 기판(SUB)의 최상면(즉, 층간 절연막들(ILD) 중 최하부의 것의 하면)보다 낮은 레벨에 위치할 수 있다. 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 일부는 제1 게이트 전극(EL1)과 수평 방향으로 중첩될 수 있다. 이하에서, 수평 방향은 제1 방향(D1) 및 제2 방향(D2)과 나란한 평면 상에서 연장되는 임의의 방향을 의미한다.The first portion (VCP1) of the vertical channel pattern (VCP) may be provided below each of the channel holes (CH) and may be in contact with the substrate (SUB). The first part (VCP1) of the vertical channel pattern (VCP) may be used to block, suppress, or minimize leakage current in each of the vertical channel structures (VS) and/or as an epitaxial pattern. For example, the thickness of the first portion (VCP1) of the vertical channel pattern (VCP) may be greater than the thickness of the first gate electrode (EL1). A sidewall of the first portion (VCP1) of the vertical channel pattern (VCP) may be surrounded by a data storage pattern (DSP). The top surface of the first portion (VCP1) of the vertical channel pattern (VCP) may be located at a higher level than the top surface of the first gate electrode (EL1). More specifically, the top surface of the first portion (VCP1) of the vertical channel pattern (VCP) may be located between the top surface of the first gate electrode (EL1) and the bottom surface of the lowest one of the second gate electrodes (EL2). The bottom surface of the first portion VCP1 of the vertical channel pattern VCP may be located at a lower level than the top surface of the substrate SUB (that is, the bottom surface of the lowest one of the interlayer insulating layers ILD). A portion of the first portion (VCP1) of the vertical channel pattern (VCP) may overlap the first gate electrode (EL1) in the horizontal direction. Hereinafter, the horizontal direction means any direction extending on a plane parallel to the first direction D1 and the second direction D2.
수직 채널 패턴(VCP)의 제2 부분(VCP2)은 제1 부분(VCP1)의 상면으로부터 제3 방향(D3)으로 연장될 수 있다. 수직 채널 패턴(VCP)의 제2 부분(VCP2)은 데이터 저장 패턴(DSP)과 수직 반도체 패턴(VSP) 사이에 제공될 수 있으며, 제2 게이트 전극들(EL2)에 대응될 수 있다. 이에, 수직 채널 패턴(VCP)의 제2 부분(VCP2)은 전술된 바와 같이 데이터 저장 패턴(DSP) 중 제2 게이트 전극들(EL2)에 대응하는 영역들과 함께, 메모리 셀들을 구성할 수 있다.The second part (VCP2) of the vertical channel pattern (VCP) may extend from the top surface of the first part (VCP1) in the third direction (D3). The second portion (VCP2) of the vertical channel pattern (VCP) may be provided between the data storage pattern (DSP) and the vertical semiconductor pattern (VSP) and may correspond to the second gate electrodes (EL2). Accordingly, the second part (VCP2) of the vertical channel pattern (VCP), together with the regions corresponding to the second gate electrodes (EL2) of the data storage pattern (DSP), as described above, may form memory cells. .
수직 채널 패턴(VCP)의 제2 부분(VCP2)의 상면은 수직 반도체 패턴(VSP)의 상면과 실질적으로 공면을 이룰 수 있다. 수직 채널 패턴(VCP)의 제2 부분(VCP2)의 상면은 제2 게이트 전극들(EL2) 중 최상부의 것의 상면보다 높은 레벨에 위치할 수 있다. 보다 구체적으로, 수직 채널 패턴(VCP)의 제2 부분(VCP2)의 상면은 제3 게이트 전극(EL3)의 상면과 하면 사이에 위치할 수 있다.The top surface of the second portion (VCP2) of the vertical channel pattern (VCP) may be substantially coplanar with the top surface of the vertical semiconductor pattern (VSP). The top surface of the second portion (VCP2) of the vertical channel pattern (VCP) may be located at a higher level than the top surface of the uppermost one of the second gate electrodes (EL2). More specifically, the top surface of the second portion (VCP2) of the vertical channel pattern (VCP) may be located between the top and bottom surfaces of the third gate electrode (EL3).
수직 채널 패턴(VCP)은 데이터 저장 패턴(DSP)으로 전하 또는 홀을 전달하는 구성요소로서, 인가되는 전압에 의해 채널을 형성하거나 부스팅되도록 단결정질의 실리콘 또는 폴리 실리콘으로 형성될 수 있다. 그러나 이에 제한되거나 한정되지 않고 수직 채널 패턴(VCP)은 누설 전류를 차단, 억제 또는 최소화할 수 있는 산화물 반도체 물질로 형성될 수 있다. 예컨대, 수직 채널 패턴(VCP)은 누설 전류 특성이 우수한 In, Zn 또는 Ga 중 적어도 어느 하나를 포함하는 산화물 반도체 물질 또는 4족 반도체 물질 등으로 형성될 수 있다. 수직 채널 패턴(VCP)은, 예를 들어, AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 등을 포함하는 ZnOx 계열의 물질로 형성될 수 있다. 따라서, 수직 채널 패턴(VCP)은 게이트 전극들(EL1, EL2, EL3) 또는 기판(SUB)으로의 누설 전류를 차단, 억제 또는 최소화할 수 있고, 게이트 전극들(EL1, EL2, EL3) 중 적어도 어느 하나의 트랜지스터 특성(예를 들어, 문턱 전압 산포 및 프로그램/판독 동작의 속도)을 개선할 수 있어, 결과적으로 3차원 플래시 메모리의 전기적 특성을 향상시킬 수 있다.The vertical channel pattern (VCP) is a component that transfers charges or holes to the data storage pattern (DSP), and may be formed of single crystalline silicon or polysilicon to form a channel or be boosted by an applied voltage. However, without being limited or limited thereto, the vertical channel pattern (VCP) may be formed of an oxide semiconductor material that can block, suppress, or minimize leakage current. For example, the vertical channel pattern (VCP) may be formed of an oxide semiconductor material or a group 4 semiconductor material containing at least one of In, Zn, or Ga with excellent leakage current characteristics. The vertical channel pattern (VCP) may be formed of, for example, a ZnOx-based material including AZO, ZTO, IZO, ITO, IGZO, or Ag-ZnO. Accordingly, the vertical channel pattern (VCP) can block, suppress, or minimize leakage current to the gate electrodes (EL1, EL2, EL3) or the substrate (SUB), and at least one of the gate electrodes (EL1, EL2, EL3) The characteristics of any one transistor (for example, threshold voltage distribution and speed of program/read operations) can be improved, and as a result, the electrical characteristics of the 3D flash memory can be improved.
수직 반도체 패턴(VSP)은 수직 채널 패턴(VCP)의 제2 부분(VCP2)으로 둘러싸일 수 있다. 수직 반도체 패턴(VSP)의 상면은 도전 패드(PAD)와 접촉할 수 있고, 수직 반도체 패턴(VSP)의 하면은 수직 채널 패턴(VCP)의 제1 부분(VCP1)과 접촉할 수 있다. 수직 반도체 패턴(VSP)은 기판(SUB)과 제3 방향(D3)으로 이격될 수 있다. 다시 말하면, 수직 반도체 패턴(VSP)은 기판(SUB)으로부터 전기적으로 플로팅될 수 있다.The vertical semiconductor pattern (VSP) may be surrounded by the second portion (VCP2) of the vertical channel pattern (VCP). The upper surface of the vertical semiconductor pattern (VSP) may contact the conductive pad (PAD), and the lower surface of the vertical semiconductor pattern (VSP) may contact the first portion (VCP1) of the vertical channel pattern (VCP). The vertical semiconductor pattern VSP may be spaced apart from the substrate SUB in the third direction D3. In other words, the vertical semiconductor pattern VSP may be electrically floating from the substrate SUB.
수직 반도체 패턴(VSP)은 수직 채널 패턴(VCP)에서의 전하 또는 홀의 확산을 돕는 물질로 형성될 수 있다. 보다 상세하게, 수직 반도체 패턴(VSP)은 전하, 홀 이동도(Hole mobility)가 우수한 물질로 형성될 수 있다. 예를 들어, 수직 반도체 패턴(VSP)은 불순물이 도핑된 반도체 물질, 불순물이 도핑되지 않은 상태의 진성 반도체(Intrinsic semiconductor) 물질 또는 다결정(Polycrystalline) 반도체 물질로 형성될 수 있다. 보다 구체적인 예를 들면, 수직 반도체 패턴(VSP)은 기판(SUB)과 동일한 제1 도전형 불순물(예컨대, P형의 불순물)이 도핑된 폴리 실리콘으로 형성될 수 있다. 즉, 수직 반도체 패턴(VSP)은 3차원 플래시 메모리의 전기적 특성을 개선시켜 메모리 동작의 속도를 향상시킬 수 있다.The vertical semiconductor pattern (VSP) may be formed of a material that helps diffusion of charges or holes in the vertical channel pattern (VCP). More specifically, the vertical semiconductor pattern (VSP) can be formed of a material with excellent charge and hole mobility. For example, the vertical semiconductor pattern (VSP) may be formed of a semiconductor material doped with impurities, an intrinsic semiconductor material that is not doped with an impurity, or a polycrystalline semiconductor material. For a more specific example, the vertical semiconductor pattern VSP may be formed of polysilicon doped with the same first conductivity type impurity (eg, P-type impurity) as the substrate SUB. In other words, the vertical semiconductor pattern (VSP) can improve the speed of memory operation by improving the electrical characteristics of 3D flash memory.
다시 도 2를 참조하면, 수직 채널 구조체들(VS)은 소거 제어 트랜지스터(ECT), 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2) 및 접지 선택 트랜지스터(GST) 및 메모리 셀 트랜지스터들(MCT)의 채널들에 해당할 수 있다.Referring again to FIG. 2, the vertical channel structures (VS) include an erase control transistor (ECT), first and second string select transistors (SST1, SST2), a ground select transistor (GST), and memory cell transistors (MCT). ) may correspond to the channels.
수직 채널 패턴(VCP)의 제2 부분(VCP2)의 상면 및 수직 반도체 패턴(VSP)의 상면 상에 도전 패드(PAD)가 제공될 수 있다. 도전 패드(PAD)는 수직 채널 패턴(VCP)의 상부 및 수직 반도체 패턴(VSP)의 상부와 연결될 수 있다. 도전 패드(PAD)의 측벽은 데이터 저장 패턴(DSP)으로 둘러싸일 수 있다. 도전 패드(PAD)의 상면은 적층 구조체들(ST) 각각의 상면(즉, 층간 절연막들(ILD) 중 최상부의 것의 상면)과 실질적으로 공면을 이룰 수 있다. 도전 패드(PAD)의 하면은 제3 게이트 전극(EL3)의 상면보다 낮은 레벨에 위치할 수 있다. 보다 구체적으로, 도전 패드(PAD)의 하면은 제3 게이트 전극(EL3)의 상면과 하면 사이에 위치할 수 있다. 즉, 도전 패드(PAD)의 적어도 일부는 제3 게이트 전극(EL3)과 수평 방향으로 중첩될 수 있다.A conductive pad (PAD) may be provided on the top surface of the second portion (VCP2) of the vertical channel pattern (VCP) and the top surface of the vertical semiconductor pattern (VSP). The conductive pad (PAD) may be connected to the top of the vertical channel pattern (VCP) and the top of the vertical semiconductor pattern (VSP). The sidewall of the conductive pad (PAD) may be surrounded by a data storage pattern (DSP). The top surface of the conductive pad PAD may be substantially coplanar with the top surface of each of the stacked structures ST (that is, the top surface of the uppermost one of the interlayer dielectric layers ILD). The lower surface of the conductive pad PAD may be located at a lower level than the upper surface of the third gate electrode EL3. More specifically, the lower surface of the conductive pad PAD may be positioned between the upper and lower surfaces of the third gate electrode EL3. That is, at least a portion of the conductive pad PAD may overlap the third gate electrode EL3 in the horizontal direction.
도전 패드(PAD)는 불순물이 도핑된 반도체 또는 도전성 물질로 형성될 수 있다. 예를 들어, 도전 패드(PAD)는 수직 반도체 패턴(VSP)과 다른 불순물(보다 정확하게 제1 도전형(예컨대, P형)과 다른 제2 도전형(예컨대, N형)의 불순물)이 도핑된 반도체 물질로 형성될 수 있다.The conductive pad (PAD) may be formed of a semiconductor or conductive material doped with impurities. For example, the conductive pad (PAD) is doped with impurities (more precisely, impurities of a second conductivity type (e.g., N-type) different from the first conductivity type (e.g., P-type)) than the vertical semiconductor pattern (VSP). It can be formed from a semiconductor material.
도전 패드(PAD)는 후술하는 비트 라인(BL)과 수직 채널 패턴(VCP)(또는 수직 반도체 패턴(VSP)) 사이의 접촉 저항을 줄일 수 있다.The conductive pad (PAD) can reduce contact resistance between the bit line (BL) and the vertical channel pattern (VCP) (or vertical semiconductor pattern (VSP)), which will be described later.
이상, 수직 채널 구조체들(VS)이 도전 패드(PAD)를 포함하는 구조인 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 도전 패드(PAD)를 생략한 구조를 가질 수도 있다. 이러한 경우, 수직 채널 구조체들(VS)에서 도전 패드(PAD)가 생략됨에 따라, 수직 채널 패턴(VCP) 및 수직 반도체 패턴(VSP) 각각의 상면이 적층 구조체들(ST) 각각의 상면(즉, 층간 절연막들(ILD) 중 최상부의 것의 상면)과 실질적으로 공면을 이루도록 수직 채널 패턴(VCP) 및 수직 반도체 패턴(VSP) 각각이 제3 방향(D3)으로 연장 형성될 수 있다. 또한, 이러한 경우, 후술되는 비트 라인 콘택 플러그(BLPG)는, 도전 패드(PAD)를 통해 수직 채널 패턴(VCP)과 간접적으로 전기적으로 연결되는 대신에, 수직 채널 패턴(VCP)과 직접적으로 접촉하며 전기적으로 연결될 수 있다.Above, the vertical channel structures VS have been described as having a structure including a conductive pad (PAD), but they are not limited or limited thereto and may have a structure omitting the conductive pad (PAD). In this case, as the conductive pad (PAD) is omitted from the vertical channel structures (VS), the upper surface of each of the vertical channel pattern (VCP) and the vertical semiconductor pattern (VSP) is the upper surface of each of the stacked structures (ST) (i.e. Each of the vertical channel pattern (VCP) and the vertical semiconductor pattern (VSP) may be formed to extend in the third direction (D3) so as to be substantially coplanar with the top surface of the uppermost one of the interlayer insulating layers (ILD). Additionally, in this case, the bit line contact plug (BLPG), which will be described later, directly contacts the vertical channel pattern (VCP) instead of being indirectly electrically connected to the vertical channel pattern (VCP) through the conductive pad (PAD). Can be electrically connected.
또한, 이상 수직 채널 구조체들(VS)에 수직 반도체 패턴(VSP)이 포함되는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 수직 반도체 패턴(VSP)이 생략될 수도 있다.In addition, although it has been described that the vertical channel structures VS include the vertical semiconductor pattern VSP, the present invention is not limited or limited thereto and the vertical semiconductor pattern VSP may be omitted.
또한, 이상 수직 채널 패턴(VCP)가 제1 부분(VCP1) 및 제2 부분(VCP2)을 포함하는 구조인 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 제1 부분(VCP1)이 배제된 구조를 가질 수 있다. 예를 들어, 수직 채널 패턴(VCP)은 기판(SUB)까지 연장 형성된 수직 반도체 패턴(VSP) 및 데이터 저장 패턴(DSP) 사이에 제공되며 기판(SUB)과 접촉하도록 기판(SUB)까지 연장 형성될 수 있다. 이러한 경우 수직 채널 패턴(VCP)의 하면은 기판(SUB)의 최상면(층간 절연막들(ILD) 중 최하부의 것의 하면)보다 낮은 레벨에 위치할 수 있으며, 수직 채널 패턴(VCP)의 상면은 수직 반도체 패턴(VSP)의 상면과 실질적으로 공면을 이룰 수 있다.In addition, although the vertical channel pattern (VCP) has been described as having a structure including a first part (VCP1) and a second part (VCP2), it is not limited or limited thereto and may have a structure excluding the first part (VCP1). You can. For example, the vertical channel pattern (VCP) is provided between the vertical semiconductor pattern (VSP) and the data storage pattern (DSP) formed to extend to the substrate (SUB) and is formed to extend to the substrate (SUB) to contact the substrate (SUB). You can. In this case, the bottom surface of the vertical channel pattern (VCP) may be located at a lower level than the top surface of the substrate (SUB) (the bottom surface of the lowest one of the interlayer dielectric layers (ILD)), and the top surface of the vertical channel pattern (VCP) may be located at a lower level than the top surface of the substrate (SUB). It can be substantially coplanar with the top surface of the pattern (VSP).
서로 인접한 적층 구조체들(ST) 사이에는 제1 방향(D1)으로 연장되는 분리 트렌치(TR)가 제공될 수 있다. 공통 소스 영역(CSR)은 분리 트렌치(TR)에 의해 노출되는 기판(SUB) 내부에 제공될 수 있다. 공통 소스 영역(CSR)은 기판(SUB) 내에서 제1 방향(D1)으로 연장될 수 있다. 공통 소스 영역(CSR)은, 제2 도전형의 불순물(예컨대, N형의 불순물)이 도핑된 반도체 물질로 형성될 수 있다. 공통 소스 영역(CSR)은 도 2의 공통 소스 라인(CSL)에 해당할 수 있다.A separation trench TR extending in the first direction D1 may be provided between adjacent stacked structures ST. The common source region (CSR) may be provided inside the substrate (SUB) exposed by the isolation trench (TR). The common source region CSR may extend in the first direction D1 within the substrate SUB. The common source region CSR may be formed of a semiconductor material doped with second conductivity type impurities (eg, N-type impurities). The common source region (CSR) may correspond to the common source line (CSL) in FIG. 2.
공통 소스 플러그(CSP)는 분리 트렌치(TR) 내에 제공될 수 있다. 공통 소스 플러그(CSP)는 공통 소스 영역(CSR)과 연결될 수 있다. 공통 소스 플러그(CSP)의 상면은 적층 구조체들(ST) 각각의 상면(즉, 층간 절연막들(ILD) 중 최상부의 것의 상면)과 실질적으로 공면을 이룰 수 있다. 공통 소스 플러그(CSP)는 제1 방향(D1) 및 제3 방향(D3)으로 연장되는 플레이트(Plate) 형상을 가질 수 있다. 이 때 공통 소스 플러그(CSP)는, 제3 방향(D3)으로 갈수록 제2 방향(D2)으로의 폭이 증가되는 형상을 가질 수 있다.A common source plug (CSP) may be provided in the isolation trench (TR). The common source plug (CSP) may be connected to the common source region (CSR). The top surface of the common source plug (CSP) may be substantially coplanar with the top surface of each of the stacked structures (ST) (that is, the top surface of the uppermost one of the interlayer insulating layers (ILD)). The common source plug (CSP) may have a plate shape extending in the first direction (D1) and the third direction (D3). At this time, the common source plug CSP may have a shape whose width in the second direction D2 increases as it moves toward the third direction D3.
공통 소스 플러그(CSP)와 적층 구조체들(ST) 사이에는 절연 스페이서들(SP)이 개재될 수 있다. 절연 스페이서들(SP)은 서로 인접하는 적층 구조체들(ST) 사이에서 서로 대향하며 제공될 수 있다. 예를 들어 절연 스페이서들(SP)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 낮은 유전 상수를 갖는 low-k 물질로 형성될 수 있다.Insulating spacers (SP) may be interposed between the common source plug (CSP) and the stacked structures (ST). Insulating spacers SP may be provided between adjacent stacked structures ST to face each other. For example, the insulating spacers SP may be formed of silicon oxide, silicon nitride, silicon oxynitride, or a low-k material with a low dielectric constant.
적층 구조체들(ST), 수직 채널 구조체들(VS) 및 공통 소스 플러그(CSP) 상에 캡핑 절연막(CAP)이 제공될 수 있다. 캡핑 절연막(CAP)은 층간 절연막들(ILD) 중 최상부의 것의 상면, 도전 패드(PAD)의 상면 및 공통 소스 플러그(CSP)의 상면을 덮을 수 있다. 캡핑 절연막(CAP)은, 층간 절연막들(ILD)과 다른 절연 물질로 형성될 수 있다. 캡핑 절연막(CAP) 내부에 도전 패드(PAD)와 전기적으로 연결되는 비트 라인 콘택 플러그(BLPG)가 제공될 수 있다. 비트 라인 콘택 플러그(BLPG)는, 제3 방향(D3)으로 갈수록 제1 방향(D1) 및 제2 방향(D2)으로의 폭이 증가되는 형상을 가질 수 있다.A capping insulating layer (CAP) may be provided on the stacked structures (ST), the vertical channel structures (VS), and the common source plug (CSP). The capping insulating layer (CAP) may cover the top surface of the uppermost one of the interlayer insulating layers (ILD), the top surface of the conductive pad (PAD), and the top surface of the common source plug (CSP). The capping insulating film (CAP) may be formed of an insulating material different from the interlayer insulating films (ILD). A bit line contact plug (BLPG) electrically connected to the conductive pad (PAD) may be provided inside the capping insulating film (CAP). The bit line contact plug BLPG may have a shape whose width in the first direction D1 and the second direction D2 increases as it moves toward the third direction D3.
캡핑 절연막(CAP) 및 비트 라인 콘택 플러그(BLPG) 상에 비트 라인(BL)이 제공될 수 있다. 비트 라인(BL)은 도 2에 도시된 복수의 비트 라인들(BL0, BL1, BL2) 중 어느 하나에 해당되는 것으로, 제2 방향(D2)을 따라 도전성 물질로 연장 형성될 수 있다. 비트 라인(BL)을 구성하는 도전성 물질은 전술된 게이트 전극들(EL1, EL2, EL3) 각각을 형성하는 도전성 물질과 동일한 물질일 수 있다.A bit line (BL) may be provided on the capping insulating film (CAP) and the bit line contact plug (BLPG). The bit line BL corresponds to one of the plurality of bit lines BL0, BL1, and BL2 shown in FIG. 2 and may be formed to extend along the second direction D2 using a conductive material. The conductive material constituting the bit line BL may be the same material as the conductive material forming each of the gate electrodes EL1, EL2, and EL3 described above.
비트 라인(BL)은 비트 라인 콘택 플러그(BLPG)를 통해 수직 채널 구조체들(VS)과 전기적으로 연결될 수 있다. 여기서 비트 라인(BL)이 수직 채널 구조체들(VS)과 연결된다는 것은, 수직 채널 구조체들(VS)에 포함되는 수직 채널 패턴(VCP)과 연결되는 것을 의미할 수 있다.The bit line BL may be electrically connected to the vertical channel structures VS through a bit line contact plug (BLPG). Here, the fact that the bit line (BL) is connected to the vertical channel structures (VS) may mean that it is connected to the vertical channel pattern (VCP) included in the vertical channel structures (VS).
이와 같은 구조의 3차원 플래시 메모리는, 셀 스트링들(CSTR) 각각에 인가되는 전압, 스트링 선택 라인(SSL)에 인가되는 전압, 워드 라인들(WL0-WLn) 각각에 인가되는 전압, 접지 선택 라인(GSL)에 인가되는 전압 및 공통 소스 라인(CSL)에 인가되는 전압을 기초로, 프로그램 동작, 판독 동작 및 소거 동작을 수행할 수 있다. 예컨대, 3차원 플래시 메모리는, 셀 스트링들(CSTR) 각각에 인가되는 전압, 스트링 선택 라인(SSL)에 인가되는 전압, 워드 라인들(WL0-WLn) 각각에 인가되는 전압, 접지 선택 라인(GSL)에 인가되는 전압 및 공통 소스 라인(CSL)에 인가되는 전압을 기초로, 수직 채널 패턴(VCP)에 채널을 형성하여 전하 또는 홀을 대상 메모리 셀의 데이터 저장 패턴(DSP)으로 전달함으로써 프로그램 동작을 수행할 수 있다.A three-dimensional flash memory with this structure includes a voltage applied to each of the cell strings (CSTR), a voltage applied to the string selection line (SSL), a voltage applied to each of the word lines (WL0-WLn), and a ground selection line. Based on the voltage applied to the (GSL) and the voltage applied to the common source line (CSL), a program operation, a read operation, and an erase operation can be performed. For example, the 3D flash memory includes a voltage applied to each of the cell strings (CSTR), a voltage applied to the string select line (SSL), a voltage applied to each of the word lines (WL0-WLn), and a ground select line (GSL). Based on the voltage applied to ) and the voltage applied to the common source line (CSL), a channel is formed in the vertical channel pattern (VCP) to transfer charges or holes to the data storage pattern (DSP) of the target memory cell to operate the program. can be performed.
또한, 일 실시예에 따른 3차원 플래시 메모리는 설명된 구조로 제한되거나 한정되지 않고, 구현 예시에 따라 수직 채널 패턴(VCP), 데이터 저장 패턴(DSP), 게이트 전극들(EL1, EL2, EL3), 비트 라인(BL), 공통 소스 라인(CSL)을 포함하는 것을 전제로 다양한 구조로 구현될 수 있다.In addition, the three-dimensional flash memory according to one embodiment is not limited or limited to the described structure, and may include a vertical channel pattern (VCP), a data storage pattern (DSP), and gate electrodes (EL1, EL2, and EL3) depending on the implementation example. , it can be implemented in various structures provided that it includes a bit line (BL) and a common source line (CSL).
도 5는 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 나타낸 플로우 차트이고, 도 6 내지 7은 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작을 설명하기 위한 개념도이다. 이하, 설명되는 프로그램 동작 방법은 도 2 내지 4를 참조하여 설명된 구조의 3차원 플래시 메모리에서 수행되는 것을 전제로 한다. 그러나 후술되는 프로그램 동작 방법은 이에 제한되거나 한정되지 않고, ISPP 방식이 적용 가능한 다른 구조의 3차원 플래시 메모리에 의해 수행될 수도 있다.FIG. 5 is a flow chart showing a program operation of a 3D flash memory according to an embodiment, and FIGS. 6 and 7 are conceptual diagrams for explaining a program operation of a 3D flash memory according to an embodiment. Hereinafter, the program operation method described is assumed to be performed in a three-dimensional flash memory with the structure described with reference to FIGS. 2 to 4. However, the program operation method described later is not limited or limited thereto, and may be performed by a 3D flash memory of a different structure to which the ISPP method is applicable.
도 5를 참조하면, 단계(S510)에서 3차원 플래시 메모리는 워드 라인들 중 대상 메모리 셀에 대응하는 선택된 워드 라인에 프로그램 전압을 인가할 수 있다.Referring to FIG. 5, in step S510, the 3D flash memory may apply a program voltage to a selected word line corresponding to a target memory cell among the word lines.
이 때, 프로그램 전압(Vpgmn)은 아래의 식 1과 같이 이전 프로그램 동작에서 인가된 이전 프로그램 동작 전압(Vpgmn-1)에 스텝 전압(△V)이 더해진 값을 가질 수 있다.At this time, the program voltage (Vpgm n ) may have a value obtained by adding the step voltage (△V) to the previous program operation voltage (Vpgm n-1 ) applied in the previous program operation, as shown in Equation 1 below.
<식 1><Equation 1>
Vpgmn=Vpgmn-1+△VVpgm n =Vpgm n-1 +△V
특히, 일 실시예에 따른 3차원 플래시 메모리의 프로그램 동작에서, 스텝 전압(△V)은 프로그램 동작이 반복됨에 따라 증가되는 것을 특징으로 한다.In particular, in a program operation of a three-dimensional flash memory according to an embodiment, the step voltage (ΔV) is characterized as increasing as the program operation is repeated.
여기서 스텝 전압(△V)이 프로그램 동작이 반복됨에 따라 증가된다는 것은, 스텝 전압(△V)이 프로그램 동작이 반복되는 동안 프로그램 동작 반복 횟수가 늘어남에 따라 예외 없이 계속해서 증가되는 것은 물론, 프로그램 동작이 반복되는 동안 적어도 한 번 이상 증가되는 것을 의미할 수 있다.Here, the step voltage (△V) increases as the program operation is repeated, meaning that the step voltage (△V) continues to increase without exception as the number of program operation repetitions increases while the program operation is repeated. This may mean that it increases at least once during this repetition.
예를 들어, 프로그램 동작 반복 시 기 설정된 두 개 이상의 프로그램 전압 범위들이 설정됨으로써, 스텝 전압(△V)이 프로그램 전압 범위 별로 일정하게 유지되다가 프로그램 전압 범위가 바뀔 때 증가되어, 적어도 한 번 이상 증가될 수 있다. 더 구체적인 예를 들면, 도 6에 도시된 바와 같이 프로그램 전압이 18V 내지 20V의 범위 내일 때는 스텝 전압(△V)이 △V1의 값(예컨대, 1V)으로 일정하게 유지되다가, 프로그램 전압이 18V 내지 20V의 범위를 넘어서 20V 내지 24V의 범위 내로 바뀌게 되는 경우 △V2의 값(예컨대, 2V)로 증가될 수 있다. 즉, 3차원 플래시 메모리는 프로그램 전압 범위 별로 스텝 전압(△V)을 상이하게 증가시키며 프로그램 동작을 반복할 수 있다.For example, when two or more program voltage ranges are set when repeating a program operation, the step voltage (△V) is maintained constant for each program voltage range and then increases when the program voltage range changes, increasing at least once. You can. For a more specific example, as shown in FIG. 6, when the program voltage is in the range of 18V to 20V, the step voltage (△V) is maintained constant at the value of △V 1 (e.g., 1V), and then the program voltage is 18V. When it changes beyond the range of 20V to within the range of 20V to 24V, ΔV 2 may be increased to the value (eg, 2V). That is, the 3D flash memory can repeat the program operation while increasing the step voltage (ΔV) differently for each program voltage range.
다른 예를 들면, 스텝 전압(△V)은 프로그램 동작이 반복됨에 비례하여 지속적으로 증가될 수 있다. 더 구체적인 예를 들면, 스텝 전압(△V)은 도 7에 도시된 바와 같이 프로그램 전압 범위와 무관하게 프로그램 동작이 반복되는 횟수에 비례하여 지속적으로 증가될 수 있다. 이에, 3차원 플래시 메모리는 프로그램 동작을 반복할 때마다 이전 스텝 전압(△Vn-1)에 비해 증가된 스텝 전압(△Vn)을 이전 프로그램 동작 전압에 더할 수 있다.For another example, the step voltage (ΔV) may continuously increase in proportion to repetition of the program operation. For a more specific example, the step voltage ΔV may continuously increase in proportion to the number of times the program operation is repeated, regardless of the program voltage range, as shown in FIG. 7. Accordingly, the 3D flash memory may add an increased step voltage (△V n ) compared to the previous step voltage (△V n-1 ) to the previous program operation voltage every time the program operation is repeated.
도 8은 일 실시예에 따른 3차원 플래시 메모리를 포함하는 전자 시스템을 개략적으로 도시한 사시도이다.FIG. 8 is a perspective view schematically showing an electronic system including a three-dimensional flash memory according to an embodiment.
도 8을 참조하면, 실시예들에 따른 3차원 플래시 메모리를 포함하는 전자 시스템(800)은 메인 기판(801)과, 메인 기판(801)에 실장되는 컨트롤러(802), 하나 이상의 반도체 패키지(803) 및 DRAM(804)을 포함할 수 있다.Referring to FIG. 8, an electronic system 800 including a three-dimensional flash memory according to embodiments includes a main board 801, a controller 802 mounted on the main board 801, and one or more semiconductor packages 803. ) and DRAM 804.
반도체 패키지(803) 및 DRAM(804)은 메인 기판(801)에 제공되는 배선 패턴들(805)에 의해 컨트롤러(802)와 서로 연결될 수 있다.The semiconductor package 803 and the DRAM 804 may be connected to the controller 802 through wiring patterns 805 provided on the main board 801.
메인 기판(801)은 외부 호스트와 결합되는 복수의 핀들을 포함하는 커넥터(806)를 포함할 수 있다. 커넥터(806)에서 복수의 핀들의 개수와 배치는, 전자 시스템(800)과 외부 호스트 사이의 통신 인터페이스에 따라 달라질 수 있다.The main board 801 may include a connector 806 including a plurality of pins coupled to an external host. The number and arrangement of a plurality of pins in the connector 806 may vary depending on the communication interface between the electronic system 800 and an external host.
전자 시스템(800)은, 예를 들어, USB(Universal Serial Bus), PCIExpress(Peripheral Component Interconnect Express), SATA(Serial Advanced Technology Attachment), UFS(Universal Flash Storage)용 M-Phy 등의 인터페이스들 중 어느 하나에 따라 외부 호스트와 통신할 수 있다. 전자 시스템(800)은 예를 들어, 커넥터(806)를 통해 외부 호스트로부터 공급받는 전원에 의해 동작할 수 있다. 전자 시스템(800)은 외부 호스트로부터 공급받는 전원을 컨트롤러(802) 및 반도체 패키지(803)에 분배하는 PMIC(Power Management Integrated Circuit)를 더 포함할 수도 있다.For example, the electronic system 800 may use any of the interfaces such as Universal Serial Bus (USB), Peripheral Component Interconnect Express (PCIExpress), Serial Advanced Technology Attachment (SATA), and M-Phy for Universal Flash Storage (UFS). Depending on one, you can communicate with an external host. The electronic system 800 may operate by, for example, power supplied from an external host through the connector 806. The electronic system 800 may further include a Power Management Integrated Circuit (PMIC) that distributes power supplied from an external host to the controller 802 and the semiconductor package 803.
컨트롤러(802)는 반도체 패키지(803)에 데이터를 기록하거나, 반도체 패키지(803)로부터 데이터를 읽어올 수 있으며, 전자 시스템(800)의 동작 속도를 개선할 수 있다.The controller 802 can write data to or read data from the semiconductor package 803 and improve the operating speed of the electronic system 800.
DRAM(804)은 데이터 저장 공간인 반도체 패키지(803)와 외부 호스트의 속도 차이를 완화하기 위한 버퍼 메모리일 수 있다. 전자 시스템(800)에 포함되는 DRAM(804)은 일종의 캐시 메모리로도 동작할 수 있으며, 반도체 패키지(803)에 대한 제어 동작에서 임시로 데이터를 저장하기 위한 공간을 제공할 수도 있다. 전자 시스템(800)에 DRAM(804)이 포함되는 경우, 컨트롤러(802)는 반도체 패키지(803)를 제어하기 위한 NAND 컨트롤러 외에 DRAM(804)을 제어하기 위한 DRAM 컨트롤러를 더 포함할 수 있다.The DRAM 804 may be a buffer memory to alleviate the speed difference between the semiconductor package 803, which is a data storage space, and an external host. The DRAM 804 included in the electronic system 800 may operate as a type of cache memory and may provide space for temporarily storing data during control operations for the semiconductor package 803. When the electronic system 800 includes the DRAM 804, the controller 802 may further include a DRAM controller for controlling the DRAM 804 in addition to a NAND controller for controlling the semiconductor package 803.
반도체 패키지(803)는 서로 이격된 제1 및 제2 반도체 패키지들(803a, 803b)을 포함할 수 있다. 제1 및 제2 반도체 패키지들(803a, 803b)은 각각 복수의 반도체 칩들(820)을 포함하는 반도체 패키지일 수 있다. 제1 및 제2 반도체 패키지들(803a, 803b) 각각은, 패키지 기판(810), 패키지 기판(810) 상의 반도체 칩들(820), 반도체 칩들(820) 각각의 하부면에 배치되는 접착층들(830), 반도체 칩들(820)과 패키지 기판(810)을 전기적으로 연결하는 연결 구조체들(840) 및 패키지 기판(810) 상에서 반도체 칩들(820) 및 연결 구조체들(840)을 덮는 몰딩층(850)을 포함할 수 있다.The semiconductor package 803 may include first and second semiconductor packages 803a and 803b that are spaced apart from each other. The first and second semiconductor packages 803a and 803b may each include a plurality of semiconductor chips 820. Each of the first and second semiconductor packages 803a and 803b includes a package substrate 810, semiconductor chips 820 on the package substrate 810, and adhesive layers 830 disposed on the lower surfaces of each of the semiconductor chips 820. ), connection structures 840 that electrically connect the semiconductor chips 820 and the package substrate 810, and a molding layer 850 that covers the semiconductor chips 820 and the connection structures 840 on the package substrate 810. may include.
패키지 기판(810)은 패키지 상부 패드들(811)을 포함하는 인쇄회로 기판일 수 있다. 각각의 반도체 칩들(820)은 입출력 패드들(821)을 포함할 수 있다. 반도체 칩들(820) 각각은 도 3 또는 4를 참조하여 전술된 3차원 플래시 메모리를 포함할 수 있다. 보다 구체적으로, 반도체 칩들(820) 각각은 게이트 적층 구조체들(822) 및 메모리 채널 구조체들(823)을 포함할 수 있다. 게이트 적층 구조체들(822)은 상술한 적층 구조체들(ST)에 해당할 수 있고, 메모리 채널 구조체들(823)은 상술한 수직 채널 구조체들(VS)에 해당할 수 있다. 이에, 전술된 개선된 프로그램 동작은, 반도체 칩들(820) 각각에서 수행될 수 있다.The package substrate 810 may be a printed circuit board including upper package pads 811. Each semiconductor chip 820 may include input/output pads 821. Each of the semiconductor chips 820 may include the three-dimensional flash memory described above with reference to FIG. 3 or 4. More specifically, each of the semiconductor chips 820 may include gate stacked structures 822 and memory channel structures 823. The gate stacked structures 822 may correspond to the above-described stacked structures (ST), and the memory channel structures 823 may correspond to the above-described vertical channel structures (VS). Accordingly, the above-described improved program operation can be performed on each of the semiconductor chips 820.
연결 구조체들(840)은 예를 들어, 입출력 패드들(821)과 패키지 상부 패드들(811)을 전기적으로 연결하는 본딩 와이어들일 수 있다. 따라서, 각각의 제1 및 제2 반도체 패키지들(803a, 803b)에서, 반도체 칩들(820)은 본딩 와이어 방식으로 서로 전기적으로 연결될 수 있으며, 패키지 기판(810)의 패키지 상부 패드들(811)과 전기적으로 연결될 수 있다. 실시예들에 따라, 각각의 제1 및 제2 반도체 패키지들(803a, 803b)에서, 반도체 칩들(820)은 본딩 와이어 방식의 연결 구조체들(840) 대신에, 관통 전극(Through Silicon Via)에 의하여 서로 전기적으로 연결될 수도 있다.The connection structures 840 may be, for example, bonding wires that electrically connect the input/output pads 821 and the top pads of the package 811. Accordingly, in each of the first and second semiconductor packages 803a and 803b, the semiconductor chips 820 may be electrically connected to each other using a bonding wire method, and the package upper pads 811 of the package substrate 810 and Can be electrically connected. According to embodiments, in each of the first and second semiconductor packages 803a and 803b, the semiconductor chips 820 are connected to a through electrode (Through Silicon Via) instead of the bonding wire type connection structures 840. They may be electrically connected to each other.
도시된 바와 달리, 컨트롤러(802)와 반도체 칩들(820)은 하나의 패키지에 포함될 수도 있다. 메인 기판(801)과 다른 별도의 인터포저 기판에 컨트롤러(802)와 반도체 칩들(820)이 실장되고, 인터포저 기판에 제공되는 배선에 의해 컨트롤러(802)와 반도체 칩들(820)이 서로 연결될 수도 있다.Unlike shown, the controller 802 and semiconductor chips 820 may be included in one package. The controller 802 and the semiconductor chips 820 may be mounted on a separate interposer board different from the main board 801, and the controller 802 and the semiconductor chips 820 may be connected to each other by wiring provided on the interposer board. there is.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited examples and drawings, various modifications and variations can be made by those skilled in the art from the above description. For example, the described techniques are performed in a different order than the described method, and/or components of the described system, structure, device, circuit, etc. are combined or combined in a different form than the described method, or other components are used. Alternatively, appropriate results may be achieved even if substituted or substituted by an equivalent.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims also fall within the scope of the claims described below.
Claims (3)
상기 워드 라인들 중 대상 메모리 셀에 대응하는 선택된 워드 라인에 프로그램 전압-상기 프로그램 전압은 이전 프로그램 동작에서 인가된 이전 프로그램 전압에 스텝 전압이 더해진 값을 가짐-을 인가하는 단계
를 포함하고,
상기 스텝 전압은,
프로그램 동작이 반복됨에 따라 증가되며,
프로그램 전압 범위 별로 일정하게 유지되다가 상기 프로그램 전압 범위가 바뀔 때 증가되는 것을 특징으로 하는 것을 특징으로 하는 3차원 플래시 메모리의 프로그램 동작 방법.word lines extending in the horizontal direction on the substrate and arranged to be spaced apart in the vertical direction; and cell strings extending in the vertical direction and passing through the word lines - each of the cell strings covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extending in the vertical direction. A program operation method for a three-dimensional flash memory comprising a vertical channel pattern formed, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines,
Applying a program voltage - the program voltage having a value obtained by adding a step voltage to a previous program voltage applied in a previous program operation - to a selected word line corresponding to a target memory cell among the word lines.
Including,
The step voltage is,
It increases as the program operation is repeated,
A program operation method of a three-dimensional flash memory, characterized in that it is maintained constant for each program voltage range and then increases when the program voltage range changes.
상기 프로그램 전압이 상승되는 스텝 전압은,
상기 프로그램 동작이 반복됨에 비례하여 지속적으로 증가되는 것을 특징으로 하는 3차원 플래시 메모리의 프로그램 동작 방법.According to paragraph 1,
The step voltage at which the program voltage is increased is,
A program operation method of a three-dimensional flash memory, characterized in that the program operation continuously increases in proportion to repetition.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210086288A KR102603208B1 (en) | 2021-07-01 | 2021-07-01 | Improved program operation method of three dimensional flash memory |
| PCT/KR2022/004191 WO2022239956A1 (en) | 2021-05-14 | 2022-03-25 | Method for operating three-dimensional flash memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210086288A KR102603208B1 (en) | 2021-07-01 | 2021-07-01 | Improved program operation method of three dimensional flash memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230005501A KR20230005501A (en) | 2023-01-10 |
| KR102603208B1 true KR102603208B1 (en) | 2023-11-16 |
Family
ID=84893518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210086288A KR102603208B1 (en) | 2021-05-14 | 2021-07-01 | Improved program operation method of three dimensional flash memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102603208B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080266972A1 (en) | 2006-05-18 | 2008-10-30 | Seiichi Aritome | Programming a non-volatile memory device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101099982B1 (en) * | 2008-11-14 | 2011-12-28 | 주식회사 하이닉스반도체 | Method of operating a non volatile device |
| KR20110001101A (en) * | 2009-06-29 | 2011-01-06 | 주식회사 하이닉스반도체 | Nonvolatile memory device and operating method thereof |
| WO2016093947A1 (en) * | 2014-12-09 | 2016-06-16 | Sandisk Technologies Llc | Three-dimensional memory structure having a back gate electrode |
| KR20200141304A (en) * | 2019-06-10 | 2020-12-18 | 에스케이하이닉스 주식회사 | Semiconductor device and operating method of semiconductor device |
-
2021
- 2021-07-01 KR KR1020210086288A patent/KR102603208B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080266972A1 (en) | 2006-05-18 | 2008-10-30 | Seiichi Aritome | Programming a non-volatile memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230005501A (en) | 2023-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11201168B2 (en) | Semiconductor devices including flared source structures | |
| US11812609B2 (en) | Three-dimensional semiconductor device having a first main separation structure and a second main separation structure on a lower structure | |
| KR20200055302A (en) | Three dimensional flash memory for supporting field erase technic and manufacturing method thereof | |
| KR102635478B1 (en) | 3d flash memory manufactured through gate first process | |
| KR102624193B1 (en) | Improved program operation method of three dimensional flash memory | |
| KR102603208B1 (en) | Improved program operation method of three dimensional flash memory | |
| KR102597549B1 (en) | Read operation method of 3d flash memory | |
| KR102633697B1 (en) | 3d flash memory with confined data storage pattern structure and manufacturing method threrof | |
| KR102649118B1 (en) | 3d flash memory for high-speed operation based on ferroelectric | |
| KR102633429B1 (en) | 3d flash memory with extended memory window | |
| KR102627215B1 (en) | Three dimensional flash memory including connection unit and manufacturing method thereof | |
| KR102666995B1 (en) | 3d flash memory having word line separation structure and manufacturing method thereof | |
| KR102624196B1 (en) | 3d resistive random access memory | |
| KR102544004B1 (en) | Three dimensional flash memory including connection unit and manufacturing method thereof | |
| KR102626837B1 (en) | Three-dimensional semiconductor memory device, operating method of the same and electronic system including the same | |
| US20240220148A1 (en) | Semiconductor memory device and erase operation method thereof | |
| US20230410919A1 (en) | Three-dimensional flash memory for improving integration and operation method thereof | |
| KR102621680B1 (en) | 3d flash memory for improving ferroelectric polarization characteristics and manufacturing method thereof | |
| US20240196624A1 (en) | Method of manufacturing ferroelectric-based 3-dimensional flash memory | |
| KR20230033971A (en) | 3d flash memory for implementing multi level | |
| KR102628179B1 (en) | 3d memory, operating method of the same and manufacturing method of the same | |
| KR102396928B1 (en) | Three dimensional flash memory based on oxide semiconductor channel materials | |
| KR20230062919A (en) | 3d flash memory improving integration and manufacturing method thereof | |
| KR20230095582A (en) | Circuit compensation method and system for providing improving cell characteristic degradation due to abnormal shape of vertical channel structure | |
| KR20230143286A (en) | 3d flash memory using stacking and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |