KR102597549B1 - Read operation method of 3d flash memory - Google Patents

Read operation method of 3d flash memory Download PDF

Info

Publication number
KR102597549B1
KR102597549B1 KR1020210083567A KR20210083567A KR102597549B1 KR 102597549 B1 KR102597549 B1 KR 102597549B1 KR 1020210083567 A KR1020210083567 A KR 1020210083567A KR 20210083567 A KR20210083567 A KR 20210083567A KR 102597549 B1 KR102597549 B1 KR 102597549B1
Authority
KR
South Korea
Prior art keywords
memory cell
unselected
adjacent
word lines
vertical channel
Prior art date
Application number
KR1020210083567A
Other languages
Korean (ko)
Other versions
KR20230001088A (en
Inventor
송윤흡
심재민
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020210083567A priority Critical patent/KR102597549B1/en
Publication of KR20230001088A publication Critical patent/KR20230001088A/en
Application granted granted Critical
Publication of KR102597549B1 publication Critical patent/KR102597549B1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/14Word line organisation; Word line lay-out
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Abstract

3차원 플래시 메모리의 판독 동작 방법이 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리는, 수평 방향으로 연장 형성되며 수직 방향으로 이격되며 배치되는 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 데이터 저장 패턴 및 상기 데이터 저장 패턴의 내측벽에 덮으며 상기 수직 방향으로 연장 형성되는 수직 채널 패턴을 포함하며, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하고, 판독 동작에서 상기 워드 라인들 중 적어도 하나의 1차 인접 메모리 셀-상기 적어도 하나의 1차 인접 메모리 셀은 상기 메모리 셀들 중 상기 판독 동작의 대상이 되는 대상 메모리 셀에 인접한 비선택된 메모리 셀임-에 대응하는 적어도 하나의 비선택된 1차 인접 워드 라인을 플로팅시키거나 상기 적어도 하나의 비선택된 1차 인접 워드 라인에 전원 전압을 인가하는 것을 특징으로 할 수 있다.A method for reading a three-dimensional flash memory is disclosed. According to one embodiment, a three-dimensional flash memory includes word lines that extend in the horizontal direction and are spaced apart in the vertical direction; and vertical channel structures penetrating the word lines and extending in the vertical direction - each of the vertical channel structures covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extends in the vertical direction. and a vertical channel pattern extending to, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines, and in a read operation, at least one of the word lines is 1. At least one unselected primary adjacent word line corresponding to a primary adjacent memory cell—the at least one primary adjacent memory cell is an unselected memory cell adjacent to a target memory cell that is the target of the read operation among the memory cells. It may be characterized by floating or applying a power voltage to the at least one unselected primary adjacent word line.

Description

3차원 플래시 메모리의 판독 동작 방법{READ OPERATION METHOD OF 3D FLASH MEMORY}Read operation method of 3D flash memory {READ OPERATION METHOD OF 3D FLASH MEMORY}

아래의 실시예들은 3차원 플래시 메모리에 관한 것으로, 보다 상세하게는, 3차원 플래시 메모리의 판독 동작 방법에 대한 기술이다.The following embodiments relate to 3D flash memory, and more specifically, describe a read operation method of 3D flash memory.

플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어하여 전기적으로 프로그램 및 소거가 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다.Flash memory devices are electrically erasable programmable read only memory (EEPROM) that can be electrically programmed and erased by electrically controlling the input and output of data by Fowler-Nordheimtunneling (Fowler-Nordheimtunneling) or hot electron injection. , can be commonly used in computers, digital cameras, MP3 players, game systems, memory sticks, etc.

이러한 플래시 메모리 소자에서는 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 집적도를 증가시키는 것이 요구된 바, 메모리 셀 트랜지스터들이 수직 방향으로 배열되어 셀 스트링을 구성하는 3차원 구조가 제안되었다.In these flash memory devices, it is required to increase the degree of integration to meet the excellent performance and low price demanded by consumers, and a three-dimensional structure in which memory cell transistors are arranged vertically to form a cell string has been proposed.

3차원 플래시 메모리는 최근 고단화 및 집적화되고 있는 추세로, 수직 셀 피치가 줄어듦에 따라 프로그램 문턱 전압 및 소거 문턱 전압이 감소하여 P/E 윈도우가 음의 영역으로 치우치는 문제를 갖게 된다. 이는, P/E 윈도우의 양의 영역을 감소시켜 프로그램 속도가 저하되고 프로그램 문턱 전압 및 소거 문턱 전압을 확보하기 힘든 문제점을 야기할 수 있다.3D flash memory has recently become increasingly advanced and integrated, and as the vertical cell pitch decreases, the program threshold voltage and erase threshold voltage decrease, causing the problem that the P/E window is biased toward the negative region. This may reduce the positive area of the P/E window, causing a decrease in program speed and making it difficult to secure the program threshold voltage and erase threshold voltage.

이와 같은 문제점들은, 판독 동작 시 판독 동작의 대상이 되는 대상 메모리 셀이 대상 메모리 셀에 상하로 인접한 인접 메모리 셀들에 인가되는 판독 전압(Vread)에 의한 프린징 필드(Fringing field)의 영향 때문인 것으로 확인된다.These problems were confirmed to be due to the effect of the fringing field caused by the read voltage (Vread) applied to the target memory cell, which is the target of the read operation, to adjacent memory cells vertically adjacent to the target memory cell during the read operation. do.

더 나아가, 수직 셀 피치가 극단적으로 감소될 경우 대상 메모리 셀은, 상하로 직접적으로 인접한 인접 메모리 셀들뿐만 아니라, 다소 이격되어 배치되는 다른 메모리 셀에 인가되는 판독 전압에 의한 프린징 필드의 영향까지도 받게 될 수 있다.Furthermore, when the vertical cell pitch is extremely reduced, the target memory cell is affected by a fringing field caused by the read voltage applied not only to adjacent memory cells directly adjacent to each other vertically, but also to other memory cells arranged somewhat apart. It can be.

따라서, 대상 메모리 셀로의 프린징 필드의 영향을 최소화하는 판독 동작이 제안될 필요가 있다.Therefore, there is a need to propose a read operation that minimizes the influence of fringing fields on target memory cells.

일 실시예들은 프로그램 문턱 전압 및 소거 문턱 전압 감소를 방지하고 프로그램 속도를 개선하고자, 대상 메모리 셀로의 프린징 필드의 영향을 최소화하는 3차원 플래시 메모리의 판독 동작 방법을 제안한다.Embodiments propose a read operation method for 3D flash memory that minimizes the influence of a fringing field on a target memory cell in order to prevent a decrease in program threshold voltage and erase threshold voltage and improve program speed.

보다 상세하게, 일 실시예들은 적어도 하나의 비선택된 메모리 셀에 대응하는 적어도 하나의 비선택된 워드 라인을 플로팅시키거나 해당 적어도 하나의 비선택된 워드 라인에 전원 전압(Vcc)을 인가함으로써, 대상 메모리 셀로의 프린징 필드의 영향을 최소화하는 3차원 플래시 메모리의 판독 동작 방법을 제안한다.More specifically, one embodiment may float at least one unselected word line corresponding to at least one unselected memory cell or apply a power supply voltage (Vcc) to the at least one unselected word line, thereby We propose a read operation method for 3D flash memory that minimizes the influence of the fringing field.

이 때, 일 실시예들은 판독 동작을 위해 플로팅되거나 전원 전압이 인가된 적어도 하나의 비선택된 메모리 셀을 턴 온 시키는 3차원 플래시 메모리의 판독 동작 방법을 제안한다.At this time, embodiments propose a read operation method of a 3D flash memory that turns on at least one unselected memory cell that is floating or to which a power voltage is applied for a read operation.

다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the technical problems to be solved by the present invention are not limited to the above problems, and may be expanded in various ways without departing from the technical spirit and scope of the present invention.

일 실시예에 따르면, 3차원 플래시 메모리는, 수평 방향으로 연장 형성되며 수직 방향으로 이격되며 배치되는 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 데이터 저장 패턴 및 상기 데이터 저장 패턴의 내측벽에 덮으며 상기 수직 방향으로 연장 형성되는 수직 채널 패턴을 포함하며, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하고, 판독 동작에서 상기 워드 라인들 중 적어도 하나의 1차 인접 메모리 셀-상기 적어도 하나의 1차 인접 메모리 셀은 상기 메모리 셀들 중 상기 판독 동작의 대상이 되는 대상 메모리 셀에 인접한 비선택된 메모리 셀임-에 대응하는 적어도 하나의 비선택된 1차 인접 워드 라인을 플로팅시키거나 상기 적어도 하나의 비선택된 1차 인접 워드 라인에 전원 전압을 인가하는 것을 특징으로 할 수 있다.According to one embodiment, a three-dimensional flash memory includes word lines that extend in the horizontal direction and are spaced apart in the vertical direction; and vertical channel structures penetrating the word lines and extending in the vertical direction - each of the vertical channel structures covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extends in the vertical direction. and a vertical channel pattern extending to, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines, and in a read operation, at least one of the word lines is 1. At least one unselected primary adjacent word line corresponding to a primary adjacent memory cell—the at least one primary adjacent memory cell is an unselected memory cell adjacent to a target memory cell that is the target of the read operation among the memory cells. It may be characterized by floating or applying a power voltage to the at least one unselected primary adjacent word line.

일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 워드 라인들 중 상기 적어도 하나의 1차 인접 메모리 셀에 인접한 적어도 하나의 2차 인접 메모리 셀-상기 적어도 하나의 2차 인접 메모리 셀은, 상기 적어도 하나의 1차 인접 메모리 셀이 상기 대상 메모리 셀과 반대 방향으로 인접하는 비선택된 메모리 셀임-에 대응하는 적어도 하나의 비선택된 2차 인접 워드 라인에 인가되는 판독 전압에 의한 프린징 필드(Fringing field)로 상기 적어도 하나의 1차 인접 메모리 셀을 턴 온(Turn on) 시키는 것을 특징으로 할 수 있다.According to one aspect, the three-dimensional flash memory includes at least one secondary adjacent memory cell adjacent to the at least one primary adjacent memory cell among the word lines, wherein the at least one secondary adjacent memory cell includes the at least one secondary adjacent memory cell. A fringing field caused by a read voltage applied to at least one unselected secondary adjacent word line corresponding to one primary adjacent memory cell being an unselected memory cell adjacent in the opposite direction to the target memory cell. It may be characterized by turning on the at least one primary adjacent memory cell.

일 실시예에 따르면, 수평 방향으로 연장 형성되며 수직 방향으로 이격되며 배치되는 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 데이터 저장 패턴 및 상기 데이터 저장 패턴의 내측벽에 덮으며 상기 수직 방향으로 연장 형성되는 수직 채널 패턴을 포함하며, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 판독 동작 방법은, 상기 워드 라인들 중 상기 판독 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 워드 라인에 검증 전압을 인가하는 단계; 상기 워드 라인들 중 적어도 하나의 1차 인접 메모리 셀-상기 적어도 하나의 1차 인접 메모리 셀은 상기 메모리 셀들 중 상기 대상 메모리 셀에 인접한 비선택된 메모리 셀임-에 대응하는 적어도 하나의 비선택된 1차 인접 워드 라인을 플로팅시키거나 상기 적어도 하나의 비선택된 1차 인접 워드 라인에 전원 전압을 인가하는 단계; 및 상기 워드 라인들 중 상기 선택된 워드 라인 및 상기 적어도 하나의 비선택된 1차 인접 워드 라인을 제외한 나머지 비선택된 워드 라인들 각각에 판독 전압을 인가하는 단계를 포함할 수 있다.According to one embodiment, word lines extend in the horizontal direction and are arranged to be spaced apart in the vertical direction; and vertical channel structures penetrating the word lines and extending in the vertical direction - each of the vertical channel structures covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extends in the vertical direction. A read operation method of a three-dimensional flash memory comprising a vertical channel pattern extending to the word line, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines. Among these, applying a verification voltage to a selected word line corresponding to a target memory cell that is the target of the read operation; At least one unselected primary adjacent memory cell corresponding to at least one primary adjacent memory cell of the word lines, wherein the at least one primary adjacent memory cell is an unselected memory cell adjacent to the target memory cell among the memory cells. floating a word line or applying a power supply voltage to the at least one unselected primary adjacent word line; and applying a read voltage to each of the remaining unselected word lines, excluding the selected word line and the at least one unselected primary adjacent word line.

일 측면에 따르면, 상기 판독 전압을 인가하는 단계는, 상기 비선택된 워드 라인들 중 상기 적어도 하나의 1차 인접 메모리 셀에 인접한 적어도 하나의 2차 인접 메모리 셀-상기 적어도 하나의 2차 인접 메모리 셀은, 상기 적어도 하나의 1차 인접 메모리 셀이 상기 대상 메모리 셀과 반대 방향으로 인접하는 비선택된 메모리 셀임-에 대응하는 적어도 하나의 비선택된 2차 인접 워드 라인에 인가되는 판독 전압에 의한 프린징 필드(Fringing field)로 상기 적어도 하나의 1차 인접 메모리 셀을 턴 온(Turn on) 시키는 단계를 포함하는 것을 특징으로 할 수 있다.According to one aspect, applying the read voltage includes: at least one secondary adjacent memory cell adjacent to the at least one primary adjacent memory cell among the unselected word lines - the at least one secondary adjacent memory cell is a fringing field caused by a read voltage applied to at least one unselected secondary adjacent word line corresponding to the at least one primary adjacent memory cell being an unselected memory cell adjacent in an opposite direction to the target memory cell. It may be characterized by including the step of turning on the at least one primary adjacent memory cell with a fringing field.

다른 실시예에 따르면, 3차원 플래시 메모리는, 수평 방향으로 연장 형성되며 수직 방향으로 이격되며 배치되는 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 데이터 저장 패턴 및 상기 데이터 저장 패턴의 내측벽에 덮으며 상기 수직 방향으로 연장 형성되는 수직 채널 패턴을 포함하며, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하고, 판독 동작에서 상기 워드 라인들 중 적어도 하나의 비선택된 메모리 셀-상기 적어도 하나의 비선택된 메모리 셀은 상기 메모리 셀들 중 상기 판독 동작의 대상이 되는 대상 메모리 셀을 제외한 메모리 셀임-에 대응하는 적어도 하나의 비선택된 워드 라인을 플로팅시키거나 상기 적어도 하나의 비선택된 워드 라인에 전원 전압을 인가하는 것을 특징으로 할 수 있다.According to another embodiment, a three-dimensional flash memory includes word lines that extend in the horizontal direction and are spaced apart in the vertical direction; and vertical channel structures penetrating the word lines and extending in the vertical direction - each of the vertical channel structures covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extends in the vertical direction. and a vertical channel pattern extending to, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines, and in a read operation, at least one of the word lines Floating at least one unselected word line corresponding to a selected memory cell—the at least one unselected memory cell is a memory cell other than the target memory cell that is the target of the read operation among the memory cells—or the at least one unselected word line It may be characterized by applying a power voltage to an unselected word line.

일 측면에 따르면, 상기 3차원 플래시 메모리는, 상기 워드 라인들 중 상기 적어도 하나의 비선택된 메모리 셀에 인접한 적어도 하나의 비선택된 인접 메모리 셀에 대응하는 적어도 하나의 비선택된 인접 워드 라인에 인가되는 판독 전압에 의한 프린징 필드(Fringing field)로 상기 적어도 하나의 비선택된 메모리 셀을 턴 온(Turn on) 시키는 것을 특징으로 할 수 있다.According to one aspect, the three-dimensional flash memory includes a read applied to at least one unselected adjacent word line corresponding to at least one unselected adjacent memory cell adjacent to the at least one unselected memory cell among the word lines. The at least one unselected memory cell may be turned on by a fringing field caused by a voltage.

다른 일 측면에 따르면, 상기 플로팅되거나 상기 전원 전압이 인가되는 상기 적어도 하나의 비선택된 워드 라인에 대응하는 상기 적어도 하나의 비선택된 메모리 셀은, 상기 수직 채널 구조체 상 상기 대상 메모리 셀의 위치에 기초하여 결정되는 것을 특징으로 할 수 있다.According to another aspect, the at least one unselected memory cell corresponding to the at least one unselected word line that is floating or to which the power voltage is applied is based on the position of the target memory cell on the vertical channel structure. It can be characterized as being determined.

다른 실시예에 따르면, 수평 방향으로 연장 형성되며 수직 방향으로 이격되며 배치되는 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 데이터 저장 패턴 및 상기 데이터 저장 패턴의 내측벽에 덮으며 상기 수직 방향으로 연장 형성되는 수직 채널 패턴을 포함하며, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 판독 동작 방법은, 상기 워드 라인들 중 상기 판독 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 워드 라인에 검증 전압을 인가하는 단계; 상기 워드 라인들 중 적어도 하나의 비선택된 메모리 셀-상기 적어도 하나의 비선택된 메모리 셀은 상기 메모리 셀들 중 상기 대상 메모리 셀을 제외한 메모리 셀임-에 대응하는 적어도 하나의 비선택된 워드 라인을 플로팅시키거나 상기 적어도 하나의 비선택된 워드 라인에 전원 전압을 인가하는 단계; 및 상기 워드 라인들 중 상기 선택된 워드 라인 및 상기 적어도 하나의 비선택된 워드 라인을 제외한 나머지 비선택된 워드 라인들 각각에 판독 전압을 인가하는 단계를 포함할 수 있다.According to another embodiment, word lines extend in the horizontal direction and are arranged to be spaced apart in the vertical direction; and vertical channel structures penetrating the word lines and extending in the vertical direction - each of the vertical channel structures covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extends in the vertical direction. A read operation method of a three-dimensional flash memory comprising a vertical channel pattern extending to the word line, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines. Among these, applying a verification voltage to a selected word line corresponding to a target memory cell that is the target of the read operation; Floating at least one unselected word line corresponding to at least one unselected memory cell among the word lines—the at least one unselected memory cell is a memory cell other than the target memory cell among the memory cells—or applying a power supply voltage to at least one unselected word line; and applying a read voltage to each of the remaining unselected word lines, excluding the selected word line and the at least one unselected word line.

일 측면에 따르면, 상기 판독 전압을 인가하는 단계는, 상기 나머지 비선택된 워드 라인들 중 상기 적어도 하나의 비선택된 메모리 셀에 인접한 적어도 하나의 비선택된 인접 메모리 셀에 대응하는 적어도 하나의 비선택된 인접 워드 라인에 인가되는 판독 전압에 의한 프린징 필드(Fringing field)로 상기 적어도 하나의 비선택된 메모리 셀을 턴 온(Turn on) 시키는 단계를 포함하는 것을 특징으로 할 수 있다.According to one aspect, the step of applying the read voltage includes at least one unselected adjacent word corresponding to at least one unselected adjacent memory cell adjacent to the at least one unselected memory cell among the remaining unselected word lines. It may be characterized by including the step of turning on the at least one unselected memory cell with a fringing field caused by a read voltage applied to the line.

다른 일 측면에 따르면, 상기 3차원 플래시 메모리의 판독 동작 방법은, 상기 플로팅되거나 상기 전원 전압이 인가될 상기 적어도 하나의 비선택된 워드 라인에 대응하는 상기 적어도 하나의 비선택된 메모리 셀을 상기 수직 채널 구조체 상 상기 대상 메모리 셀의 위치에 기초하여 결정하는 단계를 더 포함하는 것을 특징으로 할 수 있다.According to another aspect, the read operation method of the three-dimensional flash memory includes placing the at least one unselected memory cell corresponding to the at least one unselected word line that is floating or to which the power voltage is to be applied to the vertical channel structure. It may further include the step of determining based on the location of the target memory cell.

일 실시예들은 대상 메모리 셀로의 프린징 필드의 영향을 최소화하는 3차원 플래시 메모리의 판독 동작 방법을 제안함으로써, 프로그램 문턱 전압 및 소거 문턱 전압 감소를 방지하고 프로그램 속도를 개선할 수 있다.One embodiment can prevent a decrease in program threshold voltage and erase threshold voltage and improve program speed by proposing a read operation method of a 3D flash memory that minimizes the influence of a fringing field on a target memory cell.

보다 상세하게, 일 실시예들은 적어도 하나의 비선택된 메모리 셀에 대응하는 적어도 하나의 비선택된 워드 라인을 플로팅시키거나 해당 적어도 하나의 비선택된 워드 라인에 전원 전압(Vcc)을 인가함으로써, 대상 메모리 셀로의 프린징 필드의 영향을 최소화하는 3차원 플래시 메모리의 판독 동작 방법을 제안할 수 있다.More specifically, one embodiment may float at least one unselected word line corresponding to at least one unselected memory cell or apply a power supply voltage (Vcc) to the at least one unselected word line, thereby A read operation method for 3D flash memory that minimizes the influence of the fringing field can be proposed.

이 때, 일 실시예들은 판독 동작을 위해 플로팅되거나 전원 전압이 인가된 적어도 하나의 비선택된 메모리 셀을 턴 온 시키는 3차원 플래시 메모리의 판독 동작 방법을 제안할 수 있다.At this time, one embodiment may propose a read operation method of a 3D flash memory that turns on at least one unselected memory cell that is floating or to which a power voltage is applied for a read operation.

다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.However, the effects of the present invention are not limited to the above effects, and may be expanded in various ways without departing from the technical spirit and scope of the present invention.

도 1은 일 실시예에 따른 3차원 플래시 메모리의 어레이를 도시한 간략 회로도이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 평면도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 단면도로, 도 2를 A-A'선으로 자른 단면에 해당된다.
도 4는 일 실시예에 따른 3차원 플래시 메모리의 판독 동작 방법을 나타낸 플로우 차트이다.
도 5는 도 4에 도시된 판독 동작 방법을 설명하기 위해 3차원 플래시 메모리의 구조를 간략히 도시한 단면도이다.
도 6은 다른 일 실시예에 따른 3차원 플래시 메모리의 판독 동작 방법을 나타낸 플로우 차트이다.
도 7a 내지 7c는 도 6에 도시된 판독 동작 방법을 설명하기 위해 3차원 플래시 메모리의 구조를 간략히 도시한 단면도이다.
1 is a simplified circuit diagram showing an array of three-dimensional flash memory according to one embodiment.
Figure 2 is a plan view showing the structure of a three-dimensional flash memory according to an embodiment.
FIG. 3 is a cross-sectional view showing the structure of a three-dimensional flash memory according to an embodiment, and corresponds to a cross-section taken along line A-A' of FIG. 2.
Figure 4 is a flow chart showing a read operation method of a 3D flash memory according to an embodiment.
FIG. 5 is a cross-sectional view briefly showing the structure of a three-dimensional flash memory to explain the read operation method shown in FIG. 4.
Figure 6 is a flow chart showing a read operation method of a 3D flash memory according to another embodiment.
FIGS. 7A to 7C are cross-sectional views briefly showing the structure of a three-dimensional flash memory to explain the read operation method shown in FIG. 6.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the attached drawings. However, the present invention is not limited or limited by the examples. Additionally, the same reference numerals in each drawing indicate the same members.

또한, 본 명세서에서 사용되는 용어(Terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 예컨대, 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 본 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 본 명세서에서 제1, 제2 등의 용어가 다양한 영역, 방향, 형상 등을 기술하기 위해서 사용되었지만, 이들 영역, 방향, 형상이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역, 방향 또는 형상을 다른 영역, 방향 또는 형상과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에서 제1 부분으로 언급된 부분이 다른 실시예에서는 제2 부분으로 언급될 수도 있다.Additionally, terminologies used in this specification are terms used to appropriately express preferred embodiments of the present invention, and may vary depending on the intention of the viewer, operator, or customs in the field to which the present invention belongs. Therefore, definitions of these terms should be made based on the content throughout this specification. For example, in this specification, singular forms also include plural forms unless specifically stated otherwise in the context. Additionally, as used herein, “comprises” and/or “comprising” refers to a referenced component, step, operation, and/or element that includes one or more other components, steps, operations, and/or elements. It does not exclude the presence or addition of elements. Additionally, although terms such as first and second are used in this specification to describe various areas, directions, and shapes, these areas, directions, and shapes should not be limited by these terms. These terms are merely used to distinguish one area, direction or shape from another area, direction or shape. Accordingly, a part referred to as a first part in one embodiment may be referred to as a second part in another embodiment.

또한, 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 제시된 각각의 실시예 범주에서 개별 구성요소의 위치, 배치, 또는 구성은 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.Additionally, it should be understood that the various embodiments of the present invention are different from one another but are not necessarily mutually exclusive. For example, specific shapes, structures and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention with respect to one embodiment. Additionally, it should be understood that the location, arrangement, or configuration of individual components in each presented embodiment category may be changed without departing from the technical spirit and scope of the present invention.

이하, 도면들을 참조하여 실시예들에 따른 3차원 플래시 메모리, 이의 동작 방법 및 이를 포함하는 전자 시스템에 대하여 상세히 설명한다.Hereinafter, a three-dimensional flash memory according to embodiments, a method of operating the same, and an electronic system including the same will be described in detail with reference to the drawings.

도 1은 일 실시예에 따른 3차원 플래시 메모리의 어레이를 도시한 간략 회로도이다.1 is a simplified circuit diagram showing an array of three-dimensional flash memory according to one embodiment.

도 1을 참조하면, 일 실시예에 따른 3차원 플래시 메모리의 어레이는 공통 소스 라인(CSL), 복수의 비트 라인들(BL0, BL1, BL2) 및 공통 소스 라인(CSL)과 비트 라인들(BL0, BL1, BL2) 사이에 배치되는 복수의 셀 스트링들(CSTR)을 포함할 수 있다.Referring to FIG. 1, an array of three-dimensional flash memory according to an embodiment includes a common source line (CSL), a plurality of bit lines (BL0, BL1, BL2), and a common source line (CSL) and bit lines (BL0). , BL1, and BL2) may include a plurality of cell strings (CSTR).

비트 라인들(BL0, BL1, BL2)은 제2 방향(D2)으로 연장 형성된 채 제1 방향(D1)을 따라 서로 이격되며 2차원적으로 배열될 수 있다. 여기서, 제1 방향(D1), 제2 방향(D2) 및 제3 방향(D3) 각각은 서로 직교하며 X, Y, Z축으로 정의되는 직각 좌표계를 형성할 수 있다.The bit lines BL0, BL1, and BL2 may extend in the second direction D2 and be spaced apart from each other in the first direction D1 and may be arranged two-dimensionally. Here, the first direction (D1), the second direction (D2), and the third direction (D3) are each orthogonal to each other and may form a rectangular coordinate system defined by the X, Y, and Z axes.

비트 라인들(BL0, BL1, BL2) 각각에는 복수의 셀 스트링들(CSTR)이 병렬로 연결될 수 있다. 셀 스트링들(CSTR)은 비트 라인들(BL0, BL1, BL2)과 하나의 공통 소스 라인(CSL) 사이에 제공된 채 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 이 때, 공통 소스 라인(CSL)은 복수 개로 제공될 수 있으며, 복수의 공통 소스 라인들(CSL)은 제1 방향(D1)으로 연장 형성된 채 제2 방향(D2)을 따라 서로 이격되며 2차원적으로 배열될 수 있다. 복수의 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으나, 이에 제한되거나 한정되지 않고 복수의 공통 소스 라인들(CSL) 각각이 전기적으로 독립적으로 제어됨으로써 서로 다른 전압이 인가될 수도 있다.A plurality of cell strings (CSTR) may be connected in parallel to each of the bit lines (BL0, BL1, and BL2). The cell strings CSTR may be provided between the bit lines BL0, BL1, and BL2 and one common source line CSL and may be commonly connected to the common source line CSL. At this time, a plurality of common source lines (CSL) may be provided, and the plurality of common source lines (CSL) may extend in the first direction (D1) and be spaced apart from each other along the second direction (D2), forming a two-dimensional can be arranged sequentially. The same electrical voltage may be applied to the plurality of common source lines (CSL), but this is not limited or limited, and each of the plurality of common source lines (CSL) is electrically independently controlled, so that different voltages may be applied. there is.

셀 스트링들(CSTR)은 제3 방향(D3)으로 연장 형성된 채 비트 라인별로 제2 방향(D2)을 따라 서로 이격되며 배열될 수 있다. 실시예에 따르면, 셀 스트링들(CSTR) 각각은 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 비트 라인들(BL0, BL1, BL2)에 접속하며 직렬 연결된 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2), 접지 선택 트랜지스터(GST)와 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2) 사이에 배치된 채 직렬 연결된 메모리 셀 트랜지스터들(MCT) 및 소거 제어 트랜지스터(ECT)로 구성될 수 있다. 또한, 메모리 셀 트랜지스터들(MCT) 각각은 데이터 저장 요소(Data storage element)를 포함할 수 있다.The cell strings CSTR may extend in the third direction D3 and be arranged to be spaced apart from each other along the second direction D2 for each bit line. According to the embodiment, each of the cell strings (CSTR) is connected to a ground selection transistor (GST) connected to the common source line (CSL), the bit lines (BL0, BL1, BL2), and the first and second strings connected in series. Memory cell transistors (MCT) and erase control transistor (ECT) arranged in series between the selection transistors (SST1, SST2), the ground selection transistor (GST) and the first and second string selection transistors (SST1, SST2) ) can be composed of. Additionally, each memory cell transistor (MCT) may include a data storage element.

일 예로, 각각의 셀 스트링들(CSTR)은 직렬 연결된 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2)을 포함할 수 있으며, 제2 스트링 선택 트랜지스터(SST2)는 비트 라인들(BL0, BL1, BL2) 중 하나에 접속될 수 있다. 그러나 이에 제한되거나 한정되지 않고, 각각의 셀 스트링들(CSTR)은 하나의 스트링 선택 트랜지스터를 포함할 수도 있다. 다른 예로, 각각의 셀 스트링들(CSTR)에서 접지 선택 트랜지스터(GST)는, 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2)와 유사하게, 직렬 연결된 복수 개의 모스 트랜지스터들로 구성될 수도 있다.As an example, each cell string CSTR may include first and second string selection transistors SST1 and SST2 connected in series, and the second string selection transistor SST2 may be connected to the bit lines BL0 and BL1. , BL2) can be connected to one of the following. However, without being limited or limited thereto, each cell string CSTR may include one string select transistor. As another example, the ground selection transistor GST in each cell string CSTR may be composed of a plurality of MOS transistors connected in series, similar to the first and second string selection transistors SST1 and SST2. .

하나의 셀 스트링(CSTR)은 공통 소스 라인들(CSL)로부터의 거리가 서로 다른 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 즉, 메모리 셀 트랜지스터들(MCT)은 제1 스트링 선택 트랜지스터(SST1)와 접지 선택 트랜지스터(GST) 사이에서 제3 방향(D3)을 따라 배치된 채 직렬 연결될 수 있다. 소거 제어 트랜지스터(ECT)는 접지 선택 트랜지스터(GST)와 공통 소스 라인들(CSL) 사이에 연결될 수 있다. 셀 스트링들(CSTR) 각각은 제1 스트링 선택 트랜지스터(SST1)와 메모리 셀 트랜지스터들(MCT) 중 최상위의 것 사이 및 접지 선택 트랜지스터(GST)와 메모리 셀 트랜지스터들(MCT) 중 최하위의 것 사이에 각각 연결된 더미 셀 트랜지스터들(DMC)을 더 포함할 수 있다.One cell string (CSTR) may be composed of a plurality of memory cell transistors (MCT) having different distances from the common source lines (CSL). That is, the memory cell transistors MCT may be connected in series while being arranged along the third direction D3 between the first string selection transistor SST1 and the ground selection transistor GST. The erase control transistor (ECT) may be connected between the ground select transistor (GST) and the common source lines (CSL). Each of the cell strings (CSTR) is between the first string select transistor (SST1) and the highest one of the memory cell transistors (MCT) and between the ground select transistor (GST) and the lowest one of the memory cell transistors (MCT). It may further include dummy cell transistors (DMCs) each connected to each other.

실시예에 따르면, 제1 스트링 선택 트랜지스터(SST1)는 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3)에 의해 제어될 수 있으며, 제2 스트링 선택 트랜지스터(SST2)는 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)에 의해 제어될 수 있다. 메모리 셀 트랜지스터들(MCT)은 복수의 워드 라인들(WL0-WLn)에 의해 각각 제어 될 수 있으며, 더미 셀 트랜지스터들(DMC)은 더미 워드 라인(DWL)에 의해 각각 제어될 수 있다. 접지 선택 트랜지스터(GST)는 접지 선택 라인들(GSL0, GSL1, GSL2)에 의해 제어될 수 있으며, 소거 제어 트랜지스터(ECT)는 소거 제어 라인(ECL)에 의해 제어될 수 있다. 소거 제어 트랜지스터(ECT)는 복수 개로 제공될 수 있다. 공통 소스 라인들(CSL)은 소거 제어 트랜지스터들(ECT)의 소스들에 공통으로 연결될 수 있다.According to an embodiment, the first string selection transistor SST1 may be controlled by the first string selection lines SSL1-1, SSL1-2, and SSL1-3, and the second string selection transistor SST2 may be controlled by the first string selection lines SSL1-1, SSL1-2, and SSL1-3. It can be controlled by 2 string selection lines (SSL2-1, SSL2-2, SSL2-3). The memory cell transistors (MCT) may each be controlled by a plurality of word lines (WL0-WLn), and the dummy cell transistors (DMC) may each be controlled by a dummy word line (DWL). The ground select transistor GST may be controlled by the ground select lines GSL0, GSL1, and GSL2, and the erase control transistor ECT may be controlled by the erase control line ECL. A plurality of erase control transistors (ECT) may be provided. Common source lines (CSL) may be commonly connected to sources of erase control transistors (ECT).

공통 소스 라인들(CSL)로부터 실질적으로 동일한 거리에 제공되는, 메모리 셀 트랜지스터들(MCT)의 게이트 전극들은 워드 라인들(WL0-WLn, DWL) 중의 하나에 공통으로 연결되어 등전위 상태에 있을 수 있다. 그러나 이에 제한되거나 한정되지 않고, 메모리 셀 트랜지스터들(MCT)의 게이트 전극들이 공통 소스 라인들(CSL)로부터 실질적으로 동일한 레벨에 제공되더라도, 서로 다른 행 또는 열에 제공되는 게이트 전극들이 독립적으로 제어될 수도 있다.The gate electrodes of the memory cell transistors (MCT), which are provided at substantially the same distance from the common source lines (CSL), may be commonly connected to one of the word lines (WL0-WLn, DWL) and be in an equipotential state. . However, without being limited or limited thereto, even if the gate electrodes of the memory cell transistors (MCT) are provided at substantially the same level from the common source lines (CSL), the gate electrodes provided in different rows or columns may be controlled independently. there is.

접지 선택 라인들(GSL0, GSL1, GSL2), 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)은 제1 방향(D1)을 따라 연장되며, 제2 방향(D2)으로 서로 이격되며 2차원적으로 배열될 수 있다. 공통 소스라인들(CSL)로부터 실질적으로 동일한 레벨에 제공되는 접지 선택 라인들(GSL0, GSL1, GSL2), 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3)은 전기적으로 서로 분리될 수 있다. 또한, 서로 다른 셀 스트링들(CSTR)의 소거 제어 트랜지스터들(ECT)은 공통의 소거 제어 라인(ECL)에 의해 제어될 수 있다. 소거 제어 트랜지스터들(ECT)은 메모리 셀 어레이의 소거 동작 시 게이트 유도 드레인 누설(Gate Induced Drain Leakage; 이하 GIDL)을 발생시킬 수 있다. 일부 실시예들에서, 메모리 셀 어레이의 소거 동작시 비트 라인들(BL0, BL1, BL2) 및/또는 공통 소스 라인들(CSL)에 소거 전압이 인가될 수 있으며, 스트링 선택 트랜지스터(SST) 및/또는 소거 제어 트랜지스터들(ECT)에서 게이트 유도 누설 전류가 발생될 수 있다.Ground selection lines (GSL0, GSL1, GSL2), first string selection lines (SSL1-1, SSL1-2, SSL1-3), and second string selection lines (SSL2-1, SSL2-2, SSL2-3) ) extends along the first direction (D1), are spaced apart from each other in the second direction (D2), and may be arranged two-dimensionally. Ground selection lines (GSL0, GSL1, GSL2), first string selection lines (SSL1-1, SSL1-2, SSL1-3), and second string provided at substantially the same level from the common source lines (CSL) The selection lines (SSL2-1, SSL2-2, and SSL2-3) may be electrically separated from each other. Additionally, the erase control transistors ECT of different cell strings CSTR may be controlled by a common erase control line ECL. Erase control transistors (ECT) may generate gate induced drain leakage (GIDL) during an erase operation of the memory cell array. In some embodiments, during an erase operation of the memory cell array, an erase voltage may be applied to the bit lines (BL0, BL1, BL2) and/or the common source lines (CSL), and the string select transistor (SST) and/or Alternatively, gate-induced leakage current may be generated in the erase control transistors (ECT).

이상 설명된 스트링 선택 라인(SSL)은 상부 선택 라인(USL)으로 표현될 수 있으며, 접지 선택 라인(GSL)은 하부 선택 라인으로 표현될 수도 있다.The string selection line (SSL) described above may be expressed as an upper selection line (USL), and the ground selection line (GSL) may be expressed as a lower selection line.

도 2는 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 평면도이다. 도 3은 일 실시예에 따른 3차원 플래시 메모리의 구조를 도시한 단면도로, 도 2를 A-A'선으로 자른 단면에 해당된다.Figure 2 is a plan view showing the structure of a three-dimensional flash memory according to an embodiment. FIG. 3 is a cross-sectional view showing the structure of a three-dimensional flash memory according to an embodiment, and corresponds to a cross-section taken along line A-A' of FIG. 2.

도 2 및 도 3을 참조하면, 기판(SUB)은 실리콘 기판, 실리콘-게르마늄 기판, 게르마늄 기판 또는 단결정(Monocrystalline) 실리콘 기판에 성장된 단결정 에피택시얼 층(Epitaxial layer) 등의 반도체 기판일 수 있다. 기판(SUB)에는 제1 도전형 불순물(예컨대, P형의 불순물)이 도핑될 수 있다.2 and 3, the substrate (SUB) may be a semiconductor substrate such as a silicon substrate, a silicon-germanium substrate, a germanium substrate, or a single crystal epitaxial layer grown on a monocrystalline silicon substrate. . The substrate SUB may be doped with a first conductivity type impurity (eg, a P-type impurity).

기판(SUB) 상에는 적층 구조체들(ST)이 배치될 수 있다. 적층 구조체들(ST)은 제1 방향(D1)으로 연장 형성된 채 제2 방향(D2)을 따라 2차원적으로 배치될 수 있다. 또한, 적층 구조체들(ST)은 제2 방향(D2)으로 서로 이격될 수 있다.Stacked structures (ST) may be disposed on the substrate (SUB). The stacked structures ST may extend in the first direction D1 and be two-dimensionally arranged along the second direction D2. Additionally, the stacked structures ST may be spaced apart from each other in the second direction D2.

적층 구조체들(ST) 각각은 기판(SUB)의 상면에 수직한 수직 방향(예컨대 제3 방향(D3))으로 교대로 적층된 게이트 전극들(EL1, EL2, EL3), 층간 절연막들(ILD)을 포함할 수 있다. 적층 구조체들(ST)은 실질적으로 평탄한 상면을 가질 수 있다. 즉, 적층 구조체들(ST)의 상면은 기판(SUB)의 상면과 평행할 수 있다. 이하, 수직 방향은 제3 방향(D3) 또는 제3 방향(D3)의 역방향을 의미한다.Each of the stacked structures ST includes gate electrodes EL1, EL2, and EL3 and interlayer insulating films ILD that are alternately stacked in a vertical direction perpendicular to the top surface of the substrate SUB (for example, in the third direction D3). may include. The stacked structures ST may have a substantially flat top surface. That is, the top surface of the stacked structures ST may be parallel to the top surface of the substrate SUB. Hereinafter, the vertical direction means the third direction D3 or the reverse direction of the third direction D3.

다시 도 1을 참조하면, 각각의 게이트 전극들(EL1, EL2, EL3)은 기판(SUB) 상에 차례로 적층된 소거 제어 라인(ECL), 접지 선택 라인들(GSL0, GSL1, GSL2), 워드 라인들(WL0-WLn, DWL), 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 및 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3) 중 하나일 수 있다.Referring again to FIG. 1, each of the gate electrodes EL1, EL2, and EL3 includes an erase control line (ECL), ground selection lines (GSL0, GSL1, GSL2), and a word line sequentially stacked on the substrate (SUB). (WL0-WLn, DWL), one of the first string selection lines (SSL1-1, SSL1-2, SSL1-3) and the second string selection lines (SSL2-1, SSL2-2, SSL2-3) It can be.

게이트 전극들(EL1, EL2, EL3) 각각은 제1 방향(D1)으로 연장 형성된 채 실질적으로 동일한 제3 방향(D3)으로의 두께를 가질 수 있다. 이하에서, 두께는 제3 방향(D3)으로의 두께를 의미한다. 게이트 전극들(EL1, EL2, EL3) 각각은, 도전성 물질로 형성될 수 있다. 예컨대, 게이트 전극들(EL1, EL2, EL3) 각각은 도핑된 반도체(ex, 도핑된 실리콘 등), 금속(ex, W(텅스텐), Cu(구리), Al(알루미늄), Ti(티타늄), Ta(탄탈륨), Mo(몰리브덴), Ru(루테늄), Au(금) 등) 또는 도전성 금속질화물(ex, 질화티타늄, 질화탄탈늄 등) 등에서 선택된 적어도 하나를 포함할 수 있다. 게이트 전극들(EL1, EL2, EL3) 각각은 설명된 금속 물질 이외에도 ALD로 형성 가능한 모든 금속 물질 중 적어도 하나를 포함할 수 있다.Each of the gate electrodes EL1, EL2, and EL3 may extend in the first direction D1 and have substantially the same thickness in the third direction D3. Hereinafter, thickness refers to the thickness in the third direction (D3). Each of the gate electrodes EL1, EL2, and EL3 may be formed of a conductive material. For example, each of the gate electrodes EL1, EL2, and EL3 is made of a doped semiconductor (e.g., doped silicon, etc.), a metal (e.g., W (tungsten), Cu (copper), Al (aluminum), Ti (titanium), It may include at least one selected from Ta (tantalum), Mo (molybdenum), Ru (ruthenium), Au (gold), etc.) or conductive metal nitride (e.g., titanium nitride, tantalum nitride, etc.). Each of the gate electrodes EL1, EL2, and EL3 may include at least one of all metal materials that can be formed by ALD in addition to the metal materials described.

보다 구체적으로, 게이트 전극들(EL1, EL2, EL3)은 최하부의 제1 게이트 전극(EL1), 최상부의 제3 게이트 전극(EL3) 및 제1 게이트 전극(EL1)과 제3 게이트 전극(EL3) 사이의 복수의 제2 게이트 전극들(EL2)을 포함할 수 있다. 제1 게이트 전극(EL1) 및 제3 게이트 전극(EL3)은 각각 단수로 도시 및 설명되었으나, 이는 예시적인 것으로 이에 제한되지 않으며, 필요에 따라 제1 게이트 전극(EL1) 및 제3 게이트 전극(EL3)은 복수로 제공될 수도 있다. 제1 게이트 전극(EL1)은 도 1에 도시된 접지 선택 라인들(GSL0, GSL1, GLS2) 중 어느 하나에 해당될 수 있다. 제2 게이트 전극(EL2)은 도 1에 도시된 워드 라인들(WL0-WLn, DWL) 중 어느 하나에 해당될 수 있다. 제3 게이트 전극(EL3)은 도 1에 도시된 도 1의 제1 스트링 선택 라인들(SSL1-1, SSL1-2, SSL1-3) 중 어느 하나 또는 제2 스트링 선택 라인들(SSL2-1, SSL2-2, SSL2-3) 중 어느 하나에 해당될 수 있다.More specifically, the gate electrodes EL1, EL2, and EL3 include the first gate electrode EL1 at the bottom, the third gate electrode EL3 at the top, and the first gate electrode EL1 and the third gate electrode EL3. It may include a plurality of second gate electrodes EL2 therebetween. The first gate electrode EL1 and the third gate electrode EL3 are each shown and described in singular form, but this is illustrative and not limited thereto, and the first gate electrode EL1 and the third gate electrode EL3 may be used as necessary. may be provided in plural. The first gate electrode EL1 may correspond to one of the ground selection lines GSL0, GSL1, and GLS2 shown in FIG. 1. The second gate electrode EL2 may correspond to one of the word lines WL0-WLn and DWL shown in FIG. 1. The third gate electrode EL3 is one of the first string selection lines SSL1-1, SSL1-2, and SSL1-3 shown in FIG. 1 or the second string selection lines SSL2-1 and SSL1-3. It may correspond to either SSL2-2 or SSL2-3).

도시되지 않았으나, 적층 구조체들(ST) 각각의 단부는 제1 방향(D1)을 따라 계단 구조(Stepwise structure)를 가질 수 있다. 보다 구체적으로, 적층 구조체들(ST)의 게이트 전극들(EL1, EL2, EL3)은 기판(SUB)으로부터 멀어질수록 제1 방향(D1)으로의 길이가 감소할 수 있다. 제3 게이트 전극(EL3)은 제1 방향(D1)으로의 길이가 가장 작을 수 있고, 기판(SUB)과 제3 방향(D3)으로 이격되는 거리가 가장 클 수 있다. 제1 게이트 전극(EL1)은 제1 방향(D1)으로의 길이가 가장 클 수 있고, 기판(SUB)과 제3 방향(D3)으로 이격되는 거리가 가장 작을 수 있다. 계단식 구조에 의해, 적층 구조체들(ST) 각각은 후술하는 수직 채널 구조체들(VS) 중 최외각의 것(Outer-most one)으로부터 멀어질수록 두께가 감소할 수 있고, 게이트 전극들(EL1, EL2, EL3)의 측벽들은, 평면적 관점에서, 제1 방향(D1)을 따라 일정 간격으로 이격될 수 있다.Although not shown, an end of each of the stacked structures ST may have a stepwise structure along the first direction D1. More specifically, the length of the gate electrodes EL1, EL2, and EL3 of the stacked structures ST may decrease in the first direction D1 as the distance from the substrate SUB increases. The third gate electrode EL3 may have the smallest length in the first direction D1 and the greatest distance from the substrate SUB in the third direction D3. The first gate electrode EL1 may have the greatest length in the first direction D1 and the smallest distance from the substrate SUB in the third direction D3. Due to the stepped structure, the thickness of each of the stacked structures (ST) may decrease as it moves away from the outer-most one of the vertical channel structures (VS), which will be described later, and the gate electrodes (EL1, The side walls of EL2 and EL3) may be spaced apart at regular intervals along the first direction D1 from a plan view.

층간 절연막들(ILD) 각각은 서로 다른 두께를 가질 수 있다. 일 예로, 층간 절연막들(ILD) 중 최하부의 것 및 최상부의 것은 다른 층간 절연막들(ILD)보다 작은 두께를 가질 수 있다. 다만, 이는 예시적인 것으로 이에 제한되지 않으며, 층간 절연막들(ILD) 각각의 두께는 반도체 장치의 특성에 따라 서로 다른 두께를 갖거나, 모두 동일하게 설정될 수도 있다. 층간 절연막들(ILD)으로는 게이트 전극들(EL1, EL2, EL3) 사이의 절연을 위해 절연 물질로 형성될 수 있다. 일 예로, 층간 절연막들(ILD)은 실리콘 산화물로 형성될 수 있다.Each of the interlayer dielectric layers (ILD) may have different thicknesses. For example, the lowest and uppermost of the interlayer insulating layers (ILD) may have a smaller thickness than the other interlayer insulating layers (ILD). However, this is an example and is not limited to this, and the thickness of each interlayer dielectric layer (ILD) may have a different thickness depending on the characteristics of the semiconductor device, or may all be set to be the same. The interlayer insulating films ILD may be formed of an insulating material to insulate the gate electrodes EL1, EL2, and EL3. As an example, the interlayer insulating films (ILD) may be formed of silicon oxide.

이상 적층 구조체들(ST) 각각에 층간 절연막들(ILD)이 포함되는 것으로 설명되었으나, 적층 구조체들(ST) 각각에는 층간 절연막들(ILD) 대신에 에어 갭들이 포함될 수 있다. 이러한 경우 에어 갭들은 층간 절연막들(ILD)과 마찬가지로 게이트 전극들(EL1, EL2, EL3)과 교번하며 배치되어 게이트 전극들(EL1, EL2, EL3) 사이의 절연을 가능하게 할 수 있다.Although it has been described that each of the ideal stacked structures ST includes interlayer insulating films ILD, each of the stacked structures ST may include air gaps instead of the interlayer insulating films ILD. In this case, the air gaps, like the interlayer insulating films ILD, may be arranged to alternate with the gate electrodes EL1, EL2, and EL3 to enable insulation between the gate electrodes EL1, EL2, and EL3.

적층 구조체들(ST) 및 기판(SUB)의 일부를 관통하는 복수 개의 채널 홀들(CH)이 제공될 수 있다. 채널 홀들(CH) 내에는 수직 채널 구조체들(VS)이 제공될 수 있다. 수직 채널 구조체들(VS)은 도 1에 도시된 복수의 셀 스트링들(CSTR)로서, 기판(SUB)과 연결된 채 제3 방향(D3)으로 연장 형성될 수 있다. 수직 채널 구조체들(VS)이 기판(SUB)과 연결되는 것은, 수직 채널 구조체들(VS) 각각의 일부가 기판(SUB) 내부에 매립되어 이루어질 수 있으나, 이에 제한되거나 한정되지 않고 수직 채널 구조체들(VS)의 하면이 기판(SUB)의 상면과 맞닿음으로써 이루어질 수도 있다. 수직 채널 구조체들(VS) 각각의 일부가 기판(SUB) 내부에 매립되는 경우, 수직 채널 구조체들(VS)의 하면은 기판(SUB)의 상면보다 낮은 레벨에 위치할 수 있다.A plurality of channel holes CH may be provided penetrating a portion of the stacked structures ST and the substrate SUB. Vertical channel structures (VS) may be provided within the channel holes (CH). The vertical channel structures VS are a plurality of cell strings CSTR shown in FIG. 1 and may be connected to the substrate SUB and extend in the third direction D3. The connection of the vertical channel structures (VS) to the substrate (SUB) may be achieved by a portion of each of the vertical channel structures (VS) being buried inside the substrate (SUB), but is not limited or limited thereto and the vertical channel structures (VS) are connected to the substrate (SUB). This may be achieved by contacting the lower surface of (VS) with the upper surface of the substrate (SUB). When a portion of each of the vertical channel structures (VS) is buried inside the substrate (SUB), the lower surface of the vertical channel structures (VS) may be located at a lower level than the upper surface of the substrate (SUB).

적층 구조체들(ST) 중 어느 하나를 관통하는 수직 채널 구조체들(VS)의 열들은 복수로 제공될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 2개의 수직 채널 구조체들(VS)의 열들이 적층 구조체들(ST) 중 하나를 관통할 수 있다. 그러나 이에 제한되거나 한정되지 않고, 3개 이상의 수직 채널 구조체들(VS)의 열들이 적층 구조체들(ST) 중 하나를 관통할 수 있다. 인접한 한 쌍의 열들에 있어서, 하나의 열에 해당하는 수직 채널 구조체들(VS)은 이에 인접한 다른 하나의 열에 해당하는 수직 채널 구조체들(VS)로부터 제1 방향(D1)으로 시프트(shift)될 수 있다. 평면적 관점에서, 수직 채널 구조체들(VS)은 제1 방향(D1)을 따라서 지그재그 형태로 배열될 수 있다. 그러나 이에 제한되거나 한정되지 않고, 수직 채널 구조체들(VS)은 로우(Row) 및 컬럼(Column)으로 나란히 배치되는 배열을 형성할 수도 있다.A plurality of rows of vertical channel structures (VS) penetrating one of the stacked structures (ST) may be provided. For example, as shown in FIG. 2 , rows of two vertical channel structures (VS) may penetrate one of the stacked structures (ST). However, without being limited or limited thereto, rows of three or more vertical channel structures (VS) may penetrate one of the stacked structures (ST). In a pair of adjacent columns, the vertical channel structures (VS) corresponding to one column may be shifted in the first direction (D1) from the vertical channel structures (VS) corresponding to the other adjacent column. there is. From a plan view, the vertical channel structures VS may be arranged in a zigzag shape along the first direction D1. However, without being limited or restricted thereto, the vertical channel structures VS may be arranged side by side in rows and columns.

수직 채널 구조체들(VS) 각각은 기판(SUB)으로부터 제3 방향(D3)으로 연장 형성될 수 있다. 도면에는 수직 채널 구조체들(VS) 각각이 상단과 하단의 너비가 동일한 기둥 형상을 갖는 것으로 도시되었으나, 이에 제한되거나 한정되지 않고 제3 방향(D3)으로 갈수록 제1 방향(D1) 및 제2 방향(D2)으로의 폭이 증가되는 형상을 가질 수 있다. 이는, 채널 홀들(CH)이 식각될 때 제3 방향(D3)의 역방향으로 갈수록 제1 방향(D1) 및 제2 방향(D2)으로의 폭이 감소되는 한계에 의한 것이다. 수직 채널 구조체들(VS) 각각의 상면은 원 형상, 타원 형상, 사각 형상 또는 바(Bar) 형상을 가질 수 있다.Each of the vertical channel structures VS may extend from the substrate SUB in the third direction D3. In the drawing, each of the vertical channel structures (VS) is shown as having a pillar shape with the same width at the top and bottom, but it is not limited or limited thereto, and as it moves toward the third direction (D3), the first direction (D1) and the second direction (D2) may have a shape in which the width is increased. This is due to the limitation that when the channel holes CH are etched, their widths in the first direction D1 and the second direction D2 decrease as they go in the opposite direction of the third direction D3. The upper surface of each of the vertical channel structures (VS) may have a circular shape, an oval shape, a square shape, or a bar shape.

수직 채널 구조체들(VS) 각각은 데이터 저장 패턴(DSP), 수직 채널 패턴(VCP), 수직 반도체 패턴(VSP) 및 도전 패드(PAD)를 포함할 수 있다. 수직 채널 구조체들(VS) 각각에서 데이터 저장 패턴(DSP)은 하단이 오픈된(Opened) 파이프 형태 또는 마카로니 형태를 가질 수 있고, 수직 채널 패턴(VCP)은 하단이 닫힌(Closed) 파이프 형태 또는 마카로니 형태를 가질 수 있다. 수직 반도체 패턴(VSP)은 수직 채널 패턴(VCP) 및 도전 패드(PAD)로 둘러싸인 공간을 채울 수 있다.Each of the vertical channel structures (VS) may include a data storage pattern (DSP), a vertical channel pattern (VCP), a vertical semiconductor pattern (VSP), and a conductive pad (PAD). In each of the vertical channel structures (VS), the data storage pattern (DSP) may have a pipe shape with an open bottom or a macaroni shape, and the vertical channel pattern (VCP) may have a pipe shape or a macaroni shape with a closed bottom. It can have a shape. The vertical semiconductor pattern (VSP) can fill the space surrounded by the vertical channel pattern (VCP) and the conductive pad (PAD).

데이터 저장 패턴(DSP)은 채널 홀들(CH) 각각의 내측벽을 덮은 채 내측으로는 수직 채널 패턴(VCP)과 접촉하며 외측으로는 게이트 전극들(EL1, EL2, EL3)의 측벽들과 접촉할 수 있다. 이에, 데이터 저장 패턴(DSP) 중 제2 게이트 전극들(EL2)에 대응하는 영역들은 수직 채널 패턴(VCP) 중 제2 게이트 전극들(EL2)에 대응하는 영역들과 함께, 제2 게이트 전극들(EL2)을 통해 인가되는 전압에 의해 메모리 동작(프로그램 동작, 판독 동작 또는 소거 동작)이 수행되는 메모리 셀들을 구성할 수 있다. 메모리 셀들은 도 1에 도시된 메모리 셀 트랜지스터들(MCT)에 해당된다. 즉, 데이터 저장 패턴(DSP)은 제2 게이트 전극들(EL2)을 통해 인가되는 전압에 의한 전하 또는 홀을 트랩하거나, 전하들의 상태(예컨대, 전하들의 분극 상태)를 유지함으로써 3차원 플래시 메모리에서 데이터 저장소의 역할을 할 수 있다. 예를 들어, 데이터 저장 패턴(DSP)으로는 ONO(터널 산화막(Oxide)-전하 저장막(Nitride)-블로킹 산화막(Oxide))층 또는 강유전체층이 사용될 수 있다. 이와 같은 데이터 저장 패턴(DSP)은 트랩된 전하 또는 홀의 변화로 이진 데이터 값 또는 다치화된 데이터 값을 나타내거나, 전하들의 상태 변화로 이진 데이터 값 또는 다치화된 데이터 값을 나타낼 수 있다.The data storage pattern (DSP) covers the inner wall of each of the channel holes (CH) and contacts the vertical channel pattern (VCP) on the inside and the side walls of the gate electrodes (EL1, EL2, EL3) on the outside. You can. Accordingly, the areas corresponding to the second gate electrodes EL2 in the data storage pattern DSP are the second gate electrodes together with the areas corresponding to the second gate electrodes EL2 in the vertical channel pattern VCP. Memory cells in which a memory operation (program operation, read operation, or erase operation) is performed by voltage applied through (EL2) can be configured. The memory cells correspond to memory cell transistors (MCT) shown in FIG. 1. That is, the data storage pattern DSP traps charges or holes by a voltage applied through the second gate electrodes EL2 or maintains the state of the charges (e.g., the polarization state of the charges) in the three-dimensional flash memory. It can act as a data storage. For example, an ONO (tunnel oxide (oxide)-charge storage layer (nitride)-blocking oxide) layer or a ferroelectric layer may be used as the data storage pattern (DSP). Such a data storage pattern (DSP) may represent a binary data value or a multi-valued data value by changing the state of trapped charges or holes, or it can represent a binary data value or a multi-valued data value by changing the state of the charges.

수직 채널 패턴(VCP)은 데이터 저장 패턴(DSP)의 내측벽을 덮을 수 있다. 수직 채널 패턴(VCP)은 제1 부분(VCP1) 및 제1 부분(VCP1) 상의 제2 부분(VCP2)을 포함할 수 있다.A vertical channel pattern (VCP) may cover the inner wall of the data storage pattern (DSP). The vertical channel pattern (VCP) may include a first part (VCP1) and a second part (VCP2) on the first part (VCP1).

수직 채널 패턴(VCP)의 제1 부분(VCP1)은 채널 홀들(CH) 각각의 하부에 제공될 수 있고, 기판(SUB)과 접촉할 수 있다. 이러한 수직 채널 패턴(VCP)의 제1 부분(VCP1)은 수직 채널 구조체들(VS) 각각에서의 누설 전류를 차단, 억제 또는 최소화하는 용도 및/또는 에피택시얼 패턴의 용도로 사용될 수 있다. 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 두께는, 예를 들어, 제1 게이트 전극(EL1)의 두께보다 클 수 있다. 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 측벽은 데이터 저장 패턴(DSP)으로 둘러싸일 수 있다. 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 상면은 제1 게이트 전극(EL1)의 상면보다 높은 레벨에 위치할 수 있다. 보다 구체적으로, 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 상면은 제1 게이트 전극(EL1)의 상면과 제2 게이트 전극들(EL2) 중 최하부의 것의 하면 사이에 위치할 수 있다. 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 하면은 기판(SUB)의 최상면(즉, 층간 절연막들(ILD) 중 최하부의 것의 하면)보다 낮은 레벨에 위치할 수 있다. 수직 채널 패턴(VCP)의 제1 부분(VCP1)의 일부는 제1 게이트 전극(EL1)과 수평 방향으로 중첩될 수 있다. 이하에서, 수평 방향은 제1 방향(D1) 및 제2 방향(D2)과 나란한 평면 상에서 연장되는 임의의 방향을 의미한다.The first portion (VCP1) of the vertical channel pattern (VCP) may be provided below each of the channel holes (CH) and may be in contact with the substrate (SUB). The first part (VCP1) of the vertical channel pattern (VCP) may be used to block, suppress, or minimize leakage current in each of the vertical channel structures (VS) and/or as an epitaxial pattern. For example, the thickness of the first portion (VCP1) of the vertical channel pattern (VCP) may be greater than the thickness of the first gate electrode (EL1). A sidewall of the first portion (VCP1) of the vertical channel pattern (VCP) may be surrounded by a data storage pattern (DSP). The top surface of the first portion (VCP1) of the vertical channel pattern (VCP) may be located at a higher level than the top surface of the first gate electrode (EL1). More specifically, the top surface of the first portion (VCP1) of the vertical channel pattern (VCP) may be located between the top surface of the first gate electrode (EL1) and the bottom surface of the lowest one of the second gate electrodes (EL2). The bottom surface of the first portion VCP1 of the vertical channel pattern VCP may be located at a lower level than the top surface of the substrate SUB (that is, the bottom surface of the lowest one of the interlayer insulating layers ILD). A portion of the first portion (VCP1) of the vertical channel pattern (VCP) may overlap the first gate electrode (EL1) in the horizontal direction. Hereinafter, the horizontal direction means any direction extending on a plane parallel to the first direction D1 and the second direction D2.

수직 채널 패턴(VCP)의 제2 부분(VCP2)은 제1 부분(VCP1)의 상면으로부터 제3 방향(D3)으로 연장될 수 있다. 수직 채널 패턴(VCP)의 제2 부분(VCP2)은 데이터 저장 패턴(DSP)과 수직 반도체 패턴(VSP) 사이에 제공될 수 있으며, 제2 게이트 전극들(EL2)에 대응될 수 있다. 이에, 수직 채널 패턴(VCP)의 제2 부분(VCP2)은 전술된 바와 같이 데이터 저장 패턴(DSP) 중 제2 게이트 전극들(EL2)에 대응하는 영역들과 함께, 메모리 셀들을 구성할 수 있다.The second part (VCP2) of the vertical channel pattern (VCP) may extend from the top surface of the first part (VCP1) in the third direction (D3). The second portion (VCP2) of the vertical channel pattern (VCP) may be provided between the data storage pattern (DSP) and the vertical semiconductor pattern (VSP) and may correspond to the second gate electrodes (EL2). Accordingly, the second part (VCP2) of the vertical channel pattern (VCP), together with the regions corresponding to the second gate electrodes (EL2) of the data storage pattern (DSP), as described above, may form memory cells. .

수직 채널 패턴(VCP)의 제2 부분(VCP2)의 상면은 수직 반도체 패턴(VSP)의 상면과 실질적으로 공면을 이룰 수 있다. 수직 채널 패턴(VCP)의 제2 부분(VCP2)의 상면은 제2 게이트 전극들(EL2) 중 최상부의 것의 상면보다 높은 레벨에 위치할 수 있다. 보다 구체적으로, 수직 채널 패턴(VCP)의 제2 부분(VCP2)의 상면은 제3 게이트 전극(EL3)의 상면과 하면 사이에 위치할 수 있다.The top surface of the second portion (VCP2) of the vertical channel pattern (VCP) may be substantially coplanar with the top surface of the vertical semiconductor pattern (VSP). The top surface of the second portion (VCP2) of the vertical channel pattern (VCP) may be located at a higher level than the top surface of the uppermost one of the second gate electrodes (EL2). More specifically, the top surface of the second portion (VCP2) of the vertical channel pattern (VCP) may be located between the top and bottom surfaces of the third gate electrode (EL3).

수직 채널 패턴(VCP)은 데이터 저장 패턴(DSP)으로 전하 또는 홀을 전달하는 구성요소로서, 인가되는 전압에 의해 채널을 형성하거나 부스팅되도록 단결정질의 실리콘 또는 폴리 실리콘으로 형성될 수 있다. 그러나 이에 제한되거나 한정되지 않고 수직 채널 패턴(VCP)은 누설 전류를 차단, 억제 또는 최소화할 수 있는 산화물 반도체 물질로 형성될 수 있다. 예컨대, 수직 채널 패턴(VCP)은 누설 전류 특성이 우수한 In, Zn 또는 Ga 중 적어도 어느 하나를 포함하는 산화물 반도체 물질 또는 4족 반도체 물질 등으로 형성될 수 있다. 수직 채널 패턴(VCP)은, 예를 들어, AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 등을 포함하는 ZnOx 계열의 물질로 형성될 수 있다. 따라서, 수직 채널 패턴(VCP)은 게이트 전극들(EL1, EL2, EL3) 또는 기판(SUB)으로의 누설 전류를 차단, 억제 또는 최소화할 수 있고, 게이트 전극들(EL1, EL2, EL3) 중 적어도 어느 하나의 트랜지스터 특성(예를 들어, 문턱 전압 산포 및 프로그램/판독 동작의 속도)을 개선할 수 있어, 결과적으로 3차원 플래시 메모리의 전기적 특성을 향상시킬 수 있다.The vertical channel pattern (VCP) is a component that transfers charges or holes to the data storage pattern (DSP), and may be formed of single crystalline silicon or polysilicon to form a channel or be boosted by an applied voltage. However, without being limited or limited thereto, the vertical channel pattern (VCP) may be formed of an oxide semiconductor material that can block, suppress, or minimize leakage current. For example, the vertical channel pattern (VCP) may be formed of an oxide semiconductor material or a group 4 semiconductor material containing at least one of In, Zn, or Ga with excellent leakage current characteristics. The vertical channel pattern (VCP) may be formed of, for example, a ZnOx-based material including AZO, ZTO, IZO, ITO, IGZO, or Ag-ZnO. Accordingly, the vertical channel pattern (VCP) can block, suppress, or minimize leakage current to the gate electrodes (EL1, EL2, EL3) or the substrate (SUB), and at least one of the gate electrodes (EL1, EL2, EL3) The characteristics of any one transistor (for example, threshold voltage distribution and speed of program/read operations) can be improved, and as a result, the electrical characteristics of the 3D flash memory can be improved.

수직 반도체 패턴(VSP)은 수직 채널 패턴(VCP)의 제2 부분(VCP2)으로 둘러싸일 수 있다. 수직 반도체 패턴(VSP)의 상면은 도전 패드(PAD)와 접촉할 수 있고, 수직 반도체 패턴(VSP)의 하면은 수직 채널 패턴(VCP)의 제1 부분(VCP1)과 접촉할 수 있다. 수직 반도체 패턴(VSP)은 기판(SUB)과 제3 방향(D3)으로 이격될 수 있다. 다시 말하면, 수직 반도체 패턴(VSP)은 기판(SUB)으로부터 전기적으로 플로팅될 수 있다.The vertical semiconductor pattern (VSP) may be surrounded by the second portion (VCP2) of the vertical channel pattern (VCP). The upper surface of the vertical semiconductor pattern (VSP) may contact the conductive pad (PAD), and the lower surface of the vertical semiconductor pattern (VSP) may contact the first portion (VCP1) of the vertical channel pattern (VCP). The vertical semiconductor pattern VSP may be spaced apart from the substrate SUB in the third direction D3. In other words, the vertical semiconductor pattern VSP may be electrically floating from the substrate SUB.

수직 반도체 패턴(VSP)은 수직 채널 패턴(VCP)에서의 전하 또는 홀의 확산을 돕는 물질로 형성될 수 있다. 보다 상세하게, 수직 반도체 패턴(VSP)은 전하, 홀 이동도(Hole mobility)가 우수한 물질로 형성될 수 있다. 예를 들어, 수직 반도체 패턴(VSP)은 불순물이 도핑된 반도체 물질, 불순물이 도핑되지 않은 상태의 진성 반도체(Intrinsic semiconductor) 물질 또는 다결정(Polycrystalline) 반도체 물질로 형성될 수 있다. 보다 구체적인 예를 들면, 수직 반도체 패턴(VSP)은 기판(SUB)과 동일한 제1 도전형 불순물(예컨대, P형의 불순물)이 도핑된 폴리 실리콘으로 형성될 수 있다. 즉, 수직 반도체 패턴(VSP)은 3차원 플래시 메모리의 전기적 특성을 개선시켜 메모리 동작의 속도를 향상시킬 수 있다.The vertical semiconductor pattern (VSP) may be formed of a material that helps diffusion of charges or holes in the vertical channel pattern (VCP). More specifically, the vertical semiconductor pattern (VSP) can be formed of a material with excellent charge and hole mobility. For example, the vertical semiconductor pattern (VSP) may be formed of a semiconductor material doped with impurities, an intrinsic semiconductor material that is not doped with an impurity, or a polycrystalline semiconductor material. For a more specific example, the vertical semiconductor pattern VSP may be formed of polysilicon doped with the same first conductivity type impurity (eg, P-type impurity) as the substrate SUB. In other words, the vertical semiconductor pattern (VSP) can improve the speed of memory operation by improving the electrical characteristics of 3D flash memory.

다시 도 1을 참조하면, 수직 채널 구조체들(VS)은 소거 제어 트랜지스터(ECT), 제1 및 제2 스트링 선택 트랜지스터들(SST1, SST2) 및 접지 선택 트랜지스터(GST) 및 메모리 셀 트랜지스터들(MCT)의 채널들에 해당할 수 있다.Referring again to FIG. 1, the vertical channel structures (VS) include an erase control transistor (ECT), first and second string select transistors (SST1, SST2), a ground select transistor (GST), and memory cell transistors (MCT). ) may correspond to the channels.

수직 채널 패턴(VCP)의 제2 부분(VCP2)의 상면 및 수직 반도체 패턴(VSP)의 상면 상에 도전 패드(PAD)가 제공될 수 있다. 도전 패드(PAD)는 수직 채널 패턴(VCP)의 상부 및 수직 반도체 패턴(VSP)의 상부와 연결될 수 있다. 도전 패드(PAD)의 측벽은 데이터 저장 패턴(DSP)으로 둘러싸일 수 있다. 도전 패드(PAD)의 상면은 적층 구조체들(ST) 각각의 상면(즉, 층간 절연막들(ILD) 중 최상부의 것의 상면)과 실질적으로 공면을 이룰 수 있다. 도전 패드(PAD)의 하면은 제3 게이트 전극(EL3)의 상면보다 낮은 레벨에 위치할 수 있다. 보다 구체적으로, 도전 패드(PAD)의 하면은 제3 게이트 전극(EL3)의 상면과 하면 사이에 위치할 수 있다. 즉, 도전 패드(PAD)의 적어도 일부는 제3 게이트 전극(EL3)과 수평 방향으로 중첩될 수 있다.A conductive pad (PAD) may be provided on the top surface of the second portion (VCP2) of the vertical channel pattern (VCP) and the top surface of the vertical semiconductor pattern (VSP). The conductive pad (PAD) may be connected to the top of the vertical channel pattern (VCP) and the top of the vertical semiconductor pattern (VSP). The sidewall of the conductive pad (PAD) may be surrounded by a data storage pattern (DSP). The top surface of the conductive pad PAD may be substantially coplanar with the top surface of each of the stacked structures ST (that is, the top surface of the uppermost one of the interlayer dielectric layers ILD). The lower surface of the conductive pad PAD may be located at a lower level than the upper surface of the third gate electrode EL3. More specifically, the lower surface of the conductive pad PAD may be positioned between the upper and lower surfaces of the third gate electrode EL3. That is, at least a portion of the conductive pad PAD may overlap the third gate electrode EL3 in the horizontal direction.

도전 패드(PAD)는 불순물이 도핑된 반도체 또는 도전성 물질로 형성될 수 있다. 예를 들어, 도전 패드(PAD)는 수직 반도체 패턴(VSP)과 다른 불순물(보다 정확하게 제1 도전형(예컨대, P형)과 다른 제2 도전형(예컨대, N형)의 불순물)이 도핑된 반도체 물질로 형성될 수 있다.The conductive pad (PAD) may be formed of a semiconductor or conductive material doped with impurities. For example, the conductive pad (PAD) is doped with impurities (more precisely, impurities of a second conductivity type (e.g., N-type) different from the first conductivity type (e.g., P-type)) than the vertical semiconductor pattern (VSP). It can be formed from a semiconductor material.

도전 패드(PAD)는 후술하는 비트 라인(BL)과 수직 채널 패턴(VCP)(또는 수직 반도체 패턴(VSP)) 사이의 접촉 저항을 줄일 수 있다.The conductive pad (PAD) can reduce contact resistance between the bit line (BL) and the vertical channel pattern (VCP) (or vertical semiconductor pattern (VSP)), which will be described later.

이상, 수직 채널 구조체들(VS)이 도전 패드(PAD)를 포함하는 구조인 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 도전 패드(PAD)를 생략한 구조를 가질 수도 있다. 이러한 경우, 수직 채널 구조체들(VS)에서 도전 패드(PAD)가 생략됨에 따라, 수직 채널 패턴(VCP) 및 수직 반도체 패턴(VSP) 각각의 상면이 적층 구조체들(ST) 각각의 상면(즉, 층간 절연막들(ILD) 중 최상부의 것의 상면)과 실질적으로 공면을 이루도록 수직 채널 패턴(VCP) 및 수직 반도체 패턴(VSP) 각각이 제3 방향(D3)으로 연장 형성될 수 있다. 또한, 이러한 경우, 후술되는 비트 라인 콘택 플러그(BLPG)는, 도전 패드(PAD)를 통해 수직 채널 패턴(VCP)과 간접적으로 전기적으로 연결되는 대신에, 수직 채널 패턴(VCP)과 직접적으로 접촉하며 전기적으로 연결될 수 있다.Above, the vertical channel structures VS have been described as having a structure including a conductive pad (PAD), but they are not limited or limited thereto and may have a structure omitting the conductive pad (PAD). In this case, as the conductive pad (PAD) is omitted from the vertical channel structures (VS), the upper surface of each of the vertical channel pattern (VCP) and the vertical semiconductor pattern (VSP) is the upper surface of each of the stacked structures (ST) (i.e. Each of the vertical channel pattern (VCP) and the vertical semiconductor pattern (VSP) may be formed to extend in the third direction (D3) so as to be substantially coplanar with the top surface of the uppermost one of the interlayer insulating layers (ILD). Additionally, in this case, the bit line contact plug (BLPG), which will be described later, directly contacts the vertical channel pattern (VCP) instead of being indirectly electrically connected to the vertical channel pattern (VCP) through the conductive pad (PAD). Can be electrically connected.

또한, 이상 수직 채널 구조체들(VS)에 수직 반도체 패턴(VSP)이 포함되는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 수직 반도체 패턴(VSP)이 생략될 수도 있다.In addition, although it has been described that the vertical channel structures VS include the vertical semiconductor pattern VSP, the present invention is not limited or limited thereto and the vertical semiconductor pattern VSP may be omitted.

또한, 이상 수직 채널 패턴(VCP)가 제1 부분(VCP1) 및 제2 부분(VCP2)을 포함하는 구조인 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 제1 부분(VCP1)이 배제된 구조를 가질 수 있다. 예를 들어, 수직 채널 패턴(VCP)은 기판(SUB)까지 연장 형성된 수직 반도체 패턴(VSP) 및 데이터 저장 패턴(DSP) 사이에 제공되며 기판(SUB)과 접촉하도록 기판(SUB)까지 연장 형성될 수 있다. 이러한 경우 수직 채널 패턴(VCP)의 하면은 기판(SUB)의 최상면(층간 절연막들(ILD) 중 최하부의 것의 하면)보다 낮은 레벨에 위치할 수 있으며, 수직 채널 패턴(VCP)의 상면은 수직 반도체 패턴(VSP)의 상면과 실질적으로 공면을 이룰 수 있다.In addition, although the vertical channel pattern (VCP) has been described as having a structure including a first part (VCP1) and a second part (VCP2), it is not limited or limited thereto and may have a structure excluding the first part (VCP1). You can. For example, the vertical channel pattern (VCP) is provided between the vertical semiconductor pattern (VSP) and the data storage pattern (DSP) formed to extend to the substrate (SUB) and is formed to extend to the substrate (SUB) to contact the substrate (SUB). You can. In this case, the bottom surface of the vertical channel pattern (VCP) may be located at a lower level than the top surface of the substrate (SUB) (the bottom surface of the lowest one of the interlayer dielectric layers (ILD)), and the top surface of the vertical channel pattern (VCP) may be located at a lower level than the top surface of the substrate (SUB). It can be substantially coplanar with the top surface of the pattern (VSP).

서로 인접한 적층 구조체들(ST) 사이에는 제1 방향(D1)으로 연장되는 분리 트렌치(TR)가 제공될 수 있다. 공통 소스 영역(CSR)은 분리 트렌치(TR)에 의해 노출되는 기판(SUB) 내부에 제공될 수 있다. 공통 소스 영역(CSR)은 기판(SUB) 내에서 제1 방향(D1)으로 연장될 수 있다. 공통 소스 영역(CSR)은, 제2 도전형의 불순물(예컨대, N형의 불순물)이 도핑된 반도체 물질로 형성될 수 있다. 공통 소스 영역(CSR)은 도 1의 공통 소스 라인(CSL)에 해당할 수 있다.A separation trench TR extending in the first direction D1 may be provided between adjacent stacked structures ST. The common source region (CSR) may be provided inside the substrate (SUB) exposed by the isolation trench (TR). The common source region CSR may extend in the first direction D1 within the substrate SUB. The common source region CSR may be formed of a semiconductor material doped with second conductivity type impurities (eg, N-type impurities). The common source region (CSR) may correspond to the common source line (CSL) in FIG. 1.

공통 소스 플러그(CSP)는 분리 트렌치(TR) 내에 제공될 수 있다. 공통 소스 플러그(CSP)는 공통 소스 영역(CSR)과 연결될 수 있다. 공통 소스 플러그(CSP)의 상면은 적층 구조체들(ST) 각각의 상면(즉, 층간 절연막들(ILD) 중 최상부의 것의 상면)과 실질적으로 공면을 이룰 수 있다. 공통 소스 플러그(CSP)는 제1 방향(D1) 및 제3 방향(D3)으로 연장되는 플레이트(Plate) 형상을 가질 수 있다. 이 때 공통 소스 플러그(CSP)는, 제3 방향(D3)으로 갈수록 제2 방향(D2)으로의 폭이 증가되는 형상을 가질 수 있다.A common source plug (CSP) may be provided in the isolation trench (TR). The common source plug (CSP) may be connected to the common source region (CSR). The top surface of the common source plug (CSP) may be substantially coplanar with the top surface of each of the stacked structures (ST) (that is, the top surface of the uppermost one of the interlayer insulating layers (ILD)). The common source plug (CSP) may have a plate shape extending in the first direction (D1) and the third direction (D3). At this time, the common source plug CSP may have a shape whose width in the second direction D2 increases as it moves toward the third direction D3.

공통 소스 플러그(CSP)와 적층 구조체들(ST) 사이에는 절연 스페이서들(SP)이 개재될 수 있다. 절연 스페이서들(SP)은 서로 인접하는 적층 구조체들(ST) 사이에서 서로 대향하며 제공될 수 있다. 예를 들어 절연 스페이서들(SP)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 낮은 유전 상수를 갖는 low-k 물질로 형성될 수 있다.Insulating spacers (SP) may be interposed between the common source plug (CSP) and the stacked structures (ST). Insulating spacers SP may be provided between adjacent stacked structures ST to face each other. For example, the insulating spacers SP may be formed of silicon oxide, silicon nitride, silicon oxynitride, or a low-k material with a low dielectric constant.

적층 구조체들(ST), 수직 채널 구조체들(VS) 및 공통 소스 플러그(CSP) 상에 캡핑 절연막(CAP)이 제공될 수 있다. 캡핑 절연막(CAP)은 층간 절연막들(ILD) 중 최상부의 것의 상면, 도전 패드(PAD)의 상면 및 공통 소스 플러그(CSP)의 상면을 덮을 수 있다. 캡핑 절연막(CAP)은, 층간 절연막들(ILD)과 다른 절연 물질로 형성될 수 있다. 캡핑 절연막(CAP) 내부에 도전 패드(PAD)와 전기적으로 연결되는 비트 라인 콘택 플러그(BLPG)가 제공될 수 있다. 비트 라인 콘택 플러그(BLPG)는, 제3 방향(D3)으로 갈수록 제1 방향(D1) 및 제2 방향(D2)으로의 폭이 증가되는 형상을 가질 수 있다.A capping insulating layer (CAP) may be provided on the stacked structures (ST), the vertical channel structures (VS), and the common source plug (CSP). The capping insulating layer (CAP) may cover the top surface of the uppermost one of the interlayer insulating layers (ILD), the top surface of the conductive pad (PAD), and the top surface of the common source plug (CSP). The capping insulating film (CAP) may be formed of an insulating material different from the interlayer insulating films (ILD). A bit line contact plug (BLPG) electrically connected to the conductive pad (PAD) may be provided inside the capping insulating film (CAP). The bit line contact plug BLPG may have a shape whose width in the first direction D1 and the second direction D2 increases as it moves toward the third direction D3.

캡핑 절연막(CAP) 및 비트 라인 콘택 플러그(BLPG) 상에 비트 라인(BL)이 제공될 수 있다. 비트 라인(BL)은 도 1에 도시된 복수의 비트 라인들(BL0, BL1, BL2) 중 어느 하나에 해당되는 것으로, 제2 방향(D2)을 따라 도전성 물질로 연장 형성될 수 있다. 비트 라인(BL)을 구성하는 도전성 물질은 전술된 게이트 전극들(EL1, EL2, EL3) 각각을 형성하는 도전성 물질과 동일한 물질일 수 있다.A bit line (BL) may be provided on the capping insulating film (CAP) and the bit line contact plug (BLPG). The bit line BL corresponds to one of the plurality of bit lines BL0, BL1, and BL2 shown in FIG. 1 and may be formed to extend along the second direction D2 using a conductive material. The conductive material constituting the bit line BL may be the same material as the conductive material forming each of the gate electrodes EL1, EL2, and EL3 described above.

비트 라인(BL)은 비트 라인 콘택 플러그(BLPG)를 통해 수직 채널 구조체들(VS)과 전기적으로 연결될 수 있다. 여기서 비트 라인(BL)이 수직 채널 구조체들(VS)과 연결된다는 것은, 수직 채널 구조체들(VS)에 포함되는 수직 채널 패턴(VCP)과 연결되는 것을 의미할 수 있다.The bit line BL may be electrically connected to the vertical channel structures VS through a bit line contact plug (BLPG). Here, the fact that the bit line (BL) is connected to the vertical channel structures (VS) may mean that it is connected to the vertical channel pattern (VCP) included in the vertical channel structures (VS).

이와 같은 구조의 3차원 플래시 메모리는, 셀 스트링들(CSTR) 각각에 인가되는 전압, 스트링 선택 라인(SSL)에 인가되는 전압, 워드 라인들(WL0-WLn) 각각에 인가되는 전압, 접지 선택 라인(GSL)에 인가되는 전압 및 공통 소스 라인(CSL)에 인가되는 전압을 기초로, 프로그램 동작, 판독 동작 및 소거 동작을 수행할 수 있다. 예컨대, 3차원 플래시 메모리는, 셀 스트링들(CSTR) 각각에 인가되는 전압, 스트링 선택 라인(SSL)에 인가되는 전압, 워드 라인들(WL0-WLn) 각각에 인가되는 전압, 접지 선택 라인(GSL)에 인가되는 전압 및 공통 소스 라인(CSL)에 인가되는 전압을 기초로, 수직 채널 패턴(VCP)에 채널을 형성하여 전하 또는 홀을 대상 메모리 셀의 데이터 저장 패턴(DSP)으로 전달함으로써 프로그램 동작을 수행할 수 있다.A three-dimensional flash memory with this structure includes a voltage applied to each of the cell strings (CSTR), a voltage applied to the string selection line (SSL), a voltage applied to each of the word lines (WL0-WLn), and a ground selection line. Based on the voltage applied to the (GSL) and the voltage applied to the common source line (CSL), a program operation, a read operation, and an erase operation can be performed. For example, the 3D flash memory includes a voltage applied to each of the cell strings (CSTR), a voltage applied to the string select line (SSL), a voltage applied to each of the word lines (WL0-WLn), and a ground select line (GSL). Based on the voltage applied to ) and the voltage applied to the common source line (CSL), a channel is formed in the vertical channel pattern (VCP) to transfer charges or holes to the data storage pattern (DSP) of the target memory cell to operate the program. can be performed.

특히, 3차원 플래시 메모리는 프로그램 문턱 전압 및 소거 문턱 전압 감소를 방지하고 프로그램 속도를 개선하고자, 대상 메모리 셀로의 프린징 필드의 영향을 최소화하는 판독 동작을 수행할 수 있다.In particular, 3D flash memory can perform a read operation that minimizes the influence of a fringing field on a target memory cell in order to prevent a decrease in program threshold voltage and erase threshold voltage and improve program speed.

예를 들어, 3차원 플래시 메모리는 판독 동작에서 워드 라인들(WL0-WLn) 중 대상 메모리 셀(Target memory cell)의 선택된 워드 라인(Sel WL)을 제외한 비선택된 워드 라인들(Unsel WLs) 모두에 각각 판독 전압(Vread; 판독 전압은 접지 및 스트링 선택 트랜지스터들(GST, SST)의 문턱 전압, 프로그램 상태에 있는 메모리 트랜지스터의 문턱 전압보다 높고 프로그램 전압(Vpgm)보다 낮은 전압으로, 패스 전압(Vpass)과 동일한 값, 예컨대 6V 또는 9V일 수 있음)이 인가되는 기존 기술과 달리, 워드 라인들(WL0-WLn) 중 적어도 하나의 비선택된 메모리 셀(Unsel memory cell)(메모리 셀들 중 판독 동작의 대상이 되는 대상 메모리 셀(Target memory cell)을 제외한 메모리 셀)에 대응하는 적어도 하나의 비선택된 워드 라인(Unsel WL)을 플로팅시키거나 적어도 하나의 비선택된 워드 라인(Unsel WL)에 전원 전압(Vcc; 예컨대 3.3V와 같이 판독 전압에 비해 상대적으로 현저히 낮은 값의 전압)을 인가할 수 있다. 따라서, 대상 메모리 셀은 적어도 하나의 비선택된 워드 라인(Unsel WL)에서의 프린징 필드의 영향을 받지 않게 될 수 있다. 이 때, 플로팅되거나 전원 전압이 인가되는 적어도 하나의 비선택된 메모리 셀(Unsel memory cell)은, 대상 메모리 셀에 대한 판독 동작을 위하여 턴 온(Turn on) 되어야 한다. 이를 위해, 3차원 플래시 메모리는 워드 라인들(WL0-WLn) 중 적어도 하나의 비선택된 메모리 셀(Unsel memory cell)에 인접한 적어도 하나의 비선택된 인접 메모리 셀(Unsel neighboring memory cell)에 대응하는 적어도 하나의 비선택된 인접 워드 라인(Unsel neighboring memory cell)에 인가되는 판독 전압(Vread)에 의한 프린징 필드(Fringing field)로 적어도 하나의 비선택된 메모리 셀(Unsel memory cell)을 턴 온(Turn on) 시킬 수 있다. 이에 대한 상세한 설명은 도 6 내지 7을 참조하여 기재하기로 한다.For example, in a 3D flash memory, in a read operation, all of the unselected word lines (Unsel WLs) except the selected word line (Sel WL) of the target memory cell among the word lines (WL0-WLn) are read. Each read voltage (Vread) is a voltage higher than the threshold voltage of the ground and string selection transistors (GST, SST), the threshold voltage of the memory transistor in the program state, and lower than the program voltage (Vpgm), and the pass voltage (Vpass) Unlike the existing technology in which the same value, for example, may be 6V or 9V, is applied, at least one unselected memory cell (among the memory cells that is the target of the read operation) of the word lines (WL0-WLn) is applied. Floating at least one unselected word line (Unsel WL) corresponding to a memory cell (a memory cell excluding a target memory cell) or applying a power supply voltage (Vcc; e.g., to at least one unselected word line (Unsel WL) A voltage that is relatively significantly lower than the read voltage, such as 3.3V, can be applied. Accordingly, the target memory cell may not be affected by the fringing field in at least one unselected word line (Unsel WL). At this time, at least one unselected memory cell that is floating or to which a power voltage is applied must be turned on for a read operation for the target memory cell. To this end, the 3D flash memory includes at least one unselected adjacent memory cell (Unsel neighboring memory cell) adjacent to at least one unselected memory cell (Unsel memory cell) among the word lines (WL0-WLn). At least one unselected memory cell (Unsel memory cell) is turned on by a fringing field caused by a read voltage (Vread) applied to the unselected adjacent word line (Unsel neighboring memory cell). You can. A detailed description of this will be described with reference to FIGS. 6 and 7.

대상 메모리 셀로 가장 심한 영향을 주는 프린징 필드는 대상 메모리 셀에 상하로 가장 가까이 인접하는 인접 메모리 셀들에 각각 인가되는 판독 전압(Vread)에 발생될 수 있다. 이에, 다른 예를 들면, 3차원 플래시 메모리는 판독 동작에서 워드 라인들(WL0-WLn) 중 적어도 하나의 1차 인접 메모리 셀(1st neighboring memory cell)(메모리 셀들 중 대상 메모리 셀에 가장 가까이에 인접한 비선택된 메모리 셀)에 대응하는 적어도 하나의 비선택된 1차 인접 워드 라인(Unsel 1st neighboring WL)을 플로팅시키거나 적어도 하나의 비선택된 1차 인접 워드 라인(Unsel 1st neighboring WL)에 전원 전압(Vcc)을 인가할 수 있다. 마찬가지로, 플로팅되거나 전원 전압이 인가되는 적어도 하나의 1차 인접 메모리 셀(1st neighboring memory cell)은, 대상 메모리 셀에 대한 판독 동작을 위하여 턴 온(Turn on) 되어야 한다. 이를 위해, 3차원 플래시 메모리는 워드 라인들(WL0-WLn) 중 적어도 하나의 1차 인접 메모리 셀(1st neighboring memory cell)에 인접한 적어도 하나의 2차 인접 메모리 셀(2nd neighboring memory cell)(적어도 하나의 1차 인접 메모리 셀이 대상 메모리 셀과 반대 방향으로 인접하는 비선택된 메모리 셀)에 대응하는 적어도 하나의 비선택된 2차 인접 워드 라인(Unsel 2nd neighboring WL)에 인가되는 판독 전압에 의한 프린징 필드(Fringing field)로 적어도 하나의 1차 인접 메모리 셀(1st neighboring memory cell)을 턴 온(Turn on) 시킬 수 있다. 이에 대한 상세한 설명은 도 4 내지 5를 참조하여 기재하기로 한다.The fringing field that most severely affects the target memory cell may be generated in the read voltage (Vread) applied to each of the adjacent memory cells that are closest to the target memory cell, both vertically and horizontally. Accordingly, as another example, the 3D flash memory uses at least one 1 st neighboring memory cell (closest to the target memory cell among the memory cells) among the word lines (WL0-WLn) in a read operation. Floating at least one unselected primary adjacent word line (Unsel 1 st neighboring WL) corresponding to an adjacent unselected memory cell) or applying a power supply voltage to at least one unselected primary adjacent word line (Unsel 1 st neighboring WL) (Vcc) can be applied. Likewise, at least one 1 st neighboring memory cell that is floating or to which a power supply voltage is applied must be turned on for a read operation for the target memory cell. To this end, the 3D flash memory includes at least one 2nd neighboring memory cell (2nd neighboring memory cell) adjacent to at least one 1st neighboring memory cell ( 1 st neighboring memory cell) among the word lines (WL0-WLn). By a read voltage applied to at least one unselected secondary adjacent word line (Unsel 2 nd neighboring WL) corresponding to an unselected memory cell in which at least one primary adjacent memory cell is adjacent in the opposite direction to the target memory cell At least one 1 st neighboring memory cell can be turned on using a fringing field. A detailed description of this will be described with reference to FIGS. 4 and 5.

또한, 일 실시예에 따른 3차원 플래시 메모리는 설명된 구조로 제한되거나 한정되지 않고, 구현 예시에 따라 수직 채널 패턴(VCP), 데이터 저장 패턴(DSP), 게이트 전극들(EL1, EL2, EL3), 비트 라인(BL), 공통 소스 라인(CSL)을 포함하는 것을 전제로 다양한 구조로 구현될 수 있다.In addition, the three-dimensional flash memory according to one embodiment is not limited or limited to the described structure, and may include a vertical channel pattern (VCP), a data storage pattern (DSP), and gate electrodes (EL1, EL2, and EL3) depending on the implementation example. , it can be implemented in various structures provided that it includes a bit line (BL) and a common source line (CSL).

도 4는 일 실시예에 따른 3차원 플래시 메모리의 판독 동작 방법을 나타낸 플로우 차트이고, 도 5는 도 4에 도시된 판독 동작 방법을 설명하기 위해 3차원 플래시 메모리의 구조를 간략히 도시한 단면도이다. 이하, 설명되는 판독 동작 방법은 도 1 내지 3을 참조하여 설명된 3차원 플래시 메모리가 주체로 수행됨을 전제로 한다. 또한 이하, "대상 메모리 셀(Target memory cell)"은 복수의 메모리 셀들 중 판독 동작의 대상이 되는 메모리 셀을 의미하고, "선택된 워드 라인(Sel WL)"은 복수의 워드 라인들(WL0-WLn) 중 대상 메모리 셀에 대응하는 워드 라인을 의미하며, "비선택된 메모리 셀(Unsel memory cell)"은 복수의 메모리 셀들 중 "대상 메모리 셀"을 제외한 어느 하나의 메모리 셀을 의미하고, "비선택된 워드 라인(Unsel WL)"은 복수의 워드 라인들(WL0-WLn) 중 선택된 워드 라인을 제외한 어느 하나의 워드 라인을 의미한다.FIG. 4 is a flow chart showing a read operation method of a 3D flash memory according to an embodiment, and FIG. 5 is a cross-sectional view briefly showing the structure of a 3D flash memory to explain the read operation method shown in FIG. 4. The read operation method described below assumes that the three-dimensional flash memory described with reference to FIGS. 1 to 3 is mainly performed. In addition, hereinafter, “target memory cell” refers to a memory cell that is the target of a read operation among a plurality of memory cells, and “selected word line (Sel WL)” refers to a plurality of word lines (WL0-WLn). ) refers to a word line corresponding to the target memory cell, and “unselected memory cell” refers to any one memory cell other than the “target memory cell” among a plurality of memory cells, and “unselected memory cell” refers to a word line corresponding to the target memory cell. “Word line (Unsel WL)” refers to any one word line other than the selected word line among the plurality of word lines (WL0-WLn).

도 4 내지 5를 참조하면, 단계(S410)에서 일 실시예에 따른 3차원 플래시 메모리는, 워드 라인들(WL0-WLn) 중 판독 동작의 대상이 되는 대상 메모리 셀(Target memory cell)(510)에 대응하는 선택된 워드 라인(Sel WL)(511)에 검증 전압(Vverify; 예컨대 20V)을 인가할 수 있다.Referring to FIGS. 4 and 5, in step S410, the three-dimensional flash memory according to an embodiment includes a target memory cell 510 that is the target of a read operation among the word lines WL0-WLn. A verification voltage (Vverify; for example, 20V) may be applied to the selected word line (Sel WL) 511 corresponding to .

단계(S420)에서 3차원 플래시 메모리는, 워드 라인들(WL0-WLn) 중 적어도 하나의 1차 인접 메모리 셀(1st neighboring memory cell)(520)(메모리 셀들 중 대상 메모리 셀(510)에 가장 가까이에 인접한 비선택된 메모리 셀)에 대응하는 적어도 하나의 비선택된 1차 인접 워드 라인(Unsel 1st neighboring WL)(521)을 플로팅시키거나 적어도 하나의 비선택된 1차 인접 워드 라인(Unsel 1st neighboring WL)(521)에 전원 전압(Vcc)을 인가할 수 있다.In step S420, the 3D flash memory is configured to store at least one 1st neighboring memory cell 520 among the word lines (WL0-WLn) (the most important memory cell in the target memory cell 510 among the memory cells). Floating at least one unselected first adjacent word line (Unsel 1 st neighboring WL) 521 corresponding to a nearby unselected memory cell) or at least one unselected first adjacent word line (Unsel 1 st neighboring WL) 521 A power supply voltage (Vcc) can be applied to WL) (521).

단계(S430)에서 3차원 플래시 메모리는, 워드 라인들(WL0-WLn) 중 선택된 워드 라인(Sel WL)(511) 및 적어도 하나의 비선택된 1차 인접 워드 라인(Unsel 1st neighboring WL)(521)을 제외한 나머지 비선택된 워드 라인들(530) 각각에 판독 전압(Vread)을 인가할 수 있다.In step S430, the 3D flash memory includes a selected word line (Sel WL) 511 among the word lines WL0-WLn and at least one unselected 1 st adjacent word line (Unsel 1 st neighboring WL) 521. ) A read voltage (Vread) can be applied to each of the remaining unselected word lines 530 except for ).

도면 상 도시되지 않고 별도의 단계들로 설명되지는 않았으나, 3차원 플래시 메모리는 대상 메모리 셀(510)을 포함하는 선택된 수직 채널 구조체(Sel VS)의 비트 라인에 접지 전압(GND; 0V)보다 높은 제1 전압(V1; 예컨대 1V)을 인가하고 스트링 선택 라인(SSL)에 전원 전압(Vcc)을 인가할 수 있다.Although not shown in the drawing or explained in separate steps, the 3D flash memory applies a voltage higher than the ground voltage (GND; 0V) to the bit line of the selected vertical channel structure (Sel VS) including the target memory cell 510. A first voltage (V1; for example, 1V) may be applied and a power supply voltage (Vcc) may be applied to the string selection line (SSL).

이에, 3차원 플래시 메모리는 대상 메모리 셀(510)에 대한 판독 동작을 수행하는 가운데, 단계(S420)를 통해 대상 메모리 셀(510)로 가장 심한 영향을 주는 프린징 필드(적어도 하나의 1차 인접 메모리 셀(1st neighboring memory cell)(520)에서 발생될 수 있는 프린징 필드)를 최소화할 수 있다.Accordingly, while performing a read operation on the target memory cell 510, the 3D flash memory detects a fringing field (at least one primary adjacent field) that has the most severe influence on the target memory cell 510 through step S420. A fringing field that may occur in a memory cell ( 1st neighboring memory cell) 520 can be minimized.

여기서 대상 메모리 셀(510)에 대한 판독 동작을 위해 적어도 하나의 1차 인접 메모리 셀(520)이 턴 온 되어야 하므로, 3차원 플래시 메모리는 단계(S420)에서, 나머지 비선택된 워드 라인들(530) 중 적어도 하나의 1차 인접 메모리 셀(520)에 인접한 적어도 하나의 2차 인접 메모리 셀(2nd neighboring memory cell)(540)(적어도 하나의 1차 인접 메모리 셀(520)이 대상 메모리 셀(510)과 반대 방향으로 인접하는 비선택된 메모리 셀)에 대응하는 적어도 하나의 비선택된 2차 인접 워드 라인(Unsel 2nd neighboring WL)(531)에 인가되는 판독 전압(Vread)에 의한 프린징 필드(Fringing field)로 적어도 하나의 1차 인접 메모리 셀(520)을 턴 온(Turn on) 시킬 수 있다.Here, since at least one primary adjacent memory cell 520 must be turned on for a read operation for the target memory cell 510, the 3D flash memory turns on the remaining unselected word lines 530 in step S420. At least one 2 nd neighboring memory cell 540 adjacent to at least one 1st adjacent memory cell 520 (at least one 2nd neighboring memory cell 520 is a target memory cell 510 Fringing field caused by a read voltage (Vread) applied to at least one unselected secondary adjacent word line (Unsel 2 nd neighboring WL) 531 corresponding to an unselected memory cell adjacent in the opposite direction to ) field, at least one primary adjacent memory cell 520 can be turned on.

도 6은 다른 일 실시예에 따른 3차원 플래시 메모리의 판독 동작 방법을 나타낸 플로우 차트이고, 도 7a 내지 7c는 도 6에 도시된 판독 동작 방법을 설명하기 위해 3차원 플래시 메모리의 구조를 간략히 도시한 단면도이다. 이하, 설명되는 판독 동작 방법은 도 1 내지 3을 참조하여 설명된 3차원 플래시 메모리가 주체로 수행됨을 전제로 한다. 또한 이하, "대상 메모리 셀(Target memory cell)"은 복수의 메모리 셀들 중 판독 동작의 대상이 되는 메모리 셀을 의미하고, "선택된 워드 라인(Sel WL)"은 복수의 워드 라인들(WL0-WLn) 중 대상 메모리 셀에 대응하는 워드 라인을 의미하며, "비선택된 메모리 셀(Unsel memory cell)"은 복수의 메모리 셀들 중 "대상 메모리 셀"을 제외한 어느 하나의 메모리 셀을 의미하고, "비선택된 워드 라인(Unsel WL)"은 복수의 워드 라인들(WL0-WLn) 중 선택된 워드 라인을 제외한 어느 하나의 워드 라인을 의미한다.FIG. 6 is a flow chart showing a read operation method of a 3D flash memory according to another embodiment, and FIGS. 7A to 7C briefly show the structure of a 3D flash memory to explain the read operation method shown in FIG. 6. This is a cross-sectional view. The read operation method described below assumes that the three-dimensional flash memory described with reference to FIGS. 1 to 3 is mainly performed. In addition, hereinafter, “target memory cell” refers to a memory cell that is the target of a read operation among a plurality of memory cells, and “selected word line (Sel WL)” refers to a plurality of word lines (WL0-WLn). ) refers to a word line corresponding to the target memory cell, and “unselected memory cell” refers to any one memory cell other than the “target memory cell” among a plurality of memory cells, and “unselected memory cell” refers to a word line corresponding to the target memory cell. “Word line (Unsel WL)” refers to any one word line other than the selected word line among the plurality of word lines (WL0-WLn).

도 6 및 7a 내지 7c를 참조하면, 단계(S610)에서 일 실시예에 따른 3차원 플래시 메모리는, 워드 라인들(WL0-WLn) 중 판독 동작의 대상이 되는 대상 메모리 셀(Target memory cell)(710)에 대응하는 선택된 워드 라인(Sel WL)(711)에 검증 전압(Vverify; 예컨대 20V)을 인가할 수 있다.Referring to FIGS. 6 and 7A to 7C, in step S610, the three-dimensional flash memory according to an embodiment selects a target memory cell (Target memory cell) that is the target of a read operation among the word lines (WL0-WLn). A verification voltage (Vverify; for example, 20V) may be applied to the selected word line (Sel WL) 711 corresponding to 710).

단계(S620)에서 3차원 플래시 메모리는, 워드 라인들(WL0-WLn) 중 적어도 하나의 비선택된 메모리 셀(Unsel memory cell)(720)(메모리 셀들 중 대상 메모리 셀(710)을 제외한 메모리 셀)에 대응하는 적어도 하나의 비선택된 워드 라인(Unsel WL)(721)을 플로팅시키거나 적어도 하나의 비선택된 워드 라인(Unsel WL)(721)에 전원 전압(Vcc)을 인가할 수 있다.In step S620, the 3D flash memory includes at least one unselected memory cell 720 among the word lines WL0-WLn (a memory cell excluding the target memory cell 710 among memory cells). At least one unselected word line (Unsel WL) 721 corresponding to can be floated or a power supply voltage (Vcc) can be applied to at least one unselected word line (Unsel WL) 721.

단계(S630)에서 3차원 플래시 메모리는, 워드 라인들(WL0-WLn) 중 선택된 워드 라인(Sel WL)(711) 및 적어도 하나의 비선택된 워드 라인(Unsel WL)(721)을 제외한 나머지 비선택된 워드 라인들(730) 각각에 판독 전압(Vread)을 인가할 수 있다.In step S630, the 3D flash memory is configured to store the remaining unselected word lines (Sel WL) 711 and at least one unselected word line (Unsel WL) 721 among the word lines (WL0-WLn). A read voltage (Vread) may be applied to each of the word lines 730.

도면 상 도시되지 않고 별도의 단계들로 설명되지는 않았으나, 3차원 플래시 메모리는 대상 메모리 셀(710)을 포함하는 선택된 수직 채널 구조체(Sel VS)의 비트 라인에 접지 전압(GND; 0V)보다 높은 제1 전압(V1; 예컨대 1V)을 인가하고 스트링 선택 라인(SSL)에 전원 전압(Vcc)을 인가할 수 있다.Although not shown in the drawing or explained in separate steps, the 3D flash memory applies a voltage higher than the ground voltage (GND; 0V) to the bit line of the selected vertical channel structure (Sel VS) including the target memory cell 710. A first voltage (V1; for example, 1V) may be applied and a power supply voltage (Vcc) may be applied to the string selection line (SSL).

이에, 3차원 플래시 메모리는 대상 메모리 셀(710)에 대한 판독 동작을 수행하는 가운데, 단계(S620)를 통해 대상 메모리 셀(510)로 영항을 주는 프린징 필드(적어도 하나의 비선택된 메모리 셀(Unsel memory cell)(720)에서 발생될 수 있는 프린징 필드)를 최소화할 수 있다.Accordingly, while performing a read operation on the target memory cell 710, the 3D flash memory generates a fringing field (at least one unselected memory cell) that affects the target memory cell 510 through step S620. The fringing field that may occur in the unsel memory cell (720) can be minimized.

여기서 대상 메모리 셀(710)에 대한 판독 동작을 위해 적어도 하나의 비선택된 메모리 셀(720)이 턴 온 되어야 하므로, 3차원 플래시 메모리는 단계(S620)에서, 나머지 비선택된 워드 라인들(730) 중 적어도 하나의 비선택된 메모리 셀(720)에 인접한 적어도 하나의 비선택된 인접 메모리 셀(Unsel neighboring memory cell)(740)에 대응하는 적어도 하나의 비선택된 인접 워드 라인(Unsel neighboring memory cell)(731)에 인가되는 판독 전압(Vread)에 의한 프린징 필드(Fringing field)로 적어도 하나의 비선택된 메모리 셀(720)을 턴 온(Turn on) 시킬 수 있다.Here, since at least one unselected memory cell 720 must be turned on for a read operation for the target memory cell 710, the 3D flash memory selects one of the remaining unselected word lines 730 in step S620. In at least one unselected adjacent word line (Unsel neighboring memory cell) 731 corresponding to at least one unselected adjacent memory cell (740) adjacent to at least one unselected memory cell 720 At least one unselected memory cell 720 may be turned on by a fringing field caused by the applied read voltage Vread.

이 때, 별도의 단계로 도시되지는 않았으나, 3차원 플래시 메모리는 플로팅되거나 전원 전압이 인가될 적어도 하나의 비선택된 워드 라인(721)에 대응하는 적어도 하나의 비선택된 메모리 셀(720)을 수직 채널 구조체(VS) 상 대상 메모리 셀(710)의 위치에 기초하여 결정할 수 있다. 예를 들어, 도 7a에 도시된 바와 같이 대상 메모리 셀(710)이 수직 채널 구조체(VS) 상 하부에 위치할 경우, 대상 메모리 셀(710)을 기준으로 상부에 위치하는 어느 하나의 메모리 셀을 적어도 하나의 비선택된 메모리 셀(720)(플로팅되거나 전원 전압이 인가될 적어도 하나의 비선택된 워드 라인(721)을 갖는 메모리 셀)로 결정할 수 있다. 다른 예를 들면, 도 7b에 도시된 바와 같이 대상 메모리 셀(710)이 수직 채널 구조체(VS) 상 상부에 위치할 경우, 대상 메모리 셀(710)을 기준으로 하부에 위치하는 어느 하나의 메모리 셀을 적어도 하나의 비선택된 메모리 셀(720)(플로팅되거나 전원 전압이 인가될 적어도 하나의 비선택된 워드 라인(721)을 갖는 메모리 셀)로 결정할 수 있다.At this time, although not shown in a separate step, the three-dimensional flash memory is floating or has at least one unselected memory cell 720 corresponding to at least one unselected word line 721 to which a power supply voltage is to be applied through a vertical channel. It can be determined based on the location of the target memory cell 710 on the structure VS. For example, as shown in FIG. 7A, when the target memory cell 710 is located above and below the vertical channel structure (VS), any one memory cell located above the target memory cell 710 is selected. It may be determined that there is at least one unselected memory cell 720 (a memory cell that is floating or has at least one unselected word line 721 to which a power supply voltage is to be applied). For another example, as shown in FIG. 7B, when the target memory cell 710 is located at the upper part of the vertical channel structure (VS), any one memory cell located below the target memory cell 710 may be determined to be at least one unselected memory cell 720 (a memory cell that is floating or has at least one unselected word line 721 to which a power supply voltage is to be applied).

이상 플로팅되거나 전원 전압이 인가될 적어도 하나의 비선택된 워드 라인(721)에 대응하는 적어도 하나의 비선택된 메모리 셀(720)이 수직 채널 구조체(VS) 상 대상 메모리 셀(710)의 위치에 기초하여 결정되는 것으로 설명되었으나, 이에 제한되거나 한정되지는 않는다.At least one unselected memory cell 720 corresponding to at least one unselected word line 721 that is floating or to which a power voltage is to be applied is stored based on the position of the target memory cell 710 on the vertical channel structure (VS). Although it is described as being determined, it is not limited or limited thereto.

또한, 도 7a 내지 7b를 통해서 플로팅되거나 전원 전압이 인가될 적어도 하나의 비선택된 워드 라인(721)에 대응하는 적어도 하나의 비선택된 메모리 셀(720)이 복수 개 포함되는 가운데, 복수의 비선택된 메모리 셀들(720)이 하나의 메모리 셀을 사이에 두고 서로 이격되는 것으로 도시되었으나, 이에 제한되거나 한정되지 않고 복수의 비선택된 메모리 셀들(720)은 도 7c에 도시된 바와 같이 인접한 두 개의 메모리 셀들로 세트를 이루며 세트별로 서로 이격될 수도 있다.In addition, a plurality of at least one unselected memory cell 720 corresponding to at least one unselected word line 721 to be floated or to which a power voltage is applied through FIGS. 7A to 7B is included, and a plurality of unselected memories are included. Although the cells 720 are shown to be spaced apart from each other with one memory cell in between, they are not limited or limited thereto and the plurality of unselected memory cells 720 are set as two adjacent memory cells as shown in FIG. 7C. It forms a set and may be spaced apart from each other.

도 8은 실시예들에 따른 3차원 플래시 메모리를 포함하는 전자 시스템을 개략적으로 도시한 사시도이다.Figure 8 is a perspective view schematically showing an electronic system including a three-dimensional flash memory according to embodiments.

도 8을 참조하면, 실시예들에 따른 3차원 플래시 메모리를 포함하는 전자 시스템(800)은 메인 기판(801)과, 메인 기판(801)에 실장되는 컨트롤러(802), 하나 이상의 반도체 패키지(803) 및 DRAM(804)을 포함할 수 있다.Referring to FIG. 8, an electronic system 800 including a three-dimensional flash memory according to embodiments includes a main board 801, a controller 802 mounted on the main board 801, and one or more semiconductor packages 803. ) and DRAM 804.

반도체 패키지(803) 및 DRAM(804)은 메인 기판(801)에 제공되는 배선 패턴들(805)에 의해 컨트롤러(802)와 서로 연결될 수 있다.The semiconductor package 803 and the DRAM 804 may be connected to the controller 802 through wiring patterns 805 provided on the main board 801.

메인 기판(801)은 외부 호스트와 결합되는 복수의 핀들을 포함하는 커넥터(806)를 포함할 수 있다. 커넥터(806)에서 복수의 핀들의 개수와 배치는, 전자 시스템(800)과 외부 호스트 사이의 통신 인터페이스에 따라 달라질 수 있다.The main board 801 may include a connector 806 including a plurality of pins coupled to an external host. The number and arrangement of a plurality of pins in the connector 806 may vary depending on the communication interface between the electronic system 800 and an external host.

전자 시스템(800)은, 예를 들어, USB(Universal Serial Bus), PCIExpress(Peripheral Component Interconnect Express), SATA(Serial Advanced Technology Attachment), UFS(Universal Flash Storage)용 M-Phy 등의 인터페이스들 중 어느 하나에 따라 외부 호스트와 통신할 수 있다. 전자 시스템(800)은 예를 들어, 커넥터(806)를 통해 외부 호스트로부터 공급받는 전원에 의해 동작할 수 있다. 전자 시스템(800)은 외부 호스트로부터 공급받는 전원을 컨트롤러(802) 및 반도체 패키지(803)에 분배하는 PMIC(Power Management Integrated Circuit)를 더 포함할 수도 있다.For example, the electronic system 800 may use any of the interfaces such as Universal Serial Bus (USB), Peripheral Component Interconnect Express (PCIExpress), Serial Advanced Technology Attachment (SATA), and M-Phy for Universal Flash Storage (UFS). Depending on one, you can communicate with an external host. The electronic system 800 may operate by, for example, power supplied from an external host through the connector 806. The electronic system 800 may further include a Power Management Integrated Circuit (PMIC) that distributes power supplied from an external host to the controller 802 and the semiconductor package 803.

컨트롤러(802)는 반도체 패키지(803)에 데이터를 기록하거나, 반도체 패키지(803)로부터 데이터를 읽어올 수 있으며, 전자 시스템(800)의 동작 속도를 개선할 수 있다.The controller 802 can write data to or read data from the semiconductor package 803 and improve the operating speed of the electronic system 800.

DRAM(804)은 데이터 저장 공간인 반도체 패키지(803)와 외부 호스트의 속도 차이를 완화하기 위한 버퍼 메모리일 수 있다. 전자 시스템(800)에 포함되는 DRAM(804)은 일종의 캐시 메모리로도 동작할 수 있으며, 반도체 패키지(803)에 대한 제어 동작에서 임시로 데이터를 저장하기 위한 공간을 제공할 수도 있다. 전자 시스템(800)에 DRAM(804)이 포함되는 경우, 컨트롤러(802)는 반도체 패키지(803)를 제어하기 위한 NAND 컨트롤러 외에 DRAM(804)을 제어하기 위한 DRAM 컨트롤러를 더 포함할 수 있다.The DRAM 804 may be a buffer memory to alleviate the speed difference between the semiconductor package 803, which is a data storage space, and an external host. The DRAM 804 included in the electronic system 800 may operate as a type of cache memory and may provide space for temporarily storing data during control operations for the semiconductor package 803. When the electronic system 800 includes the DRAM 804, the controller 802 may further include a DRAM controller for controlling the DRAM 804 in addition to a NAND controller for controlling the semiconductor package 803.

반도체 패키지(803)는 서로 이격된 제1 및 제2 반도체 패키지들(803a, 803b)을 포함할 수 있다. 제1 및 제2 반도체 패키지들(803a, 803b)은 각각 복수의 반도체 칩들(820)을 포함하는 반도체 패키지일 수 있다. 제1 및 제2 반도체 패키지들(803a, 803b) 각각은, 패키지 기판(810), 패키지 기판(810) 상의 반도체 칩들(820), 반도체 칩들(820) 각각의 하부면에 배치되는 접착층들(830), 반도체 칩들(820)과 패키지 기판(810)을 전기적으로 연결하는 연결 구조체들(840) 및 패키지 기판(810) 상에서 반도체 칩들(820) 및 연결 구조체들(840)을 덮는 몰딩층(850)을 포함할 수 있다.The semiconductor package 803 may include first and second semiconductor packages 803a and 803b that are spaced apart from each other. The first and second semiconductor packages 803a and 803b may each include a plurality of semiconductor chips 820. Each of the first and second semiconductor packages 803a and 803b includes a package substrate 810, semiconductor chips 820 on the package substrate 810, and adhesive layers 830 disposed on the lower surfaces of each of the semiconductor chips 820. ), connection structures 840 that electrically connect the semiconductor chips 820 and the package substrate 810, and a molding layer 850 that covers the semiconductor chips 820 and the connection structures 840 on the package substrate 810. may include.

패키지 기판(810)은 패키지 상부 패드들(811)을 포함하는 인쇄회로 기판일 수 있다. 각각의 반도체 칩들(820)은 입출력 패드들(821)을 포함할 수 있다. 반도체 칩들(820) 각각은 도 1 내지 7을 참조하여 전술된 3차원 플래시 메모리(전술된 판독 동작을 수행하는 3차원 플래시 메모리)를 포함할 수 있다. 보다 구체적으로, 반도체 칩들(820) 각각은 게이트 적층 구조체들(822) 및 메모리 채널 구조체들(823)을 포함할 수 있다. 게이트 적층 구조체들(822)은 상술한 적층 구조체들(ST)에 해당할 수 있고, 메모리 채널 구조체들(823)은 상술한 수직 채널 구조체들(VS)에 해당할 수 있다.The package substrate 810 may be a printed circuit board including upper package pads 811. Each semiconductor chip 820 may include input/output pads 821. Each of the semiconductor chips 820 may include the 3D flash memory described above with reference to FIGS. 1 to 7 (3D flash memory that performs the read operation described above). More specifically, each of the semiconductor chips 820 may include gate stacked structures 822 and memory channel structures 823. The gate stacked structures 822 may correspond to the above-described stacked structures (ST), and the memory channel structures 823 may correspond to the above-described vertical channel structures (VS).

연결 구조체들(840)은 예를 들어, 입출력 패드들(821)과 패키지 상부 패드들(811)을 전기적으로 연결하는 본딩 와이어들일 수 있다. 따라서, 각각의 제1 및 제2 반도체 패키지들(803a, 803b)에서, 반도체 칩들(820)은 본딩 와이어 방식으로 서로 전기적으로 연결될 수 있으며, 패키지 기판(810)의 패키지 상부 패드들(811)과 전기적으로 연결될 수 있다. 실시예들에 따라, 각각의 제1 및 제2 반도체 패키지들(803a, 803b)에서, 반도체 칩들(820)은 본딩 와이어 방식의 연결 구조체들(840) 대신에, 관통 전극(Through Silicon Via)에 의하여 서로 전기적으로 연결될 수도 있다.The connection structures 840 may be, for example, bonding wires that electrically connect the input/output pads 821 and the top pads of the package 811. Accordingly, in each of the first and second semiconductor packages 803a and 803b, the semiconductor chips 820 may be electrically connected to each other using a bonding wire method, and the package upper pads 811 of the package substrate 810 and Can be electrically connected. According to embodiments, in each of the first and second semiconductor packages 803a and 803b, the semiconductor chips 820 are connected to a through electrode (Through Silicon Via) instead of the bonding wire type connection structures 840. They may be electrically connected to each other.

도시된 바와 달리, 컨트롤러(802)와 반도체 칩들(820)은 하나의 패키지에 포함될 수도 있다. 메인 기판(801)과 다른 별도의 인터포저 기판에 컨트롤러(802)와 반도체 칩들(820)이 실장되고, 인터포저 기판에 제공되는 배선에 의해 컨트롤러(802)와 반도체 칩들(820)이 서로 연결될 수도 있다.Unlike shown, the controller 802 and semiconductor chips 820 may be included in one package. The controller 802 and the semiconductor chips 820 may be mounted on a separate interposer board different from the main board 801, and the controller 802 and the semiconductor chips 820 may be connected to each other by wiring provided on the interposer board. there is.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited examples and drawings, various modifications and variations can be made by those skilled in the art from the above description. For example, the described techniques are performed in a different order than the described method, and/or components of the described system, structure, device, circuit, etc. are combined or combined in a different form than the described method, or other components are used. Alternatively, appropriate results may be achieved even if substituted or substituted by an equivalent.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims also fall within the scope of the claims described below.

Claims (10)

3차원 플래시 메모리에 있어서,
수평 방향으로 연장 형성되며 수직 방향으로 이격되며 배치되는 워드 라인들; 및
상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 데이터 저장 패턴 및 상기 데이터 저장 패턴의 내측벽에 덮으며 상기 수직 방향으로 연장 형성되는 수직 채널 패턴을 포함하며, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-
을 포함하고,
상기 3차원 플래시 메모리는,
판독 동작에서 상기 워드 라인들 중 적어도 하나의 1차 인접 메모리 셀-상기 적어도 하나의 1차 인접 메모리 셀은 상기 메모리 셀들 중 상기 판독 동작의 대상이 되는 대상 메모리 셀에 인접한 비선택된 메모리 셀임-에 대응하는 적어도 하나의 비선택된 1차 인접 워드 라인을 플로팅시키거나 상기 적어도 하나의 비선택된 1차 인접 워드 라인에 전원 전압을 인가하며,
상기 워드 라인들 중 상기 적어도 하나의 1차 인접 메모리 셀에 인접한 적어도 하나의 2차 인접 메모리 셀-상기 적어도 하나의 2차 인접 메모리 셀은, 상기 적어도 하나의 1차 인접 메모리 셀이 상기 대상 메모리 셀과 반대 방향으로 인접하는 비선택된 메모리 셀임-에 대응하는 적어도 하나의 비선택된 2차 인접 워드 라인에 인가되는 판독 전압에 의한 프린징 필드(Fringing field)로 상기 적어도 하나의 1차 인접 메모리 셀을 턴 온(Turn on) 시키는 것을 특징으로 하는 3차원 플래시 메모리.
In 3D flash memory,
word lines that extend in the horizontal direction and are spaced apart in the vertical direction; and
Vertical channel structures extending in the vertical direction and penetrating the word lines - each of the vertical channel structures covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extends in the vertical direction. It includes a vertical channel pattern that extends, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines.
Including,
The three-dimensional flash memory is,
Corresponds to at least one primary adjacent memory cell of the word lines in a read operation, wherein the at least one primary adjacent memory cell is an unselected memory cell adjacent to a target memory cell that is the target of the read operation among the memory cells. Floating at least one unselected primary adjacent word line or applying a power supply voltage to the at least one unselected primary adjacent word line,
At least one secondary adjacent memory cell adjacent to the at least one primary adjacent memory cell among the word lines, wherein the at least one secondary adjacent memory cell is the target memory cell. Turning the at least one primary adjacent memory cell into a fringing field caused by a read voltage applied to at least one unselected secondary adjacent word line corresponding to the unselected memory cell adjacent in the opposite direction to A three-dimensional flash memory characterized by turning on.
삭제delete 수평 방향으로 연장 형성되며 수직 방향으로 이격되며 배치되는 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 데이터 저장 패턴 및 상기 데이터 저장 패턴의 내측벽에 덮으며 상기 수직 방향으로 연장 형성되는 수직 채널 패턴을 포함하며, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 판독 동작 방법에 있어서,
상기 워드 라인들 중 상기 판독 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 워드 라인에 검증 전압을 인가하는 단계;
상기 워드 라인들 중 적어도 하나의 1차 인접 메모리 셀-상기 적어도 하나의 1차 인접 메모리 셀은 상기 메모리 셀들 중 상기 대상 메모리 셀에 인접한 비선택된 메모리 셀임-에 대응하는 적어도 하나의 비선택된 1차 인접 워드 라인을 플로팅시키거나 상기 적어도 하나의 비선택된 1차 인접 워드 라인에 전원 전압을 인가하는 단계; 및
상기 워드 라인들 중 상기 선택된 워드 라인 및 상기 적어도 하나의 비선택된 1차 인접 워드 라인을 제외한 나머지 비선택된 워드 라인들 각각에 판독 전압을 인가하는 단계
를 포함하는 3차원 플래시 메모리의 판독 동작 방법.
word lines that extend in the horizontal direction and are spaced apart in the vertical direction; and vertical channel structures penetrating the word lines and extending in the vertical direction - each of the vertical channel structures covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extends in the vertical direction. A method for a read operation of a three-dimensional flash memory, comprising: a vertical channel pattern extending to, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines,
applying a verification voltage to a selected word line corresponding to a target memory cell that is the target of the read operation among the word lines;
At least one unselected primary adjacent memory cell corresponding to at least one primary adjacent memory cell of the word lines, wherein the at least one primary adjacent memory cell is an unselected memory cell adjacent to the target memory cell among the memory cells. floating a word line or applying a power supply voltage to the at least one unselected primary adjacent word line; and
Applying a read voltage to each of the remaining unselected word lines, excluding the selected word line and the at least one unselected primary adjacent word line, among the word lines.
A read operation method of a 3D flash memory comprising:
제3항에 있어서,
상기 판독 전압을 인가하는 단계는,
상기 비선택된 워드 라인들 중 상기 적어도 하나의 1차 인접 메모리 셀에 인접한 적어도 하나의 2차 인접 메모리 셀-상기 적어도 하나의 2차 인접 메모리 셀은, 상기 적어도 하나의 1차 인접 메모리 셀이 상기 대상 메모리 셀과 반대 방향으로 인접하는 비선택된 메모리 셀임-에 대응하는 적어도 하나의 비선택된 2차 인접 워드 라인에 인가되는 판독 전압에 의한 프린징 필드(Fringing field)로 상기 적어도 하나의 1차 인접 메모리 셀을 턴 온(Turn on) 시키는 단계
를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 판독 동작 방법.
According to paragraph 3,
The step of applying the read voltage is,
At least one secondary adjacent memory cell adjacent to the at least one primary adjacent memory cell among the unselected word lines - wherein the at least one secondary adjacent memory cell is the target A fringing field caused by a read voltage applied to at least one unselected secondary adjacent word line corresponding to an unselected memory cell adjacent in the opposite direction to the memory cell, wherein the at least one primary adjacent memory cell Step to turn on
A method of reading a three-dimensional flash memory comprising:
3차원 플래시 메모리에 있어서,
수평 방향으로 연장 형성되며 수직 방향으로 이격되며 배치되는 워드 라인들; 및
상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 데이터 저장 패턴 및 상기 데이터 저장 패턴의 내측벽에 덮으며 상기 수직 방향으로 연장 형성되는 수직 채널 패턴을 포함하며, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-
을 포함하고,
상기 3차원 플래시 메모리는,
판독 동작에서 상기 워드 라인들 중 적어도 하나의 비선택된 메모리 셀-상기 적어도 하나의 비선택된 메모리 셀은 상기 메모리 셀들 중 상기 판독 동작의 대상이 되는 대상 메모리 셀을 제외한 메모리 셀임-에 대응하는 적어도 하나의 비선택된 워드 라인을 플로팅시키거나 상기 적어도 하나의 비선택된 워드 라인에 전원 전압을 인가하며,
상기 워드 라인들 중 상기 적어도 하나의 비선택된 메모리 셀에 인접한 적어도 하나의 비선택된 인접 메모리 셀에 대응하는 적어도 하나의 비선택된 인접 워드 라인에 인가되는 판독 전압에 의한 프린징 필드(Fringing field)로 상기 적어도 하나의 비선택된 메모리 셀을 턴 온(Turn on) 시키는 것을 특징으로 하는 3차원 플래시 메모리.
In 3D flash memory,
word lines that extend in the horizontal direction and are spaced apart in the vertical direction; and
Vertical channel structures extending in the vertical direction and penetrating the word lines - each of the vertical channel structures covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extends in the vertical direction. It includes a vertical channel pattern that extends, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines.
Including,
The three-dimensional flash memory is,
At least one unselected memory cell among the word lines in a read operation, wherein the at least one unselected memory cell is a memory cell other than the target memory cell that is the target of the read operation among the memory cells. Floating an unselected word line or applying a power supply voltage to the at least one unselected word line,
A fringing field caused by a read voltage applied to at least one unselected adjacent word line corresponding to at least one unselected adjacent memory cell adjacent to the at least one unselected memory cell among the word lines. A three-dimensional flash memory characterized by turning on at least one unselected memory cell.
삭제delete 제5항에 있어서,
상기 플로팅되거나 상기 전원 전압이 인가되는 상기 적어도 하나의 비선택된 워드 라인에 대응하는 상기 적어도 하나의 비선택된 메모리 셀은,
상기 수직 채널 구조체 상 상기 대상 메모리 셀의 위치에 기초하여 결정되는 것을 특징으로 하는 3차원 플래시 메모리.
According to clause 5,
The at least one unselected memory cell corresponding to the at least one unselected word line that is floating or to which the power voltage is applied,
A three-dimensional flash memory, characterized in that the decision is made based on the position of the target memory cell on the vertical channel structure.
수평 방향으로 연장 형성되며 수직 방향으로 이격되며 배치되는 워드 라인들; 및 상기 워드 라인들을 관통하며 상기 수직 방향으로 연장 형성되는 수직 채널 구조체들-상기 수직 채널 구조체들 각각은 상기 수직 방향으로 연장 형성되는 데이터 저장 패턴 및 상기 데이터 저장 패턴의 내측벽에 덮으며 상기 수직 방향으로 연장 형성되는 수직 채널 패턴을 포함하며, 상기 데이터 저장 패턴 및 상기 수직 채널 패턴은 상기 워드 라인들에 대응하는 메모리 셀들을 구성함-을 포함하는 3차원 플래시 메모리의 판독 동작 방법에 있어서,
상기 워드 라인들 중 상기 판독 동작의 대상이 되는 대상 메모리 셀에 대응하는 선택된 워드 라인에 검증 전압을 인가하는 단계;
상기 워드 라인들 중 적어도 하나의 비선택된 메모리 셀-상기 적어도 하나의 비선택된 메모리 셀은 상기 메모리 셀들 중 상기 대상 메모리 셀을 제외한 메모리 셀임-에 대응하는 적어도 하나의 비선택된 워드 라인을 플로팅시키거나 상기 적어도 하나의 비선택된 워드 라인에 전원 전압을 인가하는 단계; 및
상기 워드 라인들 중 상기 선택된 워드 라인 및 상기 적어도 하나의 비선택된 워드 라인을 제외한 나머지 비선택된 워드 라인들 각각에 판독 전압을 인가하는 단계
를 포함하는 3차원 플래시 메모리의 판독 동작 방법.
word lines that extend in the horizontal direction and are spaced apart in the vertical direction; and vertical channel structures penetrating the word lines and extending in the vertical direction - each of the vertical channel structures covers a data storage pattern extending in the vertical direction and an inner wall of the data storage pattern and extends in the vertical direction. A method for a read operation of a three-dimensional flash memory, comprising: a vertical channel pattern extending to, wherein the data storage pattern and the vertical channel pattern constitute memory cells corresponding to the word lines,
applying a verification voltage to a selected word line corresponding to a target memory cell that is the target of the read operation among the word lines;
Floating at least one unselected word line corresponding to at least one unselected memory cell among the word lines—the at least one unselected memory cell is a memory cell other than the target memory cell among the memory cells—or applying a power supply voltage to at least one unselected word line; and
Applying a read voltage to each of the remaining unselected word lines, excluding the selected word line and the at least one unselected word line, among the word lines.
A read operation method of a 3D flash memory comprising:
제8항에 있어서,
상기 판독 전압을 인가하는 단계는,
상기 나머지 비선택된 워드 라인들 중 상기 적어도 하나의 비선택된 메모리 셀에 인접한 적어도 하나의 비선택된 인접 메모리 셀에 대응하는 적어도 하나의 비선택된 인접 워드 라인에 인가되는 판독 전압에 의한 프린징 필드(Fringing field)로 상기 적어도 하나의 비선택된 메모리 셀을 턴 온(Turn on) 시키는 단계
를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 판독 동작 방법.
According to clause 8,
The step of applying the read voltage is,
A fringing field caused by a read voltage applied to at least one unselected adjacent word line corresponding to at least one unselected adjacent memory cell adjacent to the at least one unselected memory cell among the remaining unselected word lines. ) Turning on the at least one unselected memory cell
A method of reading a three-dimensional flash memory comprising:
제8항에 있어서,
상기 3차원 플래시 메모리의 판독 동작 방법은,
상기 플로팅되거나 상기 전원 전압이 인가될 상기 적어도 하나의 비선택된 워드 라인에 대응하는 상기 적어도 하나의 비선택된 메모리 셀을 상기 수직 채널 구조체 상 상기 대상 메모리 셀의 위치에 기초하여 결정하는 단계
를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 판독 동작 방법.
According to clause 8,
The read operation method of the 3D flash memory is:
Determining the at least one unselected memory cell corresponding to the at least one unselected word line that is floating or to which the power voltage is to be applied based on a location of the target memory cell on the vertical channel structure.
A method of reading a three-dimensional flash memory further comprising:
KR1020210083567A 2021-06-28 2021-06-28 Read operation method of 3d flash memory KR102597549B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210083567A KR102597549B1 (en) 2021-06-28 2021-06-28 Read operation method of 3d flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210083567A KR102597549B1 (en) 2021-06-28 2021-06-28 Read operation method of 3d flash memory

Publications (2)

Publication Number Publication Date
KR20230001088A KR20230001088A (en) 2023-01-04
KR102597549B1 true KR102597549B1 (en) 2023-11-02

Family

ID=84925213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210083567A KR102597549B1 (en) 2021-06-28 2021-06-28 Read operation method of 3d flash memory

Country Status (1)

Country Link
KR (1) KR102597549B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069141A1 (en) 2011-01-31 2013-03-21 Liyang Pan Vertically foldable memory array structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101515673B1 (en) * 2011-06-13 2015-05-04 한양대학교 산학협력단 3-D Flash Memory of using Fringing Effect and Method of manufacturing the same
KR101946179B1 (en) * 2014-12-09 2019-02-08 샌디스크 테크놀로지스 엘엘씨 Three-dimensional memory structure having a back gate electrode
KR102480013B1 (en) * 2018-11-26 2022-12-22 삼성전자 주식회사 Memory device for compensating leakage current and operating method thereof
KR20210030306A (en) * 2021-02-25 2021-03-17 삼성전자주식회사 Semiconductor memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069141A1 (en) 2011-01-31 2013-03-21 Liyang Pan Vertically foldable memory array structure

Also Published As

Publication number Publication date
KR20230001088A (en) 2023-01-04

Similar Documents

Publication Publication Date Title
US8923057B2 (en) Three-dimensional semiconductor memory device with active patterns and electrodes arranged above a substrate
KR20150060335A (en) Three dimensional semiconductor device
US10529727B2 (en) Nonvolatile memory device compensating for voltage drop of target gate line
US10971238B2 (en) Three-dimensional semiconductor memory devices and methods of operating the same
US11812609B2 (en) Three-dimensional semiconductor device having a first main separation structure and a second main separation structure on a lower structure
US20230019540A1 (en) Three-dimensional semiconductor memory device, operating method of the same and electronic system including the same
US11551764B2 (en) Memory device
KR102597549B1 (en) Read operation method of 3d flash memory
KR102624193B1 (en) Improved program operation method of three dimensional flash memory
KR102603208B1 (en) Improved program operation method of three dimensional flash memory
KR102633697B1 (en) 3d flash memory with confined data storage pattern structure and manufacturing method threrof
KR102649118B1 (en) 3d flash memory for high-speed operation based on ferroelectric
KR102635478B1 (en) 3d flash memory manufactured through gate first process
KR102627215B1 (en) Three dimensional flash memory including connection unit and manufacturing method thereof
KR102633429B1 (en) 3d flash memory with extended memory window
KR102544004B1 (en) Three dimensional flash memory including connection unit and manufacturing method thereof
KR102624196B1 (en) 3d resistive random access memory
US20230410919A1 (en) Three-dimensional flash memory for improving integration and operation method thereof
KR102494930B1 (en) Three dimensional flash memory for improving program and operation method thereof
KR20230033971A (en) 3d flash memory for implementing multi level
KR102626837B1 (en) Three-dimensional semiconductor memory device, operating method of the same and electronic system including the same
KR102497881B1 (en) Three dimensional flash memory for improving integration and operation method thereof
US20230253044A1 (en) Three-dimensional non-volatile memory device
KR20230062919A (en) 3d flash memory improving integration and manufacturing method thereof
KR20230095582A (en) Circuit compensation method and system for providing improving cell characteristic degradation due to abnormal shape of vertical channel structure

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant