KR102602505B1 - 위성 통신을 위한 시스템들 및 방법들 - Google Patents

위성 통신을 위한 시스템들 및 방법들 Download PDF

Info

Publication number
KR102602505B1
KR102602505B1 KR1020217011374A KR20217011374A KR102602505B1 KR 102602505 B1 KR102602505 B1 KR 102602505B1 KR 1020217011374 A KR1020217011374 A KR 1020217011374A KR 20217011374 A KR20217011374 A KR 20217011374A KR 102602505 B1 KR102602505 B1 KR 102602505B1
Authority
KR
South Korea
Prior art keywords
delete delete
substrate
chip
power
amplifier
Prior art date
Application number
KR1020217011374A
Other languages
English (en)
Other versions
KR20210122768A (ko
Inventor
펠릭스 에제캄
주니어 타이론 디. 미첼
폴 소니어
다니엘 프랜시스
Original Assignee
아카시 시스템즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아카시 시스템즈, 인크. filed Critical 아카시 시스템즈, 인크.
Publication of KR20210122768A publication Critical patent/KR20210122768A/ko
Application granted granted Critical
Publication of KR102602505B1 publication Critical patent/KR102602505B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B64—AIRCRAFT; AVIATION; COSMONAUTICS
    • B64G—COSMONAUTICS; VEHICLES OR EQUIPMENT THEREFOR
    • B64G1/00—Cosmonautic vehicles
    • B64G1/10—Artificial satellites; Systems of such satellites; Interplanetary vehicles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J3/44—Raman spectrometry; Scattering spectrometry ; Fluorescence spectrometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/036—Cooling arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/564—Power control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • H04B7/18513—Transmission in a satellite or space-based system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • H04B7/18515—Transmission equipment in satellites or space-based relays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1851—Systems using a satellite or space-based relay
    • H04B7/18517—Transmission equipment in earth stations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/18523—Satellite systems for providing broadcast service to terrestrial stations, i.e. broadcast satellite service
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/185—Space-based or airborne stations; Stations for satellite systems
    • H04B7/1853—Satellite systems for providing telephony service to a mobile station, i.e. mobile satellite service
    • H04B7/18532—Arrangements for managing transmission, i.e. for transporting data or a signalling message
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/52—TPC using AGC [Automatic Gain Control] circuits or amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators

Abstract

제1 재료를 포함하는 제1 기판 및 상기 제1 재료와는 상이한 제2 재료를 포함하는 제2 기판을 포함하는, 데이터를 송신하거나 수신하도록 구성된, 무선주파수(RF) 증폭기 칩을 포함하는, 무선 통신의 양태들이 기술된다. 상기 제1 기판과 상기 제2 기판 사이의 계면 영역이 라만 분광법에 의해 측정되었을 때 5.0cm-1 미만의 반치전폭을 갖는 약 1332cm-1에서의 sp3 카본 피크를 나타내도록 상기 제1 기판 및 상기 제2 기판이 격자 정합될 수 있다. 일부 양태들에서, 상기 제1 기판 및 상기 제2 기판은 상기 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하거나 수신하는 것을 허용한다. 일부 양태들에서, 상기 RF 증폭기 칩은 위성 송신기의 일부이다.

Description

위성 통신을 위한 시스템들 및 방법들
상호 참조
본 출원은 2018년 9월 19일에 출원된 미국 가특허 출원 제62/733,581호의 이익을 주장하고, 해당 출원은 그 전체가 인용에 의해 본 명세서에 포함된다.
지구의 궤도를 도는 위성들은: 정보의 방송, 위성 위치 확인 시스템, 원격 감지, 및 과학 탐사와 같은 다양한 기능들을 가지고 있다. 위성군(satellite constellation)들은 지구 저궤도(Low-Earth Orbit, LEO), 지구 중궤도(Medium Earth Orbit, MEO) 또는 정지 궤도(Geostationary Orbit)에 있을 수 있다. 모바일 데이터에 대한 지속적으로 증가하는 수요와 5G 네트워크에 관하여 데이터에 대한 예상 수요를 고려하여 위성들이 관심을 끌고 있다. 따라서 위성 성능이 고려되고 있다.
본 명세서에 기술된 디바이스들 및 시스템들은, 종래의 RF 전력 증폭기들에 비해 개선된 열 성능 및 선형성을 제공하는 것에 의해, 적어도 상기한 것을 다룰 수 있다. 예를 들어, 본 명세서에 개시된 바와 같은 GaND(gallium nitride on diamond) 기반 증폭기는 종래의 마이크로파 또는 밀리미터 증폭기들에 비해 다음의 이점들 중 적어도 일부를 제공할 수 있다. (1) 동일한 베이스플레이트 온도 및 칩 설계에 대해, 본 개시의 양태들은 종래의 솔리드-스테이트 증폭기 기술에 비해 더 높은 출력 전력 및 더 낮은 열 저항을 제공할 수 있다. (2) 동일한 베이스플레이트 및 칩 사이즈이지만 반드시 동일한 것은 아닌 칩 설계에 대해, 본 개시의 양태들은 종래의 솔리드-스테이트 증폭기 기술에 비해 더 높은 출력 전력, 더 낮은 열 저항 및 더 효율적인 열 흐름을 제공할 수 있다. (3) 동일한 출력 전력 및 칩 사이즈에 대해, 본 개시의 양태들은 더 높은 베이스플레이트 온도에서 종래의 솔리드-스테이트 증폭기 기술과 비교하여 더 낮은 베이스플레이트 온도에서 동등한 출력 전력을 제공할 수 있다. (4) 동일한 선형 출력 전력 및 칩 사이즈에 대해, 본 개시의 양태들은 종래 기술에 비해 더 높은 전력 부가 효율(power added efficiency, PAE) 및 더 높은 벽 플러그 효율(wall-plug efficiency)을 제공할 수 있다. (5) 동일한 소산 전력(예를 들어, 열) 및 전력속 밀도(power flux-density, PFD) 제한 선형 출력 전력에 대해, 본 개시의 양태들은 고차 상호변조곱(higher-order intermodulation product)들의 효과의 감소로 인해 더 높은 선형성을 제공할 수 있다.
일 양태에서, 데이터를 송신하거나 수신하기 위한 칩이 제공된다. 상기 칩은: 제1 재료를 포함하는 제1 기판; 및 상기 제1 기판에 인접한 제2 기판을 포함할 수 있고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제1 기판과 상기 제2 기판 사이의 계면 영역이 라만 분광법(Raman spectroscopy)에 의해 측정되었을 때 5.0cm-1 미만의 반치전폭(full width half maximum)을 갖는 약 1332cm-1에서의 sp3 카본 피크를 나타내도록 상기 제2 기판이 상기 제1 기판에 격자 정합(lattice-match)되고, 상기 제1 기판 및 상기 제2 기판은 상기 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하거나 수신하는 것을 허용한다.
일부 실시예들에서, 상기 칩은 무선주파수 증폭기 회로를 포함한다. 일부 실시예들에서, 상기 제1 기판은 약 1000W/mK보다 큰 열전도율을 갖는다. 일부 실시예들에서, 상기 제1 기판은 다이아몬드를 포함한다. 일부 실시예들에서, 상기 제2 기판은 반도체이다. 일부 실시예들에서, 상기 제2 기판은 III-V족 반도체를 포함한다. 일부 실시예들에서, 상기 제2 기판은 GaN, InGaN, AlGaN, 및 InGaAlN으로 구성된 그룹으로부터 선택된 재료를 포함한다. 일부 실시예들에서, 상기 제2 기판은 실리콘을 포함한다. 일부 실시예들에서, 상기 계면 영역은, 라만 분광법에 의해 측정되었을 때, 배경 제거(background subtraction) 후 상기 sp3 카본 피크의 높이의 20% 미만인 진폭을 갖는 1550cm-1에서의 sp2 카본 피크를 나타낸다. 일부 실시예들에서, 상기 계면 영역은 국부 배경 강도(local background intensity)의 10% 이상인 sp3 카본 피크를 나타낸다. 일부 실시예들에서, 상기 전송 레이트는 적어도 10 기가비트/초이다. 일부 실시예들에서, 상기 전송 레이트는 적어도 12 기가비트/초이다. 일부 실시예들에서, 상기 전송 레이트는 적어도 14 기가비트/초이다. 일부 실시예들에서, 상기 전송 레이트는 적어도 100 기가비트/초이다. 일부 실시예들에서, 상기 전송 레이트는 적어도 1 테라비트/초이다. 일부 실시예들에서, 상기 주파수는 37.5GHz 내지 300GHz의 범위 내에 있다. 일부 실시예들에서, 상기 주파수는 37.5GHz 내지 40.5GHz의 범위 내에 있다. 일부 실시예들에서, 상기 칩은 상기 제2 기판을 포함하는 트랜지스터를 포함한다. 일부 실시예들에서, 상기 트랜지스터는 40 나노미터(nm) 미만의 피처 사이즈를 갖는다. 일부 실시예들에서, 상기 주파수는 적어도 50MHz의 대역폭을 갖는다.
다른 양태에서, 데이터를 송신하거나 수신하기 위한 칩이 제공된다. 상기 칩은: 제1 재료를 포함하는 제1 기판; 및 상기 제1 기판에 인접한 제2 기판을 포함할 수 있고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, (i) 상기 칩이 선형 영역(linear regime)에서 2W 이하의 입력 전력에 대해 30dBi 미만의 안테나 이득 내에서 5W 내지 42W의 범위 내의 유효 복사 전력(effective radiated power)을 출력하도록, 그리고 (ii) 상기 칩이 적어도 500 메가비트/초의 전송 레이트로 데이터를 송신하거나 수신하도록 상기 제1 기판 및 상기 제2 기판이 격자 정합된다.
다른 양태에서, 데이터를 송신하거나 수신하기 위한 칩이 제공된다. 상기 칩은: 제1 재료를 포함하는 제1 기판; 및 상기 제1 기판에 인접한 제2 기판을 포함할 수 있고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제2 기판은, 상기 제1 기판 및 상기 제2 기판에 걸쳐 1000W/mK 이상인 열전도율을 제공하도록 제1 기판에 격자 정합되고, 상기 제1 기판 및 상기 제2 기판은 상기 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하거나 수신하는 것을 허용한다.
다른 양태에서, 데이터를 송신하거나 수신하기 위한 칩이 제공된다. 상기 칩은: 제1 재료를 포함하는 제1 기판; 및 상기 제1 기판에 인접한 제2 기판을 포함할 수 있고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제2 기판은 상기 제1 기판에 격자 정합되고, (i) 상기 칩이 25dB보다 큰 반송파 대 잡음비(carrier to noise ratio)로 5W 내지 42W의 범위 내의 유효 복사 전력을 출력하도록, 그리고 (ii) 상기 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 50MHz의 범위 내의 대역폭으로 데이터를 송신하거나 수신하도록 상기 제1 기판 및 상기 제2 기판이 격자 정합된다.
다른 양태에서, 데이터를 송신하거나 수신하기 위한 칩이 제공된다. 상기 칩은: 제1 재료를 포함하는 제1 기판; 및 상기 제1 기판에 인접한 제2 기판을 포함할 수 있고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제2 기판은 상기 제1 기판에 격자 정합되고, (i) 상기 칩이 20dB 미만의 잡음 전력 간섭비를 갖는 5W 내지 42W의 범위 내의 유효 복사 전력을 출력하도록, 그리고 (ii) 상기 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하거나 수신하도록 상기 제1 기판 및 상기 제2 기판이 격자 정합된다.
다른 양태에서, 데이터를 송신하거나 수신하기 위한 시스템이 제공된다. 상기 시스템은: (i) 제1 재료를 포함하는 제1 기판, 및 (ii) 상기 제1 기판에 인접한 제2 기판을 포함하는 칩 - 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제1 기판과 상기 제2 기판 사이의 계면 영역이 라만 분광법에 의해 측정되었을 때 5.0cm-1 미만의 반치전폭을 갖는 약 1332cm-1에서의 sp3 카본 피크를 나타내도록 상기 제2 기판이 상기 제1 기판에 격자 정합되고, 상기 제1 기판 및 상기 제2 기판은 상기 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하거나 수신하는 것을 허용함 - ; 및 상기 칩에 동작가능하게(operatively) 결합된 송신 또는 수신 유닛을 포함할 수 있고, 상기 송신 또는 수신 유닛은 데이터를 송신하거나 수신하도록 구성된다.
일부 실시예들에서, 상기 칩 및 상기 송신 또는 수신 유닛은 위성의 일부이다. 일부 실시예들에서, 상기 위성은 큐브샛(cubesat)이다. 일부 실시예들에서, 상기 위성은 무게가 50 킬로그램 미만이다. 일부 실시예들에서, 상기 시스템은 각각이 상기 칩 및 상기 송신 또는 수신 유닛을 포함하는 하나 이상의 추가적인 위성을 더 포함한다. 일부 실시예들에서, 상기 송신 또는 수신 유닛은 하나 이상의 안테나를 포함한다. 일부 실시예들에서, 상기 송신 또는 수신 유닛은 원격 송신 또는 수신 유닛으로 상기 데이터를 송신하거나 수신하도록 구성된다. 일부 실시예들에서, 상기 데이터는 음성, 오디오, 또는 비디오 데이터 중 적어도 하나를 포함한다.
다른 양태에서, 데이터를 송신하기 위한 칩이 제공된다. 상기 칩은: 기판에 동작가능하게 결합된 반도체 층을 포함할 수 있고, 상기 기판은 약 1000W/mK보다 큰 열전도율을 갖고, 상기 열전도율은 상기 칩이, 신호들을 증폭하고 적어도 4 기가비트/초의 전송 레이트와 적어도 18GHz의 주파수로 데이터를 송신하기 위해, 적어도 40%의 효율과 적어도 30dB의 이득으로 적어도 10W의 출력 전력을 생성하는 것을 가능하게 한다.
일부 실시예들에서, 상기 칩은 무선주파수 증폭기 회로를 포함한다. 일부 실시예들에서, 상기 무선주파수 증폭기 회로는 집적 마이크로파 회로 또는 집적 밀리미터파 회로를 포함한다. 일부 실시예들에서, 상기 기판은 다이아몬드를 포함한다. 일부 실시예들에서, 상기 반도체 층은 GaN, InGaN, AlGaN, 및 InGaAlN으로 구성된 그룹으로부터 선택된 III-V족 반도체를 포함한다. 일부 실시예들에서, 상기 칩의 잡음 전력비로부터의 간섭 레벨은 20dB 이하이다. 일부 실시예들에서, 상기 칩 상의 교차 편파(cross-polarization)로부터의 간섭 레벨은 약 15dB 이하이다.
다른 양태에서, 데이터를 송신하기 위한 송신 디바이스가 제공된다. 상기 송신 디바이스는: 임의의 양태 또는 실시예의 상기 칩; 및 상기 칩에 동작가능하게 결합된 송신 안테나를 포함할 수 있고, 상기 칩은 상기 전송 레이트와 상기 주파수로 데이터를 송신하기 위해 상기 송신 안테나에 상기 출력 전력을 제공하도록 구성된다.
일부 실시예들에서, 상기 디바이스는 위성 송신기이다. 일부 실시예들에서, 상기 위성 송신기는 적어도 400km의 고도에서 상기 데이터를 송신하도록 구성된다. 일부 실시예들에서, 상기 위성 송신기는 약 400km와 약 600km 사이의 고도에서 상기 데이터를 송신하도록 구성된다. 일부 실시예들에서, 상기 송신 안테나는 0.5 미터 이하의 직경을 갖는다. 일부 실시예들에서, 상기 송신 안테나는 적어도 45%의 효율을 갖는다. 일부 실시예들에서, 상기 송신 안테나는 적어도 36dBi의 이득을 갖는다. 일부 실시예들에서, 상기 송신 디바이스는 1도 이하의 포인팅 오류(pointing error)를 갖는다. 일부 실시예들에서, 상기 송신 디바이스는 2.3dB 이하의 포인팅 손실을 갖는다. 일부 실시예들에서, 상기 송신 디바이스는 적어도 43dBW의 유효 등방성 복사 전력을 갖는다.
다른 양태에서, 데이터 통신 링크가 제공된다. 상기 데이터 통신 링크는: 임의의 양태 또는 실시예의 상기 송신 디바이스; 및 상기 송신 디바이스와 무선 통신하는 수신 디바이스를 포함할 수 있고, 상기 수신 디바이스는 상기 송신 디바이스로부터 송신된 데이터를 수신하도록 구성된다.
일부 실시예들에서, 상기 수신 디바이스는 적어도 65dBi의 이득 및 적어도 60%의 효율을 갖는 수신 안테나를 포함한다. 일부 실시예들에서, 반송파 당 할당된 대역폭은 적어도 약 1200MHz이다. 일부 실시예들에서, 상기 링크는 114dB 이하의 잡음 전력을 갖는다. 일부 실시예들에서, 상기 링크는 18dB보다 큰 신호 대 잡음비를 갖는다. 일부 실시예들에서, 상기 링크는 적어도 5 기가비트/초의 최대 채널 데이터 레이트 용량을 갖는다. 일부 실시예들에서, 상기 링크는 적어도 5bps/Hz의 스펙트럼 효율을 갖는다. 일부 실시예들에서, 상기 수신 디바이스의 수신 안테나는 적어도 12 미터의 직경을 갖는다. 일부 실시예들에서, 상기 수신 디바이스의 수신 안테나에서 수신된 전력속 밀도는 적어도 80dBW/m2이다. 일부 실시예들에서, 상기 링크는 적어도 200dB의 전파 손실을 겪는다. 일부 실시예들에서, 상기 신호들은 변조된 반송파 신호를 포함하고, 상기 칩은 상기 칩의 선형성이 개선되도록 상기 변조된 반송파 신호에 비해 감소된 신호 왜곡을 갖는다. 일부 실시예들에서, 상기 신호 왜곡은 n차 상호변조곱을 포함한다. 일부 실시예들에서, 상기 n차 상호변조곱은 3차 상호변조곱 또는 5차 상호변조곱을 포함한다. 일부 실시예들에서, 상기 칩의 선형성은 (i) 상기 변조된 반송파 신호의 출력 전력 대 (ii) 상기 n차 상호변조곱의 전력의 비율과 연관된다. 일부 실시예들에서, 상기 비율은 적어도 30dB이다. 일부 실시예들에서, 상기 칩의 동작 채널 온도는 200℃ 미만이다. 일부 실시예들에서, 상기 출력 전력은 칩의 선형 동작 영역(linear operating regime)에서 최대 출력 전력에 대응한다. 일부 실시예들에서, 상기 효율은 상기 칩의 선형 동작 영역에서의 전력 부가 효율(PAE)에 대응한다. 일부 실시예들에서, 상기 칩에의 입력 전력은 포화 레벨로부터 상기 칩의 선형 동작 영역으로 적어도 5dB만큼 백 오프(back off)된다.
다른 양태에서, 데이터를 송신하기 위한 칩이 제공된다. 상기 칩은: 기판에 동작가능하게 결합된 반도체 층을 포함할 수 있고, 상기 기판은 약 1000W/mK보다 큰 열전도율을 갖고, 상기 열전도율은 상기 칩이, 신호들을 증폭하고 적어도 300 메가비트/초의 전송 레이트와 적어도 40GHz의 주파수로 데이터를 송신하기 위해, 적어도 40%의 효율과 적어도 30dB의 이득으로 적어도 5W의 출력 전력을 생성하는 것을 가능하게 한다.
일부 실시예들에서, 상기 칩은 무선주파수 증폭기 회로를 포함한다. 일부 실시예들에서, 상기 무선주파수 증폭기 회로는 집적 마이크로파 회로 또는 집적 밀리미터파 회로를 포함한다. 일부 실시예들에서, 기판은 다이아몬드를 포함한다. 일부 실시예들에서, 상기 반도체 층은 GaN, InGaN, AlGaN, 및 InGaAlN으로 구성된 그룹으로부터 선택된 III-V족 반도체를 포함한다. 일부 실시예들에서, 상기 칩의 잡음 전력비로부터의 간섭 레벨은 약 23dB 이하이다. 일부 실시예들에서, 상기 칩 상의 교차 편파로부터의 간섭 레벨은 약 15dB 이하이다.
다른 양태에서, 데이터를 송신하기 위한 송신 디바이스가 제공된다. 상기 송신 디바이스는: 임의의 양태 또는 실시예의 상기 칩; 및 상기 칩에 동작가능하게 결합된 송신 안테나를 포함할 수 있고, 상기 칩은 상기 전송 레이트와 상기 주파수로 데이터를 송신하기 위해 상기 송신 안테나에 상기 출력 전력을 제공하도록 구성된다.
일부 실시예들에서, 상기 디바이스는 위성 송신기이다. 일부 실시예들에서, 상기 위성 송신기는 적어도 5000km의 고도에서 상기 데이터를 송신하도록 구성된다. 일부 실시예들에서, 상기 위성 송신기는 6000km의 고도에서 상기 데이터를 송신하도록 구성된다. 일부 실시예들에서, 상기 송신 안테나는 0.5 미터 이하의 직경을 갖는다. 일부 실시예들에서, 상기 송신 안테나는 적어도 45%의 효율을 갖는다. 일부 실시예들에서, 상기 송신 안테나는 적어도 43dBi의 이득을 갖는다. 일부 실시예들에서, 상기 송신 디바이스는 0.5도 이하의 포인팅 오류를 갖는다. 일부 실시예들에서, 상기 송신 디바이스는 3dB 이하의 포인팅 손실을 갖는다. 일부 실시예들에서, 상기 송신 디바이스는 적어도 47dBW의 유효 등방성 복사 전력을 갖는다.
다른 양태에서, 임의의 양태 또는 실시예의 상기 송신 디바이스 및 상기 송신 디바이스와 무선 통신하는 수신 디바이스를 포함하는 데이터 통신 링크가 제공되고, 상기 수신 디바이스는 상기 송신 디바이스로부터 송신된 데이터를 수신하도록 구성된다.
일부 실시예들에서, 상기 수신 디바이스는 적어도 72dBi의 이득 및 적어도 60%의 효율을 갖는 수신 안테나를 포함한다. 일부 실시예들에서, 반송파 당 할당된 대역폭은 적어도 250MHz이다. 일부 실시예들에서, 상기 링크는 약 120dBW 미만의 잡음 전력을 갖는다. 일부 실시예들에서, 상기 링크는 약 8.5dB보다 큰 신호 대 잡음비를 갖는다. 일부 실시예들에서, 상기 링크는 적어도 500 메가비트/초의 최대 채널 데이터 레이트 용량을 갖는다. 일부 실시예들에서, 상기 링크는 적어도 2.9bps/Hz의 스펙트럼 효율을 갖는다. 일부 실시예들에서, 상기 수신 디바이스의 수신 안테나는 적어도 12 미터의 직경을 갖는다. 일부 실시예들에서, 상기 수신 디바이스의 수신 안테나에서 전력속 밀도는 적어도 99dBW/m2이다. 일부 실시예들에서, 상기 링크는 적어도 200dB의 전파 손실을 겪는다. 일부 실시예들에서, 상기 신호들은 변조된 반송파 신호를 포함하고, 상기 칩은 상기 칩의 선형성이 개선되도록 상기 변조된 반송파 신호에 비해 감소된 신호 왜곡을 갖는다. 일부 실시예들에서, 상기 신호 왜곡은 n차 상호변조곱을 포함한다. 일부 실시예들에서, 상기 n차 상호변조곱은 3차 상호변조곱 또는 5차 상호변조곱을 포함한다. 일부 실시예들에서, 상기 칩의 선형성은 (i) 상기 변조된 반송파 신호의 출력 전력 대 (ii) 상기 n차 상호변조곱의 전력의 비율과 연관된다. 일부 실시예들에서, 상기 비율은 적어도 30dB이다. 일부 실시예들에서, 상기 칩의 동작 채널 온도는 200℃ 미만이다. 일부 실시예들에서, 상기 출력 전력은 칩의 선형 동작 영역에서의 최대 출력 전력에 대응한다. 일부 실시예들에서, 상기 효율은 상기 칩의 선형 동작 영역에서의 전력 부가 효율(PAE)에 대응한다. 일부 실시예들에서, 상기 칩에의 입력 전력은 포화 레벨로부터 상기 칩의 선형 동작 영역으로 적어도 5dB만큼 백 오프된다.
다른 양태에서, 무선주파수(radiofrequency, RF) 증폭기 칩을 사용하기 위한 방법이 제공된다. 상기 방법은: 상기 RF 증폭기 칩을 제공하는 단계 - 상기 RF 증폭기 칩은 제1 재료를 포함하는 제1 기판 및 상기 제1 기판에 인접한 제2 기판을 포함하고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제1 기판과 상기 제2 기판 사이의 계면 영역이 라만 분광법에 의해 측정되었을 때 5.0cm-1 미만의 반치전폭을 갖는 약 1332cm-1에서의 sp3 카본 피크를 나타내도록 상기 제2 기판이 상기 제1 기판에 격자 정합됨 - , 및 상기 제1 기판 및 상기 제2 기판에 적어도 부분적으로 기초하여, 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하는 단계를 포함할 수 있다.
다른 양태에서, 무선주파수(RF) 증폭기 칩을 사용하기 위한 방법이 제공된다. 상기 방법은 임의의 양태 또는 실시예의 상기 RF 증폭기 칩을 제공하는 단계 및 상기 제1 기판 및 상기 제2 기판에 적어도 부분적으로 기초하여, 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하는 단계를 포함할 수 있다.
다른 양태에서, 무선주파수(RF) 증폭기 칩을 사용하기 위한 방법이 제공된다. 상기 방법은: 상기 RF 증폭기 칩을 제공하는 단계 - 상기 RF 증폭기 칩은 제1 재료를 포함하는 제1 기판 및 상기 제1 기판에 인접한 제2 기판을 포함하고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함함 - ; 및 상기 제1 기판 및 상기 제2 기판의 격자 정합에 적어도 부분적으로 기초하여: 상기 RF 증폭기 칩으로부터 출력 신호를 생성하는 단계 - 상기 출력 신호는 선형 영역에서 2W 이하의 입력 전력에 대해 30dBi 미만의 안테나 이득 내에서 5W 내지 42W의 범위 내의 유효 복사 전력을 포함함 - ; 및 적어도 500 메가비트/초의 전송 레이트로 데이터를 송신하는 단계를 포함할 수 있다.
다른 양태에서, 무선주파수(RF) 증폭기 칩을 사용하기 위한 방법이 제공된다. 상기 방법은: 임의의 양태 또는 실시예의 상기 RF 증폭기 칩을 제공하는 단계; 및 상기 제1 기판 및 상기 제2 기판의 격자 정합에 적어도 부분적으로 기초하여: 상기 RF 증폭기 칩으로부터 출력 신호를 생성하는 단계 - 상기 출력 신호는 선형 영역에서 2W 이하의 입력 전력에 대해 30dBi 미만의 안테나 이득 내에서 5W 내지 42W의 범위 내의 유효 복사 전력을 포함함 - ; 및 적어도 500 메가비트/초의 전송 레이트로 데이터를 송신하는 단계를 포함할 수 있다.
다른 양태에서, 무선주파수(RF) 증폭기 칩을 사용하기 위한 방법이 제공된다. 상기 방법은: 상기 RF 증폭기 칩을 제공하는 단계 - 상기 RF 증폭기 칩은 제1 재료를 포함하는 제1 기판 및 상기 제1 기판에 인접한 제2 기판을 포함하고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제2 기판은, 상기 제1 기판 및 상기 제2 기판에 걸쳐 1000W/mK 이상인 열전도율을 제공하도록 제1 기판에 격자 정합됨 - , 및 상기 제1 기판 및 상기 제2 기판에 적어도 부분적으로 기초하여, 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하는 단계를 포함할 수 있다.
다른 양태에서, 무선주파수(RF) 증폭기 칩을 사용하기 위한 방법이 제공된다. 상기 방법은: 임의의 양태 또는 실시예의 상기 RF 증폭기 칩을 제공하는 단계 및 상기 제1 기판 및 상기 제2 기판에 적어도 부분적으로 기초하여, 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하는 단계를 포함할 수 있다.
다른 양태에서, 무선주파수(RF) 증폭기 칩을 사용하기 위한 방법이 제공된다. 상기 방법은: 상기 RF 증폭기 칩을 제공하는 단계 - 상기 RF 증폭기 칩은 제1 재료를 포함하는 제1 기판 및 상기 제1 기판에 인접한 제2 기판을 포함하고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함함 - ; 및 상기 제1 기판 및 상기 제2 기판의 격자 정합에 적어도 부분적으로 기초하여: (i) 상기 RF 증폭기 칩으로부터 출력 신호를 생성하는 단계 - 상기 출력 신호는 25dB보다 큰 반송파 대 잡음비를 갖는 5W 내지 42W의 범위 내의 유효 복사 전력을 포함함 - ; 및 (ii) 적어도 500 메가비트/초의 전송 레이트와 적어도 50MHz의 범위 내의 대역폭으로 데이터를 송신하는 단계를 포함할 수 있다.
다른 양태에서, 무선주파수(RF) 증폭기 칩을 사용하기 위한 방법이 제공된다. 상기 방법은: 상기 RF 증폭기 칩을 제공하는 단계 - 상기 RF 증폭기 칩은 제1 재료를 포함하는 제1 기판 및 상기 제1 기판에 인접한 제2 기판을 포함하고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함함 - ; 및 상기 제1 기판 및 상기 제2 기판의 격자 정합에 적어도 부분적으로 기초하여: (i) 상기 RF 증폭기 칩으로부터 출력 신호를 생성하는 단계 - 상기 출력 신호는 20dB 미만의 잡음 전력 간섭비를 갖는 5W 내지 42W의 범위 내의 유효 복사 전력을 포함함 - ; 및 (ii) 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하는 단계를 포함할 수 있다.
다른 양태에서, 무선주파수(RF) 증폭기 칩을 사용하기 위한 방법이 제공된다. 상기 방법은: 상기 RF 증폭기 칩을 제공하는 단계 - 상기 RF 증폭기 칩은 기판에 동작가능하게 결합된 반도체 층을 포함하고, 상기 기판은 약 1000W/mK보다 큰 열전도율을 가짐 - ; 및 상기 열전도율에 적어도 부분적으로 기초하여, 신호들을 증폭하고 적어도 4 기가비트/초의 전송 레이트와 적어도 18GHz의 주파수로 데이터를 송신하기 위해, 적어도 40%의 효율과 적어도 30dB의 이득으로 적어도 10W의 출력 전력을 생성하는 단계를 포함할 수 있다.
다른 양태에서, 송신 디바이스를 사용하기 위한 방법이 제공된다. 상기 방법은: 임의의 양태 또는 실시예의 상기 무선주파수(RF) 증폭기 칩을 제공하는 단계; 안테나를 제공하는 단계 - 상기 RF 증폭기 칩은 상기 안테나에 동작가능하게 결합됨 - ; 및 상기 전송 레이트와 상기 주파수로 데이터를 송신하기 위해 상기 안테나에 대해 상기 출력 전력을 생성하는 단계를 포함할 수 있다. 일부 실시예들에서, 상기 송신 디바이스는 임의의 양태 또는 실시예의 상기 송신 디바이스이다.
다른 양태에서, 무선주파수(RF) 증폭기 칩을 사용하기 위한 방법이 제공된다. 상기 방법은: 상기 RF 증폭기 칩을 제공하는 단계 - 상기 RF 증폭기 칩은 기판에 동작가능하게 결합된 반도체 층을 포함하고, 상기 기판은 약 1000W/mK보다 큰 열전도율을 가짐 - ; 및 상기 열전도율에 적어도 부분적으로 기초하여, 신호들을 증폭하고 적어도 300 메가비트/초의 전송 레이트와 적어도 40GHz의 주파수로 데이터를 송신하기 위해, 적어도 40%의 효율과 적어도 30dB의 이득으로 적어도 5W의 출력 전력을 생성하는 단계를 포함할 수 있다.
다른 양태에서, 송신 디바이스를 사용하기 위한 방법이 제공된다. 상기 방법은: 임의의 양태 또는 실시예의 상기 무선주파수(RF) 증폭기 칩을 제공하는 단계; 안테나를 제공하는 단계 - 상기 RF 증폭기 칩은 상기 안테나에 동작가능하게 결합됨 - ; 및 상기 전송 레이트와 상기 주파수로 데이터를 송신하기 위해 상기 안테나에 대해 상기 출력 전력을 생성하는 단계를 포함할 수 있다. 일부 실시예들에서, 상기 송신 디바이스는 임의의 양태 또는 실시예의 상기 송신 디바이스를 포함한다.
다른 양태에서, 데이터를 송신하기 위한 방법이 제공된다. 상기 방법은: 제1 재료를 포함하는 제1 기판 및 상기 제1 기판에 인접한 제2 기판을 포함하는 무선주파수(RF) 증폭기 칩을 제공하는 단계 - 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제1 기판과 상기 제2 기판 사이의 계면 영역이 라만 분광법에 의해 측정되었을 때 5.0cm-1 미만의 반치전폭을 갖는 약 1332cm-1에서의 sp3 카본 피크를 나타내도록 상기 제2 기판이 상기 제1 기판에 격자 정합됨 - ; 상기 칩에 동작가능하게 결합된 송신 유닛을 제공하는 단계 - 상기 송신 유닛은 데이터를 송신하도록 구성됨 - ; 및 상기 제1 기판 및 상기 제2 기판에 적어도 부분적으로 기초하여, 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하는 단계를 포함할 수 있다.
다른 양태에서, 데이터를 수신하기 위한 방법이 제공된다. 상기 방법은: 제1 재료를 포함하는 제1 기판 및 상기 제1 기판에 인접한 제2 기판을 포함하는 무선주파수(RF) 증폭기 칩을 제공하는 단계 - 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제1 기판과 상기 제2 기판 사이의 계면 영역이 라만 분광법에 의해 측정되었을 때 5.0cm-1 미만의 반치전폭을 갖는 약 1332cm-1에서의 sp3 카본 피크를 나타내도록 상기 제2 기판이 상기 제1 기판에 격자 정합됨 - ; 상기 칩에 동작가능하게 결합된 수신 유닛을 제공하는 단계 - 상기 수신 유닛은 데이터를 수신하도록 구성됨 - ; 및 상기 제1 기판 및 상기 제2 기판에 적어도 부분적으로 기초하여, 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 수신하는 단계를 포함할 수 있다.
본 개시의 추가적인 양태들 및 이점들은, 본 개시의 예시적인 실시예들만이 도시되고 기술되는, 다음의 상세한 설명으로부터 당업자들에게 쉽게 명백해질 것이다. 깨닫겠지만, 본 개시는 다른 그리고 상이한 실시예들이 가능하고, 그의 몇몇 세부 사항들은, 모두 본 개시를 벗어나지 않고, 다양한 명백한 점들에서 수정이 가능하다. 따라서, 도면 및 설명은, 제한적인 것으로서가 아니라, 사실상 예시적인 것으로서 간주되어야 한다.
인용에 의한 포함
본 명세서에서 언급된 모든 간행물들, 특허들, 및 특허 출원들은 각각의 개별 간행물, 특허, 또는 특허 출원이 인용에 의해 포함되는 것으로 구체적으로 그리고 개별적으로 명시된 것과 같은 정도로 본 명세서에 인용에 의해 포함된다. 인용에 의해 포함된 간행물들 및 특허들 또는 특허 출원들이 본 명세서에 포함된 개시와 모순되는 한, 본 명세서는 임의의 그러한 모순되는 자료를 대체하고/하거나 그에 우선하는 것으로 의도된다.
본 발명의 신규한 특징들은 첨부된 청구항들에서 구체적으로 제시된다. 본 발명의 다양한 원리들이 이용되는, 예시적인 실시예들을 제시하는, 다음의 상세한 설명, 및 첨부 도면들 또는 그림들(본 명세서에서 "도" 및 "도들"이라고도 함)을 참조하여 본 발명의 특징들 및 이점들에 대한 더 나은 이해가 획득될 것이다.
도 1a는 일부 양태들에 따른, 예시적인 통신 시스템의 블록도를 예시한다.
도 1b는 일부 양태들에 따른, 예시적인 칩의 블록도를 예시한다.
도 2는 일부 양태들에 따른, 예시적인 증폭기 선형성 특성을 예시한다.
도 3은 일부 양태들에 따른, 예시적인 증폭기의 전력 부가 효율(PAE) 특성을 예시한다.
도 4는 일부 양태들에 따른, 예시적인 안테나의 복사 패턴을 예시한다.
본 발명의 다양한 실시예들이 본 명세서에 도시되고 기술되었지만, 그러한 실시예들은 단지 예로서 제공된다는 것이 당업자들에게 명백할 것이다. 본 개시의 양태를 벗어나지 않고 당업자들에게 다양한 변형들, 변경들, 및 치환들이 떠오를 수 있다. 본 명세서에 기술된 본 발명의 실시예들에 대한 다양한 대안들이 이용될 수 있다는 것을 이해해야 한다. 본 발명의 상이한 양태들이 개별적으로, 집합적으로, 또는 서로 조합하여 인식되거나 수정될 수 있다는 것을 이해해야 한다. 값들이 범위들로서 기술되는 경우, 그러한 개시는 그러한 범위들 내의 가능한 모든 하위 범위들뿐만 아니라, 특정 수치 값 또는 특정 하위 범위들이 명기되어 있는지 여부에 관계없이 그러한 범위들 내에 속하는 특정 수치 값들의 개시를 포함한다는 것을 이해할 것이다.
본 명세서에서 사용되는, 용어 "열 버짓(thermal budget)"은 하나 이상의 컴포넌트로부터 환경으로의 온도 소산의 평가를 일반적으로 지칭한다. 예를 들어, 열 버짓은 열 소스(예를 들어, 출력-스테이지 전력 트랜지스터의 활성 채널들)와 시스템 주위 환경 사이의 각각의 컴포넌트의 온도 강하를 포함할 수 있다. 반도체 디바이스의 활성 층들은 두께가 수 마이크로미터일 수 있고 기계적 캐리어들 또는 기판들 위에 구축될 수 있다. 반도체 디바이스의 활성 층들은 기계적 캐리어들 또는 기판들 위에 형성될 수 있다.
본 명세서에서 사용되는, 용어 "기판"은 그 위에 적층 구조(layered structure)가 퇴적되는 임의의 재료를 일반적으로 지칭한다. 기판은 트랜지스터들, 다이오드들, 및 집적 회로들과 같은 전자 디바이스들의 제조를 위한 기초를 포함할 수 있다. 기판은 반도체 또는 절연체와 같은 고체 재료를 포함할 수 있다. 기판 재료들은 탄소, 알루미늄, 갈륨, 실리콘, 게르마늄, 비소, 탈륨, 카드뮴, 텔루륨, 셀레늄, 또는 이들의 합금 또는 동소체, 또는 이들의 산화물 또는 질화물을 포함할 수 있다. 기판은 탄소(예를 들어, 다이아몬드) 또는 반도체, 예를 들어, 갈륨 질화물(GaN), 실리콘(Si), 게르마늄(Ge), 또는 갈륨 비화물(GaAs)을 포함할 수 있다. 기판은 질소, 인, 붕소 또는 인듐과 같은 하나 이상의 화학적 도펀트를 포함할 수 있다. 기판 재료들은, 예를 들어, 다이아몬드, 합성 다이아몬드, 실리콘, 실리콘 이산화물, 실리콘 탄화물, 알루미늄 산화물, 사파이어, 알루미늄 질화물, 게르마늄, 갈륨 비화물, 갈륨 질화물 또는 인듐 인화물을 포함할 수 있다. 기판 재료는 단결정, 다결정, 또는 비정질일 수 있다.
본 명세서에서 사용되는, 용어 "단결정"은 하나의 결정을 갖거나 병진 대칭(translational symmetry)을 갖는 재료를 지칭할 수 있다. 용어 "다결정"은 둘 이상의 결정 도메인 또는 배향을 갖는 재료를 일반적으로 지칭한다. 다결정 재료는 저 에너지 전자 회절(low energy electron diffraction, LEED) 현미경 검사에서 둘 이상의 결정 구조를 나타낼 수 있다. 용어 "비정질"은 실제 또는 겉보기 결정 형태가 없는 재료를 일반적으로 지칭한다. 비정질 재료는 LEED에서 어떠한 장거리(long-range) 결정 구조도 나타내지 않을 수 있다.
반도체 기술과 관련하여 본 명세서에서 사용되는, 용어 "와이드-밴드갭(wide-bandgap)" 및 "와이드-갭(wide-gap)"(또는 그의 변형들)은 와이드-밴드갭 반도체들에 기초한 전자 및/또는 광전자 디바이스들 및 제조 기술들을 일반적으로 지칭한다. 와이드-밴드갭 반도체는, 예를 들어, 2-4 전자 볼트(eV)의 범위의 밴드갭을 가질 수 있다. 와이드-밴드갭 반도체는, 예를 들어: (a) 질소(N)와 원소 주기율표로부터의 적어도 하나의 III족 원소(예를 들어, 붕소, 알루미늄, 갈륨, 인듐, 및 탈륨) 사이의 결합을 포함하는 반도체들, (b) 탄소(C)와 원소 주기율표로부터의 적어도 하나의 IV족 원소(예를 들어, 탄소, 실리콘, 게르마늄, 주석, 및 납) 사이의 결합을 포함하는 반도체들, 또는 (c) 산소(O)와 원소 주기율표로부터의 적어도 하나의 II족 원소(예를 들어, 베릴륨, 마그네슘, 칼슘, 아연, 카드뮴) 사이의 결합을 포함하는 반도체들을 포함한다.
반도체 디바이스의 활성 층들은 기판 상에서 에피택셜 방식으로 성장될 수 있다. 일부 경우들에서, 기판(예를 들어, 단결정 기판)은 전자 디바이스, 예를 들어, GaAs 기판들 상의 GaAs 마이크로파 디바이스들, 갈륨 질화물, 사파이어, 실리콘 및/또는 SiC 기판들 상의 AlGaN/GaN 디바이스들의 활성 층들과 동일한 계열의 재료들일 수 있다. 디바이스 제조를 위한 전자 재료들은 활성 층들을 활성 층과 상이한 결정 구조들 및 재료 조합들을 갖는 재료들을 포함하는 기판들에 부착하는 것에 의해 실현될 수 있다. 상이한 결정 구조들을 갖는 반도체들을 다른 기판들에 부착하는 방법의 예들은 직접 접합 및 직접 성장을 포함할 수 있다. 직접 성장은 전이 층들을 사용하여 상이한 격자 구조들(예를 들어, Si 또는 SiC 기판들 상에 직접 성장된 GaN 층들)을 브리징하는 것을 포함할 수 있다. 일부 예들은 다이아몬드 기판들에 디바이스들(예를 들어, AlGaN/GaN 고 전자 이동성 트랜지스터(high-electron mobility transistor, HEMT)들을 부착하는 것을 포함할 수 있다. 일부 예들은 반도체들 상에 다이아몬드의 직접 성장(예를 들어, GaN 상에 다이아몬드의 직접 성장)을 포함할 수 있다.
기판은 (i) 기계적 지지; (ii) 활성 층들을 칩의 바닥에 연결하기 위해 사용될 수 있는 전기 전도도; (iii) 전계들이 기판 내로 침투하는 고주파 디바이스들 및 표면 도파관들에서 사용될 수 있는 저 유전 손실을 갖는 전기 절연; 및 (iv) 연관된 전기 전도도가 있거나 또는 없이 높은 열전도율을 포함하지만 이들로 제한되지 않는 다양한 기능들을 가질 수 있다.
본 명세서에서 사용되는, 용어 "적층 구조(layered structure)"는 변화하는 특성의 적층 재료들로부터 생성된 구조들을 일반적으로 지칭한다. 적층 구조는 동일한 또는 변화하는 반도체 특성을 가질 수 있는 하나 이상의 재료의 층을 포함할 수 있다. 개별 층들은 단결정, 다결정 또는 비정질일 수 있다. 상이한 반도체 특성의 층들로 제조된 전자 및 광전자 디바이스들은 상이한 성장 기법들에 의해 만들어질 수 있다. 일부 경우들에서, 이들 성장 기법은 개별 층들의 제어된 성장을 허용할 수 있다. 일부 경우들에서, 층들은 "에피택셜 층들" 또는 "에피 층들"이라고 지칭될 수 있다. 각각의 층은 나노미터 이하에서 수십 미크론까지 변화하는 두께를 가질 수 있다. 제조 기법들의 비제한적인 예들은 분자 빔 에피택시(MBE), 기상 증착(예를 들어, 화학 기상 증착(CVD), 물리 기상 증착), 원자 층 증착(ALD), 유기 금속 기상 에피택시, 및 액상 에피택시를 포함한다. 에피택셜 층들은 붕소, 알루미늄, 갈륨, 인듐, 탈륨, 탄소, 실리콘, 게르마늄, 주석, 납, 질소, 인, 비소, 안티몬, 비스무트, 산소, 황, 셀레늄, 텔루륨, 베릴륨, 마그네슘, 칼슘, 아연, 카드뮴, 및 이들의 합금들 및 동소체들을 포함할 수 있다. 본 개시의 일부 양태들에서, 에피택셜 층들은 위에 기술된 바와 같은 와이드-밴드갭 반도체 재료들을 포함할 수 있다. 에피택셜 층들은 갈륨 질화물(GaN), 알루미늄 질화물(AlN), 인듐 질화물(InN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 질화물(InGaN), 인듐 알루미늄 질화물(InAlN), 아연 산화물(ZnO), 실리콘 탄화물(SiC), 및 다이아몬드를 포함할 수 있다. 임의의 그러한 재료들은 단결정, 다결정, 또는 비정질일 수 있다.
본 명세서에서 사용되는, 용어 "칩"은 기판 상에 배치된 능동 전자 및/또는 광학 디바이스를 일반적으로 지칭한다. 본 명세서에서 사용되는, 칩은 능동 디바이스(또는 층(들)) 및 기판을 포함할 수 있다. 능동 전자 또는 광학 디바이스는 적층 구조를 포함할 수 있다. 칩은 하나 이상의 트랜지스터를 포함할 수 있다. 하나 이상의 트랜지스터는 하나 이상의 고 전자 이동성 트랜지스터를 포함할 수 있다. 칩은 집적 회로를 포함할 수 있다. 일부 예들에서, 칩은 믹싱, 전력 증폭, 저잡음 증폭, 및 스위칭과 같은 기능들을 수행할 수 있다. 일부 예들에서, 칩은 모놀리식 마이크로파 집적 회로(MMIC)를 포함할 수 있다.
본 명세서에서 사용되는, 용어 "트랜지스터"는 스위치 및/또는 증폭기로서의 역할을 할 수 있는 전기 디바이스를 일반적으로 지칭한다. 트랜지스터는 디지털 회로의 일부일 수 있다. 디지털 회로는 복수의 트랜지스터를 포함할 수 있다. 트랜지스터는 본 명세서의 다른 곳에서 기술된 바와 같은 적층 구조를 포함할 수 있다. 트랜지스터는 컴퓨팅 디바이스의 일부일 수 있다. 트랜지스터는 로직 회로 또는 로직 게이트의 일부일 수 있다. 트랜지스터는 반도체 디바이스일 수 있다. 본 명세서에서 사용되는, 용어 "전계 효과 트랜지스터"는 트랜지스터를 갖는 디바이스의 동작을 제어하기 위해 전계를 사용하는 트랜지스터를 일반적으로 지칭한다. 전계는 소스 콘택 및 드레인 콘택과 같은 디바이스 내의 2개의 콘택 또는 단자 사이의 전류 흐름을 제어하기 위해 사용될 수 있다.
본 명세서에서 사용되는, 용어 "고 전자 이동성 트랜지스터"(HEMT)는 이종 접합(heterojunction)을 포함하는 전계 효과 트랜지스터를 일반적으로 지칭한다. 이종 접합은 상이한 재료 특성들의 임의의 2개의 솔리드-스테이트 재료 사이의 계면을 지칭할 수 있다. 일부 예들에서, 이들은 임의의 2개의 반도체, 동일한 반도체의 임의의 2개의 결정 형태(예를 들어, 비정질, 다결정), 동일한 원소를 포함하지만 변화하는 양의 해당 원소들을 갖는 임의의 2개의 반도체, 변화하는 도펀트 레벨을 갖는 임의의 2개의 반도체 등을 포함할 수 있다. 2개의 재료는 동등하지 않은 밴드 갭들을 가질 수 있다. 2개의 재료는 밴드 오프셋을 가질 수 있다. 이종 접합을 형성하는 2개의 재료는 "이종 구조(heterostructure)"라고 지칭될 수 있다. 일부 예들에서, HEMT의 버퍼 층과 장벽 층 사이의 계면은 이종 접합(heterojunction)을 형성할 수 있다.
본 명세서에서 사용되는, 용어 "계면(interface)"은 일반적으로 2개의 상이한 재료, 예를 들어, 상이한 결정 구조들, 상이한 재료 조합들, 또는 상이한 재료 특성들을 갖는 재료들 사이에 공통 경계를 형성하는 표면을 지칭한다. 용어 "계면"은 상이한 2개의 재료가 서로 접촉하게 되는 위치를 지칭할 수 있다. 용어 "계면"은 또한, 예를 들어, 제3 재료의 원자의 존재 없이, 위치에서 또는 경계에서 제1 재료의 원자들이 제2 재료의 원자들과 결합하는 것을 지칭할 수 있다.
일부 예들에서, 계면은 반도체(예를 들어, 와이드-밴드갭 반도체)와 다이아몬드(예를 들어, 합성 다이아몬드) 사이에 공통 경계를 형성하는 표면일 수 있다. 일부 양태들에서, 계면은 GaN과 다이아몬드 사이의 경계일 수 있다. 일부 예들에서, 계면은 다이아몬드 원자들이 와이드-밴드갭 반도체 재료(예를 들어, GaN)의 원자들과 접촉하게 되는 위치일 수 있다. 적어도 2개의 상이한 재료를 포함하는 기판은 단일 계면(예를 들어, 2개의 재료 사이의 경계를 형성하는 표면)을 포함할 수 있다. 일부 예들에서, 기판은 둘 이상의 계면을 포함하지 않을 수 있다.
재료 퇴적 또는 결정 성장과 관련하여 본 명세서에서 사용되는, 용어 "핵형성 층(nucleation layer)"또는 "핵형성 층(nucleating layer)"은 다른 재료 층 또는 화학량론의 성장 또는 형성을 시작하는 것을 돕는 층을 일반적으로 지칭한다. 핵형성 층 재료들은, 예를 들어, 실리콘 질화물(SiN), 실리콘 탄화물(SiC) 또는 합성 다이아몬드의 핵형성을 도울 수 있는 다른 비정질 또는 다결정 재료들(예를 들어, 실리콘 또는 다른 와이드-밴드갭 반도체 재료들)을 포함할 수 있고 밑에 있는 반도체에 대한 에칭 또는 손상을 방지하는 데 도움이 될 수 있다.
III-V족 반도체들과 같은 와이드-밴드갭 반도체 재료들은 효율적이고 고전력 응용들을 위한 마이크로파 트랜지스터들의 설계에 유용할 수 있다. 예를 들어, GaN, 인듐 갈륨 질화물(InGaN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 알루미늄 질화물(InGaAlN), 갈륨 산화물(Ga2O3), 알루미늄 질화물(AlN), 인듐 알루미늄 질화물(InAlN)을 포함하는 반도체 화합물들이 고전력 마이크로파 디바이스 설계들에서 성능과 효율을 개선하는 것으로 나타났다. 그러한 고전력 마이크로파 디바이스들은 갈륨 비화물(GaAs), 인듐 인화물(InP), 또는 실리콘과 같은 다른 반도체 재료들을 능가하는 전자 이동성, 항복 전압, 및 열전도율을 나타낼 수 있다.
트랜지스터들, 발광 디바이스들 및 다른 반도체 디바이스들(예를 들어, 집적 마이크로파 회로들, 마이크로파 증폭기들)을 위한 종래의 열 제거 시스템들은 전형적으로 그러한 디바이스들에서의 열 소스와 비교하여 크고 열 및 전체 성능을 제한할 수 있다. 다이아몬드의 우수한 열 특성 때문에, 다이아몬드 히트-싱크들, 다이아몬드 히트-스프레더들, 및 다른 다이아몬드 플레이트들은 열 관리를 위해 반도체 디바이스 아래로 열을 확산시키는 데 유용하다. 일부 경우들에서, 다이아몬드 기판들은 다이아몬드 히트-싱크들(또는 히트-스프레더들 또는 플레이트들)과 상이할 수 있다. 예를 들어, 다이아몬드 기판은 디바이스(예를 들어, 칩, 무선주파수(RF) 증폭기 칩, 마이크로파 증폭기 칩)를 형성하기 위해 그 위해 능동 전자 디바이스 층들이 배치되는 기판을 포함할 수 있다. 일부 경우들에서, 다이아몬드 히트-싱크는 디바이스가 부착될 수 있는 열 컴포넌트일 수 있고, 다이아몬드 히트-싱크는 디바이스에 의해 생성된 열을 확산시키는 것을 돕는다.
본 개시의 일부 양태들은 열 효율적인 RF 전력 증폭기(예를 들어, RF 전력 증폭기를 포함하는 RF 증폭기 칩)의 설계 및 제조에 관한 것이다. 열 효율적인 RF 전력 증폭기는 다양한 응용들에서 사용하기 위해 개선된 선형성을 가질 수 있다. 그러한 응용들은 무선 통신을 포함할 수 있다. 일부 응용들은 위성 통신을 포함한다. 일부 응용들은 셀룰러 및/또는 비-셀룰러 무선 통신을 포함한다. 본 개시의 RF 전력 증폭기들은 위성들과 지상국들 사이 및/또는 위성들 사이의 다운스트림 통신을 위해 사용될 수 있다. 위성들은 광범위한 주파수들 및 통신 대역들에서 통신할 수 있다. 일부 예들에서, 본 개시의 증폭기들은 L-대역 주파수 범위(예를 들어, 1-2GHz), S-대역 주파수 범위(예를 들어, 2-4GHz), C-대역 주파수 범위(예를 들어, 4-8GHz), X-대역 주파수 범위(예를 들어, 8-12GHz), K-대역 주파수 범위(예를 들어, 17-20GHz(Ku/K-대역), 37-40GHz(Ka-대역)), V-대역 주파수 범위(예를 들어, 40-75GHz), W-대역 주파수 범위(예를 들어, 75-110GHz), 밀리미터파(mm-wave) 대역 주파수 범위, G-대역 주파수 범위(예를 들어, 110-300GHz), E-대역 주파수 범위(예를 들어, 60-90GHz), 또는 임의의 적합한 주파수 범위들에서 동작할 수 있다.
일부 양태들에서, 본 개시는 RF 증폭기 칩을 제공한다. RF 증폭기 칩은 도 1b의 칩(100B)과 유사한 양태들을 포함할 수 있다. 일부 양태들에서, RF 증폭기 칩은 열전도성 기판 상에 배치되고 제1 입력 전력의 신호가 증폭될 때 3-dB-이득-압축된 출력 전력을 갖는 증폭된 마이크로파 신호를 제공하도록 동작가능하게 구성된(예를 들어, 그것을 출력 또는 방출하도록 구성된) 반도체 에피 층들을 포함한다. 반도체 에피 층들은 와이드-밴드갭 반도체 에피 층들(예를 들어, GaN, AlN, InGaN, InAlN, AlGaN, InGaAlN, Ga2O3 및 AlGaN의 유도체들)일 수 있다. RF 증폭기 칩은 송신기의 일부, 예를 들어, 위성 통신을 위한 송신기의 일부일 수 있다.
열전도성 기판은 합성 다이아몬드를 포함할 수 있고 에피 층들(예를 들어, AlGaN 에피 층들)은 합성 다이아몬드 기판 상에 배치되고 제1 입력 전력의 신호가 증폭될 때 3-dB-이득-압축된 출력 전력을 갖는 증폭된 마이크로파 신호를 제공하도록 동작가능하게 구성(예를 들어, 그것을 출력 또는 방출하도록 구성)될 수 있다. RF 증폭기 칩은 제2 입력 전력의 신호가 증폭될 때 선형 출력 전력을 갖는 증폭된 마이크로파 신호를 제공하고, 제2 입력 전력이 6 데시벨(dB) 감소된 제1 입력 전력과 동등할 때 선형 출력 전력보다 적어도 50dB 낮은 제3 전력을 갖는 3차 상호변조곱을 제공하도록 구성될 수 있다. 증폭기 칩의 전력 부가 효율(PAE)은, 예를 들어, 칩이 제2 입력 전력으로 동작될 때 적어도 50%일 수 있다. PAE는 증폭기 칩의 출력에서 취해진 측정치들에 적어도 부분적으로 기초하여 결정될 수 있다. 제1 입력 전력은 이득 곡선이 선형 동작 영역에서의 최대 출력 전력에 비해 3dB 감소한 포화 출력 전력과 연관될 수 있다. 포화 출력 전력은 P3dB 출력 레벨이라고 지칭될 수 있다. 제2 입력 전력은 선형 동작 영역에서의 최대 출력 전력과 연관될 수 있다.
본 개시의 시스템들 및 방법들은 RF 증폭기 칩의 개선된 열 성능을 제공할 수 있다. 일부 예들에서, 칩(예를 들어, RF 증폭기 칩)은 패키지와 같은 디바이스를 포함하거나 그 일부일 수 있고 패키지는 패키지 베이스 상에 배치될 수 있다. 일부 양태들은 패키지로부터 패키지 베이스로의 개선된 열 흐름을 제공한다. 일부 양태들은 트랜지스터의 활성 영역(예를 들어, 반도체 에피 층들의 활성 층)으로부터 패키지 베이스로의 개선된 열 흐름을 제공한다. 일부 양태들은 패키지 베이스로부터 복사 요소(예를 들어, 복사 냉각 요소)로의 열 흐름을 제공한다. 그러한 복사 냉각 요소는 위성의 일부일 수 있다. 다이아몬드 기판들은 열 흐름을 개선할 수 있고(예를 들어, 다이아몬드를 포함하지 않는 기판들에 비해) 개선된 열 흐름은 트랜지스터 게이트 패킹 밀도들 및 증폭기 출력 전력의 증가에 기여할 수 있다. 본 명세서에 개시된 GaN-on-Diamond(GaND) 기술을 포함하는 마이크로파 증폭기들은 그러한 GaND 기술을 포함하지 않는 마이크로파 증폭기들보다 적어도 20% 내지 30% 더 높은 PAE를 가질 수 있다.
일부 경우들에서, 열 소산은 RF 전력 증폭기들과 같은 소형 전자 디바이스들에서 더 두드러질 수 있고, 디바이스 측면 치수들은 대략 기판 두께이거나 또는 더 클 수 있다. 예를 들어, Ku-대역에서 동작하는 고 전자 이동성 AlGaN/GaN 트랜지스터들은 마이크로파 성능을 충족시키기 위해 100μm 이하의 단위 게이트 폭들로 설계될 수 있다. 그러한 디바이스들에서는, 종래의 기판들보다는 다이아몬드 기판들을 사용하는 것에 의해 열 성능의 개선이 상당할 수 있다. 예를 들어, 사파이어, 실리콘, 또는 SiC 기판들보다는 다이아몬드 기판들을 사용하는 고전력 AlGaN/GaN 전계 효과 트랜지스터들은 디바이스의 열 저항을 감소시킬 수 있다. 감소된 열 저항의 결과로서, 다이아몬드 기판들은 에너지 효율을 향상시키고 따라서 증폭기의 출력 RF 전력 성능을 향상시킬 수 있다. 일부 예들에서, 주어진 전력에 대해 본 명세서에 개시된 증폭기의 선형성은 종래의 증폭기들과 비교하여 개선될 수 있다. 일부 경우들에서, 개시된 증폭기들(예를 들어, GaND 기반 증폭기들)로부터의 포화 출력 전력은 유사한 사이즈의 종래의 증폭기들의 적어도 두 배일 수 있다.
도 1a는 일부 양태들에 따른, 예시적인 통신 시스템(100)의 블록도를 예시한다. 예시적인 통신 시스템(100)은 송신기(116) 및 수신기(130)를 포함할 수 있다. 송신기(116)는 RF 증폭기 칩과 같은 칩을 포함할 수 있다. 칩은 본 명세서에 기술된 다양한 양태들에 따라 설계 및 제조될 수 있고, 예를 들어, 도 1b에 관하여 기술된 칩(100B)과 유사한 양태들을 포함할 수 있다. 송신기(116)는 RF 증폭기와 같은 증폭기를 포함할 수 있다.
송신기(116) 및 수신기(130)는 지상 또는 공중 디바이스들(예를 들어, 유닛들)일 수 있고 고정(예를 들어, 지구국, 단말, 게이트웨이) 또는 모바일(예를 들어, 차량, 공중 또는 모바일 클라이언트 디바이스들)일 수 있다. 고정 디바이스들의 비제한적인 예들은, 예를 들어, 지상국들(예를 들어, 지구국, 단말, 게이트웨이) 또는 육상국들(예를 들어, 기지국, 노드, 액세스 포인트)을 포함한다. 모바일 디바이스들의 비제한적인 예들은, 예를 들어, 차량 디바이스들, 공중 디바이스들 또는 모바일 클라이언트 디바이스들을 포함한다.
송신기(116)는 수신기(130)로 전자기 신호들을 송신하도록 구성될 수 있다. 수신기(130)는 송신기(116)로부터 전자기 신호들을 수신하도록 구성될 수 있다. 송신기(116)는 링크(140)를 통해 수신기(130)로 RF 또는 마이크로파 신호들을 송신하기 위해 하나 이상의 안테나에 통신적으로 결합되도록 구성된 송신 회로를 포함하는 RF 또는 마이크로파 송신기일 수 있다. 수신기(130)는 송신기(116)로부터 링크(140)를 통해 RF 또는 마이크로파 신호들을 수신하기 위해 하나 이상의 안테나에 통신적으로 결합되도록 구성된 수신 회로를 포함하는 RF 또는 마이크로파 수신기일 수 있다. 송신기(116) 및 수신기(130)는 송신 및 수신 기능들(예를 들어, 트랜시버 기능들) 둘 다를 위해 구성된 회로를 또한 포함할 수 있다.
안테나는, 예를 들어, 위상 배열 안테나(예를 들어, 빔포밍을 위해 구성됨)와 같은 안테나 어레이를 포함할 수 있다. 송신기(116)는 복수의 송신 요소(예를 들어, 송신 요소들의 어레이)를 포함할 수 있고 하나 또는 복수의 송신 요소가 안테나 요소에 통신적으로 결합될 수 있다. 수신기(130)는 복수의 수신기 요소를 또한 포함할 수 있고, 수신기 요소 또는 복수의 수신기 요소가 안테나 요소에 통신적으로 결합될 수 있다. 송신기(116) 및 수신기(130)는 통신적으로 결합되도록 연결되고, 링크(140)를 통해, 무선으로 통신하도록 구성될 수 있다. 링크(140)는 송신기(116)와 수신기(130) 사이의 전자기 송신들을 포함할 수 있다. 링크(140)는, 예를 들어, 전자기 신호의 대기 흡수 또는 다중 경로 페이딩으로 인한 전파 손실(예를 들어, 경로 손실)을 포함하는 파라미터들에 의해 특성화될 수 있다.
일부 양태들에서, 무선 통신 시스템(100)은 위성 통신 시스템일 수 있다. 송신기(116), 수신기(130), 또는 둘 다는 큐브샛 또는 마이크로샛(microsat)과 같은 위성일 수 있거나, 그러한 위성의 일부일 수 있다. 수신기는 지구국과 같은 지상일 수 있거나, 다른 위성과 같은 공중일 수 있다. 일부 예들에서, 송신기(116)는 증폭기 칩을 포함하는 위성을 포함할 수 있다. 증폭기 칩은 도 1b의 칩(100B)과 유사한 양태들을 포함할 수 있다. 위성은 스테이션(예를 들어, 지구국) 또는 수신기(예를 들어, 수신기(130))를 포함하는 다른 위성과 같은 다른 위성과 무선으로 통신하도록 구성될 수 있다. 일부 예들에서, 위성 통신은 둘 이상의 위성 사이에서 가능할 수 있다. 위성 통신은 위성과 다수의 스테이션, 또는 네트워크로 구성될 수 있는, 다수의 위성 사이에서 가능할 수 있다. 위성(예를 들어, 위성 송신기 또는 수신기)은 복수의 위성(예를 들어, 플록(flock)) 중 하나일 수 있다. 플록은 네트워킹될 수 있고, 일부 양태들에서, 위성은 플록과 독립적으로 동작하도록 구성될 수 있다.
위성은, 예를 들어, 지구 저궤도(LEO) 위성군 또는 지구 중궤도(MEO) 위성군과 같은 위성군의 일부일 수 있다. 일부 양태들에서, 위성은 L-대역(예를 들어, 1-2GHz)으로부터 G-대역(예를 들어, 300GHz)을 포함하는 밀리미터파 주파수 대역들까지 임의의 주파수에서 무선 신호들을 송신하도록 구성될 수 있다(예를 들어, 수신기는 수신하도록 구성될 수 있음). 일부 양태들에서, 위성은 L-대역 주파수 범위(예를 들어, 1-2GHz), S-대역 주파수 범위(예를 들어, 2-4GHz), C-대역 주파수 범위(예를 들어, 4-8GHz), X-대역 주파수 범위(예를 들어, 8-12GHz), K-대역 주파수 범위(예를 들어, 17-20GHz(Ku/K-대역), 37-40GHz(Ka-대역)), V-대역 주파수 범위(예를 들어, 40-75GHz), W-대역 주파수 범위(예를 들어, 75-110GHz), 밀리미터파(mm-wave) 대역 주파수 범위, G-대역 주파수 범위(예를 들어, 110-300GHz), E-대역 주파수 범위(예를 들어, 60-90GHz), 또는 임의의 적합한 주파수 범위들에서 무선 신호들을 송신하도록 구성될 수 있다(예를 들어, 수신기는 수신하도록 구성될 수 있음). 일부 양태들에서, 위성 통신 시스템은 셀룰러 백홀 통신을 위해 구성될 수 있다. 예를 들어, 하나 이상의 위성은 기지국(예를 들어, 노드, 액세스 포인트)으로 무선 셀룰러 백홀 신호들을 송신할 수 있다. 다른 예들에서, 위성은 항공기와 같은 모바일 또는 공중 스테이션으로 무선 신호들을 송신할 수 있다(예를 들어, 공중 위성 인터넷을 제공하기 위해).
일부 예들에서, 무선 통신 시스템의 다운스트림 데이터 레이트들을 증가시키고, 물리적 페이로드 가중치들을 감소시키고, 소산된 전력을 감소시키는(예를 들어, 열 손실을 감소시키는) 것이 바람직할 수 있다. 예를 들어, 위성 응용들에서, 위성 무게, 에너지 소비 및 출력, 열 버짓은 그러한 성능 특성들 중 어느 하나를 달성하기 위한 중요한 설계 고려 사항들일 수 있다. 예를 들어, 지구 저궤도(LEO) 또는 지구 중궤도(MEO)와 같은 궤도에 있는 위성은 정보 페이로드를 스테이션(예를 들어, 지구국)에 전달하는 데 몇 분이 걸릴 수 있다. 정보 페이로드의 전달을 위한 시간 지속기간은, 적어도 부분적으로, 지구 기반 수신기 스테이션까지의 가시 거리(line-of-sight distance)의 길이에 의해 제한될 수 있다. 위성의 전자기 가시성의 지속기간 및 위성과 지구국 사이의 거리는 위성이 하늘을 가로질러 이동함에 따라 달라질 수 있다(예를 들어, 고도각으로 정량화되고; 수평선에서 0°, 천정에서 90°), 결과적으로 지구국에서 수신기 안테나에 포착된 신호 강도와 잡음 레벨은 시간에 따라 달라질 수 있다. 일부 예들에서, 안테나 효율(예를 들어, 위성 안테나 효율)은 포인팅 정확도에 의존할 수 있다. 고효율 위성 안테나들(예를 들어, 이득이 30dBi 이상)은 지구국을 정확하게 포인팅할 수 있다. 일부 경우들에서, 위성 본체에 대해 상대적으로 움직이지 않을 수 있는, 지구-커버리지 안테나들은 저이득 안테나들(예를 들어, 5dBi 내지 12dBi의 범위)과 같은 상당히 더 낮은 효율을 나타낼 수 있다.
도 1b는 일부 양태들에 따른, 예시적인 칩의 블록도를 예시한다. 일부 양태들에서, 칩(100B)은 모놀리식 집적 마이크로파 또는 밀리미터파 회로(MMIC)를 포함할 수 있다. 칩(100B)은 패키징된 MMIC 칩일 수 있다. 칩(100B)은 전력 증폭기의 일부일 수 있다. 칩(100B)은 기판(104) 상에 배치된 하나 이상의 층(105)을 포함할 수 있는 적층 구조(112)를 포함할 수 있다. 칩(100B)은 패키지 베이스(106) 상에 배치된(예를 들어, 장착된, 부착된) 적층 구조(112)를 포함할 수 있다. 일부 경우들에서, 기판(104)은 솔더 층(108)을 사용하여 패키지 베이스(106)에 부착될 수 있다. 기판(104)은 높은 열전도율 기판, 예를 들어, 다이아몬드 기판(예를 들어, 합성 다이아몬드 기판)일 수 있다.
적층 구조(112)는 전기적 연결들을 포함할 수 있다. 전기적 연결들은 하나 이상의 층(105) 상에 또는 그의 일부로서 배치된 수동 회로들(102) 및 능동 회로들(101)을 포함할 수 있다. 일부 경우들에서, 능동 회로는 전기 콘택들(102, 103, 및 110)을 포함할 수 있다. 칩(100B)은 트랜지스터를 포함할 수 있다. 트랜지스터는, 예를 들어, 고 전자 이동성 트랜지스터(HEMT) 또는 이종 구조 전계 효과 트랜지스터(heterostructure field-effect transistor, HFET)일 수 있다. 전기 콘택들은 소스(102), 게이트(103), 및 드레인(110) 단자들을 포함할 수 있다. 소스(102), 게이트(103), 및 드레인(110) 단자들은 하나 이상의 층(105)에 배치될 수 있다. 하나 이상의 층은 2차원 전자 가스 층(two--dimensional electron gas layer, 2DEG) 또는 채널(111)을 포함할 수 있다. 2DEG 층(111)은 하나 이상의 층(105) 내에 임베드될 수 있다(예를 들어, 기판(104) 상에 배치됨). 트랜지스터는 게이트(103)와 소스(102) 사이에 인가된 전압을 사용하여 소스(102)와 드레인(110) 사이에 2DEG(111)를 따라 흐르는 전류를 제어하는 것에 의해 동작할 수 있다.
게이트 전압이 전류를 제어하는 2DEG(111) 영역은 게이트(103) 단자 아래에 배치될 수 있다. 하나 이상의 층이 2DEG(111)에 근접하게, 예를 들어, 2DEG(111) 위 또는 아래에 배치될 수 있다. 일부 양태들에서, 2DEG(111) 위에 배치된 층(들)은 장벽 층(115)이라고 지칭될 수 있고 2DEG(111) 아래에 배치된 층(들)은 버퍼 층(114)이라고 지칭될 수 있다. 장벽 층(115) 및 버퍼 층(114)은 이종 접합을 포함할 수 있다. 장벽 층(115) 및 버퍼 층(114)은 에피 층의 일부일 수 있다. 에피 층은 교환 가능하게 하나 이상의 층(105)이라고 지칭될 수 있다. 장벽 층(115) 및 버퍼 층(114)은 이종 구조를 포함할 수 있다. 장벽 층(115) 및 버퍼 층(114)은 동등하지 않은 밴드 갭들을 가질 수 있다. 장벽 층(115) 및 버퍼 층(114)은 밴드 오프셋을 가질 수 있다. 하나 이상의 버퍼 층(들)(예를 들어, 버퍼 층(114))과 하나 이상의 장벽 층(들)(예를 들어, 장벽 층(115)) 사이의 계면은 2차원 전자 가스(2DEG) 층(예를 들어, 2DEG 층(111))을 포함할 수 있다. 2DEG 층(111)은 장벽 층과 버퍼 층 사이의 계면에 근접할 수 있다.
일부 경우들에서, 2DEG 층(111)의 폭은 전압의 인가를 통해 제어될 수 있다. 2DEG 층(111)의 폭은 50 나노미터 미만, 10 나노미터 미만, 5 나노미터 미만 또는 그보다 작을 수 있다. 일부 예들에서, 2DEG 층(111)은 높은 열전도율 기판으로부터 150 나노미터 이하일 수 있다. 일부 경우들에서, 2DEG 층은 기판으로부터 250 나노미터 이하, 기판으로부터 500 나노미터 이하, 기판으로부터 750 나노미터 이하, 기판으로부터 1 미크론 이하, 또는 기판으로부터 100 미크론 이하일 수 있다.
일부 예들에서, 버퍼 층은 III-V족 반도체를 포함할 수 있다. 일부 예들에서, 장벽 층은 III-III'-V족 반도체를 포함할 수 있다. 일부 예들에서, 버퍼 층은 GaN을 포함하고 장벽 층은 AlGaN을 포함한다. 일부 예들에서, 버퍼 층은 GaAs를 포함하고 장벽 층은 AlGaAs를 포함한다. 일부 예들에서, 버퍼 층은 GaN을 포함하고 장벽 층은 InGaN을 포함한다. 일부 예들에서, 버퍼 층은 GaAs를 포함하고 장벽 층은 InGaAs를 포함한다. 일부 예들에서, 버퍼 층은 제1 도펀트 레벨의 III-V족 반도체를 포함하고, 장벽 층은 제2 도펀트 레벨의 III-V족 반도체를 포함한다. 일부 예들에서, 버퍼 층은 제1 도펀트 레벨의 III-III'-V족 반도체를 포함하고, 장벽 층은 제2 도펀트 레벨의 III-III'-V족 반도체를 포함한다.
일부 예들에서, 칩(예를 들어, 칩(100B))은, 합성 다이아몬드 기판(예를 들어, 기판(104)) 상에 배치된 GaN(예를 들어, GaN 및 AlGaN)을 포함하는 능동 디바이스를 포함할 수 있다. 일부 예들에서, 칩은 합성 다이아몬드를 포함하는 기판(예를 들어, 기판(104))을 포함할 수 있다. 일부 예들에서, 칩은 합성 다이아몬드 기판(예를 들어, 기판(104)) 상에 집적된 GaN 기반 HEMT일 수 있다. 칩은 합성 다이아몬드 기판(예를 들어, 기판(104)) 상에 집적된 하나 이상의 GaN 기반 HEMT를 포함하는 MMIC일 수 있다. 기판은 적어도 1 미크론의 두께의 다이아몬드를 포함할 수 있다. 기판은 적어도 약 1 미크론, 적어도 약 10 미크론, 적어도 약 100 미크론, 적어도 약 1 밀리미터 또는 그 이상의 두께의 다이아몬드를 포함할 수 있다. 기판은 적어도 1 밀리미터의 두께의 다이아몬드를 포함할 수 있다. 기판은 1 미크론 내지 1 밀리미터의 범위 내의, 10 미크론 내지 1 밀리미터의 범위 내의, 또는 100 미크론 내지 500 미크론의 범위 내의 두께의 다이아몬드를 포함할 수 있다. 일부 예들에서, 기판은 약 20 나노미터(nm) 내지 약 2,000nm의 두께의 다이아몬드를 포함할 수 있다.
다이아몬드는 높은 열전도율을 제공할 수 있다. 다이아몬드를 포함하는 기판은 다이아몬드를 포함하지 않는 기판과 비교하여 더 높은 열전도율을 가질 수 있다. 제조 조건들에 따라, 일부 예들에서, 합성 다이아몬드의 열전도율은 약 800 내지 2200W/mK의 범위일 수 있다. 일부 예들에서, 합성 다이아몬드의 열전도율은 약 50W/mK 내지 약 500W/mK의 범위일 수 있다. 일부 예들에서, 다이아몬드 기판은 적어도 약 1000W/mK의 열전도율을 포함할 수 있다. 다른 예들에서, 다이아몬드 기판의 열전도율은 적어도 약 500W/mK, 1000W/mK, 2000W/mK, 3000W/mK, 또는 그 이상보다 클 수 있다. 다이아몬드 기판의 열전도율은 약 500W/mK 내지 약 2000W/mK의 범위 내에 있을 수 있다. 다이아몬드 기판의 열전도율은 약 500W/mK 내지 약 3000W/mK의 범위 내에 있을 수 있다.
일부 양태들에서, 칩(100B)은 하나 이상의 층(105)과 기판(104) 사이에 핵형성 층과 같은 중간 층(도 1b에 도시되지 않음)을 포함할 수 있다. 일부 양태들에서, 핵형성 층은 별개의 층이 아닐 수 있고(예를 들어, 적층 구조 상에 별개의 층으로서 배치되지 않을 수 있고), 예를 들어, 적층 구조는 적층 구조 자체 내에서 성장될 수 있는 핵형성 재료를 포함할 수 있다. 일부 양태들에서, 핵형성 층은, 예를 들어, 기판(104)이 다이아몬드인 양태들에서, 하나 이상의 층(105) 상의 다이아몬드의 핵형성 성장을 위해 사용될 수 있다. 합성 다이아몬드는 핵형성 층의 표면 상에 또는 하나 이상의 층(105)에 포함된 핵형성 재료의 표면 상에 핵형성 및 성장될 수 있다. 다이아몬드 핵형성에 충분한 핵형성 층의 두께는 핵형성을 위해 사용되는 재료에 의존할 수 있다. 일부 양태들에서, 핵형성 층은 비정질 SiN, SiC 또는 AlN의 퇴적에 의해 하나 이상의 층의 표면 상에 형성될 수 있다. 핵형성 층은 또한, 예를 들어, 하나 이상의 층(105)의 형성에서 최종 단계로서 형성될 수 있다. 그러한 경우들에서, 하나 이상의 층(105)의 표면 상에 별개의 핵형성 층을 퇴적하는 대신, 하나 이상의 층(105)의 성장 프로세스는 적층 구조의 기존 재료에 핵형성 재료(예를 들어, SiN, SiC 또는 AlN)의 추가(예를 들어, 기존 GaN에 또는 GaN과 AlN의 조합에 핵형성 재료의 추가)에 의해 완성될 수 있다.
칩(100B)의 일부 양태들에서, 다이아몬드(예를 들어, 기판(104))가 하나 이상의 층(105) 위에 또는 그 상에 배치 또는 성장될 수 있고, 다이아몬드 및 하나 이상의 층(105) 중 적어도 하나의 층이 계면을 형성한다. 예를 들어, 적어도 하나의 다이아몬드 층이 계면에서(예를 들어, 단일 계면에서) 하나 이상의 층(105)의 층 또는 표면의 적어도 일부 위에 퇴적될 수 있다. 일부 양태들에서, 계면은 다이아몬드(예를 들어, 기판(104)의)와 하나 이상의 층(105)의 적어도 일부와 접촉(예를 들어, 직접 접촉)하는 다이아몬드의 적어도 일부를 포함하는 하나 이상의 층(105) 사이의 단일 계면일 수 있다. 다이아몬드와 하나 이상의 층(105) 사이의 단일 계면은 다이아몬드와 하나 이상의 층 사이의 경계를 형성하는 표면일 수 있다. 단일 계면에서 다이아몬드(예를 들어, 기판(104)의)와 하나 이상의 층(105) 사이의 직접 접촉은 다이아몬드의 원자들과 결합하는 하나 이상의 층(105) 중 적어도 하나의 층의 원자들을 포함할 수 있다.
일부 양태들에서, 다이아몬드 기판(예를 들어, 104)과 반도체 기판(예를 들어, 105)은 격자 정합될 수 있다. 일부 양태들에서, 반도체 기판(예를 들어, 105)은 다이아몬드 기판(예를 들어, 104)에 격자 정합될 수 있다. 일부 양태들에서, 다이아몬드 기판(예를 들어, 104)은 반도체 기판(예를 들어, 105)에 격자 정합될 수 있다.
일부 양태들에서, 다이아몬드 기판(예를 들어, 104)과 반도체 기판(예를 들어, 105)은 다이아몬드 기판과 반도체 기판 사이의 계면 영역과 격자 정합될 수 있다. 일부 양태들에서, 다이아몬드 기판은 계면 영역을 통해 반도체 기판에 격자 정합될 수 있다(또는 반도체 기판은 다이아몬드 기판에 격자 정합될 수 있다).
일부 양태들에서, 다이아몬드 기판(예를 들어, 104)과 반도체 기판(예를 들어, 105) 사이의 계면(예를 들어, 계면 영역)은 다이아몬드 기판의 적어도 일부를 포함할 수 있다. 일부 양태들에서, 계면 영역은 반도체 기판의 적어도 일부를 포함할 수 있다.
일부 예들에서, 다이아몬드를 포함하는 기판(예를 들어, 기판(104))과 반도체(예를 들어, 하나 이상의 층(105))를 포함하는 기판 사이의 계면(예를 들어, 계면 영역)은, 예를 들어, 라만 분광법 또는 다른 방법에 의해 측정될 수 있다. 일부 양태들에서, 그러한 계면은 5.0cm-1 미만의 반치전폭을 갖는 약 1332cm-1에서의 sp3 카본 피크를 나타낼 수 있다. 다이아몬드 기판과 반도체 기판(예를 들어, 104 및 105, 칩(100B))의 그러한 양태들을 포함하는 RF 칩은 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하거나 수신하도록 구성될 수 있다.
일부 양태들에서, 다이아몬드 기판과 반도체 기판(예를 들어, 104 및 105, 칩(100B))의 그러한 양태들을 포함하는 RF 칩이 (i) 선형 영역에서 2W 이하의 입력 전력에 대해, 30dBi 미만의 안테나 이득 내에서, 5W 내지 42W의 범위 내의 유효 복사 전력을 출력하도록, 그리고 (ii) 적어도 500 메가비트/초의 전송 레이트로 데이터를 송신하거나 수신하도록 구성될 수 있도록 다이아몬드 기판(예를 들어, 104)과 반도체 기판(예를 들어, 105)은 격자 정합될 수 있다.
일부 양태들에서, 다이아몬드 기판과 반도체 기판을 가로지르는 열전도율이 1000W/mK 이상이 되도록, 그리고 다이아몬드 기판과 반도체 기판의 그러한 양태들을 포함하는 RF 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하거나 수신하도록 구성될 수 있도록 다이아몬드 기판(예를 들어, 104)과 반도체 기판(예를 들어, 105)은 격자 정합될 수 있다.
일부 양태들에서, 다이아몬드 기판과 반도체 기판(예를 들어, 104 및 105, 칩(100B))의 그러한 양태들을 포함하는 RF 칩이 (i) 25dB보다 큰 반송파 대 잡음비를 갖는 5W 내지 42W의 범위 내의 유효 복사 전력을 출력하도록, 그리고 (ii) 적어도 500 메가비트/초의 전송 레이트와 적어도 50MHz의 범위 내의 대역폭으로 데이터를 송신하거나 수신하도록 구성될 수 있도록 다이아몬드 기판(예를 들어, 104)과 반도체 기판(예를 들어, 105)은 격자 정합될 수 있다.
일부 양태들에서, 다이아몬드 기판과 반도체 기판(예를 들어, 104 및 105, 칩(100B))의 그러한 양태들을 포함하는 RF 칩이 (i) 20dB 미만의 잡음 전력비(NPR)로 5W 내지 42W의 범위 내의 유효 복사 전력을 출력하도록, 그리고 (ii) 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하거나 수신하도록 구성될 수 있도록 다이아몬드 기판(예를 들어, 104)과 반도체 기판(예를 들어, 105)은 격자 정합될 수 있다.
도 1b에 도시된 패키지 베이스(106)는, 일부 양태들에서, 다른 컴포넌트의 일부일 수 있거나 다른 컴포넌트 상에 배치될 수 있다. 패키지 베이스(106)는 칩(100B)으로부터 열을 전도하도록 구성될 수 있다. 패키지 베이스(106)는 칩(100B)으로부터 열 전달 요소로 열을 전도하도록 구성될 수 있다. 열 전달 요소는 표면(113)에서 패키지 베이스(106)에 부착될 수 있다. 일부 양태들에서, 표면(113)은 베이스플레이트라고 지칭될 수 있다. 칩(100B) 또는 칩(100B)을 포함하는 패키지는, 태양 광전지 어레이들, 배터리들, 안테나들(예를 들어, 안테나 어레이), 자이로스코픽 포인팅 컨트롤러들 등과 같은, 예시된 도면에 도시되지 않은 다른 컴포넌트들 및 전기적 연결들을 포함할 수 있다. 일부 양태들에서, 칩(100B)을 포함하는 패키지는 위성일 수 있다. 일부 양태들에서, 칩(100B)을 포함하는 패키지는 큐브샛 또는 마이크로샛일 수 있다.
일부 예들에서, 위성으로부터의 열 소산은 전자기파를 우주로 복사하는 것(예를 들어, 흑체 복사)을 통해 발생할 수 있다. 일부 경우들에서, 칩(예를 들어, 칩(100B)) 또는 위성과 같은, 칩(100B)을 포함하는 패키지의 열 관리는 복사 냉각(radiative cooling)을 포함할 수 있다. 일부 예들에서, 지구의 표면 상의(또는 그에 근접한) 위치에서의 냉각(예를 들어, 디바이스 냉각)은 적어도 부분적으로 공기 또는 액체 대류에 의한 주위 환경으로의 열의 소산을 포함할 수 있다. 이론에 의해 제한되지 않고, 흑체로부터 우주로의 열 소산은 슈테판-볼츠만(Stefan­법칙: P = σT4에 따라 복사 표면의 온도에 의존할 수 있고, 여기서 는 표면에 의해 방출되는 전력 밀도이고, , 슈테판-볼츠만 상수이고, T[K]는 절대 온도이다.
일부 예들에서, 칩(100B)을 포함하는 디바이스(예를 들어, 패키지)는 복사 요소(예를 들어, 복사 냉각 요소)를 포함할 수 있다. 일부 예들에서, 복사 냉각 요소는 표면을 포함할 수 있다. 복사 냉각 요소들은 디바이스의 표면(예를 들어, 공간에 노출되는 디바이스의 표면)을 포함할 수 있고 전자기 복사를 방출하도록 구성될 수 있다. 복사 냉각 요소는 열을 우주로 복사하는 것과 같은 전자기 복사를 방출할 수 있다. 일부 예들에서, 복사 냉각 요소는, 전자 장치들을 위한 히트 싱크들로서 사용되는 핀(fin)들과 같은, 핀들을 포함하지 않을 수 있다. 복사 냉각 요소들은 전자기 복사를 방출(예를 들어, 우주로)하기 위해 디바이스에서 멀어지게 향하는 표면을 이용할 수 있다. 일부 경우들에서, 복사 냉각 요소는 표면들의 복사율을 변경하기 위해 하나 이상의 루버(louver)를 포함할 수 있다.
일부 양태들에서, 패키지는 히트 파이프 냉각 시스템을 포함할 수 있다. 히트 파이프 냉각 시스템은 열이 발생되는 위치(예를 들어, RF 전력 증폭기의 위치)로 냉각 액체가 이동되고, 액체가 잠열(latent heat) 소비에 의해 증발될 수 있는 재순환 폐쇄 유체 시스템을 포함할 수 있다. 기체상(gas phase)은 파이프를 통해 복사 냉각 요소로 유도될 수 있고 거기서 기체는 액체상(liquid phase)으로 응축되고 그에 의해 열을 방출할 수 있다. 일부 예들에서, 히트 파이프 냉각 시스템 및 열 전도 구조는 패키지 베이스의 일부를 포함할 수 있다. 패키지 베이스는 RF 전력 증폭기와 같은 열 소스로부터 복사 냉각 요소와 같은 열이 소산될 수 있는 다른 위치로의 열 소산을 위해 구성될 수 있다.
일부 경우들에서, 칩(예를 들어, 칩(100B))을 동작시키는 데 사용되는 전력의 작은 부분만이 송신(예를 들어, 위성으로부터 지구로)을 위해 전자기 신호들로 변환될 수 있다. 일부 경우들에서, 그러한 전력의 상당 부분이 패키지 내의 전자 장치들에 의해 열로 변환될 수 있다(예를 들어, 그러한 전자 장치들에 의해 열이 생성됨). 그 전자 장치들은 하나 이상의 컴포넌트, 예를 들어, 제어 유닛, 수신기, 송신기, 및 페이로드를 포함할 수 있다. 그러한 생성된 열은 냉각 라디에이터들을 통해 소산될 수 있다(예를 들어, 우주로). 열로 변환되는 것에 비해 전기 신호들로 변환되는 전력의 양은 증폭기 효율에 의존할 수 있다. 위성 기반 통신과 같은 일부 예들에서, 전력 증폭기의 열 비효율은 통신 사이클 동안 소산되는 열의 지배적인 원인일 수 있다.
일부 양태들에서, 칩(100B)의 활성 영역(109)의 최대 온도(TDEV)가 제어될 수 있다. 최대 허용 온도에 대한 제조업체의 사양은 TDEV(max)로서 정의될 수 있다. 디바이스의 성능과 예상 수명은 최대 온도 TDEV(max)를 초과하지 않는 온도들에 대해 한정될 수 있다. 일부 경우들에서, TDEV(max)의 값은 150℃ 내지 225℃의 범위일 수 있다. TDEV(max)는 제조업체 및 재료의 유형에 의존할 수 있다. 일부 경우들에서, 본 명세서에 기술된 시스템들 및 방법들은, 열 흐름 라인들(107)로 예시된 바와 같이, 트랜지스터 콘택들 아래의 열 소스(예를 들어, 109)로부터 패키지 베이스(106) 및 표면(113)을 통한(예를 들어, 추가로 복사 냉각 요소로의) 열 흐름에 대한 저항을 감소시킬 수 있다. 열은 나중에 칩(100B)을 포함하는 디바이스로부터, 예를 들어, 우주로 소산될 수 있다. 따라서, 본 명세서에 기술된 시스템들 및 방법들은 마이크로파 전력 증폭기들을 포함하는 디바이스들의 열 효율 및 성능을 개선할 수 있다.
개시된 시스템들 및 방법들은 마이크로파 전력 증폭기들의 선형성도 개선할 수 있다. 일부 양태들에서, 주어진 출력 전력 및 선형성 사양에 대해, 유사한 또는 동일한 사이즈의 종래의 증폭기와 비교하여, 본 명세서에 기술된 방법들에 따라 생성된 전력 증폭기(예를 들어, 칩(100B)을 포함함)는 더 높은 최대 출력 전력 및 더 높은 PAE를 나타낼 수 있다. 최대 출력 전력이 높을수록 결과적으로 전력 출력 포화(예를 들어, P3dB) 레벨이 높아질 수 있다. 더 높은 P3dB 레벨을 갖는 전력 증폭기는 지정된 PFD 한계를 준수하는 최대 전력속 밀도(PFD) 값을 유지하면서 더 큰 입력 전력 백-오프를 사용할 수 있고, 이는 종래의 전력 증폭기의 경우에는 가능하지 않을 수 있다. 본 명세서에 개시된 전력 증폭기들의 양태들은 효율의 상당한 감소 없이 큰 입력 전력 백-오프 값을 제공할 수 있다. 본 명세서에 기술된 양태들은 변조된 반송파 신호에 대한 고차 상호변조곱들(예를 들어, 3차 또는 5차 상호변조곱들)의 왜곡 효과들을 감소시킴으로써 개선된 전력 증폭기 선형성을 제공할 수 있다.
송신기(예를 들어, 위성)로부터 수신기(예를 들어, 지구국)로의 정보 전송의 레이트는 다수의 요인에 의존할 수 있다. 링크 버짓은 정보 전송 레이트의 추정치를 포함할 수 있다. 일부 경우들에서, 링크 버짓은 지구국에서 위성 신호를 검출할 때 달성 가능한 비트 오류율(bit-error ratio)을 추정할 수 있다. 비트 오류율은 포착된 잡음과 지구국 수신기가 기여하는 잡음에 대해 지구에서 수신된 변조 신호의 강도의 비율에 의존할 수 있다. 잡음 레벨과 초당 송신될 수 있는 정보의 비트 수 둘 다는 수신기가 설계된 변조 신호의 순간적인(예를 들어, 아날로그) 대역폭 B[Hz]에 따라 증가할 수 있다. 이론에 의해 제한되지 않고, 최대 정보 전송 레이트 또는 채널 용량 C[비트/초]는 섀넌-하틀리(Shannon-Hartley) 정리: 에 의해 주어질 수 있고, 여기서 B[Hz]는 아날로그 변조 대역폭이고, 은 신호 대 잡음비이다.
이 한계는, 비에 의해 정의된 바와 같이, 잡음이 존재할 때 오류가 없는 또는 오류가 적은 정보 전송에 대한 상한이 될 수 있다. 일부 경우들에서, 적합한 코딩 방식으로 정보를 인코딩하는 것에 의해 임의로 이 한계에 가까워질 수 있다. 일부 경우들에서, 코딩 방식은 순방향 오류 정정 및 변조 프로토콜의 유형을 포함할 수 있다. 변조 프로토콜은 대역폭 B를 정의할 수 있다. 협대역 통신에서, 변조된 반송파는 신호일 수 있고, 따라서 수신기에서의 반송파 대 잡음비는: 에 의해 주어질 수 있고, 여기서 PRX[W]는 (예를 들어, 수신된) 반송파 신호 전력이고 N[W]는 잡음 전력 레벨(예를 들어, 수신기의 결정 회로에서 볼 수 있음)이다. 일부 예들에서, 증폭기(예를 들어, 벽 플러그) 효율은 로 정의될 수 있고, 여기서 PTX[W]는 반송파 신호(들) 주변의 변조 신호에서의 출력 또는 송신된 전력(예를 들어, 증폭기로부터의)이고 PDC[W]는 증폭기에 전달되는 DC 전력이다. 일부 예들에서, PDC는, 적어도 하나의 드라이버 스테이지 및 하나의 출력 스테이지를 포함하고, 변조기, 국부 발진기, 또는 디지털-아날로그(D/A) 변환기를 포함하지 않는, 증폭기 칩(의 예를 들어, 아날로그 부분)에 전달되는 전력으로 정의될 수 있다. 다시 말해서, DC 전력은 증폭기 칩에 전달되는 전력, 또는 드라이버 스테이지 및 출력 스테이지를 포함하는 증폭기 칩의 부분에 전달되는 전력일 수 있다. 증폭기 칩은 (예를 들어, 와이드-밴드갭) 반도체 칩일 수 있다. 출력 전력 PTX 및 PDC는 입력 RF 신호 전력 PIN에 따라 달라질 수 있고, 효율 η는 PIN에 따라 달라질 수 있다. PAE는 으로서 정의될 수 있고, PTX와 PDC는 위에 기술된 바와 같고 PIN은 증폭기 칩의 입력 단자에 전달되는 전력이다.
일부 경우들에서, 무선 통신 시스템 링크 버짓(예를 들어, 다운스트림 위성 링크 버짓)은 적어도 3개의 부분을 포함할 수 있다: (1) EIRP = PTXGTX로서 주어진 유효 등방성 복사 전력(Effective Isotropic Radiative Power, EIRP)[W]이라고 지칭되는 지구 수신기 스테이션의 방향으로 위성 송신기로부터 방출되는 전력 - 여기서 GTX는 송신기 안테나 이득임 - ; (2) 경로 손실과 같은 링크 손실 - 이는 자유 공간 전파 손실, L로 집합적으로 표시되는 대기 및 비 흡수(rain absorption) 및 빔 편파감쇄(depolarization)를 포함할 수 있고, 시스템의 궤도 유형, 고도, 및 반송파 주파수에 의존할 수 있음 - ; 및 (3) 스테이션(예를 들어, 지상국)에서 수신된 전력 PRX[W]. 위의 부분들은 반송파 주파수(fo) 및 변조의 순간적인 대역폭(B)에 간접적으로 의존할 수 있다. 수신된 반송파 대 잡음비(CNR)에 대한 표현은 다음과 같이 표현될 수 있다: , 또는 수량이 dB로 표현되는 경우 .
위의 예에서, GRX는 수신 안테나 이득이고, TSYS[K]는 시스템 잡음 온도이고, k는 볼츠만 상수이다. 용어 는 전체 수신기 시스템에 적용(예를 들어, 정량화)할 수 있고, 예를 들어, 시스템 온도 TSYS에서 수신기 시스템의 전자 장치들에 의해 추가된 잡음 및 안테나 잡음을 설명할 수 있다. 링크 손실들(L)은 궤도 및 주파수의 선택에 적어도 부분적으로 의존할 수 있다. 일부 예들에서, 송신기 전력 스펙트럼 밀도(예를 들어, 수신국의 방향으로)는, 적어도 부분적으로, 송신기 출력 전력 PTX, 송신기 안테나 이득 GTX, 및 변조의 대역폭 B에 의해 정의될 수 있다. 일부 예들에서, 지정된 비트 대 오류율은, 적어도 부분적으로, 정보를 송신하기 위한 특정 유형의 변조를 선택하는 것에 의해 달성될 수 있고(예를 들어, 반송파 신호 상에서) 변조의 유형은 지정된 반송파 대 잡음 CNR 비로서 표현될 수 있다(예를 들어, 수신기에서).
일부 예들에서, 위성 링크 버짓은 위성(들)으로부터 지구 표면에 도달하는 위성 신호의 전력속 밀도(PFD) 값(예를 들어, 최대 PFD)을 포함할 수 있다. 국제전기통신연합(International Telecommunication Union, ITU)은, 예를 들어, ITU 무선 규정(Radio Regulation) PFD 한계들의 21.16조(Article 21.16)에서 위성 신호들의 전력속 밀도들의 최대 허용 값들을 설정하였다. 최대 허용 PFD의 한계들은 다음의 방식으로 계산될 수 있다: 반송파 f0 주변의 위성 방출 스펙트럼에 대해, 임의의 고도 θ에서 위성으로부터 도착하고, 증분 대역폭 BFD(규정에 의해 지정된)에 걸쳐 적분된, 지구 표면에서 측정된 최대 속 밀도 는 21.16조에 의해 지정된 PFD 한계들을 초과하지 않을 수 있다. 주파수 f0, 고도 r(θ)(예를 들어, 궤도 선택으로부터) 및 순간적인 방출 대역폭 B를 사용하여, 예를 들어, 에 따라, 최대 EIRP[W]를 결정할 수 있다. 최대 송신기 출력 전력 PTX = [W]는 안테나 이득 GTX로부터 로서 획득될 수 있다. 그러한 최대 송신기 출력 전력은 위성 다운스트림 송신기 시스템의 합법적 동작의 한계를 정의할 수 있고 위성 송신기들의 설계 고려 사항이 될 수 있다. 궤도 및 송신기 안테나 이득으로, PFD 한계는 위성 송신기의 최대 합법적 출력 전력을 정의할 수 있다.
일부 예들에서, 링크 버짓은 신호 전력 항들의 곱(또는, 대안적으로 수량들이 dB 단위로 표현되는 경우 합)일 수 있다. 신호 전력 항들은 송신기 출력 전력으로 시작될 수 있고, 연속적으로 이득들(예를 들어, 안테나 이득들)에 의해 증가되고 손실들(예를 들어, 자유 공간 손실 및 흡수)에 의해 감소될 수 있다. 결과는 검출시 특정 비트 오류율을 달성하기 위해 지정된 변조 알고리즘에 의해 사용되는 잡음 전력 및 반송파 대 잡음비로 나누어질 수 있다. 이 곱이 1(unity)과 동등하다면(예를 들어, 1과 동등함), 링크는 지정된 동작의 임계 값에 있을 수 있다. 곱이 1보다 크다면, 마진은 양수라고 할 수 있고, 링크는 임계 값에서보다 더 나은 비트 오류율로 동작할 수 있다. 반대로 곱이 1보다 작다면 링크 마진은 음수일 수 있고 링크는 임계 값에서보다 더 낮은 비트 오류율로 동작할 수 있다. 일부 예들에서, 링크 버짓은 이용가능성 백분율(예를 들어, 99.99% 이용가능성)로 표현된 특정 레벨의 이용가능성을 위해 설계될 수 있다. 변동하는 대기 조건 때문에, 특정 이용가능성 확률을 가정하여 위성 링크 버짓들이 계산될 수 있다.
일부 경우들에서, 최대 송신 전력(예를 들어, ITU 무선 규정 PFD 한계)이 주어지면, 송신기에 대한 설계 고려 사항은 특정 위성 에너지 버짓(예를 들어, 링크 버짓)을 충족시키고 최대 송신 전력까지 모든 전력들에 대해 증폭기 선형성을 유지하면서 최대 전력을 송신하는 것을 포함할 수 있다. 에너지 버짓의 하나의 파라미터는 송신기 출력 전력(PTX)일 수 있고 송신기 전력 부가 효율(PAE)은 으로서 정의될 수 있고, 여기서 PIN은 송신기 증폭기의 입력에 전달되는 전력이고, PDC는 송신기로부터 방출되는 PTX RF 전력을 달성하기 위해 송신기에 전달되는 DC 전력(예를 들어, 단위 시간당 에너지)이다.
일부 예들에서, 수신기에 의해 수신될 때 변조 하에서 신호 형상의 충실도를 유지하기 위해 선형성 제약이 사용될 수 있다. 증폭기 비선형성의 정도는 증폭되고 있는 신호의 신호 진폭에 의존할 수 있다. RF 증폭기의 일부 예들에서, 출력 트랜지스터는, 예를 들어, 트랜지스터 출력 특성의 선형 영역에서, 제어된 전류 소스로서 동작할 수 있다. 그러한 증폭기들은 "선형" 증폭기들이라고 지칭될 수 있다. 일부 예들에서, 증폭기들에 대한 회로 구성들은 클래스 A, AB, 및 B 마이크로파 증폭기들을 포함할 수 있다. 증폭기의 선형성 또는 비선형성은 부분적으로 하나 이상의 상호변조곱(예를 들어, 신호 왜곡)에 의해 정의될 수 있다. 일부 예들에서, 증폭기 비선형성은 신호에 존재하는 상호변조곱(들)을 평가하는 것에 의해 정량화될 수 있고, 그러한 상호변조곱들은 비선형 요소(예를 들어, 전력 증폭기)를 통과하는 정현파 신호로부터 발생할 수 있다. 변조된 정현파 신호(예를 들어, 수신기에 도달하는)의 왜곡은 상호변조곱들(예를 들어, 신호의 홀수 고조파들과 기본 신호 또는 반송파 신호 사이의)에 의해 야기되는 왜곡들을 포함할 수 있다. 그러한 상호변조곱들은, 예를 들어, 3차 상호변조곱(예를 들어, IMP3) 및 5차 상호변조곱(예를 들어, IMP5)을 포함할 수 있다. 이들 상호변조곱은 의도된 변조의 순간적인 대역폭 내에 나타날 수 있다. 신호 왜곡은 변조 신호의 진폭과 위상을 손상시켜 수신기가 신호로부터 정보를 검출하고 재구성하지 못하게 될 수 있다.
일부 예들에서, 입력 신호(예를 들어, 전력 증폭기에 대한)가 에 접근함에 따라, 증폭기로부터의 출력 신호는 왜곡된다. 입력 신호가 포화 출력 전력 PSAT[W]보다 훨씬 작은 진폭을 가진다면, 증폭기는 선형에 가깝게 동작할 수 있고 증폭기의 전력 이득 은 일정할 수 있다(예를 들어, P1은 송신기로부터의 유용한 신호 출력 전력일 수 있음). 변조 방식에 대한 성능 지수는 비트/초 단위로 표현되는 정보 전송 대 헤르츠 단위로 표현되는 순간적인(예를 들어, 아날로그) 대역폭의 비율일 수 있고 스펙트럼 효율이라고 지칭된다. 예를 들어, 16QAM 변조는 4 비트/초/Hz를 나타내는 반면, 디지털 TV 표준 DVB-T2는 5 비트/초/Hz보다 큰 스펙트럼 효율을 갖는다. 큰 스펙트럼 효율을 갖는 많은 변조 방식들은 진폭과 위상 변조 둘 다를 이용하고, 따라서, 성상도에 심볼들을 정확하게 배치하기 위해 증폭기 선형성에 의존할 수 있다. 일부 예들에서, 송신기를 특정 용도로 적격화하는 것은 (예를 들어, 그러한 송신기들 내의) 증폭기의 허용 상호변조곱들의 양들을 규제하는 하나 이상의 표준을 충족시키는 것을 포함할 수 있다. 포화 상태에 가깝게 또는 포화 상태로 구동되는 증폭기들(예를 들어, PSAT에 가까운 전력을 방출함)은 허용할 수 없는 레벨의 신호 왜곡을 가질 수 있고, 따라서 상호변조곱들에서 너무 많은 전력이 방출될 수 있다. 일부 경우들에서, 위에 언급된 표준들에 따라, 증폭기를 선형성 준수 상태로 만드는 것은, 충분한 증폭기 선형성에 도달하기 위해 입력 전력 백-오프 및 디지털 전치 왜곡(digital pre-distortion, DPD) 알고리즘들의 조합을 이용하는 것을 포함할 수 있다. 백-오프 절차는 증폭기 입력 전력 PIN을 로부터 임의의 상호변조곱들이 허용 레벨로 감소되는(예를 들어, 또는 비트 오류율이 선택된 레벨로 떨어지게 되는) 포인트로 감소시키는 것을 포함할 수 있다. 입력 전력 감소의 양은 백-오프(BO)라고 지칭될 수 있고 가장 흔하게는 dB 단위로 표현된다. 일부 예들에서, BO 값들은, 증폭기 선형성 및 품질에 따라, 3 내지 10dB의 범위일 수 있다.
선형 증폭기들은 전체 동적 범위(예를 들어, 동작의 동적 범위)에서 어떤 작은 레벨의 비선형성을 나타낼 수 있지만, 잔류 비선형성은 일반적으로 허용 동작에 대한 것보다 낮을 수 있고 DPD를 사용하여 관리 가능할 수 있다. 일부 예들에서, 변조 방식은 심볼 레이트, 비트/심볼 효율, 순간적인 대역폭, 및 피크 대 평균 전력비(peak-to-average-power ratio, PAPR)을 포함하는 적어도 4개의 파라미터에 의해 특성화될 수 있다. 사용되는 변조의 유형은 비트/심볼 효율 및 PAPR을 직접 결정할 수 있다. 일부 예들에서, 수 비트/심볼을 사용하는 진폭 변조 방식들은 10dB에 도달하는 PAPR을 가질 수 있다. 그러한 방식들에서, 변조된 반송파에서의 평균 전력은 변조되지 않은 반송파에서의 전력보다 10배 더 낮을 수 있다. 진폭 변조는 연속파(continuous-wave, CW) 신호에 비해 평균 출력 전력의 상당한 감소를 야기할 수 있다. 일부 예들에서, 진폭 변조 방식은 출력 전력이 피크 출력 전력보다 훨씬 더 작을 수 있는(예를 들어, 평균이 피크 PTX 값보다 작을 수 있는) 경우들을 야기할 수 있다. 1보다 큰 피크 대 평균 전력비는 증폭기 효율을 더 감소시킬 수 있다.
도 2는 일부 양태들에 따른, 예시적인 증폭기 선형성 특성을 예시한다. 일부 양태들에서, 도 2는 개선된 열 효율을 갖는 증폭기와 비교하여 종래의 증폭기의 증폭기 선형성의 차이들을 예시한다. 일부 양태들에서, 개선된 열 효율을 갖는 증폭기는, 본 명세서에 개시된 양태들에 따라, GaN-on-diamond(GaND)를 포함한다. 예를 들어, 개선된 열 효율을 갖는 증폭기는 GaND 칩을 포함할 수 있다. 일부 양태들에서, GaN 칩은 도 1b의 칩(100B)과 유사한 양태들을 포함할 수 있다. 일부 양태들에서, GaN 칩은 MMIC를 포함할 수 있다.
도 2의 플롯들(200 및 220)은 수평 축 상의 입력 RF 전력 PIN[W]의 함수로서 수직 축 상의 출력 RF 전력의 다양한 성분들을 정성적으로 예시한다. 도 2의 플롯(200)은 기본 고조파의 출력 전력, 3차 상호변조, 및 종래의 증폭기, 예를 들어, GaN-on-SiC 증폭기의 이득을 예시한다. 플롯(200)은 입력 전력 PIN의 함수로서 기본 고조파 P1[W]의 출력 전력(201)을 예시한다. 일부 경우들에서, P1은 신호의 반송파 주파수 f0 주변의 변조 대역폭 내의 전력일 수 있다. 플롯(200)은 입력 전력 PIN의 함수로서 3차 상호변조 IMP3[W](202)로부터 발생하는 전력을 예시한다(예를 들어, 비교는 정성적 또는 상대적임). 플롯(200)은 증폭될 신호에 의해 경험되는 이득 (203)을 예시한다. 3차 상호변조(202)는 신호(201) 내의 교란이고, 변조 신호 PIN에 의해 전달되는 정보의 개선된 검출을 가능하게 하기 위해, 감소될 신호 왜곡을 구성한다. 낮은 PIN 영역에서 IMP3 곡선(202)의 평탄화는 증폭기의 잔류 왜곡을 정성적으로 나타낼 수 있다. 점선(208)에 의해 도시된 P1의 선형 외삽과, 점선(209)에 의해 도시된 IMP3의 선형 외삽 사이의 교점(207)은 3차 절편(third-order intercept, TOI)[W]이라고 지칭되고 증폭기의 비선형성을 특성화하기 위한 성능 지수일 수 있다.
플롯(200)을 참조하면, 낮은 입력 전력에 대해, 출력 전력 곡선(201)은 선형에 가까울 수 있고, 따라서 곡선(203)에 의해 도시된 이득 G는 선형 영역에서 비교적 일정하다. 일부 경우들에서, 이득은 곡선(203)에 의해 암시되는 것보다 더 느리게 입력 전력 PIN에 대해 하락(fall off)하는 경향이 있을 수 있고, 이득 하락은 증폭기 재료 및 설계에 의존할 수 있다. 입력 전력 PIN이 증가됨에 따라, 예를 들어, 출력 전력 곡선(201)의 평탄화 및 이득 곡선(203)의 감소에 도시된 바와 같이, 증폭기가 포화하기 시작하고 이득이 떨어지는 포인트에 도달할 수 있다. 이득 곡선이 저전력에서의 그것의 값에 비해 3dB 감소한 출력 전력은 P3dB 출력 레벨(210)이라고 지칭된다. 출력 전력 P1이 P3dB와 동등한 입력 전력 PIN은 P3dB에 대한 입력 전력이라고 지칭되고 수직선(205)에 의해 도시된다.
일부 경우들에서, PxdB 전력 정의는 증폭기 이득이 x dB 감소하는 출력 전력을 지칭하기 위해 사용될 수 있다. 위에 언급된 바와 같이, 증폭기가 포화 상태에서 사용되었다면(예를 들어, 입력 신호가 P1dB에 대한 입력 전력에 도달), 증폭기에 의해 방출되는 대응하는 출력 신호(P1+1MP3+...)는 왜곡될 것이다. 이 왜곡은 dBc 단위로 표현되는, 비율 P1/IMP3으로 정량화될 수 있고, 여기서 P1은 반송파 신호(201)에서의 전력이고 IMP3은 3차 상호변조 신호(202)에서의 전력이다. 플롯(200)에 도시된 바와 같이, 이 비율(예를 들어, 임의의 PIN에서 곡선들(201 및 202) 사이의 수직 분리)은 다소 낮을 수 있다. P1 dB에서의 동작은 신뢰성 있는 통신을 위해 불충분할 수 있고, 해당 레벨의 왜곡을 갖는 증폭기 선형화가 실용적이지 않을 수 있다. P1/IMP3 비율은 입력 전력 PIN이 증가함에 따라 감소하는데, 그 이유는 P1은 PIN에 따라 거의 선형적으로 증가하는(예를 들어, 곡선(201)의 대부분은 플롯(200)에서 선(208)에 의해 예시된 바와 같은 제1 기울기를 가질 수 있음) 반면, IMP3은 PIN의 제3 전력에 따라 증가하기 때문이다(예를 들어, 곡선(202)의 대부분은 플롯(200)에서 선(209)에 의해 예시된 바와 같이 제2 기울기를 가질 수 있음).
일부 예들에서, 비율 P1/IMP3이 특정 변조에 대한 목표 값에 도달하는 입력 전력 PIN의 레벨 이하에서 적절한 선형성이 달성될 수 있다. 목표 비율은 최종 응용에 따라 달라질 수 있다. 예를 들어, 많은 무선 표준들에 대해, 목표 비율이 50dB보다 클 수 있다. 예시 목적으로, 도 2에서, 목표 P1/IMP3 비율은 25dBc일 수 있다. PIN이 PxdB로부터 선형성 조건으로 감소하는 것은 백-오프라고 지칭될 수 있고, 선형성 조건이 만족되는 최대 출력 전력은 이라고 지칭될 수 있다. 플롯(200)은 입력 전력 PIN이 P3dB 포인트(210)(예를 들어, 수직선(205)에 의해 도시된 입력 전력 레벨)으로부터 점선 수직선(206)에 의해 도시된 더 낮은 레벨 및 포인트(204)에 표시된 출력 전력 으로 대략 4dB 감소된 것으로 이를 정성적으로 예시한다. 출력 전력 은 PFD 한계 이하일 수 있다. 도 2의 왼쪽 플롯에 의해 도시된 종래의 증폭기의 목표 선형성(예를 들어, P1/IMP3 = 25dB) 및 효율(예를 들어, PAE
Figure 112021049249409-pct00023
18%)은 4dB 백-오프(예를 들어, dB 단위로 측정된 선들(205와 206) 사이의 수평 분리)로 달성될 수 있다.
도 2의 플롯(220)은 기본 고조파의 출력 전력, 3차 상호변조, 및 본 개시의 증폭기의 이득을 정성적으로 예시한다. 증폭기는 높은 열전도율 기판을 포함하는 GaN 증폭기일 수 있다(예를 들어, 칩(100B)을 포함할 수 있음). 예를 들어, 증폭기는 GaND 기판을 포함할 수 있다. 플롯(220)에는 입력 전력 PIN의 함수로서 기본 고조파 P1[W]에서의 출력 전력(221)이 도시되어 있다. 일부 경우들에서, P1은 반송파 주파수 f0 주변의 변조 대역폭 내의 전력일 수 있다. 플롯(220)은 입력 전력 PIN의 함수로서 3차 상호변조 IMP3[W](222)로부터 발생하는 전력을 예시한다(예를 들어, 비교는 정성적 또는 상대적임). 플롯(220)은 증폭될 신호에 의해 경험되는 이득 G = P1/PIN(223)을 예시한다. 3차 상호변조(222)는 신호(221) 내의 교란이고, 예를 들어, 변조 신호 P1에 의해 전달되는 정보의 개선된 검출을 허용하기 위해, 감소될 신호 왜곡의 양을 나타낼 수 있다.
낮은 PIN 영역에서 IMP3 곡선(222)의 평탄화는 증폭기의 잔류 왜곡을 정성적으로 나타낼 수 있다. 점선(228)에 의해 도시된 P1의 선형 외삽과, 점선(229)에 의해 도시된 IMP3의 선형 외삽 사이의 교점(227)은 3차 절편(TOI)[W]이라고 지칭되고 증폭기의 비선형성을 특성화하기 위한 성능 지수일 수 있다. 플롯(220)을 참조하면, 낮은 입력 전력에 대해 출력 전력 곡선(221)은 선형에 가까울 수 있고, 따라서 곡선(223)에 의해 도시된 이득 G는 그 선형 영역에서 비교적 일정할 수 있다. 일부 경우들에서, 이득은 곡선(223)에 의해 암시되는 것보다 더 느리게 입력 전력 PIN에 대해 하락하는 경향이 있을 수 있고, 이득 하락은 증폭기 재료 및 설계에 의존할 수 있다. 입력 전력 PIN이 증가됨에 따라, 곡선(221)의 평탄화 및 이득 곡선(223)의 감소에 의해 도시된 바와 같이, 증폭기가 포화하기 시작하고 이득이 떨어지는 포인트에 도달할 수 있다. 이득 곡선이 저전력에서의 그것의 값에 비해 3dB 감소한 출력 전력은 P3dB 출력 레벨(230)이라고 지칭된다. 출력 전력 P1이 P3dB와 동등한 입력 전력 PIN은 P3dB에 대한 입력 전력이라고 지칭되고 수직선(225)에 의해 도시된다.
일부 양태들에서, 증폭기 칩은 플롯(220)에 도시된 바와 같은 동작 특성을 가질 수 있고, 플롯(200)에 도시된 바와 같은 동작 특성을 갖는 종래의 증폭기 칩과 동일한 사이즈를 가지고 구축될 수 있다. 플롯(200)에 도시된 특성과 비교하여, 플롯(220)의 증폭기는 더 많은 출력 전력을 제공할 수 있고(예를 들어, P3dB 포인트(230)에 의해 표시된 바와 같이), 이는 플롯(200) 상의 210에 도시된 P3dB 값보다 대략 3dB 더 크다. 예시적인 증폭기는 동일한(또는 유사한) 사이즈의 종래의 증폭기와 비교하여 더 높은 전력 출력을 가질 수 있다. 일부 양태들에서, PFD 사양에 의해 설정된 값을 충족시키도록 출력 전력 P1을 감소시키기 위해, 입력 전력 PIN은, 예를 들어, 플롯(200)의 포인트(204)와 유사할 수 있는, 플롯(220)의 포인트(224)에 의해 도시된 바와 같이, 출력 전력 P1이 PFD 한계(예를 들어, PFD 사양의)에 의해 고정된 출력 전력과 동등할 때까지 백-오프될 수 있다. 일부 양태들에서, 플롯(220)의 예시적인 증폭기는 플롯(200)에 도시된 P3dB보다 큰 P3dB를 가질 수 있고 동시에 또한 에 도달하기 위해 더 큰 BO를 가질 수 있다. 따라서, 일부 양태들에서, 플롯(220)의 예시적인 증폭기에 대한 비율 P1/IMP3(예를 들어, 231)은 플롯(200)의 종래의 증폭기(예를 들어, 211)에 대한 그러한 비율보다 클 수 있다. 백-오프 양은 플롯(220)에서 수직선들(225 및 226) 사이의 분리에 의해 도시될 수 있다. 일부 양태들에서, 플롯(220)의 예시적인 증폭기에 대한 P1/IMP3 비율은 플롯(200)의 종래의 증폭기에 의해 획득된 P1/IMP3 값보다 30dB 더 클 수 있다. 더 높은 P1/IMP3 비율(예를 들어, 플롯(220)의 예시적인 증폭기에 대한)은 예시적인 증폭기가 종래의 증폭기와 비교하여 더 높은 선형성을 가짐을 나타낼 수 있다.
종래의 증폭기들에서, 입력 전력을 백 오프하는 것은 적어도 2개의 결함을 가질 수 있다: (i) 적어도 PTX ·BO와 같은 포화 레벨을 갖는 증폭기와 같이 특정 송신 전력을 달성하기 위해 더 큰 증폭기가 필요할 수 있고 (ii) 선형 증폭기의 전력 부가 효율(PAE)은 백-오프가 증가함에 따라 감소할 수 있다(예를 들어, BO를 증가시키는 것은 PAE를 감소시킴). 본 개시의 양태들은 적어도 위의 결함들을 완화시킬 수 있다. 첫째, 개시된 증폭기(예를 들어, 칩(100B)을 포함함)의 양태들은 동일한(또는 유사한) 사이즈의 종래의 증폭기들과 비교하여 더 큰 출력 전력을 제공할 수 있다. 그에 따라, 개시된 증폭기의 양태들은 증폭기 사이즈의 증가를 반드시 요구하지 않고 원하는 송신 전력 PTX를 제공할 수 있다. 대조적으로, 종래의 증폭기들은 전형적으로 동일한(또는 유사한) 원하는 송신 전력 PTX를 충족시키기 위해 사이즈가 증가될 수 있다. 본 개시의 일부 양태들은 원하는 PTX를 충족시키기 위해 더 작은 증폭기가 사용되는 것을 허용할 수 있다. 일부 양태들에서, 개시된 증폭기는, 더 큰 효율 및 개선된 선형성을 허용하는 PAE의 상당한 감소를 경험하지 않고, 종래의 증폭기들과 비교하여 더 큰 입력 전력 백-오프를 가질 수 있다.
도 3은 일부 양태들에 따른, 예시적인 증폭기의 전력 부가 효율(PAE) 특성을 예시한다. 일부 양태들에서, 도 3은 개선된 열 효율을 갖는 증폭기와 비교하여 종래의 증폭기의 PAE의 차이들을 예시한다. 개선된 열 효율을 갖는 증폭기의 일부 양태들은 와이드-밴드갭 반도체 재료를 포함하는 MMIC와 같은 칩(예를 들어, GaND 칩)을 포함하는 증폭기를 포함한다. 일부 양태들에서, 그러한 칩은 도 1b의 칩(100B)과 유사(또는 동일)할 수 있다.
도 3의 플롯(300) 및 플롯(320)은 수평 축 상의 입력 RF 전력[W]의 함수로서 수직 축 상의 PAE[%]를 정성적으로 예시한다. 일부 양태들에서, 플롯(300)은 종래의 증폭기, 예를 들어, GaN on SiC 기판(들)을 포함하는 증폭기의 효율에 대응한다. 일부 양태들에서, 플롯(320)은, 개선된 열 관리를 갖는, 개시된 예시적인 증폭기(예를 들어, 칩(100B)을 포함함)의 효율에 대응한다. 도 3의 플롯(300)에 도시된 바와 같이, 피크 전력(예를 들어, 대략 P3dB)에서 높은 PAE를 나타내는 증폭기는 백-오프 하에서 더 낮은 평균 전력 에서 동작하고 피크 전력(예를 들어, P3dB)에서보다 상당히 더 낮을 수 있는 PAE를 나타낼 수 있다. 예를 들어, 그러한 현상은 입력 전력 PIN의 함수로서 PAE(301)를 예시하는 플롯(300)에 정성적으로 예시될 수 있다. P3dB에서의 효율(302)(예를 들어, 선(205)과 효율 곡선(301)의 교점)는 대략 30%이지만, 증폭기가 4dB 백 오프될 때, 효율은 대략 18%로 떨어진다(예를 들어, 선(206)과 효율 곡선(301)의 교점)(점(303)으로 표시됨).
플롯(320)은 개선된 열 효율을 갖는 증폭기의 입력 전력 대 PAE에 대한 효과를 정성적으로 예시한다. 일부 양태들에서, 그러한 증폭기는, 높은 열전도율 기판(예를 들어, 다이아몬드)을 포함하는, MMIC 칩과 같은 칩(예를 들어, 칩(100B))을 포함할 수 있고 칩은 더 낮은 열전도율 기판(예를 들어, SiC)을 포함하는 동등한 사이즈의 칩보다 더 낮은 열 저항을 가질 수 있다. 도 3의 플롯(320)에 따라, 본 개시 칩의 증폭기는 동일한 사이즈 칩에 대해 종래 기술에 비해 개선된 출력 전력 레벨들(예를 들어, P3dB에서 3dB 또는 더 높은 개선) 및 개선된 PAE 값들(예를 들어, PAE에서 20% 내지 30% 개선)을 가질 수 있다.
개시된 증폭기의 양태들은 더 낮은 동작 백-오프 값들을 사용하여 그러한 증폭기를 동작시키는 것을 제공한다. 플롯(320)의 선(301)을 참조하면, 종래의(예를 들어, 확대된) 증폭기는 선형성의 유사한 개선을 달성하기 위해 감소된 효율로 동작한다. 개시된 증폭기의 양태들은, 예를 들어, PAE 곡선(326)에 의해 예시된 바와 같이, 주어진 전력 및 칩 사이즈에 대해 20% 내지 30% 더 높은 PAE를 제공할 수 있다. 플롯(320)은, 개시된 증폭기가, 화살표(328)에 의해 예시된 바와 같이, P3dB에서 40% 이상의 PAE를 나타내도록(플롯(320)의 포인트(322)), 본 개시의 증폭기에 대한 PAE(326)가 종래의 증폭기의 PAE(301)보다 더 클 수 있다는 것을 정성적으로 예시한다.
플롯(320)에 도시된 바와 같이, 개시된 증폭기에 대한 입력 전력을 백 오프하는 것(예를 들어, 선들(325와 327) 사이의 분리에 의해 예시된, 대략 7dB만큼의 전력 백오프)은 증폭기에서의 PAE가 더 낮은 열전도율 증폭기(예를 들어, 약 18%의 PAE)로 가능한 동일한 값으로 가져올 수 있는 것과 동시에 개선된 P1/IMP3 비율(예를 들어, 포인트(323)로 도시된 30dB)을 갖는다. P3dB 출력 전력을 전달하는 입력 전력은 수직선(325)에 의해 예시될 수 있는 반면, 선택된 (예를 들어, 그리고 플롯(300)에 예시된 값과 동등하게 유지됨)을 야기하는 백 오프된 전력은 수직 점선(327)에 의해 도시될 수 있다. 일부 양태들에서, 증폭기는, 더 큰 입력 전력 백-오프를 갖는 증폭기에도 불구하고, 동일한 PAE에서 동작하는 종래의 증폭기들에 비해 개선된 선형성을 계속 나타낸다. 이 차이는, 예를 들어, 화살표(329)에 의해 예시될 수 있다.
출력 전력들, P3dB 레벨들, 및 IMP3 레벨들 및 비율들의 값들은 본 개시에서 설명 목적으로 예시로서 사용된다. 실제 값들은 본 명세서에서 사용된 값들과 상이할 수 있고 본 명세서에 기술된 예시적인 증폭기의 양태들은 응용에 기초하여 달라질 수 있다. 예시된 예들에 도시된 바와 같이, 백-오프는 선형성을 개선할 수 있지만, 그것은 에너지 효율을 감소시킬 수도 있다. 일부 양태들에서, 개시된 증폭기(예를 들어, 칩(100B)을 포함함)는 유사한(또는 동일한) 양의 전력에 의해 백 오프되는 종래의 증폭기들과 비교하여 더 작은 효율의 감소를 제공할 수 있다. 선형 증폭기들(예를 들어, 클래스 A, AB, B)의 효율은 출력 신호의 진폭에 의존할 수 있다.
일부 예들에서, 선형 증폭기들은 전력 공급 장치들을 사용하여 증폭기에 일정한 전압을 제공할 수 있다. 출력 전력(예를 들어, 선형 증폭기의)은 입력 전력 PIN에 따라 느리게 달라질 수 있다. 일부 경우들에서, DC 전력 소비는 입력 신호와 독립적이거나, 적어도 거의 독립적일 수 있다. 따라서, 효율은 출력 신호의 진폭(예를 들어, 출력 RF 전력의 제곱근)에 거의 비례하게 된다. 목표 선형 출력 전력 은 목표 PFD 한계에 의해 설정될 수 있다. 일부 경우들에서, 종래의 증폭기는 백-오프가 더 나은 선형성을 야기할 수 있을 정도로 충분히 높은 P3dB를 가질 수 있지만, PAE의 상당한 감소가 수반된다. 반대로, 종래의 증폭기는 백-오프가 더 높은 PAE를 야기할 수 있을 정도로 충분히 낮은 P3dB를 가질 수 있지만, 선형성의 감소가 수반된다. 본 개시의 양태들은 높은 PAE를 유지하면서 효과적인 선형성을 제공한다.
아래의 표 1은 종래의 마이크로파 증폭기의 특정 특성과 비교하여, 개시된 양태들에 따른 예시적인 마이크로파 증폭기의 특정 특성을 예시한다. 일부 양태들에서, 예시적인 마이크로파 증폭기는 GaND 칩(예를 들어, 칩(100B))을 포함하고 종래의 증폭기는 GaN-on-SiC 칩을 포함한다. 종래의 증폭기는 K-대역 주파수 범위(예를 들어, Ku-대역, 17-20GHz)에서 사용하기 위한 상업적으로 입수 가능한 증폭기일 수 있고, 예를 들어, 적어도 10W의 출력 전력을 제공할 수 있다. 표 1은 예시적인 증폭기의 개시된 양태들이 개선된 열 관리, 더 높은 효율 및 더 많은 출력 전력을 제공할 수 있는 방법을 예시한다.
무선 통신 시스템(예를 들어, 무선 통신 링크를 포함함)은 링크 버짓에 의해 특성화될 수 있고, 링크 버짓은 가능한 시스템 파라미터들 및 환경 장애들이 주어졌을 때 수신기(예를 들어, 스테이션, 지상국, 지구국)에서 달성 가능한 신호 대 잡음비의 계산에 의해 특성화될 수 있다. 링크 버짓들은 많은 디바이스 파라미터들을 포함할 수 있지만, 실제 관심사들에 대해, 각각의 현상 또는 컴포넌트 기여분에 대해 하나 또는 몇 개의 파라미터를 사용하여 신호 전파가 고려될 수 있는 단순화된 접근 방식을 사용하는 것이 가능할 수 있다. 일부 예들에서, 링크 버짓은 송신 디바이스로부터 수신 디바이스로의 무선 통신 채널의 적어도 2개의 파라미터를 포함할 수 있다. 링크 파라미터들은 잡음 축적 및 채널을 따른 전력 손실을 포함할 수 있다. 일부 예들에서, 링크 버짓은 수신 디바이스의 안테나에 도달하는 전자기 신호가 잡음 및 정보를 전달하는 잡음 없는 신호를 포함할 수 있다고 가정할 수 있다.
무선 통신 시스템 링크는, 적어도 부분적으로, 신호 대 잡음비(SNR)에 의해 특성화될 수 있다. 일부 예들에서, 무선 통신 시스템 링크는 선형일 수 있고, 그러한 예들에서, 신호 대 잡음비는 신호 전력을 잡음 전력으로 나눈 값을 포함할 수 있다. 링크 버짓은 신호 전력, 잡음 전력, 또는 둘 다를 포함할 수 있다. 일부 예들에서, 링크 버짓은 무선 링크를 포함하는 디바이스들의 이득 값들 및 감쇠 값들을 포함할 수 있다. 링크 버짓은, 예를 들어, 수신 신호 전력이 송신기 전력, 송신기 안테나 이득, 수신기 안테나 이득, 경로 손실, 송신 손실, 및 다른 요인들의 합과 동등한 것으로 표현될 수 있다. 일부 양태들에서, 하나 이상의 안테나에 통신적으로 결합되는 송신 디바이스가 송신 전력 PTX를 포함하는 신호(예를 들어, 변조된 반송파)를 하나 이상의 안테나로 송신할 수 있다. 안테나(예를 들어, 송신 안테나) 또는 예컨대 안테나 어레이 내의 안테나 요소가 전자기 에너지의 집중된 빔을 특정 방향으로 복사하도록 구성될 수 있다. 100% 효율을 갖는 안테나는 도 4의 샘플 복사 패턴에 도시된 바와 같이 수신된 전력을 하나의 방향으로 복사할 수 있다.
도 4는 일부 양태들에 따른, 예시적인 안테나의 복사 패턴(400)을 예시한다. 일부 양태들에서, 도 4는 지향성 안테나, 예를 들어, 410에 대한 각도의 함수로서 복사 강도의 패턴을 예시한다. 도 4는 또한 등가 전력 등방성 라디에이터, 예를 들어, 430의 복사 강도의 패턴을 예시한다. 도 4는 또한 안테나 이득, 예를 들어, 420을 예시한다. 선(410)은, 원점에서 선까지의 거리에 비례할 수 있는, 강도 대 방향(dB 단위)을 예시한다. 선(430)은 등방성 라디에이터에 대한 강도를 예시한다. 일부 양태들에서, 선(430)에 의해 예시된 바와 같이 방출된 총 전력은 선(410)에 의해 예시된 전력과 동등할 수 있다. 안테나 이득(G)은 선(420)의 길이(dB 단위로 표현됨)에 의해 예시될 수 있고, 주 로브(main lobe)의 강도를 등방성 강도로 나눈 비율은 선(420)의 길이와 동등할 수 있다. 도 4는 가장 많은 양의 복사(예를 들어, 가장 높은 방출)가 제로 각도 방향에 있을 수 있다는 것을 예시할 수 있지만, 복사는 임의의 측면으로 발생할 수도 있다. 일 예에서, 전력 밀도는 균일한 복사 패턴(예를 들어, 단일 로브 복사 패턴과 반대)을 가정하는 것에 의해 추정될 수 있다.
균일한 분포(예를 들어, 모든 방향들에서 대략 동일한 강도)를 가정하여, 거리 r에서 전력 밀도 P'[W/m2]는 와 동등할 수 있고, 여기서 EIRP는 로서 주어진 유효 등방성 복사 전력[W]이고, 여기서 GTX는 송신기 안테나 이득이다. 안테나 이득은 제로 각도에서의 강도(예를 들어, 선(420)의 팁으로서 도시됨) 대 동등한 총 전력을 방출하는 등방성 라디에이터의 강도(예를 들어, 선(430)에 도시됨)의 비율로서 표현될 수 있다.
송신기는 특정 방향으로 전파되는 전자기 신호를 송신할 수 있다. 임의의 거리 r에서, 전파 방향에 수직인 평면에서 측정된 전력 밀도는 로부터 획득될 수 있다. 지구를 향해 전파되는 전자기파는 거리(예를 들어, 500km 이상)를 횡단할 수 있고 결국 대기에 도달할 수 있고 여기서 전력의 일부가 대기 및/또는 비에 흡수될 수 있다. 또한, 파의 편파는 무작위로 회전될 수 있다. 일부 경우들에서, 안테나는 일반적으로 하나의 편파의 파들을 방출하고 하나의 편파를 수신할 수 있다. 그러한 경우들에서, 편파가 전파 중에 회전되면, 수신기와의 정합이 그다지 효율적이지 않을 수 있고 손실로서 나타날 수 있다. 수신기에 도달할 수 있는 전자기 신호의 전력의 부분(예를 들어, 감쇠되지 않은 신호의 부분)을 나타내기 위해 (감마)를 사용할 수 있다. 지구의 표면에서, 전력 밀도는 일 수 있다.
일부 양태들에서, 수신기 안테나(예를 들어, 수신 디바이스에 통신적으로 결합된 안테나)는 유효 개구 면적(aperture area, AR)을 가질 수 있다. 수신된 전력 PR은 예를 들어, 에 따라, 유효 수신기 안테나 개구를 안테나(예를 들어, 개구)에 입사하는 전자기 신호의 전력 밀도와 곱한 결과와 동등할 수 있다. 수신기(예를 들어, 수신기 안테나)에서 수신된 전력은 에 의해 주어질 수 있고, 여기서 이다. 대안적으로, 수신된 전력은 로서 주어질 수 있다. 항 은 자유 공간 손실이라고 지칭될 수 있고, 항은 적어도 흡수, 편파 손실 및 비 흡수로 나누어질 수 있다.
일부 예들에서, 잡음 전력의 추정치는 안테나(예를 들어, 수신기 안테나)에 의해 얼마나 많은 잡음이 포착될 것인지에 대한 추정치일 수 있다. 일부 경우들에서, 잡음의 추정치는 전력 스펙트럼 밀도 PSD = kT, [W/Hz]인 열 잡음을 포함할 수 있고, 여기서 T는 소스의 온도이고 k는 볼츠만 상수이다. 일부 경우들에서, 잡음 전력은 잡음 온도로서 표현될 수 있다. PSD와 잡음 온도는 상수로 서로 선형 비례할 수 있다. 잡음 온도는 공간에서의 배경 복사와 관련된 공간 온도를 포함할 수 있다. 공간 온도는 수신된 주파수에 의존할 수 있다. 일부 경우들에서, 안테나의 공간 온도는 적어도 2.7K일 수 있다. 일부 경우들에서, 공간 온도는 약 100K일 수 있다. 잡음 온도는 별들과 대기로부터 반사된 복사의 조합으로부터의 기여분들을 포함할 수 있다. 잡음 온도는 증폭기들의 잡음과 수신 시스템에서의 도파관 손실들로부터의 기여분들을 또한 포함할 수 있다. 일부 예들에서, 시스템 온도 TSYS . - 이는 잡음 전력, 잡음 온도, 또는 공간 온도 중 어느 하나 이상에 의존할 수 있음 - 는, 약 290K일 수 있다. 일부 예들에서, SNR은 또한 수신기 대역폭 B[Hz]에 의존할 수 있다. 수신기 대역폭(예를 들어, 그리고 송신기 대역폭)은 데이터가 송신될 수 있는 레이트를 결정하는 데 요인들이 될 수 있다. SNR은 수신된 신호 전력을 시스템에 의해 수신된 총 잡음으로 나눈 값을 포함할 수 있다: .
잡음 전력은 kTB를 사용하여 계산할 수 있고, 여기서 k는 볼츠만 상수이고, T는 켈빈 단위의 온도이고, B는 대역폭이다. 롤-오프 계수는 주파수에 따른 대역폭 함수의 경사도를 기술할 수 있다. 디지털 신호가 송신을 위해 변조될 때(예를 들어, 송신 디바이스에 의해), 변조 신호는 사실상 무한한 대역폭을 갖는 사인 파형일 수 있다. 신호의 점유된 대역폭을 감소시키기 위해 상승된 코사인 롤-오프 필터가 적용될 수 있다. 롤-오프는 스펙트럼 효율의 척도, 예를 들어, 얼마만큼의 데이터가 특정 대역폭에 들어갈 수 있는지에 대한 것일 수 있다. 위성 신호 대역폭의 일 예는 적어도 약 1200 메가헤르츠(MHz)일 수 있다. 롤-오프가 0.1인 필터를 적용하는 것은 이 대역폭을 1091 Msym/초로 감소시킬 수 있다. 롤-오프 계수는 0.35일 수 있다. 일부 예들에서, 롤-오프 계수는 0.2 내지 0.4의 범위일 수 있다. 일부 예들에서, 롤-오프 계수는 0.1보다 클 수 있다. 일부 예들에서, 변조 방식은, 심볼 당 7 비트를 사용하는, 128 APSK일 수 있다. 일부 경우들에서, 심볼 레이트는 송신 비트 레이트를 7로 나눈 값일 수 있다.
일부 예들에서, 잡음 전력은 순간적인(예를 들어, 아날로그) 대역폭 B[Hz]에 따라 증가할 수 있고 초당 송신될 수 있는 정보의 비트 수가 B에 따라 증가할 수 있다. 변조 코드는 비트/초/Hz 단위의 스펙트럼 효율 에 의해 특성화될 수 있다. 이 특성화를 사용하여, 시스템이 아날로그 대역폭 B[Hz]로 구축되고 를 갖는 특정 변조 방식을 사용한다면, 추정된 비트레이트 [비트/초]가 4Gbps보다 클 수 있다. 최대 정보 전송 레이트는 채널 용량 C[비트/초]라고 일반적으로 지칭될 수 있고 으로서 표현되는 섀넌-하틀리 정리에 의해 주어질 수 있고, 여기서 S/N은 신호 대 잡음 전력의 비율이다. 채널 용량 C는 S/N 비를 통해 정의된 잡음이 존재할 때 오류가 없는 또는 거의 오류가 없는 정보 전송에 대한 상한을 포함할 수 있다.
예들
위성 통신 시스템의 일 예는 적어도 위성 및 수신기를 포함한다. 위성의 고도는 500km이다. 다른 예들에서, 고도는 400km와 600km 사이일 수 있다. 신호 송신 주파수는 Ka-대역에 있고 18.3Ghz이다. 다른 예들에서, 신호 송신 주파수는 18.3GHz와 20.2GHz 사이일 수 있다. 위성 송신기는 10W의 RF 전력을 갖는다. 다른 예들에서, 송신기는 20 또는 50W의 전력을 가질 수 있다. 송신기의 잡음 전력비는 30dB이다. 다른 예들에서, 잡음 전력비는 15dB와 30dB 사이일 수 있다. 교차 편파 격리도(cross-polarization isolation, XPI)는 22dB이다. 안테나 직경은 0.5m이지만, 다른 예들은 더 작은 안테나들(예를 들어, 직경이 0.45 내지 1.2 미터의 직경들을 갖는 안테나들) 또는 더 큰 안테나들(예를 들어, 직경이 2 내지 5 미터)을 사용할 수 있다. 안테나 효율은 0.45이다. 계산된 안테나 이득은 36.16dBi이다(예를 들어, 효율, 안테나의 직경, 및 송신된 신호의 파장을 사용하여). 포인팅 오류는 1.0도이다. 이들 값에 대해, 송신기는 43.88dBW의 EIRP로 송신한다.
다수의 요인들이 신호 감쇠, 또는 전파 손실에 기여한다. 고도각은 20도이다. 다른 예들에서, 고도각은 15 내지 25도의 범위의 값일 수 있다. 경로 길이는 1193km이다. 경로 길이와 신호 파장으로부터 계산된 자유 공간 경로 손실은 179.22dB이다). 대기 가스 손실들은 1.5dB이고, 0-10dB의 범위일 수 있다. 레인 페이드(rain fade)로 인한 예상 손실은 20dB이다. 총 전파 손실은 자유 공간 경로 손실과 환경 손실들(예를 들어, 대기 가스 손실들 및 레인 페이드)의 합이고 200.72dB와 동등하다. 수신기에서의 이득은 신호 강도에 기여하고 수신기 안테나의 기하학적 구조에 의존한다. 수신기 안테나의 직경은 13.2 미터이다. 다른 예들에서, 안테나 직경은 10-20 미터의 범위일 수 있다. 이 예에서, 안테나의 효율은 0.6이다. 효율, 신호 파장, 및 안테나의 직경을 사용하여 계산된 이득은 65.84dBi이다.
수신기는 또한 신호 손실을 야기한다. 수신기에서의 포인팅 손실은 0.2dB이다. XPI 손실은 25dB이다. 안테나의 온도는 75K이다. 수신기 저잡음 증폭기(LNA) 잡음 지수는 2dB이다. 잡음 지수를 사용하여 계산된 LNA 잡음 유효 온도는 169.62K이다. 피더 동작 온도는 300K이다. 피더 및 입력 필터 손실은 1dB이다. 유효 시스템 잡음 온도는, 잡음 유효 온도, 피더 동작 온도, 피더 손실, 및 안테나 온도를 사용하여 계산된, 290.90K이다. 그러한 요소들을 포함하여, 온도에 따른 수신기 이득은 40.01dB/K이다. 위성에는 1200MHz의 대역폭이 할당된다. 송신기에 대한 롤-오프 계수는 0.1이다. 롤-오프 계수는 0과 0.4 사이일 수 있다. 할당된 대역폭과 롤-오프 계수로부터 계산된 심볼 레이트는 1090.91 Msym/초이다. 128 APSK의 변조 방식을 사용하여, 심볼 레이트는 심볼 당 7 비트에 대응한다. 코드 레이트는 0.8이다. 오버헤드는 0.1이다. 송신기와 수신기에서의 이득들과 손실들의 합들은 총 -102.2dB이다. 반송파 신호는 이 합이 10dBW의 송신기 전력에 추가된 것과 동등하고, 총 -92.2dBW이다. 잡음 신호는 잡음 온도와 심볼 레이트로부터 계산되고, -113.58dBW와 동등하다. 계산된 CNR은 21.39dB이다. XPI 및 잡음 전력비로 인한 손실들이 추가될 때, CNR은 17.51dB가 된다. 대역폭과 CNR을 사용하여 계산된 섀넌 용량은 7.01Gbps이다. 코딩과 오버헤드가 고려될 때, 이는 5.05Gbps로 감소된다. 섀넌에서 벗어난 dB 계수는 3dB이다. 데이터 레이트는 5.84Gbps이고, 대역폭과 C/N 계수(예를 들어, CNR)에서 선형 공간에서의 dB 계수를 뺀 값을 사용하여 계산된다. 코딩과 오버헤드를 고려할 때, 데이터 레이트는 4.21Gbps이다.
위성 통신 시스템의 다른 예는 적어도 위성 및 수신기를 포함한다. 위성의 고도는 500km이다. 다른 예들에서, 고도는 400km와 600km 사이일 수 있다. 신호 송신 주파수는 42GHz이다. 위성 송신기는 5W의 RF 전력을 갖는다. 다른 예들에서, 송신기는 10, 20, 또는 50W의 전력을 가질 수 있다. 송신기의 잡음 전력비는 15dB이다. 다른 예들에서, 잡음 전력비는 15dB와 30dB 사이일 수 있다. 교차 편파 격리도(XPI)는 22dB이다. 안테나 직경은 0.5m이지만, 다른 예들은 작은 안테나들(예를 들어, 직경이 0.45 내지 1.2 미터) 또는 더 큰 안테나들(예를 들어, 직경이 2 내지 5 미터)을 사용할 수 있다. 안테나 효율은 0.45이다. 계산된 안테나 이득은 43.4dBi이다(예를 들어, 효율, 안테나의 직경, 및 송신된 신호의 파장을 사용하여). 포인팅 오류는 1.0도이다. 이들 값에 대해, 송신기는 47.37dBW의 EIRP로 송신한다.
다수의 요인들이 신호 감쇠, 또는 전파 손실에 기여한다. 고도각은 20도이다. 다른 예들에서, 고도각은 15 내지 25도의 범위의 값일 수 있다. 경로 길이는 1193km이다. 경로 길이와 신호 파장으로부터 계산된 자유 공간 경로 손실은 86.44dB이다. 대기 가스 손실들은 1.5dB이고, 0-10dB의 범위일 수 있다. 레인 페이드로 인한 예상 손실은 20dB이다. 총 전파 손실은 자유 공간 경로 손실과 환경 손실들(예를 들어, 대기 가스 손실들 및 레인 페이드)의 합이고 212.94dB와 동등하다. 수신기에서의 이득은 신호 강도에 기여하고 수신기 안테나의 기하학적 구조에 의존한다. 수신기 안테나의 직경은 12 미터이다. 다른 예들에서, 안테나 직경은 10-20 미터의 범위일 수 있다. 이 예에서, 안테나의 효율은 0.6이다. 효율, 신호 파장, 및 안테나 직경을 사용하여 계산된 이득은 72.23dBi이다.
수신기는 신호 손실을 야기할 수도 있다. 수신기에서의 포인팅 손실은 0.2dB이다. XPI 손실은 25dB이다. 안테나의 온도는 75K이다. 수신기 저잡음 증폭기(LNA) 잡음 지수는 2dB이다. 잡음 지수를 사용하여 계산된 LNA 잡음 유효 온도는 169.62K이다. 피더 동작 온도는 300K이다. 피더 및 입력 필터 손실은 1dB이다. 유효 시스템 잡음 온도는, 잡음 유효 온도, 피더 동작 온도, 피더 손실, 및 안테나 온도를 사용하여 계산된, 290.90K이다. 이들 요소를 포함하여, 온도에 따른 수신기 이득은 46.39dB/K이다.
위성에는 2000MHz의 대역폭이 할당된다. 송신기에 대한 롤-오프 계수는 0.1이다. 롤-오프 계수는 0과 0.4 사이일 수 있다. 할당된 대역폭과 롤-오프 계수로부터 계산된 심볼 레이트는 1818.18 Msym/초이다. 128 APSK를 사용하는 변조 방식에 대해, 이 심볼 레이트는 심볼 당 7 비트에 대응한다. 코드 레이트는 0.8이다. 오버헤드는 0.1이다. 송신기와 수신기에서의 이득들과 손실들의 합들은 총 -101.53dB이다. 반송파 신호는 이 합이 10dBW의 송신기 전력에 추가된 것과 동등하고, 총 -94.54dBW이다. 잡음 신호는 잡음 온도와 심볼 레이트로부터 계산되고, -111.37dBW와 동등하다. 계산된 CNR은 16.82dB이다. XPI 및 잡음 전력비로 인한 손실들이 추가될 때, CNR은 16.82dB가 된다. 대역폭과 CNR을 사용하여 계산된 섀넌 용량은 8.2Gbps이다. 코딩과 오버헤드가 고려될 때, 이는 5.91Gbps로 감소된다. 섀넌에서 벗어난 dB 계수는 3dB이다. 데이터 레이트는 6.37Gbps이고, 대역폭과 C/N 계수(예를 들어, CNR)에서 선형 공간에서의 dB 계수를 뺀 값을 사용하여 계산된다. 코딩과 오버헤드를 고려할 때, 데이터 레이트는 4.59GBps이다.
위성 통신 시스템의 다른 예는 적어도 위성 및 수신기를 포함한다. 위성의 고도는 6000km이다. 다른 예들에서, 고도는 5000km와 7000km 사이일 수 있다. 신호 송신 주파수는 42GHz이다. 위성 송신기는 5W의 RF 전력, 또는 6.99dBW를 갖는다. 다른 예들에서, 송신기는 10, 20, 또는 50W의 전력을 가질 수 있다. 송신기의 잡음 전력비는 30dB이다. 다른 예들에서, 잡음 전력비는 15dB와 30dB 사이일 수 있다. 교차 편파 격리도(XPI)는 22dB이다. 안테나 직경은 0.5m이지만, 다른 예들은 작은 안테나들(예를 들어, 직경이 0.45 내지 1.2 미터) 또는 더 큰 안테나들(예를 들어, 직경이 2 내지 5 미터)을 사용할 수 있다. 안테나 효율은 0.45이다. 계산된 안테나 이득은 43.4dBi이다(예를 들어, 효율, 안테나의 직경, 및 송신된 신호의 파장을 사용하여). 포인팅 오류는 1.0도이다. 이들 값에 대해, 송신기는 47.37dBW의 EIRP로 송신한다.
다수의 요인들이 신호 감쇠, 또는 전파 손실에 기여한다. 고도각은 20도이다. 다른 예들에서, 고도각은 15 내지 25도의 범위의 값일 수 있다. 경로 길이는 1193km이다. 경로 길이와 신호 파장로부터 계산된 자유 공간 경로 손실은 86.44dB이다. 대기 가스 손실들은 1.5dB이고 0-10dB의 범위일 수 있다. 폭우를 가정할 때, 레인 페이드로 인한 예상 손실은 25dB이다. 총 전파 손실은 자유 공간 경로 손실과 환경 손실들(예를 들어, 대기 가스 손실들 및 레인 페이드)의 합이고 230.15dB와 동등하다. 수신기에서의 이득은 신호 강도에 기여하고 수신기 안테나의 기하학적 구조에 의존한다. 수신기 안테나의 직경은 12 미터이다. 다른 예들에서, 안테나 직경은 10-20 미터의 범위일 수 있다. 이 예에서, 안테나의 효율은 0.6이다. 효율, 신호 파장, 및 안테나 직경을 사용하여 계산된 이득은 72.23dBi이다.
수신기는 신호 손실을 야기할 수도 있다. 수신기에서의 포인팅 손실은 0.2dB이다. XPI 손실은 25dB이다. 안테나의 온도는 75K이다. 수신기 저잡음 증폭기(LNA) 잡음 지수는 2dB이다. 잡음 지수를 사용하여 계산된 LNA 잡음 유효 온도는 169.62K이다. 피더 동작 온도는 300K이다. 피더와 입력 필터 손실이 결합되면 1dB이다. 유효 시스템 잡음 온도는, 잡음 유효 온도, 피더 동작 온도, 피더 손실, 및 안테나 온도를 사용하여 계산된, 290.90K이다. 이들 요소를 포함하여, 온도에 따른 수신기 이득은 46.39dB/K이다.
위성에는 250MHz의 대역폭이 할당된다. 송신기에 대한 롤-오프 계수는 0.1이다. 롤-오프 계수는 0과 0.4 사이일 수 있다. 할당된 대역폭과 롤-오프 계수로부터 계산된 심볼 레이트는 227.27 Msym/초이다. 128 APSK를 사용하는 변조 방식에 대해, 그러한 심볼 레이트는 심볼 당 7 비트에 대응한다. 코드 레이트는 0.8이다. 오버헤드는 0.1이다. 송신기와 수신기에서의 이득들과 손실들의 합들은 총 -118.74dB이다. 반송파 신호는 이 합이 10dBW의 송신기 전력에 추가된 것과 동등하고, 총 -111.75dBW이다. 잡음 신호는 잡음 온도와 심볼 레이트로부터 계산되고, -120.40dBW와 동등하다. 계산된 CNR은 8.65dB이다. XPI 및 잡음 전력비로 인한 손실들이 추가될 때, CNR은 8.33dB가 된다. 대역폭과 CNR을 사용하여 계산된 섀넌 용량은 0.74Gbps이다. 코딩과 오버헤드가 고려될 때, 이는 0.53Gbps로 감소된다. 섀넌에서 벗어난 dB 계수는 3dB이다. 데이터 레이트는 0.54Gbps이고 대역폭과 C/N 계수(예를 들어, CNR)에서 선형 공간에서의 dB 계수를 뺀 값을 사용하여 계산된다. 코딩과 오버헤드를 고려할 때, 데이터 레이트는 0.39Gbps이다.
위성 통신 시스템의 다른 예는 적어도 위성 및 수신기를 포함한다. 위성의 고도는 6000km이다. 다른 예들에서, 고도는 5000km와 7000km 사이일 수 있다. 신호 송신 주파수는 Ka-대역이고 17.7-20.2GHz의 범위 내의 주파수이다. 위성 송신기는 300W의 RF 전력을 갖는다. 다른 예들에서, 송신기는 200-400W 사이의 전력을 가질 수 있다. 송신기의 잡음 전력비는 15dB이다. 다른 예들에서, 잡음 전력비는 15dB와 30dB 사이일 수 있다. 교차 편파 분리도(cross-polarization discrimination, XPD)는 15dB보다 크다. 계산된 안테나 이득은 40dBi이다(예를 들어, 효율, 안테나의 직경, 및 송신된 신호의 파장을 사용하여). 다른 예들에서, 안테나 이득은 38-42dBi 사이일 수 있다. 위성에는 20GHz의 대역폭이 할당된다. 위성 통신 시스템의 총 용량은 적어도 약 50Gbps이다.
위성 통신 시스템의 다른 예는 적어도 위성 및 수신기를 포함한다. 위성의 고도는 약 6000km이다. 다른 예들에서, 고도는 5000km와 7000km 사이일 수 있다. 다른 예들에서, 위성의 고도는 약 500km 또는 400km와 600km 사이일 수 있다. 신호 송신 주파수는 E-대역이고 약 71GHz 내지 약 76GHz의 범위 내의 주파수이다. 위성 송신기는 약 40W의 RF 전력을 갖는다. 송신기의 잡음 전력비는 약 15dB이다. 교차 편파 분리도(XPD)는 약 18dB이다.
예 1은 데이터를 송신하거나 수신하기 위한 칩으로서, 이는: 제1 재료를 포함하는 제1 기판; 및 상기 제1 기판에 인접한 제2 기판을 포함하고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제1 기판과 상기 제2 기판 사이의 계면 영역이 라만 분광법에 의해 측정되었을 때 5.0cm-1 미만의 반치전폭(full width half maximum)을 갖는 약 1332cm-1에서의 sp3 카본 피크를 나타내도록 상기 제2 기판이 상기 제1 기판에 격자 정합되고, 상기 제1 기판 및 상기 제2 기판은 상기 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 데이터를 송신하거나 수신하는 것을 허용한다.
예 2에서, 예 1의 주제는, 상기 칩이 무선주파수 증폭기 회로를 포함하는 것을 포함한다.
예 3에서, 예 1의 주제는, 상기 제1 기판이 약 1000W/mK보다 큰 열전도율을 갖는 것을 포함한다.
예 4에서, 예 3의 주제는, 상기 제1 기판이 다이아몬드를 포함하는 것을 포함한다.
예 5에서, 예 1의 주제는, 상기 제2 기판이 반도체인 것을 포함한다.
예 6에서, 예 5의 주제는, 상기 제2 기판이 III-V족 반도체를 포함하는 것을 포함한다.
예 7에서, 예 6의 주제는, 상기 제2 기판이 GaN, InGaN, AlGaN, 및 InGaAlN으로 구성된 그룹으로부터 선택된 재료를 포함하는 것을 포함한다.
예 8에서, 예 5의 주제는, 상기 제2 기판이 실리콘을 포함하는 것을 포함한다.
실시예 9에서, 실시예 1의 주제는, 상기 계면 영역은, 라만 분광법에 의해 측정되었을 때, 배경 제거 후 상기 sp3 카본 피크의 높이의 20% 미만인 진폭을 갖는 1550cm-1에서의 sp2 카본 피크를 나타내는 것을 포함한다.
실시예 10에서, 실시예 9의 주제는, 상기 계면 영역이 국부 배경 강도의 10% 이상인 상기 sp3 카본 피크를 나타내는 것을 포함한다.
예 11에서, 예 1의 주제는, 상기 전송 레이트가 적어도 10 기가비트/초인 것을 포함한다.
예 12에서, 예 1의 주제는, 상기 전송 레이트가 적어도 12 기가비트/초인 것을 포함한다.
예 13에서, 예 1의 주제는, 상기 전송 레이트가 적어도 14 기가비트/초인 것을 포함한다.
예 14에서, 예 1의 주제는, 상기 전송 레이트가 적어도 100 기가비트/초인 것을 포함한다.
예 15에서, 예 1의 주제는, 상기 전송 레이트가 적어도 1 테라비트/초인 것을 포함한다.
예 16에서, 예 1의 주제는, 상기 주파수가 37.5GHz 내지 300GHz의 범위 내에 있는 것을 포함한다.
예 17에서, 예 1의 주제는, 상기 주파수가 37.5GHz 내지 40.5GHz의 범위 내에 있는 것을 포함한다.
예 18에서, 예 1의 주제는, 상기 칩이 상기 제2 기판을 포함하는 트랜지스터를 포함하는 것을 포함한다.
예 19에서, 예 1의 주제는, 상기 트랜지스터가 40 나노미터(nm) 미만의 피처 사이즈를 갖는 것을 포함한다.
예 20에서, 예 1의 주제는, 상기 주파수가 적어도 50MHz의 대역폭을 갖는 것을 포함한다.
예 21은 데이터를 송신하거나 수신하기 위한 칩으로서, 이는: 제1 재료를 포함하는 제1 기판; 및 상기 제1 기판에 인접한 제2 기판을 포함하고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, (i) 상기 칩이 선형 영역에서 2W 이하의 입력 전력에 대해 30dBi 미만의 안테나 이득 내에서 5W 내지 42W의 범위 내의 유효 복사 전력을 출력하도록, 그리고 (ii) 상기 칩이 적어도 500 메가비트/초의 전송 레이트로 상기 데이터를 송신하거나 수신하도록 상기 상기 제1 기판 및 상기 제2 기판이 격자 정합된다.
예 22는 데이터를 송신하거나 수신하기 위한 칩으로서, 이는: 제1 재료를 포함하는 제1 기판; 및 상기 제1 기판에 인접한 제2 기판을 포함하고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제2 기판은, 상기 제1 기판 및 상기 제2 기판에 걸쳐 1000W/mK 이상인 열전도율을 제공하도록 제1 기판에 격자 정합되고, 상기 제1 기판 및 상기 제2 기판은 상기 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 상기 데이터를 송신하거나 수신하는 것을 허용한다.
예 23은 데이터를 송신하거나 수신하기 위한 칩으로서, 이는: 제1 재료를 포함하는 제1 기판; 및 상기 제1 기판에 인접한 제2 기판을 포함하고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제2 기판은 상기 제1 기판에 격자 정합되고, (i) 상기 칩이 25dB보다 큰 반송파 대 잡음비를 갖는 5W 내지 42W의 범위 내의 유효 복사 전력을 출력하도록, 그리고 (ii) 상기 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 50MHz의 범위 내의 대역폭으로 상기 데이터를 송신하거나 수신하도록 상기 제1 기판 및 상기 제2 기판이 격자 정합된다.
예 24는 데이터를 송신하거나 수신하기 위한 칩으로서, 이는: 제1 재료를 포함하는 제1 기판; 및 상기 제1 기판에 인접한 제2 기판을 포함하고, 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제2 기판은 상기 제1 기판에 격자 정합되고, (i) 상기 칩이 20dB 미만의 잡음 전력 간섭비를 갖는 5W 내지 42W의 범위 내의 유효 복사 전력을 출력하도록, 그리고 (ii) 상기 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 상기 데이터를 송신하거나 수신하도록 상기 제1 기판 및 상기 제2 기판이 격자 정합된다.
예 25는 데이터를 송신하거나 수신하기 위한 시스템으로서, 이는: (i) 제1 재료를 포함하는 제1 기판, 및 (ii) 상기 제1 기판에 인접한 제2 기판을 포함하는 칩 - 상기 제2 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제1 기판과 상기 제2 기판 사이의 계면 영역이 라만 분광법에 의해 측정되었을 때 5.0cm-1 미만의 반치전폭을 갖는 약 1332cm-1에서의 sp3 카본 피크를 나타내도록 상기 제2 기판이 상기 제1 기판에 격자 정합되고, 상기 제1 기판 및 상기 제2 기판은 상기 칩이 적어도 500 메가비트/초의 전송 레이트와 적어도 8GHz의 주파수로 상기 데이터를 송신하거나 수신하는 것을 허용함 - ; 및 상기 칩에 동작가능하게 결합된 송신 또는 수신 유닛을 포함하고, 상기 송신 또는 수신 유닛은 데이터를 송신하거나 수신하도록 구성된다.
예 26에서, 예 25의 주제는, 상기 칩 및 상기 송신 또는 수신 유닛이 위성의 일부인 것을 포함한다.
예 27에서, 예 26의 주제는, 상기 위성이 큐브샛인 것을 포함한다.
예 28에서, 예 26의 주제는, 상기 위성이 무게가 50 킬로그램 미만인 것을 포함한다.
예 29에서, 예 26의 주제는, 각각이 상기 칩 및 상기 송신 또는 수신 유닛을 포함하는 하나 이상의 추가적인 위성을 더 포함한다.
예 30에서, 예 25의 주제는, 상기 송신 또는 수신 유닛이 하나 이상의 안테나를 포함하는 것을 포함한다.
예 31에서, 예 25의 주제는, 상기 송신 또는 수신 유닛이 원격 송신 또는 수신 유닛으로 상기 데이터를 송신하거나 수신하도록 구성되는 것을 포함한다.
예 32에서, 예 25의 주제는, 상기 데이터가 음성, 오디오, 또는 비디오 데이터 중 적어도 하나를 포함하는 것을 포함한다.
예 33은 데이터를 송신하기 위한 칩으로서, 이는: 기판에 동작가능하게 결합된 반도체 층을 포함하고, 상기 기판은 약 1000W/mK보다 큰 열전도율을 갖고, 상기 열전도율은 상기 칩이, 신호들을 증폭하고 적어도 4 기가비트/초의 전송 레이트와 적어도 18GHz의 주파수로 데이터를 송신하기 위해, 적어도 40%의 효율과 적어도 30dB의 이득으로 적어도 10W의 출력 전력을 생성하는 것을 가능하게 한다.
예 34에서, 예 33의 주제는, 상기 칩이 무선주파수 증폭기 회로를 포함하는 것을 포함한다.
예 35에서, 예 33의 주제는, 상기 무선주파수 증폭기 회로가 집적 마이크로파 회로 또는 집적 밀리미터파 회로를 포함하는 것을 포함한다.
예 36에서, 예 33의 주제는, 상기 기판이 다이아몬드를 포함하는 것을 포함한다.
예 37에서, 예 33의 주제는, 상기 반도체 층이 GaN, InGaN, AlGaN, 및 InGaAlN으로 구성된 그룹으로부터 선택된 III-V족 반도체를 포함하는 것을 포함한다.
예 38에서, 예 33의 주제는, 상기 칩의 잡음 전력비로부터의 간섭 레벨이 20dB 이하인 것을 포함한다.
예 39에서, 예 33의 주제는, 상기 칩 상의 교차 편파로부터의 간섭 레벨이 12dB 이하인 것을 포함한다.
예 40은 데이터를 송신하기 위한 송신 디바이스로서, 이는: 예 33의 칩; 및 상기 칩에 동작가능하게 결합된 송신 안테나를 포함하고, 상기 칩은 상기 전송 레이트와 상기 주파수로 상기 데이터를 송신하기 위해 상기 송신 안테나에 상기 출력 전력을 제공하도록 구성된다.
예 41에서, 예 40의 주제는, 상기 디바이스가 위성 송신기인 것을 포함한다.
예 42에서, 예 41의 주제는, 상기 위성 송신기가 적어도 400km의 고도에서 상기 데이터를 송신하도록 구성되는 것을 포함한다.
예 43에서, 예 41의 주제는, 상기 위성 송신기가 약 400km와 약 600km 사이의 고도에서 상기 데이터를 송신하도록 구성되는 것을 포함한다.
예 44에서, 예 41의 주제는, 상기 송신 안테나가 0.5 미터 이하의 직경을 갖는 것을 포함한다.
예 45에서, 예 40의 주제는, 상기 송신 안테나가 적어도 45%의 효율을 갖는 것을 포함한다.
예 46에서, 예 40의 주제는, 상기 송신 안테나가 적어도 36dBi의 이득을 갖는 것을 포함한다.
예 47에서, 예 40의 주제는, 상기 송신 디바이스가 1도 이하의 포인팅 오류를 갖는 것을 포함한다.
예 48에서, 예 40의 주제는, 상기 송신 디바이스가 2.3dB 이하의 포인팅 손실을 갖는 것을 포함한다.
예 49에서, 예 40의 주제는, 상기 송신 디바이스가 적어도 43dBW의 유효 등방성 복사 전력을 갖는 것을 포함한다.
예 50은 데이터 통신 링크로서, 이는: 예 40의 송신 디바이스; 및 상기 송신 디바이스와 무선 통신하는 수신 디바이스를 포함하고, 상기 수신 디바이스는 상기 송신 디바이스로부터 송신된 상기 데이터를 수신하도록 구성된다.
예 51에서, 예 50의 주제는, 상기 수신 디바이스가 적어도 65dBi의 이득 및 적어도 60%의 효율을 갖는 수신 안테나를 포함하는 것을 포함한다.
예 52에서, 예 50의 주제는, 반송파 당 할당된 대역폭이 적어도 약 1200MHz인 것을 포함한다.
예 53에서, 예 50의 주제는, 상기 링크가 114dB 이하의 잡음 전력을 갖는 것을 포함한다.
예 54에서, 예 50의 주제는, 상기 링크가 18dB보다 큰 신호 대 잡음비를 갖는 것을 포함한다.
예 55에서, 예 50의 주제는, 상기 링크가 적어도 5 기가비트/초의 최대 채널 데이터 레이트 용량을 갖는 것을 포함한다.
예 56에서, 예 50의 주제는, 상기 링크가 적어도 5bps/Hz의 스펙트럼 효율을 갖는 것을 포함한다.
예 57에서, 예 51의 주제는, 상기 수신 디바이스의 수신 안테나가 적어도 12 미터의 직경을 갖는 것을 포함한다.
예 58에서, 예 51의 주제는, 상기 수신 디바이스의 수신 안테나에서 수신된 전력속 밀도가 적어도 80dBW/m2인 것을 포함한다.
예 59에서, 예 50의 주제는, 상기 링크가 적어도 200dB의 전파 손실을 겪는 것을 포함한다.
예 60에서, 예 33의 주제는, 상기 신호들이 변조된 반송파 신호를 포함하고, 상기 칩이 상기 칩의 선형성이 개선되도록 상기 변조된 반송파 신호에 비해 감소된 신호 왜곡을 갖는 것을 포함한다.
예 61에서, 예 60의 주제는, 상기 신호 왜곡이 n차 상호변조곱을 포함하는 것을 포함한다.
예 62에서, 예 61의 주제는, 상기 n차 상호변조곱이 3차 상호변조곱 또는 5차 상호변조곱을 포함하는 것을 포함한다.
예 63에서, 예 61의 주제는, 상기 칩의 선형성이 (i) 상기 변조된 반송파 신호의 출력 전력 대 (ii) 상기 n차 상호변조곱의 전력의 비율과 연관되는 것을 포함한다.
예 64에서, 예 63의 주제는, 상기 비율이 적어도 30dB인 것을 포함한다.
예 65에서, 예 63의 주제는, 상기 칩의 동작 채널 온도가 200℃미만인 것을 포함한다.
예 66에서, 예 33의 주제는, 상기 출력 전력이 상기 칩의 선형 동작 영역에서의 최대 출력 전력에 대응하는 것을 포함한다.
예 67에서, 예 33의 주제는, 상기 효율이 상기 칩의 선형 동작 영역에서의 전력 부가 효율(PAE)에 대응하는 것을 포함한다.
예 68에서, 예 33의 주제는, 상기 칩에 대한 입력 전력이 포화 레벨로부터 상기 칩의 선형 동작 영역으로 적어도 5dB만큼 백 오프되는 것을 포함한다.
예 69는 데이터를 송신하기 위한 칩으로서, 이는: 기판에 동작가능하게 결합된 반도체 층을 포함하고, 상기 기판은 약 1000W/mK보다 큰 열전도율을 갖고, 상기 열전도율은 상기 칩이, 신호들을 증폭하고 적어도 300 메가비트/초의 전송 레이트와 적어도 40GHz의 주파수로 상기 데이터를 송신하기 위해, 적어도 40%의 효율과 적어도 30dB의 이득으로 적어도 5W의 출력 전력을 생성하는 것을 가능하게 한다.
예 70에서, 예 69의 주제는, 상기 칩이 무선주파수 증폭기 회로를 포함하는 것을 포함한다.
예 71에서, 예 69의 주제는, 상기 무선주파수 증폭기 회로가 집적 마이크로파 회로 또는 집적 밀리미터파 회로를 포함하는 것을 포함한다.
예 72에서, 예 69의 주제는, 상기 기판이 다이아몬드를 포함하는 것을 포함한다.
예 73에서, 예 69의 주제는, 상기 반도체 층이 GaN, InGaN, AlGaN, 및 InGaAlN으로 구성된 그룹으로부터 선택된 III-V족 반도체를 포함하는 것을 포함한다.
예 74에서, 예 69의 주제는, 상기 칩의 잡음 전력비로부터의 간섭 레벨이 약 23dB 이하인 것을 포함한다.
예 75에서, 예 69의 주제는, 상기 칩 상의 교차 편파로부터의 간섭 레벨이 약 15dB 이하인 것을 포함한다.
예 76은 데이터를 송신하기 위한 송신 디바이스로서, 이는: 예 69의 칩; 및 상기 칩에 동작가능하게 결합된 송신 안테나를 포함하고, 상기 칩은 상기 전송 레이트와 상기 주파수로 상기 데이터를 송신하기 위해 상기 송신 안테나에 상기 출력 전력을 제공하도록 구성된다.
예 77에서, 예 76의 주제는, 상기 디바이스가 위성 송신기인 것을 포함한다.
예 78에서, 예 77의 주제는, 상기 위성 송신기가 적어도 5000km의 고도에서 상기 데이터를 송신하도록 구성되는 것을 포함한다.
예 79에서, 예 78의 주제는, 상기 위성 송신기가 6000km의 고도에서 상기 데이터를 송신하도록 구성되는 것을 포함한다.
예 80에서, 예 76의 주제는, 상기 송신 안테나가 0.5 미터 이하의 직경을 갖는 것을 포함한다.
예 81에서, 예 76의 주제는, 상기 송신 안테나가 적어도 45%의 효율을 갖는 것을 포함한다.
예 82에서, 예 76의 주제는, 상기 송신 안테나가 적어도 43dBi의 이득을 갖는 것을 포함한다.
예 83에서, 예 76의 주제는, 상기 송신 디바이스가 0.5도 이하의 포인팅 오류를 갖는 것을 포함한다.
예 84에서, 예 76의 주제는, 상기 송신 디바이스가 3dB 이하의 포인팅 손실을 갖는 것을 포함한다.
예 85에서, 예 76의 주제는, 상기 송신 디바이스가 적어도 47dBW의 유효 등방성 복사 전력을 갖는 것을 포함한다.
예 86은 데이터 통신 링크로서, 이는: 예 76의 송신 디바이스; 및 상기 송신 디바이스와 무선 통신하는 수신 디바이스를 포함하고, 상기 수신 디바이스는 상기 송신 디바이스로부터 송신된 상기 데이터를 수신하도록 구성된다.
예 87에서, 예 86의 주제는, 상기 수신 디바이스가 적어도 72dBi의 이득 및 적어도 60%의 효율을 갖는 수신 안테나를 포함하는 것을 포함한다.
예 88에서, 예 86의 주제는, 반송파 당 할당된 대역폭이 적어도 250MHz인 것을 포함한다.
예 89에서, 예 86의 주제는, 상기 링크가 약 120dBW 미만의 잡음 전력을 갖는 것을 포함한다.
예 90에서, 예 86의 주제는, 상기 링크가 약 8.5dB보다 큰 신호 대 잡음비를 갖는 것을 포함한다.
예 91에서, 예 86의 주제는, 상기 링크가 적어도 500 메가비트/초의 최대 채널 데이터 레이트 용량을 갖는 것을 포함한다.
예 92에서, 예 86의 주제는, 상기 링크가 적어도 2.9bps/Hz의 스펙트럼 효율을 갖는 것을 포함한다.
예 93에서, 예 87의 주제는, 상기 수신 디바이스의 수신 안테나가 적어도 12 미터의 직경을 갖는 것을 포함한다.
예 94에서, 예 87의 주제는, 상기 수신 디바이스의 수신 안테나에서의 전력속 밀도가 적어도 99dBW/m2인 것을 포함한다.
예 95에서, 예 86의 주제는, 상기 링크가 적어도 200dB의 전파 손실을 겪는 것을 포함한다.
예 96에서, 예 76의 주제는, 상기 신호들이 변조된 반송파 신호를 포함하고, 상기 칩이 상기 칩의 선형성이 개선되도록 상기 변조된 반송파 신호에 비해 감소된 신호 왜곡을 갖는 것을 포함한다.
예 97에서, 예 96의 주제는, 상기 신호 왜곡이 n차 상호변조곱을 포함하는 것을 포함한다.
예 98에서, 예 97의 주제는, 상기 n차 상호변조곱이 3차 상호변조곱 또는 5차 상호변조곱을 포함하는 것을 포함한다.
예 99에서, 예 97의 주제는, 상기 칩의 선형성이 (i) 상기 변조된 반송파 신호의 출력 전력 대 (ii) 상기 n차 상호변조곱의 전력의 비율과 연관되는 것을 포함한다.
예 100에서, 예 99의 주제는, 상기 비율이 적어도 30dB인 것을 포함한다.
예 101에서, 예 99의 주제는, 상기 칩의 동작 채널 온도가 200℃ 미만인 것을 포함한다.
예 102에서, 예 76의 주제는, 상기 출력 전력이 상기 칩의 선형 동작 영역에서의 최대 출력 전력에 대응하는 것을 포함한다.
예 103에서, 예 76의 주제는, 상기 효율이 상기 칩의 선형 동작 영역에서의 전력 부가 효율(PAE)에 대응하는 것을 포함한다.
예 104에서, 예 76의 주제는, 상기 칩에 대한 입력 전력이 포화 레벨로부터 상기 칩의 선형 동작 영역으로 적어도 5dB만큼 백 오프되는 것을 포함한다.
예 105는 예 1 내지 예 104의 동작들 중 임의의 동작을 수행하기 위한 수단을 포함하는 장치이다.
예 106은 예 1 내지 예 104 중 어느 하나의 동작들을 수행하는 시스템이다.
예 107은 예 1 내지 예 104 중 어느 하나를 구현하는 방법이다.
본 개시의 바람직한 실시예들이 본 명세서에 도시되고 기술되었지만, 그러한 실시예들은 단지 예로서 제공된다는 것이 당업자들에게 명백할 것이다. 본 개시는 본 명세서 내에 제공된 특정 예들에 의해 제한되는 것으로 의도되지 않는다. 본 개시는 위에 언급된 명세서를 참조하여 기술되었지만, 본 명세서의 실시예들에 대한 설명들 및 예시들은 제한적인 의미로 해석되도록 의도되어 있지 않다. 이제 본 개시를 벗어나지 않고 당업자들에게 다양한 변형들, 변경들, 및 치환들이 떠오를 것이다. 또한, 본 개시의 모든 양태들은 다양한 조건들 및 변수들에 의존하는 본 명세서에 제시된 특정 묘사들, 구성들 또는 상대적 비율들에 제한되지 않는다는 것을 이해해야 한다. 본 명세서에 기술된 본 개시의 실시예들에 대한 다양한 대안들이 본 개시를 실시하는 데 이용될 수 있다는 것을 이해해야 한다. 따라서, 본 개시는 임의의 그러한 대안들, 수정들, 변형들 또는 등가물들도 포함해야 한다는 것이 고려된다. 다음의 청구항들은 본 개시의 범위를 정의하고 이들 청구항 및 이들의 등가물들의 범위 내의 방법들 및 구조들이 그에 의해 커버되도록 의도된다.

Claims (120)

  1. 신호들을 송신하거나 수신하기 위한 디바이스에 있어서,
    제1 재료를 포함하는 계층화된 구조체(layered structure); 및
    상기 계층화된 구조체에 인접한 기판 - 상기 기판은 상기 제1 재료와는 상이한 제2 재료를 포함하고, 상기 제2 재료는 1,000 W/mK(Watts per meter kelvin) 이상인 열전도율의 평균값을 가짐 -
    을 포함하고,
    상기 계층화된 구조체 및 상기 기판은, 상기 디바이스가 상기 신호들을 증폭하고 적어도 0.1 nW(nano Watts)의 출력 전력을 생성하는 것을 허용하도록 구성되는 것인, 신호들을 송신하거나 수신하기 위한 디바이스.
  2. 제1항에 있어서, 상기 출력 전력은 피크 전력 출력인 것인, 디바이스.
  3. 제1항에 있어서, 상기 출력 전력은 2 W(Watts) 내지 1.5 kW(kilo Watts)인 것인, 디바이스.
  4. 제1항에 있어서, 상기 출력 전력은 1 W(Watts) 내지 120 W(Watts)인 것인, 디바이스.
  5. 제1항에 있어서, 상기 출력 전력은 0.1 nW(nano Watts) 내지 15 W(Watts)인 것인, 디바이스.
  6. 제1항에 있어서, 상기 계층화된 구조체 및 상기 기판은 상기 디바이스가 문턱 주파수에서 적어도 10 MHz(megahertz)의 대역폭을 갖는 상기 신호들을 송신하거나 수신하는 것을 허용하도록 구성되는 것인, 디바이스.
  7. 제6항에 있어서, 상기 문턱 주파수는 적어도 500 MHz(megahertz)인 것인, 디바이스.
  8. 제1항에 있어서, 상기 계층화된 구조체 및 상기 기판은 상기 디바이스가 적어도 초당 100 메가비트의 평균 전송 레이트(transfer rate)로 상기 신호들을 송신하거나 수신하는 것을 허용하도록 구성되는 것인, 디바이스.
  9. 제1항에 있어서, 상기 계층화된 구조체 및 상기 기판은 상기 디바이스가 적어도 2%의 PAE(power added efficiency)로 상기 출력 전력을 생성하는 것을 허용하도록 구성되는 것인, 디바이스.
  10. 제9항에 있어서, 상기 PAE는 40% 내지 75%인 것인, 디바이스.
  11. 제9항에 있어서, 상기 PAE는 25% 내지 56%인 것인, 디바이스.
  12. 제9항에 있어서, 상기 PAE는 2% 내지 35%인 것인, 디바이스.
  13. 제1항에 있어서, 상기 제2 재료는, 라만 분광법(Raman spectroscopy)에 의해 측정되었을 때 5.0 cm-1 이하인 반치전폭(full width half maximum)을 갖는 1332 파수(wavenumbers)(cm-1)에서 sp3 카본 피크(carbon peak)를 보이는 것인, 디바이스.
  14. 제13항에 있어서, 상기 계층화된 구조체와 상기 기판 사이의 계면 영역은, 라만 분광법에 의해 측정되었을 때, 배경 제거(background subtraction) 후 상기 sp3 카본 피크의 높이의 20% 이하인 진폭을 갖는 1550 cm-1(per centimeter)에서 sp2 카본 피크를 보이는 것인, 디바이스.
  15. 제13항에 있어서, 상기 제2 재료는 국부 배경 강도(local background intensity)의 10% 이상인 상기 sp3 카본 피크를 보이는 것인, 디바이스.
  16. 제1항에 있어서, 무선 주파수 증폭기 회로를 더 포함하는, 디바이스.
  17. 제1항에 있어서, 상기 제2 재료는 다이아몬드를 포함하는 것인, 디바이스.
  18. 제1항에 있어서, 상기 제1 재료는 반도체를 포함하는 것인, 디바이스.
  19. 제18항에 있어서, 상기 반도체는 와이드-밴드갭 반도체(wide-bandgap semiconductor)인 것인, 디바이스.
  20. 제18항에 있어서, 상기 반도체는 실리콘을 포함하는 것인, 디바이스.
  21. 제1항에 있어서, 상기 계층화된 구조체는 GaN, AlN, InGaN, InAlN, AlGaN, InGaAlN, Ga2O3, ScAlN, 및 이들의 유도체(derivative)들 또는 조합들로 구성된 그룹으로부터 선택된 재료를 포함하는 것인, 디바이스.
  22. 제1항에 있어서, 상기 제1 재료는 갈륨 및 질소를 포함하는 것인, 디바이스.
  23. 제1항에 있어서, 상기 계층화된 구조체를 포함하는 트랜지스터를 더 포함하는, 디바이스.
  24. 제23항에 있어서, 상기 트랜지스터는 고-전자 이동성 트랜지스터(high-electron mobility transistor)인 것인, 디바이스.
  25. 제1항에 있어서, 상기 계층화된 구조체는 상기 기판에 동작가능하게 결합되는 것인, 디바이스.
  26. 제1항에 있어서, 상기 제2 재료는 상기 계층화된 구조체 상에서 성장된 것인, 디바이스.
  27. 제1항에 있어서, 상기 제2 재료는 상기 계층화된 구조체와 직접 접촉하는 것인, 디바이스.
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
  84. 삭제
  85. 삭제
  86. 삭제
  87. 삭제
  88. 삭제
  89. 삭제
  90. 삭제
  91. 삭제
  92. 삭제
  93. 삭제
  94. 삭제
  95. 삭제
  96. 삭제
  97. 삭제
  98. 삭제
  99. 삭제
  100. 삭제
  101. 삭제
  102. 삭제
  103. 삭제
  104. 삭제
  105. 삭제
  106. 삭제
  107. 삭제
  108. 삭제
  109. 삭제
  110. 삭제
  111. 삭제
  112. 삭제
  113. 삭제
  114. 삭제
  115. 삭제
  116. 삭제
  117. 삭제
  118. 삭제
  119. 삭제
  120. 삭제
KR1020217011374A 2018-09-19 2019-09-18 위성 통신을 위한 시스템들 및 방법들 KR102602505B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862733581P 2018-09-19 2018-09-19
US62/733,581 2018-09-19
PCT/US2019/051793 WO2020061234A1 (en) 2018-09-19 2019-09-18 Systems and methods for satellite communication

Publications (2)

Publication Number Publication Date
KR20210122768A KR20210122768A (ko) 2021-10-12
KR102602505B1 true KR102602505B1 (ko) 2023-11-14

Family

ID=69888819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217011374A KR102602505B1 (ko) 2018-09-19 2019-09-18 위성 통신을 위한 시스템들 및 방법들

Country Status (8)

Country Link
US (2) US11495515B2 (ko)
EP (1) EP3853567A4 (ko)
JP (2) JP7314257B2 (ko)
KR (1) KR102602505B1 (ko)
CN (1) CN113056659A (ko)
CA (1) CA3113018A1 (ko)
IL (1) IL281587A (ko)
WO (1) WO2020061234A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7314257B2 (ja) 2018-09-19 2023-07-25 アカーシュ・システムズ・インコーポレイテッド 衛星通信のためのシステム及び方法
US11139394B2 (en) * 2019-08-30 2021-10-05 Semiconductor Components Industries, Llc Silicon carbide field-effect transistors
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140665A1 (en) * 2007-08-15 2010-06-10 Nitronex Corporation Gallium Nitride Material Devices and Thermal Designs Thereof
JP2011171697A (ja) * 2010-01-22 2011-09-01 Toshiba Corp 高周波半導体装置
JP2016539510A (ja) * 2013-09-02 2016-12-15 アールエフエイチアイシー コーポレイション 基板近傍の熱伝導性が改善された多結晶性ｃｖｄダイヤモンドを含む半導体デバイス構造体

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4359733A (en) * 1980-09-23 1982-11-16 Neill Gerard K O Satellite-based vehicle position determining system
US5835530A (en) 1995-12-21 1998-11-10 Corsair Communications, Inc. Bit characteristics measurement system for digitally modulated signals
US6016313A (en) 1996-11-07 2000-01-18 Wavtrace, Inc. System and method for broadband millimeter wave data communication
AU2001271394A1 (en) 2000-06-23 2002-01-08 Sky Station International, Inc. Adaptive wireless communications system antenna and method
JP2003301048A (ja) 2002-04-10 2003-10-21 Polymatech Co Ltd 熱伝導性成形体
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
WO2006081348A1 (en) * 2005-01-26 2006-08-03 Apollo Diamond, Inc. Gallium nitride light emitting devices on diamond
US7593704B2 (en) * 2005-03-31 2009-09-22 Georgia Tech Research Corporation Receiver assembly and method for multi-gigabit wireless systems
US7368980B2 (en) * 2005-04-25 2008-05-06 Triquint Semiconductor, Inc. Producing reference voltages using transistors
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US20090004981A1 (en) * 2007-06-27 2009-01-01 Texas Instruments Incorporated High efficiency digital transmitter incorporating switching power supply and linear power amplifier
US7982282B2 (en) * 2008-04-25 2011-07-19 Freescale Semiconductor, Inc. High efficiency amplifier with reduced parasitic capacitance
US7989261B2 (en) 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US8223885B2 (en) * 2009-02-19 2012-07-17 Research In Motion Limited Mobile wireless communications device with separate In-phase (I) and Quadrature (Q) phase power amplification and power amplifier pre-distortion and IQ balance compensation
US8275331B2 (en) * 2009-04-21 2012-09-25 Qualcomm, Incorporated PA gain state switching based on waveform linearity
US9484613B1 (en) * 2010-01-29 2016-11-01 United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Ka-band waveguide 2-way hybrid combiner for MMIC amplifiers with unequal and arbitrary power output ratio
JP5441817B2 (ja) * 2010-05-28 2014-03-12 パナソニック株式会社 送信回路及び送信方法
CN103155431B (zh) * 2010-08-26 2015-08-19 维斯普瑞公司 可调无线电前端及方法
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8615208B2 (en) * 2010-11-02 2013-12-24 Crestcom, Inc. Transmitter linearized in response to signal magnitude derivative parameter and method therefor
US9086431B2 (en) 2011-01-14 2015-07-21 Smarttip B.V. Method of manufacturing a probe comprising a cantilever with a conduit
US8594233B2 (en) * 2011-03-16 2013-11-26 Blackberry Limited Quadrature communications device with power combiner and related methods
SG185902A1 (en) 2011-05-19 2012-12-28 Agency Science Tech & Res A phase-change memory and a method of programming the same
WO2013000401A1 (zh) 2011-06-29 2013-01-03 苏州华实材料技术服务有限公司 监测热敏感物品品质状态的时间-温度指示器和监测方法
US10624847B2 (en) 2011-08-02 2020-04-21 AnPac BioMedical Science Co., Ltd. Decomposable apparatus and methods for fabricating same
US20130062656A1 (en) 2011-09-13 2013-03-14 Inpaq Technology Co., Ltd. Thermally enhanced optical package
US9515621B2 (en) * 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9099626B2 (en) 2012-04-02 2015-08-04 Jds Uniphase Corporation Broadband dielectric reflectors for LED
US8538358B1 (en) * 2012-05-15 2013-09-17 The United States Of America As Represented By The Secretary Of The Navy System and method for digitally controlling the launch of high-power broadband radio frequency waves with high linearity
US8576672B1 (en) * 2012-05-25 2013-11-05 Seagate Technology Llc Heat sink layer
JP5893800B2 (ja) * 2012-06-14 2016-03-23 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. パワーアンプモジュールを含む関連するシステム、デバイス、および方法
US9048284B2 (en) * 2012-06-28 2015-06-02 Skyworks Solutions, Inc. Integrated RF front end system
EP2868133B1 (en) 2012-07-02 2017-09-06 Rockwell Collins, Inc. Terrestrial communications network suitable for providing air-to-ground connectivity
GB201214370D0 (en) * 2012-08-13 2012-09-26 Element Six Ltd Thick polycrystalline synthetic diamond wafers for heat spreading applications and microwave plasma chemical vapour deposition synthesis techniques
US9685513B2 (en) * 2012-10-24 2017-06-20 The United States Of America, As Represented By The Secretary Of The Navy Semiconductor structure or device integrated with diamond
GB201301560D0 (en) * 2013-01-29 2013-03-13 Element Six Ltd Synthetic Diamond Heat Spreaders
US8941095B2 (en) * 2012-12-06 2015-01-27 Hrl Laboratories, Llc Methods for integrating and forming optically transparent devices on surfaces
US9978650B2 (en) 2013-03-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor channel
CN103779193A (zh) * 2014-01-27 2014-05-07 苏州能讯高能半导体有限公司 基于金刚石衬底的氮化物半导体器件及其制备方法
FR3020348B1 (fr) * 2014-04-24 2016-05-13 Snecma Procede de deploiement d'une constellation de satellites
EP3527881A1 (en) 2014-05-28 2019-08-21 Quarkstar LLC Luminaire assembly
CN106660242A (zh) 2014-07-09 2017-05-10 沙特基础工业全球技术有限公司 膜层压基板的模内装饰
US9601327B2 (en) 2014-08-15 2017-03-21 The Board Of Regents Of The University Of Oklahoma High-power electronic device packages and methods
US10117249B2 (en) * 2015-06-17 2018-10-30 Hughes Network Systems, Llc High speed, high terrestrial density global packet data mobile satellite system architectures
WO2017010185A1 (ja) 2015-07-16 2017-01-19 日本碍子株式会社 多孔質セラミック構造体
FR3053538B1 (fr) 2016-06-30 2018-08-17 Commissariat Energie Atomique Source laser a semi-conducteur
US10670710B2 (en) * 2016-12-06 2020-06-02 Ursa Space Systems, Inc. High efficiency synthetic aperture radar satellite
DE112017006442T5 (de) * 2016-12-21 2019-09-19 Intel Corporation Drahtlose kommunikationstechnologie, einrichtungen und verfahren
US11828273B2 (en) * 2017-03-23 2023-11-28 The Board Of Trustees Of The Leland Stanford Junior University Compact plasma thruster
US10374553B2 (en) * 2017-06-15 2019-08-06 Akash Systems, Inc. Microwave transmitter with improved information throughput
CN108461542A (zh) * 2018-03-23 2018-08-28 中国电子科技集团公司第五十五研究所 一种金刚石基氮化镓高电子迁移率晶体管及其制备方法
JP7314257B2 (ja) * 2018-09-19 2023-07-25 アカーシュ・システムズ・インコーポレイテッド 衛星通信のためのシステム及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100140665A1 (en) * 2007-08-15 2010-06-10 Nitronex Corporation Gallium Nitride Material Devices and Thermal Designs Thereof
JP2011171697A (ja) * 2010-01-22 2011-09-01 Toshiba Corp 高周波半導体装置
JP2016539510A (ja) * 2013-09-02 2016-12-15 アールエフエイチアイシー コーポレイション 基板近傍の熱伝導性が改善された多結晶性ｃｖｄダイヤモンドを含む半導体デバイス構造体

Also Published As

Publication number Publication date
CA3113018A1 (en) 2020-03-26
EP3853567A1 (en) 2021-07-28
WO2020061234A1 (en) 2020-03-26
JP7314257B2 (ja) 2023-07-25
JP2022502842A (ja) 2022-01-11
CN113056659A (zh) 2021-06-29
EP3853567A4 (en) 2022-06-15
IL281587A (en) 2021-05-31
KR20210122768A (ko) 2021-10-12
JP2023134627A (ja) 2023-09-27
US20200402973A1 (en) 2020-12-24
US20200402974A1 (en) 2020-12-24
US11495515B2 (en) 2022-11-08
US10985082B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
US10985082B2 (en) Apparatus for efficient high-frequency communications
Hamza et al. A review of GaN HEMT broadband power amplifiers
US11594466B2 (en) Wireless transmitter with improved thermal management
US10804853B2 (en) Microwave transmitter with improved information throughput
Kuwabara et al. A 28 GHz 480 elements digital AAS using GaN HEMT amplifiers with 68 dBm EIRP for 5G long-range base station applications
US20070202360A1 (en) Gallium nitride material transistors and methods for wideband applications
Harati et al. Is E-band satellite communication viable?: Advances in modern solid-state technology open up the next frequency band for SatCom
CN116034541A (zh) 与rf功率放大器的封装上阻抗匹配网络集成的多级去耦网络
US20220189846A1 (en) Material growth on wide-bandgap semiconductor materials
US8237504B1 (en) Microwave variable power solid state power amplifier (SSPA) with constant efficiency and linearity
Valenta et al. Power amplification and integration challenges of reconfigurable antennas for space applications
Colantonio et al. 10W High Efficiency GaN-Si MMIC Power Amplifier for 17.3-20.2 GHz Onboard Satellite Use
CN117916848A (zh) 具有导热衬底的器件和形成导热衬底的方法
CN212991103U (zh) 微波发射器
Colantonio et al. GaN MMIC High Power Amplifiers for K-Band Satellite Payload
Feuerschütz et al. Active multi-feed satcom systems with GaN SSPA at K-band
EP4140042A1 (en) High-efficiency structures for improved wireless communications
Carvalho et al. GaN MMIC active arrays with space power combination
Kumar et al. Realization of compact Continuous Wave-based X-Band Power Amplifier using GaN device for Data Transmitter Applications
Norte GaN MMIC High Power Amplifiers for K-Band Satellite Payload

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant