KR102600254B1 - Semiconductor process sheet and semiconductor package manufacturing method - Google Patents

Semiconductor process sheet and semiconductor package manufacturing method Download PDF

Info

Publication number
KR102600254B1
KR102600254B1 KR1020207016537A KR20207016537A KR102600254B1 KR 102600254 B1 KR102600254 B1 KR 102600254B1 KR 1020207016537 A KR1020207016537 A KR 1020207016537A KR 20207016537 A KR20207016537 A KR 20207016537A KR 102600254 B1 KR102600254 B1 KR 102600254B1
Authority
KR
South Korea
Prior art keywords
semiconductor
adhesive
chip
layer
sheet
Prior art date
Application number
KR1020207016537A
Other languages
Korean (ko)
Other versions
KR20200085842A (en
Inventor
고시 시가
사토시 사토
나오히데 다카모토
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20200085842A publication Critical patent/KR20200085842A/en
Application granted granted Critical
Publication of KR102600254B1 publication Critical patent/KR102600254B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38Pressure-sensitive adhesives [PSA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214Connecting portions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

본 발명의 반도체 프로세스 시트는, 양면 점착 시트(10)와 부분 봉지제층(20)을 구비한다. 양면 점착 시트(10)는, 그의 점착면(10a, 10b) 사이의 적층 구조 중에 기재(11)와 점착력 저감형의 점착제층(12)과 예를 들면 감압성의 점착제층(13)을 포함한다. 부분 봉지제층(20)은 양면 점착 시트(10)의 점착면(10b) 상에 위치한다. 본 발명의 방법은, 예를 들면, 점착면(10a)이 지지체에 첩합되어 있는 반도체 프로세스 시트의 부분 봉지제층(20)에 복수의 반도체 칩을 마운트하는 공정, 반도체 칩을 포매하도록 공급된 봉지제와 부분 봉지제층(20)을 경화시켜 봉지재부를 형성하는 공정, 봉지재부와 점착면(10b) 사이를 떼는 공정, 봉지재부 상에 배선 구조부를 형성하는 공정, 및 봉지재부와 배선 구조부를 반도체 칩마다 분할하는 공정을 포함한다. 이들 반도체 프로세스 시트와 방법은, 반도체 패키지를 효율적으로 제조하는 데 적합하다.The semiconductor process sheet of the present invention includes a double-sided adhesive sheet (10) and a partial encapsulant layer (20). The double-sided adhesive sheet 10 includes a base material 11, a pressure-sensitive adhesive layer 12, and, for example, a pressure-sensitive adhesive layer 13 in a laminated structure between its adhesive surfaces 10a and 10b. The partial encapsulant layer 20 is located on the adhesive surface 10b of the double-sided adhesive sheet 10. The method of the present invention includes, for example, a process of mounting a plurality of semiconductor chips on the partial encapsulant layer 20 of a semiconductor process sheet in which the adhesive surface 10a is bonded to a support, and encapsulant supplied to embed the semiconductor chips. A step of forming an encapsulant portion by curing the partial encapsulant layer 20, a step of separating the encapsulant portion from the adhesive surface 10b, a step of forming a wiring structure portion on the encapsulant portion, and forming the encapsulant portion and the wiring structure portion into a semiconductor chip. It includes the process of dividing each part. These semiconductor process sheets and methods are suitable for efficiently manufacturing semiconductor packages.

Description

반도체 프로세스 시트 및 반도체 패키지 제조 방법Semiconductor process sheet and semiconductor package manufacturing method

본 발명은 반도체 패키지의 제조에 사용할 수 있는 반도체 프로세스 시트, 및 반도체 패키지 제조 방법에 관한 것이다.The present invention relates to a semiconductor process sheet that can be used in manufacturing a semiconductor package, and a semiconductor package manufacturing method.

반도체 소자를 내부에 갖는 이른바 반도체 패키지의 제조에 있어서는, 종래, 반도체 소자가 소자마다 수지 재료로 봉지된 뒤에, 봉지 수지 내의 반도체 소자와 전기적으로 접속되는 배선이나 외부 전극이 봉지 수지 표면에 형성되는 경우가 있다. 반도체 패키지의 제조 기술에 대해서는, 예를 들면 하기의 특허문헌 1에 기재되어 있다.In the manufacture of so-called semiconductor packages with semiconductor elements inside, conventionally, after each semiconductor element is encapsulated with a resin material, wiring or external electrodes electrically connected to the semiconductor elements in the encapsulation resin are formed on the surface of the encapsulation resin. There is. The manufacturing technology of the semiconductor package is described, for example, in Patent Document 1 below.

일본 특허공개 2017-88782호 공보Japanese Patent Publication No. 2017-88782

반도체 패키지의 제조 과정에 있어서, 소자마다 봉지 공정이나 배선 형성 공정 등을 행하는 것은, 반도체 패키지의 제조 프로세스의 번잡화나 비용의 상승을 초래하기 쉽다. 반도체 소자의 소형화·고밀도화에 수반하는 반도체 패키지에 있어서의 미세 배선화·다단자화가 진행될수록, 소자마다 봉지 공정이나 배선 형성 공정 등을 행하는 것에 의한 제조 비용 등에 대한 영향은 커지는 경향이 있다.In the semiconductor package manufacturing process, performing an encapsulation process, a wiring formation process, etc. for each element tends to cause complexity of the semiconductor package manufacturing process and an increase in cost. As semiconductor devices become smaller and more dense, and as semiconductor packages become more fine-width and multi-terminal, the impact on manufacturing costs of performing encapsulation processes and wire formation processes for each device tends to increase.

본 발명은 이와 같은 사정 하에 안출된 것으로서, 그 목적은, 반도체 패키지를 효율적으로 제조하는 데 적합한 반도체 프로세스 시트 및 반도체 패키지 제조 방법을 제공하는 것에 있다.The present invention was made under these circumstances, and its purpose is to provide a semiconductor process sheet and a semiconductor package manufacturing method suitable for efficiently manufacturing a semiconductor package.

본 발명의 제 1 측면에 의하면, 반도체 프로세스 시트가 제공된다. 이 반도체 프로세스 시트는, 양면 점착 시트 및 부분 봉지제층을 구비한다. 양면 점착 시트는, 제 1 점착면 및 이것과는 반대의 제 2 점착면을 갖고, 이들 점착면 사이에 있어서, 점착력 저감형 점착제층과, 점착제층과, 이들 사이에 위치하는 기재를 적어도 포함하는 적층 구조를 갖는다. 점착력 저감형 점착제층은, 바람직하게는 가열 발포형 점착제층 또는 방사선 경화성 점착제층이다. 부분 봉지제층은, 양면 점착 시트에 있어서의 제 2 점착면 상에 박리 가능하게 밀착되어 있다. 또한, 양면 점착 시트의 적층 구조 중, 예를 들면, 점착력 저감형 점착제층은 기재보다도 제 1 점착면측에 위치하고, 점착제층은 기재보다도 제 2 점착면측에 위치한다. 이 경우, 점착력 저감형 점착제층은 제 1 점착면을 이루는 층이어도 되고, 점착제층은 제 2 점착면을 이루는 층이어도 된다. 혹은, 양면 점착 시트의 적층 구조 중, 점착력 저감형 점착제층이 기재보다도 제 2 점착면측에 위치하고, 점착제층이 기재보다도 제 1 점착면측에 위치해도 된다. 이 경우, 점착력 저감형 점착제층은 제 2 점착면을 이루는 층이어도 되고, 점착제층은 제 1 점착면을 이루는 층이어도 된다. 이와 같은 구성의 본 반도체 프로세스 시트는, 본 발명의 제 2 측면에 관해서 후술하는 바와 같이, 반도체 패키지의 제조 과정에서 사용할 수 있는 것이다.According to a first aspect of the present invention, a semiconductor process sheet is provided. This semiconductor process sheet includes a double-sided adhesive sheet and a partial encapsulant layer. The double-sided adhesive sheet has a first adhesive surface and a second adhesive surface opposite to the adhesive surface, and between these adhesive surfaces, it includes at least an adhesive force-reducing adhesive layer, an adhesive layer, and a substrate positioned between them. It has a layered structure. The adhesive force reduction type adhesive layer is preferably a heat foamable adhesive layer or a radiation curable adhesive layer. The partial sealant layer is in peelable contact with the second adhesive surface of the double-sided adhesive sheet. In addition, in the laminated structure of the double-sided adhesive sheet, for example, the adhesive force-reducing type adhesive layer is located on the first adhesive surface side with respect to the base material, and the adhesive layer is located on the second adhesive surface side with respect to the base material. In this case, the adhesive force-reducing type adhesive layer may be a layer forming the first adhesive surface, and the adhesive layer may be a layer forming the second adhesive surface. Alternatively, in the laminated structure of the double-sided adhesive sheet, the adhesive force-reducing type adhesive layer may be located on the second adhesive surface side rather than the base material, and the adhesive layer may be located on the first adhesive surface side rather than the base material. In this case, the adhesive force-reducing type adhesive layer may be a layer forming the second adhesive surface, and the adhesive layer may be a layer forming the first adhesive surface. This semiconductor process sheet having such a configuration can be used in the manufacturing process of a semiconductor package, as will be described later with respect to the second aspect of the present invention.

본 반도체 프로세스 시트에 있어서의 부분 봉지제층은, 바람직하게는 칩 전극 포매용 접착제층이다. 이 경우, 포매 대상 칩 전극의 높이에 대한 칩 전극 포매용 접착제층의 두께의 비의 값은, 바람직하게는 0.1∼10, 보다 바람직하게는 0.2∼9이다.The partial encapsulant layer in this semiconductor process sheet is preferably an adhesive layer for chip electrode embedding. In this case, the ratio of the thickness of the adhesive layer for chip electrode embedding to the height of the chip electrode to be embedded is preferably 0.1 to 10, more preferably 0.2 to 9.

본 반도체 프로세스 시트에 있어서의 부분 봉지제층의 두께는, 바람직하게는 1∼300μm, 보다 바람직하게는 5∼250μm, 보다 바람직하게는 10∼200μm이다.The thickness of the partial encapsulant layer in this semiconductor process sheet is preferably 1 to 300 μm, more preferably 5 to 250 μm, and still more preferably 10 to 200 μm.

본 반도체 프로세스 시트에 있어서, 양면 점착 시트의 제 2 점착면과 부분 봉지제층 사이의, 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서의 박리 시험에 있어서의 박리 점착력에 대한, 양면 점착 시트의 제 1 점착면이 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서의 박리 시험에 있어서 스테인리스 평면에 대해서 나타내는 박리 점착력의 비의 값은, 바람직하게는 0.003∼3, 보다 바람직하게는 0.004∼2.5이다. 예를 들면, 양면 점착 시트에 있어서, 점착력 저감형 점착제층이 제 1 점착면을 이루고 또한 점착제층이 제 2 점착면을 이루는 경우에는, 당해 점착제층과 부분 봉지제층 사이의, 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서의 박리 시험에 있어서의 박리 점착력에 대한, 당해 점착력 저감형 점착제층이 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서의 박리 시험에 있어서 스테인리스 평면에 대해서 나타내는 박리 점착력의 비의 값은, 바람직하게는 0.003∼3, 보다 바람직하게는 0.004∼2.5이다.In this semiconductor process sheet, the peel adhesion between the second adhesive surface of the double-sided adhesive sheet and the partial encapsulant layer in a peel test under the conditions of 23°C, peel angle of 180°, and tensile speed of 300 mm/min, The value of the ratio of peel adhesion to the stainless steel plane in a peel test under the conditions of 23°C, peel angle of 180°, and tensile speed of 300 mm/min on the first adhesive surface of the adhesive sheet is preferably 0.003 to 3. Preferably it is 0.004 to 2.5. For example, in a double-sided adhesive sheet, when the adhesive force-reducing adhesive layer forms the first adhesive surface and the adhesive layer forms the second adhesive surface, the peeling angle between the adhesive layer and the partial encapsulant layer is 23°C. Regarding the peel adhesion in a peel test under the conditions of 180° and a tensile speed of 300 mm/min, the reduced adhesion type adhesive layer was compared in a peel test under the conditions of 23°C, a peel angle of 180°, and a tensile speed of 300 mm/min. The value of the ratio of peel adhesion to the stainless steel plane is preferably 0.003 to 3, more preferably 0.004 to 2.5.

본 발명의 제 2 측면에 의하면, 반도체 패키지 제조 방법이 제공된다. 본 제조 방법은, 본 발명의 제 1 측면에 따른 전술한 반도체 프로세스 시트를 사용하여 반도체 패키지를 제조하기 위한 방법으로서, 이하의 칩 마운트 공정, 봉지 공정, 디태치 공정, 배선 형성 공정 및 개편화 공정을 적어도 포함한다.According to a second aspect of the present invention, a semiconductor package manufacturing method is provided. The present manufacturing method is a method for manufacturing a semiconductor package using the above-described semiconductor process sheet according to the first aspect of the present invention, and includes the following chip mount process, encapsulation process, detach process, wire formation process, and segmentation process. Includes at least

칩 마운트 공정에서는, 제 1 점착면측이 지지체에 첩합(貼合)되어 있는 반도체 프로세스 시트에 있어서의 부분 봉지제층에 대해서 복수의 반도체 칩이 마운트된다. 반도체 칩은, 예를 들면, 칩 본체와, 이것으로부터 연출(延出)되는 적어도 하나의 칩 전극을 갖는 연출 전극 부착 반도체 칩이다. 본 공정에서는, 반도체 칩이 갖는 칩 전극을 부분 봉지제층을 향하게 한 페이스 다운에서의 마운트가 행해져도 되고, 반도체 칩의 칩 전극과는 반대의 측을 부분 봉지제층을 향하게 한 페이스 업에서의 마운트가 행해져도 된다.In the chip mounting process, a plurality of semiconductor chips are mounted on the partial sealing agent layer in the semiconductor process sheet where the first adhesive surface side is bonded to the support. A semiconductor chip is, for example, a semiconductor chip with directed electrodes that has a chip body and at least one chip electrode extending from the chip body. In this process, face-down mounting may be performed with the chip electrodes of the semiconductor chip facing the partial encapsulating agent layer, or face-up mounting may be performed with the side opposite to the chip electrode of the semiconductor chip facing the partial encapsulating agent layer. It may be done.

봉지 공정에서는, 반도체 프로세스 시트 상에 있어서 복수의 반도체 칩을 포매하도록 봉지제가 공급되고, 당해 봉지제 및 부분 봉지제층이 경화되어, 봉지재부가 형성된다. 이에 의해, 반도체 칩을 포매해서 수반되는 봉지재부(칩 포매 봉지재부)가 얻어진다.In the encapsulation process, an encapsulant is supplied to embed a plurality of semiconductor chips on a semiconductor process sheet, the encapsulant and the partial encapsulant layer are cured, and an encapsulant portion is formed. As a result, an encapsulating material portion (chip embedding encapsulating material portion) that is carried by embedding a semiconductor chip is obtained.

본 제조 방법에 있어서는, 전술한 칩 마운트 공정 후, 반도체 프로세스 시트 상에의 봉지제의 공급보다 전에, 부분 봉지제층을 경화시키는 경화 공정을 행해도 된다. 이 경우, 봉지 공정에서는, 복수의 반도체 칩을 포매하도록 반도체 프로세스 시트 상에 공급된 봉지제가 경화필(畢) 부분 봉지제층 상에서 경화되어, 봉지재부가 형성된다. 이와 같은 구성에 의하면, 반도체 프로세스 시트에 의한 반도체 칩의 보지력이 부분 봉지제층의 경화에 의해 강화된 상태로 봉지 공정이 행해진다. 따라서, 당해 구성은, 봉지 공정에 있어서, 봉지제의 경화 시의 수축에 기인하는 반도체 칩의 위치 어긋남을 억제하는 데 적합하다. 이와 같은 반도체 칩 위치 어긋남 억제는, 예를 들면, 후의 배선 형성 공정에 있어서 반도체 칩마다의 배선을 포함하는 배선 구조부를 정밀도 좋게 형성함에 있어서 바람직하다.In this manufacturing method, a curing step of curing the partial encapsulant layer may be performed after the above-described chip mounting step and before supply of the encapsulant onto the semiconductor process sheet. In this case, in the encapsulation process, the encapsulant supplied on the semiconductor process sheet to embed a plurality of semiconductor chips is cured on the cured portion encapsulant layer, thereby forming the encapsulant portion. According to this configuration, the encapsulation process is performed with the holding power of the semiconductor chip by the semiconductor process sheet being strengthened by curing the partial encapsulant layer. Therefore, this configuration is suitable for suppressing misalignment of the semiconductor chip due to shrinkage during curing of the encapsulant in the encapsulation process. Such suppression of semiconductor chip positional deviation is desirable, for example, in forming a wiring structure including wiring for each semiconductor chip with high precision in a subsequent wiring formation process.

디태치 공정은, 반도체 프로세스 시트에 있어서의 양면 점착 시트의 제 2 점착면과 봉지재부 사이를 이격시키는 것을 포함한다. 디태치 공정은, 바람직하게는, 반도체 프로세스 시트에 있어서의 점착력 저감형 점착제층에 대한 점착력 저감 조치를 포함한다. 점착력 저감형 점착제층이 가열 발포형 점착제층인 경우, 점착력 저감 조치는 소정 조건에서의 가열이다. 점착력 저감형 점착제층이 방사선 경화성 점착제층인 경우, 점착력 저감 조치는 소정 조사량에서의 자외선 조사 등 방사선 조사이다. 이와 같은 디태치 공정에 의해, 전술한 지지체로부터 칩 포매 봉지재부를 떼어낼 수 있다. 또한, 디태치 공정 후, 필요에 따라서, 봉지재부 내의 각 반도체 칩의 칩 전극을 외부에 노출시키기 위한 연삭 가공이 봉지재부에 대해서 행해져도 된다.The detach process includes separating the sealing material portion from the second adhesive surface of the double-sided adhesive sheet in the semiconductor process sheet. The detach process preferably includes measures to reduce adhesion to the adhesion reduction type adhesive layer in the semiconductor process sheet. When the adhesive force reduction type adhesive layer is a heat foamable adhesive layer, the adhesive force reduction measure is heating under predetermined conditions. When the adhesion reduction type adhesive layer is a radiation-curable adhesive layer, the adhesion reduction measure is radiation irradiation, such as ultraviolet irradiation at a predetermined irradiation dose. Through this detach process, the chip embedding encapsulation material can be removed from the above-described support. In addition, after the detach process, grinding processing may be performed on the encapsulation material part to expose the chip electrode of each semiconductor chip in the encapsulation material part to the outside, if necessary.

배선 형성 공정에서는, 반도체 칩마다의 배선을 포함하는 배선 구조부가 봉지재부 상에 형성된다. 반도체 칩마다의 배선에는, 본 제조 방법에 의해 반도체 칩마다 제조되게 되는 각 반도체 패키지에 있어서의 범프 전극 등의 외부 전극이 포함된다.In the wiring forming process, a wiring structure portion containing wiring for each semiconductor chip is formed on the encapsulating material portion. The wiring for each semiconductor chip includes external electrodes such as bump electrodes in each semiconductor package manufactured for each semiconductor chip by this manufacturing method.

개편화 공정에서는, 봉지재부 및 배선 구조부가 반도체 칩마다 분할되어 반도체 패키지가 얻어진다. 이상과 같이 해서, 반도체 패키지가 제조되게 된다.In the individualization process, the encapsulation material portion and the wiring structure portion are divided for each semiconductor chip to obtain a semiconductor package. In the above manner, a semiconductor package is manufactured.

본 발명의 제 2 측면에 따른 이와 같은 반도체 패키지 제조 방법은, 반도체 패키지를 효율적으로 제조하는 데 적합하다. 그 이유는 이하와 같다.This semiconductor package manufacturing method according to the second aspect of the present invention is suitable for efficiently manufacturing a semiconductor package. The reason is as follows.

부분 봉지제층을 구비하지 않는 양면 점착 시트로 이루어지는 종래형의 반도체 프로세스 시트를 사용하여 반도체 패키지를 제조하는 경우, 그 칩 마운트 공정에서는, 일방면측이 지지체에 첩합되어 있는 양면 점착 시트의 타방면에 대해서 복수의 반도체 칩이 마운트된다. 이때, 반도체 칩의 칩 전극과는 반대의 측을 양면 점착 시트에 접합하는 페이스 업에서의 마운트가 행해진다. 다음으로, 양면 점착 시트 상에 있어서, 복수의 반도체 칩을 포매하는 봉지재부가 형성된다. 다음으로, 복수의 반도체 칩을 포매해서 수반되는 봉지재부(종래형의 칩 포매 봉지재부)로부터 양면 점착 시트가 박리된다(디태치 공정). 종래형의 칩 포매 봉지재부에 있어서 양면 점착 시트가 박리된 측의 면에는 각 반도체 칩의 이른바 이면(裏面)이 노출되어 있다. 다음으로, 이와 같은 봉지재부에 있어서 양면 점착 시트가 박리된 측의 면에 소정의 수지 시트가 첩합된다. 봉지재부에 있어서 양면 점착 시트가 박리된 측의 면에는 전술한 바와 같이 각 반도체 칩의 이면이 노출되어 있어, 당해 봉지재부의 두께 방향에 있어서의 대칭성은 낮으므로, 당해 봉지재부는 불가피적으로 휘어 버린다. 이와 같은 휨이 생긴 상태에서는 후속의 프로세스를 적절히 진행할 수 없다. 그 때문에, 양면 점착 시트로 이루어지는 종래형의 반도체 프로세스 시트가 사용되는 반도체 패키지 제조 방법에서는, 디태치 공정 후, 봉지재부에 있어서 양면 점착 시트가 박리된 측의 면에 소정의 수지 시트를 첩합해서, 종래형의 칩 포매 봉지재부에 대하여 이른바 워페이지(warpage, 휨) 컨트롤을 행할 필요가 있는 것이다.When manufacturing a semiconductor package using a conventional semiconductor process sheet consisting of a double-sided adhesive sheet without a partial encapsulant layer, in the chip mounting process, one side of the double-sided adhesive sheet is bonded to the support body. A plurality of semiconductor chips are mounted. At this time, face-up mounting is performed in which the side opposite to the chip electrode of the semiconductor chip is bonded to the double-sided adhesive sheet. Next, on the double-sided adhesive sheet, a sealing material portion that embeds a plurality of semiconductor chips is formed. Next, the double-sided adhesive sheet is peeled from the encapsulating material portion (conventional chip embedding encapsulating material portion) accompanying a plurality of semiconductor chips (detach process). In the conventional chip embedding encapsulation material, the so-called back side of each semiconductor chip is exposed on the side where the double-sided adhesive sheet is peeled. Next, in such a sealing material portion, a predetermined resin sheet is bonded to the surface on the side from which the double-sided adhesive sheet was peeled. As described above, the back surface of each semiconductor chip is exposed on the side from which the double-sided adhesive sheet has been peeled off in the encapsulating material portion, and since the symmetry in the thickness direction of the encapsulating material portion is low, the encapsulating material portion is inevitably bent. throw it away In a state where such bending occurs, subsequent processes cannot proceed properly. Therefore, in the semiconductor package manufacturing method in which a conventional semiconductor process sheet made of a double-sided adhesive sheet is used, after the detach process, a predetermined resin sheet is bonded to the side of the sealing material portion from which the double-sided adhesive sheet was peeled, It is necessary to perform so-called warpage (bending) control on the conventional chip embedding encapsulation material.

이에 비해, 본 발명의 제 2 측면에 따른 반도체 패키지 제조 방법에서는, 디태치 공정 후, 칩 포매 봉지재부에 대한 워페이지 컨트롤을 위한 특별한 공정은 필수는 아니다. 본 제조 방법에서는, 본 발명의 제 1 측면에 따른 전술한 반도체 프로세스 시트가 사용되기 때문이다. 구체적으로는, 칩 마운트 공정에서 반도체 프로세스 시트의 부분 봉지제층에 대해서 복수의 반도체 칩이 마운트되고, 봉지 공정에서는, 복수의 반도체 칩을 포매하도록 설치된 봉지제와 부분 봉지제층 또는 경화필 부분 봉지제층으로부터 봉지재부가 형성되고, 이와 같이 해서 형성되는 칩 포매 봉지재부는, 전술한 종래형의 칩 포매 봉지재부보다도 두께 방향에 있어서의 대칭성이 높아, 휨을 억제하는 데 적합하기 때문이다. 칩 포매 봉지재부의 워페이지 컨트롤을 위한 공정이 필수가 아닌 본 제조 방법은, 반도체 패키지를 효율적으로 제조하는 데 적합하다.In contrast, in the semiconductor package manufacturing method according to the second aspect of the present invention, a special process for warpage control of the chip embedding encapsulation material is not essential after the detach process. This is because, in this manufacturing method, the above-described semiconductor process sheet according to the first aspect of the present invention is used. Specifically, in the chip mounting process, a plurality of semiconductor chips are mounted on the partial encapsulant layer of the semiconductor process sheet, and in the encapsulation process, the encapsulant provided to embed the plurality of semiconductor chips is separated from the partial encapsulant layer or the cured partial encapsulant layer. This is because the encapsulating material is formed, and the chip embedding encapsulating material formed in this way has higher symmetry in the thickness direction than the conventional chip embedding encapsulating material described above, and is suitable for suppressing warping. This manufacturing method, which does not require a process for warpage control of the chip embedding encapsulation material, is suitable for efficiently manufacturing semiconductor packages.

이상과 같이, 본 발명의 제 1 측면에 따른 반도체 프로세스 시트 및 제 2 측면에 따른 반도체 패키지 제조 방법은, 반도체 패키지를 효율적으로 제조하는 데 적합한 것이다.As described above, the semiconductor process sheet according to the first aspect of the present invention and the semiconductor package manufacturing method according to the second aspect are suitable for efficiently manufacturing a semiconductor package.

본 반도체 패키지 제조 방법의 칩 마운트 공정에서는, 바람직하게는, 상기의 각 연출 전극 부착 반도체 칩이, 그 칩 전극이 부분 봉지제층에 돌입하도록, 부분 봉지제층에 대해서 마운트된다(페이스 다운에서의 마운트).In the chip mounting process of the present semiconductor package manufacturing method, preferably, each of the semiconductor chips with direct electrodes described above is mounted with respect to the partial encapsulant layer so that the chip electrodes enter the partial encapsulant layer (mounting in the face down). .

이와 같은 페이스 다운에서의 칩 마운트 공정에서는, 바람직하게는, 반도체 칩의 칩 전극이 반도체 프로세스 시트에 있어서의 부분 봉지제층에 돌입하고 또한 양면 점착 시트의 제 2 점착면에 이르도록, 각 반도체 칩은 부분 봉지제층에 대해서 마운트된다. 이 경우, 후의 배선 형성 공정에서는, 봉지재부의 표면에 이미 노출되어 있는 칩 전극과 전기적으로 접속되는 배선을 포함하는 배선 구조부가 형성된다. 이들 구성에 의하면, 후술과 같은 페이스 업에서의 칩 마운트 공정을 거치는 경우에 배선 형성 공정 전에 필요로 하는 봉지재부 연삭 공정을 행하는 일 없이, 배선 구조부를 적절히 형성할 수 있다. 따라서, 당해 구성은, 반도체 패키지를 효율적으로 제조함에 있어서 바람직하다.In such a face-down chip mounting process, each semiconductor chip is preferably positioned so that the chip electrode of the semiconductor chip enters the partial encapsulant layer in the semiconductor process sheet and reaches the second adhesive surface of the double-sided adhesive sheet. It is mounted against the partial encapsulant layer. In this case, in the subsequent wiring forming process, a wiring structure portion including wiring electrically connected to the chip electrode already exposed on the surface of the encapsulating material portion is formed. According to these configurations, when going through a chip mount process in the face-up as described later, the wiring structure can be appropriately formed without performing a sealing material grinding process required before the wiring forming process. Therefore, this configuration is desirable for efficiently manufacturing semiconductor packages.

본 반도체 패키지 제조 방법의 칩 마운트 공정에서는, 상기의 각 연출 전극 부착 반도체 칩이, 그 칩 본체에 있어서의 칩 전극과는 반대의 측에서 부분 봉지제층에 접합되도록, 부분 봉지제층에 대해서 마운트되어도 된다. 이 경우, 디태치 공정 후에 봉지재부를 연삭하여 반도체 칩의 칩 전극을 노출시키는 연삭 공정을 본 반도체 패키지 제조 방법은 추가로 포함하고, 또한 배선 형성 공정에서는, 봉지재부의 표면에 노출되어 있는 칩 전극과 전기적으로 접속되는 배선을 포함하는 배선 구조부가 형성된다. 이와 같은 구성에 의하면, 배선 구조부를 적절히 형성할 수 있다.In the chip mounting process of the present semiconductor package manufacturing method, each of the semiconductor chips with direct electrodes described above may be mounted with respect to the partial encapsulant layer so as to be bonded to the partial encapsulant layer on the side opposite to the chip electrode in the chip body. . In this case, the semiconductor package manufacturing method further includes a grinding process of exposing the chip electrode of the semiconductor chip by grinding the encapsulant after the detach process, and in the wiring forming process, the chip electrode is exposed on the surface of the encapsulant. A wiring structure is formed that includes wiring that is electrically connected to. According to this configuration, the wiring structure can be appropriately formed.

도 1은 본 발명의 일 실시형태에 따른 반도체 프로세스 시트의 부분 단면 모식도이다.
도 2는 도 1에 나타내는 반도체 프로세스 시트가 사용되는 반도체 패키지 제조 방법에 있어서의 일부의 공정을 나타낸다.
도 3은 도 1에 나타내는 반도체 프로세스 시트가 사용되는 반도체 패키지 제조 방법에 있어서의 일부의 공정을 나타낸다.
도 4는 도 1에 나타내는 반도체 프로세스 시트가 사용되는 반도체 패키지 제조 방법에 있어서의 일부의 공정을 나타낸다.
도 5는 도 1에 나타내는 반도체 프로세스 시트가 사용되는 반도체 패키지 제조 방법에 있어서의 일부의 공정을 나타낸다.
도 6은 도 1에 나타내는 반도체 프로세스 시트가 사용되는 반도체 패키지 제조 방법에 있어서의 일부의 공정을 나타낸다.
도 7은 도 1에 나타내는 반도체 프로세스 시트가 사용되는 반도체 패키지 제조 방법에 있어서의 일부의 공정을 나타낸다.
1 is a partial cross-sectional schematic diagram of a semiconductor process sheet according to an embodiment of the present invention.
FIG. 2 shows some steps in a semiconductor package manufacturing method using the semiconductor process sheet shown in FIG. 1.
FIG. 3 shows some steps in a semiconductor package manufacturing method using the semiconductor process sheet shown in FIG. 1.
FIG. 4 shows some steps in a semiconductor package manufacturing method using the semiconductor process sheet shown in FIG. 1.
FIG. 5 shows some steps in a semiconductor package manufacturing method using the semiconductor process sheet shown in FIG. 1.
FIG. 6 shows some steps in a semiconductor package manufacturing method using the semiconductor process sheet shown in FIG. 1.
FIG. 7 shows some steps in a semiconductor package manufacturing method using the semiconductor process sheet shown in FIG. 1.

도 1은 본 발명의 일 실시형태에 따른 반도체 프로세스 시트(X)의 부분 단면 모식도이다. 반도체 프로세스 시트(X)는 반도체 패키지의 제조 과정에서 사용할 수 있는 것이고, 양면 점착 시트(10) 및 부분 봉지제층(20)을 구비한다. 양면 점착 시트(10)는 점착면(10a) 및 이것과는 반대의 점착면(10b)을 갖고, 이들 점착면(10a, 10b) 사이에 있어서, 기재(11)와, 점착력 저감형의 점착제층(12)과, 점착제층(13)을 포함하는 적층 구조를 갖는다. 부분 봉지제층(20)은 양면 점착 시트(10)에 있어서의 점착면(10b) 상에 박리 가능하게 밀착되어 있다.1 is a partial cross-sectional schematic diagram of a semiconductor process sheet (X) according to an embodiment of the present invention. The semiconductor process sheet (X) can be used in the manufacturing process of a semiconductor package and includes a double-sided adhesive sheet (10) and a partial encapsulant layer (20). The double-sided adhesive sheet 10 has an adhesive surface 10a and an adhesive surface 10b opposite to this, and between these adhesive surfaces 10a and 10b, a substrate 11 and a pressure-sensitive adhesive layer of reduced adhesive force are provided. It has a laminated structure including (12) and an adhesive layer (13). The partial sealant layer 20 is in close contact with the adhesive surface 10b of the double-sided adhesive sheet 10 in a peelable manner.

양면 점착 시트(10)의 기재(11)는 양면 점착 시트(10) 내지 반도체 프로세스 시트(X)에 있어서 지지체로서 기능하는 요소이다. 기재(11)는 예를 들면 플라스틱 기재이고, 당해 플라스틱 기재로서는 플라스틱 필름을 적합하게 이용할 수 있다. 당해 플라스틱 기재의 구성 재료로서는, 예를 들면, 폴리염화 바이닐, 폴리염화 바이닐리덴, 폴리올레핀, 폴리에스터, 폴리유레테인, 폴리카보네이트, 폴리에터 에터 케톤, 폴리이미드, 폴리에터 이미드, 폴리아마이드, 전방향족 폴리아마이드, 폴리페닐 설파이드, 아라미드, 불소 수지, 셀룰로스계 수지 및 실리콘 수지를 들 수 있다. 폴리올레핀으로서는, 예를 들면, 저밀도 폴리에틸렌, 직쇄상 저밀도 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프로필렌, 폴리뷰텐, 폴리메틸펜텐, 에틸렌-아세트산 바이닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스터 공중합체, 에틸렌-뷰텐 공중합체 및 에틸렌-헥센 공중합체를 들 수 있다. 폴리에스터로서는, 예를 들면, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트 및 폴리뷰틸렌 테레프탈레이트(PBT)를 들 수 있다. 기재(11)는 1종류의 재료로 이루어져도 되고, 2종류 이상의 재료로 이루어져도 된다. 기재(11)는 단층 구조를 가져도 되고, 다층 구조를 가져도 된다. 또한, 기재(11)는, 플라스틱 필름으로 이루어지는 경우, 무연신 필름이어도 되고, 1축 연신 필름이어도 되고, 2축 연신 필름이어도 된다.The base material 11 of the double-sided adhesive sheet 10 is an element that functions as a support in the double-sided adhesive sheet 10 to the semiconductor process sheet (X). The base material 11 is, for example, a plastic base material, and a plastic film can be suitably used as the plastic base material. Constituent materials of the plastic substrate include, for example, polyvinyl chloride, polyvinylidene chloride, polyolefin, polyester, polyurethane, polycarbonate, polyether ether ketone, polyimide, polyether imide, Examples include polyamide, wholly aromatic polyamide, polyphenyl sulfide, aramid, fluororesin, cellulose resin, and silicone resin. Examples of polyolefin include low-density polyethylene, linear low-density polyethylene, medium-density polyethylene, high-density polyethylene, ultra-low-density polyethylene, random copolymerization polypropylene, block copolymerization polypropylene, homopolypropylene, polybutene, polymethylpentene, ethylene- Examples include vinyl acetate copolymer (EVA), ionomer resin, ethylene-(meth)acrylic acid copolymer, ethylene-(meth)acrylic acid ester copolymer, ethylene-butene copolymer, and ethylene-hexene copolymer. Examples of polyester include polyethylene terephthalate (PET), polyethylene naphthalate, and polybutylene terephthalate (PBT). The base material 11 may be made of one type of material or may be made of two or more types of materials. The base material 11 may have a single-layer structure or a multi-layer structure. In addition, when the base material 11 is made of a plastic film, it may be a non-stretched film, a uniaxially stretched film, or a biaxially stretched film.

기재(11)에 있어서의 점착제층(12)측 표면 및 점착제층(13)측 표면의 각각은, 점착제층과의 밀착성을 높이기 위한 물리적 처리, 화학적 처리 또는 하도(下塗) 처리가 실시되어 있어도 된다. 물리적 처리로서는, 예를 들면, 코로나 처리, 플라즈마 처리, 샌드 매트 가공 처리, 오존 폭로 처리, 화염 폭로 처리, 고압 전격 폭로 처리 및 이온화 방사선 처리를 들 수 있다. 화학적 처리로서는, 예를 들면 크로뮴산 처리를 들 수 있다.Each of the surface on the adhesive layer 12 side and the surface on the adhesive layer 13 side of the substrate 11 may be subjected to physical treatment, chemical treatment, or undercoating treatment to increase adhesion to the adhesive layer. . Physical treatments include, for example, corona treatment, plasma treatment, sand mat treatment, ozone exposure treatment, flame exposure treatment, high-pressure electric exposure treatment, and ionizing radiation treatment. Examples of chemical treatment include chromic acid treatment.

기재(11)의 두께는, 양면 점착 시트(10) 내지 반도체 프로세스 시트(X)에 있어서의 지지체로서 기재(11)가 기능하기 위한 강도를 확보한다는 관점에서는, 바람직하게는 5μm 이상, 보다 바람직하게는 10μm 이상이다. 또한, 양면 점착 시트(10) 내지 반도체 프로세스 시트(X)에 있어서 적당한 가요성을 실현한다는 관점에서는, 기재(11)의 두께는, 바람직하게는 300μm 이하, 보다 바람직하게는 200μm 이하이다.The thickness of the substrate 11 is preferably 5 μm or more, more preferably, from the viewpoint of ensuring the strength for the substrate 11 to function as a support in the double-sided adhesive sheet 10 or the semiconductor process sheet is more than 10μm. Additionally, from the viewpoint of realizing appropriate flexibility in the double-sided adhesive sheet 10 to the semiconductor process sheet (X), the thickness of the substrate 11 is preferably 300 μm or less, and more preferably 200 μm or less.

양면 점착 시트(10)의 점착제층(12)은 점착력 저감형의 점착제를 포함한다. 점착력 저감형 점착제로서는, 예를 들면, 가열 발포형 점착제나, 방사선 조사에 의해 점착력이 반도체 패키지 제조 프로세스에서 이용할 수 없을 정도로 저하되는 타입(제 1 타입)의 방사선 경화성 점착제를 들 수 있다. 본 실시형태의 점착제층(12)에 있어서는, 1종류의 점착력 저감형 점착제가 이용되어도 되고, 2종류 이상의 점착력 저감형 점착제가 이용되어도 된다.The adhesive layer 12 of the double-sided adhesive sheet 10 contains a reduced adhesive force type adhesive. Examples of the adhesive-reducing adhesive include a heat-foamable adhesive and a radiation-curable adhesive of a type (first type) whose adhesive strength is reduced by radiation irradiation to the point where it cannot be used in the semiconductor package manufacturing process. In the adhesive layer 12 of this embodiment, one type of adhesive force reduction type adhesive may be used, or two or more types of adhesive force reduction type adhesives may be used.

점착제층(12)에 이용될 수 있는 가열 발포형 점착제는, 예를 들면, 점착 주제와, 가열에 의해 발포나 팽창을 하는 성분을 적어도 함유한다. 가열 발포형의 점착제층은 그것에 함유되는 발포성 성분이나 팽창성 성분이 충분한 가열을 받으면, 팽창하여, 그 표면(점착면)에서 요철 형상을 일으킨다. 소정의 피착체에 점착면이 첩착(貼着)되어 있는 상태에서 가열 발포형 점착제층이 그와 같은 가열을 받으면, 당해 점착제층이 팽창하여 그의 점착면에서 요철 형상을 일으켜 피착체에 대한 접착 총면적을 줄여, 당해 피착체에 대한 점착력이 저하되게 된다.The heat-foamable adhesive that can be used in the adhesive layer 12 contains, for example, an adhesive base material and at least a component that foams or expands by heating. When the foamable component or expandable component contained in the heat-foamable adhesive layer receives sufficient heating, it expands and creates an uneven shape on its surface (adhesive surface). When the heat-foamable adhesive layer is subjected to such heating while the adhesive surface is attached to a predetermined adherend, the adhesive layer expands and creates an uneven shape on the adhesive surface, thereby increasing the total area of adhesion to the adherend. decreases, the adhesion to the adherend decreases.

가열 발포형 점착제용의 점착 주제로서는, 예를 들면, 아크릴계 점착제로서의 아크릴계 폴리머, 고무계 점착제 및 실리콘계 점착제를 들 수 있다.Adhesive base materials for heat-foamable adhesives include, for example, acrylic polymers such as acrylic adhesives, rubber-based adhesives, and silicone-based adhesives.

아크릴계 점착제로서의 아크릴계 폴리머는, 바람직하게는, 아크릴산 에스터 및/또는 메타크릴산 에스터에서 유래하는 모노머 유닛을 질량 비율로 가장 많은 모노머 유닛으로서 포함한다. 「(메트)아크릴」은 「아크릴」 및/또는 「메타크릴」을 의미하는 것으로 한다.The acrylic polymer as an acrylic adhesive preferably contains monomer units derived from acrylic acid ester and/or methacrylic acid ester as the monomer unit with the largest mass ratio. “(meth)acrylic” shall mean “acrylic” and/or “methacryl.”

아크릴계 폴리머의 모노머 유닛을 이루기 위한 (메트)아크릴산 에스터로서는, 예를 들면, (메트)아크릴산 알킬 에스터, (메트)아크릴산 사이클로알킬 에스터, (메트)아크릴산 아릴 에스터 등의 탄화수소기 함유 (메트)아크릴산 에스터를 들 수 있다. (메트)아크릴산 알킬 에스터로서는, 예를 들면, (메트)아크릴산의 메틸 에스터, 에틸 에스터, 프로필 에스터, 아이소프로필 에스터, 뷰틸 에스터, 아이소뷰틸 에스터, s-뷰틸 에스터, t-뷰틸 에스터, 펜틸 에스터, 아이소펜틸 에스터, 헥실 에스터, 헵틸 에스터, 옥틸 에스터, 2-에틸헥실 에스터, 아이소옥틸 에스터, 노닐 에스터, 데실 에스터, 아이소데실 에스터, 운데실 에스터, 도데실 에스터, 트라이데실 에스터, 테트라데실 에스터, 헥사데실 에스터, 옥타데실 에스터 및 에이코실 에스터를 들 수 있다. (메트)아크릴산 사이클로알킬 에스터로서는, 예를 들면, (메트)아크릴산의 사이클로펜틸 에스터 및 사이클로헥실 에스터를 들 수 있다. (메트)아크릴산 아릴 에스터로서는, 예를 들면, (메트)아크릴산 페닐 및 (메트)아크릴산 벤질을 들 수 있다. 아크릴계 폴리머의 모노머 유닛을 이루기 위한 모노머로서, 1종류의 (메트)아크릴산 에스터가 이용되어도 되고, 2종류 이상의 (메트)아크릴산 에스터가 이용되어도 된다. (메트)아크릴산 에스터에 의한 점착성 등의 기본 특성을 아크릴계 점착제에 있어서 적절히 발현시킴에 있어서는, 아크릴계 폴리머를 형성하기 위한 전체 모노머 성분에 있어서의 (메트)아크릴산 에스터의 비율은, 바람직하게는 40질량% 이상, 보다 바람직하게는 60질량% 이상이다.Examples of (meth)acrylic acid esters for forming monomer units of acrylic polymers include (meth)acrylic acid esters containing hydrocarbon groups such as alkyl (meth)acrylic acid esters, cycloalkyl (meth)acrylic acid esters, and aryl (meth)acrylic acid esters. can be mentioned. Examples of alkyl (meth)acrylic acid include methyl ester, ethyl ester, propyl ester, isopropyl ester, butyl ester, isobutyl ester, s-butyl ester, t-butyl ester, and pentyl ester of (meth)acrylic acid. Isopentyl ester, hexyl ester, heptyl ester, octyl ester, 2-ethylhexyl ester, isooctyl ester, nonyl ester, decyl ester, isodecyl ester, undecyl ester, dodecyl ester, tridecyl ester, tetradecyl ester, Hexadecyl ester, octadecyl ester, and eicosyl ester. Examples of (meth)acrylic acid cycloalkyl ester include cyclopentyl ester and cyclohexyl ester of (meth)acrylic acid. Examples of aryl (meth)acrylate include phenyl (meth)acrylate and benzyl (meth)acrylate. As a monomer for forming a monomer unit of an acrylic polymer, one type of (meth)acrylic acid ester may be used, or two or more types of (meth)acrylic acid ester may be used. In order to properly express basic properties such as adhesion due to (meth)acrylic acid ester in an acrylic adhesive, the proportion of (meth)acrylic acid ester in the total monomer components for forming the acrylic polymer is preferably 40% by mass. or more, more preferably 60% by mass or more.

아크릴계 폴리머는, 그의 응집력이나 내열성 등을 개질하기 위해서, (메트)아크릴산 에스터와 공중합 가능한 1종류 또는 2종류 이상의 다른 모노머에서 유래하는 모노머 유닛을 포함하고 있어도 된다. 그와 같은 다른 모노머로서는, 예를 들면, 카복시기 함유 모노머, 산 무수물 모노머, 하이드록시기 함유 모노머, 글라이시딜기 함유 모노머, 설폰산기 함유 모노머, 인산기 함유 모노머, 아크릴아마이드 및 아크릴로나이트릴 등의 작용기 함유 모노머를 들 수 있다. 카복시기 함유 모노머로서는, 예를 들면, 아크릴산, 메타크릴산, 카복시에틸 (메트)아크릴레이트, 카복시펜틸 (메트)아크릴레이트, 이타콘산, 말레산, 푸마르산 및 크로톤산을 들 수 있다. 산 무수물 모노머로서는, 예를 들면, 무수 말레산 및 무수 이타콘산을 들 수 있다. 하이드록시기 함유 모노머로서는, 예를 들면, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시도데실 및 (메트)아크릴산 (4-하이드록시메틸사이클로헥실)메틸을 들 수 있다. 글라이시딜기 함유 모노머로서는, 예를 들면, (메트)아크릴산 글라이시딜 및 (메트)아크릴산 메틸글라이시딜을 들 수 있다. 설폰산기 함유 모노머로서는, 예를 들면, 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아미도-2-메틸프로페인설폰산, (메트)아크릴아미도프로페인설폰산, 설포프로필 (메트)아크릴레이트 및 (메트)아크릴로일옥시나프탈렌설폰산을 들 수 있다. 인산기 함유 모노머로서는, 예를 들면, 2-하이드록시에틸아크릴로일포스페이트를 들 수 있다.The acrylic polymer may contain a monomer unit derived from one or two or more types of other monomers copolymerizable with (meth)acrylic acid ester in order to improve its cohesion, heat resistance, etc. Other such monomers include, for example, carboxyl group-containing monomers, acid anhydride monomers, hydroxy group-containing monomers, glycidyl group-containing monomers, sulfonic acid group-containing monomers, phosphoric acid group-containing monomers, acrylamide, and acrylonitrile. and functional group-containing monomers. Examples of carboxylic acid-containing monomers include acrylic acid, methacrylic acid, carboxyethyl (meth)acrylate, carboxypentyl (meth)acrylate, itaconic acid, maleic acid, fumaric acid, and crotonic acid. Examples of acid anhydride monomers include maleic anhydride and itaconic anhydride. Examples of hydroxyl group-containing monomers include 2-hydroxyethyl (meth)acrylic acid, 2-hydroxypropyl (meth)acrylic acid, 4-hydroxybutyl (meth)acrylic acid, and 6-hydroxyhexyl (meth)acrylic acid. , 8-hydroxyoctyl (meth)acrylic acid, 10-hydroxydecyl (meth)acrylic acid, 12-hydroxydodecyl (meth)acrylic acid, and (4-hydroxymethylcyclohexyl)methyl (meth)acrylic acid. . Examples of the glycidyl group-containing monomer include glycidyl (meth)acrylate and methylglycidyl (meth)acrylate. Examples of monomers containing a sulfonic acid group include styrenesulfonic acid, allylsulfonic acid, 2-(meth)acrylamido-2-methylpropanesulfonic acid, (meth)acrylamidopropanesulfonic acid, and sulfopropyl (meth) )acrylates and (meth)acryloyloxynaphthalenesulfonic acid. Examples of the phosphoric acid group-containing monomer include 2-hydroxyethyl acryloyl phosphate.

아크릴계 폴리머는, 그 폴리머 골격 중에 가교 구조를 형성하기 위해서, (메트)아크릴산 에스터 등의 모노머와 공중합 가능한 다작용성 모노머에서 유래하는 모노머 유닛을 포함하고 있어도 된다. 그와 같은 다작용성 모노머로서, 예를 들면, 헥세인다이올 다이(메트)아크릴레이트, (폴리)에틸렌 글라이콜 다이(메트)아크릴레이트, (폴리)프로필렌 글라이콜 다이(메트)아크릴레이트, 네오펜틸 글라이콜 다이(메트)아크릴레이트, 펜타에리트리톨 다이(메트)아크릴레이트, 트라이메틸올프로페인 트라이(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시 (메트)아크릴레이트(즉 폴리글라이시딜 (메트)아크릴레이트), 폴리에스터 (메트)아크릴레이트 및 유레테인 (메트)아크릴레이트를 들 수 있다. 아크릴계 폴리머를 위한 모노머로서, 1종류의 다작용성 모노머가 이용되어도 되고, 2종류 이상의 다작용성 모노머가 이용되어도 된다. 아크릴계 폴리머를 형성하기 위한 전체 모노머 성분에 있어서의 다작용성 모노머의 비율은, (메트)아크릴산 에스터에 의한 점착성 등의 기본 특성을 아크릴계 점착제에 있어서 적절히 발현시킴에 있어서는, 바람직하게는 40질량% 이하, 보다 바람직하게는 30질량% 이하이다.The acrylic polymer may contain a monomer unit derived from a polyfunctional monomer copolymerizable with a monomer such as (meth)acrylic acid ester in order to form a crosslinked structure in the polymer skeleton. Examples of such multifunctional monomers include hexanediol di(meth)acrylate, (poly)ethylene glycol di(meth)acrylate, and (poly)propylene glycol di(meth)acrylate. , neopentyl glycol di(meth)acrylate, pentaerythritol di(meth)acrylate, trimethylolpropane tri(meth)acrylate, pentaerythritol tri(meth)acrylate, dipentaerythritol hexa. (meth)acrylates, epoxy (meth)acrylates (i.e. polyglycidyl (meth)acrylate), polyester (meth)acrylates, and urethane (meth)acrylates. As a monomer for the acrylic polymer, one type of polyfunctional monomer may be used, or two or more types of polyfunctional monomers may be used. The ratio of the multifunctional monomer in the total monomer component for forming the acrylic polymer is preferably 40% by mass or less in order to properly express basic properties such as adhesiveness due to (meth)acrylic acid ester in the acrylic adhesive. More preferably, it is 30% by mass or less.

아크릴계 폴리머는, 그를 형성하기 위한 원료 모노머를 중합하여 얻을 수 있다. 중합 수법으로서는, 예를 들면, 용액 중합, 유화 중합, 괴상 중합 및 현탁 중합을 들 수 있다.Acrylic polymers can be obtained by polymerizing the raw material monomers used to form them. Examples of polymerization methods include solution polymerization, emulsion polymerization, bulk polymerization, and suspension polymerization.

양면 점착 시트(10) 내지 반도체 프로세스 시트(X)가 사용되는 반도체 패키지 제조 방법에 있어서의 고도한 청정성의 관점에서는, 양면 점착 시트(10) 내의 각 점착제층 중의 저분자량 성분은 적은 편이 바람직하고, 아크릴계 폴리머의 수 평균 분자량은, 바람직하게는 10만 이상, 보다 바람직하게는 20만∼300만이다. 아크릴계 폴리머의 수 평균 분자량은, 예를 들면, 채용되는 중합 수법이나, 이용되는 중합 개시제의 종류 및 그 사용량, 중합 반응의 온도 및 시간, 전체 모노머 성분 중의 각종 모노머의 농도, 모노머 적하 속도 등에 의해 제어될 수 있다.From the viewpoint of high cleanliness in the semiconductor package manufacturing method in which the double-sided adhesive sheet 10 to the semiconductor process sheet (X) is used, it is preferable that the low molecular weight component in each adhesive layer in the double-sided adhesive sheet 10 is small, The number average molecular weight of the acrylic polymer is preferably 100,000 or more, more preferably 200,000 to 3 million. The number average molecular weight of the acrylic polymer is controlled by, for example, the polymerization method employed, the type and amount of polymerization initiator used, the temperature and time of the polymerization reaction, the concentration of various monomers in the total monomer components, the monomer dropping rate, etc. It can be.

중합 개시제로서는, 예를 들면, 아조계 중합 개시제나, 과산화물계 중합 개시제, 레독스계 중합 개시제 등이 중합 수법에 따라서 이용된다. 아조계 중합 개시제로서는, 예를 들면, 2,2'-아조비스아이소뷰티로나이트릴, 2,2'-아조비스-2-메틸뷰티로나이트릴, 2,2'-아조비스(2-메틸프로피온산)다이메틸 및 4,4'-아조비스-4-사이아노발레리안산을 들 수 있다. 과산화물계 중합 개시제로서는, 예를 들면, 다이벤조일 퍼옥사이드 및 tert-뷰틸 퍼말레에이트를 들 수 있다.As the polymerization initiator, for example, an azo-based polymerization initiator, a peroxide-based polymerization initiator, a redox-based polymerization initiator, etc. are used depending on the polymerization method. As an azo polymerization initiator, for example, 2,2'-azobisisobutyronitrile, 2,2'-azobis-2-methylbutyronitrile, 2,2'-azobis(2-methyl propionic acid) dimethyl and 4,4'-azobis-4-cyanovalerian acid. Examples of peroxide-based polymerization initiators include dibenzoyl peroxide and tert-butyl permaleate.

아크릴계 폴리머의 수 평균 분자량을 높이기 위해서 예를 들면, 점착제층 형성용 조성물에는 외부 가교제가 배합되어도 된다. 아크릴계 폴리머와 반응하여 가교 구조를 형성하기 위한 외부 가교제로서는, 폴리아이소사이아네이트 화합물, 에폭시 화합물, 폴리올 화합물(폴리페놀계 화합물 등), 아지리딘 화합물 및 멜라민계 가교제를 들 수 있다. 점착 주제에 있어서의 외부 가교제의 함유량은, 아크릴계 폴리머 100질량부에 대해서, 바람직하게는 6질량부 이하, 보다 바람직하게는 0.1∼5질량부이다.In order to increase the number average molecular weight of the acrylic polymer, for example, an external crosslinking agent may be added to the composition for forming an adhesive layer. Examples of external crosslinking agents for reacting with acrylic polymer to form a crosslinking structure include polyisocyanate compounds, epoxy compounds, polyol compounds (polyphenol compounds, etc.), aziridine compounds, and melamine crosslinking agents. The content of the external crosslinking agent in the adhesive base material is preferably 6 parts by mass or less, more preferably 0.1 to 5 parts by mass, per 100 parts by mass of the acrylic polymer.

가열 발포형 점착제용의, 가열에 의해 발포나 팽창을 하는 성분으로서는, 예를 들면, 발포제 및 열팽창성 미소구를 들 수 있다.Examples of components for heat-foamable pressure-sensitive adhesives that foam or expand by heating include foaming agents and heat-expandable microspheres.

가열 발포형 점착제용의 발포제로서는, 여러 가지의 무기계 발포제 및 유기계 발포제를 들 수 있다. 무기계 발포제로서는, 예를 들면, 탄산 암모늄, 탄산수소 암모늄, 탄산수소 나트륨, 아질산 암모늄, 수소화 붕소 나트륨 및 아자이드류를 들 수 있다. 유기계 발포제로서는, 예를 들면, 트라이클로로모노플루오로메테인이나 다이클로로모노플루오로메테인 등의 염불화 알케인, 아조비스아이소뷰티로나이트릴이나 아조다이카본아마이드, 바륨 아조다이카복실레이트 등의 아조계 화합물, 파라톨루엔설폰일 하이드라자이드나 다이페닐설폰-3,3'-다이설폰일 하이드라자이드, 4,4'-옥시비스(벤젠설폰일 하이드라자이드), 알릴비스(설폰일 하이드라자이드) 등의 하이드라진계 화합물, ρ-톨루일렌설폰일 세미카바자이드나 4,4'-옥시비스(벤젠설폰일 세미카바자이드) 등의 세미카바자이드계 화합물, 5-모폴릴-1,2,3,4-싸이아트라이아졸 등의 트라이아졸계 화합물, 및 N,N'-다이나이트로소펜타메틸렌테트라민이나 N,N'-다이메틸-N,N'-다이나이트로소테레프탈아마이드 등의 N-나이트로소계 화합물을 들 수 있다.Foaming agents for heat-foamable pressure-sensitive adhesives include various inorganic and organic foaming agents. Examples of inorganic foaming agents include ammonium carbonate, ammonium hydrogen carbonate, sodium hydrogen carbonate, ammonium nitrite, sodium borohydride, and azides. Examples of organic blowing agents include chlorofluorinated alkanes such as trichloromonofluoromethane and dichloromonofluoromethane, azobisisobutyronitrile, azodicarbonamide, and barium azodicarboxylate. Azo compounds, paratoluenesulfonyl hydrazide, diphenylsulfone-3,3'-disulfonyl hydrazide, 4,4'-oxybis(benzenesulfonyl hydrazide), allylbis(sulfonyl hydrazide) hydrazine-based compounds such as hydrazine-based compounds such as ρ-toluylenesulfonyl semicarbazide and 4,4'-oxybis(benzenesulfonyl semicarbazide), 5-morpholyl-1,2, Triazole-based compounds such as 3,4-thiatriazole, and N,N'-dinitrosopentamethylenetetramine and N,N'-dimethyl-N,N'-dinitrosoterephthalamide. N-nitroso-based compounds can be mentioned.

가열 발포형 점착제용의 열팽창성 미소구로서는, 예를 들면, 가열에 의해 용이하게 가스화되어 팽창하는 물질이 외피(殼) 내에 봉입된 구성의 미소구를 들 수 있다. 가열에 의해 용이하게 가스화되어 팽창하는 물질로서는, 예를 들면, 아이소뷰테인, 프로페인 및 펜테인을 들 수 있다. 가열에 의해 용이하게 가스화되어 팽창하는 물질을 코아세르베이션법이나 계면 중합법 등에 의해 외피 형성 물질 내에 봉입하는 것에 의해, 열팽창성 미소구를 제작할 수 있다. 외피 형성 물질로서는, 열용융성을 나타내는 물질이나, 봉입 물질의 열팽창의 작용에 의해 파열될 수 있는 물질을 이용할 수 있다. 그와 같은 물질로서는, 예를 들면, 염화 바이닐리덴-아크릴로나이트릴 공중합체, 폴리바이닐 알코올, 폴리바이닐 뷰티랄, 폴리메틸 메타크릴레이트, 폴리아크릴로나이트릴, 폴리염화 바이닐리덴 및 폴리설폰을 들 수 있다.Examples of heat-expandable microspheres for heat-expandable pressure-sensitive adhesives include microspheres in which a substance that is easily gasified and expanded by heating is encapsulated in the outer shell. Substances that are easily gasified and expanded by heating include, for example, isobutane, propane, and pentane. Heat-expandable microspheres can be produced by encapsulating a material that is easily gasified and expanded by heating into a shell-forming material by a coacervation method, an interfacial polymerization method, or the like. As the shell-forming material, a material that exhibits thermal meltability or a material that can be ruptured by the effect of thermal expansion of the encapsulating material can be used. Such materials include, for example, vinylidene chloride-acrylonitrile copolymer, polyvinyl alcohol, polyvinyl butyral, polymethyl methacrylate, polyacrylonitrile, polyvinylidene chloride, and polyvinylidene chloride. Sulfone can be used.

점착제층(12)이 가열 발포형 점착제로 이루어지는 점착력 저감형 점착제층(가열 발포형 점착제층)인 경우, 당해 점착제층(12)의 두께는 예를 들면 5∼100μm이다.When the pressure-sensitive adhesive layer 12 is a reduced-adhesion pressure-sensitive adhesive layer (heat-foamable pressure-sensitive adhesive layer) made of a heat-foamable pressure-sensitive adhesive, the thickness of the pressure-sensitive adhesive layer 12 is, for example, 5 to 100 μm.

점착제층(12)에 이용될 수 있는 상기 제 1 타입의 방사선 경화성 점착제로서는, 예를 들면, 아크릴계 점착제로서의 아크릴계 폴리머 등의 베이스 폴리머와, 방사선 중합성의 탄소-탄소 이중 결합 등의 작용기를 갖는 방사선 중합성의 모노머 성분이나 올리고머 성분을 함유하는, 첨가형의 방사선 경화성 점착제를 들 수 있다.Examples of the first type of radiation-curable adhesive that can be used in the adhesive layer 12 include a base polymer such as an acrylic polymer as an acrylic adhesive and a radiation-polymerized adhesive having a functional group such as a radiation-polymerizable carbon-carbon double bond. Examples include addition-type radiation-curable adhesives containing a monomer component or an oligomer component.

상기 제 1 타입의 방사선 경화성 점착제를 이루기 위한 아크릴계 폴리머로서는, 가열 발포형 점착제 중의 점착 주제를 이루는 아크릴계 폴리머로서 전술한 것을 채용할 수 있다.As the acrylic polymer for forming the radiation-curable adhesive of the first type, those described above as the acrylic polymer forming the adhesive main agent in the heat-foamable adhesive can be adopted.

상기 제 1 타입의 방사선 경화성 점착제를 이루기 위한 방사선 중합성 모노머 성분으로서는, 예를 들면, 트라이메틸올프로페인 트라이(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 펜타에리트리톨 테트라(메트)아크릴레이트, 다이펜타에리트리톨 모노하이드록시 펜타(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트 및 1,4-뷰테인다이올 다이(메트)아크릴레이트를 들 수 있다. 상기 제 1 타입의 방사선 경화성 점착제를 이루기 위한 방사선 중합성 올리고머 성분으로서는, 예를 들면, 유레테인계, 폴리에터계, 폴리에스터계, 폴리카보네이트계, 폴리뷰타다이엔계 등의 여러 가지의 올리고머를 들 수 있고, 분자량 100∼30000 정도의 것이 적당하다. 방사선 경화성 점착제 중의 방사선 중합성의 모노머 성분이나 올리고머 성분의 총함유량은, 형성되는 점착제층(12)의 점착력을 방사선 조사에 의해 적절히 저하시킬 수 있는 범위에서 결정되고, 아크릴계 폴리머 등의 베이스 폴리머 100질량부에 대해서, 예를 들면 5∼500질량부이며, 바람직하게는 40∼150질량부이다. 또한, 첨가형의 방사선 경화성 점착제로서는, 예를 들면 일본 특허공개 소60-196956호 공보에 개시된 것이 이용되어도 된다.Examples of radiation-polymerizable monomer components for forming the first type of radiation-curable adhesive include trimethylolpropane tri(meth)acrylate, pentaerythritol tri(meth)acrylate, and pentaerythritol tetra(meth)acrylate. ) acrylate, dipentaerythritol monohydroxy penta(meth)acrylate, dipentaerythritol hexa(meth)acrylate, and 1,4-butanediol di(meth)acrylate. As radiation-polymerizable oligomer components for forming the first type of radiation-curable adhesive, for example, various oligomers such as urethane-based, polyether-based, polyester-based, polycarbonate-based, and polybutadiene-based. and those with a molecular weight of about 100 to 30,000 are suitable. The total content of radiation-polymerizable monomer components and oligomer components in the radiation-curable adhesive is determined in a range that can appropriately reduce the adhesive strength of the formed adhesive layer 12 by radiation irradiation, and is 100 parts by mass of a base polymer such as an acrylic polymer. For example, it is 5 to 500 parts by mass, and preferably 40 to 150 parts by mass. Additionally, as an addition-type radiation-curable adhesive, for example, one disclosed in Japanese Patent Application Laid-Open No. 60-196956 may be used.

점착제층(12)에 이용될 수 있는 상기 제 1 타입의 방사선 경화성 점착제로서는, 예를 들면, 방사선 중합성의 탄소-탄소 이중 결합 등의 작용기를 폴리머 측쇄나, 폴리머 주쇄 중, 폴리머 주쇄 말단에 갖는 베이스 폴리머를 함유하는 내재형의 방사선 경화성 점착제도 들 수 있다. 이와 같은 내재형의 방사선 경화성 점착제는, 형성되는 점착제층(12) 내에서의 저분자량 성분의 이동에 기인하는 점착 특성의 의도하지 않은 경시적 변화를 억제하는 데 적합하다.Examples of the first type of radiation-curable adhesive that can be used in the adhesive layer 12 include, for example, a base having a functional group such as a radiation-polymerizable carbon-carbon double bond at the end of the polymer side chain or polymer main chain. Also included are internal-type radiation-curable adhesives containing polymers. Such an intrinsic type radiation-curable adhesive is suitable for suppressing unintended changes in adhesive properties over time due to movement of low molecular weight components within the formed adhesive layer 12.

내재형의 방사선 경화성 점착제에 함유되는 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 그와 같은 기본 골격을 이루는 아크릴계 폴리머로서는, 가열 발포형 점착제 중의 점착 주제를 이루는 아크릴계 폴리머로서 전술한 것을 채용할 수 있다. 아크릴계 폴리머에의 방사선 중합성의 탄소-탄소 이중 결합의 도입 수법으로서는, 예를 들면, 소정의 작용기(제 1 작용기)를 갖는 모노머를 포함하는 원료 모노머를 공중합시켜 아크릴계 폴리머를 얻은 후, 제 1 작용기와의 사이에서 반응을 일으켜 결합할 수 있는 소정의 작용기(제 2 작용기)와 방사선 중합성 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 중합성을 유지한 그대로 아크릴계 폴리머에 대해서 축합 반응 또는 부가 반응시키는 방법을 들 수 있다.The base polymer contained in the internal radiation curable adhesive is preferably an acrylic polymer as the basic skeleton. As the acrylic polymer forming such a basic skeleton, the acrylic polymer forming the adhesive main body in the heat-expandable adhesive can be adopted. As a method of introducing a radiation-polymerizable carbon-carbon double bond into an acrylic polymer, for example, a raw material monomer containing a monomer having a predetermined functional group (first functional group) is copolymerized to obtain an acrylic polymer, and then the first functional group is added to the acrylic polymer. Condensation of a compound having a radiation-polymerizable carbon-carbon double bond with a predetermined functional group (second functional group) that can be combined by causing a reaction between the acrylic polymers while maintaining the radiation-polymerizability of the carbon-carbon double bond Methods of conducting a reaction or addition reaction are included.

제 1 작용기와 제 2 작용기의 조합으로서는, 예를 들면, 카복시기와 에폭시기, 에폭시기와 카복시기, 카복시기와 아지리딜기, 아지리딜기와 카복시기, 하이드록시기와 아이소사이아네이트기, 아이소사이아네이트기와 하이드록시기를 들 수 있다. 이들 조합 중, 반응 추적의 용이함의 관점에서는, 하이드록시기와 아이소사이아네이트기의 조합이나, 아이소사이아네이트기와 하이드록시기의 조합이 적합하다. 또한, 반응성이 높은 아이소사이아네이트기를 갖는 폴리머를 제작하는 것은 기술적 난이도가 높기 때문에, 아크릴계 폴리머의 제작 또는 입수의 용이성의 점에서는, 아크릴계 폴리머측의 상기 제 1 작용기가 하이드록시기이고 또한 상기 제 2 작용기가 아이소사이아네이트기인 경우가 보다 적합하다. 또한, 방사선 중합성 탄소-탄소 이중 결합과 제 2 작용기인 아이소사이아네이트기를 병유하는 아이소사이아네이트 화합물로서는, 예를 들면, 메타크릴로일 아이소사이아네이트, 2-메타크릴로일옥시에틸 아이소사이아네이트(MOI) 및 m-아이소프로펜일-α,α-다이메틸벤질 아이소사이아네이트를 들 수 있다.Combinations of the first functional group and the second functional group include, for example, a carboxy group and an epoxy group, an epoxy group and a carboxy group, a carboxy group and an aziridyl group, an aziridyl group and a carboxy group, a hydroxy group and an isocyanate group, and an isocyanate group and hydride. One example is the rock era. Among these combinations, from the viewpoint of ease of reaction tracking, a combination of a hydroxy group and an isocyanate group or a combination of an isocyanate group and a hydroxy group are suitable. In addition, since manufacturing a polymer having a highly reactive isocyanate group is technically difficult, in terms of ease of manufacturing or obtaining an acrylic polymer, the first functional group on the acrylic polymer side is a hydroxy group, and the first functional group on the acrylic polymer side is a hydroxy group. 2 It is more suitable when the functional group is an isocyanate group. Additionally, examples of the isocyanate compound having a radiation-polymerizable carbon-carbon double bond and an isocyanate group as a second functional group include methacryloyl isocyanate and 2-methacryloyloxyethyl. isocyanate (MOI) and m-isopropenyl-α,α-dimethylbenzyl isocyanate.

점착제층(12)에 이용될 수 있는 방사선 경화성 점착제는, 바람직하게는 광중합 개시제를 함유한다. 광중합 개시제로서는, 예를 들면, α-케톨계 화합물, 아세토페논계 화합물, 벤조인 에터계 화합물, 케탈계 화합물, 방향족 설폰일 클로라이드계 화합물, 광활성 옥심계 화합물, 벤조페논계 화합물, 싸이오잔톤계 화합물, 캄파퀴논, 할로젠화 케톤, 아실포스핀 옥사이드 및 아실포스포네이트를 들 수 있다. α-케톨계 화합물로서는, 예를 들면, 4-(2-하이드록시에톡시)페닐(2-하이드록시-2-프로필)케톤, α-하이드록시-α,α'-다이메틸아세토페논, 2-메틸-2-하이드록시프로피오페논 및 1-하이드록시사이클로헥실 페닐 케톤을 들 수 있다. 아세토페논계 화합물로서는, 예를 들면, 메톡시아세토페논, 2,2-다이메톡시-1,2-다이페닐에테인-1-온, 2,2-다이에톡시아세토페논 및 2-메틸-1-[4-(메틸싸이오)-페닐]-2-모폴리노프로페인-1을 들 수 있다. 벤조인 에터계 화합물로서는, 예를 들면, 벤조인 에틸 에터, 벤조인 아이소프로필 에터 및 아니소인 메틸 에터를 들 수 있다. 케탈계 화합물로서는, 예를 들면 벤질 다이메틸 케탈을 들 수 있다. 방향족 설폰일 클로라이드계 화합물로서는, 예를 들면 2-나프탈렌설폰일 클로라이드를 들 수 있다. 광활성 옥심계 화합물로서는, 예를 들면, 1-페닐-1,2-프로페인다이온-2-(O-에톡시카보닐)옥심을 들 수 있다. 벤조페논계 화합물로서는, 예를 들면, 벤조페논, 벤조일 벤조산 및 3,3'-다이메틸-4-메톡시벤조페논을 들 수 있다. 싸이오잔톤계 화합물로서는, 예를 들면, 싸이오잔톤, 2-클로로싸이오잔톤, 2-메틸싸이오잔톤, 2,4-다이메틸싸이오잔톤, 아이소프로필싸이오잔톤, 2,4-다이클로로싸이오잔톤, 2,4-다이에틸싸이오잔톤 및 2,4-다이아이소프로필싸이오잔톤을 들 수 있다. 점착제층(12)에 이용될 수 있는 방사선 경화성 점착제 중의 광중합 개시제의 함유량은, 아크릴계 폴리머 등의 베이스 폴리머 100질량부에 대해서 예를 들면 0.05∼20질량부이다.The radiation-curable adhesive that can be used in the adhesive layer 12 preferably contains a photopolymerization initiator. Examples of photopolymerization initiators include α-ketol-based compounds, acetophenone-based compounds, benzoin ether-based compounds, ketal-based compounds, aromatic sulfonyl chloride-based compounds, photoactive oxime-based compounds, benzophenone-based compounds, and thioxanthone-based compounds. , camphorquinone, halogenated ketone, acylphosphine oxide, and acylphosphonate. Examples of α-ketol-based compounds include 4-(2-hydroxyethoxy)phenyl(2-hydroxy-2-propyl)ketone, α-hydroxy-α,α'-dimethylacetophenone, 2 -methyl-2-hydroxypropiophenone and 1-hydroxycyclohexyl phenyl ketone. Acetophenone-based compounds include, for example, methoxyacetophenone, 2,2-dimethoxy-1,2-diphenylethane-1-one, 2,2-diethoxyacetophenone, and 2-methyl-1. -[4-(methylthio)-phenyl]-2-morpholinopropane-1. Examples of benzoin ether-based compounds include benzoin ethyl ether, benzoin isopropyl ether, and anisoin methyl ether. Examples of ketal-based compounds include benzyl dimethyl ketal. Examples of aromatic sulfonyl chloride-based compounds include 2-naphthalenesulfonyl chloride. Examples of the photoactive oxime-based compound include 1-phenyl-1,2-propanedione-2-(O-ethoxycarbonyl)oxime. Examples of benzophenone-based compounds include benzophenone, benzoyl benzoic acid, and 3,3'-dimethyl-4-methoxybenzophenone. Examples of thioxanthone-based compounds include thioxanthone, 2-chlorothioxanthone, 2-methylthioxanthone, 2,4-dimethylthioxanthone, isopropyl thioxanthone, and 2,4-dichloro. Examples include thioxanthone, 2,4-diethyl thioxanthone, and 2,4-diisopropyl thioxanthone. The content of the photopolymerization initiator in the radiation-curable adhesive that can be used in the adhesive layer 12 is, for example, 0.05 to 20 parts by mass with respect to 100 parts by mass of a base polymer such as an acrylic polymer.

점착제층(12)을 위한 방사선 경화성 점착제로서는, 예를 들면, 전자선, 자외선, α선, β선, γ선 또는 X선의 조사에 의해 경화되는 타입의 점착제를 이용할 수 있고, 자외선 조사에 의해 경화되는 타입의 점착제(자외선 경화성 점착제)를 특히 적합하게 이용할 수 있다.As a radiation-curable adhesive for the adhesive layer 12, for example, a type of adhesive that is cured by irradiation of electron beams, ultraviolet rays, α-rays, β-rays, γ-rays or type of adhesive (ultraviolet curable adhesive) can be used particularly suitably.

점착제층(12)이 상기 제 1 타입의 방사선 경화성 점착제로 이루어지는 점착력 저감형 점착제층(방사선 경화성 점착제층)인 경우, 당해 점착제층(12)의 두께는 예를 들면 2∼50μm이다.When the pressure-sensitive adhesive layer 12 is a reduced-adhesion type pressure-sensitive adhesive layer (radiation-curable pressure-sensitive adhesive layer) made of the first type of radiation-curable pressure-sensitive adhesive, the thickness of the pressure-sensitive adhesive layer 12 is, for example, 2 to 50 μm.

점착제층(12)은, 전술한 각 성분에 더하여, 점착 부여제, 노화 방지제, 착색제 등을 함유해도 된다. 착색제로서는, 안료 및 염료를 들 수 있다. 또한, 착색제는 방사선 조사를 받아 착색되는 화합물이어도 된다. 그와 같은 화합물로서는, 예를 들면 류코 염료를 들 수 있다.The adhesive layer 12 may contain a tackifier, an anti-aging agent, a colorant, etc. in addition to each of the components described above. Colorants include pigments and dyes. Additionally, the colorant may be a compound that is colored when irradiated with radiation. Examples of such compounds include leuco dye.

양면 점착 시트(10)의 점착제층(13)은 점착제를 포함한다. 점착제층(13)용의 점착제로서는, 예를 들면, 감압성 점착제나, 방사선 조사에 의해 점착력이 저하되지만 반도체 패키지 제조 프로세스에서 이용할 수 있을 정도로 점착력을 유지하는 타입(제 2 타입)의 방사선 경화성 점착제를 들 수 있다. 본 실시형태의 점착제층(13)에 있어서는, 1종류의 점착제가 이용되어도 되고, 2종류 이상의 점착제가 이용되어도 된다.The adhesive layer 13 of the double-sided adhesive sheet 10 contains an adhesive. As the adhesive for the adhesive layer 13, for example, a pressure-sensitive adhesive or a radiation-curable adhesive of a type (second type) whose adhesive strength decreases due to radiation irradiation but maintains adhesive strength enough to be used in the semiconductor package manufacturing process. can be mentioned. In the adhesive layer 13 of this embodiment, one type of adhesive may be used, and two or more types of adhesives may be used.

점착제층(13)에 이용될 수 있는 감압성 점착제로서는, 아크릴계 점착제로서의 아크릴계 폴리머, 고무계 점착제 및 실리콘계 점착제를 들 수 있다. 감압성 점착제용의 아크릴계 폴리머로서는, 가열 발포형 점착제 중의 점착 주제를 이루는 아크릴계 폴리머로서 전술한 것을 채용할 수 있다.Pressure-sensitive adhesives that can be used in the adhesive layer 13 include acrylic polymers such as acrylic adhesives, rubber-based adhesives, and silicone-based adhesives. As the acrylic polymer for the pressure-sensitive adhesive, the acrylic polymer that forms the adhesive main component in the heat-foamable adhesive can be adopted.

점착제층(13)에 이용될 수 있는 상기 제 2 타입의 방사선 경화성 점착제로서는, 예를 들면, 아크릴계 점착제로서의 아크릴계 폴리머 등의 베이스 폴리머와, 방사선 중합성의 탄소-탄소 이중 결합 등의 작용기를 갖는 방사선 중합성의 모노머 성분이나 올리고머 성분을 함유하는, 첨가형의 방사선 경화성 점착제를 이용할 수 있다. 이 점착제를 구성하기 위한 성분으로서는, 예를 들면, 점착제층(12)용의 첨가형의 방사선 경화성 점착제에 관해서 전술한 성분을 이용할 수 있다. 첨가형의 방사선 경화성 점착제에 있어서의 방사선 조사에 의한 점착력 저하의 정도에 대해서는, 예를 들면, 방사선 중합성의 탄소-탄소 이중 결합 등의 작용기의 함유량, 및 광중합 개시제의 종류 및 배합량에 의해 제어할 수 있다.The second type of radiation-curable adhesive that can be used in the adhesive layer 13 includes, for example, a base polymer such as an acrylic polymer as an acrylic adhesive, and a radiation-polymerized adhesive having a functional group such as a radiation-polymerizable carbon-carbon double bond. An addition-type radiation-curable adhesive containing a monomer component or an oligomer component can be used. As components for constituting this adhesive, for example, the components described above regarding the addition-type radiation curable adhesive for the adhesive layer 12 can be used. The degree of decrease in adhesive strength due to radiation irradiation in an additive type radiation-curable adhesive can be controlled, for example, by the content of functional groups such as radiation-polymerizable carbon-carbon double bonds and the type and mixing amount of the photopolymerization initiator. .

점착제층(13)에 이용될 수 있는 상기 제 2 타입의 방사선 경화성 점착제로서는, 예를 들면, 방사선 중합성의 탄소-탄소 이중 결합 등의 작용기를 폴리머 측쇄나, 폴리머 주쇄 중, 폴리머 주쇄 말단에 갖는 베이스 폴리머를 함유하는 내재형의 방사선 경화성 점착제도 들 수 있다. 이 점착제를 구성하기 위한 성분으로서는, 예를 들면, 점착제층(12)용의 내재형의 방사선 경화성 점착제에 관해서 전술한 성분을 이용할 수 있다. 내재형의 방사선 경화성 점착제에 있어서의 방사선 조사에 의한 점착력 저하의 정도에 대해서는, 예를 들면, 방사선 중합성의 탄소-탄소 이중 결합 등의 작용기의 함유량, 및 광중합 개시제의 종류 및 배합량에 의해 제어할 수 있다.Examples of the second type of radiation-curable adhesive that can be used in the adhesive layer 13 include, for example, a base having a functional group such as a radiation-polymerizable carbon-carbon double bond at the terminal of the polymer side chain or polymer main chain. Also included are internal-type radiation-curable adhesives containing polymers. As components for constituting this adhesive, for example, the components described above regarding the internal type radiation-curable adhesive for the adhesive layer 12 can be used. The degree of decrease in adhesive strength due to radiation irradiation in an intrinsic type radiation-curable adhesive can be controlled, for example, by the content of functional groups such as radiation-polymerizable carbon-carbon double bonds and the type and mixing amount of the photopolymerization initiator. there is.

점착제층(13)의 두께는, 예를 들면 1∼50μm이다.The thickness of the adhesive layer 13 is, for example, 1 to 50 μm.

점착제층(13)은, 전술한 각 성분에 더하여, 점착 부여제, 노화 방지제, 착색제 등을 함유해도 된다. 착색제로서는, 안료 및 염료를 들 수 있다. 또한, 착색제는 방사선 조사를 받아 착색되는 화합물이어도 된다. 그와 같은 화합물로서는, 예를 들면 류코 염료를 들 수 있다.The adhesive layer 13 may contain a tackifier, an anti-aging agent, a colorant, etc. in addition to each of the components described above. Colorants include pigments and dyes. Additionally, the colorant may be a compound that is colored when irradiated with radiation. Examples of such compounds include leuco dye.

본 실시형태에서는, 전술한 바와 같이, 점착력 저감형 점착제층인 점착제층(12)은 기재(11)보다도 점착면(10a)측에 위치하고, 또한 점착제층(13)은 기재(11)보다도 점착면(10b)측에 위치한다. 반도체 프로세스 시트(X)의 양면 점착 시트(10)에 대해서는, 이와 같은 적층 구성 대신에, 점착제층(12)이 기재(11)보다도 점착면(10b)측에 위치하고, 점착제층(13)이 기재(11)보다도 점착면(10a)측에 위치해도 된다.In this embodiment, as described above, the adhesive layer 12, which is a pressure-reducing adhesive layer, is located closer to the adhesive surface 10a than the substrate 11, and the adhesive layer 13 is located closer to the adhesive surface 10a than the substrate 11. It is located on the (10b) side. Regarding the double-sided adhesive sheet 10 of the semiconductor process sheet It may be located closer to the adhesive surface (10a) than (11).

반도체 프로세스 시트(X)의 양면 점착 시트(10)는, 이상과 같은 기재(11), 점착력 저감형의 점착제층(12) 및 점착제층(13)에 더하여 다른 층을 적층 구조 중에 포함해도 된다. 그와 같은 다른 층으로서는, 예를 들면, 점착제층(12)이 가열 발포형 점착제층인 경우의 당해 점착제층(12) 상에 설치되어 점착면을 이루는 얇은 점착제층이나, 점착제층(12)이 가열 발포형 점착제층인 경우의 당해 점착제층(12)과 기재(11) 사이에 설치되는 고무상 유기 탄성층을 들 수 있다.The double-sided adhesive sheet 10 of the semiconductor process sheet Such other layers include, for example, a thin adhesive layer provided on the adhesive layer 12 to form an adhesive surface when the adhesive layer 12 is a heat-foamable adhesive layer, or the adhesive layer 12. An example is a rubber-like organic elastic layer provided between the adhesive layer 12 and the base material 11 in the case of a heat-foamable adhesive layer.

가열 발포형 점착제층 표면을 피복하는 얇은 점착제층이 소정의 피착체에 첩착되어 있는 상태에서, 가열에 의해 가열 발포형 점착제층이 팽창하여 그 표면 요철 형상을 변형시키면, 이에 수반하여 당해 얇은 점착제층도 변형되어, 그의 상대 피착체 접착 총면적을 줄여, 당해 피착체에 대한 점착력이 저하되게 된다. 가열 발포형 점착제의 점착력 저감 기능을 이용하면서, 얇은 점착제층에 있어서의 원하는 점착력을 이용하는 것이 가능한 것이다. 이와 같은 가열 발포형 점착제층 상의 얇은 점착제층의 두께는 예를 들면 2∼30μm이다.When the thin adhesive layer covering the surface of the heat-foamable adhesive layer is adhered to a predetermined adherend, the heat-foamable adhesive layer expands by heating and deforms its surface uneven shape, thereby causing the thin adhesive layer to form. It is also deformed, reducing the total area of adhesion to its counterpart adherend, thereby lowering the adhesive force to the adherend. It is possible to utilize the desired adhesive force in a thin adhesive layer while utilizing the adhesive force reduction function of the heat-foamable adhesive. The thickness of the thin adhesive layer on this heat-foamable adhesive layer is, for example, 2 to 30 μm.

기재와 가열 발포형 점착제층 사이에 고무상 유기 탄성층을 설치하는 것에 의해, 가열에 의해 가열 발포형 점착제층을 그 두께 방향으로 우선적으로 또한 균일성 높게 팽창시키기 쉬워진다. 이와 같은 고무상 유기 탄성층은, 예를 들면, ASTM D-2240에 기초하는 쇼어 D형 경도가 50 이하인 천연 고무, 합성 고무, 또는 고무 탄성을 갖는 합성 수지에 의해 형성된다. 고무상 유기 탄성층용의 합성 고무나 상기 합성 수지로서는, 예를 들면, 나이트릴계나 다이엔계, 아크릴계 등의 합성 고무, 폴리올레핀계나 폴리에스터계 등의 열가소성 엘라스토머, 및 에틸렌-아세트산 바이닐 공중합체나 폴리유레테인, 폴리뷰타다이엔, 연질 폴리염화 바이닐 등의 고무 탄성을 갖는 합성 수지를 들 수 있다. 이와 같은 고무상 유기 탄성층의 두께는 예를 들면 1∼500μm이다.By providing a rubber-like organic elastic layer between the base material and the heat-foamable pressure-sensitive adhesive layer, it becomes easy to expand the heat-foamable pressure-sensitive adhesive layer preferentially and highly uniformly in the thickness direction by heating. Such a rubbery organic elastic layer is formed, for example, of natural rubber, synthetic rubber, or synthetic resin having rubber elasticity with a Shore D hardness of 50 or less based on ASTM D-2240. Examples of synthetic rubber and the above synthetic resins for the rubber-like organic elastic layer include synthetic rubbers such as nitrile-based, diene-based, and acrylic-based, thermoplastic elastomers such as polyolefin-based and polyester-based, and ethylene-vinyl acetate copolymer and polyester. Synthetic resins having rubber elasticity such as urethane, polybutadiene, and soft polyvinyl chloride can be mentioned. The thickness of such a rubber-like organic elastic layer is, for example, 1 to 500 μm.

반도체 프로세스 시트(X)에 있어서의 부분 봉지제층(20)은, 전술한 바와 같이, 양면 점착 시트(10)에 있어서의 점착면(10b) 상에 박리 가능하게 밀착되어 있다. 부분 봉지제층(20)의 두께는 예를 들면 1∼300μm이다.As described above, the partial encapsulant layer 20 in the semiconductor process sheet The thickness of the partial sealing agent layer 20 is, for example, 1 to 300 μm.

부분 봉지제층(20)은 제조 목적물인 반도체 패키지의 일 요소인 반도체 칩의 칩 전극을 포매하기 위한 칩 전극 포매용 접착제층이어도 된다. 즉, 반도체 프로세스 시트(X)는, 부분 봉지제층(20)에 대해서 페이스 다운으로 반도체 칩이 마운트되는 타입의 것으로 해서 설계되어도 된다. 칩 전극 포매용 접착제층인 부분 봉지제층(20)의 두께는, 바람직하게는 1∼300μm, 보다 바람직하게는 5∼250μm, 보다 바람직하게는 10∼200μm이다. 또한, 포매 대상인 칩 전극의 높이에 대한 칩 전극 포매용 접착제층인 부분 봉지제층(20)의 두께의 비의 값은, 바람직하게는 0.1∼10, 보다 바람직하게는 0.2∼9이다.The partial encapsulant layer 20 may be a chip electrode embedding adhesive layer for embedding chip electrodes of a semiconductor chip, which is an element of a semiconductor package that is a manufacturing object. That is, the semiconductor process sheet The thickness of the partial encapsulant layer 20, which is an adhesive layer for chip electrode embedding, is preferably 1 to 300 μm, more preferably 5 to 250 μm, and still more preferably 10 to 200 μm. In addition, the ratio of the thickness of the partial encapsulant layer 20, which is an adhesive layer for chip electrode embedding, to the height of the chip electrode to be embedded is preferably 0.1 to 10, more preferably 0.2 to 9.

부분 봉지제층(20)은, 예를 들면, 수지 성분으로서 열경화성 수지와 열가소성 수지를 함유하는 조성을 갖는다. 혹은, 부분 봉지제층(20)은, 경화제와 반응하여 결합을 일으킬 수 있는 열경화성 작용기를 수반하는 열가소성 수지를 수지 성분으로서 함유하는 조성을 가져도 된다. 이와 같은 부분 봉지제층(20)이 미경화 상태로 반도체 프로세스 시트(X)는 반도체 패키지 제조 프로세스에 제공된다.The partial sealing agent layer 20 has a composition containing, for example, a thermosetting resin and a thermoplastic resin as resin components. Alternatively, the partial sealing agent layer 20 may have a composition containing as a resin component a thermoplastic resin with a thermosetting functional group that can react with the curing agent and cause bonding. The semiconductor process sheet

부분 봉지제층(20)이 열경화성 수지와 열가소성 수지를 함유하는 조성을 갖는 경우의 당해 열경화성 수지로서는, 예를 들면, 에폭시 수지, 페놀 수지, 아미노 수지, 불포화 폴리에스터 수지, 폴리유레테인 수지, 실리콘 수지 및 열경화성 폴리이미드 수지를 들 수 있다. 부분 봉지제층(20)은 1종류의 열경화성 수지를 함유해도 되고, 2종류 이상의 열경화성 수지를 함유해도 된다. 에폭시 수지는, 반도체 칩의 부식 원인이 될 수 있는 이온성 불순물 등의 함유량이 적은 경향이 있기 때문에, 부분 봉지제층(20) 중의 열경화성 수지로서 바람직하다. 또한, 에폭시 수지에 열경화성을 발현시키기 위한 경화제로서는, 페놀 수지가 바람직하다.When the partial sealant layer 20 has a composition containing a thermosetting resin and a thermoplastic resin, examples of the thermosetting resin include epoxy resin, phenol resin, amino resin, unsaturated polyester resin, polyurethane resin, and silicone resin. and thermosetting polyimide resin. The partial sealing agent layer 20 may contain one type of thermosetting resin or may contain two or more types of thermosetting resin. Epoxy resin is preferable as a thermosetting resin in the partial encapsulant layer 20 because it tends to have a low content of ionic impurities that may cause corrosion of the semiconductor chip. Additionally, as a curing agent for making the epoxy resin exhibit thermosetting properties, a phenol resin is preferable.

에폭시 수지로서는, 예를 들면, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브로민화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 오쏘 크레졸 노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 및 테트라페닐올에테인형 에폭시 수지 등의 2작용 에폭시 수지나 다작용 에폭시 수지를 들 수 있다. 에폭시 수지로서는, 히단토인형 에폭시 수지, 트리스글라이시딜 아이소사이아누레이트형 에폭시 수지 및 글라이시딜 아민형 에폭시 수지도 들 수 있다. 또한, 부분 봉지제층(20)은 1종류의 에폭시 수지를 함유해도 되고, 2종류 이상의 에폭시 수지를 함유해도 된다.Examples of epoxy resins include bisphenol A-type epoxy resin, bisphenol F-type epoxy resin, bisphenol S-type epoxy resin, brominated bisphenol A-type epoxy resin, hydrogenated bisphenol A-type epoxy resin, bisphenol AF-type epoxy resin, and biphenyl type. 2, such as epoxy resin, naphthalene type epoxy resin, fluorene type epoxy resin, phenol novolac type epoxy resin, ortho-cresol novolak type epoxy resin, trishydroxyphenylmethane type epoxy resin, and tetraphenylolethane type epoxy resin. Examples include functional epoxy resins and multi-functional epoxy resins. Examples of the epoxy resin include hydantoin type epoxy resin, trisglycidyl isocyanurate type epoxy resin, and glycidyl amine type epoxy resin. In addition, the partial sealing agent layer 20 may contain one type of epoxy resin or may contain two or more types of epoxy resin.

페놀 수지는 에폭시 수지의 경화제로서 작용하는 것이고, 그와 같은 페놀 수지로서는, 예를 들면, 페놀 노볼락 수지, 페놀 아르알킬 수지, 크레졸 노볼락 수지, tert-뷰틸페놀 노볼락 수지 및 노닐페놀 노볼락 수지 등의 노볼락형 페놀 수지를 들 수 있다. 또한, 당해 페놀 수지로서는, 레졸형 페놀 수지, 및 폴리파라옥시스타이렌 등의 폴리옥시스타이렌도 들 수 있다. 부분 봉지제층(20) 중의 페놀 수지로서 특히 바람직한 것은, 페놀 노볼락 수지나 페놀 아르알킬 수지이다. 또한, 부분 봉지제층(20)은 에폭시 수지의 경화제로서, 1종류의 페놀 수지를 함유해도 되고, 2종류 이상의 페놀 수지를 함유해도 된다.The phenol resin acts as a curing agent for the epoxy resin, and examples of such phenol resins include phenol novolak resin, phenol aralkyl resin, cresol novolak resin, tert-butylphenol novolak resin, and nonylphenol novolak. Novolak-type phenolic resins such as resins can be mentioned. Additionally, examples of the phenol resin include resol-type phenol resins and polyoxystyrenes such as polyparaoxystyrene. Particularly preferable phenol resins in the partial sealing agent layer 20 are phenol novolak resins and phenol aralkyl resins. In addition, the partial sealing agent layer 20 may contain one type of phenol resin or two or more types of phenol resin as a curing agent for epoxy resin.

부분 봉지제층(20)이 에폭시 수지와 그 경화제로서의 페놀 수지를 함유하는 경우, 에폭시 수지 중의 에폭시기 1당량에 대해서 페놀 수지 중의 수산기가 바람직하게는 0.5∼2.0당량, 보다 바람직하게는 0.8∼1.2당량인 비율로, 양 수지는 배합된다. 이와 같은 구성은, 부분 봉지제층(20)의 경화에 있어서 당해 에폭시 수지 및 페놀 수지의 경화 반응을 충분히 진행시킴에 있어서 바람직하다.When the partial encapsulant layer 20 contains an epoxy resin and a phenol resin as its curing agent, the hydroxyl group in the phenol resin is preferably 0.5 to 2.0 equivalents, more preferably 0.8 to 1.2 equivalents, relative to 1 equivalent of the epoxy group in the epoxy resin. In proportion, both resins are combined. Such a configuration is preferable for sufficiently advancing the curing reaction of the epoxy resin and phenol resin in curing the partial encapsulant layer 20.

부분 봉지제층(20)에 있어서의 열경화성 수지의 함유 비율은, 부분 봉지제층(20)을 적절히 경화시킨다는 관점에서는, 바람직하게는 5∼60질량%, 보다 바람직하게는 10∼50질량%이다.From the viewpoint of appropriately curing the partial sealing agent layer 20, the content ratio of the thermosetting resin in the partial sealing agent layer 20 is preferably 5 to 60 mass%, more preferably 10 to 50 mass%.

부분 봉지제층(20) 중의 열가소성 수지는 예를 들면 바인더 기능을 담당하는 것이고, 부분 봉지제층(20)이 열경화성 수지와 열가소성 수지를 포함하는 조성을 갖는 경우의 당해 열가소성 수지로서는, 예를 들면, 아크릴 수지, 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아마이드 수지, 페녹시 수지, 폴리에틸렌 테레프탈레이트나 폴리뷰틸렌 테레프탈레이트 등의 포화 폴리에스터 수지, 폴리아마이드 이미드 수지 및 불소 수지를 들 수 있다. 부분 봉지제층(20)은 1종류의 열가소성 수지를 함유해도 되고, 2종류 이상의 열가소성 수지를 함유해도 된다. 아크릴 수지는 이온성 불순물이 적고 또한 내열성이 높기 때문에, 부분 봉지제층(20) 중의 열가소성 수지로서 바람직하다.The thermoplastic resin in the partial sealing agent layer 20 serves, for example, as a binder function. When the partial sealing agent layer 20 has a composition containing a thermosetting resin and a thermoplastic resin, the thermoplastic resin includes, for example, an acrylic resin. , natural rubber, butyl rubber, isoprene rubber, chloroprene rubber, ethylene-vinyl acetate copolymer, ethylene-acrylic acid copolymer, ethylene-acrylic acid ester copolymer, polybutadiene resin, polycarbonate resin, thermoplastic polyimide resin, 6 - Examples include polyamide resins such as nylon and 6,6-nylon, phenoxy resins, saturated polyester resins such as polyethylene terephthalate and polybutylene terephthalate, polyamide imide resins, and fluororesins. The partial sealing agent layer 20 may contain one type of thermoplastic resin, or may contain two or more types of thermoplastic resin. Acrylic resin has few ionic impurities and has high heat resistance, so it is preferable as a thermoplastic resin in the partial sealing agent layer 20.

부분 봉지제층(20)이 열가소성 수지로서 아크릴 수지를 함유하는 경우의 당해 아크릴 수지를 이루는 아크릴계 폴리머는, 바람직하게는, (메트)아크릴산 에스터에서 유래하는 모노머 유닛을 질량 비율로 가장 많이 포함한다. 당해 아크릴계 폴리머의 모노머 유닛을 이루기 위한 (메트)아크릴산 에스터로서는, 예를 들면, (메트)아크릴산 알킬 에스터, (메트)아크릴산 사이클로알킬 에스터 및 (메트)아크릴산 아릴 에스터를 들 수 있다. (메트)아크릴산 알킬 에스터로서는, 예를 들면, (메트)아크릴산의 메틸 에스터, 에틸 에스터, 프로필 에스터, 아이소프로필 에스터, 뷰틸 에스터, 아이소뷰틸 에스터, s-뷰틸 에스터, t-뷰틸 에스터, 펜틸 에스터, 아이소펜틸 에스터, 헥실 에스터, 헵틸 에스터, 옥틸 에스터, 2-에틸헥실 에스터, 아이소옥틸 에스터, 노닐 에스터, 데실 에스터, 아이소데실 에스터, 운데실 에스터, 도데실 에스터, 트라이데실 에스터, 테트라데실 에스터, 헥사데실 에스터, 옥타데실 에스터 및 에이코실 에스터를 들 수 있다. (메트)아크릴산 사이클로알킬 에스터로서는, 예를 들면, (메트)아크릴산의 사이클로펜틸 에스터 및 사이클로헥실 에스터를 들 수 있다. (메트)아크릴산 아릴 에스터로서는, 예를 들면, (메트)아크릴산 페닐 및 (메트)아크릴산 벤질을 들 수 있다. 아크릴계 폴리머의 모노머 유닛을 이루기 위한 모노머로서, 1종류의 (메트)아크릴산 에스터가 이용되어도 되고, 2종류 이상의 (메트)아크릴산 에스터가 이용되어도 된다. 또한, 이와 같은 아크릴계 폴리머는, 그것을 형성하기 위한 원료 모노머를 중합하여 얻을 수 있다. 중합 수법으로서는, 예를 들면, 용액 중합, 유화 중합, 괴상 중합 및 현탁 중합을 들 수 있다.When the partial sealing agent layer 20 contains an acrylic resin as a thermoplastic resin, the acrylic polymer constituting the acrylic resin preferably contains the largest amount of monomer units derived from (meth)acrylic acid ester in terms of mass ratio. Examples of (meth)acrylic acid esters for forming the monomer unit of the acrylic polymer include alkyl (meth)acrylic acid, cycloalkyl (meth)acrylic acid, and aryl (meth)acrylic acid. Examples of alkyl (meth)acrylic acid include methyl ester, ethyl ester, propyl ester, isopropyl ester, butyl ester, isobutyl ester, s-butyl ester, t-butyl ester, and pentyl ester of (meth)acrylic acid. Isopentyl ester, hexyl ester, heptyl ester, octyl ester, 2-ethylhexyl ester, isooctyl ester, nonyl ester, decyl ester, isodecyl ester, undecyl ester, dodecyl ester, tridecyl ester, tetradecyl ester, Hexadecyl ester, octadecyl ester, and eicosyl ester. Examples of (meth)acrylic acid cycloalkyl ester include cyclopentyl ester and cyclohexyl ester of (meth)acrylic acid. Examples of aryl (meth)acrylate include phenyl (meth)acrylate and benzyl (meth)acrylate. As a monomer for forming a monomer unit of an acrylic polymer, one type of (meth)acrylic acid ester may be used, or two or more types of (meth)acrylic acid ester may be used. Additionally, such an acrylic polymer can be obtained by polymerizing the raw material monomers for forming it. Examples of polymerization methods include solution polymerization, emulsion polymerization, bulk polymerization, and suspension polymerization.

아크릴계 폴리머는, 그의 응집력이나 내열성의 개질을 위해서, (메트)아크릴산 에스터와 공중합 가능한 1종류 또는 2종류 이상의 다른 모노머에서 유래하는 모노머 유닛을 포함하고 있어도 된다. 그와 같은 다른 모노머로서는, 예를 들면, 카복시기 함유 모노머, 산 무수물 모노머, 하이드록시기 함유 모노머, 에폭시기 함유 모노머, 설폰산기 함유 모노머, 인산기 함유 모노머, 아크릴아마이드 및 아크릴로나이트릴을 들 수 있다. 카복시기 함유 모노머로서는, 예를 들면, 아크릴산, 메타크릴산, (메트)아크릴산 카복시에틸, (메트)아크릴산 카복시펜틸, 이타콘산, 말레산, 푸마르산 및 크로톤산을 들 수 있다. 산 무수물 모노머로서는, 예를 들면, 무수 말레산 및 무수 이타콘산을 들 수 있다. 하이드록시기 함유 모노머로서는, 예를 들면, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시라우릴 및 (메트)아크릴산 (4-하이드록시메틸사이클로헥실)메틸을 들 수 있다. 에폭시기 함유 모노머로서는, 예를 들면, (메트)아크릴산 글라이시딜 및 (메트)아크릴산 메틸글라이시딜을 들 수 있다. 설폰산기 함유 모노머로서는, 예를 들면, 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아미도-2-메틸프로페인설폰산, (메트)아크릴아미도프로페인설폰산 및 (메트)아크릴로일옥시나프탈렌설폰산을 들 수 있다. 인산기 함유 모노머로서는, 예를 들면, 2-하이드록시에틸아크릴로일포스페이트를 들 수 있다.The acrylic polymer may contain a monomer unit derived from one or two or more types of other monomers copolymerizable with (meth)acrylic acid ester in order to improve its cohesion or heat resistance. Other such monomers include, for example, carboxyl group-containing monomers, acid anhydride monomers, hydroxyl group-containing monomers, epoxy group-containing monomers, sulfonic acid group-containing monomers, phosphoric acid group-containing monomers, acrylamide, and acrylonitrile. . Examples of the carboxylic acid-containing monomer include acrylic acid, methacrylic acid, carboxyethyl (meth)acrylate, carboxypentyl (meth)acrylate, itaconic acid, maleic acid, fumaric acid, and crotonic acid. Examples of acid anhydride monomers include maleic anhydride and itaconic anhydride. Examples of hydroxyl group-containing monomers include 2-hydroxyethyl (meth)acrylic acid, 2-hydroxypropyl (meth)acrylic acid, 4-hydroxybutyl (meth)acrylic acid, and 6-hydroxyhexyl (meth)acrylic acid. , 8-hydroxyoctyl (meth)acrylic acid, 10-hydroxydecyl (meth)acrylic acid, 12-hydroxylauryl (meth)acrylic acid, and (4-hydroxymethylcyclohexyl)methyl (meth)acrylic acid. . Examples of epoxy group-containing monomers include glycidyl (meth)acrylate and methylglycidyl (meth)acrylate. Examples of monomers containing sulfonic acid groups include styrenesulfonic acid, allylsulfonic acid, 2-(meth)acrylamido-2-methylpropanesulfonic acid, (meth)acrylamidopropanesulfonic acid, and (meth)acrylic acid. Royloxynaphthalenesulfonic acid can be mentioned. Examples of the phosphoric acid group-containing monomer include 2-hydroxyethyl acryloyl phosphate.

부분 봉지제층(20)이, 열경화성 작용기를 수반하는 열가소성 수지를 포함하는 조성을 갖는 경우, 당해 열가소성 수지로서는, 예를 들면, 열경화성 작용기 함유 아크릴 수지를 이용할 수 있다. 이 열경화성 작용기 함유 아크릴 수지를 이루기 위한 아크릴계 폴리머는, 바람직하게는, (메트)아크릴산 에스터에서 유래하는 모노머 유닛을 질량 비율로 가장 많이 포함한다. 그와 같은 (메트)아크릴산 에스터로서는, 예를 들면, 부분 봉지제층(20)에 함유되는 아크릴 수지를 이루기 위한 아크릴계 폴리머의 구성 모노머로서 상기한 것과 마찬가지의 (메트)아크릴산 에스터를 이용할 수 있다. 한편, 열경화성 작용기 함유 아크릴 수지를 이루기 위한 열경화성 작용기로서는, 예를 들면, 글라이시딜기, 카복시기, 하이드록시기 및 아이소사이아네이트기를 들 수 있다. 이들 중, 글라이시딜기 및 카복시기를 적합하게 이용할 수 있다. 즉, 열경화성 작용기 함유 아크릴 수지로서는, 글라이시딜기 함유 아크릴계 폴리머나 카복시기 함유 아크릴계 폴리머를 적합하게 이용할 수 있다. 또한, 열경화성 작용기 함유 아크릴 수지에 있어서의 열경화성 작용기의 종류에 따라서, 그것과 반응을 일으킬 수 있는 경화제가 선택된다. 열경화성 작용기 함유 아크릴 수지의 열경화성 작용기가 글라이시딜기인 경우, 경화제로서는, 에폭시 수지용 경화제로서 상기한 것과 마찬가지의 페놀 수지를 이용할 수 있다.When the partial sealing agent layer 20 has a composition containing a thermoplastic resin containing a thermosetting functional group, for example, an acrylic resin containing a thermosetting functional group can be used as the thermoplastic resin. The acrylic polymer for forming this thermosetting functional group-containing acrylic resin preferably contains the largest proportion by mass of monomer units derived from (meth)acrylic acid ester. As such a (meth)acrylic acid ester, for example, a (meth)acrylic acid ester similar to that described above can be used as a constitutive monomer of the acrylic polymer for forming the acrylic resin contained in the partial sealing agent layer 20. On the other hand, examples of the thermosetting functional group for forming the thermosetting functional group-containing acrylic resin include glycidyl group, carboxy group, hydroxy group, and isocyanate group. Among these, glycidyl group and carboxy group can be suitably used. That is, as the thermosetting functional group-containing acrylic resin, an acrylic polymer containing a glycidyl group or an acrylic polymer containing a carboxy group can be suitably used. Additionally, depending on the type of thermosetting functional group in the thermosetting functional group-containing acrylic resin, a curing agent that can react with the thermosetting functional group is selected. When the thermosetting functional group of the thermosetting functional group-containing acrylic resin is a glycidyl group, a phenolic resin similar to that described above as a curing agent for epoxy resin can be used as the curing agent.

부분 봉지제층(20)을 형성하기 위한 조성물은, 바람직하게는 열경화 촉매를 함유한다. 부분 봉지제층 형성용 조성물에의 열경화 촉매의 배합은, 부분 봉지제층(20)의 경화에 있어서 수지 성분의 경화 반응을 충분히 진행시키거나, 경화 반응속도를 높임에 있어서 바람직하다. 그와 같은 열경화 촉매로서는, 예를 들면, 이미다졸계 화합물, 트라이페닐포스핀계 화합물, 아민계 화합물 및 트라이할로젠보레인계 화합물을 들 수 있다. 이미다졸계 화합물로서는, 예를 들면, 2-메틸이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 1,2-다이메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-사이아노에틸-2-메틸이미다졸, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노에틸-2-페닐이미다졸륨 트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트라이아진 아이소사이아누르산 부가물, 2-페닐-4,5-다이하이드록시메틸이미다졸 및 2-페닐-4-메틸-5-하이드록시메틸이미다졸을 들 수 있다. 트라이페닐포스핀계 화합물로서는, 예를 들면, 트라이페닐포스핀, 트라이(뷰틸페닐)포스핀, 트라이(p-메틸페닐)포스핀, 트라이(노닐페닐)포스핀, 다이페닐톨릴포스핀, 테트라페닐포스포늄 브로마이드, 메틸트라이페닐포스포늄 브로마이드, 메틸트라이페닐포스포늄 클로라이드, 메톡시메틸트라이페닐포스포늄 클로라이드 및 벤질트라이페닐포스포늄 클로라이드를 들 수 있다. 트라이페닐포스핀계 화합물에는, 트라이페닐포스핀 구조와 트라이페닐보레인 구조를 병유하는 화합물도 포함되는 것으로 한다. 그와 같은 화합물로서는, 예를 들면, 테트라페닐포스포늄 테트라페닐보레이트, 테트라페닐포스포늄 테트라-p-톨릴보레이트, 벤질트라이페닐포스포늄 테트라페닐보레이트 및 트라이페닐포스핀 트라이페닐보레인을 들 수 있다. 아민계 화합물로서는, 예를 들면, 모노에탄올아민 트라이플루오로보레이트 및 다이사이안다이아마이드를 들 수 있다. 트라이할로젠보레인계 화합물로서는, 예를 들면 트라이클로로보레인을 들 수 있다. 부분 봉지제층 형성용 조성물은 1종류의 열경화 촉매를 함유해도 되고, 2종류 이상의 열경화 촉매를 함유해도 된다.The composition for forming the partial encapsulant layer 20 preferably contains a thermosetting catalyst. The addition of a thermosetting catalyst to the composition for forming a partial sealing agent layer is preferable in order to sufficiently advance the curing reaction of the resin component in curing the partial sealing agent layer 20 or to increase the curing reaction rate. Examples of such thermal curing catalysts include imidazole-based compounds, triphenylphosphine-based compounds, amine-based compounds, and trihalogenborane-based compounds. Imidazole-based compounds include, for example, 2-methylimidazole, 2-undecylimidazole, 2-heptadecylimidazole, 1,2-dimethylimidazole, and 2-ethyl-4-methyl. Imidazole, 2-phenylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, 1-cyanoethyl- 2-methylimidazole, 1-cyanoethyl-2-undecylimidazole, 1-cyanoethyl-2-phenylimidazolium trimellitate, 2,4-diamino-6-[2'- Methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-undecylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-ethyl-4'-methylimidazolyl-(1')]-ethyl-s-triazine, 2,4-diamino-6-[2'-methyl imidazolyl-(1')]-ethyl-s-triazine isocyanuric acid adduct, 2-phenyl-4,5-dihydroxymethylimidazole and 2-phenyl-4-methyl-5- and hydroxymethylimidazole. Examples of triphenylphosphine-based compounds include triphenylphosphine, tri(butylphenyl)phosphine, tri(p-methylphenyl)phosphine, tri(nonylphenyl)phosphine, diphenyltolylphosphine, and tetraphenylphosphine. Examples include phonium bromide, methyltriphenylphosphonium bromide, methyltriphenylphosphonium chloride, methoxymethyltriphenylphosphonium chloride, and benzyltriphenylphosphonium chloride. Triphenylphosphine-based compounds also include compounds having both a triphenylphosphine structure and a triphenylborane structure. Such compounds include, for example, tetraphenylphosphonium tetraphenylborate, tetraphenylphosphonium tetra-p-tolylborate, benzyltriphenylphosphonium tetraphenylborate, and triphenylphosphine triphenylborane. . Examples of amine-based compounds include monoethanolamine trifluoroborate and dicyandiamide. Examples of trihalogenborane-based compounds include trichloroborane. The composition for forming a partial sealing agent layer may contain one type of heat-curing catalyst, or may contain two or more types of heat-curing catalyst.

부분 봉지제층(20)은 필러를 함유해도 된다. 부분 봉지제층(20)에의 필러의 배합은, 부분 봉지제층(20)의 탄성률이나, 항복점 강도, 파단 신도 등의 물성을 조정함에 있어서 바람직하다. 필러로서는, 무기 필러 및 유기 필러를 들 수 있다. 무기 필러의 구성 재료로서는, 예를 들면, 수산화 알루미늄, 수산화 마그네슘, 탄산 칼슘, 탄산 마그네슘, 규산 칼슘, 규산 마그네슘, 산화 칼슘, 산화 마그네슘, 산화 알루미늄, 질화 알루미늄, 붕산 알루미늄 위스커, 질화 붕소, 결정질 실리카 및 비정질 실리카를 들 수 있다. 무기 필러의 구성 재료로서는, 알루미늄, 금, 은, 구리, 니켈 등의 단체 금속이나, 합금, 아몰퍼스 카본, 그래파이트 등도 들 수 있다. 유기 필러의 구성 재료로서는, 예를 들면, 폴리메타크릴산 메틸(PMMA), 폴리이미드, 폴리아마이드 이미드, 폴리에터 에터 케톤, 폴리에터 이미드 및 폴리에스터 이미드를 들 수 있다. 부분 봉지제층(20)은 1종류의 필러를 함유해도 되고, 2종류 이상의 필러를 함유해도 된다. 당해 필러는 구상, 침상, 플레이크상 등 각종 형상을 갖고 있어도 된다. 부분 봉지제층(20)이 필러를 함유하는 경우의 당해 필러의 평균 입경은, 바람직하게는 0.002∼10μm, 보다 바람직하게는 0.05∼1μm이다. 당해 필러의 평균 입경이 10μm 이하라고 하는 구성은, 부분 봉지제층(20)에 있어서 충분한 필러 첨가 효과를 얻음과 함께 내열성을 확보함에 있어서 적합하다. 필러의 평균 입경은, 예를 들면, 광도식의 입도 분포계(상품명 「LA-910」, 주식회사 호리바 제작소제)를 사용하여 구할 수 있다. 또한, 부분 봉지제층(20)이 필러를 함유하는 경우의 당해 필러의 함유량은, 바람직하게는 10질량% 이상, 보다 바람직하게는 15질량% 이상, 보다 바람직하게는 20질량% 이상이다. 동 함유량은, 바람직하게는 50질량% 이하, 보다 바람직하게는 47질량% 이하, 보다 바람직하게는 45질량% 이하이다.The partial sealant layer 20 may contain filler. The addition of filler to the partial sealing agent layer 20 is preferable in adjusting the physical properties of the partial sealing agent layer 20, such as elastic modulus, yield point strength, and breaking elongation. Examples of fillers include inorganic fillers and organic fillers. Constituent materials of the inorganic filler include, for example, aluminum hydroxide, magnesium hydroxide, calcium carbonate, magnesium carbonate, calcium silicate, magnesium silicate, calcium oxide, magnesium oxide, aluminum oxide, aluminum nitride, aluminum borate whisker, boron nitride, and crystalline silica. and amorphous silica. Constituent materials of the inorganic filler include simple metals such as aluminum, gold, silver, copper, and nickel, alloys, amorphous carbon, and graphite. Constituent materials of the organic filler include, for example, polymethyl methacrylate (PMMA), polyimide, polyamide imide, polyether ether ketone, polyether imide, and polyester imide. The partial sealing agent layer 20 may contain one type of filler, or may contain two or more types of filler. The filler may have various shapes such as spherical shape, needle shape, or flake shape. When the partial sealing agent layer 20 contains a filler, the average particle diameter of the filler is preferably 0.002 to 10 μm, more preferably 0.05 to 1 μm. A configuration in which the average particle diameter of the filler is 10 μm or less is suitable for obtaining a sufficient filler addition effect in the partial sealing agent layer 20 and ensuring heat resistance. The average particle diameter of the filler can be determined, for example, using a photometric particle size distribution meter (product name "LA-910", manufactured by Horiba Corporation). In addition, when the partial sealing agent layer 20 contains a filler, the content of the filler is preferably 10 mass% or more, more preferably 15 mass% or more, and even more preferably 20 mass% or more. The copper content is preferably 50 mass% or less, more preferably 47 mass% or less, and even more preferably 45 mass% or less.

부분 봉지제층(20)은 본 실시형태에서는 착색제를 함유한다. 착색제는 안료여도 되고, 염료여도 된다. 착색제로서는, 예를 들면, 흑계 착색제, 사이안계 착색제, 마젠타계 착색제 및 옐로계 착색제를 들 수 있다. 흑계 착색제로서는, 예를 들면, 산화 구리, 이산화 망가니즈, 아조메틴 아조 블랙 등 아조계 안료, 아닐린 블랙, 페릴렌 블랙, 타이타늄 블랙, 사이아닌 블랙, 활성탄, 페라이트, 마그네타이트, 산화 크로뮴, 산화 철, 이황화 몰리브데넘, 복합 산화물계 흑색 색소, 안트라퀴논계 유기 흑색 염료 및 아조계 유기 흑색 염료를 들 수 있다. 흑계 착색제로서는, C.I. 솔벤트 블랙 3, 동(同) 7, 동 22, 동 27, 동 29, 동 34, 동 43 및 동 70도 들 수 있다. 흑계 착색제로서는, C.I. 다이렉트 블랙 17, 동 19, 동 22, 동 32, 동 38, 동 51 및 동 71도 들 수 있다. 흑계 착색제로서는, C.I. 애시드 블랙 1, 동 2, 동 24, 동 26, 동 31, 동 48, 동 52, 동 107, 동 109, 동 110, 동 119 및 동 154도 들 수 있다. 흑계 착색제로서는, C.I. 디스퍼즈 블랙 1, 동 3, 동 10 및 동 24도 들 수 있다. 흑계 착색제로서는, C.I. 피그먼트 블랙 1 및 동 7도 들 수 있다. 부분 봉지제층(20)은 1종류의 착색제를 함유해도 되고, 2종류 이상의 착색제를 함유해도 된다. 또한, 부분 봉지제층(20)에 있어서의 착색제의 함유량은, 예를 들면 0.5중량% 이상이며, 바람직하게는 1중량% 이상, 보다 바람직하게는 2중량% 이상이다. 동 함유량은, 예를 들면 10중량% 이하이며, 바람직하게는 8중량% 이하, 보다 바람직하게는 5중량% 이하이다.The partial encapsulant layer 20 contains a colorant in this embodiment. The colorant may be a pigment or a dye. Examples of colorants include black colorants, cyan colorants, magenta colorants, and yellow colorants. Examples of black colorants include azo pigments such as copper oxide, manganese dioxide, azomethine azo black, aniline black, perylene black, titanium black, cyanine black, activated carbon, ferrite, magnetite, chromium oxide, iron oxide, Examples include molybdenum disulfide, complex oxide-based black dyes, anthraquinone-based organic black dyes, and azo-based organic black dyes. As a black colorant, C.I. Solvent Black 3, Copper 7, Copper 22, Copper 27, Copper 29, Copper 34, Copper 43 and Copper 70 are also included. As a black colorant, C.I. Direct Black 17, Dong 19, Dong 22, Dong 32, Dong 38, Dong 51 and Dong 71 can also be mentioned. As a black colorant, C.I. Acid Black 1, Copper 2, Copper 24, Copper 26, Copper 31, Copper 48, Copper 52, Copper 107, Copper 109, Copper 110, Copper 119, and Copper 154. As a black colorant, C.I. Disperse Black 1, Copper 3, Copper 10, and Copper 24 are also included. As a black colorant, C.I. Pigment Black 1 and Copper 7 can also be mentioned. The partial sealing agent layer 20 may contain one type of coloring agent or may contain two or more types of coloring agents. Moreover, the content of the colorant in the partial sealing agent layer 20 is, for example, 0.5% by weight or more, preferably 1% by weight or more, and more preferably 2% by weight or more. The copper content is, for example, 10% by weight or less, preferably 8% by weight or less, and more preferably 5% by weight or less.

부분 봉지제층(20)은, 필요에 따라서, 1종류 또는 2종류 이상의 다른 성분을 함유해도 된다. 당해 다른 성분으로서는, 예를 들면, 난연제, 실레인 커플링제 및 이온 트랩제를 들 수 있다. 난연제로서는, 예를 들면, 삼산화 안티모니, 오산화 안티모니 및 브로민화 에폭시 수지를 들 수 있다. 실레인 커플링제로서는, 예를 들면, β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인, γ-글라이시독시프로필트라이메톡시실레인 및 γ-글라이시독시프로필메틸다이에톡시실레인을 들 수 있다. 이온 트랩제로서는, 예를 들면, 하이드로탈사이트류, 수산화 비스무트, 함(含)수산화 안티모니(예를 들면 도아 합성 주식회사제의 「IXE-300」), 특정 구조의 인산 지르코늄(예를 들면 도아 합성 주식회사제의 「IXE-100」), 규산 마그네슘(예를 들면 교와 화학공업 주식회사제의 「쿄와드 600」) 및 규산 알루미늄(예를 들면 교와 화학공업 주식회사제의 「쿄와드 700」)을 들 수 있다. 금속 이온 사이에서 착체를 형성할 수 있는 화합물도 이온 트랩제로서 사용할 수 있다. 그와 같은 화합물로서는, 예를 들면, 트라이아졸계 화합물, 테트라졸계 화합물 및 바이피리딜계 화합물을 들 수 있다. 이들 중, 금속 이온 사이에서 형성되는 착체의 안정성의 관점에서는 트라이아졸계 화합물이 바람직하다. 그와 같은 트라이아졸계 화합물로서는, 예를 들면, 1,2,3-벤조트라이아졸, 1-{N,N-비스(2-에틸헥실)아미노메틸}벤조트라이아졸, 카복시벤조트라이아졸, 2-(2-하이드록시-5-메틸페닐)벤조트라이아졸, 2-(2-하이드록시-3,5-다이-t-뷰틸페닐)-5-클로로벤조트라이아졸, 2-(2-하이드록시-3-t-뷰틸-5-메틸페닐)-5-클로로벤조트라이아졸, 2-(2-하이드록시-3,5-다이-t-아밀페닐)벤조트라이아졸, 2-(2-하이드록시-5-t-옥틸페닐)벤조트라이아졸, 6-(2-벤조트라이아졸릴)-4-t-옥틸-6'-t-뷰틸-4'-메틸-2,2'-메틸렌비스페놀, 1-(2,3-다이하이드록시프로필)벤조트라이아졸, 1-(1,2-다이카복시다이에틸)벤조트라이아졸, 1-(2-에틸헥실아미노메틸)벤조트라이아졸, 2,4-다이-t-펜틸-6-{(H-벤조트라이아졸-1-일)메틸}페놀, 2-(2-하이드록시-5-t-뷰틸페닐)-2H-벤조트라이아졸, 옥틸-3-[3-t-뷰틸-4-하이드록시-5-(5-클로로-2H-벤조트라이아졸-2-일)페닐]프로피오네이트, 2-에틸헥실-3-[3-t-뷰틸-4-하이드록시-5-(5-클로로-2H-벤조트라이아졸-2-일)페닐]프로피오네이트, 2-(2H-벤조트라이아졸-2-일)-6-(1-메틸-1-페닐에틸)-4-(1,1,3,3-테트라메틸뷰틸)페놀, 2-(2H-벤조트라이아졸-2-일)-4-t-뷰틸페놀, 2-(2-하이드록시-5-메틸페닐)벤조트라이아졸, 2-(2-하이드록시-5-t-옥틸페닐)-벤조트라이아졸, 2-(3-t-뷰틸-2-하이드록시-5-메틸페닐)-5-클로로벤조트라이아졸, 2-(2-하이드록시-3,5-다이-t-아밀페닐)벤조트라이아졸, 2-(2-하이드록시-3,5-다이-t-뷰틸페닐)-5-클로로벤조트라이아졸, 2-[2-하이드록시-3,5-다이(1,1-다이메틸벤질)페닐]-2H-벤조트라이아졸, 2,2'-메틸렌비스[6-(2H-벤조트라이아졸-2-일)-4-(1,1,3,3-테트라메틸뷰틸)페놀], 2-[2-하이드록시-3,5-비스(α,α-다이메틸벤질)페닐]-2H-벤조트라이아졸 및 메틸-3-[3-(2H-벤조트라이아졸-2-일)-5-t-뷰틸-4-하이드록시페닐]프로피오네이트를 들 수 있다. 또한, 퀴놀 화합물이나, 하이드록시안트라퀴논 화합물, 폴리페놀 화합물 등의 소정의 수산기 함유 화합물도 이온 트랩제로서 사용할 수 있다. 그와 같은 수산기 함유 화합물로서는, 구체적으로는 1,2-벤젠다이올, 알리자린, 안트라루핀, 타닌, 갈산, 갈산 메틸 및 피로갈롤을 들 수 있다.The partial sealing agent layer 20 may contain one type or two or more types of other components as needed. Examples of the other components include flame retardants, silane coupling agents, and ion trap agents. Examples of flame retardants include antimony trioxide, antimony pentoxide, and brominated epoxy resin. Silane coupling agents include, for example, β-(3,4-epoxycyclohexyl)ethyltrimethoxysilane, γ-glycidoxypropyltrimethoxysilane, and γ-glycidoxypropylmethyldiethoxy. Silane can be mentioned. Examples of ion trapping agents include hydrotalcite, bismuth hydroxide, antimony hydroxide (e.g., “IXE-300” manufactured by Toa Synthetic Co., Ltd.), and zirconium phosphate with a specific structure (e.g., Doa Synthetic Co., Ltd.) “IXE-100” manufactured by Synthesis Co., Ltd.), magnesium silicate (e.g. “Kyowad 600” manufactured by Kyowa Chemical Industry Co., Ltd.) and aluminum silicate (e.g. “Kyowad 700” manufactured by Kyowa Chemical Industry Co., Ltd.) can be mentioned. Compounds that can form complexes between metal ions can also be used as ion trapping agents. Examples of such compounds include triazole-based compounds, tetrazole-based compounds, and bipyridyl-based compounds. Among these, triazole-based compounds are preferable from the viewpoint of stability of the complex formed between metal ions. Such triazole-based compounds include, for example, 1,2,3-benzotriazole, 1-{N,N-bis(2-ethylhexyl)aminomethyl}benzotriazole, carboxybenzotriazole, 2 -(2-hydroxy-5-methylphenyl)benzotriazole, 2-(2-hydroxy-3,5-di-t-butylphenyl)-5-chlorobenzotriazole, 2-(2-hydroxy- 3-t-butyl-5-methylphenyl)-5-chlorobenzotriazole, 2-(2-hydroxy-3,5-di-t-amylphenyl)benzotriazole, 2-(2-hydroxy-5 -t-octylphenyl)benzotriazole, 6-(2-benzotriazolyl)-4-t-octyl-6'-t-butyl-4'-methyl-2,2'-methylenebisphenol, 1-( 2,3-dihydroxypropyl)benzotriazole, 1-(1,2-dicarboxydiethyl)benzotriazole, 1-(2-ethylhexylaminomethyl)benzotriazole, 2,4-di-t -pentyl-6-{(H-benzotriazol-1-yl)methyl}phenol, 2-(2-hydroxy-5-t-butylphenyl)-2H-benzotriazole, octyl-3-[3- t-butyl-4-hydroxy-5-(5-chloro-2H-benzotriazol-2-yl)phenyl]propionate, 2-ethylhexyl-3-[3-t-butyl-4-hydroxy -5-(5-chloro-2H-benzotriazol-2-yl)phenyl]propionate, 2-(2H-benzotriazol-2-yl)-6-(1-methyl-1-phenylethyl) -4-(1,1,3,3-tetramethylbutyl)phenol, 2-(2H-benzotriazol-2-yl)-4-t-butylphenol, 2-(2-hydroxy-5-methylphenyl ) Benzotriazole, 2-(2-hydroxy-5-t-octylphenyl)-benzotriazole, 2-(3-t-butyl-2-hydroxy-5-methylphenyl)-5-chlorobenzotriazole , 2-(2-hydroxy-3,5-di-t-amylphenyl)benzotriazole, 2-(2-hydroxy-3,5-di-t-butylphenyl)-5-chlorobenzotriazole , 2-[2-hydroxy-3,5-di(1,1-dimethylbenzyl)phenyl]-2H-benzotriazole, 2,2'-methylenebis[6-(2H-benzotriazole-2 -yl)-4-(1,1,3,3-tetramethylbutyl)phenol], 2-[2-hydroxy-3,5-bis(α,α-dimethylbenzyl)phenyl]-2H-benzo triazole and methyl-3-[3-(2H-benzotriazol-2-yl)-5-t-butyl-4-hydroxyphenyl]propionate. Additionally, certain hydroxyl group-containing compounds such as quinol compounds, hydroxyanthraquinone compounds, and polyphenol compounds can also be used as an ion trap agent. Specific examples of such hydroxyl group-containing compounds include 1,2-benzenediol, alizarin, anthrarupine, tannin, gallic acid, methyl gallate, and pyrogallol.

이상과 같은 반도체 프로세스 시트(X)에 있어서, 양면 점착 시트(10)의 점착면(10b)과 부분 봉지제층(20) 사이의, 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서의 박리 시험에 있어서의 박리 점착력(제 1 점착력)에 대한, 양면 점착 시트(10)의 점착면(10a)이 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서의 박리 시험에 있어서 스테인리스 평면에 대해서 나타내는 박리 점착력(제 2 점착력)의 비의 값은, 바람직하게는 0.003∼3, 보다 바람직하게는 0.004∼2.5이다.In the semiconductor process sheet Regarding the peel adhesion (first adhesive force) in the peel test, the adhesive surface 10a of the double-sided adhesive sheet 10 was tested under the conditions of 23°C, peel angle 180°, and tensile speed 300 mm/min. The value of the ratio of the peeling adhesive force (second adhesive force) to the stainless steel plane is preferably 0.003 to 3, more preferably 0.004 to 2.5.

상기의 제 1 점착력에 대해서는, 인장 시험기(상품명 「오토그래프 AG-X」, 주식회사 시마즈 제작소제)를 사용하여 측정할 수 있다. 그 측정에 제공되는 시험편의 제작 수법 및 측정 수법은, 구체적으로는 다음과 같다. 우선, 반도체 프로세스 시트(X)에 있어서의 부분 봉지제층(20)측의 표면에 편면 점착 테이프(상품명 「BT-315」, 닛토 전공 주식회사제)를 첩합한다. 이 첩합은 2kg의 핸드 롤러를 1왕복시키는 압착 작업에 의해 행한다. 다음으로, 이 첩합체로부터, 반도체 프로세스 시트(X)(양면 점착 시트(10), 부분 봉지제층(20))와 편면 점착 테이프의 적층 구조를 갖는, 폭 20mm×길이 100mm 사이즈의 시험편을 잘라낸다. 그리고, 인장 시험기(상품명 「오토그래프 AG-X」, 주식회사 시마즈 제작소제)를 사용하여, 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서 당해 시험편에 대하여 박리 시험을 행하여, 반도체 프로세스 시트(X)에 있어서의 양면 점착 시트(10)의 점착면(10b)과 그 위의 부분 봉지제층(20) 사이의 박리 점착력(제 1 점착력)을 측정한다.The above first adhesive force can be measured using a tensile tester (brand name “Autograph AG-X”, manufactured by Shimadzu Corporation). The manufacturing method and measurement method of the test piece used for the measurement are specifically as follows. First, a single-sided adhesive tape (brand name “BT-315”, manufactured by Nitto Electric Co., Ltd.) is bonded to the surface of the semiconductor process sheet (X) on the side of the partial sealing agent layer 20. This bonding is performed by pressing a 2 kg hand roller in one reciprocation. Next, a test piece of 20 mm in width x 100 mm in length having a laminated structure of a semiconductor process sheet . Then, a peeling test was performed on the test piece using a tensile tester (brand name "Autograph AG- The peel adhesive force (first adhesive force) between the adhesive surface 10b of the double-sided adhesive sheet 10 in the sheet X and the partial sealant layer 20 thereon is measured.

상기의 제 2 점착력에 대해서는, 인장 시험기(상품명 「오토그래프 AG-X」, 주식회사 시마즈 제작소제)를 사용하여 측정할 수 있다. 그 측정에 제공되는 시험편의 제작 수법 및 측정 수법은, 구체적으로는 다음과 같다. 우선, 부분 봉지제층(20)을 수반하지 않는 양면 점착 시트(10)로부터 폭 20mm×길이 100mm의 사이즈의 시험편을 잘라낸다. 다음으로, 이 시험편을 그 점착면(10a)에서 스테인리스판에 첩합한다. 이 첩합은 2kg의 핸드 롤러를 1왕복시키는 압착 작업에 의해 행한다. 그리고, 인장 시험기(상품명 「오토그래프 AG-X」, 주식회사 시마즈 제작소제)를 사용하여, 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서 당해 시험편에 대하여 박리 시험을 행하여, 반도체 프로세스 시트(X)에 있어서의 양면 점착 시트(10)의 점착면(10a)의 스테인리스판에 대한 박리 점착력(제 2 점착력)을 측정한다.The second adhesive strength can be measured using a tensile tester (brand name “Autograph AG-X”, manufactured by Shimadzu Corporation). The manufacturing method and measurement method of the test piece used for the measurement are specifically as follows. First, a test piece with a size of 20 mm in width x 100 mm in length is cut out from the double-sided adhesive sheet 10 without the partial sealant layer 20. Next, this test piece is bonded to the stainless steel plate at its adhesive surface 10a. This bonding is performed by pressing a 2 kg hand roller in one reciprocation. Then, a peeling test was performed on the test piece using a tensile tester (brand name "Autograph AG- The peel adhesive force (second adhesive force) of the adhesive surface 10a of the double-sided adhesive sheet 10 in the sheet X to the stainless steel plate is measured.

이상과 같은 구성을 갖는 반도체 프로세스 시트(X)는 양면 점착 시트(10)의 점착면(10b) 상에서 부분 봉지제층(20)을 형성하는 것에 의해 제작해도 되고, 세퍼레이터 상에서 형성된 부분 봉지제층(20)을 별도 제작된 양면 점착 시트(10)의 점착면(10b)측에 첩합하는 것에 의해 제작해도 된다. 양면 점착 시트(10)는 기재(11) 상에서 점착제층(12, 13)을 형성하는 것에 의해 제작해도 되고, 세퍼레이터 상에서 형성된 점착제층(12) 및 다른 세퍼레이터 상에서 형성된 점착제층(13)을 기재(11)에 대해서 첩합하는 것에 의해 제작해도 된다. 각 층은, 예를 들면, 층마다 조제된 소정의 조성물의 도포 및 건조를 거쳐 형성할 수 있다.The semiconductor process sheet It may be produced by bonding to the adhesive surface 10b side of a separately manufactured double-sided adhesive sheet 10. The double-sided adhesive sheet 10 may be manufactured by forming the adhesive layers 12 and 13 on the substrate 11, and the adhesive layer 12 formed on the separator and the adhesive layer 13 formed on another separator are formed on the substrate 11. ) may be produced by bonding to each other. Each layer can be formed, for example, by applying and drying a predetermined composition prepared for each layer.

도 2 내지 도 7은 본 발명의 일 실시형태에 따른 반도체 패키지 제조 방법을 나타낸다. 본 제조 방법은 반도체 프로세스 시트(X)를 사용하여 반도체 패키지를 제조하기 위한 방법으로서, 본 실시형태에서는 이하의 칩 마운트 공정, 봉지 공정, 디태치 공정, 배선 형성 공정, 박화(薄化) 공정 및 개편화 공정을 포함한다.2 to 7 show a semiconductor package manufacturing method according to an embodiment of the present invention. This manufacturing method is a method for manufacturing a semiconductor package using a semiconductor process sheet Includes reorganization process.

우선, 칩 마운트 공정에서는, 도 2(a) 및 도 2(b)에 나타내는 바와 같이, 점착면(10a)측이 지지체(S)에 첩합되어 있는 반도체 프로세스 시트(X)에 있어서의 부분 봉지제층(20)에 대해서 복수의 반도체 칩(C)이 마운트된다. 지지체(S)는, 예를 들면, 금속제, 유리제 또는 투명 수지제이다. 반도체 칩(C)은, 칩 본체와, 이것으로부터 연출되는 칩 전극(E)을 갖는다. 본 실시형태에서는, 반도체 칩(C)이 갖는 칩 전극(E)을 부분 봉지제층(20)을 향하게 한 페이스 다운에서의 마운트가 행해진다. 바람직하게는, 반도체 칩(C)의 칩 전극(E)이 반도체 프로세스 시트(X)에 있어서의 부분 봉지제층(20)에 돌입하고 또한 양면 점착 시트(10)의 점착면(10b)에 이르도록, 각 반도체 칩(C)은 부분 봉지제층(20)에 대해서 마운트된다.First, in the chip mounting process, as shown in FIGS. 2(a) and 2(b), the partial encapsulant layer in the semiconductor process sheet Regarding (20), a plurality of semiconductor chips (C) are mounted. The support S is, for example, made of metal, glass, or transparent resin. The semiconductor chip C has a chip body and chip electrodes E extending from the chip body. In this embodiment, face-down mounting is performed with the chip electrode E of the semiconductor chip C facing the partial sealing agent layer 20. Preferably, the chip electrode E of the semiconductor chip C enters the partial encapsulant layer 20 in the semiconductor process sheet X and reaches the adhesive surface 10b of the double-sided adhesive sheet 10. , each semiconductor chip (C) is mounted with respect to the partial encapsulant layer (20).

다음으로, 봉지 공정에서는, 도 3(a)에 나타내는 바와 같이, 반도체 프로세스 시트(X) 상에 있어서 복수의 반도체 칩(C)을 포매하도록 봉지제(30')가 공급되고, 그 후, 도 3(b)에 나타내는 바와 같이, 봉지제(30') 및 부분 봉지제층(20)이 경화되어 봉지재부(30)가 형성된다. 이에 의해, 반도체 칩(C)을 포매해서 수반되는 봉지재부(30)로서의 패키지(P)(칩 포매 봉지재부)가 얻어진다. 봉지제(30')는, 예를 들면, 에폭시 수지, 페놀 수지 등 경화제, 무기 필러, 경화 촉진제 및 흑계 착색제를 포함하는 조성물이며, 본 봉지 공정에 있어서, 액상 조성물, 파우더 및 시트의 어느 형태로 공급되어도 된다. 이와 같은 봉지제(30')의 구성 재료로서는, 예를 들면, 반도체 프로세스 시트(X)의 부분 봉지제층(20)의 구성 재료로서 전술한 것과 마찬가지의 것을 이용할 수 있다. 본 공정에 있어서, 봉지재부(30)를 형성하기 위한 가열 온도는 예를 들면 150∼185℃이며, 가열 시간은 예를 들면 60초∼수 시간이다.Next, in the encapsulation process, as shown in FIG. 3(a), the encapsulant 30' is supplied to embed a plurality of semiconductor chips C on the semiconductor process sheet X, and thereafter, in FIG. As shown in 3(b), the encapsulant 30' and the partial encapsulant layer 20 are cured to form the encapsulant portion 30. As a result, the package P (chip embedding encapsulating material portion) as the encapsulating material portion 30 accompanying the semiconductor chip C is obtained. The encapsulant 30' is a composition containing, for example, a curing agent such as an epoxy resin or phenol resin, an inorganic filler, a curing accelerator, and a black colorant, and in the encapsulation process, it can be used in any form of a liquid composition, powder, or sheet. It may be supplied. As a constituent material of such a sealant 30', for example, a material similar to that described above as a constituent material of the partial sealant layer 20 of the semiconductor process sheet X can be used. In this process, the heating temperature for forming the sealing material portion 30 is, for example, 150 to 185°C, and the heating time is, for example, 60 seconds to several hours.

본 제조 방법에 있어서는, 도 2를 참조하여 전술한 칩 마운트 공정 후, 반도체 프로세스 시트(X) 상에의 봉지제(30')의 공급보다 전에, 도 4(a)에 나타내는 바와 같이, 부분 봉지제층(20)을 경화시켜도 된다(경화 공정). 이 경우, 봉지 공정에서는, 우선, 도 4(b)에 나타내는 바와 같이, 반도체 프로세스 시트(X) 상에 있어서 복수의 반도체 칩(C)을 포매하도록 봉지제(30')가 공급되고, 이 후, 봉지제(30')가 경화필 부분 봉지제층(20) 상에서 경화되어, 도 3(b)에 나타내는 바와 같이 봉지재부(30)가 형성된다. 이와 같은 구성에 의하면, 반도체 프로세스 시트(X)에 의한 반도체 칩(C)의 보지력이 부분 봉지제층(20)의 경화에 의해 강화된 상태로 봉지 공정이 행해진다. 따라서, 당해 구성은, 봉지 공정에 있어서, 봉지제(30')의 경화 시의 수축에 기인하는 반도체 칩(C)의 위치 어긋남을 억제하는 데 적합하다. 이와 같은 반도체 칩 위치 어긋남 억제는, 예를 들면, 후의 배선 형성 공정에 있어서 반도체 칩(C)마다의 배선을 포함하는 배선 구조부를 정밀도 좋게 형성함에 있어서 바람직하다.In the present manufacturing method, after the chip mounting process described above with reference to FIG. 2 and before supply of the encapsulant 30' onto the semiconductor process sheet The second layer 20 may be cured (curing process). In this case, in the encapsulation process, first, as shown in FIG. 4(b), the encapsulant 30' is supplied to embed the plurality of semiconductor chips C on the semiconductor process sheet X, and then , the encapsulant 30' is cured on the cured portion encapsulant layer 20, and the encapsulant portion 30 is formed as shown in FIG. 3(b). According to this configuration, the encapsulation process is performed with the holding power of the semiconductor chip C by the semiconductor process sheet Accordingly, this configuration is suitable for suppressing misalignment of the semiconductor chip C due to shrinkage during curing of the encapsulant 30' in the encapsulation process. Such suppression of semiconductor chip positional deviation is desirable, for example, in forming the wiring structure including the wiring for each semiconductor chip C with high precision in a later wiring formation process.

다음으로, 디태치 공정에서는, 도 5(a)에 나타내는 바와 같이, 지지체(S)에 의한 패키지(P)의 지지 상태가 해제된다. 본 공정에서는, 예를 들면, 반도체 프로세스 시트(X)와 지지체(S) 사이가 떼어지고, 그 후, 양면 점착 시트(10) 내지 그의 점착면(10b)이 패키지(P)(칩 포매 봉지재부)로부터 떼어진다. 혹은, 지지체(S) 상의 양면 점착 시트(10)로부터 패키지(P)가 떼어진 후, 지지체(S)로부터 양면 점착 시트(10)가 박리된다.Next, in the detach process, as shown in FIG. 5(a), the support state of the package P by the support S is released. In this process, for example, the semiconductor process sheet ) is separated from Alternatively, after the package P is peeled off from the double-sided adhesive sheet 10 on the support S, the double-sided adhesive sheet 10 is peeled off from the support S.

반도체 프로세스 시트(X)에 있어서의 양면 점착 시트(10)의 점착제층(12)(점착력 저감형 점착제층)이 가열 발포형 점착제층인 경우, 점착력 저감 조치로서의 가열에 의해 당해 점착제층(12) 내지 점착면(10a)의 점착력을 저하시켜, 지지체(S)와 양면 점착 시트(10) 사이를 뗄 수 있다. 그를 위한 가열 온도는 예를 들면 170∼200℃이다.When the adhesive layer 12 (adhesion reduction type adhesive layer) of the double-sided adhesive sheet 10 in the semiconductor process sheet By lowering the adhesive force of the adhesive surface 10a, the support S and the double-sided adhesive sheet 10 can be separated. The heating temperature for this is, for example, 170 to 200°C.

반도체 프로세스 시트(X)에 있어서의 양면 점착 시트(10)의 점착제층(12)(점착력 저감형 점착제층)이 전술한 제 1 타입의 방사선 경화성 점착제층인 경우, 점착력 저감 조치로서의 자외선 조사 등 방사선 조사에 의해 당해 점착제층(12) 내지 점착면(10a)의 점착력을 저하시켜, 지지체(S)와 양면 점착 시트(10) 사이를 뗄 수 있다. 그를 위한 방사선 조사가 자외선 조사인 경우, 그 조사량은 예를 들면 50∼500mJ/cm2이다.When the adhesive layer 12 (adhesion reduction type adhesive layer) of the double-sided adhesive sheet 10 in the semiconductor process sheet By irradiation, the adhesive force of the adhesive layer 12 to the adhesive surface 10a is reduced, and the support S and the double-sided adhesive sheet 10 can be separated. When the radiation irradiation for this is ultraviolet ray irradiation, the irradiation amount is, for example, 50 to 500 mJ/cm 2 .

페이스 다운에서의 전술한 칩 마운트 공정에 있어서, 반도체 칩(C)의 칩 전극(E)이 반도체 프로세스 시트(X)의 양면 점착 시트(10)의 점착면(10b)에 이르지 않는 경우에는, 디태치 공정 후, 봉지재부(30) 내의 각 반도체 칩(C)의 칩 전극(E)을 외부에 노출시키기 위한 연삭 가공이 봉지재부(30)에 대해서 행해진다.In the above-described chip mounting process in face down, when the chip electrode E of the semiconductor chip C does not reach the adhesive surface 10b of the double-sided adhesive sheet 10 of the semiconductor process sheet After the attach process, the encapsulant portion 30 is subjected to grinding processing to expose the chip electrode E of each semiconductor chip C within the encapsulant portion 30 to the outside.

다음으로, 배선 형성 공정에서는, 도 5(b)에 나타내는 바와 같이, 반도체 칩(C)마다의 배선을 포함하는 배선 구조부(40)가 봉지재부(30) 상 내지 패키지(P) 상에 형성된다. 반도체 칩(C)마다의 배선에는, 본 제조 방법에 의해 반도체 칩(C)마다 제조되게 되는 각 반도체 패키지에 있어서의 범프 전극 등의 외부 전극(41)이 포함된다.Next, in the wiring forming process, as shown in FIG. 5(b), a wiring structure portion 40 including wiring for each semiconductor chip C is formed on the encapsulating material portion 30 to the package P. . The wiring for each semiconductor chip C includes external electrodes 41 such as bump electrodes in each semiconductor package manufactured for each semiconductor chip C by this manufacturing method.

다음으로, 박화 공정에서는, 도 6(a)에 나타내는 바와 같이 배선 구조부(40)측에 백 그라인드 테이프(Y)가 첩합된 후, 도 6(b)에 나타내는 바와 같이, 봉지재부(30)에 대해서 연삭 가공이 실시되어 패키지(P)가 박화된다. 백 그라인드 테이프(Y)는 배선 구조부(40)의 외부 전극(41)을 포매 가능한 두께의 점착층(Ya)을 갖는다. 본 공정에서는, 예를 들면, 반도체 칩(C)의 이른바 이면(도 6 중에서는 상면)이 노출되도록 봉지재부(30)에 대해서 연삭 가공이 실시된다.Next, in the thinning process, after the back grind tape Y is bonded to the wiring structure portion 40 side as shown in FIG. 6(a), it is attached to the sealing material portion 30 as shown in FIG. 6(b). Grinding processing is performed to thin the package P. The back grind tape Y has an adhesive layer Ya of a thickness capable of embedding the external electrode 41 of the wiring structure 40. In this process, for example, grinding processing is performed on the encapsulating material portion 30 so that the so-called back surface (upper surface in FIG. 6) of the semiconductor chip C is exposed.

다음으로, 도 7(a)에 나타내는 바와 같이, 백 그라인드 테이프(Y)에 보지된 패키지(P)에 대해, 다이싱 테이프 일체형 이면 보호 필름(Z)이 첩합된다. 다이싱 테이프 일체형 이면 보호 필름(Z)은, 점착층을 갖는 다이싱 테이프(50)와 그 점착층 상의 반도체 칩 이면 보호용의 경화성의 필름(60)을 구비하고, 패키지(P)의 연삭 가공면에 대해서 다이싱 테이프 일체형 이면 보호 필름(Z)의 필름(60)측이 첩합된다. 반도체 칩 이면 보호용의 필름(60)은 흑계 착색제 등 착색제가 배합된 접착제 필름이다. 필름(60)용의 착색제로서는, 예를 들면, 부분 봉지제층(20)용의 착색제로서 전술한 것과 마찬가지의 것을 이용할 수 있다. 또한, 필름(60)은 열경화 타입의 접착제 필름이어도 되고, 예를 들면 70℃ 정도의 온도 조건하에서 피착체에 첩합되는 것에 의해 당해 피착체에 대해서 충분한 밀착력을 발현하는 것이 가능한 무경화 타입의 접착제 필름이어도 된다.Next, as shown in FIG. 7(a), the dicing tape-integrated back side protective film Z is bonded to the package P held by the back grind tape Y. The dicing tape integrated backside protection film (Z) includes a dicing tape (50) having an adhesive layer and a curable film (60) for protecting the backside of the semiconductor chip on the adhesive layer, and the grinding surface of the package (P). With respect to this, the film 60 side of the dicing tape integrated back surface protective film Z is bonded. The film 60 for protecting the back side of the semiconductor chip is an adhesive film mixed with a colorant such as a black colorant. As the colorant for the film 60, for example, a colorant similar to that described above as the colorant for the partial sealing agent layer 20 can be used. Additionally, the film 60 may be a heat-curing type adhesive film, for example, a non-curing type adhesive capable of developing sufficient adhesion to the adherend by bonding it to the adherend under temperature conditions of about 70°C. It can be film.

다음으로, 백 그라인드 테이프(Y)가 제거된다. 필름(60)이 열경화 타입의 접착제 필름인 경우에는, 백 그라인드 테이프(Y)의 제거 후, 도 7(b)에 나타내는 바와 같이 필름(60)이 가열 경화된다.Next, the back grind tape (Y) is removed. When the film 60 is a heat-curing type adhesive film, after removal of the back grind tape Y, the film 60 is heat-cured as shown in FIG. 7(b).

다음으로, 개편화 공정에서는, 도 7(c)에 나타내는 바와 같이, 예를 들면 블레이드 다이싱에 의해 봉지재부(30) 및 배선 구조부(40)가 반도체 칩(C)마다 분할된다(도 7(c)에서는 분할 개소를 모식적으로 굵은 선으로 나타낸다). 이렇게 해서 개편화된 각 반도체 패키지는, 이 후, 다이싱 테이프(50)로부터 픽업된다.Next, in the segmentation process, as shown in FIG. 7(c), the encapsulation material portion 30 and the wiring structure portion 40 are divided for each semiconductor chip C by, for example, blade dicing ( FIG. 7(c) In c), the division point is schematically indicated by a thick line). Each semiconductor package separated into pieces in this way is then picked up from the dicing tape 50.

이상과 같이 해서, 반도체 프로세스 시트(X)를 사용하여 반도체 패키지를 제조할 수 있다. 이와 같은 반도체 패키지 제조 방법은 반도체 패키지를 효율적으로 제조하는 데 적합하다. 그 이유는 이하와 같다.As described above, a semiconductor package can be manufactured using the semiconductor process sheet (X). This semiconductor package manufacturing method is suitable for efficiently manufacturing semiconductor packages. The reason is as follows.

부분 봉지제층(20)을 구비하지 않는 양면 점착 시트로 이루어지는 종래형의 반도체 프로세스 시트를 사용하여 반도체 패키지를 제조하는 경우, 그 칩 마운트 공정에서는, 일방면측이 지지체(S)에 첩합되어 있는 양면 점착 시트의 타방면에 대해서 복수의 반도체 칩(C)이 마운트된다. 이때, 반도체 칩(C)의 칩 전극(E)과는 반대의 측을 양면 점착 시트에 접합하는 페이스 업에서의 마운트가 행해진다. 다음으로, 양면 점착 시트 상에 있어서, 복수의 반도체 칩(C)을 포매하는 봉지재부가 형성된다. 다음으로, 복수의 반도체 칩(C)을 포매해서 수반되는 봉지재부(종래형의 칩 포매 봉지재부)로부터 양면 점착 시트가 박리된다(디태치 공정). 종래형의 칩 포매 봉지재부에 있어서 양면 점착 시트가 박리된 측의 면에는 각 반도체 칩(C)의 이른바 이면이 노출되어 있다. 다음으로, 이와 같은 봉지재부에 있어서 양면 점착 시트가 박리된 측의 면에 소정의 수지 시트가 첩합된다. 봉지재부에 있어서 양면 점착 시트가 박리된 측의 면에는 전술한 바와 같이 각 반도체 칩(C)의 이면이 노출되어 있어, 당해 봉지재부의 두께 방향에 있어서의 대칭성은 낮으므로, 당해 봉지재부는 불가피적으로 휘어 버린다. 이와 같은 휨이 생긴 상태에서는 후속의 프로세스를 적절히 진행할 수 없다. 그 때문에, 양면 점착 시트로 이루어지는 종래형의 반도체 프로세스 시트가 사용되는 반도체 패키지 제조 방법에서는, 디태치 공정 후, 봉지재부에 있어서 양면 점착 시트가 박리된 측의 면에 소정의 수지 시트를 첩합해서, 종래형의 칩 포매 봉지재부에 대하여 이른바 워페이지(휨) 컨트롤을 행할 필요가 있는 것이다.When manufacturing a semiconductor package using a conventional semiconductor process sheet consisting of a double-sided adhesive sheet without a partial encapsulant layer 20, in the chip mounting process, a double-sided surface with one side bonded to the support S A plurality of semiconductor chips C are mounted on the other side of the adhesive sheet. At this time, face-up mounting is performed to bond the side of the semiconductor chip C opposite to the chip electrode E to the double-sided adhesive sheet. Next, on the double-sided adhesive sheet, a sealing material portion that embeds a plurality of semiconductor chips (C) is formed. Next, the double-sided adhesive sheet is peeled from the encapsulating material portion (conventional chip embedding encapsulating material portion) accompanying the plurality of semiconductor chips C (detach process). In the conventional chip embedding encapsulation material, the so-called back side of each semiconductor chip C is exposed on the side from which the double-sided adhesive sheet was peeled. Next, in such a sealing material portion, a predetermined resin sheet is bonded to the surface on the side from which the double-sided adhesive sheet was peeled. As described above, the back side of each semiconductor chip C is exposed on the side from which the double-sided adhesive sheet has been peeled off in the encapsulating material portion, and since the symmetry in the thickness direction of the encapsulating material portion is low, the encapsulating material portion is unavoidable. It turns into an enemy. In a state where such bending occurs, subsequent processes cannot proceed properly. Therefore, in the semiconductor package manufacturing method in which a conventional semiconductor process sheet made of a double-sided adhesive sheet is used, after the detach process, a predetermined resin sheet is bonded to the side of the sealing material portion from which the double-sided adhesive sheet was peeled, It is necessary to perform so-called warpage (bending) control on the conventional chip embedding encapsulation material.

이에 비해, 본 발명에 따른 반도체 패키지 제조 방법에서는, 도 5(a)를 참조하여 전술한 디태치 공정을 거친 패키지(P)(칩 포매 봉지재부(30))에 대한 워페이지 컨트롤을 위한 특별한 공정은 필수는 아니다. 본 제조 방법에서는, 양면 점착 시트(10) 상에 부분 봉지제층(20)을 수반하는 반도체 프로세스 시트(X)가 사용되기 때문이다. 구체적으로는, 도 2를 참조하여 전술한 칩 마운트 공정에서 반도체 프로세스 시트(X)의 부분 봉지제층(20)에 대해서 복수의 반도체 칩(C)이 마운트되고, 그 후의 봉지 공정에서는, 복수의 반도체 칩(C)을 포매하도록 설치된 봉지제(30')와 부분 봉지제층(20) 또는 경화필 부분 봉지제층(20)으로 봉지재부(30)가 형성되고, 이와 같이 해서 형성되는 칩 포매 봉지재부(30)(패키지(P))는, 전술한 종래형의 칩 포매 봉지재부보다도 두께 방향에 있어서의 대칭성이 높아, 휨을 억제하는 데 적합하기 때문이다. 칩 포매 봉지재부(30) 내지 패키지(P)의 워페이지 컨트롤을 위한 공정이 필수가 아닌 본 제조 방법은, 반도체 패키지를 효율적으로 제조하는 데 적합하다.In contrast, in the semiconductor package manufacturing method according to the present invention, a special process for warpage control for the package P (chip embedding encapsulation material 30) that has undergone the detach process described above with reference to FIG. 5(a) is not required. This is because, in this manufacturing method, a semiconductor process sheet (X) carrying a partial encapsulant layer (20) on a double-sided adhesive sheet (10) is used. Specifically, in the chip mounting process described above with reference to FIG. 2, a plurality of semiconductor chips C are mounted on the partial encapsulant layer 20 of the semiconductor process sheet An encapsulant 30 is formed of an encapsulant 30' provided to embed the chip C and a partial encapsulant layer 20 or a cured partial encapsulant layer 20, and the chip-embedding encapsulant formed in this way ( 30) (Package P) has higher symmetry in the thickness direction than the above-mentioned conventional chip embedding encapsulating material portion, and is suitable for suppressing warping. This manufacturing method, which does not require a process for warpage control of the chip embedding encapsulation material 30 or the package P, is suitable for efficiently manufacturing a semiconductor package.

이상과 같이, 반도체 프로세스 시트(X) 및 이것이 사용되는 반도체 패키지 제조 방법은, 반도체 패키지를 효율적으로 제조하는 데 적합한 것이다.As described above, the semiconductor process sheet (X) and the semiconductor package manufacturing method using it are suitable for efficiently manufacturing a semiconductor package.

본 실시형태의 칩 마운트 공정에서는, 전술한 바와 같이, 바람직하게는, 반도체 칩(C)의 칩 전극(E)이 반도체 프로세스 시트(X)에 있어서의 부분 봉지제층(20)에 돌입하고 또한 양면 점착 시트(10)의 점착면(10b)에 이르도록, 각 반도체 칩(C)은 부분 봉지제층(20)에 대해서 마운트된다. 이 경우, 후의 배선 형성 공정에서는, 봉지재부(30)의 표면에 이미 노출되어 있는 칩 전극(E)과 전기적으로 접속되는 배선을 포함하는 배선 구조부(40)가 형성된다. 이들 구성에 의하면, 후술과 같은 페이스 업에서의 칩 마운트 공정을 거치는 경우에 배선 형성 공정 전에 필요로 하는 봉지재부(30) 연삭 공정을 행하는 일 없이, 배선 구조부(40)를 적절히 형성할 수 있다. 따라서, 당해 구성은, 반도체 패키지를 효율적으로 제조함에 있어서 바람직하다.In the chip mounting process of the present embodiment, as described above, preferably, the chip electrode E of the semiconductor chip C enters the partial encapsulant layer 20 in the semiconductor process sheet Each semiconductor chip C is mounted against the partial encapsulant layer 20 so as to reach the adhesive surface 10b of the adhesive sheet 10. In this case, in the subsequent wiring forming process, the wiring structure portion 40 including a wiring electrically connected to the chip electrode E already exposed on the surface of the encapsulating material portion 30 is formed. According to these configurations, when a face-up chip mounting process as described later is performed, the wiring structure portion 40 can be appropriately formed without performing a grinding process for the encapsulating material portion 30 required before the wiring forming process. Therefore, this configuration is desirable for efficiently manufacturing semiconductor packages.

본 발명의 반도체 패키지 제조 방법에 있어서의 칩 마운트 공정에서는, 페이스 다운에서의 마운트 대신에, 반도체 칩(C)이 그 칩 본체에 있어서의 칩 전극(E)과는 반대의 측에서 부분 봉지제층(20)에 접합되도록, 부분 봉지제층(20)에 대한 반도체 칩(C)의 마운트가 행해져도 된다. 이 경우, 도 5(a)를 참조하여 전술한 디태치 공정 후에 봉지재부(30)를 연삭하여 반도체 칩(C)의 칩 전극(E)을 노출시키는 연삭 공정을 본 반도체 패키지 제조 방법은 추가로 포함하고, 또한 도 5(b)를 참조하여 전술한 배선 형성 공정에서는, 봉지재부(30)의 표면에 노출되어 있는 칩 전극(E)과 전기적으로 접속되는 배선을 포함하는 배선 구조부(40)가 형성된다. 이와 같은 구성에 의하면, 배선 구조부(40)를 적절히 형성할 수 있다.In the chip mounting process in the semiconductor package manufacturing method of the present invention, instead of mounting from the face down, the semiconductor chip (C) is placed on the side opposite to the chip electrode (E) in the chip body with a partial encapsulant layer ( The semiconductor chip C may be mounted on the partial encapsulant layer 20 so as to be bonded to the semiconductor chip C 20). In this case, the semiconductor package manufacturing method, which involves a grinding process of exposing the chip electrodes E of the semiconductor chip C by grinding the encapsulation material 30 after the detach process described above with reference to FIG. 5(a), is further In the wiring forming process described above with reference to FIG. 5(b), the wiring structure portion 40 including a wiring electrically connected to the chip electrode E exposed on the surface of the encapsulating material portion 30. is formed According to this configuration, the wiring structure portion 40 can be appropriately formed.

이상의 정리로서, 본 발명의 구성 및 그 베리에이션을 이하에 부기로서 열기한다.In summary of the above, the configuration of the present invention and its variations are listed below as an appendix.

〔부기 1〕〔Appendix 1〕

점착력 저감형 점착제층, 점착제층, 및 이들 사이에 위치하는 기재를 적어도 포함하는 적층 구조를 갖고, 또한 제 1 점착면 및 이것과는 반대의 제 2 점착면을 갖는, 양면 점착 시트와,A double-sided adhesive sheet having a laminated structure including at least a reduced adhesive force type adhesive layer, an adhesive layer, and a substrate positioned between them, and having a first adhesive surface and a second adhesive surface opposite to the adhesive layer,

상기 양면 점착 시트에 있어서의 상기 제 2 점착면 상에 박리 가능하게 밀착되어 있는 부분 봉지제층을 구비하는 반도체 프로세스 시트.A semiconductor process sheet comprising a partial encapsulant layer in peelable contact with the second adhesive surface of the double-sided adhesive sheet.

〔부기 2〕〔Appendix 2〕

상기 부분 봉지제층은 칩 전극 포매용 접착제층인, 부기 1에 기재된 반도체 프로세스 시트.The semiconductor process sheet according to Appendix 1, wherein the partial encapsulant layer is an adhesive layer for chip electrode embedding.

〔부기 3〕〔Appendix 3〕

포매 대상 칩 전극의 높이에 대한 상기 칩 전극 포매용 접착제층의 두께의 비의 값은 0.1∼10 또는 0.2∼9인, 부기 2에 기재된 반도체 프로세스 시트.The semiconductor process sheet according to Appendix 2, wherein the ratio of the thickness of the adhesive layer for chip electrode embedding to the height of the chip electrode to be embedded is 0.1 to 10 or 0.2 to 9.

〔부기 4〕〔Appendix 4〕

상기 부분 봉지제층은 1∼300μm, 5∼250nm 또는 10∼200nm의 두께를 갖는, 부기 1 내지 3 중 어느 하나에 기재된 반도체 프로세스 시트.The semiconductor process sheet according to any one of Appendices 1 to 3, wherein the partial encapsulant layer has a thickness of 1 to 300 μm, 5 to 250 nm, or 10 to 200 nm.

〔부기 5〕〔Appendix 5〕

상기 점착력 저감형 점착제층은, 가열 발포형 점착제층 또는 방사선 경화성 점착제층인, 부기 1 내지 4 중 어느 하나에 기재된 반도체 프로세스 시트.The semiconductor process sheet according to any one of Appendices 1 to 4, wherein the adhesive force-reducing adhesive layer is a heat-foamable adhesive layer or a radiation-curable adhesive layer.

〔부기 6〕〔Appendix 6〕

상기 점착력 저감형 점착제층은, 상기 적층 구조에 있어서 상기 기재보다도 상기 제 1 점착면측에 위치하고,The adhesive force-reducing adhesive layer is located closer to the first adhesive surface than the substrate in the laminated structure,

상기 점착제층은, 상기 적층 구조에 있어서 상기 기재보다도 상기 제 2 점착면측에 위치하는, 부기 1 내지 5 중 어느 하나에 기재된 반도체 프로세스 시트.The semiconductor process sheet according to any one of Appendices 1 to 5, wherein the adhesive layer is located on a side of the second adhesive face rather than the substrate in the laminated structure.

〔부기 7〕〔Appendix 7〕

상기 양면 점착 시트의 상기 제 2 점착면과 상기 부분 봉지제층 사이의, 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서의 박리 시험에 있어서의 박리 점착력에 대한, 상기 양면 점착 시트의 상기 제 1 점착면이 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서의 박리 시험에 있어서 스테인리스 평면에 대해서 나타내는 박리 점착력의 비의 값은, 0.003∼3 또는 0.004∼2.5인, 부기 1 내지 6 중 어느 하나에 기재된 반도체 프로세스 시트.The peel adhesive strength of the double-sided adhesive sheet between the second adhesive surface of the double-sided adhesive sheet and the partial encapsulant layer in a peel test under conditions of 23° C., a peel angle of 180°, and a tensile speed of 300 mm/min. In a peel test under the conditions of 23°C, peel angle of 180°, and tensile speed of 300 mm/min, the value of the ratio of peel adhesion to the stainless steel plane is 0.003 to 3 or 0.004 to 2.5, see Appendix. The semiconductor process sheet according to any one of 1 to 6.

〔부기 8〕〔Appendix 8〕

부기 1 내지 7 중 어느 하나에 기재된 반도체 프로세스 시트를 사용하여 반도체 패키지를 제조하기 위한 방법으로서,A method for manufacturing a semiconductor package using the semiconductor process sheet described in any one of Appendices 1 to 7,

상기 제 1 점착면측이 지지체에 첩합되어 있는 상기 반도체 프로세스 시트에 있어서의 상기 부분 봉지제층에 대해서 복수의 반도체 칩을 마운트하는 칩 마운트 공정과,a chip mounting step of mounting a plurality of semiconductor chips on the partial encapsulant layer of the semiconductor process sheet, the first adhesive surface side of which is bonded to a support;

상기 반도체 프로세스 시트 상에 있어서 상기 복수의 반도체 칩을 포매하도록 봉지제를 공급하고, 당해 봉지제 및 상기 부분 봉지제층을 경화시켜 봉지재부를 형성하는 봉지 공정과,an encapsulation step of supplying an encapsulant to embed the plurality of semiconductor chips on the semiconductor process sheet and curing the encapsulant and the partial encapsulant layer to form an encapsulant portion;

상기 봉지재부와 상기 제 2 점착면 사이를 이격시키는 것을 포함하는 디태치 공정과,A detach process including separating the encapsulant portion and the second adhesive surface,

상기 반도체 칩마다의 배선을 포함하는 배선 구조부를 상기 봉지재부 상에 형성하는 배선 형성 공정과,a wiring forming step of forming a wiring structure including wiring for each semiconductor chip on the encapsulating material portion;

상기 봉지재부 및 상기 배선 구조부를 상기 반도체 칩마다 분할하여 반도체 패키지를 얻는 개편화 공정을 포함하는 반도체 패키지 제조 방법.A method of manufacturing a semiconductor package including a separation process of dividing the encapsulation material and the wiring structure for each semiconductor chip to obtain a semiconductor package.

〔부기 9〕〔Appendix 9〕

부기 1 내지 7 중 어느 하나에 기재된 반도체 프로세스 시트를 사용하여 반도체 패키지를 제조하기 위한 방법으로서,A method for manufacturing a semiconductor package using the semiconductor process sheet described in any one of Appendices 1 to 7,

상기 제 1 점착면측이 지지체에 첩합되어 있는 상기 반도체 프로세스 시트에 있어서의 상기 부분 봉지제층에 대해서 복수의 반도체 칩을 마운트하는 칩 마운트 공정과,a chip mounting step of mounting a plurality of semiconductor chips on the partial encapsulant layer of the semiconductor process sheet, the first adhesive surface side of which is bonded to a support;

상기 부분 봉지제층을 경화시키는 경화 공정과,A curing process of curing the partial encapsulant layer,

상기 반도체 프로세스 시트 상에 있어서 상기 복수의 반도체 칩을 포매하도록 봉지제를 공급하고, 당해 봉지제를 경화필 부분 봉지제층 상에서 경화시켜 봉지재부를 형성하는 봉지 공정과,An encapsulation step of supplying an encapsulant to embed the plurality of semiconductor chips on the semiconductor process sheet and curing the encapsulant on the cured partial encapsulant layer to form an encapsulant portion;

상기 봉지재부와 상기 제 2 점착면 사이를 이격시키는 것을 포함하는 디태치 공정과,A detach process including separating the encapsulant portion and the second adhesive surface,

상기 반도체 칩마다의 배선을 포함하는 배선 구조부를 상기 봉지재부 상에 형성하는 배선 형성 공정과,A wiring forming step of forming a wiring structure including wiring for each semiconductor chip on the encapsulating material portion;

상기 봉지재부 및 상기 배선 구조부를 상기 반도체 칩마다 분할하여 반도체 패키지를 얻는 개편화 공정을 포함하는 반도체 패키지 제조 방법.A method of manufacturing a semiconductor package including a separation process of dividing the encapsulation material and the wiring structure for each semiconductor chip to obtain a semiconductor package.

〔부기 10〕〔Note 10〕

상기 반도체 칩은, 칩 본체와, 이것으로부터 연출되는 적어도 하나의 칩 전극을 갖고,The semiconductor chip has a chip body and at least one chip electrode extending from the chip body,

상기 칩 마운트 공정에서는, 각 반도체 칩은, 상기 칩 전극이 상기 부분 봉지제층에 돌입하도록 당해 부분 봉지제층에 대해서 마운트되는, 부기 8 또는 9에 기재된 반도체 패키지 제조 방법.In the chip mounting process, each semiconductor chip is mounted with respect to the partial encapsulating agent layer so that the chip electrode enters the partial encapsulating agent layer. The semiconductor package manufacturing method according to Supplementary Note 8 or 9.

〔부기 11〕〔Appendix 11〕

상기 칩 마운트 공정에서는, 각 반도체 칩은, 상기 칩 전극이 상기 부분 봉지제층에 돌입하고 또한 상기 제 2 점착면에 이르도록, 상기 부분 봉지제층에 대해서 마운트되는, 부기 10에 기재된 반도체 패키지 제조 방법.In the chip mounting step, each semiconductor chip is mounted with respect to the partial encapsulant layer so that the chip electrode enters the partial encapsulant layer and reaches the second adhesive surface. The semiconductor package manufacturing method according to Supplementary Note 10.

〔부기 12〕〔Appendix 12〕

상기 배선 형성 공정에서는, 상기 봉지재부의 표면에 노출되어 있는 상기 칩 전극과 전기적으로 접속되는 배선을 포함하는 배선 구조부가 형성되는, 부기 11에 기재된 반도체 패키지 제조 방법.The semiconductor package manufacturing method according to Supplementary Note 11, wherein in the wiring forming step, a wiring structure portion including a wiring electrically connected to the chip electrode exposed on the surface of the encapsulating material portion is formed.

〔부기 13〕〔Appendix 13〕

상기 반도체 칩은, 칩 본체와, 이것으로부터 연출되는 적어도 하나의 칩 전극을 갖고,The semiconductor chip has a chip body and at least one chip electrode extending from the chip body,

상기 칩 마운트 공정에서는, 각 반도체 칩은, 상기 칩 본체에 있어서의 상기 칩 전극과는 반대의 측이 상기 부분 봉지제층에 접합되도록 당해 부분 봉지제층에 대해서 마운트되는, 부기 8 또는 9에 기재된 반도체 패키지 제조 방법.In the chip mounting process, each semiconductor chip is mounted on the partial encapsulant layer so that the side of the chip body opposite to the chip electrode is bonded to the partial encapsulant layer. The semiconductor package according to Supplementary Note 8 or 9. Manufacturing method.

〔부기 14〕〔Appendix 14〕

상기 디태치 공정 후에 상기 봉지재부를 연삭하여 상기 반도체 칩의 상기 칩 전극을 노출시키는 공정을 추가로 포함하고,After the detach process, it further includes a process of exposing the chip electrode of the semiconductor chip by grinding the encapsulation material,

상기 배선 형성 공정에서는, 상기 봉지재부의 표면에 노출되어 있는 상기 칩 전극과 전기적으로 접속되는 배선을 포함하는 배선 구조부가 형성되는, 부기 13에 기재된 반도체 패키지 제조 방법.The semiconductor package manufacturing method according to Supplementary Note 13, wherein in the wiring forming step, a wiring structure portion including a wiring electrically connected to the chip electrode exposed on the surface of the encapsulating material portion is formed.

〔부기 15〕〔Note 15〕

상기 디태치 공정은, 상기 반도체 프로세스 시트에 있어서의 상기 점착력 저감형 점착제층에 대한 점착력 저감 조치를 포함하는, 부기 8 내지 14 중 어느 하나에 기재된 반도체 패키지 제조 방법.The semiconductor package manufacturing method according to any one of Appendices 8 to 14, wherein the detach process includes measures to reduce adhesion to the adhesion reduction type adhesive layer in the semiconductor process sheet.

X 반도체 프로세스 시트
10 양면 점착 시트
10a, 10b 점착면
11 기재
12 점착제층(점착력 저감형 점착제층)
13 점착제층
20 부분 봉지제층
30' 봉지제
30 봉지재부
40 배선 구조부
41 외부 전극
C 반도체 칩
P 패키지
X Semiconductor Process Sheet
10 Double-sided adhesive sheet
10a, 10b adhesive side
11 listed
12 Adhesive layer (reduced adhesion type adhesive layer)
13 Adhesive layer
20 partial encapsulant layer
30' bag
30 bag wealth
40 wiring structure
41 external electrode
C semiconductor chip
P package

Claims (15)

점착력 저감형 점착제층, 점착제층, 및 이들 사이에 위치하는 기재를 적어도 포함하는 적층 구조를 갖고, 또한 제 1 점착면 및 이것과는 반대의 제 2 점착면을 갖는, 양면 점착 시트와,
상기 양면 점착 시트에 있어서의 상기 제 2 점착면 상에 박리 가능하게 밀착되어 있는 부분 봉지제층을 구비하는 반도체 프로세스 시트로서,
상기 점착력 저감형 점착제층은, 상기 적층 구조에 있어서 상기 기재보다도 상기 제 1 점착면측에 위치하고,
상기 점착제층은, 상기 적층 구조에 있어서 상기 기재보다도 상기 제 2 점착면측에 위치하는, 반도체 프로세스 시트.
A double-sided adhesive sheet having a laminated structure including at least a reduced adhesive force type adhesive layer, an adhesive layer, and a substrate positioned between them, and having a first adhesive surface and a second adhesive surface opposite to the adhesive layer,
A semiconductor process sheet comprising a partial encapsulant layer peelable and in close contact with the second adhesive surface of the double-sided adhesive sheet,
The adhesive force-reducing adhesive layer is located closer to the first adhesive surface than the substrate in the laminated structure,
The semiconductor process sheet, wherein the adhesive layer is located on a side of the second adhesive face rather than the substrate in the laminated structure.
제 1 항에 있어서,
상기 부분 봉지제층은 칩 전극 포매용 접착제층인, 반도체 프로세스 시트.
According to claim 1,
A semiconductor process sheet, wherein the partial encapsulant layer is an adhesive layer for chip electrode embedding.
제 2 항에 있어서,
포매 대상 칩 전극의 높이에 대한 상기 칩 전극 포매용 접착제층의 두께의 비의 값은 0.1∼10인, 반도체 프로세스 시트.
According to claim 2,
A semiconductor process sheet, wherein the ratio of the thickness of the adhesive layer for chip electrode embedding to the height of the chip electrode to be embedded is 0.1 to 10.
제 1 항에 있어서,
상기 부분 봉지제층은 1∼300μm의 두께를 갖는, 반도체 프로세스 시트.
According to claim 1,
A semiconductor process sheet, wherein the partial encapsulant layer has a thickness of 1 to 300 μm.
제 1 항에 있어서,
상기 점착력 저감형 점착제층은, 가열 발포형 점착제층 또는 방사선 경화성 점착제층인, 반도체 프로세스 시트.
According to claim 1,
The semiconductor process sheet wherein the adhesive force reduction type adhesive layer is a heat foamable adhesive layer or a radiation curable adhesive layer.
제 1 항에 있어서,
상기 양면 점착 시트의 상기 제 2 점착면과 상기 부분 봉지제층 사이의, 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서의 박리 시험에 있어서의 박리 점착력에 대한, 상기 양면 점착 시트의 상기 제 1 점착면이 23℃, 박리 각도 180° 및 인장 속도 300mm/분의 조건에서의 박리 시험에 있어서 스테인리스 평면에 대해서 나타내는 박리 점착력의 비의 값은, 0.003∼3인, 반도체 프로세스 시트.
According to claim 1,
The peel adhesive strength of the double-sided adhesive sheet between the second adhesive surface of the double-sided adhesive sheet and the partial encapsulant layer in a peel test under conditions of 23° C., a peel angle of 180°, and a tensile speed of 300 mm/min. A semiconductor process sheet wherein the ratio of the peel adhesive force shown by the first adhesive surface to the stainless steel plane in a peel test under the conditions of 23°C, a peel angle of 180°, and a tensile speed of 300 mm/min is 0.003 to 3.
제 1 항 내지 제 6 항 중 어느 한 항에 기재된 반도체 프로세스 시트를 사용하여 반도체 패키지를 제조하기 위한 방법으로서,
상기 제 1 점착면측이 지지체에 첩합(貼合)되어 있는 상기 반도체 프로세스 시트에 있어서의 상기 부분 봉지제층에 대해서 복수의 반도체 칩을 마운트하는 칩 마운트 공정과,
상기 반도체 프로세스 시트 상에 있어서 상기 복수의 반도체 칩을 포매하도록 봉지제를 공급하고, 당해 봉지제 및 상기 부분 봉지제층을 경화시켜 봉지재부를 형성하는 봉지 공정과,
상기 봉지재부와 상기 제 2 점착면 사이를 이격시키는 것을 포함하는 디태치 공정과,
상기 반도체 칩마다의 배선을 포함하는 배선 구조부를 상기 봉지재부 상에 형성하는 배선 형성 공정과,
상기 봉지재부 및 상기 배선 구조부를 상기 반도체 칩마다 분할하여 반도체 패키지를 얻는 개편화 공정을 포함하는 반도체 패키지 제조 방법.
A method for manufacturing a semiconductor package using the semiconductor process sheet according to any one of claims 1 to 6, comprising:
A chip mounting step of mounting a plurality of semiconductor chips on the partial encapsulant layer of the semiconductor process sheet, the first adhesive surface side of which is bonded to a support body;
an encapsulation step of supplying an encapsulant to embed the plurality of semiconductor chips on the semiconductor process sheet and curing the encapsulant and the partial encapsulant layer to form an encapsulant portion;
A detach process including separating the encapsulant portion and the second adhesive surface,
a wiring forming step of forming a wiring structure including wiring for each semiconductor chip on the encapsulating material portion;
A method of manufacturing a semiconductor package including a separation process of dividing the encapsulation material and the wiring structure for each semiconductor chip to obtain a semiconductor package.
제 1 항 내지 제 6 항 중 어느 한 항에 기재된 반도체 프로세스 시트를 사용하여 반도체 패키지를 제조하기 위한 방법으로서,
상기 제 1 점착면측이 지지체에 첩합되어 있는 상기 반도체 프로세스 시트에 있어서의 상기 부분 봉지제층에 대해서 복수의 반도체 칩을 마운트하는 칩 마운트 공정과,
상기 부분 봉지제층을 경화시키는 경화 공정과,
상기 반도체 프로세스 시트 상에 있어서 상기 복수의 반도체 칩을 포매하도록 봉지제를 공급하고, 당해 봉지제를 경화필(畢) 부분 봉지제층 상에서 경화시켜 봉지재부를 형성하는 봉지 공정과,
상기 봉지재부와 상기 제 2 점착면 사이를 이격시키는 것을 포함하는 디태치 공정과,
상기 반도체 칩마다의 배선을 포함하는 배선 구조부를 상기 봉지재부 상에 형성하는 배선 형성 공정과,
상기 봉지재부 및 상기 배선 구조부를 상기 반도체 칩마다 분할하여 반도체 패키지를 얻는 개편화 공정을 포함하는 반도체 패키지 제조 방법.
A method for manufacturing a semiconductor package using the semiconductor process sheet according to any one of claims 1 to 6, comprising:
a chip mounting step of mounting a plurality of semiconductor chips on the partial encapsulant layer of the semiconductor process sheet, the first adhesive surface side of which is bonded to a support;
A curing process of curing the partial encapsulant layer,
An encapsulation step of supplying an encapsulant to embed the plurality of semiconductor chips on the semiconductor process sheet and curing the encapsulant on a cured partial encapsulant layer to form an encapsulant portion;
A detach process including separating the encapsulant portion and the second adhesive surface,
a wiring forming step of forming a wiring structure including wiring for each semiconductor chip on the encapsulating material portion;
A method of manufacturing a semiconductor package including a separation process of dividing the encapsulation material and the wiring structure for each semiconductor chip to obtain a semiconductor package.
제 7 항에 있어서,
상기 반도체 칩은, 칩 본체와, 이것으로부터 연출(延出)되는 적어도 하나의 칩 전극을 갖고,
상기 칩 마운트 공정에서는, 각 반도체 칩은, 상기 칩 전극이 상기 부분 봉지제층에 돌입하도록 당해 부분 봉지제층에 대해서 마운트되는, 반도체 패키지 제조 방법.
According to claim 7,
The semiconductor chip has a chip body and at least one chip electrode extending from the chip body,
In the chip mounting process, each semiconductor chip is mounted with respect to the partial encapsulant layer so that the chip electrode enters the partial encapsulant layer.
제 9 항에 있어서,
상기 칩 마운트 공정에서는, 각 반도체 칩은, 상기 칩 전극이 상기 부분 봉지제층에 돌입하고 또한 상기 제 2 점착면에 이르도록, 상기 부분 봉지제층에 대해서 마운트되는, 반도체 패키지 제조 방법.
According to clause 9,
In the chip mounting process, each semiconductor chip is mounted with respect to the partial encapsulant layer so that the chip electrode enters the partial encapsulant layer and reaches the second adhesive surface.
제 10 항에 있어서,
상기 배선 형성 공정에서는, 상기 봉지재부의 표면에 노출되어 있는 상기 칩 전극과 전기적으로 접속되는 배선을 포함하는 배선 구조부가 형성되는, 반도체 패키지 제조 방법.
According to claim 10,
In the wiring forming process, a wiring structure portion including a wiring electrically connected to the chip electrode exposed on the surface of the encapsulating material portion is formed.
제 7 항에 있어서,
상기 반도체 칩은, 칩 본체와, 이것으로부터 연출되는 적어도 하나의 칩 전극을 갖고,
상기 칩 마운트 공정에서는, 각 반도체 칩은, 상기 칩 본체에 있어서의 상기 칩 전극과는 반대의 측이 상기 부분 봉지제층에 접합되도록 당해 부분 봉지제층에 대해서 마운트되는, 반도체 패키지 제조 방법.
According to claim 7,
The semiconductor chip has a chip body and at least one chip electrode extending from the chip body,
In the chip mounting step, each semiconductor chip is mounted on the partial encapsulant layer so that the side of the chip body opposite to the chip electrode is bonded to the partial encapsulant layer.
제 12 항에 있어서,
상기 디태치 공정 후에 상기 봉지재부를 연삭하여 상기 반도체 칩의 상기 칩 전극을 노출시키는 공정을 추가로 포함하고,
상기 배선 형성 공정에서는, 상기 봉지재부의 표면에 노출되어 있는 상기 칩 전극과 전기적으로 접속되는 배선을 포함하는 배선 구조부가 형성되는, 반도체 패키지 제조 방법.
According to claim 12,
After the detach process, it further includes a process of exposing the chip electrode of the semiconductor chip by grinding the encapsulation material,
In the wiring forming process, a wiring structure portion including a wiring electrically connected to the chip electrode exposed on the surface of the encapsulating material portion is formed.
제 7 항에 있어서,
상기 디태치 공정은, 상기 반도체 프로세스 시트에 있어서의 상기 점착력 저감형 점착제층에 대한 점착력 저감 조치를 포함하는, 반도체 패키지 제조 방법.
According to claim 7,
The method of manufacturing a semiconductor package, wherein the detach process includes measures to reduce adhesion to the adhesion reduction type adhesive layer in the semiconductor process sheet.
삭제delete
KR1020207016537A 2017-11-16 2018-09-05 Semiconductor process sheet and semiconductor package manufacturing method KR102600254B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-220856 2017-11-16
JP2017220856A JP7095978B2 (en) 2017-11-16 2017-11-16 Semiconductor process sheet and semiconductor package manufacturing method
PCT/JP2018/032933 WO2019097819A1 (en) 2017-11-16 2018-09-05 Semiconductor process sheet and method for manufacturing semiconductor package

Publications (2)

Publication Number Publication Date
KR20200085842A KR20200085842A (en) 2020-07-15
KR102600254B1 true KR102600254B1 (en) 2023-11-08

Family

ID=66538976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207016537A KR102600254B1 (en) 2017-11-16 2018-09-05 Semiconductor process sheet and semiconductor package manufacturing method

Country Status (5)

Country Link
JP (1) JP7095978B2 (en)
KR (1) KR102600254B1 (en)
CN (1) CN111344845A (en)
TW (1) TWI772520B (en)
WO (1) WO2019097819A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538787B2 (en) * 2020-10-30 2022-12-27 Advanced Semiconductor Engineering, Inc. Method and system for manufacturing a semiconductor package structure
JP2022170157A (en) 2021-04-28 2022-11-10 日東電工株式会社 Thermosetting resin composition, thermosetting sheet, and, semiconductor chip coating member

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223518A (en) 1999-02-03 2000-08-11 Casio Comput Co Ltd Semiconductor device and its manufacture
JP2001313350A (en) 2000-04-28 2001-11-09 Sony Corp Chip-shaped electronic component and its manufacturing method, and pseudo-wafer used for manufacture of chip- shaped electronic component and its manufacturing method
JP2005028734A (en) 2003-07-11 2005-02-03 Nitto Denko Corp Laminated sheet
JP2013074182A (en) * 2011-09-28 2013-04-22 Nitto Denko Corp Semiconductor device manufacturing method
JP2013074184A (en) 2011-09-28 2013-04-22 Nitto Denko Corp Semiconductor device manufacturing method
JP2013157470A (en) 2012-01-30 2013-08-15 Sekisui Chem Co Ltd Semiconductor component manufacturing method
US20160035667A1 (en) 2014-07-30 2016-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of Packaging Semiconductor Devices and Packaged Semiconductor Devices
JP2016029701A (en) 2014-07-22 2016-03-03 日東電工株式会社 Sheet-like resin composition, tape-integrated sheet-like resin composition for grinding backside, and method for manufacturing semiconductor device
JP2017092335A (en) * 2015-11-13 2017-05-25 日東電工株式会社 Method of manufacturing semiconductor package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4155999B2 (en) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント Semiconductor device and manufacturing method of semiconductor device
US8258624B2 (en) 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
JP5224111B2 (en) 2008-08-29 2013-07-03 日立化成株式会社 Adhesive film for semiconductor wafer processing
US20110198762A1 (en) 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
JP2012227441A (en) 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd Semiconductor device manufacturing method and semiconductor device
CN103137501A (en) * 2011-11-28 2013-06-05 日东电工株式会社 Method for producing semiconductor device
KR20130103950A (en) * 2012-03-12 2013-09-25 닛토덴코 가부시키가이샤 Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
KR20130103947A (en) * 2012-03-12 2013-09-25 닛토덴코 가부시키가이샤 Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
CN105075395A (en) * 2013-03-27 2015-11-18 古河电气工业株式会社 Element-sealing resin composition for organic electronic device, element-sealing resin sheet for organic electronic device, organic electroluminescence element, and image display apparatus
JP6167612B2 (en) 2013-03-29 2017-07-26 住友ベークライト株式会社 Adhesive sheets and electronic components
WO2015064574A1 (en) * 2013-10-30 2015-05-07 リンテック株式会社 Semiconductor bonding adhesive sheet and semiconductor device manufacturing method
KR102344987B1 (en) * 2013-12-24 2021-12-30 닛토덴코 가부시키가이샤 Dicing·die bond film, manufacturing method for semiconductor device, and semiconductor device
JP2015126124A (en) 2013-12-26 2015-07-06 日東電工株式会社 Semiconductor package manufacturing method
US9281286B1 (en) 2014-08-27 2016-03-08 Freescale Semiconductor Inc. Microelectronic packages having texturized solder pads and methods for the fabrication thereof
JP2017088782A (en) 2015-11-13 2017-05-25 日東電工株式会社 Laminate and joined body, recovery method for combination and manufacturing method of semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223518A (en) 1999-02-03 2000-08-11 Casio Comput Co Ltd Semiconductor device and its manufacture
JP2001313350A (en) 2000-04-28 2001-11-09 Sony Corp Chip-shaped electronic component and its manufacturing method, and pseudo-wafer used for manufacture of chip- shaped electronic component and its manufacturing method
JP2005028734A (en) 2003-07-11 2005-02-03 Nitto Denko Corp Laminated sheet
JP2013074182A (en) * 2011-09-28 2013-04-22 Nitto Denko Corp Semiconductor device manufacturing method
JP2013074184A (en) 2011-09-28 2013-04-22 Nitto Denko Corp Semiconductor device manufacturing method
JP2013157470A (en) 2012-01-30 2013-08-15 Sekisui Chem Co Ltd Semiconductor component manufacturing method
JP2016029701A (en) 2014-07-22 2016-03-03 日東電工株式会社 Sheet-like resin composition, tape-integrated sheet-like resin composition for grinding backside, and method for manufacturing semiconductor device
US20160035667A1 (en) 2014-07-30 2016-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of Packaging Semiconductor Devices and Packaged Semiconductor Devices
JP2017092335A (en) * 2015-11-13 2017-05-25 日東電工株式会社 Method of manufacturing semiconductor package

Also Published As

Publication number Publication date
TWI772520B (en) 2022-08-01
KR20200085842A (en) 2020-07-15
JP7095978B2 (en) 2022-07-05
JP2019091845A (en) 2019-06-13
CN111344845A (en) 2020-06-26
TW201923995A (en) 2019-06-16
WO2019097819A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
KR102532978B1 (en) Dicing die bond film
KR102491928B1 (en) Die bond film, dicing die-bonding film, and semiconductor apparatus manufacturing method
WO2019131856A1 (en) Semiconductor back surface adhering film
CN109148350B (en) Dicing tape-integrated adhesive sheet
TWI820080B (en) Semiconductor back adhesive film and dicing tape integrated semiconductor back adhesive film
JP6921644B2 (en) Backside protective film with integrated dicing tape
JP7438740B2 (en) semiconductor process sheet
JP7064184B2 (en) Manufacturing method of dicing tape integrated sealing sheet and semiconductor device
KR20200075752A (en) Adhesive film, adhesive film with dicing tape, and semiconductor device manufacturing method
KR102600254B1 (en) Semiconductor process sheet and semiconductor package manufacturing method
TWI796391B (en) Dicing Tape Integrated Semiconductor Backside Adhesive Film
JP7438741B2 (en) semiconductor process sheet
JP7333257B2 (en) Semiconductor back adhesion film
JP7451150B2 (en) Dicing tape integrated semiconductor back adhesive film
TWI795503B (en) Semiconductor Back Adhesive Film
JP7344779B2 (en) Semiconductor back adhesive film
JP7229815B2 (en) Thermosetting adhesive film, semiconductor process sheet, and semiconductor package manufacturing method
JP2020102553A (en) Semiconductor backside adhesion film
JP2019121659A (en) Dicing tape integration type semiconductor back contact film
CN111826097A (en) Dicing die bonding film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant