KR102591265B1 - 변환 스킵 모드와 다중 변환 선택 사이의 조화를 위한 방법 및 장치 - Google Patents

변환 스킵 모드와 다중 변환 선택 사이의 조화를 위한 방법 및 장치 Download PDF

Info

Publication number
KR102591265B1
KR102591265B1 KR1020217013017A KR20217013017A KR102591265B1 KR 102591265 B1 KR102591265 B1 KR 102591265B1 KR 1020217013017 A KR1020217013017 A KR 1020217013017A KR 20217013017 A KR20217013017 A KR 20217013017A KR 102591265 B1 KR102591265 B1 KR 102591265B1
Authority
KR
South Korea
Prior art keywords
transform
coded
coded block
block
transformation
Prior art date
Application number
KR1020217013017A
Other languages
English (en)
Other versions
KR20210068521A (ko
Inventor
신 자오
샹 리
산 류
Original Assignee
텐센트 아메리카 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텐센트 아메리카 엘엘씨 filed Critical 텐센트 아메리카 엘엘씨
Publication of KR20210068521A publication Critical patent/KR20210068521A/ko
Application granted granted Critical
Publication of KR102591265B1 publication Critical patent/KR102591265B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

비디오 시퀀스의 디코딩 또는 인코딩을 위해 잔차 코딩을 제어하는 방법은 적어도 하나의 프로세서에 의해 수행되고, MTS(multiple transform selection) 인덱스가 비디오 시퀀스의 코딩된 블록에 대해 변환 스킵 모드가 인에이블됨을 표시하는 것에 기초하여, 아이덴티티 변환(identity transform)을 수평 변환 및 수직 변환 각각으로서 식별하는 단계를 포함한다. 방법은, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하는 것에 기초하여, DCT(discrete cosine transform), DST(discrete sine transform), 하다마드 변환(Hadamard transform) 및 하르 변환(Haar transform) 중 하나를, 수평 변환 및 수직 변환 중 어느 하나 또는 둘 다로서 식별하는 단계를 추가로 포함한다. 방법은 식별된 수평 변환 및 식별된 수직 변환을 이용하여, 코딩된 블록의 잔차 코딩을 수행하는 단계를 추가로 포함한다.

Description

변환 스킵 모드와 다중 변환 선택 사이의 조화를 위한 방법 및 장치
[관련 출원의 상호 참조]
본 출원은 미국 특허 상표청에, 2019년 2월 8일자로 출원된 미국 가특허 출원 제62/803,244호, 및 2019년 5월 6일자로 출원된 미국 출원 제16/403,771호로부터 우선권을 주장하고, 이들은 그 전체가 인용에 의해 본 명세서에 통합된다.
실시예들에 따른 방법들 및 장치들은 비디오 코딩에 관한 것으로, 특히, 변환 스킵 모드(transform skip mode)와 다중 변환 선택 사이의 조화를 위한 방법 및 장치에 관한 것이다.
고효율 비디오 코딩(HEVC)에서, 1차 변환들은 4-포인트, 8-포인트, 16-포인트 및 32-포인트 DCT-2(Discrete Cosine Transform)이고, 변환 코어 행렬들은 8-비트 정수들, 즉 8-비트 변환 코어들을 사용하여 표현된다. 더 작은 DCT-2의 변환 코어 행렬들은 이하에 도시되는 바와 같이 더 큰 DCT-2의 일부이다.
4x4 변환
8x8 변환
16x16 변환
32x32 변환
DCT-2 코어들은 대칭/반대칭 특성들을 보여준다. 따라서, 소위 "부분 버터플라이(partial butterfly)" 구현이 연산 카운트들(곱셈들, 덧셈들/뺄셈들, 시프트들)의 수를 감소시키기 위해 지원되고, 행렬 곱셈의 동일한 결과들이 부분 버터플라이 구현을 이용하여 획득될 수 있다.
실시예들에 따르면, 비디오 시퀀스의 디코딩 또는 인코딩을 위한 잔차 코딩을 제어하는 방법은 적어도 하나의 프로세서에 의해 수행되고, MTS(multiple transform selection) 인덱스가 비디오 시퀀스의 코딩된 블록에 대해 변환 스킵 모드가 인에이블됨을 표시하는 것에 기초하여, 아이덴티티 변환(identity transform)을 수평 변환 및 수직 변환 각각으로서 식별하는 단계를 포함한다. 방법은, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하는 것에 기초하여, DCT(discrete cosine transform), DST(discrete sine transform), 하다마드 변환(Hadamard transform) 및 하르 변환(Haar transform) 중 하나를, 수평 변환 및 수직 변환 중 어느 하나 또는 둘 다로서 식별하는 단계를 추가로 포함한다. 방법은 식별된 수평 변환 및 식별된 수직 변환을 이용하여, 코딩된 블록의 잔차 코딩을 수행하는 단계를 더 포함한다.
실시예들에 따르면, 비디오 시퀀스의 디코딩 또는 인코딩을 위해 잔차 코딩을 제어하기 위한 장치가 컴퓨터 프로그램 코드를 저장하도록 구성된 적어도 하나의 메모리, 및 적어도 하나의 메모리에 액세스하고 컴퓨터 프로그램 코드에 따라 동작하도록 구성된 적어도 하나의 프로세서를 포함한다. 컴퓨터 프로그램 코드는 적어도 하나의 프로세서로 하여금, MTS 인덱스가 비디오 시퀀스의 코딩된 블록에 대해 변환 스킵 모드가 인에이블됨을 표시하는 것에 기초하여, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하게 야기하도록 구성된 제1 식별 코드를 포함한다. 컴퓨터 프로그램 코드는 적어도 하나의 프로세서로 하여금, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하는 것에 기초하여, DCT(discrete cosine transform), DST(discrete sine transform), 하다마드 변환 및 하르 변환 중 하나를 수평 변환 및 수직 변환 중 어느 하나 또는 둘 다로서 식별하게 야기하도록 구성된 제2 식별 코드를 추가로 포함한다. 컴퓨터 프로그램 코드는 적어도 하나의 프로세서로 하여금 식별된 수평 변환 및 식별된 수직 변환을 사용하여 코딩된 블록의 잔차 코딩을 수행하게 야기하도록 구성된 수행 코드를 추가로 포함한다.
실시예들에 따르면, 비일시적 컴퓨터 판독가능 저장 매체는 적어도 하나의 프로세서로 하여금, MTS(multiple transform selection) 인덱스가 비디오 시퀀스의 코딩된 블록에 대해 변환 스킵 모드가 인에이블됨을 표시하는 것에 기초하여, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하게 야기하는 명령어들을 저장한다. 명령어들은 적어도 하나의 프로세서로 하여금, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하는 것에 기초하여, DCT(discrete cosine transform), DST(discrete sine transform), 하다마드 변환 및 하르 변환 중 하나를, 수평 변환 및 수직 변환 중 어느 하나 또는 둘 다로서 식별하게 추가로 야기한다. 명령어들은 적어도 하나의 프로세서로 하여금 식별된 수평 변환 및 식별된 수직 변환을 사용하여 코딩된 블록의 잔차 코딩을 수행하게 추가로 야기한다.
도 1a는 VVC(Versatile Video Coding)의 ISP(intra sub-partition) 코딩 모드에서의 4x8 및 8x4 블록들의 분할을 예시하는 도면이다.
도 1b는 VVC의 ISP 코딩 모드에서의 4x8, 8x4 및 4x4 블록들을 제외한 모든 블록의 분할을 예시하는 도면이다.
도 2는 실시예들에 따른 통신 시스템의 단순화된 블록도이다.
도 3은 실시예들에 따른, 스트리밍 환경에서의 비디오 인코더 및 비디오 디코더의 배치 도면이다.
도 4는 실시예들에 따른 비디오 디코더의 기능 블록도이다.
도 5는 실시예들에 따른 비디오 인코더의 기능 블록도이다.
도 6은 실시예들에 따른, 비디오 시퀀스의 디코딩 또는 인코딩을 위해 잔차 코딩을 제어하는 방법을 예시하는 흐름도이다.
도 7은 실시예들에 따른, 비디오 시퀀스의 디코딩 또는 인코딩을 위해 잔차 코딩을 제어하기 위한 장치의 단순화된 블록도이다.
도 8은 실시예들을 구현하기에 적합한 컴퓨터 시스템의 도면이다.
현행의 VVC에서는, HEVC에서와 동일한 4-포인트, 8-포인트, 16-포인트 및 32-포인트 DCT-2 변환들 이외에, 추가적인 2-포인트 및 64-포인트 DCT-2가 또한 포함될 수 있다. VVC에서 정의된 64-포인트 DCT-2 코어는 64x64 행렬이다.
HEVC에서 채택된 DCT-2 및 4Х4 DST-7(Discrete Sine Transform)에 더하여, AMT(Adaptive Multiple Transform, EMT(Enhanced Multiple Transform)로 알려지거나, 또는 MTS(Multiple Transform Selection)로도 알려짐) 스킴이 인터 및 인트라 코딩된 블록들 둘 다에 대한 잔차 코딩을 위해 VVC에서 사용되었다. 이것은 HEVC에서의 현행의 변환들 이외의 DCT/DST 패밀리들로부터의 다수의 선택된 변환을 사용한다. 새로 도입된 변환 행렬들은 DST-7, DCT-8이다. 표 1은 선택된 DST/DCT의 기저 함수(basis function)들을 보여준다.
Figure 112021050111915-pct00005
VVC에서의 모든 1차 변환 행렬들은 8 비트 표현과 함께 사용된다. AMT는 폭 및 높이 둘 다가 32보다 작거나 그와 동등한 CU들에 적용되고, AMT가 적용되는지 여부는 mts_flag라고 불리는 플래그에 의해 제어된다. mts_flag가 0과 동등할 때는, 잔차를 코딩하기 위해 DCT-2만이 적용된다. mts_flag가 1과 동등할 때는, 표 2에 따라 사용될 수평 및 수직 변환을 식별하기 위해 2개의 빈을 이용하여 인덱스 mts_idx가 추가로 시그널링되고, 여기서 값 1은 DST-7을 사용하는 것을 의미하고 값 2는 DCT-8을 사용하는 것을 의미한다.
Figure 112021050111915-pct00006
DST-7의, 기저 벡터들에 의해 구성된 행렬인, 변환 코어는 또한 아래와 같이 표현될 수 있다:
4-포인트 DST-7:
여기서
8-포인트 DST-7:
여기서
16-포인트 DST-7:
여기서
32-포인트 DST-7:
여기서,
4-포인트 DCT-8:
여기서
8-포인트 DCT-8:
여기서
16-포인트 DCT-8:
여기서,
32-포인트 DCT-8:
여기서,
VVC에서, 코딩 블록의 높이 및 폭 둘 다가 64보다 작거나 동등할 때, 변환 크기는 코딩 블록 크기와 항상 동일하다. 코딩 블록의 높이 또는 폭이 64보다 클 때, 변환 또는 인트라 예측을 행할 때, 코딩 블록은 다수의 서브 블록으로 추가로 스플릿되고, 여기서 각각의 서브 블록의 폭 및 높이는 64보다 작거나 동등하고, 하나의 변환이 각각의 서브 블록에 대해 수행된다.
도 2는 실시예들에 따른 통신 시스템(200)의 단순화된 블록도이다. 통신 시스템(200)은 네트워크(250)를 통해 상호접속되는 적어도 2개의 단말(210-220)을 포함할 수 있다. 데이터의 단방향 송신을 위해, 제1 단말(210)은 네트워크(250)를 통해 다른 단말(220)로 송신하기 위해 로컬 위치에서 비디오 데이터를 코딩할 수 있다. 제2 단말(220)은 네트워크(250)로부터 다른 단말의 코딩된 비디오 데이터를 수신하고, 코딩된 데이터를 디코딩하고 복구된 비디오 데이터를 디스플레이할 수 있다. 단방향 데이터 송신은 미디어 서빙 응용들 등에서 흔한 것일 수 있다.
VVC 드래프트 버전 2에서의 MTS의 관계된 신택스 및 시맨틱이 (이탤릭체로 강조된 바와 같이) 이하에서 기술된다:
7.3.4.11 변환 유닛 신택스
Figure 112021050111915-pct00028
7.3.4.12 잔차 코딩 신택스
Figure 112021050111915-pct00029
Figure 112021050111915-pct00030
7.4.5.11 변환 유닛 시맨틱
cu_mts_flag [　x0　][　y0　]이 1과 동등하다는 것은 연관된 루마 변환 블록의 잔차 샘플들에 다수의 변환 선택이 적용된다는 것을 지정한다. cu_mts_flag[　x0　][　y0　]이 0과 동등하다는 것은 연관된 루마 변환 블록의 잔차 샘플들에 다수의 변환 선택이 적용되지 않는다는 것을 지정한다. 어레이 인덱스들 x0, y0은 픽처의 좌측 상단 루마 샘플에 대해 고려된 변환 블록의 좌측 상단 루마 샘플의 위치 (x0, y0)을 지정한다.
cu_mts_flag[　x0　][　y0　]이 존재하지 않을 때, 이것은 0과 동등한 것으로 추론된다.
7.4.5.12 잔차 코딩 시맨틱
transform_skip_flag[　x0　][　y0　][　cIdx　]는 변환이 연관된 변환 블록에 적용되는지 여부를 지정한다: 어레이 인덱스들 x0, y0은 픽처의 좌측 상단 루마 샘플에 대해 고려된 변환 블록의 좌측 상단 루마 샘플의 위치 (x0, y0)을 지정한다. 어레이 인덱스 cIdx는 컬러 성분에 대한 표시자를 지정한다; 이것은 루마에 대해 0과 동등하고, Cb에 대해 1과 동등하고, Cr에 대해 2와 동등하다. 1과 동일한 transform_skip_flag[　x0　][　y0　][　cIdx　]는 현재 변환 블록에 어떠한 변환도 적용되지 않는다는 것을 지정한다. 0과 동등한 transform_skip_flag[　x0　][　y0　][　cIdx　]는 변환이 현재 변환 블록에 적용되는지 여부의 결정이 다른 신택스 요소들에 의존한다는 것을 지정한다. transform_skip_flag[　x0　][　y0　][　cIdx　]가 존재하지 않을 때, 이것은 0과 동등한 것으로 추론된다.
last_sig_coeff_x_prefix는 변환 블록 내의 스캐닝 순서에서 마지막 유의 계수(significant coefficient)의 열 위치의 프리픽스를 지정한다. last_sig_coeff_x_prefix의 값들은 0 내지 (　log2TbWidth　　<<　　1　)　-　1의 범위(양끝을 포함)에 있을 것이다.
last_sig_coeff_y_prefix는 변환 블록 내의 스캐닝 순서에서 마지막 유의 계수의 행 위치의 프리픽스를 지정한다. last_sig_coeff_y_prefix의 값들은 0 내지 (　log2TbHeight　　<<　　1　)　-　1의 범위(양끝을 포함)에 있을 것이다.
last_sig_coeff_x_suffix는 변환 블록 내의 스캐닝 순서에서 마지막 유의 계수의 열 위치의 서픽스를 지정한다. last_sig_coeff_x_suffix의 값들은 0 내지 (　1　　<<　　(　(　last_sig_coeff_x_prefix　　>>　　1　)　-　1　)　)　-　1의 범위(양끝을 포함)에 있을 것이다.
변환 블록 LastSignificantCoeffX 내의 스캐닝 순서에서 마지막 유의 계수의 열 위치는 다음과 같이 도출된다:
- last_sig_coeff_x_suffix가 존재하지 않는 경우, 다음이 적용된다:
LastSignificantCoeffX = last_sig_coeff_x_prefix
- 그렇지 않으면(last_sig_coeff_x_suffix이 존재함), 다음이 적용된다:
LastSignificantCoeffX = (　1　　<<　　(　(last_sig_coeff_x_prefix　　>>　　1　)　-　1　)　) * (　2　+　(last_sig_coeff_x_prefix　&　1　)　) + last_sig_coeff_x_suffix
......
coeff_sign_flag[　n　]은 다음과 같이 스캐닝 위치 n에 대한 변환 계수 레벨의 부호를 지정한다.
- coeff_sign_flag[　n　]가 0인 경우, 대응하는 변환 계수 레벨은 양의 값을 갖는다.
- 그렇지 않으면(coeff_sign_flag[　n　]이 1과 동등함), 대응하는 변환 계수 레벨은 음의 값을 갖는다.
coeff_sign_flag[　n　]가 존재하지 않을 때, 이것은 0과 동등한 것으로 추론된다.
mts_idx [　x0　][　y0　]은 어느 변환 커널들이 현재 변환 블록의 수평 및 수직 방향을 따라 루마 잔차 샘플들에 적용되는지를 지정한다. 어레이 인덱스들 x0, y0은 픽처의 좌측 상단 루마 샘플에 대해 고려된 변환 블록의 좌측 상단 루마 샘플의 위치 (x0, y0)을 지정한다.
mts_idx[　x0　][　y0　]이 존재하지 않을 때, 이것은 -1과 동등한 것으로 추론된다.
VVC에서, TSM(Transform Skip Mode)은 인트라 및 인터 예측 잔차들 둘 다를 코딩하기 위해 적용된다. 16개 샘플보다 작거나 동등한 코딩 블록(루마 및 크로마 둘 다)의 경우, TSM이 현재 블록에 대해 적용되는지를 나타내기 위해 플래그가 시그널링된다. TSM이 적용될 때, 각각의 모듈에 대한 상세한 수정들이 아래에 열거된다.
(a) 예측: 변경 없음.
(b) 변환: 스킵됨. 대신에, 변환 스킵 TU들에 대해, 간단한 스케일링 프로세스가 사용된다. 변환 스킵 계수들이 다른 변환 계수들과 유사한 크기들을 갖게 하기 위해, 스케일링 다운 프로세스가 수행되고, 스케일링 인자는 동일한 크기의 다른 변환들(대 놈(norm) 1을 갖는 표준 부동 소수점 변환)과 연관된 스케일링과 동일하다.
(c) 엔트로피 코딩: 변환이 바이패스되는지 여부를 표시하기 위해 플래그가 시그널링된다.
(d) 디블로킹, SAO 및 ALF: 변경 없음.
(e) 변환 스킵이 인에이블되는지 여부를 나타내는 SPS(Sequence Parameter Set)에서의 플래그.
VVC 드래프트 버전 2에서의 TSM의 관계된 명세 텍스트는 아래에 설명된다(이탤릭체로 강조됨):
7.3.4.13 잔차 코딩 신택스
Figure 112021050111915-pct00031
7.4.5.12 잔차 코딩 시맨틱
transform_skip_flag [　x0　][　y0　][　cIdx　]는 변환이 연관된 변환 블록에 적용되는지 여부를 지정한다: 어레이 인덱스들 x0, y0은 픽처의 좌측 상단 루마 샘플에 대해 고려된 변환 블록의 좌측 상단 루마 샘플의 위치 (x0, y0)을 지정한다. 어레이 인덱스 cIdx는 컬러 성분에 대한 표시자를 지정한다; 이것은 루마에 대해 0과 동등하고, Cb에 대해 1과 동등하고, Cr에 대해 2와 동등하다. 1과 동일한 transform_skip_flag[　x0　][　y0　][　cIdx　]는 현재 변환 블록에 어떠한 변환도 적용되지 않는다는 것을 지정한다. 0과 동등한 transform_skip_flag[　x0　][　y0　][　cIdx　]는 변환이 현재 변환 블록에 적용되는지 여부의 결정이 다른 신택스 요소들에 의존한다는 것을 지정한다. transform_skip_flag[　x0　][　y0　][　cIdx　]가 존재하지 않을 때, 이것은 0과 동등한 것으로 추론된다.
last_sig_coeff_x_prefix는 변환 블록 내의 스캐닝 순서에서 마지막 유의 계수(significant coefficient)의 열 위치의 프리픽스를 지정한다. last_sig_coeff_x_prefix의 값들은 0 내지 (　log2TbWidth　　<<　　1　)　-　1의 범위(양끝을 포함)에 있을 것이다.
8.5.2 스케일링 및 변환 프로세스
이 프로세스에 대한 입력들은 다음과 같다:
- 현재 픽처의 좌측 상단 루마 샘플에 대해 현재 루마 변환 블록의 좌측 상단 샘플을 지정하는 루마 위치 (　xTbY,　yTbY　),
- 현재 블록의 컬러 성분을 지정하는 변수 cIdx,
- 변환 블록 폭을 지정하는 변수 nTbW,
- 변환 블록 높이를 지정하는 변수 nTbH.
이 프로세스의 출력은, x　=　0..nTbW　-　1, y=0..nTbH　-　1인 잔차 샘플들 resSamples[　x　][　y　]의 (nTbW)x(nTbH) 어레이이다.
변수들 bitDepth, bdShift 및 tsShift는 다음과 같이 도출된다:
잔차 샘플들 resSamples의 (nTbW)x(nTbH) 어레이는 다음과 같이 도출된다:
1. 8.5.3절에 지정된 변환 계수들에 대한 스케일링 프로세스는 변환 블록 위치( xTbY, yTbY ), 변환 폭 nTbW 및 변환 높이 nTbH, 컬러 성분 변수 cIdx 및 현재 컬러 성분의 비트 깊이 bitDepth를 입력들로서 이용하여 호출되고, 출력은 스케일링된 변환 계수들 d의 (nTbW)x(nTbH) 어레이이다.
2. 잔차 샘플들 r의 (nTbW)x(nTbH) 어레이는 다음과 같이 도출된다:
- transform_skip_flag[　xTbY　][　yTbY　][　cIdx　]가 1인 동등한 경우, x　=　0..nTbW　-　1, y　=　0..nTbH　-　1인 잔차 샘플 어레이 값들 r[x][y]는 다음과 같이 도출된다:
- 그렇지 않으면(transform_skip_flag[　xTbY　][　yTbY　][　cIdx　]가 0과 동등하면), 스케일링된 변환 계수들에 대한 변환 프로세스는 변환 블록 위치( xTbY, yTbY ), 변환 폭 nTbW 및 변환 높이 nTbH, 컬러 성분 변수 cIdx 및 스케일링된 변환 계수들 d의 (nTbW)x(nTbH) 어레이를 입력들로 하여 호출되고, 출력은 잔차 샘플들 r의 (nTbW)x(nTbH) 어레이이다.
3. x　=　0..nTbW　-　1, y　=　0..nTbH　-　1인 잔차 샘플들 resSamples[　x　][　y　]는 다음과 같이 도출된다:
8.5.3 변환 계수들에 대한 스케일링 프로세스
이 프로세스에 대한 입력들은 다음과 같다:
- 현재 픽처의 좌측 상단 루마 샘플에 대해 현재 루마 변환 블록의 좌측 상단 샘플을 지정하는 루마 위치 (　xTbY,　yTbY　),
- 변환 블록 폭을 지정하는 변수 nTbW,
- 변환 블록 높이를 지정하는 변수 nTbH,
- 현재 블록의 컬러 성분을 지정하는 변수 cIdx,
- 현재 컬러 성분의 비트 깊이를 지정하는 변수 bitDepth.
이 프로세스의 출력은 요소들 d[　x　][　y　]를 갖는 스케일링된 변환 계수들의 (nTbW)x(nTbH) 어레이 d이다.
양자화 파라미터 qP는 다음과 같이 도출된다:
- cIdx가 0과 동등한 경우, 다음이 적용된다:
- 그렇지 않고, cIdx가 1과 동등하면, 다음이 적용된다:
- 그렇지 않으면(cIdx가 2와 동등하면), 다음이 적용된다:
변수들 bdShift, rectNorm 및 bdOffset는 다음과 같이 도출된다:
리스트 levelScale[　]은 levelScale[　k　] = {　40,　45,　51,　57,　64,　72　}로서 지정되고 k=0..5이다.
x　=　0..nTbW　-　1, y　=　0..nTbH　-　1인 스케일링된 변환 계수들 d[　x　][　y　]의 도출을 위해, 다음을 적용한다:
- 중간 스케일링 인자 m[　x　][　y　]는 16과 동등하게 설정된다.
- 스케일링 인자 ls[　x　][　y　]는 다음과 같이 도출된다:
- dep_quant_enabled_flag가 1과 동등한 경우, 다음이 적용된다:
- 그렇지 않으면(dep_quant_enabled_flag가 0과 동등하면), 다음이 적용된다:
- 값 dnc[　x　][　y　]는 다음과 같이 도출된다:
- 스케일링된 변환 계수 d[　x　][　y　]는 다음과 같이 도출된다:
JVET(Joint Video Exploration Team)-M0464에서는, 변환 스킵 및 MTS를 위한 수정된 신택스 설계가 제안되었고 VVC 드래프트 3에 채택되었다. 이하의 표는 VVC 드래프트 3과 비교해 제안된 조인트 신택스 요소 tu_mts_idx의 수정된 신택스를 예시한다.
Figure 112021050111915-pct00043
먼저 MTS 플래그를, 이어서 TS 플래그를 파싱하고 MTS 인덱스에 대해 2개의 빈을 갖는 고정 길이 코딩이 뒤따라오는 대신에, 새로운 공동 신택스 요소 tu_mts_idx가 절단된 단항 이진화(truncated unary binarization)를 사용한다. 제1 빈은 TS, 제2 MTS, 및 MTS 인덱스를 뒤따르는 모든 것을 표시한다. 완전한 시맨틱 및 이진화는 다음 표에 도시된다:
Figure 112021050111915-pct00044
컨텍스트 모델들의 수는 변경되지 않으며, tu_mts_idx의 각각의 빈에 대한 컨텍스트 인덱스 증분 ctxInc의 할당은 다음과 같다:
Figure 112021050111915-pct00045
ISP(Intra Sub-Partitions) 코딩 모드는 표 3에 도시된 바와 같이 블록 크기 치수들에 의존하여 루마 인트라 예측된 블록들을 수직으로 또는 수평으로 2개 또는 4개의 서브 파티션으로 분할한다. 도 1a 및 도 1b는 2가지 가능성의 예들을 도시한다. 모든 서브 파티션은 적어도 16개 샘플을 갖는 조건을 충족시킨다. 크로마 성분들의 경우, ISP가 적용되지 않는다.
Figure 112021050111915-pct00046
이들 서브 파티션 각각에 대해, 인코더에 의해 전송된 계수들을 엔트로피 디코딩한 후, 이들을 역양자화 및 역변환함으로써 잔차 신호가 생성된다. 그 후, 서브 파티션은 인트라 예측되고, 최종적으로 대응하는 재구성된 샘플들은 잔차 신호를 예측 신호에 가산함으로써 획득된다. 따라서, 각각의 서브 파티션의 재구성된 값들은 다음의 것의 예측을 생성하는 데 이용가능할 것이며, 이는 프로세스를 반복할 것이고, 등등과 같이 된다. 모든 서브 파티션은 동일한 인트라 모드를 공유한다.
ISP 알고리즘은 MPM(most probable mode) 리스트의 일부인 인트라 모드들로만 테스트될 것이다. 이러한 이유로, 블록이 ISP를 이용하는 경우, MPM 플래그는 1인 것으로 추론될 것이다. 게다가, ISP가 특정 블록에 대해 사용되는 경우, MPM 리스트는 DC 모드를 배제하고 ISP 수평 스플릿에 대해서는 수평 인트라 모드들을 그리고 수직의 것에 대해서는 수직 인트라 모드들을 우선순위화하도록 수정될 것이다.
ISP에서, 변환 및 재구성이 각각의 서브 파티션에 대해 개별적으로 수행되기 때문에, 각각의 서브 파티션은 서브 변환 유닛(TU)으로 간주될 수 있다.
앞서 설명된 바와 같이, TSM 및 MTS에 대해 개별적인 신택스들 및 시맨틱들이 정의된다. 그러나, 이들 2개의 도구는 둘 다 변환 선택과 관계되며, 따라서 신택스들 및 시맨틱들은 조화될 수 있다.
TSM에서, 수평 및 수직 변환들 둘 다는 스킵된다. 그렇지만, 변환이 수평 또는 수직 중 어느 하나 또는 수평 및 수직 둘 다에 대해 스킵되는 것이 더 유연할 수 있다.
영역 크기가 2의 짝수 거듭제곱이 아니기 때문에, 4x2 및 2x4 블록들에 대해 16 이하의 영역 크기를 갖는 블록들에 대해 TSM이 적용된다. 동일한 양자화 스킴을 재사용하기 위해, 곱셈들을 수반하지 않는 4-포인트 변환 스킵(4-point transform skip)에 비해, 추가적인 계산 비용이 드는 곱셈 연산들이 TSM에서 필요하다.
도 2는, 예를 들어, 영상 회의 동안 발생할 수 있는 코딩된 비디오의 양방향 송신을 지원하기 위해 제공되는 제2 쌍의 단말들(230, 240)을 예시한다. 데이터의 양방향 송신을 위해, 각각의 단말(230, 240)은 네트워크(250)를 통해 다른 단말로 송신하기 위해 로컬 위치에서 캡처된 비디오 데이터를 코딩할 수 있다. 각각의 단말(230, 240)은 또한 다른 단말에 의해 송신된 코딩된 비디오 데이터를 수신할 수 있고, 코딩된 데이터를 디코딩할 수 있고, 복구된 비디오 데이터를 로컬 디스플레이 디바이스에서 디스플레이할 수 있다.
도 2에서, 단말들(210-240)은 서버들, 개인용 컴퓨터들 및 스마트 폰들로서 예시될 수 있지만, 실시예들의 원리들은 그렇게만 제한되지는 않는다. 실시예들은 랩톱 컴퓨터들, 태블릿 컴퓨터들, 미디어 플레이어들 및/또는 전용 영상 회의 장비를 이용한 응용을 찾는다. 네트워크(250)는 예를 들어 와이어라인 및/또는 무선 통신 네트워크들을 포함하여, 단말들(210-240) 사이에 코딩된 비디오 데이터를 전달하는 임의의 수의 네트워크들을 나타낸다. 통신 네트워크(250)는 회선 교환 및/또는 패킷 교환 채널들에서 데이터를 교환할 수 있다. 대표적인 네트워크들은 통신 네트워크들, 로컬 영역 네트워크들, 광역 네트워크들 및/또는 인터넷을 포함한다. 본 논의의 목적을 위해, 네트워크(250)의 아키텍처 및 토폴로지는 아래에서 본 명세서에서 설명되지 않는 한 실시예들의 동작에 중요하지 않을 수 있다.
도 3은 실시예들에 따른, 스트리밍 환경에서의 비디오 인코더 및 비디오 디코더의 배치 도면이다. 개시된 주제는, 예를 들어, 영상 회의, 디지털 TV, CD, DVD, 메모리 스틱 등을 포함하는 디지털 미디어 상의 압축된 비디오의 저장 등을 포함하여, 다른 비디오 인에이블 응용들에 동등하게 적용가능할 수 있다.
스트리밍 시스템은, 예를 들어, 압축되지 않은 비디오 샘플 스트림(302)을 생성하는, 비디오 소스(301), 예를 들어 디지털 카메라를 포함할 수 있는 캡처 서브시스템(313)을 포함할 수 있다. 인코딩된 비디오 비트스트림들과 비교할 때 많은 데이터 용량을 강조하기 위해 굵은 라인으로 묘사된, 샘플 스트림(302)은 카메라(301)에 결합된 인코더(303)에 의해 처리될 수 있다. 인코더(303)는 아래에서 더 상세히 설명되는 바와 같이 개시된 주제의 양태들을 가능하게 하거나 구현하기 위해 하드웨어, 소프트웨어, 또는 이들의 조합을 포함할 수 있다. 샘플 스트림과 비교할 때 적은 데이터 용량을 강조하기 위한 얇은 라인으로 묘사된, 인코딩된 비디오 비트스트림(304)은 미래의 사용을 위해 스트리밍 서버(305) 상에 저장될 수 있다. 하나 이상의 스트리밍 클라이언트(306, 308)는 스트리밍 서버(305)에 액세스하여 인코딩된 비디오 비트스트림(304)의 사본들(307, 309)을 검색할 수 있다. 클라이언트(306)는 인코딩된 비디오 비트스트림의 착신 사본(307)을 디코딩하고 디스플레이(312) 또는 다른 렌더링 디바이스(묘사되지 않음)상에 렌더링될 수 있는 발신 비디오 샘플 스트림(311)을 생성하는 비디오 디코더(310)를 포함할 수 있다. 일부 스트리밍 시스템들에서, 비디오 비트스트림들(304, 307, 309)은 특정 비디오 코딩/압축 표준에 따라 인코딩될 수 있다. 해당 표준들의 예들은 ITU-T 권고안(Recommendation) H.265를 포함한다. VVC로서 비공식으로 알려진 비디오 코딩 표준이 개발 중이다. 개시된 주제는 VVC의 맥락에서 사용될 수 있다.
도 4는 실시예들에 따른 비디오 디코더(310)의 기능 블록도이다.
수신기(410)가 디코더(310)에 의해 디코딩될 하나 이상의 코덱 비디오 시퀀스를 수신할 수 있다; 한 번에 하나의 코딩된 비디오 시퀀스 - 각각의 코딩된 비디오 시퀀스의 디코딩은 다른 코딩된 비디오 시퀀스들과 독립적이다. 코딩된 비디오 시퀀스는, 인코딩된 비디오 데이터를 저장하는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 채널(412)로부터 수신될 수 있다. 수신기(410)는 인코딩된 비디오 데이터를 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림들과 함께 수신할 수 있고, 이들은 그것들 각자의 사용 엔티티들(묘사되지 않음)에 포워딩될 수 있다. 수신기(410)는 코딩된 비디오 시퀀스를 다른 데이터로부터 분리할 수 있다. 네트워크 지터를 방지하기 위해, 수신기(410)와 엔트로피 디코더/파서(420)(이후 "파서") 사이 내에 버퍼 메모리(415)가 결합될 수 있다. 수신기(410)가 충분한 대역폭 및 제어가능성의 저장/포워드 디바이스로부터, 또는 동기식 네트워크(isosychronous network)로부터 데이터를 수신하고 있을 때, 버퍼(415)는 필요하지 않을 수 있거나, 작을 수 있다. 인터넷과 같은 최선 노력(best effort) 패킷 네트워크들상에서의 사용을 위해, 버퍼(415)가 요구될 수 있고, 비교적 클 수 있고, 유리하게는 적응적 크기일 수 있다.
비디오 디코더(310)는 엔트로피 코딩된 비디오 시퀀스로부터 심볼들(421)을 재구성하기 위해 파서(420)를 포함할 수 있다. 해당 심볼들의 카테고리들은 디코더(310)의 동작을 관리하기 위해 사용되는 정보, 및 잠재적으로, 도 4에 도시된 바와 같이, 디코더의 일체 부분(integral part)은 아니지만 디코더에 결합될 수 있는 디스플레이(312)와 같은 렌더링 디바이스를 제어하기 위한 정보를 포함한다. 렌더링 디바이스(들)에 대한 제어 정보는 SEI 메시지(Supplementary Enhancement Information) 또는 VUI(Video Usability Information) 파라미터 세트 프래그먼트들(묘사되지 않음)의 형식일 수 있다. 파서(420)는 수신된 코딩된 비디오 시퀀스를 파싱/엔트로피 디코딩할 수 있다. 코딩된 비디오 시퀀스의 코딩은 비디오 코딩 기술 또는 표준에 따를 수 있고, 가변 길이 코딩, 허프만 코딩, 맥락 민감성(context sensitivity)을 갖거나 갖지 않는 산술 코딩 등을 포함하는, 본 기술분야의 통상의 기술자에게 잘 알려진 원리들을 따를 수 있다. 파서(420)는, 코딩된 비디오 시퀀스로부터, 그룹에 대응하는 적어도 하나의 파라미터에 기초하여, 비디오 디코더 내의 픽셀들의 서브그룹들 중 적어도 하나에 대한 서브그룹 파라미터들의 세트를 추출할 수 있다. 서브그룹들은 픽처 그룹들(Groups of Pictures, GOPs), 픽처들, 타일들, 슬라이스들, 매크로블록들, 코딩 유닛들(Coding Units, CUs), 블록들, 변환 유닛들(Transform Units, TUs), 예측 유닛들(Prediction Units, PUs) 등을 포함할 수 있다. 엔트로피 디코더/파서는 또한 코딩된 비디오 시퀀스로부터 변환 계수들, 양자화기 파라미터(QP) 값들, 움직임 벡터들 등과 같은 정보를 추출할 수 있다.
파서(420)는 버퍼(415)로부터 수신된 비디오 시퀀스에 대해 엔트로피 디코딩/파싱 동작을 수행하여, 심볼들(421)을 생성할 수 있다. 파서(420)는 인코딩된 데이터를 수신하고, 특정 심볼들(421)을 선택적으로 디코딩할 수 있다. 또한, 파서(420)는 특정 심볼들(421)이 움직임 보상 예측 유닛(453)에 제공될 것인지, 스케일러/역변환 유닛(451)에 제공될 것인지, 인트라 예측 유닛(452)에 제공될 것인지, 또는 루프 필터 유닛(454)에 제공될 것인지를 결정할 수 있다.
심볼들(421)의 재구성은 코딩된 비디오 픽처 또는 그것의 부분들의 타입(예컨대: 인터 및 인트라 픽처, 인터 및 인트라 블록), 및 다른 인자들에 의존하여 다수의 상이한 유닛들을 수반할 수 있다. 어느 유닛들이 수반되는지, 그리고 어떻게 되는지는 파서(420)에 의해 코딩된 비디오 시퀀스로부터 파싱된 서브그룹 제어 정보에 의해 제어될 수 있다. 파서(420)와 아래의 다수의 유닛 사이의 그러한 서브그룹 제어 정보의 흐름은 명확성을 위해 묘사되어 있지 않다.
이미 언급된 기능 블록들 이외에, 디코더(310)는 아래에 설명되는 바와 같이 개념적으로 다수의 기능 유닛으로 세분될 수 있다. 상업적 제약 하에서 동작하는 실제 구현에서, 이들 유닛 중 다수는 서로 밀접하게 상호작용하고, 적어도 부분적으로 서로 통합될 수 있다. 그러나, 개시된 주제를 설명하기 위해, 아래의 기능 유닛들로의 개념적 세분이 적절하다.
제1 유닛은 스케일러/역변환 유닛(451)이다. 스케일러/역변환 유닛(451)은, 파서(420)로부터의 심볼(들)(421)로서, 어느 변환을 사용할지, 블록 크기, 양자화 인자, 양자화 스케일링 행렬들 등을 포함하여, 제어 정보뿐만 아니라 양자화된 변환 계수를 수신한다. 그것은 집계기(455)에 입력될 수 있는 샘플 값들을 포함하는 블록들을 출력할 수 있다.
일부 경우들에서, 스케일러/역변환(451)의 출력 샘플들은 인트라 코딩된 블록에 관련될 수 있다; 즉, 이전에 재구성된 픽처들로부터의 예측 정보를 이용하는 것이 아니고, 현재 픽처의 이전에 재구성된 부분들로부터의 예측 정보를 이용할 수 있는 블록. 그러한 예측 정보는 인트라 픽처 예측 유닛(452)에 의해 제공될 수 있다. 일부 경우들에서, 인트라 픽처 예측 유닛(452)은 현재(부분적으로 재구성된) 픽처(456)으로부터 페치된 주위의 이미 재구성된 정보를 이용하여, 재구성 중인 블록의 동일한 크기 및 형상의 블록을 생성한다. 집계기(455)는, 일부 경우들에서, 샘플당 기준으로, 인트라 예측 유닛(452)이 생성한 예측 정보를 스케일러/역변환 유닛(451)에 의해 제공된 출력 샘플 정보에 추가한다.
다른 경우들에서, 스케일러/역변환 유닛(451)의 출력 샘플들은 인터 코딩되고, 잠재적으로 움직임 보상된 블록에 관련될 수 있다. 그러한 경우에, 움직임 보상 예측 유닛(453)이 참조 픽처 메모리(457)에 액세스하여 예측을 위해 사용되는 샘플들을 페치할 수 있다. 블록에 관련된 심볼들(421)에 따라 페치된 샘플들을 움직임 보상한 후에, 이들 샘플은 집계기(455)에 의해 스케일러/역변환 유닛의 출력(이 경우 잔차 샘플들 또는 잔차 신호라고 불림)에 추가되어 출력 샘플 정보를 생성할 수 있다. 움직임 보상 예측 유닛이 예측 샘플들을 페치하는 참조 픽처 메모리 내의 어드레스들은, 예를 들어 X, Y, 및 참조 픽처 컴포넌트들을 가질 수 있는 심볼들(421)의 형식으로 움직임 보상 예측 유닛에 이용가능한 움직임 벡터들에 의해 제어될 수 있다. 움직임 보상은 또한 서브샘플 정확한 움직임 벡터들이 사용 중일 때 참조 픽처 메모리로부터 페치된 샘플 값들의 보간, 움직임 벡터 예측 메커니즘 등을 포함할 수 있다.
집계기(455)의 출력 샘플들에 대해 루프 필터 유닛(454) 내의 다양한 루프 필터링 기법들이 수행될 수 있다. 비디오 압축 기술들은, 파서(420)로부터의 심볼들(421)로서 루프 필터 유닛(454)에 이용가능하게 되고 코딩된 비디오 비트스트림에 포함된 파라미터들에 의해 제어되지만, 코딩된 픽처 또는 코딩된 비디오 시퀀스의 이전(디코딩 순서로) 부분들의 디코딩 동안 획득된 메타-정보에 응답할 뿐만 아니라, 이전에 재구성된 및 루프-필터링된 샘플 값들에 응답할 수도 있는 인-루프 필터(in-loop filter) 기술들을 포함할 수 있다.
루프 필터 유닛(454)의 출력은 렌더링 디바이스(312))에 출력될 뿐만 아니라 미래의 인터-픽처 예측에서 사용하기 위해 참조 픽처 메모리(456)에 저장될 수도 있는 샘플 스트림일 수 있다.
특정 코딩된 픽처들은, 완전히 재구성되면, 미래 예측을 위한 참조 픽처들로서 사용될 수 있다. 코딩된 픽처가 완전히 재구성되고 코딩된 픽처가 참조 픽처으로서 식별되면(예를 들어, 파서(420)에 의해), 현재 참조 픽처(456))는 참조 픽처 버퍼(457)의 일부가 될 수 있고, 다음의 코딩된 픽처의 재구성을 개시하기 전에 새로운 현재 픽처 메모리가 재할당될 수 있다.
비디오 디코더(310)는 ITU-T Rec. H.265와 같은 표준에 문서화될 수 있는 미리 결정된 비디오 압축 기술에 따라 디코딩 동작들을 수행할 수 있다. 코딩된 비디오 시퀀스는, 비디오 압축 기술 문서 또는 표준에서 그리고 구체적으로 그 내부의 프로파일들의 문서에서 특정된 바와 같은, 비디오 압축 기술 또는 표준의 구문을 고수한다는 점에서, 사용 중인 비디오 압축 기술 또는 표준에 의해 특정된 신택스를 따를 수 있다. 또한 준수를 위해 필요한 것은 코딩된 비디오 시퀀스의 복잡성이 비디오 압축 기술 또는 표준의 레벨에 의해 정의된 경계 내에 있는 것일 수 있다. 일부 경우들에서, 레벨들은 최대 픽처 크기, 최대 프레임 레이트, 최대 재구성 샘플 레이트(예를 들어, 초당 메가샘플수로 측정됨), 최대 참조 픽처 크기 등을 제한한다. 레벨들에 의해 설정된 한계들은, 일부 경우들에서, HRD(Hypothetical Reference Decoder) 사양들 및 코딩된 비디오 시퀀스에서 시그널링된 HRD 버퍼 관리를 위한 메타데이터를 통해 추가로 제한될 수 있다.
실시예들에서, 수신기(410)는 인코딩된 비디오와 함께 추가적인 (중복) 데이터를 수신할 수 있다. 이 추가적인 데이터는 코딩된 비디오 시퀀스(들)의 일부로서 포함될 수 있다. 이 추가적인 데이터는 데이터를 적절히 디코딩하고/하거나 원래의 비디오 데이터를 더 정확하게 재구성하기 위해 비디오 디코더(310)에 의해 사용될 수 있다. 추가적인 데이터는, 예를 들어, 시간, 공간, 또는 신호 대 잡음 비(SNR) 향상 계층들, 중복 슬라이스들, 중복 픽처들, 순방향 오류 정정 코드들 등의 형식일 수 있다.
도 5는 실시예들에 따른 비디오 인코더(303)의 기능 블록도이다.
인코더(303)는 인코더(303)에 의해 코딩될 비디오 이미지(들)를 캡처할 수 있는 비디오 소스(301)(인코더의 일부가 아님)로부터 비디오 샘플들을 수신할 수 있다.
비디오 소스(301)는, 임의의 적합한 비트 심도(예를 들어: 8 비트, 10 비트, 12 비트, ...), 임의의 색공간(예를 들어, BT.601 Y CrCB, RGB, ...), 및 임의의 적합한 샘플링 구조(예를 들어, Y CrCb 4:2:0, Y CrCb 4:4:4)일 수 있는 디지털 비디오 샘플 스트림의 형식으로 인코더(303)에 의해 코딩될 소스 비디오 시퀀스를 제공할 수 있다. 미디어 서빙 시스템에서, 비디오 소스(301)는 이전에 준비된 비디오를 저장하는 저장 디바이스일 수 있다. 영상 회의 시스템에서, 비디오 소스(301)는 비디오 시퀀스로서 로컬 이미지 정보를 캡처하는 카메라일 수 있다. 비디오 데이터는 순차적으로 볼 때 움직임을 부여하는 복수의 개별 픽처로서 제공될 수 있다. 픽처들 자체는 픽셀들의 공간 어레이로서 조직될 수 있고, 여기서 각각의 픽셀은 사용 중인 샘플링 구조, 색 공간 등에 의존하여 하나 이상의 샘플을 포함할 수 있다. 본 기술분야의 통상의 기술자는 픽셀들과 샘플들 사이의 관계를 쉽게 이해할 수 있다. 아래의 설명은 샘플들에 초점을 맞춘다.
실시예들에 따르면, 인코더(303)는 소스 비디오 시퀀스의 픽처들을 실시간으로 또는 응용에 의해 요구되는 임의의 다른 시간 제약들 하에서 코딩된 비디오 시퀀스(543)로 코딩 및 압축할 수 있다. 적절한 코딩 속도를 시행하는 것이 컨트롤러(550)의 하나의 기능이다. 컨트롤러는 아래에 설명되는 바와 같이 다른 기능 유닛들을 제어하고 이들 유닛들에 기능적으로 결합된다. 결합은 명확성을 위해 묘사되어 있지 않다. 컨트롤러에 의해 설정된 파라미터들은 레이트 제어 관련 파라미터들(픽처 스킵, 양자화기, 레이트-왜곡 최적화 기법들의 람다 값들, ...), 픽처 크기, 픽처 그룹(GOP) 레이아웃, 최대 움직임 벡터 검색 범위 등을 포함할 수 있다. 본 기술분야의 통상의 기술자는 컨트롤러(550)의 다른 기능들을 쉽게 식별할 수 있는데 그 이유는 그것들이 특정 시스템 설계에 대해 최적화된 비디오 인코더(303)에 관련될 수 있기 때문이다.
일부 비디오 인코더들은 본 기술분야의 통상의 기술자가 "코딩 루프"로서 쉽게 인식하는 것에서 동작한다. 과도하게 단순화된 설명으로서, 코딩 루프는 인코더(530)(이후 "소스 코더")(코딩될 입력 픽처, 및 참조 픽처(들)에 기초하여 심볼들을 생성하는 것을 담당함)의 인코딩 부분, 및 인코더(303)에 임베드된 (로컬) 디코더(533)로 구성될 수 있는데, 상기 디코더는 (원격) 디코더가 또한 생성하는 샘플 데이터를 생성하기 위해 심볼들을 재구성한다(심볼들과 코딩된 비디오 비트스트림 사이의 임의의 압축이 개시된 주제에서 고려되는 비디오 압축 기술들에서 무손실이기 때문에). 재구성된 샘플 스트림은 참조 픽처 메모리(534)에 입력된다. 심볼 스트림의 디코딩이 디코더 위치(로컬 또는 원격)와는 독립적으로 비트-정확한 결과들을 야기하기 때문에, 참조 픽처 버퍼 콘텐츠도 또한 로컬 인코더와 원격 인코더 사이에서 비트 정확하다. 다시 말해서, 인코더의 예측 부분은 디코딩 동안 예측을 사용할 때 디코더가 "보는" 것과 정확히 동일한 샘플 값들을 참조 픽처 샘플들로서 "본다". 참조 픽처 동기성의 이 기본적인 원리(그리고 결과적인 드리프트, 예를 들어, 채널 오류들 때문에 동기성이 유지될 수 없는 경우)는 본 기술분야의 통상의 기술자에게 잘 알려져 있다.
"로컬" 디코더(533)의 동작은 도 4와 관련하여 위에서 이미 상세히 설명된 "원격" 디코더(310)와 동일할 수 있다. 그러나, 또한 도 4를 잠시 참조하면, 심볼들이 이용가능하고 엔트로피 코더(545) 및 파서(420)에 의한 코딩된 비디오 시퀀스로의 심볼들의 인코딩/디코딩이 무손실일 수 있기 때문에, 채널(412), 수신기(410), 버퍼(415), 및 파서(420)를 포함하는, 디코더(310)의 엔트로피 디코딩 부분들은 로컬 디코더(533)에서 완전히 구현되지 않을 수 있다.
이 시점에서 이루어질 수 있는 관찰은, 디코더에 존재하는 파싱/엔트로피 디코딩을 제외한 임의의 디코더 기술이 또한 필연적으로, 대응하는 인코더에서, 실질적으로 동일한 기능 형식으로 존재할 필요가 있다는 점이다. 인코더 기술들은 포괄적으로 설명된 디코더 기술들의 역이기 때문에 그것들에 대한 설명은 축약될 수 있다. 특정 영역들에서만 더 상세한 설명이 요구되고 아래에 제공된다.
그 동작의 일부로서, 소스 코더(530)는, "참조 프레임들"로서 지정된 비디오 시퀀스로부터의 하나 이상의 이전에 코딩된 프레임들을 참조하여 예측적으로 입력 프레임을 코딩하는, 움직임 보상된 예측 코딩을 수행할 수 있다. 이러한 방식으로, 코딩 엔진(532)은 입력 프레임의 픽셀 블록들과 입력 프레임에 대한 예측 참조(들)로서 선택될 수 있는 참조 프레임(들)의 픽셀 블록들 간의 차이들을 코딩한다.
로컬 비디오 디코더(533)는, 소스 코더(530)에 의해 생성된 심볼들에 기초하여, 참조 프레임들로서 지정될 수 있는 프레임들의 코딩된 비디오 데이터를 디코딩할 수 있다. 코딩 엔진(532)의 동작들은 유리하게는 손실 프로세스들일 수 있다. 코딩된 비디오 데이터가 비디오 디코더(도 4에 도시되지 않음)에서 디코딩될 수 있는 경우, 재구성된 비디오 시퀀스는 전형적으로 일부 오류들을 갖는 소스 비디오 시퀀스의 복제본일 수 있다. 로컬 비디오 디코더(533)는 참조 프레임들에 대해 비디오 디코더에 의해 수행될 수 있는 디코딩 프로세스들을 복제하고 재구성된 참조 프레임들이 참조 픽처 캐시(534)에 저장되게 할 수 있다. 이러한 방식으로, 인코더(303)는 (송신 오류들이 없이) 원단(far-end) 비디오 디코더에 의해 획득될 재구성된 참조 프레임들로서 공통 콘텐츠를 갖는 재구성된 참조 프레임들의 사본들을 로컬로 저장할 수 있다.
예측기(535)는 코딩 엔진(532)에 대한 예측 검색들을 수행할 수 있다. 즉, 코딩될 새로운 프레임에 대해, 예측기(535)는 새로운 픽처들에 대한 적절한 예측 참조로서 역할할 수 있는 참조 픽처 움직임 벡터들, 블록 형상들 등과 같은 특정 메타데이터 또는 샘플 데이터(후보 참조 픽셀 블록들로서)에 대해 참조 픽처 메모리(534)를 검색할 수 있다. 예측기(535)는 적절한 예측 참조들을 찾기 위해 샘플 블록 바이 픽셀 블록(sample block-by-pixel block) 기준으로 동작할 수 있다. 일부 경우들에서, 예측기(535)에 의해 획득된 검색 결과들에 의해 결정된 바와 같이, 입력 픽처는 참조 픽처 메모리(534)에 저장된 다수의 참조 픽처로부터 인출된 예측 참조들을 가질 수 있다.
컨트롤러(550)는, 예를 들어, 비디오 데이터를 인코딩하기 위해 사용되는 파라미터들 및 서브그룹 파라미터들의 설정을 포함하여, 비디오 코더(530)의 코딩 동작을 관리할 수 있다.
전술한 모든 기능 유닛들의 출력은 엔트로피 코더(545)에서 엔트로피 코딩을 겪을 수 있다. 엔트로피 코더는 다양한 기능 유닛들에 의해 생성된 심볼들을, 예를 들어, 허프만 코딩, 가변 길이 코딩, 산술 코딩 등과 같은 본 기술분야의 통상의 기술자에게 알려진 기술들에 따라 심볼들을 무손실 압축함으로써, 코딩된 비디오 시퀀스로 변환한다.
송신기(540)는, 인코딩된 비디오 데이터를 저장할 수 있는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 통신 채널(560)을 통한 송신을 위해 준비시키기 위해 엔트로피 코더(545)에 의해 생성된 코딩된 비디오 시퀀스(들)를 버퍼링할 수 있다. 송신기(540)는 비디오 코더(530)로부터의 코딩된 비디오 데이터를 송신될 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림(소스들이 도시되지 않음)과 병합할 수 있다.
컨트롤러(550)는 인코더(303)의 동작을 관리할 수 있다. 코딩 동안, 컨트롤러(550)는, 각자의 픽처에 적용될 수 있는 코딩 기법들에 영향을 미칠 수 있는, 특정 코딩된 픽처 타입을 각각의 코딩된 픽처에 할당할 수 있다. 예를 들어, 픽처들은 종종 다음 프레임 타입들 중 하나로서 할당될 수 있다:
인트라 픽처(I 픽처)는 예측의 소스로서 시퀀스 내의 임의의 다른 프레임을 사용하지 않고 코딩되고 디코딩될 수 있는 것일 수 있다. 일부 비디오 코덱들은, 예를 들어, 독립적인 디코디 리프레시(Independent Decoder Refresh) 픽처들을 포함하는, 상이한 타입의 인트라 픽처들을 허용한다. 본 기술분야의 통상의 기술자는 I 픽처들의 해당 변형들 및 그것들 각자의 응용들 및 특징들을 인식한다.
예측 픽처(P 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 많아야 하나의 움직임 벡터 및 참조 인덱스를 이용하여 인트라 예측 또는 인터 예측을 이용하여 코딩되고 디코딩될 수 있는 것일 수 있다.
양방향 예측 픽처(B 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 많아야 2개의 움직임 벡터 및 참조 인덱스를 이용하여 인트라 예측 또는 인터 예측을 이용하여 코딩되고 디코딩될 수 있는 것일 수 있다. 유사하게, 다중-예측 픽처들은 단일 블록의 재구성을 위해 2개보다 많은 참조 픽처 및 연관된 메타데이터를 사용할 수 있다.
소스 픽처들은 일반적으로 복수의 샘플 블록(예를 들어, 각각 4 x 4, 8 x 8, 4 x 8, 또는 16 x 16 샘플들의 블록들)으로 공간적으로 세분되고 블록 바이 블록(block-by-block) 기준으로 코딩될 수 있다. 블록들은 블록들의 각자의 픽처들에 적용되는 코딩 할당에 의해 결정된 다른(이미 코딩된) 블록들을 참조하여 예측적으로 코딩될 수 있다. 예를 들어, I 픽처들의 블록들은 비예측적으로 코딩될 수 있거나 또는 그것들은 동일한 픽처의 이미 코딩된 블록들을 참조하여 예측적으로 코딩될 수 있다(공간 예측 또는 인트라 예측). P 픽처들의 픽셀 블록들은, 하나의 이전에 코딩된 참조 픽처를 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 비예측적으로 코딩될 수 있다. B 픽처들의 블록들은, 하나 또는 2개의 이전에 코딩된 참조 픽처를 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 비예측적으로 코딩될 수 있다.
비디오 코더(303)는 ITU-T Rec. H.265와 같은, 미리 결정된 비디오 코딩 기술 또는 표준에 따라 코딩 동작들을 수행할 수 있다. 그것의 동작 중에, 비디오 코더(303)는, 입력 비디오 시퀀스에서 시간 및 공간 중복성을 이용하는 예측 코딩 동작들을 포함하여, 다양한 압축 동작들을 수행할 수 있다. 따라서, 코딩된 비디오 데이터는 사용 중인 비디오 코딩 기술 또는 표준에 의해 특정된 신택스를 따를 수 있다.
실시예들에서, 송신기(540)는 인코딩된 비디오와 함께 추가적인 데이터를 송신할 수 있다. 비디오 코더(530)는 코딩된 비디오 시퀀스의 일부로서 그러한 데이터를 포함할 수 있다. 추가적인 데이터는 시간/공간/SNR 향상 계층들, 중복 픽처들 및 슬라이스들과 같은 다른 형식의 중복 데이터, SEI(Supplementary Enhancement Information) 메시지들, VUI(Visual Usability Information) 파라미터 세트 프래그먼트들 등을 포함할 수 있다.
아래에 설명되는 방법들은 개별적으로 사용되거나 임의의 순서로 조합될 수 있다. 게다가, 방법들 또는 실시예들, 인코더 및 디코더 각각은 처리 회로, 예컨대, 하나 이상의 프로세서 또는 하나 이상의 집적 회로에 의해 구현될 수 있다. 예를 들어, 하나 이상의 프로세서는 비일시적 컴퓨터 판독가능 매체에 저장되는 프로그램을 실행한다. 이하의 설명에서, 용어 "블록"은 예측 블록, 코딩 블록, 또는 CU로서 해석될 수 있다.
N-포인트 IDT(Identity transform)는 대각선 위치들을 따라 0이 아닌 요소들만을 갖는 NxN 변환 코어를 사용하는 선형 변환 프로세스로서 정의된다. 대각선 위치들은 동일한 수평 및 수직 좌표 값들을 갖는 위치들을 지칭한다. 이진화에 관계된 이하의 설명에서는, '0'과 '1' 사이에서 스위칭하는 또 다른 코드워드가 또한 적용 가능하다. 예를 들어, 코드워드 '010'이 기술될 때, 또 다른 코드워드 '101'이 또한 대안으로서 사용될 수 있다.
이하의 설명에서는, 수직 예측 방향이 예측 각도 v를 사용하고 있고, 수직형 인트라 예측 방향이 (v-thr, v+ thr)의 범위에 속하는 예측 각도와 연관된 인트라 예측 방향으로서 정의된다고 가정될 수 있고, 여기서 thr은 주어진 임계값이다. 수평 예측 방향이 예측 각도 h를 사용하고 있고, 수직형 인트라 예측 방향이 (h-thr, h+ thr)의 범위에 속하는 예측 각도와 연관된 인트라 예측 방향으로서 정의된다고 추가로 가정될 수 있고, 여기서 thr은 주어진 임계값이다.
이하의 설명에서, MTS 후보의 DST-7을 기술할 때, 이는 또한 DST-4를 지칭할 수 있다. MTS 후보의 DCT-8을 기술할 때, 이는 또한 DCT-4를 지칭할 수 있다.
실시예들에 따르면, MTS의 특정 변환 타입들은 IDT들에 의해 대체되고, TSM은 수평 및 수직 변환들 둘 다에 대해 IDT를 사용함으로써 대체된다.
실시예들에서, JVET-M0464에서 제안된 동일한 신택스/시맨틱 및 이진화 방법들이 유지된다.
실시예들에서, JVET-M0464에서 제안된 동일한 신택스/시맨틱 및 이진화 방법들이 유지되지만, 마지막 MTS 후보, 즉, 수평 및 수직 변환들 둘 다에 대해 DCT-8을 적용하는 것이 제거된다.
실시예들에서, MTS 및 TSM 인덱스들 tu_mts_idx의 이진화는 다음과 같이 수정되며, 여기서 X는 DCT-2 또는 DST-7 또는 하다마드 변환 또는 하르 변환 중 어느 하나일 수 있다:
Figure 112021050111915-pct00047
실시예들에서, MTS 및 TSM 인덱스들 tu_mts_idx의 이진화는 다음과 같이 수정되며, 여기서 X는 DCT-2 또는 DST-7 또는 하다마드 변환 또는 하르 변환 중 어느 하나일 수 있다:
Figure 112021050111915-pct00048
실시예들에서, MTS 및 TSM 인덱스들 tu_mts_idx의 이진화는 다음과 같이 수정되며, 여기서 X는 DCT-2 또는 DST-7 또는 하다마드 변환 또는 하르 변환 중 어느 하나일 수 있다:
Figure 112021050111915-pct00049
실시예들에서, IDT가 수평 변환으로서 사용되는지 또는 수직 변환으로서 사용되는지 또는 수평 및 수직 변환들 둘 다로서 사용되는지를 표시하기 위해 제1 플래그가 시그널링된다. 일 예에서, IDT가 수평 변환 또는 수직 변환 중 어느 하나로서 사용되지 않음을 제1 플래그가 표시하면, DCT-2 또는 DST-7이 수평 및 수직 변환들 둘 다로서 적용될 수 있는지를 표시하기 위해 또 다른 플래그가 시그널링된다. 또 다른 예에서, IDT가 수평 및 수직 변환들 중 어느 하나 또는 둘 다로서 적용된다는 것을 제1 플래그가 표시하는 경우, IDT가 수평 및 수직 변환들 둘 다로서 적용되는지를 표시하기 위해 제2 플래그가 시그널링될 수 있고, IDT가 수평 또는 수직 변환 중 어느 하나로서 사용되지 않는다는 것을 제2 플래그가 표시하는 경우, IDT가 수평 또는 수직 변환으로서 적용되는지를 표시하기 위해 제3 플래그가 시그널링된다. 또 다른 예에서, 제1 플래그는 컨텍스트를 사용하여 엔트로피 코딩되고, 컨텍스트는 이웃 블록들이 IDT를 사용하여 코딩되는지 여부에 의존하여 도출된다.
실시예들에서, MTS 및 TSM 인덱스들 tu_mts_idx의 이진화는 다음과 같이 수정되며, 여기서 X는 DCT-2 또는 DST-7 또는 하다마드 변환 또는 하르 변환 중 어느 하나일 수 있다:
Figure 112021050111915-pct00050
실시예에서, 코딩된 정보를 사용하는 특정 조건들이 충족되는 것에 의존하여, MTS 후보가 적응적으로 IDT에 의해 대체될 수 있다. 코딩된 정보를 사용하는 특정 조건들은 이웃 블록들이 IDT(또는 TSM)에 의해 코딩되는지 여부, 현재 블록이 특정 인트라 예측 모드에 의해 코딩되는지 여부, 현재 블록이 인트라 블록 카피(IBC)에 의해 코딩되는지 여부, 현재 성분이 루마인지 크로마인지 여부, 현재 블록이 서브 블록 병합 모드에 의해 코딩되는지 여부, 및 현재 블록이 ISP 모드에 의해 코딩되는지 여부를 포함하지만, 이에 제한되지는 않는다. 예를 들어, 현재 블록이 수직형 또는 수평형 인트라 예측 모드를 사용하는 인트라 예측에 의해 코딩될 때, MTS 후보들 중 하나가 IDT에 의해 대체될 수 있다. 또 다른 예에서, 현재 블록이 인트라 예측에 의해 코딩되고 또한 분수 포인트 보간, 예를 들어, 임의의 이용가능한 블록 형상의 대각선 방향과 정렬되는 대각선 모드, 수평 모드, 수직 모드, 및 인트라 예측 모드 방향들을 적용하지 않을 때(분수 포인트 보간을 필요로 하지 않는 광각 인트라 예측 모드), MTS 후보들 중 하나가 IDT에 의해 대체될 수 있다.
실시예들에서, TSM이 수평 및 수직 변환들 둘 다에 대해 이용되는 IDT에 의해 대체될 것이라면, 제1 블록 크기 임계값이 IDT(수평 및 수직 변환들 둘 다로서 이용됨)가 TSM을 대체하는지를 결정하기 위해 이용된다. IDT가 특정 MTS 변환 후보를 대체하고 있는 경우, IDT가 수평 및 수직 변환들 중 하나만을 대체하고 있는지를 결정하기 위해 제2 블록 크기 임계값이 사용된다. 현재 블록의 블록 크기는 면적, 높이 및 폭 중 임의의 하나 또는 임의의 조합일 수 있다. 제1 블록 크기 임계값 및 제2 블록 크기 임계값은 상이한 값들일 수 있다. 제1 블록 크기 임계값 및 제2 블록 크기 임계값 각각은, SPS, VPS(Video Parameter Set), PPS(Picture Parameter Set), 타일 그룹 헤더, 슬라이스 헤더, 및 CTU 헤더와 같은 하이-레벨 신택스 요소들에서 시그널링될 수 있다.
TSM 또는 IDT는 서브-블록 인터 예측 모드, 양방향 광학 흐름(BIO) 모드, 서브-블록 변환(SBT), 다중-가설 인트라-인터 병합 모드, 삼각형 분할 모드, ISP 모드, 및 특정 비-각도 인트라 예측 모드들(평면 및/또는 DC)을 포함하는, 특정 코딩 모드들에 대해 적용되거나 시그널링되지 않는다. 대안적으로, TSM 또는 IDT가 적용될 때, 서브-블록 인터 예측 모드, BIO 모드, SBT, 다중-가설 인트라-인터 병합 모드, 삼각형 분할 모드, ISP 모드, 및 특정 비-각도 인트라 예측 모드(평면 및/또는 DC)와 같은 특정 모드들은 적용되거나 시그널링되지 않는다.
실시예들에서, 인코더 모드 결정의 경우, 변환이 하다마드 변환과 같은 선형 변환인 후보 예측 모드의 비용을 측정하기 위해 SATD(Sum of Absolute Transform Difference)만을 사용하는 대신에, SAD(Sum of Absolute Difference)가 또한 SATD와 함께 적용된다. SAD 및 SATD의 함수의 출력은 인코더 모드 결정을 위한 후보 예측 모드의 최종 비용으로서 사용된다. 예를 들어, 함수는 min(SAD, SATD)일 수 있다. 또 다른 예에서, 함수는 SAD와 SATD의 가중된 합일 수 있다. 최종 비용은 SATD가 움직임 추정 또는 후보 모드 선택을 위해 또한 사용될 수 있는 인트라 모드 결정 또는 인터 모드 결정을 위해 사용될 수 있다.
상세하게는, 상기 방법은 코딩된 블록의 잔차 블록에 대해 하다마드 변환을 적용하여 변환 계수 블록을 생성하는 단계, 및 변환 계수 블록에 기초하여 절대 변환 차이의 합(sum of absolute transform difference)을 결정하는 단계를 포함할 수 있다. 방법은 잔차 블록에 기초하여 절대 차이의 합(sum of absolute difference)을 결정하는 단계, 및 절대 변환 차이의 합 및 절대 차이의 합, 즉 이들 2개의 차이의 함수에 기초하여, 코딩된 블록에 대한 후보 예측 모드의 최종 비용을 결정하는 단계를 추가로 포함할 수 있다. 방법은, 후보 예측 모드의 최종 비용에 기초하여, TSM이 코딩된 블록에 대해 인에이블되는 것을 표시하기 위해 MTS 인덱스를 설정하는 단계를 추가로 포함할 수 있다. 일 예에서, 3개의 후보 예측 모드의 최종 비용들이 결정될 수 있고, 3개의 후보 예측 모드의 결정된 최종 비용들 중 최소의 최종 비용을 갖는 후보 예측 모드가 코딩된 블록에 대해 TSM이 인에이블되는지를 예측하기 위해 사용되도록 선택될 수 있다.
도 6은 실시예들에 따른, 비디오 시퀀스의 디코딩 또는 인코딩을 위한 잔차 코딩을 제어하는 방법(600)을 예시하는 흐름도이다. 일부 구현들에서, 도 6의 하나 이상의 프로세스 블록은 디코더(310)에 의해 수행될 수 있다. 일부 구현들에서, 도 6의 하나 이상의 프로세스 블록은, 인코더(303)와 같이, 디코더(310)로부터 분리되거나 이를 포함하는 또 다른 디바이스 또는 디바이스들의 그룹에 의해 수행될 수 있다.
도 6을 참조하면, 방법(600)은, MTS 인덱스가 비디오 시퀀스의 코딩된 블록에 대해 변환 스킵 모드가 인에이블됨을 표시하는 것에 기초하여(610-예), 제1 블록(620)에서, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하는 단계를 포함한다.
방법(600)은, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하는 것에 기초하여(610-아니오), 제2 블록(630)에서, DCT(discrete cosine transform), DST(discrete sine transform), 하다마드 변환, 및 하르 변환 중 하나를, 수평 변환 및 수직 변환 중 어느 하나 또는 둘 다로서 식별하는 단계를 추가로 포함한다.
방법(600)은, 제3 블록(640)에서, 식별된 수평 변환 및 식별된 수직 변환을 이용하여, 코딩된 블록의 잔차 코딩을 수행하는 단계를 추가로 포함한다.
DCT, DST, 하다마드 변환 및 하르 변환 중 하나를, 수평 변환 및 수직 변환 중 어느 하나 또는 둘 다로서 식별하는 단계는, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하고 제1 값을 표시하는 것에 기초하여, 아이덴티티 변환을 수평 변환으로서 식별하고, DCT-2, DST-7, 하다마드 변환 및 하르 변환 중 하나를 수직 변환으로서 식별하는 단계를 포함할 수 있다.
DCT, DST, 하다마드 변환 및 하르 변환 중 하나를, 수평 변환과 수직 변환 중 어느 하나 또는 둘 다로서 식별하는 단계는, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하고 제1 값과는 상이한 제2 값을 표시하는 것에 기초하여, DCT-2, DST-7, 하다마드 변환 및 하르 변환 중 하나를 수평 변환으로서 식별하고, 아이덴티티 변환을 수직 변환으로서 식별하는 단계를 포함할 수 있다.
방법(600)은 조건들 중 임의의 하나 또는 임의의 조합이 충족되는지를 결정하는 단계를 추가로 포함할 수 있으며, 조건들은 코딩된 블록의 이웃 블록들이 아이덴티티 변환에 의해 코딩되는지, 코딩된 블록이 인트라 예측 모드에 의해 코딩되는지, 코딩된 블록이 인트라 블록 카피에 의해 코딩되는지, 코딩된 블록의 성분이 루마 또는 크로마인지, 코딩된 블록이 서브-블록 병합 모드에 의해 코딩되는지, 및 코딩된 블록이 인트라 서브-파티션 모드에 의해 코딩되는지를 포함한다. 방법(600)은, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하는 것 및 조건들 중 임의의 하나 또는 임의의 조합이 충족되는 것으로 결정되는 것에 기초하여, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하는 단계를 추가로 포함할 수 있다.
방법(600)은 코딩된 블록의 크기가 미리 결정된 임계값보다 큰지를 결정하는 단계를 추가로 포함할 수 있고, 크기는 면적, 높이 및 폭 중 하나이다. 방법(600)은, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하는 것, 조건들 중 임의의 하나 또는 임의의 조합이 충족되는 것으로 결정되는 것 및 코딩된 블록의 크기가 미리 결정된 임계값보다 큰 것으로 결정되는 것에 기초하여, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하는 단계를 추가로 포함할 수 있다.
방법(600)은 코딩된 블록의 크기가 미리 결정된 임계값보다 큰지를 결정하는 단계를 추가로 포함할 수 있고, 크기는 면적, 높이 및 폭 중 하나이다. 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하는 단계는 MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블됨을 표시하는 것 및 코딩된 블록의 크기가 미리 결정된 임계값보다 큰 것으로 결정되는 것에 기초하여, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하는 단계를 포함할 수 있다.
방법(600)은 코딩된 블록의 잔차 블록에 DCT, DST, 및 하다마드 변환 중 하나를 적용하여 변환 계수 블록을 생성하는 단계, 변환 계수 블록에 기초하여 절대 변환 차이의 합을 결정하는 단계, 잔차 블록에 기초하여 절대 차이의 합을 결정하는 단계, 절대 변환 차이의 합과 절대 차이의 합에 기초하여 코딩된 블록에 대한 후보 예측 모드의 최종 비용을 결정하는 단계, 및 후보 예측 모드의 최종 비용에 기초하여 변환 스킵 모드가 인에이블됨을 표시하도록 MTS 인덱스를 설정하는 단계를 추가로 포함할 수 있다.
후보 예측 모드의 최종 비용은 절대 변환 차이의 합 및 절대 차이의 합 중 최소 값일 수 있다.
후보 예측 모드의 최종 비용은 절대 변환 차이의 합과 절대 차이의 합의 가중 합일 수 있다.
도 6은 방법(600)의 예시적인 블록들을 도시하지만, 일부 구현들에서, 방법(600)은 추가적인 블록들, 더 적은 블록들, 상이한 블록들, 또는 도 6에 묘사된 것들과는 상이하게 배열된 블록들을 포함할 수 있다. 추가적으로 또는 대안적으로, 방법(600)의 블록들 중 2개 이상이 병행적으로 수행될 수 있다.
또한, 제안된 방법들은 처리 회로(예를 들어, 하나 이상의 프로세서 또는 하나 이상의 집적 회로)에 의해 구현될 수 있다. 일 예에서, 하나 이상의 프로세서는 제안된 방법들 중 하나 이상을 수행하기 위해 비일시적 컴퓨터 판독가능 매체에 저장되는 프로그램을 실행한다.
도 7은 실시예들에 따른, 비디오 시퀀스의 디코딩 또는 인코딩을 위한 잔차 코딩을 제어하기 위한 장치(700)의 단순화된 블록도이다.
도 7을 참조하면, 장치(700)는 제1 식별 코드(710), 제2 식별 코드(720), 수행 코드(730), 제1 결정 코드(740), 제2 결정 코드(750) 및 설정 코드(760)를 포함한다.
제1 식별 코드(710)는 적어도 하나의 프로세서로 하여금, MTS 인덱스가 비디오 시퀀스의 코딩된 블록에 대해 변환 스킵 모드가 인에이블됨을 표시하는 것에 기초하여, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하게 야기하도록 구성된다.
제2 식별 코드(720)는, 적어도 하나의 프로세서로 하여금, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하는 것에 기초하여, DCT(discrete cosine transform), DST(discrete sine transform), 하다마드 변환 및 하르 변환 중 하나를 수평 변환 및 수직 변환 중 어느 하나 또는 둘 다로서 식별하게 야기하도록 구성된다.
수행 코드(730)는, 적어도 하나의 프로세서로 하여금, 식별된 수평 변환 및 식별된 수직 변환을 사용하여, 코딩된 블록의 잔차 코딩을 수행하게 야기하도록 구성된다.
제2 식별 코드(720)는 적어도 하나의 프로세서로 하여금, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하고 제1 값을 표시하는 것에 기초하여, 아이덴티티 변환을 수평 변환으로서 식별하고, DCT-2, DST-7, 하다마드 변환 및 하르 변환 중 하나를 식별하게 야기하도록 추가로 구성될 수 있다.
제2 식별 코드(720)는 적어도 하나의 프로세서로 하여금, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하고 제1 값과 상이한 제2 값을 표시하는 것에 기초하여, DCT-2, DST-7, 하다마드 변환 및 하르 변환 중 하나를 수평 변환으로서 식별하고, 아이덴티티 변환을 수직 변환으로서 식별하게 야기하도록 추가로 구성될 수 있다.
제1 결정 코드(740)는 적어도 하나의 프로세서로 하여금 조건들 중 임의의 하나 또는 임의의 조합이 충족되는지를 결정하게 야기하도록 구성될 수 있고, 조건들은 코딩된 블록의 이웃 블록들이 아이덴티티 변환에 의해 코딩되는지, 코딩된 블록이 인트라 예측 모드에 의해 코딩되는지, 코딩된 블록이 인트라 블록 카피에 의해 코딩되는지, 코딩된 블록의 성분이 루마 또는 크로마인지, 코딩된 블록이 서브-블록 병합 모드에 의해 코딩되는지, 및 코딩된 블록이 인트라 서브-파티션 모드에 의해 코딩되는지를 포함한다. 제1 식별 코드(710)는 적어도 하나의 프로세서로 하여금, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하고 조건들 중 임의의 하나 또는 임의의 조합이 충족되는 것으로 결정되는 것에 기초하여, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하게 야기하도록 추가로 구성될 수 있다.
제2 결정 코드(750)는 적어도 하나의 프로세서로 하여금 코딩된 블록의 크기가 미리 결정된 임계값보다 큰지를 결정하게 야기하도록 - 크기는 면적, 높이 및 폭 중 하나임 - 구성될 수 있다. 제1 식별 코드(710)는, 적어도 하나의 프로세서로 하여금, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블되지 않음을 표시하는 것, 조건들 중 임의의 하나 또는 임의의 조합이 충족되는 것으로 결정되는 것 및 코딩된 블록의 크기가 미리 결정된 임계값보다 큰 것으로 결정되는 것에 기초하여, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하게 야기하도록 추가로 구성될 수 있다.
제2 결정 코드(750)는 적어도 하나의 프로세서로 하여금 코딩된 블록의 크기가 미리 결정된 임계값보다 큰지를 결정하게 야기하도록 - 크기는 면적, 높이 및 폭 중 하나임 - 구성될 수 있다. 제1 식별 코드(710)는 적어도 하나의 프로세서로 하여금, MTS 인덱스가 코딩된 블록에 대해 변환 스킵 모드가 인에이블됨을 표시하는 것 및 코딩된 블록의 크기가 미리 결정된 임계값보다 큰 것으로 결정되는 것에 기초하여, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하게 야기하도록 추가로 구성될 수 있다.
설정 코드(760)는 적어도 하나의 프로세서로 하여금, 코딩된 블록의 잔차 블록에 대해 DCT, DST, 및 하다마드 변환 중 하나를 적용하고, 변환 계수 블록을 생성하고, 변환 계수 블록에 기초하여 절대 변환 차이의 합을 결정하고, 잔차 블록에 기초하여 절대 차이의 합을 결정하고, 절대 변환 차이의 합 및 절대 차이의 합에 기초하여 코딩된 블록에 대한 후보 예측 모드의 최종 비용을 결정하고, 및 후보 예측 모드의 최종 비용에 기초하여 변환 스킵 모드가 인에이블된 것을 표시하기 위해 MTS 인덱스를 설정하게 야기하도록 구성될 수 있다.
후보 예측 모드의 최종 비용은 절대 변환 차이의 합 및 절대 차이의 합 중 최소 값일 수 있다.
후보 예측 모드의 최종 비용은 절대 변환 차이의 합과 절대 차이의 합의 가중 합일 수 있다.
위에서 설명된 기법들은 컴퓨터 판독가능 명령어들을 이용하여 컴퓨터 소프트웨어로서 구현되고 하나 이상의 컴퓨터 판독가능 매체에 물리적으로 저장될 수 있다.
도 8은 실시예들을 구현하기에 적합한 컴퓨터 시스템(800)의 도면이다.
컴퓨터 소프트웨어는, 컴퓨터 중앙 처리 유닛(CPU)들, 그래픽 처리 유닛(GPU)들 등에 의해, 직접적으로, 또는 해석, 마이크로-코드 실행 등을 통해 실행될 수 있는 명령어들을 포함하는 코드를 생성하기 위해 어셈블리, 컴파일, 링킹, 또는 유사한 메커니즘들을 겪을 수 있는 임의의 적합한 머신 코드 또는 컴퓨터 언어를 이용하여 코딩될 수 있다.
명령어들은, 예를 들어, 개인용 컴퓨터, 태블릿 컴퓨터, 서버, 스마트폰, 게이밍 디바이스, 사물 인터넷 디바이스 등을 포함하여, 다양한 타입의 컴퓨터들 또는 그것의 컴포넌트들상에서 실행될 수 있다.
컴퓨터 시스템(800)에 대한 도 8에 도시된 컴포넌트들은 사실상 예시적인 것이고, 실시예들을 구현하는 컴퓨터 소프트웨어의 사용 또는 기능성의 범위에 대한 임의의 제한을 제안하도록 의도되지 않는다. 컴포넌트들의 구성이 컴퓨터 시스템(800)의 예시적인 실시예에서 예시된 컴포넌트들 중 임의의 하나 또는 이들의 조합과 관련된 임의의 종속성 또는 요건을 갖는 것으로 해석되어서도 안 된다.
컴퓨터 시스템(800)은 특정 휴먼 인터페이스 입력 디바이스들을 포함할 수 있다. 그러한 휴먼 인터페이스 입력 디바이스는, 예를 들어, 촉각 입력(예컨대: 키스트로크, 스와이프, 데이터 글러브 움직임), 오디오 입력(예컨대: 음성, 손뼉), 시각적 입력(예컨대, 제스처), 후각적 입력(묘사되지 않음)을 통한 하나 이상의 인간 사용자에 의한 입력에 응답할 수 있다. 휴먼 인터페이스 디바이스들은 또한 오디오(예컨대: 음성, 음악, 주변 사운드), 이미지들(예컨대: 스캐닝된 이미지들, 스틸 이미지 카메라로부터 획득된 사진 이미지들), 비디오(예컨대 2차원 비디오, 입체적 비디오를 포함하는 3차원 비디오)와 같은, 인간에 의한 의식적인 입력과 반드시 직접적으로 관련되는 것은 아닌 특정 미디어를 캡처하기 위해 사용될 수 있다.
입력 휴먼 인터페이스 디바이스들은: 키보드(801), 마우스(802), 트랙패드(803), 터치 스크린(810), 데이터-글러브(804), 조이스틱(805), 마이크로폰(806), 스캐너(807), 카메라(808) 중 하나 이상(각각의 하나만이 묘사됨)을 포함할 수 있다.
컴퓨터 시스템(800)은 특정 휴먼 인터페이스 출력 디바이스들을 또한 포함할 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은, 예를 들어, 촉각 출력, 사운드, 광, 및 냄새/맛을 통해 하나 이상의 인간 사용자의 감각들을 자극하고 있을 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은 촉각 출력 디바이스들(예를 들어, 터치-스크린(810), 데이터-글러브(804), 또는 조이스틱(805)에 의한 촉각 피드백이지만, 입력 디바이스들로서 역할하지 않는 촉각 피드백 디바이스들도 있을 수 있음), 오디오 출력 디바이스들(예컨대: 스피커들(809), 헤드폰들(묘사되지 않음)), 시각적 출력 디바이스들(예컨대 음극선 관(CRT) 스크린들, 액정 디스플레이(LCD) 스크린들, 플라즈마 스크린들, 유기 발광 다이오드(OLED) 스크린들을 포함하는 스크린들(810) - 각각은 터치-스크린 입력 능력이 있거나 없고, 각각은 촉각 피드백 능력이 있거나 없고, 이들 중 일부는 스테레오그래픽 출력과 같은 수단을 통해 2차원 시각적 출력 또는 3개보다 많은 차원의 출력을 출력할 수 있음 -; 가상 현실 안경(묘사되지 않음), 홀로그래픽 디스플레이들 및 연기 탱크들(묘사되지 않음)), 및 프린터들(묘사되지 않음)을 포함할 수 있다.
컴퓨터 시스템(800)은 인간 액세스 가능한 저장 디바이스들 및 그것들과 연관된 매체들, 예컨대 CD/DVD 등의 매체(821)를 갖는 CD/DVD ROM/RW(820)를 포함하는 광학 매체, 썸-드라이브(822), 이동식 하드 드라이브 또는 솔리드 스테이트 드라이브(823), 테이프 및 플로피 디스크(묘사되지 않음)와 같은 레거시 자기 매체, 보안 동글(묘사되지 않음)과 같은 특수화된 ROM/ASIC/PLD 기반 디바이스들 등을 또한 포함할 수 있다.
본 기술분야의 통상의 기술자들은 또한, 현재 개시된 주제와 관련하여 사용되는 용어 "컴퓨터 판독가능 매체"가 송신 매체, 캐리어 파들, 또는 다른 일시적 신호들을 포함하지 않는다는 것을 이해해야 한다.
컴퓨터 시스템(800)은 하나 이상의 통신 네트워크에 대한 인터페이스(들)를 또한 포함할 수 있다. 네트워크들은 예를 들어 무선, 유선, 광학일 수 있다. 네트워크들은 추가로 로컬, 광역, 대도시, 차량 및 산업, 실시간, 지연-허용(delay-tolerant) 등일 수 있다. 네트워크들의 예들은 로컬 영역 네트워크들, 예컨대 이더넷, 무선 LAN들, 글로벌 이동 통신 시스템(GSM), 3세대(3G), 4세대(4G), 5세대(5G), 롱-텀 에볼루션(LTE) 등을 포함하는 셀룰러 네트워크들, 케이블 TV, 위성 TV 및 지상파 브로드캐스트 TV를 포함하는 TV 유선 또는 무선 광역 디지털 네트워크들, CANBus를 포함하는 차량 및 산업 등을 포함한다. 특정 네트워크들은 흔히 특정 범용 데이터 포트들 또는 주변 버스들((849))(예컨대, 예를 들어, 컴퓨터 시스템(800)의 범용 직렬 버스(USB) 포트들)에 부착된 외부 네트워크 인터페이스 어댑터들을 요구한다; 다른 것들은 흔히 아래에 설명되는 바와 같은 시스템 버스로의 부착에 의해 컴퓨터 시스템(800)의 코어에 통합된다(예를 들어, PC 컴퓨터 시스템으로의 이더넷 인터페이스는 또는 스마트폰 컴퓨터 시스템으로의 셀룰러 네트워크 인터페이스). 이들 네트워크들 중 임의의 것을 사용하여, 컴퓨터 시스템(800)은 다른 엔티티들과 통신할 수 있다. 그러한 통신은 단방향성 수신 전용(예를 들어, 브로드캐스트 TV), 단방향성 송신 전용(예를 들어, CANbus 대 특정 CANbus 디바이스들), 또는 예를 들어 로컬 또는 광역 디지털 네트워크들을 사용하는 다른 컴퓨터 시스템들과의 양방향성일 수 있다. 위에서 설명된 바와 같은 해당 네트워크들 및 네트워크 인터페이스들 각각에 대해 특정 프로토콜들 및 프로토콜 스택들이 사용될 수 있다.
전술한 휴먼 인터페이스 디바이스들, 인간-액세스 가능한 저장 디바이스들, 및 네트워크 인터페이스들은 컴퓨터 시스템(800)의 코어(840)에 부착될 수 있다.
코어(840)는 하나 이상의 중앙 처리 유닛(CPU)(841), 그래픽 처리 유닛(GPU)(842), 필드 프로그래머블 게이트 영역(FPGA)(843)의 형식으로 특수화된 프로그래머블 처리 유닛들, 특정 태스크들에 대한 하드웨어 가속기들(844) 등을 포함할 수 있다. 이들 디바이스는, 판독 전용 메모리(ROM)(845), 랜덤 액세스 메모리(RAM)(846), 내부 비-사용자 액세스 가능 하드 드라이브들, 솔리드-스테이트 드라이브들(SSD들) 등과 같은 내부 대용량 저장소(847)와 함께, 시스템 버스(848)를 통해 연결될 수 있다. 일부 컴퓨터 시스템들에서, 시스템 버스(848)는 추가적인 CPU들, GPU들 등에 의한 확장을 가능하게 하기 위해 하나 이상의 물리적 플러그의 형식으로 액세스 가능할 수 있다. 주변 디바이스들은 코어의 시스템 버스(848)에 직접적으로, 또는 주변 버스(849)를 통해 부착될 수 있다. 주변 버스를 위한 아키텍처들은 PCI(peripheral component interconnect), USB 등을 포함한다.
CPU들(841), GPU들(842), FPGA들(843), 및 가속기들(844)은, 조합하여, 전술한 컴퓨터 코드를 구성할 수 있는 특정 명령어들을 실행할 수 있다. 해당 컴퓨터 코드는 ROM(845) 또는 RAM(846)에 저장될 수 있다. 과도적인 데이터가 또한 RAM(846)에 저장될 수 있는 반면, 영구 데이터는, 예를 들어, 내부 대용량 저장소(847)에 저장될 수 있다. 메모리 디바이스들 중 임의의 것에 대한 고속 저장 및 검색은, 하나 이상의 CPU(841), GPU(842), 대용량 저장소(847), ROM(845), RAM(846) 등과 밀접하게 연관될 수 있는, 캐시 메모리의 사용을 통해 가능하게 될 수 있다.
컴퓨터 판독가능 매체는 다양한 컴퓨터 구현 동작들을 수행하기 위한 컴퓨터 코드를 그 위에 가질 수 있다. 매체 및 컴퓨터 코드는 실시예들의 목적을 위해 특별히 설계되고 구성된 것들일 수 있거나, 또는 그것들은 컴퓨터 소프트웨어 기술분야의 기술자들에게 잘 알려져 있고 이용가능한 종류의 것일 수 있다.
제한이 아니라 예로서, 아키텍처를 갖는 컴퓨터 시스템(800), 및 구체적으로 코어(840)는 프로세서(들)(CPU들, GPU들, FPGA, 가속기들 등을 포함함)가 하나 이상의 유형의(tangible) 컴퓨터 판독가능 매체에 구현된 소프트웨어를 실행하는 결과로서 기능성을 제공할 수 있다. 그러한 컴퓨터 판독가능 매체는 위에 소개된 바와 같은 사용자-액세스 가능한 대용량 저장소뿐만 아니라, 코어-내부 대용량 저장소(847) 또는 ROM(845)과 같은 비일시적 본질의 것인 코어(840)의 특정 저장소와 연관된 매체일 수 있다. 다양한 실시예들을 구현하는 소프트웨어가 그러한 디바이스들에 저장되고 코어(840)에 의해 실행될 수 있다. 컴퓨터 판독가능 매체는 특정 필요에 따라 하나 이상의 메모리 디바이스 또는 칩을 포함할 수 있다. 소프트웨어는 코어(840) 및 구체적으로 그 내부의 프로세서들(CPU, GPU, FPGA 등을 포함함)로 하여금, RAM(846)에 저장된 데이터 구조들을 정의하는 것 및 소프트웨어에 의해 정의된 프로세스들에 따라 그러한 데이터 구조들을 수정하는 것을 포함하여, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하게 할 수 있다. 추가로 또는 대안으로서, 컴퓨터 시스템은, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하기 위해 소프트웨어 대신에 또는 소프트웨어와 함께 동작할 수 있는, 회로(예를 들어: 가속기(844))에 하드와이어링되거나 다른 방식으로 구현된 로직의 결과로서 기능성을 제공할 수 있다. 소프트웨어에 대한 참조는, 적절한 경우, 로직을 포함할 수 있고, 그 반대도 가능하다. 컴퓨터 판독가능 매체에 대한 참조는, 적절한 경우, 실행을 위한 소프트웨어를 저장하는 회로(예컨대 집적 회로(IC)), 또는 실행을 위한 로직을 구현하는 회로, 또는 둘 다를 포함할 수 있다. 실시예들은 하드웨어 및 소프트웨어의 임의의 적합한 조합을 포함한다.
본 개시내용이 여러 예시적인 실시예들을 설명하였지만, 본 개시내용의 범위 내에 속하는 변경들, 치환들, 및 다양한 대체 균등물들이 존재한다. 따라서, 본 기술분야의 통상의 기술자들은, 비록 본 명세서에 명시적으로 도시되거나 설명되지는 않았지만, 본 개시내용의 원리들을 구현하고 따라서 그것의 사상 및 범위 내에 있는, 다수의 시스템들 및 방법들을 고안할 수 있을 것이라는 점이 인정될 것이다.

Claims (20)

  1. 비디오 시퀀스의 디코딩 또는 인코딩을 위해 잔차 코딩을 제어하는 방법으로서,
    상기 방법은 적어도 하나의 프로세서에 의해 수행되고, 상기 방법은:
    MTS(multiple transform selection) 인덱스가 상기 비디오 시퀀스의 코딩된 블록에 대해 변환 스킵 모드가 인에이블됨을 표시하는 것에 기초하여, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하는 단계;
    상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블되지 않음을 표시하는 것에 기초하여, DCT(discrete cosine transform), DST(discrete sine transform), 하다마드 변환(Hadamard transform) 및 하르 변환(Haar transform) 중 하나를, 상기 수평 변환 및 상기 수직 변환 중 어느 하나 또는 둘 다로서 식별하는 단계; 및
    상기 식별된 수평 변환 및 상기 식별된 수직 변환을 이용하여, 상기 코딩된 블록의 잔차 코딩을 수행하는 단계를 포함하고,
    상기 방법은:
    조건들 중 임의의 하나 또는 임의의 조합이 충족되는지를 결정하는 단계 - 상기 조건들은 상기 코딩된 블록의 이웃 블록들이 상기 아이덴티티 변환에 의해 코딩되는지, 상기 코딩된 블록이 인트라 예측 모드에 의해 코딩되는지, 상기 코딩된 블록이 인트라 블록 카피에 의해 코딩되는지, 상기 코딩된 블록의 성분이 루마 또는 크로마인지, 상기 코딩된 블록이 서브-블록 병합 모드에 의해 코딩되는지, 및 상기 코딩된 블록이 인트라 서브-파티션 모드에 의해 코딩되는지를 포함함 -; 및
    상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블되지 않음을 표시하는 것 및 상기 조건들 중 임의의 하나 또는 임의의 조합이 충족되는 것으로 결정되는 것에 기초하여, 상기 아이덴티티 변환을 상기 수평 변환 및 상기 수직 변환 각각으로서 식별하는 단계
    를 추가로 포함하는 방법.
  2. 제1항에 있어서,
    상기 DCT, 상기 DST, 상기 하다마드 변환 및 상기 하르 변환 중 하나를, 상기 수평 변환 및 상기 수직 변환 중 어느 하나 또는 둘 다로서 식별하는 단계는, 상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블되지 않음을 표시하고 제1 값을 표시하는 것에 기초하여:
    상기 아이덴티티 변환을 상기 수평 변환으로서 식별하는 단계; 및
    DCT-2, DST-7, 상기 하다마드 변환 및 상기 하르 변환 중 하나를 상기 수직 변환으로서 식별하는 단계를 포함하는 방법.
  3. 제2항에 있어서,
    상기 DCT, 상기 DST, 상기 하다마드 변환 및 상기 하르 변환 중 하나를, 상기 수평 변환 및 상기 수직 변환 중 어느 하나 또는 둘 다로서 식별하는 단계는, 상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블되지 않음을 표시하고 상기 제1 값과는 상이한 제2 값을 표시하는 것에 기초하여:
    상기 DCT-2, 상기 DST-7, 상기 하다마드 변환 및 상기 하르 변환 중 하나를 상기 수평 변환으로서 식별하는 단계; 및
    상기 아이덴티티 변환을 상기 수직 변환으로서 식별하는 단계를 포함하는 방법.
  4. 제1항에 있어서,
    상기 코딩된 블록의 크기가 미리 결정된 임계값보다 큰지를 결정하는 단계 - 상기 크기는 면적, 높이 및 폭 중 하나임 -; 및
    상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블되지 않음을 표시하는 것, 상기 조건들 중 임의의 하나 또는 임의의 조합이 충족되는 것으로 결정되는 것 및 상기 코딩된 블록의 크기가 상기 미리 결정된 임계값보다 큰 것으로 결정되는 것에 기초하여, 상기 아이덴티티 변환을 상기 수평 변환 및 상기 수직 변환 각각으로서 식별하는 단계를 추가로 포함하는 방법.
  5. 제1항에 있어서,
    상기 코딩된 블록의 크기가 미리 결정된 임계값보다 큰지를 결정하는 단계 - 상기 크기는 면적, 높이 및 폭 중 하나임 - 를 추가로 포함하고,
    상기 아이덴티티 변환을 상기 수평 변환 및 상기 수직 변환 각각으로서 식별하는 단계는 상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블됨을 표시하는 것 및 상기 코딩된 블록의 크기가 상기 미리 결정된 임계값보다 큰 것으로 결정되는 것에 기초하여, 상기 아이덴티티 변환을 상기 수평 변환 및 상기 수직 변환 각각으로서 식별하는 단계를 포함하는 방법.
  6. 제1항에 있어서,
    상기 코딩된 블록의 잔차 블록에 상기 DCT, 상기 DST 및 상기 하다마드 변환 중 하나를 적용하여, 변환 계수 블록을 생성하는 단계;
    상기 변환 계수 블록에 기초하여 절대 변환 차이의 합을 결정하는 단계;
    상기 잔차 블록에 기초하여 절대 차이의 합을 결정하는 단계;
    상기 절대 변환 차이의 합 및 상기 절대 차이의 합에 기초하여, 상기 코딩된 블록에 대해 후보 예측 모드의 최종 비용을 결정하는 단계; 및
    상기 후보 예측 모드의 최종 비용에 기초하여, 상기 변환 스킵 모드가 인에이블됨을 표시하도록 상기 MTS 인덱스를 설정하는 단계를 추가로 포함하는 방법.
  7. 제6항에 있어서,
    상기 후보 예측 모드의 최종 비용은 상기 절대 변환 차이의 합 및 상기 절대 차이의 합 중 최소 값인 방법.
  8. 제6항에 있어서,
    상기 후보 예측 모드의 최종 비용은 상기 절대 변환 차이의 합과 상기 절대 차이의 합의 가중 합인 방법.
  9. 비디오 시퀀스의 디코딩 또는 인코딩을 위해 잔차 코딩을 제어하기 위한 장치로서:
    컴퓨터 프로그램 코드를 저장하도록 구성된 적어도 하나의 메모리; 및
    상기 적어도 하나의 메모리에 액세스하고 상기 컴퓨터 프로그램 코드에 따라 동작하도록 구성된 적어도 하나의 프로세서를 포함하고, 상기 컴퓨터 프로그램 코드는:
    상기 적어도 하나의 프로세서로 하여금, MTS 인덱스가 상기 비디오 시퀀스의 코딩된 블록에 대해 변환 스킵 모드가 인에이블됨을 표시하는 것에 기초하여, 아이덴티티 변환을 수평 변환 및 수직 변환 각각으로서 식별하게 야기하도록 구성된 제1 식별 코드;
    상기 적어도 하나의 프로세서로 하여금, 상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블되지 않음을 표시하는 것에 기초하여, DCT, DST, 하다마드 변환 및 하르 변환 중 하나를 상기 수평 변환 및 상기 수직 변환 중 어느 하나 또는 둘 다로서 식별하게 야기하도록 구성된 제2 식별 코드; 및
    상기 적어도 하나의 프로세서로 하여금, 상기 식별된 수평 변환 및 상기 식별된 수직 변환을 사용하여, 상기 코딩된 블록의 잔차 코딩을 수행하게 야기하도록 구성된 수행 코드를 포함하고,
    상기 장치는 상기 적어도 하나의 프로세서로 하여금 조건들 중 임의의 하나 또는 임의의 조합이 충족되는지를 결정하게 야기하도록 구성된 제1 결정 코드를 추가로 포함하고, 상기 조건들은 상기 코딩된 블록의 이웃 블록들이 상기 아이덴티티 변환에 의해 코딩되는지, 상기 코딩된 블록이 인트라 예측 모드에 의해 코딩되는지, 상기 코딩된 블록이 인트라 블록 카피에 의해 코딩되는지, 상기 코딩된 블록의 성분이 루마 또는 크로마인지, 상기 코딩된 블록이 서브-블록 병합 모드에 의해 코딩되는지, 및 상기 코딩된 블록이 인트라 서브-파티션 모드에 의해 코딩되는지를 포함하고,
    상기 제1 식별 코드는 상기 적어도 하나의 프로세서로 하여금, 상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블되지 않음을 표시하고 상기 조건들 중 임의의 하나 또는 임의의 조합이 충족되는 것으로 결정되는 것에 기초하여, 상기 아이덴티티 변환을 상기 수평 변환 및 상기 수직 변환 각각으로서 식별하게 야기하도록 추가로 구성되는 장치.
  10. 제9항에 있어서,
    상기 제2 식별 코드는, 상기 적어도 하나의 프로세서로 하여금, 상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블되지 않음을 표시하고 제1 값을 표시하는 것에 기초하여:
    상기 아이덴티티 변환을 상기 수평 변환으로서 식별하고; 및
    DCT-2, DST-7, 상기 하다마드 변환 및 상기 하르 변환 중 하나를 상기 수직 변환으로서 식별하게 야기하도록 추가로 구성된 장치.
  11. 제10항에 있어서,
    상기 제2 식별 코드는, 상기 적어도 하나의 프로세서로 하여금, 상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블되지 않음을 표시하고 상기 제1 값과는 상이한 제2 값을 표시하는 것에 기초하여:
    상기 DCT-2, 상기 DST-7, 상기 하다마드 변환 및 상기 하르 변환 중 하나를 상기 수평 변환으로서 식별하고; 및
    상기 아이덴티티 변환을 상기 수직 변환으로서 식별하게 야기하도록 추가로 구성된 장치.
  12. 제9항에 있어서,
    상기 적어도 하나의 프로세서로 하여금 상기 코딩된 블록의 크기가 미리 결정된 임계값보다 큰지를 결정하게 야기하도록 구성된 제2 결정 코드를 추가로 포함하고 - 상기 크기는 면적, 높이 및 폭 중 하나임 -,
    상기 제1 식별 코드는, 상기 적어도 하나의 프로세서로 하여금, 상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블되지 않음을 표시하는 것, 상기 조건들 중 임의의 하나 또는 임의의 조합이 충족되는 것으로 결정되는 것 및 상기 코딩된 블록의 크기가 상기 미리 결정된 임계값보다 큰 것으로 결정되는 것에 기초하여, 상기 아이덴티티 변환을 상기 수평 변환 및 상기 수직 변환 각각으로서 식별하게 야기하도록 추가로 구성된 장치.
  13. 제9항에 있어서,
    상기 적어도 하나의 프로세서로 하여금 상기 코딩된 블록의 크기가 미리 결정된 임계값보다 큰지를 결정하게 야기하도록 구성된 제2 결정 코드를 추가로 포함하고 - 상기 크기는 면적, 높이 및 폭 중 하나임 -,
    상기 제1 식별 코드는, 상기 적어도 하나의 프로세서로 하여금, 상기 MTS 인덱스가 상기 코딩된 블록에 대해 상기 변환 스킵 모드가 인에이블됨을 표시하는 것 및 상기 코딩된 블록의 크기가 상기 미리 결정된 임계값보다 큰 것으로 결정되는 것에 기초하여, 상기 아이덴티티 변환을 상기 수평 변환 및 상기 수직 변환 각각으로서 식별하게 야기하도록 추가로 구성된 장치.
  14. 제9항에 있어서,
    상기 적어도 하나의 프로세서로 하여금:
    상기 코딩된 블록의 잔차 블록에 상기 DCT, 상기 DST 및 상기 하다마드 변환 중 하나를 적용하여, 변환 계수 블록을 생성하고;
    상기 변환 계수 블록에 기초하여 절대 변환 차이의 합을 결정하고;
    상기 잔차 블록에 기초하여 절대 차이의 합을 결정하고;
    상기 절대 변환 차이의 합 및 상기 절대 차이의 합에 기초하여, 상기 코딩된 블록에 대해 후보 예측 모드의 최종 비용을 결정하고; 및
    상기 후보 예측 모드의 최종 비용에 기초하여, 상기 변환 스킵 모드가 인에이블됨을 표시하도록 상기 MTS 인덱스를 설정하도록 야기하게 구성된 설정 코드를 추가로 포함하는 장치.
  15. 제14항에 있어서,
    상기 후보 예측 모드의 최종 비용은 상기 절대 변환 차이의 합 및 상기 절대 차이의 합 중 최소 값인 장치.
  16. 제14항에 있어서,
    상기 후보 예측 모드의 최종 비용은 상기 절대 변환 차이의 합과 상기 절대 차이의 합의 가중 합인 장치.
  17. 명령어들을 저장하는 비일시적 컴퓨터 판독가능 저장 매체로서, 상기 명령어들은 적어도 하나의 프로세서로 하여금 제1항 내지 제8항 중 어느 한 항의 비디오 시퀀스의 디코딩 또는 인코딩을 위해 잔차 코딩을 제어하는 방법을 수행하도록 야기하는 비일시적 컴퓨터 판독가능 저장 매체.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020217013017A 2019-02-08 2020-02-05 변환 스킵 모드와 다중 변환 선택 사이의 조화를 위한 방법 및 장치 KR102591265B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962803244P 2019-02-08 2019-02-08
US62/803,244 2019-02-08
US16/403,771 2019-05-06
US16/403,771 US10986339B2 (en) 2019-02-08 2019-05-06 Method and apparatus for harmonization between transform skip mode and multiple transform selection
PCT/US2020/016791 WO2020163478A1 (en) 2019-02-08 2020-02-05 Method and apparatus for harmonization between transform skip mode and multiple transform selection

Publications (2)

Publication Number Publication Date
KR20210068521A KR20210068521A (ko) 2021-06-09
KR102591265B1 true KR102591265B1 (ko) 2023-10-20

Family

ID=71945439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217013017A KR102591265B1 (ko) 2019-02-08 2020-02-05 변환 스킵 모드와 다중 변환 선택 사이의 조화를 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US10986339B2 (ko)
EP (1) EP3922033A4 (ko)
JP (1) JP7229355B2 (ko)
KR (1) KR102591265B1 (ko)
CN (1) CN113892270B (ko)
WO (1) WO2020163478A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11070806B2 (en) * 2017-06-28 2021-07-20 Lg Electronics Inc. Method and apparatus for performing low complexity computation in transform kernel for video compression
AU2019332547B2 (en) * 2018-08-31 2024-06-13 Samsung Electronics Co., Ltd. Video decoding method and apparatus, and video encoding method and apparatus
US10893286B2 (en) * 2018-10-09 2021-01-12 Tencent America LLC Methods and apparatus for low-complexity MTS
EP3918805A4 (en) * 2019-02-11 2022-11-23 Beijing Dajia Internet Information Technology Co., Ltd. METHODS AND DEVICES FOR INTRA-SUBPARTITION CODING MODE
CN113905231A (zh) * 2019-03-09 2022-01-07 杭州海康威视数字技术股份有限公司 进行编码和解码的方法、解码端、编码端和系统
WO2020197222A1 (ko) * 2019-03-23 2020-10-01 엘지전자 주식회사 Isp를 이용한 잔차 신호 부호화/복호화 방법, 장치 및 비트스트림을 전송하는 방법
US11172211B2 (en) * 2019-04-04 2021-11-09 Tencent America LLC Method and apparatus for video coding
SI3989562T1 (sl) * 2019-06-19 2024-08-30 Lg Electronics Inc. Kodiranje informacij o množici transformacijskih jeder
CN116112689A (zh) * 2021-11-11 2023-05-12 杭州海康威视数字技术股份有限公司 视频编解码方法及装置
US20230328244A1 (en) * 2022-04-12 2023-10-12 Qualcomm Incorporated Flexible activation of multiple transform selection for inter-coding in video coding
WO2024035659A1 (en) * 2022-08-06 2024-02-15 Beijing Dajia Internet Information Technology Co., Ltd. Fraction transform for video coding

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358704B2 (en) 2006-04-04 2013-01-22 Qualcomm Incorporated Frame level multimedia decoding with frame information table
WO2014050731A1 (ja) * 2012-09-28 2014-04-03 ソニー株式会社 画像処理装置および方法
US10306229B2 (en) * 2015-01-26 2019-05-28 Qualcomm Incorporated Enhanced multiple transforms for prediction residual
US10681379B2 (en) * 2015-09-29 2020-06-09 Qualcomm Incorporated Non-separable secondary transform for video coding with reorganizing
KR102583092B1 (ko) * 2016-03-28 2023-09-26 주식회사 케이티 비디오 신호 처리 방법 및 장치
US10708164B2 (en) * 2016-05-03 2020-07-07 Qualcomm Incorporated Binarizing secondary transform index
US20170374369A1 (en) 2016-06-24 2017-12-28 Mediatek Inc. Methods and Apparatuses of Decoder Side Intra Mode Derivation
US11153594B2 (en) * 2016-08-29 2021-10-19 Apple Inc. Multidimensional quantization techniques for video coding/decoding systems
WO2018061837A1 (ja) * 2016-09-30 2018-04-05 ソニー株式会社 画像処理装置および方法
JP2020504973A (ja) * 2017-01-03 2020-02-13 エルジー エレクトロニクス インコーポレイティド 画像処理方法及びそのための装置
US10750181B2 (en) * 2017-05-11 2020-08-18 Mediatek Inc. Method and apparatus of adaptive multiple transforms for video coding
WO2019235797A1 (ko) * 2018-06-03 2019-12-12 엘지전자 주식회사 축소된 변환을 이용하여 비디오 신호를 처리하는 방법 및 장치
US11039139B2 (en) * 2018-09-14 2021-06-15 Tencent America LLC Method and apparatus for identity transform in multiple transform selection
US10951898B2 (en) * 2018-10-11 2021-03-16 Lg Electronics Inc. Image decoding method and device using residual information in image coding system
EP3709647A1 (en) * 2019-03-12 2020-09-16 InterDigital VC Holdings, Inc. Transform selection and signaling for video encoding or decoding

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
B. Bross et al, Non-CE8: Unified Transform Type Signalling and Residual Coding for Transform Skip, JVET of ITU-T and ISO/IEC, JVET-M0464-v4 (2019.01.15.) 1부.*
Xin Zhao et al, CE6 related: Unification of Transform Skip mode and MTS, JVET of ITU-T and ISO/IEC, JVET-M0501-v2 (2019.01.05.) 1부.*

Also Published As

Publication number Publication date
CN113892270B (zh) 2024-03-29
CN113892270A (zh) 2022-01-04
WO2020163478A1 (en) 2020-08-13
KR20210068521A (ko) 2021-06-09
US10986339B2 (en) 2021-04-20
EP3922033A1 (en) 2021-12-15
JP2022509994A (ja) 2022-01-25
US20200260078A1 (en) 2020-08-13
JP7229355B2 (ja) 2023-02-27
EP3922033A4 (en) 2022-07-20

Similar Documents

Publication Publication Date Title
KR102591265B1 (ko) 변환 스킵 모드와 다중 변환 선택 사이의 조화를 위한 방법 및 장치
KR102659967B1 (ko) 비디오 시퀀스의 인코딩을 위한 방법 및 장치
KR20210088708A (ko) 비디오 코딩을 위한 방법 및 장치
WO2020172668A1 (en) Improved residual coding for transform skip mode and block differential pulse-code modulation
US11012701B2 (en) Residual coding for transform skip mode and block differential pulse-code modulation
KR102680053B1 (ko) 유연한 트리 구조
AU2020245322B2 (en) Method and apparatus for video coding
KR20210111857A (ko) 개선된 암시적 변환 선택을 위한 방법 및 장치
US11032543B2 (en) Method and apparatus for video coding
AU2023203796A1 (en) Method and device for maximum transform size control for encoding of video sequence, and computer-readable medium
KR102630200B1 (ko) 서브-블록 기반 시간 움직임 벡터 예측을 위한 방법 및 장치
KR20210068513A (ko) 인트라 예측 모드와 블록 차분 펄스-코드 변조 모드 사이의 상호작용을 위한 방법 및 장치
KR102637503B1 (ko) 비디오 시퀀스의 디코딩 또는 인코딩을 위한 인트라-인터 예측 모드를 제어하기 위한 방법 및 장치
KR20200081460A (ko) 예측 오프셋을 갖는 단순화된 아핀 모션 모델 코딩을 위한 기술
US11831911B2 (en) Method and apparatus for video coding
KR102376833B1 (ko) 8-비트 변환 코어를 이용한 1차 변환을 위한 방법 및 장치
WO2020142605A1 (en) Method and apparatus for improved zero out transform
KR20230104682A (ko) 템플릿-정합을 이용하는 것에 의한 대안적인 모션 벡터 차이를 갖는 병합 모드
KR20230135651A (ko) 개선된 인트라 모드 코딩을 위한 방법 및 장치
KR20230133980A (ko) 변환 스킵을 위한 계수 부호 예측

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant