KR20210088708A

KR20210088708A - 비디오 코딩을 위한 방법 및 장치

Info

Publication number: KR20210088708A
Application number: KR1020217018067A
Authority: KR
Inventors: 산 류; 신 자오; 샹 리
Original assignee: 텐센트 아메리카 엘엘씨
Priority date: 2019-06-11
Filing date: 2020-05-22
Publication date: 2021-07-14
Also published as: AU2023202526A1; US11575895B2; SG11202111507WA; JP7379647B2; AU2023202526B2; JP2022515876A; CA3137296A1; US20230086769A1; US20200396455A1; EP3983940A1; US20220132124A1; US11949866B2; US20220060706A1; EP3983940A4; AU2020292182B2; JP7187703B2; AU2020292182A1; WO2020251743A1; JP2024012476A; JP2023029928A

Abstract

비디오 디코더에서의 비디오 디코딩 방법에서, 제1 HLS(high level syntax) 요소 및 제2 HLS 요소가 수신될 수 있다. 제1 HLS 요소는 명시적 MTS(multiple transform selection)가 인트라 코딩된 블록에 대해 인에이블되는지 또는 디스에이블되는지를 나타낼 수 있다. 제2 HLS 요소는 인터 코딩된 블록에 대해 명시적 MTS가 인에이블되는지 또는 디스에이블되는지를 나타낼 수 있다. 제1 및 제2 HLS 요소들은 인트라 코딩된 블록 및 인터 코딩된 블록을 포함하는 동일한 코딩 블록들의 세트를 제어할 수 있다. 암시적 MTS는 명시적 MTS가 인트라 코딩된 블록에 대해 디스에이블됨을 제1 HLS 요소가 나타내고, 명시적 MTS가 인터 코딩된 블록에 대해 인에이블됨을 제2 HLS 요소가 나타낼 때, 인트라 코딩된 블록에 대해 인에이블될 수 있다.

Description

비디오 코딩을 위한 방법 및 장치

본 출원은 2019년 6월 11일자로 출원된 미국 가출원 제62/860,149호 "High-level Syntax Control on Enabling Implicit Transform Selection"의 이익을 주장하는, 2020년 5월 19일자로 출원된 미국 특허 출원 제16/878,390호 "Method and Apparatus for Video Coding"의 이익을 주장한다. 앞의 출원들의 개시내용들은 그 전체가 참조로서 포함된다.

본 개시내용은 일반적으로 비디오 코딩에 관련된 실시예들을 설명한다.

본 명세서에 제공된 배경 설명은 본 개시내용의 맥락을 일반적으로 제시하기 위한 것이다. 본 배경기술 부분에 설명되어 있는 현재 등록된 발명자들의 연구 및 출원 시점에 종래 기술로서 달리 간주되지 않을 수 있는 설명의 양태는 명시적으로도 암시적으로도 본 개시내용에 대한 종래 기술로 인정되지 않는다.

비디오 코딩 및 디코딩은 모션 보상을 동반한 인터-픽처 예측(inter-picture prediction)을 사용하여 수행될 수 있다. 압축되지 않은 디지털 비디오는 일련의 픽처들을 포함할 수 있고, 각각의 픽처는, 예를 들어, 1920x1080 루미넌스 샘플들 및 연관된 크로미넌스 샘플들의 공간 차원을 갖는다. 이 일련의 픽처들은, 예를 들어, 초당 60 픽처 또는 60Hz의, 고정된 또는 가변 픽처 레이트(비공식적으로 프레임 레이트로도 알려져 있음)를 가질 수 있다. 압축되지 않은 비디오는 상당한 비트레이트 요구들을 갖는다. 예를 들어, 샘플당 8 비트에서의 1080p60 4:2:0 비디오(60Hz 프레임 레이트의 1920x1080 루미넌스 샘플 해상도)는 1.5 Gbit/s에 근접한 대역폭을 요구한다. 1 시간 분량의 이러한 비디오는 600 기가바이트를 초과하는 저장 공간을 필요로 한다.

비디오 코딩 및 디코딩의 한 가지 목적은, 압축을 통한, 입력 비디오 신호에서의 중복성의 감소일 수 있다. 압축은 앞서 설명한 대역폭 또는 저장 공간 요건들을, 일부 경우들에서는, 2 자릿수 이상 감소시키는 데 도움이 될 수 있다. 무손실 및 손실 압축 양자 모두뿐만 아니라 이들의 조합이 이용될 수 있다. 무손실 압축은 압축된 원본 신호로부터 원본 신호의 정확한 사본이 재구성될 수 있는 기법들을 지칭한다. 손실 압축을 사용할 때, 재구성된 신호는 원본 신호와 동일하지 않을 수 있지만, 원본 신호와 재구성된 신호 사이의 왜곡은 재구성된 신호가 의도된 응용에 유용할 정도로 충분히 작다. 비디오의 경우, 손실 압축이 널리 이용된다. 용인되는 왜곡의 양은 응용에 의존하며; 예를 들어, 특정 소비자 스트리밍 응용들의 사용자들은 텔레비전 배포 응용들의 사용자들보다 더 높은 왜곡을 용인할 수 있다. 달성가능한 압축비는 더 높은 허용가능한/용인가능한 왜곡이 더 높은 압축비를 산출할 수 있다는 사실을 반영할 수 있다.

비디오 인코더 및 디코더는, 예를 들어, 모션 보상, 변환, 양자화, 및 엔트로피 코딩을 비롯한, 몇가지 광범위한 카테고리로부터의 기법을 이용할 수 있다.

비디오 코덱 기술은 인트라 코딩으로 알려진 기법을 포함할 수 있다. 인트라 코딩에서, 샘플 값들은 이전에 재구성된 참조 픽처들로부터의 샘플들 또는 다른 데이터를 참조하지 않고 표현된다. 일부 비디오 코덱들에서, 픽처는 샘플들의 블록들로 공간적으로 세분된다. 샘플들의 모든 블록들이 인트라 모드에서 코딩될 때, 그 픽처는 인트라 픽처일 수 있다. 인트라 픽처들 및 독립적인 디코더 리프레시 픽처들과 같은 그들의 파생물들은 디코더 상태를 리셋하기 위해 사용될 수 있고, 따라서 코딩된 비디오 비트스트림 및 비디오 세션에서 제1 픽처로서 또는 정지 이미지로서 사용될 수 있다. 인트라 블록의 샘플들은 변환에 노출될 수 있고, 변환 계수들은 엔트로피 코딩 전에 양자화될 수 있다. 인트라 예측은 사전 변환 도메인에서 샘플 값들을 최소화하는 기법일 수 있다. 일부 경우들에서, 변환 후의 DC 값이 더 작을수록, 그리고 AC 계수들이 더 작을수록, 엔트로피 코딩 이후에 블록을 표현하기 위해 주어진 양자화 스텝 크기에서 요구되는 비트들이 더 적다.

예를 들어, MPEG-2 세대 코딩 기술로부터 알려진 것과 같은 전통적인 인트라 코딩은 인트라 예측을 사용하지 않는다. 그러나, 일부 더 새로운 비디오 압축 기술들은, 예를 들어, 공간적으로 이웃하는, 그리고 디코딩 순서에서 선행하는 데이터 블록들의 인코딩/디코딩 동안 획득된 주위의 샘플 데이터 및/또는 메타데이터로부터 시도하는 기법들을 포함한다. 이러한 기법들은 이후 "인트라 예측" 기법들로 불린다. 적어도 일부 경우들에서, 인트라 예측은 참조 픽처들로부터가 아니라 재구성 중인 현재 픽처로부터의 참조 데이터만을 사용한다는 점에 유의한다.

많은 상이한 형태의 인트라 예측이 있을 수 있다. 이러한 기법들 중 둘 이상이 주어진 비디오 코딩 기술에서 사용될 수 있는 경우, 사용중인 기법은 인트라 예측 모드에서 코딩될 수 있다. 특정 경우들에서, 모드들은 서브모드들 및/또는 파라미터들을 가질 수 있고, 이들은 개별적으로 코딩되거나 모드 코드워드에 포함될 수 있다. 주어진 모드/서브모드/파라미터 조합에 사용할 코드워드는 인트라 예측을 통한 코딩 효율 이득에 영향을 미칠 수 있고, 따라서 코드워드들을 비트스트림으로 변환하기 위해 엔트로피 코딩 기술로 사용할 수 있다.

인트라 예측의 특정 모드가 H.264와 함께 도입되었고, H.265에서 개선되었으며, JEM(joint exploration model), VVC(versatile video coding), 및 BMS(benchmark set)와 같은 더 새로운 코딩 기술들에서 추가로 개선되었다. 예측자 블록은 이미 이용가능한 샘플들에 속하는 이웃 샘플 값들을 사용하여 형성될 수 있다. 이웃 샘플들의 샘플 값들은 방향에 따라 예측자 블록 내로 복사된다. 사용중인 방향에 대한 참조는 비트스트림에서 코딩될 수 있거나, 그 자체가 예측될 수 있다.

모션 보상은 손실 압축 기법일 수 있고, 이전에 재구성된 픽처 또는 그의 일부(참조 픽처)로부터의 샘플 데이터의 블록이, 모션 벡터(이후 MV)에 의해 표시된 방향으로 공간적으로 시프트된 이후에, 새롭게 재구성된 픽처 또는 픽처 부분의 예측에 사용되는 기법들과 관련될 수 있다. 일부 경우들에서, 참조 픽처는 현재 재구성 중인 픽처와 동일할 수 있다. MV들은 2개의 차원 X 및 Y, 또는 3개의 차원을 가질 수 있고, 제3 차원은 사용중인 참조 픽처의 표시이다(후자는, 간접적으로, 시간 차원일 수 있다).

일부 비디오 압축 기법들에서, 샘플 데이터의 특정 영역에 적용가능한 MV는 다른 MV들로부터, 예를 들어 재구성 중인 영역에 공간적으로 인접한 샘플 데이터의 다른 영역과 관련되고 디코딩 순서로 그 MV에 선행하는 것들로부터 예측될 수 있다. 그렇게 함으로써 MV를 코딩하기 위해 요구되는 데이터의 양을 실질적으로 감소시킬 수 있고, 그에 의해 중복성을 제거하고 압축을 증가시킨다. MV 예측은, 예를 들어, 카메라로부터 도출된 입력 비디오 신호(자연 비디오라고 알려짐)를 코딩할 때, 단일 MV가 적용가능한 영역보다 더 큰 영역들이 유사한 방향으로 움직이는 통계적 가능성이 있고, 따라서, 일부 경우들에서 이웃 영역의 MV들로부터 도출된 유사한 모션 벡터를 사용하여 예측될 수 있기 때문에 효과적으로 작동할 수 있다. 그 결과, 주어진 영역에 대해 발견되는 MV가 주위의 MV들로부터 예측된 MV와 유사하거나 동일하게 되고, 이는 결국, 엔트로피 코딩 이후에, MV를 직접 코딩하는 경우에 사용되는 것보다 더 적은 수의 비트들로, 표현될 수 있다. 일부 경우에, MV 예측은 원본 신호(즉, 샘플 스트림)로부터 도출된 신호(즉, MV들)의 무손실 압축의 예일 수 있다. 다른 경우들에서, MV 예측 자체는, 예를 들어, 몇몇 주위의 MV들로부터 예측자를 계산할 때의 반올림 오류들 때문에, 손실성일 수 있다.

다양한 MV 예측 메커니즘들이 H.265/HEVC(ITU-T Rec. H.265, "High Efficiency Video Coding", December 2016)에 설명되어 있다. H.265가 제안하는 많은 MV 예측 메커니즘들 중에서, 여기서는 이후 "공간 병합"이라고 지칭되는 기법이 본 명세서에서 설명된다.

도 1을 참조하면, 현재 블록(101)은 공간적으로 시프트된 동일한 크기의 이전 블록으로부터 예측가능한 것으로 모션 검색 프로세스 동안 인코더에 의해 발견된 샘플들을 포함한다. 그 MV를 직접 코딩하는 대신에, MV는 하나 이상의 참조 픽처와 연관된 메타데이터로부터, 예를 들어, 가장 최근의(디코딩 순서로) 참조 픽처로부터, A0, A1, 및 B0, B1, B2(각각, 102 내지 106)로 나타내어진 5개의 주위 샘플 중 어느 하나와 연관된 MV를 사용하여 도출될 수 있다. H.265에서, MV 예측은 이웃 블록이 사용하고 있는 동일한 참조 픽처로부터의 예측자들을 사용할 수 있다.

본 개시내용의 양태들은 비디오 디코더에서의 비디오 디코딩의 제1 방법을 제공한다. 본 방법은 인트라 코딩된 블록에 대해 명시적 MTS(multiple transform selection)가 인에이블되는지 또는 디스에이블되는지를 나타내는 제1 HLS(high level syntax) 요소를 수신하는 단계, 및 인터 코딩된 블록에 대해 명시적 MTS가 인에이블되는지 또는 디스에이블되는지를 나타내는 제2 HLS 요소를 수신하는 단계를 포함할 수 있다. 제1 및 제2 HLS 요소들은 인트라 코딩된 블록 및 인터 코딩된 블록을 포함하는 동일한 세트의 코딩 블록들을 제어한다. 암시적 MTS는 명시적 MTS가 인트라 코딩된 블록에 대해 디스에이블됨을 제1 HLS 요소가 나타내고, 명시적 MTS가 인터 코딩된 블록에 대해 인에이블됨을 제2 HLS 요소가 나타낼 때, 인트라 코딩된 블록에 대해 인에이블될 수 있다.

본 방법의 실시예는 암시적 MTS를 인트라 코딩된 블록에 적용하는 단계를 추가로 포함할 수 있다. 인트라 코딩된 블록을 처리하기 위한 변환 타입은 인트라 코딩된 블록의 크기에 따라 결정될 수 있다. 다양한 예들에서, 제1 또는 제2 HLS 요소는 VPS(video parameter set) 신택스 요소, SPS(sequence parameter set) 신택스 요소, PPS(picture parameter set) 신택스 요소, 슬라이스 헤더 신택스 요소, 타일 헤더 신택스 요소, 또는 타일 그룹 헤더 신택스 요소 중 하나일 수 있다. 일 실시예에서, 인트라 코딩된 블록은 ISP(intra sub-partitioning) 모드로 코딩되지 않는다. 일 실시예에서, 본 방법은 인터 및 인트라 코딩된 블록들 각각에 대해 MTS가 인에이블됨을 나타내는 제3 HLS 요소를 수신하는 단계를 추가로 포함할 수 있다.

본 개시내용의 양태들은 비디오 디코더에서의 비디오 디코딩의 제2 방법을 제공한다. 제2 방법은 인트라 코딩된 블록에 대해 MTS가 인에이블되는지 또는 디스에이블되는지를 나타내는 제1 HLS 요소를 수신하는 단계, 및 인트라 코딩된 블록에 대해 NSST(non-separable secondary transform) 또는 MIP(matrix-based intra prediction)가 디스에이블되는지 또는 인에이블되는지를 나타내는 제2 HLS 요소를 수신하는 단계를 포함할 수 있다. 암시적 MTS는 명시적 MTS가 인트라 코딩된 블록에 대해 디스에이블됨을 제1 HLS 요소가 표시하고, NSST 또는 MIP가 인트라 코딩된 블록에 대해 디스에이블됨을 제2 HLS 요소가 표시할 때 인트라 코딩된 블록에 대해 인에이블될 수 있다.

본 개시내용은 또한 비디오 디코더에서의 비디오 디코딩의 제3 방법을 제공할 수 있다. 제3 방법은 MTS가 적용되는지를 나타내는 제1 블록 레벨 신택스 요소 및 NSST가 적용되는지를 나타내는 제2 블록 레벨 신택스 요소와 연관된 인트라 코딩된 블록을 수신하는 단계를 포함할 수 있다. 제1 블록 레벨 신택스 요소가 MTS가 적용되지 않음을 나타내고 제2 블록 레벨 신택스 요소가 NSST가 적용되지 않음을 나타낼 때 인트라 코딩된 블록에 대해 암시적 MTS가 인에이블될 수 있다.

본 출원이 NSST를 참조하지만, 개시된 방법들 및 시스템들이, RST(reduced size transform), 및 LFNST(low-frequency non-separable secondary transform)와 같은, NSST의 변형들에 적용될 수 있다는 점에 유의한다. 따라서, NSST, RST, 및/또는 LFNST는 본 출원 전체에 걸쳐 상호교환가능하게 사용될 수 있다.

개시된 주제의 추가의 특징들, 본질 및 다양한 이점들이 다음 상세한 설명 및 첨부 도면들로부터 더 명백할 것이다.
도 1은 일 예에서 현재 블록 및 그 주위의 공간 병합 후보들의 개략적 예시이다.
도 2는 일 실시예에 따른 통신 시스템(200)의 단순화된 블록도의 개략적 예시이다.
도 3은 일 실시예에 따른 통신 시스템(300)의 단순화된 블록도의 개략적 예시이다.
도 4는 일 실시예에 따른 디코더의 단순화된 블록도의 개략적 예시이다.
도 5는 일 실시예에 따른 인코더의 단순화된 블록도의 개략적 예시이다.
도 6은 다른 실시예에 따른 인코더의 블록도를 도시한다.
도 7은 다른 실시예에 따른 디코더의 블록도를 도시한다.
도 8a 내지 도 8d는 각각, 일 실시예에 따른, 4-포인트, 8-포인트, 16-포인트, 및 32-포인트 DCT-2의 예시적인 변환 코어 행렬을 도시한다.
도 9a 내지 도 9d는 일 실시예에 따른 서브-블록 변환(SBT)에서 지원되는 서브-블록 타입, 크기, 및 위치를 도시한다.
도 10은 일 실시예에 따른 인트라 서브-파티션(ISP) 코딩 모드에서의 블록 크기에 따른 서브-파티션들의 수를 도시한다.
도 11은 블록이 ISP 코딩 모드에서 2개의 서브-파티션으로 분할되는 예를 도시한다.
도 12는 블록이 ISP 코딩 모드에서 4개의 서브-파티션으로 분할되는 예를 도시한다.
도 13a 내지 도 13e는 일 실시예에 따른 64-포인트 DCT-2 변환의 64x64 변환 코어 행렬을 도시한다.
도 14는 일 실시예에 따른 DST/DCT 변환의 변환 기저 함수(transform basis function)를 도시한다.
도 15는 일 실시예에 따른 mts_idx 값과 각각의 수평 또는 수직 변환들 사이의 매핑 관계를 예시하는 표를 도시한다.
도 16a 내지 도 16d는 일 실시예에 따른 DST-7 변환 타입의 변환 코어 행렬들을 도시한다.
도 17a 내지 도 17d는 일 실시예에 따른 DCT-8 변환 타입의 변환 코어 행렬들을 도시한다.
도 18은 시퀀스 파라미터 세트(SPS) 신택스 요소들을 사용하여 다중 변환 선택(MTS)의 이용을 제어하는 예를 도시한다.
도 19는 일 실시예에 따른 인트라 예측 모드들과 변환 세트들 사이의 매핑의 표를 도시한다.
도 20 및 도 21은 일 실시예에 따른, 16x64 변환 코어들 및 16x48 변환 코어들을 각각 사용하는 RST8x8에 대한 2개의 대안적인 변환 코딩 프로세스(2000) 및(2100)을 도시한다.
도 22는 LFNST(low frequency non-separable secondary transform) 커널의 선택을 표시하는 신택스 요소 lfnst_idx가 CU-레벨 신택스의 끝에서 시그널링되는 예시적인 CU-레벨 신택스 표(2200)를 도시한다.
도 23은 일 실시예에 따른 감소된 변환의 프로세스(2301) 및 감소된 역변환의 프로세스(2302)를 도시한다.
도 24a는 RST8x8에서 2차 변환을 계산하기 위한 입력으로서 사용되는 잔차 블록(2410)의 전체 좌측 상부 8x8 계수(음영처리된 서브-블록들)를 도시한다.
도 24b는 RST8x8에서 2차 변환을 계산하기 위한 입력으로서 사용되는 잔차 블록(2410)의 좌측 상부 3개의 4x4 서브블록 계수(음영처리된 서브블록)를 도시한다.
도 25는 일 실시예에 따른 인트라 예측 모드에 기초한 변환 세트 선택을 위한 표를 도시한다.
도 26은 행렬-기반 인트라 예측(MIP) 모드의 예시적인 프로세스(2600)를 도시한다.
도 27은 일 실시예에 따라 행렬-기반 인트라 예측(MIP) 모드들을 시그널링하는 플래그들이 프레임(2701)에 도시되는 CU-레벨 신택스 표를 도시한다.
도 28a 및 도 28b는 조합하여 비트스트림으로부터 수신된 관련 신택스 요소들에 기초하여 현재 블록에 대한 명시적 또는 암시적 변환 선택을 수행하는 변환 코딩 프로세스를 특정하는 텍스트(2800)를 도시한다.
도 29는 인트라 잔차 블록들에 대한 암시적 변환과 인터 잔차 블록들에 대한 명시적 변환이 공존할 수 있는 암시적 변환 인에이블링 스킴에 대응하는 텍스트(2800)에 대한 수정들(2900)을 도시한다.
도 30은 NSST(non-separable secondary transform)가 디스에이블될 때 암시적 변환이 인에이블되는 시나리오에 대응하는 텍스트(2800)에 대한 수정들(3000)을 도시한다.
도 31은 MIP가 디스에이블될 때 암시적 변환이 인에이블되는 시나리오에 대응하는 텍스트(2800)에 대한 수정(3100)을 도시한다.
도 32는 MTS 및 NSST 둘 다가 현재 블록에 적용되지 않는 시나리오에 대응하는 텍스트(2800)에 대한 수정들(3200)을 도시한다.
도 33은 MTS, NSST, 또는 MIP 중 어느 것도 현재 블록에 적용되지 않는 시나리오에 대응하는 텍스트(2800)에 대한 수정들(3300)을 도시한다.
도 34 내지 도 36은 본 개시내용의 일부 실시예들에 따른 변환 코딩 프로세스들(3400), (3500), 및 (3600)의 흐름도들을 도시한다.
도 37은 일 실시예에 따른 컴퓨터 시스템의 개략적 예시이다.

I. 비디오 코딩 인코더 및 디코더

도 2는 본 개시내용의 일 실시예에 따른 통신 시스템(200)의 단순화된 블록도를 예시한다. 통신 시스템(200)은, 예를 들어, 네트워크(250)를 통해, 서로 통신할 수 있는 복수의 단말 디바이스를 포함한다. 예를 들어, 통신 시스템(200)은 네트워크(250)를 통해 상호접속된 제1 쌍의 단말 디바이스들(210 및 220)을 포함한다. 도 2의 예에서, 제1 쌍의 단말 디바이스들(210 및 220)은 데이터의 단방향 송신을 수행한다. 예를 들어, 단말 디바이스(210)는 네트워크(250)를 통해 다른 단말 디바이스(220)로의 송신을 위해 비디오 데이터(예를 들어, 단말 디바이스(210)에 의해 캡처되는 비디오 픽처들의 스트림)를 코딩할 수 있다. 인코딩된 비디오 데이터는 하나 이상의 코딩된 비디오 비트스트림의 형태로 송신될 수 있다. 단말 디바이스(220)는 네트워크(250)로부터 코딩된 비디오 데이터를 수신하고, 코딩된 비디오 데이터를 디코딩하여 비디오 픽처들을 복구하고 복구된 비디오 데이터에 따라 비디오 픽처들을 디스플레이할 수 있다. 단방향 데이터 송신은 미디어 서빙 응용들 등에서 일반적일 수 있다.

다른 예에서, 통신 시스템(200)은, 예를 들어, 영상 회의 동안 발생할 수 있는 코딩된 비디오 데이터의 양방향 송신을 수행하는 제2 쌍의 단말 디바이스들(230 및 240)을 포함한다. 데이터의 양방향 송신을 위해, 일 예에서, 단말 디바이스들(230 및 240) 중의 각각의 단말 디바이스는 네트워크(250)를 통해 단말 디바이스들(230 및 240) 중의 다른 단말 디바이스로의 송신을 위해 비디오 데이터(예를 들어, 단말 디바이스에 의해 캡처되는 비디오 픽처들의 스트림)를 코딩할 수 있다. 단말 디바이스들(230 및 240) 중의 각각의 단말 디바이스는 또한 단말 디바이스들(230 및 240) 중의 다른 단말 디바이스에 의해 송신된 코딩된 비디오 데이터를 수신할 수 있고, 코딩된 비디오 데이터를 디코딩하여 비디오 픽처들을 복구할 수 있고, 복구된 비디오 데이터에 따라 액세스 가능한 디스플레이 디바이스에서 비디오 픽처들을 디스플레이할 수 있다.

도 2의 예에서, 단말 디바이스들(210, 220, 230 및 240)은 서버들, 개인용 컴퓨터들 및 스마트 폰들로서 예시될 수 있지만, 본 개시내용의 원리들은 이에 제한되지 않는다. 본 개시내용의 실시예들은 랩톱 컴퓨터들, 태블릿 컴퓨터들, 미디어 플레이어들 및/또는 전용 영상 회의 장비에서 응용된다. 네트워크(250)는 예를 들어 와이어라인(유선) 및/또는 무선 통신 네트워크들을 비롯하여, 단말 디바이스들(210, 220, 230 및 240) 사이에 코딩된 비디오 데이터를 전달하는 임의의 수의 네트워크들을 나타낸다. 통신 네트워크(250)는 회선 교환 및/또는 패킷 교환 채널들에서 데이터를 교환할 수 있다. 대표적인 네트워크들은 통신 네트워크들, 로컬 영역 네트워크들, 광역 네트워크들 및/또는 인터넷을 포함한다. 본 설명의 목적을 위해, 네트워크(250)의 아키텍처 및 토폴로지는 아래에서 본 명세서에서 설명되지 않는 한 본 개시내용의 동작에 중요하지 않을 수 있다.

도 3은, 개시된 주제를 위한 응용에 대한 예로서, 스트리밍 환경에서의 비디오 인코더 및 비디오 디코더의 배치를 예시한다. 개시된 주제는, 예를 들어, 영상 회의, 디지털 TV, CD, DVD, 메모리 스틱 등을 포함하는 디지털 미디어 상의 압축된 비디오의 저장 등을 포함하여, 다른 비디오 가능 응용들에 동등하게 적용가능할 수 있다.

스트리밍 시스템은, 예를 들어 압축되지 않은 비디오 픽처들의 스트림(302)을 생성하는 비디오 소스(301), 예를 들어 디지털 카메라를 포함할 수 있는 캡처 서브시스템(313)을 포함할 수 있다. 일 예에서, 비디오 픽처들의 스트림(302)은 디지털 카메라에 의해 촬영되는 샘플들을 포함한다. 인코딩된 비디오 데이터(304)(또는 코딩된 비디오 비트스트림)와 비교할 때 많은 데이터 용량을 강조하기 위해 굵은 라인으로 묘사된 비디오 픽처들의 스트림(302)은 비디오 소스(301)에 결합된 비디오 인코더(303)를 포함하는 전자 디바이스(320)에 의해 처리될 수 있다. 비디오 인코더(303)는 아래에서 더 상세히 설명되는 바와 같이 개시된 주제의 양태들을 가능하게 하거나 구현하기 위해 하드웨어, 소프트웨어, 또는 이들의 조합을 포함할 수 있다. 비디오 픽처들의 스트림(302)과 비교할 때 낮은 데이터 용량을 강조하기 위해 얇은 라인으로서 묘사된 인코딩된 비디오 데이터(304)(또는 인코딩된 비디오 비트스트림(304))는 미래의 사용을 위해 스트리밍 서버(305) 상에 저장될 수 있다. 도 3의 클라이언트 서브시스템들(306 및 308)과 같은 하나 이상의 스트리밍 클라이언트 서브시스템들은 스트리밍 서버(305)에 액세스하여 인코딩된 비디오 데이터(304)의 사본들(307 및 309)을 검색할 수 있다. 클라이언트 서브시스템(306)은, 예를 들어, 전자 디바이스(330) 내에 비디오 디코더(310)를 포함할 수 있다. 비디오 디코더(310)는 인코딩된 비디오 데이터의 착신 사본(307)을 디코딩하고 디스플레이(312)(예를 들어, 디스플레이 스크린) 또는 다른 렌더링 디바이스(도시되지 않음) 상에 렌더링될 수 있는 비디오 픽처들의 배출 스트림(311)을 생성한다. 일부 스트리밍 시스템들에서, 인코딩된 비디오 데이터(304, 307, 및 309)(예를 들어, 비디오 비트스트림들)는 특정 비디오 코딩/압축 표준들에 따라 인코딩될 수 있다. 이러한 표준들의 예들은 ITU-T 권고안(Recommendation) H.265를 포함한다. 일 예에서, 개발 중인 비디오 코딩 표준은 VVC(Versatile Video Coding)로서 비공식적으로 알려져 있다. 개시된 주제는 VVC의 맥락에서 사용될 수 있다.

전자 디바이스들(320 및 330)은 다른 컴포넌트들(도시되지 않음)을 포함할 수 있다는 점에 유의한다. 예를 들어, 전자 디바이스(320)는 비디오 디코더(도시되지 않음)도 포함할 수 있고 전자 디바이스(330)는 비디오 인코더(도시되지 않음)도 포함할 수 있다.

도 4는 본 개시내용의 일 실시예에 따른 비디오 디코더(410)의 블록도를 도시한다. 비디오 디코더(410)는 전자 디바이스(430)에 포함될 수 있다. 전자 디바이스(430)는 수신기(431)(예를 들어, 수신 회로)를 포함할 수 있다. 비디오 디코더(410)는 도 3의 예에서의 비디오 디코더(310) 대신에 사용될 수 있다.

수신기(431)는 비디오 디코더(410)에 의해 디코딩될 하나 이상의 코딩된 비디오 시퀀스를 수신할 수 있으며; 동일한 또는 다른 실시예에서, 한 번에 하나의 코딩된 비디오 시퀀스를 수신하고, 여기서, 각각의 코딩된 비디오 시퀀스의 디코딩은 다른 코딩된 비디오 시퀀스들과 독립적이다. 코딩된 비디오 시퀀스는, 인코딩된 비디오 데이터를 저장하는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 채널(401)로부터 수신될 수 있다. 수신기(431)는 인코딩된 비디오 데이터를 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림들과 함께 수신할 수 있고, 이들은 그 각각의 사용 엔티티들(도시되지 않음)에 포워딩될 수 있다. 수신기(431)는 코딩된 비디오 시퀀스를 다른 데이터로부터 분리할 수 있다. 네트워크 지터를 방지하기 위해, 수신기(431)와 엔트로피 디코더/파서(420)(이후 "파서(420)") 사이에 버퍼 메모리(415)가 결합될 수 있다. 특정 응용들에서, 버퍼 메모리(415)는 비디오 디코더(410)의 일부이다. 다른 응용들에서, 이는 비디오 디코더(410)(도시되지 않음) 외부에 있을 수 있다. 또 다른 응용들에서, 예를 들어 네트워크 지터를 방지하기 위해, 비디오 디코더(410) 외부의 버퍼 메모리(도시되지 않음), 그리고 추가로, 예를 들어 재생 타이밍을 핸들링하기 위해, 비디오 디코더(410) 내부의 다른 버퍼 메모리(415)가 존재할 수 있다. 수신기(431)가 충분한 대역폭 및 제어가능성을 갖는 저장/포워드 디바이스로부터, 또는 동기식 네트워크(isosynchronous network)로부터 데이터를 수신하고 있을 때, 버퍼 메모리(415)는 필요하지 않을 수 있거나, 작을 수 있다. 인터넷과 같은 베스트 에포트 패킷 네트워크들 상에서의 사용을 위해, 버퍼 메모리(415)가 요구될 수 있고, 비교적 클 수 있으며, 유리하게는 적응적 크기일 수 있고, 비디오 디코더(410) 외부의 운영 체제 또는 유사한 요소들(도시되지 않음)에서 적어도 부분적으로 구현될 수 있다.

비디오 디코더(410)는 코딩된 비디오 시퀀스로부터 심벌들(421)을 재구성하기 위해 파서(420)를 포함할 수 있다. 해당 심벌들의 카테고리들은 비디오 디코더(410)의 동작을 관리하기 위해 사용되는 정보, 및 잠재적으로, 도 4에 도시된 바와 같이, 전자 디바이스(430)의 일체 부분(integral part)은 아니지만 전자 디바이스(430)에 결합될 수 있는 렌더링 디바이스(412)(예를 들어, 디스플레이 스크린)와 같은 렌더링 디바이스를 제어하기 위한 정보를 포함한다. 렌더링 디바이스(들)에 대한 제어 정보는 SEI(Supplemental Enhancement Information) 메시지 또는 VUI(Video Usability Information) 파라미터 세트 프래그먼트들(도시되지 않음)의 형태일 수 있다. 파서(420)는 수신되는 코딩된 비디오 시퀀스를 파싱/엔트로피 디코딩할 수 있다. 코딩된 비디오 시퀀스의 코딩은 비디오 코딩 기술 또는 표준에 따를 수 있고, 가변 길이 코딩, 허프만 코딩, 맥락 민감성(context sensitivity)을 갖거나 갖지 않는 산술 코딩 등을 포함하는 다양한 원리들을 따를 수 있다. 파서(420)는, 코딩된 비디오 시퀀스로부터, 그룹에 대응하는 적어도 하나의 파라미터에 기초하여, 비디오 디코더 내의 픽셀들의 서브그룹들 중 적어도 하나에 대한 서브그룹 파라미터들의 세트를 추출할 수 있다. 서브그룹들은 픽처 그룹(Group of Pictures, GOP)들, 픽처들, 타일들, 슬라이스들, 매크로블록들, 코딩 유닛(Coding Unit, CU)들, 블록들, 변환 유닛(Transform Unit, TU)들, 예측 유닛(Prediction Unit, PU)들 등을 포함할 수 있다. 파서(420)는 또한 코딩된 비디오 시퀀스로부터 변환 계수, 양자화기 파라미터 값, 모션 벡터 등과 같은 정보를 추출할 수 있다.

파서(420)는 버퍼 메모리(415)로부터 수신된 비디오 시퀀스에 대해 엔트로피 디코딩/파싱 동작을 수행하여, 심벌들(421)을 생성할 수 있다.

심벌들(421)의 재구성은 (인터 및 인트라 픽처, 인터 및 인트라 블록과 같은) 코딩된 비디오 픽처 또는 그의 부분들의 타입, 및 다른 인자들에 따라 다수의 상이한 유닛들을 수반할 수 있다. 어느 유닛들이 수반되는지, 그리고 그 방식은 파서(420)에 의해 코딩된 비디오 시퀀스로부터 파싱된 서브그룹 제어 정보에 의해 제어될 수 있다. 파서(420)와 아래의 다수의 유닛 사이의 이러한 서브그룹 제어 정보의 흐름은 명확성을 위해 묘사되어 있지 않다.

이미 언급된 기능 블록들 이외에, 비디오 디코더(410)는 아래에 설명되는 바와 같이 개념적으로 다수의 기능 유닛으로 세분될 수 있다. 상업적 제약 하에서 동작하는 실제 구현에서, 이들 유닛 중 다수는 서로 밀접하게 상호작용하고, 적어도 부분적으로 서로 통합될 수 있다. 그러나, 개시된 주제를 설명하기 위해서는 아래의 기능 유닛들로의 개념적 세분이 적합하다.

제1 유닛은 스케일러/역변환 유닛(451)이다. 스케일러/역변환 유닛(451)은, 파서(420)로부터의 심벌(들)(421)로서, 제어 정보뿐만 아니라 양자화된 변환 계수를 수신하고, 제어 정보는 어느 변환을 사용할지, 블록 크기, 양자화 인자, 양자화 스케일링 행렬들 등을 포함한다. 스케일러/역변환 유닛(451)은 집계기(aggregator)(455)에 입력될 수 있는 샘플 값들을 포함하는 블록들을 출력할 수 있다.

일부 경우들에서, 스케일러/역변환(451)의 출력 샘플들은 인트라 코딩된 블록; 즉, 이전에 재구성된 픽처들로부터의 예측 정보를 사용하는 것이 아니고, 현재 픽처의 이전에 재구성된 부분들로부터의 예측 정보를 사용할 수 있는 블록에 관련될 수 있다. 이러한 예측 정보는 인트라 픽처 예측 유닛(452)에 의해 제공될 수 있다. 일부 경우들에서, 인트라 픽처 예측 유닛(452)은 현재 픽처 버퍼(458)로부터 페치된 주위의 이미 재구성된 정보를 사용하여, 재구성 중인 블록의 동일한 크기 및 형상의 블록을 생성한다. 현재 픽처 버퍼(458)는, 예를 들어, 부분적으로 재구성된 현재 픽처 및/또는 완전히 재구성된 현재 픽처를 버퍼링한다. 집계기(455)는, 일부 경우들에서, 샘플당 기준으로, 인트라 예측 유닛(452)이 생성한 예측 정보를 스케일러/역변환 유닛(451)에 의해 제공된 출력 샘플 정보에 추가한다.

다른 경우들에서, 스케일러/역변환 유닛(451)의 출력 샘플들은 인터 코딩되고 잠재적으로 모션 보상된 블록에 관련될 수 있다. 이러한 경우에, 모션 보상 예측 유닛(453)은 참조 픽처 메모리(457)에 액세스하여 예측에 사용되는 샘플을 페치할 수 있다. 블록에 관련된 심벌들(421)에 따라 페치된 샘플들을 모션 보상한 이후에, 이들 샘플은 집계기(455)에 의해 스케일러/역변환 유닛(451)의 출력(이 경우 잔차 샘플들 또는 잔차 신호라고 불림)에 추가되어 출력 샘플 정보를 생성할 수 있다. 모션 보상 예측 유닛(453)이 예측 샘플들을 페치하는 참조 픽처 메모리(457) 내의 어드레스들은, 예를 들어 X, Y, 및 참조 픽처 컴포넌트들을 가질 수 있는 심벌들(421)의 형태로 모션 보상 예측 유닛(453)에 이용가능한 모션 벡터들에 의해 제어될 수 있다. 모션 보상은 또한 서브샘플 정확한 모션 벡터들이 사용중일 때 참조 픽처 메모리(457)로부터 페치된 샘플 값들의 보간, 모션 벡터 예측 메커니즘 등을 포함할 수 있다.

집계기(455)의 출력 샘플들에 대해 루프 필터 유닛(456) 내의 다양한 루프 필터링 기법들이 수행될 수 있다. 비디오 압축 기술들은, 파서(420)로부터의 심벌들(421)로서 루프 필터 유닛(456)에 이용가능하게 되고 코딩된 비디오 시퀀스(코딩된 비디오 비트스트림이라고도 지칭됨)에 포함된 파라미터들에 의해 제어되지만, 코딩된 픽처 또는 코딩된 비디오 시퀀스의 이전(디코딩 순서로) 부분들의 디코딩 동안 획득된 메타-정보에 응답할 뿐만 아니라, 이전에 재구성된 및 루프-필터링된 샘플 값들에 응답할 수도 있는 인-루프 필터(in-loop filter) 기술들을 포함할 수 있다.

루프 필터 유닛(456)의 출력은 렌더링 디바이스(412)에 출력될 뿐만 아니라 미래의 인터-픽처 예측에서 사용하기 위해 참조 픽처 메모리(457)에 저장될 수도 있는 샘플 스트림일 수 있다.

특정 코딩된 픽처들은, 완전히 재구성되면, 미래 예측을 위한 참조 픽처들로서 사용될 수 있다. 예를 들어, 현재 픽처에 대응하는 코딩된 픽처가 완전히 재구성되고 코딩된 픽처가 참조 픽처로서 식별되면(예를 들어, 파서(420)에 의해), 현재 픽처 버퍼(458)는 참조 픽처 메모리(457)의 일부가 될 수 있고, 다음 코딩된 픽처의 재구성에 착수하기 전에 새로운 현재 픽처 버퍼가 재할당될 수 있다.

비디오 디코더(410)는 ITU-T Rec. H.265와 같은 표준에서의 미리 결정된 비디오 압축 기술에 따라 디코딩 동작들을 수행할 수 있다. 코딩된 비디오 시퀀스가 비디오 압축 기술 또는 표준의 신택스, 또는 비디오 압축 기술 또는 표준에서 문서화된 프로파일들 양자 모두를 고수한다는 점에서, 코딩된 비디오 시퀀스는 사용중인 비디오 압축 기술 또는 표준에 의해 지정된 신택스를 준수할 수 있다. 구체적으로, 프로파일은 비디오 압축 기술 또는 표준에서 이용가능한 모든 도구들로부터 해당 프로파일 하에서 사용하기 위해 이용가능한 전용 도구들로서 특정 도구들을 선택할 수 있다. 또한 준수를 위해, 코딩된 비디오 시퀀스의 복잡도가 비디오 압축 기술 또는 표준의 레벨에 의해 정의된 경계 내에 있는 것이 필요할 수 있다. 일부 경우들에서, 레벨들은 최대 픽처 크기, 최대 프레임 레이트, 최대 재구성 샘플 레이트(예를 들어, 초당 메가샘플로 측정됨), 최대 참조 픽처 크기 등을 제한한다. 레벨들에 의해 설정된 한계들은, 일부 경우들에서, HRD(Hypothetical Reference Decoder) 사양들 및 코딩된 비디오 시퀀스에서 시그널링된 HRD 버퍼 관리를 위한 메타데이터를 통해 추가로 제한될 수 있다.

일 실시예에서, 수신기(431)는 인코딩된 비디오와 함께 추가적인(중복) 데이터를 수신할 수 있다. 이 추가적인 데이터는 코딩된 비디오 시퀀스(들)의 일부로서 포함될 수 있다. 이 추가적인 데이터는 데이터를 적절히 디코딩하고/하거나 원본 비디오 데이터를 더 정확하게 재구성하기 위해 비디오 디코더(410)에 의해 사용될 수 있다. 추가적인 데이터는 예를 들어, 시간, 공간, 또는 신호 잡음 비(SNR) 향상 층들, 중복 슬라이스들, 중복 픽처들, 순방향 오류 정정 코드들 등의 형태일 수 있다.

도 5는 본 개시내용 콘텐츠의 일 실시예에 따른 비디오 인코더(503)의 블록도를 도시한다. 비디오 인코더(503)는 전자 디바이스(520)에 포함된다. 전자 디바이스(520)는 송신기(540)(예를 들어, 송신 회로)를 포함한다. 비디오 인코더(503)는 도 3의 예에서의 비디오 인코더(303) 대신에 사용될 수 있다.

비디오 인코더(503)는 비디오 인코더(503)에 의해 코딩될 비디오 이미지(들)를 캡처할 수 있는 비디오 소스(501)(도 5의 예에서는 전자 디바이스(520)의 일부가 아님)로부터 비디오 샘플들을 수신할 수 있다. 다른 예에서, 비디오 소스(501)는 전자 디바이스(520)의 일부이다.

비디오 소스(501)는, 임의의 적절한 비트 심도(예를 들어: 8 비트, 10 비트, 12 비트, ...), 임의의 색공간(예를 들어, BT.601 Y CrCB, RGB, ...), 및 임의의 적절한 샘플링 구조(예를 들어, Y CrCb 4:2:0, Y CrCb 4:4:4)일 수 있는 디지털 비디오 샘플 스트림의 형태로 비디오 인코더(503)에 의해 코딩될 소스 비디오 시퀀스를 제공할 수 있다. 미디어 서빙 시스템에서, 비디오 소스(501)는 이전에 준비된 비디오를 저장하는 저장 디바이스일 수 있다. 영상 회의 시스템에서, 비디오 소스(501)는 비디오 시퀀스로서 로컬 이미지 정보를 캡처하는 카메라일 수 있다. 비디오 데이터는 순차적으로 볼 때 모션을 부여하는 복수의 개별 픽처로서 제공될 수 있다. 픽처들 자체는 픽셀들의 공간 어레이로서 조직될 수 있고, 여기서 각각의 픽셀은 사용 중인 샘플링 구조, 색 공간 등에 따라 하나 이상의 샘플을 포함할 수 있다. 본 기술분야의 통상의 기술자는 픽셀들과 샘플들 사이의 관계를 쉽게 이해할 수 있다. 아래의 설명은 샘플들에 초점을 둔다.

일 실시예에 따르면, 비디오 인코더(503)는 소스 비디오 시퀀스의 픽처들을 실시간으로 또는 응용에 의해 요구되는 임의의 다른 시간 제약들 하에서 코딩된 비디오 시퀀스(543)로 코딩 및 압축할 수 있다. 적절한 코딩 속도를 집행하는 것이 제어기(550)의 하나의 기능이다. 일부 실시예들에서, 제어기(550)는 아래에 설명되는 바와 같이 다른 기능 유닛들을 제어하고 다른 기능 유닛들에 기능적으로 결합된다. 결합은 명확성을 위해 묘사되어 있지 않다. 제어기(550)에 의해 설정된 파라미터들은 레이트 제어 관련 파라미터들(픽처 스킵, 양자화기, 레이트-왜곡 최적화 기법들의 람다 값들, ...), 픽처 크기, 픽처 그룹(GOP) 레이아웃, 최대 모션 벡터 검색 범위 등을 포함할 수 있다. 제어기(550)는 특정 시스템 설계에 대해 최적화된 비디오 인코더(503)에 관련된 다른 적절한 기능들을 갖도록 구성될 수 있다.

일부 실시예들에서, 비디오 인코더(503)는 코딩 루프에서 동작하도록 구성된다. 과도하게 단순화된 설명으로서, 일 예에서, 코딩 루프는 소스 코더(530)(예를 들어, 코딩될 입력 픽처, 및 참조 픽처(들)에 기초하여 심벌 스트림과 같은 심벌들을 생성하는 것을 담당함), 및 비디오 인코더(503)에 임베드된 (로컬) 디코더(533)를 포함할 수 있다. 디코더(533)는 (원격) 디코더가 또한 생성하는 것과 유사한 방식으로 샘플 데이터를 생성하기 위해 심벌들을 재구성한다(심벌들과 코딩된 비디오 비트스트림 사이의 임의의 압축이 개시된 주제에서 고려되는 비디오 압축 기술들에서 무손실이기 때문임). 재구성된 샘플 스트림(샘플 데이터)은 참조 픽처 메모리(534)에 입력된다. 심벌 스트림의 디코딩이 디코더 위치(로컬 또는 원격)와는 독립적으로 비트-동일(bit-exact) 결과들을 야기하기 때문에, 참조 픽처 메모리(534) 내의 콘텐츠도 또한 로컬 인코더와 원격 인코더 사이에서 비트-동일 상태이다. 즉, 인코더의 예측 부분은 디코딩 동안 예측을 사용할 때 디코더가 "알고 있는" 것과 정확히 동일한 샘플 값들을 참조 픽처 샘플로서 "알게" 된다. 참조 픽처 동기성의 이 기본적인 원리(그리고 결과적인 드리프트, 예를 들어, 채널 오류들 때문에 동기성이 유지될 수 없는 경우)는 일부 관련 기술들에서도 사용된다.

"로컬" 디코더(533)의 동작은 도 4와 관련하여 위에서 이미 상세히 설명된 비디오 디코더(410)와 같은 "원격" 디코더와 동일할 수 있다. 그러나, 또한 도 4를 잠시 참조하면, 심벌들이 이용가능하고 엔트로피 코더(545) 및 파서(420)에 의한 코딩된 비디오 시퀀스로의 심벌들의 인코딩/디코딩이 무손실일 수 있기 때문에, 버퍼 메모리(415), 및 파서(420)를 포함하는, 비디오 디코더(410)의 엔트로피 디코딩 부분들은 완전히 로컬 디코더(533)에서 구현되지 않을 수 있다.

이 시점에서 이루어질 수 있는 관찰은, 디코더에 존재하는 파싱/엔트로피 디코딩을 제외한 임의의 디코더 기술이 또한 필연적으로, 대응하는 인코더에서, 실질적으로 동일한 기능 형태로 존재할 필요가 있다는 점이다. 이러한 이유로, 개시된 주제는 디코더 동작에 초점을 둔다. 인코더 기술들은 포괄적으로 설명된 디코더 기술들의 역이기 때문에 그것들에 대한 설명은 축약될 수 있다. 특정 영역들에서만 더 상세한 설명이 요구되고 아래에 제공된다.

동작 동안, 일부 예들에서, 소스 코더(530)는, "참조 픽처"로 지정된 비디오 시퀀스로부터의 하나 이상의 이전에 코딩된 픽처를 참조하여 예측적으로 입력 픽처를 코딩하는, 모션 보상된 예측 코딩을 수행할 수 있다. 이러한 방식으로, 코딩 엔진(532)은 입력 픽처의 픽셀 블록들과 입력 픽처에 대한 예측 참조(들)로서 선택될 수 있는 참조 픽처(들)의 픽셀 블록들 사이의 차이들을 코딩한다.

로컬 비디오 디코더(533)는, 소스 코더(530)에 의해 생성된 심벌들에 기초하여, 참조 픽처들로서 지정될 수 있는 픽처들의 코딩된 비디오 데이터를 디코딩할 수 있다. 코딩 엔진(532)의 동작들은 유리하게는 손실 프로세스들일 수 있다. 코딩된 비디오 데이터가 비디오 디코더(도 5에 도시되지 않음)에서 디코딩될 수 있는 경우, 재구성된 비디오 시퀀스는 전형적으로 일부 오류들을 갖는 소스 비디오 시퀀스의 복제본일 수 있다. 로컬 비디오 디코더(533)는 참조 픽처들에 대해 비디오 디코더에 의해 수행될 수 있는 디코딩 프로세스들을 복제하고 재구성된 참조 픽처들이 참조 픽처 캐시(534)에 저장되게 할 수 있다. 이러한 방식으로, 비디오 인코더(503)는 (송신 오류들이 없이) 원단(far-end) 비디오 디코더에 의해 획득될 재구성된 참조 픽처로서 공통 콘텐츠를 갖는 재구성된 참조 픽처들의 사본들을 로컬에 저장할 수 있다.

예측자(535)는 코딩 엔진(532)에 대한 예측 검색들을 수행할 수 있다. 즉, 코딩될 새로운 픽처에 대해, 예측자(535)는 새로운 픽처들에 대한 적절한 예측 참조로서 역할할 수 있는 참조 픽처 모션 벡터들, 블록 형상들 등과 같은 특정 메타데이터 또는 샘플 데이터(후보 참조 픽셀 블록들로서)에 대해 참조 픽처 메모리(534)를 검색할 수 있다. 예측자(535)는 적절한 예측 참조들을 찾기 위해 샘플 블록-바이-픽셀 블록(sample block-by-pixel block) 기준으로 동작할 수 있다. 일부 경우들에서, 예측자(535)에 의해 획득된 검색 결과들에 의해 결정된 바와 같이, 입력 픽처는 참조 픽처 메모리(534)에 저장된 다수의 참조 픽처로부터 인출된 예측 참조들을 가질 수 있다.

제어기(550)는, 예를 들어, 비디오 데이터를 인코딩하기 위해 사용되는 파라미터들 및 서브그룹 파라미터들의 설정을 포함하여, 소스 코더(530)의 코딩 동작을 관리할 수 있다.

앞서 설명한 모든 기능 유닛들의 출력은 엔트로피 코더(545)에서 엔트로피 코딩을 겪을 수 있다. 엔트로피 코더(545)는 다양한 기능 유닛들에 의해 생성된 심벌들을, 허프만 코딩, 가변 길이 코딩, 산술 코딩 등과 같은 기술들에 따라 심벌들을 무손실 압축함으로써, 코딩된 비디오 시퀀스로 변환한다.

송신기(540)는 인코딩된 비디오 데이터를 저장할 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는 통신 채널(560)을 통한 송신을 준비하기 위해 엔트로피 코더(545)에 의해 생성된 코딩된 비디오 시퀀스(들)를 버퍼링할 수 있다. 송신기(540)는 비디오 코더(503)로부터의 코딩된 비디오 데이터를 송신될 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림(소스들이 도시되지 않음)과 병합할 수 있다.

제어기(550)는 비디오 인코더(503)의 동작을 관리할 수 있다. 코딩 동안, 제어기(550)는 특정 코딩된 픽처 타입을 각각의 코딩된 픽처에 할당할 수 있으며, 이는 각각의 픽처에 적용될 수 있는 코딩 기법들에 영향을 미칠 수 있다. 예를 들어, 픽처들은 종종 다음 픽처 타입들 중 하나로서 할당될 수 있다:

인트라 픽처(I 픽처)는 예측의 소스로서 시퀀스 내의 임의의 다른 픽처를 사용하지 않고 코딩되고 디코딩될 수 있는 것일 수 있다. 일부 비디오 코덱들은, 예를 들어, "IDR(Independent Decoder Refresh)" 픽처들을 포함하는, 상이한 타입의 인트라 픽처들을 허용한다. 본 기술분야의 통상의 기술자는 I 픽처들의 해당 변형들 및 그 각각의 응용들 및 특징들을 인지하고 있다.

예측 픽처(P 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 최대 하나의 모션 벡터 및 참조 인덱스를 사용하여 인트라 예측 또는 인터 예측을 사용하여 코딩되고 디코딩될 수 있는 것일 수 있다.

양방향 예측 픽처(B 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 최대 2개의 모션 벡터 및 참조 인덱스를 사용하여 인트라 예측 또는 인터 예측을 사용하여 코딩되고 디코딩될 수 있는 것일 수 있다. 유사하게, 다중-예측 픽처들은 단일 블록의 재구성을 위해 2개보다 많은 참조 픽처 및 연관된 메타데이터를 사용할 수 있다.

소스 픽처들은 일반적으로 복수의 샘플 블록(예를 들어, 각각 4x4, 8x8, 4x8, 또는 16x16 샘플들의 블록들)으로 공간적으로 세분되고 블록-바이-블록(block-by-block) 기준으로 코딩될 수 있다. 블록들은 블록들의 각각의 픽처들에 적용되는 코딩 할당에 의해 결정된 다른 (이미 코딩된) 블록들을 참조하여 예측적으로 코딩될 수 있다. 예를 들어, I 픽처들의 블록들은 비예측적으로 코딩될 수 있거나 동일한 픽처의 이미 코딩된 블록들을 참조하여 예측적으로 코딩될 수 있다(공간 예측 또는 인트라 예측). P 픽처의 픽셀 블록들은, 하나의 이전에 코딩된 참조 픽처를 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 예측적으로 코딩될 수 있다. B 픽처들의 블록들은, 하나 또는 2개의 이전에 코딩된 참조 픽처를 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 예측적으로 코딩될 수 있다.

비디오 인코더(503)는 ITU-T Rec. H.265와 같은 표준에서의 미리 결정된 비디오 코딩 기술에 따라 코딩 동작들을 수행할 수 있다. 그 동작에서, 비디오 인코더(503)는, 입력 비디오 시퀀스에서 시간 및 공간 중복성을 활용하는 예측 코딩 동작을 비롯한, 다양한 압축 동작을 수행할 수 있다. 따라서, 코딩된 비디오 데이터는 사용중인 비디오 코딩 기술 또는 표준에 의해 지정된 신택스를 준수할 수 있다.

일 실시예에서, 송신기(540)는 인코딩된 비디오와 함께 추가적인 데이터를 송신할 수 있다. 소스 코더(530)는 코딩된 비디오 시퀀스의 일부로서 이러한 데이터를 포함할 수 있다. 추가적인 데이터는 시간/공간/SNR 향상 계층들, 중복 픽처들 및 슬라이스들과 같은 다른 형태의 중복 데이터, SEI 메시지들, VUI 파라미터 세트 프래그먼트들 등을 포함할 수 있다.

비디오는 시간 시퀀스의 복수의 소스 픽처들(비디오 픽처들)로서 캡처될 수 있다. 인트라-픽처 예측(종종 인트라 예측으로 축약됨)은 주어진 픽처에서 공간 상관을 사용하고, 인터-픽처 예측은 픽처들 사이의 (시간 또는 다른) 상관을 사용한다. 일 예에서, 현재 픽처라고 지칭되는, 인코딩/디코딩 중인 특정 픽처가 블록들로 분할된다. 현재 픽처 내의 블록이 비디오 내의 이전에 코딩되고 여전히 버퍼링되어 있는 참조 픽처 내의 참조 블록과 유사할 때, 현재 픽처 내의 블록은 모션 벡터라고 지칭되는 벡터에 의해 코딩될 수 있다. 모션 벡터는 참조 픽처 내의 참조 블록을 가리키고, 다수의 참조 픽처가 사용중인 경우, 참조 픽처를 식별하는 제3 차원을 가질 수 있다.

일부 실시예들에서, 인터-픽처 예측에서 양방향 예측(bi-prediction) 기법이 사용될 수 있다. 양방향 예측 기법에 따르면, 양자 모두 비디오 내의 현재 픽처에 디코딩 순서가 앞서는(그러나, 디스플레이 순서에서, 과거 및 미래에 각각 있을 수 있는) 제1 참조 픽처 및 제2 참조 픽처와 같은 2개의 참조 픽처가 사용된다. 현재 픽처 내의 블록은 제1 참조 픽처 내의 제1 참조 블록을 가리키는 제1 모션 벡터 및 제2 참조 픽처 내의 제2 참조 블록을 가리키는 제2 모션 벡터에 의해 코딩될 수 있다. 블록은 제1 참조 블록과 제2 참조 블록의 조합에 의해 예측될 수 있다.

또한, 코딩 효율을 개선시키기 위해 인터-픽처 예측에서 병합 모드 기법이 사용될 수 있다.

본 개시내용의 일부 실시예들에 따르면, 인터-픽처 예측들 및 인트라-픽처 예측들과 같은 예측들이 블록들의 단위로 수행된다. 예를 들어, HEVC 표준에 따르면, 비디오 픽처들의 시퀀스 내의 픽처는 압축을 위해 코딩 트리 유닛들(CTU)로 분할되고, 픽처 내의 CTU들은 64x64 픽셀들, 32x32 픽셀들, 또는 16x16 픽셀들과 같은 동일한 크기를 갖는다. 일반적으로, CTU는 3개의 코딩 트리 블록(CTB)을 포함하는데, 이는 하나의 루마 CTB 및 2개의 크로마 CTB이다. 각각의 CTU는 하나 또는 다수의 코딩 유닛(CU)들로 재귀적으로 쿼드트리 분할될 수 있다. 예를 들어, 64x64 픽셀들의 CTU는 64x64 픽셀들의 하나의 CU, 또는 32x32 픽셀들의 4개의 CU, 또는 16x16 픽셀들의 16개의 CU로 분할될 수 있다. 일 예에서, 각각의 CU는, 인터 예측 타입 또는 인트라 예측 타입과 같은, CU에 대한 예측 타입을 결정하기 위해 분석된다. CU는 시간 및/또는 공간 예측성에 따라 하나 이상의 예측 유닛(PU)으로 분할된다. 일반적으로, 각각의 PU는 루마 예측 블록(PB), 및 2개의 크로마 PB를 포함한다. 일 실시예에서, 코딩(인코딩/디코딩)에서의 예측 동작은 예측 블록의 단위로 수행된다. 예측 블록의 예로서 루마 예측 블록을 사용하여, 예측 블록은, 8x8 픽셀들, 16x16 픽셀들, 8x16 픽셀들, 16x8 픽셀들 등과 같은, 픽셀들에 대한 값들(예를 들어, 루마 값들)의 행렬을 포함한다.

도 6은 본 개시내용의 다른 실시예에 따른 비디오 인코더(603)의 도면을 도시한다. 비디오 인코더(603)는 비디오 픽처들의 시퀀스에서 현재 비디오 픽처 내의 샘플 값들의 처리 블록(예를 들어, 예측 블록)을 수신하고, 처리 블록을 코딩된 비디오 시퀀스의 일부인 코딩된 픽처 내에 인코딩하도록 구성된다. 일 예에서, 비디오 인코더(603)는 도 3의 예에서의 비디오 인코더(303) 대신에 사용된다.

HEVC 예에서, 비디오 인코더(603)는 8x8 샘플들 등의 예측 블록과 같은 처리 블록에 대한 샘플 값들의 행렬 등을 수신한다. 비디오 인코더(603)는 처리 블록이, 예를 들어, 레이트-왜곡 최적화를 사용하여 인트라 모드, 인터 모드, 또는 양방향 예측 모드 중 어느 것을 사용하여 최선으로 코딩되는지 여부를 결정한다. 처리 블록이 인트라 모드로 코딩되어야 할 때, 비디오 인코더(603)는 인트라 예측 기법을 사용하여 처리 블록을 코딩된 픽처 내에 인코딩할 수 있으며; 그리고, 처리 블록이 인터 모드 또는 양방향 예측 모드로 코딩될 때, 비디오 인코더(603)는 인터 예측 또는 양방향 예측 기법을 각각 사용하여 처리 블록을 코딩된 픽처 내에 인코딩할 수 있다. 특정 비디오 코딩 기술들에서, 병합 모드는 예측자들 외부의 코딩된 모션 벡터 성분의 이점 없이 하나 이상의 모션 벡터 예측자들로부터 모션 벡터가 도출되는 인터 픽처 예측 서브모드일 수 있다. 특정 다른 비디오 코딩 기술들에서, 대상 블록에 적용가능한 모션 벡터 성분이 존재할 수 있다. 일 예에서, 비디오 인코더(603)는 처리 블록들의 모드를 결정하기 위한 모드 결정 모듈(도시되지 않음)과 같은 다른 컴포넌트들을 포함한다.

도 6의 예에서, 비디오 인코더(603)는 도 6에 도시된 바와 같이 함께 결합된 인터 인코더(630), 인트라 인코더(622), 잔차 계산기(623), 스위치(626), 잔차 인코더(624), 일반 제어기(621), 및 엔트로피 인코더(625)를 포함한다.

인터 인코더(630)는 현재 블록(예를 들어, 처리 블록)의 샘플들을 수신하고, 블록을 참조 픽처들 내의 하나 이상의 참조 블록(예를 들어, 이전 픽처들 및 나중 픽처들 내의 블록들)과 비교하고, 인터 예측 정보(예를 들어, 인터 인코딩 기법에 따른 중복 정보의 설명, 모션 벡터들, 병합 모드 정보)를 생성하고, 임의의 적절한 기법을 사용하여 인터 예측 정보에 기초하여 인터 예측 결과들(예를 들어, 예측된 블록)을 계산하도록 구성된다. 일부 예들에서, 참조 픽처들은 인코딩된 비디오 정보에 기초하여 디코딩되는 디코딩된 참조 픽처들이다.

인트라 인코더(622)는 현재 블록(예를 들어, 처리 블록)의 샘플들을 수신하고, 일부 경우들에서 블록을 동일한 픽처 내의 이미 코딩된 블록들과 비교하고, 변환 이후 양자화된 계수들을 생성하고, 일부 경우들에서 또한 인트라 예측 정보(예를 들어, 하나 이상의 인트라 인코딩 기법에 따른 인트라 예측 방향 정보)를 수신하도록 구성된다. 일 예에서, 인트라 인코더(622)는 또한 동일한 픽처 내의 참조 블록들 및 인트라 예측 정보에 기초하여 인트라 예측 결과들(예를 들어, 예측 블록)을 계산한다.

일반 제어기(621)는 일반 제어 데이터를 결정하고 일반 제어 데이터에 기초하여 비디오 인코더(603)의 다른 컴포넌트들을 제어하도록 구성된다. 일 예에서, 일반 제어기(621)는 블록의 모드를 결정하고, 모드에 기초하여 스위치(626)에 제어 신호를 제공한다. 예를 들어, 모드가 인트라 모드일 때, 일반 제어기(621)는 잔차 계산기(623)에 의한 사용을 위해 인트라 모드 결과를 선택하도록 스위치(626)를 제어하고, 인트라 예측 정보를 선택하고 인트라 예측 정보를 비트스트림에 포함시키도록 엔트로피 인코더(625)를 제어하며; 그리고, 모드가 인터 모드일 때, 일반 제어기(621)는 잔차 계산기(623)에 의한 사용을 위해 인터 예측 결과를 선택하도록 스위치(626)를 제어하고, 인터 예측 정보를 선택하고 인터 예측 정보를 비트스트림에 포함시키도록 엔트로피 인코더(625)를 제어한다.

잔차 계산기(623)는 수신된 블록과 인트라 인코더(622) 또는 인터 인코더(630)로부터 선택된 예측 결과들 사이의 차이(잔차 데이터)를 계산하도록 구성된다. 잔차 인코더(624)는 잔차 데이터에 기초하여 동작하여 잔차 데이터를 인코딩하여 변환 계수들을 생성하도록 구성된다. 일 예에서, 잔차 인코더(624)는 잔차 데이터를 공간 도메인으로부터 주파수 도메인으로 변환하고, 변환 계수들을 생성하도록 구성된다. 그 후 변환 계수들에 대해 양자화 처리를 수행하여 양자화된 변환 계수들을 획득한다. 다양한 실시예에서, 비디오 인코더(603)는 또한 잔차 디코더(628)를 포함한다. 잔차 디코더(628)는 역변환을 수행하고, 디코딩된 잔차 데이터를 생성하도록 구성된다. 디코딩된 잔차 데이터는 인트라 인코더(622) 및 인터 인코더(630)에 의해 적절하게 사용될 수 있다. 예를 들어, 인터 인코더(630)는 디코딩된 잔차 데이터 및 인터 예측 정보에 기초하여 디코딩된 블록들을 생성할 수 있고, 인트라 인코더(622)는 디코딩된 잔차 데이터 및 인트라 예측 정보에 기초하여 디코딩된 블록들을 생성할 수 있다. 디코딩된 블록들은 디코딩된 픽처들을 생성하기 위해 적절하게 처리되고 디코딩된 픽처들은 메모리 회로(도시되지 않음)에 버퍼링되고 일부 예들에서 참조 픽처들로서 사용될 수 있다.

엔트로피 인코더(625)는 인코딩된 블록을 포함하도록 비트스트림을 포맷하도록 구성된다. 엔트로피 인코더(625)는 HEVC 표준과 같은 적절한 표준에 따라 다양한 정보를 포함하도록 구성된다. 일 예에서, 엔트로피 인코더(625)는 일반 제어 데이터, 선택된 예측 정보(예를 들어, 인트라 예측 정보 또는 인터 예측 정보), 잔차 정보, 및 다른 적절한 정보를 비트스트림 내에 포함시키도록 구성된다. 개시된 주제에 따르면, 인터 모드 또는 양방향 예측 모드 중 어느 하나의 병합 서브모드에서 블록을 코딩할 때, 잔차 정보가 존재하지 않는다는 점에 유의한다.

도 7은 본 개시내용의 다른 실시예에 따른 비디오 디코더(710)의 도면을 도시한다. 비디오 디코더(710)는 코딩된 비디오 시퀀스의 일부인 코딩된 픽처들을 수신하고, 코딩된 픽처들을 디코딩하여 재구성된 픽처들을 생성하도록 구성된다. 일 예에서, 비디오 디코더(710)는 도 3의 예에서의 비디오 디코더(310) 대신에 사용된다.

도 7의 예에서, 비디오 디코더(710)는 도 7에 도시된 바와 같이 함께 결합된 엔트로피 디코더(771), 인터 디코더(780), 잔차 디코더(773), 재구성 모듈(774), 및 인트라 디코더(772)를 포함한다.

엔트로피 디코더(771)는, 코딩된 픽처로부터, 코딩된 픽처를 구성하는 신택스 요소들을 나타내는 특정 심벌들을 재구성하도록 구성될 수 있다. 이러한 심벌들은, 예를 들어, 블록이 코딩되는 모드(예컨대, 예를 들어, 인트라 모드, 인터 모드, 양방향 예측 모드, 후자의 둘은 병합 서브모드 또는 다른 서브모드에서임), 인트라 디코더(772) 또는 인터 디코더(780) 각각에 의한 예측을 위해 사용되는 특정 샘플 또는 메타데이터를 식별할 수 있는 예측 정보(예컨대, 예를 들어, 인트라 예측 정보 또는 인터 예측 정보), 예를 들어, 양자화된 변환 계수들의 형태로 된 잔차 정보 등을 포함할 수 있다. 일 예에서, 예측 모드가 인터 또는 양방향 예측 모드일 때, 인터 예측 정보가 인터 디코더(780)에 제공되고; 그리고 예측 타입이 인트라 예측 타입일 때, 인트라 예측 정보가 인트라 디코더(772)에 제공된다. 잔차 정보에 대해 역양자화가 수행될 수 있고 잔차 디코더(773)에 제공된다.

인터 디코더(780)는 인터 예측 정보를 수신하고, 인터 예측 정보에 기초하여 인터 예측 결과들을 생성하도록 구성된다.

인트라 디코더(772)는 인트라 예측 정보를 수신하고, 인트라 예측 정보에 기초하여 예측 결과들을 생성하도록 구성된다.

잔차 디코더(773)는 역양자화를 수행하여 탈양자화된 변환 계수들을 추출하고, 탈양자화된 변환 계수들을 처리하여 잔차를 주파수 도메인으로부터 공간 도메인으로 변환하도록 구성된다. 잔차 디코더(773)는 또한 (양자화기 파라미터(QP)를 포함하도록) 특정 제어 정보를 요구할 수 있고, 그 정보는 엔트로피 디코더(771)에 의해 제공될 수 있다(이는 단지 저용량 제어 정보일 수 있으므로 데이터 경로가 도시되지 않음).

재구성 모듈(774)은, 공간 도메인에서, 잔차 디코더(773)에 의해 출력된 잔차와 예측 결과들(경우에 따라 인터 또는 인트라 예측 모듈에 의해 출력된 것)을 조합하여 재구성된 블록을 형성하도록 구성하고, 재구성된 블록은 재구성된 픽처의 일부일 수 있고, 재구성된 픽처는 결국 재구성된 비디오의 일부일 수 있다. 시각적 품질을 개선하기 위해 디블로킹 동작 등과 같은 다른 적절한 동작들이 수행될 수 있다는 점에 유의한다.

비디오 인코더들(303, 503, 및 603), 및 비디오 디코더들(310, 410, 및 710)은 임의의 적합한 기법을 시용하여 구현될 수 있다는 점에 유의한다. 일 실시예에서, 비디오 인코더들(303, 503, 및 603), 및 비디오 디코더들(310, 410, 및 710)은 하나 이상의 집적 회로를 사용하여 구현될 수 있다. 다른 실시예에서, 비디오 인코더들(303, 503, 및 503), 및 비디오 디코더들(310, 410, 및 710)은 소프트웨어 명령어들을 실행하는 하나 이상의 프로세서를 사용하여 구현될 수 있다.

II. 변환 코딩 기술 및 관련 기술

1. DCT-2 1차 변환 예

일부 실시예들에서, 4-포인트, 8-포인트, 16-포인트 및 32-포인트 DCT-2 변환들이 1차 변환들로서 사용된다. 도 8a 내지 도 8d는 각각, 4-포인트, 8-포인트, 16-포인트, 및 32-포인트 DCT-2의 변환 코어 행렬을 도시한다. 이들 변환 코어 행렬의 요소들은 8비트 정수를 사용하여 표현될 수 있으므로, 이러한 변환 코어 행렬은 8비트 변환 코어라고 지칭된다. 도시된 바와 같이, 더 작은 DCT-2의 변환 코어 행렬은 더 큰 DCT-2의 변환 코어 행렬의 일부이다.

DCT-2 코어 행렬들은 대칭/반대칭 특성들을 나타낸다. 따라서, 소위 "부분 버터플라이(partial butterfly)" 구현은 연산 카운트들(승산들, 가산들/서브들(subs), 시프트들)의 수를 감소시키기 위해 지원될 수 있다. 부분 버터플라이 구현이 사용되지 않는 것과 비교하여 부분 버터플라이 구현을 사용하여 동일한 행렬 승산의 결과들이 획득될 수 있다.

2. 서브-블록 변환 코딩 예들

2.1 SBT(Sub-Block Transform)

일부 실시예들에서는, SVT(spatially varying transform)라고도 지칭되는 서브-블록 변환(SBT)이 이용된다. SBT는 일부 실시예들에서 인터 예측 잔차들에 적용된다. 예를 들어, 코딩 블록은 서브-블록들로 분할될 수 있고, 서브-블록들의 일부만이 잔차 블록에서 취급된다. 서브-블록들의 나머지 부분에 대해 제로 잔차가 가정된다. 따라서, 잔차 블록은 코딩 블록보다 작고, SBT에서의 변환 크기는 코딩 블록 크기보다 작다. 잔차 블록에 의해 커버되지 않는 영역에 대해서는, 변환 처리가 수행되지 않는다.

도 9a 내지 도 9d는 SBT에서 지원되는 서브-블록 타입들(SVT-H, SVT-V)(예를 들어, 수직으로 또는 수평으로 분할됨), 크기들 및 위치들(예를 들어, 좌측 절반, 좌측 1/4, 우측 절반, 우측 1/4, 상부 절반, 상부 1/4, 하부 절반, 하부 1/4)을 도시한다. 문자 "A"로 라벨링된 음영처리된 영역들은 변환-코딩될 잔차 블록들이고, 다른 영역들은 변환 없이 제로 잔차인 것으로 가정된다.

2.2. ISP(Intra Sub-Partition) 코딩 모드

일부 실시예들에서, ISP(intra sub-partition) 코딩 모드가 이용된다. ISP 코딩 모드에서, 루마 인트라-예측된 블록은 수직으로 또는 수평으로 2 또는 4개의 서브-파티션으로 분할될 수 있다. 서브-파티션들의 수는 블록의 크기에 의존할 수 있다. 도 10은 블록 크기에 따른 서브-파티션들의 수를 도시한다. 도 11은 블록이 2개의 서브-파티션으로 분할되는 시나리오를 도시한다. 도 12는 블록이 4개의 서브-파티션으로 분할되는 시나리오를 도시한다. 일 예에서, 모든 서브-파티션은 적어도 16개의 샘플을 갖는 조건을 충족한다. 일 예에서, ISP는 크로마 성분들에 적용되지 않는다.

일 예에서, 코딩 블록으로부터 분할된 서브-파티션들 각각에 대해, 인코더로부터 전송된 각각의 계수들을 엔트로피 디코딩한 다음, 이들을 역양자화 및 역변환함으로써 잔차 신호가 생성된다. 그 후, 서브-파티션들 중 제1 서브-파티션은 예측 신호를 생성하기 위해 인트라 예측된다. 예측 신호는 대응하는 재구성된 샘플들을 획득하기 위해 제1 서브-파티션의 각각의 잔차 신호에 추가된다. 그 후에, 제1 서브-파티션의 재구성된 샘플 값들은 서브-파티션들 중 제2 서브-파티션의 예측을 생성하는데 이용가능할 수 있다. 이 프로세스는 코딩 블록으로부터의 모든 서브-파티션이 재구성될 때까지 서브-파티션 단위로 반복될 수 있다. 일 예에서, 모든 서브-파티션은 동일한 인트라 모드를 공유한다.

일 실시예에서, ISP 코딩 모드는 MPM(most probable mode) 리스트의 일부인 인트라 모드들로만 테스트된다. 따라서, 블록이 ISP를 사용하면, MPM 플래그는 1인 것으로 추론될 수 있다. 또한, ISP가 특정 블록에 사용될 때, 각각의 MPM 리스트는 DC 모드를 배제하고 ISP 수평 분할에 대한 수평 인트라 모드들 및 수직 분할에 대한 수직 인트라 모드들을 우선순위화하도록 수정될 것이다.

ISP 코딩 모드에서, 변환 및 재구성이 각각의 서브-파티션마다 개별적으로 수행되기 때문에, 각각의 서브-파티션은 서브-TU라고 간주될 수 있다.

3. 확장된 DCT-2 변환 및 MTS(Multiple Transform Selection)를 사용한 변환 코딩

일부 실시예들에서, 코딩 블록의 높이 및 폭 둘 다가 64개의 샘플 이하일 때, 변환 크기는 코딩 블록 크기와 항상 동일하다. 코딩 블록의 높이 또는 폭이 64개의 샘플보다 클 때, 변환 또는 인트라 예측을 수행할 때, 코딩 블록은 다수의 서브-블록으로 더 분할되고, 각각의 서브-블록의 폭 및 높이는 64 이하이고, 각각의 서브-블록에 대해 변환 처리가 수행된다.

3.1 확장된 DCT-2 변환을 사용한 변환 코딩

일부 실시예들에서, 전술한 4-포인트, 8-포인트, 16-포인트 및 32-포인트 DCT-2 변환들 이외에, 2-포인트 및 64-포인트 DCT-2 변환이 사용될 수 있다. 도 13a 내지 도 13e는 64-포인트 DCT-2 변환의 64x64 변환 코어 행렬을 도시한다.

3.2 명시적으로 시그널링된 변환

일부 실시예들에서, DCT-2 및 4×4 DST-7 변환 코딩 이외에, MTS(multiple transform selection)(EMT(enhanced multiple transform) 또는 AMT(adaptive multiple transform)라고도 알려짐)가 인터 및 인트라 코딩된 블록들 양자의 잔차 코딩에 사용될 수 있다. MTS는 DCT-2 및 4×4 DST-7 변환들 이외의 DCT(discrete cosine transform)/DST(discrete sine transform) 패밀리들로부터의 다수의 선택된 변환들을 사용한다. 선택은 인코더에서 수행될 수 있고, 인코더로부터 디코더로 명시적으로 시그널링될 수 있다. 예를 들어, 선택된 변환들은 DST-7 또는 DCT-8 변환들을 포함할 수 있다. 도 14는 DST/DCT 변환의 변환 기저 함수를 도시한다. 일부 실시예들에서, MTS에서 사용되는 DST/DCT 변환 코어 행렬들은 8 비트 표현으로 표현된다.

일부 실시예들에서, MTS는 32개의 샘플 이하의 폭 및 높이 둘 다를 갖는 CU들에 적용될 수 있다. MTS를 적용할지는 mts_flag로 표시된 플래그에 의해 제어될 수 있다. 예를 들어, mts_flag가 0일 때, DCT-2만이 잔차 블록을 코딩하는데 적용된다. MTS가 적용됨을 나타내는 mts_flag가 1일 때, 선택된 변환들이 사용될 수 있다. 예를 들어, mts_idx로 표시되는 인덱스는 사용될 수평 및 수직 변환들을 특정하기 위해 2개의 빈을 사용하여 추가로 시그널링될 수 있다.

도 15는 mts_idx 값과 각각의 수평 또는 수직 변환들 사이의 매핑 관계를 예시하는 표(1500)를 도시한다. -1의 값을 갖는 mts_idx를 갖는 행(1301)은 mts_flag가 0(MTS가 적용되지 않음을 나타냄)인 시나리오에 대응하고, DCT-2 변환이 사용된다. mts_idx가 0, 1, 2, 또는 3의 값을 갖는 행들(1302 내지 1305)은 mts_flag가 1(MTS가 적용됨을 나타냄)인 시나리오에 대응한다. 표(1500)의 우측 2개의 열에서, 0은 DCT-2의 변환 타입을 나타내고, 1은 DST-7의 변환 타입을 나타내며, 2는 DCT-8의 변환 타입을 나타낸다.

도 16a 내지 도 16d는 DST-7 변환 타입의 변환 코어 행렬들을 도시한다. 도 17a 내지 도 17d는 DCT-8 변환 타입의 변환 코어 행렬들을 도시한다.

일부 실시예들에서, MTS는 HLS(high level syntax) 요소들을 사용하여 인에이블되거나 또는 디스에이블될 수 있다. HLS 요소들 각각은 VPS(video parameter set) 신택스 요소, SPS(sequence parameter set) 신택스 요소, PPS(picture parameter set) 신택스 요소, 슬라이스 헤더 신택스 요소, 타일 헤더 신택스 요소, 또는 타일 그룹 헤더 신택스 요소 등일 수 있다. 도 18은 SPS 신택스 요소들을 사용하여 MTS의 이용을 제어하는 예를 도시한다. 도시된 바와 같이, SPS 신택스 요소, sps_mts_enabled_flag는 MTS가 비디오 시퀀스에 대해 인에이블되어 있는지를 나타내기 위해 시그널링될 수 있다. MTS가 인에이블될 때, 2개의 신택스 요소, sps_explicit_mts_intra_enabled_flag 및 sps_explicit_mts_inter_enabled_flag는, 각각, MTS가 인터 또는 인트라 예측된 블록들을 코딩하기 위해 인에이블되어 있는지를 나타내기 위해 시그널링될 수 있다.

일 실시예에서, 상기 시그널링 기반 MTS(명시적 MTS라고 지칭됨)가 사용되지 않는 경우에 암시적 MTS가 적용된다. 암시적 MTS를 사용함으로써, 변환 선택은 시그널링에 기초하는 대신에 블록 폭 및 높이에 따라 이루어질 수 있다. 예를 들어, 암시적 MTS를 사용함으로써, 변환 블록의 더 짧은 측에 대해 DST-7 변환이 선택될 수 있고, 변환 블록의 더 긴 측에 대해 DCT-2 변환이 선택될 수 있다.

3.3 암시적 변환 선택이 적용되는 시나리오

다양한 실시예들에서, 특정 시나리오들에 대해, DST-7 및/또는 DCT-8은 명시적으로 시그널링되지 않고 사용될 수 있다. 예를 들어, DST-7 및/또는 DCT-8은 인코더 및 대응하는 디코더 둘 다에 이용가능한 정보에 기초하여 암시적으로 사용될 수 있다. 이들 시나리오는 다음을 포함한다:

3.3.1 ISP(Intra Sub-Partitioning)

ISP 모드로 코딩된 잔차 블록의 경우, 잔차 블록의 블록 폭이 4 이상 16 이하인 한, 수평 변환이 DST-7로서 선택되고, 잔차 블록의 블록 높이가 4 이상 16 이하인 한, 수직 변환이 DST-7로서 선택된다.

3.3.2 SBT(Sub-Block Transform)

SBT 모드의 경우, 현재 CU의 좌측 절반(또는 1/4) 또는 우측 절반(또는 1/4)에 위치한 서브-TU에 대해, 수평 변환은 각각 DCT-8 또는 DST-7일 수 있다. 그렇지 않으면(서브-TU가 현재 CU와 동일한 폭을 가짐), DCT-2가 사용될 수 있다. 현재 CU의 상부 절반(또는 1/4) 또는 하부 절반(또는 1/4)에 위치한 서브-TU에 대해, 수직 변환은 각각 DCT-8 또는 DST-7일 수 있다. 그렇지 않으면(서브-TU가 현재 CU와 동일한 높이를 가짐), DCT-2가 사용될 수 있다.

3.3.3 HLS 요소들에 의해 디스에이블된 MTS

예를 들어, sps_mts_enabled_flag가 참으로서 시그널링되지만, sps_explicit_mts_intra_enabled_flag 및 sps_explicit_mts_inter_enabled_flag 둘 다가 거짓으로서 시그널링될 때, 인트라 예측 잔차들에 대해, 각각의 블록 폭이 4 이상 16 이하인 한 수평 변환이 DST-7로서 선택될 수 있고, 각각의 블록 높이가 4 이상 16 이하인 한 수직 변환이 DST-7로서 선택될 수 있다.

4. NSST(Non-Separable Secondary Transform)

4.1 NSST의 초기 설계

일부 실시예들에서, 모드-의존적 NSST(non-separable secondary transform)는 (인코더에서) 순방향 코어 변환과 양자화 사이에 그리고 (대응하는 디코더에서) 탈양자화와 역 코어 변환 사이에 적용될 수 있다. 낮은 복잡도를 유지하기 위해, NSST는 일부 실시예들에서 1차 변환 후에 저주파수 계수들에만 적용될 수 있다. 변환 계수 블록의 폭(W) 및 높이(H) 둘 다가 8 이상이면, 8×8 비-분리형 2차 변환이 변환 계수 블록의 좌측 상부 8×8 영역에 적용될 수 있다. 그렇지 않고, 변환 계수 블록의 W 또는 H 중 어느 하나가 4인 경우, 4×4 비-분리형 2차 변환이 적용될 수 있고, 4×4 비-분리형 변환이 변환 계수 블록의 좌측 상부 min(8, W) x min(8, H) 영역에 대해 수행된다. 상기 변환 선택 규칙은 루마 및 크로마 성분들 양자 모두에 적용된다.

비-분리형 변환의 행렬 승산 구현은 일 예로서 4×4 입력 블록을 사용하여 다음과 같이 설명된다. 비-분리형 변환을 적용하기 위해, 4×4 입력 블록 X

(수학식 1)

는 벡터

로서 표현된다:

(수학식 2)

비-분리형 변환은 다음과 같이 계산되고,

, (수학식 3)

여기서,

는 변환 계수 벡터를 나타내고, T는 16×16 변환 행렬이다. 이어서, 16×1 계수 벡터

는 그 블록에 대한 스캐닝 순서(수평, 수직 또는 대각선)를 사용하여 4×4 블록으로서 재구성된다. 더 작은 인덱스를 갖는 계수들에는 4x4 계수 블록에서 더 작은 스캐닝 인덱스가 배치될 것이다. 일 예에서, 비-분리형 변환의 복잡도를 줄이기 위해 버터플라이 구현(butterfly implementation)을 갖는 HyGT(hypercube-givens transform)가 행렬 승산 대신에 사용된다.

NSST의 예에서, 4×4 및 8×8 블록 크기 둘 다에 대해 총 35×3 비-분리형 2차 변환들이 있을 수 있으며, 여기서 35는 인트라 예측 모드에 각각 대응하는 변환 세트들의 수이고, 3은 각각의 인트라 예측 모드에 대한 NSST 후보들의 수이다. 인트라 예측 모드로부터 변환 세트로의 매핑은 도 19에 도시된 표(1900)에 정의된다. 예를 들어, 루마/크로마 변환 계수들에 적용되는 변환 세트는 표(1900)에 따라 대응하는 루마/크로마 인트라 예측 모드들에 의해 특정될 수 있다. 34보다 큰 인트라 예측 모드들(예를 들어, 대각선 예측 방향)의 경우, 변환 계수 블록은 인코더/디코더에서 2차 변환 전/후에 전치된다.

각각의 변환 세트에 대해, 선택된 비-분리형 2차 변환 후보는 명시적으로 시그널링된 CU-레벨 NSST 인덱스에 의해 추가로 특정된다. 인덱스는 변환 계수들 및 절단된 단항 이진화가 사용된 후에 인트라 CU마다 한 번 비트스트림으로 시그널링된다. 절단된 값은 평면 또는 DC 모드의 경우 2이고, 각도 인트라 예측 모드의 경우 3이다. 이 NSST 인덱스는 CU에 하나보다 많은 비-제로 계수가 있을 때에만 시그널링된다. 디폴트 값은 시그널링되지 않을 때 0이다. 이 신택스 요소의 제로 값은 2차 변환이 현재 CU에 적용되지 않음을 나타내고, 값들 1-3은 세트로부터의 어느 2차 변환이 적용되어야 하는지를 나타낸다.

NSST는 변환 스킵 모드로 코딩된 블록에 적용되지 않을 수 있다. NSST 인덱스가 CU에 대해 시그널링되고 0이 아닐 때, NSST는 CU에서 변환 스킵 모드로 코딩되는 컴포넌트의 블록에 대해 사용되지 않는다. 모든 컴포넌트의 블록들을 갖는 CU가 변환 스킵 모드에서 코딩되거나 또는 비-변환-스킵 모드 CB들의 비-제로 계수들의 수가 2 미만일 때, NSST 인덱스는 CU에 대해 시그널링되지 않는다.

4.2 RST(Reduced Size Transform)

일부 실시예들에서, RST(reduced size transform) 또는 LFNST(low-frequency non-separable secondary transform)라고 지칭되는 NSST의 변형이 이용된다. RST는 변환 제로-아웃 스킴(transform zero-out scheme)을 사용한다. 인트라 예측 모드가 평면 또는 DC인지는 NSST의 변환 인덱스를 엔트로피 코딩하기 위해 체크된다.

일 예에서, 4개의 변환 세트가 적용되고, 각각의 변환 세트는 3개의 RST 변환 코어를 포함한다. RST 변환 코어들은 16x48(또는 16x64)(높이 및 폭이 둘 다 8 이상인 변환 계수 블록에 적용됨) 또는 16x16(높이 또는 폭이 4인 변환 계수 블록에 적용됨)의 크기를 가질 수 있다. 표기의 편의를 위해, 16x48(또는 16x64) 변환은 RST8x8로 표시되고 16x16 변환은 RST4x4로 표시된다.

RST8x8에 대해, 16x64 변환 코어 및 16x48 변환 코어를 사용하는 2개의 대안적인 변환 코딩 프로세스(2000 및 2100)가, 각각, 도 20 및 도 21에 도시되어 있다. 16x48 변환 코어들을 사용하는 것이 VVC 드래프트 5에서 채택된다.

도 20의 예의 프로세스(2000)에서, 인코더 측에서, 순방향 1차 변환(2010)이 먼저 잔차 블록에 걸쳐 수행될 수 있고, 이어서 순방향 1차 변환(2010)으로부터 생성된 계수들에 걸쳐 순방향 2차 변환(2012)이 수행될 수 있다. 순방향 2차 변환(2012)에서, 계수 블록(2013)의 좌측 상부 코너에 있는 4x4 서브-블록들 A/B/C/D의 64개의 계수는 64-길이 벡터로 표현되고, 수학식(수학식 3)에 따라 16x64 크기의 변환 행렬과 곱해져서, 16-길이 벡터가 된다. 16-길이 벡터 내의 요소들은 계수 블록(2013)의 좌측 상부 4x4 서브-블록 A에 다시 채워진다. 서브-블록들 B/C/D에서의 계수들은 0의 값들을 취할 수 있다. 그 후, 순방향 2차 변환(2012) 이후의 결과적인 계수들은 (2014)의 단계에서 양자화되고, 비트스트림(2016)에서 코딩된 비트들을 생성하기 위해 엔트로피 코딩된다.

코딩된 비트들은 디코더 측에서 수신될 수 있고, 엔트로피 디코딩되고 탈양자화(2024)가 후속되어 계수 블록(2023)을 생성할 수 있다. 역 2차 변환(2022)은 4x4 서브-블록들 E/F/G/H로 다시 채워지는 64개의 계수를 획득하기 위해 좌측 상부 4x4 서브-블록 E에서 16개의 계수에 대해 수행될 수 있다. 그 후, 역 2차 변환(2022) 후의 블록(2023) 내의 계수들은 복구된 잔차 블록을 획득하기 위해 역 1차 변환(2020)으로 처리될 수 있다.

도 21의 예의 프로세스(2100)는 순방향 2차 변환(2012) 동안 더 적은(48개의) 계수들이 처리된다는 점을 제외하고는 프로세스(2000)와 유사하다. 구체적으로, 서브블록 A/B/C 내의 48개의 계수는 16x48 크기의 더 작은 변환 행렬로 처리된다. 더 작은 변환 행렬의 사용은 변환 행렬을 저장하기 위한 메모리 크기, 및 각각의 계산 복잡도를 감소시킬 수 있다.

도 22는 LFNST 커널의 선택을 나타내는 신택스 요소 lfnst_idx가 CU-레벨 신택스의 끝에서 시그널링되는 예시적인 CU-레벨 신택스 표(2200)를 도시한다.

4.3 RST 계산의 예들

RT(Reduced Transform)의 주요 아이디어는 N차원 벡터를 상이한 공간에서 R차원 벡터에 매핑하는 것이며, 여기서 R/N(R<N)은 감소 인자이다.

RST 행렬은 다음과 같은 R×N 행렬이다:

(수학식 4)

여기서 변환의 R개의 행은 N차원 공간의 R개의 베이스이다. RT에 대한 역변환 행렬은 그의 순방향 변환의 전치이다.

도 23은 김소된 변환의 프로세스(2301) 및 감소된 역변환의 프로세스(2302)를 도시한다. T는 RxN의 차원을 갖는 RST 변환 행렬을 나타내고, T^T는 NxR의 차원을 갖는 T의 전치 행렬을 나타낸다.

RST8x8에서, 4(1/4 크기)의 감소 인자가 실현된다. 예를 들어, 종래의 8x8 비-분리형 변환 행렬 크기인 64x64 대신에, 16x64 직접 행렬(direct matrix)이 사용된다. 디코더측에서 64×16 역 RST 행렬을 사용하여 8×8 좌측 상부 영역들에서 코어(1차) 변환 계수들을 생성한다. 순방향 RST8x8은 16×64(또는 8×8 블록의 경우 8×64) 행렬을 사용하여, 주어진 8×8 영역 내의 좌측 상부 4×4 영역에서만 비제로 계수들을 생성한다. 즉, RST가 적용되면, 좌측 상부 4×4 영역을 제외한 8×8 영역은 제로 계수만을 가질 것이다. RST4x4의 경우, 16x16(또는 4x4 블록의 경우 8x16) 직접 행렬 승산이 적용될 수 있다.

또한, RST8x8의 경우, 변환 행렬 크기를 더 감소시키기 위해, 잔차 블록(2410)의 전체 좌측 상부 8x8 계수들(도 24a의 음영처리된 서브-블록들)을 2차 변환을 계산하기 위한 입력으로서 사용하는 대신에, 잔차 블록(2410)의 좌측 상부 3개의 4x4 서브-블록 계수들(도 24b의 음영처리된 서브-블록들)이 2차 변환을 계산하기 위한 입력으로서 사용된다.

일 예에서, 다음의 2개의 조건이 충족될 때 역 RST가 조건부로 적용된다: (i) 각각의 블록 크기가 주어진 임계값 이상(W>=4 && H>=4)이고, (ii) 변환 스킵 모드 플래그가 0과 동일하다. 예를 들어, 변환 계수 블록의 폭(W) 및 높이(H) 둘 다 4보다 크다면, RST8x8은 변환 계수 블록의 좌측 상부 8×8 영역에 적용된다. 그렇지 않으면, RST4x4는 변환 계수 블록의 좌측 상부 min(8, W)×min(8, H) 영역에 적용된다.

일 예에서, RST 인덱스가 0과 동일할 때, RST는 적용되지 않는다. 그렇지 않으면, RST가 적용되고, RST 인덱스를 사용하여 커널이 선택된다. 일 예에서, RST는 인트라 및 인터 슬라이스들 둘 다에서의 인트라 CU에 대해, 그리고 루마 및 크로마 둘 다에 대해 적용된다. 이중 트리가 인에이블되면, 루마 및 크로마에 대한 RST 인덱스들이 개별적으로 시그널링된다. 인터 슬라이스의 경우(이중 트리가 디스에이블되는 경우), 단일 RST 인덱스가 시그널링되고 루마 및 크로마 둘 다에 대해 사용된다. ISP 모드가 선택되는 경우, RST는 디스에이블되고, RST 인덱스는 시그널링되지 않는다.

4.4 RST 변환 행렬들의 선택의 예

일 예에서, RST 행렬은 4개의 변환 세트로부터 선택될 수 있고, 이들 각각은 2개의 변환으로 이루어져 있다. 어느 변환 세트가 적용되는지는 다음과 같이 적용된 인트라 예측 모드에 기초하여 결정될 수 있다. 3개의 CCLM(cross component linear model) 모드 중 하나가 표시될 때, 변환 세트 0이 선택될 수 있다. 그렇지 않으면, 변환 세트 선택은 도 25에 도시된 표(2500)에 따라 수행될 수 있다. IntraPredMode로 표시된, 표(2500)에 액세스하기 위한 인덱스는 [-14, 83]의 범위에 있을 수 있으며, 이는 예를 들어, 광각 인트라 예측에 사용되는 변환 모드 인덱스이다.

5. MIP(Matrix-Based Intra Prediction) 모드

일부 실시예들에서, MIP(matrix-based intra prediction) 모드가 이용된다. 도 26은 MIP 모드의 예시적인 프로세스(2600)를 도시한다. 폭 W 및 높이 H의 직사각형 블록(2610)의 샘플들을 예측하기 위해, MIP는 블록(2610)의 좌측에 있는 H개의 재구성된 이웃 경계 샘플들의 하나의 라인 및 블록(2610) 위의 W개의 재구성된 이웃 경계 샘플들의 하나의 라인을 입력으로서 취한다. 재구성된 샘플들이 이용가능하지 않은 경우, 재구성된 샘플들은 종래의 인트라 예측에서와 유사한 방식으로 생성될 수 있다.

예측 신호들의 생성은 (2601) 내지(2603)의 3개의 단계에 기초할 수 있다. 단계(2601)에서, 경계 샘플들 중에서, W=H=4인 경우의 4개의 샘플 및 다른 모든 경우의 8개의 샘플이 평균화에 의해 추출된다.

단계(2602)에서, 행렬 벡터 승산 A_k·bdry_red, 이어서 오프셋 b_k의 가산이 평균화된 샘플들 bdry_red를 입력으로서 사용하여 수행된다. 결과는 원래의 블록 내의 샘플들의 서브샘플링된 세트(2621)에 대한 감소된 예측 신호이다. 행렬 A_k와 오프셋 b_k는 MIP 모드 인덱스 k에 기초하여 선택될 수 있다.

단계(2603)에서, 나머지 위치들(2622)에서의 예측 신호는 각각의 방향에서의 단일 단계 선형 보간인 선형 보간에 의해 서브샘플링된 세트(2621) 상의 예측 신호로부터 생성된다.

예측 신호를 생성하는데 필요한 행렬들 A_k 및 오프셋 벡터들 b_k는 행렬들의 3개의 세트 S₀, S₁, S₂로부터 취해질 수 있다. 세트 S₀는 각각이 16개의 행 및 4개의 열을 갖는 18개의 행렬

, i∈{0, ..., 17} 및 각각이 크기 16인 18개의 오프셋 벡터

, i∈{0, ..., 17}로 이루어져 있다. 그 세트의 행렬들 및 오프셋 벡터들은 크기 4×4의 블록들에 사용된다. 세트 S₁은 각각이 16개의 행 및 8개의 열을 갖는 10개의 행렬

, i∈{0, ..., 9} 및 각각이 크기 16인 10개의 오프셋 벡터

, i∈{0, ..., 9}로 이루어져 있다. 그 세트의 행렬들 및 오프셋 벡터들은 크기 4×8, 8×4 및 8×8의 블록들에 사용된다. 마지막으로, 세트 S₂는 각각이 64개의 행 및 8개의 열을 갖는 6개의 행렬

, i∈{0, ..., 5} 및 각각이 크기 64인 6개의 오프셋 벡터

, i∈{0, ..., 5}로 이루어져 있다. 그 세트의 행렬들 및 오프셋 벡터들 또는 이러한 행렬들 및 오프셋 벡터들의 일부는 모든 다른 블록-형상들에 사용된다.

도시된 바와 같이, 8×8 블록(2610)이 주어지면, MIP는 경계의 각 축을 따라 4개의 평균을 취한다. 결과적인 8개의 입력 샘플은 행렬 벡터 승산에 들어간다. 행렬들은 세트 S₁으로부터 취해진다. 이것은 예측 블록의 홀수 위치들에 16개의 샘플(2621)을 산출한다. 따라서, 샘플당 총 (8·16)/(8·8)=2회의 승산이 수행된다. 오프셋을 추가한 후, 이러한 샘플은 감소된 상부 경계 샘플을 사용하여 수직으로 보간된다. 수평 보간은 원래의 좌측 경계 샘플들을 사용하여 이어진다. 이 경우에 보간 프로세스는 어떠한 승산도 필요로 하지 않는다.

5.1 MIP 모드의 시그널링

일부 실시예들에서, 인트라 모드에서의 각각의 코딩 유닛(CU)에 대해, MIP 모드가 대응하는 예측 유닛(PU)에 적용되는지를 나타내는 플래그가 비트스트림으로 전송될 수 있다. MIP 모드가 적용되는 경우, MIP 모드의 인덱스 predmode는 3개의 MPM을 포함하는 MPM-리스트를 사용하여 시그널링된다.

MPM들의 도출은 다음과 같이 상부 및 좌측 PU의 인트라-모드들을 사용하여 수행될 수 있다. 3개의 고정된 매핑 표 map_angular_to_mip_idx, idx∈{0,1,2}가 있고, 각각의 표는 다음 수학식에서 기술되는 바와 같이, 각각의 종래의 인트라 예측 모드 predmode_Angular를 특정의 MIP 모드와 연관시킨다.

. (수학식 5)

여기서 map_angular_to_mip는 고정된 룩업 표이다. 매핑 표의 인덱스는 PU의 폭 W 및 높이 H에 기초하여 결정되고, 총 3개의 인덱스가 아래에 설명되는 바와 같이 이용가능하다.

(수학식 6)

이것은 3개의 세트 중 어느 것으로부터 MIP 파라미터들이 위에서 취해져야 하는지를 나타낸다.

일부 예들에서, MIP 모드에 의해 코딩되는 현재 블록에 대한 MPM 리스트를 생성하기 위해, 상부 MIP 모드, 즉

, 및 좌측 MIP 모드, 즉

가 먼저 도출된다.

의 값은 다음과 같이 도출될 수 있다:

- 상부 PU PU_above가 이용가능하고, 현재 PU가 존재하는 동일한 CTU에 속하면, PU_above는 MIP 모드를 사용하여 MIP에 의해 코딩된다.

and

, (수학식 7)

. (수학식 8)

- 상부 PU PU_above가 이용가능하고, 현재 PU가 존재하는 동일한 CTU에 속하면, PU_above는 종래의 인트라 예측 모드

를 사용하여 코딩된다.

. (수학식 9)

- 그렇지 않으면,

(수학식 10)

이는 이 모드가 이용가능하지 않다는 것을 의미한다.

의 값은

를 도출하는 것과 동일한 방식으로 도출되지만, 현재 PU가 존재하는 동일한 CTU에 좌측 PU가 속하는지를 체크하지 않는다.

마지막으로, 도출된

및

및 3개의 미리 정의된 고정된 디폴트 MPM 리스트 list_idx, idx∈{0,1,2}가 주어지면, 이들 각각은 3개의 별개의 MIP 모드를 포함하고, MPM 리스트가 구성된다. MPM 리스트는 주어진 디폴트 리스트 list_idx(PU) 및

및

에 기초하여, 중복 MIP 모드들을 제거할 뿐만 아니라 디폴트 값들로 -1을 대체함으로써 구성된다.

일 예로서, 도 27은 MIP 모드들을 시그널링하는 플래그들이 프레임(2701)에 도시된 CU-레벨 신택스 표를 도시한다.

5.2 종래의 인트라-예측 모드들에 대한 MPM-리스트 도출

일부 실시예들에서, MIP 모드들은 다음과 같이 종래의 인트라-예측 모드들의 MPM-기반 코딩과 조화를 이룬다. 종래의 인트라-예측 모드들에 대한 루마 및 크로마 MPM-리스트 도출 프로세스들은 MIP-모드 predmode_MIP를 종래의 인트라-예측 모드들 중 하나에 매핑하는 별개의 고정된 표들 map_mip_to_angular_idx, idx∈{0,1,2}를 사용한다.

. (수학식 11)

여기서 map_mip_to_angular는 고정된 룩업 표이다. 루마 MPM-리스트 도출을 위해, 이웃 루마 블록이 MIP 모드 predmode_MIP에 의해 코딩될 때마다, 이 블록은 마치 종래의 인트라-예측 모드 predmode_Angular을 사용했던 것처럼 취급된다. 크로마 MPM-리스트 도출을 위해, 현재 루마 블록이 MIP-모드를 사용할 때마다, MIP-모드를 종래의 인트라 예측 모드로 변환하기 위해 동일한 매핑이 사용된다.

III. 하이 레벨 신택스 요소들 또는 블록 레벨 신택스 요소들에 기초한 암시적 변환 선택 인에이블링

일부 실시예들에서, 암시적 변환(또는 암시적 변환 선택이라고 지칭됨) 및 명시적 변환(또는 명시적 변환 선택이라고 지칭됨)의 2개의 변환 코딩 스킴이 이용될 수 있다.

암시적 변환에서, 비-DCT2 변환들의 그룹(예를 들어, DST-1, DCT-5, DST-7, DCT-8, DST-4, DCT-4)은 변환 인덱스 시그널링없이 선택될 수 있다. 예를 들어, 비-DCT2 변환들의 그룹은 인코더 및 대응하는 디코더 둘 다에 이용가능한 이미 코딩된 정보를 사용하여 선택될 수 있다. 이미 코딩된 정보는 인트라 예측 모드(예를 들어, 평면 모드, DC 모드, 각도 모드들), 블록 크기, 블록 폭, 블록 높이, 블록 종횡비, 블록 영역 크기, 인트라 코딩 모드(예를 들어, MRL(multiple reference line), ISP, MIP가 사용되는지), 선택된 공간 병합 후보들의 위치(예를 들어, 상부 병합 후보, 좌측 병합 후보), 인터 예측 모드(예를 들어, 인터-PDPC(inter position dependent prediction combination) 모드, CIIP(combined inter intra prediction) 모드)를 포함할 수 있지만, 이에 한정되지 않는다.

대조적으로, 명시적 변환에서는, 어느 변환 타입이 선택되는지를 나타내기 위해 시그널링되는 인덱스를 갖는 변환 타입 후보들(예를 들어, DCT-2, DST-1, DCT-5, DST-7, DCT-8, DST-4, DCT-4)의 그룹으로부터 하나의 변환이 선택될 수 있다.

1. 명시적 MTS가 디스에이블될 때의 암시적 변환 인에이블링

일부 실시예들에서, 섹션 II.3.2에서 설명된 바와 같이, ISP에 의해 코딩되지 않은 인트라 예측 잔차 블록에 대해, 암시적 변환 선택은 명시적 MTS가 HLS(high level syntax) 요소들에 의해 나타낸 바와 같이 인트라 및 인터 예측 잔차 블록들 둘 다에 대해 디스에이블될 때 인에이블될 수 있다. 예를 들어, SPS 신택스 요소들, sps_explicit_mts_intra_enabled_flag 및 sps_explicit_mts_inter_enabled_flag가 모두 0일 때, 디코더는 SPS 신택스 요소들과 연관된 픽처들 또는 블록들에 대한 암시적 변환 선택을 인에이블하기로 결정할 수 있다.

예로서, 도 28a 및 도 28b는 조합하여 비트스트림으로부터 수신된 관련 신택스 요소들에 기초하여 현재 블록에 대한 명시적 또는 암시적 변환 선택을 수행하는 변환 코딩 프로세스를 특정하는 텍스트(2800)를 도시한다. 텍스트(2800)는 비디오 코딩 표준의 일부로서 사용될 수 있다. 2개의 섹션(2801, 2802)이 도 28a에 도시되고, 1개의 섹션(2803) 및 2개의 표(2804, 2805)가 도 28b에 도시된다.

섹션(2801)에서, 변환 코딩 프로세스의 입력 및 출력에 대해 설명한다. 구체적으로, 현재 블록의 위치, 크기, 컬러 성분, 역양자화된 변환 계수들이 입력들이고, 선택된 변환들을 사용하는 역변환 처리 후의 잔차 샘플들이 출력이다.

섹션(2802)에서는, implicitMtsEnabled로 표시된 변수의 도출에 대해 설명한다. 변수는 암시적 선택이 인에이블되는지를 나타낸다. 설명된 바와 같이, SPS 신택스 요소, sps_mts_enabled_flag가 1(이는 SPS 신택스 요소와 연관된 픽처들 또는 블록들에 대해 MTS가 인에이블됨을 나타냄)과 동일한 경우, 3개의 다음과 같은 조건들 중 하나가 참일 때 implicitMtsEnabled는 1과 동일하다: (i) ISP가 현재 블록을 코딩하는데 사용된다; (ii) SBT가 인에이블되고 현재 블록의 양 측이 32 이하이며, 이는 SBT가 사용됨을 나타낸다; 또는 (iii) sps_explicit_mts_intra_enabled_flag 및 sps_explicit_mts_inter_enabled_flag가 둘 다 0(이는 인트라 및 인터 코딩된 블록들 둘 다에 대해 명시적 MTS가 디스에이블됨을 나타냄)과 동일하고, 현재 블록은 인트라 코딩된다. 그렇지 않으면, implicitMtsEnabled는 0과 동일하게 설정되고, 이는 암시적 변환 선택이 현재 블록에 대해 디스에이블됨을 나타낸다.

섹션(2802)에서 설명된 바와 같이, 조건 (i)에 따라, ISP 모드로 코딩된 인트라 예측 블록에 대해, 이 인트라 예측 블록을 코딩하기 위해 암시적 변환이 인에이블될 수 있다. 조건 (iii)에 따르면, ISP 모드로 코딩되지 않은 인트라 예측 블록에 대해, 인트라 및 인터 예측 블록들 둘 다에 대해 명시적 MTS가 디스에이블될 때, ISP 모드로 코딩되지 않은 인트라 예측 블록을 코딩하기 위해 암시적 변환이 인에이블될 수 있다.

섹션(2803)에서, 변수 implicitMtsEnabled, 프로세스에 대한 입력들, 및 관련 신택스 요소들에 따라 수직 및 수평 변환들이 결정된다. 예를 들어, sps_explicit_mts_intra_enabled_flag 및 sps_explicit_mts_inter_enabled_flag 둘 다가 0과 동일할 때, 현재 블록(루마 성분이고 인트라 예측됨)에는 각각 표현식들 (3-1) 및 (3-2)에 따라 수평 변환 커널(trTypeHor로 표시됨) 및 수직 변환 커널(trTypeBer로 표시됨)이 제공될 수 있다.

표들(2804 및 2805)에서, 수평 또는 수직 변환 커널 타입들을 나타내기 위한 숫자들 1 및 2는 각각 DST-7 변환 및 DCT-8 변환을 나타내는 반면, 숫자 0은 DCT-2 변환을 나타낸다. 일부 예들에서, DST-4 변환들이 DST-7 변환들 대신에 사용될 수 있다.

도 28a 및 도 28b의 예들에서, HLS 요소들 sps_explicit_mts_intra_enabled_flag 및 sps_explicit_mts_inter_enabled_flag에 의해 제어되는 블록들에 대해, 인터 코딩된 블록들에 대한 명시적 MTS와 (비-ISP 코딩된) 인트라 코딩된 블록들에 대한 암시적 변환은 공존할 수 없다. 그러나, 인트라 예측 잔차 블록에 대한 암시적 변환 선택은 인터 예측 잔차들을 인에이블하는 MTS를 제어하는 HLS 요소(예를 들어, sps_explicit_mts_inter_enabled_flag)에 반드시 의존할 필요는 없다. 따라서, 일부 실시예들에서, ISP 모드에 의해 예측되지 않는 인트라-코딩된 블록에 대해, 암시적 변환이 적용될 수 있는지는 MTS가 인트라 예측 잔차(예를 들어, sps_explicit_mts_intra_enabled_flag의 값)에 적용될 수 있는지에 의존하지만, MTS가 인터 예측 잔차(sps_explicit_mts_inter_enabled_flag의 값)에 적용될 수 있는지에는 의존하지 않는다. 이러한 제어 메커니즘으로, 인터 MTS(인터 예측 잔차 블록에 적용되는 명시적 MTS)와 (인트라 예측 잔차들에 대한) 암시적 변환 둘 다가 동시에 인에이블되게 할 수 있다.

예를 들어, 제1 및 제2 HLS 요소들은 디코더에서 수신될 수 있다. 제1 및 제2 HLS 요소들은 인트라 코딩된 잔차 블록들 및 인터 코딩된 잔차 블록들을 포함할 수 있는 픽처들 또는 영역들의 동일한 세트(예를 들어, 비디오 시퀀스, 픽처, 슬라이스, 타일 등)를 제어한다. 제1 HLS 요소는 명시적 MTS가 각각의 인트라 코딩된 잔차 블록들에 대해 인에이블되는지 또는 디스에이블되는지를 나타내는 한편, 제2 HLS 요소는 명시적 MTS가 각각의 인터 코딩된 잔차 블록들에 대해 인에이블되는지 또는 디스에이블되는지를 나타낸다. 인터 MTS의 용어와 관련하여, 인트라 코딩된 잔차 블록에 적용되는 명시적 MTS는 인트라 MTS라고 지칭될 수 있다.

명시적 MTS가 인트라 코딩된 잔차 블록들에 대해 디스에이블됨을 제1 HLS 요소가 나타낼 때, 디코더는 그에 따라 제2 HLS 요소의 값을 고려하지 않고 인트라 코딩된 블록들에 대한 암시적 변환(또는 암시적 MTS)을 인에이블하기로 결정할 수 있다. 예를 들어, 제2 HLS 요소는 0 또는 1일 수 있고, 이는 인트라 코딩된 잔차 블록에 대한 암시적 변환의 인에이블링에 영향을 미치지 않는다.

예로서, 도 29는 인트라 잔차 블록들에 대한 암시적 변환과 인터 잔차 블록들에 대한 명시적 변환이 공존할 수 있는 암시적 변환 인에이블링 스킴에 대응하는 텍스트(2800)에 대한 수정들(2900)을 도시한다. 수정(2900)에서, 제거된 텍스트는 제거선(strikethrough)으로 표시되는 반면, 추가된 텍스트는 밑줄로 표시된다. 도시된 바와 같이, sps_explicit_mts_inter_enabled_flag가 0인 조건은 제거되었다.

2. 다른 코딩 도구들이 인에이블될 때의 암시적 변환 디스에이블링

일부 실시예들에서, 암시적 변환이 (ISP 모드에 의해 예측되지 않는) 인트라 코딩된 블록에 적용될 수 있는지는 특정 코딩 도구가 HLS 요소에 의해 표시되는 바와 같이 인에이블되는지에 의존한다.

2.1 NSST가 인에이블될 때

일 실시예에서, 암시적 변환은 NSST가 인에이블됨을 HLS 요소가 표시할 때 (ISP 모드에 의해 예측되지 않는) 인트라 코딩된 블록에 대해 디스에이블될 수 있다. 예를 들어, 섹션 II.4.1에서 설명된 바와 같이, 변환 행렬 T는 2차 변환 처리를 위한 수학식(수학식 3)에서 사용된다. 변환 행렬 T는 상수 요소를 포함할 수 있고, 명시적 변환 선택으로부터 생기는 계수 블록들과 같은, 타겟화된 계수 블록들의 특정 통계들을 가정하여 설계될 수 있다. 따라서, 암시적 변환 선택으로부터 생기는 계수 블록은 각각의 계수들의 통계의 관점에서 NSST와 매칭되지 않을 수 있다. 예를 들어, 암시적 변환의 결과들에 NSST를 적용하는 것은 코딩 성능을 개선하지 않을 수 있다. 그러한 이유로, NSST가 인에이블될 때 암시적 변환을 디스에이블하는 것이 바람직할 수 있다.

본 개시내용에서, 용어 NSST는 NSST, RST, LFNST 등의 초기 설계와 같은, 비-분리형 2차 변환 코딩 스킴들의 패밀리를 지칭하기 위해 사용될 수 있다.

예를 들어, 디코더는 2개의 HLS 요소를 수신할 수 있다: 하나의 HLS 요소(예를 들어, sps_explicit_mts_intra_enabled_flag)는 명시적 MTS가 디스에이블됨을 나타내는 반면, 다른 HLS 요소(예를 들어, sps_lfnst_enabled_flag)는 NSST가 인에이블됨을 나타낸다. 따라서, 디코더는 그러한 2개의 HLS 요소에 의해 제어되는 인트라 코딩된 블록들에 대한 암시적 변환을 인에이블하지 않기로 결정할 수 있다. 대조적으로, 명시적 MTS가 디스에이블됨을 하나의 HLS 요소가 나타내고 NSST도 디스에이블됨을 다른 HLS 요소가 나타내는 경우, 디코더는 각자의 인트라 코딩된 블록들에 대한 암시적 변환을 인에이블하기로 결정할 수 있다.

일 예로서, 도 30은 NSST가 디스에이블될 때 암시적 변환이 인에이블되는 시나리오에 대응하는 텍스트(2800)에 대한 수정들(3000)을 도시한다. 도시된 바와 같이, 추가적인 제한 "sps_lfnst_enabled_flag가 0과 동일하다"은 변수 implicitNtsEnabled를 도출하기 위한 조건 (iii)에 추가된다.

2.2 MIP가 인에이블될 때

NSST가 인에이블되는 시나리오와 유사하게, 일부 실시예들에서, MIP가 인에이블됨을 HLS 요소가 나타낼 때(ISP 모드에 의해 예측되지 않는) 인트라 코딩된 블록에 대해 암시적 변환이 디스에이블된다. 예를 들어, MIP 인트라 코딩 모드를 블록에 적용하면, 정규 인트라 모드로 코딩된 잔차 블록과는 상이한 통계를 갖는 잔차 블록이 얻어질 수 있다. 따라서, MIP로 코딩된 잔차 블록은 정규 인트라 모드들로부터 생기는 잔차 통계를 가정할 수 있는 암시적 변환과 매칭되지 않을 수 있다. 따라서, 암시적 변환을 디스에이블하는 것은 MIP가 인에이블될 때 바람직할 수 있다.

예를 들어, 디코더는 2개의 HLS 요소를 수신할 수 있다: 하나의 HLS 요소(예를 들어, sps_explicit_mts_intra_enabled_flag)는 명시적 MTS가 디스에이블됨을 나타내는 반면, 다른 HLS 요소(예를 들어, sps_mip_enabled_flag)는 MIP가 인에이블됨을 나타낸다. 따라서, 디코더는 그러한 2개의 HLS 요소에 의해 제어되는 인트라 코딩된 블록들에 대한 암시적 변환을 인에이블하지 않기로 결정할 수 있다. 대조적으로, 명시적 MTS와 MIP 둘 다가 2개의 HLS 요소에 의해 표시된 바와 같이 디스에이블되는 경우, 디코더는 각자의 인트라 코딩된 블록들에 대한 암시적 변환을 인에이블하기로 결정할 수 있다.

일 예로서, 도 31은 MIP가 디스에이블될 때 암시적 변환이 인에이블되는 시나리오에 대응하는 텍스트(2800)에 대한 수정들(3100)을 도시한다. 도시된 바와 같이, 추가적인 제한 "sps_mip_enabled_flag는 0과 동일하다"은 변수 implicitNtsEnabled를 도출하기 위한 조건 (iii)에 추가된다.

3. 블록 레벨 신택스 요소 표시에 기초한 암시적 변환 인에이블링

일부 실시예들에서, 암시적 변환이 (ISP 모드에 의해 예측되지 않는) 인트라 코딩된 블록에 적용될 수 있는지는 MTS, NSST 또는 MIP가 블록 레벨 신택스 요소들에 의해 표시된 바와 같이 인트라 코딩된 블록에 적용되는지에 의존한다.

3.1 MTS와 NSST가 적용되지 않을 때

일 실시예에서, 암시적 변환이 인트라 코딩된 블록에 적용될 수 있는지는 MTS와 NSST 둘 다가 블록 레벨 신택스 요소들에 의해 표시된 바와 같이 인트라 코딩된 블록에 적용되지 않는지에 의존한다.

예를 들어, 디코더는 인트라 코딩되고 ISP 모드에 의해 예측되지 않는 현재 블록과 연관된 제1 및 제2 CU 레벨(또는 블록 레벨) 신택스 요소들을 수신할 수 있다. 현재 블록은 픽처 내의 좌표 [x0] [y0]의 위치에 위치할 수 있다.

제1 CU 레벨 신택스 요소(예를 들어, tu_mts_idx[x0] [y0])는 MTS에서 사용되는 변환들(예를 들어, DST-7, DCT-8, DCT-4 등) 대신에 현재 블록에 DCT-2 변환들이 사용될 수 있다는 것을 나타낼 수 있다. 일 예로서, 표(2804)에서, tu_mts_idx[x0] [y0]이 0의 값을 가질 때, trTypeHor 및 trTypeVer의 변수들은 둘 다 0의 값을 가지며, 이는 수평 및 수직 변환들이 DCT-2 변환들이고, DST-7 또는 DCT-8 변환들이 적용되지 않는다는 것을 나타낸다. 제2 CU 레벨 신택스 요소(예를 들어, lfnst_idx[x0] [y0])는 NSST가 현재 블록에 적용되지 않음을 나타낼 수 있다. 상기 제1 및 제2 CU 레벨 신택스 요소들에 기초하여, 디코더는 현재 블록에 대한 암시적 MTS를 인에이블하기로 결정할 수 있다.

대조적으로, 제1 및 제2 CU 레벨 신택스 요소들이 MTS가 적용되거나(tu_mts_idx[x0] [y0]이 1, 2, 3, 또는 4의 값을 가짐), 또는 NSST가 적용된다는 것(lfnst_idx[x0] [y0]이 비-제로 값을 가짐)을 나타내면, 디코더는 암시적 MTS를 디스에이블하기로 결정할 수 있다.

일 예로서, 도 32는 MTS와 NSST 둘 다가 현재 블록에 적용되지 않는 시나리오에 대응하는 텍스트(2800)에 대한 수정들(3200)을 도시한다. 도시된 바와 같이, 텍스트(2800)에서의 원래의 조건(iii)은 2개의 CU 레벨 신택스 요소 "tu_mts_idx[x0] [y0] 및 lfnst_idx[x0] [y0] 둘 다가 0과 동일하다"는 조건으로 대체된다.

3.2 MTS, NSST, 및 MIP가 적용되지 않을 때

일 실시예에서, 암시적 변환이 인트라 코딩된 블록에 적용될 수 있는지는 MTS, NSST, 및 MIP가 블록 레벨 신택스 요소들에 의해 표시된 바와 같이 인트라 코딩된 블록에 적용되지 않는지에 의존한다. 섹션 III.3.1과 비교하여, 하나 이상의 코딩 도구, MIP가 추가적으로 고려된다.

예를 들어, 디코더는 인트라 코딩되고 ISP 모드에 의해 예측되지 않는 현재 블록과 연관된 제1, 제2, 및 제3 CU 레벨(또는 블록 레벨) 신택스 요소들을 수신할 수 있다. 현재 블록은 픽처 내의 좌표 [x0] [y0]의 위치에 위치할 수 있다.

제1 CU 레벨 신택스 요소(예를 들어, tu_mts_idx[x0] [y0])는 MTS에서 사용되는 변환들 대신에 현재 블록에 DCT-2 변환들이 사용될 수 있다는 것을 나타낼 수 있다. 제2 CU 레벨 신택스 요소(예를 들어, lfnst_idx[x0] [y0])는 NSST가 현재 블록에 적용되지 않음을 나타낼 수 있다. 제3 CU 레벨 신택스 요소(예를 들어, tu_mip_flag)는 MIP가 현재 블록에 적용되지 않음을 나타낼 수 있다. 상기 3개의 CU 레벨 신택스 요소들에 기초하여, 디코더는 현재 블록에 대한 암시적 MTS를 인에이블하기로 결정할 수 있다.

대조적으로, 상기 3개의 CU 레벨 신택스 요소가 MTS가 적용되거나(tu_mts_idx[x0] [y0]이 1, 2, 3, 또는 4의 값을 가짐), NSST가 적용되거나(lfnst_idx[x0] [y0]이 비-제로 값을 가짐), 또는 MIP가 적용된다는 것(tu_mip_flag가 1의 값을 가짐)을 나타내면, 디코더는 암시적 MTS를 디스에이블하기로 결정할 수 있다.

일 예로서, 도 33은 MTS, NSST, 또는 MIP 중 어느 것도 현재 블록에 적용되지 않는 시나리오에 대응하는 텍스트(2800)에 대한 수정들(3300)을 도시한다. 도시된 바와 같이, 텍스트(2800)에서의 원래의 조건(iii)은 3개의 CU 레벨 신택스 요소 "tu_mts_idx[x0] [y0], intra_mip_flag[x0] [y0] 및 lfnst_idx[x0] [y0]가 모두 0과 동일하다"는 조건으로 대체된다.

4. 변환 코딩 프로세스의 예들

도 34 내지 도 36은 본 개시내용의 일부 실시예들에 따른 변환 코딩 프로세스들(3400), (3500), 및 (3600)의 흐름도들을 도시한다. 프로세스들(3400, 3500 및 3600)은 재구성 중인 블록에 대한 잔차 블록을 생성하기 위해 디코더에서의 역변환 처리에 사용될 수 있다. 다양한 실시예들에서, 프로세스들(3400, 3500, 3600)은 단말 디바이스들(210, 220, 230, 240) 내의 처리 회로, 비디오 디코더(310)의 기능들을 수행하는 처리 회로, 비디오 디코더(410)의 기능들을 수행하는 처리 회로 등과 같은 처리 회로에 의해 실행될 수 있다. 일부 실시예들에서, 프로세스들(3400, 3500, 및 3600)은 소프트웨어 명령어들로 구현될 수 있고, 따라서 처리 회로가 소프트웨어 명령어들을 실행할 때, 처리 회로는 프로세스들(3400, 3500, 및 3600)을 수행한다.

4.1 프로세스(3400): 명시적 MTS가 디스에이블될 때의 암시적 변환 인에이블링

프로세스(3400)는 (S3401)으로부터 시작하고, (S3410)으로 진행한다.

(S3410)에서, 제1 HLS 요소가 디코더에서 수신된다. 제1 HLS 요소는 명시적 MTS가 인트라 코딩된 블록에 대해 디스에이블되는지를 나타낼 수 있다. 예를 들어, 인트라 코딩된 블록은 재구성중이고, 따라서 현재 블록이라고 지칭될 수 있다. 제1 HLS 요소는 현재 블록을 포함하는 코딩 블록들의 세트와 연관될 수 있다.

(S3420)에서, 제2 HLS 요소가 디코더에서 수신된다. 제2 HLS 요소는 인터 코딩된 블록에 대해 명시적 MTS가 인에이블됨을 나타낼 수 있다. 예를 들어, 제2 HLS 요소는 제1 HLS 요소와 동일한 코딩 블록들의 세트와 연관될 수 있다. 현재 블록 및 인터 코딩된 블록 둘 다는 코딩 블록들의 세트에 포함된다.

(S3430)에서, 디코더는 명시적 MTS가 인트라 코딩된 블록에 대해 디스에이블됨을 제1 HLS 요소가 나타내고 명시적 MTS가 인터 코딩된 블록에 대해 인에이블됨을 제2 HLS 요소가 나타낼 때, 현재 블록에 대한 암시적 MTS를 인에이블하기로 결정할 수 있다. 프로세스(3400)는 (S3499)로 진행할 수 있고, (S3499)에서 종료한다.

4.2 프로세스(3500): 다른 코딩 도구들이 인에이블될 때의 암시적 변환 디스에이블링

프로세스(3500)는 (S3501)으로부터 시작하고, (S3510)으로 진행한다.

(S3510)에서, 제1 HLS 요소가 디코더에서 수신된다. 제1 HLS 요소는 명시적 MTS가 인트라 코딩된 블록에 대해 인에이블되는지를 나타낼 수 있다. 인트라 코딩된 블록은 재구성 중인 블록일 수 있다. 제1 HLS 요소는 인트라 코딩된 블록을 포함하는 코딩 블록들의 세트를 제어한다.

(S3520)에서, 제2 HLS 요소가 디코더에서 수신된다. 제2 HLS 요소는 NSST 또는 MIP가 인트라 코딩된 블록에 대해 디스에이블되는지를 나타낼 수 있다. 예를 들어, 제2 HLS 요소는 제1 HLS 요소와 동일한 코딩 블록들의 세트를 제어할 수 있다.

(S3530)에서, 디코더는 제1 및 제2 HLS 요소들에 기초하여 인트라 코딩된 블록을 처리하기 위한 암시적 MTS를 인에이블시킬지를 결정할 수 있다. 예를 들어, 디코더는 명시적 MTS가 인트라 코딩된 블록에 대해 디스에이블됨을 제1 HLS 요소가 나타내고 NSST 또는 MIP가 인트라 코딩된 블록에 대해 디스에이블됨을 제2 HLS 요소가 나타낼 때, 인트라 코딩된 블록에 대한 암시적 MTS를 인에이블하기로 결정할 수 있다. 대안적으로, 디코더는 명시적 MTS가 인트라 코딩된 블록에 대해 디스에이블됨을 제1 HLS 요소가 나타내지만 NSST 또는 MIP가 인트라 코딩된 블록에 대해 인에이블됨을 제2 HLS 요소가 나타낼 때, 인트라 코딩된 블록에 대한 암시적 MTS를 디스에이블하기로 결정할 수 있다. 프로세스(3500)는 (S3599)로 진행할 수 있고, (S3599)에서 종료한다.

4.3 프로세스(3600): 블록 레벨 신택스 요소 표시에 기초한 암시적 변환 인에이블링

프로세스(3600)는 (S3601)로부터 시작하고, (S3610)으로 진행한다.

S(3610)에서, 인트라 코딩된 블록이 디코더에서 수신된다. 인트라 코딩된 블록은 MTS가 적용되는지를 나타내는 제1 블록 레벨 신택스 요소, 및 NSST가 적용되는지를 나타내는 제2 블록 레벨 신택스 요소와 연관될 수 있다. 예를 들어, 인트라 코딩된 블록은 제1 및 제2 블록 레벨 신택스 요소들을 포함하는 CU 레벨 신택스 요소들을 포함하는 CU에 속한다.

(S3620)에서, 디코더는 제1 및 제2 블록 레벨 신택스 요소들에 기초하여 인트라 코딩된 블록에 대한 암시적 MTS를 인에이블시킬지를 결정할 수 있다. 예를 들어, 디코더는 제1 블록 레벨 신택스 요소가 MTS가 적용되지 않음을 나타내고 제2 블록 레벨 신택스 요소가 NSST가 적용되지 않음을 나타낼 때, 인트라 코딩된 블록에 대한 암시적 MTS를 인에이블하기로 결정할 수 있다. 대안적으로, 디코더는 제1 블록 레벨 신택스 요소가 MTS가 적용되지 않음을 나타내지만, 제2 블록 레벨 신택스 요소가 NSST가 적용됨을 나타낼 때, 인트라 코딩된 블록에 대한 암시적 MTS를 디스에이블하기로 결정할 수 있다. 프로세스(3600)는 (S3699)로 진행할 수 있고, (S3699)에서 종료한다.

IV. 컴퓨터 시스템

위에서 설명된 기법들은 컴퓨터 판독가능 명령어들을 사용하여 컴퓨터 소프트웨어로서 구현되고 하나 이상의 컴퓨터 판독가능 매체에 물리적으로 저장될 수 있다. 예를 들어, 도 37은 개시된 주제의 특정 실시예들을 구현하기에 적합한 컴퓨터 시스템(3700)을 도시한다.

컴퓨터 소프트웨어는, 하나 이상의 컴퓨터 중앙 처리 유닛(CPU)들, 그래픽 처리 유닛(GPU)들 등에 의해, 직접, 또는 해석, 마이크로-코드 실행 등을 통해 실행될 수 있는 명령어들을 포함하는 코드를 생성하기 위해 어셈블리, 컴파일, 링킹, 또는 유사한 메커니즘들이 수행될 수 있는 임의의 적절한 머신 코드 또는 컴퓨터 언어를 사용하여 코딩될 수 있다.

명령어들은, 예를 들어, 개인용 컴퓨터, 태블릿 컴퓨터, 서버, 스마트폰, 게이밍 디바이스, 사물 인터넷 디바이스 등을 포함하여, 다양한 타입의 컴퓨터들 또는 그것의 컴포넌트들 상에서 실행될 수 있다.

컴퓨터 시스템(3700)에 대한 도 37에 도시된 컴포넌트들은 사실상 예시적인 것이고, 본 개시내용의 실시예들을 구현하는 컴퓨터 소프트웨어의 사용 또는 기능성의 범위에 대한 임의의 제한을 암시하는 것을 의도하지 않는다. 컴포넌트들의 구성이 컴퓨터 시스템(3700)의 예시적인 실시예에서 예시된 컴포넌트들 중 임의의 하나 또는 이들의 조합과 관련하여 임의의 종속성 또는 요건을 갖는 것으로 해석되어서도 안 된다.

컴퓨터 시스템(3700)은 특정 휴먼 인터페이스 입력 디바이스들을 포함할 수 있다. 이러한 휴먼 인터페이스 입력 디바이스는, 예를 들어, 촉각 입력(예컨대: 키스트로크, 스와이프, 데이터 글러브 움직임), 오디오 입력(예컨대: 음성, 손뼉), 시각적 입력(예컨대: 제스처), 후각 입력(도시되지 않음)을 통한 하나 이상의 인간 사용자에 의한 입력에 응답할 수 있다. 휴먼 인터페이스 디바이스들은 또한 오디오(예컨대: 음성, 음악, 주변 사운드), 이미지들(예컨대: 스캐닝된 이미지들, 정지 이미지 카메라로부터 획득된 사진 이미지들), 비디오(예컨대, 2차원 비디오, 입체적 비디오를 포함하는 3차원 비디오)와 같은, 인간에 의한 의식적인 입력과 반드시 직접적으로 관련되지는 않는 특정 미디어를 캡처하기 위해 사용될 수 있다.

입력 휴먼 인터페이스 디바이스들은 다음 중 하나 이상(각각 하나만이 묘사됨)을 포함할 수 있다: 키보드(3701), 마우스(3702), 트랙패드(3703), 터치 스크린(3710), 데이터-글러브(도시되지 않음), 조이스틱(3705), 마이크로폰(3706), 스캐너(3707), 카메라(3708).

컴퓨터 시스템(3700)은 또한 특정 휴먼 인터페이스 출력 디바이스들을 포함할 수 있다. 이러한 휴먼 인터페이스 출력 디바이스들은, 예를 들어, 촉각 출력, 사운드, 광, 및 냄새/맛을 통해 하나 이상의 인간 사용자의 감각들을 자극하는 것일 수 있다. 이러한 휴먼 인터페이스 출력 디바이스들은 촉각 출력 디바이스들(예를 들어 터치-스크린(3710), 데이터-글러브(도시되지 않음), 또는 조이스틱(3705)에 의한 촉각 피드백, 그러나, 입력 디바이스들로서 역할하지 않는 촉각 피드백 디바이스들도 있을 수 있음), 오디오 출력 디바이스들(예컨대: 스피커들(3709), 헤드폰들(도시되지 않음)), 시각적 출력 디바이스들(예컨대, 각각 터치-스크린 입력 능력을 구비하거나 구비하지 않고 각각 촉각 피드백 능력을 구비하거나 구비하지 않는 CRT 스크린들, LCD 스크린들, 플라즈마 스크린들, OLED 스크린들을 포함하는 스크린들(3710)- 이들 중 일부는 스테레오그래픽 출력과 같은 수단을 통해 2차원 시각적 출력 또는 3차원을 초과한 출력을 출력할 수 있을 수 있음 -; 가상 현실 안경(도시되지 않음), 홀로그래픽 디스플레이들 및 스모크 탱크들(도시되지 않음)), 및 프린터들(도시되지 않음)을 포함할 수 있다.

컴퓨터 시스템(3700)은 인간 액세스 가능한 저장 디바이스들 및 그 연관된 매체들, 예컨대 CD/DVD 등의 매체(3721)를 갖는 CD/DVD ROM/RW(3720)를 포함하는 광학 매체, 썸-드라이브(3722), 이동식 하드 드라이브 또는 솔리드 스테이트 드라이브(3723), 테이프 및 플로피 디스크(도시되지 않음)와 같은 레거시 자기 매체, 보안 동글(도시되지 않음)과 같은 특수화된 ROM/ASIC/PLD 기반 디바이스들 등을 또한 포함할 수 있다.

본 기술분야의 통상의 기술자들은 또한, 현재 개시된 주제와 관련하여 사용되는 용어 "컴퓨터 판독가능 매체"가 송신 매체, 반송파들, 또는 다른 일시적 신호들을 포함하지 않는다는 것을 이해해야 한다.

컴퓨터 시스템(3700)은 또한 하나 이상의 통신 네트워크에 대한 인터페이스를 포함할 수 있다. 네트워크들은 예를 들어 무선, 유선, 광학일 수 있다. 네트워크들은 추가로 로컬, 광역, 대도시, 차량 및 산업, 실시간, 지연-허용(delay-tolerant) 등일 수 있다. 네트워크들의 예들은 로컬 영역 네트워크들, 예컨대 이더넷, 무선 LAN들, GSM, 3G, 4G, 5G, LTE 등을 포함하는 셀룰러 네트워크들, 케이블 TV, 위성 TV 및 지상파 방송 TV를 포함하는 TV 유선 또는 무선 광역 디지털 네트워크들, CANBus를 포함하는 차량 및 산업 등을 포함한다. 특정 네트워크들은 일반적으로 (예를 들어, 컴퓨터 시스템(3700)의 USB 포트들과 같은) 특정 범용 데이터 포트들 또는 주변 버스들(3749)에 부착되는 외부 네트워크 인터페이스 어댑터들을 요구하고; 다른 것들은 일반적으로 아래에 설명되는 바와 같은 시스템 버스(예를 들어, PC 컴퓨터 시스템으로의 이더넷 인터페이스 또는 스마트폰 컴퓨터 시스템으로의 셀룰러 네트워크 인터페이스)로의 부착에 의해 컴퓨터 시스템(3700)의 코어에 통합된다. 이들 네트워크들 중 임의의 것을 사용하여, 컴퓨터 시스템(3700)은 다른 엔티티들과 통신할 수 있다. 이러한 통신은 단방향성 수신 전용(예를 들어, 브로드캐스트 TV), 단방향성 전송 전용(예를 들어, CANbus 대 특정 CANbus 디바이스들), 또는 예를 들어 로컬 또는 광역 디지털 네트워크들을 사용하는 다른 컴퓨터 시스템들과의 양방향성일 수 있다. 전술한 바와 같은 네트워크들 및 네트워크 인터페이스들 각각에 대해 특정 프로토콜들 및 프로토콜 스택들이 사용될 수 있다.

앞서 설명한 휴먼 인터페이스 디바이스들, 인간-액세스 가능한 저장 디바이스들, 및 네트워크 인터페이스들은 컴퓨터 시스템(3700)의 코어(3740)에 부착될 수 있다.

코어(3740)는 하나 이상의 중앙 처리 유닛(CPU)(3741), 그래픽 처리 유닛(GPU)(3742), 필드 프로그램 가능 게이트 영역(FPGA)(3743)의 형태로 특수화된 프로그램 가능 처리 유닛들, 특정 태스크들에 대한 하드웨어 가속기들(3744) 등을 포함할 수 있다. 이들 디바이스는, 판독 전용 메모리(ROM)(3745), 랜덤 액세스 메모리(3746), 내부 비-사용자 액세스 가능 하드 드라이브들, SSD들 등과 같은 내부 대용량 저장소(3747)와 함께, 시스템 버스(3748)를 통해 접속될 수 있다. 일부 컴퓨터 시스템들에서, 시스템 버스(3748)는 추가적인 CPU들, GPU들 등에 의한 확장을 가능하게 하기 위해 하나 이상의 물리적 플러그의 형태로 액세스 가능할 수 있다. 주변 디바이스들은 코어의 시스템 버스(3748)에 직접, 또는 주변 버스(3749)를 통해 부착될 수 있다. 주변 버스를 위한 아키텍처들은 PCI, USB 등을 포함한다.

CPU들(3741), GPU들(3742), FPGA들(3743), 및 가속기들(3744)은, 조합하여, 전술한 컴퓨터 코드를 구성할 수 있는 특정 명령어들을 실행할 수 있다. 그 컴퓨터 코드는 ROM(3745) 또는 RAM(3746)에 저장될 수 있다. 과도적인 데이터가 또한 RAM(3746)에 저장될 수 있는 반면, 영구 데이터는, 예를 들어, 내부 대용량 저장소(3747)에 저장될 수 있다. 메모리 디바이스들 중 임의의 것에 대한 고속 저장 및 검색은 하나 이상의 CPU(3741), GPU(3742), 대용량 저장소(3747), ROM(3745), RAM(3746) 등과 밀접하게 연관될 수 있는 캐시 메모리의 사용을 통해 가능하게 될 수 있다.

컴퓨터 판독가능 매체는 다양한 컴퓨터 구현 동작들을 수행하기 위한 컴퓨터 코드를 그 위에 가질 수 있다. 매체 및 컴퓨터 코드는 본 개시내용의 목적을 위해 특별히 설계되고 구성된 것들일 수 있거나, 또는 이들이 컴퓨터 소프트웨어 기술 분야의 기술자들에게 잘 알려져 있고 이용가능한 종류의 것일 수 있다.

제한이 아니라 예로서, 아키텍처를 갖는 컴퓨터 시스템(3700), 및 구체적으로 코어(3740)는 프로세서(들)(CPU들, GPU들, FPGA, 가속기들 등을 포함함)가 하나 이상의 유형의(tangible) 컴퓨터 판독가능 매체에 구현된 소프트웨어를 실행하는 결과로서 기능성을 제공할 수 있다. 이러한 컴퓨터 판독가능 매체는 위에 소개된 바와 같은 사용자-액세스 가능한 대용량 저장소뿐만 아니라, 코어-내부 대용량 저장소(3747) 또는 ROM(3745)과 같은 비일시적 본질의 것인 코어(3740)의 특정 저장소와 연관된 매체일 수 있다. 본 개시내용의 다양한 실시예들을 구현하는 소프트웨어가 그러한 디바이스들에 저장되고 코어(3740)에 의해 실행될 수 있다. 컴퓨터 판독가능 매체는 특정 필요에 따라 하나 이상의 메모리 디바이스 또는 칩을 포함할 수 있다. 소프트웨어는 코어(3740) 및 구체적으로 그 내부의 프로세서들(CPU, GPU, FPGA 등을 포함함)로 하여금, RAM(3746)에 저장된 데이터 구조들을 정의하는 것 및 소프트웨어에 의해 정의된 프로세스들에 따라 이러한 데이터 구조들을 수정하는 것을 포함하여, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하게 할 수 있다. 그에 부가하여 또는 대안으로서, 컴퓨터 시스템은 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하기 위해 소프트웨어 대신에 또는 그와 함께 동작할 수 있는, 회로에 하드와이어링되거나 다른 방식으로 구현된 로직(예를 들어: 가속기(3744))의 결과로서 기능성을 제공할 수 있다. 소프트웨어에 대한 참조는, 적절한 경우, 로직을 포함할 수 있고, 그 반대도 가능하다. 컴퓨터 판독가능 매체에 대한 참조는, 적절한 경우, 실행을 위한 소프트웨어를 저장하는 회로(예컨대 집적 회로(IC)), 또는 실행을 위한 로직을 구현하는 회로, 또는 양자 모두를 포함할 수 있다. 본 개시내용은 하드웨어 및 소프트웨어의 임의의 적절한 조합을 포함한다.

부록 A: 두문자어들

AMT: Adaptive Multiple Transform

ASIC: Application-Specific Integrated Circuit

BMS: benchmark set

CANBus: Controller Area Network Bus

CCLM: Cross-Component Linear Model

CD: Compact Disc

COT: Compound Orthonormal Transform

CPUs: Central Processing Units

CRT: Cathode Ray Tube

CTBs: Coding Tree Blocks

CTUs: Coding Tree Units

CU: Coding Unit

DVD: Digital Video Disc

EMT: Enhanced Multiple Transform

FPGA: Field Programmable Gate Areas

GOPs: Groups of Pictures

GPUs: Graphics Processing Units

GSM: Global System for Mobile communications

HDR: high dynamic range

HEVC: High Efficiency Video Coding

HLS: High-Level Syntax

HRD: Hypothetical Reference Decoder

IBC: Intra Block Copy

IC: Integrated Circuit

IDT: Identity transform

ISP: Intra Sub-Partitioning

JEM: joint exploration model

JVET: Joint Video Exploration Team

KLT: Karhunen-Lo

ve Transform

LAN: Local Area Network

LCD: Liquid-Crystal Display

LFNST: Low-Frequency Non-Separable Secondary Transform

LTE: Long-Term Evolution

MIP: Matrix-based Intra Prediction Mode

MRL (or MRLP): Multiple reference line prediction

MTS: Multiple Transform Selection

MV: Motion Vector

NSST: Non-Separable Secondary Transform

OLED: Organic Light-Emitting Diode

PBs: Prediction Blocks

PCI: Peripheral Component Interconnect

PLD: Programmable Logic Device

PPS: Picture Parameter Set

PU: Prediction Unit

RAM: Random Access Memory

ROM: Read-Only Memory

RST: Reduced-Size Transform

SBT: Sub-block Transform

SDR: standard dynamic range

SEI: Supplementary Enhancement Information

SNR: Signal Noise Ratio

SPS: Sequence Parameter Set

SSD: solid-state drive

SVT: Spatially Varying Transform

TSM: Transform Skip Mode

TUs: Transform Units,

USB: Universal Serial Bus

VPS: Video Parameter Set

VUI: Video Usability Information

VVC: versatile video coding

본 개시내용이 여러 예시적인 실시예들을 설명하였지만, 본 개시내용의 범위 내에 속하는 변경들, 치환들, 및 다양한 대체 균등물들이 존재한다. 따라서, 본 기술분야의 통상의 기술자들은, 비록 본 명세서에 명시적으로 예시되거나 설명되지는 않았지만, 본 개시내용의 원리들을 구현하고 따라서 그것의 개념 및 범위 내에 있는, 다수의 시스템들 및 방법들을 안출할 수 있을 것이라는 점이 인정될 것이다.

Claims

비디오 디코더에서의 비디오 디코딩 방법으로서,
인트라 코딩된 블록에 대해 명시적 MTS(multiple transform selection)가 인에이블되는지 또는 디스에이블되는지를 나타내는 제1 HLS(high level syntax) 요소를 수신하는 단계;
인터 코딩된 블록에 대해 상기 명시적 MTS가 인에이블되는지 또는 디스에이블되는지를 나타내는 제2 HLS 요소를 수신하는 단계- 상기 제1 및 제2 HLS 요소들은 상기 인트라 코딩된 블록 및 상기 인터 코딩된 블록을 포함하는 동일한 코딩 블록들의 세트를 제어함 -; 및
상기 인트라 코딩된 블록에 대해 상기 명시적 MTS가 디스에이블됨을 상기 제1 HLS 요소가 나타내고, 상기 인터 코딩된 블록에 대해 상기 명시적 MTS가 인에이블됨을 상기 제2 HLS 요소가 나타낼 때, 상기 인트라 코딩된 블록에 대해 암시적 MTS를 인에이블하는 단계를 포함하는 방법.
제1항에 있어서,
상기 암시적 MTS를 상기 인트라 코딩된 블록에 적용하는 단계를 추가로 포함하고, 상기 인트라 코딩된 블록을 처리하기 위한 변환 타입은 상기 인트라 코딩된 블록의 크기에 따라 결정되는 방법.
제1항에 있어서,
상기 제1 또는 제2 HLS 요소는:
VPS(video parameter set) 신택스 요소,
SPS(sequence parameter set) 신택스 요소,
PPS(picture parameter set) 신택스 요소,
슬라이스 헤더 신택스 요소,
타일 헤더 신택스 요소, 또는
타일 그룹 헤더 신택스 요소 중 하나인 방법.
제1항에 있어서,
상기 인트라 코딩된 블록은 ISP(intra sub-partitioning) 모드로 코딩되지 않는 방법.
제1항에 있어서,
상기 인터 및 인트라 코딩된 블록들 각각에 대해 MTS가 인에이블됨을 나타내는 제3 HLS 요소를 수신하는 단계를 추가로 포함하는 방법.
비디오 디코더에서의 비디오 디코딩 방법으로서,
인트라 코딩된 블록에 대해 명시적 MTS(multiple transform selection)가 인에이블되는지 또는 디스에이블되는지를 나타내는 제1 HLS(high level syntax) 요소를 수신하는 단계;
상기 인트라 코딩된 블록에 대해 NSST(Non-separable Separable Secondary Transform) 또는 MIP(matrix-based intra prediction)가 디스에이블되는지 또는 인에이블되는지를 나타내는 제2 HLS 요소를 수신하는 단계; 및
상기 인트라 코딩된 블록에 대해 상기 명시적 MTS가 디스에이블됨을 상기 제1 HLS 요소가 나타내고, 상기 인트라 코딩된 블록에 대해 상기 NSST 또는 상기 MIP가 디스에이블됨을 상기 제2 HLS 요소가 나타낼 때, 상기 인트라 코딩된 블록에 대해 암시적 MTS를 인에이블하는 단계를 포함하는 방법.
제6항에 있어서,
상기 인트라 코딩된 블록에 대해 상기 명시적 MTS가 디스에이블됨을 상기 제1 HLS 요소가 나타내고, 상기 인트라 코딩된 블록에 대해 상기 NSST 또는 상기 MIP가 인에이블됨을 상기 제2 HLS 요소가 나타낼 때, 상기 인트라 코딩된 블록에 대해 상기 암시적 MTS를 디스에이블하는 단계를 추가로 포함하는 방법.
제6항에 있어서,
상기 인에이블하는 단계는:
HLS 요소들에 의해 나타낸 바와 같이 상기 인트라 코딩된 블록에 대해 상기 명시적 MTS가 디스에이블되고, 상기 인트라 코딩된 블록에 대해 상기 NSST와 상기 MIP 둘 다가 디스에이블됨을 상기 제1 HLS 요소가 나타낼 때 상기 인트라 코딩된 블록에 대해 상기 암시적 MTS를 인에이블하는 단계를 포함하는 방법.
제6항에 있어서,
상기 암시적 MTS를 상기 인트라 코딩된 블록에 적용하는 단계를 추가로 포함하는 방법.
제6항에 있어서,
상기 제1 또는 제2 HLS 요소는:
VPS(video parameter set) 신택스 요소,
SPS(sequence parameter set) 신택스 요소,
PPS(picture parameter set) 신택스 요소,
슬라이스 헤더 신택스 요소,
타일 헤더 신택스 요소, 또는
타일 그룹 헤더 신택스 요소 중 하나인 방법.
제6항에 있어서,
상기 인트라 코딩된 블록은 ISP(intra sub-partitioning) 모드로 코딩되지 않는 방법.
제6항에 있어서,
상기 인트라 코딩된 블록에 대해 MTS가 인에이블됨을 나타내는 제3 HLS 요소를 수신하는 단계를 추가로 포함하는 방법.
비디오 디코더에서의 비디오 디코딩 방법으로서,
MTS(multiple transform selection)이 적용되는지를 나타내는 제1 블록 레벨 신택스 요소, 및 NSST(non-separable secondary transform)이 적용되는지를 나타내는 제2 블록 레벨 신택스 요소와 연관된 인트라 코딩된 블록을 수신하는 단계; 및
상기 제1 블록 레벨 신택스 요소가 상기 MTS가 적용되지 않음을 나타내고 상기 제2 블록 레벨 신택스 요소가 상기 NSST가 적용되지 않음을 나타낼 때 상기 인트라 코딩된 블록에 대해 암시적 MTS를 인에이블하는 단계를 포함하는 방법.
제13항에 있어서,
상기 제1 블록 레벨 신택스 요소가 상기 MTS가 적용되지 않음을 나타내고 상기 제2 블록 레벨 신택스 요소가 상기 NSST가 적용됨을 나타낼 때 상기 인트라 코딩된 블록에 대해 암시적 MTS를 디스에이블하는 단계를 추가로 포함하는 방법.
제13항에 있어서,
상기 인트라 코딩된 블록은 MIP(matrix-based intra prediction)이 적용되는지를 나타내는 제3 블록 레벨 신택스 요소와 연관되고,
상기 인에이블하는 단계는 상기 제1 블록 레벨 신택스 요소가 상기 MTS가 적용되지 않음을 나타내고, 상기 제2 블록 레벨 신택스 요소가 상기 NSST가 적용되지 않음을 나타내며, 상기 제3 블록 레벨 신택스 요소가 상기 MIP가 적용되지 않음을 나타낼 때 상기 인트라 코딩된 블록에 대해 상기 암시적 MTS를 인에이블하는 단계를 추가로 포함하는 방법.
제15항에 있어서,
상기 제1 블록 레벨 신택스 요소가 상기 MTS가 적용되지 않음을 나타내고, 상기 제2 블록 레벨 신택스 요소가 상기 NSST가 적용됨을 나타내거나 상기 제3 블록 레벨 신택스 요소가 상기 MIP가 적용됨을 나타낼 때, 상기 인트라 코딩된 블록에 대해 상기 암시적 MTS를 디스에이블하는 단계를 추가로 포함하는 방법.
제13항에 있어서,
상기 제1 블록 레벨 신택스 요소는 DCT-2 변환들이 상기 인트라 코딩된 블록을 처리하는데 사용될 것임을 나타냄으로써 상기 MTS가 적용되지 않음을 나타내는 방법.
제13항에 있어서,
상기 암시적 MTS를 상기 인트라 코딩된 블록에 적용하는 단계를 추가로 포함하는 방법.
제13항에 있어서,
상기 인트라 코딩된 블록은 ISP(intra sub-partitioning) 모드로 코딩되지 않는 방법.
제13항에 있어서,
상기 인트라 코딩된 블록에 대해 MTS가 인에이블됨을 나타내는 HLS(high level syntax) 요소를 수신하는 단계를 추가로 포함하는 방법.