WO2018061837A1 - 画像処理装置および方法 - Google Patents

画像処理装置および方法 Download PDF

Info

Publication number
WO2018061837A1
WO2018061837A1 PCT/JP2017/033527 JP2017033527W WO2018061837A1 WO 2018061837 A1 WO2018061837 A1 WO 2018061837A1 JP 2017033527 W JP2017033527 W JP 2017033527W WO 2018061837 A1 WO2018061837 A1 WO 2018061837A1
Authority
WO
WIPO (PCT)
Prior art keywords
conversion
primary
flag
unit
identifier
Prior art date
Application number
PCT/JP2017/033527
Other languages
English (en)
French (fr)
Inventor
健史 筑波
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to EP17855793.0A priority Critical patent/EP3522533A4/en
Priority to JP2018542403A priority patent/JPWO2018061837A1/ja
Priority to CN201780058664.5A priority patent/CN109792522B/zh
Priority to US16/325,312 priority patent/US10728552B2/en
Publication of WO2018061837A1 publication Critical patent/WO2018061837A1/ja
Priority to US16/896,910 priority patent/US20200304790A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/147—Data rate or code amount at the encoder output according to rate distortion criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Definitions

  • the present disclosure relates to an image processing apparatus and method, and more particularly, to an image processing apparatus and method capable of suppressing a reduction in encoding efficiency.
  • AMT “Adaptive Multiple Multiple Core Transforms”
  • Non-Patent Document 1 discloses a transform set TransformSet including orthogonal transforms that are candidates for primary transform for each of the horizontal direction (x direction) and the vertical direction (y direction). It is also disclosed that (uniquely) it is determined (selected) based on (prediction mode information). It is also disclosed that the definition of the transform set is determined based on the transform block size and mode information (see, for example, Non-Patent Document 2).
  • JVET-C1001 Algorithm description of Joint Exploration Test Model 3, 2016/07/02 release, url: http: //phenix.int-evry.fr/jvet/doc_end_user/documents/3_Geneva/wg11/JVET-C1001-v3.
  • zip JVET-C0022 Proposed improvements to the Adaptive multi Core transform, 2016/05 / 16,16url: http: //phenix.int-evry.fr/jvet/doc_end_user/documents/3_Geneva/wg11/JVET-C0022-v4.
  • the conventional method has a limitation that it can be selected only when the one-dimensional conversion skip is a specific conversion block size and an intra prediction mode number. Therefore, from the viewpoint of rate distortion, when it is better to select one-dimensional conversion skip that skips horizontal or vertical orthogonal conversion rather than two-dimensional orthogonal conversion, one-dimensional conversion skip is selected on the encoder side. Therefore, encoding efficiency may be reduced.
  • the present disclosure has been made in view of such a situation, and is intended to suppress a reduction in encoding efficiency.
  • the image processing device includes a decoding unit that decodes encoded data, and image data based on a value of a conversion skip identifier obtained by decoding the encoded data by the decoding unit.
  • An inverse primary vertical transformation control unit that controls execution of inverse primary vertical transformation, which is inverse primary transformation in the vertical direction, on the transformed transformation coefficient data, and coefficient data obtained by transforming image data based on the value of the transformation skip identifier
  • an inverse primary horizontal conversion control unit that controls execution of inverse primary horizontal conversion that is horizontal inverse primary conversion.
  • the inverse primary vertical conversion control unit When the conversion skip identifier indicates that the one-dimensional conversion in the vertical direction is not skipped, the inverse primary vertical conversion control unit performs the reverse primary vertical conversion on the conversion coefficient data, and the conversion skip identifier is set in the vertical direction. When the one-dimensional conversion is indicated to be skipped, the inverse primary vertical conversion for the conversion coefficient data can be omitted.
  • the inverse primary horizontal conversion control unit When the conversion skip identifier indicates that the one-dimensional conversion in the horizontal direction is not skipped, the inverse primary horizontal conversion control unit performs the reverse primary horizontal conversion on the conversion coefficient data, and the conversion skip identifier is set in the horizontal direction. When the one-dimensional conversion is indicated to be skipped, the inverse primary horizontal conversion for the conversion coefficient data can be omitted.
  • the selection unit selects an orthogonal transformation to be applied as the inverse primary vertical transformation based on a vertical transformation set identifier obtained by decoding the encoded data by the decoding unit and a primary vertical transformation designation flag, and the decoding
  • the orthogonal transform to be applied as the inverse primary horizontal transform can be selected based on the horizontal transform set identifier obtained by decoding the encoded data by the unit and the primary horizontal transform designation flag.
  • the decoding unit can derive the primary vertical conversion designation flag and the primary horizontal conversion designation flag from the primary conversion identifier according to the value of the conversion skip identifier.
  • the decoding unit processes the primary conversion identifier as a 2-bit bin string to derive the primary vertical conversion specification flag and the primary horizontal conversion specification flag. If the conversion skip identifier indicates that vertical or horizontal one-dimensional conversion is not skipped, the primary conversion identifier is processed as a 1-bit bin string and the primary vertical conversion specification flag or the primary horizontal conversion specification is processed. A flag can be derived.
  • the decoding unit can decode the primary vertical conversion designation flag and the primary horizontal conversion designation flag included in the encoded data.
  • the decoding unit skips decoding of the secondary conversion identifier, and converts the secondary conversion identifier to secondary conversion. It can be set to a value that indicates not.
  • the image processing method decodes encoded data, and performs transform coefficient data obtained by converting the image data based on the value of the conversion skip identifier obtained by decoding the encoded data.
  • This is an image processing method for controlling execution.
  • the image processing device performs primary horizontal conversion control that controls execution of primary horizontal conversion that is horizontal primary conversion for residual data of an image and a predicted image based on the value of the conversion skip identifier.
  • a primary vertical conversion control unit that controls execution of primary vertical conversion that is a primary conversion in the vertical direction with respect to residual data of an image and a predicted image based on a value of the conversion skip identifier, and a code of the conversion skip identifier
  • An image processing apparatus including an encoding unit for converting the image processing unit.
  • the primary horizontal conversion control unit when the conversion skip identifier indicates that the horizontal one-dimensional conversion is not skipped, causes the primary horizontal conversion to be performed on the residual data, and the conversion skip identifier is a horizontal one-dimensional When indicating that the conversion is to be skipped, the primary horizontal conversion for the residual data can be omitted.
  • the primary vertical conversion control unit When the conversion skip identifier indicates that the vertical one-dimensional conversion is not skipped, the primary vertical conversion control unit performs the primary vertical conversion on the residual data, and the conversion skip identifier is a one-dimensional vertical direction. When indicating that the conversion is to be skipped, the primary vertical conversion for the residual data can be omitted.
  • the selection unit selects an orthogonal transformation to be applied as the primary horizontal transformation based on a horizontal transformation set identifier and a primary horizontal transformation designation flag, and based on the vertical transformation set identifier and the primary vertical transformation designation flag, the primary vertical transformation
  • the orthogonal transform to be applied as can be selected.
  • the encoding unit can derive a primary conversion identifier from the primary horizontal conversion specification flag and the primary vertical conversion specification flag according to the value of the conversion skip identifier.
  • the encoding unit uses the primary horizontal conversion specification flag and the primary vertical conversion specification flag to determine the primary conversion identifier of a 2-bit bin string. And when the conversion skip identifier indicates that horizontal or vertical one-dimensional conversion is not skipped, the primary horizontal conversion specification flag or the primary vertical conversion specification flag is used to specify the primary of the 1-bit bin string.
  • a translation identifier can be derived.
  • the encoding unit can encode the primary horizontal conversion designation flag and the primary vertical conversion designation flag.
  • the encoding unit may omit encoding of the secondary conversion identifier when the conversion skip identifier indicates that horizontal or vertical one-dimensional conversion or two-dimensional conversion is not skipped.
  • the image processing method controls the execution of primary horizontal conversion, which is horizontal primary conversion for residual data of an image and a predicted image, based on the value of the conversion skip identifier, and performs the conversion skip
  • the encoded data is decoded, and the image data is converted based on the value of the conversion skip identifier obtained by decoding the encoded data.
  • Execution of inverse primary vertical transformation which is inverse primary transformation in the vertical direction for the coefficient data, is controlled, and based on the value of the conversion skip identifier, the inverse primary transformation in the horizontal direction for the coefficient data obtained by converting the image data.
  • the execution of inverse primary horizontal conversion is controlled.
  • execution of primary horizontal conversion that is horizontal primary conversion for residual data of an image and a predicted image is controlled based on the value of the conversion skip identifier, Also, based on the value of the conversion skip identifier, execution of primary vertical conversion, which is the primary conversion in the vertical direction, on the residual data of the image and the predicted image is controlled, and the conversion skip identifier is encoded.
  • an image can be processed.
  • a reduction in encoding efficiency can be suppressed.
  • FIG. 20 is a block diagram illustrating a main configuration example of a computer. It is a block diagram which shows an example of a schematic structure of a television apparatus. It is a block diagram which shows an example of a schematic structure of a mobile telephone. It is a block diagram which shows an example of a schematic structure of a recording / reproducing apparatus. It is a block diagram which shows an example of a schematic structure of an imaging device. It is a block diagram which shows an example of a schematic structure of a video set. It is a block diagram which shows an example of a schematic structure of a video processor. It is a block diagram which shows the other example of the schematic structure of a video processor. It is a block diagram which shows an example of a schematic structure of a network system.
  • an adaptive primary conversion flag apt_flag also referred to as amt_flag, cu_pt_flag, or emt_flag
  • amt_flag also referred to as amt_flag, cu_pt_flag, or emt_flag
  • emt_flag indicating whether to perform adaptive primary conversion in units of TU is 0 (false)
  • DCT -II or DST-VII is (uniquely) determined by mode information.
  • the adaptive primary conversion flag apt_flag 1 (true)
  • the primary conversion in each of the horizontal direction (x direction) and the vertical direction (y direction) is performed as shown in the table of FIG.
  • DST Discrete Sine Transform
  • DCT Discrete Cosine Transform
  • FIG. 1 indicate the types of orthogonal transformation, and functions such as the table shown in FIG. 2 are used.
  • the selection (determination) of the transform set TransformSet is performed based on the intra prediction mode (Intra Mode) as shown in the table of FIG. For example, as shown in the following formulas (1) and (2), for each transform set TransformSet ⁇ H, V ⁇ , a transform set identifier TransformSetIdx that specifies the corresponding transform set TransformSet is set. .
  • TransformSetH represents the transformation set of the primary horizontal transformation PThor
  • TransormSetV represents the transformation set of the primary vertical transformation PTver
  • the lookup table LUT_IntraModeToTransformSet represents the correspondence table of FIG.
  • transform set TransformSetH also referred to as a primary horizontal transform set
  • transform set identifier TransformSetIdx 0 shown in the table of FIG. Is selected
  • the primary horizontal transform designation flag pt_hor_flag is selected by the primary horizontal transform designation flag pt_hor_flag.
  • which primary transform of the selected transform set TransformSet is applied to the primary vertical transform is selected by the primary vertical transform designation flag pt_ver_flag.
  • the primary ⁇ horizontal, vertical / vertical ⁇ transform set TransformSet ⁇ H, V ⁇ and the primary ⁇ horizontal, vertical / vertical ⁇ transformation specification flag pt_ ⁇ hor, ver ⁇ _flag As an argument, it is derived from the transformation set definition table (LUT_TransformSetToTransformType) shown in FIG.
  • the primary horizontal transformation is selected (designated) from the transformation set. That is, when the primary horizontal conversion designation flag pt_hor_flag is 0, DST-VII is selected as the primary horizontal conversion PThor, and when the primary horizontal conversion designation flag pt_hor_flag is 1, DCT-VIII is selected as the primary horizontal conversion PThor. .
  • the primary conversion identifier pt_idx is derived from the primary horizontal designation flag pt_hor_flag and the primary vertical conversion designation flag pt_ver_flag based on the following equation (5).
  • pt_idx (pt_ver_flag ⁇ 1) + pt_hor_flag ... (5)
  • the upper 1 bit of the primary conversion identifier pt_idx corresponds to the value of the primary vertical conversion designation flag
  • the lower 1 bit corresponds to the value of the primary horizontal conversion designation flag.
  • Encoding is performed by applying arithmetic coding to the bin string of the derived primary conversion identifier pt_idx to generate a bit string.
  • Non-Patent Document 2 in addition to the orthogonal transform candidates ⁇ DST-VII, DST-I, DCT-V, DCT-VIII ⁇ of Non-Patent Document 1, as orthogonal transforms constituting the transform set of the primary transform, It is disclosed to introduce Identity ⁇ ⁇ Transform (also referred to as IDT or one-dimensional transformation skip (1D Transform Skip)) that skips IV and one-dimensional orthogonal transformation and performs only scaling of coefficients.
  • the definition of the transform set is determined based on the transform block size and mode information.
  • An example of the definition of the transformation set in the 4x4 / 8x8 / 16x16 / 32x32 transformation when the intra prediction mode number is 9 is shown in the table of FIG.
  • the transform block size is 4x4
  • in the transform set with the transform set identifier TrasnformSetIdx 2 IDT is selected as the primary horizontal transform PThor
  • DST-VII is selected as the primary vertical transform PTver. Is done.
  • the first array has the intra prediction mode IntraMode as an argument
  • the second array is the logarithmic value of the transform block size.
  • Non-Patent Document 2 the primary conversion identifier pt_idx corresponds to the conversion set identifier TransfromSetIdx as shown in the following equation (8).
  • Non-Patent Document 2 has a limitation that it can be selected only when one-dimensional conversion skip is a specific conversion block size and intra prediction mode number. Therefore, from the viewpoint of rate distortion, when it is better to select one-dimensional conversion skip that skips horizontal or vertical orthogonal conversion rather than two-dimensional orthogonal conversion, one-dimensional conversion skip is selected on the encoder side. Therefore, the encoding efficiency may be reduced.
  • ⁇ Block division> In conventional image coding methods such as MPEG2 (Moving Picture Experts Group 2 (ISO / IEC 13818-2)) and MPEG-4 Part10 (Advanced Video Coding, hereinafter referred to as AVC), the encoding process is called a macroblock. It is executed in units of processing.
  • the macro block is a block having a uniform size of 16 ⁇ 16 pixels.
  • HEVC High Efficiency Video Coding
  • encoding processing is executed in a processing unit (coding unit) called CU (Coding Unit).
  • the CU is a block having a variable size formed by recursively dividing an LCU (Largest Coding Unit) that is a maximum coding unit.
  • the maximum selectable CU size is 64x64 pixels.
  • the minimum selectable CU size is 8x8 pixels.
  • the minimum size CU is called a SCU (Smallest Coding Unit). Note that the maximum size of the CU is not limited to 64 ⁇ 64 pixels, and may be a larger block size such as 128 ⁇ 128 pixels or 256 ⁇ 256 pixels.
  • Prediction processing for predictive coding is executed in a processing unit (prediction unit) called PU (Prediction Unit).
  • a PU is formed by dividing a CU with one of several division patterns.
  • the PU is composed of processing units (prediction blocks) called PB (Prediction Block) for each luminance (Y) and color difference (Cb, Cr).
  • PB Prediction Block
  • Cb, Cr color difference
  • the orthogonal transformation process is executed in a processing unit (transformation unit) called TU (Transform Unit).
  • a TU is formed by dividing a CU or PU to a certain depth.
  • the TU is composed of processing units (transform blocks) called TB (Transform Block) for each luminance (Y) and color difference (Cb, Cr).
  • FIG. 6 is an explanatory diagram for explaining an outline of recursive block division for a CU in HEVC.
  • An entire quadtree is called a CTB (Coding Tree Block), and a logical unit corresponding to the CTB is called a CTU (Coding Tree Unit).
  • C01 which is a CU having a size of 64 ⁇ 64 pixels
  • the division depth of C01 is equal to zero. This means that C01 is the root of the CTU and corresponds to the LCU.
  • the LCU size can be specified by a parameter encoded in SPS (Sequence Parameter Set) or PPS (Picture Parameter Set).
  • C02 which is a CU is one of four CUs divided from C01 and has a size of 32 ⁇ 32 pixels.
  • the division depth of C02 is equal to 1.
  • C03 which is a CU, is one of four CUs divided from C02 and has a size of 16 ⁇ 16 pixels.
  • the division depth of C03 is equal to 2.
  • C04 which is a CU, is one of the four CUs divided from C03 and has a size of 8 ⁇ 8 pixels.
  • the division depth of C04 is equal to 3.
  • the CU is formed by recursively dividing an image to be encoded.
  • the depth of division is variable. For example, a CU having a larger size (that is, a smaller depth) can be set in a flat image region such as a blue sky. On the other hand, a CU having a smaller size (that is, having a large depth) can be set in a steep image area including many edges.
  • Each set CU is a processing unit of the encoding process.
  • ⁇ Setting of PU to CU> PU is a processing unit of prediction processing including intra prediction and inter prediction.
  • a PU is formed by dividing a CU with one of several division patterns.
  • FIG. 7 is an explanatory diagram for explaining the setting of the PU to the CU shown in FIG.
  • eight types of division patterns 2Nx2N, 2NxN, Nx2N, NxN, 2NxnU, 2NxnD, nLx2N, and nRx2N, are shown.
  • two types of 2Nx2N and NxN can be selected in intra prediction (NxN can be selected only in the SCU).
  • the inter prediction when the asymmetric motion division is enabled, all eight types of division patterns can be selected.
  • TU is a processing unit of orthogonal transform processing.
  • a TU is formed by dividing a CU (for an intra CU, each PU in the CU) to a certain depth.
  • FIG. 8 is an explanatory diagram for explaining the setting of the TU in the CU shown in FIG. The right side of FIG. 8 shows one or more TUs that can be set to C02.
  • T01 which is a TU
  • T02 which is a TU
  • T03 which is a TU, has a size of 8 ⁇ 8 pixels
  • the depth of the TU division is equal to 2.
  • the block division to be performed in order to set the blocks such as CU, PU, and TU described above to an image is typically determined based on a cost comparison that affects coding efficiency. For example, the encoder compares the cost between one 2Mx2M pixel CU and four MxM pixel CUs, and if the encoding efficiency is higher when four MxM pixel CUs are set, the encoder is 2Mx2M pixel CU. Is divided into 4 MxM pixel CUs.
  • FIG. 9 is an explanatory diagram for explaining the scanning order of CU and PU.
  • C10, C11, C12, and C13 which are four CUs that can be included in one CTB, are shown.
  • the numbers in the frame of each CU express the order of processing.
  • the encoding process is executed in the order of C10 which is the upper left CU, C11 which is the upper right CU, C12 which is the lower left CU, and C13 which is the lower right CU.
  • the right side of FIG. 9 shows one or more PUs for inter prediction that can be set to C11 which is a CU.
  • one or more PUs for intra prediction that can be set to C12 which is a CU are shown.
  • the PUs are also scanned from left to right and from top to bottom.
  • block may be used as a partial area or processing unit of an image (picture) (not a block of a processing unit).
  • the “block” in this case indicates an arbitrary partial area in the picture, and its size, shape, characteristics, and the like are not limited.
  • the “block” in this case includes any partial area (processing unit) such as TB, TU, PB, PU, SCU, CU, LCU (CTB), sub-block, macroblock, tile, or slice. Is included.
  • FIG. 10 is a block diagram illustrating an example of a configuration of an image decoding device that is an aspect of an image processing device to which the present technology is applied.
  • An image decoding apparatus 100 illustrated in FIG. 10 is an apparatus that decodes encoded data in which a prediction residual between an image and a predicted image thereof is encoded, such as AVC and HEVC.
  • the image decoding apparatus 100 implements a technique proposed for HEVC and a technique proposed by JVET (Joint Video Exploration Team).
  • the image decoding apparatus 100 includes a decoding unit 111, an inverse quantization unit 112, an inverse conversion unit 113, a calculation unit 114, a frame memory 115, and a prediction unit 116.
  • the prediction unit 116 includes an intra prediction unit (not shown) and an inter prediction unit.
  • the image decoding device 100 is a device for generating moving image # 2 by decoding encoded data # 1 (bitstream).
  • the decoding unit 111 receives the encoded data # 1 as input, and variable-length decodes the syntax value of each syntax element from the bit string of the encoded data # 1 according to the definition of the syntax table. Further, the syntax element includes information such as header information Hinfo, prediction mode information Pinfo, conversion information Tinfo, residual information Rinfo.
  • the header information Hinfo such as VPS / SPS / PPS / slice header SH includes image size (horizontal width PicWidth, vertical width PicHeight), bit depth (brightness bitDepthY, fading difference bitDepthC), maximum value CU size MaxCUSize / minimum value MinCUSize, 4 Maximum depth MaxQTDepth / minimum depth MinQTDepth for binary tree partitioning (also called quad-tree partitioning) MaxBTDepth / minimum depth MinBTDepth for binary tree partitioning (binary-tree partitioning), MaxTSSize (maximum conversion skip block) Information that defines an on / off flag (also referred to as a valid flag) of each encoding tool and the like is included.
  • the on / off flag of the encoding tool included in the header information Hinfo there are on / off flags related to the conversion and quantization processing shown below.
  • the on / off flag of the encoding tool can also be interpreted as a flag indicating whether or not the syntax related to the encoding tool exists in the encoded data. Further, when the value of the on / off flag is 1 (true), this indicates that the encoding tool can be used. When the value of the on / off flag is 0 (false), it indicates that the encoding tool cannot be used. Show. Note that the interpretation of the flag value may be reversed.
  • An adaptive primary conversion enabled flag apt_enabled_flag (also referred to as adaptive_primary_transform_enabled_flag, adaptive_pt_enabled_flag, or amt_enabled_flag) is an encoding tool (also referred to as adaptive primary conversion) capable of selecting an adaptive primary conversion as one of the conversion processing and its inverse processing. It is a flag indicating whether it can be used.
  • the secondary conversion enabled flag st_enabled_flag is a flag indicating whether or not an encoding tool that performs secondary conversion / inverse secondary conversion can be used as one of the conversion process and its reverse process.
  • the transform quantization bypass enabled flag transquant_bypass_enabled_flag is a flag indicating whether or not an encoding tool that skips transform, quantization / inverse quantization, and inverse transform can be used as one of transform / quantization and its inverse processing. is there.
  • the conversion skip flag valid flag ts_enabled_flag is a flag indicating whether two-dimensional conversion skip or one-dimensional conversion skip can be used as one of the conversion process and its reverse process.
  • the two-dimensional transformation skip is an encoding tool that skips orthogonal transformation including primary transformation and secondary transformation and its inverse processing (inverse orthogonal transformation).
  • the one-dimensional conversion skip is an encoding tool that skips the primary conversion in the horizontal direction or the vertical direction and the corresponding inverse conversion (inverse primary conversion), and the secondary conversion and its inverse secondary conversion among the primary conversions. It is.
  • IPinfo for example, prev_intra_luma_pred_flag, mpm_idx, rem_intra_pred_mode in JCTVC-W1005, 7.3.8.5 Coding Unit syntax
  • motion Prediction information MVinfo for example, refer to JCTVC-W
  • the transform information Tinfo includes, for example, the width size TBWidth and the height TBHeight of the transform block to be processed, a transform quantization bypass flag transquant_bypass_flag indicating whether or not to skip the (inverse) transform and (inverse) quantization processing, Conversion skip identifier ts_idx for specifying various conversion skip modes such as two-dimensional conversion skip and one-dimensional conversion skip, adaptive primary conversion flag apt_flag indicating whether adaptive primary conversion is applied to the target TU, and vertical and horizontal (reverse) Primary conversion identifier pt_idx indicating which (reverse) primary conversion is applied to the primary conversion, secondary conversion identifier st_idx indicating which (reverse) secondary conversion is applied (also referred to as dnsst_idx, nsst_idx, or rot_idx), scan identifier scanIdx , Quantization parameter qp, quantization matrix scaling_matrix, etc.
  • log base values log2TBWidth and log2TBHeight of TBWidth and TBHeight each having 2 as a base may be included.
  • the residual information Rinfo includes, for example, the last non-zero coefficient X coordinate (last_sig_coeff_x_pos), the last non-zero coefficient Y coordinate (last_sig_coeff_y_pos), the sub-block non-zero coefficient presence / absence flag (coded_sub_block_flag), the non-zero coefficient presence / absence flag (sig_coeff_flag), non- A flag indicating whether the zero coefficient level is greater than 1 (gr1_flag) (also referred to as GR1 flag), a flag indicating whether the non-zero coefficient level is greater than 2 (gr2_flag) (also referred to as GR2 flag), and the sign of the non-zero coefficient May be included (sign_flag) (also referred to as a sign code), a non-zero coefficient residual level (coeff_abs_level_remaining) (also referred to as a non-zero coefficient residual level), and the like.
  • the decoding unit 111 refers to the residual information Rinfo to derive the quantized transform coefficient level level of each coefficient position in each transform block.
  • the decoding unit 111 supplies the prediction mode information Pinfo, the quantized transform coefficient level level, and the transform information Tinfo obtained by decoding to each block.
  • the decoding unit 111 supplies the prediction mode information Pinfo to the prediction unit 24, supplies the quantized transform coefficient level level to the inverse quantization unit 22, and converts the transform information Tinfo into the inverse transform unit 113 and the inverse quantization unit. 112.
  • the inverse quantization unit 112 receives the transform information Tinfo and the quantized transform coefficient level level, scales (inversely quantizes) the value of the quantized transform coefficient level level based on the transform information Tinfo, and performs inverse quantization
  • the conversion coefficient Coeff_IQ is output to the inverse conversion unit 113.
  • the inverse transform unit 113 receives the transform coefficient Coeff_IQ and the transform information Tinfo, applies the inverse transform to the transform coefficient Coeff_IQ based on the transform information Tinfo, derives a prediction residual D ′, and calculates it as a computation unit To 114. Details of the inverse transform unit 113 will be described later.
  • the calculation unit 114 receives the prediction residual D ′ and the prediction image P supplied from the prediction unit 116, and corresponds to the prediction residual D ′ and the prediction residual D ′ as shown in the following equation (9).
  • the predicted decoded image P (predicted signal) to be added is added to derive a local decoded image Rec, which is supplied to the outside of the frame memory 115 or the image decoding device 100.
  • the frame memory 115 receives the local decoded image Rec supplied from the calculation unit 114, reconstructs a decoded image for each picture unit, and stores it in a buffer in the frame memory 115.
  • the frame memory 115 reads out the decoded image specified by the prediction mode information Pinfo of the prediction unit 116 from the buffer as a reference image, and supplies it to the prediction unit 116. Further, the frame memory 115 may store header information Hinfo, prediction mode information Pinfo, conversion information Tinfo, and the like related to generation of a decoded image in a buffer in the frame memory.
  • the prediction unit 116 receives the prediction mode information Pinfo as an input, and uses the decoded image stored in the frame memory 115 specified by the prediction mode information PInfo as a reference image by the prediction method specified by the prediction mode information Pinfo. Is output to the calculation unit 114.
  • FIG. 11 is a block diagram illustrating a main configuration example of the inverse transform unit 113 included in the image decoding device 100 of FIG.
  • the inverse conversion unit 113 includes a switch 121, an inverse secondary conversion unit 122, and an inverse primary conversion unit 123.
  • the switch 121 receives the conversion coefficient Coeff_IQ and the conversion skip identifier ts_idx.
  • the conversion coefficient Coeff_IQ is output to the inverse secondary conversion unit 122.
  • the inverse secondary transform unit 122 receives the secondary transform identifier st_idx, the scan identifier scanIdx indicating the scan method of the transform coefficient, and the transform coefficient Coeff_IQ, and derives the transform coefficient Coeff_IS (also referred to as a primary transform coefficient) after the inverse secondary transform, This is supplied to the inverse primary conversion unit 123. More specifically, when the secondary conversion identifier st_idx indicates that inverse secondary conversion is to be applied (st_idx> 0), the inverse secondary conversion unit 122 performs the inverse corresponding to the secondary conversion identifier st_idx with respect to the conversion coefficient Coeff_IQ.
  • the inverse primary conversion unit 123 receives the primary horizontal conversion designation flag pt_hor_flag, the primary vertical conversion designation flag pt_ver_flag, the prediction mode information PInfo, the conversion skip identifier ts_idx, and the conversion coefficient Coeff_IS after the inverse secondary conversion.
  • the inverse primary conversion unit 123 includes an inverse primary conversion selection unit 131, a switch 132, an inverse primary vertical conversion unit 133, a switch 134, and an inverse primary horizontal conversion unit 135.
  • the inverse primary conversion selection unit 131 receives the primary horizontal conversion specification flag pt_hor_flag, the primary vertical conversion specification flag pt_ver_flag, the prediction mode information PInfo, and the conversion skip identifier ts_idx, and receives the prediction mode information PInfo, the conversion skip identifier ts_idx, and the primary horizontal conversion specification
  • the data is read from (not shown) and supplied to the inverse primary horizontal conversion unit 135 and the inverse primary vertical conversion unit 133, respectively.
  • the intra prediction mode number 35 may be treated as a mode indicating inter prediction (Inter) or intra block copy (IBC; Intra Block Copy).
  • TransformSetH represents the transformation set of the primary horizontal transformation PThor
  • TransormSetV represents the transformation set of the primary vertical transformation PTver
  • the lookup table LUT_IntraModeToTransformSet is the correspondence table of FIG.
  • the first array of the lookup table LUT_IntraModeToTransformSet [] [] uses the intra prediction mode IntraMode as an argument
  • TransformSetIdx 0 shown in the table of FIG.
  • transform set TransformHSet also called primary horizontal transform set
  • the inverse primary transformation selection unit 131 performs, for each horizontal / vertical direction, the orthogonal transformation used for inverse primary transformation from the selected transformation set TransformSet, respectively, a primary horizontal transformation designation flag pt_hor_flag, and a primary vertical transformation designation flag. Select by pt_ver_flag.
  • 1 may be freely changed within a practicable range.
  • DST-VII is set regardless of the value of the conversion set identifier
  • the conversion set identifier 0 ... DCT-VIII, DST-I, DCT-V, and DST-VII may be set in the order of 3, respectively.
  • the order of the conversion set identifiers 0 ... 2 may be freely changed within a practicable range.
  • the inverse primary transformation selection unit 131 performs the inverse primary horizontal transformation IPThor and the inverse primary according to the motion prediction information MVinfo, the primary horizontal transformation designation flag pt_hor_flag, and the primary vertical transformation designation flag pt_ver_flag instead of the intra prediction mode information IPinfo.
  • Vertical conversion IPTver may be selected.
  • the inverse primary transform selection unit 131 reads out an orthogonal transform matrix corresponding to the inverse primary horizontal transform IPThor and the inverse primary vertical transform IPTver from a buffer (not shown) held by the inverse primary transform unit 123, and performs the inverse primary vertical Supply matrix corresponding to transform, inverse primary horizontal transform.
  • the switch 132 receives as input the conversion coefficient Coeff_IS (also referred to as primary conversion coefficient Coeff_P) after inverse secondary conversion and the conversion skip identifier ts_idx.
  • the switch 132 is Then, the process of the inverse primary vertical conversion unit 133 is skipped, and the primary conversion coefficient Coeff_IS is output to the outside as the conversion coefficient Coeff_IPver after the inverse primary vertical conversion.
  • the switch 132 outputs the primary conversion coefficient Coeff_IS to the outside To do.
  • the inverse primary vertical transform unit 133 receives the matrix of the transform coefficient Coeff_IS after inverse secondary transform and the inverse primary vertical transform IPTver as input, performs a matrix operation as shown in the following equation (13), and outputs the result. Output as transform coefficient Coeff_IPver after inverse primary vertical transform.
  • the inverse primary vertical transformation IPTver is an inverse transformation of the primary vertical transformation PTver having a transformation base as a column vector, and is represented by a matrix PTver T obtained by transposing the primary vertical transformation PTver.
  • the scaling parameter s1 is used to normalize the IPTver ⁇ Coeff_IS matrix calculation result so as to be within the bit depth of the intermediate buffer.
  • the value of the scaling parameter s1 is determined from, for example, the bit depth BitDepthbuff of the intermediate buffer and the worst case MaxBitDepth (IPTver ⁇ Coeff_IS) of the IPTver ⁇ Coeff_IS matrix operation as shown in the following equation (14).
  • the bit depth of MaxBitDepth (IPTver ⁇ Coeff_IS) is 23 bits and the value can be stored in the intermediate buffer.
  • a predetermined offset value o1 may be added for each element after the matrix product in order to reduce the clip error due to the right shift operation.
  • the offset value o1 is expressed by the following equation (15) using the scaling parameter s1.
  • the switch 134 receives the conversion coefficient Coeff_IPver after the reverse primary vertical conversion and the conversion skip identifier ts_idx.
  • the switch 134 The inverse primary horizontal transform unit 135 is skipped, and the transform coefficient Coeff_IPver after the inverse primary vertical transform is output to the outside as the prediction residual D ′.
  • the coefficient Coeff_IPver is output to the inverse primary horizontal conversion unit 135.
  • the inverse primary horizontal transforming unit 135 receives the matrix of the transform coefficient Coeff_IPver after the inverse primary vertical transform and the inverse primary horizontal transform IPThor for each transform block, performs a matrix operation as shown in the following equation (16), and the result Is output as the prediction residual D ′.
  • the inverse primary horizontal transformation IPThor is an inverse transformation of the primary horizontal transformation PThor having a transformation base as a row vector, and is represented by a matrix PThor T obtained by transposing the primary horizontal transformation PThor.
  • the value of the scaling parameter s2 is determined by the following equation (17) from the desired bit depth BitDepthout and the worst case MaxBitDepth (Coeff_IPver ⁇ IPThor) of the Coeff_IPver ⁇ IPThor matrix operation.
  • the scaling parameter s2 is 0, the value of the desired bit depth is sufficiently large, and thus each element value of the matrix product of Coeff_IPver ⁇ IPThor falls within the desired bit depth without being normalized.
  • a predetermined offset value o2 may be added for each element after the matrix product in order to reduce the clipping error due to the right shift operation.
  • the offset value o2 is expressed by the following equation (18) using the scaling parameter s2.
  • the inverse primary conversion unit 123 prevents a reduction in the amount of inverse primary conversion and a reduction in energy compaction for a residual signal for which it is desirable to skip one-dimensional conversion in the horizontal direction or the vertical direction.
  • inverse primary conversion processing with improved coding efficiency can be performed.
  • step S101 the decoding unit 111 decodes the bit stream (encoded data) supplied to the image decoding device 100, and includes header information Hinfo, prediction mode information Pinfo, conversion information Tinfo, Information such as residual information Rinfo and quantized transform coefficient level level is obtained.
  • step S102 the inverse quantization unit 112 dequantizes the quantized transform coefficient level level obtained by the process in step S101 to derive a transform coefficient Coeff_IQ.
  • This inverse quantization is an inverse process of the quantization performed in the image encoding process described later, and is the same process as the inverse quantization performed in the image encoding process.
  • step S103 the inverse transform unit 113 inversely transforms the transform coefficient Coeff_IQ obtained by the process in step S102, and derives a prediction residual D ′.
  • This inverse transform is an inverse process of the transform process performed in the image encoding process described later, and is the same process as the inverse transform performed in the image encode process.
  • step S104 the prediction unit 116 performs prediction in the same prediction mode as the prediction at the time of encoding based on the prediction mode information PInfo, and generates a predicted image.
  • step S105 the calculation unit 114 adds the prediction image obtained by the process of step S104 to the prediction residual D ′ obtained by the process of step S103, and obtains a decoded image.
  • step S106 the calculation unit 114 outputs the decoded image obtained by the process in step S105 to the outside of the image decoding device 100.
  • step S107 the frame memory 115 stores the decoded image obtained by the process in step S105.
  • step S107 When the process of step S107 is completed, the image decoding process is ended.
  • step S121 determines in step S121 that the transform skip identifier ts_idx is 2D_TS (two-dimensional transform skip mode) or the transform quantization bypass flag transquant_bypass_flag is 1 (true). Determine whether.
  • the switch 121 When it is determined that the conversion skip identifier ts_idx is 2D_TS or the conversion quantization bypass flag is 1 (true), the switch 121 outputs the conversion coefficient Coeff_IQ to the outside as the prediction residual D ′ (to the calculation unit 114) Supply), the inverse conversion process is completed, and the process returns to FIG.
  • step S121 If it is determined in step S121 that the conversion skip identifier ts_idx is not 2D_TS (a mode other than two-dimensional conversion skip) and the conversion quantization bypass flag is 0 (false), the switch 121 sets the conversion coefficient Coeff_IQ. The data is supplied to the reverse secondary conversion unit 122, and the process proceeds to step S122.
  • step S122 the inverse secondary transform unit 122 performs inverse secondary transform on the input transform coefficient Coeff_IQ 'based on the secondary transform identifier st_idx, and derives and outputs the primary transform coefficient Coeff_IS.
  • step S123 the inverse primary conversion selection unit 131 performs an inverse primary conversion selection process, and performs reverse processing with reference to the primary horizontal conversion specification flag pt_hor_flag, the primary vertical conversion specification flag pt_ver_flag, the prediction mode information PInfo, and the conversion skip identifier ts_idx. Select primary horizontal conversion IPThor and reverse primary vertical conversion IPTver.
  • step S125 the inverse primary vertical transform unit 133 inputs a matrix of the transform coefficient Coeff_IS after inverse secondary transform and the inverse primary vertical transform IPTver for each transform block, performs a matrix operation, and performs the result after inverse primary vertical transform. Is output as the conversion coefficient Coeff_IPver.
  • step S126 the process proceeds to step S126.
  • step S124 when the conversion skip identifier ts_idx is 1D_V_TS, the process of step S125 is omitted, and the process proceeds to step S126.
  • step S127 the inverse primary horizontal transformation unit 135 receives, for each transformation block, the matrix of the transformation coefficient Coeff_IPver after the inverse primary vertical transformation and the inverse primary horizontal transformation IPThor, performs matrix calculation, and the result is the prediction residual D. Output as'.
  • step S126 If it is determined in step S126 that the conversion skip identifier ts_idx is 1D_H_TS, the process of step S127 is omitted, the inverse conversion process is terminated, and the process returns to FIG.
  • step S124 and step S126 may be omitted, and it may be determined whether or not the conversion skip identifier ts_idx is 1D_V_TS (vertical one-dimensional conversion skip) in step S123. If it is determined in step S123 that the conversion skip identifier ts_idx is 1D_V_TS, the unit matrix may be selected as the inverse primary vertical conversion IPTver, and the process of step S125 may be executed. If it is determined in step S123 that the conversion skip identifier ts_idx is 1D_H_TS, the unit matrix may be selected as the inverse primary horizontal conversion IPThor, and the process of step S127 may be executed.
  • 1D_V_TS vertical one-dimensional conversion skip
  • step S141 the reverse primary conversion selection unit 131 determines whether or not the adaptive primary conversion flag apt_flag is 1 (true). When it is determined that the adaptive primary conversion flag apt_flag is 1 (true), the process proceeds to step S142.
  • step S142 the inverse primary transformation selection unit 131 selects a transformation set according to the above equation (10) for each of the inverse primary vertical transformation and the inverse primary horizontal transformation based on the prediction mode information PInfo.
  • step S144 the process proceeds to step S144.
  • step S141 If it is determined in step S141 that the adaptive primary conversion flag apt_flag is 0 (false), the process proceeds to step S143.
  • step S143 the inverse primary conversion selection unit 131 selects a predetermined conversion set. When the process of step S143 ends, the process proceeds to step S144.
  • step S144 the inverse primary transformation selection unit 131 refers to the horizontal transformation set identifier TransformSetH and the primary horizontal transformation designation flag pt_hor_flag, and selects the orthogonal transformation to be applied as the inverse primary horizontal transformation IPThor according to the above equation (11). To do.
  • step S145 the inverse primary transformation selection unit 131 refers to the vertical transformation set identifier TransformSetV and the primary vertical transformation designation flag pt_ver_flag, and selects the orthogonal transformation to be applied as the inverse primary vertical transformation IPTver according to the above equation (12). To do.
  • step S145 When the process of step S145 is completed, the reverse primary conversion selection process is terminated, and the process returns to FIG.
  • this reverse primary conversion selection process may change the processing order of each step or change the contents of the process within a feasible range.
  • an orthogonal conversion IDT unit matrix that explicitly indicates one-dimensional conversion skip is not selected. It may be.
  • an orthogonal transform IDT unit matrix that explicitly indicates one-dimensional conversion skip is selected. It may not be done.
  • the image decoding apparatus 100 suppresses a reduction in the amount of inverse transformation and a reduction in energy compaction for a residual signal to which transformation skip is preferably applied.
  • the encoding efficiency can be improved.
  • the inverse transformation unit 113 suppresses a reduction in the amount of inverse primary transformation and a reduction in energy compaction for a residual signal for which it is desirable to skip one-dimensional transformation in the horizontal direction or the vertical direction. Therefore, the encoding efficiency can be improved.
  • a residual signal having a step edge characteristic in which the continuity of the signal changes rapidly in the horizontal direction one-dimensional conversion in the horizontal direction is skipped and one-dimensional conversion in the vertical direction is performed.
  • non-zero coefficients can be efficiently concentrated in the low frequency component in the vertical direction. In other words, since the energy compaction can be increased, it is possible to improve the encoding efficiency.
  • Second Embodiment> ⁇ Decryption of primary conversion identifier>
  • the primary conversion identifier pt_idx and the conversion skip flag ts_flag are decoded in units of each conversion block included in the CU.
  • a primary horizontal conversion designation flag pt_hor_flag and a primary vertical conversion designation flag pt_ver_flag are derived from the primary conversion identifier pt_idx by the following equation (19).
  • pt_hor_flag pt_idx & 0x01
  • the primary conversion identifier pt_idx takes a 2-bit value, and the upper 1 bit corresponds to the primary vertical conversion specification flag pt_ver_flag, and the lower 1 bit corresponds to the primary horizontal conversion specification flag pt_hor_flag.
  • the primary conversion identifier pt_idx is derived as shown in the following equation (20).
  • pt_idx ((pt_ver_flag) ⁇ 1) + pt_hor_flag ... (20)
  • the conversion skip identifier ts_idx decoded in units of conversion blocks is 1D_H_TS Since the primary horizontal conversion designation flag pt_hor_flag is not used, it is redundant to encode / decode this information. Further, when the conversion skip identifier ts_idx indicates 1D_V_TS, the primary vertical conversion designation flag pt_ver_flag is not used, and therefore it is redundant to encode / decode this information.
  • the conversion skip flag ts_flag is extended to the conversion skip identifier ts_idx.
  • the conversion skip identifier ts_idx is 1D_H_TS, the reverse secondary conversion and the reverse primary horizontal conversion are skipped.
  • the conversion skip identifier ts_idx is 1D_V_TS, reverse secondary conversion and reverse primary vertical conversion are skipped.
  • the decoding side derives the primary horizontal conversion specification flag pt_hor_flag and the primary vertical conversion specification flag pt_ver_flag from the primary conversion identifier pt_idx as described in the equation (19) above. To do.
  • the primary conversion identifier pt_idx is derived from the primary horizontal conversion specification flag pt_hor_flag and the primary vertical conversion specification flag pt_ver_flag as shown in Expression (20).
  • the primary conversion identifier pt_idx pt_ver_flag is derived as shown in the following equation (22).
  • pt_ver_flag pt_idx
  • pt_hor_flag -1 (predetermined value) ...
  • pt_idx pt_ver_flag
  • the primary conversion identifier pt_idx pt_hor_flag is derived as shown in the following equation (24).
  • pt_hor_flag pt_idx
  • pt_ver_flag -1 (predetermined value)
  • pt_idx pt_hor_flag ...
  • the primary conversion identifier pt_idx is arithmetically decoded / arithmetic encoded as a 1-bit bin string, so it is arithmetically expressed as a 2-bit bin string.
  • bin sequences to be decoded / encoded can be reduced. Therefore, an increase in code amount can be suppressed, and an improvement in encoding efficiency can be realized.
  • the secondary transform is a transform designed to improve the energy compaction of transform coefficients to which the two-dimensional orthogonal transform is applied. Therefore, applying the secondary transform to the transform coefficient to which the two-dimensional transform skip or the one-dimensional transform skip is applied may conversely reduce the coding efficiency. Therefore, when the conversion skip identifier ts_idx is 2D_TS, 1D_H_TS, or 1D_V_TS, the reverse secondary conversion is changed to be skipped. In this case, it is redundant to encode / decode the secondary conversion identifier st_idx, which is a control parameter for (reverse) secondary conversion.
  • the conversion skip identifier ts_idx is 2D_TS, 1D_H_TS, or 1D_V_TS
  • decoding of the secondary conversion identifier st_idx is omitted, and the value of the secondary conversion identifier st_idx is estimated to a value (0) indicating that secondary conversion is not performed. It may be changed as follows. By doing in this way, the increase in the processing amount concerning decoding of the secondary conversion identifier st_idx can be suppressed. Further, since the secondary transform is not applied to the transform coefficient to which the two-dimensional transform skip or the one-dimensional transform skip is applied, it is possible to prevent the encoding efficiency from being lowered.
  • FIG. 15 is a block diagram illustrating a main configuration example of the decoding unit 111 regarding decoding of the conversion skip identifier ts_idx.
  • the decoding unit 111 in this case includes a conversion skip valid flag decoding unit 151, a maximum conversion skip block size decoding unit 152, a conversion quantization bypass flag decoding unit 153, and a conversion skip identifier decoding unit 154.
  • a conversion skip valid flag decoding unit 151 includes a maximum conversion skip block size decoding unit 152, a conversion quantization bypass flag decoding unit 153, and a conversion skip identifier decoding unit 154.
  • the conversion skip valid flag decoding unit 151 performs processing related to the decoding of the conversion skip valid flag ts_enabled_flag.
  • the maximum conversion skip block size decoding unit 152 performs processing related to decoding of the maximum conversion skip block size MaxTSSize.
  • the transform quantization bypass flag decoding unit 153 performs processing related to decoding of the transform quantization bypass flag transquant_bypass_flag.
  • the conversion skip identifier decoding unit 154 performs processing related to decoding of the conversion skip identifier ts_idx.
  • the conversion skip effective flag decoding unit 151 decodes the conversion skip effective flag ts_enabled_flag from the bit string of the encoded data # 1 and outputs it as a part of the header information Hinfo in step S161.
  • step S162 the maximum conversion skip block size decoding unit 152 determines whether or not the conversion skip valid flag ts_enabled_flag included in the header information Hinfo is 1 (true). If it is determined that the conversion skip valid flag ts_enabled_flag is 1, the process proceeds to step S163.
  • step S163 the maximum conversion skip block size decoding unit 152 decodes the maximum conversion skip block size MaxTSSize (or logarithm value log2MaxTSSize with 2 as the base) from the bit string of the encoded data # 1.
  • the process of step S163 ends, the process proceeds to step S164. If it is determined in step S162 that the conversion skip valid flag ts_enabled_flag is 0, the process in step S163 is omitted, and the process proceeds to step S164.
  • step S164 the transform quantization bypass flag decoding unit 153 decodes the transform quantization bypass flag transquant_bypass_flag from the bit string of the encoded data # 1, and outputs it as a part of the transform information Tinfo.
  • step S165 the conversion skip identifier decoding unit 154 determines whether or not the conversion quantization bypass flag transquant_bypass_flag included in the conversion information Tinfo is 1 (true). If it is determined that the transform quantization bypass flag transquant_bypass_flag is 1, the process proceeds to step S169. If it is determined in step S165 that the transform quantization bypass flag transquant_bypass_flag is 0, the process proceeds to step S166.
  • step S166 the conversion skip identifier decoding unit 154 determines whether or not the conversion skip valid flag ts_enabled_flag included in the header information HInfo is 1 (true). If it is determined that the conversion skip valid flag ts_enabled_flag is 0, the process proceeds to step S169. If it is determined in step S166 that the conversion skip valid flag ts_enabled_flag is 1, the process proceeds to step S167.
  • TBSize is derived from the following expression (26). In the case of Expression (26), the larger value of the vertical size TBHSize and the horizontal size TBWSize of the conversion block is set as TBSize.
  • TBSize max (TBWSize, TBHSize) ... (26)
  • Equation (27) may be used instead of equation (26).
  • a value obtained by multiplying the vertical size TBHSize and the horizontal size TBWSize of the conversion block is TBSize.
  • TBSize, TBWSize, and TBHSize may be replaced with logarithmic values log2TBSize, log2TBWSize, and log2TBHSize with 2 as the base.
  • the expression (26) is replaced with the following expression (28)
  • the expression (27) is replaced with the following expression (29).
  • MaxTSSize the maximum conversion skip block size
  • step S168 the conversion skip identifier decoding unit 154 decodes the conversion skip identifier ts_idx from the bit string of the encoded data # 1, and outputs it as a part of the conversion information Tinfo.
  • the decoding process related to the conversion skip identifier ends, and the process returns to FIG.
  • FIG. 17 shows a syntax table in which pseudo codes for each process in steps S165 to S169 are described.
  • the conditional expression (second line from the top) of the if statement with the symbol SYN11 can be expressed as the following conditional expression (30), which is the step described with reference to FIG. This is equivalent to the branch determination in S165 to S167.
  • the process of step S168 in FIG. 16 corresponds to the decoding (encoding) process of the syntax ts_flag with the sign SYN12 in FIG.
  • FIG. 18 is a block diagram illustrating a main configuration example of the decoding unit 111 regarding decoding of the primary conversion identifier pt_idx.
  • the decoding unit 111 in this case includes a primary conversion valid flag decoding unit 161, an adaptive primary conversion flag decoding unit 162, and a primary conversion identifier decoding unit 163.
  • the primary conversion valid flag decoding unit 161 performs processing related to decoding of the primary conversion valid flag pt_enabled_flag.
  • the adaptive primary conversion flag decoding unit 162 performs processing related to decoding of the primary conversion flag pt_enabled_flag.
  • the primary conversion identifier decoding unit 163 performs processing related to decoding of the primary conversion identifier pt_idx.
  • the primary conversion valid flag decoding unit 161 decodes the primary conversion valid flag pt_enabled_flag from the bit string of the encoded data # 1 and outputs it as a part of the header information Hinfo in step S181.
  • step S182 the adaptive primary conversion flag decoding unit 162 determines whether or not the primary conversion enable flag pt_enabled_flag included in the header information Hinfo is 1 (true). If it is determined that the primary conversion valid flag pt_enabled_flag is 0 (false), the process proceeds to step S183.
  • step S183 the adaptive primary conversion flag decoding unit 162 omits the encoding of the adaptive primary conversion flag apt_flag and estimates that the value of this flag is 0.
  • step S183 ends, the process proceeds to step S193.
  • step S182 If it is determined in step S182 that the primary conversion valid flag pt_enabled_flag is 1 (true), the process proceeds to step S184.
  • step S184 adaptive primary conversion flag decoding section 162 decodes adaptive primary conversion flag apt_flag from the bit string of encoded data # 1.
  • step S185 the primary conversion identifier decoding unit 163 determines whether or not the adaptive primary conversion flag apt_flag is 1 (true). If it is determined that the adaptive primary conversion flag apt_flag is 0 (false), the process proceeds to step S193. If it is determined in step S185 that the adaptive primary conversion flag apt_flag is 1 (true), the process proceeds to step S186.
  • step S186 the primary conversion identifier decoding unit 163 determines whether or not the conversion quantization bypass flag transquant_bypass_flag is 1 (true). If it is determined that the transform quantization bypass flag transquant_bypass_flag is 1 (true), the process proceeds to step S193. If it is determined in step S186 that the transform quantization bypass flag transquant_bypass_flag is 0 (false), the process proceeds to step S187.
  • step S187 the primary conversion identifier decoding unit 163 determines whether or not the conversion skip identifier ts_idx is 2D_TS (two-dimensional conversion skip). If it is determined that the conversion skip identifier ts_idx is 2D_TS, the process proceeds to step S193. If it is determined in step S187 that the conversion skip identifier ts_idx is other than 2D_TS, the process proceeds to step S188.
  • 2D_TS two-dimensional conversion skip
  • step S189 the primary conversion identifier decoding unit 163 determines whether or not the conversion block to be decoded is a luminance component. If it is determined that the component is not a luminance component, the process proceeds to step S193. If it is determined in step S189 that the transform block to be decoded is a luminance component, the process proceeds to step S190.
  • step S192 the primary conversion identifier decoding unit 163 decodes the primary conversion identifier pt_idx from the bit string of the encoded data # 1.
  • step S192 ends, the process proceeds to step S193.
  • step S193 the primary conversion identifier decoding unit 163 refers to the conversion skip identifier ts_idx and the decoded primary conversion identifier pt_idx, and derives a primary horizontal conversion specification flag pt_hor_flag and a primary vertical conversion specification flag pt_ver_flag.
  • FIG. 17 shows a syntax table in which the pseudo code of each process in steps S185 to S192 described above is described.
  • conditional expression (31) the conditional expression of the if statement with the symbol SYN13 is equivalent to the branch determination in steps S185 to S192.
  • Step S192 corresponds to the decoding process of the syntax pt_idx given the symbol SYN14 in FIG. Note that in the formula (31), the condition of step S188 is omitted.
  • the equation including the condition of step S188 is represented by equation (32).
  • the primary conversion identifier decoding unit 163 determines whether or not the conversion skip identifier ts_idx is NO_TS (not conversion skip) in step S211. If it is determined that the conversion skip identifier ts_idx is NO_TS, the process proceeds to step S212.
  • step S212 the primary conversion identifier decoding unit 163 derives a primary horizontal conversion designation flag pt_hor_flag and a primary vertical conversion flag pt_ver_flag by the above equation (19). That is, the primary conversion identifier pt_idx is processed as a 2-bit bin string, and the primary horizontal conversion specification flag pt_hor_flag and the primary vertical conversion flag pt_ver_flag are derived from the 2 bits.
  • the primary vertical / horizontal conversion designation flag derivation process ends, and the process returns to FIG.
  • step S212 If it is determined in step S212 that the conversion skip identifier ts_idx is other than NO_TS, the process proceeds to step S213.
  • step S213 the primary conversion identifier decoding unit 163 determines whether or not the conversion skip identifier ts_idx is 2D_ TS (two-dimensional conversion skip). If it is determined that the conversion skip identifier ts_idx is 2D_TS, the process proceeds to step S214.
  • step S214 the primary conversion identifier decoding unit 163 derives the primary horizontal conversion designation flag pt_hor_flag and the primary vertical conversion flag pt_ver_flag by the above equation (25). That is, decoding of the primary conversion identifier pt_idx is omitted, and the primary horizontal conversion specification flag pt_hor_flag and the primary vertical conversion flag pt_ver_flag are set to predetermined values.
  • the primary vertical / horizontal conversion designation flag derivation process ends, and the process returns to FIG.
  • step S213 If it is determined in step S213 that the conversion skip identifier ts_idx is other than 2D_TS, the process proceeds to step S215.
  • step S215 the primary conversion identifier decoding unit 163 determines whether or not the conversion skip identifier ts_idx is 1D_H_TS (horizontal one-dimensional conversion skip). If it is determined that the conversion skip identifier ts_idx is 1D_H_TS, the process proceeds to step S216.
  • step S216 the primary conversion identifier decoding unit 163 derives the primary horizontal conversion designation flag pt_hor_flag and the primary vertical conversion flag pt_ver_flag by the above equation (21). That is, the primary conversion identifier pt_idx is processed as a 1-bit bin string, the primary horizontal conversion designation flag pt_hor_flag is set to a predetermined value, and the primary vertical conversion flag pt_ver_flag is set to the value of the primary conversion identifier pt_idx.
  • the primary vertical / horizontal conversion designation flag derivation process ends, and the process returns to FIG.
  • step S217 the primary conversion identifier decoding unit 163 derives a primary horizontal conversion designation flag pt_hor_flag and a primary vertical conversion flag pt_ver_flag by the above equation (23). That is, the primary conversion identifier pt_idx is processed as a 1-bit bin string, the primary horizontal conversion designation flag pt_hor_flag is set to the value of the primary conversion identifier pt_idx, and the primary vertical conversion flag pt_ver_flag is set to a predetermined value.
  • the primary vertical / horizontal conversion designation flag derivation process ends, and the process returns to FIG.
  • the primary conversion identifier pt_idx when the conversion skip identifier ts_idx is 1D_H_TS or 1D_V_TS, the primary conversion identifier pt_idx can be arithmetically decoded as a 1-bit bin string, and thus decoding is performed more than when arithmetic decoding is performed as a 2-bit bin string.
  • the target bin sequence can be reduced. Therefore, it is possible to reduce the amount of processing related to the decoding of the primary conversion identifier pt_idx. In addition, since the amount of codes can be reduced, it is possible to improve the coding efficiency.
  • FIG. 21 is a block diagram illustrating a main configuration example of the decoding unit 111 regarding decoding of the secondary conversion identifier st_idx.
  • the decoding unit 111 in this case includes a secondary conversion valid flag decoding unit 171 and a secondary conversion identifier decoding unit 172.
  • the secondary conversion effective flag decoding unit 171 performs processing related to decoding of the secondary conversion effective flag st_enabled_flag.
  • the secondary conversion identifier decoding unit 172 performs processing related to decoding of the secondary conversion identifier st_idx.
  • the secondary conversion valid flag decoding unit 171 decodes the secondary conversion valid flag st_enabled_flag from the bit string of the encoded data # 1 and outputs it as a part of the header information Hinfo in step S231.
  • step S232 the secondary conversion identifier decoding unit 172 determines whether or not the secondary conversion valid flag st_enabled_flag included in the header information Hinfo is 1 (true). If it is determined that the secondary conversion valid flag st_enabled_flag is 0 (false), the process proceeds to step S238. If it is determined in step S232 that the secondary conversion valid flag st_enabled_flag is 1 (true), the process proceeds to step S233.
  • step S233 the secondary transform identifier decoding unit 172 determines whether or not the transform quantization bypass flag transquant_bypass_flag is 1 (true). If it is determined that the transform quantization bypass flag transquant_bypass_flag is 1 (true), the process proceeds to step S238. If it is determined in step S233 that the transform quantization bypass flag transquant_bypass_flag is 0 (false), the process proceeds to step S234.
  • step S234 the secondary conversion identifier decoding unit 172 determines whether or not the conversion skip identifier ts_idx is NO_TS (does not perform conversion skip). If it is determined that the conversion skip identifier ts_idx is other than NO_TS, the process proceeds to step S238. If it is determined in step S234 that the conversion skip identifier ts_idx is NO_TS, the process proceeds to step S235.
  • a predetermined threshold TH stNumSigTH
  • step S237 the secondary conversion identifier decoding unit 172 decodes the secondary conversion identifier st_idx from the bit string of the encoded data # 1.
  • the decoding process ends, and the process returns to FIG.
  • FIG. 23 shows a syntax table in which pseudo codes in steps S232 to S238 (excluding steps S235 and S237) are described.
  • conditional expression (33) conditional expression of the if statement with the symbol SYN19 is equivalent to the branch determination in steps S232 to S238.
  • syntax denoted by the symbol SYN20 in FIG. 23 corresponds to the processing in step S237 in FIG.
  • the processing related to the decoding of the secondary conversion identifier st_idx has been described. However, the processing order of each step may be changed and the content of the processing may be changed within a feasible range. In addition, the conditional expression (33) can be changed in calculation within a feasible range.
  • the secondary conversion control parameter is the secondary conversion identifier st_idx, but it may be the secondary conversion flag st_flag.
  • the decoding process of the secondary conversion identifier can be omitted. That is, it is possible to reduce the processing amount related to decoding of the secondary conversion identifier.
  • the primary horizontal conversion designation flag pt_hor_flag and the primary vertical conversion designation flag pt_ver_flag are derived from the decoded primary conversion identifier pt_idx.
  • the present invention is not limited to this.
  • the primary horizontal conversion specification flag pt_hor_flag and the primary vertical conversion specification flag pt_ver_flag may be directly decoded from the encoded data.
  • FIG. 24 is a block diagram illustrating a main configuration example regarding the decoding of the primary horizontal conversion designation flag pt_hor_flag and the primary vertical conversion designation flag pt_ver_flag in the decoding unit 111.
  • the decoding unit 111 in this case includes a primary conversion valid flag decoding unit 161, an adaptive primary conversion flag decoding unit 162, a primary horizontal conversion designation flag decoding unit 181, and a primary vertical conversion designation flag decoding unit 182.
  • the primary horizontal conversion designation flag decoding unit 181 performs processing related to decoding of the primary horizontal conversion designation flag pt_hor_flag.
  • the primary vertical conversion designation flag decoding unit 182 performs processing related to decoding of the primary vertical conversion designation flag pt_ver_flag.
  • Fourth Embodiment> ⁇ Other configuration of inverse conversion unit>
  • the switch 132 of the inverse primary transform unit 123 supplies the primary transform coefficient Coeff_IS to the switch 134 when the inverse primary vertical transform is skipped. For this purpose, scaling may be performed. Further, in the first embodiment, when skipping the reverse primary horizontal conversion, the switch 134 of the reverse primary conversion unit 123 outputs the conversion coefficient Coeff_IPver after the reverse primary vertical conversion to the outside as the prediction residual D ′. In this case, scaling for quantization may be performed.
  • FIG. 26 is a block diagram illustrating a main configuration example of the inverse conversion unit 113 in that case.
  • the inverse transform unit 113 has a configuration basically similar to that in FIG.
  • the inverse primary conversion unit 123 includes a scaling unit 191 and a scaling unit 192.
  • the switch 132 supplies the primary conversion coefficient Coeff_IS to the scaling unit 191 when the inverse primary vertical conversion is skipped.
  • the scaling unit 191 performs scaling on the primary transform coefficient Coeff_IS (transform coefficient Coeff_IPver after inverse primary vertical transform) supplied from the switch 132. For example, the scaling unit 191 performs a bit shift operation of N (N is a natural number) bits for normalizing the supplied transform coefficient so as to have the same norm as when the inverse primary vertical transform is performed. .
  • the scaling unit 191 supplies the scaled conversion coefficient to the switch 134.
  • the switch 134 supplies the transform coefficient Coeff_IPver after the inverse primary vertical conversion to the scaling unit 192 as the prediction residual D ′.
  • the scaling unit 192 performs scaling on the transform coefficient Coeff_IPver (prediction residual D ′) after inverse primary vertical transform supplied from the switch 134.
  • the scaling unit 192 performs a bit shift operation of N (N is a natural number) bits for normalizing the supplied transform coefficient so as to have the same norm as when the inverse primary horizontal transform is performed. .
  • the scaling unit 192 outputs the scaled prediction residual D ′ to the outside.
  • the dynamic range width of the transform coefficient can be suppressed within a predetermined range, so that an increase in decoding load can be suppressed.
  • FIG. 27 is a block diagram illustrating an example of a configuration of an image encoding device that is an aspect of an image processing device to which the present technology is applied.
  • An image encoding device 300 shown in FIG. 27 is an image encoding device corresponding to the image decoding device 100 in FIG. 10, and the encoded data (bit stream) decoded by the image decoding device 100 is converted into the image decoding device 100. It is generated by encoding an image with an encoding method corresponding to the decoding method according to.
  • the image encoding apparatus 300 is implemented with a technique proposed for HEVC and a technique proposed for JVET.
  • FIG. 27 shows main components such as a processing unit and a data flow, and the ones shown in FIG. 27 are not all. That is, in the image coding apparatus 300, there may be a processing unit that is not shown as a block in FIG. 27, or there may be a process or data flow that is not shown as an arrow or the like in FIG.
  • the image encoding device 300 includes a control unit 311, a calculation unit 312, a conversion unit 313, a quantization unit 314, a coding unit 315, an inverse quantization unit 316, an inverse conversion unit 317, and a calculation unit 318.
  • Frame memory 319 and prediction unit 320 As illustrated in FIG. 27, the image encoding device 300 includes a control unit 311, a calculation unit 312, a conversion unit 313, a quantization unit 314, a coding unit 315, an inverse quantization unit 316, an inverse conversion unit 317, and a calculation unit 318.
  • Frame memory 319 and prediction unit 320 As illustrated in FIG. 27, the image encoding device 300 includes a control unit 311, a calculation unit 312, a conversion unit 313, a quantization unit 314, a coding unit 315, an inverse quantization unit 316, an inverse conversion unit 317, and a calculation unit 318.
  • the control unit 311 divides the moving image # 2 into processing unit blocks (CU, PU, conversion block, etc.) based on the block size of the processing unit designated externally or in advance, and corresponds to the divided blocks.
  • the image I is input to the calculation unit 312.
  • the control unit 311 determines encoding parameters (header information Hinfo, prediction mode information Pinfo, conversion information Tinfo, etc.) to be supplied to each block based on, for example, RDO (Rate-Distortion Optimization).
  • the determined encoding parameter is supplied to each block. Specifically, it is as follows.
  • Header information Hinfo is supplied to each block.
  • the prediction mode information Pinfo is supplied to the encoding unit 315 and the prediction unit 320.
  • the transformation information Tinfo is supplied to the encoding unit 315, the transformation unit 313, the quantization unit 314, the inverse quantization unit 316, and the inverse transformation unit 317.
  • the calculation unit 312 receives the image I corresponding to the processing unit block and the predicted image P supplied from the prediction unit 320, and subtracts the predicted image P from the image I as shown in Expression (34) to predict The residual D is derived and supplied to the conversion unit 313.
  • the conversion unit 313 is an inverse process of the inverse conversion unit 317, receives the prediction residual D and the conversion information Tinfo as input, applies the conversion to the prediction residual D based on the conversion information Tinfo, and converts the conversion coefficient Coeff Is supplied to the quantizing unit 314.
  • the quantization unit 314 is an inverse process of the inverse quantization unit 316, receives the transform information Tinfo and the transform coefficient Coeff, scales (quantizes) the transform coefficient Coeff based on the transform information Tinfo, and performs quantization.
  • the transform coefficient that is, the quantized transform coefficient level level is supplied to the encoding unit 315.
  • the encoding unit 315 is an inverse process of the decoding unit 111 (FIG. 10), and encodes parameters (header information, prediction mode information Pinfo, conversion information Tinfo) supplied from the control unit 311 in accordance with the definition of the syntax table. ), And the quantization transform coefficient level level supplied from the quantization unit 314 are converted into syntax values of each syntax element, each syntax value is variable-length encoded (for example, arithmetic code), and a bit string is converted Generate.
  • the encoding unit 315 derives residual information RInfo from the quantized transform coefficient level level, variable-length encodes the residual information RInfo, and generates a bit string. Also, the encoding unit 315 multiplexes the bit string of each syntax element subjected to variable length encoding, generates encoded data # 1, and outputs it.
  • the inverse quantization unit 316 is a processing unit similar to the inverse quantization unit 112 (FIG. 10), and performs the same processing as the inverse quantization unit 112 in the image encoding device 300.
  • the inverse transform unit 317 is a processing unit similar to the inverse transform unit 113 (FIG. 10), and performs the same processing as the inverse transform unit 113 in the image encoding device 300.
  • the frame memory 319 is a processing unit similar to the frame memory 115 (FIG. 10), and performs the same processing as the frame memory 115 in the image encoding device 300.
  • the prediction unit 320 is a processing unit similar to the prediction unit 116 (FIG. 10), and performs the same processing as the prediction unit 116 in the image encoding device 300.
  • FIG. 28 is a block diagram illustrating a main configuration example of the conversion unit 313. As illustrated in FIG. 28, the conversion unit 313 includes a switch 331, a primary conversion unit 332, and a secondary conversion unit 333.
  • the primary conversion unit 332 and the secondary conversion unit 333 are skipped, and the prediction residual D is converted into a conversion coefficient.
  • Coeff is output to the outside (quantization unit 314) of the conversion unit 313.
  • the primary conversion unit 332 receives a primary horizontal conversion specification flag pt_hor_flag, a primary vertical conversion specification flag pt_ver_flag, prediction mode information PInfo, a conversion skip identifier ts_idx, and a prediction residual D.
  • the primary conversion unit 332 selects the prediction mode information PInfo, the conversion skip identifier, the primary horizontal conversion matrix PThor specified by the primary horizontal conversion specification flag pt_hor_flag, and the primary vertical conversion matrix PTver specified by the primary vertical conversion specification flag pt_ver_flag Then, primary horizontal transformation and primary vertical transformation are performed on the prediction residual D using the selected primary transformation matrix in each direction, and the prediction residual D ′ after the primary transformation is derived and output.
  • the secondary conversion unit 333 receives the secondary conversion identifier st_idx, the scan identifier scanIdx indicating the scan method of the transform coefficient, and the transform coefficient Coeff_P after the primary transform, and the transform coefficient Co eff after the secondary transform (also referred to as the secondary transform coefficient Coeff_S). Is derived and output.
  • the primary conversion unit 332 includes a primary conversion selection unit 341, a switch 342, a primary horizontal conversion unit 343, a switch 344, and a primary vertical conversion unit 345.
  • the primary conversion selection unit 341 receives the primary horizontal conversion specification flag pt_hor_flag, the primary vertical conversion specification flag pt_ver_flag, the prediction mode information PInfo, and the conversion skip identifier ts_idx, and receives the prediction mode information PInfo, the conversion skip identifier ts_idx, and the primary horizontal conversion specification flag
  • the primary horizontal transformation matrix PThor designated by pt_hor_flag and the primary vertical transformation matrix PTver designated by the primary vertical transformation designation flag pt_ver_flag are read from the internal memory (not shown) of the primary transformation selection unit 341, The data is output to the horizontal conversion unit 343 and the primary vertical conversion unit 345.
  • the primary transform selection unit 341 selects a transform set TransformSet including orthogonal transforms that are candidates for primary transform in each of the horizontal direction and the vertical direction, as in the case of the inverse primary transform selection unit 131. Since this process is the same as the process of the inverse primary conversion selection unit 131, the description thereof is omitted.
  • the primary transformation selection unit 341 performs orthogonal transformation used for primary transformation in the horizontal direction from the selected transformation set TransformSet.
  • the primary horizontal transformation designation flag pt_hor_flag is selected, and the orthogonal transformation used for the primary transformation in the vertical direction is selected by the primary vertical transformation designation flag pt_ver_flag.
  • the specific processing is to be interpreted by performing the following replacement in the selection processing of the reverse primary horizontal conversion IPThor and the primary vertical conversion IPTver in the reverse primary conversion selection unit 131.
  • the switch 342 receives the prediction residual D and the conversion skip identifier ts_idx.
  • the switch 342 The conversion unit 343 is skipped, and the prediction residual D is output to the switch 344 as the conversion coefficient Coeff_Phor after the primary horizontal conversion.
  • the switch 342 sends the prediction residual D to the primary horizontal conversion unit 343. Output.
  • the primary horizontal transform unit 343 receives the matrix of the prediction residual D and the primary horizontal transform PThor as input for each transform block, performs matrix calculation as shown in the following equation (35), and performs the result of the primary horizontal transform Is output as the conversion coefficient Coeff_Phor.
  • the primary horizontal conversion PThor is a matrix having a conversion base as a column vector.
  • each value of the transform coefficient Coeff_Phor is obtained by performing a right shift operation with a predetermined scaling parameter s3 for each element of the matrix product of the prediction residual D and the primary horizontal transform PThor.
  • the scaling parameter s3 is used to normalize the D / PThor matrix calculation result so that it falls within the bit depth of the intermediate buffer.
  • the value of the scaling parameter s3 is determined from, for example, the bit depth BitDepthbuff of the intermediate buffer and the worst case MaxBitDepth (D ⁇ PThor) of the D ⁇ PThor matrix operation as shown in the following equation (36).
  • the scaling parameter s3 may be a predetermined fixed value on the assumption that the range of D ⁇ PThor is known.
  • a predetermined offset value o3 may be added for each element after the matrix product in order to reduce the clipping error due to the right shift operation.
  • the offset value o3 is expressed by the following equation (37) using the scaling parameter s3.
  • the switch 344 receives the conversion coefficient Coeff_Phor and the conversion skip identifier ts_idx after the primary horizontal conversion.
  • the switch 344 The conversion unit 345 is skipped, and the conversion coefficient Coeff_Phor after the primary horizontal conversion is output to the outside (secondary conversion unit 333) as the conversion coefficient Coeff_P after the primary conversion.
  • the switch 344 sets the conversion coefficient Coeff_Phor after primary horizontal conversion to the primary vertical
  • the data is output to the conversion unit 345.
  • the primary vertical conversion unit 345 receives the matrix of the conversion coefficient Coeff_Phor after the primary horizontal conversion and the primary vertical conversion PTver for each conversion block, performs a matrix operation as shown in the following equation (38), and performs the primary conversion on the result. Output as the later conversion coefficient Coeff_P.
  • the primary vertical conversion PTver is a matrix having a conversion base as a row vector.
  • Coeff_P (PTver ⁇ Coeff_Phor) >> s3 ... (38)
  • each value of the transform coefficient Coeff_P is right-shifted by a predetermined scaling parameter s3 for each element of the matrix product of the transform coefficient Coeff_Phor after the primary horizontal transform and the primary vertical transform matrix PTver. Obtained by calculation.
  • the scaling parameter s4 is used to normalize the PTver ⁇ Coeff_Phor matrix calculation result so as to be within a desired bit depth.
  • the value of the scaling parameter s4 is determined by the following equation (39) from the desired bit depth BitDepthout and the worst case MaxBitDepth (PTver ⁇ Coeff_Phor) of the PTver ⁇ Coeff_Phor matrix operation.
  • the scaling parameter s4 is 0, the value of the desired bit depth is sufficiently large, so that each element value of the PTver ⁇ Coeff_Phor matrix product falls within the desired bit depth without being normalized.
  • a predetermined offset value o4 may be added for each element after the matrix product in order to reduce the clipping error due to the right shift operation.
  • the offset value o3 is expressed by the following equation (40) using the scaling parameter s4.
  • o4 (s4> 0? 1 ⁇ (s4-1): 0) ... (40)
  • the primary conversion unit 332 prevents a reduction in the amount of primary conversion and a decrease in energy compaction for a residual signal for which one-dimensional conversion in the horizontal direction or the vertical direction is desired to be skipped. Improved primary conversion processing.
  • a residual signal having a step edge characteristic in which the continuity of the signal changes rapidly in the horizontal direction one-dimensional conversion in the horizontal direction is skipped and one-dimensional conversion in the vertical direction is performed.
  • non-zero coefficients can be efficiently concentrated in the low frequency component in the vertical direction. That is, since energy compaction can be increased, encoding efficiency can be improved.
  • step S301 the control unit 311 performs the encoding control process, and performs block division, setting of encoding parameters, and the like.
  • the prediction unit 320 performs a prediction process, and generates a prediction image or the like in the optimal prediction mode. For example, in this prediction process, the prediction unit 320 performs intra prediction to generate a prediction image or the like of the optimal intra prediction mode, performs inter prediction to generate a prediction image or the like of the optimal inter prediction mode, and the like.
  • the optimum prediction mode is selected based on the cost function value.
  • step S303 the calculation unit 312 calculates the difference between the input image and the predicted image in the optimal mode selected by the prediction process in step S302. That is, the calculation unit 312 generates a prediction residual D between the input image and the predicted image.
  • the prediction residual D obtained in this way is reduced in data amount compared to the original image data. Therefore, the data amount can be compressed as compared with the case where the image is encoded as it is.
  • step S304 the conversion unit 313 performs a conversion process on the prediction residual D generated by the process in step S303, and derives a conversion coefficient Coeff.
  • This conversion process is the reverse process of the reverse conversion process in step S307, and is the reverse process of the reverse conversion process executed in the above-described image decoding process. Details of the processing in step S304 will be described later.
  • step S305 the quantization unit 314 quantizes the transform coefficient Coeff obtained by the process in step S304 by using the quantization parameter calculated by the control unit 311 and derives the quantized transform coefficient level level. .
  • step S306 the inverse quantization unit 316 inversely quantizes the quantized transform coefficient level level generated by the process in step S305 with a characteristic corresponding to the quantization characteristic in step S305, and derives a transform coefficient Coeff_IQ. .
  • step S307 the inverse transform unit 317 performs inverse transform on the transform coefficient Coeff_IQ obtained by the process in step S306 by a method corresponding to the transform process in step S304, and derives a prediction residual D '.
  • This inverse transformation process is executed in the same manner as the inverse transformation process executed in the above-described image decoding process.
  • step S308 the calculation unit 318 adds the prediction image obtained by the prediction process in step S302 to the prediction residual D ′ derived by the process in step S307, thereby obtaining a locally decoded decoded image. Generate.
  • step S309 the frame memory 319 stores the locally decoded decoded image obtained by the process in step S308.
  • the encoding unit 315 encodes the quantized transform coefficient level level obtained by the process in step S305.
  • the encoding unit 315 encodes a quantized transform coefficient level level, which is information about an image, by arithmetic encoding or the like, and generates encoded data.
  • the encoding unit 315 encodes various encoding parameters (header information Hinfo, prediction mode information Pinfo, conversion information Tinfo). Further, the encoding unit 315 derives the residual information RInfo from the quantized transform coefficient level level and encodes the residual information RInfo.
  • step S311 the encoding unit 315 collects the encoded data of various information generated in this way and outputs the data as a bit stream to the outside of the image encoding device 300.
  • This bit stream is transmitted to the decoding side via a transmission path or a recording medium, for example.
  • the image encoding process ends.
  • processing unit of each of these processes is arbitrary and does not need to be the same. Therefore, the processing of each step can be executed in parallel with the processing of other steps, or the processing order can be changed as appropriate.
  • step S331 determines in step S331 whether the conversion skip identifier ts_idx is 2D_TS (two-dimensional conversion skip mode) or whether the conversion quantization bypass flag transquant_bypass_flag is 1 (true). judge.
  • the switch 331 outputs the prediction residual D as the conversion coefficient Coeff to the outside. That is, the conversion process ends, and the process returns to FIG.
  • step S331 determines the prediction residual D Is output to the primary conversion unit 332. That is, the process proceeds to step S332.
  • the primary conversion selection unit 341 refers to the primary horizontal conversion specification flag pt_hor_flag, the primary vertical conversion specification flag pt_ver_flag, the prediction mode information PInfo, and the conversion skip identifier ts_idx, and determines the primary horizontal conversion PThor and the primary vertical conversion PTver. These are selected and supplied to the primary horizontal conversion unit 343 and the primary vertical conversion unit 345, respectively.
  • step S334 the primary horizontal transform unit 343 receives the matrix of the prediction residual D and the primary horizontal transform PThor for each transform block, performs matrix calculation, and outputs the result as a transform coefficient Coeff_Phor after the primary horizontal transform. .
  • the process of step S334 ends, the process proceeds to step S335.
  • step S333 when it is determined in step S333 that the conversion skip identifier ts_idx is 1D_H_TS, the switch 342 skips the primary horizontal conversion unit 343 and sets the prediction residual D as the conversion coefficient Coeff_Phor after the primary horizontal conversion. Supply to switch 344. That is, the process of step S334 is omitted, and the process proceeds to step S335.
  • step S336 the primary vertical conversion unit 345 performs primary vertical conversion. That is, for each transform block, the primary vertical transform unit 345 receives the matrix of the transform coefficient Coeff_Phor after the primary horizontal transform and the primary vertical transform PTver, performs a matrix operation, and outputs the result as the transform coefficient Coeff_P after the primary transform. To do. When the process of step S336 ends, the process proceeds to step S337.
  • step S335 If it is determined in step S335 that the conversion skip identifier ts_idx is 1D_V_TS, the switch 344 skips input to the primary vertical conversion unit 345 and inputs the conversion coefficient Coeff_Phor after the primary horizontal conversion to the primary vertical conversion unit 345. To be output as the conversion coefficient Coeff_P. That is, the process of step S336 is omitted, and the process proceeds to step S337.
  • step S337 the secondary conversion unit 333 performs secondary conversion on the input primary conversion coefficient Coeff_P based on the secondary conversion identifier st_idx, and derives and outputs the conversion coefficient Coeff.
  • the conversion process ends, and the process returns to FIG.
  • the primary conversion selection unit 341 determines whether or not the adaptive primary conversion flag apt_flag is 1 (true) in step S351. If it is determined that the adaptive primary conversion flag apt_flag is 1 (true), the process proceeds to step S352. In step S352, the primary conversion selection unit 341 selects a conversion set for each of the primary vertical conversion and the primary horizontal conversion based on the prediction mode information PInfo. When the process of step S352 ends, the process proceeds to step S354.
  • step S351 If it is determined in step S351 that the adaptive primary conversion flag apt_flag is 0 (false), the process proceeds to step S353.
  • step S353 the primary conversion selection unit 341 selects a predetermined conversion set. When the process of step S353 ends, the process proceeds to step S354.
  • step S354 the primary transformation selection unit 341 selects an orthogonal transformation to be applied as the primary horizontal transformation PThor with reference to the horizontal transformation set identifier TransformSetH and the primary horizontal transformation designation flag pt_hor_flag.
  • step S355 the inverse primary transformation selection unit 341 selects an orthogonal transformation to be applied as the primary vertical transformation PTver with reference to the vertical transformation set identifier TransformSetV and the primary vertical transformation designation flag pt_ver_flag.
  • step S355 When the process of step S355 is completed, the primary conversion selection process is terminated, and the process returns to FIG.
  • step S333 and step S335 are omitted, and when the conversion skip identifier ts_idx is 1D_H_TS (horizontal one-dimensional conversion skip) in step S331, the unit matrix is selected as the primary horizontal conversion PThor, and the processing of step S334 is performed. May be executed.
  • step S331 when the conversion skip identifier ts_idx is 1D_V_TS (vertical one-dimensional conversion skip), the unit matrix may be selected as the primary vertical conversion PTver, and the process of step S336 may be executed.
  • the conversion unit 313 included in the image encoding device 300 suppresses a reduction in the amount of conversion processing and a reduction in energy compaction for a residual signal to which conversion skip is preferably applied. Inverse transformation processing with improved coding efficiency can be performed. More specifically, the conversion unit 313 suppresses a reduction in the amount of primary conversion and a reduction in energy compaction for a residual signal for which it is desirable to skip one-dimensional conversion in the horizontal direction or the vertical direction. Inverse primary conversion processing with improved coding efficiency can be performed.
  • the conversion skip identifier ts_idx and the primary conversion identifier pt_idx in the image decoding apparatus 100 described above correspond to the reverse process of the decoding process described above. Accordingly, in the image encoding process, as in the case of the image decoding process, the following control is performed based on these parameters. (1) The conversion skip flag ts_flag is extended to the conversion skip identifier ts_idx. (2) When the conversion skip identifier ts_idx is 1D_H_TS, primary horizontal conversion and secondary conversion are skipped. (3) When the conversion skip identifier ts_idx is 1D_V_TS, the primary vertical conversion and the secondary conversion are skipped.
  • the primary horizontal conversion designation flag pt_hor_flag is not used when the conversion skip identifier ts_idx encoded in units of conversion blocks is 1D_H_TS, it is redundant to encode this information. Further, when the conversion skip identifier ts_idx indicates 1D_V_TS, the primary vertical conversion designation flag pt_ver_flag is not used, so that it is redundant to encode this information. Therefore, the following changes are made in order to efficiently encode the primary conversion identifier pt_idx.
  • the primary conversion identifier pt_idx is derived from the primary horizontal conversion specification flag pt_hor_flag and the primary vertical conversion specification flag pt_ver_flag on the encoding side as described in the above equation (20).
  • the conversion skip identifier ts_idx is 1D_H_TS
  • the primary conversion identifier pt_idx is arithmetically encoded as a 1-bit bin string, and is therefore arithmetically encoded as a 2-bit bin string Accordingly, it is possible to reduce the number of bin sequences to be encoded. Therefore, an increase in code amount can be suppressed, and encoding efficiency can be improved.
  • the secondary conversion when the conversion skip identifier ts_idx is 2D_TS, 1D_H_TS, or 1D_V_TS, the secondary conversion is skipped, so that it is redundant to encode the secondary conversion identifier st_idx, which is a control parameter for the secondary conversion. Therefore, when the conversion skip identifier ts_idx is 2D_TS, 1D_H_TS, or 1D_V_TS, the amount of processing related to the encoding of the secondary conversion identifier st_idx is increased by changing the encoding of the secondary conversion identifier st_idx to be omitted. Can be suppressed.
  • FIG. 32 is a block diagram illustrating an exemplary main configuration related to encoding of the conversion skip identifier ts_idx of the encoding unit 315.
  • the encoding unit 315 includes a conversion skip effective flag encoding unit 361, a maximum conversion skip block size encoding unit 362, a conversion quantization bypass flag encoding unit 363, and a conversion skip identifier encoding unit. 364.
  • the conversion skip effective flag encoding unit 361 performs processing related to encoding of the conversion skip effective flag ts_enabled_flag.
  • the maximum conversion skip block size encoding unit 362 performs processing related to encoding of the maximum conversion skip block size MaxTSSize.
  • the transform quantization bypass flag encoding unit 363 performs processing related to encoding of the transform quantization bypass flag transquant_bypass_flag.
  • the conversion skip identifier encoding unit 364 performs processing related to encoding of the conversion skip identifier ts_idx.
  • the conversion skip effective flag encoding unit 361 When the encoding process is started, the conversion skip effective flag encoding unit 361 performs variable length encoding on the conversion skip effective flag ts_enabled_flag included in the header information HInfo in step S371, and generates and outputs a bit string.
  • step S372 the maximum conversion skip block size encoding unit 362 determines whether or not the conversion skip valid flag ts_enabled_flag included in the header information Hinfo is 1 (true). If it is determined that the conversion skip enabled flag ts_enabled_flag is 1 (true), the process proceeds to step S373.
  • step S373 the maximum conversion skip block size encoding unit 362 performs variable-length encoding on the maximum conversion skip block size MaxTSSize (or logarithmic value log2MaxTSSize with 2 as a base) included in the header information HInfo, generates a bit string, and outputs it. To do.
  • step S373 ends, the process proceeds to step S374. If it is determined in step S372 that the conversion skip valid flag ts_enabled_flag is 0 (false), the process in step S373 is omitted, and the process proceeds to step S374.
  • step S374 the transform quantization bypass flag coding unit 363 performs variable length coding on the transform quantization bypass flag transquant_bypass_flag included in the header information HInfo, and generates and outputs a bit string.
  • step S375 the transform skip identifier encoding unit 364 determines whether or not the transform quantization bypass flag transquant_bypass_flag included in the transform information Tinfo is 1 (true). When it is determined that the transform quantization bypass flag transquant_bypass_flag is 1 (true), the coding of the transform skip identifier ts_idx is omitted, the coding process ends, and the process returns to FIG. If it is determined in step S375 that the transform quantization bypass flag transquant_bypass_flag is 0 (false), the process proceeds to step S376.
  • step S376 the conversion skip identifier encoding unit 364 determines whether or not the conversion skip valid flag ts_enabled_flag included in the header information HInfo is 1 (true). When it is determined that the conversion skip valid flag ts_enabled_flag is 0 (false), the encoding of the conversion skip identifier ts_idx is omitted, the encoding process ends, and the process returns to FIG. If it is determined that the conversion skip valid flag ts_enabled_flag is 1 (true), the process proceeds to step S377.
  • TBSize When TBSize is larger than the maximum conversion skip block size MaxTSSize, that is, it is determined that the logical value of the conditional expression is 0, the encoding of the conversion skip identifier ts_idx is omitted, the encoding process ends, and the process is as shown in FIG. Return to. If it is determined that TBSize is equal to or smaller than the maximum conversion skip block size MaxTSSize, that is, the logical value of the conditional expression is 1, the process proceeds to step S378.
  • step S3708 the conversion skip identifier encoding unit 364 performs variable length encoding on the conversion skip identifier ts_idx included in the header information HInfo, and generates and outputs a bit string.
  • step S378 ends, the encoding process ends, and the process returns to FIG.
  • the processing order of each step may be changed or the content of the processing may be changed within a feasible range.
  • the encoding side can adaptively select two-dimensional conversion skip and one-dimensional conversion skip in the horizontal or vertical direction in units of transform blocks. . Therefore, since the residual signal in which the one-dimensional conversion skip is more effective than in the past can be encoded in the one-dimensional conversion skip mode, the encoding efficiency can be improved.
  • FIG. 34 is a block diagram illustrating a main configuration example of the encoding unit 315 regarding encoding of the primary conversion identifier pt_idx.
  • the encoding unit 315 in this case includes a primary conversion valid flag encoding unit 371, an adaptive primary conversion flag encoding unit 372, and a primary conversion identifier encoding unit 373.
  • the primary conversion effective flag encoding unit 371 performs processing related to encoding of the primary conversion effective flag pt_enabled_flag.
  • the adaptive primary conversion flag encoding unit 372 performs processing related to encoding of the primary conversion flag pt_enabled_flag.
  • the primary conversion identifier encoding unit 373 performs processing related to encoding of the primary conversion identifier pt_idx.
  • the primary conversion effective flag encoding unit 371 When the encoding process is started, the primary conversion effective flag encoding unit 371 performs variable length encoding on the primary conversion effective flag pt_enabled_flag included in the header information HInfo in step S391, and generates and outputs a bit string.
  • step S392 the adaptive primary conversion flag encoding unit 372 determines whether or not the primary conversion enable flag pt_enabled_flag included in the header information Hinfo is 1 (true). When it is determined that the primary conversion valid flag pt_enabled_flag is 0, the process for deriving and encoding the primary conversion identifier pt_idx is omitted, the encoding process is terminated, and the process returns to FIG. If it is determined that the primary conversion enable flag pt_enabled_flag is 1, the process proceeds to step S393.
  • step S393 the adaptive primary conversion flag encoding unit 372 performs variable length encoding on the adaptive primary conversion flag apt_flag included in the header information HInfo, and generates and outputs a bit string.
  • step S394 the adaptive primary conversion flag encoding unit 372 determines whether or not the adaptive primary conversion flag apt_flag is 1 (true). When it is determined that the adaptive primary conversion flag apt_flag is 0 (false), the processing relating to the derivation and encoding of the primary conversion identifier pt_idx is omitted, the encoding processing is terminated, and the processing returns to FIG. If it is determined that the adaptive primary conversion flag apt_flag is 1 (true), the process proceeds to step S395.
  • step S395 the primary transform identifier encoding unit 373 determines whether or not the transform quantization bypass flag transquant_bypass_flag is 1 (true). When it is determined that the transform quantization bypass flag transquant_bypass_flag is 1 (true), the processing related to the derivation and encoding of the primary transform identifier pt_idx is omitted, the encoding processing ends, and the processing returns to FIG. If it is determined that the transform quantization bypass flag transquant_bypass_flag is 0 (false), the process proceeds to step S396.
  • step S396 the primary conversion identifier encoding unit 373 determines whether or not the conversion skip identifier ts_idx is 2D_TS (two-dimensional conversion skip). When it is determined that the conversion skip identifier ts_idx is 2D_TS, the process for deriving and encoding the primary conversion identifier pt_idx is omitted, the encoding process ends, and the process returns to FIG. If it is determined that the conversion skip identifier ts_idx is other than 2D_TS, the process proceeds to step S397.
  • 2D_TS two-dimensional conversion skip
  • step S398 the primary conversion identifier encoding unit 398 determines whether or not the conversion block to be encoded is a luminance component. If it is determined that it is not a luminance component, the process for deriving and encoding the primary conversion identifier pt_idx is omitted, the encoding process is terminated, and the process returns to FIG. If it is determined that the component is a luminance component, the process proceeds to step S399.
  • the process of step S399 ends, the process proceeds to step S400.
  • ptNumSigTH a predetermined threshold value
  • the process for deriving and encoding the primary conversion identifier pt_idx is omitted, the encoding process ends, and the process returns to FIG. If it is determined that the total number numSig of the non-zero transform coefficients is equal to or greater than the predetermined threshold value ptNumSigTH, the process proceeds to step S401.
  • step S401 the primary conversion identifier encoding unit 373 derives the primary conversion identifier pt_idx with reference to the conversion skip identifier ts_idx, the primary horizontal conversion specification flag pt_hor_flag, and the primary vertical conversion specification flag pt_ver_flag. Derivation of details of the primary conversion identifier pt_idx will be described later.
  • step S402 the primary conversion identifier encoding unit 373 performs variable length encoding on the primary conversion identifier pt_idx included in the header information HInfo, and generates and outputs a bit string.
  • the conversion skip identifier ts_idx is 1D_H_TS or 1D_V_TS
  • the primary conversion identifier pt_idx can be arithmetically encoded as a 1-bit bin string, it is encoded more than when encoded as a 2-bit bin string.
  • the target bin sequence can be reduced. Therefore, it is possible to reduce the processing amount related to the encoding of the primary conversion identifier pt_idx. In addition, since the amount of codes can be reduced, encoding efficiency can be improved.
  • step S421 the primary conversion identifier encoding unit 373 determines whether or not the conversion skip identifier ts_idx is NO_TS (not conversion skip). If it is determined that the conversion skip identifier ts_idx is NO_TS, the process proceeds to step S422.
  • step S422 the primary conversion identifier encoding unit 373 derives the primary conversion identifier pt_idx from the primary horizontal conversion specification flag pt_hor_flag and the primary vertical conversion flag pt_ver_flag by the above equation (20).
  • the primary conversion identifier derivation process ends, and the process returns to FIG.
  • step S421 If it is determined in step S421 that the conversion skip identifier ts_idx is other than NO_TS, the process proceeds to step S423.
  • step S423 the primary conversion identifier encoding unit 373 determines whether or not the conversion skip identifier ts_idx is 2D_TS (two-dimensional conversion skip). When it is determined that the conversion skip identifier ts_idx is 2D_TS, the primary conversion identifier derivation process ends, and the process returns to FIG.
  • step S423 If it is determined in step S423 that the conversion skip identifier ts_idx is other than 2D_TS, the process proceeds to step S424.
  • step S424 the primary conversion identifier encoding unit 373 determines whether or not the conversion skip identifier ts_idx is 1D_H_TS (one-dimensional conversion skip in the horizontal direction). If it is determined that the conversion skip identifier ts_idx is 1D_H_TS, the process proceeds to step S425.
  • step S425 the primary conversion identifier derivation process ends, and the process returns to FIG.
  • step S424 If it is determined in step S424 that the conversion skip identifier ts_idx is other than 1D_H_TS, the process proceeds to step S426.
  • step S426 the primary conversion identifier derivation process ends, and the process returns to FIG.
  • this processing may be performed within a possible range, and the processing order of each step may be changed or the processing content may be changed.
  • FIG. 37 is a block diagram illustrating a main configuration example of the encoding unit 315 regarding decoding of the secondary conversion identifier st_idx.
  • the encoding unit 315 in this case includes a secondary conversion valid flag encoding unit 381 and a secondary conversion identifier encoding unit 382.
  • the secondary conversion effective flag encoding unit 381 performs processing related to encoding of the secondary conversion effective flag st_enabled_flag.
  • the secondary conversion identifier encoding unit 382 performs processing related to encoding of the secondary conversion identifier st_idx.
  • the secondary conversion effective flag encoding unit 381 When the encoding process is started, the secondary conversion effective flag encoding unit 381 performs variable length encoding on the secondary conversion effective flag st_enabled_flag included in the header information HInfo in step S441, and generates and outputs a bit string.
  • step S442 the secondary conversion identifier encoding unit 382 determines whether or not the secondary conversion enable flag st_enabled_flag included in the header information Hinfo is 1 (true). When it is determined that the secondary conversion valid flag st_enabled_flag is 0 (false), the encoding process ends, and the process returns to FIG.
  • step S442 If it is determined in step S442 that the secondary conversion valid flag st_enabled_flag is 1 (true), the process proceeds to step S443.
  • step S443 the secondary transform identifier encoding unit 382 determines whether or not the transform quantization bypass flag transquant_bypass_flag is 1 (true). When it is determined that the transform quantization bypass flag transquant_bypass_flag is 1 (true), the encoding process ends, and the process returns to FIG. 29. If it is determined that the transform quantization bypass flag transquant_bypass_flag is 0 (false), the process proceeds to step S444.
  • step S444 the secondary conversion identifier encoding unit 382 determines whether or not the conversion skip identifier ts_idx is NO_TS (no conversion skip is performed). When it is determined that the conversion skip identifier ts_idx is other than NO_TS, the encoding process ends, and the process returns to FIG. If it is determined that the conversion skip identifier ts_idx is NO_TS, the process proceeds to step S445.
  • a predetermined threshold TH stNumSigTH
  • step S447 the secondary conversion identifier encoding unit 382 performs variable length encoding on the secondary conversion identifier st_idx included in the header information HInfo, and generates and outputs a bit string.
  • step S447 When the process of step S447 is finished, the encoding process is finished, and the process returns to FIG.
  • the secondary conversion control parameter is the secondary conversion identifier st_idx, but it may be the secondary conversion flag st_flag.
  • the primary conversion identifier pt_idx is derived from the primary horizontal conversion specification flag pt_hor_flag and the primary vertical conversion specification flag pt_ver_flag.
  • the present invention is not limited to this.
  • the primary horizontal conversion specification flag pt_hor_flag and the primary vertical conversion specification flag pt_ver_flag may be encoded.
  • FIG. 39 is a block diagram illustrating a main configuration example of encoding of the primary horizontal conversion designation flag pt_hor_flag and the primary vertical conversion designation flag pt_ver_flag in the encoding unit 315.
  • the encoding unit 315 in this case includes a primary conversion valid flag encoding unit 371, an adaptive primary conversion flag encoding unit 372, a primary horizontal conversion specification flag encoding unit 391, and a primary vertical conversion specification.
  • a flag encoding unit 392 is included.
  • the primary horizontal conversion designation flag encoding unit 391 performs processing related to encoding of the primary horizontal conversion specification flag pt_hor_flag.
  • the primary vertical conversion designation flag encoding unit 392 performs processing related to encoding of the primary vertical conversion specification flag pt_ver_flag.
  • the flag pt_hor_flag is variable-length encoded to generate a bit string.
  • the primary horizontal conversion designation flag encoding unit 391 omits the encoding of the primary horizontal conversion designation flag pt_hor_flag.
  • the switch 342 of the primary conversion unit 332 supplies the prediction residual D to the switch 344 when the primary horizontal conversion is skipped. Scaling may be performed.
  • the switch 344 of the primary conversion unit 332 uses the conversion coefficient Coeff_Phor after the primary horizontal conversion as the conversion coefficient Coeff_P after the primary conversion as an external (secondary conversion unit). 333), the scaling for quantization may be performed at that time.
  • FIG. 40 is a block diagram illustrating a main configuration example of the conversion unit 313 in that case.
  • the conversion unit 313 also has a configuration basically similar to that in FIG.
  • the primary conversion unit 332 includes a scaling unit 401 and a scaling unit 402.
  • the switch 342 supplies the conversion coefficient D to the scaling unit 401 when skipping the primary horizontal conversion.
  • the scaling unit 401 performs scaling on the conversion coefficient D supplied from the switch 342. For example, the scaling unit 401 performs a bit shift operation of N (N is a natural number) bits for normalizing the supplied transform coefficients so as to have the same norm as when the primary horizontal transform is performed.
  • the scaling unit 401 supplies the scaled conversion coefficient to the switch 344.
  • the switch 344 supplies the conversion coefficient Coeff_Phor after the primary horizontal conversion to the scaling unit 402 as the prediction residual D ′. Similar to the scaling unit 401, the scaling unit 402 performs scaling on the transform coefficient Coeff_Phor after primary horizontal conversion supplied from the switch 344. For example, the scaling unit 402 performs a bit shift operation of N (N is a natural number) bits for normalizing the supplied transform coefficients so as to have the same norm as that when the primary vertical transform is performed. The scaling unit 402 outputs the scaled prediction residual D ′ to the outside.
  • N is a natural number
  • the dynamic range width of the transform coefficient can be suppressed within a predetermined range, so that an increase in decoding load can be suppressed.
  • the data units in which the information related to the image and the information related to the encoding / decoding of the image described above are set are arbitrary, and are not limited to the above-described examples.
  • these pieces of information may be set for each TU, TB, PU, PB, CU, LCU, sub-block, block, tile, slice, picture, sequence, or component.
  • Data in data units may be targeted.
  • this data unit is set for each piece of information. That is, all information need not be set (or targeted) for each identical data unit.
  • the storage location of these pieces of information is arbitrary, and the information may be stored in the above-described data unit header, parameter set, or the like. Moreover, you may make it store in multiple places.
  • control information related to the present technology described in each of the above embodiments may be transmitted from the encoding side to the decoding side. For example, you may make it transmit the control information (for example, enabled_flag) which controls whether application (or prohibition) of applying this technique mentioned above is permitted. Further, for example, control information designating an upper limit or a lower limit of the block size permitted (or prohibited) to apply the present technology described above, or both may be transmitted.
  • control information for example, enabled_flag
  • the present technology can be applied to arbitrary image encoding / decoding that performs primary transformation and secondary transformation (inverse secondary transformation and inverse primary transformation). That is, specifications such as transformation (inverse transformation), quantization (inverse quantization), encoding (decoding), and prediction are arbitrary and are not limited to the above-described example. For example, in conversion (inverse conversion), (inverse) conversion other than (inverse) primary conversion and (inverse) secondary conversion (that is, three or more (inverse) conversion) may be performed.
  • the encoding (decoding) may be a reversible method or an irreversible method. Further, quantization (inverse quantization), prediction, and the like may be omitted. Further, processing not described above such as filter processing may be performed.
  • the system, device, processing unit, etc. to which this technology is applied can be used in any field such as traffic, medical care, crime prevention, agriculture, livestock industry, mining, beauty, factory, home appliance, weather, nature monitoring, etc. .
  • the present technology can also be applied to a system or device that transmits an image used for viewing.
  • the present technology can be applied to a system or a device that is used for transportation.
  • the present technology can also be applied to a system or device used for security.
  • the present technology can be applied to a system or a device provided for sports.
  • the present technology can also be applied to a system or a device provided for agriculture.
  • the present technology can also be applied to a system or device used for livestock industry.
  • the present technology can also be applied to systems and devices that monitor natural conditions such as volcanoes, forests, and oceans.
  • the present technology can be applied to, for example, a weather observation system or a weather observation apparatus that observes weather, temperature, humidity, wind speed, sunshine duration, and the like.
  • the present technology can also be applied to systems and devices for observing the ecology of wildlife such as birds, fish, reptiles, amphibians, mammals, insects, and plants.
  • Hierarchical image encoding (scalable encoding) that performs encoding / decoding of hierarchical images that are layered (hierarchized) so as to have a scalability function with respect to predetermined parameters. It can be applied to a decoding system. In this case, the present technology may be applied in encoding / decoding of each layer (layer).
  • ⁇ Computer> The series of processes described above can be executed by hardware or can be executed by software.
  • a program constituting the software is installed in the computer.
  • the computer includes, for example, a general-purpose personal computer that can execute various functions by installing a computer incorporated in dedicated hardware and various programs.
  • FIG. 41 is a block diagram showing an example of a hardware configuration of a computer that executes the above-described series of processing by a program.
  • a CPU Central Processing Unit
  • ROM Read Only Memory
  • RAM Random Access Memory
  • An input / output interface 810 is also connected to the bus 804.
  • An input unit 811, an output unit 812, a storage unit 813, a communication unit 814, and a drive 815 are connected to the input / output interface 810.
  • the input unit 811 includes, for example, a keyboard, a mouse, a microphone, a touch panel, an input terminal, and the like.
  • the output unit 812 includes, for example, a display, a speaker, an output terminal, and the like.
  • the storage unit 813 includes, for example, a hard disk, a RAM disk, a nonvolatile memory, and the like.
  • the communication unit 814 includes a network interface, for example.
  • the drive 815 drives a removable medium 821 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory.
  • the CPU 801 loads the program stored in the storage unit 813 into the RAM 803 via the input / output interface 810 and the bus 804 and executes the program, for example. Is performed.
  • the RAM 803 also appropriately stores data necessary for the CPU 801 to execute various processes.
  • the program executed by the computer (CPU 801) can be recorded and applied to, for example, a removable medium 821 as a package medium or the like.
  • the program can be installed in the storage unit 813 via the input / output interface 810 by attaching the removable medium 821 to the drive 815.
  • This program can also be provided via a wired or wireless transmission medium such as a local area network, the Internet, or digital satellite broadcasting. In that case, the program can be received by the communication unit 814 and installed in the storage unit 813.
  • a wired or wireless transmission medium such as a local area network, the Internet, or digital satellite broadcasting.
  • the program can be received by the communication unit 814 and installed in the storage unit 813.
  • this program can be installed in advance in the ROM 802 or the storage unit 813.
  • the image encoding device 300 and the image decoding device 100 are, for example, a transmitter and a receiver in cable broadcasting such as satellite broadcasting and cable TV, distribution on the Internet, and distribution to terminals by cellular communication.
  • the present invention can be applied to various electronic devices such as a recording apparatus that records an image on a recording medium or a medium such as an optical disk, a magnetic disk, and a flash memory, and a reproducing apparatus that reproduces an image from these storage media.
  • FIG. 42 illustrates an example of a schematic configuration of a television device to which the above-described embodiment is applied.
  • the television apparatus 900 includes an antenna 901, a tuner 902, a demultiplexer 903, a decoder 904, a video signal processing unit 905, a display unit 906, an audio signal processing unit 907, a speaker 908, an external interface (I / F) unit 909, and a control unit. 910, a user interface (I / F) unit 911, and a bus 912.
  • Tuner 902 extracts a signal of a desired channel from a broadcast signal received via antenna 901, and demodulates the extracted signal. Then, the tuner 902 outputs the encoded bit stream obtained by the demodulation to the demultiplexer 903. That is, the tuner 902 has a role as a transmission unit in the television device 900 that receives an encoded stream in which an image is encoded.
  • the demultiplexer 903 separates the video stream and audio stream of the viewing target program from the encoded bit stream, and outputs each separated stream to the decoder 904. Further, the demultiplexer 903 extracts auxiliary data such as EPG (Electronic Program Guide) from the encoded bit stream, and supplies the extracted data to the control unit 910. Note that the demultiplexer 903 may perform descrambling when the encoded bit stream is scrambled.
  • EPG Electronic Program Guide
  • the decoder 904 decodes the video stream and audio stream input from the demultiplexer 903. Then, the decoder 904 outputs the video data generated by the decoding process to the video signal processing unit 905. In addition, the decoder 904 outputs audio data generated by the decoding process to the audio signal processing unit 907.
  • the video signal processing unit 905 reproduces the video data input from the decoder 904 and causes the display unit 906 to display the video.
  • the video signal processing unit 905 may cause the display unit 906 to display an application screen supplied via a network.
  • the video signal processing unit 905 may perform additional processing such as noise removal on the video data according to the setting.
  • the video signal processing unit 905 may generate a GUI (Graphical User Interface) image such as a menu, a button, or a cursor, and superimpose the generated image on the output image.
  • GUI Graphic User Interface
  • the display unit 906 is driven by a drive signal supplied from the video signal processing unit 905, and displays an image on a video screen of a display device (for example, a liquid crystal display, a plasma display, or an OELD (Organic Electro Electronum Display) (organic EL display)). Or an image is displayed.
  • a display device for example, a liquid crystal display, a plasma display, or an OELD (Organic Electro Electronum Display) (organic EL display)). Or an image is displayed.
  • the audio signal processing unit 907 performs reproduction processing such as D / A conversion and amplification on the audio data input from the decoder 904, and outputs audio from the speaker 908.
  • the audio signal processing unit 907 may perform additional processing such as noise removal on the audio data.
  • the external interface unit 909 is an interface for connecting the television device 900 to an external device or a network.
  • a video stream or an audio stream received via the external interface unit 909 may be decoded by the decoder 904. That is, the external interface unit 909 also has a role as a transmission unit in the television apparatus 900 that receives an encoded stream in which an image is encoded.
  • the control unit 910 includes a processor such as a CPU and memories such as a RAM and a ROM.
  • the memory stores a program executed by the CPU, program data, EPG data, data acquired via a network, and the like.
  • the program stored in the memory is read and executed by the CPU when the television apparatus 900 is activated.
  • the CPU controls the operation of the television device 900 according to an operation signal input from the user interface unit 911 by executing the program.
  • the user interface unit 911 is connected to the control unit 910.
  • the user interface unit 911 includes, for example, buttons and switches for the user to operate the television device 900, a remote control signal receiving unit, and the like.
  • the user interface unit 911 detects an operation by the user via these components, generates an operation signal, and outputs the generated operation signal to the control unit 910.
  • the bus 912 connects the tuner 902, the demultiplexer 903, the decoder 904, the video signal processing unit 905, the audio signal processing unit 907, the external interface unit 909, and the control unit 910 to each other.
  • the decoder 904 may have the function of the image decoding apparatus 100 described above. That is, the decoder 904 may decode the encoded data by the method described in each of the above embodiments. In this way, the television device 900 can obtain the same effects as those of the embodiments described above with reference to FIGS.
  • the video signal processing unit 905 encodes image data supplied from the decoder 904, for example, and the obtained encoded data is transmitted via the external interface unit 909. You may enable it to output to the exterior of the television apparatus 900.
  • FIG. The video signal processing unit 905 may have the function of the image encoding device 300 described above. That is, the video signal processing unit 905 may encode the image data supplied from the decoder 904 by the method described in the above embodiments. In this way, the television device 900 can obtain the same effects as those of the embodiments described above with reference to FIGS.
  • FIG. 43 shows an example of a schematic configuration of a mobile phone to which the above-described embodiment is applied.
  • a cellular phone 920 includes an antenna 921, a communication unit 922, an audio codec 923, a speaker 924, a microphone 925, a camera unit 926, an image processing unit 927, a demultiplexing unit 928, a recording / reproducing unit 929, a display unit 930, a control unit 931, an operation A portion 932 and a bus 933.
  • the antenna 921 is connected to the communication unit 922.
  • the speaker 924 and the microphone 925 are connected to the audio codec 923.
  • the operation unit 932 is connected to the control unit 931.
  • the bus 933 connects the communication unit 922, the audio codec 923, the camera unit 926, the image processing unit 927, the demultiplexing unit 928, the recording / reproducing unit 929, the display unit 930, and the control unit 931 to each other.
  • the mobile phone 920 has various operation modes including a voice call mode, a data communication mode, a shooting mode, and a videophone mode, and is used for sending and receiving voice signals, sending and receiving e-mail or image data, taking images, and recording data. Perform the action.
  • the analog voice signal generated by the microphone 925 is supplied to the voice codec 923.
  • the audio codec 923 converts an analog audio signal into audio data, A / D converts the compressed audio data, and compresses it. Then, the audio codec 923 outputs the compressed audio data to the communication unit 922.
  • the communication unit 922 encodes and modulates the audio data and generates a transmission signal. Then, the communication unit 922 transmits the generated transmission signal to a base station (not shown) via the antenna 921. In addition, the communication unit 922 amplifies a radio signal received via the antenna 921 and performs frequency conversion to acquire a received signal.
  • the communication unit 922 demodulates and decodes the received signal to generate audio data, and outputs the generated audio data to the audio codec 923.
  • the audio codec 923 decompresses the audio data and performs D / A conversion to generate an analog audio signal. Then, the audio codec 923 supplies the generated audio signal to the speaker 924 to output audio.
  • the control unit 931 generates character data constituting the e-mail in response to an operation by the user via the operation unit 932.
  • the control unit 931 causes the display unit 930 to display characters.
  • the control unit 931 generates e-mail data in response to a transmission instruction from the user via the operation unit 932, and outputs the generated e-mail data to the communication unit 922.
  • the communication unit 922 encodes and modulates email data and generates a transmission signal. Then, the communication unit 922 transmits the generated transmission signal to a base station (not shown) via the antenna 921.
  • the communication unit 922 amplifies a radio signal received via the antenna 921 and performs frequency conversion to acquire a received signal.
  • the communication unit 922 demodulates and decodes the received signal to restore the email data, and outputs the restored email data to the control unit 931.
  • the control unit 931 displays the content of the electronic mail on the display unit 930, supplies the electronic mail data to the recording / reproducing unit 929, and writes the data in the storage medium.
  • the recording / reproducing unit 929 has an arbitrary readable / writable storage medium.
  • the storage medium may be a built-in storage medium such as a RAM or a flash memory, or an externally mounted type such as a hard disk, magnetic disk, magneto-optical disk, optical disk, USB (Universal Serial Bus) memory, or memory card. It may be a storage medium.
  • the camera unit 926 images a subject to generate image data, and outputs the generated image data to the image processing unit 927.
  • the image processing unit 927 encodes the image data input from the camera unit 926, supplies the encoded stream to the recording / reproducing unit 929, and writes the encoded stream in the storage medium.
  • the recording / reproducing unit 929 reads out the encoded stream recorded in the storage medium and outputs the encoded stream to the image processing unit 927.
  • the image processing unit 927 decodes the encoded stream input from the recording / reproducing unit 929, supplies the image data to the display unit 930, and displays the image.
  • the demultiplexing unit 928 multiplexes the video stream encoded by the image processing unit 927 and the audio stream input from the audio codec 923, and the multiplexed stream is the communication unit 922. Output to.
  • the communication unit 922 encodes and modulates the stream and generates a transmission signal. Then, the communication unit 922 transmits the generated transmission signal to a base station (not shown) via the antenna 921.
  • the communication unit 922 amplifies a radio signal received via the antenna 921 and performs frequency conversion to acquire a received signal.
  • These transmission signal and reception signal may include an encoded bit stream.
  • the communication unit 922 demodulates and decodes the received signal to restore the stream, and outputs the restored stream to the demultiplexing unit 928.
  • the demultiplexing unit 928 separates the video stream and the audio stream from the input stream, and outputs the video stream to the image processing unit 927 and the audio stream to the audio codec 923.
  • the image processing unit 927 decodes the video stream and generates video data.
  • the video data is supplied to the display unit 930, and a series of images is displayed on the display unit 930.
  • the audio codec 923 decompresses the audio stream and performs D / A conversion to generate an analog audio signal. Then, the audio codec 923 supplies the generated audio signal to the speaker 924 to output audio.
  • the image processing unit 927 may have the function of the image encoding device 300 described above. That is, the image processing unit 927 may encode the image data by the method described in each of the above embodiments.
  • the cellular phone 920 can obtain the same effects as those of the embodiments described above with reference to FIGS.
  • the image processing unit 927 may have the function of the image decoding device 100 described above. That is, the image processing unit 927 may decode the encoded data by the method described in each of the above embodiments.
  • the cellular phone 920 can obtain the same effects as those of the embodiments described above with reference to FIGS.
  • FIG. 44 shows an example of a schematic configuration of a recording / reproducing apparatus to which the above-described embodiment is applied.
  • the recording / reproducing device 940 encodes audio data and video data of a received broadcast program and records the encoded data on a recording medium.
  • the recording / reproducing device 940 may encode audio data and video data acquired from another device and record them on a recording medium, for example.
  • the recording / reproducing device 940 reproduces data recorded on the recording medium on a monitor and a speaker, for example, in accordance with a user instruction. At this time, the recording / reproducing device 940 decodes the audio data and the video data.
  • the recording / reproducing apparatus 940 includes a tuner 941, an external interface (I / F) unit 942, an encoder 943, an HDD (Hard Disk Drive) unit 944, a disk drive 945, a selector 946, a decoder 947, and an OSD (On-Screen Display) unit 948.
  • Tuner 941 extracts a signal of a desired channel from a broadcast signal received via an antenna (not shown), and demodulates the extracted signal. Then, the tuner 941 outputs the encoded bit stream obtained by the demodulation to the selector 946. That is, the tuner 941 serves as a transmission unit in the recording / reproducing apparatus 940.
  • the external interface unit 942 is an interface for connecting the recording / reproducing device 940 to an external device or a network.
  • the external interface unit 942 may be, for example, an IEEE (Institute of Electrical and Electronic Engineers) 1394 interface, a network interface, a USB interface, or a flash memory interface.
  • IEEE Institute of Electrical and Electronic Engineers 1394 interface
  • a network interface e.g., a USB interface
  • a flash memory interface e.g., a flash memory interface.
  • video data and audio data received via the external interface unit 942 are input to the encoder 943. That is, the external interface unit 942 has a role as a transmission unit in the recording / reproducing apparatus 940.
  • the encoder 943 encodes video data and audio data when the video data and audio data input from the external interface unit 942 are not encoded. Then, the encoder 943 outputs the encoded bit stream to the selector 946.
  • the HDD unit 944 records an encoded bit stream, various programs, and other data in which content data such as video and audio is compressed in an internal hard disk. Further, the HDD unit 944 reads out these data from the hard disk when reproducing video and audio.
  • the disk drive 945 performs recording and reading of data to and from the mounted recording medium.
  • Recording media mounted on the disk drive 945 are, for example, DVD (Digital Versatile Disc) discs (DVD-Video, DVD-RAM (DVD -Random Access Memory), DVD-R (DVD-Recordable), DVD-RW (DVD-). Rewritable), DVD + R (DVD + Recordable), DVD + RW (DVD + Rewritable), etc.) or Blu-ray (registered trademark) disc.
  • the selector 946 selects an encoded bit stream input from the tuner 941 or the encoder 943 when recording video and audio, and outputs the selected encoded bit stream to the HDD 944 or the disk drive 945. In addition, the selector 946 outputs the encoded bit stream input from the HDD 944 or the disk drive 945 to the decoder 947 during video and audio reproduction.
  • the decoder 947 decodes the encoded bit stream and generates video data and audio data. Then, the decoder 947 outputs the generated video data to the OSD unit 948. The decoder 947 outputs the generated audio data to an external speaker.
  • the OSD unit 948 reproduces the video data input from the decoder 947 and displays the video. Further, the OSD unit 948 may superimpose a GUI image such as a menu, a button, or a cursor on the video to be displayed.
  • a GUI image such as a menu, a button, or a cursor
  • the control unit 949 includes a processor such as a CPU and memories such as a RAM and a ROM.
  • the memory stores a program executed by the CPU, program data, and the like.
  • the program stored in the memory is read and executed by the CPU when the recording / reproducing apparatus 940 is activated, for example.
  • the CPU executes the program to control the operation of the recording / reproducing device 940 in accordance with, for example, an operation signal input from the user interface unit 950.
  • the user interface unit 950 is connected to the control unit 949.
  • the user interface unit 950 includes, for example, buttons and switches for the user to operate the recording / reproducing device 940, a remote control signal receiving unit, and the like.
  • the user interface unit 950 detects an operation by the user via these components, generates an operation signal, and outputs the generated operation signal to the control unit 949.
  • the encoder 943 may have the function of the image encoding apparatus 300 described above. That is, the encoder 943 may encode the image data by the method described in each of the above embodiments. By doing in this way, the recording / reproducing apparatus 940 can acquire the effect similar to each embodiment mentioned above with reference to FIG. 1 thru
  • the decoder 947 may have the function of the image decoding apparatus 100 described above. That is, the decoder 947 may decode the encoded data by the method described in each of the above embodiments. By doing in this way, the recording / reproducing apparatus 940 can acquire the effect similar to each embodiment mentioned above with reference to FIG. 1 thru
  • FIG. 45 illustrates an example of a schematic configuration of an imaging apparatus to which the above-described embodiment is applied.
  • the imaging device 960 images a subject to generate an image, encodes the image data, and records it on a recording medium.
  • the imaging device 960 includes an optical block 961, an imaging unit 962, a signal processing unit 963, an image processing unit 964, a display unit 965, an external interface (I / F) unit 966, a memory unit 967, a media drive 968, an OSD unit 969, and a control.
  • the optical block 961 is connected to the imaging unit 962.
  • the imaging unit 962 is connected to the signal processing unit 963.
  • the display unit 965 is connected to the image processing unit 964.
  • the user interface unit 971 is connected to the control unit 970.
  • the bus 972 connects the image processing unit 964, the external interface unit 966, the memory unit 967, the media drive 968, the OSD unit 969, and the control unit 970 to each other.
  • the optical block 961 includes a focus lens and a diaphragm mechanism.
  • the optical block 961 forms an optical image of the subject on the imaging surface of the imaging unit 962.
  • the imaging unit 962 includes an image sensor such as a CCD (Charge-Coupled Device) or a CMOS (Complementary Metal-Oxide Semiconductor), and converts an optical image formed on the imaging surface into an image signal as an electrical signal by photoelectric conversion. Then, the imaging unit 962 outputs the image signal to the signal processing unit 963.
  • CCD Charge-Coupled Device
  • CMOS Complementary Metal-Oxide Semiconductor
  • the signal processing unit 963 performs various camera signal processing such as knee correction, gamma correction, and color correction on the image signal input from the imaging unit 962.
  • the signal processing unit 963 outputs the image data after the camera signal processing to the image processing unit 964.
  • the image processing unit 964 encodes the image data input from the signal processing unit 963 and generates encoded data. Then, the image processing unit 964 outputs the generated encoded data to the external interface unit 966 or the media drive 968. In addition, the image processing unit 964 decodes encoded data input from the external interface unit 966 or the media drive 968 to generate image data. Then, the image processing unit 964 outputs the generated image data to the display unit 965. In addition, the image processing unit 964 may display the image by outputting the image data input from the signal processing unit 963 to the display unit 965. Further, the image processing unit 964 may superimpose display data acquired from the OSD unit 969 on an image output to the display unit 965.
  • the OSD unit 969 generates a GUI image such as a menu, a button, or a cursor, and outputs the generated image to the image processing unit 964.
  • the external interface unit 966 is configured as a USB input / output terminal, for example.
  • the external interface unit 966 connects the imaging device 960 and a printer, for example, when printing an image.
  • a drive is connected to the external interface unit 966 as necessary.
  • a removable medium such as a magnetic disk or an optical disk is attached to the drive, and a program read from the removable medium can be installed in the imaging device 960.
  • the external interface unit 966 may be configured as a network interface connected to a network such as a LAN or the Internet. That is, the external interface unit 966 has a role as a transmission unit in the imaging device 960.
  • the recording medium mounted on the media drive 968 may be any readable / writable removable medium such as a magnetic disk, a magneto-optical disk, an optical disk, or a semiconductor memory.
  • a recording medium may be fixedly mounted on the media drive 968, and a non-portable storage unit such as an internal hard disk drive or an SSD (Solid State Drive) may be configured.
  • the control unit 970 includes a processor such as a CPU and memories such as a RAM and a ROM.
  • the memory stores a program executed by the CPU, program data, and the like.
  • the program stored in the memory is read and executed by the CPU when the imaging device 960 is activated, for example.
  • the CPU controls the operation of the imaging device 960 according to an operation signal input from the user interface unit 971 by executing the program.
  • the user interface unit 971 is connected to the control unit 970.
  • the user interface unit 971 includes, for example, buttons and switches for the user to operate the imaging device 960.
  • the user interface unit 971 detects an operation by the user via these components, generates an operation signal, and outputs the generated operation signal to the control unit 970.
  • the image processing unit 964 may have the function of the image encoding device 300 described above. That is, the image processing unit 964 may encode the image data by the method described in each of the above embodiments. By doing in this way, the imaging device 960 can obtain the same effect as each embodiment described above with reference to FIGS. 1 to 40.
  • the image processing unit 964 may have the function of the image decoding device 100 described above. That is, the image processing unit 964 may decode the encoded data by the method described in each of the above embodiments. By doing in this way, the imaging device 960 can obtain the same effect as each embodiment described above with reference to FIGS. 1 to 40.
  • the present technology may be any configuration installed in an arbitrary device or a device constituting the system, for example, a processor as a system LSI (Large Scale Integration), a module using a plurality of processors, a unit using a plurality of modules, etc. It can also be implemented as a set in which other functions are further added to the unit (that is, a partial configuration of the apparatus).
  • FIG. 46 illustrates an example of a schematic configuration of a video set to which the present technology is applied.
  • the video set 1300 shown in FIG. 46 has such a multi-functional configuration, and a device having a function relating to image encoding and decoding (either or both of them) can be used for the function. It is a combination of devices having other related functions.
  • the video set 1300 includes a module group such as a video module 1311, an external memory 1312, a power management module 1313, and a front-end module 1314, and an associated module 1321, a camera 1322, a sensor 1323, and the like. And a device having a function.
  • a module is a component that has several functions that are related to each other and that has a coherent function.
  • the specific physical configuration is arbitrary. For example, a plurality of processors each having a function, electronic circuit elements such as resistors and capacitors, and other devices arranged on a wiring board or the like can be considered. . It is also possible to combine the module with another module, a processor, or the like to form a new module.
  • the video module 1311 is a combination of configurations having functions related to image processing, and includes an application processor, a video processor, a broadband modem 1333, and an RF module 1334.
  • a processor is a configuration in which a configuration having a predetermined function is integrated on a semiconductor chip by a SoC (System On a Chip), and for example, there is a system LSI (Large Scale Integration).
  • the configuration having the predetermined function may be a logic circuit (hardware configuration), a CPU, a ROM, a RAM, and the like, and a program (software configuration) executed using them. , Or a combination of both.
  • a processor has a logic circuit and a CPU, ROM, RAM, etc., a part of the function is realized by a logic circuit (hardware configuration), and other functions are executed by the CPU (software configuration) It may be realized by.
  • the 46 is a processor that executes an application related to image processing.
  • the application executed in the application processor 1331 not only performs arithmetic processing to realize a predetermined function, but also can control the internal and external configurations of the video module 1311 such as the video processor 1332 as necessary. .
  • the video processor 1332 is a processor having a function related to image encoding / decoding (one or both of them).
  • the broadband modem 1333 converts the data (digital signal) transmitted by wired or wireless (or both) broadband communication via a broadband line such as the Internet or a public telephone line network into an analog signal by digitally modulating the data.
  • the analog signal received by the broadband communication is demodulated and converted into data (digital signal).
  • the broadband modem 1333 processes arbitrary information such as image data processed by the video processor 1332, a stream obtained by encoding the image data, an application program, setting data, and the like.
  • the RF module 1334 is a module that performs frequency conversion, modulation / demodulation, amplification, filter processing, and the like on an RF (Radio Frequency) signal transmitted / received via an antenna. For example, the RF module 1334 generates an RF signal by performing frequency conversion or the like on the baseband signal generated by the broadband modem 1333. Further, for example, the RF module 1334 generates a baseband signal by performing frequency conversion or the like on the RF signal received via the front end module 1314.
  • RF Radio Frequency
  • the application processor 1331 and the video processor 1332 may be integrated into a single processor.
  • the external memory 1312 is a module that is provided outside the video module 1311 and has a storage device used by the video module 1311.
  • the storage device of the external memory 1312 may be realized by any physical configuration, but is generally used for storing a large amount of data such as image data in units of frames. For example, it is desirable to realize it with a relatively inexpensive and large-capacity semiconductor memory such as DRAM (Dynamic Random Access Memory).
  • the power management module 1313 manages and controls power supply to the video module 1311 (each component in the video module 1311).
  • the front-end module 1314 is a module that provides the RF module 1334 with a front-end function (circuit on the transmitting / receiving end on the antenna side). As illustrated in FIG. 46, the front end module 1314 includes, for example, an antenna unit 1351, a filter 1352, and an amplification unit 1353.
  • the antenna unit 1351 has an antenna for transmitting and receiving a radio signal and its peripheral configuration.
  • the antenna unit 1351 transmits the signal supplied from the amplification unit 1353 as a radio signal, and supplies the received radio signal to the filter 1352 as an electric signal (RF signal).
  • the filter 1352 performs a filtering process on the RF signal received via the antenna unit 1351 and supplies the processed RF signal to the RF module 1334.
  • the amplifying unit 1353 amplifies the RF signal supplied from the RF module 1334 and supplies the amplified RF signal to the antenna unit 1351.
  • Connectivity 1321 is a module having a function related to connection with the outside.
  • the physical configuration of the connectivity 1321 is arbitrary.
  • the connectivity 1321 has a configuration having a communication function other than the communication standard supported by the broadband modem 1333, an external input / output terminal, and the like.
  • the communication 1321 is compliant with wireless communication standards such as Bluetooth (registered trademark), IEEE 802.11 (for example, Wi-Fi (Wireless Fidelity, registered trademark)), NFC (Near Field Communication), IrDA (InfraRed Data Association), etc. You may make it have a module which has a function, an antenna etc. which transmit / receive the signal based on the standard.
  • the connectivity 1321 has a module having a communication function compliant with a wired communication standard such as USB (Universal Serial Bus), HDMI (registered trademark) (High-Definition Multimedia Interface), or a terminal compliant with the standard. You may do it.
  • the connectivity 1321 may have other data (signal) transmission functions such as analog input / output terminals.
  • the connectivity 1321 may include a data (signal) transmission destination device.
  • the drive 1321 reads and writes data to and from a recording medium such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory (not only a removable medium drive, but also a hard disk, SSD (Solid State Drive) NAS (including Network Attached Storage) and the like.
  • the connectivity 1321 may include an image or audio output device (a monitor, a speaker, or the like).
  • the camera 1322 is a module having a function of capturing a subject and obtaining image data of the subject.
  • Image data obtained by imaging by the camera 1322 is supplied to, for example, a video processor 1332 and encoded.
  • the sensor 1323 includes, for example, a voice sensor, an ultrasonic sensor, an optical sensor, an illuminance sensor, an infrared sensor, an image sensor, a rotation sensor, an angle sensor, an angular velocity sensor, a velocity sensor, an acceleration sensor, an inclination sensor, a magnetic identification sensor, an impact sensor, It is a module having an arbitrary sensor function such as a temperature sensor.
  • the data detected by the sensor 1323 is supplied to the application processor 1331 and used by an application or the like.
  • the configuration described as a module in the above may be realized as a processor, or conversely, the configuration described as a processor may be realized as a module.
  • the present technology can be applied to the video processor 1332 as described later. Therefore, the video set 1300 can be implemented as a set to which the present technology is applied.
  • FIG. 47 shows an example of a schematic configuration of a video processor 1332 (FIG. 46) to which the present technology is applied.
  • the video processor 1332 receives the video signal and the audio signal, encodes them in a predetermined method, decodes the encoded video data and audio data, A function of reproducing and outputting an audio signal.
  • the video processor 1332 includes a video input processing unit 1401, a first image scaling unit 1402, a second image scaling unit 1403, a video output processing unit 1404, a frame memory 1405, and a memory control unit 1406.
  • the video processor 1332 includes an encoding / decoding engine 1407, video ES (ElementaryElementStream) buffers 1408A and 1408B, and audio ES buffers 1409A and 1409B.
  • the video processor 1332 includes an audio encoder 1410, an audio decoder 1411, a multiplexing unit (MUX (Multiplexer)) 1412, a demultiplexing unit (DMUX (Demultiplexer)) 1413, and a stream buffer 1414.
  • MUX Multiplexing unit
  • DMUX demultiplexing unit
  • the video input processing unit 1401 acquires a video signal input from, for example, the connectivity 1321 (FIG. 46) and converts it into digital image data.
  • the first image enlargement / reduction unit 1402 performs format conversion, image enlargement / reduction processing, and the like on the image data.
  • the second image enlargement / reduction unit 1403 performs image enlargement / reduction processing on the image data in accordance with the format of the output destination via the video output processing unit 1404, or is the same as the first image enlargement / reduction unit 1402. Format conversion and image enlargement / reduction processing.
  • the video output processing unit 1404 performs format conversion, conversion to an analog signal, and the like on the image data and outputs the reproduced video signal to, for example, the connectivity 1321 or the like.
  • the frame memory 1405 is a memory for image data shared by the video input processing unit 1401, the first image scaling unit 1402, the second image scaling unit 1403, the video output processing unit 1404, and the encoding / decoding engine 1407. .
  • the frame memory 1405 is realized as a semiconductor memory such as a DRAM, for example.
  • the memory control unit 1406 receives the synchronization signal from the encoding / decoding engine 1407, and controls the write / read access to the frame memory 1405 according to the access schedule to the frame memory 1405 written in the access management table 1406A.
  • the access management table 1406A is updated by the memory control unit 1406 in accordance with processing executed by the encoding / decoding engine 1407, the first image enlargement / reduction unit 1402, the second image enlargement / reduction unit 1403, and the like.
  • the encoding / decoding engine 1407 performs encoding processing of image data and decoding processing of a video stream that is data obtained by encoding the image data. For example, the encoding / decoding engine 1407 encodes the image data read from the frame memory 1405 and sequentially writes the data as a video stream in the video ES buffer 1408A. Further, for example, the video stream is sequentially read from the video ES buffer 1408B, decoded, and sequentially written in the frame memory 1405 as image data.
  • the encoding / decoding engine 1407 uses the frame memory 1405 as a work area in the encoding and decoding. Also, the encoding / decoding engine 1407 outputs a synchronization signal to the memory control unit 1406, for example, at a timing at which processing for each macroblock is started.
  • the video ES buffer 1408A buffers the video stream generated by the encoding / decoding engine 1407 and supplies the buffered video stream to the multiplexing unit (MUX) 1412.
  • the video ES buffer 1408B buffers the video stream supplied from the demultiplexer (DMUX) 1413 and supplies the buffered video stream to the encoding / decoding engine 1407.
  • the audio ES buffer 1409A buffers the audio stream generated by the audio encoder 1410 and supplies the buffered audio stream to the multiplexing unit (MUX) 1412.
  • the audio ES buffer 1409B buffers the audio stream supplied from the demultiplexer (DMUX) 1413 and supplies the buffered audio stream to the audio decoder 1411.
  • the audio encoder 1410 converts, for example, an audio signal input from the connectivity 1321 or the like, for example, into a digital format, and encodes it using a predetermined method such as an MPEG audio method or an AC3 (Audio Code number 3) method.
  • the audio encoder 1410 sequentially writes an audio stream, which is data obtained by encoding an audio signal, in the audio ES buffer 1409A.
  • the audio decoder 1411 decodes the audio stream supplied from the audio ES buffer 1409B, performs conversion to an analog signal, for example, and supplies the reproduced audio signal to, for example, the connectivity 1321 or the like.
  • the multiplexing unit (MUX) 1412 multiplexes the video stream and the audio stream.
  • the multiplexing method (that is, the format of the bit stream generated by multiplexing) is arbitrary.
  • the multiplexing unit (MUX) 1412 can also add predetermined header information or the like to the bit stream. That is, the multiplexing unit (MUX) 1412 can convert the stream format by multiplexing. For example, the multiplexing unit (MUX) 1412 multiplexes the video stream and the audio stream to convert it into a transport stream that is a bit stream in a transfer format. Further, for example, the multiplexing unit (MUX) 1412 multiplexes the video stream and the audio stream, thereby converting the data into file format data (file data) for recording.
  • the demultiplexing unit (DMUX) 1413 demultiplexes the bit stream in which the video stream and the audio stream are multiplexed by a method corresponding to the multiplexing by the multiplexing unit (MUX) 1412. That is, the demultiplexer (DMUX) 1413 extracts the video stream and the audio stream from the bit stream read from the stream buffer 1414 (separates the video stream and the audio stream). That is, the demultiplexer (DMUX) 1413 can convert the stream format by demultiplexing (inverse conversion of the conversion by the multiplexer (MUX) 1412).
  • the demultiplexing unit (DMUX) 1413 obtains a transport stream supplied from, for example, the connectivity 1321 or the broadband modem 1333 via the stream buffer 1414 and demultiplexes the video stream and the audio stream. And can be converted to Further, for example, the demultiplexer (DMUX) 1413 obtains the file data read from various recording media by the connectivity 1321, for example, via the stream buffer 1414, and demultiplexes the video stream and the audio. Can be converted to a stream.
  • Stream buffer 1414 buffers the bit stream.
  • the stream buffer 1414 buffers the transport stream supplied from the multiplexing unit (MUX) 1412 and, for example, in the connectivity 1321 or the broadband modem 1333 at a predetermined timing or based on an external request or the like. Supply.
  • MUX multiplexing unit
  • the stream buffer 1414 buffers the file data supplied from the multiplexing unit (MUX) 1412 and supplies it to the connectivity 1321 at a predetermined timing or based on an external request, for example. It is recorded on various recording media.
  • MUX multiplexing unit
  • the stream buffer 1414 buffers a transport stream acquired through, for example, the connectivity 1321 or the broadband modem 1333, and performs a demultiplexing unit (DMUX) at a predetermined timing or based on a request from the outside. 1413.
  • DMUX demultiplexing unit
  • the stream buffer 1414 buffers file data read from various recording media in, for example, the connectivity 1321, and the demultiplexer (DMUX) 1413 at a predetermined timing or based on an external request or the like. To supply.
  • DMUX demultiplexer
  • a video signal input to the video processor 1332 from the connectivity 1321 or the like is converted into digital image data of a predetermined format such as 4: 2: 2Y / Cb / Cr format by the video input processing unit 1401 and stored in the frame memory 1405.
  • This digital image data is read by the first image enlargement / reduction unit 1402 or the second image enlargement / reduction unit 1403, and format conversion to a predetermined method such as 4: 2: 0Y / Cb / Cr method and enlargement / reduction processing are performed. Is written again in the frame memory 1405.
  • This image data is encoded by the encoding / decoding engine 1407 and written as a video stream in the video ES buffer 1408A.
  • an audio signal input from the connectivity 1321 or the like to the video processor 1332 is encoded by the audio encoder 1410 and written as an audio stream in the audio ES buffer 1409A.
  • the video stream of the video ES buffer 1408A and the audio stream of the audio ES buffer 1409A are read and multiplexed by the multiplexing unit (MUX) 1412 and converted into a transport stream, file data, or the like.
  • the transport stream generated by the multiplexing unit (MUX) 1412 is buffered in the stream buffer 1414 and then output to the external network via, for example, the connectivity 1321 or the broadband modem 1333.
  • the file data generated by the multiplexing unit (MUX) 1412 is buffered in the stream buffer 1414, and then output to, for example, the connectivity 1321 and recorded on various recording media.
  • a transport stream input from an external network to the video processor 1332 via the connectivity 1321 or the broadband modem 1333 is buffered in the stream buffer 1414 and then demultiplexed by the demultiplexer (DMUX) 1413.
  • DMUX demultiplexer
  • file data read from various recording media by the connectivity 1321 and input to the video processor 1332 is buffered by the stream buffer 1414 and then demultiplexed by the demultiplexer (DMUX) 1413. That is, the transport stream or file data input to the video processor 1332 is separated into a video stream and an audio stream by the demultiplexer (DMUX) 1413.
  • the audio stream is supplied to the audio decoder 1411 via the audio ES buffer 1409B and decoded to reproduce the audio signal.
  • the video stream is written to the video ES buffer 1408B, and then sequentially read and decoded by the encoding / decoding engine 1407, and written to the frame memory 1405.
  • the decoded image data is enlarged / reduced by the second image enlargement / reduction unit 1403 and written to the frame memory 1405.
  • the decoded image data is read out to the video output processing unit 1404, format-converted to a predetermined system such as 4: 2: 2Y / Cb / Cr system, and further converted into an analog signal to be converted into a video signal. Is played out.
  • the present technology when the present technology is applied to the video processor 1332 configured as described above, the present technology according to each embodiment described above may be applied to the encoding / decoding engine 1407. That is, for example, the encoding / decoding engine 1407 may have the function of the image encoding device 300 and / or the function of the image decoding device 100 described above. In this way, the video processor 1332 can obtain the same effects as those of the embodiments described above with reference to FIGS.
  • the present technology (that is, the function of the image encoding device 300 and / or the function of the image decoding device 100) may be realized by hardware such as a logic circuit, It may be realized by software such as an embedded program, or may be realized by both of them.
  • FIG. 48 illustrates another example of a schematic configuration of a video processor 1332 to which the present technology is applied.
  • the video processor 1332 has a function of encoding / decoding video data by a predetermined method.
  • the video processor 1332 includes a control unit 1511, a display interface 1512, a display engine 1513, an image processing engine 1514, and an internal memory 1515.
  • the video processor 1332 includes a codec engine 1516, a memory interface 1517, a multiplexing / demultiplexing unit (MUX DMUX) 1518, a network interface 1519, and a video interface 1520.
  • MUX DMUX multiplexing / demultiplexing unit
  • the control unit 1511 controls the operation of each processing unit in the video processor 1332 such as the display interface 1512, the display engine 1513, the image processing engine 1514, and the codec engine 1516.
  • the control unit 1511 includes, for example, a main CPU 1531, a sub CPU 1532, and a system controller 1533.
  • the main CPU 1531 executes a program and the like for controlling the operation of each processing unit in the video processor 1332.
  • the main CPU 1531 generates a control signal according to the program and supplies it to each processing unit (that is, controls the operation of each processing unit).
  • the sub CPU 1532 plays an auxiliary role of the main CPU 1531.
  • the sub CPU 1532 executes a child process such as a program executed by the main CPU 1531, a subroutine, or the like.
  • the system controller 1533 controls operations of the main CPU 1531 and the sub CPU 1532 such as designating a program to be executed by the main CPU 1531 and the sub CPU 1532.
  • the display interface 1512 outputs the image data to, for example, the connectivity 1321 under the control of the control unit 1511.
  • the display interface 1512 converts image data of digital data into an analog signal, and outputs it to a monitor device or the like of the connectivity 1321 as a reproduced video signal or as image data of the digital data.
  • the display engine 1513 Under the control of the control unit 1511, the display engine 1513 performs various conversion processes such as format conversion, size conversion, color gamut conversion, and the like so as to match the image data with hardware specifications such as a monitor device that displays the image. I do.
  • the image processing engine 1514 performs predetermined image processing such as filter processing for improving image quality on the image data under the control of the control unit 1511.
  • the internal memory 1515 is a memory provided in the video processor 1332 that is shared by the display engine 1513, the image processing engine 1514, and the codec engine 1516.
  • the internal memory 1515 is used, for example, for data exchange performed between the display engine 1513, the image processing engine 1514, and the codec engine 1516.
  • the internal memory 1515 stores data supplied from the display engine 1513, the image processing engine 1514, or the codec engine 1516, and stores the data as needed (eg, upon request). This is supplied to the image processing engine 1514 or the codec engine 1516.
  • the internal memory 1515 may be realized by any storage device, but is generally used for storing a small amount of data such as image data or parameters in units of blocks. It is desirable to realize a semiconductor memory having a relatively small capacity but a high response speed (for example, as compared with the external memory 1312) such as “Static Random Access Memory”.
  • the codec engine 1516 performs processing related to encoding and decoding of image data.
  • the encoding / decoding scheme supported by the codec engine 1516 is arbitrary, and the number thereof may be one or plural.
  • the codec engine 1516 may be provided with codec functions of a plurality of encoding / decoding schemes, and may be configured to perform encoding of image data or decoding of encoded data using one selected from them.
  • the codec engine 1516 includes, for example, MPEG-2 video 1541, AVC / H.2641542, HEVC / H.2651543, HEVC / H.265 (Scalable) 1544, as function blocks for processing related to the codec.
  • HEVC / H.265 (Multi-view) 1545 and MPEG-DASH 1551 are included.
  • MPEG-2 Video1541 is a functional block that encodes and decodes image data in the MPEG-2 format.
  • AVC / H.2641542 is a functional block that encodes and decodes image data using the AVC method.
  • HEVC / H.2651543 is a functional block that encodes and decodes image data using the HEVC method.
  • HEVC / H.265 (Scalable) 1544 is a functional block that performs scalable encoding and scalable decoding of image data using the HEVC method.
  • HEVC / H.265 (Multi-view) 1545 is a functional block that multi-view encodes or multi-view decodes image data using the HEVC method.
  • MPEG-DASH 1551 is a functional block that transmits and receives image data using the MPEG-DASH (MPEG-Dynamic Adaptive Streaming over HTTP) method.
  • MPEG-DASH is a technology for streaming video using HTTP (HyperText Transfer Protocol), and selects and transmits appropriate data from multiple encoded data with different resolutions prepared in advance in segments. This is one of the features.
  • MPEG-DASH 1551 generates a stream compliant with the standard, controls transmission of the stream, and the like.
  • MPEG-2 Video 1541 to HEVC / H.265 (Multi-view) 1545 described above are used. Is used.
  • the memory interface 1517 is an interface for the external memory 1312. Data supplied from the image processing engine 1514 or the codec engine 1516 is supplied to the external memory 1312 via the memory interface 1517. The data read from the external memory 1312 is supplied to the video processor 1332 (the image processing engine 1514 or the codec engine 1516) via the memory interface 1517.
  • a multiplexing / demultiplexing unit (MUX DMUX) 1518 performs multiplexing and demultiplexing of various data related to images such as a bit stream of encoded data, image data, and a video signal.
  • This multiplexing / demultiplexing method is arbitrary.
  • the multiplexing / demultiplexing unit (MUX DMUX) 1518 can not only combine a plurality of data into one but also add predetermined header information or the like to the data.
  • the multiplexing / demultiplexing unit (MUX DMUX) 1518 not only divides one data into a plurality of data but also adds predetermined header information or the like to each divided data. it can.
  • the multiplexing / demultiplexing unit (MUX DMUX) 1518 can convert the data format by multiplexing / demultiplexing.
  • the multiplexing / demultiplexing unit (MUX DMUX) 1518 multiplexes the bitstream, thereby transporting the transport stream, which is a bit stream in a transfer format, or data in a file format for recording (file data).
  • the transport stream which is a bit stream in a transfer format, or data in a file format for recording (file data).
  • file data file format for recording
  • the network interface 1519 is an interface for a broadband modem 1333, connectivity 1321, etc., for example.
  • the video interface 1520 is an interface for the connectivity 1321, the camera 1322, and the like, for example.
  • the transport stream is supplied to the multiplexing / demultiplexing unit (MUX DMUX) 1518 via the network interface 1519.
  • MUX DMUX multiplexing / demultiplexing unit
  • codec engine 1516 the image data obtained by decoding by the codec engine 1516 is subjected to predetermined image processing by the image processing engine 1514, subjected to predetermined conversion by the display engine 1513, and is connected to, for example, the connectivity 1321 through the display interface 1512. And the image is displayed on the monitor.
  • image data obtained by decoding by the codec engine 1516 is re-encoded by the codec engine 1516, multiplexed by a multiplexing / demultiplexing unit (MUX DMUX) 1518, converted into file data, and video
  • MUX DMUX multiplexing / demultiplexing unit
  • encoded data file data obtained by encoding image data read from a recording medium (not shown) by the connectivity 1321 or the like is transmitted through a video interface 1520 via a multiplexing / demultiplexing unit (MUX DMUX). ) 1518 to be demultiplexed and decoded by the codec engine 1516.
  • Image data obtained by decoding by the codec engine 1516 is subjected to predetermined image processing by the image processing engine 1514, subjected to predetermined conversion by the display engine 1513, and supplied to, for example, the connectivity 1321 through the display interface 1512. The image is displayed on the monitor.
  • image data obtained by decoding by the codec engine 1516 is re-encoded by the codec engine 1516, multiplexed by the multiplexing / demultiplexing unit (MUX DMUX) 1518, and converted into a transport stream,
  • the data is supplied to, for example, the connectivity 1321 and the broadband modem 1333 via the network interface 1519 and transmitted to another device (not shown).
  • image data and other data are exchanged between the processing units in the video processor 1332 using, for example, the internal memory 1515 or the external memory 1312.
  • the power management module 1313 controls power supply to the control unit 1511, for example.
  • the present technology when the present technology is applied to the video processor 1332 configured as described above, the present technology according to each embodiment described above may be applied to the codec engine 1516. That is, for example, the codec engine 1516 may have the function of the image encoding device 300 and / or the function of the image decoding device 100 described above. In this way, the video processor 1332 can obtain the same effects as those of the embodiments described above with reference to FIGS.
  • the present technology (that is, the function of the image encoding device 300) may be realized by hardware such as a logic circuit, or may be realized by software such as an embedded program. Alternatively, it may be realized by both of them.
  • the configuration of the video processor 1332 is arbitrary and may be other than the two examples described above.
  • the video processor 1332 may be configured as one semiconductor chip, but may be configured as a plurality of semiconductor chips. For example, a three-dimensional stacked LSI in which a plurality of semiconductors are stacked may be used. Further, it may be realized by a plurality of LSIs.
  • Video set 1300 can be incorporated into various devices that process image data.
  • the video set 1300 can be incorporated into the television device 900 (FIG. 42), the mobile phone 920 (FIG. 43), the recording / reproducing device 940 (FIG. 44), the imaging device 960 (FIG. 45), or the like.
  • the apparatus can obtain the same effects as those of the embodiments described above with reference to FIGS.
  • the video processor 1332 can implement as a structure to which this technique is applied.
  • the video processor 1332 can be implemented as a video processor to which the present technology is applied.
  • the processor or the video module 1311 indicated by the dotted line 1341 can be implemented as a processor or a module to which the present technology is applied.
  • the video module 1311, the external memory 1312, the power management module 1313, and the front end module 1314 can be combined and implemented as a video unit 1361 to which the present technology is applied. Regardless of the configuration, the same effects as those of the embodiments described above with reference to FIGS. 1 to 40 can be obtained.
  • any configuration including the video processor 1332 can be incorporated into various devices that process image data, as in the case of the video set 1300.
  • a video processor 1332 a processor indicated by a dotted line 1341, a video module 1311, or a video unit 1361, a television device 900 (FIG. 42), a mobile phone 920 (FIG. 43), a recording / playback device 940 (FIG. 44), The imaging device 960 (FIG. 45) can be incorporated.
  • the apparatus obtains the same effects as those of the embodiments described above with reference to FIGS. 1 to 40, as in the case of the video set 1300. be able to.
  • FIG. 49 illustrates an example of a schematic configuration of a network system to which the present technology is applied.
  • a network system 1600 shown in FIG. 49 is a system in which devices exchange information about images (moving images) via a network.
  • the cloud service 1601 of the network system 1600 is connected to terminals such as a computer 1611, an AV (Audio Visual) device 1612, a portable information processing terminal 1613, and an IoT (Internet of Things) device 1614 that are communicably connected to the network system 1600.
  • This is a system for providing services related to images (moving images).
  • the cloud service 1601 provides a terminal with a content supply service for images (moving images) such as so-called moving image distribution (on-demand or live distribution).
  • the cloud service 1601 provides a backup service that receives and stores image (moving image) content from a terminal.
  • the cloud service 1601 provides a service that mediates transfer of content of images (moving images) between terminals.
  • the physical configuration of the cloud service 1601 is arbitrary.
  • the cloud service 1601 includes various servers such as a server that stores and manages moving images, a server that distributes moving images to terminals, a server that acquires moving images from terminals, a user (terminal) and a server that manages charging, Any network such as the Internet or a LAN may be provided.
  • the computer 1611 is configured by an information processing apparatus such as a personal computer, a server, a workstation, or the like.
  • the AV device 1612 is configured by an image processing device such as a television receiver, a hard disk recorder, a game device, a camera, or the like.
  • the portable information processing terminal 1613 is configured by a portable information processing device such as a notebook personal computer, a tablet terminal, a mobile phone, a smartphone, or the like.
  • the IoT device 1614 is configured by an arbitrary object that performs processing related to an image, such as a machine, a household appliance, furniture, other objects, an IC tag, a card type device, and the like.
  • Each of these terminals has a communication function, can connect to the cloud service 1601 (establish a session), and exchange information with the cloud service 1601 (that is, perform communication). Each terminal can also communicate with other terminals. Communication between terminals may be performed via the cloud service 1601 or may be performed without using the cloud service 1601.
  • the present technology when the present technology is applied to the network system 1600 as described above, when image (moving image) data is exchanged between terminals or between the terminal and the cloud service 1601, the image data is used in each embodiment.
  • encoding / decoding may be performed. That is, the terminals (computer 1611 to IoT device 1614) and cloud service 1601 may have the functions of the above-described image encoding device 300 and image decoding device 100, respectively. By doing in this way, the terminal (computer 1611 thru
  • the term “associate” means, for example, that one data can be used (linked) when one data is processed. That is, the data associated with each other may be collected as one data, or may be individual data. For example, information associated with encoded data (image) may be transmitted on a different transmission path from the encoded data (image). Further, for example, information associated with encoded data (image) may be recorded on a recording medium different from the encoded data (image) (or another recording area of the same recording medium). Good.
  • the “association” may be a part of the data, not the entire data. For example, an image and information corresponding to the image may be associated with each other in an arbitrary unit such as a plurality of frames, one frame, or a part of the frame.
  • the system means a set of a plurality of components (devices, modules (parts), etc.), and it does not matter whether all the components are in the same housing. Accordingly, a plurality of devices housed in separate housings and connected via a network and a single device housing a plurality of modules in one housing are all systems. .
  • the configuration described as one device (or processing unit) may be divided and configured as a plurality of devices (or processing units).
  • the configurations described above as a plurality of devices (or processing units) may be combined into a single device (or processing unit).
  • a configuration other than that described above may be added to the configuration of each device (or each processing unit).
  • a part of the configuration of a certain device (or processing unit) may be included in the configuration of another device (or other processing unit). .
  • the present technology can take a configuration of cloud computing in which one function is shared and processed by a plurality of devices via a network.
  • the above-described program can be executed in an arbitrary device.
  • the device may have necessary functions (functional blocks and the like) so that necessary information can be obtained.
  • each step described in the above flowchart can be executed by one device or can be executed by a plurality of devices. Further, when a plurality of processes are included in one step, the plurality of processes included in the one step can be executed by being shared by a plurality of apparatuses in addition to being executed by one apparatus.
  • the program executed by the computer may be executed in a time series in the order described in this specification for the processing of the steps describing the program, or in parallel or called. It may be executed individually at a necessary timing. Furthermore, the processing of the steps describing this program may be executed in parallel with the processing of other programs, or may be executed in combination with the processing of other programs.
  • this technique can also take the following structures.
  • a decoding unit for decoding encoded data Based on the value of the conversion skip identifier obtained by decoding the encoded data by the decoding unit, control of execution of inverse primary vertical conversion that is reverse primary conversion in the vertical direction with respect to the transform coefficient data obtained by transforming the image data
  • An inverse primary vertical conversion control unit An image processing apparatus comprising: an inverse primary horizontal conversion control unit that controls execution of an inverse primary horizontal conversion that is an inverse primary conversion in a horizontal direction with respect to coefficient data obtained by converting image data based on a value of the conversion skip identifier.
  • the inverse primary vertical conversion control unit includes: If the conversion skip identifier indicates that vertical one-dimensional conversion is not skipped, the inverse primary vertical conversion is performed on the conversion coefficient data; The image processing apparatus according to (1), wherein when the conversion skip identifier indicates that one-dimensional conversion in the vertical direction is skipped, the inverse primary vertical conversion for the conversion coefficient data is omitted.
  • the inverse primary horizontal conversion control unit includes: If the transform skip identifier indicates that horizontal one-dimensional transform is not skipped, the inverse primary horizontal transform is performed on the transform coefficient data; The image processing apparatus according to (1) or (2), wherein when the conversion skip identifier indicates that one-dimensional conversion in the horizontal direction is skipped, the inverse primary horizontal conversion for the conversion coefficient data is omitted.
  • the image processing device further including a selection unit that selects an orthogonal transformation to be applied to the inverse primary vertical transformation and the inverse primary horizontal transformation.
  • the selection unit includes: Based on a vertical transform set identifier obtained by decoding the encoded data by the decoding unit and a primary vertical transform designation flag, an orthogonal transform to be applied as the inverse primary vertical transform is selected, The image processing according to (4), wherein an orthogonal transformation to be applied as the inverse primary horizontal transformation is selected based on a horizontal transformation set identifier obtained by decoding the encoded data by the decoding unit and a primary horizontal transformation designation flag. apparatus.
  • the image processing device wherein the decoding unit derives the primary vertical conversion designation flag and the primary horizontal conversion designation flag from a primary conversion identifier according to a value of the conversion skip identifier.
  • the decoding unit includes: When the conversion skip identifier indicates that two-dimensional conversion is not skipped, the primary conversion identifier is processed as a 2-bit bin string to derive the primary vertical conversion specification flag and the primary horizontal conversion specification flag, If the conversion skip identifier indicates that vertical or horizontal one-dimensional conversion is not skipped, the primary conversion identifier is processed as a 1-bit bin string, and the primary vertical conversion specification flag or the primary horizontal conversion specification flag is set.
  • the image processing apparatus according to (6).
  • a primary horizontal conversion control unit that controls execution of primary horizontal conversion that is horizontal primary conversion on residual data of an image and a predicted image based on a value of a conversion skip identifier; Based on the value of the conversion skip identifier, a primary vertical conversion control unit that controls execution of a primary vertical conversion that is a primary conversion in the vertical direction with respect to residual data of an image and a predicted image;
  • An image processing apparatus comprising: an encoding unit that encodes the conversion skip identifier.
  • the primary horizontal conversion control unit If the conversion skip identifier indicates that horizontal one-dimensional conversion is not skipped, the primary horizontal conversion is performed on the residual data; The image processing apparatus according to (11), wherein when the conversion skip identifier indicates that one-dimensional conversion in the horizontal direction is skipped, the primary horizontal conversion for the residual data is omitted.
  • the primary vertical conversion control unit If the conversion skip identifier indicates that the vertical one-dimensional conversion is not skipped, the primary vertical conversion is performed on the residual data; The image processing device according to (11) or (12), wherein when the conversion skip identifier indicates that one-dimensional conversion in the vertical direction is skipped, the primary vertical conversion for the residual data is omitted.
  • the image processing device according to any one of (11) to (13), further including a selection unit that selects an orthogonal transformation to be applied to the primary horizontal transformation and the primary vertical transformation.
  • the selection unit includes: Based on a horizontal transformation set identifier and a primary horizontal transformation designation flag, an orthogonal transformation to be applied as the primary horizontal transformation is selected, The image processing apparatus according to (14), wherein an orthogonal transformation to be applied as the primary vertical transformation is selected based on a vertical transformation set identifier and a primary vertical transformation designation flag.
  • the encoding unit derives a primary conversion identifier from the primary horizontal conversion designation flag and the primary vertical conversion designation flag in accordance with a value of the conversion skip identifier.
  • the encoding unit includes: When the conversion skip identifier indicates that two-dimensional conversion is not skipped, the primary conversion identifier of a 2-bit bin string is derived using the primary horizontal conversion specification flag and the primary vertical conversion specification flag, When the conversion skip identifier indicates that horizontal or vertical one-dimensional conversion is not skipped, the primary conversion identifier of a 1-bit bin string is set using the primary horizontal conversion specification flag or the primary vertical conversion specification flag.
  • the image processing apparatus according to (16).
  • (18) The image processing device according to any one of (15) to (17), wherein the encoding unit encodes the primary horizontal conversion designation flag and the primary vertical conversion designation flag.
  • the encoding unit omits encoding of the secondary conversion identifier.
  • the image processing apparatus according to any one of 18). (20) Based on the value of the conversion skip identifier, control execution of primary horizontal conversion that is horizontal primary conversion on residual data of an image and a predicted image; Based on the value of the conversion skip identifier, control execution of primary vertical conversion, which is a primary conversion in the vertical direction for the residual data of the image and the predicted image, An image processing method for encoding the conversion skip identifier.
  • 100 image decoding device 111 decoding unit, 112 inverse quantization unit, 113 inverse conversion unit, 114 operation unit, 115 frame memory, 116 prediction unit, 121 switch, 122 inverse secondary conversion unit, 123 inverse primary conversion unit, 131 inverse primary Conversion selection unit, 132 switch, 133 reverse primary vertical conversion unit, 134 switch, 135 reverse primary horizontal conversion unit, 151 conversion skip valid flag decoding unit, 152 maximum conversion skip block size decoding unit, 153 conversion quantization bypass flag decoding unit, 154 conversion skip identifier decoding unit, 161 primary conversion valid flag decoding unit, 162 adaptive primary conversion flag decoding unit, 163 primary conversion identifier decoding unit, 171 Primary conversion valid flag decoding unit, 172 secondary conversion identifier decoding unit, 181 primary horizontal conversion specification flag decoding unit, 182 primary vertical conversion specification flag decoding unit, 191 and 192 scaling unit, 300 image encoding device, 311 control unit, 312 operation Unit, 313 conversion unit, 314 quantization unit, 315 encoding unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本開示は、符号化効率の低減を抑制することができるようにする画像処理装置および方法に関する。 符号化データを復号し、得られた変換スキップ識別子の値に基づいて、逆プライマリ垂直変換の実行と逆プライマリ水平変換の実行とを制御する。また、変換スキップ識別子の値に基づいて、プライマリ水平変換の実行とプライマリ垂直変換の実行とを制御し、その変換スキップ識別子を符号化する。本開示は、例えば、画像処理装置、画像符号化装置、または画像復号装置等に適用することができる。

Description

画像処理装置および方法
　本開示は、画像処理装置および方法に関し、特に、符号化効率の低減を抑制することができるようにした画像処理装置および方法に関する。
　従来、TU単位毎に、水平方向のプライマリ変換PThor（プライマリ水平変換とも称する）および垂直方向のプライマリ変換PTver（プライマリ垂直変換とも称する）毎に、適応的に複数の異なる直交変換から、プライマリ変換を選択する適応プライマリ変換（AMT: Adaptive Multiple Core Transforms）が開示されている（例えば、非特許文献１参照）。
　なお、非特許文献１には、水平方向（x方向）および垂直方向（y方向）毎に、プライマリ変換の候補となる直交変換を含む変換セットTransformSetが、モード情報と変換セットの対応表(イントラ予測モード情報)に基づいて、(一意に)決定(選択)されることも開示されている。そして、変換セットの定義が、変換ブロックサイズとモード情報に基づいて定まることも開示されている（例えば、非特許文献２参照）。
JVET-C1001, Algorithm description of Joint Exploration Test Model 3, 2016/07/02公開, url:http://phenix.int-evry.fr/jvet/doc_end_user/documents/3_Geneva/wg11/JVET-C1001-v3.zip JVET-C0022, Proposed improvements to the Adaptive multiple Core transform, 2016/05/16公開, url:http://phenix.int-evry.fr/jvet/doc_end_user/documents/3_Geneva/wg11/JVET-C0022-v4.zip
　しかしながら、従来の方法では、１次元変換スキップが特定の変換ブロックサイズ、およびイントラ予測モード番号のときにしか選択できないとう制限があった。従って、レート歪の観点から、２次元直交変換をするよりも、水平もしくは垂直方向の直交変換をスキップする１次元変換スキップを選択する方が良い場合、エンコーダ側において１次元変換スキップを選択することが出来ないため、符号化効率が低減するおそれがあった。
　本開示は、このような状況に鑑みてなされたものであり、符号化効率の低減を抑制することができるようにするものである。
　本技術の第１の側面の画像処理装置は、符号化データを復号する復号部と、前記復号部により前記符号化データが復号されて得られた変換スキップ識別子の値に基づいて、画像データが変換された変換係数データに対する垂直方向の逆プライマリ変換である逆プライマリ垂直変換の実行を制御する逆プライマリ垂直変換制御部と、前記変換スキップ識別子の値に基づいて、画像データが変換された係数データに対する水平方向の逆プライマリ変換である逆プライマリ水平変換の実行を制御する逆プライマリ水平変換制御部とを備える画像処理装置である。
　前記逆プライマリ垂直変換制御部は、前記変換スキップ識別子が垂直方向の１次元変換をスキップしないことを示す場合、前記変換係数データに対する前記逆プライマリ垂直変換を実行させ、前記変換スキップ識別子が垂直方向の１次元変換をスキップすることを示す場合、前記変換係数データに対する前記逆プライマリ垂直変換を省略させることができる。
　前記逆プライマリ水平変換制御部は、前記変換スキップ識別子が水平方向の１次元変換をスキップしないことを示す場合、前記変換係数データに対する前記逆プライマリ水平変換を実行させ、前記変換スキップ識別子が水平方向の１次元変換をスキップすることを示す場合、前記変換係数データに対する前記逆プライマリ水平変換を省略させることができる。
　前記逆プライマリ垂直変換および前記逆プライマリ水平変換に適用する直交変換を選択する選択部をさらに備えるようにすることができる。
　前記選択部は、前記復号部により前記符号化データが復号されて得られた垂直変換セット識別子とプライマリ垂直変換指定フラグに基づいて、前記逆プライマリ垂直変換として適用する直交変換を選択し、前記復号部により前記符号化データが復号されて得られた水平変換セット識別子とプライマリ水平変換指定フラグに基づいて、前記逆プライマリ水平変換として適用する直交変換を選択することができる。
　前記復号部は、前記変換スキップ識別子の値に応じて、プライマリ変換識別子から前記プライマリ垂直変換指定フラグおよび前記プライマリ水平変換指定フラグを導出することができる。
　前記復号部は、前記変換スキップ識別子が２次元変換をスキップしないことを示す場合、前記プライマリ変換識別子を２ビットのbin列として処理して前記プライマリ垂直変換指定フラグおよび前記プライマリ水平変換指定フラグを導出し、前記変換スキップ識別子が垂直方向または水平方向の１次元変換をスキップしないことを示す場合、前記プライマリ変換識別子を１ビットのbin列として処理して前記プライマリ垂直変換指定フラグまたは前記プライマリ水平変換指定フラグを導出することができる。
　前記復号部は、前記符号化データに含まれる前記プライマリ垂直変換指定フラグおよび前記プライマリ水平変換指定フラグを復号することができる。
　前記復号部は、前記変換スキップ識別子が、垂直方向若しくは水平方向の１次元変換または２次元変換をスキップしないことを示す場合、セカンダリ変換識別子の復号を省略し、前記セカンダリ変換識別子を、セカンダリ変換をしないことを示す値に設定することができる。
　本技術の第１の側面の画像処理方法は、符号化データを復号し、前記符号化データが復号されて得られた変換スキップ識別子の値に基づいて、画像データが変換された変換係数データに対する垂直方向の逆プライマリ変換である逆プライマリ垂直変換の実行を制御し、前記変換スキップ識別子の値に基づいて、画像データが変換された係数データに対する水平方向の逆プライマリ変換である逆プライマリ水平変換の実行を制御する画像処理方法である。
　本技術の第２の側面の画像処理装置は、変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する水平方向のプライマリ変換であるプライマリ水平変換の実行を制御するプライマリ水平変換制御部と、前記変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する垂直方向のプライマリ変換であるプライマリ垂直変換の実行を制御するプライマリ垂直変換制御部と、前記変換スキップ識別子を符号化する符号化部とを備える画像処理装置である。
　前記プライマリ水平変換制御部は、前記変換スキップ識別子が水平方向の１次元変換をスキップしないことを示す場合、前記残差データに対する前記プライマリ水平変換を実行させ、前記変換スキップ識別子が水平方向の１次元変換をスキップすることを示す場合、前記残差データに対する前記プライマリ水平変換を省略させることができる。
　前記プライマリ垂直変換制御部は、前記変換スキップ識別子が垂直方向の１次元変換をスキップしないことを示す場合、前記残差データに対する前記プライマリ垂直変換を実行させ、前記変換スキップ識別子が垂直方向の１次元変換をスキップすることを示す場合、前記残差データに対する前記プライマリ垂直変換を省略させることができる。
　前記プライマリ水平変換および前記プライマリ垂直変換に適用する直交変換を選択する選択部をさらに備えるようにすることができる。
　前記選択部は、水平変換セット識別子とプライマリ水平変換指定フラグに基づいて、前記プライマリ水平変換として適用する直交変換を選択し、垂直変換セット識別子とプライマリ垂直変換指定フラグに基づいて、前記プライマリ垂直変換として適用する直交変換を選択することができる。
　前記符号化部は、前記変換スキップ識別子の値に応じて、前記プライマリ水平変換指定フラグおよび前記プライマリ垂直変換指定フラグからプライマリ変換識別子を導出することができる。
　前記符号化部は、前記変換スキップ識別子が２次元変換をスキップしないことを示す場合、前記プライマリ水平変換指定フラグおよび前記プライマリ垂直変換指定フラグを用いて、２ビットのbin列の前記プライマリ変換識別子を導出し、前記変換スキップ識別子が水平方向または垂直方向の１次元変換をスキップしないことを示す場合、前記プライマリ水平変換指定フラグまたは前記プライマリ垂直変換指定フラグを用いて、１ビットのbin列の前記プライマリ変換識別子を導出することができる。
　前記符号化部は、前記プライマリ水平変換指定フラグおよび前記プライマリ垂直変換指定フラグを符号化することができる。
　前記符号化部は、前記変換スキップ識別子が、水平方向若しくは垂直方向の１次元変換または２次元変換をスキップしないことを示す場合、セカンダリ変換識別子の符号化を省略することができる。
　本技術の第２の側面の画像処理方法は、変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する水平方向のプライマリ変換であるプライマリ水平変換の実行を制御し、前記変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する垂直方向のプライマリ変換であるプライマリ垂直変換の実行を制御し、前記変換スキップ識別子を符号化する画像処理方法である。
　本技術の第１の側面の画像処理装置および方法においては、符号化データが復号され、その符号化データが復号されて得られた変換スキップ識別子の値に基づいて、画像データが変換された変換係数データに対する垂直方向の逆プライマリ変換である逆プライマリ垂直変換の実行が制御され、また、その変換スキップ識別子の値に基づいて、画像データが変換された係数データに対する水平方向の逆プライマリ変換である逆プライマリ水平変換の実行が制御される。
　本技術の第２の側面の画像処理装置および方法においては、変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する水平方向のプライマリ変換であるプライマリ水平変換の実行が制御され、また、その変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する垂直方向のプライマリ変換であるプライマリ垂直変換の実行が制御され、その変換スキップ識別子が符号化される。
　本開示によれば、画像を処理することができる。特に、符号化効率の低減を抑制することができる。
変換セットと選択される直交変換との対応関係を示す図である。 直交変換のタイプと、用いられる関数との対応関係を示す図である。 変換セットと予測モードとの対応関係を示す図である。 変換セットと部六サイズとの対応関係を示す図である。 変換スキップ識別子のセマンティクスを示す図である。 CUについての再帰的なブロック分割の概要を説明するための説明図である。 図６に示したCUへのPUの設定について説明するための説明図である。 図６に示したCUへのTUの設定について説明するための説明図である。 CU／PUの走査順について説明するための説明図である。 画像復号装置の主な構成例を示すブロック図である。 逆変換部の主な構成例を示すブロック図である。 画像復号処理の流れの例を説明するフローチャートである。 逆変換処理の流れの例を説明するフローチャートである。 逆プライマリ変換選択処理の流れの例を説明するフローチャートである。 復号部の主な構成例を示すブロック図である。 復号処理の流れの例を説明するフローチャートである。 シンタクスの例を示す図である。 復号部の主な構成例を示すブロック図である。 復号処理の流れの例を説明するフローチャートである。 プライマリ垂直水平変換指定フラグ導出処理の流れの例を説明するフローチャートである。 復号部の主な構成例を示すブロック図である。 復号処理の流れの例を説明するフローチャートである。 シンタクスの例を示す図である。 復号部の主な構成例を示すブロック図である。 シンタクスの例を示す図である。 逆変換部の主な構成例を示すブロック図である。 画像符号化装置の主な構成例を示すブロック図である。 変換部の主な構成例を示すブロック図である。 画像符号化処理の流れの例を説明するフローチャートである。 変換処理の流れの例を説明するフローチャートである。 プライマリ変換選択処理の流れの例を説明する図である。 符号化部の主な構成例を示すブロック図である。 符号化処理の流れの例を説明するフローチャートである。 符号化部の主な構成例を示すブロック図である。 符号化処理の流れの例を説明するフローチャートである。 プライマリ変換識別子導出処理の流れの例を説明するフローチャートである。 符号化部の主な構成例を示すブロック図である。 符号化処理の流れの例を説明するフローチャートである。 符号化部の主な構成例を示すブロック図である。 変換部の主な構成例を示すブロック図である。 コンピュータの主な構成例を示すブロック図である。 テレビジョン装置の概略的な構成の一例を示すブロック図である。 携帯電話機の概略的な構成の一例を示すブロック図である。 記録再生装置の概略的な構成の一例を示すブロック図である。 撮像装置の概略的な構成の一例を示すブロック図である。 ビデオセットの概略的な構成の一例を示すブロック図である。 ビデオプロセッサの概略的な構成の一例を示すブロック図である。 ビデオプロセッサの概略的な構成の他の例を示すブロック図である。 ネットワークシステムの概略的な構成の一例を示すブロック図である。
　以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
　１．第１の実施の形態（画像復号装置）
　２．第２の実施の形態（識別子の復号）
　３．第３の実施の形態（プライマリ変換指定フラグの符号化）
　４．第４の実施の形態（スケーリング）
　５．第５の実施の形態（画像符号化装置）
　６．第６の実施の形態（識別子の復号）
　７．第７の実施の形態（プライマリ変換指定フラグの符号化）
　８．第８の実施の形態（スケーリング）
　９．第９の実施の形態（その他）
　＜１．第１の実施の形態＞
　　＜プライマリ変換＞
　非特許文献１に記載のテストモデル（JEM3（Joint Exploration Test Model 3））においては、4Kなどの高解像度画像における符号化効率向上のために、CTUサイズの最大サイズが128x128から256x256に拡張されている。さらに、ブロック分割の構造として、従来の４分木分割に加えて、水平／垂直方向の２分木が導入され、それに伴い、矩形の変換ブロックに加えて、非矩形の変換ブロックも導入されている。
　また、JEM3では、TU単位毎に、水平方向のプライマリ変換PThor（プライマリ水平変換とも称する）および垂直方向のプライマリ変換PTver（プライマリ垂直変換とも称する）毎に、適応的に複数の異なる直交変換から、プライマリ変換を選択する適応プライマリ変換（AMT（Adaptive Multiple Core Transforms））が開示されている。
　より具体的には、例えばTU単位で、適応プライマリ変換を実施するか否かを示す適応プライマリ変換フラグapt_flag（amt_flag、cu_pt_flag、またはemt_flagとも称する）が０（偽）の場合、プライマリ変換として、 DCT-IIまたはDST-VIIがモード情報によって（一意に）決定される。
　これに対して、例えば、適応プライマリ変換フラグapt_flagが１（真）の場合、図１に示される表のように、水平方向（x方向）と垂直方向（y方向）のそれぞれについてのプライマリ変換の候補となる直交変換を含む変換セットTransformSetが、３つの候補（Transform SetIdx = 0乃至2）の中から選択される。図１に示されるDST（Discrete Sine Transform）-VIIやDCT（Discrete Cosine Transform）-VIII等は、直交変換のタイプを示しており、それぞれ、図２に示される表のような関数が用いられる。
　変換セットTransformSetの選択（決定）は、図３に示される表のように、イントラ予測モード（Intra Mode）に基づいて行われる。例えば、以下の式（１）および式（２）のように、各変換セットTransformSet{H,V}に対して、対応する変換セットTransformSetを指定する変換セット識別子TransformSetIdxを設定するように実施される。
　TransformSetH = LUT_IntraModeToTransformSet [ IntraMode ] [ H(=0) ]
　・・・（１）
　TransformSetV = LUT_IntraModeToTransformSet [ IntraMode ] [ V(=1) ]
　・・・（２）
　ここで、TransformSetHは、プライマリ水平変換PThorの変換セットを示し、TransormSetVは、プライマリ垂直変換PTverの変換セットを示し、ルックアップテーブルLUT_IntraModeToTransformSetは、図３の対応表を示している。ルックアップテーブルLUT_IntraModeToTransformSet[][]の１番目の配列は、イントラ予測モードIntraModeを引数とし、２番目の配列は、{H=0, V=1}を引数とする。
　例えば、イントラ予測モード番号9（IntraMode==9）の場合、プライマリ水平変換PThorの変換セットTransformSetH（プライマリ水平変換セットとも称する）として、図１の表に示される変換セット識別子TransformSetIdx=0の変換セットが選択され、プライマリ垂直変換PTverの変換セットTransformSetV（プライマリ垂直変換セットとも称する）として、図１の表に示される変換セット識別子TransformSetIdx=2の変換セットが選択される。
　さらに、選択された変換セットTransformSetのうちのどの直交変換をプライマリ水平変換に適用するかが、プライマリ水平変換指定フラグpt_hor_flagによって選択される。また、選択された変換セットTransformSetのうちのどの直交変換をプライマリ垂直変換に適用するかが、プライマリ垂直変換指定フラグpt_ver_flagによって選択される。例えば、以下の式（３）および式（４）のように、プライマリ{水平, 垂直}変換セットTransformSet{H,V}、とプライマリ{水平, 垂直}変換指定フラグpt_{hor,ver}_flagを引数として、図１に示される変換セットの定義表（LUT_TransformSetToTransformType）から導出される。
　PThor = LUT_TransformSetToTransformType [ TransformSetH ] [ pt_hor_flag ]
　・・・（３）
　PTver = LUT_TransformSetToTransformType [ TrasnformSetV ] [ pt_ver_flag ]
　・・・（４）
　例えば、イントラ予測モード番号9（IntraMode==9）の場合、プライマリ水平変換セットTransformSetHの変換セット識別子の値は0であるため、図１の変換セット定義表LUT_TransformSetToTransformType上で変換セット識別子TransformSetIdx==0である変換セットからプライマリ水平変換が選択（指定）される。すなわち、プライマリ水平変換指定フラグpt_hor_flagが０の場合、プライマリ水平変換PThorとして、DST-VIIが選択され、プライマリ水平変換指定フラグpt_hor_flagが１の場合、プライマリ水平変換PThorとして、DCT-VIIIが選択される。
　また、プライマリ水平指定フラグpt_hor_flagおよびプライマリ垂直変換指定フラグpt_ver_flagからプライマリ変換識別子pt_idxが、以下の式（５）に基づいて導出される。
　pt_idx  = (pt_ver_flag << 1) + pt_hor_flag
　・・・（５）
　すなわち、プライマリ変換識別子pt_idxの上位1bitは、プライマリ垂直変換指定フラグの値に対応し、下位1bitは、プライマリ水平変換指定フラグの値に対応する。導出されたプライマリ変換識別子pt_idxのbin列に対して、算術符号化を適用して、ビット列を生成することで、符号化が実施される。
　非特許文献２では、プライマリ変換の変換セットを構成する直交変換として、非特許文献１の直交変換の候補{DST-VII, DST-I, DCT-V, DCT-VIII}に加えて、DST-IV及び１次元直交変換をスキップし、係数のスケーリングのみを行うIdentity Transform（IDTまたは１次元変換スキップ（1D Transform Skip）とも称する）を導入することが開示されている。また、非特許文献２においては、図１に新たな変換セット（変換セット識別子TransformSetIdx==3）が追加されている。
　また、非特許文献２の場合、変換セットの定義は、変換ブロックサイズとモード情報に基づいて定まる。イントラ予測モード番号が9の場合の、4x4/8x8/16x16/32x32変換における変換セットの定義の一例を図４の表に示す。例えば、図４に示される表において、変換ブロックサイズ4x4の場合、変換セット識別子TrasnformSetIdx=2の変換セットでは、プライマリ水平変換PThorとして、IDTが選択され、プライマリ垂直変換PTverとして、DST-VIIが選択される。具体的には、以下の式（６）および式（７）のように、ルックアップテーブルLUT_TransformSetから、１番目の配列はイントラ予測モードIntraModeを引数とし、２番目の配列は変換ブロックサイズの対数値 - 2 の値を引数とし、３番目の配列は、変換セット識別子TransformSetIdxを引数とし、４番目の配列は、水平方向H(=0)または垂直方向V(=1)を引数として、プライマリ水平変換PThorおよびプライマリ垂直変換PTverの直交変換が選択される。
　PThor = LUT_TransfomSet[ IntraMode(=9) ] [ log2TBSize - 2 (=0) ] [ TransformSetIdx(=2) ] [ H(=0) ] = IDT
　・・・（６）
　PTver = LUT_TransfomSet[ IntraMode(=9) ] [ log2TBSize - 2 (=0) ] [ TransformSetIdx(=2) ] [ V(=1) ] = DST-VII
　・・・（７）
　なお、非特許文献２では、以下の式（８）のように、プライマリ変換識別子pt_idxが、変換セット識別子TransfromSetIdxに対応する。
　pt_idx = TransformSetIdx
　・・・（８）
　非特許文献２では、１次元変換スキップが特定の変換ブロックサイズおよびイントラ予測モード番号のときにしか選択できないとう制限がある。従って、レート歪の観点から、２次元直交変換をするよりも、水平もしくは垂直方向の直交変換をスキップする１次元変換スキップを選択する方が良い場合、エンコーダ側において１次元変換スキップを選択することが出来きないため、符号化効率が低減するおそれがあった。
　そこで、符号化側において、変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する水平方向のプライマリ変換であるプライマリ水平変換の実行を制御し、またその変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する垂直方向のプライマリ変換であるプライマリ垂直変換の実行を制御し、その変換スキップ識別子を符号化するようにする。また、復号側において、符号化データを復号し、その符号化データが復号されて得られた変換スキップ識別子の値に基づいて、画像データが変換された変換係数データに対する垂直方向の逆プライマリ変換である逆プライマリ垂直変換の実行を制御し、またその変換スキップ識別子の値に基づいて、画像データが変換された係数データに対する水平方向の逆プライマリ変換である逆プライマリ水平変換の実行を制御するようにする。
　このようにすることにより、水平方向または垂直方向の１次元変換をスキップすることが望ましい場合に、（逆）プライマリ変換の処理量の低減およびエナジーコンパクションの低下を抑制し、符号化効率を向上させることができる。
　　＜ブロック分割＞
　MPEG2（Moving Picture Experts Group 2(ISO/IEC 13818-2)）やMPEG-4 Part10（Advanced Video Coding、以下AVCと記す）などの旧来の画像符号化方式では、符号化処理は、マクロブロックと呼ばれる処理単位で実行される。マクロブロックは、16x16画素の均一なサイズを有するブロックである。これに対し、HEVC（High Efficiency Video Coding）では、符号化処理は、CU（Coding Unit）と呼ばれる処理単位（符号化単位）で実行される。CUは、最大符号化単位であるLCU（Largest Coding Unit）を再帰的に分割することにより形成される、可変的なサイズを有するブロックである。選択可能なCUの最大サイズは、64x64画素である。選択可能なCUの最小サイズは、8x8画素である。最小サイズのCUは、SCU（Smallest Coding Unit）と呼ばれる。なお、CUの最大サイズは、64x64画素に限定されず、より大きい128x128画素、256x256画素などのブロックサイズとしてもよい。
　このように、可変的なサイズを有するCUが採用される結果、HEVCでは、画像の内容に応じて画質及び符号化効率を適応的に調整することが可能である。予測符号化のための予測処理は、PU（Prediction Unit）と呼ばれる処理単位（予測単位）で実行される。PUは、CUをいくつかの分割パタンのうちの１つで分割することにより形成される。また、PUは、輝度(Y)及び色差(Cb,Cr)毎のPB(Prediction Block)と呼ばれる処理単位(予測ブロック)から構成される。さらに、直交変換処理は、TU（Transform Unit）と呼ばれる処理単位（変換単位）で実行される。TUは、CU又はPUをある深さまで分割することにより形成される。また、TUは、輝度(Y)及び色差(Cb,Cr)毎のTB(Transform Block)と呼ばれる処理単位（変換ブロック）から構成される。
　　＜再帰的なブロックの分割＞
　図６は、HEVCにおけるCUについての再帰的なブロック分割の概要を説明するための説明図である。CUのブロック分割は、１つのブロックの４（=2x2）個のサブブロックへの分割を再帰的に繰り返すことにより行われ、結果として四分木（Quad-Tree）状のツリー構造が形成される。１つの四分木の全体をCTB（Coding Tree Block）といい、CTBに対応する論理的な単位をCTU（Coding Tree Unit）という。
　図６の上部には、一例として、64x64画素のサイズを有するCUであるＣ０１が示されている。Ｃ０１の分割の深さは、ゼロに等しい。これは、Ｃ０１がCTUのルートでありLCUに相当することを意味する。LCUサイズは、SPS（Sequence Parameter Set）又はPPS（Picture Parameter Set）において符号化されるパラメータにより指定され得る。CUであるＣ０２は、Ｃ０１から分割される４つのCUのうちの１つであり、32x32画素のサイズを有する。Ｃ０２の分割の深さは、１に等しい。CUであるＣ０３は、Ｃ０２から分割される４つのCUのうちの１つであり、16x16画素のサイズを有する。Ｃ０３の分割の深さは、２に等しい。CUであるＣ０４は、Ｃ０３から分割される４つのCUのうちの１つであり、8x8画素のサイズを有する。Ｃ０４の分割の深さは、３に等しい。このように、CUは、符号化される画像を再帰的に分割することにより形成される。分割の深さは、可変的である。例えば、青空のような平坦な画像領域には、より大きいサイズの（即ち、深さが小さい）CUが設定され得る。一方、多くのエッジを含む急峻な画像領域には、より小さいサイズの（即ち、深さが大きい）CUが設定され得る。そして、設定されたCUの各々が、符号化処理の処理単位となる。
　　＜CUへのPUの設定＞
　PUは、イントラ予測及びインター予測を含む予測処理の処理単位である。PUは、CUをいくつかの分割パタンのうちの１つで分割することにより形成される。図７は、図６に示したCUへのPUの設定について説明するための説明図である。図７の右には、2Nx2N、2NxN、Nx2N、NxN、2NxnU、2NxnD、nLx2N及びnRx2Nという、８種類の分割パタンが示されている。これら分割パタンのうち、イントラ予測では、2Nx2N及びNxNの２種類が選択可能である（NxNはSCUでのみ選択可能）。これに対してインター予測では、非対称動き分割が有効化されている場合に、８種類の分割パタンの全てが選択可能である。
　　＜CUへのTUの設定＞
　TUは、直交変換処理の処理単位である。TUは、CU（イントラCUについては、CU内の各PU）をある深さまで分割することにより形成される。図８は、図７に示したCUへのTUの設定について説明するための説明図である。図８の右には、Ｃ０２に設定され得る１つ以上のTUが示されている。例えば、TUであるＴ０１は、32x32画素のサイズを有し、そのTU分割の深さはゼロに等しい。TUであるＴ０２は、16x16画素のサイズを有し、そのTU分割の深さは１に等しい。TUであるＴ０３は、8x8画素のサイズを有し、そのTU分割の深さは２に等しい。
　上述したCU、PU及びTUといったブロックを画像に設定するためにどのようなブロック分割を行うかは、典型的には、符号化効率を左右するコストの比較に基づいて決定される。エンコーダは、例えば１つの2Mx2M画素のCUと、４つのMxM画素のCUとの間でコストを比較し、４つのMxM画素のCUを設定した方が符号化効率が高いならば、2Mx2M画素のCUを４つのMxM画素のCUへと分割することを決定する。
　　＜CUとPUの走査順＞
　画像を符号化する際、画像（又はスライス、タイル）内に格子状に設定されるCTB（又はLCU）が、ラスタスキャン順に走査される。１つのCTBの中では、CUは、四分木を左から右、上から下に辿るように走査される。カレントブロックを処理する際、上及び左の隣接ブロックの情報が入力情報として利用される。図９は、CUとPUの走査順について説明するための説明図である。図９の左上には、１つのCTBに含まれ得る４つのCUである、Ｃ１０、Ｃ１１、Ｃ１２及びＣ１３が示されている。各CUの枠内の数字は、処理の順序を表現している。符号化処理は、左上のCUであるＣ１０、右上のCUであるＣ１１、左下のCUであるＣ１２、右下のCUであるＣ１３の順で実行される。図９の右には、CUであるＣ１１に設定され得るインター予測のための１つ以上のPUが示されている。図９の下には、CUであるＣ１２に設定され得るイントラ予測のための１つ以上のPUが示されている。これらPUの枠内の数字に示したように、PUもまた、左から右、上から下に辿るように走査される。
　以下においては、画像（ピクチャ）の部分領域や処理単位として「ブロック」を用いて説明する場合がある（処理部のブロックではない）。この場合の「ブロック」は、ピクチャ内の任意の部分領域を示し、その大きさ、形状、および特性等は限定されない。つまり、この場合の「ブロック」には、例えば、TB、TU、PB、PU、SCU、CU、LCU（CTB）、サブブロック、マクロブロック、タイル、またはスライス等、任意の部分領域（処理単位）が含まれるものとする。
　　＜画像復号装置＞
　図１０は、本技術を適用した画像処理装置の一態様である画像復号装置の構成の一例を示すブロック図である。図１０に示される画像復号装置１００は、AVCやHEVCのように、画像とその予測画像との予測残差が符号化された符号化データを復号する装置である。例えば、画像復号装置１００は、HEVCに提案された技術や、JVET（Joint Video Exploration Team）にて提案された技術を実装している。
　図１０において、画像復号装置１００は、復号部１１１、逆量子化部１１２、逆変換部１１３、演算部１１４、フレームメモリ１１５、および予測部１１６を備えている。なお、予測部１１６は、不図示のイントラ予測部、およびインター予測部を備えている。画像復号装置１００は、符号化データ#1（bitstream）を復号することによって、動画像#2を生成するための装置である。
　復号部１１１は、符号化データ＃１を入力とし、シンタックステーブルの定義に沿って、符号化データ＃１のビット列から、各シンタックス要素のシンタックス値を可変長復号する。さらに、シンタックス要素には、ヘッダ情報Hinfo、予測モード情報Pinfo、変換情報Tinfo、残差情報Rinfoなどの情報が含まれる。
　ＶＰＳ／ＳＰＳ／ＰＰＳ／スライスヘッダＳＨなどのヘッダ情報Hinfoには、画像サイズ（横幅PicWidth、縦幅PicHeight）、ビット深度（輝度bitDepthY, 色差bitDepthC）、ＣＵサイズの最大値MaxCUSize／最小値MinCUSize、４分木分割（Quad-tree分割ともいう）の最大深度MaxQTDepth/最小深度MinQTDepth、２分木分割（Binary-tree分割）の最大深度MaxBTDepth/最小深度MinBTDepth、変換スキップブロックの最大値MaxTSSize（最大変換スキップブロックサイズともいう）、各符号化ツールのオンオフフラグ（有効フラグともいう）などを規定する情報が含まれる。
　例えば、ヘッダ情報Hinfoに含まれる符号化ツールのオンオフフラグとしては、以下に示す変換、量子化処理に関わるオンオフフラグがある。なお、符号化ツールのオンオフフラグは、該符号化ツールに関わるシンタックスが符号化データ中に存在するか否かを示すフラグとも解釈することができる。また、オンオフフラグの値が１（真）の場合、該符号化ツールが使用可能であることを示し、オンオフフラグの値が０（偽）の場合、該符号化ツールが使用不可であることを示す。なお、フラグ値の解釈は逆であってもよい。
　適応プライマリ変換有効フラグapt_enabled_flag（adaptive_primary_transform_enabled_flag、adaptive_pt_enabled_flag、またはamt_enabled_flagとも称する）は、変換処理及びその逆処理の１つとして、適応的なプライマリ変換の選択が可能な符号化ツール（適応プライマリ変換ともいう）が使用可能か示すフラグである。
　セカンダリ変換有効フラグst_enabled_flagは、変換処理およびその逆処理の１つとして、セカンダリ変換/逆セカンダリ変換をする符号化ツールが使用可能か否かを示すフラグである。
　変換量子化バイパス有効フラグtransquant_bypass_enabled_flagは、変換・量子化、およびその逆処理の１つとして、変換と量子化/逆量子化と逆変換をスキップする符号化ツールが使用可能か否かを示すフラグである。
　変換スキップフラグ有効フラグts_enabled_flagは、変換処理およびその逆処理の１つとして、２次元変換スキップや１次元変換スキップが使用可能か否かを示すフラグである。その２次元変換スキップは、プライマリ変換とセカンダリ変換を含む直交変換およびその逆処理（逆直交変換）をスキップする符号化ツールである。また、１次元変換スキップは、プライマリ変換のうち、水平方向または垂直方向のプライマリ変換、および、それに対応する逆変換（逆プライマリ変換）、並びに、セカンダリ変換とその逆セカンダリ変換をスキップする符号化ツールである。
　予測モード情報Pinfoには、さらに、処理対象ＰＵのＰＵサイズ（予測ブロックサイズ）PUSize、イントラ予測モード情報IPinfo（例えば、JCTVC-W1005, 7.3.8.5 Coding Unit syntax中のprev_intra_luma_pred_flag, mpm_idx, rem_intra_pred_mode）、動き予測情報MVinfo（例えば、JCTVC-W1005, 7.3.8.6 Prediction Unit Syntaxを参照, merge_idx, merge_flag, inter_pred_idc, ref_idx_LX, mvp_lX_flag, X={0,1}, mvd）等が含まれる。
　また、変換情報Tinfoには、例えば、処理対象変換ブロックの横幅サイズTBWidthおよび縦幅TBHeight、（逆）変換および（逆）量子化の処理をスキップするか否かを示す変換量子化バイパスフラグtransquant_bypass_flag、２次元変換スキップや１次元変換スキップなどの各種変換スキップモードを指定する変換スキップ識別子ts_idx、対象ＴＵにおいて適応プライマリ変換を適用するかを示す適応プライマリ変換フラグapt_flag、垂直方向および水平方向の（逆）プライマリ変換にどの（逆）プライマリ変換を適用するかを示すプライマリ変換識別子pt_idx、どの（逆）セカンダリ変換を適用するかを示すセカンダリ変換識別子st_idx（dnsst_idx、nsst_idx、またはrot_idxとも称する）、スキャン識別子scanIdx、量子化パラメータqp、量子化マトリックスscaling_matrix等のシンタックスが含まれる。なお、処理対象変換ブロックの横幅サイズTBWidthおよび縦幅TBHeightの代わりに、２を底とする各TBWidth、TBHeightの対数値log2TBWidth、log2TBHeightが含まれるようにしてもよい。
　残差情報Rinfoには、例えば、ラスト非ゼロ係数X座標（last_sig_coeff_x_pos）、ラスト非ゼロ係数Y座標（last_sig_coeff_y_pos）、サブブロック非ゼロ係数有無フラグ（coded_sub_block_flag）、非ゼロ係数有無フラグ（sig_coeff_flag）、非ゼロ係数のレベルが１より大きいかを示すフラグ（gr1_flag）（GR1フラグとも称する）、非ゼロ係数のレベルが２より大きいかを示すフラグ（gr2_flag）（GR2フラグとも称する）、非ゼロ係数の正負を示す符号（sign_flag）（サイン符号とも称する）、並びに、非ゼロ係数の残余レベル（coeff_abs_level_remaining）（非ゼロ係数残余レベルとも称する）等が含まれるようにしてもよい。
　復号部１１１は、残差情報Rinfoを参照して、各変換ブロック内の各係数位置の量子化変換係数レベルlevelを導出する。復号部１１１は、復号して得た予測モード情報Pinfo、量子化変換係数レベルlevel、変換情報Tinfoを各ブロックへ供給する。例えば、復号部１１１は、予測モード情報Pinfoを予測部２４に供給し、量子化変換係数レベルlevelを、逆量子化部２２に供給し、変換情報Tinfoを、逆変換部１１３および逆量子化部１１２に供給する。
　逆量子化部１１２は、変換情報Tinfo、及び量子化変換係数レベルlevelを入力とし、変換情報Tinfoに基づいて、量子化変換係数レベルlevelの値をスケーリング（逆量子化）し、逆量子化後の変換係数Coeff_IQを逆変換部１１３へ出力する。
　逆変換部１１３は、変換係数Coeff_IQおよび変換情報Tinfoを入力とし、変換情報Tinfoに基づいて、変換係数Coeff_IQに対して、逆変換を適用し、予測残差D'を導出し、それを演算部１１４へ出力する。逆変換部１１３の詳細については、後述する。
　演算部１１４は、予測残差D'と、予測部１１６より供給される予測画像Pとを入力とし、以下の式（９）に示すように予測残差D'と予測残差D'に対応する予測画像P（予測信号）とを加算し、局所復号画像Recを導出し、それをフレームメモリ１１５または画像復号装置１００の外部に供給する。
　Rec = D' + P
　・・・（９）
　フレームメモリ１１５は、演算部１１４より供給される局所復号画像Recを入力とし、ピクチャ単位毎の復号画像を再構築して、フレームメモリ１１５内のバッファへ格納する。フレームメモリ１１５は、予測部１１６の予測モード情報Pinfoによって指定される復号画像を参照画像としてバッファより読み出し、予測部１１６へ供給する。また、フレームメモリ１１５は、復号画像の生成に係るヘッダ情報Hinfo、予測モード情報Pinfo、変換情報Tinfoなどをフレームメモリ内のバッファへ格納するようにしても良い。
　予測部１１６は、予測モード情報Pinfoを入力とし、予測モード情報Pinfoによって指定される予測方法により、予測モード情報PInfoによって指定される、フレームメモリ１１５に格納された復号画像を参照画像として予測画像Pを生成し、演算部１１４へ出力する。
　図１１は、図１０の画像復号装置１００が備える逆変換部１１３の主な構成例を示すブロック図である。図１１に示されるように、逆変換部１１３は、スイッチ１２１、逆セカンダリ変換部１２２、および逆プライマリ変換部１２３から構成される。
　スイッチ１２１は、変換係数Coeff_IQ、及び変換スキップ識別子ts_idxを入力とする。変換スキップ識別子ts_idxの値がNO_TS(=0)、または、1D_H_TS(=2)、または、1D_V_TS(=3)の場合（変換スキップを適用しない、あるいは、水平・垂直方向のいずれか一方に対して１次元変換スキップを適用することを示す場合）、逆セカンダリ変換部１２２へ変換係数Coeff_IQを出力する。また、変換スキップフラグts_idxの値が2D_TS(=1)の場合（２次元変換スキップを適用することを示す場合）、逆セカンダリ変換部１２２、及び逆プライマリ変換部１２３をスキップし、変換係数Coeff_IQを予測残差D'として出力する。
　例えば、変換スキップ識別子ts_idxが2D_TS(=１)であって、逆変換部１１３へ入力する変換係数Coeff_IQが、４ｘ４行列Coeff_IQ = [[255, 0, 0, 0], [0, 0, 0, 0], [0, 0, 0, 0], [0, 0, 0, 0]]である場合、スイッチ１２１は、変換係数Coeff_IQを、予測残差D'として出力する。すなわち、予測残差D'=[[255, 0, 0, 0], [0, 0, 0, 0], [0, 0, 0, 0], [0, 0, 0, 0]]となる。従って、逆セカンダリ変換、及び逆プライマリ変換をスキップすることができる。特に、２次元変換スキップを適用するのが望ましい非ゼロ係数の数が少ない疎な残差信号に対して、逆変換の処理量の低減、及び符号化効率の向上した逆変換処理を行うことができる。
　逆セカンダリ変換部１２２は、セカンダリ変換識別子st_idx、変換係数のスキャン方法を示すスキャン識別子scanIdx、及び変換係数Coeff_IQを入力とし、逆セカンダリ変換後の変換係数Coeff_IS（プライマリ変換係数ともいう）を導出し、逆プライマリ変換部１２３に供給する。より具体的には、セカンダリ変換識別子st_idxが、逆セカンダリ変換を適用することを示す場合(st_idx>0)、逆セカンダリ変換部１２２は、変換係数Coeff_IQに対して、セカンダリ変換識別子st_idxに対応する逆セカンダリ変換の処理を実行し、逆セカンダリ変換後の変換係数Coeff_ISを出力する。セカンダリ変換識別子st_idxが、逆セカンダリ変換を適用しないことを示す場合(st_idx==0)、逆セカンダリ変換をスキップし、変換係数Coeff_IQを逆セカンダリ変換後の変換係数Coeff_ISとして出力する。
　逆プライマリ変換部１２３は、プライマリ水平変換指定フラグpt_hor_flag、プライマリ垂直変換指定フラグpt_ver_flag、予測モード情報PInfo、変換スキップ識別子ts_idx及び逆セカンダリ変換後の変換係数Coeff_ISを入力とする。逆プライマリ変換部１２３は、予測モード情報PInfo、変換スキップ識別子及び各プライマリ水平変換指定フラグpt_hor_flag、プライマリ垂直変換指定フラグpt_ver_flagで指定される逆プライマリ水平変換の行列IPThor(=PThorT)、及び逆プライマリ垂直変換の行列IPTver(=PTverT)を選択し、逆セカンダリ後の変換係数Coeff_IS(プライマリ変換係数Coeff_Pとも称する)に対して、選択された各方向の逆プライマリ変換の行列により、逆プライマリ水平変換、及び逆プライマリ垂直変換をして、逆プライマリ変換後の予測残差D'を導出し、出力する。
　図１１に示されるように、逆プライマリ変換部１２３は、逆プライマリ変換選択部１３１、スイッチ１３２、逆プライマリ垂直変換部１３３、スイッチ１３４、および逆プライマリ水平変換部１３５を有する。
　逆プライマリ変換選択部１３１は、プライマリ水平変換指定フラグpt_hor_flag、プライマリ垂直変換指定フラグpt_ver_flag、予測モード情報PInfo、及び変換スキップ識別子ts_idxを入力とし、予測モード情報PInfo、変換スキップ識別子ts_idx、プライマリ水平変換指定フラグpt_hor_flag及びプライマリ垂直変換指定フラグpt_ver_flagで指定される逆プライマリ水平変換の行列IPThor(=PThorT)、及び逆プライマリ垂直変換の行列IPTver(=PTverT)を、逆プライマリ変換選択部１３１の内部メモリ（不図示）より読み出し、それぞれ、逆プライマリ水平変換部１３５、逆プライマリ垂直変換部１３３に供給する。
　より具体的には、適応プライマリ変換フラグapt_flag(ＣＵプライマリ変換フラグcu_pt_flagとも呼ぶ)が１（真）の場合、逆プライマリ変換選択部１３１は、例えば、図１の表に示される変換セット識別子TransfromSetIdx=0...2の３つの変換セットTransformSetから、水平方向及び垂直方向のそれぞれについて、プライマリ変換の候補となる直交変換を含む変換セットTransformSetを、図３に示されるモード情報と変換セットの対応表(イントラ予測モード情報)に基づいて選択する。なお、図３において、イントラ予測モード番号35をインター予測(Inter)、あるいはイントラブロックコピー(IBC;Intra Block Copy)を示すモードとして扱ってもよい。
　例えば、以下の条件式（１０）のように、各変換セットTransformSet{H,V}に対して、対応する変換セットTransformSetを指定する変換セット識別子TransformSetIdxを設定するように実施される。
　if (apt_flag)
　　TransformSetH = LUT_IntraModeToTransformSet [ IntraMode ] [ H(=0) ]
　　TransformSetV = LUT_IntraModeToTransformSet [ IntraMode ] [ V(=1) ]
　else // apt_flag==0
　　TransformSetH = TransformSetV = 3 (所定値)
　・・・（１０）
　ここで、TransformSetHは、プライマリ水平変換PThorの変換セットを示し、TransormSetVは、プライマリ垂直変換PTverの変換セットを示し、ルックアップテーブルLUT_IntraModeToTransformSetは、図３の対応表である。ルックアップテーブルLUT_IntraModeToTransformSet[][]の１番目の配列は、イントラ予測モードIntraModeを引数とし、２番目の配列は、{H=0, V=1}を引数とする。例えば、イントラ予測モード番号9 (IntraMode==9)の場合、プライマリ水平変換PThorの変換セットTransformSetH (プライマリ水平変換セットとも呼ぶ)として、図１の表に示される変換セット識別子TransformSetIdx=0の変換セットが選択され、プライマリ垂直変換PTverの変換セットTransformSetV(プライマリ垂直変換セットとも呼ぶ）として、図１に示される変換セット識別子TransformSetIdx=2の変換セットが選択される。また、適応プライマリ変換フラグamt_flagが０（偽）の場合、逆プライマリ変換選択部１３１は、図１の表に示される変換セット識別子TransfromSetIdx=3(所定値)の変換セットTransformSetを、プライマリ変換の候補となる直交変換を含む変換セットとして選択する。
　さらに、逆プライマリ変換選択部１３１は、各水平/垂直方向毎に、選択された変換セットTransformSetから、逆プライマリ変換に用いる直交変換を、おのおの、プライマリ水平変換指定フラグpt_hor_flag、及びプライマリ垂直変換指定フラグpt_ver_flagによって選択する。
　例えば、以下の条件式（１１）のように、プライマリ水平変換指定フラグpt_hor_flagが－１の場合、１次元変換スキップに対応する行列IDTを選択し、プライマリ水平変換指定フラグpt_hor_flagが－１以外の場合、プライマリ水平変換セットTransformSetHとプライマリ水平変換指定フラグpt_hor_flagを引数として、図１に示される変換セットの定義表(LUT_TransformSetToTransformType)から導出する。
　if ( pt_hor_flag!=-1)
　　IPThor = LUT_TransformSetToTransformType [ TransformSetH ] [ pt_hor_flag ]
　else
　　IPThor = IDT
　・・・（１１）
　例えば、イントラ予測モード番号9(IntraMode==9）の場合の、逆プライマリ水平変換を例にすると、プライマリ水平変換セットTransformSetHの変換セット識別子の値は0であるため、図１の変換セット定義表LUT_TransformSetToTransformType上で変換セット識別子TransformSetIdx==0である変換セットから逆プライマリ水平変換が選択される。すなわち、プライマリ水平変換指定フラグpt_hor_flag==-1の場合、逆プライマリ水平変換IPThorとしてIDTが選択され、プライマリ水平変換指定フラグpt_hor_flag==0の場合、逆プライマリ水平変換IPThorとして、DST-VIIが選択され、プライマリ水平変換指定フラグpt_hor_flagが１の場合、逆プライマリ水平変換IPThorとして、DCT-VIIIが選択される。
　同様にして、逆プライマリ垂直変換についても、以下の条件式（１２）のように、プライマリ垂直変換指定フラグpt_ver_flagが-1の場合、１次元変換スキップに対応する行列IDT（単位行列）を選択し、プライマリ垂直変換指定フラグpt_ver_flagが-1以外の場合、プライマリ垂直変換セットTransformSetVとプライマリ垂直変換指定フラグpt_ver_flagを引数として、図１に示される変換セットの定義表(LUT_TransformSetToTransformType)から導出する。
　if ( pt_ver_flag!=-1)
　　IPTver = LUT_TransformSetToTransformType [ TrasnformSetV ] [ pt_ver_flag ]
　else
　　IPTver = IDT
　・・・（１２）
　なお、上述の式（１１）および式（１２）では、pt_{hor,ver}_flag==-1の場合、条件分岐によりIDTを設定しているが、ルックアップテーブルLUT_TransformSetToTransformType[][]を参照して設定するようにしてもよい。この場合、ルックアップテーブルLUT_TransformSetToTransformType[ 0...3 ][ - 1]の要素の値をIDTとすればよい。なお、この例では、pt_{hor, ver}_flag==-1は1次元変換スキップを表す値としているが、値は実施可能な範囲で自由に変更可能である。また、図１の変換セット識別子とpt_{hor,ver}_flagの値の組み合わせは、実施可能な範囲で自由に変更してよい。例えば、pt_{hor,ver}_flag==1の場合に、変換セット識別子の値によらず、DST-VIIを設定し、pt_{hor,ver}_flag==0の場合に、変換セット識別子0…3の順に、それぞれ、DCT-VIII,DST-I, DCT-V, DST-VIIを設定してもよい。また、変換セット識別子0…2の順は、実施可能な範囲で自由に入れ替えてもよい。また、逆プライマリ変換選択部１３１は、イントラ予測モード情報IPinfoの代わりに、動き予測情報MVinfoとプライマリ水平変換指定フラグpt_hor_flagとプライマリ垂直変換指定フラグpt_ver_flagに応じて、逆プライマリ水平変換IPThor、及び逆プライマリ垂直変換IPTverを選択してもよい。
　その後、逆プライマリ変換選択部１３１は、逆プライマリ水平変換IPThor、及び逆プライマリ垂直変換IPTverに対応する直交変換の行列を、逆プライマリ変換部１２３が保持するバッファ（不図示）より読み出し、逆プライマリ垂直変換、逆プライマリ水平変換へ対応する行列を供給する。
　スイッチ１３２は、逆セカンダリ変換後の変換係数Coeff_IS（プライマリ変換係数Coeff_Pとも表記する）、及び変換スキップ識別子ts_idxを入力とする。変換スキップ識別子ts_idxの値が1D_V_TS(=3)、すなわち、垂直方向の１次元変換をスキップすること(ts_idx==1D_V_TS)（（逆）プライマリ垂直変換をスキップすること）を示す場合、スイッチ１３２は、逆プライマリ垂直変換部１３３の処理をスキップし、プライマリ変換係数Coeff_ISを逆プライマリ垂直変換後の変換係数Coeff_IPverとして外部へ出力する。また、変換スキップ識別子ts_idxの値が1D_V_TS(=3)以外の場合（ts_idx!=1D_V_TS）（(逆)プライマリ垂直変換をスキップしないことを示す場合）、スイッチ１３２はプライマリ変換係数Coeff_ISを外部へ出力する。
　逆プライマリ垂直変換部１３３は、変換ブロック毎に、逆セカンダリ変換後の変換係数Coeff_ISと逆プライマリ垂直変換IPTverの行列を入力とし、以下の式（１３）に示す通り行列演算を行い、その結果を逆プライマリ垂直変換後の変換係数Coeff_IPverとして出力する。なお、逆プライマリ垂直変換IPTverは、変換基底を列ベクトルとして有するプライマリ垂直変換PTverの逆変換であり、前記プライマリ垂直変換PTverを転置した行列PTverTで表される。
　Coeff_IPver = (IPTver・Coeff_IS) >> s1
　　　　　　　= (PTverT・Coeff_IS) >> s1
　・・・（１３）
　ここで、演算子"・"は行列積(inner product)を表し、演算子"T"は、転置行列の操作を表し、演算子">>"は要素毎に右シフト演算を行う操作を表す。式（１３）によれば、変換係数Coeff_IPverの各値は、変換係数Coeff_ISとプライマリ垂直変換の転置行列PTverT(=IPTver)との行列積の要素毎に対して、所定のスケーリングパラメータs1によって右シフト演算することで得られる。なお、スケーリングパラメータs1は、IPTver・Coeff_ISの行列演算結果を、中間バッファのビット深度に収まるよう正規化するために用いる。スケーリングパラメータs1の値は、例えば、以下の式（１４）に示すように中間バッファのビット深度BitDepthbuffと、IPTver・Coeff_ISの行列演算のビット深度のワーストケースMaxBitDepth(IPTver・Coeff_IS)から定まる。
　s1 = max(0, MaxBitDepth(IPTver・Coeff_IS) - BitDpethbuff)
　・・・（１４）
　例えば、IPTver・Coeff_ISの値域が、-2**22乃至2**22 - 1である場合、すなわち、MaxBitDepth(IPTver・Coeff_IS)のビット深度が23bitであって、中間バッファに格納可能な値の値域が、-2**15乃至2**15 - 1である場合、すなわち中間バッファのビット深度が16bitの場合、スケーリングパラメータs1は、s1 = 7bit( = max(0, 23-16) = max(0, 7))となる。
　また、MaxBitDepth(IPTver・Coeff_IS)のビット深度が23bitであって、中間バッファに格納可能な値の値域が、-2**31乃至2**31 - 1である場合、すなわち、中間バッファのビット深度が32bitの場合、スケーリングパラメータs1は、s1 = 0bit(=max(0, 23-32)=max(0,-9))となる。スケーリングパラメータs1が0であるということは、中間バッファのビット深度の値が十分に大きいため、IPTver・Coeff_ISの行列積の各要素値を正規化せずとも、中間バッファにオーバフローせずに格納することが出来ることを表す。なお、スケーリングパラメータs1は、IPTver・Coeff_ISの値域が既知であると仮定して、予め定めた固定値としてもよい。
　また、上述の式（１３）において、右シフト演算によるクリップ誤差を小さくするために、行列積の後、所定のオフセット値o1を要素毎に加算するようにしてもよい。このとき、オフセット値o1は、スケーリングパラメータs1を用いて、以下の式（１５）により表される。
　o1 = ( s1>0 ? 1<<(s1-1) : 0 )
　・・・（１５）
　スイッチ１３４は、逆プライマリ垂直変換後の変換係数Coeff_IPver、及び変換スキップ識別子ts_idxを入力とする。変換スキップ識別子ts_idxの値が1D_H_TS(=2)、すなわち、水平方向の１次元変換をスキップすること(ts_idx==1D_H_TS)（（逆）プライマリ水平変換をスキップすること）を示す場合、スイッチ１３４は、逆プライマリ水平変換部１３５をスキップし、逆プライマリ垂直変換後の変換係数Coeff_IPverを予測残差D'として外部へ出力する。また、変換スキップ識別子ts_idxの値が1D_H_TS(=2)以外の場合（ts_idx!=1D_H_TS）（(逆)プライマリ水平変換をスキップしないことを示す場合）、スイッチ１３４は、逆プライマリ垂直変換後の変換係数Coeff_IPverを逆プライマリ水平変換部１３５へ出力する。
　逆プライマリ水平変換部１３５は、変換ブロック毎に、逆プライマリ垂直変換後の変換係数Coeff_IPverと逆プライマリ水平変換IPThorの行列を入力とし、以下の式（１６）に示す通り行列演算を行い、その結果を予測残差D'として出力する。なお、逆プライマリ水平変換IPThorは、変換基底を行ベクトルとして有するプライマリ水平変換PThorの逆変換であり、前記プライマリ水平変換PThorを転置した行列PThorTで表される。
　D' = (Coeff_IPver・IPThor) >> s2
　　 = (Coeff_IPver・PThorT)  >> s2
　・・・（１６）
　ここで、演算子"・"は行列積(inner product)を表し、演算子"T"は、転置行列の操作を表し、演算子">>"は要素毎に右シフト演算を行う操作を表す。この式（１６）によれば、予測残差D'の各値は、変換係数Coeff_IPverとプライマリ水平変換の転置行列PThorT(=IPTver)との行列積の要素毎に対して、所定のスケーリングパラメータs2によって右シフト演算することで得られる。なお、スケーリングパラメータs2は、Coeff_IPver・IPThorの行列演算結果を、所望のビット深度に収まるよう正規化するために用いる。スケーリングパラメータs2の値は、所望のビット深度BitDepthoutと、Coeff_IPver・IPThorの行列演算のビット深度のワーストケースMaxBitDepth(Coeff_IPver・IPThor)から、以下の式（１７）により定まる。
　s2 = max(0, MaxBitDepth(Coeff_IPver・IPThor) - BitDpethout)
　・・・（１７）
　例えば、Coeff_IPver・IPThorの値域が、-2**22 乃至 2**22 - 1である場合、すなわち、MaxBitDepth(Coeff_IPver・IPThor)のビット深度が23bitであって、所望ビット深度のとき取りえる値の値域が、-2**15乃至2**15 - 1である場合、すなわち所望ビット深度が16bitの場合、スケーリングパラメータs2は、s2 = 7bit( = max(0, 23-16) = max(0, 7))となる。
　また、MaxBitDepth(Coeff_IPver・IPThor)のビット深度が23bitであって、所望ビット深度のとき取りえる値の値域が、-2**31乃至2**31 - 1である場合、すなわち、所望ビット深度が32bitの場合、スケーリングパラメータs2は、s2 = 0bit(=max(0, 23-32)=max(0,-9))となる。スケーリングパラメータs2が0であるということは、所望ビット深度の値が十分に大きいため、Coeff_IPver・IPThorの行列積の各要素値が正規化せずとも、所望ビット深度内に収まることを表す。
　なお、式（１６）において、右シフト演算によるクリップ誤差を小さくするために、行列積の後、所定のオフセット値o2を要素毎に加算するようにしてもよい。このとき、オフセット値o2は、スケーリングパラメータs2を用いて、以下の式（１８）により表される。
　O2 = ( s2>0 ? 1<<(s2-1) : 0 )
　・・・（１８）
　以上のように、逆プライマリ変換部１２３は、水平方向、または垂直方向の１次元変換をスキップことが望ましい残差信号に対して、逆プライマリ変換の処理量の低減、及びエナジーコンパクションの低下を防止し、符号化効率の向上した逆プライマリ変換処理を行うことができる。
　特に、水平方向に信号の連続性が急激に変化するステップエッジの特性を持つ残差信号に対しては、水平方向の１次元変換をスキップし、垂直方向に１次元変換をすることで、２次元直交変換をする場合と比較して、垂直方向の周波数成分の低域に非ゼロ係数を効率よく集中させることができる。すなわち、エナジーコンパクションを高めることができるため、符号化効率の向上を実現させることができる。
　同様に、垂直方向に信号の連続性が急激に変化するステップエッジの特性を持つ残差信号に対しては、垂直方向の１次元変換をスキップし、水平方向に１次元変換をすることで、２次元直交変換をする場合と比較して、水平方向の周波数成分の低域に非ゼロ係数を効率よく集中させることができる。すなわち、エナジーコンパクションを高めることができるため、符号化効率の向上を実現させることができる。
　　＜画像復号処理の流れ＞
　次に、以上のような画像復号装置１００により実行される各処理の流れについて説明する。最初に、図１２のフローチャートを参照して、画像復号処理の流れの例を説明する。
　画像復号処理が開始されると、ステップＳ１０１において、復号部１１１は、画像復号装置１００に供給されるビットストリーム（符号化データ）を復号し、ヘッダ情報Hinfo、予測モード情報Pinfo、変換情報Tinfo、残差情報Rinfo、量子化変換係数レベルlevel等の情報を得る。
　ステップＳ１０２において、逆量子化部１１２は、ステップＳ１０１の処理により得られた量子化変換係数レベルlevelを逆量子化して変換係数Coeff_IQを導出する。この逆量子化は、後述する画像符号化処理において行われる量子化の逆処理であり、その画像符号化処理において行われる逆量子化と同様の処理である。
　ステップＳ１０３において、逆変換部１１３は、ステップＳ１０２の処理により得られた変換係数Coeff_IQを逆変換し、予測残差Ｄ'を導出する。この逆変換は、後述する画像符号化処理において行われる変換処理の逆処理であり、その画像符号化処理において行われる逆変換と同様の処理である。
　ステップＳ１０４において、予測部１１６は、予測モード情報PInfoに基づいて、符号化の際の予測と同一の予測モードで予測を行い、予測画像生成する。
　ステップＳ１０５において、演算部１１４は、ステップＳ１０３の処理により得られた予測残差Ｄ'に、ステップＳ１０４の処理により得られた予測画像を加算し、復号画像を得る。
　ステップＳ１０６において、演算部１１４は、ステップＳ１０５の処理により得られた復号画像を画像復号装置１００の外部に出力する。
　ステップＳ１０７において、フレームメモリ１１５は、ステップＳ１０５の処理により得られた復号画像を記憶する。
　ステップＳ１０７の処理が終了すると、画像復号処理が終了される。
　　＜逆変換の処理の流れ＞
　次に、図１２のステップＳ１０３において実行される逆変換処理の流れの例を、図１３のフローチャートを参照して説明する。逆変換処理が開始されると、スイッチ１２１は、ステップＳ１２１において、変換スキップ識別子ts_idxが2D_TS（２次元変換スキップのモード）であるか、または、変換量子化バイパスフラグtransquant_bypass_flagが１（真）であるかを判定する。変換スキップ識別子ts_idxが2D_TSである、または、変換量子化バイパスフラグが１（真）であると判定された場合、スイッチ１２１により変換係数Coeff_IQが予測残差D'として外部へ出力（演算部１１４に供給）され、逆変換処理が終了し、処理は図１２に戻る。
　また、ステップＳ１２１において、変換スキップ識別子ts_idxが2D_TSでない（２次元変換スキップ以外のモード）、かつ、変換量子化バイパスフラグが０（偽）であると判定された場合、スイッチ１２１により変換係数Coeff_IQが逆セカンダリ変換部１２２に供給され、処理はステップＳ１２２に進む。
　ステップＳ１２２において、逆セカンダリ変換部１２２は、入力された変換係数Coeff_IQ'に対して、セカンダリ変換識別子st_idxに基づいて、逆セカンダリ変換を行い、プライマリ変換係数Coeff_ISを導出し、出力する。
　ステップＳ１２３において、逆プライマリ変換選択部１３１は、逆プライマリ変換選択処理を行い、プライマリ水平変換指定フラグpt_hor_flag、プライマリ垂直変換指定フラグpt_ver_flag、予測モード情報PInfo、及び変換スキップ識別子ts_idxを参照して、逆プライマリ水平変換IPThor、及び逆プライマリ垂直変換IPTverを選択する。
　ステップＳ１２４において、スイッチ１３２は、変換スキップ識別子ts_idxが1D_V_TS（垂直方向の１次元変換スキップのモード）であるか否か（ts_idx==1D_V_TS）を判定する。変換スキップ識別子ts_idxが1D_V_TSでない場合、処理はステップＳ１２５に進む。
　ステップＳ１２５において、逆プライマリ垂直変換部１３３は、変換ブロック毎に、逆セカンダリ変換後の変換係数Coeff_ISと逆プライマリ垂直変換IPTverの行列を入力とし、行列演算を行い、その結果を逆プライマリ垂直変換後の変換係数Coeff_IPverとして出力する。ステップＳ１２５の処理が終了すると処理はステップＳ１２６に進む。
　また、ステップＳ１２４において、変換スキップ識別子ts_idxが1D_V_TSの場合、ステップＳ１２５の処理が省略され、処理はステップＳ１２６に進む。
　ステップＳ１２６において、スイッチ１３４は、変換スキップ識別子ts_idxが1D_H_TS（水平方向の１次元変換スキップのモード）であるか否か（ts_idx==1D_H_TS）を判定する。変換スキップ識別子ts_idxが1D_H_TSでないと判定された場合、処理はステップＳ１２７に進む。
　ステップＳ１２７において、逆プライマリ水平変換部１３５は、変換ブロック毎に、逆プライマリ垂直変換後の変換係数Coeff_IPverと逆プライマリ水平変換IPThorの行列を入力とし、行列演算を行い、その結果を予測残差D'として出力する。ステップＳ１２７の処理が終了すると逆変換処理が終了し、処理は図１２に戻る。
　また、ステップＳ１２６において、変換スキップ識別子ts_idxが1D_H_TSであると判定された場合、ステップＳ１２７の処理が省略され、逆変換処理が終了し、処理は図１２に戻る。
　以上において、逆プライマリ変換部１２３の処理について説明したが、実施可能な範囲で、各ステップの処理順の入れ替えや、処理の内容を変更してよい。例えば、ステップＳ１２４およびステップＳ１２６の処理を省略し、ステップＳ１２３において変換スキップ識別子ts_idxが1D_V_TS(垂直方向の１次元変換スキップ)であるか否かを判定するようにしてもよい。そして、ステップＳ１２３において変換スキップ識別子ts_idxが1D_V_TSであると判定された場合、単位行列を逆プライマリ垂直変換IPTverとして選択し、ステップＳ１２５の処理が実行されるようにしてもよい。また、ステップＳ１２３において変換スキップ識別子ts_idxが1D_H_TSであると判定された場合、単位行列を逆プライマリ水平変換IPThorとして選択し、ステップＳ１２７の処理が実行されるようにしてもよい。
　　＜逆プライマリ変換選択処理の流れ＞
　次に、図１４のフローチャートを参照して、図１３のステップＳ１２３において実行される逆プライマリ変換選択処理の流れの例を説明する。
　逆プライマリ変換選択処理が開始されると、ステップＳ１４１において、逆プライマリ変換選択部１３１は、適応プライマリ変換フラグapt_flagが１（真）であるか否かを判定する。適応プライマリ変換フラグapt_flagが１（真）であると判定された場合、処理はステップＳ１４２に進む。ステップＳ１４２において、逆プライマリ変換選択部１３１は、予測モード情報PInfoに基づいて、逆プライマリ垂直変換および逆プライマリ水平変換のそれぞれについて、上述の式（１０）に従って変換セットを選択する。ステップＳ１４２の処理が終了すると、処理はステップＳ１４４に進む。
　また、ステップＳ１４１において、適応プライマリ変換フラグapt_flagが０（偽）であると判定された場合、処理はステップＳ１４３に進む。ステップＳ１４３において、逆プライマリ変換選択部１３１は、所定の変換セットを選択する。ステップＳ１４３の処理が終了すると、処理はステップＳ１４４に進む。
　ステップＳ１４４において、逆プライマリ変換選択部１３１は、水平変換セット識別子TransformSetH、及びプライマリ水平変換指定フラグpt_hor_flagを参照して、上述の式（１１）に従って、逆プライマリ水平変換IPThorとして適用する直交変換を選択する。
　ステップＳ１４５において、逆プライマリ変換選択部１３１は、垂直変換セット識別子TransformSetV、及びプライマリ垂直変換指定フラグpt_ver_flagを参照して、上述の式（１２）に従って、逆プライマリ垂直変換IPTverとして適用する直交変換を選択する。
　ステップＳ１４５の処理が終了すると、逆プライマリ変換選択処理が終了し、処理は図１３に戻る。
　なお、この逆プライマリ変換選択処理は、実施可能な範囲で、各ステップの処理順の入れ替えや、処理の内容を変更してよい。例えば、ステップＳ１４４の処理において、変換スキップ識別子ts_idx==TS_1D_H_TSの場合(水平方向の１次元変換をスキップする場合)、明示的に１次元変換スキップを示す直交変換IDT（単位行列）が選択されないようにしてもよい。同様にして、ステップＳ１４５の処理において、変換スキップ識別子ts_idx==TS_1D_V_TSの場合(垂直方向の１次元変換をスキップする場合)、明示的に１次元変換スキップを示す直交変換IDT（単位行列）が選択されないようにしてもよい。
　以上のように各処理を実行することにより、画像復号装置１００は、変換スキップを適用するのが望ましい残差信号に対して、逆変換の処理量の低減、及びエナジーコンパクションの低下を抑制することができ、符号化効率の向上を実現することができる。
　より具体的には、逆変換部１１３は、水平方向または垂直方向の１次元変換をスキップすることが望ましい残差信号に対して、逆プライマリ変換の処理量の低減やエナジーコンパクションの低下を抑制することができ、符号化効率の向上を実現することができる。特に、水平方向に信号の連続性が急激に変化するステップエッジの特性を持つ残差信号に対しては、水平方向の１次元変換をスキップし、垂直方向に１次元変換をすることで、２次元直交変換をする場合と比較して、垂直方向の周波数成分の低域に非ゼロ係数を効率よく集中させることができる。すなわち、エナジーコンパクションを高めることができるため、符号化効率の向上を実現させることができる。同様に、垂直方向に信号の連続性が急激に変化するステップエッジの特性を持つ残差信号に対しては、垂直方向の１次元変換をスキップし、水平方向に１次元変換をすることで、２次元直交変換をする場合と比較して、水平方向の周波数成分の低域に非ゼロ係数を効率よく集中させることができる。すなわち、エナジーコンパクションを高めることができるため、符号化効率の向上を実現させることができる。
　＜２．第２の実施の形態＞
　　＜プライマリ変換識別子の復号＞
　JEM3では、適応プライマリ変換フラグapt_flagがCU単位(=PU単位=TU単位)で復号され、プライマリ変換識別子pt_idx及び変換スキップフラグts_flagは、CUに含まれる各変換ブロック単位で復号される。また、プライマリ変換識別子pt_idxより、下記の式（１９）によって、プライマリ水平変換指定フラグpt_hor_flag及びプライマリ垂直変換指定フラグpt_ver_flagが導出される。
　pt_hor_flag = pt_idx & 0x01
　pt_ver_flag = pt_idx >> 1 (= ( pt_idx & 0x10 )>>1)
　・・・（１９）
　すなわち、プライマリ変換識別子pt_idxは、２ビットの値をとり、上位1ビットがプライマリ垂直変換指定フラグpt_ver_flagに相当し、下位１ビットがプライマリ水平変換指定フラグpt_hor_flagに相当する。なお、符号化側においては、このプライマリ変換識別子pt_idxの導出は、以下の式（２０）のように行われる。
　pt_idx = ((pt_ver_flag)<<1) + pt_hor_flag
　・・・（２０）
　従って、従来技術JEM3に対して、第１の実施の形態において説明した通り下記（１）乃至（３）の変更を加えた場合、変換ブロック単位で復号された変換スキップ識別子ts_idxが、1D_H_TSの場合、プライマリ水平変換指定フラグpt_hor_flagは使用されないため、この情報を符号化／復号するのは冗長である。また、変換スキップ識別子ts_idxが1D_V_TSを示す場合、プライマリ垂直変換指定フラグpt_ver_flagは使用されないため、この情報を符号化／復号するのは冗長である。
　（１）変換スキップフラグts_flagを変換スキップ識別子ts_idxへ拡張する。
　（２）変換スキップ識別子ts_idxが1D_H_TSの時、逆セカンダリ変換、及び逆プライマリ水平変換をスキップする。
　（３）変換スキップ識別子ts_idxが1D_V_TSの時、逆セカンダリ変換、及び逆プライマリ垂直変換をスキップする。
　従って、プライマリ変換識別子pt_idxを効率良く符号化／復号するために、下記のような変更を加えるようにしてもよい。
　（１）変換スキップ識別子ts_idx = NO_TSの場合、復号側では、上述の式（１９）の通り、プライマリ変換識別子pt_idxから、プライマリ水平変換指定フラグpt_hor_flag、及びプライマリ垂直変換指定フラグpt_ver_flagを導出するようにする。符号化側では、式（２０）の通り、プライマリ水平変換指定フラグpt_hor_flag及びプライマリ垂直変換指定フラグpt_ver_flagよりプライマリ変換識別子pt_idxを導出するようにする。
　（２）変換スキップ識別子ts_idxが1D_H_TSの時、復号側では、以下の式（２１）の通り、プライマリ垂直変換指定フラグpt_ver_flag = pt_idx、プライマリ水平変換指定フラグpt_hor_flag = - 1(所定値)として導出するようにする。符号化側では、以下の式（２２）の通り、プライマリ変換識別子pt_idx = pt_ver_flagとして導出するようにする。
　pt_ver_flag = pt_idx
　pt_hor_flag = -1 (所定値)
　・・・（２１）
　pt_idx = pt_ver_flag
　・・・（２２）
　（３）変換スキップ識別子ts_idxが1D_V_TSの時、復号側では、以下の式（２３）の通り、プライマリ水平変換指定フラグpt_hor_flag = pt_idx、プライマリ垂直変換指定フラグpt_ver_flag = - 1(所定値)として導出するようにする。符号化側では、以下の式（２４）の通り、プライマリ変換識別子pt_idx = pt_hor_flagとして導出するようにする。
　pt_hor_flag = pt_idx
　pt_ver_flag = -1 (所定値)
　・・・（２３）
　pt_idx = pt_hor_flag
　・・・（２４）
　（４）変換スキップ識別子ts_idxが2D_TSの時、復号側では、以下の式（２５）の通り、プライマリ水平変換指定フラグpt_hor_flag=-1(所定値)、及びプライマリ垂直変換指定フラグpt_ver_flag=-1(所定値)として設定されるようにする。符号化側では、プライマリ変換識別子pt_idxの符号化は省略されるようにする。
　pt_hor_flag = -1 (所定値)
　pt_ver_flag = -1 (所定値)
　・・・（２５）
　上記の変更をすることで、変換スキップ識別子ts_idxが1D_H_TS、または1D_V_TSの場合、プライマリ変換識別子pt_idxは、1ビットのbin列として、算術復号／算術符号化されるため、2ビットのbin列として算術復号／算術符号化する場合より、復号/符号化対象となるbin列を削減することができる。従って、符号量の増大を抑制することでき、符号化効率の向上を実現することができる。
　また、セカンダリ変換に関して、セカンダリ変換は、２次元直交変換が適用された変換係数のエナジーコンパクションを向上させるために設計された変換である。従って、２次元変換スキップや１次元変換スキップが適用された変換係数に対して、セカンダリ変換を適用することは逆に符号化効率を低下させる可能性がある。そこで、変換スキップ識別子ts_idxが2D_TS、1D_H_TS、または1D_V_TSの場合、逆セカンダリ変換をスキップするように変更する。この場合、(逆)セカンダリ変換の制御パラメータであるセカンダリ変換識別子st_idxを符号化／復号するのは冗長である。
　そこで、変換スキップ識別子ts_idxが2D_TS、1D_H_TS、または1D_V_TSの場合、セカンダリ変換識別子st_idxの復号を省略し、かつ、セカンダリ変換識別子st_idxの値を、セカンダリ変換をしないことを示す値（０）へ推定するように変更してもよい。このようにすることで、セカンダリ変換識別子st_idxの復号に係る処理量の増大を抑制することができる。また、２次元変換スキップ、または１次元変換スキップが適用された変換係数に対して、セカンダリ変換を適用しないようにするため、符号化効率の低下を防止することができる。
　　＜変換スキップ識別子ts_idxの復号＞
　図１５は、復号部１１１の、変換スキップ識別子ts_idxの復号に関する主な構成例を示すブロック図である。図１５に示されるように、この場合の復号部１１１は、変換スキップ有効フラグ復号部１５１、最大変換スキップブロックサイズ復号部１５２、変換量子化バイパスフラグ復号部１５３、および変換スキップ識別子復号部１５４を有する。
　変換スキップ有効フラグ復号部１５１は、変換スキップ有効フラグts_enabled_flagの復号に関する処理を行う。最大変換スキップブロックサイズ復号部１５２は、最大変換スキップブロックサイズMaxTSSizeの復号に関する処理を行う。変換量子化バイパスフラグ復号部１５３は、変換量子化バイパスフラグtransquant_bypass_flagの復号に関する処理を行う。変換スキップ識別子復号部１５４は、変換スキップ識別子ts_idxの復号に関する処理を行う。
　このような復号部１１１により図１２のステップＳ１０１において実行される、変換スキップ識別子ts_idxに関する復号処理の流れの例を、図１６のフローチャートを参照して説明する。
　復号処理が開始されると、変換スキップ有効フラグ復号部１５１は、ステップＳ１６１において、符号化データ#1のビット列から変換スキップ有効フラグts_enabled_flagを復号し、ヘッダ情報Hinfoの一部として出力する。
　ステップＳ１６２において、最大変換スキップブロックサイズ復号部１５２は、ヘッダ情報Hinfoに含まれる変換スキップ有効フラグts_enabled_flagが、１（真）であるか否かを判定する。変換スキップ有効フラグts_enabled_flagが１であると判定された場合、処理はステップＳ１６３に進む。
　ステップＳ１６３において、最大変換スキップブロックサイズ復号部１５２は、符号化データ#1のビット列から最大変換スキップブロックサイズMaxTSSize (あるいは、2を底とする対数値log2MaxTSSize)を復号する。ステップＳ１６３の処理が終了すると、処理はステップＳ１６４に進む。また、ステップＳ１６２において、変換スキップ有効フラグts_enabled_flagが０と判定された場合、ステップＳ１６３の処理が省略され、処理はステップＳ１６４に進む。
　ステップＳ１６４において、変換量子化バイパスフラグ復号部１５３は、符号化データ#1のビット列から変換量子化バイパスフラグtransquant_bypass_flagを復号し、変換情報Tinfoの一部として出力する。
　ステップＳ１６５において、変換スキップ識別子復号部１５４は、変換情報Tinfoに含まれる変換量子化バイパスフラグtransquant_bypass_flagが１（真）であるか否かを判定する。変換量子化バイパスフラグtransquant_bypass_flagが１であると判定された場合、処理はステップＳ１６９に進む。また、ステップＳ１６５において、変換量子化バイパスフラグtransquant_bypass_flagが０であると判定された場合、処理はステップＳ１６６に進む。
　ステップＳ１６６において、変換スキップ識別子復号部１５４は、ヘッダ情報HInfoに含まれる変換スキップ有効フラグts_enabled_flagが１（真）であるか否かを判定する。変換スキップ有効フラグts_enabled_flagが０であると判定された場合、処理はステップＳ１６９に進む。また、ステップＳ１６６において、変換スキップ有効フラグts_enabled_flagが１であると判定された場合、処理はステップＳ１６７に進む。
　ステップＳ１６７において、変換スキップ識別子復号部１５４は、処理対象の変換ブロックのサイズTBSizeが最大変換スキップブロックサイズMaxTSSize以下であるか否か（条件式(TBSize<=MaxTSSize)の論理値が１（真）であるか否か）を判定する。なお、条件式(TBSize<=MaxTSSize)において、TBSizeは、以下の式（２６）により導出する。式（２６）の場合、変換ブロックの縦サイズTBHSize、横サイズTBWSizeのうち大きい値をTBSizeとする。
　TBSize = max(TBWSize, TBHSize)
　・・・（２６）
　式（２６）の代わりに、以下の式（２７）を用いるようにしてもよい。式（２７）の場合、変換ブロックの縦サイズTBHSizeと横サイズTBWSizeの乗算した値をTBSizeとする。
　TBSize = TBWSize * TBHSize
　・・・（２７）
　式（２６）および式（２７）において、TBSize、TBWSize、TBHSizeを、2を底とする対数値log2TBSize、log2TBWSize、log2TBHSizeに置き換えてもよい。この場合、式（２６）は以下の式（２８）に置き換え、式（２７）は以下の式（２９）へ置き換える。なお、対数値を用いる場合は、上述の条件式(TBSize<=MaxTSSize)のTBSizeおよび最大変換スキップブロックサイズMaxTSSizeは、それぞれ対応する対数値log2TBSize、log2MaxTSSizeへ置き換えるものとする。
　log2TBSize = max(log2TBWSize, log2TBHSize)
　・・・（２８）
　log2TBSize = log2TBWSize + log2TBHSize
　・・・（２９）
　ステップＳ１６７において、処理対象の変換ブロックのサイズTBSizeが最大変換スキップブロックサイズMaxTSSizeより大きい（条件式(TBSize<=MaxTSSize)の論理値が０（偽）である）と判定された場合、処理はステップＳ１６９に進む。また、ステップＳ１６７において、処理対象の変換ブロックのサイズTBSizeが最大変換スキップブロックサイズMaxTSSize以下である（条件式(TBSize<=MaxTSSize)の論理値が１（真）である）と判定された場合、処理はステップＳ１６８に進む。
　ステップＳ１６８において、変換スキップ識別子復号部１５４は、符号化データ#1のビット列から変換スキップ識別子ts_idxを復号し、変換情報Tinfoの一部として出力する。ステップＳ１６８の処理が終了すると、変換スキップ識別子に関する復号処理が終了し、処理は図１２に戻る。
　また、ステップＳ１６９において、変換スキップ識別子復号部１５４は、変換スキップ識別子ts_idxの復号を省略し、ts_idxの値がNO_TS(=0)である推定し、その値をts_idxへ設定する。すなわち、ts_idx = NO_TSとなる。ステップＳ１６９の処理が終了すると、変換スキップ識別子に関する復号処理が終了し、処理は図１２に戻る。
　ステップＳ１６５乃至ステップＳ１６９の各処理の疑似コードを記載したシンタックステーブルを図１７に示す。図１７において符号SYN11を付したif文の条件式（上から２行目）は、下記の条件式（３０）のように表すことができ、これはすなわち、図１６を参照して説明したステップＳ１６５乃至ステップＳ１６７の分岐判定と等価である。また、図１６のステップＳ１６８の処理は、図１７において符号SYN12を付したシンタックスts_flagの復号(符号化)処理と対応する。
　論理値 = ( ts_enabled_flag  &&
　　　　　　!transquant_bypass_flag  &&
　　　　　　( log2TBSize  <=  log2MaxTSSize ))
　・・・（３０）
　以上において、変換スキップ識別子ts_idxの復号に係る処理について説明したが、実施可能な範囲で、各ステップの処理順の入れ替えや、処理の内容を変更してよい。また、条件式（３０）は、実施可能な範囲で演算を変更可能である。
　以上のように各処理を行うことにより、JEM3の場合と比較して、復号側において、変換ブロック単位で２次元変換スキップ、水平方向または垂直方向の１次元変換スキップを適応的に選択することができる。従って、従来よりも１次元変換スキップが有効な残差信号に対して、１次元変換スキップのモードにより復号することができるため、符号化効率の向上を実現することができる。
　　＜プライマリ変換識別子pt_idxの復号について＞
　図１８は、復号部１１１の、プライマリ変換識別子pt_idxの復号に関する主な構成例を示すブロック図である。図１８に示されるように、この場合の復号部１１１は、プライマリ変換有効フラグ復号部１６１、適応プライマリ変換フラグ復号部１６２、およびプライマリ変換識別子復号部１６３を有する。
　プライマリ変換有効フラグ復号部１６１は、プライマリ変換有効フラグpt_enabled_flagの復号に関する処理を行う。適応プライマリ変換フラグ復号部１６２は、プライマリ変換フラグpt_enabled_flagの復号に関する処理を行う。プライマリ変換識別子復号部１６３は、プライマリ変換識別子pt_idxの復号に関する処理を行う。
　このような復号部１１１により図１２のステップＳ１０１において実行される、プライマリ変換識別子pt_idxに関する復号処理の流れの例を、図１９のフローチャートを参照して説明する。
　復号処理が開始されると、プライマリ変換有効フラグ復号部１６１は、ステップＳ１８１において、符号化データ#1のビット列からプライマリ変換有効フラグpt_enabled_flagを復号し、ヘッダ情報Hinfoの一部として出力する。
　ステップＳ１８２において、適応プライマリ変換フラグ復号部１６２は、ヘッダ情報Hinfoに含まれるプライマリ変換有効フラグpt_enabled_flagが１（真）であるか否かを判定する。プライマリ変換有効フラグpt_enabled_flagが０（偽）であると判定された場合、処理はステップＳ１８３に進む。
　ステップＳ１８３において、適応プライマリ変換フラグ復号部１６２は、適応プライマリ変換フラグapt_flagの符号化を省略し、このフラグの値が０であると推定する。ステップＳ１８３の処理が終了すると、処理はステップＳ１９３に進む。
　また、ステップＳ１８２において、プライマリ変換有効フラグpt_enabled_flagが１（真）であると判定された場合、処理はステップＳ１８４に進む。ステップＳ１８４において、適応プライマリ変換フラグ復号部１６２は、符号化データ#1のビット列から適応プライマリ変換フラグapt_flagを復号する。
　ステップＳ１８５において、プライマリ変換識別子復号部１６３は、適応プライマリ変換フラグapt_flagが１（真）であるか否かを判定する。適応プライマリ変換フラグapt_flagが０（偽）であると判定された場合、処理はステップＳ１９３に進む。また、ステップＳ１８５において、適応プライマリ変換フラグapt_flagが１（真）であると判定された場合、処理はステップＳ１８６に進む。
　ステップＳ１８６において、プライマリ変換識別子復号部１６３は、変換量子化バイパスフラグtransquant_bypass_flagが１（真）であるか否かを判定する。変換量子化バイパスフラグtransquant_bypass_flagが１（真）であると判定された場合、処理はステップＳ１９３に進む。また、ステップＳ１８６において、変換量子化バイパスフラグtransquant_bypass_flagが０（偽）であると判定された場合、処理はステップＳ１８７に進む。
　ステップＳ１８７において、プライマリ変換識別子復号部１６３は、変換スキップ識別子ts_idxが2D_TS(２次元変換スキップ)であるか否かを判定する。変換スキップ識別子ts_idxが2D_TSであると判定された場合、処理はステップＳ１９３に進む。また、ステップＳ１８７において、変換スキップ識別子ts_idxが2D_TS以外であると判定された場合、処理はステップＳ１８８に進む。
　ステップＳ１８８において、プライマリ変換識別子復号部１６３は、変換ブロックの縦サイズ（TBHSize）および横サイズ（TBWSize）がいずれも最大適応プライマリ変換ブロックサイズMaxPTSize以下（max(TBHSize, TBWSize)<=MaxPTSize）であるか否かを判定する。変換ブロックの縦サイズおよび横サイズの内の少なくともいずれか一方が、最大適応プライマリ変換ブロックサイズMaxPTSizeより大きいと判定された場合、処理はステップＳ１９３に進む。また、ステップＳ１８８において、変換ブロックの縦サイズおよび横サイズが最大適応プライマリ変換ブロックサイズMaxPTSize以下であると判定された場合、処理はステップＳ１８９に進む。
　ステップＳ１８９において、プライマリ変換識別子復号部１６３は、復号対象の変換ブロックが輝度成分であるか否かを判定する。輝度成分ではないと判定された場合、処理はステップＳ１９３に進む。また、ステップＳ１８９において、復号対象の変換ブロックが輝度成分であると判定された場合、処理はステップＳ１９０に進む。
　ステップＳ１９０において、プライマリ変換識別子復号部１６３は、残差情報Rinfoを参照して、変換ブロック内に存在する非ゼロ変換係数の総数numSig(sig_coeff_flag==1の総数)を導出する。
　ステップＳ１９１において、プライマリ変換識別子復号部１６３は、非ゼロ変換係数の総数numSigが所定の閾値ptNumSigTH以上であるか否か（numSig>=ptNumSigTH）を判定する。非ゼロ変換係数の総数numSigが所定の閾値ptNumSigTHより少ないと判定された場合、処理はステップＳ１９３に進む。また、ステップＳ１９１において、非ゼロ変換係数の総数numSigが所定の閾値ptNumSigTH以上である（numSig>=ptNumSigTHを満たす）と判定された場合、処理はステップＳ１９２に進む。
　ステップＳ１９２において、プライマリ変換識別子復号部１６３は、符号化データ#1のビット列からプライマリ変換識別子pt_idxを復号する。ステップＳ１９２の処理が終了すると処理はステップＳ１９３に進む。
　ステップＳ１９３において、プライマリ変換識別子復号部１６３は、変換スキップ識別子ts_idx、及び復号済のプライマリ変換識別子pt_idxを参照して、プライマリ水平変換指定フラグpt_hor_flag、及びプライマリ垂直変換指定フラグpt_ver_flagを導出する。ステップＳ１９３の処理が終了すると、復号処理が終了し、処理は図１２に戻る。
　以上に説明したステップＳ１８５乃至ステップＳ１９２の各処理の疑似コードを記載したシンタックステーブルを図１７に示す。図１７において符号SYN13を付したif文の条件式（以下の条件式（３１））は、ステップＳ１８５乃至ステップＳ１９２の分岐判定と等価である。ステップＳ１９２は、図１７において符号SYN14を付したシンタックスpt_idxの復号処理と対応する。なお、式（３１）では、ステップＳ１８８の条件は省略されている。ステップＳ１８８の条件を含む式は、式（３２）で表される。
　論理値 = ( apt_flag
　　　　　　!transquant_bypass_flag &&
　　　　　　ts_idx != 2D_TS  &&
　　　　　　isLuma (cIdx==0) &&
　　　　　　numSig >= ptNumSigTH)
　・・・（３１）
　論理値 = ( apt_flag
　　　　　　!transquant_bypass_flag &&
　　　　　　ts_idx != 2D_TS  &&
　　　　　　max(TBW, TBH) <= MaxPTSize &&
　　　　　　isLuma (cIdx==0) &&
　　　　　　numSig >= ptNumSigTH)
　・・・（３２）
　以上において、プライマリ変換識別子pt_idxの復号に係る処理について説明したが、実施可能な範囲で、各ステップの処理順の入れ替えや、処理の内容を変更してよい。
　次に、図１９のステップＳ１９３において実行される、プライマリ水平変換指定フラグpt_hor_flagと、プライマリ垂直変換指定フラグpt_ver_flagとの導出に関する処理（プライマリ垂直水平変換指定フラグ導出処理）について、図２０のフローチャートを参照して説明する。
　プライマリ垂直水平変換指定フラグ導出処理が開始されると、プライマリ変換識別子復号部１６３は、ステップＳ２１１において、変換スキップ識別子ts_idxがNO_TS (変換スキップでない)であるか否かを判定する。変換スキップ識別子ts_idxがNO_TSであると判定された場合、処理はステップＳ２１２に進む。
　ステップＳ２１２において、プライマリ変換識別子復号部１６３は、上述の式（１９）により、プライマリ水平変換指定フラグpt_hor_flag、及びプライマリ垂直変換フラグpt_ver_flagを導出する。つまり、プライマリ変換識別子pt_idxが２ビットのbin列として処理され、その２ビットからプライマリ水平変換指定フラグpt_hor_flagおよびプライマリ垂直変換フラグpt_ver_flagが導出される。ステップＳ２１２の処理が終了すると、プライマリ垂直水平変換指定フラグ導出処理が終了し、処理は図１９に戻る。
　ステップＳ２１２において、変換スキップ識別子ts_idxがNO_TS以外であると判定された場合、処理はステップＳ２１３に進む。ステップＳ２１３において、プライマリ変換識別子復号部１６３は、変換スキップ識別子ts_idxが2D_ TS（２次元変換スキップ）であるか否かを判定する。変換スキップ識別子ts_idxが2D_TSであると判定された場合、処理はステップＳ２１４に進む。
　ステップＳ２１４において、プライマリ変換識別子復号部１６３は、上述の式（２５）により、プライマリ水平変換指定フラグpt_hor_flag、及びプライマリ垂直変換フラグpt_ver_flagを導出する。つまり、プライマリ変換識別子pt_idxの復号が省略され、プライマリ水平変換指定フラグpt_hor_flagおよびプライマリ垂直変換フラグpt_ver_flagが所定値にセットされる。ステップＳ２１４の処理が終了すると、プライマリ垂直水平変換指定フラグ導出処理が終了し、処理は図１９に戻る。
　ステップＳ２１３において、変換スキップ識別子ts_idxが2D_TS以外であると判定された場合、処理はステップＳ２１５に進む。ステップＳ２１５において、プライマリ変換識別子復号部１６３は、変換スキップ識別子ts_idxが1D_H_TS（水平方向の１次元変換スキップ）であるか否かを判定する。変換スキップ識別子ts_idxが1D_H_TSであると判定された場合、処理はステップＳ２１６に進む。
　ステップＳ２１６において、プライマリ変換識別子復号部１６３は、上述の式（２１）により、プライマリ水平変換指定フラグpt_hor_flag、及びプライマリ垂直変換フラグpt_ver_flagを導出する。つまり、プライマリ変換識別子pt_idxが１ビットのbin列として処理され、プライマリ水平変換指定フラグpt_hor_flagが所定値にセットされ、プライマリ垂直変換フラグpt_ver_flagがプライマリ変換識別子pt_idxの値にセットされる。ステップＳ２１６の処理が終了すると、プライマリ垂直水平変換指定フラグ導出処理が終了し、処理は図１９に戻る。
　ステップＳ２１５において、変換スキップ識別子ts_idxが1D_H_TS以外であると判定された場合、処理はステップＳ２１７に進む。ステップＳ２１７において、プライマリ変換識別子復号部１６３は、上述の式（２３）により、プライマリ水平変換指定フラグpt_hor_flag、及びプライマリ垂直変換フラグpt_ver_flagを導出する。つまり、プライマリ変換識別子pt_idxが１ビットのbin列として処理され、プライマリ水平変換指定フラグpt_hor_flagがプライマリ変換識別子pt_idxの値にセットされ、プライマリ垂直変換フラグpt_ver_flagが所定値にセットされる。ステップＳ２１７の処理が終了すると、プライマリ垂直水平変換指定フラグ導出処理が終了し、処理は図１９に戻る。
　以上においては、プライマリ水平変換指定フラグpt_hor_ flag、及びプライマリ垂直変換指定フラグpt_ver_ flagの導出に係る処理について説明したが、実施可能な範囲で、各ステップの処理順の入れ替えや、処理の内容を変更してよい。
　以上のように、変換スキップ識別子ts_idxが1D_H_TS、または1D_V_TSの場合、プライマリ変換識別子pt_idxを１ビットのbin列として、算術復号することができるため、２ビットのbin列として算術復号する場合より、復号対象となるbin列を削減することができる。従って、プライマリ変換識別子pt_idxの復号に係る処理量を低減することができる。また、符号量を削減することできるので、符号化効率の向上も実現することができる。
　　＜セカンダリ変換識別子st_idxの復号＞
　図２１は、復号部１１１の、セカンダリ変換識別子st_idxの復号に関する主な構成例を示すブロック図である。図２１に示されるように、この場合の復号部１１１は、セカンダリ変換有効フラグ復号部１７１およびセカンダリ変換識別子復号部１７２を有する。
　セカンダリ変換有効フラグ復号部１７１は、セカンダリ変換有効フラグst_enabled_flagの復号に関する処理を行う。セカンダリ変換識別子復号部１７２は、セカンダリ変換識別子st_idxの復号に関する処理を行う。
　このような復号部１１１により図１２のステップＳ１０１において実行される、セカンダリ変換識別子st_idxに関する復号処理の流れの例を、図２２のフローチャートを参照して説明する。
　復号処理が開始されると、セカンダリ変換有効フラグ復号部１７１は、ステップＳ２３１において、符号化データ#1のビット列からセカンダリ変換有効フラグst_enabled_flagを復号し、ヘッダ情報Hinfoの一部として出力する。
　ステップＳ２３２において、セカンダリ変換識別子復号部１７２は、ヘッダ情報Hinfoに含まれるセカンダリ変換有効フラグst_enabled_flagが、１（真）であるか否かを判定する。セカンダリ変換有効フラグst_enabled_flagが０（偽）であると判定された場合、処理はステップＳ２３８に進む。また、ステップＳ２３２において、セカンダリ変換有効フラグst_enabled_flagが１（真）であると判定された場合、処理はステップＳ２３３に進む。
　ステップＳ２３３において、セカンダリ変換識別子復号部１７２は、変換量子化バイパスフラグtransquant_bypass_flagが、１（真）であるか否かを判定する。変換量子化バイパスフラグtransquant_bypass_flagが１（真）であると判定された場合、処理はステップＳ２３８に進む。また、ステップＳ２３３において、変換量子化バイパスフラグtransquant_bypass_flagが０（偽）であると判定された場合、処理はステップＳ２３４に進む。
　ステップＳ２３４において、セカンダリ変換識別子復号部１７２は、変換スキップ識別子ts_idxが、NO_TS（変換スキップをしない）であるか否かを判定する。変換スキップ識別子ts_idxがNO_TS以外であると判定された場合、処理はステップＳ２３８に進む。また、ステップＳ２３４において、変換スキップ識別子ts_idxがNO_TSであると判定された場合、処理はステップＳ２３５に進む。
　ステップＳ２３５において、セカンダリ変換識別子復号部１７２は、残差情報Rinfoを参照して、変換ブロック内に存在する非ゼロ変換係数の総数numSig(sig_coeff_flag==1の総数)を導出する。ステップＳ２３５の処理が終了すると、処理はステップＳ２３６に進む。
　ステップＳ２３６において、セカンダリ変換識別子復号部１７２は、非ゼロ変換係数の総数numSigが所定の閾値TH以上であるか否か（numSig>=stNumSigTH）を判定する。非ゼロ変換係数の総数numSigが所定の閾値THより少ない（すなわち、numSig<stNumSigTHを満たす）と判定された場合、処理はステップＳ２３８に進む。
　また、ステップＳ２３６において、非ゼロ変換係数の総数numSigが所定の閾値TH以降である（すなわち、numSig>=stNumSigTHを満たす）と判定された場合、処理はステップＳ２３７に進む。
　ステップＳ２３７において、セカンダリ変換識別子復号部１７２は、符号化データ#1のビット列からセカンダリ変換識別子st_idxを復号する。ステップＳ２３７の処理が終了すると、復号処理が終了し、処理は図１２に戻る。
　また、ステップＳ２３８において、セカンダリ変換識別子復号部１７２は、セカンダリ変換識別子st_idxの復号を省略し、セカンダリ変換識別子st_idxの値が０であると推定し、その値をst_idxへ設定する。すなわち、st_idx = 0となる。ステップＳ２３８の処理が終了すると、復号処理が終了し、処理は図１２に戻る。
　ステップＳ２３２乃至ステップＳ２３８（ステップＳ２３５およびステップＳ２３７を除く）の疑似コードを記載したシンタックステーブルを図２３に示す。図２３において符号SYN19を付したif文の条件式（以下の条件式（３３））は、ステップＳ２３２乃至ステップＳ２３８の分岐判定と等価である。また、図２３において符号SYN20を付したシンタックスは、図２２のステップＳ２３７の処理に対応する。
　　論理値 = ( st_enabled_flag  &&
　　　　　　　(transquant_bypass_flag==0  || ts_idx==NO_TS) &&
　　　　　　　numSig >= stNumSigTH)
　・・・（３３）
　以上においては、セカンダリ変換識別子st_idxの復号に係る処理について説明したが、実施可能な範囲で、各ステップの処理順の入れ替えや、処理の内容を変更してよい。また、条件式（３３）は、実施可能な範囲で演算を変更可能である。なお、上記では、セカンダリ変換の制御パラメータを、セカンダリ変換識別子st_idxとしたが、セカンダリ変換フラグst_flagであってもよい。
　以上のように本技術を適用することにより、従来技術と比較して、変換ブロック単位でセカンダリ変換識別子を復号する場合において、２次元変換スキップ、または１次元変換スキップを適用する場合（ts_idx!=NO_TSの場合）、セカンダリ変換識別子の復号処理を省略することができる。すなわち、セカンダリ変換識別子の復号に係る処理量を低減することができる。
　＜３．第３の実施の形態＞
　　＜プライマリ水平変換指定フラグとプライマリ垂直変換指定フラグの復号＞
　以上においては、復号されたプライマリ変換識別子pt_idxより、プライマリ水平変換指定フラグpt_hor_flagとプライマリ垂直変換指定フラグpt_ver_flagとが導出されるように説明したが、これに限定されない。例えば、プライマリ変換識別子pt_idxを符号化データ#1より復号する代わりに、プライマリ水平変換指定フラグpt_hor_flagおよびプライマリ垂直変換指定フラグpt_ver_flagを直接符号化データより復号するようにしてもよい。
　図２４は、復号部１１１の、プライマリ水平変換指定フラグpt_hor_flagおよびプライマリ垂直変換指定フラグpt_ver_flagの復号に関する主な構成例を示すブロック図である。図２４に示されるように、この場合の復号部１１１は、プライマリ変換有効フラグ復号部１６１、適応プライマリ変換フラグ復号部１６２、プライマリ水平変換指定フラグ復号部１８１、およびプライマリ垂直変換指定フラグ復号部１８２を有する。
　プライマリ水平変換指定フラグ復号部１８１は、プライマリ水平変換指定フラグpt_hor_flagの復号に関する処理を行う。プライマリ垂直変換指定フラグ復号部１８２は、プライマリ垂直変換指定フラグpt_ver_flagの復号に関する処理を行う。
　プライマリ水平変換指定フラグ復号部１８１は、図２５に示されるシンタクスにおいて、符号SYN15を付したif文の条件を満たす場合、すなわち、変換スキップ識別子ts_idxがNO_TSまたは1D_V_TSであって(ts_idx==NO_TS||ts_idx==1D_V_TS)、変換量子化バイパスフラグが０（偽）であって（transquant_bypass_flag==0）、輝度成分であって(cIdx==0)、適応プライマリ変換フラグapt_flagが１（真）であって（apt_flag==1）、かつ、変換ブロック内の非ゼロ変換係数の総数numSigが閾値ptNumSigTH以上である(numSig>=ptNumSigTH)場合、符号化データ#1のビット列からプライマリ水平変換指定フラグpt_hor_flagを復号する。それ以外の場合、プライマリ水平変換指定フラグ復号部１８１は、プライマリ水平変換指定フラグpt_hor_flagの値を－１（所定値）に設定する（推定する）。
　同様に、プライマリ垂直変換指定フラグ復号部１８２は、図２５に示されるシンタクスにおいて、符号SYN17を付したif文の条件を満たす場合、すなわち、変換スキップ識別子ts_idxがNO_TSまたは1D_H_TSであって(ts_idx==NO_TS||ts_idx==1D_H_TS)、変換量子化バイパスフラグが０（偽）であって（transquant_bypass_flag==0）、輝度成分であって(cIdx==0)、適応プライマリ変換フラグapt_flagが１（真）であって（apt_flag==1）、かつ、変換ブロック内の非ゼロ変換係数の総数numSigが閾値ptNumSigTH以上である(numSig>=ptNumSigTH)場合、符号化データ#1のビット列からプライマリ垂直変換指定フラグpt_ver_flagを復号する。それ以外の場合、プライマリ垂直変換指定フラグ復号部１８２は、プライマリ垂直変換指定フラグpt_ver_flagの値を－１（所定値）に設定する（推定する）。
　以上のようにすることにより、変換スキップ識別子ts_idxが1D_H_TSの場合、プライマリ水平変換指定フラグpt_hor_flagの復号を省略することができる。同様に、変換スキップ識別子ts_idxが1D_V_TSの場合、プライマリ垂直変換指定フラグpt_ver_flagの復号を省略することができる。従って、プライマリ水平変換指定フラグpt_hor_flag、及びプライマリ垂直変換指定フラグpt_ver_flagの復号に係る処理量を低減することができる。また、符号量の増大を抑制することできるので、符号化効率の向上も実現することができる。
　＜４．第４の実施の形態＞
　　＜逆変換部の他の構成＞
　第１の実施の形態においては、逆プライマリ変換部１２３のスイッチ１３２は、逆プライマリ垂直変換をスキップする場合、プライマリ変換係数Coeff_ISをスイッチ１３４に供給するように説明したが、その際、量子化の為のスケーリングを行うようにしてもよい。また、第１の実施の形態においては、逆プライマリ変換部１２３のスイッチ１３４は、逆プライマリ水平変換をスキップする場合、逆プライマリ垂直変換後の変換係数Coeff_IPverを予測残差D'として外部へ出力するように説明したが、その際、量子化の為のスケーリングを行うようにしてもよい。
　図２６は、その場合の逆変換部１１３の主な構成例を示すブロック図である。図２６に示されるように、逆変換部１１３は、この場合も、図１１の場合と基本的に同様の構成を有する。ただし、この場合、逆プライマリ変換部１２３は、スケーリング部１９１およびスケーリング部１９２を有する。
　スイッチ１３２は、逆プライマリ垂直変換をスキップする場合、プライマリ変換係数Coeff_ISをスケーリング部１９１に供給する。スケーリング部１９１は、スイッチ１３２から供給されるプライマリ変換係数Coeff_IS（逆プライマリ垂直変換後の変換係数Coeff_IPver）に対してスケーリングを行う。例えば、スケーリング部１９１は、供給された変換係数に対して、逆プライマリ垂直変換を実施した場合と同一のノルムになるように正規化するためのN（Nは自然数）ビットのビットシフト演算を行う。スケーリング部１９１は、スケーリングした変換係数をスイッチ１３４に供給する。
　スイッチ１３４は、逆プライマリ水平変換をスキップする場合、逆プライマリ垂直変換後の変換係数Coeff_IPverを予測残差D'としてスケーリング部１９２に供給する。スケーリング部１９２は、スケーリング部１９１の場合と同様に、スイッチ１３４から供給される逆プライマリ垂直変換後の変換係数Coeff_IPver（予測残差D'）に対してスケーリングを行う。例えば、スケーリング部１９２は、供給された変換係数に対して、逆プライマリ水平変換を実施した場合と同一のノルムになるように正規化するためのN（Nは自然数）ビットのビットシフト演算を行う。スケーリング部１９２は、スケーリングした予測残差D'を外部に出力する。
　このようにすることにより、変換係数のダイナミックレンジ幅を所定の範囲内に抑えることができるので、復号の負荷の増大を抑制することができる。
　＜５．第５の実施の形態＞
　　＜画像符号化装置＞
　次に、以上のように復号される符号化データを生成する符号化について説明する。図２７は、本技術を適用した画像処理装置の一態様である画像符号化装置の構成の一例を示すブロック図である。図２７に示される画像符号化装置３００は、図１０の画像復号装置１００に対応する画像符号化装置であり、画像復号装置１００により復号される符号化データ（ビットストリーム）を、画像復号装置１００による復号方法に対応する符号化方法で画像を符号化することにより生成する。例えば、画像符号化装置３００は、HEVCに提案された技術や、JVETにて提案された技術を実装している。
　なお、図２７においては、処理部やデータの流れ等の主なものを示しており、図２７に示されるものが全てとは限らない。つまり、画像符号化装置３００において、図２７においてブロックとして示されていない処理部が存在したり、図２７において矢印等として示されていない処理やデータの流れが存在したりしてもよい。
　図２７に示されるように画像符号化装置３００は、制御部３１１、演算部３１２、変換部３１３、量子化部３１４、符号化部３１５、逆量子化部３１６、逆変換部３１７、演算部３１８、フレームメモリ３１９、および予測部３２０を有する。
　制御部３１１は、外部、または予め指定された処理単位のブロックサイズに基づいて、動画像#2を処理単位のブロック（CU, PU, 変換ブロックなど）へ分割し、分割されたブロックに対応する画像Iを演算部３１２へ入力する。また、制御部３１１は、各ブロックへ供給する符号化パラメータ（ヘッダ情報Hinfo、予測モード情報Pinfo, 変換情報Tinfoなど）を、例えば、RDO(Rate-Distortion Optimization)に基づいて、決定する。決定された符号化パラメータは、各ブロックへ供給される。具体的には、以下の通りである。
　ヘッダ情報Hinfoは、各ブロックに供給される。予測モード情報Pinfoは、符号化部３１５および予測部３２０に供給される。変換情報Tinfoは、符号化部３１５、変換部３１３、量子化部３１４、逆量子化部３１６、および逆変換部３１７に供給される。
　演算部３１２は、処理単位のブロックに対応する画像Iと、予測部３２０より供給される予測画像Pを入力とし、画像Iから予測画像Pを式（３４）に示すように減算して、予測残差Dを導出し、変換部３１３に供給する。
　D = I - P
　・・・（３４）
　変換部３１３は、逆変換部３１７の逆処理であり、予測残差Dおよび変換情報Tinfoを入力とし、変換情報Tinfoに基づいて、予測残差Dに対して、変換を適用し、変換係数Coeffを導出し、それを量子化部３１４に供給する。
　量子化部３１４は、逆量子化部３１６の逆処理であり、変換情報Tinfoおよび変換係数Coeffを入力とし、変換情報Tinfoに基づいて、変換係数Coeffをスケーリング（量子化）し、量子化後の変換係数、すなわち量子化変換係数レベルlevelを符号化部３１５に供給する。
　符号化部３１５は、復号部１１１（図１０）の逆処理であり、シンタックステーブルの定義に沿って、制御部３１１から供給される符号化パラメータ（ヘッダ情報、予測モード情報Pinfo、変換情報Tinfo）、及び量子化部３１４より供給される量子化変換係数レベルlevelを、各シンタックス要素のシンタックス値へ変換し、各シンタックス値を可変長符号化（例えば、算術符号）し、ビット列を生成する。
　なお、符号化部３１５は、量子化変換係数レベルlevelから残差情報RInfoを導出し、残差情報RInfoを可変長符号化し、ビット列を生成する。また、符号化部３１５は、可変長符号化された各シンタックス要素のビット列を多重化し、符号化データ#1を生成して出力する。
　逆量子化部３１６は、逆量子化部１１２（図１０）と同様の処理部であり、画像符号化装置３００において、逆量子化部１１２と同様の処理を行う。逆変換部３１７は、逆変換部１１３（図１０）と同様の処理部であり、画像符号化装置３００において、逆変換部１１３と同様の処理を行う。フレームメモリ３１９は、フレームメモリ１１５（図１０）と同様の処理部であり、画像符号化装置３００において、フレームメモリ１１５と同様の処理を行う。予測部３２０は、予測部１１６（図１０）と同様の処理部であり、画像符号化装置３００において、予測部１１６と同様の処理を行う。
　　＜変換部＞
　図２８は、変換部３１３の主な構成例を示すブロック図である。図２８に示されるように、変換部３１３は、スイッチ３３１、プライマリ変換部３３２、およびセカンダリ変換部３３３を有する。
　スイッチ３３１は、予測残差Ｄおよび変換スキップ識別子ts_idxを入力とし、変換スキップ識別子ts_idxの値がNO_TS(=0)、または、1D_H_TS(=2)、または、1D_V_TS(=3)の場合（変換スキップを適用しない、または、水平・垂直方向のいずれか一方に対して１次元変換スキップを適用することを示す場合）、プライマリ変換部３３２に予測残差Ｄを供給する。また、変換スキップ識別子ts_idxの値が2D_TS(=1)の場合（２次元変換スキップを適用することを示す場合）、プライマリ変換部３３２およびセカンダリ変換部３３３をスキップし、予測残差Ｄを変換係数Coeffとして変換部３１３の外部（量子化部３１４）に出力する。
　例えば、変換スキップフラグts_idxが2D_TS(=1)であって、変換部３１３へ入力する予測残差Dが、４ｘ４行列の予測残差D = [[255, 0, 0, 0], [0, 0, 0, 0], [0, 0, 0, 0], [0,0,0,0]]である場合、スイッチ３３１は、予測残差Dを、変換係数Coeffとして出力する。すなわち、変換係数Coeff = [[255, 0, 0, 0], [0, 0, 0, 0], [0, 0, 0, 0], [0,0,0,0]]となる。従って、プライマリ変換およびセカンダリ変換をスキップすることができる。特に、２次元変換スキップを適用するのが望ましい非ゼロ係数の数が少ない疎な残差信号に対して、変換の処理量の低減やエナジーコンパクションの低減を抑制することができ、符号化効率の向上した変換処理を行うことができる。
　プライマリ変換部３３２は、プライマリ水平変換指定フラグpt_hor_flag、プライマリ垂直変換指定フラグpt_ver_flag、予測モード情報PInfo、変換スキップ識別子ts_idx、及び予測残差Dを入力とする。プライマリ変換部３３２は、予測モード情報PInfo、変換スキップ識別子、プライマリ水平変換指定フラグpt_hor_flagで指定されるプライマリ水平変換の行列PThor、プライマリ垂直変換指定フラグpt_ver_flagで指定されるプライマリ垂直変換の行列PTverを選択し、予測残差Dに対して、選択された各方向のプライマリ変換の行列により、プライマリ水平変換及びプライマリ垂直変換をして、プライマリ変換後の予測残差D'を導出し、出力する。
　セカンダリ変換部３３３は、セカンダリ変換識別子st_idx、変換係数のスキャン方法を示すスキャン識別子scanIdx、及びプライマリ変換後の変換係数Coeff_Pを入力とし、セカンダリ変換後の変換係数Co eff（セカンダリ変換係数Coeff_Sともいう）を導出し、出力する。
　より具体的には、セカンダリ変換識別子st_idxがセカンダリ変換を適用することを示す場合(st_idx>0)、セカンダリ変換部３３３は、プライマリ変換係数Coeff_Pに対して、セカンダリ変換識別子st_idxに対応するセカンダリ変換の処理を実行し、セカンダリ変換後の変換係数Coeff_Sを出力する。また、セカンダリ変換識別子st_idxがセカンダリ変換を適用しないことを示す場合(st_idx==0)、セカンダリ変換部３３３は、セカンダリ変換をスキップし、プライマリ変換後の変換係数Coeff_Pをセカンダリ変換後の変換係数Coeff_Sとして出力する。
　図２８に示されるように、プライマリ変換部３３２は、プライマリ変換選択部３４１、スイッチ３４２、プライマリ水平変換部３４３、スイッチ３４４、およびプライマリ垂直変換部３４５を有する。
　プライマリ変換選択部３４１は、プライマリ水平変換指定フラグpt_hor_flag、プライマリ垂直変換指定フラグpt_ver_flag、予測モード情報PInfo、および変換スキップ識別子ts_idxを入力とし、予測モード情報PInfo、変換スキップ識別子ts_idx、プライマリ水平変換指定フラグpt_hor_flagで指定されるプライマリ水平変換の行列PThor、およびプライマリ垂直変換指定フラグpt_ver_flagで指定されるプライマリ垂直変換の行列PTverを、プライマリ変換選択部３４１の内部メモリ（不図示）より読み出し、それぞれを、プライマリ水平変換部３４３、プライマリ垂直変換部３４５へ出力する。
　プライマリ変換選択部３４１は、逆プライマリ変換選択部１３１の場合と同様に、水平方向および垂直方向のそれぞれについて、プライマリ変換の候補となる直交変換を含む変換セットTransformSetを選択する。なお、この処理は逆プライマリ変換選択部１３１の処理と同一であるため、説明を省略する。
　逆プライマリ変換選択部１３１における逆プライマリ水平変換IPThor、プライマリ垂直変換IPTverの選択処理と同様にして、プライマリ変換選択部３４１は、選択された変換セットTransformSetから、水平方向のプライマリ変換に用いる直交変換をプライマリ水平変換指定フラグpt_hor_flagによって選択し、垂直方向のプライマリ変換に用いる直交変換をプライマリ垂直変換指定フラグpt_ver_flagによって選択する。具体的な処理は、逆プライマリ変換選択部１３１における逆プライマリ水平変換IPThor及びプライマリ垂直変換IPTverの選択処理において、以下の読み替えを行い、解釈するものとする。
　・逆プライマリ水平変換IPThor→プライマリ水平変換PThor
　・逆プライマリ垂直変換IPTver→プライマリ垂直変換PTver
　・逆プライマリ変換→プライマリ変換
　スイッチ３４２は、予測残差D及び変換スキップ識別子ts_idxを入力とする。変換スキップ識別子ts_idxの値が1D_H_TS(=2)、すなわち、水平方向の１次元変換をスキップすること(ts_idx==1D_H_TS)（プライマリ水平変換をスキップすること）を示す場合、スイッチ３４２は、プライマリ水平変換部３４３をスキップし、予測残差Dをプライマリ水平変換後の変換係数Coeff_Phorとしてスイッチ３４４へ出力する。また、変換スキップ識別子ts_idxの値が1D_H_TS(=2)以外の場合（ts_idx!=1D_H_TS）（プライマリ水平変換をスキップしないことを示す場合）、スイッチ３４２は予測残差Dをプライマリ水平変換部３４３へ出力する。
　プライマリ水平変換部３４３は、変換ブロック毎に、予測残差Dとプライマリ水平変換PThorの行列を入力とし、以下の式（３５）に示される通りに行列演算を行い、その結果をプライマリ水平変換後の変換係数Coeff_Phorとして出力する。なお、プライマリ水平変換PThorは、変換基底を列ベクトルとして有する行列である。
　Coeff_Phor = (D・PThor) >> s3
　・・・（３５）
　ここで、演算子"・"は行列積(inner product)を表し、演算子">>"は要素毎に右シフト演算を行う操作を表す。式（３５）によれば、変換係数Coeff_Phorの各値は、予測残差Dとプライマリ水平変換PThorとの行列積の要素毎に対して、所定のスケーリングパラメータs3によって右シフト演算することで得られる。なお、スケーリングパラメータs3は、D・PThorの行列演算結果を、中間バッファのビット深度に収まるよう正規化するために用いる。スケーリングパラメータs3の値は、例えば、以下の式（３６）に示されるように中間バッファのビット深度BitDepthbuffと、D・PThorの行列演算のビット深度のワーストケースMaxBitDepth(D・PThor)から定まる。
　s3 = max(0, MaxBitDepth(D・PThor) - BitDpethbuff)
　・・・（３６）
　例えば、D・PThorの値域が、-2**22乃至2**22 - 1である場合、すなわち、MaxBitDepth(D・PThor)のビット深度が23bitであって、中間バッファに格納可能な値の値域が、-2**15乃至2**15 - 1である場合、すなわち中間バッファのビット深度が16bitの場合、スケーリングパラメータs3は、s3 = 7bit( = max(0, 23-16) = max(0, 7))となる。また、MaxBitDepth(D・PThor)のビット深度が23bitであって、中間バッファに格納可能な値の値域が、-2**31乃至2**31 - 1である場合、すなわち、中間バッファのビット深度が32bitの場合、スケーリングパラメータs3は、s3 = 0bit(=max(0, 23-32)=max(0,-9))となる。スケーリングパラメータs3が0であるということは、中間バッファのビット深度の値が十分に大きいため、D・PThorの行列積の各要素値を正規化せずとも、中間バッファにオーバフローせずに格納することが出来ることを表す。
　なお、スケーリングパラメータs3は、D・PThorの値域が既知であると仮定して、予め定めた固定値としてもよい。また、上述の式（３６）において、右シフト演算によるクリップ誤差を小さくするために、行列積の後、所定のオフセット値o3を要素毎に加算するようにしてもよい。このとき、オフセット値o3は、スケーリングパラメータs3を用いて、以下の式（３７）により表される。
　o3 = ( s3>0 ? 1<<(s3-1) : 0 )
　・・・（３７）
　スイッチ３４４は、プライマリ水平変換後の変換係数Coeff_Phorおよび変換スキップ識別子ts_idxを入力とする。変換スキップ識別子ts_idxの値が1D_V_TS(=3)、すなわち、垂直方向の１次元変換をスキップすること(ts_idx==1D_V_TS)（プライマリ垂直変換をスキップすること）を示す場合、スイッチ３４４は、プライマリ垂直変換部３４５をスキップし、プライマリ水平変換後の変換係数Coeff_Phorをプライマリ変換後の変換係数Coeff_Pとして外部（セカンダリ変換部３３３）へ出力する。また、変換スキップ識別子ts_idxの値が1D_V_TS(=2)以外の場合（ts_idx!=1D_V_TS）（プライマリ垂直変換をスキップしないことを示す場合）、スイッチ３４４はプライマリ水平変換後の変換係数Coeff_Phorをプライマリ垂直変換部３４５へ出力する。
　プライマリ垂直変換部３４５は、変換ブロック毎に、プライマリ水平変換後の変換係数Coeff_Phorとプライマリ垂直変換PTverの行列を入力とし、以下の式（３８）に示す通り行列演算を行い、その結果をプライマリ変換後の変換係数Coeff_Pとして出力する。なお、プライマリ垂直変換PTverは、変換基底を行ベクトルとして有する行列である。
　Coeff_P = (PTver・Coeff_Phor) >> s3
　・・・（３８）
　ここで、演算子"・"は行列積(inner product)を表し、演算子">>"は要素毎に右シフト演算を行う操作を表す。式（３８）によれば、変換係数Coeff_Pの各値は、プライマリ水平変換後の変換係数Coeff_Phorとプライマリ垂直変換の行列PTverとの行列積の要素毎に対して、所定のスケーリングパラメータs3によって右シフト演算することで得られる。なお、スケーリングパラメータs4は、PTver・Coeff_Phorの行列演算結果を、所望のビット深度に収まるよう正規化するために用いる。スケーリングパラメータs4の値は、所望のビット深度BitDepthoutと、PTver・Coeff_Phorの行列演算のビット深度のワーストケースMaxBitDepth(PTver・Coeff_Phor)から、以下の式（３９）により定まる。
　s4 = max(0, MaxBitDepth(PTver・Coeff_Phor) - BitDpethout)
　・・・（３９）
　例えば、PTver・Coeff_Phorの値域が、-2**22乃至2**22 - 1である場合、すなわち、MaxBitDepth(PTver・Coeff_Phor)のビット深度が23bitであって、所望ビット深度のとき取りえる値の値域が、-2**15乃至2**15 - 1である場合、すなわち所望ビット深度が16bitの場合、スケーリングパラメータs4は、s4 = 7bit( = max(0, 23-16) = max(0, 7))となる。また、MaxBitDepth(PTver・Coeff_Phor)のビット深度が23bitであって、所望ビット深度のとき取りえる値の値域が、-2**31乃至2**31 - 1である場合、すなわち、所望ビット深度が32bitの場合、スケーリングパラメータs4は、s4 = 0bit(=max(0, 23-32)=max(0,-9))となる。スケーリングパラメータs4が0であるということは、所望ビット深度の値が十分に大きいため、PTver・Coeff_Phorの行列積の各要素値が正規化せずとも、所望ビット深度内に収まることを表す。
　なお、上述の式（３８）において、右シフト演算によるクリップ誤差を小さくするために、行列積の後、所定のオフセット値o4を要素毎に加算するようにしてもよい。このとき、オフセット値o3は、スケーリングパラメータs4を用いて、以下の式（４０）により表される。
　o4 = ( s4>0 ? 1<<(s4-1) : 0 )
　・・・（４０）
　以上、プライマリ変換部３３２は、水平方向、または垂直方向の１次元変換をスキップことが望ましい残差信号に対して、プライマリ変換の処理量の低減、及びエナジーコンパクションの低下を防止し、符号化効率の向上したプライマリ変換処理を行うことができる。特に、水平方向に信号の連続性が急激に変化するステップエッジの特性を持つ残差信号に対しては、水平方向の１次元変換をスキップし、垂直方向に１次元変換をすることで、２次元直交変換をする場合と比較して、垂直方向の周波数成分の低域に非ゼロ係数を効率よく集中させることができる。すなわち、エナジーコンパクションを高めることができるため、符号化効率を向上させることができる。同様に、垂直方向に信号の連続性が急激に変化するステップエッジの特性を持つ残差信号に対しては、垂直方向の１次元変換をスキップし、水平方向に１次元変換をすることで、２次元直交変換をする場合と比較して、水平方向の周波数成分の低域に非ゼロ係数を効率よく集中させることができる。すなわち、エナジーコンパクションを高めることができるため、符号化効率を向上させることができる。
　　＜画像符号化処理の流れ＞
　次に、以上のような画像符号化装置３００により実行される各処理の流れについて説明する。最初に、図２９のフローチャートを参照して、画像符号化処理の流れの例を説明する。
　画像符号化処理が開始されると、ステップＳ３０１において、制御部３１１は、符号化制御処理を行い、ブロック分割や符号化パラメータの設定等を行う。
　ステップＳ３０２において、予測部３２０は、予測処理を行い、最適な予測モードの予測画像等を生成する。例えば、この予測処理において、予測部３２０は、イントラ予測を行って最適なイントラ予測モードの予測画像等を生成し、インター予測を行って最適なインター予測モードの予測画像等を生成し、それらの中から、コスト関数値等に基づいて最適な予測モードを選択する。
　ステップＳ３０３において、演算部３１２は、入力画像と、ステップＳ３０２の予測処理により選択された最適なモードの予測画像との差分を演算する。つまり、演算部３１２は、入力画像と予測画像との予測残差Ｄを生成する。このようにして求められた予測残差Ｄは、元の画像データに比べてデータ量が低減される。したがって、画像をそのまま符号化する場合に比べて、データ量を圧縮することができる。
　ステップＳ３０４において、変換部３１３は、ステップＳ３０３の処理により生成された予測残差Ｄに対して変換処理を行い、変換係数Coeffを導出する。なお、この変換処理は、ステップＳ３０７の逆変換処理の逆処理であり、上述した画像復号処理において実行される逆変換処理の逆処理である。ステップＳ３０４の処理の詳細については後述する。
　ステップＳ３０５において、量子化部３１４は、制御部３１１により算出された量子化パラメータを用いる等して、ステップＳ３０４の処理により得られた変換係数Coeffを量子化し、量子化変換係数レベルlevelを導出する。
　ステップＳ３０６において、逆量子化部３１６は、ステップＳ３０５の処理により生成された量子化変換係数レベルlevelを、そのステップＳ３０５の量子化の特性に対応する特性で逆量子化し、変換係数Coeff_IQを導出する。
　ステップＳ３０７において、逆変換部３１７は、ステップＳ３０６の処理により得られた変換係数Coeff_IQを、ステップＳ３０４の変換処理に対応する方法で逆変換し、予測残差Ｄ’を導出する。なお、この逆変換処理は、上述した画像復号処理において実行される逆変換処理と同様に実行される。
　ステップＳ３０８において、演算部３１８は、ステップＳ３０７の処理により導出された予測残差Ｄ’に、ステップＳ３０２の予測処理により得られた予測画像を加算することにより、局所的に復号された復号画像を生成する。
　ステップＳ３０９において、フレームメモリ３１９は、ステップＳ３０８の処理により得られた、局所的に復号された復号画像を記憶する。
　ステップＳ３１０において、符号化部３１５は、ステップＳ３０５の処理により得られた量子化変換係数レベルlevelを符号化する。例えば、符号化部３１５は、画像に関する情報である量子化変換係数レベルlevelを、算術符号化等により符号化し、符号化データを生成する。また、このとき、符号化部３１５は、各種符号化パラメータ（ヘッダ情報Hinfo、予測モード情報Pinfo、変換情報Tinfo）を符号化する。さらに、符号化部３１５は、量子化変換係数レベルlevelから残差情報RInfoを導出し、その残差情報RInfoを符号化する。
　ステップＳ３１１において、符号化部３１５は、このように生成した各種情報の符号化データをまとめて、ビットストリームとして画像符号化装置３００の外部に出力する。このビットストリームは、例えば、伝送路や記録媒体を介して復号側に伝送される。ステップＳ３１１の処理が終了すると、画像符号化処理が終了する。
　なお、これらの各処理の処理単位は任意であり、互いに同一でなくてもよい。したがって、各ステップの処理は、適宜、他のステップの処理等と並行して、または、処理順を入れ替えて実行することもできる。
　　＜変換処理の流れ＞
　次に、図２９のステップＳ３０４において実行される変換処理の流れの例を、図３０のフローチャートを参照して説明する。変換処理が開始されると、スイッチ３３１は、ステップＳ３３１において、変換スキップ識別子ts_idxが2D_TS(２次元変換スキップのモード)であるか、あるいは変換量子化バイパスフラグtransquant_bypass_flagが１（真）であるかを判定する。変換スキップ識別子ts_idxが2D_TS、または、変換量子化バイパスフラグが１（真）であると判定された場合、スイッチ３３１は、予測残差Dを、変換係数Coeffとして外部へ出力する。すなわち、変換処理が終了し、処理は図２９に戻る。
　また、ステップＳ３３１において、変換スキップ識別子ts_idxが2D_TSでない（２次元変換スキップ以外のモード）、かつ変換量子化バイパスフラグが０（偽）であると判定された場合、スイッチ３３１は、予測残差Dをプライマリ変換部３３２へ出力する。つまり、処理はステップＳ３３２に進む。
　ステップＳ３３２において、プライマリ変換選択部３４１は、プライマリ水平変換指定フラグpt_hor_flag、プライマリ垂直変換指定フラグpt_ver_flag、予測モード情報PInfo、および変換スキップ識別子ts_idxを参照して、プライマリ水平変換PThorおよびプライマリ垂直変換PTverを選択し、それぞれ、プライマリ水平変換部３４３、プライマリ垂直変換部３４５に供給する。
　ステップＳ３３３において、スイッチ３４２は、変換スキップ識別子ts_idxが1D_H_TS（水平方向の１次元変換スキップのモード）であるか否か（ts_idx==1D_H_TS）を判定する。変換スキップ識別子ts_idxが1D_H_TSでないと判定された場合、処理はステップＳ３３４に進む。ステップＳ３３４において、プライマリ水平変換部３４３は、変換ブロック毎に、予測残差Dとプライマリ水平変換PThorの行列を入力とし、行列演算を行い、その結果をプライマリ水平変換後の変換係数Coeff_Phorとして出力する。ステップＳ３３４の処理が終了すると、処理はステップＳ３３５に進む。
　また、ステップＳ３３３において、変換スキップ識別子ts_idxが1D_H_TSであると判定された場合、スイッチ３４２は、予測残差Dを、プライマリ水平変換部３４３をスキップして、プライマリ水平変換後の変換係数Coeff_Phorとして、スイッチ３４４に供給する。つまり、ステップＳ３３４の処理が省略され、処理はステップＳ３３５に進む。
　ステップＳ３３５において、スイッチ３４４は、変換スキップ識別子ts_idxが1D_V_TS（垂直方向の１次元変換スキップのモード）であるか否か（ts_idx==1D_V_TS）を判定する。変換スキップ識別子ts_idxが1D_V_TSでないと判定された場合、処理はステップＳ３３６に進む。ステップＳ３３６において、プライマリ垂直変換部３４５は、プライマリ垂直変換を行う。すなわち、プライマリ垂直変換部３４５は、変換ブロック毎に、プライマリ水平変換後の変換係数Coeff_Phorとプライマリ垂直変換PTverの行列を入力とし、行列演算を行い、その結果をプライマリ変換後の変換係数Coeff_Pとして出力する。ステップＳ３３６の処理が終了すると、処理はステップＳ３３７に進む。
　また、ステップＳ３３５において、変換スキップ識別子ts_idxが1D_V_TSであると判定された場合、スイッチ３４４は、プライマリ水平変換後の変換係数Coeff_Phorを、プライマリ垂直変換部３４５への入力をスキップして、プライマリ変換後の変換係数Coeff_Pとして出力するよう制御する。すなわち、ステップＳ３３６の処理が省略され、処理はステップＳ３３７に進む。
　ステップＳ３３７において、セカンダリ変換部３３３は、入力されたプライマリ変換係数Coeff_Pに対して、セカンダリ変換識別子st_idxに基づいて、セカンダリ変換を行い、変換係数Coeffを導出し出力する。ステップＳ３３７の処理が終了すると、変換処理が終了し、処理は図２９に戻る。
　　＜プライマリ変換選択処理の流れ＞
　次に、図３０のステップＳ３３２において実行されるプライマリ変換選択処理の流れの例を、図３１のフローチャートを参照して説明する。
　プライマリ変換選択処理が開始されると、プライマリ変換選択部３４１は、ステップＳ３５１において、適応プライマリ変換フラグapt_flagが１（真）であるか否かを判定する。適応プライマリ変換フラグapt_flagが１（真）であると判定された場合、処理はステップＳ３５２に進む。ステップＳ３５２において、プライマリ変換選択部３４１は、予測モード情報PInfoに基づいて、プライマリ垂直変換およびプライマリ水平変換のそれぞれについて変換セットを選択する。ステップＳ３５２の処理が終了すると、処理はステップＳ３５４に進む。
　また、ステップＳ３５１において、適応プライマリ変換フラグapt_flagが０（偽）であると判定された場合、処理はステップＳ３５３に進む。ステップＳ３５３において、プライマリ変換選択部３４１は、所定の変換セットを選択する。ステップＳ３５３の処理が終了すると、処理はステップＳ３５４に進む。
　ステップＳ３５４において、プライマリ変換選択部３４１は、水平変換セット識別子TransformSetH、及びプライマリ水平変換指定フラグpt_hor_flagを参照して、プライマリ水平変換PThorとして適用する直交変換を選択する。
　ステップＳ３５５おいて、逆プライマリ変換選択部３４１は、垂直変換セット識別子TransformSetV、及びプライマリ垂直変換指定フラグpt_ver_flagを参照して、プライマリ垂直変換PTverとして適用する直交変換を選択する。
　ステップＳ３５５の処理が終了すると、プライマリ変換選択処理が終了し、処理は図３０に戻る。
　なお上述の処理も、実施可能な範囲で、各ステップの処理順の入れ替えや、処理の内容を変更してよい。例えば、ステップＳ３３３およびステップＳ３３５の処理を省略し、ステップＳ３３１において、変換スキップ識別子ts_idxが1D_H_TS(水平方向の１次元変換スキップ)の場合、単位行列をプライマリ水平変換PThorとして選択し、ステップＳ３３４の処理を実行するようにしてもよい。また、ステップＳ３３１において、変換スキップ識別子ts_idxが1D_V_TS(垂直方向の１次元変換スキップ)の場合、単位行列をプライマリ垂直変換PTverとして選択し、ステップＳ３３６の処理を実行するようにしてもよい。
　以上のようにすることにより、画像符号化装置３００が備える変換部３１３は、変換スキップを適用するのが望ましい残差信号に対して、変換の処理量の低減、及びエナジーコンパクションの低下を抑制することができ、符号化効率の向上した逆変換処理を行うことができる。より具体的には、変換部３１３は、水平方向、または垂直方向の１次元変換をスキップことが望ましい残差信号に対して、プライマリ変換の処理量の低減、及びエナジーコンパクションの低下を抑制することができ、符号化効率の向上した逆プライマリ変換処理を行うことができる。
　特に、水平方向に信号の連続性が急激に変化するステップエッジの特性を持つ残差信号に対しては、水平方向の１次元変換をスキップし、垂直方向に１次元変換をすることで、２次元直交変換をする場合と比較して、垂直方向の周波数成分の低域に非ゼロ係数を効率よく集中させることができる。すなわち、エナジーコンパクションを高めることができるため、符号化効率を向上させることができる。
　同様に、垂直方向に信号の連続性が急激に変化するステップエッジの特性を持つ残差信号に対しては、垂直方向の１次元変換をスキップし、水平方向に１次元変換をすることで、２次元直交変換をする場合と比較して、水平方向の周波数成分の低域に非ゼロ係数を効率よく集中させることができる。すなわち、エナジーコンパクションを高めることができ、符号化効率を向上させることができる。
　＜６．第６の実施の形態＞
　　＜プライマリ変換識別子の符号化＞
　上述した画像復号装置１００における変換スキップ識別子ts_idx及びプライマリ変換識別子pt_idxは、上述した復号処理の逆処理に対応する。したがって、画像符号化処理も、画像復号処理の場合と同様に、これらのパラメータに基づいて以下のような制御が行われるものとする。
　（１）変換スキップフラグts_flagを変換スキップ識別子ts_idxへ拡張する。
　（２）変換スキップ識別子ts_idxが1D_H_TSの時、プライマリ水平変換・及びセカンダリ変換をスキップする。
　（３）変換スキップ識別子ts_idxが1D_V_TSの時、プライマリ垂直変換・及びセカンダリ変換をスキップする。
　この場合、変換ブロック単位で符号化された変換スキップ識別子ts_idxが、1D_H_TSの場合、プライマリ水平変換指定フラグpt_hor_flagは使用されないため、この情報を符号化するのは冗長である。また、変換スキップ識別子ts_idxが1D_V_TSを示す場合、プライマリ垂直変換指定フラグpt_ver_flagは使用されないため、この情報を符号化するのは冗長である。従って、プライマリ変換識別子pt_idxを効率良く符号化するために、下記の変更を加える。
　（１）変換スキップ識別子ts_idx = NO_TSの場合、符号化側では、上述の式（２０）の通りに、プライマリ水平変換指定フラグpt_hor_flag及びプライマリ垂直変換指定フラグpt_ver_flagからプライマリ変換識別子pt_idxが導出される。
　（２）変換スキップ識別子ts_idxが1D_H_TSの場合、符号化側では、上述の式（２２）の通りに、プライマリ変換識別子pt_idx = pt_ver_flagとして導出される。
　（３）変換スキップ識別子ts_idxが1D_V_TSの場合、符号化側では、上述の式（２４）の通りに、プライマリ変換識別子pt_idx = pt_hor_flagとして導出される。
　（４）変換スキップ識別子ts_idxが2D_TSの場合、符号化側では、プライマリ変換識別子pt_idxの符号化が省略される。
　このようにすることで、変換スキップ識別子ts_idxが1D_H_TS、または1D_V_TSの場合、プライマリ変換識別子pt_idxは、１ビットのbin列として、算術符号化されるため、２ビットのbin列として算術符号化する場合より、符号化対象となるbin列を削減することができる。従って、符号量の増大を抑制することでき、符号化効率を向上させることができる。
　また、セカンダリ変換に関して、変換スキップ識別子ts_idxが2D_TS、または1D_H_TS、または、1D_V_TSの場合、セカンダリ変換をスキップするため、セカンダリ変換の制御パラメータであるセカンダリ変換識別子st_idxを符号化するのは冗長である。そこで、変換スキップ識別子ts_idxが2D_TS、または1D_H_TS、または1D_V_TSの場合には、セカンダリ変換識別子st_idxの符号化が省略されるように変更することで、セカンダリ変換識別子st_idxの符号化に係る処理量の増大を抑制することができる。
　　＜変換スキップ識別子ts_idxの符号化＞
　図３２は、符号化部３１５の変換スキップ識別子ts_idxの符号化に関する主な構成例を示すブロック図である。図３２に示されるように、符号化部３１５は、変換スキップ有効フラグ符号化部３６１、最大変換スキップブロックサイズ符号化部３６２、変換量子化バイパスフラグ符号化部３６３、および変換スキップ識別子符号化部３６４を有する。
　変換スキップ有効フラグ符号化部３６１は、変換スキップ有効フラグts_enabled_flagの符号化に関する処理を行う。最大変換スキップブロックサイズ符号化部３６２は、最大変換スキップブロックサイズMaxTSSizeの符号化に関する処理を行う。変換量子化バイパスフラグ符号化部３６３は、変換量子化バイパスフラグtransquant_bypass_flagの符号化に関する処理を行う。変換スキップ識別子符号化部３６４は、変換スキップ識別子ts_idxの符号化に関する処理を行う。
　このような符号化部３１５により図２９のステップＳ３１０において実行される、変換スキップ識別子ts_idxに関する符号化処理の流れの例を、図３３のフローチャートを参照して説明する。
　符号化処理が開始されると、変換スキップ有効フラグ符号化部３６１は、ステップＳ３７１において、ヘッダ情報HInfoに含まれる変換スキップ有効フラグts_enabled_flagを可変長符号化し、ビット列を生成し出力する。
　ステップＳ３７２において、最大変換スキップブロックサイズ符号化部３６２は、ヘッダ情報Hinfoに含まれる変換スキップ有効フラグts_enabled_flagが、１（真）であるか否かを判定する。変換スキップ有効フラグts_enabled_flagが１（真）であると判定された場合、処理はステップＳ３７３に進む。
　ステップＳ３７３において、最大変換スキップブロックサイズ符号化部３６２は、ヘッダ情報HInfoに含まれる最大変換スキップブロックサイズMaxTSSize (あるいは、2を底とする対数値log2MaxTSSize)を可変長符号化し、ビット列を生成し出力する。ステップＳ３７３の処理が終了すると、処理はステップＳ３７４に進む。また、ステップＳ３７２において、変換スキップ有効フラグts_enabled_flagが０（偽）であると判定された場合、ステップＳ３７３の処理が省略され、処理はステップＳ３７４に進む。
　ステップＳ３７４において、変換量子化バイパスフラグ符号化部３６３は、ヘッダ情報HInfoに含まれる変換量子化バイパスフラグtransquant_bypass_flagを可変長符号化し、ビット列を生成して出力する。
　ステップＳ３７５において、変換スキップ識別子符号化部３６４は、変換情報Tinfoに含まれる変換量子化バイパスフラグtransquant_bypass_flagが１（真）であるか否かを判定する。変換量子化バイパスフラグtransquant_bypass_flagが１（真）であると判定された場合、変換スキップ識別子ts_idxの符号化が省略され、符号化処理が終了し、処理は図２９に戻る。また、ステップＳ３７５において、変換量子化バイパスフラグtransquant_bypass_flagが０（偽）であると判定された場合、処理はステップＳ３７６に進む。
　ステップＳ３７６において、変換スキップ識別子符号化部３６４は、ヘッダ情報HInfoに含まれる変換スキップ有効フラグts_enabled_flagが１（真）であるか否かを判定する。変換スキップ有効フラグts_enabled_flagが０（偽）であると判定された場合、変換スキップ識別子ts_idxの符号化が省略され、符号化処理が終了し、処理は図２９に戻る。また、変換スキップ有効フラグts_enabled_flagが１（真）であると判定された場合、処理はステップＳ３７７に進む。
　ステップＳ３７７において、変換スキップ識別子符号化部３６４は、処理対象の変換ブロックのサイズTBSizeが最大変換スキップブロックサイズMaxTSSize以下であるか否か、言い換えれば、条件式(TBSize<=MaxTSSize)の論理値が１（真）であるか否かを判定する。
　なお、条件式(TBSize<=MaxTSSize)において、TBSizeは、上述の式（２６）または式（２７）により導出する。また、式（２６）及び式（２７）において、TBSize、TBWSize、TBHSizeを、2を底とする対数値log2TBSize、log2TBWSize、log2TBHSizeに置き換えてもよい。この場合、式（２６）は上述の式（２８）に置き換え、式（２７）は上述の式（２９）へ置き換える。なお、対数値を用いる場合は、上述の条件式(TBSize<=MaxTSSize)のTBSizeおよび最大変換スキップブロックサイズMaxTSSizeは、それぞれ対応する対数値log2TBSize、log2MaxTSSizeへ置き換えるものとする。
　TBSizeが最大変換スキップブロックサイズMaxTSSizeより大きい、すなわち、条件式の論理値が０であると判定された場合、変換スキップ識別子ts_idxの符号化が省略され、符号化処理が終了し、処理は図２９に戻る。また、TBSizeが最大変換スキップブロックサイズMaxTSSize以下である、すなわち、条件式の論理値が１であると判定された場合、処理はステップＳ３７８に進む。
　ステップＳ３７８において、変換スキップ識別子符号化部３６４は、ヘッダ情報HInfoに含まれる変換スキップ識別子ts_idxを可変長符号化し、ビット列を生成し出力する。ステップＳ３７８の処理が終了すると、符号化処理が終了し、処理は図２９に戻る。
　以上において、実施可能な範囲で、各ステップの処理順の入れ替えや、処理の内容を変更してよい。
　このように各処理を実行することにより、JEM3と比較して、符号化側において、変換ブロック単位で２次元変換スキップ、水平方向または垂直方向の１次元変換スキップを適応的に選択することができる。従って、従来よりも１次元変換スキップが有効な残差信号に対して、１次元変換スキップのモードにより符号化することができるため、符号化効率を向上させることができる。
　　＜プライマリ変換識別子pt_idxの符号化＞
　図３４は、符号化部３１５の、プライマリ変換識別子pt_idxの符号化に関する主な構成例を示すブロック図である。図３４に示されるように、この場合の符号化部３１５は、プライマリ変換有効フラグ符号化部３７１、適応プライマリ変換フラグ符号化部３７２、およびプライマリ変換識別子符号化部３７３を有する。
　プライマリ変換有効フラグ符号化部３７１は、プライマリ変換有効フラグpt_enabled_flagの符号化に関する処理を行う。適応プライマリ変換フラグ符号化部３７２は、プライマリ変換フラグpt_enabled_flagの符号化に関する処理を行う。プライマリ変換識別子符号化部３７３は、プライマリ変換識別子pt_idxの符号化に関する処理を行う。
　このような符号化部３１５により図２９のステップＳ３１０において実行される、プライマリ変換識別子pt_idxに関する符号化処理の流れの例を、図３５のフローチャートを参照して説明する。
　符号化処理が開始されると、プライマリ変換有効フラグ符号化部３７１は、ステップＳ３９１において、ヘッダ情報HInfoに含まれるプライマリ変換有効フラグpt_enabled_flagを可変長符号化し、ビット列を生成し出力する。
　ステップＳ３９２において、適応プライマリ変換フラグ符号化部３７２は、ヘッダ情報Hinfoに含まれるプライマリ変換有効フラグpt_enabled_flagが、１（真）であるか否かを判定する。プライマリ変換有効フラグpt_enabled_flagが０であると判定された場合、プライマリ変換識別子pt_idxの導出や符号化に関する処理が省略され、符号化処理が終了し、処理は図２９に戻る。また、プライマリ変換有効フラグpt_enabled_flagが１であると判定された場合、処理はステップＳ３９３に進む。
　ステップＳ３９３において、適応プライマリ変換フラグ符号化部３７２は、ヘッダ情報HInfoに含まれる適応プライマリ変換フラグapt_flagを可変長符号化し、ビット列を生成し出力する。
　ステップＳ３９４において、適応プライマリ変換フラグ符号化部３７２は、適応プライマリ変換フラグapt_flagが、１（真）であるか否かを判定する。適応プライマリ変換フラグapt_flagが０（偽）であると判定された場合、プライマリ変換識別子pt_idxの導出や符号化に関する処理が省略され、符号化処理が終了し、処理は図２９に戻る。また、適応プライマリ変換フラグapt_flagが１（真）であると判定された場合、処理はステップＳ３９５に進む。
　ステップＳ３９５において、プライマリ変換識別子符号化部３７３は、変換量子化バイパスフラグtransquant_bypass_flagが、１（真）であるか否かを判定する。変換量子化バイパスフラグtransquant_bypass_flagが１（真）であると判定された場合、プライマリ変換識別子pt_idxの導出や符号化に関する処理が省略され、符号化処理が終了し、処理は図２９に戻る。また、変換量子化バイパスフラグtransquant_bypass_flagが０（偽）であると判定された場合、処理はステップＳ３９６に進む。
　ステップＳ３９６において、プライマリ変換識別子符号化部３７３は、変換スキップ識別子ts_idxが2D_TS(２次元変換スキップ)であるか否かを判定する。変換スキップ識別子ts_idxが2D_TSであると判定された場合、プライマリ変換識別子pt_idxの導出や符号化に関する処理が省略され、符号化処理が終了し、処理は図２９に戻る。また、変換スキップ識別子ts_idxが2D_TS以外であると判定された場合、処理はステップＳ３９７に進む。
　ステップＳ３９７において、プライマリ変換識別子符号化部３７３は、変換ブロックの縦サイズまたは横サイズの少なくとも一方が最大適応プライマリ変換ブロックサイズMaxPTSize以下（max(TBHSize, TBWSize)<=MaxPTSize）であるか否かを判定する。変換ブロックの縦サイズまたは横サイズの少なくとも一方が最大適応プライマリ変換ブロックサイズMaxPTSizeより大きいと判定された場合、プライマリ変換識別子pt_idxの導出や符号化に関する処理が省略され、符号化処理が終了し、処理は図２９に戻る。また、変換スキップ識別子ts_idxが2D_TS以外であると判定された場合、処理はステップＳ３９７に進む。変換ブロックの縦サイズおよび横サイズの両方ともが最大適応プライマリ変換ブロックサイズMaxPTSize以下であると判定された場合、処理はステップＳ３９８に進む。
　ステップＳ３９８において、プライマリ変換識別子符号化部３９８は、符号化対象の変換ブロックが輝度成分であるか否かを判定する。輝度成分でないと判定された場合、プライマリ変換識別子pt_idxの導出や符号化に関する処理が省略され、符号化処理が終了し、処理は図２９に戻る。また、輝度成分であると判定された場合、処理はステップＳ３９９に進む。
　ステップＳ３９９において、プライマリ変換識別子符号化部３９８は、残差情報Rinfoを参照して、変換ブロック内に存在する非ゼロ変換係数の総数numSig(sig_coeff_flag==1の総数)を導出する。ステップＳ３９９の処理が終了すると、処理はステップＳ４００に進む。
　ステップＳ４００において、プライマリ変換識別子符号化部３９８は、非ゼロ変換係数の総数numSigが所定の閾値ptNumSigTH以上であるか否か（numSig>=ptNumSigTH）を判定する。非ゼロ変換係数の総数numSigが所定の閾値ptNumSigTHより少ないと判定された場合、プライマリ変換識別子pt_idxの導出や符号化に関する処理が省略され、符号化処理が終了し、処理は図２９に戻る。また、非ゼロ変換係数の総数numSigが所定の閾値ptNumSigTH以上であると判定された場合、処理はステップＳ４０１に進む。
　ステップＳ４０１において、プライマリ変換識別子符号化部３７３は、変換スキップ識別子ts_idx、プライマリ水平変換指定フラグpt_hor_flag、及びプライマリ垂直変換指定フラグpt_ver_flagを参照して、プライマリ変換識別子pt_idxを導出する。なお、プライマリ変換識別子pt_idxの詳細の導出については後述する。
　ステップＳ４０２において、プライマリ変換識別子符号化部３７３は、ヘッダ情報HInfoに含まれるプライマリ変換識別子pt_idxを可変長符号化し、ビット列を生成し出力する。ステップＳ４０２の処理が終了すると、符号化処理が終了し、処理は図２９に戻る。
　以上においては、プライマリ変換識別子pt_idxの符号化に係る処理について説明したが、実施可能な範囲で、各ステップの処理順の入れ替えや、処理の内容を変更してよい。
　以上、変換スキップ識別子ts_idxが1D_H_TS、または1D_V_TSの場合、プライマリ変換識別子pt_idxを1ビットのbin列として、算術符号化することができるため、2ビットのbin列として算術符号化する場合より、符号化対象となるbin列を削減することができる。従って、プライマリ変換識別子pt_idxの符号化に係る処理量を低減することができる。また、符号量を削減することできるので、符号化効率を向上させることができる。
　次に図３６のフローチャートを参照して、符号化部３１５により図３５のステップＳ４０１において実行される、プライマリ変換識別子pt_idxのの導出処理の流れの例を説明する。
　プライマリ変換識別子導出処理が開始されると、ステップＳ４２１において、プライマリ変換識別子符号化部３７３は、変換スキップ識別子ts_idxがNO_TS (変換スキップでない)であるか否かを判定する。変換スキップ識別子ts_idxがNO_TSであると判定された場合、処理はステップＳ４２２に進む。
　ステップＳ４２２において、プライマリ変換識別子符号化部３７３は、上述の式（２０）により、プライマリ水平変換指定フラグpt_hor_flag、及びプライマリ垂直変換フラグpt_ver_flagからプライマリ変換識別子pt_idxを導出する。ステップＳ４２２の処理が終了すると、プライマリ変換識別子導出処理が終了し、処理は図３５に戻る。
　また、ステップＳ４２１において、変換スキップ識別子ts_idxがNO_TS以外であると判定された場合、処理はステップＳ４２３に進む。
　ステップＳ４２３において、プライマリ変換識別子符号化部３７３は、変換スキップ識別子ts_idxが2D_TS (２次元変換スキップ)であるか否かを判定する。変換スキップ識別子ts_idxが2D_TSであると判定された場合、プライマリ変換識別子導出処理が終了し、処理は図３５に戻る。
　また、ステップＳ４２３において、変換スキップ識別子ts_idxが2D_TS以外であると判定された場合、処理はステップＳ４２４に進む。
　ステップＳ４２４において、プライマリ変換識別子符号化部３７３は、変換スキップ識別子ts_idxが1D_H_TS(水平方向の１次元変換スキップ)であるか否かを判定する。変換スキップ識別子ts_idxが1D_H_TSであると判定された場合、処理はステップＳ４２５に進む。
　ステップＳ４２５において、プライマリ変換識別子符号化部３７３は、上述の式（２２）に基づいて、プライマリ変換識別子pt_idx = pt_ver_flagとして導出する。ステップＳ４２５の処理が終了すると、プライマリ変換識別子導出処理が終了し、処理は図３５に戻る。
　また、ステップＳ４２４において、変換スキップ識別子ts_idxが1D_H_TS以外であると判定された場合、処理はステップＳ４２６に進む。
　ステップＳ４２６において、プライマリ変換識別子符号化部３７３は、上述の式（２４）に基づいて、プライマリ変換識別子pt_idx = pt_hor_flagとして導出する。ステップＳ４２６の処理が終了すると、プライマリ変換識別子導出処理が終了し、処理は図３５に戻る。
　もちろん、この処理も、実施可能な範囲で、各ステップの処理順の入れ替えや、処理の内容を変更してよい。
　　＜セカンダリ変換識別子st_idxの復号＞
　図３７は、符号化部３１５の、セカンダリ変換識別子st_idxの復号に関する主な構成例を示すブロック図である。図３７に示されるように、この場合の符号化部３１５は、セカンダリ変換有効フラグ符号化部３８１およびセカンダリ変換識別子符号化部３８２を有する。
　セカンダリ変換有効フラグ符号化部３８１は、セカンダリ変換有効フラグst_enabled_flagの符号化に関する処理を行う。セカンダリ変換識別子符号化部３８２は、セカンダリ変換識別子st_idxの符号化に関する処理を行う。
　このような符号化部３１５により図２９のステップＳ３１０において実行される、セカンダリ変換識別子st_idxに関する復号処理の流れの例を、図３８のフローチャートを参照して説明する。
　符号化処理が開始されると、セカンダリ変換有効フラグ符号化部３８１は、ステップＳ４４１において、ヘッダ情報HInfoに含まれるセカンダリ変換有効フラグst_enabled_flagを可変長符号化し、ビット列を生成し出力する。
　ステップＳ４４２において、セカンダリ変換識別子符号化部３８２は、ヘッダ情報Hinfoに含まれるセカンダリ変換有効フラグst_enabled_flagが、１（真）であるか否かを判定する。セカンダリ変換有効フラグst_enabled_flagが０（偽）であると判定された場合、符号化処理が終了し、処理は図２９に戻る。
　また、ステップＳ４４２において、セカンダリ変換有効フラグst_enabled_flagが１（真）であると判定された場合、処理はステップＳ４４３に進む。
　ステップＳ４４３において、セカンダリ変換識別子符号化部３８２は、変換量子化バイパスフラグtransquant_bypass_flagが、１（真）であるか否かを判定する。変換量子化バイパスフラグtransquant_bypass_flagが１（真）であると判定された場合、符号化処理が終了し、処理は図２９に戻る。また、変換量子化バイパスフラグtransquant_bypass_flagが０（偽）であると判定された場合、処理はステップＳ４４４に進む。
　ステップＳ４４４において、セカンダリ変換識別子符号化部３８２は、変換スキップ識別子ts_idxが、NO_TS（変換スキップをしない）であるか否かを判定する。変換スキップ識別子ts_idxがNO_TS以外であると判定された場合、符号化処理が終了し、処理は図２９に戻る。また、変換スキップ識別子ts_idxがNO_TSであると判定された場合、処理はステップＳ４４５に進む。
　ステップＳ４４５において、セカンダリ変換識別子符号化部３８２は、残差情報Rinfoを参照して、変換ブロック内に存在する非ゼロ変換係数の総数numSig(sig_coeff_flag==1の総数)を導出する。
　ステップＳ４４６において、セカンダリ変換識別子符号化部３８２は、非ゼロ変換係数の総数numSigが所定の閾値TH以上であるか否か（numSig>=stNumSigTH）を判定する。非ゼロ変換係数の総数numSigが所定の閾値THより少ない（numSig<stNumSigTH）、すなわち、条件式の論理値が０（偽）であると判定された場合、セカンダリ変換識別子符号化部３８２は、符号化処理が終了し、処理は図２９に戻る。また、非ゼロ変換係数の総数numSigが所定の閾値TH以上である（numSig>=stNumSigTH）、すなわち、条件式の論理値が１（真）であると判定された場合、処理はステップＳ４４７に進む。
　ステップＳ４４７において、セカンダリ変換識別子符号化部３８２は、ヘッダ情報HInfoに含まれるセカンダリ変換識別子st_idxを可変長符号化し、ビット列を生成し出力する。
　ステップＳ４４７の処理が終了すると、符号化処理が終了し、処理は図２９に戻る。
　この処理も、実施可能な範囲で、各ステップの処理順の入れ替えや、処理の内容を変更してよい。また、以上においてはセカンダリ変換の制御パラメータを、セカンダリ変換識別子st_idxとしたが、セカンダリ変換フラグst_flagであってもよい。
　以上のようにすることにより、従来技術と比較して、変換ブロック単位でセカンダリ変換識別子を符号化する場合において、２次元変換スキップ、または１次元変換スキップを適用する場合（ts_idx!=NO_TS)の場合、セカンダリ変換識別子の符号化処理を省略することができる。すなわち、セカンダリ変換識別子の符号化に係る処理量、及び符号量を低減させることができる。
　＜７．第７の実施の形態＞
　　＜プライマリ水平変換指定フラグとプライマリ垂直変換指定フラグの符号化＞
　以上においては、プライマリ水平変換指定フラグpt_hor_flagとプライマリ垂直変換指定フラグpt_ver_flagとから、プライマリ変換識別子pt_idxが導出されるように説明したが、これに限定されない。例えば、プライマリ変換識別子pt_idxを符号化する代わりに、プライマリ水平変換指定フラグpt_hor_flagおよびプライマリ垂直変換指定フラグpt_ver_flagを符号化するようにしてもよい。
　図３９は、符号化部３１５の、プライマリ水平変換指定フラグpt_hor_flagおよびプライマリ垂直変換指定フラグpt_ver_flagの符号化に関する主な構成例を示すブロック図である。図３９に示されるように、この場合の符号化部３１５は、プライマリ変換有効フラグ符号化部３７１、適応プライマリ変換フラグ符号化部３７２、プライマリ水平変換指定フラグ符号化部３９１、およびプライマリ垂直変換指定フラグ符号化部３９２を有する。
　プライマリ水平変換指定フラグ符号化部３９１は、プライマリ水平変換指定フラグpt_hor_flagの符号化に関する処理を行う。プライマリ垂直変換指定フラグ符号化部３９２は、プライマリ垂直変換指定フラグpt_ver_flagの符号化に関する処理を行う。
　プライマリ水平変換指定フラグ符号化部３９１は、図２５に示されるシンタクスにおいて、符号SYN15を付したif文の条件を満たす場合、すなわち、変換スキップ識別子ts_idxがNO_TSまたは1D_V_TSであって(ts_idx==NO_TS||ts_idx==1D_V_TS)、変換量子化バイパスフラグが０（偽）であって（transquant_bypass_flag==0）、輝度成分であって(cIdx==0)、適応プライマリ変換フラグapt_flagが１（真）であって（apt_flag==1）、かつ、変換ブロック内の非ゼロ変換係数の総数numSigが閾値ptNumSigTH以上(numSig>=ptNumSigTH)である場合に、符号化データ#1のビット列からプライマリ水平変換指定フラグpt_hor_flagを可変長符号化し、ビット列を生成する。それ以外の場合、プライマリ水平変換指定フラグ符号化部３９１は、プライマリ水平変換指定フラグpt_hor_flagの符号化を省略する。
　同様に、プライマリ垂直変換指定フラグ符号化部３９２は、図２５に示されるシンタクスにおいて、符号SYN17を付したif文の条件を満たす場合、すなわち、変換スキップ識別子ts_idxがNO_TSまたは1D_H_TSであって(ts_idx==NO_TS||ts_idx==1D_H_TS)、変換量子化バイパスフラグが０（偽）であって（transquant_bypass_flag==0）、輝度成分であって(cIdx==0)、適応プライマリ変換フラグapt_flagが１（真）であって（apt_flag==1）、かつ、変換ブロック内の非ゼロ変換係数の総数numSigが閾値ptNumSigTH以上(numSig>=ptNumSigTH)である場合に、プライマリ垂直変換指定フラグpt_ver_flagを可変長符号化し、ビット列を生成する。それ以外の場合、プライマリ垂直変換指定フラグ符号化部３９２は、プライマリ垂直変換指定フラグpt_ver_flagの符号化を省略する。
　以上のようにすることにより、変換スキップ識別子ts_idxが1D_H_TSの場合、プライマリ水平変換指定フラグpt_hor_flagの符号化を省略することができる。同様に、変換スキップ識別子ts_idxが1D_V_TSの場合、プライマリ垂直変換指定フラグpt_ver_flagの符号化を省略することができる。従って、プライマリ水平変換指定フラグpt_hor_flag、及びプライマリ垂直変換指定フラグpt_ver_flagの符号化に係る処理量を低減することができる。また、符号量の増大を抑制することができるので、符号化効率を向上させることができる。
　＜８．第８の実施の形態＞
　　＜変換部の他の構成＞
　第４の実施の形態においては、プライマリ変換部３３２のスイッチ３４２は、プライマリ水平変換をスキップする場合、予測残差Ｄをスイッチ３４４に供給するように説明したが、その際、量子化の為のスケーリングを行うようにしてもよい。また、第４の実施の形態においては、プライマリ変換部３３２のスイッチ３４４は、プライマリ垂直変換をスキップする場合、プライマリ水平変換後の変換係数Coeff_Phorをプライマリ変換後の変換係数Coeff_Pとして外部（セカンダリ変換部３３３）へ出力するように説明したが、その際、量子化の為のスケーリングを行うようにしてもよい。
　図４０は、その場合の変換部３１３の主な構成例を示すブロック図である。図４０に示されるように、変換部３１３は、この場合も、図２８の場合と基本的に同様の構成を有する。ただし、この場合、プライマリ変換部３３２は、スケーリング部４０１およびスケーリング部４０２を有する。
　スイッチ３４２は、プライマリ水平変換をスキップする場合、変換係数Ｄをスケーリング部４０１に供給する。スケーリング部４０１は、スイッチ３４２から供給される変換係数Ｄに対してスケーリングを行う。例えば、スケーリング部４０１は、供給された変換係数に対して、プライマリ水平変換を実施した場合と同一のノルムになるように正規化するためのN（Nは自然数）ビットのビットシフト演算を行う。スケーリング部４０１は、スケーリングした変換係数をスイッチ３４４に供給する。
　スイッチ３４４は、プライマリ垂直変換をスキップする場合、プライマリ水平変換後の変換係数Coeff_Phorを予測残差D'としてスケーリング部４０２に供給する。スケーリング部４０２は、スケーリング部４０１の場合と同様に、スイッチ３４４から供給されるプライマリ水平変換後の変換係数Coeff_Phorに対してスケーリングを行う。例えば、スケーリング部４０２は、供給された変換係数に対して、プライマリ垂直変換を実施した場合と同一のノルムになるように正規化するためのN（Nは自然数）ビットのビットシフト演算を行う。スケーリング部４０２は、スケーリングした予測残差D'を外部に出力する。
　このようにすることにより、変換係数のダイナミックレンジ幅を所定の範囲内に抑えることができるので、復号の負荷の増大を抑制することができる。
　＜９．第９の実施の形態＞
　　＜情報のデータ単位＞
　以上において説明した画像に関する情報や画像の符号化・復号に関する情報が設定される（または対象とするデータの）データ単位は、それぞれ任意であり、上述した例に限定されない。例えば、これらの情報が、それぞれ、TU、TB、PU、PB、CU、LCU、サブブロック、ブロック、タイル、スライス、ピクチャ、シーケンス、またはコンポーネント毎に設定されるようにしてもよいし、それらのデータ単位のデータを対象とするようにしてもよい。もちろん、このデータ単位は、情報毎に設定される。つまり、全ての情報が同一のデータ単位毎に設定される（または対象とする）ようにしなくてもよい。なお、これらの情報の格納場所は任意であり、上述したデータ単位のヘッダやパラメータセット等に格納されるようにしてもよい。また、複数個所に格納されるようにしてもよい。
　　＜制御情報＞
　以上の各実施の形態において説明した本技術に関する制御情報を符号化側から復号側に伝送するようにしてもよい。例えば、上述した本技術を適用することを許可（または禁止）するか否かを制御する制御情報（例えばenabled_flag）を伝送するようにしてもよい。また、例えば、上述した本技術を適用することを許可（または禁止）するブロックサイズの上限若しくは下限、またはその両方を指定する制御情報を伝送するようにしてもよい。
　　＜符号化・復号＞
　本技術は、プライマリ変換およびセカンダリ変換（逆セカンダリ変および逆プライマリ変換）を行う任意の画像符号化・復号に適用することができる。つまり、変換（逆変換）、量子化（逆量子化）、符号化（復号）、予測等の仕様は任意であり、上述した例に限定されない。例えば、変換（逆変換）において、（逆）プライマリ変換および（逆）セカンダリ変換以外の（逆）変換（すなわち３以上の（逆）変換）が行われるようにしてもよい。また、符号化（復号）は、可逆な方式であってもよいし、非可逆な方式であってもよい。さらに、量子化（逆量子化）や予測等は省略するようにしてもよい。また、フィルタ処理等の上述していない処理が行われるようにしてもよい。
　　＜本技術の適用分野＞
　本技術を適用したシステム、装置、処理部等は、例えば、交通、医療、防犯、農業、畜産業、鉱業、美容、工場、家電、気象、自然監視等、任意の分野に利用することができる。
　例えば、本技術は、鑑賞の用に供される画像を伝送するシステムやデバイスにも適用することができる。また、例えば、本技術は、交通の用に供されるシステムやデバイスにも適用することができる。さらに、例えば、本技術は、セキュリティの用に供されるシステムやデバイスにも適用することができる。また、例えば、本技術は、スポーツの用に供されるシステムやデバイスにも適用することができる。さらに、例えば、本技術は、農業の用に供されるシステムやデバイスにも適用することができる。また、例えば、本技術は、畜産業の用に供されるシステムやデバイスにも適用することができる。さらに、本技術は、例えば火山、森林、海洋等の自然の状態を監視するシステムやデバイスにも適用することができる。また、本技術は、例えば天気、気温、湿度、風速、日照時間等を観測する気象観測システムや気象観測装置に適用することができる。さらに、本技術は、例えば鳥類、魚類、ハ虫類、両生類、哺乳類、昆虫、植物等の野生生物の生態を観測するシステムやデバイス等にも適用することができる。
　　＜多視点画像符号化・復号システムへの適用＞
　上述した一連の処理は、複数の視点（ビュー（view））の画像を含む多視点画像の符号化・復号を行う多視点画像符号化・復号システムに適用することができる。その場合、各視点（ビュー（view））の符号化・復号において、本技術を適用するようにすればよい。
　　＜階層画像符号化・復号システムへの適用＞
　また、上述した一連の処理は、所定のパラメータについてスケーラビリティ（scalability）機能を有するように複数レイヤ化（階層化）された階層画像の符号化・復号を行う階層画像符号化（スケーラブル符号化）・復号システムに適用することができる。その場合、各階層（レイヤ）の符号化・復号において、本技術を適用するようにすればよい。
　　＜コンピュータ＞
　上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここでコンピュータには、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータ等が含まれる。
　図４１は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。
　図４１に示されるコンピュータ８００において、CPU（Central Processing Unit）８０１、ROM（Read Only Memory）８０２、RAM（Random Access Memory）８０３は、バス８０４を介して相互に接続されている。
　バス８０４にはまた、入出力インタフェース８１０も接続されている。入出力インタフェース８１０には、入力部８１１、出力部８１２、記憶部８１３、通信部８１４、およびドライブ８１５が接続されている。
　入力部８１１は、例えば、キーボード、マウス、マイクロホン、タッチパネル、入力端子などよりなる。出力部８１２は、例えば、ディスプレイ、スピーカ、出力端子などよりなる。記憶部８１３は、例えば、ハードディスク、RAMディスク、不揮発性のメモリなどよりなる。通信部８１４は、例えば、ネットワークインタフェースよりなる。ドライブ８１５は、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブルメディア８２１を駆動する。
　以上のように構成されるコンピュータでは、CPU８０１が、例えば、記憶部８１３に記憶されているプログラムを、入出力インタフェース８１０およびバス８０４を介して、RAM８０３にロードして実行することにより、上述した一連の処理が行われる。RAM８０３にはまた、CPU８０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
　コンピュータ（CPU８０１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア８２１に記録して適用することができる。その場合、プログラムは、リムーバブルメディア８２１をドライブ８１５に装着することにより、入出力インタフェース８１０を介して、記憶部８１３にインストールすることができる。
　また、このプログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することもできる。その場合、プログラムは、通信部８１４で受信し、記憶部８１３にインストールすることができる。
　その他、このプログラムは、ROM８０２や記憶部８１３に、あらかじめインストールしておくこともできる。
　　＜本技術の応用＞
　上述した実施形態に係る画像符号化装置３００や画像復号装置１００は、例えば、衛星放送、ケーブルＴＶなどの有線放送、インターネット上での配信、及びセルラー通信による端末への配信などにおける送信機や受信機、または、光ディスク、磁気ディスク及びフラッシュメモリなどの媒体に画像を記録する記録装置や、これら記憶媒体から画像を再生する再生装置などの、様々な電子機器に応用され得る。
　　　＜第１の応用例：テレビジョン受像機＞
　図４２は、上述した実施形態を適用したテレビジョン装置の概略的な構成の一例を示している。テレビジョン装置９００は、アンテナ９０１、チューナ９０２、デマルチプレクサ９０３、デコーダ９０４、映像信号処理部９０５、表示部９０６、音声信号処理部９０７、スピーカ９０８、外部インタフェース（I/F）部９０９、制御部９１０、ユーザインタフェース（I/F）部９１１、及びバス９１２を備える。
　チューナ９０２は、アンテナ９０１を介して受信される放送信号から所望のチャンネルの信号を抽出し、抽出した信号を復調する。そして、チューナ９０２は、復調により得られた符号化ビットストリームをデマルチプレクサ９０３へ出力する。即ち、チューナ９０２は、画像が符号化されている符号化ストリームを受信する、テレビジョン装置９００における伝送部としての役割を有する。
　デマルチプレクサ９０３は、符号化ビットストリームから視聴対象の番組の映像ストリーム及び音声ストリームを分離し、分離した各ストリームをデコーダ９０４へ出力する。また、デマルチプレクサ９０３は、符号化ビットストリームからEPG（Electronic Program Guide）などの補助的なデータを抽出し、抽出したデータを制御部９１０に供給する。なお、デマルチプレクサ９０３は、符号化ビットストリームがスクランブルされている場合には、デスクランブルを行ってもよい。
　デコーダ９０４は、デマルチプレクサ９０３から入力される映像ストリーム及び音声ストリームを復号する。そして、デコーダ９０４は、復号処理により生成される映像データを映像信号処理部９０５へ出力する。また、デコーダ９０４は、復号処理により生成される音声データを音声信号処理部９０７へ出力する。
　映像信号処理部９０５は、デコーダ９０４から入力される映像データを再生し、表示部９０６に映像を表示させる。また、映像信号処理部９０５は、ネットワークを介して供給されるアプリケーション画面を表示部９０６に表示させてもよい。また、映像信号処理部９０５は、映像データについて、設定に応じて、例えばノイズ除去などの追加的な処理を行ってもよい。さらに、映像信号処理部９０５は、例えばメニュー、ボタン又はカーソルなどのGUI（Graphical User Interface）の画像を生成し、生成した画像を出力画像に重畳してもよい。
　表示部９０６は、映像信号処理部９０５から供給される駆動信号により駆動され、表示デバイス（例えば、液晶ディスプレイ、プラズマディスプレイ又はOELD（Organic ElectroLuminescence Display）（有機ELディスプレイ）など）の映像面上に映像又は画像を表示する。
　音声信号処理部９０７は、デコーダ９０４から入力される音声データについてD/A変換及び増幅などの再生処理を行い、スピーカ９０８から音声を出力させる。また、音声信号処理部９０７は、音声データについてノイズ除去などの追加的な処理を行ってもよい。
　外部インタフェース部９０９は、テレビジョン装置９００と外部機器又はネットワークとを接続するためのインタフェースである。例えば、外部インタフェース部９０９を介して受信される映像ストリーム又は音声ストリームが、デコーダ９０４により復号されてもよい。即ち、外部インタフェース部９０９もまた、画像が符号化されている符号化ストリームを受信する、テレビジョン装置９００における伝送部としての役割を有する。
　制御部９１０は、CPUなどのプロセッサ、並びにRAM及びROMなどのメモリを有する。メモリは、CPUにより実行されるプログラム、プログラムデータ、EPGデータ、及びネットワークを介して取得されるデータなどを記憶する。メモリにより記憶されるプログラムは、例えば、テレビジョン装置９００の起動時にCPUにより読み込まれ、実行される。CPUは、プログラムを実行することにより、例えばユーザインタフェース部９１１から入力される操作信号に応じて、テレビジョン装置９００の動作を制御する。
　ユーザインタフェース部９１１は、制御部９１０と接続される。ユーザインタフェース部９１１は、例えば、ユーザがテレビジョン装置９００を操作するためのボタン及びスイッチ、並びに遠隔制御信号の受信部などを有する。ユーザインタフェース部９１１は、これら構成要素を介してユーザによる操作を検出して操作信号を生成し、生成した操作信号を制御部９１０へ出力する。
　バス９１２は、チューナ９０２、デマルチプレクサ９０３、デコーダ９０４、映像信号処理部９０５、音声信号処理部９０７、外部インタフェース部９０９及び制御部９１０を相互に接続する。
　このように構成されたテレビジョン装置９００において、デコーダ９０４が、上述した画像復号装置１００の機能を有するようにしてもよい。つまり、デコーダ９０４が、符号化データを、以上の各実施の形態において説明した方法で復号するようにしてもよい。このようにすることにより、テレビジョン装置９００は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　また、このように構成されたテレビジョン装置９００において、映像信号処理部９０５が、例えば、デコーダ９０４から供給される画像データを符号化し、得られた符号化データを、外部インタフェース部９０９を介してテレビジョン装置９００の外部に出力させることができるようにしてもよい。そして、その映像信号処理部９０５が、上述した画像符号化装置３００の機能を有するようにしてもよい。つまり、映像信号処理部９０５が、デコーダ９０４から供給される画像データを、以上の各実施の形態において説明した方法で符号化するようにしてもよい。このようにすることにより、テレビジョン装置９００は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　　　＜第２の応用例：携帯電話機＞
　図４３は、上述した実施形態を適用した携帯電話機の概略的な構成の一例を示している。携帯電話機９２０は、アンテナ９２１、通信部９２２、音声コーデック９２３、スピーカ９２４、マイクロホン９２５、カメラ部９２６、画像処理部９２７、多重分離部９２８、記録再生部９２９、表示部９３０、制御部９３１、操作部９３２、及びバス９３３を備える。
　アンテナ９２１は、通信部９２２に接続される。スピーカ９２４及びマイクロホン９２５は、音声コーデック９２３に接続される。操作部９３２は、制御部９３１に接続される。バス９３３は、通信部９２２、音声コーデック９２３、カメラ部９２６、画像処理部９２７、多重分離部９２８、記録再生部９２９、表示部９３０、及び制御部９３１を相互に接続する。
　携帯電話機９２０は、音声通話モード、データ通信モード、撮影モード及びテレビ電話モードを含む様々な動作モードで、音声信号の送受信、電子メール又は画像データの送受信、画像の撮像、及びデータの記録などの動作を行う。
　音声通話モードにおいて、マイクロホン９２５により生成されるアナログ音声信号は、音声コーデック９２３に供給される。音声コーデック９２３は、アナログ音声信号を音声データへ変換し、変換された音声データをA/D変換し圧縮する。そして、音声コーデック９２３は、圧縮後の音声データを通信部９２２へ出力する。通信部９２２は、音声データを符号化及び変調し、送信信号を生成する。そして、通信部９２２は、生成した送信信号を、アンテナ９２１を介して基地局（図示せず）へ送信する。また、通信部９２２は、アンテナ９２１を介して受信される無線信号を増幅し及び周波数変換し、受信信号を取得する。そして、通信部９２２は、受信信号を復調及び復号して音声データを生成し、生成した音声データを音声コーデック９２３へ出力する。音声コーデック９２３は、音声データを伸張し及びD/A変換し、アナログ音声信号を生成する。そして、音声コーデック９２３は、生成した音声信号をスピーカ９２４に供給して音声を出力させる。
　また、データ通信モードにおいて、例えば、制御部９３１は、操作部９３２を介するユーザによる操作に応じて、電子メールを構成する文字データを生成する。また、制御部９３１は、文字を表示部９３０に表示させる。また、制御部９３１は、操作部９３２を介するユーザからの送信指示に応じて電子メールデータを生成し、生成した電子メールデータを通信部９２２へ出力する。通信部９２２は、電子メールデータを符号化及び変調し、送信信号を生成する。そして、通信部９２２は、生成した送信信号を、アンテナ９２１を介して基地局（図示せず）へ送信する。また、通信部９２２は、アンテナ９２１を介して受信される無線信号を増幅し及び周波数変換し、受信信号を取得する。そして、通信部９２２は、受信信号を復調及び復号して電子メールデータを復元し、復元した電子メールデータを制御部９３１へ出力する。制御部９３１は、表示部９３０に電子メールの内容を表示させると共に、電子メールデータを記録再生部９２９に供給し、その記憶媒体に書き込ませる。
　記録再生部９２９は、読み書き可能な任意の記憶媒体を有する。例えば、記憶媒体は、RAM又はフラッシュメモリなどの内蔵型の記憶媒体であってもよく、ハードディスク、磁気ディスク、光磁気ディスク、光ディスク、USB（Universal Serial Bus）メモリ、又はメモリカードなどの外部装着型の記憶媒体であってもよい。
　また、撮影モードにおいて、例えば、カメラ部９２６は、被写体を撮像して画像データを生成し、生成した画像データを画像処理部９２７へ出力する。画像処理部９２７は、カメラ部９２６から入力される画像データを符号化し、符号化ストリームを記録再生部９２９に供給し、その記憶媒体に書き込ませる。
　さらに、画像表示モードにおいて、記録再生部９２９は、記憶媒体に記録されている符号化ストリームを読み出して画像処理部９２７へ出力する。画像処理部９２７は、記録再生部９２９から入力される符号化ストリームを復号し、画像データを表示部９３０に供給し、その画像を表示させる。
　また、テレビ電話モードにおいて、例えば、多重分離部９２８は、画像処理部９２７により符号化された映像ストリームと、音声コーデック９２３から入力される音声ストリームとを多重化し、多重化したストリームを通信部９２２へ出力する。通信部９２２は、ストリームを符号化及び変調し、送信信号を生成する。そして、通信部９２２は、生成した送信信号を、アンテナ９２１を介して基地局（図示せず）へ送信する。また、通信部９２２は、アンテナ９２１を介して受信される無線信号を増幅し及び周波数変換し、受信信号を取得する。これら送信信号及び受信信号には、符号化ビットストリームが含まれ得る。そして、通信部９２２は、受信信号を復調及び復号してストリームを復元し、復元したストリームを多重分離部９２８へ出力する。多重分離部９２８は、入力されるストリームから映像ストリーム及び音声ストリームを分離し、映像ストリームを画像処理部９２７、音声ストリームを音声コーデック９２３へ出力する。画像処理部９２７は、映像ストリームを復号し、映像データを生成する。映像データは、表示部９３０に供給され、表示部９３０により一連の画像が表示される。音声コーデック９２３は、音声ストリームを伸張し及びD/A変換し、アナログ音声信号を生成する。そして、音声コーデック９２３は、生成した音声信号をスピーカ９２４に供給して音声を出力させる。
　このように構成された携帯電話機９２０において、例えば画像処理部９２７が、上述した画像符号化装置３００の機能を有するようにしてもよい。つまり、画像処理部９２７が、画像データを、以上の各実施の形態において説明した方法で符号化するようにしてもよい。このようにすることにより、携帯電話機９２０は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　また、このように構成された携帯電話機９２０において、例えば画像処理部９２７が、上述した画像復号装置１００の機能を有するようにしてもよい。つまり、画像処理部９２７が、符号化データを、以上の各実施の形態において説明した方法で復号するようにしてもよい。このようにすることにより、携帯電話機９２０は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　　　＜第３の応用例：記録再生装置＞
　図４４は、上述した実施形態を適用した記録再生装置の概略的な構成の一例を示している。記録再生装置９４０は、例えば、受信した放送番組の音声データ及び映像データを符号化して記録媒体に記録する。また、記録再生装置９４０は、例えば、他の装置から取得される音声データ及び映像データを符号化して記録媒体に記録してもよい。また、記録再生装置９４０は、例えば、ユーザの指示に応じて、記録媒体に記録されているデータをモニタ及びスピーカ上で再生する。このとき、記録再生装置９４０は、音声データおよび映像データを復号する。
　記録再生装置９４０は、チューナ９４１、外部インタフェース（I/F）部９４２、エンコーダ９４３、HDD（Hard Disk Drive）部９４４、ディスクドライブ９４５、セレクタ９４６、デコーダ９４７、OSD（On-Screen Display）部９４８、制御部９４９、およびユーザインタフェース（I/F）部９５０を備える。
　チューナ９４１は、アンテナ（図示せず）を介して受信される放送信号から所望のチャンネルの信号を抽出し、抽出した信号を復調する。そして、チューナ９４１は、復調により得られた符号化ビットストリームをセレクタ９４６へ出力する。即ち、チューナ９４１は、記録再生装置９４０における伝送部としての役割を有する。
　外部インタフェース部９４２は、記録再生装置９４０と外部機器又はネットワークとを接続するためのインタフェースである。外部インタフェース部９４２は、例えば、IEEE（Institute of Electrical and Electronic Engineers）1394インタフェース、ネットワークインタフェース、USBインタフェース、又はフラッシュメモリインタフェースなどであってよい。例えば、外部インタフェース部９４２を介して受信される映像データおよび音声データは、エンコーダ９４３へ入力される。即ち、外部インタフェース部９４２は、記録再生装置９４０における伝送部としての役割を有する。
　エンコーダ９４３は、外部インタフェース部９４２から入力される映像データおよび音声データが符号化されていない場合に、映像データおよび音声データを符号化する。そして、エンコーダ９４３は、符号化ビットストリームをセレクタ９４６へ出力する。
　HDD部９４４は、映像および音声などのコンテンツデータが圧縮された符号化ビットストリーム、各種プログラムおよびその他のデータを内部のハードディスクに記録する。また、HDD部９４４は、映像および音声の再生時に、これらデータをハードディスクから読み出す。
　ディスクドライブ９４５は、装着されている記録媒体へのデータの記録および読み出しを行う。ディスクドライブ９４５に装着される記録媒体は、例えばDVD（Digital Versatile Disc）ディスク（DVD-Video、DVD-RAM（DVD - Random Access Memory）、DVD-R（DVD - Recordable）、DVD-RW（DVD - Rewritable）、DVD+R（DVD + Recordable）、DVD+RW（DVD + Rewritable）等）又はBlu-ray（登録商標）ディスクなどであってよい。
　セレクタ９４６は、映像および音声の記録時には、チューナ９４１又はエンコーダ９４３から入力される符号化ビットストリームを選択し、選択した符号化ビットストリームをHDD９４４又はディスクドライブ９４５へ出力する。また、セレクタ９４６は、映像及び音声の再生時には、HDD９４４又はディスクドライブ９４５から入力される符号化ビットストリームをデコーダ９４７へ出力する。
　デコーダ９４７は、符号化ビットストリームを復号し、映像データ及び音声データを生成する。そして、デコーダ９４７は、生成した映像データをOSD部９４８へ出力する。また、デコーダ９４７は、生成した音声データを外部のスピーカへ出力する。
　OSD部９４８は、デコーダ９４７から入力される映像データを再生し、映像を表示する。また、OSD部９４８は、表示する映像に、例えばメニュー、ボタン又はカーソルなどのGUIの画像を重畳してもよい。
　制御部９４９は、CPUなどのプロセッサ、並びにRAM及びROMなどのメモリを有する。メモリは、CPUにより実行されるプログラム、及びプログラムデータなどを記憶する。メモリにより記憶されるプログラムは、例えば、記録再生装置９４０の起動時にCPUにより読み込まれ、実行される。CPUは、プログラムを実行することにより、例えばユーザインタフェース部９５０から入力される操作信号に応じて、記録再生装置９４０の動作を制御する。
　ユーザインタフェース部９５０は、制御部９４９と接続される。ユーザインタフェース部９５０は、例えば、ユーザが記録再生装置９４０を操作するためのボタンおよびスイッチ、並びに遠隔制御信号の受信部などを有する。ユーザインタフェース部９５０は、これら構成要素を介してユーザによる操作を検出して操作信号を生成し、生成した操作信号を制御部９４９へ出力する。
　このように構成された記録再生装置９４０において、例えばエンコーダ９４３が、上述した画像符号化装置３００の機能を有するようにしてもよい。つまり、エンコーダ９４３が、画像データを、以上の各実施の形態において説明方法で符号化するようにしてもよい。このようにすることにより、記録再生装置９４０は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　また、このように構成された記録再生装置９４０において、例えばデコーダ９４７が、上述した画像復号装置１００の機能を有するようにしてもよい。つまり、デコーダ９４７が、符号化データを、以上の各実施の形態において説明した方法で復号するようにしてもよい。このようにすることにより、記録再生装置９４０は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　　　＜第４の応用例：撮像装置＞
　図４５は、上述した実施形態を適用した撮像装置の概略的な構成の一例を示している。撮像装置９６０は、被写体を撮像して画像を生成し、画像データを符号化して記録媒体に記録する。
　撮像装置９６０は、光学ブロック９６１、撮像部９６２、信号処理部９６３、画像処理部９６４、表示部９６５、外部インタフェース（I/F）部９６６、メモリ部９６７、メディアドライブ９６８、OSD部９６９、制御部９７０、ユーザインタフェース（I/F）部９７１、およびバス９７２を備える。
　光学ブロック９６１は、撮像部９６２に接続される。撮像部９６２は、信号処理部９６３に接続される。表示部９６５は、画像処理部９６４に接続される。ユーザインタフェース部９７１は、制御部９７０に接続される。バス９７２は、画像処理部９６４、外部インタフェース部９６６、メモリ部９６７、メディアドライブ９６８、OSD部９６９、および制御部９７０を相互に接続する。
　光学ブロック９６１は、フォーカスレンズ及び絞り機構などを有する。光学ブロック９６１は、被写体の光学像を撮像部９６２の撮像面に結像させる。撮像部９６２は、CCD（Charge Coupled Device）又はCMOS（Complementary Metal Oxide Semiconductor）などのイメージセンサを有し、撮像面に結像した光学像を光電変換によって電気信号としての画像信号に変換する。そして、撮像部９６２は、画像信号を信号処理部９６３へ出力する。
　信号処理部９６３は、撮像部９６２から入力される画像信号に対してニー補正、ガンマ補正、色補正などの種々のカメラ信号処理を行う。信号処理部９６３は、カメラ信号処理後の画像データを画像処理部９６４へ出力する。
　画像処理部９６４は、信号処理部９６３から入力される画像データを符号化し、符号化データを生成する。そして、画像処理部９６４は、生成した符号化データを外部インタフェース部９６６またはメディアドライブ９６８へ出力する。また、画像処理部９６４は、外部インタフェース部９６６またはメディアドライブ９６８から入力される符号化データを復号し、画像データを生成する。そして、画像処理部９６４は、生成した画像データを表示部９６５へ出力する。また、画像処理部９６４は、信号処理部９６３から入力される画像データを表示部９６５へ出力して画像を表示させてもよい。また、画像処理部９６４は、OSD部９６９から取得される表示用データを、表示部９６５へ出力する画像に重畳してもよい。
　OSD部９６９は、例えばメニュー、ボタン又はカーソルなどのGUIの画像を生成して、生成した画像を画像処理部９６４へ出力する。
　外部インタフェース部９６６は、例えばUSB入出力端子として構成される。外部インタフェース部９６６は、例えば、画像の印刷時に、撮像装置９６０とプリンタとを接続する。また、外部インタフェース部９６６には、必要に応じてドライブが接続される。ドライブには、例えば、磁気ディスク又は光ディスクなどのリムーバブルメディアが装着され、リムーバブルメディアから読み出されるプログラムが、撮像装置９６０にインストールされ得る。さらに、外部インタフェース部９６６は、LAN又はインターネットなどのネットワークに接続されるネットワークインタフェースとして構成されてもよい。即ち、外部インタフェース部９６６は、撮像装置９６０における伝送部としての役割を有する。
　メディアドライブ９６８に装着される記録媒体は、例えば、磁気ディスク、光磁気ディスク、光ディスク、又は半導体メモリなどの、読み書き可能な任意のリムーバブルメディアであってよい。また、メディアドライブ９６８に記録媒体が固定的に装着され、例えば、内蔵型ハードディスクドライブ又はSSD（Solid State Drive）のような非可搬性の記憶部が構成されてもよい。
　制御部９７０は、CPUなどのプロセッサ、並びにRAM及びROMなどのメモリを有する。メモリは、CPUにより実行されるプログラム、及びプログラムデータなどを記憶する。メモリにより記憶されるプログラムは、例えば、撮像装置９６０の起動時にCPUにより読み込まれ、実行される。CPUは、プログラムを実行することにより、例えばユーザインタフェース部９７１から入力される操作信号に応じて、撮像装置９６０の動作を制御する。
　ユーザインタフェース部９７１は、制御部９７０と接続される。ユーザインタフェース部９７１は、例えば、ユーザが撮像装置９６０を操作するためのボタン及びスイッチなどを有する。ユーザインタフェース部９７１は、これら構成要素を介してユーザによる操作を検出して操作信号を生成し、生成した操作信号を制御部９７０へ出力する。
　このように構成された撮像装置９６０において、例えば画像処理部９６４が、上述した画像符号化装置３００の機能を有するようにしてもよい。つまり、画像処理部９６４が、画像データを、以上の各実施の形態において説明した方法で符号化するようにしてもよい。このようにすることにより、撮像装置９６０は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　また、このように構成された撮像装置９６０において、例えば画像処理部９６４が、上述した画像復号装置１００の機能を有するようにしてもよい。つまり、画像処理部９６４が、符号化データを、以上の各実施の形態において説明した方法で復号するようにしてもよい。このようにすることにより、撮像装置９６０は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　　　＜第５の応用例：ビデオセット＞
　また、本技術は、任意の装置またはシステムを構成する装置に搭載するあらゆる構成、例えば、システムLSI（Large Scale Integration）等としてのプロセッサ、複数のプロセッサ等を用いるモジュール、複数のモジュール等を用いるユニット、ユニットにさらにその他の機能を付加したセット等（すなわち、装置の一部の構成）として実施することもできる。図４６は、本技術を適用したビデオセットの概略的な構成の一例を示している。
　近年、電子機器の多機能化が進んでおり、その開発や製造において、その一部の構成を販売や提供等として実施する場合、１機能を有する構成として実施を行う場合だけでなく、関連する機能を有する複数の構成を組み合わせ、複数の機能を有する１セットとして実施を行う場合も多く見られるようになってきた。
　図４６に示されるビデオセット１３００は、このような多機能化された構成であり、画像の符号化や復号（いずれか一方でもよいし、両方でも良い）に関する機能を有するデバイスに、その機能に関連するその他の機能を有するデバイスを組み合わせたものである。
　図４６に示されるように、ビデオセット１３００は、ビデオモジュール１３１１、外部メモリ１３１２、パワーマネージメントモジュール１３１３、およびフロントエンドモジュール１３１４等のモジュール群と、コネクティビティ１３２１、カメラ１３２２、およびセンサ１３２３等の関連する機能を有するデバイスとを有する。
　モジュールは、互いに関連するいくつかの部品的機能をまとめ、まとまりのある機能を持った部品としたものである。具体的な物理的構成は任意であるが、例えば、それぞれ機能を有する複数のプロセッサ、抵抗やコンデンサ等の電子回路素子、その他のデバイス等を配線基板等に配置して一体化したものが考えられる。また、モジュールに他のモジュールやプロセッサ等を組み合わせて新たなモジュールとすることも考えられる。
　図４６の例の場合、ビデオモジュール１３１１は、画像処理に関する機能を有する構成を組み合わせたものであり、アプリケーションプロセッサ、ビデオプロセッサ、ブロードバンドモデム１３３３、およびRFモジュール１３３４を有する。
　プロセッサは、所定の機能を有する構成をSoC（System On a Chip）により半導体チップに集積したものであり、例えばシステムLSI（Large Scale Integration）等と称されるものもある。この所定の機能を有する構成は、論理回路（ハードウエア構成）であってもよいし、CPU、ROM、RAM等と、それらを用いて実行されるプログラム（ソフトウエア構成）であってもよいし、その両方を組み合わせたものであってもよい。例えば、プロセッサが、論理回路とCPU、ROM、RAM等とを有し、機能の一部を論理回路（ハードウエア構成）により実現し、その他の機能をCPUにおいて実行されるプログラム（ソフトウエア構成）により実現するようにしてもよい。
　図４６のアプリケーションプロセッサ１３３１は、画像処理に関するアプリケーションを実行するプロセッサである。このアプリケーションプロセッサ１３３１において実行されるアプリケーションは、所定の機能を実現するために、演算処理を行うだけでなく、例えばビデオプロセッサ１３３２等、ビデオモジュール１３１１内外の構成を必要に応じて制御することもできる。
　ビデオプロセッサ１３３２は、画像の符号化・復号（その一方または両方）に関する機能を有するプロセッサである。
　ブロードバンドモデム１３３３は、インターネットや公衆電話回線網等の広帯域の回線を介して行われる有線若しくは無線（またはその両方）の広帯域通信により送信するデータ（デジタル信号）をデジタル変調する等してアナログ信号に変換したり、その広帯域通信により受信したアナログ信号を復調してデータ（デジタル信号）に変換したりする。ブロードバンドモデム１３３３は、例えば、ビデオプロセッサ１３３２が処理する画像データ、画像データが符号化されたストリーム、アプリケーションプログラム、設定データ等、任意の情報を処理する。
　RFモジュール１３３４は、アンテナを介して送受信されるRF（Radio Frequency）信号に対して、周波数変換、変復調、増幅、フィルタ処理等を行うモジュールである。例えば、RFモジュール１３３４は、ブロードバンドモデム１３３３により生成されたベースバンド信号に対して周波数変換等を行ってRF信号を生成する。また、例えば、RFモジュール１３３４は、フロントエンドモジュール１３１４を介して受信されたRF信号に対して周波数変換等を行ってベースバンド信号を生成する。
　なお、図４６において点線１３４１に示されるように、アプリケーションプロセッサ１３３１とビデオプロセッサ１３３２を、一体化し、１つのプロセッサとして構成されるようにしてもよい。
　外部メモリ１３１２は、ビデオモジュール１３１１の外部に設けられた、ビデオモジュール１３１１により利用される記憶デバイスを有するモジュールである。この外部メモリ１３１２の記憶デバイスは、どのような物理構成により実現するようにしてもよいが、一般的にフレーム単位の画像データのような大容量のデータの格納に利用されることが多いので、例えばDRAM（Dynamic Random Access Memory）のような比較的安価で大容量の半導体メモリにより実現するのが望ましい。
　パワーマネージメントモジュール１３１３は、ビデオモジュール１３１１（ビデオモジュール１３１１内の各構成）への電力供給を管理し、制御する。
　フロントエンドモジュール１３１４は、RFモジュール１３３４に対してフロントエンド機能（アンテナ側の送受信端の回路）を提供するモジュールである。図４６に示されるように、フロントエンドモジュール１３１４は、例えば、アンテナ部１３５１、フィルタ１３５２、および増幅部１３５３を有する。
　アンテナ部１３５１は、無線信号を送受信するアンテナおよびその周辺の構成を有する。アンテナ部１３５１は、増幅部１３５３から供給される信号を無線信号として送信し、受信した無線信号を電気信号（RF信号）としてフィルタ１３５２に供給する。フィルタ１３５２は、アンテナ部１３５１を介して受信されたRF信号に対してフィルタ処理等を行い、処理後のRF信号をRFモジュール１３３４に供給する。増幅部１３５３は、RFモジュール１３３４から供給されるRF信号を増幅し、アンテナ部１３５１に供給する。
　コネクティビティ１３２１は、外部との接続に関する機能を有するモジュールである。コネクティビティ１３２１の物理構成は、任意である。例えば、コネクティビティ１３２１は、ブロードバンドモデム１３３３が対応する通信規格以外の通信機能を有する構成や、外部入出力端子等を有する。
　例えば、コネクティビティ１３２１が、Bluetooth（登録商標）、IEEE 802.11（例えばWi-Fi（Wireless Fidelity、登録商標））、NFC（Near Field Communication）、IrDA（InfraRed Data Association）等の無線通信規格に準拠する通信機能を有するモジュールや、その規格に準拠した信号を送受信するアンテナ等を有するようにしてもよい。また、例えば、コネクティビティ１３２１が、USB（Universal Serial Bus）、HDMI（登録商標）（High-Definition Multimedia Interface）等の有線通信規格に準拠する通信機能を有するモジュールや、その規格に準拠した端子を有するようにしてもよい。さらに、例えば、コネクティビティ１３２１が、アナログ入出力端子等のその他のデータ（信号）伝送機能等を有するようにしてもよい。
　なお、コネクティビティ１３２１が、データ（信号）の伝送先のデバイスを含むようにしてもよい。例えば、コネクティビティ１３２１が、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリ等の記録媒体に対してデータの読み出しや書き込みを行うドライブ（リムーバブルメディアのドライブだけでなく、ハードディスク、SSD（Solid State Drive）、NAS（Network Attached Storage）等も含む）を有するようにしてもよい。また、コネクティビティ１３２１が、画像や音声の出力デバイス（モニタやスピーカ等）を有するようにしてもよい。
　カメラ１３２２は、被写体を撮像し、被写体の画像データを得る機能を有するモジュールである。カメラ１３２２の撮像により得られた画像データは、例えば、ビデオプロセッサ１３３２に供給されて符号化される。
　センサ１３２３は、例えば、音声センサ、超音波センサ、光センサ、照度センサ、赤外線センサ、イメージセンサ、回転センサ、角度センサ、角速度センサ、速度センサ、加速度センサ、傾斜センサ、磁気識別センサ、衝撃センサ、温度センサ等、任意のセンサ機能を有するモジュールである。センサ１３２３により検出されたデータは、例えば、アプリケーションプロセッサ１３３１に供給されてアプリケーション等により利用される。
　以上においてモジュールとして説明した構成をプロセッサとして実現するようにしてもよいし、逆にプロセッサとして説明した構成をモジュールとして実現するようにしてもよい。
　以上のような構成のビデオセット１３００において、後述するようにビデオプロセッサ１３３２に本技術を適用することができる。したがって、ビデオセット１３００は、本技術を適用したセットとして実施することができる。
　　　＜ビデオプロセッサの構成例＞
　図４７は、本技術を適用したビデオプロセッサ１３３２（図４６）の概略的な構成の一例を示している。
　図４７の例の場合、ビデオプロセッサ１３３２は、ビデオ信号およびオーディオ信号の入力を受けてこれらを所定の方式で符号化する機能と、符号化されたビデオデータおよびオーディオデータを復号し、ビデオ信号およびオーディオ信号を再生出力する機能とを有する。
　図４７に示されるように、ビデオプロセッサ１３３２は、ビデオ入力処理部１４０１、第１画像拡大縮小部１４０２、第２画像拡大縮小部１４０３、ビデオ出力処理部１４０４、フレームメモリ１４０５、およびメモリ制御部１４０６を有する。また、ビデオプロセッサ１３３２は、エンコード・デコードエンジン１４０７、ビデオES（Elementary Stream）バッファ１４０８Ａおよび１４０８Ｂ、並びに、オーディオESバッファ１４０９Ａおよび１４０９Ｂを有する。さらに、ビデオプロセッサ１３３２は、オーディオエンコーダ１４１０、オーディオデコーダ１４１１、多重化部（MUX（Multiplexer））１４１２、逆多重化部（DMUX（Demultiplexer））１４１３、およびストリームバッファ１４１４を有する。
　ビデオ入力処理部１４０１は、例えばコネクティビティ１３２１（図４６）等から入力されたビデオ信号を取得し、デジタル画像データに変換する。第１画像拡大縮小部１４０２は、画像データに対してフォーマット変換や画像の拡大縮小処理等を行う。第２画像拡大縮小部１４０３は、画像データに対して、ビデオ出力処理部１４０４を介して出力する先でのフォーマットに応じて画像の拡大縮小処理を行ったり、第１画像拡大縮小部１４０２と同様のフォーマット変換や画像の拡大縮小処理等を行ったりする。ビデオ出力処理部１４０４は、画像データに対して、フォーマット変換やアナログ信号への変換等を行って、再生されたビデオ信号として例えばコネクティビティ１３２１等に出力する。
　フレームメモリ１４０５は、ビデオ入力処理部１４０１、第１画像拡大縮小部１４０２、第２画像拡大縮小部１４０３、ビデオ出力処理部１４０４、およびエンコード・デコードエンジン１４０７によって共用される画像データ用のメモリである。フレームメモリ１４０５は、例えばDRAM等の半導体メモリとして実現される。
　メモリ制御部１４０６は、エンコード・デコードエンジン１４０７からの同期信号を受けて、アクセス管理テーブル１４０６Ａに書き込まれたフレームメモリ１４０５へのアクセススケジュールに従ってフレームメモリ１４０５に対する書き込み・読み出しのアクセスを制御する。アクセス管理テーブル１４０６Ａは、エンコード・デコードエンジン１４０７、第１画像拡大縮小部１４０２、第２画像拡大縮小部１４０３等で実行される処理に応じて、メモリ制御部１４０６により更新される。
　エンコード・デコードエンジン１４０７は、画像データのエンコード処理、並びに、画像データが符号化されたデータであるビデオストリームのデコード処理を行う。例えば、エンコード・デコードエンジン１４０７は、フレームメモリ１４０５から読み出した画像データを符号化し、ビデオストリームとしてビデオESバッファ１４０８Ａに順次書き込む。また、例えば、ビデオESバッファ１４０８Ｂからビデオストリームを順次読み出して復号し、画像データとしてフレームメモリ１４０５に順次書き込む。エンコード・デコードエンジン１４０７は、これらの符号化や復号において、フレームメモリ１４０５を作業領域として使用する。また、エンコード・デコードエンジン１４０７は、例えばマクロブロック毎の処理を開始するタイミングで、メモリ制御部１４０６に対して同期信号を出力する。
　ビデオESバッファ１４０８Ａは、エンコード・デコードエンジン１４０７によって生成されたビデオストリームをバッファリングして、多重化部（MUX）１４１２に供給する。ビデオESバッファ１４０８Ｂは、逆多重化部（DMUX）１４１３から供給されたビデオストリームをバッファリングして、エンコード・デコードエンジン１４０７に供給する。
　オーディオESバッファ１４０９Ａは、オーディオエンコーダ１４１０によって生成されたオーディオストリームをバッファリングして、多重化部（MUX）１４１２に供給する。オーディオESバッファ１４０９Ｂは、逆多重化部（DMUX）１４１３から供給されたオーディオストリームをバッファリングして、オーディオデコーダ１４１１に供給する。
　オーディオエンコーダ１４１０は、例えばコネクティビティ１３２１等から入力されたオーディオ信号を例えばデジタル変換し、例えばMPEGオーディオ方式やAC3（AudioCode number 3）方式等の所定の方式で符号化する。オーディオエンコーダ１４１０は、オーディオ信号が符号化されたデータであるオーディオストリームをオーディオESバッファ１４０９Ａに順次書き込む。オーディオデコーダ１４１１は、オーディオESバッファ１４０９Ｂから供給されたオーディオストリームを復号し、例えばアナログ信号への変換等を行って、再生されたオーディオ信号として例えばコネクティビティ１３２１等に供給する。
　多重化部（MUX）１４１２は、ビデオストリームとオーディオストリームとを多重化する。この多重化の方法（すなわち、多重化により生成されるビットストリームのフォーマット）は任意である。また、この多重化の際に、多重化部（MUX）１４１２は、所定のヘッダ情報等をビットストリームに付加することもできる。つまり、多重化部（MUX）１４１２は、多重化によりストリームのフォーマットを変換することができる。例えば、多重化部（MUX）１４１２は、ビデオストリームとオーディオストリームとを多重化することにより、転送用のフォーマットのビットストリームであるトランスポートストリームに変換する。また、例えば、多重化部（MUX）１４１２は、ビデオストリームとオーディオストリームとを多重化することにより、記録用のファイルフォーマットのデータ（ファイルデータ）に変換する。
　逆多重化部（DMUX）１４１３は、多重化部（MUX）１４１２による多重化に対応する方法で、ビデオストリームとオーディオストリームとが多重化されたビットストリームを逆多重化する。つまり、逆多重化部（DMUX）１４１３は、ストリームバッファ１４１４から読み出されたビットストリームからビデオストリームとオーディオストリームとを抽出する（ビデオストリームとオーディオストリームとを分離する）。つまり、逆多重化部（DMUX）１４１３は、逆多重化によりストリームのフォーマットを変換（多重化部（MUX）１４１２による変換の逆変換）することができる。例えば、逆多重化部（DMUX）１４１３は、例えばコネクティビティ１３２１やブロードバンドモデム１３３３等から供給されたトランスポートストリームを、ストリームバッファ１４１４を介して取得し、逆多重化することにより、ビデオストリームとオーディオストリームとに変換することができる。また、例えば、逆多重化部（DMUX）１４１３は、例えばコネクティビティ１３２１により各種記録媒体から読み出されたファイルデータを、ストリームバッファ１４１４を介して取得し、逆多重化することにより、ビデオストリームとオーディオストリームとに変換することができる。
　ストリームバッファ１４１４は、ビットストリームをバッファリングする。例えば、ストリームバッファ１４１４は、多重化部（MUX）１４１２から供給されたトランスポートストリームをバッファリングし、所定のタイミングにおいて、または外部からの要求等に基づいて、例えばコネクティビティ１３２１やブロードバンドモデム１３３３等に供給する。
　また、例えば、ストリームバッファ１４１４は、多重化部（MUX）１４１２から供給されたファイルデータをバッファリングし、所定のタイミングにおいて、または外部からの要求等に基づいて、例えばコネクティビティ１３２１等に供給し、各種記録媒体に記録させる。
　さらに、ストリームバッファ１４１４は、例えばコネクティビティ１３２１やブロードバンドモデム１３３３等を介して取得したトランスポートストリームをバッファリングし、所定のタイミングにおいて、または外部からの要求等に基づいて、逆多重化部（DMUX）１４１３に供給する。
　また、ストリームバッファ１４１４は、例えばコネクティビティ１３２１等において各種記録媒体から読み出されたファイルデータをバッファリングし、所定のタイミングにおいて、または外部からの要求等に基づいて、逆多重化部（DMUX）１４１３に供給する。
　次に、このような構成のビデオプロセッサ１３３２の動作の例について説明する。例えば、コネクティビティ１３２１等からビデオプロセッサ１３３２に入力されたビデオ信号は、ビデオ入力処理部１４０１において４：２：２Ｙ／Ｃｂ／Ｃｒ方式等の所定の方式のデジタル画像データに変換され、フレームメモリ１４０５に順次書き込まれる。このデジタル画像データは、第１画像拡大縮小部１４０２または第２画像拡大縮小部１４０３に読み出されて、４：２：０Ｙ／Ｃｂ／Ｃｒ方式等の所定の方式へのフォーマット変換および拡大縮小処理が行われ、再びフレームメモリ１４０５に書き込まれる。この画像データは、エンコード・デコードエンジン１４０７によって符号化され、ビデオストリームとしてビデオESバッファ１４０８Ａに書き込まれる。
　また、コネクティビティ１３２１等からビデオプロセッサ１３３２に入力されたオーディオ信号は、オーディオエンコーダ１４１０によって符号化され、オーディオストリームとして、オーディオESバッファ１４０９Ａに書き込まれる。
　ビデオESバッファ１４０８Ａのビデオストリームと、オーディオESバッファ１４０９Ａのオーディオストリームは、多重化部（MUX）１４１２に読み出されて多重化され、トランスポートストリームまたはファイルデータ等に変換される。多重化部（MUX）１４１２により生成されたトランスポートストリームは、ストリームバッファ１４１４にバッファされた後、例えばコネクティビティ１３２１やブロードバンドモデム１３３３等を介して外部ネットワークに出力される。また、多重化部（MUX）１４１２により生成されたファイルデータは、ストリームバッファ１４１４にバッファされた後、例えばコネクティビティ１３２１等に出力され、各種記録媒体に記録される。
　また、例えばコネクティビティ１３２１やブロードバンドモデム１３３３等を介して外部ネットワークからビデオプロセッサ１３３２に入力されたトランスポートストリームは、ストリームバッファ１４１４にバッファされた後、逆多重化部（DMUX）１４１３により逆多重化される。また、例えばコネクティビティ１３２１等において各種記録媒体から読み出され、ビデオプロセッサ１３３２に入力されたファイルデータは、ストリームバッファ１４１４にバッファされた後、逆多重化部（DMUX）１４１３により逆多重化される。つまり、ビデオプロセッサ１３３２に入力されたトランスポートストリームまたはファイルデータは、逆多重化部（DMUX）１４１３によりビデオストリームとオーディオストリームとに分離される。
　オーディオストリームは、オーディオESバッファ１４０９Ｂを介してオーディオデコーダ１４１１に供給され、復号されてオーディオ信号が再生される。また、ビデオストリームは、ビデオESバッファ１４０８Ｂに書き込まれた後、エンコード・デコードエンジン１４０７により順次読み出されて復号されてフレームメモリ１４０５に書き込まれる。復号された画像データは、第２画像拡大縮小部１４０３によって拡大縮小処理されて、フレームメモリ１４０５に書き込まれる。そして、復号された画像データは、ビデオ出力処理部１４０４に読み出されて、４：２：２Ｙ／Ｃｂ／Ｃｒ方式等の所定の方式にフォーマット変換され、さらにアナログ信号に変換されて、ビデオ信号が再生出力される。
　このように構成されるビデオプロセッサ１３３２に本技術を適用する場合、エンコード・デコードエンジン１４０７に、上述した各実施形態に係る本技術を適用すればよい。つまり、例えば、エンコード・デコードエンジン１４０７が、上述した画像符号化装置３００の機能若しくは画像復号装置１００の機能またはその両方を有するようにしてもよい。このようにすることにより、ビデオプロセッサ１３３２は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　なお、エンコード・デコードエンジン１４０７において、本技術（すなわち、画像符号化装置３００の機能若しくは画像復号装置１００の機能またはその両方）は、論理回路等のハードウエアにより実現するようにしてもよいし、組み込みプログラム等のソフトウエアにより実現するようにしてもよいし、それらの両方により実現するようにしてもよい。
　　　＜ビデオプロセッサの他の構成例＞
　図４８は、本技術を適用したビデオプロセッサ１３３２の概略的な構成の他の例を示している。図４８の例の場合、ビデオプロセッサ１３３２は、ビデオデータを所定の方式で符号化・復号する機能を有する。
　より具体的には、図４８に示されるように、ビデオプロセッサ１３３２は、制御部１５１１、ディスプレイインタフェース１５１２、ディスプレイエンジン１５１３、画像処理エンジン１５１４、および内部メモリ１５１５を有する。また、ビデオプロセッサ１３３２は、コーデックエンジン１５１６、メモリインタフェース１５１７、多重化・逆多重化部（MUX DMUX）１５１８、ネットワークインタフェース１５１９、およびビデオインタフェース１５２０を有する。
　制御部１５１１は、ディスプレイインタフェース１５１２、ディスプレイエンジン１５１３、画像処理エンジン１５１４、およびコーデックエンジン１５１６等、ビデオプロセッサ１３３２内の各処理部の動作を制御する。
　図４８に示されるように、制御部１５１１は、例えば、メインCPU１５３１、サブCPU１５３２、およびシステムコントローラ１５３３を有する。メインCPU１５３１は、ビデオプロセッサ１３３２内の各処理部の動作を制御するためのプログラム等を実行する。メインCPU１５３１は、そのプログラム等に従って制御信号を生成し、各処理部に供給する（つまり、各処理部の動作を制御する）。サブCPU１５３２は、メインCPU１５３１の補助的な役割を果たす。例えば、サブCPU１５３２は、メインCPU１５３１が実行するプログラム等の子プロセスやサブルーチン等を実行する。システムコントローラ１５３３は、メインCPU１５３１およびサブCPU１５３２が実行するプログラムを指定する等、メインCPU１５３１およびサブCPU１５３２の動作を制御する。
　ディスプレイインタフェース１５１２は、制御部１５１１の制御の下、画像データを例えばコネクティビティ１３２１等に出力する。例えば、ディスプレイインタフェース１５１２は、デジタルデータの画像データをアナログ信号に変換し、再生されたビデオ信号として、またはデジタルデータの画像データのまま、コネクティビティ１３２１のモニタ装置等に出力する。
　ディスプレイエンジン１５１３は、制御部１５１１の制御の下、画像データに対して、その画像を表示させるモニタ装置等のハードウエアスペックに合わせるように、フォーマット変換、サイズ変換、色域変換等の各種変換処理を行う。
　画像処理エンジン１５１４は、制御部１５１１の制御の下、画像データに対して、例えば画質改善のためのフィルタ処理等、所定の画像処理を施す。
　内部メモリ１５１５は、ディスプレイエンジン１５１３、画像処理エンジン１５１４、およびコーデックエンジン１５１６により共用される、ビデオプロセッサ１３３２の内部に設けられたメモリである。内部メモリ１５１５は、例えば、ディスプレイエンジン１５１３、画像処理エンジン１５１４、およびコーデックエンジン１５１６の間で行われるデータの授受に利用される。例えば、内部メモリ１５１５は、ディスプレイエンジン１５１３、画像処理エンジン１５１４、またはコーデックエンジン１５１６から供給されるデータを格納し、必要に応じて（例えば、要求に応じて）、そのデータを、ディスプレイエンジン１５１３、画像処理エンジン１５１４、またはコーデックエンジン１５１６に供給する。この内部メモリ１５１５は、どのような記憶デバイスにより実現するようにしてもよいが、一般的にブロック単位の画像データやパラメータ等といった小容量のデータの格納に利用することが多いので、例えばSRAM（Static Random Access Memory）のような比較的（例えば外部メモリ１３１２と比較して）小容量だが応答速度が高速な半導体メモリにより実現するのが望ましい。
　コーデックエンジン１５１６は、画像データの符号化や復号に関する処理を行う。このコーデックエンジン１５１６が対応する符号化・復号の方式は任意であり、その数は１つであってもよいし、複数であってもよい。例えば、コーデックエンジン１５１６は、複数の符号化・復号方式のコーデック機能を備え、その中から選択されたもので画像データの符号化または符号化データの復号を行うようにしてもよい。
　図４８に示される例において、コーデックエンジン１５１６は、コーデックに関する処理の機能ブロックとして、例えば、MPEG-2 Video１５４１、AVC/H.264１５４２、HEVC/H.265１５４３、HEVC/H.265(Scalable)１５４４、HEVC/H.265(Multi-view)１５４５、およびMPEG-DASH１５５１を有する。
　MPEG-2 Video１５４１は、画像データをMPEG-2方式で符号化したり復号したりする機能ブロックである。AVC/H.264１５４２は、画像データをAVC方式で符号化したり復号したりする機能ブロックである。HEVC/H.265１５４３は、画像データをHEVC方式で符号化したり復号したりする機能ブロックである。HEVC/H.265(Scalable)１５４４は、画像データをHEVC方式でスケーラブル符号化したりスケーラブル復号したりする機能ブロックである。HEVC/H.265(Multi-view)１５４５は、画像データをHEVC方式で多視点符号化したり多視点復号したりする機能ブロックである。
　MPEG-DASH１５５１は、画像データをMPEG-DASH（MPEG-Dynamic Adaptive Streaming over HTTP）方式で送受信する機能ブロックである。MPEG-DASHは、HTTP（HyperText Transfer Protocol）を使ってビデオのストリーミングを行う技術であり、予め用意された解像度等が互いに異なる複数の符号化データの中から適切なものをセグメント単位で選択し伝送することを特徴の１つとする。MPEG-DASH１５５１は、規格に準拠するストリームの生成やそのストリームの伝送制御等を行い、画像データの符号化・復号については、上述したMPEG-2 Video１５４１乃至HEVC/H.265(Multi-view)１５４５を利用する。
　メモリインタフェース１５１７は、外部メモリ１３１２用のインタフェースである。画像処理エンジン１５１４やコーデックエンジン１５１６から供給されるデータは、メモリインタフェース１５１７を介して外部メモリ１３１２に供給される。また、外部メモリ１３１２から読み出されたデータは、メモリインタフェース１５１７を介してビデオプロセッサ１３３２（画像処理エンジン１５１４またはコーデックエンジン１５１６）に供給される。
　多重化・逆多重化部（MUX DMUX）１５１８は、符号化データのビットストリーム、画像データ、ビデオ信号等、画像に関する各種データの多重化や逆多重化を行う。この多重化・逆多重化の方法は任意である。例えば、多重化の際に、多重化・逆多重化部（MUX DMUX）１５１８は、複数のデータを１つにまとめるだけでなく、所定のヘッダ情報等をそのデータに付加することもできる。また、逆多重化の際に、多重化・逆多重化部（MUX DMUX）１５１８は、１つのデータを複数に分割するだけでなく、分割した各データに所定のヘッダ情報等を付加することもできる。つまり、多重化・逆多重化部（MUX DMUX）１５１８は、多重化・逆多重化によりデータのフォーマットを変換することができる。例えば、多重化・逆多重化部（MUX DMUX）１５１８は、ビットストリームを多重化することにより、転送用のフォーマットのビットストリームであるトランスポートストリームや、記録用のファイルフォーマットのデータ（ファイルデータ）に変換することができる。もちろん、逆多重化によりその逆変換も可能である。
　ネットワークインタフェース１５１９は、例えばブロードバンドモデム１３３３やコネクティビティ１３２１等向けのインタフェースである。ビデオインタフェース１５２０は、例えばコネクティビティ１３２１やカメラ１３２２等向けのインタフェースである。
　次に、このようなビデオプロセッサ１３３２の動作の例について説明する。例えば、コネクティビティ１３２１やブロードバンドモデム１３３３等を介して外部ネットワークからトランスポートストリームを受信すると、そのトランスポートストリームは、ネットワークインタフェース１５１９を介して多重化・逆多重化部（MUX DMUX）１５１８に供給されて逆多重化され、コーデックエンジン１５１６により復号される。コーデックエンジン１５１６の復号により得られた画像データは、例えば、画像処理エンジン１５１４により所定の画像処理が施され、ディスプレイエンジン１５１３により所定の変換が行われ、ディスプレイインタフェース１５１２を介して例えばコネクティビティ１３２１等に供給され、その画像がモニタに表示される。また、例えば、コーデックエンジン１５１６の復号により得られた画像データは、コーデックエンジン１５１６により再符号化され、多重化・逆多重化部（MUX DMUX）１５１８により多重化されてファイルデータに変換され、ビデオインタフェース１５２０を介して例えばコネクティビティ１３２１等に出力され、各種記録媒体に記録される。
　さらに、例えば、コネクティビティ１３２１等により図示せぬ記録媒体から読み出された、画像データが符号化された符号化データのファイルデータは、ビデオインタフェース１５２０を介して多重化・逆多重化部（MUX DMUX）１５１８に供給されて逆多重化され、コーデックエンジン１５１６により復号される。コーデックエンジン１５１６の復号により得られた画像データは、画像処理エンジン１５１４により所定の画像処理が施され、ディスプレイエンジン１５１３により所定の変換が行われ、ディスプレイインタフェース１５１２を介して例えばコネクティビティ１３２１等に供給され、その画像がモニタに表示される。また、例えば、コーデックエンジン１５１６の復号により得られた画像データは、コーデックエンジン１５１６により再符号化され、多重化・逆多重化部（MUX DMUX）１５１８により多重化されてトランスポートストリームに変換され、ネットワークインタフェース１５１９を介して例えばコネクティビティ１３２１やブロードバンドモデム１３３３等に供給され図示せぬ他の装置に伝送される。
　なお、ビデオプロセッサ１３３２内の各処理部の間での画像データやその他のデータの授受は、例えば、内部メモリ１５１５や外部メモリ１３１２を利用して行われる。また、パワーマネージメントモジュール１３１３は、例えば制御部１５１１への電力供給を制御する。
　このように構成されるビデオプロセッサ１３３２に本技術を適用する場合、コーデックエンジン１５１６に、上述した各実施形態に係る本技術を適用すればよい。つまり、例えば、コーデックエンジン１５１６が、上述した画像符号化装置３００の機能若しくは画像復号装置１００の機能またはその両方を有するようにすればよい。このようにすることにより、ビデオプロセッサ１３３２は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　なお、コーデックエンジン１５１６において、本技術（すなわち、画像符号化装置３００の機能）は、論理回路等のハードウエアにより実現するようにしてもよいし、組み込みプログラム等のソフトウエアにより実現するようにしてもよいし、それらの両方により実現するようにしてもよい。
　以上にビデオプロセッサ１３３２の構成を２例示したが、ビデオプロセッサ１３３２の構成は任意であり、上述した２例以外のものであってもよい。また、このビデオプロセッサ１３３２は、１つの半導体チップとして構成されるようにしてもよいが、複数の半導体チップとして構成されるようにしてもよい。例えば、複数の半導体を積層する３次元積層LSIとしてもよい。また、複数のLSIにより実現されるようにしてもよい。
　　　＜装置への適用例＞
　ビデオセット１３００は、画像データを処理する各種装置に組み込むことができる。例えば、ビデオセット１３００は、テレビジョン装置９００（図４２）、携帯電話機９２０（図４３）、記録再生装置９４０（図４４）、撮像装置９６０（図４５）等に組み込むことができる。ビデオセット１３００を組み込むことにより、その装置は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　なお、上述したビデオセット１３００の各構成の一部であっても、ビデオプロセッサ１３３２を含むものであれば、本技術を適用した構成として実施することができる。例えば、ビデオプロセッサ１３３２のみを本技術を適用したビデオプロセッサとして実施することができる。また、例えば、上述したように点線１３４１により示されるプロセッサやビデオモジュール１３１１等を、本技術を適用したプロセッサやモジュール等として実施することができる。さらに、例えば、ビデオモジュール１３１１、外部メモリ１３１２、パワーマネージメントモジュール１３１３、およびフロントエンドモジュール１３１４を組み合わせ、本技術を適用したビデオユニット１３６１として実施することもできる。いずれの構成の場合であっても、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　つまり、ビデオプロセッサ１３３２を含むものであればどのような構成であっても、ビデオセット１３００の場合と同様に、画像データを処理する各種装置に組み込むことができる。例えば、ビデオプロセッサ１３３２、点線１３４１により示されるプロセッサ、ビデオモジュール１３１１、または、ビデオユニット１３６１を、テレビジョン装置９００（図４２）、携帯電話機９２０（図４３）、記録再生装置９４０（図４４）、撮像装置９６０（図４５）等に組み込むことができる。そして、本技術を適用したいずれかの構成を組み込むことにより、その装置は、ビデオセット１３００の場合と同様に、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　　　＜第６の応用例：ネットワークシステム＞
　また、本技術は、複数の装置により構成されるネットワークシステムにも適用することもできる。図４９は、本技術を適用したネットワークシステムの概略的な構成の一例を示している。
　図４９に示されるネットワークシステム１６００は、機器同士が、ネットワークを介して画像（動画像）に関する情報を授受するシステムである。このネットワークシステム１６００のクラウドサービス１６０１は、自身に通信可能に接続されるコンピュータ１６１１、AV（Audio Visual）機器１６１２、携帯型情報処理端末１６１３、IoT（Internet of Things）デバイス１６１４等の端末に対して、画像（動画像）に関するサービスを提供するシステムである。例えば、クラウドサービス１６０１は、所謂動画配信（オンデマンドやライブ配信）のような、画像（動画像）のコンテンツの供給サービスを端末に提供する。また、例えば、クラウドサービス１６０１は、端末から画像（動画像）のコンテンツを受け取って保管するバックアップサービスを提供する。また、例えば、クラウドサービス１６０１は、端末同士の画像（動画像）のコンテンツの授受を仲介するサービスを提供する。
　クラウドサービス１６０１の物理構成は任意である。例えば、クラウドサービス１６０１は、動画像を保存し、管理するサーバ、動画像を端末に配信するサーバ、動画像を端末から取得するサーバ、ユーザ（端末）や課金を管理するサーバ等の各種サーバや、インターネットやLAN等の任意のネットワークを有するようにしてもよい。
　コンピュータ１６１１は、例えば、パーソナルコンピュータ、サーバ、ワークステーション等のような情報処理装置により構成される。AV機器１６１２は、例えば、テレビジョン受像機、ハードディスクレコーダ、ゲーム機器、カメラ等のような画像処理装置により構成される。携帯型情報処理端末１６１３は、例えば、ノート型パーソナルコンピュータ、タブレット端末、携帯電話機、スマートフォン等のような携帯型の情報処理装置により構成される。IoTデバイス１６１４は、例えば、機械、家電、家具、その他の物、ICタグ、カード型デバイス等、画像に関する処理を行う任意の物体により構成される。これらの端末は、いずれも通信機能を有し、クラウドサービス１６０１に接続し（セッションを確立し）、クラウドサービス１６０１と情報の授受を行う（すなわち通信を行う）ことができる。また、各端末は、他の端末と通信を行うこともできる。端末間の通信は、クラウドサービス１６０１を介して行うようにしてもよいし、クラウドサービス１６０１を介さずに行うようにしてもよい。
　以上のようなネットワークシステム１６００に本技術を適用し、端末間や、端末とクラウドサービス１６０１との間で画像（動画像）のデータが授受される際に、その画像データを各実施の形態において上述したように符号化・復号するようにしてもよい。つまり、端末（コンピュータ１６１１乃至IoTデバイス１６１４）やクラウドサービス１６０１が、それぞれ、上述した画像符号化装置３００や画像復号装置１００の機能を有するようにしてもよい。このようにすることにより、画像データを授受する端末（コンピュータ１６１１乃至IoTデバイス１６１４）やクラウドサービス１６０１は、図１乃至図４０を参照して上述した各実施の形態と同様の効果を得ることができる。
　　＜その他＞
　なお、符号化データ（ビットストリーム）に関する各種情報は、符号化データに多重化されて伝送され又は記録されるようにしてもよいし、符号化データに多重化されることなく、符号化データと関連付けられた別個のデータとして伝送され又は記録されるようにしてもよい。ここで、「関連付ける」という用語は、例えば、一方のデータを処理する際に他方のデータを利用し得る（リンクさせ得る）ようにすることを意味する。つまり、互いに関連付けられたデータは、１つのデータとしてまとめられてもよいし、それぞれ個別のデータとしてもよい。例えば、符号化データ（画像）に関連付けられた情報は、その符号化データ（画像）とは別の伝送路上で伝送されるようにしてもよい。また、例えば、符号化データ（画像）に関連付けられた情報は、その符号化データ（画像）とは別の記録媒体（又は同一の記録媒体の別の記録エリア）に記録されるようにしてもよい。なお、この「関連付け」は、データ全体でなく、データの一部であってもよい。例えば、画像とその画像に対応する情報とが、複数フレーム、１フレーム、又はフレーム内の一部分などの任意の単位で互いに関連付けられるようにしてもよい。
　また、上述したように、本明細書において、「合成する」、「多重化する」、「付加する」、「一体化する」、「含める」、「格納する」、「入れ込む」、「差し込む」、「挿入する」等の用語は、例えば符号化データとメタデータとを１つのデータにまとめるといった、複数の物を１つにまとめることを意味し、上述の「関連付ける」の１つの方法を意味する。
　また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
　また、例えば、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
　また、例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
　また、例えば、上述したプログラムは、任意の装置において実行することができる。その場合、その装置が、必要な機能（機能ブロック等）を有し、必要な情報を得ることができるようにすればよい。
　また、例えば、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
　なお、コンピュータが実行するプログラムは、プログラムを記述するステップの処理が、本明細書で説明する順序に沿って時系列に実行されるようにしても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで個別に実行されるようにしても良い。さらに、このプログラムを記述するステップの処理が、他のプログラムの処理と並列に実行されるようにしても良いし、他のプログラムの処理と組み合わせて実行されるようにしても良い。
　なお、本明細書において複数説明した本技術は、矛盾が生じない限り、それぞれ独立に単体で実施することができる。もちろん、任意の複数の本技術を併用して実施することもできる。例えば、いずれかの実施の形態において説明した本技術を、他の実施の形態において説明した本技術と組み合わせて実施することもできる。また、上述した任意の本技術を、上述していない他の技術と併用して実施することもできる。
　なお、本技術は以下のような構成も取ることができる。
　（１）　符号化データを復号する復号部と、
　前記復号部により前記符号化データが復号されて得られた変換スキップ識別子の値に基づいて、画像データが変換された変換係数データに対する垂直方向の逆プライマリ変換である逆プライマリ垂直変換の実行を制御する逆プライマリ垂直変換制御部と、
　前記変換スキップ識別子の値に基づいて、画像データが変換された係数データに対する水平方向の逆プライマリ変換である逆プライマリ水平変換の実行を制御する逆プライマリ水平変換制御部と
　を備える画像処理装置。
　（２）　前記逆プライマリ垂直変換制御部は、
　　前記変換スキップ識別子が垂直方向の１次元変換をスキップしないことを示す場合、前記変換係数データに対する前記逆プライマリ垂直変換を実行させ、
　　前記変換スキップ識別子が垂直方向の１次元変換をスキップすることを示す場合、前記変換係数データに対する前記逆プライマリ垂直変換を省略させる
　（１）に記載の画像処理装置。
　（３）　前記逆プライマリ水平変換制御部は、
　　前記変換スキップ識別子が水平方向の１次元変換をスキップしないことを示す場合、前記変換係数データに対する前記逆プライマリ水平変換を実行させ、
　　前記変換スキップ識別子が水平方向の１次元変換をスキップすることを示す場合、前記変換係数データに対する前記逆プライマリ水平変換を省略させる
　（１）または（２）に記載の画像処理装置。
　（４）　前記逆プライマリ垂直変換および前記逆プライマリ水平変換に適用する直交変換を選択する選択部をさらに備える
　（１）乃至（３）のいずれかに記載の画像処理装置。
　（５）　前記選択部は、
　　前記復号部により前記符号化データが復号されて得られた垂直変換セット識別子とプライマリ垂直変換指定フラグに基づいて、前記逆プライマリ垂直変換として適用する直交変換を選択し、
　　前記復号部により前記符号化データが復号されて得られた水平変換セット識別子とプライマリ水平変換指定フラグに基づいて、前記逆プライマリ水平変換として適用する直交変換を選択する
　（４）に記載の画像処理装置。
　（６）　前記復号部は、前記変換スキップ識別子の値に応じて、プライマリ変換識別子から前記プライマリ垂直変換指定フラグおよび前記プライマリ水平変換指定フラグを導出する
　（５）に記載の画像処理装置。
　（７）　前記復号部は、
　　前記変換スキップ識別子が２次元変換をスキップしないことを示す場合、前記プライマリ変換識別子を２ビットのbin列として処理して前記プライマリ垂直変換指定フラグおよび前記プライマリ水平変換指定フラグを導出し、
　　前記変換スキップ識別子が垂直方向または水平方向の１次元変換をスキップしないことを示す場合、前記プライマリ変換識別子を１ビットのbin列として処理して前記プライマリ垂直変換指定フラグまたは前記プライマリ水平変換指定フラグを導出する
　（６）に記載の画像処理装置。
　（８）　前記復号部は、前記符号化データに含まれる前記プライマリ垂直変換指定フラグおよび前記プライマリ水平変換指定フラグを復号する
　（５）乃至（７）のいずれかに記載の画像処理装置。
　（９）　前記復号部は、前記変換スキップ識別子が、垂直方向若しくは水平方向の１次元変換または２次元変換をスキップしないことを示す場合、セカンダリ変換識別子の復号を省略し、前記セカンダリ変換識別子を、セカンダリ変換をしないことを示す値に設定する
　（１）乃至（８）のいずれかに記載の画像処理装置。
　（１０）　符号化データを復号し、
　前記符号化データが復号されて得られた変換スキップ識別子の値に基づいて、画像データが変換された変換係数データに対する垂直方向の逆プライマリ変換である逆プライマリ垂直変換の実行を制御し、
　前記変換スキップ識別子の値に基づいて、画像データが変換された係数データに対する水平方向の逆プライマリ変換である逆プライマリ水平変換の実行を制御する
　画像処理方法。
　（１１）　変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する水平方向のプライマリ変換であるプライマリ水平変換の実行を制御するプライマリ水平変換制御部と、
　前記変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する垂直方向のプライマリ変換であるプライマリ垂直変換の実行を制御するプライマリ垂直変換制御部と、
　前記変換スキップ識別子を符号化する符号化部と
　を備える画像処理装置。
　（１２）　前記プライマリ水平変換制御部は、
　　前記変換スキップ識別子が水平方向の１次元変換をスキップしないことを示す場合、前記残差データに対する前記プライマリ水平変換を実行させ、
　　前記変換スキップ識別子が水平方向の１次元変換をスキップすることを示す場合、前記残差データに対する前記プライマリ水平変換を省略させる
　（１１）に記載の画像処理装置。
　（１３）　前記プライマリ垂直変換制御部は、
　　前記変換スキップ識別子が垂直方向の１次元変換をスキップしないことを示す場合、前記残差データに対する前記プライマリ垂直変換を実行させ、
　　前記変換スキップ識別子が垂直方向の１次元変換をスキップすることを示す場合、前記残差データに対する前記プライマリ垂直変換を省略させる
　（１１）または（１２）に記載の画像処理装置。
　（１４）　前記プライマリ水平変換および前記プライマリ垂直変換に適用する直交変換を選択する選択部をさらに備える
　（１１）乃至（１３）のいずれかに記載の画像処理装置。
　（１５）　前記選択部は、
　　水平変換セット識別子とプライマリ水平変換指定フラグに基づいて、前記プライマリ水平変換として適用する直交変換を選択し、
　　垂直変換セット識別子とプライマリ垂直変換指定フラグに基づいて、前記プライマリ垂直変換として適用する直交変換を選択する
　（１４）に記載の画像処理装置。
　（１６）　前記符号化部は、前記変換スキップ識別子の値に応じて、前記プライマリ水平変換指定フラグおよび前記プライマリ垂直変換指定フラグからプライマリ変換識別子を導出する
　（１５）に記載の画像処理装置。
　（１７）　前記符号化部は、
　　前記変換スキップ識別子が２次元変換をスキップしないことを示す場合、前記プライマリ水平変換指定フラグおよび前記プライマリ垂直変換指定フラグを用いて、２ビットのbin列の前記プライマリ変換識別子を導出し、
　　前記変換スキップ識別子が水平方向または垂直方向の１次元変換をスキップしないことを示す場合、前記プライマリ水平変換指定フラグまたは前記プライマリ垂直変換指定フラグを用いて、１ビットのbin列の前記プライマリ変換識別子を導出する
　（１６）に記載の画像処理装置。
　（１８）　前記符号化部は、前記プライマリ水平変換指定フラグおよび前記プライマリ垂直変換指定フラグを符号化する
　（１５）乃至（１７）のいずれかに記載の画像処理装置。
　（１９）　前記符号化部は、前記変換スキップ識別子が、水平方向若しくは垂直方向の１次元変換または２次元変換をスキップしないことを示す場合、セカンダリ変換識別子の符号化を省略する
　（１１）乃至（１８）のいずれかに記載の画像処理装置。
　（２０）　変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する水平方向のプライマリ変換であるプライマリ水平変換の実行を制御し、
　前記変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する垂直方向のプライマリ変換であるプライマリ垂直変換の実行を制御し、
　前記変換スキップ識別子を符号化する
　画像処理方法。
　１００　画像復号装置，　１１１　復号部，　１１２　逆量子化部，　１１３　逆変換部，　１１４　演算部，　１１５　フレームメモリ，　１１６　予測部，　１２１　スイッチ，　１２２　逆セカンダリ変換部，　１２３　逆プライマリ変換部，　１３１　逆プライマリ変換選択部，　１３２　スイッチ，　１３３　逆プライマリ垂直変換部，　１３４　スイッチ，　１３５　逆プライマリ水平変換部，　１５１　変換スキップ有効フラグ復号部，　１５２　最大変換スキップブロックサイズ復号部，　１５３　変換量子化バイパスフラグ復号部，　１５４　変換スキップ識別子復号部，　１６１　プライマリ変換有効フラグ復号部，　１６２　適応プライマリ変換フラグ復号部，　１６３　プライマリ変換識別子復号部，　１７１　セカンダリ変換有効フラグ復号部，　１７２　セカンダリ変換識別子復号部，　１８１　プライマリ水平変換指定フラグ復号部，　１８２　プライマリ垂直変換指定フラグ復号部，　１９１および１９２　スケーリング部，　３００　画像符号化装置，　３１１　制御部，　３１２　演算部，　３１３　変換部，　３１４　量子化部，　３１５　符号化部，　３１６　逆量子化部，　３１７　逆変換部，　３１８　演算部，　３１９　フレームメモリ，　３２０　予測部，　３３１　スイッチ，　３３２　プライマリ変換部，　３３３　セカンダリ変換部，　３４１　プライマリ変換選択部，　３４２　スイッチ，　３４３　プライマリ水平変換部，　３４４　スイッチ，　３４５　プライマリ垂直変換部，　３６１　変換スキップ有効フラグ符号化部，　３６２　最大変換スキップブロックサイズ符号化部，　３６３　変換量子化バイパスフラグ符号化部，　３６４　変換スキップ識別子符号化部，　３７１　プライマリ変換有効フラグ符号化部，　３７２　適応プライマリ変換フラグ符号化部，　３７３　プライマリ変換識別子符号化部，　３８１　セカンダリ変換有効フラグ符号化部，　３８２　セカンダリ変換識別子符号化部，　３９１　プライマリ水平変換指定フラグ符号化部，　３９２　プライマリ垂直変換指定フラグ符号化部，　４０１および４０２　スケーリング部

Claims (20)

  1. 　符号化データを復号する復号部と、
    　前記復号部により前記符号化データが復号されて得られた変換スキップ識別子の値に基づいて、画像データが変換された変換係数データに対する垂直方向の逆プライマリ変換である逆プライマリ垂直変換の実行を制御する逆プライマリ垂直変換制御部と、
    　前記変換スキップ識別子の値に基づいて、画像データが変換された係数データに対する水平方向の逆プライマリ変換である逆プライマリ水平変換の実行を制御する逆プライマリ水平変換制御部と
    　を備える画像処理装置。
  2. 　前記逆プライマリ垂直変換制御部は、
    　　前記変換スキップ識別子が垂直方向の１次元変換をスキップしないことを示す場合、前記変換係数データに対する前記逆プライマリ垂直変換を実行させ、
    　　前記変換スキップ識別子が垂直方向の１次元変換をスキップすることを示す場合、前記変換係数データに対する前記逆プライマリ垂直変換を省略させる
    　請求項１に記載の画像処理装置。
  3. 　前記逆プライマリ水平変換制御部は、
    　　前記変換スキップ識別子が水平方向の１次元変換をスキップしないことを示す場合、前記変換係数データに対する前記逆プライマリ水平変換を実行させ、
    　　前記変換スキップ識別子が水平方向の１次元変換をスキップすることを示す場合、前記変換係数データに対する前記逆プライマリ水平変換を省略させる
    　請求項１に記載の画像処理装置。
  4. 　前記逆プライマリ垂直変換および前記逆プライマリ水平変換に適用する直交変換を選択する選択部をさらに備える
    　請求項１に記載の画像処理装置。
  5. 　前記選択部は、
    　　前記復号部により前記符号化データが復号されて得られた垂直変換セット識別子とプライマリ垂直変換指定フラグに基づいて、前記逆プライマリ垂直変換として適用する直交変換を選択し、
    　　前記復号部により前記符号化データが復号されて得られた水平変換セット識別子とプライマリ水平変換指定フラグに基づいて、前記逆プライマリ水平変換として適用する直交変換を選択する
    　請求項４に記載の画像処理装置。
  6. 　前記復号部は、前記変換スキップ識別子の値に応じて、プライマリ変換識別子から前記プライマリ垂直変換指定フラグおよび前記プライマリ水平変換指定フラグを導出する
    　請求項５に記載の画像処理装置。
  7. 　前記復号部は、
    　　前記変換スキップ識別子が２次元変換をスキップしないことを示す場合、前記プライマリ変換識別子を２ビットのbin列として処理して前記プライマリ垂直変換指定フラグおよび前記プライマリ水平変換指定フラグを導出し、
    　　前記変換スキップ識別子が垂直方向または水平方向の１次元変換をスキップしないことを示す場合、前記プライマリ変換識別子を１ビットのbin列として処理して前記プライマリ垂直変換指定フラグまたは前記プライマリ水平変換指定フラグを導出する
    　請求項６に記載の画像処理装置。
  8. 　前記復号部は、前記符号化データに含まれる前記プライマリ垂直変換指定フラグおよび前記プライマリ水平変換指定フラグを復号する
    　請求項５に記載の画像処理装置。
  9. 　前記復号部は、前記変換スキップ識別子が、垂直方向若しくは水平方向の１次元変換または２次元変換をスキップしないことを示す場合、セカンダリ変換識別子の復号を省略し、前記セカンダリ変換識別子を、セカンダリ変換をしないことを示す値に設定する
    　請求項１に記載の画像処理装置。
  10. 　符号化データを復号し、
    　前記符号化データが復号されて得られた変換スキップ識別子の値に基づいて、画像データが変換された変換係数データに対する垂直方向の逆プライマリ変換である逆プライマリ垂直変換の実行を制御し、
    　前記変換スキップ識別子の値に基づいて、画像データが変換された係数データに対する水平方向の逆プライマリ変換である逆プライマリ水平変換の実行を制御する
    　画像処理方法。
  11. 　変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する水平方向のプライマリ変換であるプライマリ水平変換の実行を制御するプライマリ水平変換制御部と、
    　前記変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する垂直方向のプライマリ変換であるプライマリ垂直変換の実行を制御するプライマリ垂直変換制御部と、
    　前記変換スキップ識別子を符号化する符号化部と
    　を備える画像処理装置。
  12. 　前記プライマリ水平変換制御部は、
    　　前記変換スキップ識別子が水平方向の１次元変換をスキップしないことを示す場合、前記残差データに対する前記プライマリ水平変換を実行させ、
    　　前記変換スキップ識別子が水平方向の１次元変換をスキップすることを示す場合、前記残差データに対する前記プライマリ水平変換を省略させる
    　請求項１１に記載の画像処理装置。
  13. 　前記プライマリ垂直変換制御部は、
    　　前記変換スキップ識別子が垂直方向の１次元変換をスキップしないことを示す場合、前記残差データに対する前記プライマリ垂直変換を実行させ、
    　　前記変換スキップ識別子が垂直方向の１次元変換をスキップすることを示す場合、前記残差データに対する前記プライマリ垂直変換を省略させる
    　請求項１１に記載の画像処理装置。
  14. 　前記プライマリ水平変換および前記プライマリ垂直変換に適用する直交変換を選択する選択部をさらに備える
    　請求項１１に記載の画像処理装置。
  15. 　前記選択部は、
    　　水平変換セット識別子とプライマリ水平変換指定フラグに基づいて、前記プライマリ水平変換として適用する直交変換を選択し、
    　　垂直変換セット識別子とプライマリ垂直変換指定フラグに基づいて、前記プライマリ垂直変換として適用する直交変換を選択する
    　請求項１４に記載の画像処理装置。
  16. 　前記符号化部は、前記変換スキップ識別子の値に応じて、前記プライマリ水平変換指定フラグおよび前記プライマリ垂直変換指定フラグからプライマリ変換識別子を導出する
    　請求項１５に記載の画像処理装置。
  17. 　前記符号化部は、
    　　前記変換スキップ識別子が２次元変換をスキップしないことを示す場合、前記プライマリ水平変換指定フラグおよび前記プライマリ垂直変換指定フラグを用いて、２ビットのbin列の前記プライマリ変換識別子を導出し、
    　　前記変換スキップ識別子が水平方向または垂直方向の１次元変換をスキップしないことを示す場合、前記プライマリ水平変換指定フラグまたは前記プライマリ垂直変換指定フラグを用いて、１ビットのbin列の前記プライマリ変換識別子を導出する
    　請求項１６に記載の画像処理装置。
  18. 　前記符号化部は、前記プライマリ水平変換指定フラグおよび前記プライマリ垂直変換指定フラグを符号化する
    　請求項１５に記載の画像処理装置。
  19. 　前記符号化部は、前記変換スキップ識別子が、水平方向若しくは垂直方向の１次元変換または２次元変換をスキップしないことを示す場合、セカンダリ変換識別子の符号化を省略する
    　請求項１１に記載の画像処理装置。
  20. 　変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する水平方向のプライマリ変換であるプライマリ水平変換の実行を制御し、
    　前記変換スキップ識別子の値に基づいて、画像と予測画像の残差データに対する垂直方向のプライマリ変換であるプライマリ垂直変換の実行を制御し、
    　前記変換スキップ識別子を符号化する
    　画像処理方法。
PCT/JP2017/033527 2016-09-30 2017-09-15 画像処理装置および方法 WO2018061837A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP17855793.0A EP3522533A4 (en) 2016-09-30 2017-09-15 IMAGE PROCESSING APPARATUS AND METHOD
JP2018542403A JPWO2018061837A1 (ja) 2016-09-30 2017-09-15 画像処理装置および方法
CN201780058664.5A CN109792522B (zh) 2016-09-30 2017-09-15 图像处理装置和方法
US16/325,312 US10728552B2 (en) 2016-09-30 2017-09-15 Image processing apparatus and method
US16/896,910 US20200304790A1 (en) 2016-09-30 2020-06-09 Image processing apparatus and method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-193687 2016-09-30
JP2016193687 2016-09-30

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/325,312 A-371-Of-International US10728552B2 (en) 2016-09-30 2017-09-15 Image processing apparatus and method
US16/896,910 Continuation US20200304790A1 (en) 2016-09-30 2020-06-09 Image processing apparatus and method

Publications (1)

Publication Number Publication Date
WO2018061837A1 true WO2018061837A1 (ja) 2018-04-05

Family

ID=61760320

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/033527 WO2018061837A1 (ja) 2016-09-30 2017-09-15 画像処理装置および方法

Country Status (5)

Country Link
US (2) US10728552B2 (ja)
EP (1) EP3522533A4 (ja)
JP (1) JPWO2018061837A1 (ja)
CN (1) CN109792522B (ja)
WO (1) WO2018061837A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110839159A (zh) * 2018-08-16 2020-02-25 北京字节跳动网络技术有限公司 用于变换矩阵选择的隐式编码
CN114009028A (zh) * 2019-06-14 2022-02-01 弗劳恩霍夫应用研究促进协会 具有改进的基于变换的缩放的编码器、解码器、方法和计算机程序
TWI762889B (zh) * 2019-03-21 2022-05-01 聯發科技股份有限公司 用於視頻編解碼的量化矩陣計算和表示的方法和裝置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020504973A (ja) * 2017-01-03 2020-02-13 エルジー エレクトロニクス インコーポレイティド 画像処理方法及びそのための装置
CN117241044A (zh) * 2017-05-17 2023-12-15 株式会社Kt 解码视频的方法和编码视频的方法
JP2019017066A (ja) * 2017-07-03 2019-01-31 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 符号化装置、復号装置、符号化方法及び復号方法
JP7235030B2 (ja) * 2018-02-14 2023-03-08 ソニーグループ株式会社 画像処理装置および方法
US11665367B2 (en) * 2018-03-30 2023-05-30 Sony Corporation Image processing apparatus and method
PL3764649T3 (pl) 2018-04-01 2024-01-22 Lg Electronics Inc. Przetwarzanie sygnału wideo z wykorzystaniem skróconego przekształcenia wtórnego
US11523151B2 (en) * 2018-05-03 2022-12-06 Arris Enterprises Llc Rendering stream controller
US10666981B2 (en) * 2018-06-29 2020-05-26 Tencent America LLC Method, apparatus and medium for decoding or encoding
US11303904B2 (en) * 2018-09-28 2022-04-12 Qualcomm Incorporated Rectangular block transform scaling
US11284066B2 (en) * 2018-10-10 2022-03-22 Tencent America LLC Method and apparatus for intra block copy in intra-inter blending mode and triangle prediction unit mode
WO2020156547A1 (en) 2019-02-02 2020-08-06 Beijing Bytedance Network Technology Co., Ltd. Buffer resetting for intra block copy in video coding
US10986339B2 (en) * 2019-02-08 2021-04-20 Tencent America LLC Method and apparatus for harmonization between transform skip mode and multiple transform selection
EP3915265A4 (en) 2019-03-01 2022-06-22 Beijing Bytedance Network Technology Co., Ltd. DIRECTION-BASED PREDICTION FOR INTRA BLOCK COPY IN VIDEO CODING
KR20210125506A (ko) 2019-03-04 2021-10-18 베이징 바이트댄스 네트워크 테크놀로지 컴퍼니, 리미티드 비디오 코딩에서 인트라 블록 복사를 위한 버퍼 관리
US11616966B2 (en) * 2019-04-03 2023-03-28 Mediatek Inc. Interaction between core transform and secondary transform
US11259016B2 (en) * 2019-06-30 2022-02-22 Tencent America LLC Method and apparatus for video coding
EP3981151A4 (en) 2019-07-06 2022-08-24 Beijing Bytedance Network Technology Co., Ltd. VIRTUAL PREDICTION BUFFER FOR INTRA-BLOCK COPY IN VIDEO ENCODING
MX2022000110A (es) 2019-07-10 2022-02-10 Beijing Bytedance Network Tech Co Ltd Identificacion de muestras para la copia intra-bloque en codificacion de video.
CN117579816A (zh) * 2019-07-11 2024-02-20 北京字节跳动网络技术有限公司 用于视频编解码中的帧内块复制的比特流一致性约束
EP4013055A4 (en) * 2019-09-06 2022-09-07 Sony Group Corporation IMAGE PROCESSING DEVICE AND METHOD
KR20220066041A (ko) * 2019-09-20 2022-05-23 베이징 바이트댄스 네트워크 테크놀로지 컴퍼니, 리미티드 크로마 스케일링의 루마 매핑
US11973983B2 (en) * 2019-10-11 2024-04-30 Qualcomm Incorporated Signaling coding scheme for residual values in transform skip for video coding
US11438611B2 (en) 2019-12-11 2022-09-06 Hfi Innovation Inc. Method and apparatus of scaling window constraint for worst case bandwidth consideration for reference picture resampling in video coding
CN115176476A (zh) * 2019-12-11 2022-10-11 索尼集团公司 图像处理装置、比特流生成方法、系数数据生成方法以及量化系数生成方法
US11445176B2 (en) * 2020-01-14 2022-09-13 Hfi Innovation Inc. Method and apparatus of scaling window constraint for worst case bandwidth consideration for reference picture resampling in video coding
WO2021201649A1 (ko) * 2020-04-02 2021-10-07 엘지전자 주식회사 변환에 기반한 영상 코딩 방법 및 그 장치
US11310504B2 (en) * 2020-07-30 2022-04-19 Tencent America LLC Complexity reduction for 32-p and 64-p LGT
US11856227B2 (en) * 2022-05-26 2023-12-26 Mediatek Inc. Transform architecture in video encoding systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014523175A (ja) * 2011-06-27 2014-09-08 ブリティッシュ・ブロードキャスティング・コーポレーション 変換を用いたビデオの符号化および復号
JP2014535247A (ja) * 2011-11-07 2014-12-25 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 変換スキップモードにおける有意係数情報のコーディング
WO2015053115A1 (ja) * 2013-10-11 2015-04-16 ソニー株式会社 復号装置および復号方法、並びに、符号化装置および符号化方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102030718B1 (ko) * 2011-10-18 2019-10-10 주식회사 케이티 영상 부호화 방법, 영상 복호화 방법, 영상 부호화기 및 영상 복호화기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014523175A (ja) * 2011-06-27 2014-09-08 ブリティッシュ・ブロードキャスティング・コーポレーション 変換を用いたビデオの符号化および復号
JP2014535247A (ja) * 2011-11-07 2014-12-25 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 変換スキップモードにおける有意係数情報のコーディング
WO2015053115A1 (ja) * 2013-10-11 2015-04-16 ソニー株式会社 復号装置および復号方法、並びに、符号化装置および符号化方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
"Algorithm description of Joint Exploration Test Model 3", JVET-C1001, 2 July 2016 (2016-07-02), Retrieved from the Internet <URL:http://phenix.int-evry.fr/jvet/doc end user/documents/3 Geneva/wg11/JVET-C1001-v3.zip>
"Proposed improvements to the Adaptive multiple core transform", JVET-C0022, 16 May 2016 (2016-05-16), Retrieved from the Internet <URL:http://phenix.int-evry.fr/jvet/doc end user/documents/3 Geneva/wg11/JVET-C0022-v4.zip>
MARTA MRAK ET AL.: "Results for SCC with Transform Skip Mode (JCTVC-F077)", TRANSFORM SKIP MODE, JOINT COLLABORATIVE TEAM ON VIDEO CODING(JCT-VC) OF ITU-T SG 16 WP3 AND ISO/IEC JTC1/SC29/WG11 6TH MEETING, no. JCTVC-F770, 22 July 2011 (2011-07-22), Torino, IT, pages 1 - 6, XP030009793 *
See also references of EP3522533A4 *
V.LORCY ET AL.: "Proposed improvements to the Adaptive multiple Core transform", JOINT VIDEO EXPLORATION TEAM(JVET) OF ITU-T SG 16 WP 3 AND ISO/IEC JTC 1/SC 29/WG11 3RD MEETING, no. JVET-C0022-v4, 1 June 2016 (2016-06-01), Geneva, CH, pages 1 - 4, XP030150104 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110839159A (zh) * 2018-08-16 2020-02-25 北京字节跳动网络技术有限公司 用于变换矩阵选择的隐式编码
US11558612B2 (en) 2018-08-16 2023-01-17 Beijing Bytedance Network Technology Co., Ltd. Coefficient dependent coding of transform matrix selection
TWI762889B (zh) * 2019-03-21 2022-05-01 聯發科技股份有限公司 用於視頻編解碼的量化矩陣計算和表示的方法和裝置
CN114009028A (zh) * 2019-06-14 2022-02-01 弗劳恩霍夫应用研究促进协会 具有改进的基于变换的缩放的编码器、解码器、方法和计算机程序

Also Published As

Publication number Publication date
US10728552B2 (en) 2020-07-28
US20190208203A1 (en) 2019-07-04
EP3522533A1 (en) 2019-08-07
JPWO2018061837A1 (ja) 2019-07-11
EP3522533A4 (en) 2019-09-11
CN109792522B (zh) 2021-10-15
CN109792522A (zh) 2019-05-21
US20200304790A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
WO2018061837A1 (ja) 画像処理装置および方法
US11877008B2 (en) Image processing apparatus and method
JP7384247B2 (ja) 画像処理装置および方法
JP7167923B2 (ja) 画像処理装置および方法
US11997316B2 (en) Image processing apparatus and method for curbing deterioration in coding efficiency
KR102390298B1 (ko) 화상 처리 장치 및 방법
WO2018173798A1 (ja) 画像処理装置および方法
WO2018070267A1 (ja) 画像処理装置および画像処理方法
WO2017126333A1 (ja) 画像処理装置および方法
WO2016147836A1 (ja) 画像処理装置および方法
JP7001968B2 (ja) 画像処理装置および方法
WO2019021853A1 (ja) 画像処理装置および方法
WO2018037949A1 (ja) 画像処理装置および方法
WO2017126331A1 (ja) 画像処理装置および方法
WO2017154604A1 (ja) 画像処理装置および方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17855793

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018542403

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017855793

Country of ref document: EP

Effective date: 20190430