KR102376833B1

KR102376833B1 - 8-비트 변환 코어를 이용한 1차 변환을 위한 방법 및 장치

Info

Publication number: KR102376833B1
Application number: KR1020207029326A
Authority: KR
Inventors: 신 자오; 샹 리; 산 류
Original assignee: 텐센트 아메리카 엘엘씨
Priority date: 2018-12-06
Filing date: 2019-11-27
Publication date: 2022-03-21
Also published as: WO2020117584A1; EP4250739A2; JP2021520149A; EP3891979B1; CN113316932B; US20240073454A1; EP3891979A1; US11284112B2; JP7127151B2; EP3891979A4; CN113316932A; ES2960693T3; KR20200128142A; EP4250739A3; US11825118B2; US20220141492A1; CN115550649A; US20200186837A1

Abstract

디코딩 또는 인코딩의 방법은 인코딩 또는 디코딩을 위한 비디오 시퀀스에 관한 정보를 수신하는 단계, 상기 비디오 시퀀스의 인코딩 또는 디코딩을 위해, 제1 크기 타입인 제1 변환 코어 행렬을 사용할지 또는 제2 크기 타입인 제2 변환 코어 행렬을 사용할지를 결정하는 단계, 및 상기 결정에 기초하여, 상기 결정된 제1 변환 코어 행렬 또는 제2 변환 코어 행렬을 사용하여 상기 비디오 시퀀스가 인코딩 또는 디코딩되게 하는 정보를 송신하는 단계를 포함한다.

Description

8-비트 변환 코어를 이용한 1차 변환을 위한 방법 및 장치

관련 출원의 상호 참조

본 출원은 미국 특허 상표청에, 2018년 12월 6일자로 출원된 미국 가특허 출원 제62/704,036호, 및 2019년 4월 23일자로 출원된 미국 출원 제16/391,935호로부터 우선권을 주장하고, 이들은 그 전체가 인용에 의해 본 명세서에 통합된다.

분야

실시예들에 따른 방법들 및 장치들은 비디오 코딩에 관한 것이고, 더 특정하게는, 8-비트 변환 코어를 이용한 1차 변환을 위한 방법 및 장치에 관한 것이다. 더 작은 DCT-2의 변환 코어 행렬들은 더 큰 DCT-2의 일부이다.

HEVC에서, 1차 변환들은 4-포인트, 8-포인트, 16-포인트 및 32-포인트 DCT-2일 수 있고, 변환 코어 행렬들은 8-비트 정수들, 즉, 8-비트 변환 코어를 이용하여 표현된다.

실시예들에 따르면, 디코딩 또는 인코딩의 방법이 적어도 하나의 프로세서에 의해 수행되고, 인코딩 또는 디코딩을 위한 비디오 시퀀스에 관한 정보를 수신하는 단계; 상기 비디오 시퀀스의 인코딩 또는 디코딩을 위해, 제1 크기 타입인 제1 변환 코어 행렬을 사용할지 또는 제2 크기 타입인 제2 변환 코어 행렬을 사용할지를 결정하는 단계; 및 상기 결정에 기초하여, 상기 결정된 제1 변환 코어 행렬 또는 제2 변환 코어 행렬을 사용하여 상기 비디오 시퀀스가 인코딩 또는 디코딩되게 하는 정보를 송신하는 단계를 포함한다.

실시예들에 따르면, 비디오 시퀀스의 디코딩 또는 인코딩을 위한 장치가 컴퓨터 프로그램 코드를 저장하도록 구성된 적어도 하나의 메모리, 및 상기 적어도 하나의 메모리에 액세스하고 상기 컴퓨터 프로그램 코드에 따라 동작하도록 구성된 적어도 하나의 프로세서를 포함한다. 상기 컴퓨터 프로그램 코드는 상기 적어도 하나의 프로세서로 하여금 인코딩 또는 디코딩을 위한 비디오 시퀀스에 관한 정보를 수신하게 하도록 구성된 수신 코드를 포함한다. 상기 컴퓨터 프로그램 코드는 상기 적어도 하나의 프로세서로 하여금, 상기 비디오 시퀀스의 인코딩 또는 디코딩을 위해, 제1 크기 타입인 제1 변환 코어 행렬을 사용할지 또는 제2 크기 타입인 제2 변환 코어 행렬을 사용할지를 결정하게 하도록 구성된 결정 코드를 추가로 포함한다. 상기 컴퓨터 프로그램 코드는 상기 적어도 하나의 프로세서로 하여금, 상기 결정에 기초하여, 상기 결정된 제1 변환 코어 행렬 또는 제2 변환 코어 행렬을 사용하여 상기 비디오 시퀀스가 인코딩 또는 디코딩되게 하는 정보를 송신하게 하도록 구성된 송신 코드를 추가로 포함한다.

실시예들에 따르면, 비일시적 컴퓨터 판독가능 저장 매체는 적어도 하나의 프로세서로 하여금 인코딩 또는 디코딩을 위한 비디오 시퀀스에 관한 정보를 수신하게 하는 명령어들을 저장한다. 상기 명령어들은 또한 상기 적어도 하나의 프로세서로 하여금, 상기 비디오 시퀀스의 인코딩 또는 디코딩을 위해, 제1 크기 타입인 제1 변환 코어 행렬을 사용할지 또는 제2 크기 타입인 제2 변환 코어 행렬을 사용할지를 결정하게 한다. 상기 명령어들은 또한 상기 적어도 하나의 프로세서로 하여금, 상기 결정에 기초하여, 상기 결정된 제1 변환 코어 행렬 또는 제2 변환 코어 행렬을 사용하여 상기 비디오 시퀀스가 인코딩 또는 디코딩되게 하는 정보를 송신하게 한다.

도 1a 내지 도 1d는 예시적인 변환 코어 행렬들을 예시하는 도면들이다.
도 2는 일 실시예에 따른 통신 시스템의 단순화된 블록도이다.
도 3은 일 실시예에 따른, 스트리밍 환경에서의 비디오 인코더 및 비디오 디코더의 배치에 대한 도면이다.
도 4는 일 실시예에 따른 비디오 디코더의 기능 블록도이다.
도 5는 일 실시예에 따른 비디오 인코더의 기능 블록도이다.
도 6은 일 실시예에 따른, 비디오 시퀀스의 디코딩 또는 인코딩의 방법을 예시하는 흐름도이다.
도 7은 일 실시예에 따른, 예시적인 변환 코어 행렬들을 예시하는 도면이다.
도 8은 일 실시예에 따른, 비디오 시퀀스의 디코딩 또는 인코딩을 위한 장치의 단순화된 블록도이다.
도 9는 실시예들을 구현하기에 적합한 컴퓨터 시스템에 대한 도면이다.

HEVC에서, 1차 변환들은 4-포인트, 8-포인트, 16-포인트 및 32-포인트 DCT-2이고, 변환 코어 행렬들은 8-비트 정수들, 즉, 8-비트 변환 코어를 이용하여 표현된다. 도 1a 내지 도 1d에 예시된 바와 같이, 더 작은 DCT-2의 변환 코어 행렬들은 더 큰 DCT-2의 일부이다. 도 1a는 4x4 변환을 예시한다. 도 1b는 8x8 변환을 예시한다. 도 1c는 16x16 변환을 예시한다. 도 1d는 32x32 변환을 예시한다.

도 1a 내지 도 1d에 예시된 바와 같이, DCT-2 코어들은 대칭/반대칭 특성들을 나타내고, 따라서 연산 카운트들(곱셈, 가산/감산, 시프트)의 수를 감소시키기 위해 소위 "부분 버터플라이(partial butterfly)" 구현이 지원되고, 부분 버터플라이를 이용하여 행렬 곱셈의 동일한 결과들이 획득될 수 있다.

VVC에서는, HEVC와 동일한 4-포인트, 8-포인트, 16-포인트 및 32-포인트 DCT-2 변환들 이외에, 추가적인 2-포인트 및 64-포인트 DCT-2가 또한 포함될 수 있다.

VVC에서 정의된 64-포인트 DCT-2 코어는 64x64 행렬로서 아래에 나타내어진다:

HEVC에서 이용된, DCT-2 및 4×4 DST-7에 더하여, AMT(Adaptive Multiple Transform, EMT(Enhanced Multiple Transform)로 알려지거나, 또는 MTS(Multiple Transform Selection)로도 알려짐) 스킴이 인터 및 인트라 코딩된 블록 둘 다에 대한 잔차 코딩을 위해 VVC에서 사용되었다. 그것은 HEVC에서의 현재 변환들 이외의 DCT/DST 패밀리들로부터의 다수의 선택된 변환들을 사용한다. 새로 도입된 변환 행렬들은 DST-7, DCT-8이다. 표 1은 선택된 DST/DCT의 기저 함수들을 보여준다.

VVC에서의 모든 1차 변환 행렬들은 8-비트 표현과 함께 사용된다. AMT는 폭 및 높이 둘 다 32보다 작거나 그와 동등한 CU들에 적용되고, AMT가 적용되는지 여부는 mts_flag라고 불리는 플래그에 의해 제어된다. mts_flag가 0과 동등할 때는, 잔차를 코딩하기 위해 DCT-2만이 적용된다. mts_flag가 1과 동등할 때는, 표 2에 따라 사용될 수평 및 수직 변환을 식별하기 위해 2개의 빈을 이용하여 인덱스 mts_idx가 추가로 시그널링되고, 여기서 값 1은 DST-7을 사용하는 것을 의미하고 값 2는 DCT-8을 사용하는 것을 의미한다.

DST-7의, 기저 벡터들에 의해 구성된 행렬인, 변환 코어는 아래와 같이 표현될 수 있다:

도 2는 일 실시예에 따른 통신 시스템(200)의 단순화된 블록도이다. 통신 시스템(200)은 네트워크(250)를 통해 상호연결되는 적어도 2개의 단말(210-220)을 포함할 수 있다. 데이터의 단방향 송신을 위해, 제1 단말(210)은 네트워크(250)를 통해 다른 단말(220)로 송신하기 위해 로컬 위치에서 비디오 데이터를 코딩할 수 있다. 제2 단말(220)은 네트워크(250)로부터 다른 단말의 코딩된 비디오 데이터를 수신하고, 코딩된 데이터를 디코딩하고 복구된 비디오 데이터를 디스플레이할 수 있다. 단방향 데이터 송신은 미디어 서빙 응용들 등에서 일반적일 수 있다.

도 2는, 예를 들어, 영상 회의 동안 발생할 수 있는 코딩된 비디오의 양방향 송신을 지원하기 위해 제공되는 제2 쌍의 단말들(230, 240)을 예시한다. 데이터의 양방향 송신을 위해, 각각의 단말(230, 240)은 네트워크(250)를 통해 다른 단말로 송신하기 위해 로컬 위치에서 캡처된 비디오 데이터를 코딩할 수 있다. 각각의 단말(230, 240)은 또한 다른 단말에 의해 송신된 코딩된 비디오 데이터를 수신할 수 있고, 코딩된 데이터를 디코딩할 수 있고, 복구된 비디오 데이터를 로컬 디스플레이 디바이스에서 디스플레이할 수 있다.

도 2에서, 단말들(210-240)은 서버들, 개인용 컴퓨터들 및 스마트 폰들로서 예시될 수 있지만, 실시예들의 원리들은 그렇게 제한되지 않는다. 실시예들은 랩톱 컴퓨터들, 태블릿 컴퓨터들, 미디어 플레이어들 및/또는 전용 영상 회의 장비를 이용한 응용을 찾는다. 네트워크(250)는 예를 들어 와이어라인 및/또는 무선 통신 네트워크들을 포함하여, 단말들(210-240) 사이에 코딩된 비디오 데이터를 전달하는 임의의 수의 네트워크들을 나타낸다. 통신 네트워크(250)는 회선 교환 및/또는 패킷 교환 채널들에서 데이터를 교환할 수 있다. 대표적인 네트워크들은 통신 네트워크들, 로컬 영역 네트워크들, 광역 네트워크들 및/또는 인터넷을 포함한다. 본 논의의 목적을 위해, 네트워크(250)의 아키텍처 및 토폴로지는 아래에서 본 명세서에서 설명되지 않는 한 실시예들의 동작에 중요하지 않을 수 있다.

도 3은 일 실시예에 따른, 스트리밍 환경에서의 비디오 인코더 및 비디오 디코더의 배치에 대한 도면이다. 개시된 주제는, 예를 들어, 영상 회의, 디지털 TV, CD, DVD, 메모리 스틱 등을 포함하는 디지털 미디어 상의 압축된 비디오의 저장 등을 포함하여, 다른 비디오 인에이블 응용들에 동등하게 적용가능할 수 있다.

스트리밍 시스템은, 예를 들어, 압축되지 않은 비디오 샘플 스트림(302)을 생성하는, 비디오 소스(301), 예를 들어 디지털 카메라를 포함할 수 있는 캡처 서브시스템(313)을 포함할 수 있다. 인코딩된 비디오 비트스트림들과 비교할 때 많은 데이터 용량을 강조하기 위해 굵은 라인으로 묘사된, 샘플 스트림(302)은 카메라(301)에 결합된 인코더(303)에 의해 처리될 수 있다. 인코더(303)는 아래에서 더 상세히 설명되는 바와 같이 개시된 주제의 양태들을 가능하게 하거나 구현하기 위해 하드웨어, 소프트웨어, 또는 이들의 조합을 포함할 수 있다. 샘플 스트림과 비교할 때 적은 데이터 용량을 강조하기 위한 얇은 라인으로 묘사된, 인코딩된 비디오 비트스트림(304)은 미래의 사용을 위해 스트리밍 서버(305) 상에 저장될 수 있다. 하나 이상의 스트리밍 클라이언트(306, 308)는 스트리밍 서버(305)에 액세스하여 인코딩된 비디오 비트스트림(304)의 사본들(307, 309)을 검색할 수 있다. 클라이언트(306)는 인코딩된 비디오 비트스트림의 착신 사본(307)을 디코딩하고 디스플레이(312) 또는 다른 렌더링 디바이스(묘사되지 않음) 상에 렌더링될 수 있는 발신 비디오 샘플 스트림(311)을 생성하는 비디오 디코더(310)를 포함할 수 있다. 일부 스트리밍 시스템들에서, 비디오 비트스트림들(304, 307, 309)은 특정 비디오 코딩/압축 표준에 따라 인코딩될 수 있다. 해당 표준들의 예들은 ITU-T 권고안(Recommendation) H.265를 포함한다. VVC로서 비공식으로 알려진 비디오 코딩 표준이 개발 중이다. 개시된 주제는 VVC의 맥락에서 사용될 수 있다.

도 4는 일 실시예에 따른 비디오 디코더(310)의 기능 블록도이다.

수신기(410)가 디코더(310)에 의해 디코딩될 하나 이상의 코덱 비디오 시퀀스를 수신할 수 있다; 동일한 또는 일 실시예에서, 한 번에 하나의 코딩된 비디오 시퀀스 - 각각의 코딩된 비디오 시퀀스의 디코딩은 다른 코딩된 비디오 시퀀스들과 독립적이다. 코딩된 비디오 시퀀스는, 인코딩된 비디오 데이터를 저장하는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 채널(412)로부터 수신될 수 있다. 수신기(410)는 인코딩된 비디오 데이터를 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림들과 함께 수신할 수 있고, 이들은 그것들 각각의 사용 엔티티들(묘사되지 않음)에 포워딩될 수 있다. 수신기(410)는 코딩된 비디오 시퀀스를 다른 데이터로부터 분리할 수 있다. 네트워크 지터를 방지하기 위해, 수신기(410)와 엔트로피 디코더/파서(420)(이후 "파서") 사이에 버퍼 메모리(415)가 결합될 수 있다. 수신기(410)가 충분한 대역폭 및 제어가능성의 저장/포워드 디바이스로부터, 또는 동기식 네트워크(isosychronous network)로부터 데이터를 수신하고 있을 때, 버퍼(415)는 필요하지 않을 수 있거나, 작을 수 있다. 인터넷과 같은 최선 노력 패킷 네트워크들 상에서의 사용을 위해, 버퍼(415)가 요구될 수 있고, 비교적 클 수 있고, 유리하게는 적응적 크기일 수 있다.

비디오 디코더(310)는 엔트로피 코딩된 비디오 시퀀스로부터 심벌들(421)을 재구성하기 위해 파서(420)를 포함할 수 있다. 해당 심벌들의 카테고리들은 디코더(310)의 동작을 관리하기 위해 사용되는 정보, 및 잠재적으로, 도 4에 도시된 바와 같이, 디코더의 일체 부분(integral part)은 아니지만 디코더에 결합될 수 있는 디스플레이(312)와 같은 렌더링 디바이스를 제어하기 위한 정보를 포함한다. 렌더링 디바이스(들)에 대한 제어 정보는 SEI 메시지(Supplementary Enhancement Information) 또는 VUI(Video Usability Information) 파라미터 세트 프래그먼트들(묘사되지 않음)의 형식일 수 있다. 파서(420)는 수신된 코딩된 비디오 시퀀스를 파싱/엔트로피 디코딩할 수 있다. 코딩된 비디오 시퀀스의 코딩은 비디오 코딩 기술 또는 표준에 따를 수 있고, 가변 길이 코딩, 허프만 코딩, 맥락 민감성(context sensitivity)을 갖거나 갖지 않는 산술 코딩 등을 포함하는, 본 기술분야의 통상의 기술자에게 잘 알려진 원리들을 따를 수 있다. 파서(420)는, 코딩된 비디오 시퀀스로부터, 그룹에 대응하는 적어도 하나의 파라미터에 기초하여, 비디오 디코더 내의 픽셀들의 서브그룹들 중 적어도 하나에 대한 서브그룹 파라미터들의 세트를 추출할 수 있다. 서브그룹들은 화상 그룹들(Groups of Pictures, GOPs), 화상들, 타일들, 슬라이스들, 매크로블록들, 코딩 단위들(Coding Units, CUs), 블록들, 변환 단위들(Transform Units, TUs), 예측 단위들(Prediction Units, PUs) 등을 포함할 수 있다. 엔트로피 디코더/파서는 또한 코딩된 비디오 시퀀스로부터 변환 계수들, 양자화기 파라미터(QP) 값들, 움직임 벡터들 등과 같은 정보를 추출할 수 있다.

파서(420)는 버퍼(415)로부터 수신된 비디오 시퀀스에 대해 엔트로피 디코딩/파싱 동작을 수행하여, 심벌들(421)을 생성할 수 있다. 파서(420)는 인코딩된 데이터를 수신하고, 특정 심벌들(421)을 선택적으로 디코딩할 수 있다. 또한, 파서(420)는 특정 심벌들(421)이 움직임 보상 예측 유닛(453)에 제공될 것인지, 스케일러/역변환 유닛(451)에 제공될 것인지, 인트라 예측 유닛(452)에 제공될 것인지, 또는 루프 필터 유닛(454)에 제공될 것인지를 결정할 수 있다.

심벌들(421)의 재구성은 코딩된 비디오 화상 또는 그것의 부분들의 타입(예컨대: 인터 및 인트라 화상, 인터 및 인트라 블록), 및 다른 인자들에 의존하여 다수의 상이한 유닛들을 수반할 수 있다. 어느 유닛들이 수반되는지, 그리고 어떻게 되는지는 파서(420)에 의해 코딩된 비디오 시퀀스로부터 파싱된 서브그룹 제어 정보에 의해 제어될 수 있다. 파서(420)와 아래의 다수의 유닛 사이의 그러한 서브그룹 제어 정보의 흐름은 명확성을 위해 묘사되어 있지 않다.

이미 언급된 기능 블록들 이외에, 디코더(310)는 아래에 설명되는 바와 같이 개념적으로 다수의 기능 유닛으로 세분될 수 있다. 상업적 제약 하에서 동작하는 실제 구현에서, 이들 유닛 중 다수는 서로 밀접하게 상호작용하고, 적어도 부분적으로 서로 통합될 수 있다. 그러나, 개시된 주제를 설명하기 위해, 아래의 기능 유닛들로의 개념적 세분이 적절하다.

제1 유닛은 스케일러/역변환 유닛(451)이다. 스케일러/역변환 유닛(451)은, 파서(420)로부터의 심벌(들)(421)로서, 어느 변환을 사용할지, 블록 크기, 양자화 인자, 양자화 스케일링 행렬들 등을 포함하여, 제어 정보뿐만 아니라 양자화된 변환 계수를 수신한다. 그것은 집계기(455)에 입력될 수 있는 샘플 값들을 포함하는 블록들을 출력할 수 있다.

일부 경우들에서, 스케일러/역변환(451)의 출력 샘플들은 인트라 코딩된 블록에 관련될 수 있다; 즉, 이전에 재구성된 화상들로부터의 예측 정보를 이용하는 것이 아니고, 현재 화상의 이전에 재구성된 부분들로부터의 예측 정보를 이용할 수 있는 블록. 그러한 예측 정보는 인트라 화상 예측 유닛(452)에 의해 제공될 수 있다. 일부 경우들에서, 인트라 화상 예측 유닛(452)은 현재(부분적으로 재구성된) 화상(456)으로부터 페치된 주위의 이미 재구성된 정보를 이용하여, 재구성 중인 블록의 동일한 크기 및 형상의 블록을 생성한다. 집계기(455)는, 일부 경우들에서, 샘플당 기준으로, 인트라 예측 유닛(452)이 생성한 예측 정보를 스케일러/역변환 유닛(451)에 의해 제공된 출력 샘플 정보에 추가한다.

다른 경우들에서, 스케일러/역변환 유닛(451)의 출력 샘플들은 인터 코딩되고, 잠재적으로 움직임 보상된 블록에 관련될 수 있다. 그러한 경우에, 움직임 보상 예측 유닛(453)이 참조 화상 메모리(457)에 액세스하여 예측을 위해 사용되는 샘플들을 페치할 수 있다. 블록에 관련된 심벌들(421)에 따라 페치된 샘플들을 움직임 보상한 후에, 이들 샘플은 집계기(455)에 의해 스케일러/역변환 유닛의 출력(이 경우 잔차 샘플들 또는 잔차 신호라고 불림)에 추가되어 출력 샘플 정보를 생성할 수 있다. 움직임 보상 예측 유닛이 예측 샘플들을 페치하는 참조 화상 메모리 내의 어드레스들은, 예를 들어 X, Y, 및 참조 화상 컴포넌트들을 가질 수 있는 심벌들(421)의 형식으로 움직임 보상 예측 유닛에 이용가능한 움직임 벡터들에 의해 제어될 수 있다. 움직임 보상은 또한 서브-샘플 정확한 움직임 벡터들이 사용 중일 때 참조 화상 메모리로부터 페치된 샘플 값들의 보간, 움직임 벡터 예측 메커니즘 등을 포함할 수 있다.

집계기(455)의 출력 샘플들에 대해 루프 필터 유닛(454) 내의 다양한 루프 필터링 기법들이 수행될 수 있다. 비디오 압축 기술들은, 파서(420)로부터의 심벌들(421)로서 루프 필터 유닛(454)에 이용가능하게 되고 코딩된 비디오 비트스트림에 포함된 파라미터들에 의해 제어되지만, 코딩된 화상 또는 코딩된 비디오 시퀀스의 이전(디코딩 순서로) 부분들의 디코딩 동안 획득된 메타-정보에 응답할 뿐만 아니라, 이전에 재구성된 및 루프-필터링된 샘플 값들에 응답할 수도 있는 인-루프 필터(in-loop filter) 기술들을 포함할 수 있다.

루프 필터 유닛(454)의 출력은 렌더링 디바이스(312))에 출력될 뿐만 아니라 미래의 인터-화상 예측에서 사용하기 위해 참조 화상 메모리(456)에 저장될 수도 있는 샘플 스트림일 수 있다.

특정 코딩된 화상들은, 완전히 재구성되면, 미래 예측을 위한 참조 화상들로서 사용될 수 있다. 코딩된 화상이 완전히 재구성되고 코딩된 화상이 참조 화상으로서 식별되면(예를 들어, 파서(420)에 의해), 현재 참조 화상(456))는 참조 화상 버퍼(457)의 일부가 될 수 있고, 다음의 코딩된 화상의 재구성을 개시하기 전에 새로운 현재 화상 메모리가 재할당될 수 있다.

비디오 디코더(310)는 ITU-T Rec. H.265와 같은 표준에 문서화될 수 있는 미리 결정된 비디오 압축 기술에 따라 디코딩 동작들을 수행할 수 있다. 코딩된 비디오 시퀀스는, 비디오 압축 기술 문서 또는 표준에서 그리고 구체적으로 그 내부의 프로파일들의 문서에서 특정된 바와 같은, 비디오 압축 기술 또는 표준의 구문을 고수한다는 점에서, 사용 중인 비디오 압축 기술 또는 표준에 의해 특정된 구문을 따를 수 있다. 또한 준수를 위해 필요한 것은 코딩된 비디오 시퀀스의 복잡성이 비디오 압축 기술 또는 표준의 레벨에 의해 정의된 경계 내에 있는 것일 수 있다. 일부 경우들에서, 레벨들은 최대 화상 크기, 최대 프레임 레이트, 최대 재구성 샘플 레이트(예를 들어, 초당 메가샘플수로 측정됨), 최대 참조 화상 크기 등을 제한한다. 레벨들에 의해 설정된 한계들은, 일부 경우들에서, HRD(Hypothetical Reference Decoder) 사양들 및 코딩된 비디오 시퀀스에서 시그널링된 HRD 버퍼 관리를 위한 메타데이터를 통해 추가로 제한될 수 있다.

일 실시예에서, 수신기(410)는 인코딩된 비디오와 함께 추가적인(중복) 데이터를 수신할 수 있다. 이 추가적인 데이터는 코딩된 비디오 시퀀스(들)의 일부로서 포함될 수 있다. 이 추가적인 데이터는 데이터를 적절히 디코딩하고/하거나 원래의 비디오 데이터를 더 정확하게 재구성하기 위해 비디오 디코더(310)에 의해 사용될 수 있다. 추가적인 데이터는, 예를 들어, 시간, 공간, 또는 신호 대 잡음 비(SNR) 향상 계층들, 중복 슬라이스들, 중복 화상들, 순방향 오류 정정 코드들 등의 형식일 수 있다.

도 5는 일 실시예에 따른 비디오 인코더(303)의 기능 블록도이다.

인코더(303)는 인코더(303)에 의해 코딩될 비디오 이미지(들)를 캡처할 수 있는 비디오 소스(301)(인코더의 일부가 아님)로부터 비디오 샘플들을 수신할 수 있다.

비디오 소스(301)는, 임의의 적합한 비트 심도(예를 들어: 8 비트, 10 비트, 12 비트, ...), 임의의 색 공간(예를 들어, BT.601 Y CrCB, RGB, ...), 및 임의의 적합한 샘플링 구조(예를 들어, Y CrCb 4:2:0, Y CrCb 4:4:4)일 수 있는 디지털 비디오 샘플 스트림의 형식으로 인코더(303)에 의해 코딩될 소스 비디오 시퀀스를 제공할 수 있다. 미디어 서빙 시스템에서, 비디오 소스(301)는 이전에 준비된 비디오를 저장하는 저장 디바이스일 수 있다. 영상 회의 시스템에서, 비디오 소스(301)는 비디오 시퀀스로서 로컬 이미지 정보를 캡처하는 카메라일 수 있다. 비디오 데이터는 순차적으로 볼 때 움직임을 부여하는 복수의 개별 화상으로서 제공될 수 있다. 화상들 자체는 픽셀들의 공간 어레이로서 조직될 수 있고, 여기서 각각의 픽셀은 사용 중인 샘플링 구조, 색 공간 등에 의존하여 하나 이상의 샘플을 포함할 수 있다. 본 기술분야의 통상의 기술자는 픽셀들과 샘플들 사이의 관계를 쉽게 이해할 수 있다. 아래의 설명은 샘플들에 초점을 맞춘다.

일 실시예에 따르면, 인코더(303)는 소스 비디오 시퀀스의 화상들을 실시간으로 또는 응용에 의해 요구되는 임의의 다른 시간 제약들 하에서 코딩된 비디오 시퀀스(543)로 코딩 및 압축할 수 있다. 적절한 코딩 속도를 시행하는 것이 컨트롤러(550)의 하나의 기능이다. 컨트롤러는 아래에 설명되는 바와 같이 다른 기능 유닛들을 제어하고 이들 유닛들에 기능적으로 결합된다. 결합은 명확성을 위해 묘사되어 있지 않다. 컨트롤러에 의해 설정된 파라미터들은 레이트 제어 관련 파라미터들(화상 스킵, 양자화기, 레이트-왜곡 최적화 기법들의 람다 값들, ...), 화상 크기, 화상 그룹(GOP) 레이아웃, 최대 움직임 벡터 검색 범위 등을 포함할 수 있다. 본 기술분야의 통상의 기술자는 컨트롤러(550)의 다른 기능들을 쉽게 식별할 수 있는데 그 이유는 그것들이 특정 시스템 설계에 대해 최적화된 비디오 인코더(303)에 관련될 수 있기 때문이다.

일부 비디오 인코더들은 본 기술분야의 통상의 기술자가 "코딩 루프"로서 쉽게 인식하는 것에서 동작한다. 과도하게 단순화된 설명으로서, 코딩 루프는 인코더(530)(이후 "소스 코더")(코딩될 입력 화상, 및 참조 화상(들)에 기초하여 심벌들을 생성하는 것을 담당함)의 인코딩 부분, 및 인코더(303)에 임베드된 (로컬) 디코더(533)로 구성될 수 있는데, 상기 디코더는 (원격) 디코더가 또한 생성하는 샘플 데이터를 생성하기 위해 심벌들을 재구성한다(심벌들과 코딩된 비디오 비트스트림 사이의 임의의 압축이 개시된 주제에서 고려되는 비디오 압축 기술들에서 무손실이기 때문에). 재구성된 샘플 스트림은 참조 화상 메모리(534)에 입력된다. 심벌 스트림의 디코딩이 디코더 위치(로컬 또는 원격)와는 독립적으로 비트-정확한 결과들을 야기하기 때문에, 참조 화상 버퍼 콘텐츠도 또한 로컬 인코더와 원격 인코더 사이에서 비트 정확하다. 다시 말해서, 인코더의 예측 부분은 디코딩 동안 예측을 사용할 때 디코더가 "보는" 것과 정확히 동일한 샘플 값들을 참조 화상 샘플들로서 "본다". 참조 화상 동기성의 이 기본적인 원리(그리고 결과적인 드리프트, 예를 들어, 채널 오류들 때문에 동기성이 유지될 수 없는 경우)는 본 기술분야의 통상의 기술자에게 잘 알려져 있다.

"로컬" 디코더(533)의 동작은 도 4와 관련하여 위에서 이미 상세히 설명된 "원격" 디코더(310)와 동일할 수 있다. 그러나, 또한 도 4를 잠시 참조하면, 심벌들이 이용가능하고 엔트로피 코더(545) 및 파서(420)에 의한 코딩된 비디오 시퀀스로의 심벌들의 인코딩/디코딩이 무손실일 수 있기 때문에, 채널(412), 수신기(410), 버퍼(415), 및 파서(420)를 포함하는, 디코더(310)의 엔트로피 디코딩 부분들은 로컬 디코더(533)에서 완전히 구현되지 않을 수 있다.

이 시점에서 이루어질 수 있는 관찰은, 디코더에 존재하는 파싱/엔트로피 디코딩을 제외한 임의의 디코더 기술이 또한 필연적으로, 대응하는 인코더에서, 실질적으로 동일한 기능 형식으로 존재할 필요가 있다는 점이다. 인코더 기술들은 포괄적으로 설명된 디코더 기술들의 역이기 때문에 그것들에 대한 설명은 축약될 수 있다. 특정 영역들에서만 더 상세한 설명이 요구되고 아래에 제공된다.

동작의 일부로서, 소스 코더(530)는, "참조 프레임들"로서 지정된 비디오 시퀀스로부터의 하나 이상의 이전에 코딩된 프레임들을 참조하여 예측적으로 입력 프레임을 코딩하는, 움직임 보상된 예측 코딩을 수행할 수 있다. 이러한 방식으로, 코딩 엔진(532)은 입력 프레임의 픽셀 블록들과 입력 프레임에 대한 예측 참조(들)로서 선택될 수 있는 참조 프레임(들)의 픽셀 블록들 간의 차이들을 코딩한다.

로컬 비디오 디코더(533)는, 소스 코더(530)에 의해 생성된 심벌들에 기초하여, 참조 프레임들로서 지정될 수 있는 프레임들의 코딩된 비디오 데이터를 디코딩할 수 있다. 코딩 엔진(532)의 동작들은 유리하게는 손실 프로세스들일 수 있다. 코딩된 비디오 데이터가 비디오 디코더(도 4에 도시되지 않음)에서 디코딩될 수 있는 경우, 재구성된 비디오 시퀀스는 전형적으로 일부 오류들을 갖는 소스 비디오 시퀀스의 복제본일 수 있다. 로컬 비디오 디코더(533)는 참조 프레임들에 대해 비디오 디코더에 의해 수행될 수 있는 디코딩 프로세스들을 복제하고 재구성된 참조 프레임들이 참조 화상 캐시(534)에 저장되게 할 수 있다. 이러한 방식으로, 인코더(303)는 (송신 오류들이 없이) 원단(far-end) 비디오 디코더에 의해 획득될 재구성된 참조 프레임들로서 공통 콘텐츠를 갖는 재구성된 참조 프레임들의 사본들을 로컬로 저장할 수 있다.

예측기(535)는 코딩 엔진(532)에 대한 예측 검색들을 수행할 수 있다. 즉, 코딩될 새로운 프레임에 대해, 예측기(535)는 새로운 화상들에 대한 적절한 예측 참조로서 역할할 수 있는 참조 화상 움직임 벡터들, 블록 형상들 등과 같은 특정 메타데이터 또는 샘플 데이터(후보 참조 픽셀 블록들로서)에 대해 참조 화상 메모리(534)를 검색할 수 있다. 예측기(535)는 적절한 예측 참조들을 찾기 위해 샘플 블록 바이 픽셀 블록(sample block-by-pixel block) 기준으로 동작할 수 있다. 일부 경우들에서, 예측기(535)에 의해 획득된 검색 결과들에 의해 결정된 바와 같이, 입력 화상은 참조 화상 메모리(534)에 저장된 다수의 참조 화상으로부터 인출된 예측 참조들을 가질 수 있다.

컨트롤러(550)는, 예를 들어, 비디오 데이터를 인코딩하기 위해 사용되는 파라미터들 및 서브그룹 파라미터들의 설정을 포함하여, 비디오 코더(530)의 코딩 동작을 관리할 수 있다.

전술한 모든 기능 유닛들의 출력은 엔트로피 코더(545)에서 엔트로피 코딩을 겪을 수 있다. 엔트로피 코더는 다양한 기능 유닛들에 의해 생성된 심벌들을, 예를 들어, 허프만 코딩, 가변 길이 코딩, 산술 코딩 등과 같은 본 기술분야의 통상의 기술자에게 알려진 기술들에 따라 심벌들을 무손실 압축함으로써, 코딩된 비디오 시퀀스로 변환한다.

송신기(540)는, 인코딩된 비디오 데이터를 저장할 수 있는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 통신 채널(560)을 통한 송신을 위해 준비시키기 위해 엔트로피 코더(545)에 의해 생성된 코딩된 비디오 시퀀스(들)를 버퍼링할 수 있다. 송신기(540)는 비디오 코더(530)로부터의 코딩된 비디오 데이터를 송신될 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림(소스들이 도시되지 않음)과 병합할 수 있다.

컨트롤러(550)는 인코더(303)의 동작을 관리할 수 있다. 코딩 동안, 컨트롤러(550)는, 각각의 화상에 적용될 수 있는 코딩 기법들에 영향을 미칠 수 있는, 특정 코딩된 화상 타입을 각각의 코딩된 화상에 할당할 수 있다. 예를 들어, 화상들은 종종 다음 프레임 타입들 중 하나로서 할당될 수 있다:

인트라 화상(I 화상)은 예측의 소스로서 시퀀스 내의 임의의 다른 프레임을 사용하지 않고 코딩되고 디코딩될 수 있는 것일 수 있다. 일부 비디오 코덱들은, 예를 들어, 독립적인 디코더 리프레시(Independent Decoder Refresh) 화상들을 포함하는, 상이한 타입의 인트라 화상들을 허용한다. 본 기술분야의 통상의 기술자는 I 화상들의 해당 변형들 및 그것들 각각의 응용들 및 특징들을 인식한다.

예측 화상(P 화상)은 각각의 블록의 샘플 값들을 예측하기 위해 많아야 하나의 움직임 벡터 및 참조 인덱스를 이용하여 인트라 예측 또는 인터 예측을 이용하여 코딩되고 디코딩될 수 있는 것일 수 있다.

양방향 예측 화상(B 화상)은 각각의 블록의 샘플 값들을 예측하기 위해 많아야 2개의 움직임 벡터 및 참조 인덱스를 이용하여 인트라 예측 또는 인터 예측을 이용하여 코딩되고 디코딩될 수 있는 것일 수 있다. 유사하게, 다중-예측 화상들은 단일 블록의 재구성을 위해 2개보다 많은 참조 화상 및 연관된 메타데이터를 사용할 수 있다.

소스 화상들은 일반적으로 복수의 샘플 블록(예를 들어, 각각 4 x 4, 8 x 8, 4 x 8, 또는 16 x 16 샘플들의 블록들)으로 공간적으로 세분되고 블록 바이 블록(block-by-block) 기준으로 코딩될 수 있다. 블록들은 블록들의 각각의 화상들에 적용되는 코딩 할당에 의해 결정된 다른(이미 코딩된) 블록들을 참조하여 예측적으로 코딩될 수 있다. 예를 들어, I 화상들의 블록들은 비예측적으로 코딩될 수 있거나 그것들은 동일한 화상의 이미 코딩된 블록들을 참조하여 예측적으로 코딩될 수 있다(공간 예측 또는 인트라 예측). P 화상들의 픽셀 블록들은, 하나의 이전에 코딩된 참조 화상을 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 비예측적으로 코딩될 수 있다. B 화상들의 블록들은, 하나 또는 2개의 이전에 코딩된 참조 화상을 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 비예측적으로 코딩될 수 있다.

비디오 코더(303)는 ITU-T Rec. H.265와 같은, 미리 결정된 비디오 코딩 기술 또는 표준에 따라 코딩 동작들을 수행할 수 있다. 그것의 동작 중에, 비디오 코더(303)는, 입력 비디오 시퀀스에서 시간 및 공간 중복성을 이용하는 예측 코딩 동작들을 포함하여, 다양한 압축 동작들을 수행할 수 있다. 따라서, 코딩된 비디오 데이터는 사용 중인 비디오 코딩 기술 또는 표준에 의해 특정된 구문을 따를 수 있다.

일 실시예에서, 송신기(540)는 인코딩된 비디오와 함께 추가적인 데이터를 송신할 수 있다. 비디오 코더(530)는 코딩된 비디오 시퀀스의 일부로서 그러한 데이터를 포함할 수 있다. 추가적인 데이터는 시간/공간/SNR 향상 계층들, 중복 화상들 및 슬라이스들과 같은 다른 형식의 중복 데이터, SEI(Supplementary Enhancement Information) 메시지들, VUI(Visual Usability Information) 파라미터 세트 프래그먼트들 등을 포함할 수 있다.

VVC에서의 DST-7 및 DCT-8의 8-비트 1차 변환 코어들은 더 나은 코딩 효율 또는 정확도를 위해 추가로 튜닝될 수 있다.

예를 들어, 일 실시예에 따르면, 8-비트 DST-7 및 DCT-8 변환 코어들의 세트가 제안된다. 다음의 제안된 방법들은 개별적으로 사용되거나 임의의 순서로 조합될 수 있다.

일 실시예에 따르면, 변환 코어 행렬들은 다음과 같을 수 있다:

다른 실시예에 따르면, 변환 코어 행렬들은 다음과 같을 수 있다:

도 6은 일 실시예에 따른, 비디오 시퀀스의 디코딩 또는 인코딩의 방법(600)을 예시하는 흐름도이다. 일부 구현들에서, 도 6의 하나 이상의 프로세스 블록은 디코더(310)에 의해 수행될 수 있다. 일부 구현들에서, 도 6의 하나 이상의 프로세스 블록은, 인코더(303)와 같이, 디코더(310)로부터 분리되거나 이를 포함하는 다른 디바이스 또는 디바이스들의 그룹에 의해 수행될 수 있다.

도 6을 참조하면, 제1 블록(610)에서, 방법(600)은 인코딩 또는 디코딩을 위한 비디오 시퀀스에 관한 정보를 수신하는 단계를 포함한다.

제2 블록(620)에서, 방법(600)은, 상기 비디오 시퀀스의 인코딩 또는 디코딩을 위해, 제1 크기 타입인 제1 변환 코어 행렬을 사용할지 또는 제2 크기 타입인 제2 변환 코어 행렬을 사용할지를 결정하는 단계를 포함한다.

제3 블록(630)에서, 방법(600)은, 상기 결정에 기초하여, 상기 결정된 제1 변환 코어 행렬 또는 제2 변환 코어 행렬을 사용하여 상기 비디오 시퀀스가 인코딩 또는 디코딩되게 하는 정보를 송신하는 단계를 포함한다.

도 6은 방법(600)의 예시적인 블록들을 도시하지만, 일부 구현들에서, 방법(600)은 추가적인 블록들, 더 적은 블록들, 상이한 블록들, 또는 도 6에 묘사된 것들과는 상이하게 배열된 블록들을 포함할 수 있다. 추가적으로, 또는 대안적으로, 방법(600)의 블록들 중 2개 이상이 병렬로 수행될 수 있다.

또한, 제안된 방법은 처리 회로(예를 들어, 하나 이상의 프로세서 또는 하나 이상의 집적 회로)에 의해 구현될 수 있다. 일 예에서, 하나 이상의 프로세서는 제안된 방법들 중 하나 이상을 수행하기 위해 비일시적 컴퓨터 판독가능 매체에 저장되는 프로그램을 실행한다.

도 7은 일 실시예에 따른, 예시적인 변환 코어 행렬들을 예시한다. 예를 들어, 변환 코어 행렬(701)은 16-포인트 이산 사인 변환(DST)-7의 변환 코어 행렬을 예시하고, 변환 코어 행렬(702)은 이산 코사인 변환(DCT)-8의 변환 코어 행렬을 예시한다.

도 8은 일 실시예에 따른, 비디오 시퀀스의 디코딩 또는 인코딩을 위한 장치(800)의 단순화된 블록도이다.

도 8을 참조하면, 장치(800)는 수신 코드(810), 결정 코드(820), 및 송신 코드(830)를 포함한다.

결정 코드(810)는 상기 적어도 하나의 프로세서로 하여금 인코딩 또는 디코딩을 위한 비디오 시퀀스에 관한 정보를 수신하게 하도록 구성된다.

결정 코드(820)는 상기 적어도 하나의 프로세서로 하여금, 상기 비디오 시퀀스의 인코딩 또는 디코딩을 위해, 제1 크기 타입인 제1 변환 코어 행렬을 사용할지 또는 제2 크기 타입인 제2 변환 코어 행렬을 사용할지를 결정하게 하도록 구성된다.

송신 코드(830)는 상기 적어도 하나의 프로세서로 하여금, 상기 결정에 기초하여, 상기 결정된 제1 변환 코어 행렬 또는 제2 변환 코어 행렬을 사용하여 상기 비디오 시퀀스가 인코딩 또는 디코딩되게 하는 정보를 송신하게 하도록 구성된다.

위에서 설명된 기법들은 컴퓨터 판독가능 명령어들을 이용하여 컴퓨터 소프트웨어로서 구현되고 하나 이상의 컴퓨터 판독가능 매체에 물리적으로 저장될 수 있다.

도 9는 실시예들을 구현하기에 적합한 컴퓨터 시스템(900)에 대한 도면이다.

컴퓨터 소프트웨어는, 컴퓨터 중앙 처리 유닛(CPU)들, 그래픽 처리 유닛(GPU)들 등에 의해, 직접, 또는 해석, 마이크로-코드 실행 등을 통해 실행될 수 있는 명령어들을 포함하는 코드를 생성하기 위해 어셈블리, 컴파일, 링킹, 또는 유사한 메커니즘들이 수행될 수 있는 임의의 적합한 머신 코드 또는 컴퓨터 언어를 이용하여 코딩될 수 있다.

명령어들은, 예를 들어, 개인용 컴퓨터, 태블릿 컴퓨터, 서버, 스마트폰, 게이밍 디바이스, 사물 인터넷 디바이스 등을 포함하여, 다양한 타입의 컴퓨터들 또는 그것의 컴포넌트들 상에서 실행될 수 있다.

컴퓨터 시스템(900)에 대한 도 9에 도시된 컴포넌트들은 사실상 예시적인 것이고, 실시예들을 구현하는 컴퓨터 소프트웨어의 사용 또는 기능성의 범위에 대한 임의의 제한을 암시하도록 의도되지 않는다. 컴포넌트들의 구성이 컴퓨터 시스템(900)의 예시적인 실시예에서 예시된 컴포넌트들 중 임의의 하나 또는 이들의 조합과 관련하여 임의의 종속성 또는 요건을 갖는 것으로 해석되어서도 안 된다.

컴퓨터 시스템(900)은 특정 휴먼 인터페이스 입력 디바이스들을 포함할 수 있다. 그러한 휴먼 인터페이스 입력 디바이스는, 예를 들어, 촉각 입력(예컨대: 키스트로크, 스와이프, 데이터 글러브 움직임), 오디오 입력(예컨대: 음성, 손뼉), 시각적 입력(예컨대, 제스처), 후각적 입력(묘사되지 않음)을 통한 하나 이상의 인간 사용자에 의한 입력에 응답할 수 있다. 휴먼 인터페이스 디바이스들은 또한 오디오(예컨대: 음성, 음악, 주변 사운드), 이미지들(예컨대: 스캐닝된 이미지들, 스틸 이미지 카메라로부터 획득된 사진 이미지들), 비디오(예컨대 2차원 비디오, 입체적 비디오를 포함하는 3차원 비디오)와 같은, 인간에 의한 의식적인 입력과 반드시 직접적으로 관련되는 것은 아닌 특정 미디어를 캡처하기 위해 사용될 수 있다.

입력 휴먼 인터페이스 디바이스들은: 키보드(901), 마우스(902), 트랙패드(903), 터치 스크린(910), 데이터-글러브(904), 조이스틱(905), 마이크로폰(906), 스캐너(907), 카메라(908) 중 하나 이상(각각의 하나만이 묘사됨)을 포함할 수 있다.

컴퓨터 시스템(900)은 특정 휴먼 인터페이스 출력 디바이스들을 또한 포함할 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은, 예를 들어, 촉각 출력, 사운드, 광, 및 냄새/맛을 통해 하나 이상의 인간 사용자의 감각들을 자극하고 있을 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은 촉각 출력 디바이스들(예를 들어, 터치-스크린(910), 데이터-글러브(904), 또는 조이스틱(905)에 의한 촉각 피드백이지만, 입력 디바이스들로서 역할하지 않는 촉각 피드백 디바이스들도 있을 수 있음), 오디오 출력 디바이스들(예컨대: 스피커들(909), 헤드폰들(묘사되지 않음)), 시각적 출력 디바이스들(예컨대 음극선 관(CRT) 스크린들, 액정 디스플레이(LCD) 스크린들, 플라즈마 스크린들, 유기 발광 다이오드(OLED) 스크린들을 포함하는 스크린들(910) - 각각은 터치-스크린 입력 능력이 있거나 없고, 각각은 촉각 피드백 능력이 있거나 없고, 이들 중 일부는 스테레오그래픽 출력과 같은 수단을 통해 2차원 시각적 출력 또는 3개보다 많은 차원의 출력을 출력할 수 있음 -; 가상 현실 안경(묘사되지 않음), 홀로그래픽 디스플레이들 및 연기 탱크들(묘사되지 않음)), 및 프린터들(묘사되지 않음)을 포함할 수 있다.

컴퓨터 시스템(900)은 인간 액세스 가능한 저장 디바이스들 및 그것들과 연관된 매체들, 예컨대 CD/DVD 등의 매체(921)를 갖는 CD/DVD ROM/RW(920)를 포함하는 광학 매체, 썸-드라이브(922), 이동식 하드 드라이브 또는 솔리드 스테이트 드라이브(923), 테이프 및 플로피 디스크(묘사되지 않음)와 같은 레거시 자기 매체, 보안 동글(묘사되지 않음)과 같은 특수화된 ROM/ASIC/PLD 기반 디바이스들 등을 또한 포함할 수 있다.

본 기술분야의 통상의 기술자들은 또한, 현재 개시된 주제와 관련하여 사용되는 용어 "컴퓨터 판독가능 매체"가 송신 매체, 반송파들, 또는 다른 일시적 신호들을 포함하지 않는다는 것을 이해해야 한다.

컴퓨터 시스템(900)은 하나 이상의 통신 네트워크에 대한 인터페이스를 또한 포함할 수 있다. 네트워크들은 예를 들어 무선, 유선, 광학일 수 있다. 네트워크들은 추가로 로컬, 광역, 대도시, 차량 및 산업, 실시간, 지연-허용(delay-tolerant) 등일 수 있다. 네트워크들의 예들은 로컬 영역 네트워크들, 예컨대 이더넷, 무선 LAN들, 글로벌 이동 통신 시스템(GSM), 3세대(3G), 4세대(4G), 5세대(5G), 롱-텀 에볼루션(LTE) 등을 포함하는 셀룰러 네트워크들, 케이블 TV, 위성 TV 및 지상파 브로드캐스트 TV를 포함하는 TV 유선 또는 무선 광역 디지털 네트워크들, CANBus를 포함하는 차량 및 산업 등을 포함한다. 특정 네트워크들은 일반적으로 특정 범용 데이터 포트들 또는 주변 버스들((949))(예컨대, 예를 들어, 컴퓨터 시스템(900)의 범용 직렬 버스(USB) 포트들)에 부착된 외부 네트워크 인터페이스 어댑터들을 요구한다; 다른 것들은 일반적으로 아래에 설명되는 바와 같은 시스템 버스로의 부착에 의해 컴퓨터 시스템(900)의 코어에 통합된다(예를 들어, PC 컴퓨터 시스템으로의 이더넷 인터페이스는 또는 스마트폰 컴퓨터 시스템으로의 셀룰러 네트워크 인터페이스). 이들 네트워크들 중 임의의 것을 사용하여, 컴퓨터 시스템(900)은 다른 엔티티들과 통신할 수 있다. 그러한 통신은 단방향성 수신 전용(예를 들어, 브로드캐스트 TV), 단방향성 송신 전용(예를 들어, CANbus 대 특정 CANbus 디바이스들), 또는 예를 들어 로컬 또는 광역 디지털 네트워크들을 사용하는 다른 컴퓨터 시스템들과의 양방향성일 수 있다. 위에서 설명된 바와 같은 해당 네트워크들 및 네트워크 인터페이스들 각각에 대해 특정 프로토콜들 및 프로토콜 스택들이 사용될 수 있다.

전술한 휴먼 인터페이스 디바이스들, 인간-액세스 가능한 저장 디바이스들, 및 네트워크 인터페이스들은 컴퓨터 시스템(900)의 코어(940)에 부착될 수 있다.

코어(940)는 하나 이상의 중앙 처리 유닛(CPU)(941), 그래픽 처리 유닛(GPU)(942), 필드 프로그래머블 게이트 영역(FPGA)(943)의 형식으로 특수화된 프로그래머블 처리 유닛들, 특정 태스크들에 대한 하드웨어 가속기들(944) 등을 포함할 수 있다. 이들 디바이스는, 판독 전용 메모리(ROM)(945), 랜덤 액세스 메모리(RAM)(946), 내부 비-사용자 액세스 가능 하드 드라이브들, 솔리드-스테이트 드라이브들(SSD들) 등과 같은 내부 대용량 저장소(947)와 함께, 시스템 버스(948)를 통해 연결될 수 있다. 일부 컴퓨터 시스템들에서, 시스템 버스(948)는 추가적인 CPU들, GPU들 등에 의한 확장을 가능하게 하기 위해 하나 이상의 물리적 플러그의 형식으로 액세스 가능할 수 있다. 주변 디바이스들은 코어의 시스템 버스(948)에 직접, 또는 주변 버스(949)를 통해 부착될 수 있다. 주변 버스를 위한 아키텍처들은 PCI(peripheral component interconnect), USB 등을 포함한다.

CPU들(941), GPU들(942), FPGA들(943), 및 가속기들(944)은, 조합하여, 전술한 컴퓨터 코드를 구성할 수 있는 특정 명령어들을 실행할 수 있다. 해당 컴퓨터 코드는 ROM(945) 또는 RAM(946)에 저장될 수 있다. 과도적인 데이터가 또한 RAM(946)에 저장될 수 있는 반면, 영구 데이터는, 예를 들어, 내부 대용량 저장소(947)에 저장될 수 있다. 메모리 디바이스들 중 임의의 것에 대한 고속 저장 및 검색은, 하나 이상의 CPU(941), GPU(942), 대용량 저장소(947), ROM(945), RAM(946) 등과 밀접하게 연관될 수 있는, 캐시 메모리의 사용을 통해 가능하게 될 수 있다.

컴퓨터 판독가능 매체는 다양한 컴퓨터 구현 동작들을 수행하기 위한 컴퓨터 코드를 그 위에 가질 수 있다. 매체 및 컴퓨터 코드는 실시예들의 목적을 위해 특별히 설계되고 구성된 것들일 수 있거나, 또는 그것들은 컴퓨터 소프트웨어 기술분야의 기술자들에게 잘 알려져 있고 이용가능한 종류의 것일 수 있다.

제한이 아니라 예로서, 아키텍처를 갖는 컴퓨터 시스템(900), 및 구체적으로 코어(940)는 프로세서(들)(CPU들, GPU들, FPGA, 가속기들 등을 포함함)가 하나 이상의 유형의(tangible) 컴퓨터 판독가능 매체에 구현된 소프트웨어를 실행하는 결과로서 기능성을 제공할 수 있다. 그러한 컴퓨터 판독가능 매체는 위에 소개된 바와 같은 사용자-액세스 가능한 대용량 저장소뿐만 아니라, 코어-내부 대용량 저장소(947) 또는 ROM(945)과 같은 비일시적인 본질의 것인 코어(940)의 특정 저장소와 연관된 매체일 수 있다. 다양한 실시예들을 구현하는 소프트웨어가 그러한 디바이스들에 저장되고 코어(940)에 의해 실행될 수 있다. 컴퓨터 판독가능 매체는 특정 필요에 따라 하나 이상의 메모리 디바이스 또는 칩을 포함할 수 있다. 소프트웨어는 코어(940) 및 구체적으로 그 내부의 프로세서들(CPU, GPU, FPGA 등을 포함함)로 하여금, RAM(946)에 저장된 데이터 구조들을 정의하는 것 및 소프트웨어에 의해 정의된 프로세스들에 따라 그러한 데이터 구조들을 수정하는 것을 포함하여, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하게 할 수 있다. 추가로 또는 대안으로서, 컴퓨터 시스템은, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하기 위해 소프트웨어 대신에 또는 소프트웨어와 함께 동작할 수 있는, 회로(예를 들어: 가속기(944))에 하드와이어링되거나 다른 방식으로 구현된 로직의 결과로서 기능성을 제공할 수 있다. 소프트웨어에 대한 참조는, 적절한 경우, 로직을 포함할 수 있고, 그 반대도 가능하다. 컴퓨터 판독가능 매체에 대한 참조는, 적절한 경우, 실행을 위한 소프트웨어를 저장하는 회로(예컨대 집적 회로(IC)), 또는 실행을 위한 로직을 구현하는 회로, 또는 둘 다를 포함할 수 있다. 실시예들은 하드웨어 및 소프트웨어의 임의의 적합한 조합을 포함한다.

본 개시내용이 여러 예시적인 실시예들을 설명하였지만, 본 개시내용의 범위 내에 속하는 변경들, 치환들, 및 다양한 대체 균등물들이 존재한다. 따라서, 본 기술분야의 통상의 기술자들은, 비록 본 명세서에 명시적으로 도시되거나 설명되지는 않았지만, 본 개시내용의 원리들을 구현하고 따라서 그것의 진의 및 범위 내에 있는, 다수의 시스템들 및 방법들을 고안할 수 있을 것이라는 점이 인정될 것이다.

Claims

디코딩 또는 인코딩의 방법으로서,
상기 방법은 적어도 하나의 프로세서에 의해 수행되고, 상기 방법은:
인코딩 또는 디코딩을 위한 비디오 시퀀스에 관한 정보를 수신하는 단계;
상기 비디오 시퀀스의 인코딩 또는 디코딩을 위해, 제1 크기 타입인 제1 변환 코어 행렬을 사용할지 또는 제2 크기 타입인 제2 변환 코어 행렬을 사용할지를 결정하는 단계 - 상기 제1 변환 코어 행렬은 16-포인트 DST-7 및 32-포인트 DST-7로부터 선택되고, 상기 32-포인트 DST-7은 제1 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F}을 포함하는 행렬을 이용하여 구성되고, 여기서 상기 제1 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F} = {4, 9, 13, 17, 21, 26, 30, 34, 38, 42, 46, 50, 53, 56, 60, 63, 66, 68, 72, 74, 77, 78, 80, 82, 84, 85, 86, 87, 88, 89, 90, 90}이고, 상기 제2 변환 코어 행렬은 16-포인트 DCT-8 및 32-포인트 DCT-8로부터 선택되고, 상기 32-포인트 DCT-8은 제2 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F}을 포함하는 행렬을 이용하여 구성되고, 여기서 상기 제2 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F} = {90, 90, 89, 88, 87, 86, 85, 84, 82, 80, 78, 77, 74, 72, 68, 66, 63, 60, 56, 53, 50, 46, 42, 38, 34, 30, 26, 21, 17, 13, 9, 4}임 -; 및
상기 결정에 기초하여, 상기 결정된 제1 변환 코어 행렬 또는 제2 변환 코어 행렬을 사용하여 상기 비디오 시퀀스가 인코딩 또는 디코딩되게 하는 정보를 송신하는 단계를 포함하는, 방법.
제1항에 있어서,
상기 제1 변환 코어 행렬은 이산 사인 변환(DST)-7이고 상기 제2 변환 코어 행렬은 이산 코사인 변환(DCT)-8인, 방법.
제2항에 있어서,
상기 제1 변환 코어 행렬의 각 행의 수들은, 상기 제2 변환 코어 행렬의 대응하는 행의 수들과 동일한 절대값을 가지고 상기 제2 변환 코어 행렬의 상기 대응하는 행의 수들의 역순인, 방법.
제2항에 있어서,
상기 제1 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 32-포인트 DST-7이고:

상기 제2 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 32-포인트 DCT-8인:

방법.
제2항에 있어서,
상기 제1 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 16-포인트 DST-7이고:

여기서 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p} = { 8, 17, 25, 33, 40, 48, 55, 62, 68, 73, 77, 81, 85, 87, 88, 88}이고,
상기 제2 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 16-포인트 DCT-8이고:

여기서 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p} = { 88, 88, 87, 85, 81, 77, 73, 68, 62, 55, 48, 40, 33, 25, 17, 8}인, 방법.
비디오 시퀀스의 디코딩 또는 인코딩을 위한 장치로서,
상기 장치는:
컴퓨터 프로그램 코드를 저장하도록 구성된 적어도 하나의 메모리; 및
상기 적어도 하나의 메모리에 액세스하고 상기 컴퓨터 프로그램 코드에 따라 동작하도록 구성된 적어도 하나의 프로세서를 포함하고, 상기 컴퓨터 프로그램 코드는:
상기 적어도 하나의 프로세서로 하여금 인코딩 또는 디코딩을 위한 비디오 시퀀스에 관한 정보를 수신하게 하도록 구성된 수신 코드;
상기 적어도 하나의 프로세서로 하여금, 상기 비디오 시퀀스의 인코딩 또는 디코딩을 위해, 제1 크기 타입인 제1 변환 코어 행렬을 사용할지 또는 제2 크기 타입인 제2 변환 코어 행렬을 사용할지를 결정하게 하도록 구성된 결정 코드 - 상기 제1 변환 코어 행렬은 16-포인트 DST-7 및 32-포인트 DST-7로부터 선택되고, 상기 32-포인트 DST-7은 제1 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F}을 포함하는 행렬을 이용하여 구성되고, 여기서 상기 제1 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F} = {4, 9, 13, 17, 21, 26, 30, 34, 38, 42, 46, 50, 53, 56, 60, 63, 66, 68, 72, 74, 77, 78, 80, 82, 84, 85, 86, 87, 88, 89, 90, 90}이고, 상기 제2 변환 코어 행렬은 16-포인트 DCT-8 및 32-포인트 DCT-8로부터 선택되고, 상기 32-포인트 DCT-8은 제2 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F}을 포함하는 행렬을 이용하여 구성되고, 여기서 상기 제2 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F} = {90, 90, 89, 88, 87, 86, 85, 84, 82, 80, 78, 77, 74, 72, 68, 66, 63, 60, 56, 53, 50, 46, 42, 38, 34, 30, 26, 21, 17, 13, 9, 4}임 -; 및
상기 적어도 하나의 프로세서로 하여금, 상기 결정에 기초하여, 상기 결정된 제1 변환 코어 행렬 또는 제2 변환 코어 행렬을 사용하여 상기 비디오 시퀀스가 인코딩 또는 디코딩되게 하는 정보를 송신하게 하도록 구성된 송신 코드를 포함하는, 장치.
제6항에 있어서,
상기 제1 변환 코어 행렬은 이산 사인 변환(DST)-7이고 상기 제2 변환 코어 행렬은 이산 코사인 변환(DCT)-8인, 장치.
제7항에 있어서,
상기 제1 변환 코어 행렬의 각 행의 수들은, 상기 제2 변환 코어 행렬의 대응하는 행의 수들과 동일한 절대값을 가지고 상기 제2 변환 코어 행렬의 상기 대응하는 행의 수들의 역순인, 장치.
제7항에 있어서,
상기 제1 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 32-포인트 DST-7이고:

상기 제2 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 32-포인트 DCT-8인:

장치.
제7항에 있어서,
상기 제1 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 16-포인트 DST-7이고:

여기서 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p} = { 8, 17, 25, 33, 40, 48, 55, 62, 68, 73, 77, 81, 85, 87, 88, 88}이고,
상기 제2 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 16-포인트 DCT-8이고:

여기서 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p} = { 88, 88, 87, 85, 81, 77, 73, 68, 62, 55, 48, 40, 33, 25, 17, 8}인, 장치.
명령어들을 저장하는 비일시적 컴퓨터 판독가능 저장 매체로서, 상기 명령어들은 적어도 하나의 프로세서로 하여금:
인코딩 또는 디코딩을 위한 비디오 시퀀스에 관한 정보를 수신하고;
상기 비디오 시퀀스의 인코딩 또는 디코딩을 위해, 제1 크기 타입인 제1 변환 코어 행렬을 사용할지 또는 제2 크기 타입인 제2 변환 코어 행렬을 사용할지를 결정하고 - 상기 제1 변환 코어 행렬은 16-포인트 DST-7 및 32-포인트 DST-7로부터 선택되고, 상기 32-포인트 DST-7은 제1 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F}을 포함하는 행렬을 이용하여 구성되고, 여기서 상기 제1 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F} = {4, 9, 13, 17, 21, 26, 30, 34, 38, 42, 46, 50, 53, 56, 60, 63, 66, 68, 72, 74, 77, 78, 80, 82, 84, 85, 86, 87, 88, 89, 90, 90}이고, 상기 제2 변환 코어 행렬은 16-포인트 DCT-8 및 32-포인트 DCT-8로부터 선택되고, 상기 32-포인트 DCT-8은 제2 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F}을 포함하는 행렬을 이용하여 구성되고, 여기서 상기 제2 세트의 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p, q, r, s, t, u, v, w, x, y, z, A, B, C, D, E, F} = {90, 90, 89, 88, 87, 86, 85, 84, 82, 80, 78, 77, 74, 72, 68, 66, 63, 60, 56, 53, 50, 46, 42, 38, 34, 30, 26, 21, 17, 13, 9, 4}임 -;
상기 결정에 기초하여, 상기 결정된 제1 변환 코어 행렬 또는 제2 변환 코어 행렬을 사용하여 상기 비디오 시퀀스가 인코딩 또는 디코딩되게 하는 정보를 송신하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.
제11항에 있어서,
상기 제1 변환 코어 행렬은 이산 사인 변환(DST)-7이고 상기 제2 변환 코어 행렬은 이산 코사인 변환(DCT)-8인, 비일시적 컴퓨터 판독가능 저장 매체.
제12항에 있어서,
상기 제1 변환 코어 행렬의 각 행의 수들은, 상기 제2 변환 코어 행렬의 대응하는 행의 수들과 동일한 절대값을 가지고 상기 제2 변환 코어 행렬의 상기 대응하는 행의 수들의 역순인, 비일시적 컴퓨터 판독가능 저장 매체.
제12항에 있어서,
상기 제1 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 32-포인트 DST-7이고:

상기 제2 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 32-포인트 DCT-8인:

비일시적 컴퓨터 판독가능 저장 매체.
제12항에 있어서,
상기 제1 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 16-포인트 DST-7이고:

여기서 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p} = { 8, 17, 25, 33, 40, 48, 55, 62, 68, 73, 77, 81, 85, 87, 88, 88}이고,
상기 제2 변환 코어 행렬은 다음의 행렬을 이용하여 구성되는 16-포인트 DCT-8이고:

여기서 {a, b, c, d, e, f, g, h, i, j, k, l, m, n, o, p} = { 88, 88, 87, 85, 81, 77, 73, 68, 62, 55, 48, 40, 33, 25, 17, 8}인, 비일시적 컴퓨터 판독가능 저장 매체.