KR102410293B1 - 비디오 시퀀스의 디코딩을 위한 방법 및 장치 - Google Patents

비디오 시퀀스의 디코딩을 위한 방법 및 장치 Download PDF

Info

Publication number
KR102410293B1
KR102410293B1 KR1020207030264A KR20207030264A KR102410293B1 KR 102410293 B1 KR102410293 B1 KR 102410293B1 KR 1020207030264 A KR1020207030264 A KR 1020207030264A KR 20207030264 A KR20207030264 A KR 20207030264A KR 102410293 B1 KR102410293 B1 KR 102410293B1
Authority
KR
South Korea
Prior art keywords
blocks
sub
coding unit
width
height
Prior art date
Application number
KR1020207030264A
Other languages
English (en)
Other versions
KR20200128160A (ko
Inventor
신 자오
샹 리
산 류
량 자오
Original Assignee
텐센트 아메리카 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텐센트 아메리카 엘엘씨 filed Critical 텐센트 아메리카 엘엘씨
Publication of KR20200128160A publication Critical patent/KR20200128160A/ko
Application granted granted Critical
Publication of KR102410293B1 publication Critical patent/KR102410293B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/112—Selection of coding mode or of prediction mode according to a given display mode, e.g. for interlaced or progressive display mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/167—Position within a video image, e.g. region of interest [ROI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/63—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using sub-band based transform, e.g. wavelets
    • H04N19/64—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using sub-band based transform, e.g. wavelets characterised by ordering of coefficients or of bits for transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

비디오 시퀀스의 디코딩을 위한 인트라 및/또는 인터 예측을 제어하는 방법 및 이를 위한 장치가 제공된다. 이 방법은 코딩 단위의 폭 또는 높이가 2의 거듭제곱인지를 결정하는 단계, 및 상기 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 상기 코딩 단위를 서브-블록들로 분열 - 상기 서브-블록들의 수가 최소화되도록, 상기 서브-블록들 각각은 2의 거듭제곱이고 최대화된 폭 또는 높이를 가짐 - 하는 단계를 포함한다. 이 방법은 상기 코딩 단위가 분열되는 상기 서브-블록들에 대해 상기 인트라 및/또는 인터 예측을 적용하는 단계를 추가로 포함한다.

Description

비디오 시퀀스의 디코딩을 위한 방법 및 장치
관련 출원의 상호 참조
본 출원은 미국 특허 상표청에 2018년 4월 26일자로 출원된 미국 가특허 출원 제62/663,179호로부터의 우선권, 및 2018년 12월 6일자로 출원된 미국 특허 출원 제16/212,094호로부터의 우선권을 주장하고, 해당 출원은 그 전체가 인용에 의해 본 명세서에 통합된다.
분야
실시예들에 따른 방법들 및 장치들은 비디오 처리에 관한 것이고, 더 특정하게는, 서브-블록 변환에 관한 것이다.
HEVC(High Efficiency Video Coding)에서, 코딩 트리 단위(coding tree unit, CTU)는 다양한 로컬 특성들에 적응하기 위해 코딩 트리로 나타내어진 쿼드트리 구조를 이용하여 코딩 단위(coding unit, CU)들로 분열된다. 화상 영역을 인터-화상(시간) 예측을 이용하여 코딩할지 또는 인트라-화상(공간) 예측을 이용하여 코딩할지의 결정은 CU 레벨에서 이루어진다. 각각의 CU는 PU 분열 타입에 따라 1개, 2개 또는 4개의 예측 단위(prediction unit, PU)로 추가로 분열될 수 있다. 하나의 PU 내부에서는, 동일한 예측 프로세스가 적용되고 관련 정보가 PU 기준으로 디코더로 송신된다. PU 분열 타입에 기초하여 예측 프로세스를 적용함으로써 잔차 블록을 획득한 후에, CU는 CU에 대한 코딩 트리와 유사한 다른 쿼드트리 구조에 따라 변환 단위(transform unit, TU)들로 분할될 수 있다. HEVC 구조의 하나의 특징은 그것이 CU, PU, 및 TU를 포함하는 다수의 분할 개념을 갖는다는 것이다. HEVC에서, CU 또는 TU는 단지 정사각형 형상일 수 있는 반면, PU는 인터 예측된 블록에 대해 정사각형 또는 직사각형 형상일 수 있다. HEVC의 나중 단계에서는 일부가 인트라 예측 및 변환을 위해 직사각형 형상 PU들을 허용할 것을 제안하였다. 이들 제안은 HEVC에 채택되지 않았지만 JEM(Joint Exploration Model)에서 사용되도록 확장되었다.
화상 경계에서, HEVC는 블록이 화상 경계에 크기가 피팅될 때까지 쿼드트리 분열을 유지하도록 암시적 쿼드트리 분열을 적용한다.
QTBT(quadtree plus binary tree) 구조는 다수의 분할 타입의 개념들을 제거하는데, 즉, CU, PU 및 TU 개념들의 분리를 제거하고, CU 분할 형상들에 대한 더 많은 유연성을 지원한다. QTBT 구조에서, CU는 정사각형 또는 직사각형 형상을 가질 수 있다.
도 1a는 QTBT 구조에 대한 도면이다.
도 1a를 참조하면, CTU는 먼저 쿼드트리 구조에 의해 분할된다. 쿼드트리 리프 노드들은 이진 트리 구조에 의해 추가로 분할된다. 이진 트리 분열에는, 대칭 수평 분열 및 대칭 수직 분열의 2개의 분열 타입이 존재한다. 이진 트리 리프 노드들은 CU들이라고 불리고, 해당 세그먼트화는 어떠한 추가 분할도 없이 예측 및 변환 처리를 위해 사용된다. 이는 CU, PU 및 TU가 QTBT 코딩 블록 구조에서 동일한 블록 크기를 갖는다는 것을 의미한다. JEM에서, CU는 때때로 상이한 색 성분들의 코딩 블록들(CB들)로 구성되고, 예를 들어, 하나의 CU는 4:2:0 크로마 포맷의 P 및 B 슬라이스들의 경우에 하나의 루마 CB 및 2개의 크로마 CB를 포함하고, CU는 때때로 단일 성분의 CB로 구성되고, 예를 들어, 하나의 CU는 I 슬라이스들의 경우에 단 하나의 루마 CB 또는 단 2개의 크로마 CB만을 포함한다.
QTBT 분할 스킴에 대해 다음 파라미터들이 정의된다.
- CTU 크기: 쿼드트리의 루트 노드 크기, HEVC에서와 동일한 개념
- MinQTSize: 최소 허용 쿼드트리 리프 노드 크기
- MaxBTSize: 최대 허용 이진 트리 루트 노드 크기
- MaxBTDepth: 최대 허용 이진 트리 깊이
- MinBTSize: 최소 허용 이진 트리 리프 노드 크기
QTBT 분할 구조의 일 예에서, CTU 크기는 128×128 루마 샘플들과 2개의 대응하는 64×64 블록의 크로마 샘플들로서 설정되고, MinQTSize는 16×16으로 설정될 수 있고, MaxBTSize는 64×64로 설정될 수 있고, MinBTSize(폭과 높이 둘 다에 대해)는 4×4로 설정되고, MaxBTDepth는 4로 설정된다. 쿼드트리 분할은 먼저 CTU에 적용되어 쿼드트리 리프 노드들을 생성한다. 쿼드트리 리프 노드들 각각은 16×16(즉, MinQTSize) 내지 128×128(즉, CTU 크기)의 크기를 가질 수 있다. 쿼드트리 리프 노드의 크기가 128×128이면, 그것은 이진 트리에 의해 추가로 분열되지 않는데 그 이유는 그 크기가 MaxBTSize(즉, 64×64)를 초과하기 때문이다. 그렇지 않으면, 쿼드트리 리프 노드는 이진 트리에 의해 추가로 분할될 수 있다. 따라서, 쿼드트리 리프 노드는 또한 이진 트리에 대한 루트 노드일 수 있고 그것은 0으로서 이진 트리 깊이를 갖는다. 이진 트리 깊이가 MaxBTDepth(즉, 4)에 도달할 때, 추가 분열이 고려되지 않는다. 이진 트리 노드가 MinBTSize(즉, 4)와 동등한 폭을 갖는 경우, 추가 수평 분열이 고려되지 않는다. 유사하게, 이진 트리 노드가 MinBTSize와 동등한 높이를 갖는 경우, 추가 수직 분열이 고려되지 않는다. 이진 트리의 리프 노드들은 어떠한 추가 분할도 없이 예측 및 변환 처리에 의해 추가로 처리된다. JEM에서, 최대 CTU 크기는 256×256 루마 샘플들이다.
도 1a의 (a) 부분은 QTBT를 이용한 블록 분할의 예를 예시하고, 도 1a의 (b) 부분은 대응하는 트리 표현을 예시한다. 실선들은 쿼드트리 분열을 지시하고 점선들은 이진 트리 분열을 지시한다. 이진 트리의 각각의 분열(즉, 비-리프(non-leaf)) 노드에서, 어떤 분열 타입(즉, 수평 또는 수직)이 사용되는지를 지시하기 위해 하나의 플래그가 시그널링되는데, 여기서 0은 수평 분열을 지시하고 1은 수직 분열을 지시한다. 쿼드트리 분열에 대해서는, 분열 타입을 지시할 필요가 없는데 그 이유는 쿼드트리 분열은 동등한 크기를 갖는 4개의 서브-블록을 생성하기 위해 블록을 수평으로 및 수직으로 양쪽 모두에서 항상 분열하기 때문이다.
또한, QTBT 스킴은 루마 및 크로마가 별개의 QTBT 구조를 갖는 능력을 지원한다. 현재, P 및 B 슬라이스들에 대해, 하나의 CTU 내의 루마 및 크로마 CTB들이 동일한 QTBT 구조를 공유한다. 그러나, I 슬라이스들에 대해, 루마 CTB는 QTBT 구조에 의해 CU들로 분할되고, 크로마 CTB들은 다른 QTBT 구조에 의해 크로마 CU들로 분할된다. 이는 I 슬라이스 내의 CU가 루마 성분의 코딩 블록 또는 2개의 크로마 성분의 코딩 블록들로 구성되고, P 또는 B 슬라이스 내의 CU가 3개의 모든 색 성분의 코딩 블록으로 구성된다는 것을 의미한다.
HEVC에서는, 움직임 보상의 메모리 액세스를 감소시키기 위해 작은 블록들에 대한 인터 예측이 제한되고, 따라서 4×8 및 8×4 블록들에 대해 양방향 예측이 지원되지 않고, 4×4 블록들에 대해 인터 예측이 지원되지 않는다. JEM에서 구현된 QTBT에서는, 이들 제한이 제거된다.
블록 분할 구조는 삼진 트리(TT)를 사용할 수 있다. 상세하게, 멀티-타입 트리(MTT)는 QTBT보다 더 유연한 트리 구조이다. MTT에서, 쿼드트리들 및 이진 트리들 이외에, 도 1b의 (a) 및 (b) 부분들에 도시된 바와 같이, 수평 및 수직 센터-사이드 트리플-트리들이 도입된다.
도 1b는 수직 센터-사이드 트리플-트리 분할 및 수평 센터-사이드 트리플-트리 분할에 대한 도면이다.
도 1b를 참조하면, (a) 부분은 수직 센터-사이드 트리플-트리 분할을 도시하고, (b) 부분은 수평 센터-사이드 트리플-트리 분할을 도시한다.
트리플-트리 분할의 주요 이점들은 다음과 같다:
- 트리플-트리 분할은 쿼드트리 및 이진 트리 분할을 보완하는 것이고 블록 중심에 위치하는 객체들을 캡처할 수 있는 반면, 쿼드트리 및 이진 트리는 항상 블록 중심을 따라 분열하고 있다.
- 또한, 제안된 트리플-트리들의 파티션들의 폭 및 높이는 항상 2의 거듭제곱이고, 따라서 어떠한 추가적인 변환도 필요하지 않다.
2-레벨 트리의 설계는 주로 복잡도 감소에 의해 동기부여된다. 이론적으로, 트리의 횡단의 복잡도는
Figure 112020111516630-pct00001
이고, 여기서
Figure 112020111516630-pct00002
는 분열 타입들의 수를 나타내고,
Figure 112020111516630-pct00003
는 트리의 깊이이다.
도 1c 및 도 1d는 2의 정수 제곱들을 나타내는 블록 크기에 대한 지원되는 분열들에 대한 도면들이다.
일반화된 이진 분열 또는 시프팅을 갖는 이진 트리(binary tree with shifting, BTS)가 제안되었다. 각각의 블록은 분열되지 않거나 2개의 직사각형 블록으로 분열된다(수평 방향 또는 수직 방향에서). 결과적인 CU들의 (루마 샘플들에서의) 폭 및 높이 둘 다는 4의 정수 배수들을 나타내어야 한다.
Figure 112020111516630-pct00004
은 분열될 블록의, 루마 샘플들에서의, (수직 분열들에 대한) 폭 또는 (수평 분열들에 대한) 높이를 나타낸다. 양쪽 분열 방향들에 대해, 다음의 분열들이 지원된다(도 1c 및 도 1d에서의 예시들을 참조):
1/2 분열(도 1c에서의 제1 행): 이 분열은
Figure 112020111516630-pct00005
이면 지원된다. 이는 JEM에서의 QTBT에 대한 이진 분열과 유사하다.
1/4 분열 및 3/4 분열(도 1c에서의 제2 행): 이들 분열은
Figure 112020111516630-pct00006
이 2의 정수 제곱을 나타내고
Figure 112020111516630-pct00007
이고
Figure 112020111516630-pct00008
이면 지원된다.
3/8 분열 및 5/8 분열(도 1c에서의 제3 행): 이들 분열은 dim이 2의 정수 제곱을 나타내고
Figure 112020111516630-pct00009
이고
Figure 112020111516630-pct00010
이면 지원된다.
1/3 분열 및 2/3 분열(도 1d에서의 제1 행): 이들 분열은
Figure 112020111516630-pct00011
이고
Figure 112020111516630-pct00012
이면 지원된다.
1/5 분열, 2/5 분열, 3/5 분열 및 2/3 분열(도 1d에서의 제2 행 및 제3 행): 이들 분열은
Figure 112020111516630-pct00013
이고
Figure 112020111516630-pct00014
이면 지원된다.
이 때, 다음의 규약이 사용된다. n/m 수평 분열은 제1 결과 블록(상부 블록)의 높이와 분열될 블록의 높이의 비율이 n/m과 동등한 분열을 특정한다. 유사하게, n/m 수직 분열은 제1 결과 블록(좌측 블록)의 폭과 분열될 블록의 폭의 비율이 n/m과 동등한 분열을 특정한다. 분열될 측의 크기가
Figure 112020111516630-pct00015
과 동등하지 않다면, 그것은
Figure 112020111516630-pct00016
또는
Figure 112020111516630-pct00017
과 동등하다.
이진 분열은 그것의 분열 방향 및 그것의 분열 비율에 의해 고유하게 결정된다. 이진 분열들의 방향은 이전 분열에 의존하여 코딩되는데, 즉 수평 또는 수직 분열로서 시그널링되는 대신에, 그것들은 직각 또는 평행 분열로서 시그널링되지만, 항상 수평 또는 수직 분열로 변환될 수 있다. 루트 레벨에서는, 어떠한 이전 분열도 시그널링되지 않았고 제1 직각 분열은 수평 분열이고 제1 평행 분열은 수직 분열이다. 이진 플래그 perpend_split_flag가 2개의 가능한 방향(직각 및 평행)을 구별한다. 그 후 분열 비율이 분열할 위치를 기술한다(도 1c 및 도 1d 참조). 그것은 이진 결정 트리를 이용하여 코딩된다. 어떠한 제한도 없이, 시프팅을 갖는 이진 분열들에 대한 전체 시그널링 트리가 도 1d에 도시되어 있다. 분열 방향뿐만 아니라 분열 비율 둘 다는 맥락 기반 적응적 산술 코딩(context-based adaptive arithmetic coding, CABAC)을 이용하여 코딩될 수 있다. 이진 트리 깊이의 카운팅은 직각 1/2 분열이 아닌 제1 분열로 시작된다.
도 1e는 비대칭 이진 트리(asymmetric binary tree, ABT) 블록 분할 구조에서의 분열 모드(트리 타입들)에 대한 도면이다.
ABT 블록 분할 구조도 제안되었다. 도 1e에 도시된 바와 같이, 블록은 1:3 또는 3:1 파티션들, 예를 들어, HOR_UP, HOR_DOWN, VER_LEFT, VER_RIGHT을 이용하여 분할될 수 있다. BTS 및 ABT 둘 다에 대해, 파티션의 폭 또는 높이는 비-2-거듭제곱(non-power-of-2)일 수 있다.
HEVC에서 이용된 이산 코사인 변환(DCT)-Ⅱ및 4×4 이산 사인 변환(DST)-VII에 더하여, AMT(Adaptive Multiple Transform), 또는 EMT(Enhanced Multiple Transform) 스킴이 인터 및 인트라 코딩된 블록 둘 다에 대한 잔차 코딩을 위해 사용된다. AMT 스킴은 HEVC에서의 현재 변환들 이외의 DCT/DST 패밀리들로부터의 다수의 선택된 변환들을 사용한다. 새로 도입된 변환 행렬들은 DST-VII, DCT-VIII, DST-I 및 DCT-V이다. 표 1은 선택된 DST/DCT의 기저 함수들을 보여준다.
Figure 112020111516630-pct00018
변환 행렬의 직교성을 유지하기 위해, 변환 행렬들은 HEVC에서의 변환 행렬들보다 더 정확하게 양자화되고, HEVC에서의 8-비트 표현 대신 10-비트 표현을 갖는다. 16-비트의 범위 내에 변환된 계수들의 중간 값들을 유지하기 위해, 수평 및 수직 변환들 후에, 모든 계수들은 현재 HEVC 변환들에서 사용된 우측 시프트와 비교하여 2개 더 많은 비트만큼 우측 시프트된다.
AMT는 폭 및 높이 둘 다 64보다 작거나 그와 동등한 CU들에 적용되고, AMT가 적용되는지 여부는 CU 레벨 플래그에 의해 제어된다. CU 레벨 플래그가 0과 동등할 때, 잔차를 인코딩하기 위해 CU에서 DCT-II가 적용된다. AMT-인에이블 CU 내의 루마 코딩 블록에 대해, 사용될 수평 및 수직 변환들을 식별하기 위해 2개의 추가적인 플래그가 시그널링된다. HEVC에서와 같이, JEM에서는 변환 스킵 모드를 이용하여 블록의 잔차가 코딩될 수 있다. 구문 코딩의 중복성을 피하기 위해, CU-레벨 AMT 플래그가 제로와 동등하지 않을 때는 변환 스킵 플래그가 시그널링되지 않는다.
인트라 잔차 코딩에 대해, 상이한 인트라 예측 모드들의 상이한 잔차 통계로 인해, 모드-의존 변환 후보 선택 프로세스가 사용된다. 3개의 변환 서브세트가 표에 제시된 바와 같이 정의되고, 표 2에서 특정된 바와 같이, 인트라 예측 모드에 기초하여 변환 서브세트가 선택된다.
Figure 112020111516630-pct00019
서브세트 개념으로, 변환 서브세트는 1과 동등한 CU-레벨 AMT 플래그를 갖는 CU의 인트라 예측 모드를 이용하여 표 2에 기초하여 먼저 식별될 수 있다. 그 후, 수평 및 수직 변환 각각에 대해, 표 3에 따른, 식별된 변환 서브세트 내의 2개의 변환 후보 중 하나가 플래그들로 명시적으로 시그널링되는 것에 기초하여 선택될 수 있다.
Figure 112020111516630-pct00020
그러나, 인터 예측 잔차에 대해, DST-VII 및 DCT-VIII로 구성되는 하나의 변환 세트만이 모든 인터 모드들에 대해 그리고 수평 및 수직 변환 둘 다에 대해 사용된다.
AMT의 복잡도는 인코더 측에서 비교적 높은데, 그 이유는 총 5개의 상이한 변환 후보(DCT-II 및 4개의 다중 변환 후보)가 부루트포스 검색이 이용될 때 각각의 잔차 블록에 대해 레이트-왜곡 비용으로 평가될 필요가 있기 때문이다. 인코더에서의 이러한 복잡도 문제를 완화하기 위해, JEM에서의 알고리즘 가속을 위해 수 개의 최적화 방법들이 설계된다.
BTS 및 ABT 둘 다에 대해, 파티션의 폭 또는 높이는 비-2-거듭제곱, 예를 들어, 6, 12, 20, 24일 수 있다. 이는 비-2-거듭제곱 변환의 사용을 불가피하게 도입하고, 이는 변환 코어들을 증가시키고, 비-2-거듭제곱 변환을 핸들링하기 위해 별개의 기능들/모듈들을 필요로 한다. 또한, 파티션의 폭 또는 높이가 비-2-거듭제곱일 수 있을 때, 분할 동작들의 더 많은 경우들이 있을 수 있다(예를 들어, 평면 모드, DC 모드, 및 스트롱 인트라 스무딩).
실시예들에 따르면, 비디오 시퀀스의 디코딩을 위한 방법은 코딩 단위의 폭 또는 높이가 2의 거듭제곱인지를 결정하는 단계, 및 상기 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 상기 코딩 단위를 서브-블록들로 분열 - 상기 서브-블록들의 수가 최소화되도록, 상기 서브-블록들 각각은 2의 거듭제곱이고 최대화된 폭 또는 높이를 가짐 - 하는 단계를 포함한다. 이 방법은 상기 코딩 단위가 분열되는 상기 서브-블록들에 대해 상기 인트라 및/또는 인터 예측을 적용하는 단계를 추가로 포함한다.
실시예들에 따르면, 비디오 시퀀스의 디코딩을 위한 장치는 컴퓨터 프로그램 코드를 저장하도록 구성된 적어도 하나의 메모리, 및 상기 적어도 하나의 메모리에 액세스하고 상기 컴퓨터 프로그램 코드에 따라 동작하여 비디오 시퀀스의 디코딩을 위한 방법을 수행하도록 구성된 적어도 하나의 프로세서를 포함한다.
실시예들에 따르면, 비일시적 컴퓨터 판독가능 저장 매체는 프로세서로 하여금 비디오 시퀀스의 디코딩을 위한 방법을 수행하게 하는 명령어들을 저장한다.
도 1a는 QTBT 구조에 대한 도면이다.
도 1b는 수직 센터-사이드 트리플 트리 분할 및 수평 센터-사이드 트리플 트리 분할에 대한 도면이다.
도 1c 및 도 1d는 2의 정수 제곱들을 나타내는 블록 크기에 대한 지원되는 분열들에 대한 도면들이다.
도 1e는 ABT 블록 분할 구조에서의 분열 모드(트리 타입들)에 대한 도면이다.
도 2는 일 실시예에 따른 통신 시스템의 단순화된 블록도이다.
도 3은 일 실시예에 따른, 스트리밍 환경에서의 비디오 인코더 및 비디오 디코더의 배치에 대한 도면이다.
도 4는 일 실시예에 따른 비디오 디코더의 기능 블록도이다.
도 5는 일 실시예에 따른 비디오 인코더의 기능 블록도이다.
도 6은 일 실시예에 따른, 비-2-거듭제곱 블록의 분열을 예시하는 도면이다.
도 7은 다른 실시예에 따른, 비-2-거듭제곱 블록의 분열을 예시하는 도면이다.
도 8은 일 실시예에 따른, 비디오 시퀀스의 디코딩을 위한 인트라 및/또는 인터 예측을 제어하는 방법을 예시하는 흐름도이다.
도 9는 일 실시예에 따른, 비디오 시퀀스의 디코딩을 위한 인트라 및/또는 인터 예측을 제어하기 위한 장치의 단순화된 블록도이다.
도 10은 실시예들을 구현하기에 적합한 컴퓨터 시스템에 대한 도면이다.
실시예들은 HEVC를 넘어서는 차세대 비디오 코딩 기술들, 예를 들어, VVC(Versatile Video Coding)에 관한 것이다. 보다 구체적으로는, 2의 거듭제곱이 아닌 폭 또는 높이를 갖는 블록에 대한 변환 스킴이 설명되고, 코딩 블록보다 작은 변환 블록에 대한 변환 스킴도 설명된다.
본 명세서에 설명된 방법들은 개별적으로 사용되거나 임의의 순서로 조합될 수 있다. 또한, 이 방법들은 처리 회로(예를 들어, 하나 이상의 프로세서 또는 하나 이상의 집적 회로)에 의해 구현될 수 있다. 일 예에서, 하나 이상의 프로세서는 비일시적 컴퓨터 판독가능 매체에 저장되는 프로그램을 실행한다.
이 설명에서, 비-2-거듭제곱 블록은 폭 및/또는 높이가 2의 거듭제곱이 아닌 블록을 지시한다.
도 2는 일 실시예에 따른 통신 시스템(200)의 단순화된 블록도이다. 통신 시스템(200)은 네트워크(250)를 통해 상호연결되는 적어도 2개의 단말(210-220)을 포함할 수 있다. 데이터의 단방향 송신을 위해, 제1 단말(210)은 네트워크(250)를 통해 다른 단말(220)로 송신하기 위해 로컬 위치에서 비디오 데이터를 코딩할 수 있다. 제2 단말(220)은 네트워크(250)로부터 다른 단말의 코딩된 비디오 데이터를 수신하고, 코딩된 데이터를 디코딩하고 복구된 비디오 데이터를 디스플레이할 수 있다. 단방향 데이터 송신은 미디어 서빙 응용들 등에서 일반적일 수 있다.
도 2는, 예를 들어, 영상 회의 동안 발생할 수 있는 코딩된 비디오의 양방향 송신을 지원하기 위해 제공되는 제2 쌍의 단말들(230, 240)을 예시한다. 데이터의 양방향 송신을 위해, 각각의 단말(230, 240)은 네트워크(250)를 통해 다른 단말로 송신하기 위해 로컬 위치에서 캡처된 비디오 데이터를 코딩할 수 있다. 각각의 단말(230, 240)은 또한 다른 단말에 의해 송신된 코딩된 비디오 데이터를 수신할 수 있고, 코딩된 데이터를 디코딩할 수 있고, 복구된 비디오 데이터를 로컬 디스플레이 디바이스에서 디스플레이할 수 있다.
도 2에서, 단말들(210-240)은 서버들, 개인용 컴퓨터들 및 스마트 폰들로서 예시될 수 있지만, 실시예들의 원리들은 그렇게 제한되지 않는다. 실시예들은 랩톱 컴퓨터들, 태블릿 컴퓨터들, 미디어 플레이어들 및/또는 전용 영상 회의 장비를 이용한 응용을 찾는다. 네트워크(250)는 예를 들어 유선 및/또는 무선 통신 네트워크들을 포함하여, 단말들(210-240) 사이에 코딩된 비디오 데이터를 전달하는 임의의 수의 네트워크들을 나타낸다. 통신 네트워크(250)는 회선 교환 및/또는 패킷 교환 채널들에서 데이터를 교환할 수 있다. 대표적인 네트워크들은 통신 네트워크들, 로컬 영역 네트워크들, 광역 네트워크들 및/또는 인터넷을 포함한다. 본 논의의 목적을 위해, 네트워크(250)의 아키텍처 및 토폴로지는 아래에서 본 명세서에서 설명되지 않는 한 실시예들의 동작에 중요하지 않을 수 있다.
도 3은 일 실시예에 따른, 스트리밍 환경에서의 비디오 인코더 및 비디오 디코더의 배치에 대한 도면이다. 개시된 주제는, 예를 들어, 영상 회의, 디지털 TV, CD, DVD, 메모리 스틱 등을 포함하는 디지털 미디어 상의 압축된 비디오의 저장 등을 포함하여, 다른 비디오 인에이블 응용들에 동등하게 적용가능할 수 있다.
스트리밍 시스템은, 예를 들어, 압축되지 않은 비디오 샘플 스트림(302)을 생성하는, 비디오 소스(301), 예를 들어 디지털 카메라를 포함할 수 있는 캡처 서브시스템(313)을 포함할 수 있다. 인코딩된 비디오 비트스트림들과 비교할 때 많은 데이터 용량을 강조하기 위해 굵은 라인으로 묘사된, 샘플 스트림(302)은 카메라(301)에 결합된 인코더(303)에 의해 처리될 수 있다. 인코더(303)는 아래에서 더 상세히 설명되는 바와 같이 개시된 주제의 양태들을 가능하게 하거나 구현하기 위해 하드웨어, 소프트웨어, 또는 이들의 조합을 포함할 수 있다. 샘플 스트림과 비교할 때 적은 데이터 용량을 강조하기 위한 얇은 라인으로 묘사된, 인코딩된 비디오 비트스트림(304)은 미래의 사용을 위해 스트리밍 서버(305) 상에 저장될 수 있다. 하나 이상의 스트리밍 클라이언트(306, 308)는 스트리밍 서버(305)에 액세스하여 인코딩된 비디오 비트스트림(304)의 사본들(307, 309)을 검색할 수 있다. 클라이언트(306)는 인코딩된 비디오 비트스트림의 착신 사본(307)을 디코딩하고 디스플레이(312) 또는 다른 렌더링 디바이스(묘사되지 않음) 상에 렌더링될 수 있는 발신 비디오 샘플 스트림(311)을 생성하는 비디오 디코더(310)를 포함할 수 있다. 일부 스트리밍 시스템들에서, 비디오 비트스트림들(304, 307, 309)은 특정 비디오 코딩/압축 표준에 따라 인코딩될 수 있다. 해당 표준들의 예들은 ITU-T 권고안(Recommendation) H.265를 포함한다. VVC로서 비공식으로 알려진 비디오 코딩 표준이 개발 중이다. 개시된 주제는 VVC의 맥락에서 사용될 수 있다.
도 4는 일 실시예에 따른 비디오 디코더(310)의 기능 블록도이다.
수신기(410)가 디코더(310)에 의해 디코딩될 하나 이상의 코덱 비디오 시퀀스를 수신할 수 있다; 동일한 또는 일 실시예에서, 한 번에 하나의 코딩된 비디오 시퀀스 - 각각의 코딩된 비디오 시퀀스의 디코딩은 다른 코딩된 비디오 시퀀스들과 독립적이다. 코딩된 비디오 시퀀스는, 인코딩된 비디오 데이터를 저장하는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 채널(412)로부터 수신될 수 있다. 수신기(410)는 인코딩된 비디오 데이터를 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림들과 함께 수신할 수 있고, 이들은 그것들 각각의 사용 엔티티들(묘사되지 않음)에 포워딩될 수 있다. 수신기(410)는 코딩된 비디오 시퀀스를 다른 데이터로부터 분리할 수 있다. 네트워크 지터를 방지하기 위해, 수신기(410)와 엔트로피 디코더/파서(420)(이후 "파서") 사이에 버퍼 메모리(415)가 결합될 수 있다. 수신기(410)가 충분한 대역폭 및 제어가능성의 저장/포워드 디바이스로부터, 또는 동기식 네트워크(isosychronous network)로부터 데이터를 수신하고 있을 때, 버퍼 메모리(415)는 필요하지 않을 수 있거나, 작을 수 있다. 인터넷과 같은 최선 노력 패킷 네트워크들 상에서의 사용을 위해, 버퍼 메모리(415)가 요구될 수 있고, 비교적 클 수 있고, 유리하게는 적응적 크기일 수 있다.
비디오 디코더(310)는 엔트로피 코딩된 비디오 시퀀스로부터 심벌들(421)을 재구성하기 위해 파서(420)를 포함할 수 있다. 해당 심벌들의 카테고리들은 디코더(310)의 동작을 관리하기 위해 사용되는 정보, 및 잠재적으로, 도 4에 도시된 바와 같이, 디코더의 일체 부분(integral part)은 아니지만 디코더에 결합될 수 있는 디스플레이(312)와 같은 렌더링 디바이스를 제어하기 위한 정보를 포함한다. 렌더링 디바이스(들)에 대한 제어 정보는 SEI 메시지(Supplementary Enhancement Information) 또는 VUI(Video Usability Information) 파라미터 세트 프래그먼트들(묘사되지 않음)의 형식일 수 있다. 파서(420)는 수신된 코딩된 비디오 시퀀스를 파싱/엔트로피 디코딩할 수 있다. 코딩된 비디오 시퀀스의 코딩은 비디오 코딩 기술 또는 표준에 따를 수 있고, 가변 길이 코딩, 허프만 코딩, 맥락 민감성(context sensitivity)을 갖거나 갖지 않는 산술 코딩 등을 포함하는, 본 기술분야의 통상의 기술자에게 잘 알려진 원리들을 따를 수 있다. 파서(420)는, 코딩된 비디오 시퀀스로부터, 그룹에 대응하는 적어도 하나의 파라미터에 기초하여, 비디오 디코더 내의 픽셀들의 서브그룹들 중 적어도 하나에 대한 서브그룹 파라미터들의 세트를 추출할 수 있다. 서브그룹들은 화상 그룹들(Groups of Pictures, GOPs), 화상들, 타일들, 슬라이스들, 매크로블록들, CU들, 블록들, TU들, PU들 등을 포함할 수 있다. 엔트로피 디코더/파서는 또한 코딩된 비디오 시퀀스로부터 변환 계수들, 양자화기 파라미터(QP) 값들, 움직임 벡터들 등과 같은 정보를 추출할 수 있다.
파서(420)는 버퍼 메모리(415)로부터 수신된 비디오 시퀀스에 대해 엔트로피 디코딩/파싱 동작을 수행하여, 심벌들(421)을 생성할 수 있다. 파서(420)는 인코딩된 데이터를 수신하고, 특정 심벌들(421)을 선택적으로 디코딩할 수 있다. 또한, 파서(420)는 특정 심벌들(421)이 움직임 보상 예측 유닛(453)에 제공될 것인지, 스케일러/역변환 유닛(451)에 제공될 것인지, 인트라 예측 유닛(452)에 제공될 것인지, 또는 루프 필터 유닛(454)에 제공될 것인지를 결정할 수 있다.
심벌들(421)의 재구성은 코딩된 비디오 화상 또는 그것의 부분들의 타입(예컨대: 인터 및 인트라 화상, 인터 및 인트라 블록), 및 다른 인자들에 의존하여 다수의 상이한 유닛들을 수반할 수 있다. 어느 유닛들이 수반되는지, 그리고 어떻게 되는지는 파서(420)에 의해 코딩된 비디오 시퀀스로부터 파싱된 서브그룹 제어 정보에 의해 제어될 수 있다. 파서(420)와 아래의 다수의 유닛 사이의 그러한 서브그룹 제어 정보의 흐름은 명확성을 위해 묘사되어 있지 않다.
이미 언급된 기능 블록들 이외에, 디코더(310)는 아래에 설명되는 바와 같이 개념적으로 다수의 기능 유닛으로 세분될 수 있다. 상업적 제약 하에서 동작하는 실제 구현에서, 이들 유닛 중 다수는 서로 밀접하게 상호작용하고, 적어도 부분적으로 서로 통합될 수 있다. 그러나, 개시된 주제를 설명하기 위해, 아래의 기능 유닛들로의 개념적 세분이 적절하다.
제1 유닛은 스케일러/역변환 유닛(451)이다. 스케일러/역변환 유닛(451)은, 파서(420)로부터의 심벌(들)(421)로서, 어느 변환을 사용할지, 블록 크기, 양자화 인자, 양자화 스케일링 행렬들 등을 포함하여, 제어 정보뿐만 아니라 양자화된 변환 계수를 수신한다. 그것은 집계기(455)에 입력될 수 있는 샘플 값들을 포함하는 블록들을 출력할 수 있다.
일부 경우들에서, 스케일러/역변환(451)의 출력 샘플들은 인트라 코딩된 블록에 관련될 수 있다; 즉: 이전에 재구성된 화상들로부터의 예측 정보를 이용하는 것이 아니고, 현재 화상의 이전에 재구성된 부분들로부터의 예측 정보를 이용할 수 있는 블록. 그러한 예측 정보는 인트라 화상 예측 유닛(452)에 의해 제공될 수 있다. 일부 경우들에서, 인트라 화상 예측 유닛(452)은 현재(부분적으로 재구성된) 화상(456)으로부터 페치된 주위의 이미 재구성된 정보를 이용하여, 재구성 중인 블록의 동일한 크기 및 형상의 블록을 생성한다. 집계기(455)는, 일부 경우들에서, 샘플당 기준으로, 인트라 예측 유닛(452)이 생성한 예측 정보를 스케일러/역변환 유닛(451)에 의해 제공된 출력 샘플 정보에 추가한다.
다른 경우들에서, 스케일러/역변환 유닛(451)의 출력 샘플들은 인터 코딩되고, 잠재적으로 움직임 보상된 블록에 관련될 수 있다. 그러한 경우에, 움직임 보상 예측 유닛(453)이 참조 화상 메모리(457)에 액세스하여 예측을 위해 사용되는 샘플들을 페치할 수 있다. 블록에 관련된 심벌들(421)에 따라 페치된 샘플들을 움직임 보상한 후에, 이들 샘플은 집계기(455)에 의해 스케일러/역변환 유닛의 출력(이 경우 잔차 샘플들 또는 잔차 신호라고 불림)에 추가되어 출력 샘플 정보를 생성할 수 있다. 움직임 보상 예측 유닛이 예측 샘플들을 페치하는 참조 화상 메모리 내의 어드레스들은, 예를 들어 X, Y, 및 참조 화상 컴포넌트들을 가질 수 있는 심벌들(421)의 형식으로 움직임 보상 예측 유닛에 이용가능한 움직임 벡터들에 의해 제어될 수 있다. 움직임 보상은 또한 서브-샘플 정확한 움직임 벡터들이 사용 중일 때 참조 화상 메모리로부터 페치된 샘플 값들의 보간, 움직임 벡터 예측 메커니즘 등을 포함할 수 있다.
집계기(455)의 출력 샘플들에 대해 루프 필터 유닛(454) 내의 다양한 루프 필터링 기법들이 수행될 수 있다. 비디오 압축 기술들은, 파서(420)로부터의 심벌들(421)로서 루프 필터 유닛(454)에 이용가능하게 되고 코딩된 비디오 비트스트림에 포함된 파라미터들에 의해 제어되지만, 코딩된 화상 또는 코딩된 비디오 시퀀스의 이전(디코딩 순서로) 부분들의 디코딩 동안 획득된 메타-정보에 응답할 뿐만 아니라, 이전에 재구성된 및 루프-필터링된 샘플 값들에 응답할 수도 있는 인-루프 필터(in-loop filter) 기술들을 포함할 수 있다.
루프 필터 유닛(454)의 출력은 렌더링 디바이스(312))에 출력될 뿐만 아니라 미래의 인터-화상 예측에서 사용하기 위해 참조 화상 메모리(457)에 저장될 수도 있는 샘플 스트림일 수 있다.
특정 코딩된 화상들은, 완전히 재구성되면, 미래 예측을 위한 참조 화상들로서 사용될 수 있다. 코딩된 화상이 완전히 재구성되고 코딩된 화상이 참조 화상으로서 식별되면(예를 들어, 파서(420)에 의해), 현재 참조 화상(456))는 참조 화상 메모리(457)의 일부가 될 수 있고, 다음의 코딩된 화상의 재구성을 개시하기 전에 새로운 현재 화상 메모리가 재할당될 수 있다.
비디오 디코더(310)는 ITU-T Rec. H.265와 같은 표준에 문서화될 수 있는 미리 결정된 비디오 압축 기술에 따라 디코딩 동작들을 수행할 수 있다. 코딩된 비디오 시퀀스는, 비디오 압축 기술 문서 또는 표준에서 그리고 구체적으로 그 내부의 프로파일들의 문서에서 특정된 바와 같은, 비디오 압축 기술 또는 표준의 구문을 고수한다는 점에서, 사용 중인 비디오 압축 기술 또는 표준에 의해 특정된 구문을 따를 수 있다. 또한 준수를 위해 필요한 것은 코딩된 비디오 시퀀스의 복잡도가 비디오 압축 기술 또는 표준의 레벨에 의해 정의된 경계 내에 있는 것일 수 있다. 일부 경우들에서, 레벨들은 최대 화상 크기, 최대 프레임 레이트, 최대 재구성 샘플 레이트(예를 들어, 초당 메가샘플수로 측정됨), 최대 참조 화상 크기 등을 제한한다. 레벨들에 의해 설정된 한계들은, 일부 경우들에서, HRD(Hypothetical Reference Decoder) 사양들 및 코딩된 비디오 시퀀스에서 시그널링된 HRD 버퍼 관리를 위한 메타데이터를 통해 추가로 제한될 수 있다.
일 실시예에서, 수신기(410)는 인코딩된 비디오와 함께 추가적인(중복) 데이터를 수신할 수 있다. 이 추가적인 데이터는 코딩된 비디오 시퀀스(들)의 일부로서 포함될 수 있다. 이 추가적인 데이터는 데이터를 적절히 디코딩하고/하거나 원래의 비디오 데이터를 더 정확하게 재구성하기 위해 비디오 디코더(310)에 의해 사용될 수 있다. 추가적인 데이터는, 예를 들어, 시간, 공간, 또는 신호 대 잡음 비(SNR) 향상 계층들, 중복 슬라이스들, 중복 화상들, 순방향 오류 정정 코드들 등의 형식일 수 있다.
도 5는 일 실시예에 따른 비디오 인코더(303)의 기능 블록도이다.
인코더(303)는 인코더(303)에 의해 코딩될 비디오 이미지(들)를 캡처할 수 있는 비디오 소스(301)(인코더의 일부가 아님)로부터 비디오 샘플들을 수신할 수 있다.
비디오 소스(301)는, 임의의 적합한 비트 심도(예를 들어: 8 비트, 10 비트, 12 비트, ...), 임의의 색 공간(예를 들어, BT.601 Y CrCB, RGB, ...), 및 임의의 적합한 샘플링 구조(예를 들어, Y CrCb 4:2:0, Y CrCb 4:4:4)일 수 있는 디지털 비디오 샘플 스트림의 형식으로 인코더(303)에 의해 코딩될 소스 비디오 시퀀스를 제공할 수 있다. 미디어 서빙 시스템에서, 비디오 소스(301)는 이전에 준비된 비디오를 저장하는 저장 디바이스일 수 있다. 영상 회의 시스템에서, 비디오 소스(301)는 비디오 시퀀스로서 로컬 이미지 정보를 캡처하는 카메라일 수 있다. 비디오 데이터는 순차적으로 볼 때 움직임을 부여하는 복수의 개별 화상으로서 제공될 수 있다. 화상들 자체는 픽셀들의 공간 어레이로서 조직될 수 있고, 여기서 각각의 픽셀은 사용 중인 샘플링 구조, 색 공간 등에 의존하여 하나 이상의 샘플을 포함할 수 있다. 본 기술분야의 통상의 기술자는 픽셀들과 샘플들 사이의 관계를 쉽게 이해할 수 있다. 아래의 설명은 샘플들에 초점을 맞춘다.
일 실시예에 따르면, 인코더(303)는 소스 비디오 시퀀스의 화상들을 실시간으로 또는 응용에 의해 요구되는 임의의 다른 시간 제약들 하에서 코딩된 비디오 시퀀스(543)로 코딩 및 압축할 수 있다. 적절한 코딩 속도를 시행하는 것이 컨트롤러(550)의 하나의 기능이다. 컨트롤러는 아래에 설명되는 바와 같이 다른 기능 유닛들을 제어하고 이들 유닛들에 기능적으로 결합된다. 결합은 명확성을 위해 묘사되어 있지 않다. 컨트롤러에 의해 설정된 파라미터들은 레이트 제어 관련 파라미터들(화상 스킵, 양자화기, 레이트-왜곡 최적화 기법들의 람다 값들, ...), 화상 크기, 화상 그룹(GOP) 레이아웃, 최대 움직임 벡터 검색 범위 등을 포함할 수 있다. 본 기술분야의 통상의 기술자는 컨트롤러(550)의 다른 기능들을 쉽게 식별할 수 있는데 그 이유는 그것들이 특정 시스템 설계에 대해 최적화된 비디오 인코더(303)에 관련될 수 있기 때문이다.
일부 비디오 인코더들은 본 기술분야의 통상의 기술자가 "코딩 루프"로서 쉽게 인식하는 것에서 동작한다. 과도하게 단순화된 설명으로서, 코딩 루프는 인코더(530)의 인코딩 부분(이후 "소스 코더")(코딩될 입력 화상, 및 참조 화상(들)에 기초하여 심벌들을 생성하는 것을 담당함), 및 인코더(303)에 임베드된 (로컬) 디코더(533)로 구성될 수 있는데, 상기 디코더는 (원격) 디코더가 또한 생성하는 샘플 데이터를 생성하기 위해 심벌들을 재구성한다(심벌들과 코딩된 비디오 비트스트림 사이의 임의의 압축이 개시된 주제에서 고려되는 비디오 압축 기술들에서 무손실이기 때문에). 재구성된 샘플 스트림은 참조 화상 메모리(534)에 입력된다. 심벌 스트림의 디코딩이 디코더 위치(로컬 또는 원격)와는 독립적으로 비트-정확한 결과들을 야기하기 때문에, 참조 화상 버퍼 콘텐츠도 또한 로컬 인코더와 원격 인코더 사이에서 비트 정확하다. 다시 말해서, 인코더의 예측 부분은 디코딩 동안 예측을 사용할 때 디코더가 "보는" 것과 정확히 동일한 샘플 값들을 참조 화상 샘플들로서 "본다". 참조 화상 동기성의 이 기본적인 원리(그리고 결과적인 드리프트, 예를 들어, 채널 오류들 때문에 동기성이 유지될 수 없는 경우)는 본 기술분야의 통상의 기술자에게 잘 알려져 있다.
"로컬" 디코더(533)의 동작은 도 4와 관련하여 위에서 이미 상세히 설명된 "원격" 디코더(310)와 동일할 수 있다. 그러나, 또한 도 4를 잠시 참조하면, 심벌들이 이용가능하고 엔트로피 코더(545) 및 파서(420)에 의한 코딩된 비디오 시퀀스로의 심벌들의 인코딩/디코딩이 무손실일 수 있기 때문에, 채널(412), 수신기(410), 버퍼 메모리(415), 및 파서(420)를 포함하는, 디코더(310)의 엔트로피 디코딩 부분들은 로컬 디코더(533)에서 완전히 구현되지 않을 수 있다.
이 시점에서 이루어질 수 있는 관찰은, 디코더에 존재하는 파싱/엔트로피 디코딩을 제외한 임의의 디코더 기술이 또한 필연적으로, 대응하는 인코더에서, 실질적으로 동일한 기능 형식으로 존재할 필요가 있다는 점이다. 인코더 기술들은 포괄적으로 설명된 디코더 기술들의 역이기 때문에 그것들에 대한 설명은 축약될 수 있다. 특정 영역들에서만 더 상세한 설명이 요구되고 아래에 제공된다.
동작의 일부로서, 소스 코더(530)는, "참조 프레임들"로서 지정된 비디오 시퀀스로부터의 하나 이상의 이전에 코딩된 프레임들을 참조하여 예측적으로 입력 프레임을 코딩하는, 움직임 보상된 예측 코딩을 수행할 수 있다. 이러한 방식으로, 코딩 엔진(532)은 입력 프레임의 픽셀 블록들과 입력 프레임에 대한 예측 참조(들)로서 선택될 수 있는 참조 프레임(들)의 픽셀 블록들 간의 차이들을 코딩한다.
로컬 비디오 디코더(533)는, 소스 코더(530)에 의해 생성된 심벌들에 기초하여, 참조 프레임들로서 지정될 수 있는 프레임들의 코딩된 비디오 데이터를 디코딩할 수 있다. 코딩 엔진(532)의 동작들은 유리하게는 손실 프로세스들일 수 있다. 코딩된 비디오 데이터가 비디오 디코더(도 4에 도시되지 않음)에서 디코딩될 수 있는 경우, 재구성된 비디오 시퀀스는 전형적으로 일부 오류들을 갖는 소스 비디오 시퀀스의 복제본일 수 있다. 로컬 비디오 디코더(533)는 참조 프레임들에 대해 비디오 디코더에 의해 수행될 수 있는 디코딩 프로세스들을 복제하고 재구성된 참조 프레임들이 참조 화상 메모리(534)에 저장되게 할 수 있다. 이러한 방식으로, 인코더(303)는 (송신 오류들이 없이) 원단(far-end) 비디오 디코더에 의해 획득될 재구성된 참조 프레임들로서 공통 콘텐츠를 갖는 재구성된 참조 프레임들의 사본들을 로컬로 저장할 수 있다.
예측기(535)는 코딩 엔진(532)에 대한 예측 검색들을 수행할 수 있다. 즉, 코딩될 새로운 프레임에 대해, 예측기(535)는 새로운 화상들에 대한 적절한 예측 참조로서 역할할 수 있는 참조 화상 움직임 벡터들, 블록 형상들 등과 같은 특정 메타데이터 또는 샘플 데이터(후보 참조 픽셀 블록들로서)에 대해 참조 화상 메모리(534)를 검색할 수 있다. 예측기(535)는 적절한 예측 참조들을 찾기 위해 샘플 블록 바이 픽셀 블록(sample block-by-pixel block) 기준으로 동작할 수 있다. 일부 경우들에서, 예측기(535)에 의해 획득된 검색 결과들에 의해 결정된 바와 같이, 입력 화상은 참조 화상 메모리(534)에 저장된 다수의 참조 화상으로부터 인출된 예측 참조들을 가질 수 있다.
컨트롤러(550)는, 예를 들어, 비디오 데이터를 인코딩하기 위해 사용되는 파라미터들 및 서브그룹 파라미터들의 설정을 포함하여, 소스 코더(530)의 코딩 동작을 관리할 수 있다.
전술한 모든 기능 유닛들의 출력은 엔트로피 코더(545)에서 엔트로피 코딩을 겪을 수 있다. 엔트로피 코더는 다양한 기능 유닛들에 의해 생성된 심벌들을, 예를 들어, 허프만 코딩, 가변 길이 코딩, 산술 코딩 등과 같은 본 기술분야의 통상의 기술자에게 알려진 기술들에 따라 심벌들을 무손실 압축함으로써, 코딩된 비디오 시퀀스로 변환한다.
송신기(540)는, 인코딩된 비디오 데이터를 저장할 수 있는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 통신 채널(560)을 통한 송신을 위해 준비시키기 위해 엔트로피 코더(545)에 의해 생성된 코딩된 비디오 시퀀스(들)를 버퍼링할 수 있다. 송신기(540)는 비디오 인코더(303)로부터의 코딩된 비디오 데이터를 송신될 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림(소스들이 도시되지 않음)과 병합할 수 있다.
컨트롤러(550)는 인코더(303)의 동작을 관리할 수 있다. 코딩 동안, 컨트롤러(550)는 각각의 코딩된 화상에 특정 코딩된 화상 타입을 할당할 수 있고, 이는 각각의 화상에 적용될 수 있는 코딩 기법들에 영향을 미칠 수 있다. 예를 들어, 화상들은 종종 다음 프레임 타입들 중 하나로서 할당될 수 있다:
인트라 화상(I 화상)은 예측의 소스로서 시퀀스 내의 임의의 다른 프레임을 사용하지 않고 코딩되고 디코딩될 수 있는 것일 수 있다. 일부 비디오 코덱들은, 예를 들어, 독립적인 디코더 리프레시(Independent Decoder Refresh) 화상들을 포함하는, 상이한 타입의 인트라 화상들을 허용한다. 본 기술분야의 통상의 기술자는 I 화상들의 해당 변형들 및 그것들 각각의 응용들 및 특징들을 인식한다.
예측 화상(P 화상)은 각각의 블록의 샘플 값들을 예측하기 위해 많아야 하나의 움직임 벡터 및 참조 인덱스를 이용하여 인트라 예측 또는 인터 예측을 이용하여 코딩되고 디코딩될 수 있는 것일 수 있다.
양방향 예측 화상(B 화상)은 각각의 블록의 샘플 값들을 예측하기 위해 많아야 2개의 움직임 벡터 및 참조 인덱스를 이용하여 인트라 예측 또는 인터 예측을 이용하여 코딩되고 디코딩될 수 있는 것일 수 있다. 유사하게, 다중-예측 화상들은 단일 블록의 재구성을 위해 2개보다 많은 참조 화상 및 연관된 메타데이터를 사용할 수 있다.
소스 화상들은 일반적으로 복수의 샘플 블록(예를 들어, 각각 4 x 4, 8 x 8, 4 x 8, 또는 16 x 16 샘플들의 블록들)으로 공간적으로 세분되고 블록 바이 블록(block-by-block) 기준으로 코딩될 수 있다. 블록들은 블록들의 각각의 화상들에 적용되는 코딩 할당에 의해 결정된 다른(이미 코딩된) 블록들을 참조하여 예측적으로 코딩될 수 있다. 예를 들어, I 화상들의 블록들은 비예측적으로 코딩될 수 있거나 그것들은 동일한 화상의 이미 코딩된 블록들을 참조하여 예측적으로 코딩될 수 있다(공간 예측 또는 인트라 예측). P 화상들의 픽셀 블록들은, 하나의 이전에 코딩된 참조 화상을 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 비예측적으로 코딩될 수 있다. B 화상들의 블록들은, 하나 또는 2개의 이전에 코딩된 참조 화상을 참조하여 공간 예측을 통해 또는 시간 예측을 통해, 비예측적으로 코딩될 수 있다.
비디오 인코더(303)는 ITU-T Rec. H.265와 같은 표준에서의 미리 결정된 비디오 코딩 기술에 따라 코딩 동작들을 수행할 수 있다. 그것의 동작 중에, 비디오 인코더(303)는, 입력 비디오 시퀀스에서 시간 및 공간 중복성을 이용하는 예측 코딩 동작들을 포함하여, 다양한 압축 동작들을 수행할 수 있다. 따라서, 코딩된 비디오 데이터는 사용 중인 비디오 코딩 기술 또는 표준에 의해 특정된 구문을 따를 수 있다.
일 실시예에서, 송신기(540)는 인코딩된 비디오와 함께 추가적인 데이터를 송신할 수 있다. 소스 코더(530)는 코딩된 비디오 시퀀스의 일부로서 그러한 데이터를 포함할 수 있다. 추가적인 데이터는 시간/공간/SNR 향상 계층들, 중복 화상들 및 슬라이스들과 같은 다른 형식의 중복 데이터, SEI(Supplementary Enhancement Information) 메시지들, VUI(Visual Usability Information) 파라미터 세트 프래그먼트들 등을 포함할 수 있다.
도 6은 일 실시예에 따른, 비-2-거듭제곱 블록의 분열을 예시하는 도면이다.
비-2-거듭제곱 블록에 대해, 블록은 그 폭 또는 높이가 2의 거듭제곱인 다수의 서브-블록들로 수평으로 또는 수직으로 분열되고, 각각의 서브-블록에 대해 1차 변환이 수행된다.
일 실시예에서, 폭 또는 높이 값을 갖는 블록은 각각이 2의 거듭제곱인 폭 또는 높이를 갖는 다수의 서브-블록들로 분열되고, 그 분열은 서브-블록들의 수가 최소화되거나, 또는 각각의 서브-블록의 폭 또는 높이가 최대화되는 방식으로 수행된다.
일 예에서, 폭 또는 높이가 6, 12, 20, 24, 28, 36, 40, 44, 48, 52, 56, 또는 60인 경우, 블록은 4+2, 8+4, 16+4, 16+8, 16+8+4, 32+4, 32+8, 32+8+4, 32+16, 32+16+4, 32+16+8 및 32+16+8+4 서브-블록들로 각각 수평으로 또는 수직으로 분열될 수 있고, 여기서 M+N+K+J는 블록이 각각 M, N, K 및 J인 폭 또는 높이로 수평으로 또는 수직으로 4개의 서브-블록으로 분열된다는 것을 의미한다.
도 6의 (a) 및(b) 부분들을 참조하면, 2의 거듭제곱이 아닌 12의 블록 폭을 갖는 블록(610)이 각각 8 및 4의 폭을 갖는 서브-블록들(620 및 630)로 분열될 수 있다.
일 실시예에서, 폭 또는 높이 값을 갖는 블록은 각각이 2의 거듭제곱인 폭 또는 높이를 갖는 다수의 서브-블록들로 분열될 수 있고, 이들 서브-블록을 어떻게 배열하는지에 대한 공간 순서가 시그널링되거나 암시적으로 도출될 수 있다. 공간 순서는 이들 서브-블록의 상대적 위치를 특정한다. 예를 들어, 12x8 블록은 좌측에서 우측으로 하나의 8x8 블록 및 하나의 4x8 블록으로 분열될 수 있거나, 좌측에서 우측으로 하나의 4x8 블록 및 하나의 8x8 블록으로 분열될 수 있다.
도 6의 (a) 및 (c) 부분들을 참조하면, 2의 거듭제곱이 아닌 12의 블록 폭을 갖는 블록(610)은 각각 8 및 4의 폭을 갖는 2개의 서브-블록(620 및 630)으로 분열될 수 있거나, 또는 이웃 블록 파티션 크기들, CTU 내의 상대적 위치, 부모 블록(즉, 위로 하나의 쿼드트리 레벨) 분할 타입, 루마 또는 크로마 성분, 및 각각의 서브-블록 파티션들의 크기를 포함하지만 이에 제한되지 않는 신호 또는 디코딩된 정보에 기초하여, 각각, 4 및 8의 폭을 갖는 2개의 서브-블록(640 및 650)으로 분열될 수 있다.
도 7은 다른 실시예에 따른, 비-2-거듭제곱 블록의 분열을 예시하는 도면이다.
일 실시예에서, 폭 또는 높이 값을 갖는 블록은 각각이 2의 거듭제곱인 폭 또는 높이를 갖는 다수의 서브-블록들로 분열되고, 이들 서브-블록의 수 및 공간 순서가 시그널링되거나 암시적으로 도출될 수 있다. 일 예에서, 12의 폭 또는 높이를 갖는 블록에 대해, 블록은 2개의 8+4 서브-블록, 2개의 4+8 서브-블록, 또는 3개의 4+4+4 서브-블록으로 분열될 수 있다.
도 7의 (a) 및 (b) 부분들을 참조하면, 2의 거듭제곱이 아닌 12의 블록 폭을 갖는 블록(710)이 각각 4의 폭을 갖는 3개의 서브-블록(720, 730 및 740)으로 분열될 수 있다.
일 예에서, 각각의 블록 크기에 대해 모든 서브-블록 분열 패턴들의 사용이 사전 정의된다.
일 실시예에서, 폭 또는 높이 값을 갖는 블록은 각각이 2의 거듭제곱인 폭 또는 높이를 갖는 다수의 서브-블록들로 분열되고, 이들 서브-블록의 코딩 순서는 위에서 설명된 디코딩 정보에 기초하여 시그널링되거나 암시적으로 도출될 수 있다.
일 실시예에서, 일부 블록 크기들에 대해, 각각의 서브-블록에 대해 변환을 수행하는 대신에, 변환은 선택된 블록들에 대해서만 수행되고, 나머지 블록의 재구성된 샘플은 이웃 블록들의 재구성된 샘플들을 보간함으로써 도출된다.
일 예에서, 50x64 블록에 대해, 블록은 3개의 32x64, 4x64 및 16x64 서브-블록으로 수평으로 분열된다. 32x64 및 16x64 서브-블록들이 먼저 코딩되고, 그 후 중간 4x64 블록의 재구성된 샘플들은 좌측 32x64 및 우측 16x64 블록들의 재구성된 샘플들로부터 보간에 의해 도출된다.
일 실시예에서, 전체 블록에 대해 하나의 코딩된 블록 플래그(CBF)가 시그널링되고, 연관된 서브-블록에 대해 적어도 하나의 비-제로 계수가 있는지를 지시하기 위해 각각의 서브-블록에 대해 서브-블록 CBF가 추가로 시그널링될 수 있다.
전체 블록의 CBF가 1이고, 코딩 순서에서 마지막 서브-블록의 모든 선행 서브-블록들의 서브-블록 CBF가 0이면, 마지막 서브-블록의 CBF는 시그널링되지 않고 1로서 도출된다.
일 실시예에서, 일부 블록 크기들에 대해, 각각의 서브-블록에 대해 변환을 수행하는 대신에, 선택된 블록들에 대해서만 변환이 수행되고, 나머지 블록들에 대해서는 변환 스킵이 적용된다.
일 예에서, 블록이 다수의 서브-블록들로 분열되면, 크기보다 큰 서브-블록들에 대해서는, 변환이 적용되고, 그렇지 않으면, 변환 스킵이 적용된다. 블록 크기는 블록 폭, 블록 높이, 블록 면적 크기, 또는 블록 폭 대 높이 비에 의해 측정된다.
일 실시예에서, 서브-블록들은, 시그널링된 1차 변환 인덱스, 예를 들어, AMT 인덱스, 및/또는 2차 변환 인덱스에 의해 지시된 바와 같이, 동일한 타입의 1차 변환 및/또는 2차 변환을 공유한다.
다른 실시예에서, 서브-블록은 상이한 타입의 1차 변환 및/또는 2차 변환을 이용하고, 선택은 현재 블록 내의 서브-블록의 상대적 위치에 의존한다.
비-2-거듭제곱 블록 폭 값 M 또는 높이 값 N에 대해, 비-2-거듭제곱 값의 폭 또는 높이보다 크지만 가장 가까운 블록 폭 또는 높이에 도달하기 위해 수평 또는 수직 방향으로 블록이 패딩된다.
일 실시예에서, N인 폭 또는 높이를 갖는 블록에 대해, 블록 폭 또는 높이는
Figure 112020111516630-pct00021
로 패딩되는데, 예를 들어, N이 6, 12, 20, 24, 28, 36, 40, 44, 48, 52, 56, 또는 60일 때, 블록 폭 또는 높이는 8, 16, 32, 32, 32, 64, 64, 64, 64, 64, 64, 또는 64로 각각 패딩된다.
일 실시예에서, 샘플들을 어디에 패딩할지, 즉, 좌측 또는 우측, 상단 또는 하단이 시그널링되거나 고정되거나 암시적으로 도출된다.
일 실시예에서, 패딩된 값들은 고정된 값, 예를 들어, 0 또는 1 << (bitDepth-1)일 수 있고, 여기서 bitDepth는 화상 샘플들의 비트 심도이다.
일 실시예에서, 패딩된 값들은 잔차 샘플들을 이용하여 도출될 수 있다.
일 예에서, 패딩된 값은 모든 잔차 샘플들의 평균 값이다.
다른 예에서, 패딩된 값은 동일한 행 또는 열에 위치하는 잔차 샘플의 평균 값이다.
다른 예에서, 패딩된 값은 잔차 샘플들, 예를 들어, 동일한 행 또는 열에 위치하는 잔차 샘플들을 외삽함으로써 생성된다.
다른 예에서, 패딩된 값은 변환 영역에서 변환 계수들의 좌측 상부 MxN 영역을 넘어 위치하는 변환 에너지를 최소화함으로써 도출된다.
일 실시예에서, 패딩 후에, 패딩 전의 블록 폭 또는 높이보다 큰 2-거듭제곱 변환이 수행되고, 모든 변환 계수들이 시그널링되고, 재구성된 잔차 샘플들 또는 역양자화된 변환 계수들이 샘플들을 패딩하기 위한 방법에 기초하여 추가로 조정된다.
일 예에서, 패딩된 잔차 샘플 값들이 각각의 행(열)의 평균 값으로서 도출되면, 역양자화 후에, 변환 영역에서, 패딩된 위치들에서의 재구성된 잔차 샘플들 간의 절대 차이, 및 현재 블록의 재구성된 샘플들의 각각의 행(열)의 평균 값을 최소화하기 위해 역양자화된 변환 계수 값들이 하나의 양자화 스텝 크기 내에서 튜닝된다.
일 예에서, 좌측 상부 저주파수 계수들만이 튜닝되고, 저주파수 계수들은 좌측 상부 MxN 계수들일 수 있고, 여기서 M 및 N은 각각의 블록 폭 및 높이에 대한 사전 정의된 정수들이다. 대안적으로, 저주파수 계수들은 단지 DC 계수, 단지 좌측 상부 AC 계수들, 또는 사전 정의된 임계값보다 큰 계수들일 수 있다.
일 실시예에서, 패딩 후에, 패딩 전의 블록 폭 또는 높이보다 큰 2-거듭제곱 변환이 수행되고, 좌측 상부 MxN을 넘어 위치하는 모든 변환 계수들을 제거하기 위해 제로-아웃 프로세스가 수행되고, 여기서 M 및 N은 패딩 전의 블록 폭 및 블록 높이이다.
일 실시예에서, 비-2-거듭제곱 블록은 인트라 코딩되지 않고 인터 코딩만 될 수 있다는 것이 제한된다.
A로 나타내어진 블록을 분할할 때, 높이 및 폭 각각이 2의 거듭제곱인 이 블록 A가 다수의 서브-블록들(a0, a1, ...로 나타내어짐)로서 추가로 분열되고 파티션들 a0, a1, ... 중 적어도 하나가 2의 거듭제곱이 아니면, 전체 블록 A에 대해 중첩 변환(overlapped transform)이 수행되는 것이 제한되고, 이는 변환이 다수의 서브-블록들, 즉, a0, a1, ...과 중첩됨을 의미한다. 이러한 방식으로, 전체 블록 A에 대해 하나의 변환이 행해지고, 따라서 변환은 항상 2의 거듭제곱 기준으로 행해진다. 여기서, 중첩 변환은 다수의 서브-블록 파티션들을 커버하는 단일 변환을 의미하지만 해당 서브-블록 파티션들에 대한 중첩 영역은 없다.
일 실시예에서, 비-2-거듭제곱 블록은 제로 CBF 또는 단지 DC 값 중 어느 하나와 연관되어야 하는 것이 제한된다.
다수의 N×2M의 크기들에 대한 변환들이 지원되고, 여기서 M 및 N은 정수들이고, N은 2의 거듭제곱이 아니다.
일 예에서, N은 3이고, 따라서 3-포인트, 6-포인트, 12-포인트 변환이 지원된다.
일 실시예에서, N×2M 변환이 지원되기 때문에, 더 많은 변환 크기들이 지원되고, N×2M은 서브-블록들의 수가 더 감소되도록 적용될 수 있다. 예를 들어, 3×2M 변환이 지원될 때, 6, 12, 20, 24, 28, 36, 40, 44, 48, 52, 56, 또는 60인 폭 또는 높이를 갖는 블록에 대해, 블록은 6, 12, 16+4, 16+8, 16+12, 32+4, 32+8, 32+12, 32+16, 48+4, 48+8 및 48+12 서브-블록들로 수평으로 또는 수직으로 분열된다.
변환 크기의 수는 유효한 CU 폭 또는 높이의 수보다 작도록 제약되고, 여기서 CU 폭은 최대 변환 크기보다 작거나 그와 동등하고 CU 높이는 최대 변환 크기보다 작거나 그와 동등하다.
일 실시예에서, 특정 변환 크기는 허용되지 않는다.
일 예에서, 변환 크기는 그 크기가 각각이 2의 거듭제곱인 2개의 수의 합으로서 표현될 수 없다면 허용되지 않는데, 예컨대 28은 이 제약에 의해 허용되지 않는다. 이 경우, 그러한 폭 또는 높이를 갖는 블록은 하나보다 많은 서브-변환을 이용해야 한다.
다른 예에서, 크기가 N×2M인 변환들이 필요한데, 여기서 M 및 N은 정수들이고, N은 2의 거듭제곱이 아니다. 변환들에 대한 수를 감소시키기 위해, 변환 크기 6, 24, 또는 48과 같이, 홀수의 M만이 허용된다. 12와 같은, 변환 크기가 필요하지만 허용되지 않을 때, 변환은 더 작은 허용된 변환들로 분열된다.
도 8은 일 실시예에 따른, 비디오 시퀀스의 디코딩을 위한 인트라 및/또는 인터 예측을 제어하는 방법(800)을 예시하는 흐름도이다. 일부 구현들에서, 도 8의 하나 이상의 프로세스 블록은 디코더(310)에 의해 수행될 수 있다. 일부 구현들에서, 도 8의 하나 이상의 프로세스 블록은, 인코더(303)와 같이, 디코더(310)로부터 분리되거나 이를 포함하는 다른 디바이스 또는 디바이스들의 그룹에 의해 수행될 수 있다.
도 8을 참조하면, 제1 블록(810)에서, 방법(800)은 코딩 단위의 폭 또는 높이가 2의 거듭제곱인지를 결정하는 단계를 포함한다.
제2 블록(820)에서, 방법(800)은, 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 코딩 단위를 서브-블록들로 분열 - 서브-블록들의 수가 최소화되도록, 서브-블록들 각각은 2의 거듭제곱이고 최대화된 폭 또는 높이를 가짐 - 하는 단계를 포함한다.
상기 분열하는 단계는, 코딩 단위의 폭 또는 높이가 6, 12, 20, 24, 28, 36, 40, 44, 48, 52, 56 또는 60인 것으로 결정되는 것에 기초하여, 코딩 단위를 각각 4+2, 8+4, 16+4, 16+8, 16+8+4, 32+4, 32+8, 32+8+4, 32+16, 32+16+4, 32+16+8, 또는 32+16+8+4의 폭들 또는 높이들을 갖는 서브-블록들로 분열하는 단계를 포함할 수 있고, 여기서 M+N+K+J는 각각 서브-블록들의 폭들 또는 높이들을 나타낸다.
방법(800)은, 신호, 서브-블록들의 하나 이상의 이웃 블록의 크기들, 코딩 트리 단위 내의 서브-블록들 각각의 위치, 서브-블록들의 하나 이상의 부모 블록의 분할 타입, 서브-블록들 각각의 루마 또는 크로마 성분, 및 서브-블록들 각각의 폭 또는 높이 중 임의의 하나 또는 임의의 조합에 기초하여, 코딩 단위가 분열되는 서브-블록들의 공간 순서를 결정하는 단계를 추가로 포함할 수 있다.
상기 분열하는 단계는, 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 신호, 서브-블록들의 하나 이상의 이웃 블록의 크기들, 코딩 트리 단위 내의 서브-블록들 각각의 위치, 서브-블록들의 하나 이상의 부모 블록의 분할 타입, 서브-블록들 각각의 루마 또는 크로마 성분, 서브-블록들 각각의 폭 또는 높이, 및 각각 코딩 단위들의 크기들을 분열하기 위한 미리 결정된 패턴들 중 임의의 하나 또는 임의의 조합에 기초하여, 코딩 단위가 분열되는 서브-블록들의 수를 결정하는 단계, 및 상기 결정된 서브-블록들의 수에 추가로 기초하여, 코딩 단위를 서브-블록들로 분열하는 단계를 포함할 수 있다.
제3 블록(830)에서, 방법(800)은 코딩 단위가 분열되는 서브-블록들에 대해 인트라 및/또는 인터 예측을 적용하는 단계를 포함한다.
방법(800)은, 신호, 서브-블록들의 하나 이상의 이웃 블록의 크기들, 코딩 트리 단위 내의 서브-블록들 각각의 위치, 서브-블록들의 하나 이상의 부모 블록의 분할 타입, 서브-블록들 각각의 루마 또는 크로마 성분, 및 서브-블록들 각각의 폭 또는 높이 중 임의의 하나 또는 임의의 조합에 기초하여, 서브-블록들이 코딩되어야 하는 순서를 결정하는 단계를 추가로 포함할 수 있다.
방법(800)은 코딩 단위에 대한 제1 CBF를 설정하는 단계 - 제1 CBF는 코딩 단위에 대한 비-제로 계수가 있는지를 지시함 -, 및 서브-블록들 각각에 대한 제2 CBF를 설정하는 단계 - 제2 CBF는 서브-블록들 중 각각의 서브-블록에 대한 비-제로 계수가 있는지를 지시함 - 를 추가로 포함할 수 있다.
방법(800)은, 코딩 단위에 대한 제1 CBF가 1로 설정되고, 코딩 순서에서 서브-블록들 중 마지막 서브-블록에 선행하는 서브-블록들 중 선행하는 서브-블록들에 대한 제2 CBF가 0으로 설정되는 것에 기초하여, 서브-블록들 중 마지막 서브-블록에 대한 제2 CBF를 1로 설정하는 단계를 추가로 포함할 수 있다.
방법(800)은, 서브-블록들 중 하나의 서브-블록의 크기에 기초하여, 서브-블록들 중 상기 하나의 서브-블록에 변환을 적용하는 단계를 추가로 포함할 수 있다. 서브-블록들 중 상기 하나의 서브-블록의 크기는 서브-블록들 중 상기 하나의 서브-블록의 폭, 높이, 면적, 및 폭 대 높이의 비 중 임의의 하나 또는 임의의 조합을 포함할 수 있다.
방법(800)은, 코딩 단위 내의 서브-블록들 중 하나의 서브-블록의 위치에 기초하여, 복수의 변환 중 하나의 변환을 선택하고, 복수의 변환 중 선택된 하나의 변환을 서브-블록들 중 상기 하나의 서브-블록에 적용하는 단계를 추가로 포함할 수 있다.
방법(800)은, 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 코딩 단위에 대해 인터 예측만을 적용하는 단계를 추가로 포함할 수 있다.
방법(800)은, 코딩 단위의 폭 및 높이 각각이 2의 거듭제곱인 것으로 결정되는 것에 기초하여, 코딩 단위를 파티션들로 분열하는 단계, 파티션들 중 임의의 하나 또는 임의의 조합의 폭 또는 높이가 2의 거듭제곱인지를 결정하는 단계, 및 파티션들 중 임의의 하나 또는 임의의 조합의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 코딩 단위에 변환을 적용하는 단계를 추가로 포함할 수 있다.
방법(800)은, 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 코딩 단위에 대한 CBF를 0으로 설정하는 단계 - 제1 CBF는 코딩 단위에 대한 비-제로 계수가 있는지를 지시함 -, 또는 코딩 단위를 예측 블록의 예측 값을 지시하는 DC 값과 연관시키는 단계를 추가로 포함할 수 있다.
도 8은 방법(800)의 예시적인 블록들을 도시하지만, 일부 구현들에서, 방법(800)은 추가적인 블록들, 더 적은 블록들, 상이한 블록들, 또는 도 8에 묘사된 것들과는 상이하게 배열된 블록들을 포함할 수 있다. 추가적으로, 또는 대안적으로, 방법(800)의 블록들 중 2개 이상이 병렬로 수행될 수 있다.
또한, 제안된 방법들은 처리 회로(예를 들어, 하나 이상의 프로세서 또는 하나 이상의 집적 회로)에 의해 구현될 수 있다. 일 예에서, 하나 이상의 프로세서는 제안된 방법들 중 하나 이상을 수행하기 위해 비일시적 컴퓨터 판독가능 매체에 저장되는 프로그램을 실행한다.
도 9는 일 실시예에 따른, 비디오 시퀀스의 디코딩을 위한 인트라 및/또는 인터 예측을 제어하기 위한 장치(900)의 단순화된 블록도이다.
도 9를 참조하면, 장치(900)는 결정 코드(910)(제1 결정 코드), 분열 코드(920), 및 적용 코드(930)(제1 적용 코드)를 포함한다.
결정 코드(910)는 코딩 단위의 폭 또는 높이가 2의 거듭제곱인지를 결정하도록 구성된다.
분열 코드(920)는, 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 코딩 단위를 서브-블록들로 분열 - 서브-블록들의 수가 최소화되도록, 서브-블록들 각각은 2의 거듭제곱이고 최대화된 폭 또는 높이를 가짐 - 하도록 구성된다.
분열 코드(920)는, 코딩 단위의 폭 또는 높이가 6, 12, 20, 24, 28, 36, 40, 44, 48, 52, 56 또는 60인 것으로 결정되는 것에 기초하여, 코딩 단위를 각각 4+2, 8+4, 16+4, 16+8, 16+8+4, 32+4, 32+8, 32+8+4, 32+16, 32+16+4, 32+16+8, 또는 32+16+8+4의 폭들 또는 높이들을 갖는 서브-블록들로 분열하도록 추가로 구성되고, 여기서 M+N+K+J는 각각 서브-블록들의 폭들 또는 높이들을 나타낸다.
분열 코드(920)는, 신호, 서브-블록들의 하나 이상의 이웃 블록의 크기들, 코딩 트리 단위 내의 서브-블록들 각각의 위치, 서브-블록들의 하나 이상의 부모 블록의 분할 타입, 서브-블록들 각각의 루마 또는 크로마 성분, 및 서브-블록들 각각의 폭 또는 높이 중 임의의 하나 또는 임의의 조합에 기초하여, 코딩 단위가 분열되는 서브-블록들의 공간 순서를 결정하도록 추가로 구성된다.
분열 코드(920)는, 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 신호, 서브-블록들의 하나 이상의 이웃 블록의 크기들, 코딩 트리 단위 내의 서브-블록들 각각의 위치, 서브-블록들의 하나 이상의 부모 블록의 분할 타입, 서브-블록들 각각의 루마 또는 크로마 성분, 서브-블록들 각각의 폭 또는 높이, 및 각각 코딩 단위들의 크기들을 분열하기 위한 미리 결정된 패턴들 중 임의의 하나 또는 임의의 조합에 기초하여, 코딩 단위가 분열되는 서브-블록들의 수를 결정하고, 상기 결정된 서브-블록들의 수에 추가로 기초하여, 코딩 단위를 서브-블록들로 분열하도록 추가로 구성된다.
적용 코드(930)는 코딩 단위가 분열되는 서브-블록들에 대해 인트라 및/또는 인터 예측을 적용하도록 구성된다.
장치는, 신호, 서브-블록들의 하나 이상의 이웃 블록의 크기들, 코딩 트리 단위 내의 서브-블록들 각각의 위치, 서브-블록들의 하나 이상의 부모 블록의 분할 타입, 서브-블록들 각각의 루마 또는 크로마 성분, 및 서브-블록들 각각의 폭 또는 높이 중 임의의 하나 또는 임의의 조합에 기초하여, 서브-블록들이 코딩되어야 하는 순서를 결정하도록 구성된 제2 결정 코드를 추가로 포함할 수 있다.
장치는 코딩 단위에 대한 제1 CBF를 설정 - 제1 CBF는 코딩 단위에 대한 비-제로 계수가 있는지를 지시함 - 하고, 서브-블록들 각각에 대한 제2 CBF를 설정 - 제2 CBF는 서브-블록들 중 각각의 서브-블록에 대한 비-제로 계수가 있는지를 지시함 - 하도록 구성된 설정 코드를 추가로 포함할 수 있다.
설정 코드는, 코딩 단위에 대한 제1 CBF가 1로 설정되고, 코딩 순서에서 서브-블록들 중 마지막 서브-블록에 선행하는 서브-블록들 중 선행하는 서브-블록들에 대한 제2 CBF가 0으로 설정되는 것에 기초하여, 서브-블록들 중 마지막 서브-블록에 대한 제2 CBF를 1로 설정하도록 추가로 구성될 수 있다.
장치는 상기 적어도 하나의 프로세서로 하여금, 서브-블록들 중 하나의 서브-블록의 크기에 기초하여, 서브-블록들 중 상기 하나의 서브-블록에 변환을 적용하게 하도록 구성된 제2 적용 코드를 추가로 포함할 수 있다. 서브-블록들 중 상기 하나의 서브-블록의 크기는 서브-블록들 중 상기 하나의 서브-블록의 폭, 높이, 면적, 및 폭 대 높이의 비 중 임의의 하나 또는 임의의 조합을 포함할 수 있다.
장치는, 코딩 단위 내의 서브-블록들 중 하나의 서브-블록의 위치에 기초하여, 복수의 변환 중 하나의 변환을 선택하고, 복수의 변환 중 선택된 하나의 변환을 서브-블록들 중 상기 하나의 서브-블록에 적용하도록 구성된 제2 적용 코드를 추가로 포함할 수 있다.
적용 코드(930)는, 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 코딩 단위에 대해 인터 예측만을 적용하도록 추가로 구성될 수 있다.
분열 코드(920)는, 코딩 단위의 폭 및 높이 각각이 2의 거듭제곱인 것으로 결정되는 것에 기초하여, 코딩 단위를 파티션들로 분열하도록 추가로 구성될 수 있다. 결정 코드(910)는 파티션들 중 임의의 하나 또는 임의의 조합의 폭 또는 높이가 2의 거듭제곱인지를 결정하도록 추가로 구성될 수 있다. 장치는 파티션들 중 임의의 하나 또는 임의의 조합의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 코딩 단위에 변환을 적용하도록 구성된 제2 적용 코드를 추가로 포함할 수 있다.
장치는, 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 코딩 단위에 대한 CBF를 0으로 설정하거나 - 제1 CBF는 코딩 단위에 대한 비-제로 계수가 있는지를 지시함 -, 또는 코딩 단위를 예측 블록의 예측 값을 지시하는 DC 값과 연관시키도록 구성된 설정 코드를 추가로 포함할 수 있다.
위에서 설명된 기법들은 컴퓨터 판독가능 명령어들을 이용하여 컴퓨터 소프트웨어로서 구현되고 하나 이상의 컴퓨터 판독가능 매체에 물리적으로 저장될 수 있다.
도 10은 실시예들을 구현하기에 적합한 컴퓨터 시스템(1000)에 대한 도면이다.
컴퓨터 소프트웨어는, 컴퓨터 중앙 처리 유닛(CPU)들, 그래픽 처리 유닛(GPU)들 등에 의해, 직접, 또는 해석, 마이크로-코드 실행 등을 통해 실행될 수 있는 명령어들을 포함하는 코드를 생성하기 위해 어셈블리, 컴파일, 링킹, 또는 유사한 메커니즘들이 수행될 수 있는 임의의 적합한 머신 코드 또는 컴퓨터 언어를 이용하여 코딩될 수 있다.
명령어들은, 예를 들어, 개인용 컴퓨터, 태블릿 컴퓨터, 서버, 스마트폰, 게이밍 디바이스, 사물 인터넷 디바이스 등을 포함하여, 다양한 타입의 컴퓨터들 또는 그것의 컴포넌트들 상에서 실행될 수 있다.
컴퓨터 시스템(1000)에 대한 도 10에 도시된 컴포넌트들은 사실상 예시적인 것이고, 실시예들을 구현하는 컴퓨터 소프트웨어의 사용 또는 기능성의 범위에 대한 임의의 제한을 암시하도록 의도되지 않는다. 컴포넌트들의 구성이 컴퓨터 시스템(1000)의 예시적인 실시예에서 예시된 컴포넌트들 중 임의의 하나 또는 이들의 조합과 관련하여 임의의 종속성 또는 요건을 갖는 것으로 해석되어서도 안 된다.
컴퓨터 시스템(1000)은 특정 휴먼 인터페이스 입력 디바이스들을 포함할 수 있다. 그러한 휴먼 인터페이스 입력 디바이스는, 예를 들어, 촉각 입력(예컨대: 키스트로크, 스와이프, 데이터 글러브 움직임), 오디오 입력(예컨대: 음성, 손뼉), 시각적 입력(예컨대, 제스처), 후각적 입력(묘사되지 않음)을 통한 하나 이상의 인간 사용자에 의한 입력에 응답할 수 있다. 휴먼 인터페이스 디바이스들은 또한 오디오(예컨대: 음성, 음악, 주변 사운드), 이미지들(예컨대: 스캐닝된 이미지들, 스틸 이미지 카메라로부터 획득된 사진 이미지들), 비디오(예컨대 2차원 비디오, 입체적 비디오를 포함하는 3차원 비디오)와 같은, 인간에 의한 의식적인 입력과 반드시 직접적으로 관련되는 것은 아닌 특정 미디어를 캡처하기 위해 사용될 수 있다.
입력 휴먼 인터페이스 디바이스들은: 키보드(1001), 마우스(1002), 트랙패드(1003), 터치 스크린(1010), 데이터-글러브, 조이스틱(1005), 마이크로폰(1006), 스캐너(1007), 카메라(1008) 중 하나 이상(각각의 하나만이 묘사됨)을 포함할 수 있다.
컴퓨터 시스템(1000)은 특정 휴먼 인터페이스 출력 디바이스들을 또한 포함할 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은, 예를 들어, 촉각 출력, 사운드, 광, 및 냄새/맛을 통해 하나 이상의 인간 사용자의 감각들을 자극하고 있을 수 있다. 그러한 휴먼 인터페이스 출력 디바이스들은 촉각 출력 디바이스들(예를 들어, 터치-스크린(1010), 데이터-글러브, 또는 조이스틱(1005)에 의한 촉각 피드백이지만, 입력 디바이스들로서 역할하지 않는 촉각 피드백 디바이스들도 있을 수 있음), 오디오 출력 디바이스들(예컨대: 스피커들(1009), 헤드폰들(묘사되지 않음)), 시각적 출력 디바이스들(예컨대 음극선 관(CRT) 스크린들, 액정 디스플레이(LCD) 스크린들, 플라즈마 스크린들, 유기 발광 다이오드(OLED) 스크린들을 포함하는 스크린들(1010) - 각각은 터치-스크린 입력 능력이 있거나 없고, 각각은 촉각 피드백 능력이 있거나 없고, 이들 중 일부는 스테레오그래픽 출력과 같은 수단을 통해 2차원 시각적 출력 또는 3개보다 많은 차원의 출력을 출력할 수 있음 -; 가상 현실 안경(묘사되지 않음), 홀로그래픽 디스플레이들 및 연기 탱크들(묘사되지 않음)), 및 프린터들(묘사되지 않음)을 포함할 수 있다.
컴퓨터 시스템(1000)은 인간 액세스 가능한 저장 디바이스들 및 그것들과 연관된 매체들, 예컨대 CD/DVD 등의 매체(1021)를 갖는 CD/DVD ROM/RW(1020)를 포함하는 광학 매체, 썸-드라이브(1022), 이동식 하드 드라이브 또는 솔리드 스테이트 드라이브(1023), 테이프 및 플로피 디스크(묘사되지 않음)와 같은 레거시 자기 매체, 보안 동글(묘사되지 않음)과 같은 특수화된 ROM/ASIC/PLD 기반 디바이스들 등을 또한 포함할 수 있다.
본 기술분야의 통상의 기술자들은 또한, 현재 개시된 주제와 관련하여 사용되는 용어 "컴퓨터 판독가능 매체"가 송신 매체, 반송파들, 또는 다른 일시적 신호들을 포함하지 않는다는 것을 이해해야 한다.
컴퓨터 시스템(1000)은 하나 이상의 통신 네트워크에 대한 인터페이스를 또한 포함할 수 있다. 네트워크들은 예를 들어 무선, 유선, 광학일 수 있다. 네트워크들은 추가로 로컬, 광역, 대도시, 차량 및 산업, 실시간, 지연-허용(delay-tolerant) 등일 수 있다. 네트워크들의 예들은 로컬 영역 네트워크들, 예컨대 이더넷, 무선 LAN들, 글로벌 이동 통신 시스템(GSM), 3세대(3G), 4세대(4G), 5세대(5G), 롱-텀 에볼루션(LTE) 등을 포함하는 셀룰러 네트워크들, 케이블 TV, 위성 TV 및 지상파 브로드캐스트 TV를 포함하는 TV 유선 또는 무선 광역 디지털 네트워크들, CANBus를 포함하는 차량 및 산업 등을 포함한다. 특정 네트워크들은 일반적으로 특정 범용 데이터 포트들 또는 주변 버스들(1049)(예컨대, 예를 들어, 컴퓨터 시스템(1000)의 범용 직렬 버스(USB) 포트들)에 부착된 외부 네트워크 인터페이스 어댑터들을 요구한다; 다른 것들은 일반적으로 아래에 설명되는 바와 같은 시스템 버스로의 부착에 의해 컴퓨터 시스템(1000)의 코어에 통합된다(예를 들어, PC 컴퓨터 시스템으로의 이더넷 인터페이스 또는 스마트폰 컴퓨터 시스템으로의 셀룰러 네트워크 인터페이스). 이들 네트워크들 중 임의의 것을 이용하여, 컴퓨터 시스템(1000)은 다른 엔티티들과 통신할 수 있다. 그러한 통신은 단방향성 수신 전용(예를 들어, 브로드캐스트 TV), 단방향성 송신 전용(예를 들어, CANbus 대 특정 CANbus 디바이스들), 또는 예를 들어 로컬 또는 광역 디지털 네트워크들을 사용하는 다른 컴퓨터 시스템들과의 양방향성일 수 있다. 위에서 설명된 바와 같은 해당 네트워크들 및 네트워크 인터페이스들 각각에 대해 특정 프로토콜들 및 프로토콜 스택들이 사용될 수 있다.
전술한 휴먼 인터페이스 디바이스들, 인간-액세스 가능한 저장 디바이스들, 및 네트워크 인터페이스들은 컴퓨터 시스템(1000)의 코어(1040)에 부착될 수 있다.
코어(1040)는 하나 이상의 중앙 처리 유닛(CPU)(1041), 그래픽 처리 유닛(GPU)(1042), 필드 프로그래머블 게이트 영역(FPGA)(1043)의 형식으로 특수화된 프로그래머블 처리 유닛들, 특정 태스크들에 대한 하드웨어 가속기들(1044) 등을 포함할 수 있다. 이들 디바이스는, 판독 전용 메모리(ROM)(1045), 랜덤 액세스 메모리(RAM)(1046), 내부 비-사용자 액세스 가능 하드 드라이브들, 솔리드-스테이트 드라이브들(SSD들) 등과 같은 내부 대용량 저장소(1047)와 함께, 시스템 버스(1248)를 통해 연결될 수 있다. 일부 컴퓨터 시스템들에서, 시스템 버스(1248)는 추가적인 CPU들, GPU들 등에 의한 확장을 가능하게 하기 위해 하나 이상의 물리적 플러그의 형식으로 액세스 가능할 수 있다. 주변 디바이스들은 코어의 시스템 버스(1248)에 직접, 또는 주변 버스(1049)를 통해 부착될 수 있다. 주변 버스를 위한 아키텍처들은 PCI(peripheral component interconnect), USB 등을 포함한다.
CPU들(1041), GPU들(1042), FPGA들(1043), 및 가속기들(1044)은, 조합하여, 전술한 컴퓨터 코드를 구성할 수 있는 특정 명령어들을 실행할 수 있다. 해당 컴퓨터 코드는 ROM(1045) 또는 RAM(1046)에 저장될 수 있다. 과도적인 데이터가 또한 RAM(1046)에 저장될 수 있는 반면, 영구 데이터는, 예를 들어, 내부 대용량 저장소(1047)에 저장될 수 있다. 메모리 디바이스들 중 임의의 것에 대한 고속 저장 및 검색은, 하나 이상의 CPU(1041), GPU(1042), 대용량 저장소(1047), ROM(1045), RAM(1046) 등과 밀접하게 연관될 수 있는, 캐시 메모리의 사용을 통해 가능하게 될 수 있다.
컴퓨터 판독가능 매체는 다양한 컴퓨터 구현 동작들을 수행하기 위한 컴퓨터 코드를 그 위에 가질 수 있다. 매체 및 컴퓨터 코드는 실시예들의 목적을 위해 특별히 설계되고 구성된 것들일 수 있거나, 또는 그것들은 컴퓨터 소프트웨어 기술분야의 기술자들에게 잘 알려져 있고 이용가능한 종류의 것일 수 있다.
제한이 아니라 예로서, 아키텍처를 갖는 컴퓨터 시스템(1000), 및 구체적으로 코어(1040)는 프로세서(들)(CPU들, GPU들, FPGA, 가속기들 등을 포함함)가 하나 이상의 유형의(tangible) 컴퓨터 판독가능 매체에 구현된 소프트웨어를 실행하는 결과로서 기능성을 제공할 수 있다. 그러한 컴퓨터 판독가능 매체는 위에 소개된 바와 같은 사용자-액세스 가능한 대용량 저장소뿐만 아니라, 코어-내부 대용량 저장소(1047) 또는 ROM(1045)과 같은 비일시적인 본질의 것인 코어(1040)의 특정 저장소와 연관된 매체일 수 있다. 다양한 실시예들을 구현하는 소프트웨어가 그러한 디바이스들에 저장되고 코어(1040)에 의해 실행될 수 있다. 컴퓨터 판독가능 매체는 특정 필요에 따라 하나 이상의 메모리 디바이스 또는 칩을 포함할 수 있다. 소프트웨어는 코어(1040) 및 구체적으로 그 내부의 프로세서들(CPU, GPU, FPGA 등을 포함함)로 하여금, RAM(1046)에 저장된 데이터 구조들을 정의하는 것 및 소프트웨어에 의해 정의된 프로세스들에 따라 그러한 데이터 구조들을 수정하는 것을 포함하여, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하게 할 수 있다. 추가로 또는 대안으로서, 컴퓨터 시스템은, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하기 위해 소프트웨어 대신에 또는 그와 함께 동작할 수 있는, 회로(예를 들어: 가속기(1044))에 하드와이어링되거나 다른 방식으로 구현된 로직의 결과로서 기능성을 제공할 수 있다. 소프트웨어에 대한 참조는, 적절한 경우, 로직을 포함할 수 있고, 그 반대도 가능하다. 컴퓨터 판독가능 매체에 대한 참조는, 적절한 경우, 실행을 위한 소프트웨어를 저장하는 회로(예컨대 집적 회로(IC)), 또는 실행을 위한 로직을 구현하는 회로, 또는 둘 다를 포함할 수 있다. 실시예들은 하드웨어 및 소프트웨어의 임의의 적합한 조합을 포함한다.
본 개시내용이 수 개의 예시적인 실시예들을 설명하였지만, 본 개시내용의 범위 내에 속하는 변경들, 치환들, 및 다양한 대체 균등물들이 존재한다. 따라서, 본 기술분야의 통상의 기술자들은, 비록 본 명세서에 명시적으로 도시되거나 설명되지는 않았지만, 본 개시내용의 원리들을 구현하고 따라서 그것의 진의 및 범위 내에 있는, 다수의 시스템들 및 방법들을 고안할 수 있을 것이라는 점이 인정될 것이다.

Claims (20)

  1. 비디오 시퀀스의 디코딩을 위한 방법으로서,
    상기 방법은:
    코딩 단위의 폭 또는 높이가 2의 거듭제곱인지를 결정하는 단계;
    상기 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 상기 코딩 단위를 서브-블록들로 분열 - 상기 서브-블록들의 수가 최소화되도록, 상기 서브-블록들 각각은 2의 거듭제곱이고 최대화된 폭 또는 높이를 가짐 - 하는 단계;
    상기 코딩 단위가 분열된 상기 서브-블록들 중 하나 이상에 변환을 적용하는 단계;
    상기 변환이 적용된 상기 하나 이상의 서브-블록들의 재구성된 샘플들을 보간함으로써, 상기 코딩 단위가 분열된 나머지 서브-블록에 상기 변환을 적용하지 않고 상기 코딩 단위가 분열된 상기 나머지 서브-블록의 재구성된 샘플을 유도하는 단계; 및
    상기 코딩 단위가 분열된 상기 서브-블록들에 대해 인트라 및/또는 인터 예측을 적용하는 단계를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 분열하는 단계는, 상기 코딩 단위의 폭 또는 높이가 6, 12, 20, 24, 28, 36, 40, 44, 48, 52, 56 또는 60인 것으로 결정되는 것에 기초하여, 상기 코딩 단위를 각각 4+2, 8+4, 16+4, 16+8, 16+8+4, 32+4, 32+8, 32+8+4, 32+16, 32+16+4, 32+16+8, 또는 32+16+8+4의 폭들 또는 높이들을 갖는 서브-블록들로 분열하는 단계를 포함하는, 방법.
  3. 제1항에 있어서,
    신호, 상기 서브-블록들의 하나 이상의 이웃 블록의 크기들, 코딩 트리 단위 내의 상기 서브-블록들 각각의 위치, 상기 서브-블록들의 하나 이상의 부모 블록의 분할 타입, 상기 서브-블록들 각각의 루마 또는 크로마 성분, 및 상기 서브-블록들 각각의 폭 또는 높이 중 임의의 하나 또는 임의의 조합에 기초하여, 상기 코딩 단위가 분열된 상기 서브-블록들의 공간 순서를 결정하는 단계를 추가로 포함하는, 방법.
  4. 제1항에 있어서,
    상기 분열하는 단계는, 상기 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여:
    신호, 상기 서브-블록들의 하나 이상의 이웃 블록의 크기들, 코딩 트리 단위 내의 상기 서브-블록들 각각의 위치, 상기 서브-블록들의 하나 이상의 부모 블록의 분할 타입, 상기 서브-블록들 각각의 루마 또는 크로마 성분, 상기 서브-블록들 각각의 폭 또는 높이, 및 각각 코딩 단위들의 크기들을 분열하기 위한 미리 결정된 패턴들 중 임의의 하나 또는 임의의 조합에 기초하여, 상기 코딩 단위가 분열되는 상기 서브-블록들의 수를 결정하는 단계; 및
    상기 결정된 상기 서브-블록들의 수에 추가로 기초하여, 상기 코딩 단위를 상기 서브-블록들로 분열하는 단계를 포함하는, 방법.
  5. 제1항에 있어서,
    신호, 상기 서브-블록들의 하나 이상의 이웃 블록의 크기들, 코딩 트리 단위 내의 상기 서브-블록들 각각의 위치, 상기 서브-블록들의 하나 이상의 부모 블록의 분할 타입, 상기 서브-블록들 각각의 루마 또는 크로마 성분, 및 상기 서브-블록들 각각의 폭 또는 높이 중 임의의 하나 또는 임의의 조합에 기초하여, 상기 서브-블록들이 코딩되어야 하는 순서를 결정하는 단계를 추가로 포함하는, 방법.
  6. 제1항에 있어서,
    상기 코딩 단위에 대한 제1 코딩된 블록 플래그(CBF)를 설정하는 단계 - 상기 제1 CBF는 상기 코딩 단위에 대한 비-제로 계수가 있는지를 지시함 -; 및
    상기 서브-블록들 각각에 대한 제2 CBF를 설정하는 단계 - 상기 제2 CBF는 상기 서브-블록들 중 각각의 서브-블록에 대한 비-제로 계수가 있는지를 지시함 - 를 추가로 포함하는, 방법.
  7. 제6항에 있어서,
    상기 코딩 단위에 대한 상기 제1 CBF가 1로 설정되고, 코딩 순서에서 상기 서브-블록들 중 마지막 서브-블록에 선행하는 상기 서브-블록들 중 선행하는 서브-블록들에 대한 상기 제2 CBF가 0으로 설정되는 것에 기초하여, 상기 서브-블록들 중 마지막 서브-블록에 대한 상기 제2 CBF를 1로 설정하는 단계를 추가로 포함하는, 방법.
  8. 제1항에 있어서,
    상기 서브-블록들 중 하나의 서브-블록의 크기에 기초하여, 상기 서브-블록들 중 상기 하나의 서브-블록에 변환을 적용하는 단계를 추가로 포함하고,
    상기 서브-블록들 중 상기 하나의 서브-블록의 크기는 상기 서브-블록들 중 상기 하나의 서브-블록의 폭, 높이, 면적, 및 폭 대 높이의 비 중 임의의 하나 또는 임의의 조합을 포함하는, 방법.
  9. 제1항에 있어서,
    상기 코딩 단위 내의 상기 서브-블록들 중 하나의 서브-블록의 위치에 기초하여, 복수의 변환 중 하나의 변환을 선택하는 단계; 및
    상기 복수의 변환 중 상기 선택된 하나의 변환을 상기 서브-블록들 중 상기 하나의 서브-블록에 적용하는 단계를 추가로 포함하는, 방법.
  10. 제1항에 있어서,
    상기 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 상기 코딩 단위에 대해 인터 예측만을 적용하는 단계를 추가로 포함하는, 방법.
  11. 제1항에 있어서,
    상기 코딩 단위의 폭 및 높이 각각이 2의 거듭제곱인 것으로 결정되는 것에 기초하여:
    상기 코딩 단위를 파티션들로 분열하는 단계;
    상기 파티션들 중 임의의 하나 또는 임의의 조합의 폭 또는 높이가 2의 거듭제곱인지를 결정하는 단계; 및
    상기 파티션들 중 임의의 하나 또는 임의의 조합의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여, 상기 코딩 단위에 변환을 적용하는 단계를 추가로 포함하는, 방법.
  12. 제1항에 있어서,
    상기 코딩 단위의 폭 또는 높이가 2의 거듭제곱이 아닌 것으로 결정되는 것에 기초하여:
    상기 코딩 단위에 대한 코딩된 블록 플래그(CBF)를 0으로 설정하는 단계 - 상기 CBF는 상기 코딩 단위에 대한 비-제로 계수가 있는지를 지시함 -; 또는
    상기 코딩 단위를 예측 블록의 예측 값을 지시하는 DC 값과 연관시키는 단계를 추가로 포함하는, 방법.
  13. 비디오 시퀀스의 디코딩을 위한 장치로서,
    상기 장치는:
    컴퓨터 프로그램 코드를 저장하도록 구성된 적어도 하나의 메모리; 및
    상기 적어도 하나의 메모리에 액세스하고 상기 컴퓨터 프로그램 코드에 따라 동작하여 제1항 내지 제12항 중 어느 한 항에서 청구된 방법을 수행하도록 구성된 적어도 하나의 프로세서를 포함하는, 장치.
  14. 프로세서로 하여금 제1항 내지 제12항 중 어느 한 항에서 청구된 방법을 수행하게 하는 명령어들을 저장하는 비일시적 컴퓨터 판독가능 저장 매체.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020207030264A 2018-04-26 2019-04-15 비디오 시퀀스의 디코딩을 위한 방법 및 장치 KR102410293B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862663179P 2018-04-26 2018-04-26
US62/663,179 2018-04-26
US16/212,094 2018-12-06
US16/212,094 US10798382B2 (en) 2018-04-26 2018-12-06 Sub-block transform
PCT/US2019/027465 WO2019209563A1 (en) 2018-04-26 2019-04-15 Sub-block transform

Publications (2)

Publication Number Publication Date
KR20200128160A KR20200128160A (ko) 2020-11-11
KR102410293B1 true KR102410293B1 (ko) 2022-06-22

Family

ID=68293113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207030264A KR102410293B1 (ko) 2018-04-26 2019-04-15 비디오 시퀀스의 디코딩을 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US10798382B2 (ko)
EP (1) EP3785435A4 (ko)
JP (1) JP7053947B2 (ko)
KR (1) KR102410293B1 (ko)
CN (1) CN112514393B (ko)
WO (1) WO2019209563A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3804314B1 (en) * 2018-05-29 2024-01-17 InterDigital VC Holdings, Inc. Method and apparatus for video encoding and decoding with partially shared luma and chroma coding trees
US10893286B2 (en) * 2018-10-09 2021-01-12 Tencent America LLC Methods and apparatus for low-complexity MTS
WO2020164633A1 (en) 2019-02-15 2020-08-20 Beijing Bytedance Network Technology Co., Ltd. Transform parameter derivation based on block partition
US11159795B2 (en) * 2019-03-04 2021-10-26 Tencent America LLC Max transform size control
WO2020182207A1 (en) * 2019-03-13 2020-09-17 Beijing Bytedance Network Technology Co., Ltd. Partitions on sub-block transform mode
US11616966B2 (en) * 2019-04-03 2023-03-28 Mediatek Inc. Interaction between core transform and secondary transform
US11206417B2 (en) * 2019-05-30 2021-12-21 Tencent America LLC Method and apparatus for video coding
WO2021071342A1 (ko) * 2019-10-11 2021-04-15 한국전자통신연구원 변환 정보 부호화/복호화를 위한 방법, 장치 및 비트스트림 저장 매체
US11259055B2 (en) * 2020-07-10 2022-02-22 Tencent America LLC Extended maximum coding unit size
CN114615497A (zh) * 2020-12-03 2022-06-10 腾讯科技（深圳）有限公司 视频解码方法、装置、计算机可读介质及电子设备
WO2022177317A1 (ko) * 2021-02-18 2022-08-25 현대자동차주식회사 서브블록 분할 기반 인트라 예측을 이용하는 비디오 코딩방법 및 장치
WO2022206735A1 (en) * 2021-03-30 2022-10-06 Beijing Bytedance Network Technology Co., Ltd. Intra-prediction on non-dyadic blocks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150030067A1 (en) * 2012-01-19 2015-01-29 Mediatek Singapore Pte. Ltd. Method and apparatus for coded block flag coding in high efficiency video coding
US20180109812A1 (en) * 2016-10-14 2018-04-19 Media Tek Inc. Block partitioning using tree structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101379188B1 (ko) * 2010-05-17 2014-04-18 에스케이 텔레콤주식회사 인트라 블록 및 인터 블록이 혼합된 코딩블록을 이용하는 영상 부호화/복호화 장치 및 그 방법
US9247254B2 (en) * 2011-10-27 2016-01-26 Qualcomm Incorporated Non-square transforms in intra-prediction video coding
CN104247423B (zh) * 2012-03-21 2018-08-07 联发科技（新加坡）私人有限公司 可伸缩视频编码系统的帧内模式编码方法和装置
US9749645B2 (en) * 2012-06-22 2017-08-29 Microsoft Technology Licensing, Llc Coded-block-flag coding and derivation
JP2014045434A (ja) * 2012-08-28 2014-03-13 Nippon Hoso Kyokai <Nhk> 画像符号化装置、画像復号装置及びそれらのプログラム
AU2012232992A1 (en) * 2012-09-28 2014-04-17 Canon Kabushiki Kaisha Method, apparatus and system for encoding and decoding the transform units of a coding unit
WO2014120367A1 (en) * 2013-01-30 2014-08-07 Intel Corporation Content adaptive parametric transforms for coding for next generation video
US9674530B1 (en) * 2013-04-30 2017-06-06 Google Inc. Hybrid transforms in video coding
WO2015051011A1 (en) * 2013-10-02 2015-04-09 Arris Enterprises, Inc. Modified hevc transform tree syntax
CN104602017B (zh) * 2014-06-10 2017-12-26 腾讯科技（北京）有限公司 视频编码器、方法和装置及其帧间模式选择方法和装置
US20170150176A1 (en) * 2015-11-25 2017-05-25 Qualcomm Incorporated Linear-model prediction with non-square prediction units in video coding
CN112055204B (zh) * 2016-02-17 2024-05-28 日本放送协会 编码装置、解码装置以及程序
US10623774B2 (en) * 2016-03-22 2020-04-14 Qualcomm Incorporated Constrained block-level optimization and signaling for video coding tools
EP3306924A1 (en) * 2016-10-05 2018-04-11 Thomson Licensing Method and device for context-adaptive binary arithmetic coding a sequence of binary symbols representing a syntax element related to picture data
CN109983771A (zh) * 2016-11-21 2019-07-05 松下电器（美国）知识产权公司 编码装置、解码装置、编码方法及解码方法
US10779007B2 (en) * 2017-03-23 2020-09-15 Mediatek Inc. Transform coding of video data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150030067A1 (en) * 2012-01-19 2015-01-29 Mediatek Singapore Pte. Ltd. Method and apparatus for coded block flag coding in high efficiency video coding
US20180109812A1 (en) * 2016-10-14 2018-04-19 Media Tek Inc. Block partitioning using tree structures

Also Published As

Publication number Publication date
WO2019209563A1 (en) 2019-10-31
CN112514393A (zh) 2021-03-16
US10798382B2 (en) 2020-10-06
JP7053947B2 (ja) 2022-04-12
EP3785435A1 (en) 2021-03-03
EP3785435A4 (en) 2021-03-03
CN112514393B (zh) 2022-07-01
KR20200128160A (ko) 2020-11-11
JP2021519050A (ja) 2021-08-05
US20190335172A1 (en) 2019-10-31

Similar Documents

Publication Publication Date Title
KR102410293B1 (ko) 비디오 시퀀스의 디코딩을 위한 방법 및 장치
KR102471979B1 (ko) 비디오 코딩을 위한 방법 및 장치
KR102472689B1 (ko) 디코딩 또는 인코딩을 위한 방법, 장치 및 매체
KR20210088708A (ko) 비디오 코딩을 위한 방법 및 장치
KR102437516B1 (ko) 유연한 트리 구조
JP7436482B2 (ja) 最大変換サイズの制御
KR20210068521A (ko) 변환 스킵 모드와 다중 변환 선택 사이의 조화를 위한 방법 및 장치
JP7119232B2 (ja) デコーダが実行するビデオデコーディングのための方法及び装置、並びにエンコーダが実行するビデオエンコーディングのための方法
JP7132352B2 (ja) 予測モードおよび符号化ブロックフラグ（ｃｂｆ）のコンテキスト設計を更に向上する方法および機器
CN110881127A (zh) 控制残差编码的方法、装置、计算机设备和存储介质
JP7271675B2 (ja) ビデオ復号の方法および装置、並びにプログラム
KR102458813B1 (ko) 예측 모드 및 코딩된 블록 플래그(cbf)를 위한 개선된 컨텍스트 설계를 위한 방법 및 장치
KR20220085836A (ko) 비디오 코딩 방법 및 장치
KR102376833B1 (ko) 8-비트 변환 코어를 이용한 1차 변환을 위한 방법 및 장치
KR102456831B1 (ko) 유연한 트리 구조에서의 연접된 코딩 단위들
JP7378485B2 (ja) Ｑｔ／ｂｔ／ｔｔサイズの改善されたヘッダシンタックス
RU2778250C1 (ru) Управление максимальным размером преобразования

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant