KR20210130804A

KR20210130804A - 스케일러블 비디오 스트림에서의 출력 계층 세트 시그널링을 위한 방법

Info

Publication number: KR20210130804A
Application number: KR1020217031579A
Authority: KR
Inventors: 병두 최; 스테판 웽거; 산 류
Original assignee: 텐센트 아메리카 엘엘씨
Priority date: 2019-10-08
Filing date: 2020-09-29
Publication date: 2021-11-01
Also published as: AU2020364313B2; SG11202111383SA; CN113812158A; WO2021071698A1; EP4042693A1; US20210105496A1; US20220141479A1; CA3136851A1; AU2023202244A1; AU2020364313A1; JP2022525299A; EP4042693A4; US11265567B2; US12003747B2

Abstract

적어도 하나의 프로세서를 사용하여 인코딩된 비디오 비트스트림을 디코딩하는 방법은, 인코딩된 비디오 비트스트림으로부터 복수의 출력 계층 세트를 포함하는 코딩된 비디오 시퀀스를 획득하는 단계; 복수의 출력 계층 세트의 각각의 출력 계층 세트가 하나보다 많은 계층을 포함하는지를 표시하는 제1 플래그를 획득하는 단계; 각각의 출력 계층 세트가 하나보다 많은 계층을 포함한다는 것을 표시하는 제1 플래그에 기초하여, 출력 계층 세트 모드를 표시하는 제1 신택스 요소를 획득하는 단계; 제1 플래그 및 제1 신택스 요소 중 적어도 하나에 기초하여, 복수의 출력 계층 세트에 포함된 계층들 중에서 적어도 하나의 계층을 적어도 하나의 출력 계층으로서 선택하는 단계; 및 적어도 하나의 출력 계층을 출력하는 단계를 포함한다.

Description

스케일러블 비디오 스트림에서의 출력 계층 세트 시그널링을 위한 방법

관련 출원 교차 참조

본 출원은 2019년 10월 8일자로 출원된 미국 가특허 출원 제62/912,275호, 및 2020년 9월 24일자로 출원된 미국 특허 출원 제17/030,950호로부터 우선권을 주장하며, 그 전문이 본 명세서에 포함된다.

분야

개시된 주제는 비디오 코딩 및 디코딩에 관한 것으로, 보다 구체적으로는, 스케일러블 비디오 스트림을 위한 출력 계층 세트의 시그널링 메커니즘에 관한 것이다.

ITU-T VCEG(Q6/16) 및 ISO/IEC MPEG(JTC 1/SC 29/WG 11)은 2013(버전 1) 2014(버전 2) 2015(버전 3) 및 2016(버전 4)년에 H.265/HEVC(High Efficiency Video Coding) 표준을 공개했다. 2015년에, 이러한 2개의 표준 조직들은 JVET(Joint Video Exploration Team)를 공동으로 형성하여 HEVC를 뛰어넘는 다음 비디오 코딩 표준을 개발할 가능성을 모색하였다. 2017년 10월에, 그들은 HEVC를 뛰어넘는 능력을 갖는 비디오 압축에 대한 공동 제안 요청서(call for proposals, CfP)를 발행했다. 2018년 2월 15일자로, 표준 동적 범위(SDR)에 대한 총 22개의 CfP 응답, 높은 동적 범위(HDR)에 대한 12개의 CfP 응답, 및 360개의 비디오 범주에 대한 12개의 CfP 응답이 각각 제출되었다. 2018년 4월에, 모든 수신된 CfP 응답들은 122 MPEG / 10번째 JVET 미팅에서 평가되었다. 이 미팅의 결과로서, JVET는 HEVC를 넘어서는 차세대 비디오 코딩의 표준화 프로세스를 공식적으로 론칭했다. 새로운 표준은 다목적 비디오 코딩(Versatile Video Coding)(VVC)으로 명명되었고, JVET는 조인트 비디오 전문가 팀(Joint Video Expert Team)으로서 재명명되었다.

일 실시예에서, 적어도 하나의 프로세서를 사용하여 인코딩된 비디오 비트스트림을 디코딩하는 방법이 제공되고, 방법은 인코딩된 비디오 비트스트림으로부터 복수의 출력 계층 세트를 포함하는 코딩된 비디오 시퀀스를 획득하는 단계; 복수의 출력 계층 세트의 각각의 출력 계층 세트가 하나보다 많은 계층을 포함하는지를 표시하는 제1 플래그를 획득하는 단계; 각각의 출력 계층 세트가 하나보다 많은 계층을 포함한다는 것을 표시하는 제1 플래그에 기초하여, 출력 계층 세트 모드를 표시하는 제1 신택스 요소를 획득하는 단계; 제1 플래그 및 제1 신택스 요소 중 적어도 하나에 기초하여, 복수의 출력 계층 세트에 포함된 계층들 중에서 적어도 하나의 계층을 적어도 하나의 출력 계층으로서 선택하는 단계; 및 적어도 하나의 출력 계층을 출력하는 단계를 포함한다.

일 실시예에서, 인코딩된 비디오 비트스트림을 디코딩하기 위한 디바이스가 제공되고, 디바이스는 프로그램 코드를 저장하도록 구성되는 적어도 하나의 메모리; 및 프로그램 코드를 판독하고 프로그램 코드에 의해 명령된 바와 같이 동작하도록 구성되는 적어도 하나의 프로세서를 포함하고, 프로그램 코드는: 적어도 하나의 프로세서로 하여금 인코딩된 비디오 비트스트림으로부터 복수의 출력 계층 세트를 포함하는 코딩된 비디오 시퀀스를 획득하게 하도록 구성되는 제1 획득 코드; 적어도 하나의 프로세서로 하여금 복수의 출력 계층 세트의 각각의 출력 계층 세트가 하나보다 많은 계층을 포함하는지를 표시하는 제1 플래그를 획득하게 하도록 구성되는 제2 획득 코드; 적어도 하나의 프로세서로 하여금 각각의 출력 계층 세트가 하나보다 많은 계층을 포함한다는 것을 표시하는 제1 플래그에 기초하여, 출력 계층 세트 모드를 표시하는 제1 신택스 요소를 획득하게 하도록 구성되는 제3 획득 코드; 적어도 하나의 프로세서로 하여금 제1 플래그 및 제1 신택스 요소 중 적어도 하나에 기초하여 복수의 출력 계층 세트에 포함된 계층들 중 적어도 하나의 계층을 적어도 하나의 출력 계층으로서 선택하게 하도록 구성되는 선택 코드; 및 적어도 하나의 프로세서로 하여금 적어도 하나의 출력 계층을 출력하게 하도록 구성되는 출력 코드를 포함한다.

일 실시예에서, 명령어들이 저장된 비-일시적 컴퓨터 판독가능 매체가 제공되고, 명령어들은 인코딩된 비디오 비트스트림을 디코딩하기 위한 디바이스의 하나 이상의 프로세서들에 의해 실행될 때, 하나 이상의 프로세서들로 하여금: 인코딩된 비디오 비트스트림으로부터 복수의 출력 계층 세트들을 포함하는 코딩된 비디오 시퀀스를 획득하게 하고; 복수의 출력 계층 세트의 각각의 출력 계층 세트가 하나보다 많은 계층을 포함하는지를 표시하는 제1 플래그를 획득하게 하고; 각각의 출력 계층 세트가 하나보다 많은 계층을 포함한다는 것을 표시하는 제1 플래그에 기초하여, 출력 계층 세트 모드를 표시하는 제1 신택스 요소를 획득하게 하고; 제1 플래그 및 제1 신택스 요소 중 적어도 하나에 기초하여, 복수의 출력 계층 세트에 포함된 계층들 중에서 적어도 하나의 출력 계층을 적어도 하나의 출력 계층으로서 선택하게 하고; 적어도 하나의 출력 계층을 출력하게 한다.

개시된 주제의 추가 특징들, 본질 및 다양한 이점들이 다음의 상세한 설명 및 첨부 도면들로부터 더 명백해질 것이다.
도 1은 일 실시예에 따른 통신 시스템의 단순화된 블록 다이어그램의 개략적인 예시이다.
도 2는 일 실시예에 따른 통신 시스템의 단순화된 블록 다이어그램의 개략적인 예시이다.
도 3은 일 실시예에 따른 디코더의 단순화된 블록 다이어그램의 개략적인 예시이다.
도 4는 일 실시예에 따른 인코더의 단순화된 블록 다이어그램의 개략적인 예시이다.
도 5는 일 실시예에 따른 신택스 표의 예들의 개략적인 예시이다.
도 6은 일 실시예에 따른 인코딩된 비디오 비트스트림을 디코딩하는 예시적인 프로세스의 흐름도이다.
도 7은 일 실시예에 따른 컴퓨터 시스템의 개략적인 예시이다.

도 1은 본 개시내용의 일 실시예에 따른 통신 시스템(100)의 단순화된 블록 다이어그램을 예시한다. 시스템(100)은 네트워크(150)를 통해 상호접속되는 적어도 2개의 단말(110-120)을 포함할 수 있다. 데이터의 단방향 송신을 위해, 제1 단말(110)은 네트워크(150)를 통해 다른 단말(120)로 송신하기 위해 로컬 위치에서 비디오 데이터를 코딩할 수 있다. 제2 단말(120)은 네트워크(150)로부터 다른 단말의 코딩된 비디오 데이터를 수신하고, 코딩된 데이터를 디코딩하고 복구된 비디오 데이터를 디스플레이할 수 있다. 단방향 데이터 송신은 미디어 서빙 응용들(media serving applications) 등에서 일반적일 수 있다.

도 1은, 예를 들어, 영상회의(videoconferencing) 동안 발생할 수 있는 코딩된 비디오의 양방향 송신을 지원하기 위해 제공되는 제2 쌍의 단말들(130, 140)을 예시한다. 데이터의 양방향 송신을 위해, 각각의 단말(130, 140)은 네트워크(150)를 통해 다른 단말로 송신하기 위해 로컬 위치에서 캡처된 비디오 데이터를 코딩할 수 있다. 각각의 단말(130, 140)은 또한 다른 단말에 의해 송신된 코딩된 비디오 데이터를 수신할 수 있고, 코딩된 데이터를 디코딩할 수 있고, 복구된 비디오 데이터를 로컬 디스플레이 디바이스에서 디스플레이할 수 있다.

도 1에서, 단말들(110-140)은 서버들, 개인용 컴퓨터들 및 스마트폰들로서 예시될 수 있지만, 본 개시내용의 원리들은 그렇게 제한되지 않을 수 있다. 본 개시내용의 실시예들은 랩톱 컴퓨터들, 태블릿 컴퓨터들, 미디어 플레이어들 및/또는 전용 영상 회의 장비에서 응용된다. 네트워크(150)는 예를 들어, 유선(wireline) 및/또는 무선(wireless) 통신 네트워크들을 포함하여, 단말들(110-140) 사이에 코딩된 비디오 데이터를 전달하는 임의의 수의 네트워크들을 표현한다. 통신 네트워크(150)는 회선 교환(circuit-switched) 및/또는 패킷 교환(packet-switched) 채널들에서 데이터를 교환할 수 있다. 대표적인 네트워크들은 원거리통신(telecommunications) 네트워크들, 로컬 영역 네트워크들, 광역 네트워크들 및/또는 인터넷을 포함한다. 본 논의의 목적을 위해, 네트워크(150)의 아키텍처 및 토폴로지는 아래의 본 명세서에서 설명되지 않는 한 본 개시내용의 동작에 중요하지 않을 수 있다.

도 2는, 개시된 주제를 위한 응용의 예로서, 스트리밍 환경에서의 비디오 인코더 및 디코더의 배치를 예시한다. 개시된 주제는, 예를 들어, 영상 회의, 디지털 TV, CD, DVD, 메모리 스틱 등을 포함하는 디지털 미디어 상의 압축된 비디오의 저장 등을 포함하여, 다른 비디오 인에이블 응용들에 동등하게 적용가능할 수 있다.

스트리밍 시스템은, 예를 들어, 압축되지 않은 비디오 샘플 스트림(202)을 생성하는 비디오 소스(201), 예를 들어, 디지털 카메라를 포함할 수 있는, 캡처 서브시스템(213)을 포함할 수 있다. 인코딩된 비디오 비트스트림들과 비교할 때 많은 데이터 용량을 강조하기 위해 굵은 라인으로 묘사된 그 샘플 스트림(202)은 카메라(201)에 결합된 인코더(203)에 의해 처리될 수 있다. 인코더(203)는 아래에서 더 상세히 설명되는 바와 같이 개시된 주제의 양태들을 가능하게 하거나 구현하기 위해 하드웨어, 소프트웨어, 또는 이들의 조합을 포함할 수 있다. 샘플 스트림과 비교할 때 더 적은 데이터 용량을 강조하기 위해 얇은 라인으로 묘사된 인코딩된 비디오 비트스트림(204)은 미래의 사용을 위해 스트리밍 서버(205) 상에 저장될 수 있다. 하나 이상의 스트리밍 클라이언트(206, 208)는 스트리밍 서버(205)에 액세스하여 인코딩된 비디오 비트스트림(204)의 사본들(207, 209)을 검색할 수 있다. 클라이언트(206)는 인코딩된 비디오 비트스트림의 착신(incoming) 사본(207)을 디코딩하고 디스플레이(212) 또는 다른 렌더링 디바이스(묘사되지 않음) 상에 렌더링될 수 있는 발신(outgoing) 비디오 샘플 스트림(211)을 생성하는 비디오 디코더(210)를 포함할 수 있다. 일부 스트리밍 시스템들에서, 비디오 비트스트림들(204, 207, 209)은 특정 비디오 코딩/압축 표준들에 따라 인코딩될 수 있다. 해당 표준들의 예들은 ITU-T 권고안(Recommendation) H.265를 포함한다. 다용도 비디오 코딩(Versatile Video Coding) 또는 VVC로서 비공식적으로 알려진 비디오 코딩 표준이 개발 중이다. 개시된 주제는 VVC의 맥락에서 사용될 수 있다.

도 3은 본 개시내용의 일 실시예에 따른 비디오 디코더(210)의 기능 블록 다이어그램일 수 있다.

수신기(310)는 디코더(210)에 의해 디코딩될 하나 이상의 코덱 비디오 시퀀스를 수신할 수 있고; 동일한 또는 다른 실시예에서, 한 번에 하나의 코딩된 비디오 시퀀스가 수신될 수 있고, 각각의 코딩된 비디오 시퀀스의 디코딩은 다른 코딩된 비디오 시퀀스들과 독립적이다. 코딩된 비디오 시퀀스는, 인코딩된 비디오 데이터를 저장하는 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 채널(312)로부터 수신될 수 있다. 수신기(310)는 인코딩된 비디오 데이터를 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림들과 함께 수신할 수 있고, 이들은 그것들 각자의 사용 엔티티들(묘사되지 않음)에 포워딩될 수 있다. 수신기(310)는 코딩된 비디오 시퀀스를 다른 데이터로부터 분리할 수 있다. 네트워크 지터를 방지하기 위해, 수신기(310)와 엔트로피 디코더/파서(320)(이하 "파서(parser)") 사이에 버퍼 메모리(315)가 결합될 수 있다. 수신기(310)가 충분한 대역폭 및 제어가능성의 저장/포워드 디바이스로부터, 또는 등시 네트워크(isosychronous network)로부터 데이터를 수신하고 있을 때, 버퍼(315)는 필요하지 않을 수 있거나, 작을 수 있다. 인터넷과 같은 베스트 에포트 패킷 네트워크들(best effort packet networks) 상에서의 사용을 위해, 버퍼(315)가 요구될 수 있고, 비교적 클 수 있고, 유리하게는 적응적 크기일 수 있다.

비디오 디코더(210)는 엔트로피 코딩된 비디오 시퀀스로부터 심벌들(321)을 재구성하기 위해 파서(320)를 포함할 수 있다. 그 심벌들의 카테고리들은 디코더(210)의 동작을 관리하기 위해 사용되는 정보, 및 잠재적으로, 도 3에 도시된 바와 같이, 디코더의 일체 부분(integral part)은 아니지만 디코더에 결합될 수 있는 디스플레이(212)와 같은 렌더링 디바이스를 제어하기 위한 정보를 포함한다. 렌더링 디바이스(들)에 대한 제어 정보는 보조 향상 정보(Supplementary Enhancement Information)(SEI 메시지들) 또는 비디오 사용성 정보(Video Usability Information, VUI) 파라미터 세트 프래그먼트들(묘사되지 않음)의 형태일 수 있다. 파서(320)는 수신된 코딩된 비디오 시퀀스를 파싱/엔트로피 디코딩할 수 있다. 코딩된 비디오 시퀀스의 코딩은 비디오 코딩 기술 또는 표준에 따를 수 있고, 가변 길이 코딩, 허프만 코딩(Huffman coding), 맥락 민감성(context sensitivity)을 갖거나 갖지 않는 산술 코딩 등을 포함하는, 본 기술분야의 통상의 기술자들에게 잘 알려진 원리들을 따를 수 있다. 파서(320)는, 코딩된 비디오 시퀀스로부터, 그룹에 대응하는 적어도 하나의 파라미터에 기초하여, 비디오 디코더 내의 픽셀들의 서브그룹들 중 적어도 하나에 대한 서브그룹 파라미터들의 세트를 추출할 수 있다. 서브그룹들은 GOP들(Groups of Pictures), 픽처들, 서브-픽처들, 타일들(tiles), 슬라이스들(slices), 브릭들(bricks), 매크로블록들(macroblocks), 코딩 트리 단위들(Coding Tree Units, CTUs), 코딩 유닛들(Coding Units, CUs), 블록들(blocks), 변환 유닛들(Transform Units, TUs), 예측 유닛들(Prediction Units, PUs) 등을 포함할 수 있다. 타일은 픽처의 특정 타일 열 및 행 내의 CU/CTU들의 직사각형 영역을 표시할 수 있다. 브릭은 특정 타일 내의 CU/CTU 행들의 직사각형 영역을 표시할 수 있다. 슬라이스는 NAL 유닛에 포함된 픽처의 하나 이상의 브릭을 표시할 수 있다. 서브-픽처는 픽처에서 하나 이상의 슬라이스의 직사각형 영역을 표시할 수 있다. 엔트로피 디코더/파서는 또한 코딩된 비디오 시퀀스로부터 변환 계수들, 양자화기 파라미터 값들, 모션 벡터들 등과 같은 정보를 추출할 수 있다.

파서(320)는 버퍼(315)로부터 수신된 비디오 시퀀스에 대해 엔트로피 디코딩/파싱 동작을 수행하여, 심벌들(321)을 생성할 수 있다.

심벌들(321)의 재구성은 코딩된 비디오 픽처 또는 그것의 부분들의 유형(예컨대: 인터 및 인트라 픽처, 인터 및 인트라 블록), 및 다른 인자들에 의존하여 다수의 상이한 유닛들을 수반할 수 있다. 어느 유닛들이 그리고 어떻게 수반되는지는 파서(320)에 의해 코딩된 비디오 시퀀스로부터 파싱된 서브그룹 제어 정보에 의해 제어될 수 있다. 파서(320)와 아래의 다수의 유닛 사이의 그러한 서브그룹 제어 정보의 흐름은 명확성을 위해 묘사되어 있지 않다.

이미 언급된 기능 블록들 이외에, 디코더(210)는 아래에 설명되는 바와 같이 개념적으로 다수의 기능 유닛으로 세분될 수 있다. 상업적 제약들 하에서 동작하는 실제 구현에서, 이들 유닛들 중 다수는 서로 밀접하게 상호작용하고, 적어도 부분적으로, 서로 통합될 수 있다. 그러나, 개시된 주제를 설명하기 위해, 아래의 기능 유닛들로의 개념적인 세분이 적절하다.

제1 유닛은 스케일러/역변환 유닛(351)이다. 스케일러/역변환 유닛(351)은, 파서(320)로부터의 심벌(들)(321)로서, 어느 변환을 사용할지, 블록 크기, 양자화 팩터, 양자화 스케일링 매트릭스들(quantization scaling matrices) 등을 포함한, 제어 정보뿐만 아니라 양자화된 변환 계수를 수신한다. 이는 집계기(aggregator)(355)에 입력될 수 있는 샘플 값들을 포함하는 블록들을 출력할 수 있다.

일부 경우들에서, 스케일러/역변환(351)의 출력 샘플들은 인트라 코딩된 블록과 관련될 수 있고; 그것은: 이전에 재구성된 픽처들로부터의 예측 정보를 사용하는 것이 아니라, 현재 픽처의 이전에 재구성된 부분들로부터의 예측 정보를 사용할 수 있는 블록이다. 그러한 예측 정보는 인트라 픽처 예측 유닛(352)에 의해 제공될 수 있다. 일부 경우들에서, 인트라 픽처 예측 유닛(352)은 현재(부분적으로 재구성된) 픽처(358)로부터 페치된 주위의 이미 재구성된 정보를 사용하여, 재구성 중인 블록과 동일한 크기 및 형상의 블록을 생성한다. 집계기(355)는, 일부 경우들에서, 샘플 기준으로, 인트라 예측 유닛(352)이 생성한 예측 정보를 스케일러/역변환 유닛(351)에 의해 제공된 출력 샘플 정보에 추가한다.

다른 경우들에서, 스케일러/역변환 유닛(351)의 출력 샘플들은 인터 코딩되고, 잠재적으로 모션 보상된 블록에 관련될 수 있다. 그러한 경우에, 모션 보상 예측 유닛(353)은 참조 픽처 메모리(357)에 액세스하여 예측에 사용되는 샘플들을 페치할 수 있다. 블록에 관련된 심벌들(321)에 따라 페치된 샘플들을 모션 보상한 후에, 이들 샘플은 집계기(355)에 의해 스케일러/역변환 유닛의 출력(이 경우 잔차 샘플들 또는 잔차 신호라고 불림)에 추가되어 출력 샘플 정보를 생성할 수 있다. 모션 보상 예측 유닛이 예측 샘플들을 페치하는 참조 픽처 메모리 내의 주소들은, 예를 들어, X, Y, 및 참조 픽처 컴포넌트들을 가질 수 있는 심벌들(321)의 형태로 모션 보상 예측 유닛에 이용가능한 모션 벡터들에 의해 제어될 수 있다. 모션 보상은 또한 서브샘플 이그젝트 모션 벡터(sub-sample exact motion vector)들이 사용 중일 때 참조 픽처 메모리로부터 페치된 샘플 값들의 보간, 모션 벡터 예측 메커니즘 등을 포함할 수 있다.

집계기(355)의 출력 샘플들에 대해 루프 필터 유닛(356) 내의 다양한 루프 필터링 기법들이 수행될 수 있다. 비디오 압축 기술들은, 코딩된 비디오 비트스트림에 포함된 파라미터들에 의해 제어되고 파서(320)로부터의 심벌들(321)로서 루프 필터 유닛(356)에 이용가능하게 되지만, 또한 코딩된 픽처 또는 코딩된 비디오 시퀀스의 이전(디코딩 순서로) 부분들의 디코딩 동안 획득된 메타-정보에 응답할 뿐만 아니라, 이전에 재구성되고 루프-필터링된 샘플 값들에 응답할 수 있는 인-루프 필터(in-loop filter) 기술들을 포함할 수 있다.

루프 필터 유닛(356)의 출력은 렌더링 디바이스(212)에 출력될 뿐만 아니라 미래의 인터-픽처 예측에서 사용하기 위해 참조 픽처 메모리에 저장될 수도 있는 샘플 스트림일 수 있다.

특정 코딩된 픽처들은, 완전히 재구성되면, 미래 예측을 위한 참조 픽처들로서 사용될 수 있다. 코딩된 픽처가 완전히 재구성되고 코딩된 픽처가 참조 픽처로서 식별되면(예를 들어, 파서(320)에 의해), 현재 참조 픽처(358)는 참조 픽처 버퍼(357)의 일부가 될 수 있고, 다음 코딩된 픽처의 재구성을 시작하기 전에 새로운(fresh) 현재 픽처 메모리가 재할당될 수 있다.

비디오 디코더(210)는 ITU-T Rec. H.265와 같은 표준에서 문서화될 수 있는 미리 결정된 비디오 압축 기술에 따라 디코딩 동작들을 수행할 수 있다. 코딩된 비디오 시퀀스는, 이것이 비디오 압축 기술 문서 또는 표준 및 구체적으로 그 안의 프로파일 문서에 특정된 대로 비디오 압축 기술 또는 표준의 신택스(syntax)를 고수한다는 점에서, 사용되는 비디오 압축 기술 또는 표준에 의해 특정된 신택스를 따를 수 있다. 또한 컴플라이언스(compliance)를 위해 필요한 것은 코딩된 비디오 시퀀스의 복잡성이 비디오 압축 기술 또는 표준의 레벨에 의해 정의된 경계 내에 있는 것일 수 있다. 일부 경우들에서, 레벨들은 최대 픽처 크기, 최대 프레임 레이트, 최대 재구성 샘플 레이트(예를 들어, 초당 메가샘플(megasamples per second)로 측정됨), 최대 참조 픽처 크기 등을 제한한다. 레벨들에 의해 설정된 한계들은, 일부 경우들에서, HRD(Hypothetical Reference Decoder) 사양들 및 코딩된 비디오 시퀀스에서 시그널링된 HRD 버퍼 관리를 위한 메타데이터를 통해 추가로 제한될 수 있다.

일 실시예에서, 수신기(310)는 인코딩된 비디오와 함께 추가적인(중복) 데이터를 수신할 수 있다. 추가적인 데이터는 코딩된 비디오 시퀀스(들)의 일부로서 포함될 수 있다. 추가적인 데이터는 데이터를 적절히 디코딩하고/하거나 원래의 비디오 데이터를 더 정확하게 재구성하기 위해 비디오 디코더(210)에 의해 사용될 수 있다. 추가적인 데이터는 예를 들어, 시간, 공간, 또는 SNR 향상 계층들, 중복 슬라이스들, 중복 픽처들, 순방향 오류 수정 코드들 등의 형태일 수 있다.

도 4는 본 개시내용의 일 실시예에 따른 비디오 인코더(203)의 기능 블록 다이어그램일 수 있다.

인코더(203)는 인코더(203)에 의해 코딩될 비디오 이미지(들)를 캡처할 수 있는 비디오 소스(201)(인코더의 일부가 아님)로부터 비디오 샘플들을 수신할 수 있다.

비디오 소스(201)는, 임의의 적합한 비트 심도(예를 들어: 8 비트, 10 비트, 12 비트, ...), 임의의 색공간(예를 들어, BT.601 Y CrCB, RGB, ...), 및 임의의 적합한 샘플링 구조(예를 들어, Y CrCb 4:2:0, Y CrCb 4:4:4)일 수 있는 디지털 비디오 샘플 스트림의 형태로 인코더(203)에 의해 코딩될 소스 비디오 시퀀스를 제공할 수 있다. 미디어 서빙 시스템에서, 비디오 소스(201)는 이전에 준비된 비디오를 저장하는 저장 디바이스일 수 있다. 영상회의 시스템에서, 비디오 소스(203)는 비디오 시퀀스로서 로컬 이미지 정보를 캡처하는 카메라일 수 있다. 비디오 데이터는 순차적으로 볼 때 모션을 부여하는 복수의 개별 픽처로서 제공될 수 있다. 픽처들 자체는 픽셀들의 공간적 어레이로서 조직될 수 있고, 여기서 각각의 픽셀은 사용 중인 샘플링 구조, 색 공간 등에 의존하여 하나 이상의 샘플을 포함할 수 있다. 본 기술분야의 통상의 기술자는 픽셀들과 샘플들 사이의 관계를 쉽게 이해할 수 있다. 아래의 설명은 샘플들에 초점을 맞춘다.

일 실시예에 따르면, 인코더(203)는 소스 비디오 시퀀스의 픽처들을 실시간으로 또는 응용에 의해 요구되는 임의의 다른 시간 제약들 하에서 코딩된 비디오 시퀀스(443)로 코딩 및 압축할 수 있다. 적절한 코딩 속도를 시행하는 것이 제어기(450)의 하나의 기능이다. 제어기는 후술하는 바와 같이 다른 기능 유닛들을 제어하고, 이러한 유닛들에 기능적으로 결합된다. 결합은 명확성을 위해 묘사되지 않는다. 제어기에 의해 설정된 파라미터들은 레이트 제어 관련 파라미터들(픽처 스킵, 양자화기, 레이트-왜곡 최적화 기법들의 람다 값, ...), 픽처 크기, 픽처 그룹(GOP) 레이아웃, 최대 모션 벡터 검색 범위 등을 포함할 수 있다. 본 기술분야의 통상의 기술자는 제어기(450)의 다른 기능들을 쉽게 식별할 수 있는데 그 이유는 그것들이 특정 시스템 설계에 대해 최적화된 비디오 인코더(203)에 관련될 수 있기 때문이다.

일부 비디오 인코더들은 본 기술분야의 통상의 기술자가 "코딩 루프(coding loop)"로서 쉽게 인식하는 것에서 동작한다. 과도하게 단순화된 설명으로서, 코딩 루프는, (코딩될 입력 픽처, 및 참조 픽처(들)에 기초하여 심벌들을 생성하는 것을 담당하는) 인코더(430)(이후 "소스 코더")의 인코딩 부분, 및 (심벌들과 코딩된 비디오 비트스트림 사이의 임의의 압축이 개시된 주제에서 고려되는 비디오 압축 기술들에서 무손실이기 때문에) (원격) 디코더가 또한 생성하는 샘플 데이터를 생성하기 위해 심벌들을 재구성하는 인코더(203)에 임베드된 (로컬) 디코더(433)로 구성될 수 있다. 그 재구성된 샘플 스트림은 참조 픽처 메모리(434)에 입력된다. 심벌 스트림의 디코딩이 디코더 위치(로컬 또는 원격)와는 독립적으로 비트-정확한 결과들(bit-exact results)을 야기하기 때문에, 참조 픽처 버퍼 콘텐츠도 또한 로컬 인코더와 원격 인코더 사이에서 또한 비트 정확(bit exact)하다. 다시 말해서, 인코더의 예측 부분은 디코딩 동안 예측을 사용할 때 디코더가 "보는(see)" 것과 정확히 동일한 샘플 값들을 참조 픽처 샘플들로서 "본다". 참조 픽처 동기성(reference picture synchronicity)의 이러한 기본적인 원리(그리고, 예를 들어, 채널 오류들 때문에, 동기성이 유지될 수 없는 경우, 결과적인 드리프트)는 본 기술분야의 통상의 기술자에게 잘 알려져 있다.

"로컬" 디코더(433)의 동작은 도 3과 관련하여 위에서 이미 상세히 설명된 "원격" 디코더(210)와 동일할 수 있다. 그러나, 도 4를 또한 간단히 참조하면, 심벌들이 이용가능하고 엔트로피 코더(445) 및 파서(320)에 의한 코딩된 비디오 시퀀스로의 심벌들의 인코딩/디코딩이 무손실일 수 있기 때문에, 채널(312), 수신기(310), 버퍼(315), 및 파서(320)를 포함한, 디코더(210)의 엔트로피 디코딩 부분들은 로컬 디코더(433)에서 완전히 구현되지 않을 수 있다.

이 시점에서 이루어질 수 있는 관찰은, 디코더에 존재하는 파싱/엔트로피 디코딩을 제외한 임의의 디코더 기술이 또한 필연적으로, 대응하는 인코더에서, 실질적으로 동일한 기능 형태로 존재할 필요가 있다는 점이다. 이러한 이유로, 개시된 주제는 디코더 동작에 초점을 맞춘다. 인코더 기술들은 포괄적으로 설명된 디코더 기술들의 역(inverse)이기 때문에 그것들에 대한 설명은 축약될 수 있다. 특정 영역들에서만 더 상세한 설명이 요구되고 아래에 제공된다.

동작의 일부로서, 소스 코더(430)는, "참조 프레임들"로서 지정된 비디오 시퀀스로부터의 하나 이상의 이전에 코딩된 프레임을 참조하여 예측적으로 입력 프레임을 코딩하는, 모션 보상된 예측 코딩을 수행할 수 있다. 이러한 방식으로, 코딩 엔진(432)은 입력 프레임의 픽셀 블록들과 입력 프레임에 대한 예측 참조(들)로서 선택될 수 있는 참조 프레임(들)의 픽셀 블록들 사이의 차이들을 코딩한다.

로컬 비디오 디코더(433)는, 소스 코더(430)에 의해 생성된 심벌들에 기초하여, 참조 프레임들로서 지정될 수 있는 프레임들의 코딩된 비디오 데이터를 디코딩할 수 있다. 코딩 엔진(432)의 동작들은 유리하게는 손실 프로세스들일 수 있다. 코딩된 비디오 데이터가 비디오 디코더(도 4에 도시되지 않음)에서 디코딩될 수 있을 때, 재구성된 비디오 시퀀스는 전형적으로 일부 오류들을 갖는 소스 비디오 시퀀스의 복제본(replica)일 수 있다. 로컬 비디오 디코더(433)는 참조 프레임들에 대해 비디오 디코더에 의해 수행될 수 있는 디코딩 프로세스들을 복제하고 재구성된 참조 프레임들이 참조 픽처 캐시(434)에 저장되게 할 수 있다. 이러한 방식으로, 인코더(203)는 (송신 오류들 없이) 원단(far-end) 비디오 디코더에 의해 획득될 재구성된 참조 프레임들로서 공통 콘텐츠를 갖는 재구성된 참조 프레임들의 사본들을 로컬로 저장할 수 있다.

예측자(435)는 코딩 엔진(432)에 대한 예측 검색들을 수행할 수 있다. 즉, 코딩될 새로운 프레임에 대해, 예측자(435)는 새로운 픽처들에 대한 적절한 예측 참조로서 역할을 할 수 있는 참조 픽처 모션 벡터들, 블록 형상들 등과 같은 특정 메타데이터 또는 샘플 데이터(후보 참조 픽셀 블록들로서)에 대해 참조 픽처 메모리(434)를 검색할 수 있다. 예측자(435)는 적절한 예측 참조들을 찾기 위해 샘플 블록 바이 픽셀 블록(sample block-by-pixel block) 기준으로 동작할 수 있다. 일부 경우들에서, 예측자(435)에 의해 획득된 검색 결과들에 의해 결정된 바와 같이, 입력 픽처는 참조 픽처 메모리(434)에 저장된 다수의 참조 픽처로부터 인출된 예측 참조들을 가질 수 있다.

제어기(450)는, 예를 들어, 비디오 데이터를 인코딩하기 위해 사용되는 파라미터들 및 서브그룹 파라미터들의 설정을 포함하여, 비디오 코더(430)의 코딩 동작들을 관리할 수 있다.

전술한 모든 기능 유닛들의 출력은 엔트로피 코더(445)에서 엔트로피 코딩을 거칠 수 있다. 엔트로피 코더는, 예를 들어, 허프만 코딩, 가변 길이 코딩, 산술 코딩 등과 같은 본 기술분야의 통상의 기술자에게 알려진 기술들에 따라 심벌들을 무손실 압축함으로써, 다양한 기능 유닛들에 의해 생성된 심벌들을 코딩된 비디오 시퀀스로 변환한다.

송신기(440)는, 인코딩된 비디오 데이터를 저장할 저장 디바이스에 대한 하드웨어/소프트웨어 링크일 수 있는, 통신 채널(460)을 통한 송신을 준비하기 위해 엔트로피 코더(445)에 의해 생성된 코딩된 비디오 시퀀스(들)를 버퍼링할 수 있다. 송신기(440)는 비디오 코더(430)로부터의 코딩된 비디오 데이터를 송신될 다른 데이터, 예를 들어, 코딩된 오디오 데이터 및/또는 보조 데이터 스트림(소스들이 도시되지 않음)과 병합할 수 있다.

제어기(450)는 인코더(203)의 동작을 관리할 수 있다. 코딩 동안, 제어기(450)는, 각자의 픽처에 적용될 수 있는 코딩 기법들에 영향을 미칠 수 있는, 특정 코딩된 픽처 타입을 각자의 코딩된 픽처에 할당할 수 있다. 예를 들어, 픽처들은 종종 다음의 프레임 타입들 중 하나로서 할당될 수 있다:

인트라 픽처(Intra Picture)(I 픽처)는 예측의 소스로서 시퀀스 내의 임의의 다른 프레임을 사용하지 않고 코딩 및 디코딩될 수 있는 것일 수 있다. 일부 비디오 코덱들은, 예를 들어, 독립 디코더 리프레시 픽처들(independent decoder refresh pictures)을 포함한, 상이한 타입의 인트라 픽처들을 허용한다. 본 기술분야의 통상의 기술자는 I 픽처들의 해당 변형들 및 그것들 각자의 응용들 및 특징들을 인식한다.

예측 픽처(Predictive picture)(P 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 많아야 하나의 모션 벡터 및 참조 인덱스를 사용하여 인트라 예측(intra prediction) 또는 인터 예측(inter prediction)을 사용하여 코딩 및 디코딩될 수 있는 것일 수 있다.

양방향 예측 픽처(Bi-directionally Predictive Picture)(B 픽처)는 각각의 블록의 샘플 값들을 예측하기 위해 많아야 2개의 모션 벡터 및 참조 인덱스를 사용하여 인트라 예측 또는 인터 예측을 사용하여 코딩되고 디코딩될 수 있는 것일 수 있다. 유사하게, 다중-예측 픽처들은 단일 블록의 재구성을 위해 2개보다 많은 참조 픽처 및 연관된 메타데이터를 사용할 수 있다.

소스 픽처들은 일반적으로 복수의 샘플 블록(예를 들어, 각각 4x4, 8x8, 4x8, 또는 16x16 샘플들의 블록들)으로 공간적으로 세분될 수 있고 블록-바이-블록(block-by-block) 기준으로 코딩될 수 있다. 블록들은 블록들의 각자의 픽처들에 적용되는 코딩 할당에 의해 결정된 다른(이미 코딩된) 블록들을 참조하여 예측적으로 코딩될 수 있다. 예를 들어, I 픽처들의 블록들은 비예측적으로 코딩될 수 있거나 그것들은 동일한 픽처의 이미 코딩된 블록들을 참조하여 예측적으로 코딩될 수 있다(공간적 예측 또는 인트라 예측). P 픽처들의 픽셀 블록들은, 하나의 이전에 코딩된 참조 픽처를 참조하여 공간적 예측을 통해 또는 시간적 예측을 통해, 비예측적으로 코딩될 수 있다. B 픽처들의 블록들은, 1개 또는 2개의 이전에 코딩된 참조 픽처를 참조하여 공간적 예측을 통해 또는 시간적 예측을 통해, 비예측적으로 코딩될 수 있다.

비디오 코더(203)는 ITU-T Rec. H.265와 같은 미리 결정된 비디오 코딩 기술 또는 표준에 따라 코딩 동작들을 수행할 수 있다. 그 동작에서, 비디오 코더(203)는 입력 비디오 시퀀스에서 시간적 및 공간적 중복성들을 활용하는 예측 코딩 동작들을 포함한, 다양한 압축 동작들을 수행할 수 있다. 따라서, 코딩된 비디오 데이터는 사용 중인 비디오 코딩 기술 또는 표준에 의해 특정된 신택스를 준수할 수 있다.

일 실시예에서, 송신기(440)는 인코딩된 비디오와 함께 추가적인 데이터를 송신할 수 있다. 비디오 코더(430)는 코딩된 비디오 시퀀스의 일부로서 그러한 데이터를 포함할 수 있다. 추가적인 데이터는 시간/공간/SNR 향상 계층들, 중복 픽처들 및 슬라이스들과 같은 다른 형태들의 중복 데이터, SEI(Supplementary Enhancement Information) 메시지들, VUI(Visual Usability Information) 파라미터 세트 프래그먼트들 등을 포함할 수 있다.

실시예들은 스케일러블 비디오 스트림을 위한 출력 계층 세트의 시그널링 메커니즘에 관한 것일 수 있다. 실시예들은, 각각의 출력 계층 세트에 대해 출력 계층들이 시그널링될 때, 직접 참조 계층 정보로부터 각각의 출력 계층 세트의 대응하는(직접 종속/독립) 계층들의 도출 방법에 관한 것일 수 있다.

실시예들에서, 출력 계층은 출력되는 출력 계층 세트의 계층을 지칭할 수 있다. 실시예들에서, 출력 계층 세트는 계층들의 특정된 세트를 지칭할 수 있고, 여기서 계층들의 세트 내의 하나 이상의 계층은 출력 계층들인 것으로 특정된다. 실시예들에서, 출력 계층 세트 계층 인덱스는 OUTPUTLAYERSET 내의 계층의 인덱스, OUTPUTLAYERSET 내의 계층들의 리스트를 지칭할 수 있다.

도 5는 일 실시예에 따른, 비디오 파라미터 세트(video parameter set, VPS) 원시 바이트 시퀀스 페이로드(raw byte sequence payload, RBSP) 신택스와 관련된 신택스 표의 예를 도시한다.

실시예들에서, VPS RBSP는 참조되기 전에 디코딩 프로세스에 이용가능할 수 있고, 0과 동일한 TemporalId를 갖는 적어도 하나의 액세스 유닛에 포함되거나 외부 수단을 통해 제공될 수 있고, VPS RBSP를 포함하는 VPS NAL 유닛은 vps_layer_id[ 0 ]와 동일한 nuh_layer_id를 가질 수 있다.

CVS 내의 vps_video_parameter_set_id의 특정 값을 갖는 모든 VPS NAL 유닛들은 동일한 콘텐츠를 가질 수 있다.

vps_video_parameter_set_id는 다른 신택스 요소들에 의한 참조를 위해 VPS에 대한 식별자를 제공한다.

vps_max_layers_minus1 plus 1은 VPS를 참조하는 각각의 CVS에서 계층들의 최대 허용 수를 특정할 수 있다.

1과 동일한 vps_all_independent_layers_flag는 CVS 내의 계층들 모두가 계층간(inter-layer) 예측을 사용하지 않고 독립적으로 코딩된다는 것을 특정할 수 있다. 0과 동일한 vps_all_independent_layers_flag는 CVS 내의 계층들 중 하나 이상이 계층간 예측을 사용할 수 있다는 것을 특정할 수 있다. 존재하지 않을 때, vps_all_independent_layers_flag의 값은 1과 동일한 것으로 추론될 수 있다. vps_all_independent_layers_flag가 1과 동일할 때, vps_independent_layer_flag[ i ]의 값은 1과 동일한 것으로 추론될 수 있다.

vps_layer_id[ i ]는, i번째 계층의 nuh_layer_id 값을 특정할 수 있다. m 및 n의 임의의 2개의 음이 아닌 정수 값에 대해, m이 n보다 작을 때, vps_layer_id[ m ]의 값은 vps_layer_id[ n ]보다 작을 수 있다.

1과 동일한 vps_independent_layer_flag[ i ]는 인덱스 i를 갖는 계층이 계층간 예측을 사용하지 않는다는 것을 특정할 수 있다. 0과 동일한 vps_independent_layer_flag[ i ]는 인덱스 i를 갖는 계층이 계층간 예측을 사용할 수 있고 vps_layer_dependency_flag[ i ]가 VPS에 존재한다는 것을 특정할 수 있다. 존재하지 않을 때, vps_independent_layer_flag[ i ]의 값은 1과 동일한 것으로 추론될 수 있다.

0과 동일한 vps_direct_ref_layer_flag[ i ][ j ]는 인덱스 j를 갖는 계층이 인덱스 i를 갖는 계층에 대한 직접 참조 계층이 아니라는 것을 특정할 수 있다. 1과 동일한 vps_direct_ref_layer_flag[ i ][ j ]는 인덱스 j를 갖는 계층이 인덱스 i를 갖는 계층에 대한 직접 참조 계층이라는 것을 특정할 수 있다. vps_direct_ref_layer_flag[ i ][ j ]가 0으로부터 vps_max_layers_minus1(경계 포함)까지의 범위에 있는 i 및 j에 대해 존재하지 않을 때, 그것은 0과 동일한 것으로 추론될 수 있다.

변수들 NumDirectRefLayers[ i ], DirectRefLayerIdx[ i ][ d ], NumRefLayers[ i ], 및 RefLayerIdx[ i ][ r ]은 다음과 같이 도출될 수 있다:

vps_layer_id[ i ]와 동일한 nuh_layer_id를 갖는 계층의 계층 인덱스를 특정하는 변수 GeneralLayerIdx[ i ]는 다음과 같이 도출될 수 있다:

1과 동일한 each_layer_is_an_outputLayerSet_flag는, 각각의 출력 계층 세트가 하나의 계층만을 포함하고, 비트스트림 내의 각각의 계층 자체가 단일의 포함된 계층이 유일한 출력 계층인 출력 계층 세트라는 것을 특정할 수 있다. 0과 동일한 each_layer_is_an_outputLayerSet_flag 출력 계층 세트는 하나보다 많은 계층을 포함할 수 있다. vps_max_layers_minus1이 0과 동일한 경우, each_layer_is_an_outputLayerSet_flag의 값은 1과 동일한 것으로 추론될 수 있다. 그렇지 않으면, vps_all_independent_layers_flag가 0과 동일할 때, each_layer_is_an_outputLayerSet_flag의 값은 0과 동일한 것으로 추론될 수 있다.

0과 동일한 outputLayerSet_mode_idc는 VPS에 의해 특정된 OUTPUTLAYERSET들의 총 수가 vps_max_layers_minus1 + 1과 동일하고, i번째 OUTPUTLAYERSET가 0 내지 i(경계 포함)의 계층 인덱스들을 갖는 계층들을 포함하고, 각각의 OUTPUTLAYERSET에 대해 OUTPUTLAYERSET 내의 최상위 계층만이 출력된다는 것을 특정할 수 있다.

1과 동일한 outputLayerSet_mode_idc는 VPS에 의해 특정된 OUTPUTLAYERSET들의 총 수가 vps_max_layers_minus1 + 1과 동일하고, i번째 OUTPUTLAYERSET가 0 내지 i(경계 포함)의 계층 인덱스들을 갖는 계층들을 포함하고, 각각의 OUTPUTLAYERSET에 대해 OUTPUTLAYERSET 내의 계층들 모두가 출력된다는 것을 특정할 수 있다.

2와 동일한 outputLayerSet_mode_idc는 VPS에 의해 특정된 OUTPUTLAYERSET들의 총 수가 명시적으로 시그널링되고 각각의 OUTPUTLAYERSET에 대해 출력 계층들이 명시적으로 시그널링되고 다른 계층들은 OUTPUTLAYERSET의 출력 계층들의 직접 또는 간접 참조 계층들인 계층들이라는 것을 특정할 수 있다.

outputLayerSet_mode_idc의 값은 0 내지 2(경계 포함)의 범위에 있을 수 있다. outputLayerSet_mode_idc의 값 3은 ITU-T | ISO/IEC에 의한 미래의 사용을 위해 예약되어 있다.

vps_all_independent_layers_flag가 1과 동일하고 each_layer_is_an_outputLayerSet_flag가 0과 동일할 때, outputLayerSet_mode_idc의 값은 2와 동일한 것으로 추론될 수 있다.

num_output_layer_sets_minus1 plus 1은 outputLayerSet_mode_idc가 2와 동일할 때 VPS에 의해 특정된 OUTPUTLAYERSET들의 총 수를 특정할 수 있다.

VPS에 의해 특정된 OUTPUTLAYERSET들의 총 수를 특정하는 변수 TotalNumOutputLayerSets는 다음과 같이 도출될 수 있다:

1과 동일한 outputLayerSet_output_layer_flag[ i ][ j ]는 outputLayerSet_mode_idc가 2와 동일할 때 vps_layer_id[ j ]와 동일한 nuh_layer_id를 갖는 계층이 i번째 OUTPUTLAYERSET의 출력 계층이라는 것을 특정할 수 있다. 0과 동일한 outputLayerSet_output_layer_flag[ i ][ j ]는 outputLayerSet_mode_idc가 2와 동일할 때 vps_layer_id[ j ]인 nuh_layer_id를 갖는 계층이 i번째 OUTPUTLAYERSET의 출력 계층이 아니라는 것을 특정할 수 있다.

i번째 OUTPUTLAYERSET의 출력 계층의 수를 특정하는 변수 NumOutputLayersInOutputLayerSet[ i ], 및 i번째 OUTPUTLAYERSET의 j번째 출력 계층의 nuh_layer_id 값을 특정하는 변수 OutputLayerIdInOutputLayerSet[ i ][ j ]는, 다음과 같이 도출될 수 있다:

i번째 OUTPUTLAYERSET의 계층 수를 특정하는 변수 NumLayersInOutputLayerSet[ i ], 및 i번째 OUTPUTLAYERSET에서의 j번째 계층의 nuh_layer_id 값을 특정하는 변수 LayerIdInOutputLayerSet[ i ][ j ]는 다음과 같이 도출될 수 있다:

LayerIdInOutputLayerSet[ i ][ j ]와 동일한 nuh_layer_id를 갖는 계층의 OUTPUTLAYERSET 계층 인덱스를 특정하는 변수 OutputLayerSetLayeIdx[ i ][ j ]는 다음과 같이 도출될 수 있다:

각각의 OUTPUTLAYERSET 내의 최하위 계층은 독립 계층일 수 있다. 즉, 0 내지 TotalNumOutputLayerSets―1(경계 포함)의 범위 내의 각각의 i에 대해, vps_independent_layer_flag[ GeneralLayerIdx [ LayerIdInOutputLayerSet[ i ][ 0 ] ] ]의 값은 1과 동일할 수 있다.

각각의 계층은 VPS에 의해 특정된 적어도 하나의 OUTPUTLAYERSET에 포함될 수 있다. 즉, 0 내지 vps_max_layers_minus1의 범위(경계 포함)의 k에 대해 vps_layer_id[ k ] 중 하나와 동일한 nuh_layer_id nuhLayerId의 특정 값을 갖는 각각의 계층에 대해, i와 j의 적어도 한 쌍의 값이 있을 수 있고, 여기서 i는 0 내지 TotalNumOutputLayerSets―1(경계 포함)의 범위이고, j는 NumLayersInOutputLayerSet[ i ]―1(경계 포함)의 범위에 있으므로, LayerIdInOutputLayerSet[ i ][ j ]의 값은 nuhLayerId와 동일하다.

1과 동일한 vps_constraint_info_present_flag는 general_constraint_info( ) 신택스 구조가 VPS에 존재하는 것을 특정할 수 있다. 0과 동일한 vps_constraint_info_present_flag는 general_constraint_info( ) 신택스 구조가 VPS에 존재하지 않는 것을 특정할 수 있다.

vps_reserved_zero_7bits는 이 사양의 이 버전에 따르는 비트스트림들에서 0과 동일할 수 있다. vps_reserved_zero_7bits에 대한 다른 값들은 ITU-T | ISO/IEC에 의한 미래의 사용을 위해 예약된다. 디코더들은 vps_reserved_zero_7bits의 값을 무시할 수 있다.

0과 동일한 vps_extension_flag는 vps_extension_data_flag 신택스 요소들이 VPS RBSP 신택스 구조에 존재하지 않는다는 것을 특정할 수 있다. 1과 동일한 vps_extension_flag는 vps_extension_data_flag 신택스 요소들이 VPS RBSP 신택스 구조에 존재한다는 것을 특정할 수 있다.

vps_extension_data_flag는 임의의 값을 가질 수 있다. 그것의 존재 및 값은 본 명세서의 이 버전에서 특정된 프로파일들에 대한 디코더 적합성에 영향을 미치지 않는다. 이 규격의 이 버전에 따르는 디코더들은 모든 vps_extension_data_flag 신택스 요소들을 무시할 수 있다.

도 6은 인코딩된 비디오 비트스트림을 디코딩하는 예시적인 프로세스(600)의 흐름도이다. 일부 구현들에서, 도 6의 하나 이상의 프로세스 블록은 디코더(210)에 의해 수행될 수 있다. 일부 구현들에서, 도 6의 하나 이상의 프로세스 블록은, 인코더(203)와 같이, 디코더(210)로부터 분리되거나 이를 포함하는 다른 디바이스 또는 디바이스들의 그룹에 의해 수행될 수 있다.

도 6에 도시된 바와 같이, 프로세스(600)는 인코딩된 비디오 비트스트림으로부터 복수의 출력 계층 세트를 포함하는 코딩된 비디오 시퀀스를 획득하는 단계(블록 601)를 포함할 수 있다.

도 6에 추가로 도시된 바와 같이, 프로세스(600)는 제1 플래그를 획득하는 단계(블록 602)를 포함할 수 있다.

도 6에 추가로 도시된 바와 같이, 프로세스(600)는 제1 플래그로부터 복수의 출력 계층 세트의 각각의 출력 계층 세트가 하나보다 많은 계층을 포함하는지를 결정하는 단계(블록 603)를 포함할 수 있다.

도 6에 추가로 도시된 바와 같이, 프로세스(600)는 각각의 출력 계층 세트가 단일 계층만을 포함한다는 것을 표시하는 제1 플래그에 기초하여(블록 603에서 아니오), 각각의 출력 계층 세트의 단일 계층을 적어도 하나의 출력 계층으로서 선택하는 단계(블록 604), 및 적어도 하나의 출력 계층을 출력하는 단계(블록 608)를 포함할 수 있다.

도 6에 추가로 도시된 바와 같이, 각각의 출력 계층 세트가 하나보다 많은 계층을 포함한다는 것을 표시하는 제1 플래그에 기초하여(블록 603에서 예), 프로세스(600)는 블록 605, 블록 606, 블록 607, 및 블록 608로 진행할 수 있다.

도 6에 추가로 도시된 바와 같이, 프로세스(600)는 출력 계층 세트 모드를 표시하는 제1 신택스 요소를 획득하는 단계(블록 605)를 포함할 수 있다.

도 6에 추가로 도시된 바와 같이, 프로세스(600)는 제1 신택스 요소에 기초하여 출력 계층 세트 모드를 결정하는 단계(블록 606)를 포함할 수 있다.

도 6에 추가로 도시된 바와 같이, 프로세스(600)는 출력 계층 세트 모드에 기초하여 복수의 출력 계층 세트에 포함된 계층들 중에서 적어도 하나의 계층을 적어도 하나의 출력 계층으로서 선택하는 단계(블록 607)를 포함할 수 있다.

도 6에 추가로 도시된 바와 같이, 프로세스(600)는 적어도 하나의 출력 계층을 출력하는 단계(블록 608)를 포함할 수 있다.

일 실시예에서, 제1 플래그 및 제1 신택스 요소는 비디오 파라미터 세트(VPS)에서 시그널링될 수 있다.

일 실시예에서, 하나의 계층은 각각의 출력 계층 세트가 하나의 계층만을 포함한다는 것을 표시하는 제1 플래그에 기초하여 적어도 하나의 출력 계층으로서 선택될 수 있다.

일 실시예에서, 출력 계층 세트 모드가 제1 모드라는 것을 표시하는 제1 신택스 요소에 기초하여 각각의 출력 계층 세트의 최상위 계층이 적어도 하나의 출력 계층으로서 선택될 수 있다.

일 실시예에서, 출력 계층 세트 모드가 제2 모드라는 것을 표시하는 제1 신택스 요소에 기초하여, 복수의 출력 계층 세트에 포함된 계층들 모두가 적어도 하나의 출력 계층으로서 선택될 수 있다.

일 실시예에서, 출력 계층 세트 모드가 제3 모드라는 것을 표시하는 제1 신택스 요소에 기초하여, 적어도 하나의 출력 계층이 인코딩된 비디오 비트스트림에서 시그널링되는 제2 신택스 요소에 기초하여 복수의 출력 계층 세트에 포함된 계층들 중에서 선택될 수 있다.

일 실시예에서, 출력 계층 세트 모드가 제3 모드라는 것을 표시하는 제1 신택스 요소에 기초하여, 복수의 출력 계층 세트에 포함된 계층들 중에서 선택되지 않은 계층들이 적어도 하나의 출력 계층에 대한 참조 계층들로서 사용될 수 있다.

일 실시예에서, 각각의 출력 계층 세트가 하나보다 많은 계층을 포함한다는 것을 표시하는 제1 플래그, 및 복수의 출력 계층 세트에 포함된 계층들 모두가 독립적으로 코딩된다는 것을 표시하는 제2 플래그에 기초하여, 출력 계층 세트 모드는 제3 모드인 것으로 추론될 수 있다.

도 6은 프로세스(600)의 예시적인 블록들을 도시하지만, 일부 구현들에서, 프로세스(600)는 추가적인 블록들, 더 적은 블록들, 상이한 블록들, 또는 도 6에 묘사된 것들과는 상이하게 배열된 블록들을 포함할 수 있다. 추가적으로 또는 대안적으로, 프로세스(600)의 블록들 중 2개 이상이 병렬로 수행될 수 있다.

또한, 제안된 방법들은 처리 회로(예를 들어, 하나 이상의 프로세서 또는 하나 이상의 집적 회로)에 의해 구현될 수 있다. 일례에서, 하나 이상의 프로세서는 제안된 방법들 중 하나 이상을 수행하기 위해 비일시적 컴퓨터 판독가능 매체에 저장되는 프로그램을 실행한다.

위에서 설명된 기법들은 컴퓨터 판독가능 명령어들을 사용하여 컴퓨터 소프트웨어로서 구현되고 하나 이상의 컴퓨터 판독가능 매체에 물리적으로 저장될 수 있다. 예를 들어, 도 7은 개시된 주제의 특정 실시예들을 구현하기에 적합한 컴퓨터 시스템(700)을 도시한다.

컴퓨터 소프트웨어는, 컴퓨터 중앙 처리 유닛들(CPUs), 그래픽 처리 유닛들(GPUs) 등에 의해, 직접적으로, 또는 해석, 마이크로코드 실행 등을 통해 실행될 수 있는 명령어들을 포함하는 코드를 생성하기 위해, 어셈블리, 컴필레이션, 링킹, 또는 유사한 메커니즘을 겪을 수 있는 임의의 적절한 머신 코드 또는 컴퓨터 언어를 사용하여 코딩될 수 있다.

명령어들은, 예를 들어, 개인용 컴퓨터들, 태블릿 컴퓨터들, 서버들, 스마트폰들, 게이밍 디바이스들, 사물 인터넷 디바이스들 등을 포함하여, 다양한 유형의 컴퓨터들 또는 그의 컴포넌트들 상에서 실행될 수 있다.

컴퓨터 시스템(700)에 대해 도 7에 도시된 컴포넌트들은 사실상 예시적인 것이고, 본 개시내용의 실시예들을 구현하는 컴퓨터 소프트웨어의 사용 또는 기능성의 범위에 대한 임의의 제한을 암시하도록 의도되지 않는다. 컴포넌트들의 구성이 컴퓨터 시스템(700)의 예시적인 실시예에서 예시된 컴포넌트들 중 임의의 하나 또는 이들의 조합과 관련하여 임의의 종속성 또는 요건을 갖는 것으로 해석되어서는 안 된다.

컴퓨터 시스템(700)은 특정 인간 인터페이스 입력 디바이스들을 포함할 수 있다. 그러한 인간 인터페이스 입력 디바이스는, 예를 들어, 촉각 입력(예컨대: 키스트로크들(keystrokes), 스와이프들(swipes), 데이터 글러브 움직임들(data glove movements)), 오디오 입력(예컨대: 음성, 손뼉), 시각적 입력(예컨대: 제스처들), 후각적 입력(묘사되지 않음)을 통한 하나 이상의 인간 사용자에 의한 입력에 응답할 수 있다. 인간 인터페이스 디바이스들은 또한 오디오(예컨대: 음성, 음악, 주변 사운드), 이미지들(예를 들어: 스캐닝된 이미지들, 스틸 이미지 카메라로부터 획득된 사진 이미지들), 비디오(예컨대 2차원 비디오, 입체적 비디오를 포함하는 3차원 비디오)와 같은, 인간에 의한 의식적인 입력과 반드시 직접적으로 관련되지 않는 특정 미디어를 캡처하기 위해 사용될 수 있다.

입력 인간 인터페이스 디바이스들은 키보드(701), 마우스(702), 트랙패드(703), 터치 스크린(710) 및 연관된 그래픽스 어댑터(750), 데이터-글러브, 조이스틱(705), 마이크로폰(706), 스캐너(707), 카메라(708) 중 하나 이상(각각의 하나만이 묘사됨)을 포함할 수 있다.

컴퓨터 시스템(700)은 또한 특정 인간 인터페이스 출력 디바이스들을 포함할 수 있다. 그러한 인간 인터페이스 출력 디바이스들은, 예를 들어, 촉각 출력, 사운드, 광, 및 냄새/맛을 통해 하나 이상의 인간 사용자의 감각들을 자극하고 있을 수 있다. 그러한 인간 인터페이스 출력 디바이스들은 촉각 출력 디바이스들(예를 들어, 터치-스크린(710), 데이터-글러브, 또는 조이스틱(705)에 의한 촉각 피드백이지만, 입력 디바이스들로서 역할하지 않는 촉각 피드백 디바이스들도 있을 수 있음), 오디오 출력 디바이스들(예컨대: 스피커들(709), 헤드폰들(묘사되지 않음)), 시각적 출력 디바이스들(예컨대 음극선관(cathode ray tube, CRT) 스크린들, 액정 디스플레이(liquid-crystal display, LCD) 스크린들, 플라즈마 스크린들, 유기 발광 다이오드(organic light-emitting diode, OLED) 스크린들을 포함하는 스크린들(710) - 각각은 터치-스크린 입력 능력을 갖거나 갖지 않고, 각각은 촉각 피드백 능력을 갖거나 갖지 않고, 그들 중 일부는 2차원 시각적 출력 또는 스테레오그래픽 출력과 같은 수단을 통한 3차원 초과의 출력을 출력할 수 있음 - ; 가상 현실 안경(묘사되지 않음), 홀로그래픽 디스플레이 및 스모크 탱크(묘사되지 않음)), 및 프린터(묘사되지 않음)를 포함한다.

컴퓨터 시스템(700)은 또한 인간 액세스가능한 저장 디바이스들 및 그의 연관된 매체들, 예컨대 CD/DVD 등의 매체(721)를 갖는 CD/DVD ROM/RW(720)를 포함하는 광학 매체, 썸-드라이브(thumb-drive)(722), 이동식 하드 드라이브 또는 솔리드 스테이트 드라이브(solid state drive)(723), 테이프 및 플로피 디스크(묘사되지 않음)와 같은 레거시 자기 매체, 보안 동글(security dongles)(묘사되지 않음)과 같은 특수화된 ROM/ASIC/PLD 기반 디바이스들 등을 포함할 수 있다.

본 기술분야의 통상의 기술자들은 현재 개시된 주제와 관련하여 사용되는 용어 "컴퓨터 판독가능 매체(computer readable media)"가 송신 매체들, 반송파들(carrier waves), 또는 다른 일시적 신호들을 포함하지 않는다는 점을 또한 이해할 것이다.

컴퓨터 시스템(700)은 또한 하나 이상의 통신 네트워크(1155)에 대한 인터페이스(들)를 포함할 수 있다. 네트워크들은 예를 들어 무선, 유선, 광학일 수 있다. 네트워크들은 추가로 로컬, 광역, 대도시, 차량 및 산업, 실시간(real-time), 지연-허용(delay-tolerant) 등일 수 있다. 네트워크들의 예들은 로컬 영역 네트워크들, 예컨대 이더넷, 무선 LAN들, 글로벌 이동 통신 시스템(global systems for mobile communications, GSM), 제3 세대(3G), 제4 세대(4G), 제5 세대(5G), 롱-텀 에볼루션(LTE) 등을 포함하는 셀룰러 네트워크들, 케이블 TV, 위성 TV 및 지상파 브로드캐스트 TV를 포함하는 TV 유선 또는 무선 광역 디지털 네트워크들, CANBus를 포함하는 차량 및 산업 등을 포함한다. 특정 네트워크들은 일반적으로 특정 범용 데이터 포트들 또는 주변 버스들(1149)(예를 들어, 컴퓨터 시스템(700)의 범용 직렬 버스(universal serial bus, USB) 포트들 등)에 부착된 외부 네트워크 인터페이스 어댑터들(1154)을 요구하고; 다른 것들은 일반적으로 아래에 설명된 바와 같은 시스템 버스(예를 들어, PC 컴퓨터 시스템으로의 이더넷 인터페이스 또는 스마트폰 컴퓨터 시스템으로의 셀룰러 네트워크 인터페이스)로의 부착에 의해 컴퓨터 시스템(700)의 코어에 통합된다. 예로서, 네트워크(755)는 네트워크 인터페이스(754)를 사용하여 주변 버스(749)에 접속될 수 있다. 이들 네트워크들 중 임의의 것을 사용하여, 컴퓨터 시스템(700)은 다른 엔티티들과 통신할 수 있다. 그러한 통신은 단방향, 수신 전용(예를 들어, 브로드캐스트 TV), 단방향 송신 전용(예를 들어, CANbus 대 특정 CANbus 디바이스들), 또는 예를 들어 로컬 또는 광역 디지털 네트워크들을 사용하는 다른 컴퓨터 시스템들과의 양방향일 수 있다. 전술된 바와 같은 네트워크들 및 네트워크 인터페이스들(1154) 각각에서 소정의 프로토콜들 및 프로토콜 스택들이 사용될 수 있다.

전술한 인간 인터페이스 디바이스들, 인간-액세스가능한 저장 디바이스들, 및 네트워크 인터페이스들은 컴퓨터 시스템(700)의 코어(740)에 부착될 수 있다.

코어(740)는 하나 이상의 중앙 처리 유닛(CPU)(741), 그래픽 처리 유닛(GPU)(742), 필드 프로그래머블 게이트 영역(FPGA)(743)의 형태로 특수화된 프로그래머블 처리 유닛들, 특정 작업들에 대한 하드웨어 가속기들(hardware accelerators)(744) 등을 포함할 수 있다. 이들 디바이스는, 판독 전용 메모리(ROM)(745), 랜덤 액세스 메모리(RAM)(746), 내부 비-사용자 액세스가능 하드 드라이브들, 솔리드-스테이트 드라이브들(SSDs) 등과 같은 내부 대용량 스토리지(747)와 함께, 시스템 버스(748)를 통해 접속될 수 있다. 일부 컴퓨터 시스템들에서, 시스템 버스(748)는 추가적인 CPU들, GPU들 등에 의한 확장을 가능하게 하기 위해 하나 이상의 물리적 플러그의 형태로 액세스가능할 수 있다. 주변 디바이스들은 코어의 시스템 버스(748)에 직접, 또는 주변 버스(749)를 통해 부착될 수 있다. 주변 버스를 위한 아키텍처들은 PCI(peripheral component interconnect), USB 등을 포함한다.

CPU들(741), GPU들(742), FPGA들(743), 및 가속기들(744)은, 조합하여, 전술한 컴퓨터 코드를 구성할 수 있는 특정 명령어들을 실행할 수 있다. 해당 컴퓨터 코드는 ROM(745) 또는 RAM(746)에 저장될 수 있다. 과도적인 데이터가 또한 RAM(746)에 저장될 수 있는 반면, 영구 데이터는, 예를 들어, 내부 대용량 스토리지(747)에 저장될 수 있다. 메모리 디바이스들 중 임의의 것에 대한 고속 저장 및 검색은, 하나 이상의 CPU(741), GPU(742), 대용량 스토리지(747), ROM(745), RAM(746) 등과 밀접하게 연관될 수 있는, 캐시 메모리의 사용을 통해 가능하게 될 수 있다.

컴퓨터 판독가능 매체는 다양한 컴퓨터 구현 동작들을 수행하기 위한 컴퓨터 코드를 그 위에 가질 수 있다. 매체 및 컴퓨터 코드는 본 개시내용의 목적을 위해 특별히 설계되고 구성된 것들일 수 있거나, 또는 그것들은 컴퓨터 소프트웨어 기술분야의 기술자들에게 잘 알려져 있고 이용가능한 종류의 것일 수 있다.

제한의 방식이 아니라 예로서, 아키텍처를 갖는 컴퓨터 시스템(700), 및 구체적으로 코어(740)는 프로세서(들)(CPU들, GPU들, FPGA, 가속기들 등을 포함함)가 하나 이상의 유형의(tangible) 컴퓨터 판독가능 매체에 구현된 소프트웨어를 실행하는 결과로서 기능성을 제공할 수 있다. 그러한 컴퓨터 판독가능 매체는 위에 소개된 바와 같은 사용자-액세스가능한 대용량 스토리지뿐만 아니라, 코어-내부 대용량 스토리지(747) 또는 ROM(745)과 같은 비일시적인 본질의 것인 코어(740)의 특정 스토리지와 연관된 매체일 수 있다. 본 개시내용의 다양한 실시예들을 구현하는 소프트웨어가 그러한 디바이스들에 저장되고 코어(740)에 의해 실행될 수 있다. 컴퓨터 판독가능 매체는 특정 필요에 따라 하나 이상의 메모리 디바이스 또는 칩을 포함할 수 있다. 소프트웨어는 코어(740) 및 구체적으로 그 내부의 프로세서들(CPU, GPU, FPGA 등을 포함함)로 하여금, RAM(746)에 저장된 데이터 구조들을 정의하는 것 및 소프트웨어에 의해 정의된 프로세스들에 따라 그러한 데이터 구조들을 수정하는 것을 포함하여, 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하게 할 수 있다. 추가로 또는 대안으로서, 컴퓨터 시스템은 본 명세서에 설명된 특정 프로세스들 또는 특정 프로세스들의 특정 부분들을 실행하기 위해 소프트웨어 대신에 또는 소프트웨어와 함께 동작할 수 있는, 회로(예를 들어: 가속기(744))에 하드와이어링되거나 다른 방식으로 구현된 로직의 결과로서 기능성을 제공할 수 있다. 소프트웨어에 대한 참조는, 적절한 경우, 로직을 포함할 수 있고, 그 반대도 가능하다. 컴퓨터 판독가능 매체에 대한 참조는, 적절한 경우, 실행을 위한 소프트웨어를 저장하는 회로(예컨대 집적 회로(IC)), 또는 실행을 위한 로직을 구현하는 회로, 또는 둘 다를 포함할 수 있다. 본 개시내용은 하드웨어 및 소프트웨어의 임의의 적합한 조합을 포함한다.

본 개시내용이 여러 예시적인 실시예들을 설명하였지만, 본 개시내용의 범위 내에 속하는 변경, 치환 및 다양한 대체 등가물이 존재한다. 따라서, 본 기술분야의 통상의 기술자들은 본 명세서에서 명시적으로 도시되거나 기술되지는 않았지만, 본 개시내용의 원리들을 구현하고 따라서 그 사상 및 범위 내에 있는 수많은 시스템들 및 방법들을 고안할 수 있다는 것을 이해할 것이다.

Claims

적어도 하나의 프로세서를 사용하여 인코딩된 비디오 비트스트림을 디코딩하는 방법으로서,
상기 인코딩된 비디오 비트스트림으로부터 복수의 출력 계층 세트를 포함하는 코딩된 비디오 시퀀스를 획득하는 단계;
상기 복수의 출력 계층 세트의 각각의 출력 계층 세트가 하나보다 많은 계층을 포함하는지를 표시하는 제1 플래그를 획득하는 단계;
상기 각각의 출력 계층 세트가 하나보다 많은 계층을 포함한다는 것을 표시하는 제1 플래그에 기초하여, 출력 계층 세트 모드를 표시하는 제1 신택스 요소를 획득하는 단계;
상기 제1 플래그 및 상기 제1 신택스 요소 중 적어도 하나에 기초하여, 상기 복수의 출력 계층 세트에 포함된 계층들 중에서 적어도 하나의 계층을 적어도 하나의 출력 계층으로서 선택하는 단계; 및
상기 적어도 하나의 출력 계층을 출력하는 단계를 포함하는 방법.
제1항에 있어서,
상기 제1 플래그 및 상기 제1 신택스 요소는 비디오 파라미터 세트(VPS)에서 시그널링되는 방법.
제1항에 있어서, 상기 각각의 출력 계층 세트가 하나의 계층만을 포함한다는 것을 표시하는 제1 플래그에 기초하여, 상기 하나의 계층이 상기 적어도 하나의 출력 계층으로서 선택되는 방법.
제1항에 있어서, 상기 출력 계층 세트 모드가 제1 모드라는 것을 표시하는 제1 신택스 요소에 기초하여, 상기 각각의 출력 계층 세트의 최상위 계층이 상기 적어도 하나의 출력 계층으로서 선택되는 방법.
제1항에 있어서, 상기 출력 계층 세트 모드가 제2 모드라는 것을 표시하는 제1 신택스 요소에 기초하여, 상기 복수의 출력 계층 세트에 포함된 계층들 모두가 상기 적어도 하나의 출력 계층으로서 선택되는 방법.
제1항에 있어서, 상기 출력 계층 세트 모드가 제3 모드라는 것을 표시하는 제1 신택스 요소에 기초하여, 상기 적어도 하나의 출력 계층이 상기 인코딩된 비디오 비트스트림에서 시그널링되는 제2 신택스 요소에 기초하여 상기 복수의 출력 계층 세트에 포함된 계층들 중에서 선택되는 방법.
제6항에 있어서, 상기 출력 계층 세트 모드가 상기 제3 모드라는 것을 표시하는 상기 제1 신택스 요소에 기초하여, 상기 복수의 출력 계층 세트에 포함된 계층들 중 선택되지 않은 계층들이 상기 적어도 하나의 출력 계층에 대한 참조 계층들로서 사용되는 방법.
제6항에 있어서, 상기 각각의 출력 계층 세트가 상기 하나보다 많은 계층을 포함한다는 것을 표시하는 제1 플래그, 및 상기 복수의 출력 계층 세트에 포함된 계층들 모두가 독립적으로 코딩된다는 것을 표시하는 제2 플래그에 기초하여 상기 출력 계층 세트 모드가 상기 제3 모드인 것으로 추론되는 방법.
인코딩된 비디오 비트스트림을 디코딩하는 디바이스로서,
프로그램 코드를 저장하도록 구성되는 적어도 하나의 메모리; 및
상기 프로그램 코드를 판독하고 상기 프로그램 코드에 의해 명령된 바와 같이 동작하도록 구성되는 적어도 하나의 프로세서를 포함하고, 상기 프로그램 코드는:
상기 적어도 하나의 프로세서로 하여금 상기 인코딩된 비디오 비트스트림으로부터 복수의 출력 계층 세트를 포함하는 코딩된 비디오 시퀀스를 획득하게 하도록 구성되는 제1 획득 코드;
상기 적어도 하나의 프로세서로 하여금 상기 복수의 출력 계층 세트의 각각의 출력 계층 세트가 하나보다 많은 계층을 포함하는지를 표시하는 제1 플래그를 획득하게 하도록 구성되는 제2 획득 코드;
상기 적어도 하나의 프로세서로 하여금 상기 각각의 출력 계층 세트가 상기 하나보다 많은 계층을 포함한다는 것을 표시하는 제1 플래그에 기초하여, 출력 계층 세트 모드를 표시하는 제1 신택스 요소를 획득하게 하도록 구성되는 제3 획득 코드;
상기 적어도 하나의 프로세서로 하여금, 상기 제1 플래그 및 상기 제1 신택스 요소 중 적어도 하나에 기초하여, 상기 복수의 출력 계층 세트에 포함된 계층들 중 적어도 하나의 계층을 적어도 하나의 출력 계층으로서 선택하게 하도록 구성되는 선택 코드; 및
상기 적어도 하나의 프로세서로 하여금 상기 적어도 하나의 출력 계층을 출력하게 하도록 구성되는 출력 코드를 포함하는 디바이스.
제9항에 있어서, 상기 제1 플래그 및 상기 제1 신택스 요소는 비디오 파라미터 세트(VPS)에서 시그널링되는 디바이스.
제9항에 있어서, 상기 각각의 출력 계층 세트가 하나의 계층만을 포함한다는 것을 표시하는 제1 플래그에 기초하여 상기 하나의 계층이 상기 적어도 하나의 출력 계층으로서 선택되는 디바이스.
제9항에 있어서, 상기 출력 계층 세트 모드가 제1 모드라는 것을 표시하는 제1 신택스 요소에 기초하여 상기 각각의 출력 계층 세트의 최상위 계층이 상기 적어도 하나의 출력 계층으로서 선택되는 디바이스.
제9항에 있어서, 상기 출력 계층 세트 모드가 제2 모드라는 것을 표시하는 제1 신택스 요소에 기초하여 상기 복수의 출력 계층 세트에 포함된 계층들 모두가 상기 적어도 하나의 출력 계층으로서 선택되는 디바이스.
제9항에 있어서, 상기 출력 계층 세트 모드가 제3 모드라는 것을 표시하는 제1 신택스 요소에 기초하여, 상기 적어도 하나의 출력 계층이 상기 인코딩된 비디오 비트스트림에서 시그널링되는 제2 신택스 요소에 기초하여 상기 복수의 출력 계층 세트에 포함된 계층들 중에서 선택되는 디바이스.
제14항에 있어서, 상기 출력 계층 세트 모드가 상기 제3 모드라는 것을 표시하는 상기 제1 신택스 요소에 기초하여, 상기 복수의 출력 계층 세트에 포함된 계층들 중에서 선택되지 않은 계층들이 상기 적어도 하나의 출력 계층에 대한 참조 계층들로서 사용되는 디바이스.
제14항에 있어서, 상기 각각의 출력 계층 세트가 상기 하나보다 많은 계층을 포함한다는 것을 표시하는 제1 플래그, 및 상기 복수의 출력 계층 세트에 포함된 계층들 모두가 독립적으로 코딩된다는 것을 표시하는 제2 플래그에 기초하여 상기 출력 계층 세트 모드가 상기 제3 모드인 것으로 추론되는 디바이스.
명령어들이 저장된 비일시적 컴퓨터 판독가능 매체로서, 상기 명령어들은: 인코딩된 비디오 비트스트림을 디코딩하는 디바이스의 하나 이상의 프로세서에 의해 실행될 때, 상기 하나 이상의 프로세서로 하여금:
상기 인코딩된 비디오 비트스트림으로부터 복수의 출력 계층 세트를 포함하는 코딩된 비디오 시퀀스를 획득하게 하고;
상기 복수의 출력 계층 세트의 각각의 출력 계층 세트가 하나보다 많은 계층을 포함하는지를 표시하는 제1 플래그를 획득하게 하고;
상기 각각의 출력 계층 세트가 상기 하나보다 많은 계층을 포함한다는 것을 표시하는 제1 플래그에 기초하여, 출력 계층 세트 모드를 표시하는 제1 신택스 요소를 획득하게 하고;
상기 제1 플래그 및 상기 제1 신택스 요소 중 적어도 하나에 기초하여, 상기 복수의 출력 계층 세트에 포함된 계층들 중에서 적어도 하나의 계층을 적어도 하나의 출력 계층으로서 선택하게 하고;
상기 적어도 하나의 출력 계층을 출력하게 하는 하나 이상의 명령어를 포함하는 비일시적 컴퓨터 판독가능 매체.
제17항에 있어서, 상기 출력 계층 세트 모드가 제1 모드라는 것을 표시하는 제1 신택스 요소에 기초하여 상기 각각의 출력 계층 세트의 최상위 계층이 상기 적어도 하나의 출력 계층으로서 선택되는 비일시적 컴퓨터 판독가능 매체.
제17항에 있어서, 상기 출력 계층 세트 모드가 제2 모드라는 것을 표시하는 제1 신택스 요소에 기초하여 상기 복수의 출력 계층 세트에 포함된 계층들 모두가 상기 적어도 하나의 출력 계층으로서 선택되는 비일시적 컴퓨터 판독가능 매체.
제17항에 있어서, 상기 출력 계층 세트 모드가 제3 모드라는 것을 표시하는 제1 신택스 요소에 기초하여, 상기 적어도 하나의 출력 계층이 상기 인코딩된 비디오 비트스트림에서 시그널링되는 제2 신택스 요소에 기초하여 상기 복수의 출력 계층 세트에 포함된 계층들 중에서 선택되는 비일시적 컴퓨터 판독가능 매체.