KR102588103B1

KR102588103B1 - Display device

Info

Publication number: KR102588103B1
Application number: KR1020180142040A
Authority: KR
Inventors: 권기태; 장종욱
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-11-16
Filing date: 2018-11-16
Publication date: 2023-10-11
Also published as: KR20200057530A

Abstract

본 발명에 따른 표시 장치는, 복수 개 픽셀을 구비하는 표시 패널, 구동 회로, 타이밍 컨트롤러 및 전원 생성부를 포함하고, 픽셀은 7개의 트랜지스터와 1개의 커패시터로 구성되어 구동 트랜지스터의 문턱 전압을 보상하고, 구동 트랜지스터의 제1 전극은 2개의 스위칭 트랜지스터를 통해 고전위 전원 라인과 데이터 라인에 연결되고, 구동 트랜지스터의 게이트 전극은 병렬로 연결된 스위칭 트랜지스터와 커패시터를 통해 초기화 전원 라인에 연결되고, 구동 트랜지스터의 제2 전극은 스위칭 트랜지스터를 통해 구동 트랜지스터의 게이트 전극에 연결되고 또한 스위칭 트랜지스터를 통해 발광 다이오드의 애노드 전극에 연결될 수 있다. 타이밍 컨트롤러와 전원 생성부는 고전위 전원 라인에 공급되는 고전위 전압은 수평 라인 단위로 영상 데이터를 이전 프레임과 비교하여 실시간으로 갱신하여 표시 패널에 공급할 수 있다.A display device according to the present invention includes a display panel having a plurality of pixels, a driving circuit, a timing controller, and a power generator, and the pixel is composed of seven transistors and one capacitor to compensate for the threshold voltage of the driving transistor, The first electrode of the driving transistor is connected to the high potential power line and the data line through two switching transistors, the gate electrode of the driving transistor is connected to the initialization power line through the switching transistor and a capacitor connected in parallel, and the first electrode of the driving transistor is connected to the high potential power line and the data line. The two electrodes may be connected to the gate electrode of the driving transistor through a switching transistor and may also be connected to the anode electrode of the light emitting diode through the switching transistor. The timing controller and the power generator can update the image data in real time on a horizontal line basis by comparing the high-potential voltage supplied to the high-potential power line with the previous frame and supply it to the display panel.

Description

Display device {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 전원 라인의 전압 강하에 의한 휘도 왜곡을 보정하는 유기 발광 표시 장치에 관한 것이다.The present invention relates to a display device, and more specifically, to an organic light emitting display device that corrects luminance distortion caused by a voltage drop in a power line.

액티브 매트릭스 타입의 유기 발광 표시 장치는, 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: OLED)를 포함하며, 응답 속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있다.The active matrix type organic light emitting display device includes an organic light emitting diode (OLED) that emits light on its own and has the advantages of fast response speed, high luminous efficiency, brightness, and viewing angle.

유기 발광 표시 장치는, OLED와 구동 TFT(Thin Film Transistor)를 포함하는 픽셀들을 매트릭스 형태로 배열하고, 영상 데이터의 계조에 따라 픽셀에서 구현되는 영상의 휘도를 조절한다. 구동 TFT는 자신의 게이트 전극과 소스 전극 사이에 걸리는 전압에 따라 OLED에 흐르는 구동 전류를 제어한다. 구동 전류에 따라 OLED의 발광량이 결정되며, OLED의 발광량에 따라 영상의 휘도가 결정된다.An organic light emitting display device arranges pixels including an OLED and a driving TFT (Thin Film Transistor) in a matrix form, and adjusts the luminance of an image implemented in the pixels according to the grayscale of image data. The driving TFT controls the driving current flowing to the OLED according to the voltage applied between its gate electrode and source electrode. The amount of light emitted by the OLED is determined by the driving current, and the brightness of the image is determined by the amount of light emitted by the OLED.

픽셀의 구동 TFT에 전원을 공급하는 전원 라인은 라인 저항에 의해 전압 강하가 발생하는데, 패널에 표시하는 화면 패턴이 소비 전력이 작은 경우 전원 라인의 전압 강하가 작지만, 소비 전력이 큰 화면 패턴에서는 전압 강하가 크게 된다. 이럴 경우 같은 계조를 표현하는 픽셀들이 위치에 따라 휘도가 서로 달라지는 휘도 왜곡 문제가 발생할 수 있다.The power line that supplies power to the driving TFT of the pixel has a voltage drop due to line resistance. If the screen pattern displayed on the panel consumes little power, the voltage drop in the power line is small, but in the screen pattern that consumes large power, the voltage drop is small. The drop becomes large. In this case, a luminance distortion problem may occur in which pixels expressing the same gray level have different luminance depending on their positions.

본 발명은 이러한 상황을 감안한 것으로, 본 발명의 목적은 입력 영상의 패턴에 관계 없이 일정한 휘도를 유지하는 표시 장치를 제공하는 데 있다.The present invention takes this situation into consideration, and the purpose of the present invention is to provide a display device that maintains constant luminance regardless of the pattern of the input image.

본 발명의 다른 목적은, 전원 라인의 전압 강하에 의한 휘도 왜곡을 방지하도록 하는 픽셀 회로 구조를 제공하는 데 있다.Another object of the present invention is to provide a pixel circuit structure that prevents luminance distortion due to a voltage drop in a power line.

본 발명의 또 다른 목적은, 전압 강하에 의한 휘도 왜곡을 막기 위한 전원 전압 조정 방법을 제공하는 데 있다.Another object of the present invention is to provide a method of adjusting the power supply voltage to prevent luminance distortion due to voltage drop.

본 발명의 일 실시예에 따른 표시 장치는, 복수 개 픽셀을 구비하는 표시 패널; 데이터 라인, 스캔 라인 및 에미션 라인에 신호를 공급하여 표시 패널을 구동하기 위한 구동 회로; 영상 데이터와 구동 회로를 제어하기 위한 제어 신호를 구동 회로에 공급하기 위한 컨트롤러; 및 표시 패널에 고전위 전압, 저전위 전압 및 초기화 전압을 생성하여 공급하기 위한 전원 생성부를 포함하여 구성되고, n번째 수평 라인에 배치되는 픽셀은, 제1 전극, 게이트 전극 및 제2 전극이 각각 제1 노드, 제2 노드 및 제3 노드에 연결되는 구동 트랜지스터; 캐소드 전극이 저전위 전압을 공급하는 저전위 전원 라인에 연결되는 발광 다이오드; 제1 전극과 제2 전극이 각각 제2 노드와 초기화 전압을 공급하는 초기화 전원 라인 중 어느 하나와 다른 하나에 연결되는 커패시터; 제1 전극과 제2 전극이 각각 제1 노드와 제3 노드 중 어느 하나와 다른 하나에 연결되고 게이트 전극이 n번째 수평 라인에 배치되는 픽셀에 제1 스캔 신호를 공급하는 제1 스캔 라인에 연결되는 제1 트랜지스터; 제1 전극이 데이터 라인에 연결되고, 제2 전극이 제1 노드에 연결되고, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터; 제1 전극이 고전위 전압을 공급하는 고전위 전원 라인에 연결되고, 제2 전극이 제1 노드에 연결되고, 게이트 전극이 에미션 라인에 연결되는 제3 트랜지스터; 제1 전극이 제3 노드에 연결되고, 제2 전극이 발광 다이오드의 애노드 전극에 연결되고, 게이트 전극이 에미션 라인에 연결되는 제4 트랜지스터; 및 제1 전극과 제2 전극이 각각 초기화 전원 라인과 제2 노드 중 어느 하나와 다른 하나에 연결되고, 게이트 전극이 (n-1)번째 수평 라인에 배치되는 픽셀에 제2 스캔 신호를 공급하는 제2 스캔 라인에 연결되는 제5 트랜지스터를 포함하여 구성되는 것을 특징으로 한다.A display device according to an embodiment of the present invention includes a display panel having a plurality of pixels; a driving circuit for driving the display panel by supplying signals to the data line, scan line, and emission line; a controller for supplying image data and control signals for controlling the driving circuit to the driving circuit; and a power generator for generating and supplying a high-potential voltage, a low-potential voltage, and an initialization voltage to the display panel, wherein the pixel disposed on the n-th horizontal line has a first electrode, a gate electrode, and a second electrode, respectively. A driving transistor connected to a first node, a second node, and a third node; A light emitting diode whose cathode electrode is connected to a low-potential power line that supplies a low-potential voltage; A capacitor in which the first electrode and the second electrode are respectively connected to the second node and to one or the other of an initialization power line supplying an initialization voltage; The first electrode and the second electrode are connected to one of the first node and the third node and the other, respectively, and the gate electrode is connected to the first scan line for supplying the first scan signal to the pixel disposed on the nth horizontal line. a first transistor; a second transistor having a first electrode connected to a data line, a second electrode connected to a first node, and a gate electrode connected to a first scan line; a third transistor whose first electrode is connected to a high-potential power line supplying a high-potential voltage, a second electrode connected to a first node, and a gate electrode connected to an emission line; a fourth transistor whose first electrode is connected to the third node, the second electrode is connected to the anode electrode of the light emitting diode, and the gate electrode is connected to the emission line; and supplying a second scan signal to a pixel in which the first electrode and the second electrode are connected to one or the other of the initialization power line and the second node, respectively, and the gate electrode is disposed on the (n-1)th horizontal line. It is characterized by including a fifth transistor connected to the second scan line.

일 실시예에서, 표시 장치는 제1 전극과 제2 전극이 각각 초기화 전원 라인과 애노드 전극 중 어느 하나와 다른 하나에 연결되고 게이트 전극이 제2 스캔 라인에 연결되는 제6 트랜지스터를 더 포함하여 구성될 수 있다.In one embodiment, the display device further includes a sixth transistor in which a first electrode and a second electrode are connected to one or the other of an initialization power line and an anode electrode, respectively, and a gate electrode is connected to a second scan line. It can be.

일 실시예에서, 컨트롤러는 영상 데이터를 분석하고 이를 근거로 고전위 전압을 바꾸도록 전원 생성부를 제어할 수 있다.In one embodiment, the controller may analyze the image data and control the power generator to change the high potential voltage based on the image data.

일 실시예에서, 컨트롤러는, 수평 라인 단위로 하나의 수평 라인에 배치된 픽셀의 영상 데이터를 이전 프레임의 대응되는 수평 라인에 배치된 픽셀의 영상 데이터와 비교하고, 이를 근거로 고전위 전압을 하나 이상의 수평 라인 단위로 실시간으로 변경하여 표시 패널에 공급하도록 전원 생성부를 제어할 수 있다.In one embodiment, the controller compares the image data of a pixel placed on one horizontal line on a horizontal line basis with the image data of a pixel placed on a corresponding horizontal line of the previous frame, and sets one high potential voltage based on this. The power generator can be controlled to change in real time the above horizontal line units and supply it to the display panel.

일 실시예에서, 컨트롤러는, 한 프레임 분량의 영상 데이터를 저장하기 위한 메모리 및 현재 프레임의 하나의 수평 라인의 데이터를 메모리에 저장된 이전 프레임의 해당 수평 라인의 데이터와 비교하고 이를 근거로 전원 생성부를 제어하기 위한 전압 제어 신호를 생성하기 위한 영상 분석부를 포함하여 구성될 수 있다.In one embodiment, the controller compares the memory for storing one frame of image data and the data of one horizontal line of the current frame with the data of the corresponding horizontal line of the previous frame stored in the memory, and generates power based on this. It may be configured to include an image analysis unit for generating a voltage control signal for control.

일 실시예에서, 타이밍 컨트롤러는, 각 수평 라인의 픽셀에 대해서 초기화 단계, 데이터 기입 및 샘플링 단계 및 에미션 단계로 구동하도록 구동 회로를 제어하고, 초기화 단계에, 구동 회로는 제2 스캔 신호를 제2 스캔 라인에 공급하여 제5 트랜지스터를 턴-온 시켜 제2 노드를 초기화 전압으로 설정하고, 데이터 기입 및 샘플링 단계에, 구동 회로는 제1 스캔 신호를 제1 스캔 라인에 공급하여 제1 및 제2 트랜지스터를 턴-온 시켜 제2 노드를 데이터 라인에 공급되는 데이터 전압에서 구동 트랜지스터의 문턱 전압을 뺀 값으로 설정하고, 에미션 단계에, 구동 회로는 에미션 신호를 에미션 라인에 공급하여 제3 및 제4 트랜지스터를 턴-온 시켜 구동 트랜지스터가 발광 다이오드에 전류를 흐르게 할 수 있다.In one embodiment, the timing controller controls the driving circuit to drive the pixels of each horizontal line through an initialization stage, a data writing and sampling stage, and an emission stage, and in the initialization stage, the driving circuit generates a second scan signal. 2 is supplied to the scan line to turn on the fifth transistor to set the second node to the initialization voltage, and in the data writing and sampling phase, the driving circuit supplies the first scan signal to the first scan line to 2 Turn on the transistor to set the second node to the value obtained by subtracting the threshold voltage of the driving transistor from the data voltage supplied to the data line, and in the emission stage, the driving circuit supplies the emission signal to the emission line to By turning on the third and fourth transistors, the driving transistor can allow current to flow to the light emitting diode.

일 실시예에서, 컨트롤러는, 첫 번째 수평 라인부터 마지막 수평 라인까지, 수평 라인 단위로, 각 수평 라인에 배치된 픽셀의 영상 데이터를 기준 데이터와 비교하고 이를 근거로 고전위 전압을 갱신하고, 마지막 수평 라인에 배치된 픽셀에 영상 데이터를 기입한 후 에미션 라인에 에미션 신호를 공급할 때 갱신된 고전위 전압을 고전위 전원 라인에 공급하도록 전원 생성부를 제어할 수 있다.In one embodiment, the controller compares image data of pixels placed on each horizontal line with reference data on a horizontal line basis, from the first horizontal line to the last horizontal line, updates the high potential voltage based on this, and updates the high potential voltage based on this. When image data is written to pixels placed on a horizontal line and an emission signal is supplied to the emission line, the power generator can be controlled to supply an updated high-potential voltage to the high-potential power line.

본 발명의 다른 실시예에 따른 표시 장치를 구동하는 방법은, 제1 수평 라인에 배치되고 발광 다이오드와 구동 트랜지스터를 포함하여 구성되는 복수 개의 픽셀에 공급할 영상 데이터를 이전 프레임의 제1 수평 라인에 배치되는 복수 개의 픽셀에 공급된 영상 데이터와 비교하는 단계; 제1 수평 라인에 배치되는 복수 개의 픽셀에 영상 데이터에 대응하는 데이터 전압을 기입하는 단계; 비교 결과를 근거로 고전위 전압을 갱신하여 복수 개의 픽셀에 공급하는 단계; 및 제1 수평 라인 다음에 배치되는 제2 수평 라인에 배치되는 복수 개의 픽셀에 데이터 전압을 기입하고, 제1 수평 라인에 배치되고 데이터 전압이 기입된 복수 개의 픽셀을 발광시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of driving a display device according to another embodiment of the present invention includes placing image data to be supplied to a plurality of pixels disposed on a first horizontal line and including a light emitting diode and a driving transistor on the first horizontal line of the previous frame. comparing image data supplied to a plurality of pixels; Writing a data voltage corresponding to image data to a plurality of pixels arranged in a first horizontal line; updating a high potential voltage based on the comparison result and supplying it to a plurality of pixels; and writing a data voltage to a plurality of pixels disposed on a second horizontal line disposed after the first horizontal line, and causing the plurality of pixels disposed on the first horizontal line to which the data voltage is written to emit light. It is characterized by

따라서, 전원 라인의 전압 강하에도 불구하고 구동 TFT의 소스-게이트 사이 전압 차이를 일정하게 유지시킴으로써, 시간이나 영상 패턴의 변화에도 픽셀이 발광하는 휘도를 일정하게 유지하고, 이에 따라 표시 품질을 향상시킬 수 있다.Therefore, by maintaining the voltage difference between the source and gate of the driving TFT constant despite the voltage drop in the power line, the luminance emitted by the pixel can be kept constant despite changes in time or image pattern, thereby improving display quality. You can.

도 1은 균일한 계조의 패턴에서 화면 중앙에 고계조의 영역이 있는 패턴으로 바뀔 때 라인 저항으로 인해 고전위 전원 라인에 전압 강하가 발생하여 휘도가 낮아지는 상황을 그래프로 표현한 것이고,
도 2는 7개의 TFT와 1개의 커패시터로 구성되어 내부 보상을 하는 픽셀의 등가 회로를 도시한 것이고,
도 3은 같은 계조를 표시하는 두 프레임에서 고전위 전원 라인의 전압 강하로 인해 OLED에 흐르는 전류가 달라져 휘도 왜곡이 발생하는 상황을 표현한 것이고,
도 4는 실시간으로 고전위 전압을 변경하여 휘도를 균일하게 하는 본 발명에 따른 일 실시예를 도시한 것이고,
도 5는 순차 발광 방식으로 패널을 구동할 때 실시간으로 전원 전압을 변경하는 과정을 개념적으로 도시한 것이고,
도 6은 순차 발광 방식으로 패널을 구동할 때 두 프레임의 데이터를 라인 단위로 비교하면서 전원 전압을 실시간으로 변경하는 구체적인 방법을 개념적으로 도시한 것이고,
도 7은 도 4와 같이 고전위 전압을 실시간으로 변경하더라도 화면의 상단과 하단에서 같은 계조를 표현하는 픽셀의 OLED에 흐르는 전류가 달라지는 상황을 표현한 것이고,
도 8은 본 발명에 따른 픽셀의 등가 회로를 도시한 것이고,
도 9 내지 도 11은 도 8의 픽셀 회로를 순차 발광 방식으로 구동할 때 제어 신호의 파형과 각 단계에서 등가 회로의 동작을 도시한 것이고,
도 12는 도 9의 등가 회로에 의해 고전위 전압을 실시간으로 변경할 때 화면의 상단과 하단에서 같은 계조를 표현하는 픽셀의 OLED에 흐르는 전류가 일정하게 되는 상황을 도시한 것이고,
도 13은 본 발명에 따른 유기 발광 표시 장치를 기능 블록으로 도시한 것이고,
도 14는 본 발명의 일 실시예에 따라 실시간으로 전원 전압을 변경하기 위한 타이밍 컨트롤러의 구성을 도시한 것이고,
도 15는 도 2 또는 도 8의 픽셀 회로를 동시 발광 방식으로 구동할 때 제어 신호의 파형을 도시한 것이고,
도 16은 동시 발광 방식으로 패널을 구동할 때 전원 전압을 프레임 단위로 변경하는 과정을 도시한 것이고,
도 17은 동시 발광 방식으로 패널을 구동할 때 두 프레임의 데이터를 라인 단위로 비교하면서 전원 전압을 프레임 단위로 변경하는 구체적인 방법을 도시한 것이다.Figure 1 is a graphical representation of a situation where a voltage drop occurs in the high-potential power line due to line resistance when changing from a uniform gray-scale pattern to a pattern with a high-gradation area in the center of the screen, lowering luminance.
Figure 2 shows the equivalent circuit of a pixel consisting of 7 TFTs and 1 capacitor for internal compensation.
Figure 3 represents a situation in which the current flowing through the OLED changes due to a voltage drop in the high-potential power line in two frames displaying the same gray level, causing luminance distortion.
Figure 4 shows an embodiment according to the present invention in which brightness is uniformized by changing the high potential voltage in real time;
Figure 5 conceptually illustrates the process of changing the power supply voltage in real time when driving the panel in a sequential light emission method.
Figure 6 conceptually illustrates a specific method of changing the power supply voltage in real time while comparing the data of two frames on a line-by-line basis when driving a panel in a sequential light emission method.
Figure 7 represents a situation where the current flowing through the OLED of the pixel expressing the same gray level at the top and bottom of the screen changes even if the high potential voltage is changed in real time as shown in Figure 4,
Figure 8 shows the equivalent circuit of a pixel according to the present invention,
9 to 11 show the waveform of the control signal and the operation of the equivalent circuit at each stage when the pixel circuit of FIG. 8 is driven in a sequential light emission method.
Figure 12 shows a situation where the current flowing through the OLED of the pixel expressing the same gray level at the top and bottom of the screen becomes constant when the high potential voltage is changed in real time by the equivalent circuit of Figure 9;
Figure 13 shows the organic light emitting display device according to the present invention as a functional block;
Figure 14 shows the configuration of a timing controller for changing the power supply voltage in real time according to an embodiment of the present invention.
Figure 15 shows the waveform of the control signal when driving the pixel circuit of Figure 2 or Figure 8 in a simultaneous light emission method;
Figure 16 shows the process of changing the power supply voltage on a frame-by-frame basis when driving a panel in a simultaneous light emission method.
Figure 17 shows a specific method of changing the power voltage on a frame-by-frame basis while comparing the data of two frames on a line-by-line basis when driving a panel in a simultaneous light emission method.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the attached drawings. Like reference numerals refer to substantially the same elements throughout the specification. In the following description, if it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.

도 1은 균일한 계조의 패턴에서 화면 중앙에 고계조의 영역이 있는 패턴으로 바뀔 때 라인 저항으로 인해 고전위 전원 라인에 전압 강하가 발생하여 휘도가 낮아지는 상황을 그래프로 표현한 것이다.Figure 1 is a graphical representation of a situation in which a voltage drop occurs in a high-potential power supply line due to line resistance when changing from a uniform gray-scale pattern to a pattern with a high-gradation area in the center of the screen, thereby lowering luminance.

고전위 전원 라인에 고전위 전압(V_DD)을 일정하게 공급하더라도 전원 라인의 저항에 의해 전압 강하가 발생하여, 패널의 상단과 하단에서 픽셀에 실제로 인가되는 전압이 달라진다. 특히, 도 1과 같이, 균일한 계조의 프레임에서 고계조를 표현하는 영상 데이터를 화면 중앙에 포함하는 프레임으로 바뀔 때, 고계조를 표현하는 중앙 영역에서 전류 소모가 많게 되어 외곽 영역에 전달되는 전류가 감소하여, 중앙 영역을 모두 구동할 때까지 화면의 외곽에 표시되는 중간 계조의 휘도가 점점 낮아진다.Even if a constant high-potential voltage (V _DD ) is supplied to the high-potential power line, a voltage drop occurs due to the resistance of the power line, and the voltage actually applied to the pixels at the top and bottom of the panel varies. In particular, as shown in FIG. 1, when changing from a frame of uniform gray scale to a frame containing image data expressing high gray scale in the center of the screen, current consumption in the central area expressing high gray scale increases, resulting in the current being transmitted to the outer area. decreases, the luminance of the middle gray scale displayed on the outside of the screen gradually decreases until the central area is fully driven.

도 2는 7개의 TFT와 1개의 커패시터로 구성되어 내부 보상을 하는 픽셀의 등가 회로를 도시한 것이고, 도 3은 같은 계조를 표시하는 두 프레임에서 고전위 전원 라인의 전압 강하로 인해 OLED에 흐르는 전류가 달라져 휘도 왜곡이 발생하는 상황을 표현한 것이다.Figure 2 shows the equivalent circuit of a pixel consisting of 7 TFTs and 1 capacitor for internal compensation, and Figure 3 shows the current flowing in the OLED due to the voltage drop of the high potential power line in two frames displaying the same gray level. This expresses a situation where luminance distortion occurs due to a change in .

도 2에서, 이전 수평 라인((n-1 번째 수평 라인))에 데이터 전압을 인가하기 위한 스캔 신호(SCAN(n-1))에 의해 제5 및 제6 TFT(T5, T6)가 턴-온 되어 구동 TFT(DT)의 게이트 전극과 유기 발광 다이오드(OLED)의 애노드 전극이 초기화 전압(V_INI)으로 초기화되고, n번째 수평 라인에 데이터 전압을 인가하기 위한 스캔 신호(SCAN(n))에 의해 제1 및 제2 TFT(T1, T2)가 턴-온 되어 데이터 전압(V_DATA)이 구동 TFT(DT)의 소스 전극에 인가되고 데이터 전압(V_DATA)과 구동 TFT(DT)의 문턱 전압(V_TH)의 차이 값(V_DATA - V_TH)이 게이트 전극과 드레인 전극에 인가되어 저장 커패시터(CST)에 저장된다.In FIG. 2, the fifth and sixth TFTs (T5, T6) are turned by a scan signal (SCAN(n-1)) for applying a data voltage to the previous horizontal line ((n-1th horizontal line)). When turned on, the gate electrode of the driving TFT (DT) and the anode electrode of the organic light-emitting diode (OLED) are initialized to the initialization voltage (V _INI ), and a scan signal (SCAN(n)) for applying the data voltage to the nth horizontal line The first and second TFTs (T1, T2) are turned on and the data voltage (V _DATA ) is applied to the source electrode of the driving TFT (DT), and the data voltage (V _DATA ) and the threshold of the driving TFT (DT) are turned on. The difference value (V _DATA - V _TH ) of the voltage (V _TH ) is applied to the gate electrode and the drain electrode and stored in the storage capacitor (CST).

이후, 발광 신호(EM(n))가 인가될 때 제3 및 제4 TFT(T3, T4)가 턴-온 되고, 아래 수학식 1과 같이, OLED에는 구동 TFT(DT)의 소스-게이트 사이 전압에서 구동 TFT(DT)의 문턱 전압(V_TH)을 뺀 값에 비례하는 전류가 흐르게 된다.Afterwards, when the light emitting signal (EM(n)) is applied, the third and fourth TFTs (T3, T4) are turned on, and as shown in Equation 1 below, the OLED has a voltage between the source and gate of the driving TFT (DT). A current proportional to the value obtained by subtracting the threshold voltage (V _TH ) of the driving TFT (DT) from the voltage flows.

수학식 1에서, k/2는 구동 TFT(DT)의 전자 이동도, 기생 커패시턴스, 채널 용량 등에 의해 결정되는 비례 상수를 나타낸다.In Equation 1, k/2 represents a proportionality constant determined by the electron mobility of the driving TFT (DT), parasitic capacitance, channel capacity, etc.

이상적인 7T1C 구조에서는, 고전위 전원의 전하 공급량이 무한대이므로, 표시 패널이 어떤 패턴의 영상 데이터를 표시하더라도 휘도는 일정하게 유지된다. 하지만 실제 표시 패널에서는 고전위 전원을 공급하는 배선의 저항을 줄이는데 한계가 있고, 소비 전류가 적은 패턴에서는 고전위 전원의 전압 강하가 작지만, 소비 전류가 큰 패턴에서는 고전위 전원의 전압 강하게 커지게 되며, 이로 인해 패턴에 따라 배경 영역의 휘도가 왜곡되는 문제가 발생한다.In an ideal 7T1C structure, the amount of charge supplied by the high-potential power supply is infinite, so luminance remains constant no matter what pattern of image data the display panel displays. However, in actual display panels, there is a limit to reducing the resistance of the wiring that supplies high-potential power, and in patterns with low current consumption, the voltage drop of the high-potential power supply is small, but in patterns with large current consumption, the voltage of the high-potential power supply increases significantly. , This causes a problem in which the luminance of the background area is distorted depending on the pattern.

도 3에서, 왼쪽 그림은 화면 전체에 같은 계조가 표시되고, 오른쪽 그림에서는 외곽에는 왼쪽 그림과 같은 계조가 표시되지만 화면 중앙에는 고계조를 표시하는 영역이 있다. 도 3에서, 오른쪽 그림의 외곽 영역이 같은 계조의 왼쪽 그림보다 더 어둡게 표시되는 왜곡 현상이 발생하는데, 이는 오른쪽 그림의 화면 중앙에 인가되는 고전위 전압에 전압 강하가 더 많이 발생하기 때문이다.In FIG. 3, the picture on the left shows the same gradation throughout the screen, and in the picture on the right, the same gradation as the picture on the left is displayed on the outside, but there is an area displaying high gradation in the center of the screen. In FIG. 3, a distortion phenomenon occurs in which the outer area of the right picture is displayed darker than the left picture of the same gray level. This is because a greater voltage drop occurs in the high potential voltage applied to the center of the screen in the right picture.

즉, 화면 중앙 영역의 OLED에 흐르는 전류가 해당 OLED에 인가되는 고전위 전압에 영향을 받는데, 오른쪽 그림에서 화면 중앙에 인가되는 고전위 전압이 왼쪽 그림에 인가되는 고전위 전압보다 만큼 전압 강하되어, OLED에 흐르는 전류는 IOLED=k/2(V_DD-V_DATA-)2이 되기 때문이다.In other words, the current flowing through the OLED in the center area of the screen is affected by the high-potential voltage applied to the OLED. In the picture on the right, the high-potential voltage applied to the center of the screen is lower than the high-potential voltage applied in the picture on the left, This is because the current flowing through OLED is IOLED=k/2(V _DD -V _DATA -)2.

본 발명에서는, 입력되는 영상 데이터를 미리 분석하여 예상되는 소비 전류에 맞추어 전원 전압을 계산하고 실시간으로 전원 전압을 변경하여, 입력 영상 데이터 패턴에 의해 휘도에 왜곡이 발생하는 것을 막고 패턴에 관계 없이 일정한 휘도를 유지할 수 있도록 한다.In the present invention, the input image data is analyzed in advance, the power supply voltage is calculated according to the expected current consumption, and the power supply voltage is changed in real time to prevent distortion in luminance due to the input image data pattern and maintain a constant level regardless of the pattern. Make sure to maintain luminance.

도 4는 실시간으로 고전위 전압을 변경하여 휘도를 균일하게 하는 본 발명에 따른 일 실시예를 도시한 것이다.Figure 4 shows an embodiment according to the present invention in which brightness is made uniform by changing the high potential voltage in real time.

도 4에서, 균일한 계조의 패턴에서 화면 중앙에 고계조의 영역이 있는 패턴으로 바뀌는 경우, 전류 소모가 많아지는 중앙 영역을 발광시킬 때 전원 라인의 전압을 상승시켜 전원 라인의 전압 강하와 중앙 영역에서 전류 소모가 늘더라도 외곽 영역에도 충분한 전류를 공급시켜 중앙 영역보다 계조가 낮은 외곽 영역에서의 휘도 감소를 줄이고, 고계조가 없는 하단 영역을 발광시킬 때 전원 라인의 전압을 상승시킨 상태로 일정하게 유지시켜 하단 영역의 휘도의 휘도 감소를 줄여, 외곽 영역의 휘도를 일정하게 유지시킬 수 있다.In Figure 4, when changing from a pattern of uniform gradation to a pattern with a high gradation area in the center of the screen, the voltage of the power line is raised when the central area where current consumption is high is emitted, resulting in a voltage drop of the power line and the central area. Even if the current consumption increases in the outer area, sufficient current is supplied to the outer area to reduce the decrease in luminance in the outer area with lower gray level than the central area. When the lower area without high gray level emits light, the voltage of the power line is raised and kept constant. By maintaining this, the decrease in luminance of the lower area can be reduced and the luminance of the outer area can be kept constant.

도 5는 순차 발광 방식으로 패널을 구동할 때 실시간으로 전원 전압을 변경하는 과정을 개념적으로 도시한 것이고, 도 6은 순차 발광 방식으로 패널을 구동할 때 두 프레임의 데이터를 수평 라인 단위로 비교하면서 전원 전압을 실시간으로 변경하는 구체적인 방법을 개념적으로 도시한 것이다.Figure 5 conceptually illustrates the process of changing the power supply voltage in real time when driving a panel in a sequential light emission method, and Figure 6 shows the process of comparing the data of two frames in horizontal line units when driving a panel in a sequential light emission method. This conceptually illustrates a specific method of changing the power supply voltage in real time.

순차 발광 방식 또는 롤링 셔터(Rolling Shutter) 방식의 경우, 수평 라인 단위로 순차적으로 발광시키는 구조이기 때문에, 픽셀에 전원을 공급하는 전원 전압이 수평 라인 단위 또는 소정 개수의 수평 라인 단위로 실시간으로 조정되어야 한다.In the case of the sequential light emission method or rolling shutter method, since it is a structure that emits light sequentially in horizontal line units, the power voltage that supplies power to the pixels must be adjusted in real time on a horizontal line basis or a certain number of horizontal lines. do.

이를 위해, 이전 프레임, 즉 (n-1) 프레임의 데이터를 모두 메모리에 저장하고 현재 프레임인 n 프레임의 데이터가 입력되면, 수평 라인마다 이전 프레임의 대응하는 수평 라인을 비교하여 데이터의 변화량을 분석하고, 데이터 변화량에 따른 전원 전압의 보정 값을 저장하는 룩업 테이블(Look-up Table)을 참조하여 분석된 변화량에 대응하는 전원 전압 값을 계산하고, 계산된 전원 전압을 수평 라인 단위 또는 복수 개의 단위로 실시간으로 패널에 인가할 수 있다.For this purpose, all the data of the previous frame, that is, (n-1) frame, is stored in memory, and when the data of the current frame, n frame, is input, the amount of change in data is analyzed by comparing the corresponding horizontal line of the previous frame for each horizontal line. Calculate the power supply voltage value corresponding to the analyzed change amount by referring to the look-up table that stores the power supply voltage correction value according to the data change amount, and calculate the power voltage value in horizontal line units or multiple units. It can be applied to the panel in real time.

도 5에서는 첫 번째 수평 라인부터 마지막 수평 라인(Nth Line)까지 수평 라인마다 이전 프레임과 비교하여 고전위 전압을 계산하고 순차적으로 해당 수평 라인에 계산된 고전위 전압을 인가한다.In Figure 5, the high potential voltage is calculated for each horizontal line from the first horizontal line to the last horizontal line (Nth Line) compared to the previous frame, and the calculated high potential voltage is sequentially applied to the corresponding horizontal line.

도 6에서, 가로 방향으로 수평 라인이 진행하고 세로 방향으로 프레임이 진행하고, 예를 들어 수평 라인이 블랙 패턴에서 화이트 패턴으로 바뀔 때 고전위 전압(VDD)을 +1V 증가시키고 수평 라인이 화이트 패턴에서 블랙 패턴으로 바뀔 때 고전위 전압(VDD)을 -1V 감소시키는 것으로 가정하고, 첫 번째 프레임(1st Frame) 때 고전위 전압(VDD) 값은 4V이다.In Figure 6, the horizontal line advances in the horizontal direction and the frame advances in the vertical direction. For example, when the horizontal line changes from a black pattern to a white pattern, the high potential voltage (VDD) is increased by +1V and the horizontal line changes to a white pattern. When changing from to black pattern, it is assumed that the high potential voltage (VDD) is reduced by -1V, and the high potential voltage (VDD) value in the first frame (1st frame) is 4V.

제2 프레임(2nd Frame)에서, 첫 번째 수평 라인(1st Line)에서는 데이터 변화 없이 이전 프레임과 같아서 고전위 전압(VDD)을 4V로 그대로 유지하여 패널에 공급하고, 두 번째 수평 라인(2nd Line)에서는 블랙 패턴이 화이트 패턴으로 바뀌어 데이터 변화가 있고 이에 따라 고전위 전압(VDD)을 +1V 상향시켜 5V로 패널에 공급하고, 세 번째 수평 라인(3rd Line)에서도 블랙 패턴에서 화이트 패턴으로 데이터 변화가 있어서 고전위 전압(VDD)을 +1V 상향시켜 6V로 패널에 공급하고, 네 번째 수평 라인(4th Line)에서는 데이터 변화 없이 이전 프레임과 같아서 고전위 전압(VDD)을 6V로 그대로 유지하여 패널에 공급할 수 있다.In the 2nd frame, the first horizontal line (1st Line) is the same as the previous frame without any data change, so the high potential voltage (VDD) is maintained at 4V and supplied to the panel, and the 2nd horizontal line (2nd Line) is the same as the previous frame. There is a data change as the black pattern changes to a white pattern, and accordingly the high potential voltage (VDD) is increased by +1V to supply 5V to the panel, and the data changes from the black pattern to the white pattern in the third horizontal line (3rd Line) as well. The high potential voltage (VDD) is increased by +1V and supplied to the panel at 6V. In the fourth horizontal line (4th Line), the data is the same as the previous frame without any change, so the high potential voltage (VDD) is maintained at 6V and supplied to the panel. You can.

제3 프레임(3rd Frame)에서, 첫 번째 수평 라인(1st Line)에서는 데이터 변화 없이 이전 프레임과 같아서 고전위 전압(VDD)을 6V로 그대로 유지하여 패널에 공급하고, 두 번째 수평 라인(2nd Line)에서는 화이트 패턴에서 블랙 패턴으로 데이터 변화가 있어서 고전위 전압(VDD)을 -1V 하향시켜 5V로 패널에 공급하고, 세 번째 수평 라인(3rd Line)에서도 화이트 패턴에서 블랙 패턴으로 데이터 변화가 있어서 고전위 전압(VDD)을 -1V 하향시켜 4V로 패널에 공급하고, 네 번째 수평 라인(4th Line)에서는 데이터 변화 없이 이전 프레임과 같아서 고전위 전압(VDD)을 4V로 그대로 유지하여 패널에 공급할 수 있다.In the 3rd frame, the first horizontal line (1st Line) is the same as the previous frame with no data change, so the high potential voltage (VDD) is maintained at 6V and supplied to the panel, and the second horizontal line (2nd Line) is the same as the previous frame. There is a data change from a white pattern to a black pattern, so the high potential voltage (VDD) is lowered by -1V and supplied to the panel at 5V. There is also a data change from a white pattern to a black pattern on the third horizontal line (3rd Line), so the high potential voltage (VDD) is lowered by -1V. The voltage (VDD) is lowered by -1V and supplied to the panel at 4V. In the fourth horizontal line (4th Line), the data is the same as the previous frame without any change, so the high potential voltage (VDD) can be maintained at 4V and supplied to the panel.

이와 같이 수평 라인 단위 또는 소정 개수의 수평 라인 단위로 데이터의 패턴을 분석하고 이를 근거로 전원 전압을 실시간으로 보정하여, 영상 데이터의 패턴 변화에도 항상 일정한 휘도가 유지되도록 할 수 있다.In this way, the data pattern is analyzed in units of horizontal lines or a predetermined number of horizontal lines, and the power supply voltage is corrected in real time based on this, so that constant luminance is always maintained even when the pattern of image data changes.

도 6에서 수평 라인의 데이터 패턴을 블랙 패턴과 화이트 패턴 2개로 구분하고 패턴이 바뀔 때 +1V 증가시키거나 -1V 감소시키는 것으로 예를 들었지만, 본 발명은 이에 한정되지 않는다. 예를 들어, 수평 라인에 포함된 픽셀의 데이터 계조를 평균한 값을 4개의 패턴 구간으로 나누고, 대응 수평 라인의 데이터 패턴이 이웃 구간으로 바뀔 때는 전원 전압을 0.25V씩 증가시키거나 감소시키고, 2개 이상의 구간을 건너뛸 때는 전원 전압을 0.5V 또는 0.75V씩 증가 또는 감소시킬 수도 있다. 패턴 구간의 개수나 패턴 구간이 바뀔 때 증가 또는 감소시키는 전원 전압의 값을 다르게 할 수 있다.In Figure 6, the data pattern of the horizontal line is divided into two patterns, a black pattern and a white pattern, and the example is increased by +1V or decreased by -1V when the pattern changes, but the present invention is not limited to this. For example, the average value of the data gray level of the pixels included in the horizontal line is divided into 4 pattern sections, and when the data pattern of the corresponding horizontal line changes to the neighboring section, the power supply voltage is increased or decreased by 0.25V, and 2 When skipping more than 1 section, the power supply voltage can be increased or decreased by 0.5V or 0.75V. The number of pattern sections or the value of the power supply voltage that increases or decreases when the pattern section changes can be varied.

한편, 도 7은 도 4와 같이 고전위 전압을 실시간으로 변경하더라도 화면의 상단과 하단에서 같은 계조를 표현하는 픽셀의 OLED에 흐르는 전류가 달라지는 상황을 표현한 것이다.Meanwhile, Figure 7 represents a situation where the current flowing through the OLED of the pixel expressing the same gray level at the top and bottom of the screen changes even if the high potential voltage is changed in real time as shown in Figure 4.

중앙에 고계조를 표시하는 영역이 배치되는 화면 패턴일 때, 도 4와 같이 중앙 영역을 구동할 때 고전위 전원 전압을 점진적으로 증가시키고, 상단과 하단의 외곽 영역을 구동할 때에는 고전위 전원 전압을 일정하게 공급하되, 하단의 픽셀에 인가되는 고전위 전원 전압(V_DD+)은 상단의 픽셀에 인가되는 것(V_DD)보다 만큼 크다.When the screen pattern is such that an area displaying high grayscale is placed in the center, the high-potential power supply voltage is gradually increased when driving the central area, as shown in Figure 4, and when driving the outer areas at the top and bottom, the high-potential power supply voltage is increased. is supplied consistently, but the high-potential power supply voltage (V _DD +) applied to the bottom pixel is larger than that applied to the top pixel (V _DD ).

중앙 영역보다 상단의 픽셀은 중앙 영역의 고계조를 구동하기 전에 데이터 전압을 기입하고, 중앙 영역보다 하단의 픽셀은 중앙 영역의 고계조를 구동한 이후에 데이터 전압을 기입하게 되는데, 두 픽셀 모두 구동 TFT(DT)의 게이트 전극에는 데이터 라인을 통해 공급되는 데이터 전압(V_DATA)에서 구동 TFT(DT)의 문턱 전압(V_TH)을 뺀 값(V_DATA-V_TH)이 설정된다.The pixel above the center area writes the data voltage before driving the high grayscale of the central area, and the pixel below the central area writes the data voltage after driving the high grayscale of the central area. Both pixels are driven. The gate electrode of the TFT (DT) is set to a value (V _DATA -V _TH ) obtained by subtracting the threshold voltage (V _TH ) of the driving TFT (DT) from the data voltage (V _DATA ) supplied through the data line.

하지만, 데이터 전압을 기입하는 시점에, 구동 TFT(DT)의 게이트 전극에 한쪽 전극이 연결된 스토리지 커패시터(CST)의 반대쪽 전극에 인가되는 고전위 전압은 중앙 영역 상단의 픽셀과 하단의 픽셀이 서로 다르다.However, at the time of writing the data voltage, the high potential voltage applied to the opposite electrode of the storage capacitor (CST), one electrode of which is connected to the gate electrode of the driving TFT (DT), is different for the pixels at the top and bottom of the central area. .

즉, 중앙 영역보다 상단의 픽셀에 데이터 전압을 기입할 때에는 스토리지 커패시터(CST)에는 V_DD 값의 고전위 전압이 공급되고, 중앙 영역보다 하단의 픽셀에 데이터 전압을 기입할 때에는 스토리지 커패시터(CST)에는 (V_DD+) 값의 고전위 전압이 공급된다.That is, when writing a data voltage to a pixel above the central area, a high potential voltage of V _DD value is supplied to the storage capacitor (CST), and when writing a data voltage to a pixel below the central area, the storage capacitor (CST) A high potential voltage of (V _DD +) value is supplied.

반면, 중앙 영역보다 아래쪽 픽셀들을 발광시키는 시점에, 중앙 영역 상단의 픽셀이나 중앙 영역 하단의 픽셀이나 스토리지 커패시터(CST)에 공급되는 고전위 전압은 (V_DD+)가 되어 서로 같다.On the other hand, when pixels lower than the central area emit light, the high potential voltage supplied to the pixels above the central area, the pixels below the central area, or the storage capacitor (CST) becomes (V _DD +) and are the same.

이러한 차이로 인해, 중앙 영역보다 아래쪽 픽셀들을 발광시키는 시점에, OLED에 흐르는 전류를 결정하는 구동 TFT(DT)의 소스-게이트 전압이 중앙 영역 상단의 픽셀과 중앙 영역 하단의 픽셀이 서로 달라진다.Due to this difference, when pixels lower than the center area emit light, the source-gate voltage of the driving TFT (DT), which determines the current flowing through the OLED, is different for the pixels at the top of the center area and the pixels at the bottom of the center area.

중앙 영역 상단의 픽셀에서, 해당 픽셀에 데이터 전압을 기입한 후 중앙 영역보다 아래쪽 픽셀들을 발광시키는 동안에, 스토리지 커패시터(CST)에 공급되는 고전위 전원 전압이 VDD에서 (V_DD+)로 바뀌므로, 구동 TFT(DT)의 게이트 전극의 전압은 (V_DATA-V_TH)에서 (V_DATA-V_TH+)로 바뀐다.In the pixel at the top of the central area, after writing the data voltage to the pixel, while the pixels below the central area are emitting light, the high potential power voltage supplied to the storage capacitor (CST) changes from VDD to (V _DD +), The voltage of the gate electrode of the driving TFT (DT) changes from (V _DATA -V _TH ) to (V _DATA -V _TH +).

하지만, 중앙 영역 하단의 픽셀에서, 해당 픽셀에 데이터 전압을 기입하고 발광하는 동안에, 스토리지 커패시터(CST)에 공급되는 고전위 전압이 (V_DD+)를 그대로 유지하므로, 구동 TFT(DT)의 게이트 전극의 전압은 (V_DATA-V_TH)를 그대로 유지하게 된다.However, in the pixel at the bottom of the central area, while writing data voltage to the pixel and emitting light, the high potential voltage supplied to the storage capacitor (CST) remains at (V _DD +), so the gate of the driving TFT (DT) The voltage of the electrode remains at (V _DATA -V _TH ).

따라서, 중앙 영역 상단 픽셀의 OLED에 흐르는 전류와 중앙 영역 하단 픽셀의 OLED에 흐르는 전류가 서로 달라진다.Accordingly, the current flowing through the OLED of the upper pixel of the central area and the current flowing through the OLED of the lower pixel of the central area are different.

즉, 도 4와 같이 데이터 패턴을 참고하여 전원 전압을 수평 라인 단위로 보상하더라도, 도 2와 같은 7T1C 구조의 픽셀 회로에서 같은 데이터 전압이 인가되는 픽셀이 출력하는 휘도가 위치에 따라 서로 달라질 수 있다.That is, even if the power supply voltage is compensated on a horizontal line basis with reference to the data pattern as shown in FIG. 4, the luminance output by the pixel to which the same data voltage is applied in the pixel circuit of the 7T1C structure as shown in FIG. 2 may vary depending on the position. .

도 8은 본 발명에 따른 픽셀의 등가 회로를 도시한 것으로, 도 8의 픽셀 회로는 7개의 TFT와 1개의 커패시터로 구성되는 도 2의 픽셀 회로와 구성이 같지만, 스토리지 커패시터(CST)의 한쪽 전극이 고전위 전원 라인(VDD)이 아니라 초기화 전원 라인(VINI)에 연결되는 것이 도 2의 것과 다르다.Figure 8 shows an equivalent circuit of a pixel according to the present invention. The pixel circuit of Figure 8 has the same configuration as the pixel circuit of Figure 2, which consists of seven TFTs and one capacitor, but one electrode of the storage capacitor (CST). This is different from the one in FIG. 2 in that it is connected to the initialization power line (VINI) rather than the high potential power line (VDD).

먼저, 픽셀을 구성하는 TFT(또는 트랜지스터)들은 P 타입 또는 N 타입의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조로 구현되거나, 또는 P 타입과 N 타입이 혼용된 하이브리드 타입으로 구현될 수 있다. 이하의 실시예에서 P 타입 트랜지스터를 예시하지만, 본 발명은 이에 한정되지 않는다.First, the TFTs (or transistors) that make up the pixel may be implemented as a P-type or N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) structure, or as a hybrid type combining P-type and N-type. Although a P-type transistor is illustrated in the following examples, the present invention is not limited thereto.

트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다.A transistor is a three-electrode device including a gate, source, and drain. The source is an electrode that supplies carriers to the transistor. Within the transistor, carriers begin to flow from the source. The drain is the electrode through which carriers exit the transistor. That is, the flow of carriers in the MOSFET flows from the source to the drain.

P 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. P 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. N 타입 MOSFET(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. N 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다.In the case of a P-type MOSFET (PMOS), since the carrier is a hole, the source voltage is higher than the drain voltage so that holes can flow from the source to the drain. In a P-type MOSFET, current flows from the source to the drain because holes flow from the source to the drain. In the case of an N-type MOSFET (NMOS), because the carriers are electrons, the source voltage is lower than the drain voltage so that electrons can flow from the source to the drain. In an N-type MOSFET, since electrons flow from the source to the drain, the direction of current flows from the drain to the source.

MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예를 들어, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 이하의 실시예에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되어서는 안 되고, 소스와 드레인 전극을 구분 없이 제1 및 제2 전극으로 칭하기도 한다.It should be noted that the source and drain of the MOSFET are not fixed. For example, the source and drain of a MOSFET can change depending on the applied voltage. In the following embodiments, the invention should not be limited by the source and drain of the transistor, and the source and drain electrodes may be referred to as first and second electrodes without distinction.

유기 발광 소자(OLED)는 구동 TFT(DT)로부터 공급되는 구동 전류에 의해 발광하는데, 애노드 전극은 제4 TFT(T4)를 통해 구동 TFT(DT)에 연결되고 캐소드 전극은 저전위 전압(VSS)을 공급하는 저전위 전원 라인(VSS)에 연결된다.The organic light emitting device (OLED) emits light by the driving current supplied from the driving TFT (DT). The anode electrode is connected to the driving TFT (DT) through the fourth TFT (T4), and the cathode electrode is connected to the low potential voltage (VSS). It is connected to the low-potential power supply line (VSS) that supplies.

구동 TFT(DT)는 자신의 소스-게이트 사이 전압(VSG)에 따라 OLED에 인가되는 구동 전류를 제어한다. 구동 TFT(DT)의 제1 전극은 제1 노드(N1)에 연결되고, 게이트 전극은 제2 노드(N2)에 연결되고, 제2 전극은 제3 노드(N3)에 연결된다.The driving TFT (DT) controls the driving current applied to the OLED according to its source-gate voltage (VSG). The first electrode of the driving TFT (DT) is connected to the first node (N1), the gate electrode is connected to the second node (N2), and the second electrode is connected to the third node (N3).

제1 TFT(T1)는, 제1 전극과 제2 전극은 각각 제2 노드(N2)와 제3 노드(N3) 중 어느 하나와 다른 하나에 연결되고, 게이트 전극은 n번째 수평 라인에 대응하는 n번째 스캔 라인(SCAN(n))에 연결된다. 제1 TFT(T1)는 턴-오프 될 때 누설 전류를 감소시킬 수 있도록 듀얼 게이트 트랜지스터로 형성할 수도 있다.The first TFT (T1) has a first electrode and a second electrode connected to one of the second node (N2) and the third node (N3) and the other, respectively, and the gate electrode corresponds to the nth horizontal line. Connected to the nth scan line (SCAN(n)). The first TFT (T1) may be formed as a dual gate transistor to reduce leakage current when turned off.

제2 TFT(T2)는, 제1 전극은 데이터 전압(V_DATA)을 공급하는 데이터 라인(DATA)에 연결되고, 제2 전극은 제1 노드(N1)에 연결되고, 게이트 전극은 n번째 스캔 라인(SCAN(n))에 연결된다. 제2 TFT(T2)는 n번째 스캔 라인(SCAN(n))의 스캔 펄스에 응답하여, 데이터 라인(DATA)으로부터 공급받는 데이터 전압(V_DATA)을 제1 노드(N1)에 인가한다.The second TFT (T2) has a first electrode connected to a data line (DATA) that supplies a data voltage (V _DATA ), a second electrode connected to the first node (N1), and a gate electrode for the nth scan. It is connected to the line (SCAN(n)). The second TFT (T2) responds to the scan pulse of the nth scan line (SCAN(n)) and applies the data voltage (V _DATA ) supplied from the data line (DATA) to the first node (N1).

제3 TFT(T3)는, 제1 전극은 고전위 전압(V_DD)을 공급하는 고전위 전원 라인(AVDD)에 연결되고, 제2 전극은 제1 노드(N1)에 연결되고, 게이트 전극은 n번째 수평 라인에 대응하는 n번째 에미션 라인(EM(n))에 연결되어, n번째 에미션 라인(EM(n))에 인가되는 에미션 신호에 응답하여 고전위 전압을 제1 노드(N1)에 인가한다.The third TFT (T3) has a first electrode connected to a high-potential power line (AVDD) that supplies a high-potential voltage (V _DD ), a second electrode connected to the first node (N1), and a gate electrode. It is connected to the nth emission line (EM(n)) corresponding to the nth horizontal line, and sends a high potential voltage to the first node ( Applies to N1).

제4 TFT(T4)는, 제1 전극은 제3 노드(N3)에 연결되고, 제2 전극은 OLED의 애노드 전극에 연결되고, 게이트 전극은 n번째 에미션 라인(EM(n))에 연결되어, n번째 에미션 라인(EM(n))에 인가되는 에미션 신호에 응답하여 제3 노드(N3)와 OLED 사이에 전류 패스를 형성한다.The fourth TFT (T4) has a first electrode connected to the third node (N3), a second electrode connected to the anode electrode of the OLED, and a gate electrode connected to the nth emission line (EM(n)). Thus, a current path is formed between the third node N3 and the OLED in response to the emission signal applied to the nth emission line EM(n).

제5 TFT(T5)는, 제1 전극과 제2 전극은 각각 제2 노드(N2)와 초기화 전압(V_INI)을 공급하는 초기화 전원 라인(VINI) 중 어느 하나와 다른 하나에 연결되고, 게이트 전극은 (n-1)번째 수평 라인에 대응하는 (n-1)번째 스캔 라인(SCAN(n-1)) 연결되어, (n-1)번째 스캔 라인(SCAN(n-1))의 스캔 펄스에 응답하여 초기화 전압(V_INI)을 제2 노드(N2)에 인가한다. 제5 TFT(T5)도 듀얼 게이트 트랜지스터로 형성할 수 있다.In the fifth TFT (T5), the first electrode and the second electrode are connected to one or the other of the second node (N2) and the initialization power line (VINI) supplying the initialization voltage (V _INI ), respectively, and the gate The electrode is connected to the (n-1)th scan line (SCAN(n-1)) corresponding to the (n-1)th horizontal line, and scans the (n-1)th scan line (SCAN(n-1)). In response to the pulse, an initialization voltage (V _INI ) is applied to the second node (N2). The fifth TFT (T5) can also be formed as a dual gate transistor.

제6 TFT(T6)는, 제1 전극과 제2 전극은 각각 초기화 전원 라인(VINI)과 OLED의 애노드 전극 중 어느 하나와 다른 하나에 연결되고, 게이트 전극이 (n-1)번째 스캔 라인(SCAN(n-1))에 연결되어, (n-1)번째 스캔 라인(SCAN(n-1))의 스캔 펄스에 응답하여 초기화 전압(V_INI)을 OLED의 애노드 전극에 인가한다.In the sixth TFT (T6), the first electrode and the second electrode are connected to one or the other of the initialization power line (VINI) and the anode electrode of the OLED, respectively, and the gate electrode is connected to the (n-1)th scan line ( It is connected to SCAN(n-1)), and an initialization voltage (V _INI ) is applied to the anode electrode of the OLED in response to the scan pulse of the (n-1)th scan line (SCAN(n-1)).

제6 TFT(T6)는 복원 잔상을 줄이기 위한 것이지만 이를 생략하더라도 구동 TFT(DT)의 문턱 전압을 보상하면서 OLED를 발광하는 데에는 문제가 없다.The sixth TFT (T6) is intended to reduce restoration afterimages, but even if it is omitted, there is no problem in emitting OLED light while compensating the threshold voltage of the driving TFT (DT).

스토리지 커패시터(CST)의 제1 전극과 제2 전극은 각각 제2 노드(N2)와 초기화 전원 라인(VINI) 중 어느 하나와 다른 하나에 연결되는데, 이후에는 편의상 제1 전극이 제2 노드(N2)에 연결되는 것으로 가정한다. 스토리지 커패시터(CST)는 해당 수평 라인에 연결되는 스캔 신호(SCAN(n))가 비활성화인 동안 구동 TFT(DT)의 게이트 전극의 전압 레벨을 유지할 수 있게 한다.The first electrode and the second electrode of the storage capacitor (CST) are connected to one of the second node (N2) and the initialization power line (VINI), respectively. Hereafter, for convenience, the first electrode is connected to the second node (N2). ) is assumed to be connected to. The storage capacitor (CST) allows maintaining the voltage level of the gate electrode of the driving TFT (DT) while the scan signal (SCAN(n)) connected to the corresponding horizontal line is inactive.

스토리지 커패시터(CST)의 제2 전극을 표시 패널(10)의 어느 위치에도 일정한 값의 초기화 전압(V_INI)을 공급하는 초기화 전원 라인(VINI)에 연결함으로써, 데이터 기입이 순차적으로 이루어지는 동안 영상 패턴에 따라 고전위 전압을 변경하더라도 구동 TFT(DT)의 게이트 전극(제2 노드(N2))에 저장된 전압이 변하지 않게 되고, 이에 따라 같은 계조의 데이터 전압이 인가되는 여러 픽셀에서는 OLED에 흐르는 전류가 픽셀의 위치와 상관 없고 고전위 전압의 변동 여부와 무관하게 일정하게 된다.By connecting the second electrode of the storage capacitor (CST) to the initialization power line (VINI) that supplies an initialization voltage (V _INI ) of a constant value to any position of the display panel 10, an image pattern is created while data writing is sequentially performed. Accordingly, even if the high potential voltage is changed, the voltage stored in the gate electrode (second node (N2)) of the driving TFT (DT) does not change, and accordingly, in several pixels to which the data voltage of the same gray level is applied, the current flowing in the OLED It remains constant regardless of the position of the pixel and regardless of whether the high potential voltage fluctuates.

도 8에서 스토리지 커패시터(CST)의 제2 전극은 초기화 전원 라인(VINI)에 연결하는 것으로 되어 있지만, OLED와 구동 TFT를 구동하기 위한 전원이 아니라면 기준 전원 라인과 같은 다른 전원 라인에 연결되더라도 상관 없다.In Figure 8, the second electrode of the storage capacitor (CST) is connected to the initialization power line (VINI), but as long as it is not a power source for driving the OLED and the driving TFT, it may be connected to another power line such as the reference power line. .

도 9 내지 도 11은 도 8의 픽셀 회로를 순차 발광 방식으로 구동할 때 제어 신호의 파형과 각 단계에서 등가 회로의 동작을 도시한 것으로, n번째 수평 라인에 배치된 픽셀 및 이를 구동하는 제어 신호에 대한 것이다.Figures 9 to 11 show the waveform of the control signal and the operation of the equivalent circuit at each stage when driving the pixel circuit of Figure 8 in a sequential light emission method, showing the pixel placed on the nth horizontal line and the control signal driving it. It's about.

도 9는 구동 TFT(DT)와 OLED를 초기화시키는 초기화 단계이고, 도 10은 데이터 기입과 문턱 전압 샘플링 단계이고, 도 11은 OLED 에미션 단계이다.Figure 9 is an initialization step for initializing the driving TFT (DT) and OLED, Figure 10 is a data writing and threshold voltage sampling step, and Figure 11 is an OLED emission step.

도 9의 초기화 단계(Ti)에, 이전 수평 라인인 (n-1)번째 수평 라인의 픽셀에 데이터 전압을 기입하는 (n-1)번째 스캔 신호(SCAN(n-1))는 턴-온 레벨이고, n번째 수평 라인의 픽셀에 데이터 전압을 기입하는 n번째 스캔 신호(SCAN(n))는 턴-오프 레벨이고, n번째 수평 라인의 픽셀을 발광시키는 n번째 에미션 신호(EM(n))는 턴-오프 레벨이어서, 제1 내지 제4 TFT(T1, T2, T3, T4)가 턴-오프 되고 제5 및 제6 TFT(T5, T6)가 턴-온 된다.In the initialization step (Ti) of FIG. 9, the (n-1)th scan signal (SCAN(n-1)), which writes the data voltage to the pixel of the (n-1)th horizontal line, which is the previous horizontal line, is turned on. level, the nth scan signal (SCAN(n)) that writes the data voltage to the pixel of the nth horizontal line is the turn-off level, and the nth emission signal (EM(n)) that causes the pixel of the nth horizontal line to emit light. )) is the turn-off level, so the first to fourth TFTs (T1, T2, T3, T4) are turned off and the fifth and sixth TFTs (T5, T6) are turned on.

제5 및 제6 TFT(T5, T6)가 턴-온 되어, 제2 노드(N2)와 OLED의 애노드 전극이 초기화 전원 라인(VINI)의 초기화 전압(V_INI)으로 설정된다.The fifth and sixth TFTs (T5, T6) are turned on, and the second node (N2) and the anode electrode of the OLED are set to the initialization voltage (V _INI ) of the initialization power line (VINI).

도 10의 데이터 기입 및 샘플링 단계(Ts)에, (n-1)번째 스캔 신호(SCAN(n-1))는 턴-오프 레벨이고, n번째 스캔 신호(SCAN(n))는 턴-온 레벨이고, n번째 에미션 신호(EM(n))는 턴-오프 레벨이어서, 제1 및 제2 TFT(T1, T2)가 턴-온 되고, 제3 내지 제6 TFT(T3, T4, T5, T6)가 턴-오프 된다.In the data writing and sampling step (Ts) of Figure 10, the (n-1)th scan signal (SCAN(n-1)) is at the turn-off level, and the nth scan signal (SCAN(n)) is at the turn-on level. level, and the nth emission signal (EM(n)) is a turn-off level, so the first and second TFTs (T1, T2) are turned on, and the third to sixth TFTs (T3, T4, T5) are turned on. , T6) is turned off.

제2 TFT(T2)가 턴-온 되어 제1 노드(N1)에 데이터 라인(DATA)의 데이터 전압(V_DATA)이 인가된다.The second TFT (T2) is turned on and the data voltage (V _DATA ) of the data line (DATA) is applied to the first node (N1).

또한, 제1 TFT(T1)가 턴-온 되어, 구동 TFT(DT)의 게이트 전극과 제2 전극이 연결되고, 구동 TFT(DT)의 제1 전극의 전압이 게이트 전극의 전압보다 높아서 구동 TFT(DT)가 다이오드 연결되는데, 구동 TFT(DT)의 게이트 전극, 즉 제2 노드(N2)의 전위는 구동 TFT(DT)의 제1 전극의 전압(V_DATA)에서 구동 TFT(DT)의 문턱 전압(V_TH)을 뺀 값(V_DATA - V_TH)이 될 때까지 구동 TFT(DT)가 턴-온 된다.In addition, the first TFT (T1) is turned on, the gate electrode and the second electrode of the driving TFT (DT) are connected, and the voltage of the first electrode of the driving TFT (DT) is higher than the voltage of the gate electrode, so that the driving TFT (DT) (DT) is connected to a diode, and the potential of the gate electrode of the driving TFT (DT), that is, the second node (N2), is the threshold of the driving TFT (DT) at the voltage (V _DATA ) of the first electrode of the driving TFT (DT). The driving TFT (DT) turns on until the voltage (V _TH ) minus the value (V _DATA - V _TH ) is reached.

스토리지 커패시터(CST)의 양단에는 초기화 전압(V_INI)과 (V_DD - V_TH)이 유지된다.The initialization voltage (V _INI ) and (V _DD - V _TH ) are maintained across the storage capacitor (CST).

도 11의 에미션 단계(Te)에, (n-1)번째 스캔 신호(SCAN(n-1))와 n번째 스캔 신호(SCAN(n))는 턴-오프 레벨이고, n번째 에미션 신호(EM(n))는 턴-온 레벨이어서, 제1, 제2, 제5 및 제6 TFT(T1, T2, T5, T6)가 턴-오프 되고, 제3 및 제4 TFT(T3, T4)가 턴-온 된다.In the emission stage (Te) of FIG. 11, the (n-1)th scan signal (SCAN(n-1)) and the nth scan signal (SCAN(n)) are turn-off levels, and the nth emission signal (EM(n)) is the turn-on level, so that the first, second, fifth and sixth TFTs (T1, T2, T5, T6) are turned off, and the third and fourth TFTs (T3, T4) are turned off. ) turns on.

제3 TFT(T3)가 턴-온 되어 구동 TFT(DT)의 제1 전극(제1 노드(N1))에 고전위 전압(V_DD)이 인가되고, 구동 TFT(DT)의 제1 전극의 전위(V_DD)와 게이트 전극, 즉 제2 노드(N2)의 전위(V_DATA-V_TH)의 차이가 문턱 전압(V_TH)보다 높기 때문에 구동 TFT(DT)가 턴-온 되고, 턴-온 상태의 제5 TFT(T5)를 거쳐 OLED에 전류를 흘려, OLED를 발광시킨다.The third TFT (T3) is turned on and a high potential voltage (V _DD ) is applied to the first electrode (first node (N1)) of the driving TFT (DT), and the first electrode of the driving TFT (DT) is applied. Since the difference between the potential (V _DD ) and the potential (V _DATA -V _TH ) of the gate electrode, that is, the second node (N2), is higher than the threshold voltage (V _TH ), the driving TFT (DT) turns on, and the turn-on Current flows through the fifth TFT (T5) in the on state to the OLED, causing the OLED to emit light.

도 12는 도 9의 등가 회로에 의해 고전위 전압을 실시간으로 변경할 때 화면의 상단과 하단에서 같은 계조를 표현하는 픽셀의 OLED에 흐르는 전류가 일정하게 되는 상황을 도시한 것이다.FIG. 12 shows a situation where the current flowing through the OLED of the pixel expressing the same gray level at the top and bottom of the screen becomes constant when the high potential voltage is changed in real time by the equivalent circuit of FIG. 9.

같은 계조를 표현하는 외곽 영역, 즉 화면의 상단과 하단의 픽셀에는, 데이터 기입 및 샘플 단계(Ts)에 같은 크기의 데이터 전압(V_DATA)이 인가되어, 스토리지 커패시터(CST)의 제1 전극과 접속하는 구동 TFT(DT)의 게이트 전극에는 데이터 전압(V_DATA)에서 구동 TFT(DT)의 문턱 전압(V_TH)을 뺀 값(V_DATA - V_TH)이 설정된다.A data voltage (V _DATA ) of the same size is applied to the outer area expressing the same gray level, that is, the pixels at the top and bottom of the screen, in the data writing and sample stage (Ts), and the first electrode and the first electrode of the storage capacitor (CST) The gate electrode of the connected driving TFT (DT) is set to a value (V _DATA - V _TH ) obtained by subtracting the threshold voltage (V _TH ) of the driving TFT (DT) from the data voltage (V _DATA ).

스토리지 커패시터(CST)의 제2 전극이 초기화 전압을 공급하는 초기화 전원 라인(VINI)에 연결되고, 초기화 전압은 데이터 기입과 에미션이 패널 상단에서 하단으로 순차적으로 진행되는 동안에도 거의 변화가 없기 때문에, 구동 TFT(DT)의 게이트 전극에 설정된 전압은 1 프레임 동안 같은 값을 유지한다.The second electrode of the storage capacitor (CST) is connected to the initialization power line (VINI) that supplies the initialization voltage, and the initialization voltage hardly changes even while data writing and emission proceed sequentially from the top to the bottom of the panel. , the voltage set at the gate electrode of the driving TFT (DT) maintains the same value for one frame.

에미션이 수평 라인 단위로 화면 상단에서 하단으로 순차적으로 진행할 때, 화면 중앙의 고계조 영역의 픽셀에서 전류 소모가 증가하는 것에 대응하여 고전위 전원 라인(AVDD)의 고전위 전압을 V_DD에서 (V_DD+)로 바꾸더라도, 픽셀의 OLED에 흐르는 전류를 결정하는 소스-게이트 사이 전압(VSG)은 (V_DD-V_DATA+V_TH+)로 같은 계조를 표현하는 화면 상단과 하단의 픽셀에서는 서로 동일하게 된다.When the emission progresses sequentially from the top to the bottom of the screen in units of horizontal lines, the high-potential voltage of the high-potential power line (AVDD) is increased from V _DD ( Even if it is changed to V _DD +), the voltage between the source and gate (VSG), which determines the current flowing through the OLED of the pixel, is (V _DD -V _DATA +V _TH +) in the pixels at the top and bottom of the screen that express the same gradation. become identical to each other.

물론, OLED에 흐르는 전류는 구동 TFT(DT)의 문턱 전압(V_TH) 성분이 제거되어, 픽셀의 전기적 특성 변화를 보상할 수 있다.Of course, the current flowing through the OLED can compensate for changes in the electrical characteristics of the pixel by removing the threshold voltage (V _TH ) component of the driving TFT (DT).

이에 따라 같은 계조를 표현하는 둘 이상 픽셀의 휘도가, 해당 픽셀의 위치와 상관 없고, 또한 픽셀에 공급되는 고전위 전압의 변동에 상관 없이, 서로 같게 되어 휘도의 균일성을 확보하게 된다.Accordingly, the luminance of two or more pixels expressing the same gray level becomes the same regardless of the location of the pixel and regardless of changes in the high potential voltage supplied to the pixel, thereby ensuring uniformity of luminance.

도 13은 본 발명에 따른 유기 발광 표시 장치를 기능 블록으로 도시한 것이다. 본 발명에 따른 표시 장치는 표시 패널(10), 타이밍 컨트롤러(11), 데이터 구동 회로(12), 게이트 구동 회로(13) 및 전원 생성부(16)를 구비할 수 있다.Figure 13 shows the organic light emitting display device according to the present invention as a functional block. The display device according to the present invention may include a display panel 10, a timing controller 11, a data driving circuit 12, a gate driving circuit 13, and a power generator 16.

표시 패널(10)에는 열 방향으로 배열되는 다수의 데이터 라인들(14)과 행 방향으로 배열되는 다수의 스캔 라인들(15)이 교차하고, 교차 영역마다 픽셀들(PXL)이 매트릭스 형태로 배치되어 픽셀 어레이를 형성한다. 스캔 라인들(15)은 데이터 전압 인가를 위한 스캔 신호가 공급되는 다수의 스캔 라인(Scan Line: SL)과 발광 소자의 발광을 제어하기 위한 에미션 신호가 공급되는 다수의 에미션 라인(Emission Line: EL)을 포함할 수 있다.In the display panel 10, a plurality of data lines 14 arranged in a column direction and a plurality of scan lines 15 arranged in a row direction intersect, and pixels PXL are arranged in a matrix form in each intersection area. to form a pixel array. The scan lines 15 include a plurality of scan lines (SL) to which scan signals for applying data voltage are supplied and a plurality of emission lines (Emission Line) to which emission signals are supplied to control light emission of the light-emitting device. : EL) may be included.

픽셀 어레이에서, 같은 수평 라인에 배치되는 픽셀(PXL)은 데이터 라인들(14) 중 어느 하나, 스캔 라인들(SL) 중 어느 하나, 에미션 라인들(EL) 중 어느 하나에 접속되어 픽셀 라인을 형성한다. 픽셀은, 스캔 라인(SL)을 통해 입력되는 스캔 신호에 응답하여 데이터 라인(14)과 전기적으로 연결되어 데이터 전압을 입력 받고, 에미션 라인(EL)을 통해 입력되는 에미션 신호에 응답하여 발광 소자의 발광을 제어할 수 있다. 동일 픽셀 라인에 배치된 픽셀들은 같은 스캔 라인(SL)으로부터 인가되는 스캔 신호 및 같은 에미션 라인(EL)으로부터 인가되는 에미션 신호에 따라 동시에 동작한다.In the pixel array, a pixel (PXL) disposed on the same horizontal line is connected to one of the data lines (14), one of the scan lines (SL), and one of the emission lines (EL) to form a pixel line. forms. The pixel is electrically connected to the data line 14 in response to a scan signal input through the scan line (SL), receives a data voltage, and emits light in response to an emission signal input through the emission line (EL). The light emission of the device can be controlled. Pixels arranged on the same pixel line operate simultaneously according to a scan signal applied from the same scan line (SL) and an emission signal applied from the same emission line (EL).

하나의 픽셀 유닛은 적색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀을 포함하는 3개의 서브 픽셀 또는 적색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀, 백색 서브픽셀을 포함한 4개의 서브픽셀로 구성될 수 있으나, 그에 한정되지 않는다.One pixel unit may consist of three subpixels including a red subpixel, a green subpixel, and a blue subpixel, or four subpixels including a red subpixel, a green subpixel, a blue subpixel, and a white subpixel. , but is not limited thereto.

픽셀은, 전원 생성부(16)로부터 고전위 전압(V_DD), 저전위 전압(V_SS) 및 초기화 전압(V_INI)을 공급 받고, 발광 소자, 구동 TFT, 스토리지 커패시터, 복수 개의 스위치 트랜지스터를 구비할 수 있다. 발광 소자는 무기 전계 발광 소자나 유기 발광 다이오드 소자(OLED)가 될 수 있는데, 편의상 OLED를 예로 들어 설명한다.The pixel receives a high-potential voltage (V _DD ), a low-potential voltage (V _SS ), and an initialization voltage (V _INI ) from the power generator 16 and uses a light-emitting element, a driving TFT, a storage capacitor, and a plurality of switch transistors. It can be provided. The light-emitting device can be an inorganic electroluminescent device or an organic light-emitting diode (OLED) device. For convenience, OLED will be used as an example.

각 픽셀(PXL)은 픽셀 데이터에 비례하는 전류로 OLED를 구동하고 구동 TFT의 문턱 전압 변화를 보상하기 위한 트랜지스터들과 커패시터를 포함하는데, 본 발명의 실시예에 의한 구체적인 픽셀 회로와 동작은 도 8 내지 도 11을 참조로 설명하였다.Each pixel (PXL) drives the OLED with a current proportional to the pixel data and includes transistors and a capacitor to compensate for changes in the threshold voltage of the driving TFT. The specific pixel circuit and operation according to an embodiment of the present invention are shown in Figure 8. This is explained with reference to Figures 11 through 11.

타이밍 컨트롤러(11)는, 외부 호스트 시스템으로부터 전달되는 영상 데이터(RGB)를 데이터 구동 회로(12)에 공급한다. 또한, 타이밍 컨트롤러(11)는 호스트 시스템으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력 받아, 데이터 구동 회로(12)와 게이트 구동 회로(13)의 동작 타이밍을 제어하기 위한 제어 신호들을 생성한다. 제어 신호들은 게이트 구동 회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDS)와 데이터 구동 회로(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDS)를 포함한다.The timing controller 11 supplies image data (RGB) delivered from an external host system to the data driving circuit 12. In addition, the timing controller 11 receives timing signals such as a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), a data enable signal (Data Enable, DE), and a dot clock (CLK) from the host system, and performs data Control signals for controlling the operation timing of the driving circuit 12 and the gate driving circuit 13 are generated. The control signals include a gate timing control signal (GDS) for controlling the operation timing of the gate driving circuit 13 and a data timing control signal (DDS) for controlling the operation timing of the data driving circuit 12.

타이밍 컨트롤러(11)는, 표시 패널(10)을 구성하는 픽셀들에 하나의 화면을 구성하는 영상 데이터가 인가되는 한 프레임을 적어도 초기화 기간, 데이터 기입/샘플링 기간, 및 에미션 기간으로 나누어 구동할 수 있다.The timing controller 11 divides one frame in which image data constituting one screen is applied to the pixels constituting the display panel 10 into at least an initialization period, a data writing/sampling period, and an emission period. You can.

도 14는 본 발명의 일 실시예에 따라 실시간으로 전원 전압을 변경하기 위한 타이밍 컨트롤러의 구성을 도시한 것이다.Figure 14 shows the configuration of a timing controller for changing the power supply voltage in real time according to an embodiment of the present invention.

타이밍 컨트롤러(11)는 프레임 데이터를 저장하기 위한 메모리(111)와 이전 프레임((n-1)th Frame)의 데이터와 현재 프레임(nth Frame)의 데이터를 비교하여 전원 생성부(16)의 동작을 제어하는 전압 제어 신호를 생성하기 위한 영상 분석부(112)를 포함하여 구성될 수 있다.The timing controller 11 controls the operation of the power generator 16 by comparing the memory 111 for storing frame data with the data of the previous frame ((n-1)th Frame) and the data of the current frame (nth Frame). It may be configured to include an image analysis unit 112 for generating a voltage control signal that controls .

메모리(111)는 한 프레임의 데이터를 저장하되 프레임마다 데이터를 갱신하고 수평 라인 단위로 데이터를 영상 분석부(112)에 제공한다.The memory 111 stores one frame of data, updates the data for each frame, and provides the data to the image analysis unit 112 in units of horizontal lines.

영상 분석부(112)는, 현재 프레임(nth Frame)의 수평 라인에 속하는 픽셀들에 인가되는 영상 데이터를 이전 프레임((n-1)th Frame)에서 대응되는 수평 라인에 속하는 픽셀들에 인가되는 영상 데이터와 비교하는데, 예를 들어 현재 프레임과 이전 프레임에서 서로 대응하는 두 수평 라인의 픽셀들이 표시할 계조 데이터를 각각 평균하여 대응하는 수평 라인 데이터의 휘도 변화를 판단하고, 이를 근거로 전압 제어 신호(VCS)를 생성한다.The image analysis unit 112 converts the image data applied to the pixels belonging to the horizontal line of the current frame (nth Frame) into the pixels applied to the pixels belonging to the corresponding horizontal line in the previous frame ((n-1)th Frame). When compared with image data, for example, the gray scale data to be displayed by pixels of two corresponding horizontal lines in the current frame and the previous frame is averaged to determine the change in luminance of the corresponding horizontal line data, and based on this, a voltage control signal is sent. (VCS) is created.

영상 분석부(112)는, 도 5와 도 6을 참조하여 설명한 것과 같이 동작할 수 있는데, 현재 프레임에 속한 수평 라인의 평균 데이터가 이전 프레임의 대응되는 수평 라인의 평균 데이터보다 휘도가 올라가면 고전위 전압(V_DD)을 소정 값만큼 상승시키는 것을 명령하는 전압 제어 신호(VCS)를 생성하고, 휘도가 내려가면 고전위 전압(V_DD)을 소정 값만큼 하강시키는 것을 명령하는 전압 제어 신호(VCS)를 생성하여 전원 생성부(16)에 공급할 수 있다.The image analysis unit 112 may operate as described with reference to FIGS. 5 and 6. When the luminance of the average data of the horizontal line in the current frame is higher than the average data of the corresponding horizontal line in the previous frame, the high potential A voltage control signal (VCS) is generated that commands the voltage (V _DD ) to be raised by a predetermined value, and when luminance goes down, a voltage control signal ( _VCS ) is commanded to be lowered by a predetermined value. Can be generated and supplied to the power generation unit 16.

데이터 구동 회로(12)는, 타이밍 컨트롤러(11)의 제어에 따라, 타이밍 컨트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링 하고 래치 하여 병렬 데이터로 바꾸고, 감마 기준 전압에 따라 아날로그 데이터 전압으로 변환하여 출력 채널을 거쳐 데이터 라인들(16)로 출력한다. 데이터 전압은 픽셀이 표현할 계조에 대응되는 값일 수 있다. 데이터 구동 회로(12)는 복수 개의 소스 드라이브 IC로 구성될 수 있다.The data driving circuit 12 samples and latches the digital video data (RGB) input from the timing controller 11 under the control of the timing controller 11, converts it into parallel data, and converts it to an analog data voltage according to the gamma reference voltage. It is converted to and output to the data lines 16 through the output channel. The data voltage may be a value corresponding to the gray level that the pixel will express. The data driving circuit 12 may be composed of a plurality of source drive ICs.

게이트 구동 회로(13)는, 별개로 분리된 스캔 구동부와 에미션 구동부로 구성될 수 있는데, 게이트 제어 신호(GDC)를 기반으로 게이트 구동 전압의 레벨을 시프트 시키면서 스캔 신호를 행 순차 방식으로 생성하여 픽셀 라인마다 연결된 게이트 라인(16)에 순차적으로 제공하고, 에미션 신호를 행 순차 방식으로 생성하여 픽셀 라인마다 연결된 에미션 라인(EL)에 순차적으로 제공할 수 있다. 픽셀 회로에 인가되는 에미션 신호는 픽셀의 발광 시간을 조절할 수 있다.The gate driving circuit 13 may be composed of a separate scan driver and an emission driver, and generates a scan signal in a row sequential manner while shifting the level of the gate driving voltage based on the gate control signal (GDC). It may be sequentially provided to the gate line 16 connected to each pixel line, and the emission signal may be generated in a row sequential manner and sequentially provided to the emission line EL connected to each pixel line. The emission signal applied to the pixel circuit can control the pixel emission time.

게이트 구동 회로(13)는, 시프트 레지스터, 시프트 레지스터의 출력 신호를 픽셀의 TFT 구동에 적합한 스윙 폭으로 변환하기 위한 레벨 시프터 및 출력 버퍼 등을 각각 포함하는 다수의 게이트 드라이브 집적 회로들로 구성될 수 있다. 또한, 게이트 구동 회로(13)는 GIP(Gate Drive IC in Panel) 방식으로 표시 패널(10)의 하부 기판에 직접 형성될 수도 있다. GIP 방식의 경우, 레벨 시프터는 PCB(Printed Circuit Board) 위에 실장되고, 시프트 레지스터는 표시 패널(10)의 하부 기판에 형성될 수 있다.The gate driving circuit 13 may be composed of a plurality of gate drive integrated circuits, each including a shift register, a level shifter, and an output buffer for converting the output signal of the shift register into a swing width suitable for driving the TFT of the pixel. there is. Additionally, the gate driving circuit 13 may be formed directly on the lower substrate of the display panel 10 using a Gate Drive IC in Panel (GIP) method. In the case of the GIP method, the level shifter may be mounted on a printed circuit board (PCB), and the shift register may be formed on the lower substrate of the display panel 10.

전원 생성부(16)는, 외부 전원을 이용하여, 데이터 구동 회로(12)와 게이트 구동 회로(13)의 동작에 필요한 전압을 생성하여 공급하는데, 고전위 전압(V_DD), 저전위 전압(V_SS) 및 초기화 전압(V_INI)을 생성하여 고전위 전원 라인, 저전위 전원 라인 및 초기화 전원 라인을 통해 표시 패널(10)에 인가할 수 있는데, 타이밍 컨트롤러(11)로부터 인가되는 전압 제어 신호(VCS)를 근거로 고전위 전압(V_DD)을 실시간으로 변경하여 고전위 전원 라인(VDD)을 통해 표시 패널(10)에 공급할 수 있다. 고전위 전원 라인과 저전위 전원 라인을 각각 제1 및 제2 전원 라인으로 칭할 수 있다.The power generator 16 uses an external power source to generate and supply the voltage necessary for the operation of the data driving circuit 12 and the gate driving circuit 13, including a high potential voltage (V _DD ) and a low potential voltage ( V _SS ) and initialization voltage (V _INI ) can be generated and applied to the display panel 10 through the high-potential power line, low-potential power line, and initialization power line, and the voltage control signal applied from the timing controller 11 Based on (VCS), the high potential voltage (V _DD ) can be changed in real time and supplied to the display panel 10 through the high potential power line (VDD). The high-potential power line and the low-potential power line may be referred to as first and second power lines, respectively.

도 15는 도 2 또는 도 8의 픽셀 회로를 동시 발광 방식으로 구동할 때 제어 신호의 파형을 도시한 것이고, 도 16은 동시 발광 방식으로 패널을 구동할 때 전원 전압을 프레임 단위로 변경하는 과정을 도시한 것이고, 도 17은 동시 발광 방식으로 패널을 구동할 때 두 프레임의 데이터를 수평 라인 단위로 비교하면서 전원 전압을 프레임 단위로 변경하는 구체적인 방법을 도시한 것이다.FIG. 15 shows the waveform of the control signal when driving the pixel circuit of FIG. 2 or FIG. 8 in the simultaneous light emission method, and FIG. 16 shows the process of changing the power supply voltage on a frame-by-frame basis when driving the panel in the simultaneous light emission method. 17 shows a specific method of changing the power supply voltage on a frame-by-frame basis while comparing the data of two frames on a horizontal line basis when driving a panel in a simultaneous light emission method.

동시 발광 방식으로 표시 패널(10)의 픽셀을 구동할 때, 에미션 신호는 수평 라인 단위로 순차적으로 공급되는 것이 아니라 표시 패널(10) 전체에 한 번에 공급되므로, 도 2와 도 8에서 에미션 신호인 EM(n)은 EM으로 변경된다.When driving the pixels of the display panel 10 in a simultaneous emission method, the emission signal is not supplied sequentially in horizontal line units but is supplied to the entire display panel 10 at once, so the emission signal in FIGS. 2 and 8 The signal EM(n) is changed to EM.

제1 수평 라인부터 표시 패널(10)의 수직 해상도에 해당하는 제N 수평 라인까지 순차적으로 스캔 신호가 인가되어 데이터 전압이 표시 패널(10)의 모든 픽셀에 기입된 이후에 에미션 신호(EM)가 모든 픽셀에 동시에 인가된다.After the scan signal is sequentially applied from the first horizontal line to the N-th horizontal line corresponding to the vertical resolution of the display panel 10 and the data voltage is written to all pixels of the display panel 10, an emission signal (EM) is generated. is applied to all pixels simultaneously.

모든 픽셀에서 동시에, 턴-온 레벨의 에미션 신호(EM)에 의해, 제3 TFT(T3)가 턴-온 되어 구동 TFT(DT)의 제1 전극에 고전위 전압(V_DD)이 인가되고, 구동 TFT(DT)가 턴-온 되고, 턴-온 상태의 제5 TFT(T5)를 거쳐 OLED에 전류가 흘러 OLED가 발광한다.At the same time in all pixels, the third TFT (T3) is turned on by the emission signal (EM) at the turn-on level, and a high potential voltage (V _DD ) is applied to the first electrode of the driving TFT (DT). , the driving TFT (DT) is turned on, and current flows to the OLED through the fifth TFT (T5) in the turned-on state, causing the OLED to emit light.

제1 수평 라인부터 제N 수평 라인까지 순차적으로 스캔 신호를 인가하여 데이터 전압을 표시 패널(10)의 모든 픽셀에 기입하는 데이터 기입 및 샘플링 기간에는 고전위 전원 라인(VDD)에는 초기 고전위 전압(INITIAL VDD)을 고정된 값으로 공급할 수 있다.During the data writing and sampling period in which the scan signal is sequentially applied from the first horizontal line to the Nth horizontal line to write the data voltage to all pixels of the display panel 10, the high potential power line (VDD) is supplied with an initial high potential voltage ( INITIAL VDD) can be supplied as a fixed value.

도 2의 픽셀 회로에서는, 스토리지 커패시터(CST)의 제2 전극이 고전위 전원 라인(VDD)에 연결되어, 스토리지 커패시터(CST)의 제1 전극에 저장된 데이터 전압과 문턱 전압의 차이 값(V_DATA-V_TH)을 유지시켜 준다.In the pixel circuit of FIG. 2, the second electrode of the storage capacitor (CST) is connected to the high potential power line (VDD), and the difference value (V _DATA ) between the data voltage stored in the first electrode of the storage capacitor (CST) and the threshold voltage -V _TH ) is maintained.

반면에, 도 8의 픽셀 회로에서는, 스토리지 커패시터(CST)의 제2 전극이 초기화 전원 라인(VINI)에 연결되어, 스토리지 커패시터(CST)의 제1 전극에 저장된 데이터 전압과 문턱 전압의 차이 값(V_DATA-V_TH)을 유지시켜 주므로, 고전위 전압은 스토리지 커패시터(CST)의 제1 전극에 설정된 전압에 아무런 영향을 미치지 않는다.On the other hand, in the pixel circuit of FIG. 8, the second electrode of the storage capacitor CST is connected to the initialization power line VINI, and the difference value ( Since V _DATA -V _TH ) is maintained, the high potential voltage has no effect on the voltage set at the first electrode of the storage capacitor (CST).

표시 패널(10)의 픽셀에 수평 라인 단위로 데이터 전압이 인가되는 동안, 타이밍 컨트롤러(11)는, 영상 데이터를 분석하여 해당 프레임에 최적인 고전위 전압을 결정할 수 있다.While the data voltage is applied to the pixels of the display panel 10 in units of horizontal lines, the timing controller 11 may analyze the image data and determine the optimal high potential voltage for the corresponding frame.

타이밍 컨트롤러(11)의 영상 분석부(112)는, 도 16과 같이, 각 수평 라인의 영상 데이터가 입력되면 이를 기준 데이터, 예를 들어 블랙 데이터와 비교하고 비교 결과를 근거로 고전위 전압을 갱신하고, 마지막 N번째 라인의 영상 데이터에 대해서 고전위 전압(Nth VDD)을 계산하면, 이에 대응하는 전압 제어 신호(VCS)를 생성하여 전원 생성부(16)에 전달하고, 전원 생성부(16)는 전압 제어 신호(VCS)를 근거로 고전위 전압(Nth VDD)을 생성하여 N번째 라인의 데이터 기입 이후에 고전위 전원 라인(VDD)에 공급할 수 있다.As shown in FIG. 16, when the image data of each horizontal line is input, the image analysis unit 112 of the timing controller 11 compares it with reference data, for example, black data, and updates the high potential voltage based on the comparison result. Then, when the high potential voltage (Nth VDD) is calculated for the image data of the last Nth line, the corresponding voltage control signal (VCS) is generated and transmitted to the power generator 16, and the power generator 16 Can generate a high potential voltage (Nth VDD) based on the voltage control signal (VCS) and supply it to the high potential power line (VDD) after writing data on the Nth line.

도 17에서, 가로 방향으로 수평 라인이 진행하고 세로 방향으로 프레임이 진행하고, 예를 들어 수평 라인이 소정 계조 이상의 제1 패턴일 때 고전위 전압(VDD)을 +1V 증가시키고 수평 라인이 소정 계조 이하의 제2 패턴일 때 고전위 전압(VDD)을 그대로 유지하는 것으로, 매 프레임(1st Frame)의 첫 번째 수평 라인에서 고전위 전압(VDD) 값은 초기 값인 4V로 시작한다.In Figure 17, the horizontal line advances in the horizontal direction and the frame advances in the vertical direction, for example, when the horizontal line is the first pattern of a predetermined gray level or higher, the high potential voltage (VDD) is increased by +1V and the horizontal line is adjusted to a predetermined gray level. In the second pattern below, the high potential voltage (VDD) is maintained as is, and the high potential voltage (VDD) value at the first horizontal line of each frame (1st Frame) starts with the initial value of 4V.

타이밍 컨트롤러(11)는, 제1 프레임(1st Frame)에서, 첫 번째 수평 라인(1st Line)에서부터 네 번째 라인(4th Line)까지 모든 수평 라인이 모두 소정 계조 이하의 제2 패턴이기 때문에, 고전위 전압(VDD)을 4V로 그대로 유지하는 것을 결정하고, 마지막 네 번째 수평 라인에 데이터를 기입한(Data Writing) 후에 표시 패널(10)의 모든 픽셀에 에미션 신호(EM)를 인가할 때에(Emission) 결정된 4V를 고전위 전원 라인에 인가할 수 있다.The timing controller 11 operates at a high potential because, in the first frame (1st Frame), all horizontal lines from the first horizontal line (1st Line) to the fourth line (4th Line) are all second patterns of a predetermined gray level or less. When it is decided to keep the voltage (VDD) at 4V and the emission signal (EM) is applied to all pixels of the display panel 10 after writing data to the fourth and last horizontal line (Emission ) The determined 4V can be applied to the high potential power line.

제2 프레임(2nd Frame)에서, 첫 번째 수평 라인(1st Line)이 소정 계조 이하의 제2 패턴이어서 고전위 전압(VDD)을 초기 값인 4V로 그대로 유지하고, 두 번째 수평 라인(2nd Line)이 소정 계조 이상의 제1 패턴이어서 고전위 전압(VDD)을 5V로 +1V 상향시키고, 세 번째 수평 라인(3rd Line)도 소정 계조 이상의 제1 패턴이어서 고전위 전압(VDD)을 6V로 +1V 상향시키고, 네 번째 라인(4th Line)은 소정 계조 이하의 제2 패턴이어서 고전위 전압(VDD)을 6V로 그대로 유지하고, 마지막 네 번째 수평 라인에 데이터를 기입한 후 에미션 신호(EM)를 인가할 때 결정된 6V를 고전위 전원 라인에 인가할 수 있다.In the 2nd frame, the first horizontal line (1st Line) is the second pattern below a certain gray level, so the high potential voltage (VDD) is maintained at the initial value of 4V, and the second horizontal line (2nd Line) is Since the first pattern is above a certain gray level, the high potential voltage (VDD) is increased by +1V to 5V, and the third horizontal line (3rd Line) is also the first pattern above a certain gray level, so the high potential voltage (VDD) is increased by +1V to 6V. , the fourth line is the second pattern below a certain gray level, so the high potential voltage (VDD) is maintained at 6V, and the emission signal (EM) is applied after writing data to the fourth and last horizontal line. The determined 6V can be applied to the high potential power line.

제3 프레임(3rd Frame)에서도, 첫 번째 프레임과 마찬가지로, 첫 번째 수평 라인(1st Line)에서부터 네 번째 라인(4th Line)까지 모든 수평 라인이 모두 소정 계조 이하의 제2 패턴이기 때문에, 고전위 전압(VDD)을 4V로 그대로 유지하는 것을 결정하고, 마지막 네 번째 수평 라인에 데이터를 기입한 후 에미션 신호(EM)를 인가할 때 결정된 4V를 고전위 전원 라인에 인가할 수 있다.In the 3rd frame, as in the first frame, all horizontal lines from the first horizontal line (1st Line) to the fourth line (4th Line) are all second patterns below a certain gray level, so the high potential voltage It is decided to keep (VDD) at 4V, and when applying the emission signal (EM) after writing data to the last fourth horizontal line, the determined 4V can be applied to the high potential power line.

도 16과 도 17에서 수평 라인 단위로 고전위 전압을 갱신하는 것으로 예를 들었지만, 본 발명은 이에 한정되지 않고, 한 프레임 전체의 영상 데이터를 소정 계조 값과 비교하고 이를 근거로 고전위 전압을 결정할 수도 있다.16 and 17 , an example is given of updating the high potential voltage on a horizontal line basis, but the present invention is not limited to this, and compares the image data of an entire frame with a predetermined gray level value and determines the high potential voltage based on this. It may be possible.

또한, 수평 라인에 포함된 픽셀의 데이터 계조를 평균한 값을 3개의 패턴 구간으로 나누고, 수평 라인의 데이터가, 중간 구간에 속할 때에는 고전위 전압을 그대로 유지하고, 중간 구간 아래 구간에 속할 때에는 고전위 전압을 0.5V 감소시키고, 중간 구간 위 구간에 속할 때에는 고전위 전압을 0.5V 증가시킬 수도 있다. 역시 패턴 구간의 개수나 속하는 구간에 따라 증가 또는 감소시키는 고전위 전압의 값을 다르게 할 수 있다.In addition, the average value of the data gray level of the pixels included in the horizontal line is divided into three pattern sections, and when the data of the horizontal line belongs to the middle section, the high potential voltage is maintained as is, and when the data of the horizontal line belongs to the section below the middle section, the high potential voltage is maintained. The above voltage can be reduced by 0.5V, and the high potential voltage can be increased by 0.5V when it belongs to the section above the middle section. Also, the value of the high potential voltage that is increased or decreased can be changed depending on the number of pattern sections or the section to which it belongs.

도 16과 도 17 실시예에서는 이전 프레임 데이터와 비교가 필요 없고 절대 데이터 값 또는 데이터 구간 값과 비교만 하기 때문에, 도 15에서 메모리(111)는 생략될 수 있다.16 and 17, since there is no need to compare with previous frame data and only comparison is made with absolute data values or data interval values, the memory 111 in FIG. 15 may be omitted.

이와 같이, 입력되는 데이터 패턴을 고려하여 표시 패널의 픽셀에 인가되는 전원 전압을 조정함으로써, 순차 발광이나 동시 발광 어떠한 발광 방식에서도, 프레임이 어떠한 데이터 패턴일지라도, 같은 계조의 데이터가 인가되는 같은 프레임 내의 픽셀들이 같은 휘도로 발광할 수 있게 된다.In this way, by adjusting the power voltage applied to the pixels of the display panel in consideration of the input data pattern, in any light emission method, sequential or simultaneous light emission, no matter what data pattern the frame is, within the same frame to which data of the same gray level is applied, Pixels can emit light with the same luminance.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Through the above-described content, those skilled in the art will be able to see that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to what is described in the detailed description of the specification, but should be defined by the scope of the patent claims.

10: 표시 패널 11: 타이밍 컨트롤러
12: 데이터 구동 회로 13: 게이트 구동 회로
14: 데이터 라인 15: 스캔 라인
16: 전원 생성부10: Display panel 11: Timing controller
12: data driving circuit 13: gate driving circuit
14: data line 15: scan line
16: Power generation unit

Claims

A display panel including a plurality of pixels;
a driving circuit for driving the display panel by supplying signals to data lines, scan lines, and emission lines;
a controller for supplying image data and control signals for controlling the driving circuit to the driving circuit; and
It is configured to include a power generator for generating and supplying a high-potential voltage, a low-potential voltage, and an initialization voltage to the display panel,
The pixel placed on the nth horizontal line is,
a driving transistor in which a first electrode, a gate electrode, and a second electrode are connected to a first node, a second node, and a third node, respectively;
a light emitting diode whose cathode electrode is connected to a low-potential power line that supplies the low-potential voltage;
a capacitor in which a first electrode and a second electrode are connected to one or the other of the second node and an initialization power line supplying the initialization voltage, respectively;
A first scan line for supplying a first scan signal to a pixel in which a first electrode and a second electrode are connected to one or the other of the second node and the third node, respectively, and a gate electrode is disposed on the nth horizontal line. A first transistor connected to;
a second transistor having a first electrode connected to the data line, a second electrode connected to the first node, and a gate electrode connected to the first scan line;
a third transistor having a first electrode connected to a high-potential power line supplying the high-potential voltage, a second electrode connected to the first node, and a gate electrode connected to the emission line;
a fourth transistor having a first electrode connected to the third node, a second electrode connected to the anode electrode of the light emitting diode, and a gate electrode connected to the emission line; and
A first electrode and a second electrode are connected to one or the other of the initialization power line and the second node, respectively, and a gate electrode supplies a second scan signal to a pixel disposed on the (n-1)th horizontal line. It includes a fifth transistor connected to a second scan line,
The controller compares the image data of one horizontal line on a horizontal line basis with the image data of the corresponding horizontal line of the previous frame, and as a result of the comparison, the data grayscale of the horizontal line changes to a higher grayscale compared to the horizontal line of the previous frame. increasing the high potential voltage when the data gray level is changed to a low gray level compared to the horizontal line of the previous frame, decreasing the high potential voltage,
display device.

According to claim 1,
The first electrode and the second electrode are connected to one of the initialization power line and the anode electrode, respectively, and the gate electrode is connected to the second scan line. display device.

delete

According to claim 1,
The controller compares the memory for storing one frame of image data and the data of one horizontal line of the current frame with the data of the corresponding horizontal line of the previous frame stored in the memory, and controls the power generator based on this. A display device comprising an image analysis unit for generating a voltage control signal.

According to claim 1 or 5,
The controller controls the driving circuit to drive the pixels of each horizontal line through an initialization phase, a data writing and sampling phase, and an emission phase,
In the initialization step, the driving circuit supplies the second scan signal to the second scan line to turn on the fifth transistor and set the second node to the initialization voltage,
In the data writing and sampling step, the driving circuit supplies the first scan signal to the first scan line to turn on the first and second transistors to turn on the second node with the data supplied to the data line. Set to the value minus the threshold voltage of the driving transistor from the voltage,
In the emission step, the driving circuit supplies an emission signal to the emission line to turn on the third and fourth transistors so that the driving transistor flows current to the light emitting diode. Device.

According to claim 1,
The controller compares image data of pixels arranged in each horizontal line with reference data on a horizontal line basis, from the first horizontal line to the last horizontal line, and updates the high potential voltage based on this, and updates the high potential voltage in the last horizontal line. A display device characterized by controlling the power generator to supply the updated high-potential voltage to the high-potential power line when supplying an emission signal to the emission line after writing the image data to the pixel disposed in .

A method of driving a display device including claim 1,
Comparing image data to be supplied to a plurality of pixels arranged in a first horizontal line and including a light emitting diode and a driving transistor with image data supplied to a plurality of pixels arranged in the first horizontal line of a previous frame;
writing a data voltage corresponding to the image data to a plurality of pixels arranged on the first horizontal line;
updating a high potential voltage based on the comparison result and supplying it to the plurality of pixels; and
Comprising: writing a data voltage to a plurality of pixels disposed on a second horizontal line disposed after the first horizontal line, and causing a plurality of pixels disposed on the first horizontal line to which the data voltage is written to emit light. A method of driving a display device made.