KR102526354B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102526354B1
KR102526354B1 KR1020170163574A KR20170163574A KR102526354B1 KR 102526354 B1 KR102526354 B1 KR 102526354B1 KR 1020170163574 A KR1020170163574 A KR 1020170163574A KR 20170163574 A KR20170163574 A KR 20170163574A KR 102526354 B1 KR102526354 B1 KR 102526354B1
Authority
KR
South Korea
Prior art keywords
voltage
control signal
frame
initialization voltage
driving
Prior art date
Application number
KR1020170163574A
Other languages
Korean (ko)
Other versions
KR20190064200A (en
Inventor
이승계
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170163574A priority Critical patent/KR102526354B1/en
Publication of KR20190064200A publication Critical patent/KR20190064200A/en
Application granted granted Critical
Publication of KR102526354B1 publication Critical patent/KR102526354B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

본 발명에 따른 표시 장치는, 발광 소자, 영상 데이터에 대응하는 데이터 전압을 저장하기 위한 커패시터 및 발광 소자에 데이터 전압에 대응하는 구동 전류를 흐르게 하는 구동 트랜지스터를 포함하는 픽셀을 복수 개 구비하는 표시 패널; 표시 패널의 구동을 제어하기 위한 제어 신호를 생성하고 영상 데이터를 분석하고 이를 근거로 전압 제어 신호를 생성하기 위한 타이밍 컨트롤러; 및 전압 제어 신호를 근거로 복수 개의 픽셀을 초기화하기 위한 초기화 전압을 가변하여 표시 패널에 공급하기 위한 전원 생성부를 포함하여 구성될 수 있다. 타이밍 컨트롤러는, n번째 프레임의 영상 데이터와 (n+1)번째 프레임의 영상 데이터를 비교하여, 휘도 변화가 소정 값보다 클 때 전압 제어 신호를 초기화 전압의 레벨을 올리도록 하는 제1 로직 값으로 생성하고, 휘도 변화가 소정 값보다 작을 때 전압 제어 신호를 초기화 전압의 레벨을 낮추도록 하는 제2 로직 값으로 생성할 수 있다. 따라서, 급격한 화면 전환이 발생해도 화면 끌림 현상이 줄어들게 되고, 낮은 계조의 데이터에 대해서도 충분한 블랙 휘도를 확보할 수 있게 된다.A display device according to the present invention is a display panel including a plurality of pixels including a light emitting element, a capacitor for storing a data voltage corresponding to image data, and a driving transistor for flowing a driving current corresponding to the data voltage to the light emitting element. ; a timing controller for generating a control signal for controlling driving of the display panel, analyzing image data, and generating a voltage control signal based thereon; and a power generation unit configured to vary an initialization voltage for initializing a plurality of pixels based on the voltage control signal and supply the variable initialization voltage to the display panel. The timing controller compares the image data of the n-th frame with the image data of the (n+1)-th frame, and when the luminance change is greater than a predetermined value, the voltage control signal is converted to a first logic value for raising the level of the initialization voltage. and generate a voltage control signal with a second logic value that lowers the level of the initialization voltage when the change in luminance is less than a predetermined value. Accordingly, even if a sudden screen change occurs, screen dragging is reduced, and sufficient black luminance can be secured even for low grayscale data.

Description

표시 장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 발광 소자를 초기화하는 전압을 조절하는 표시 장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device for adjusting a voltage for initializing a light emitting element.

액티브 매트릭스 타입의 유기 발광 표시 장치는 스스로 발광하는 유기 발광 다이오드(Organic Light Emitting Diode: OLED)를 포함하며, 응답 속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있다.An active matrix type organic light emitting display device includes an organic light emitting diode (OLED) that emits light by itself, and has advantages of fast response speed, luminous efficiency, luminance, and viewing angle.

스스로 발광하는 OLED는 애노드 전극 및 캐소드 전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공 주입층(Hole Injection layer: HIL), 정공 수송층(Hole transport layer: HTL), 발광층(Emission layer: EML), 전자 수송층(Electron transport layer: ETL) 및 전자 주입층(Electron Injection layer: EIL)으로 이루어진다. 애노드 전극과 캐소드 전극에 구동 전압이 인가되면 정공 수송층(HTL)을 통과한 정공과 전자 수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.A self-emitting OLED includes an anode electrode, a cathode electrode, and an organic compound layer (HIL, HTL, EML, ETL, EIL) formed between them. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer: EIL). When a driving voltage is applied to the anode electrode and the cathode electrode, holes that have passed through the hole transport layer (HTL) and electrons that have passed through the electron transport layer (ETL) are moved to the light emitting layer (EML) to form excitons, and as a result, the light emitting layer (EML) visible light is generated.

유기 발광 표시 장치는 OLED를 각각 포함한 픽셀들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 OLED의 발광량을 제어하여 휘도를 조절한다. 각 픽셀 회로는, 발광 소자인 OLED, 계조에 해당하는 데이터 전압의 인가를 제어하기 위한 스위치 트랜지스터 또는 TFT(Thin Film Transistor), 게이트 전극과 소스 전극 사이에 걸리는 전압에 따라 OLED에 흐르는 픽셀 전류를 제어하는 구동 트랜지스터, 및 데이터 전압을 저장하기 위한 커패시터를 포함하고, 구동 트랜지스터의 문턱 전압 검출, 발광 제어, 초기화 제어 등을 위한 복수 개의 스위치 트랜지스터를 더 포함할 수 있다.An organic light emitting display device arranges pixels each including OLEDs in a matrix form and adjusts luminance by controlling the amount of light emitted from the OLEDs according to the gradation of image data. Each pixel circuit includes an OLED as a light emitting element, a switch transistor or TFT (Thin Film Transistor) for controlling the application of data voltages corresponding to gray levels, and controlling the pixel current flowing through the OLED according to the voltage applied between the gate electrode and the source electrode. and a capacitor for storing a driving transistor and a data voltage, and may further include a plurality of switch transistors for detecting a threshold voltage of the driving transistor, controlling light emission, controlling initialization, and the like.

OLED를 포함하여 구성되는 픽셀을 구동할 때, 해당 픽셀이 표시할 계조에 해당하는 데이터 전압을 픽셀 회로에 인가하기 전에, 낮은 전압의 초기화 전압을 OLED의 애노드 및/또는 구동 트랜지스터의 게이트 전극에 인가하여 OLED에 남아 있는 전하를 빼고 구동 트랜지스터의 게이트 전극을 초기화한다.When driving a pixel including an OLED, a low initialization voltage is applied to the anode of the OLED and/or the gate electrode of the driving transistor before applying the data voltage corresponding to the gray level to be displayed by the corresponding pixel to the pixel circuit. to remove the charge remaining in the OLED and initialize the gate electrode of the driving transistor.

OLED에 남은 전하를 빼는 초기화 전압이 낮을 때 블랙 데이터에 해당하는 휘도가 충분히 낮아질 수 있지만, 초기화 전압이 너무 낮으면 계조에 해당하는 데이터 전압이 구동 트랜지스터의 문턱 전압을 넘는 데 시간이 걸려 응답 속도에 좋지 않은 영향을 줄 수 있다.When the initialization voltage that subtracts the charge remaining in the OLED is low, the luminance corresponding to the black data can be sufficiently low. can have a bad effect.

특히, 휘도 차이가 많은 화면 전환이 있을 때, 이전 화면의 잔상이 다음 화면에 남는 화면 끌림 현상이 발생하여 표시 품질이 떨어지고, 사용자 눈에 거스르게 된다.In particular, when there is a screen transition with a large luminance difference, a screen dragging phenomenon occurs in which an afterimage of the previous screen is left on the next screen, which deteriorates display quality and is offensive to the user's eyes.

본 발명은 이러한 상황을 감안한 것으로, 본 발명의 목적은 화면 끌림 현상이 줄어드는 유기 발광 표시 장치를 제공하는 데 있다.The present invention has been made in consideration of this situation, and an object of the present invention is to provide an organic light emitting display device in which screen dragging is reduced.

본 발명은, 충분히 낮은 휘도를 확보하고 응답 속도를 개선하는 유기 발광 표시 장치를 제공하는 데 있다.An object of the present invention is to provide an organic light emitting display device that secures sufficiently low luminance and improves response speed.

본 발명의 일 실시예에 따른 표시 장치는, 발광 소자, 영상 데이터에 대응하는 데이터 전압을 저장하기 위한 커패시터 및 발광 소자에 데이터 전압에 대응하는 구동 전류를 흐르게 하는 구동 트랜지스터를 포함하는 픽셀을 복수 개 구비하는 표시 패널; 표시 패널의 구동을 제어하기 위한 제어 신호를 생성하고 영상 데이터를 분석하고 이를 근거로 전압 제어 신호를 생성하기 위한 타이밍 컨트롤러; 및 전압 제어 신호를 근거로 복수 개의 픽셀을 초기화하기 위한 초기화 전압을 가변하여 표시 패널에 공급하기 위한 전원 생성부를 포함하여 구성되는 것을 특징으로 한다.A display device according to an exemplary embodiment of the present invention includes a plurality of pixels including a light emitting element, a capacitor for storing a data voltage corresponding to image data, and a driving transistor for flowing a driving current corresponding to the data voltage to the light emitting element. a display panel provided; a timing controller for generating a control signal for controlling driving of the display panel, analyzing image data, and generating a voltage control signal based thereon; and a power generation unit configured to vary an initialization voltage for initializing a plurality of pixels based on a voltage control signal and supply the variable initialization voltage to the display panel.

일 실시예에서, 초기화 전압은, 픽셀에 영상 데이터에 대응하는 데이터 전압이 인가되기에 앞서, 구동 트랜지스터의 게이트 전극과 발광 소자의 애노드 전극 중 하나 이상을 초기화할 수 있다.In an embodiment, the initialization voltage may initialize at least one of a gate electrode of the driving transistor and an anode electrode of the light emitting device before a data voltage corresponding to image data is applied to a pixel.

일 실시예에서, 타이밍 컨트롤러는, 구동 트랜지스터의 게이트 전극에 초기화 전압이 인가되는 초기화 기간, 발광 소자의 애노드 전극에 초기화 전압을 인가하고 구동 트랜지스터의 문턱 전압을 샘플링 하여 커패시터에 저장하는 샘플링 기간 및 구동 전류가 발광 소자에 흘러 발광 소자가 빛을 발하는 에미션 기간으로 하나의 프레임을 나누어 구동할 수 있다.In one embodiment, the timing controller includes an initialization period in which an initialization voltage is applied to a gate electrode of a driving transistor, a sampling period in which an initialization voltage is applied to an anode electrode of a light emitting device and a threshold voltage of the driving transistor is sampled and stored in a capacitor, and driving It can be driven by dividing one frame into an emission period in which current flows into the light emitting element and the light emitting element emits light.

일 실시예에서, 타이밍 컨트롤러는, n번째 프레임의 영상 데이터와 (n+1)번째 프레임의 영상 데이터를 비교하여, 휘도 변화가 소정 값보다 클 때 전압 제어 신호를 초기화 전압의 레벨을 올리도록 하는 제1 로직 값으로 생성하고, 휘도 변화가 소정 값보다 작을 때 전압 제어 신호를 초기화 전압의 레벨을 낮추도록 하는 제2 로직 값으로 생성할 수 있다.In one embodiment, the timing controller compares the image data of the n-th frame with the image data of the (n+1)-th frame, and when the luminance change is greater than a predetermined value, the voltage control signal increases the level of the initialization voltage. The voltage control signal may be generated as a first logic value and a second logic value for lowering the level of the initialization voltage when the luminance change is less than a predetermined value.

일 실시예에서, 타이밍 컨트롤러는, 프레임마다 평균 화상 레벨(APL)을 계산하기 위한 APL 계산부, 연속하는 두 프레임 사이 APL 차값을 계산하기 위한 APL 차 계산부 및 APL 차값이 제1 값보다 클 때 제1 로직 값의 전압 제어 신호를 생성하고 APL 차값이 제1 값보다 작을 때 제2 로직 값의 전압 제어 신호를 생성하는 전압 제어 신호 생성부를 포함할 수 있다.In one embodiment, the timing controller may include an APL calculation unit for calculating an average picture level (APL) for each frame, an APL difference calculation unit for calculating an APL difference between two consecutive frames, and when the APL difference is greater than a first value. and a voltage control signal generator configured to generate a voltage control signal having a first logic value and generating a voltage control signal having a second logic value when the APL difference value is less than the first value.

일 실시예에서, 전압 제어 신호 생성부는 APL 차값이 제1 값보다 작고 n번째 프레임과 (n+1)번째 프레임의 APL이 제2 값보다 클 때 제1 로직 값의 전압 제어 신호를 생성할 수 있다.In one embodiment, the voltage control signal generation unit may generate a voltage control signal having a first logic value when the APL difference is less than the first value and the APL of the nth frame and the (n+1)th frame is greater than the second value. there is.

일 실시예에서, 전원 생성부는, n번째 프레임과 (n+1)번째 프레임의 APL 차값이 제1 값보다 클 때, (n+1)번째 프레임의 영상 데이터가 픽셀에 인가되기 전에 초기화 전압의 레벨을 올릴 수 있다.In one embodiment, the power generation unit, when the APL difference between the nth frame and the (n+1)th frame is greater than the first value, the initialization voltage before the image data of the (n+1)th frame is applied to the pixel. You can level up.

일 실시예에서, 전압 제어 신호 생성부는 n번째 프레임과 (n+1)번째 프레임의 APL 차값이 제1 값보다 클 때 소정 개수의 프레임 기간 동안 전압 제어 신호를 제1 로직 값으로 생성할 수 있다.In one embodiment, the voltage control signal generator may generate a voltage control signal with a first logic value for a predetermined number of frame periods when an APL difference between the nth frame and the (n+1)th frame is greater than the first value. .

일 실시예에서, 상기 타이밍 컨트롤러는, n번째 프레임의 히스토그램과 (n+1)번째 프레임의 히스토그램을 생성하고, 각 히스토그램에 대해 피크의 위치와 도수 및 피크 사이 간격을 계산하고 피크를 이루는 픽셀들의 인접 여부를 확인하고, 두 히스토그램을 비교하여 피크의 변화를 분석하고, 이를 근거로 두 프레임 사이 휘도 변화가 소정 값보다 큰지 여부를 판단할 수 있다.In one embodiment, the timing controller generates a histogram of the n-th frame and a histogram of the (n+1)-th frame, calculates the location and frequency of peaks, and the interval between peaks for each histogram, and calculates the number of pixels constituting the peaks. Adjacency is checked, and a peak change is analyzed by comparing two histograms, and based on this, it is possible to determine whether a luminance change between two frames is greater than a predetermined value.

일 실시예에서, 픽셀은, 데이터 전압을 구동 트랜지스터의 소스 전극에 인가하기 위한 제1 트랜지스터; 전원 생성부가 출력하는 고전위 전압을 구동 트랜지스터의 소스 전극에 인가하기 위한 제2 트랜지스터; 구동 트랜지스터의 게이트 전극과 드레인 전극을 연결하기 위한 제3 트랜지스터; 구동 트랜지스터의 드레인 전극과 발광 소자의 애노드 전극을 연결하기 위한 제4 트랜지스터; 구동 트랜지스터의 게이트 전극에 초기화 전압을 인가하기 위한 제5 트랜지스터; 및 발광 소자의 애노드 전극에 초기화 전압을 인가하기 위한 제6 트랜지스터를 더 구비할 수 있다.In one embodiment, a pixel may include a first transistor for applying a data voltage to a source electrode of a driving transistor; a second transistor for applying the high potential voltage output from the power generation unit to the source electrode of the driving transistor; a third transistor for connecting the gate electrode and the drain electrode of the driving transistor; a fourth transistor for connecting the drain electrode of the driving transistor and the anode electrode of the light emitting element; a fifth transistor for applying an initialization voltage to the gate electrode of the driving transistor; and a sixth transistor for applying an initialization voltage to an anode electrode of the light emitting device.

일 실시예에서, 표시 장치는, 데이터 전압을 픽셀에 인가하기 위한 데이터 구동 회로; 및 초기화 기간에 제5 트랜지스터를 활성화하기 위한 제1 스캔 신호, 샘플링 기간에 제1, 제3 및 제6 트랜지스터를 활성화하기 위한 제2 스캔 신호 및 에미션 기간에 제2 및 제6 트랜지스터를 활성화하기 위한 에미션 신호를 생성하는 게이트 구동 회로를 더 포함하여 구성될 수 있다.In one embodiment, a display device includes a data driving circuit for applying a data voltage to a pixel; and a first scan signal for activating the fifth transistor in the initialization period, a second scan signal for activating the first, third, and sixth transistors in the sampling period, and activating the second and sixth transistors in the emission period. It may be configured to further include a gate driving circuit for generating an emission signal for.

본 발명의 다른 실시예에 따른 표시 장치에서 초기화 전압을 조절하는 방법은, 발광 소자와 발광 소자에 전류를 구동하기 위한 구동 트랜지스터를 포함하는 복수 개의 픽셀을 구비하는 표시 패널에 표시할 영상 데이터를 분석하여 연속하는 두 프레임의 평균 화상 레벨(APL)의 차값을 구하는 단계; APL 차값이 제1 값보다 클 때, 구동 트랜지스터의 게이트 전극과 발광 소자의 애노드 전극 중 하나 이상을 초기화하는 초기화 전압을 제1 로직 값으로 전압 제어 신호를 생성하는 단계; APL 차값이 제1 값보다 작을 때, 제2 로직 값으로 전압 제어 신호를 생성하는 단계; 및 전압 제어 신호를 근거로 초기화 전압을 생성하되, 초기화 전압이 제1 로직 값일 때 초기화 전압을 올리고 초기화 전압이 제2 로직 값일 때 초기화 전압을 내리는, 단계를 포함하여 이루어지는 것을 특징으로 한다.A method for adjusting an initialization voltage in a display device according to another embodiment of the present invention analyzes image data to be displayed on a display panel having a plurality of pixels including a light emitting element and a driving transistor for driving current to the light emitting element. obtaining a difference between average picture levels (APLs) of two consecutive frames; generating a voltage control signal with a first logic value as an initialization voltage for initializing at least one of a gate electrode of the driving transistor and an anode electrode of the light emitting device when the APL difference value is greater than the first value; generating a voltage control signal with a second logic value when the APL difference value is less than the first value; and generating an initialization voltage based on the voltage control signal, raising the initialization voltage when the initialization voltage is a first logic value and lowering the initialization voltage when the initialization voltage is a second logic value.

따라서, 낮은 계조에서 높은 계조로 화면 전환이 빨리 이루어지더라도 화면 끌림 현상이 줄어들게 되고, 낮은 계조의 데이터에 대해서도 충분한 블랙 휘도를 확보할 수 있게 되어 광학 보상 오류로 인한 불량 문제를 해결할 수 있게 된다.Therefore, screen dragging is reduced even when a screen is quickly changed from a low grayscale to a high grayscale, and sufficient black luminance can be secured even for low grayscale data, thereby solving the problem of defects due to optical compensation errors.

도 1은 휘도 차이가 많은 두 프레임의 화면 전환이 발생하는 예를 도시한 것이고,
도 2는 도 1과 같은 화면 전환 때 저계조를 표시하는 픽셀들에 잔상이 남는 예를 도시한 것이고,
도 3은 여러 초기화 전압에 대해 광학 보상 에러, 블랙 휘도, 응답 속도 등의 표시 품질 지표를 테이블로 나타낸 것이다.
도 4는 본 발명이 적용되는 표시 장치의 블록을 도시한 것이고,
도 5는 본 발명이 적용되는 픽셀의 등가 회로를 도시한 것이고,
도 6은 도 5의 픽셀에 인가되는 구동 신호의 파형도와 주요 노드의 전압 변화를 도시한 것이고,
도 7은 연속되는 3개의 프레임에 블랙->블랙->화이트 계조의 데이터 전압이 인가될 때 주요 노드의 전압을 도시한 것이고,
도 8은 본 발명에 따라 초기화 전압을 조절하는 실시예를 도시한 것이고,
도 9는 본 발명의 일 실시예에 따라 영상 분석을 통해 초기화 전압을 조절하기 위한 제어 신호를 생성하는 블록을 도시한 것이고,
도 10은 본 발명의 일 실시예에 따라 영상 분석을 통해 초기화 전압을 조절하는 과정을 동작 흐름도로 도시한 것이다.1 illustrates an example in which a screen transition between two frames having a large luminance difference occurs,
FIG. 2 shows an example in which afterimages remain in pixels displaying a low gradation when a screen is switched as shown in FIG. 1;
3 is a table showing display quality indicators such as optical compensation error, black luminance, and response speed for various initialization voltages.
4 is a block diagram of a display device to which the present invention is applied;
5 shows an equivalent circuit of a pixel to which the present invention is applied,
FIG. 6 shows a waveform diagram of a driving signal applied to a pixel of FIG. 5 and a voltage change of a main node;
7 shows voltages of main nodes when black->black->white data voltages are applied to three consecutive frames;
8 illustrates an embodiment of adjusting an initialization voltage according to the present invention;
9 illustrates a block for generating a control signal for adjusting an initialization voltage through image analysis according to an embodiment of the present invention;
10 is an operational flowchart illustrating a process of adjusting an initialization voltage through image analysis according to an embodiment of the present invention.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. Like reference numbers throughout the specification indicate substantially the same elements. In the following description, if it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted.

도 1은 휘도 차이가 많은 두 프레임의 화면 전환이 발생하는 예를 도시한 것이고, 도 2는 도 1과 같은 화면 전환 때 저계조를 표시하는 픽셀들에 잔상이 남는 예를 도시한 것이다.FIG. 1 illustrates an example in which a screen transition between two frames having a large luminance difference occurs, and FIG. 2 illustrates an example in which afterimages remain in pixels displaying low gradations during the screen transition as shown in FIG. 1 .

평균 화상 레벨(Average Picture Level: APL)은 1 프레임 영상 데이터에서 가장 밝은 색의 휘도 평균으로 정의되고, 식 (1)과 같이 나타낼 수 있다.An average picture level (APL) is defined as an average of the luminance of the brightest color in one frame of image data, and can be expressed as Equation (1).

Figure 112017119963641-pat00001
Figure 112017119963641-pat00001

여기서, R은 적색 데이터, G는 녹색 데이터, B는 청색 데이터를 의미하고, Max(R, G, B)는 R, G, B 중 최대값이고, SUM{Max(R, G, B)}는 R, G, B 중 최대값의 합이다. 밝은 픽셀 데이터의 개수가 많은 영상은 평균 화상 레벨이 높은 반면, 밝은 픽셀 데이터의 개수가 적은 영상은 평균 화상 레벨이 낮다. 픽셀 데이터가 8비트일 때, 피크 화이트 계조(Peak white gray level)의 계조 값은 255이다.Here, R is red data, G is green data, B is blue data, Max(R, G, B) is the maximum value among R, G, and B, and SUM{Max(R, G, B)} is the sum of the largest values of R, G, and B. An image with a large number of bright pixel data has a high average image level, whereas an image with a small number of bright pixel data has a low average image level. When the pixel data is 8 bits, the gray level value of the peak white gray level is 255.

도 1에서, n번째 프레임(Frame #n)은 화면 모든 픽셀들 중에서 대략 25%의 픽셀들이 피크 화이트 계조를 표시하고 나머지 픽셀들이 블랙 계조인 0(zero)을 표시하므로, APL은 25%이다. 이에 비하여, (n+1)번째 프레임(Frame #(n+1))은 화면 모든 픽셀들이 피크 화이트 계조인 255를 표시하므로, APL은 100%이다.In FIG. 1 , the n-th frame (Frame #n) has an APL of 25% because approximately 25% of all pixels on the screen display peak white grayscale and the remaining pixels display black grayscale 0 (zero). In contrast, the (n+1)th frame (Frame #(n+1)) has an APL of 100% because all pixels on the screen display 255, which is a peak white gray level.

APL이 작은 n번째 프레임(Frame #n)에서 APL이 큰 (n+1)번째 프레임(Frame #(n+1))으로 장면 전환이 있을 때, 도 2와 같이, 픽셀 회로의 반응 속도가 느려서, n번째 프레임(Frame #n)에서 블랙 계조를 표시하지만 (n+1)번째 프레임(Frame #(n+1))에서 피크 화이트 계조로 바뀌는 픽셀들이 (n+1)번째 프레임(Frame #(n+1))에서 피크 화이트 계조를 제대로 표시하지 못하고 그보다 낮은 계조를 표시하게 된다.When there is a scene transition from the nth frame (Frame #n) with a small APL to the (n+1)th frame (Frame #(n+1)) with a large APL, as shown in FIG. 2, the response speed of the pixel circuit is slow. , Pixels that display black gradation in the nth frame (Frame #n) but change to peak white gradation in the (n+1)th frame (Frame #(n+1)) are the (n+1)th frame (Frame #( At n+1)), the peak white gradation is not properly displayed, and a lower gradation is displayed.

반대의 경우, 즉 APL이 큰 프레임에서 APL이 작은 프레임으로 장면 전환이 있을 때에도, 이전 프레임에서 화이트 계조를 표시하지만 다음 프레임에서 블랙 계조로 바뀌는 픽셀들이 다음 프레임에서 블랙 계조를 제대로 표시하지 못하고 그보다 높은 계조를 표시하게 된다.In the opposite case, that is, even when there is a scene transition from a frame with a large APL to a frame with a small APL, pixels displaying white gradation in the previous frame but changing to black gradation in the next frame do not properly display black gradation in the next frame, It will show the gradation.

한편, OLED의 한쪽 전극, 예를 들어 애노드(Anode) 전극은 프레임과 프레임 사이마다 초기화 전압으로 초기화될 수 있는데, 초기화 전압은 OLED의 양단의 전압 차이가 OLED의 문턱 전압보다 작게 되도록 설정된다.Meanwhile, one electrode of the OLED, for example, an anode electrode, may be initialized with an initialization voltage between frames, and the initialization voltage is set so that the voltage difference between both ends of the OLED is smaller than the threshold voltage of the OLED.

또한, OLED를 발광시키기 위해서는 OLED의 애노드 전극의 전압이 올라가 양단의 전압 차가 OLED의 문턱 전압보다 커져야 한다. 즉, 구동 트랜지스터가 켜져서 출력하는 전류가 OLED의 기생 커패시터에 전하를 충전하여 OLED의 애노드 전극을 초기화 전압으로부터 상승시켜 OLED 양단의 전압 차이가 OLED의 문턱 전압 이상의 값으로 증가해야 한다.In addition, in order to emit light from the OLED, the voltage of the anode electrode of the OLED must rise and the voltage difference between both ends must be greater than the threshold voltage of the OLED. That is, the current output when the driving transistor is turned on charges the parasitic capacitor of the OLED to raise the anode electrode of the OLED from the initialization voltage, so that the voltage difference between the two ends of the OLED must increase to a value greater than the threshold voltage of the OLED.

또한, OLED가 원하는 계조를 표현하기 위해서는, 구동 트랜지스터가 출력하는 전류가 증가하여 OLED의 애노드 전극이 초기화 전압으로부터 원하는 계조에 대응하는 전압까지 증가해야 한다.In addition, in order for the OLED to express a desired gradation, the current output from the driving transistor must increase so that the anode electrode of the OLED must increase from an initialization voltage to a voltage corresponding to the desired gradation.

도 1과 같이 급격한 화면 전환이 발생할 때, 휘도 레벨이 크게 바뀌는 픽셀은 OLED에 인가되는 전류의 변화가 매우 크고, OLED의 양단의 전압 차이의 변화 폭(또는 OLED 애노드 전극의 전압 변화 폭) 및/또는 구동 트랜지스터의 게이트 전극과 드레인 전극의 전압 변화의 폭이 매우 커지게 된다.When a rapid screen transition occurs as shown in FIG. 1, the pixel whose luminance level changes greatly has a very large change in the current applied to the OLED, and the change width of the voltage difference between both ends of the OLED (or the change width of the voltage of the OLED anode electrode) and/or Alternatively, the range of voltage change between the gate electrode and the drain electrode of the driving transistor becomes very large.

OLED가 블랙 계조를 충분히 낮은 휘도로 표현하기 위해서는, 충분히 낮은 초기화 전압으로 OLED의 애노드 전극을 초기화하여 OLED의 기생 커패시터에 남은 전하를 빼내야 한다. 휘도 레벨이 크게 바뀌는 픽셀에서 OLED 애노드 전극의 전압 변화 폭이 커져야 하지만, 초기화 전압을 낮추면, OLED의 기생 커패시터에 전하를 빨리 채우지 못하고 또한 구동 트랜지스터가 문턱 전압을 빨리 넘지 못하고 게이트 전극과 드레인 전극의 전압 변화 속도가 늦어져서, 도 2와 같이 다음 프레임에서 OLED가 입력되는 계조에 대응하는 휘도로 제대로 발광시키지 못할 수 있다.In order for the OLED to express the black gradation with a sufficiently low luminance, the anode electrode of the OLED must be initialized with a sufficiently low initialization voltage to drain the charge remaining in the parasitic capacitor of the OLED. In a pixel where the luminance level changes greatly, the voltage change width of the OLED anode electrode should be large, but if the initialization voltage is lowered, the parasitic capacitor of the OLED cannot be filled quickly, and the driving transistor cannot quickly exceed the threshold voltage, and the voltage of the gate electrode and drain electrode Since the rate of change is slow, the OLED may not properly emit light with a luminance corresponding to the input grayscale in the next frame, as shown in FIG. 2 .

반면에, 초기화 전압을 올리면 급격한 화면 전환에서 OLED 애노드 전극의 전압 변화 폭이 줄어 다음 프레임에서 OLED가 입력되는 계조에 대응되는 휘도로 빠르게 발광시킬 수 있다. 하지만, OLED 애노드 전극에 초기화 전압을 인가하더라도 OLED의 기생 커패시터에서 전하가 완전히 빠지지 못해, 블랙 계조의 데이터 전압이 인가되어 구동 트랜지스터에 전류가 거의 흐르지 않더라도, 기생 커패시터에 남은 잔류 전하에 의해 OLED가 발광하여 낮은 휘도를 표현하지 못할 수 있다.On the other hand, if the initialization voltage is raised, the width of the voltage change of the OLED anode electrode is reduced in a rapid screen change, so that the OLED can quickly emit light with a luminance corresponding to the input gray level in the next frame. However, even if the initialization voltage is applied to the OLED anode electrode, the charge is not completely drained from the parasitic capacitor of the OLED, so even if the black gradation data voltage is applied and almost no current flows through the driving transistor, the OLED emits light due to the residual charge remaining in the parasitic capacitor. Therefore, low luminance may not be expressed.

이와 같이 초기화 전압을 고정하면, 설정된 초기화 전압의 전위에 따라 블랙 계조를 제대로 표현하지 못하거나 응답 속도가 늦어 급격한 화면 전환 때 끌림 현상이 발생하는 문제가 발생한다.If the initialization voltage is fixed in this way, black gradation cannot be properly expressed according to the potential of the initialization voltage set, or a drag phenomenon occurs when a screen is rapidly switched due to a slow response speed.

도 3는 여러 초기화 전압에 대해 광학 보상 에러, 블랙 휘도, 응답 속도 등의 표시 품질 지표를 테이블로 나타낸 것이다.3 is a table showing display quality indicators such as optical compensation error, black luminance, and response speed for various initialization voltages.

도 3에서 저전위 구동 전압(VSS)를 고정하고 초기화 전압(VINI)을 가변할 때, 초기화 전압(VINI)이 낮을수록 블랙 계조의 휘도(Black Luminance)가 낮아짐을 알 수 있다.In FIG. 3 , when the low potential driving voltage V SS is fixed and the initialization voltage V INI is varied, it can be seen that the lower the initialization voltage V INI , the lower the black luminance.

또한, 블랙 계조의 휘도(Black Luminance)가 충분히 낮은 경우에만 광학 보상 에러(Optical Compensation Error: OC Error)가 발생하지 않는다. 도 3의 광학 보상 에러에서, O는 광학 보상 에러가 발생하는 것을 가리키고, X는 광학 보상 에러가 발생하지 않는 것을 가리킨다.In addition, an optical compensation error (OC error) does not occur only when the luminance of the black gray level is sufficiently low. In the optical compensation error of FIG. 3, O indicates that an optical compensation error occurs, and X indicates that an optical compensation error does not occur.

또한, 초기화 전압(VINI)이 충분히 낮은 경우에만 블랙 계조의 데이터 전압이 인가되더라도 밝은 점(Bright Dot)이 발생하지 않는다.In addition, a bright dot does not occur even when a black grayscale data voltage is applied only when the initialization voltage V INI is sufficiently low.

프레임 사이 응답 속도(FFR)는 그 값이 높을수록 응답 속도가 높은데, 초기화 전압(VINI)이 높을수록 좋은 수치가 되는 것을 알 수 있다.As for the response speed between frames (FFR), the higher the value, the higher the response speed. It can be seen that the higher the initialization voltage (V INI ), the better the value.

이와 같이, 블랙 계조의 휘도(Black Luminance)와 광학 보상 에러(OC Error)는 초기화 전압(VINI)이 낮은 경우에 좋은 반면, 프레임 사이 응답 속도(FFR)는 초기화 전압(VINI)이 높은 경우 좋아서, 서로 상반되는 결과를 가진다. 따라서, 블랙 계조의 휘도를 확보하는 것이 필요한 상황과 응답 속도가 중요한 상황을 판단하여, 초기화 전압(VINI)을 적적하게 조절하면 양쪽의 문제를 해결할 수 있다.As such, black luminance and optical compensation error (OC Error) are good when the initialization voltage (V INI ) is low, whereas response speed (FFR) between frames is good when the initialization voltage (V INI ) is high. As good as it is, they have opposite results. Therefore, both problems can be solved by properly adjusting the initialization voltage (V INI ) after determining the situation in which it is necessary to secure the luminance of the black gradation and the situation in which response speed is important.

본 발명에서는, 입력되는 영상 데이터를 분석하고, 이를 근거로 OLED를 초기화하는 초기화 전압의 전위를 조절하여, 블랙 계조를 충분히 낮은 휘도로 표현하고 급격한 화면 전환 때도 끌림 현상을 줄일 수 있다. 즉, 본 발명은, 입력되는 영상 데이터를 분석하여 급격한 화면 전환 상황이 발생하면 초기화 전압을 올려 OLED 애노드 전극의 전압 변화량을 줄이고, 급격한 화면 전환 상황이 아닌 경우 초기화 전압을 낮추어 블랙 계조를 낮은 휘도로 표현할 수 있도록 한다.In the present invention, by analyzing the input image data and adjusting the potential of the initialization voltage for initializing the OLED based on this, it is possible to express the black gradation with a sufficiently low luminance and reduce the drag phenomenon even when the screen is rapidly switched. That is, the present invention analyzes the input image data to reduce the amount of voltage change of the OLED anode electrode by raising the initialization voltage when a sudden screen change occurs, and lowers the initialization voltage when the screen does not change rapidly to reduce the black gradation to a low luminance. allow you to express

영상 분석 방법으로 평균 화상 레벨(APL) 방법을 이용할 수 있는데, 이전 프레임과 현재 프레임의 APL을 비교함으로써 화면의 밝기가 급격하게 변화하는지 확인할 수 있다. 프레임마다 APL을 구하고 프레임 사이 APL의 차이를 계산하여 APL 차이가 소정 값 이상일 때 급격한 화면 전환 상황으로 판단하여, 화면 전환이 발생하는 프레임의 데이터 전압을 픽셀에 인가하기 전에 픽셀에 인가되는 초기화 전압을 높일 수 있다.An average picture level (APL) method can be used as an image analysis method. By comparing the APL of the previous frame and the current frame, it can be confirmed whether the brightness of the screen changes rapidly. APL is obtained for each frame, and the APL difference between frames is calculated. When the APL difference is greater than a predetermined value, it is determined that a sudden screen transition situation occurs. can be raised

영상을 분석하는 다른 방법으로 계조마다 해당 계조를 갖는 픽셀의 개수를 표시하는 히스토그램(Histogram) 방법을 이용할 수 있는데, 이전 프레임에서 피크가 발생하는 계조와 현재 프레임에서 피크가 발생하는 계조 사이 간격이 소정 계조 값 이상일 때 급격한 화면 전환 상황으로 판단할 수 있다. 또는, 이전 프레임에서 블랙 계조에서 피크가 발생하고 현재 프레임에서 블랙 계조 피크가 사라지거나 피크의 높이가 줄고 화이트 계조에서 피크가 발생하거나 피크의 높이가 커지면 급격한 화면 전환 상황으로 판단할 수 있다.As another method of analyzing an image, a histogram method that displays the number of pixels having a corresponding gray level for each gray level can be used. When the grayscale value is greater than or equal to the grayscale value, it may be determined as a sudden screen change situation. Alternatively, if a peak occurs in black gradation in the previous frame and the black gradation peak disappears in the current frame, or if the height of the peak decreases and a peak occurs in white gradation or the height of the peak increases, it may be determined that a scene is rapidly switched.

추가로, 비트맵(Bitmap) 방법을 추가하여 히스토그램에서 피크가 발생하는 픽셀들의 위치 관계(예를 들어 근접 여부 등)를 검토하여, 급격한 화면 전환 상황을 더 정교하게 판단할 수 있다.In addition, by adding a bitmap method, a positional relationship (for example, proximity) of pixels in which a peak occurs in the histogram is reviewed, and a rapid screen transition situation can be determined more elaborately.

도 4는 본 발명이 적용되는 표시 장치를 블록으로 도시한 것이다. 본 발명에 따른 표시 장치는 표시 패널(10), 타이밍 컨트롤러(11), 데이터 구동 회로(12), 게이트 구동 회로(13) 및 전원 생성부(16)를 구비한다.4 is a block diagram illustrating a display device to which the present invention is applied. A display device according to the present invention includes a display panel 10 , a timing controller 11 , a data driving circuit 12 , a gate driving circuit 13 and a power generator 16 .

표시 패널(10)에는 다수의 데이터 라인들(14)과 다수의 스캔 라인들(15)이 교차하고, 교차 영역마다 픽셀들(PXL)이 매트릭스 형태로 배치되어 픽셀 어레이를 형성한다. 스캔 라인들(15)은 데이터 전압 인가를 위한 스캔 신호가 공급되는 다수의 게이트 라인(Gate Line: GL)과 발광 소자의 발광을 제어하기 위한 발광 신호가 공급되는 다수의 에미션 라인(Emission Line: EL)을 포함할 수 있다.A plurality of data lines 14 and a plurality of scan lines 15 intersect in the display panel 10 , and pixels PXL are arranged in a matrix form at each intersection to form a pixel array. The scan lines 15 include a plurality of gate lines (GL) supplied with scan signals for applying data voltages and a plurality of emission lines supplied with light emission signals for controlling light emission of light emitting devices. EL) may be included.

픽셀 어레이에서, 픽셀(PXL)은 데이터 라인들(14) 중 어느 하나, 게이트 라인들(GL) 중 어느 하나, 에미션 라인들(EL) 중 어느 하나에 접속되어 픽셀 라인을 형성한다. 픽셀은, 게이트 라인(GL)을 통해 입력되는 스캔 펄스에 응답하여 데이터 라인(14)과 전기적으로 연결되어 데이터 전압을 입력 받고, 에미션 라인(EL)을 통해 입력되는 에미션 펄스에 응답하여 발광 소자의 발광을 제어할 수 있다. 동일 픽셀 라인에 배치된 픽셀들은 같은 게이트 라인(GL)과 같은 에미션 라인(EL)으로부터 인가되는 스캔 펄스와 에미션 펄스에 따라 동시에 동작한다.In the pixel array, the pixel PXL is connected to one of the data lines 14 , one of the gate lines GL, and one of the emission lines EL to form a pixel line. The pixels are electrically connected to the data line 14 to receive a data voltage in response to a scan pulse input through the gate line GL, and emit light in response to an emission pulse input through the emission line EL. Light emission of the device can be controlled. Pixels disposed on the same pixel line simultaneously operate according to a scan pulse and an emission pulse applied from the same gate line GL and the same emission line EL.

픽셀은, 전원 생성부(16)로부터 고전위 구동 전압(VDD), 저전위 구동 전압(VSS), 초기화 전압(VINI)을 공급 받고, 발광 소자, 구동 트랜지스터, 스토리지 커패시터, 복수 개의 스위치 트랜지스터를 구비할 수 있다. 발광 소자는 무기 전계 발광 소자나 유기 발광 다이오드 소자(OLED)가 될 수 있다. 이하에서는 편의상 OLED를 예로 들어 설명한다.The pixel receives a high potential driving voltage (V DD ), a low potential driving voltage (V SS ), and an initialization voltage (V INI ) from the power generator 16, and includes a light emitting element, a driving transistor, a storage capacitor, and a plurality of switches. A transistor may be provided. The light emitting device may be an inorganic electroluminescent device or an organic light emitting diode (OLED) device. Hereinafter, for convenience, an OLED will be described as an example.

픽셀을 구성하는 트랜지스터(또는 TFT)들은 p 타입 또는 n 타입의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조로 구현되거나, 또는 p 타입과 n 타입이 혼용된 하이브리드 타입으로 구현될 수 있다. 이하의 실시예에서 p 타입 트랜지스터를 예시하지만, 본 발명은 이에 한정되지 않는다.Transistors (or TFTs) constituting the pixel may be implemented as a p-type or n-type Metal Oxide Semiconductor Field Effect Transistor (MOSFET) structure, or as a hybrid type in which p-type and n-type transistors are mixed. A p-type transistor is exemplified in the following embodiments, but the present invention is not limited thereto.

트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스로부터 드레인으로 흐른다.A transistor is a three-electrode device including a gate, a source, and a drain. The source is an electrode that supplies a carrier to the transistor. Within a transistor, carriers start flowing from the source. The drain is an electrode through which carriers exit the transistor. That is, the flow of carriers in the MOSFET flows from the source to the drain.

n 타입 MOSFET(NMOS)의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 MOSFET에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 타입 MOSFET(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 MOSFET에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다.In the case of an n-type MOSFET (NMOS), since carriers are electrons, the source voltage has a voltage lower than the drain voltage so that electrons can flow from the source to the drain. Since electrons flow from the source to the drain in an n-type MOSFET, the direction of the current flows from the drain to the source. In the case of a p-type MOSFET (PMOS), since the carrier is a hole, the source voltage is higher than the drain voltage so that holes can flow from the source to the drain. In a p-type MOSFET, current flows from the source to the drain because holes flow from the source to the drain.

MOSFET의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예를 들어, MOSFET의 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 이하의 실시예에서 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되어서는 안 된다.It should be noted that the source and drain of a MOSFET are not fixed. For example, the source and drain of a MOSFET can change depending on the applied voltage. The invention should not be limited by the sources and drains of the transistors in the following embodiments.

타이밍 컨트롤러(11)는 외부 호스트 시스템(미도시)으로부터 전달되는 영상 데이터(RGB)를 데이터 구동 회로(12)에 공급한다. 타이밍 컨트롤러(11)는 호스트 시스템으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍 신호를 입력 받아 데이터 구동 회로(12)와 게이트 구동 회로(13)의 동작 타이밍을 제어하기 위한 제어 신호들을 생성한다. 제어 신호들은 게이트 구동 회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GCS)와 데이터 구동 회로(12)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DCS)를 포함한다.The timing controller 11 supplies image data RGB transmitted from an external host system (not shown) to the data driving circuit 12 . The timing controller 11 receives timing signals such as a vertical sync signal (Vsync), a horizontal sync signal (Hsync), a data enable signal (Data Enable, DE), and a dot clock (CLK) from the host system and receives a data driving circuit ( 12) and control signals for controlling the operation timing of the gate driving circuit 13 are generated. The control signals include a gate timing control signal GCS for controlling the operation timing of the gate driving circuit 13 and a data timing control signal DCS for controlling the operation timing of the data driving circuit 12 .

타이밍 컨트롤러(11)는, 표시 패널(10)을 구성하는 픽셀들에 하나의 화면을 구성하는 영상 데이터가 인가되는 한 프레임을 적어도 초기화 기간, 샘플링 기간, 에미션 기간으로 나누어 구동할 수 있다.The timing controller 11 may drive one frame in which image data constituting one screen is applied to pixels constituting the display panel 10 by dividing it into at least an initialization period, a sampling period, and an emission period.

타이밍 컨트롤러(11)는, 입력되는 영상 데이터를 분석하여 급격한 화면 전환이 발생하는지 판단하고, 급격한 화면 전환이 발생하는 것으로 판단하면 초기화 전압 제어 신호(IVC)를 생성하여 전원 생성부(16)에 제공하는데, 이에 대해서는 아래에서 도 7과 도 8을 참조하여 상세하게 설명한다.The timing controller 11 analyzes the input image data to determine whether a sudden screen change occurs, and if it is determined that a sudden screen change occurs, an initialization voltage control signal (IVC) is generated and provided to the power generation unit 16. However, this will be described in detail with reference to FIGS. 7 and 8 below.

데이터 구동 회로(12)는 타이밍 컨트롤러(11)의 제어에 따라 영상 데이터(RGB)를 데이터 전압으로 변환하여 데이터 라인들(14)로 출력한다.The data driving circuit 12 converts the image data RGB into data voltages under the control of the timing controller 11 and outputs them to the data lines 14 .

게이트 구동 회로(13)는, 타이밍 컨트롤러(11)의 제어에 따라 게이트 제어 신호(GDC)를 기반으로 스캔 신호와 에미션 신호를 생성할 수 있다. 게이트 구동 회로(13)는, 쉬프트 레지스터, 쉬프트 레지스터의 출력 신호를 픽셀의 TFT 구동에 적합한 스윙 폭으로 변환하기 위한 레벨 쉬프터 및 출력 버퍼 등을 각각 포함하는 다수의 게이트 드라이브 집적 회로들로 구성될 수 있다. 또는, 게이트 구동 회로(13)는 GIP(Gate Drive IC in Panel) 방식으로 표시 패널(10)의 하부 기판에 직접 형성될 수도 있다. GIP 방식의 경우, 레벨 쉬프터는 PCB(Printed Circuit Board) 위에 실장되고, 쉬프트 레지스터는 표시 패널(10)의 하부 기판에 형성될 수 있다.The gate driving circuit 13 may generate a scan signal and an emission signal based on the gate control signal GDC under the control of the timing controller 11 . The gate driving circuit 13 may be composed of a plurality of gate drive integrated circuits each including a shift register, a level shifter for converting an output signal of the shift register into a swing width suitable for driving a TFT of a pixel, and an output buffer. there is. Alternatively, the gate driving circuit 13 may be directly formed on the lower substrate of the display panel 10 in a GIP (Gate Drive IC in Panel) method. In the case of the GIP method, the level shifter may be mounted on a printed circuit board (PCB), and the shift register may be formed on a lower substrate of the display panel 10 .

게이트 구동 회로(13)는 별개로 분리된 스캔 구동부와 에미션 구동부로 구성될 수 있는데, 스캔 구동부는 행 순차 방식으로 스캔 신호를 생성하여 픽셀 라인마다 연결된 적어도 하나 이상의 게이트 라인(GL)에 공급하고, 에미션 구동부는 행 순차 방식으로 에미션 신호를 생성하여 픽셀 라인마다 연결된 적어도 하나 이상의 에미션 라인(EL)에 공급할 수 있다. 픽셀 회로에 인가되는 발광 신호는 픽셀의 발광 시간을 조절할 수 있다.The gate driving circuit 13 may be composed of a separate scan driver and an emission driver. The scan driver generates scan signals in a row-sequential manner and supplies them to at least one gate line GL connected to each pixel line. , The emission driver may generate an emission signal in a row sequential manner and supply the emission signal to at least one emission line EL connected to each pixel line. A light emitting signal applied to the pixel circuit can adjust the light emitting time of the pixel.

전원 생성부(16)는, 외부 전원을 이용하여, 데이터 구동 회로(12)와 게이트 구동 회로(13)의 동작에 필요한 전압을 생성하여 공급하고, 고전위 구동 전압(VDD), 저전위 구동 전압(VSS), 초기화 전압(VINI)을 생성하여 표시 패널(10)에 인가하되, 고전위 구동 전압(VDD)과 저전위 구동 전압(VSS)은 고정된 값으로 생성하여 출력하고, 초기화 전압(VINI)은 가변하여 출력할 수 있다.The power generation unit 16 generates and supplies voltages necessary for the operation of the data driving circuit 12 and the gate driving circuit 13 using an external power supply, and generates a high potential driving voltage (V DD ) and a low potential driving voltage. A voltage (V SS ) and an initialization voltage (V INI ) are generated and applied to the display panel 10, but a high-potential driving voltage (V DD ) and a low-potential driving voltage (V SS ) are generated and output as fixed values, , the initialization voltage (V INI ) can be varied and output.

즉, 전원 생성부(16)는, 타이밍 컨트롤러(11)로부터 초기화 전압 제어 신호(IVC)가 예를 들어 로직 하이로 전달되면 초기화 전압(VINI)을 기준 초기 전압으로부터 상승시키고, 초기화 전압 제어 신호(IVC)가 로직 로우로 전달되면 초기화 전압(VINI)을 다시 기준 초기 전압으로 하강시킬 수 있다. 전원 생성부(16)는, 초기화 전압(VINI)을 소정 레벨만큼 올리고 소정 시간 경과 후에 초기화 전압(VINI)을 다시 기준 초기 전압으로 내릴 수도 있다.That is, when the initialization voltage control signal IVC from the timing controller 11 is transmitted as, for example, logic high, the power generation unit 16 increases the initialization voltage V INI from the reference initial voltage, and increases the initialization voltage control signal IVC from the reference initial voltage. When (IVC) is transferred to logic low, the initialization voltage (V INI ) may be lowered back to the reference initial voltage. The power generation unit 16 may raise the initialization voltage V INI by a predetermined level and lower the initialization voltage V INI back to the reference initial voltage after a predetermined time has elapsed.

도 5는 본 발명이 적용되는 픽셀의 등가 회로를 도시한 것으로, 도 5의 픽셀 회로는 7개의 트랜지스터와 하나의 커패시터로 구성된다. 본 발명은, 도 5의 픽셀 회로에 적용되는 것에 한정되지 않고, 픽셀에 표시할 데이터 전압을 픽셀 회로에 인가하기에 앞서 OLED의 전극 및/또는 구동 트랜지스터의 게이트 전극을 초기화하는 어떤 픽셀 회로에도 적용할 수 있다.5 shows an equivalent circuit of a pixel to which the present invention is applied. The pixel circuit of FIG. 5 is composed of seven transistors and one capacitor. The present invention is not limited to that applied to the pixel circuit of FIG. 5, but is applied to any pixel circuit in which an electrode of an OLED and/or a gate electrode of a driving transistor is initialized prior to applying a data voltage to be displayed in a pixel to the pixel circuit. can do.

유기 발광 소자(OLED)는 구동 트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광한다.The organic light emitting diode OLED emits light by driving current supplied from the driving transistor DT.

구동 트랜지스터(DT)는 자신의 소스-게이트 간 전압(VSG)에 따라 OLED에 인가되는 구동 전류를 제어한다. 구동 트랜지스터(DT)의 게이트 전극은 노드 A에 접속하고, 소스 전극은 노드 D에 접속하고, 드레인 전극은 노드 B에 접속한다.The driving transistor DT controls the driving current applied to the OLED according to its source-gate voltage V SG . The gate electrode of the driving transistor DT is connected to node A, the source electrode is connected to node D, and the drain electrode is connected to node B.

제1 트랜지스터(T1)는, 데이터 라인(DL)에 연결되는 소스 전극, 노드 A에 연결되는 드레인 전극 및 n번째 게이트 라인(GL(n))에 연결되는 게이트 전극을 포함한다. 제1 트랜지스터(T1)는 스캔 신호(SCAN(n))에 응답하여, 데이터 라인(DL)으로부터 공급받는 데이터 전압(VDATA)을 노드 A에 인가한다.The first transistor T1 includes a source electrode connected to the data line DL, a drain electrode connected to the node A, and a gate electrode connected to the nth gate line GL(n). The first transistor T1 applies the data voltage VDATA supplied from the data line DL to the node A in response to the scan signal SCAN(n).

제2 트랜지스터(T2)는, 고전위 전압 라인(VDD)에 연결되는 소스 전극, 노드 A에 연결되는 드레인 전극 및 에미션 라인(EL(n))에 연결되는 게이트 전극을 포함하고, n번째 에미션 신호(EM(n))에 응답하여 고전위 전압(VDD)을 노드 A에 인가한다.The second transistor T2 includes a source electrode connected to the high potential voltage line V DD , a drain electrode connected to the node A, and a gate electrode connected to the emission line EL(n), and A high potential voltage V DD is applied to node A in response to the emission signal EM(n).

제3 트랜지스터(T3)는, 노드 B에 접속하는 소스 전극, 노드 C에 접속하는 드레인 전극 및 n번째 게이트 라인(GL(n))에 연결되는 게이트 전극을 포함한다. 제3 트랜지스터(T3)는 턴-오프 될 때 누설 전류를 감소시킬 수 있도록 듀얼 게이트 트랜지스터로 형성할 수 있다.The third transistor T3 includes a source electrode connected to node B, a drain electrode connected to node C, and a gate electrode connected to the nth gate line GL(n). The third transistor T3 may be formed as a dual gate transistor to reduce leakage current when turned off.

제4 트랜지스터(T4)는, 노드 C에 접속하는 소스 전극, 노드 D에 접속하는 드레인 전극 및 n번째 에미션 라인(EL(n))에 접속하는 게이트 전극을 포함하여, 에미션 신호(EM(n))에 응답하여 노드 C와 노드 D 간의 전류 패스를 형성한다.The fourth transistor T4 includes a source electrode connected to node C, a drain electrode connected to node D, and a gate electrode connected to the n-th emission line EL(n), so as to generate an emission signal EM( In response to n)), a current path is formed between node C and node D.

제5 트랜지스터(T5)는, 노드 B에 연결되는 드레인 전극, 초기화 전압(VINI) 입력단에 연결되는 소스 전극 및 (n-1)번째 게이트 라인(GL(n-1)) 연결되는 게이트 전극을 포함하여, (n-1)번째 스캔 신호(SCAN(n-1))에 응답하여 초기화 전압(VINI)을 노드 B에 인가한다. 제5 트랜지스터(T5)도 듀얼 게이트 트랜지스터로 형성할 수 있다.The fifth transistor T5 includes a drain electrode connected to node B, a source electrode connected to an initialization voltage V INI input terminal, and a gate electrode connected to the (n−1)th gate line GL(n−1). Including, the initialization voltage V INI is applied to the node B in response to the (n−1)th scan signal SCAN(n−1). The fifth transistor T5 may also be formed as a dual gate transistor.

제6 트랜지스터(T6)는, 초기화 전압(VINI) 입력단에 연결되는 소스 전극, 노드 D에 연결되는 드레인 전극 및 n번째 게이트 라인(GL(n))에 연결되는 게이트 전극을 포함하여, 스캔 신호(SCAN(n))에 응답하여 초기화 전압(VINI)을 노드 D, 즉 OLED의 한쪽 전극, 예를 들어 애노드 전극에 인가한다.The sixth transistor T6 includes a source electrode connected to the input terminal of the initialization voltage V INI , a drain electrode connected to the node D, and a gate electrode connected to the nth gate line GL(n), and a scan signal. In response to (SCAN(n)), an initialization voltage (V INI ) is applied to node D, that is, one electrode of the OLED, for example, the anode electrode.

스토리지 커패시터(CST)는 노드 B에 연결되는 제1 전극 및 고전위 전압 라인(VDD)에 연결되는 제2 전극을 포함한다. 스토리지 커패시터(CST)는 스캔 신호(SCAN)가 비활성화인 동안 구동 트랜지스터(DT)의 게이트 전극의 전압 레벨을 유지할 수 있다.The storage capacitor C ST includes a first electrode connected to node B and a second electrode connected to a high potential voltage line V DD . The storage capacitor C ST may maintain the voltage level of the gate electrode of the driving transistor DT while the scan signal SCAN is inactive.

도 6은 도 5의 픽셀에 인가되는 구동 신호의 파형도와 주요 노드의 전압 변화를 도시한 것이다.FIG. 6 illustrates a waveform diagram of a driving signal applied to a pixel of FIG. 5 and a voltage change of a main node.

도 5와 도 6을 참조하면, 본 발명이 적용되는 유기 발광 표시 장치에서 한 프레임 기간은 초기화 기간(TI), 샘플링 기간(TS) 및 에미션 기간(TE)으로 구분될 수 있다. 초기화 기간(TI)은 구동 트랜지스터(DT)의 게이트 전극의 전압을 초기화하는 기간이다. 샘플링 기간(TS)은 유기 발광 다이오드(OLED)의 애노드 전극의 전압을 초기화하며, 구동 트랜지스터(DT)의 문턱 전압을 샘플링 하여 노드 B에 저장하는 기간이다. 에미션 기간(TE)은 샘플링된 문턱 전압을 포함하여 구동 트랜지스터(DT)의 소스-게이트 사이 전압을 프로그래밍하고, 프로그래밍된 소스-게이트 사이 전압에 따른 구동 전류로 유기 발광 소자(OLED)를 발광시키는 기간이다.Referring to FIGS. 5 and 6 , in the organic light emitting diode display to which the present invention is applied, one frame period may be divided into an initialization period T I , a sampling period T S , and an emission period T E . The initialization period T I is a period in which the voltage of the gate electrode of the driving transistor DT is initialized. The sampling period T S is a period during which the voltage of the anode electrode of the organic light emitting diode OLED is initialized, and the threshold voltage of the driving transistor DT is sampled and stored in the node B. In the emission period T E , the source-gate voltage of the driving transistor DT is programmed including the sampled threshold voltage, and the organic light emitting diode OLED emits light with a driving current according to the programmed source-gate voltage. is the period of

n번째 픽셀 라인의 초기화 기간(TI)은 (n-1)번째 픽셀 라인의 샘플링 기간과 중첩할 수 있다. 즉, 샘플링 기간(TS)을 충분히 확보할 수 있어서 문턱 전압의 보상을 더욱 정확하게 할 수 있다.The initialization period T I of the nth pixel line may overlap the sampling period of the (n−1)th pixel line. That is, since the sampling period T S can be sufficiently secured, the threshold voltage can be compensated more accurately.

초기화 기간(TI) 동안, 제5 트랜지스터(T5)는 n번째 스캔 신호(SCAN(n))에 응답하여, 노드 B에 초기화 전압(VINI)을 인가한다. 그 결과 구동 트랜지스터(DT)의 게이트 전극은 초기화 전압(VINI)으로 초기화된다. 기준 초기화 전압(VINI)은 유기 발광 소자(OLED)의 동작 전압보다 충분히 낮은 전압 범위 내에서 선택할 수 있으며, 저전위 구동 전압(VSS)과 같거나 낮은 전압으로 설정될 수 있다. 그리고, 초기화 기간(TI)에 노드 B에는 이전 프레임의 데이터 전압(VDATA)이 유지되어 있다.During the initialization period T I , the fifth transistor T5 applies the initialization voltage V INI to node B in response to the nth scan signal SCAN(n). As a result, the gate electrode of the driving transistor DT is initialized to the initialization voltage V INI . The reference initialization voltage V INI may be selected within a voltage range sufficiently lower than the operating voltage of the organic light emitting diode OLED, and may be set to a voltage equal to or lower than the low potential driving voltage V SS . In the initialization period T I , the node B maintains the data voltage V DATA of the previous frame.

샘플링 기간(TS) 동안, 제6 트랜지스터(T6)는 n번째 스캔 신호(SCAN(n))에 응답하여, 초기화 전압(VINI)을 노드 D에 인가한다. 그 결과 유기 발광 다이오드(OLED)의 애노드 전극인 노드 D는 초기화 전압(VINI)으로 초기화된다.During the sampling period T S , the sixth transistor T6 applies the initialization voltage V INI to the node D in response to the nth scan signal SCAN(n). As a result, the node D, which is the anode electrode of the organic light emitting diode (OLED), is initialized to the initialization voltage (V INI ).

제1 트랜지스터(T1)는 n번째 스캔 신호(SCAN(n))에 응답하여, 데이터 라인(DL)으로부터 공급받는 데이터 전압(VDATA)을 노드 A에 인가한다. 그리고 제3 트랜지스터(T3)는 n번째 스캔 신호(SCAN(n))에 응답하여 턴-온 되어, 구동 트랜지스터(DT)는 다이오드 커넥션(Diode Connection, 게이트 전극과 드레인 전극이 쇼트 되어 트랜지스터가 다이오드처럼 동작)된다.The first transistor T1 applies the data voltage V DATA supplied from the data line DL to the node A in response to the nth scan signal SCAN(n). And, the third transistor T3 is turned on in response to the nth scan signal SCAN(n), and the driving transistor DT has a diode connection (the gate electrode and the drain electrode are shorted so that the transistor behaves like a diode). operate).

샘플링 기간(TS)에, 구동 트랜지스터(DT)의 소스-드레인 사이에는 전류(Ids)가 흐른다. 구동 트랜지스터(DT)의 게이트 전극과 드레인 전극은 다이오드 커넥션 된 상태이기 때문에, 소스 전극에서 드레인 전극으로 흐르는 전류(Ids)에 의해서 구동 트랜지스터(DT)의 노드 B의 전압은 점차 상승한다. 샘플링 기간(TS) 동안, 노드 B의 전압은 데이터 전압(VDATA)에서 구동 트랜지스터(DT)의 문턱 전압(VTH)을 뺀 값(VDATA - VTH)까지 높아진다.During the sampling period T S , current Ids flows between the source and drain of the driving transistor DT. Since the gate electrode and the drain electrode of the driving transistor DT are diode-connected, the voltage at the node B of the driving transistor DT gradually rises due to the current Ids flowing from the source electrode to the drain electrode. During the sampling period T S , the voltage at node B increases to a value obtained by subtracting the threshold voltage V TH of the driving transistor DT from the data voltage V DATA (V DATA - V TH ).

에미션 기간(TE) 동안, 제2 트랜지스터(T2)는 n번째 에미션 신호(EM(n))에 응답하여, 노드 A에 고전위 전압(VDD)을 인가한다. 제4 트랜지스터(T4)는 n번째 에미션 신호(EM(n))에 응답하여, 노드 C 및 노드 D의 전류 패스를 형성한다. 결국, 구동 트랜지스터(DT)의 소스 전극과 드레인 전극을 경유하는 구동 전류(IOLED)는 유기 발광다이오드(OLED)에 인가된다.During the emission period T E , the second transistor T2 applies the high potential voltage V DD to node A in response to the nth emission signal EM(n). The fourth transistor T4 forms a current path between the node C and the node D in response to the nth emission signal EM(n). As a result, the driving current I OLED passing through the source and drain electrodes of the driving transistor DT is applied to the organic light emitting diode OLED.

에미션 기간(TE) 동안, 유기 발광 소자(OLED)에 흐르는 구동 전류(IOLED)에 대한 관계식은 아래 수학식 2와 같이 된다.During the emission period T E , the relational expression for the driving current I OLED flowing through the organic light emitting diode OLED is as shown in Equation 2 below.

Figure 112017119963641-pat00002
Figure 112017119963641-pat00002

수학식 2에서, k/2는 구동 트랜지스터(DT)의 전자 이동도, 기생 커패시턴스, 채널 용량 등에 의해 결정되는 비례 상수를 나타낸다.In Equation 2, k/2 represents a proportionality constant determined by electron mobility, parasitic capacitance, channel capacitance, and the like of the driving transistor DT.

수학식 2에서 보는 바와 같이 구동 전류(IOLED)의 관계식에는 구동 트랜지스터(DT)의 문턱 전압(VTH) 성분이 소거되고, 이는 본 발명에 따른 유기 발광 표시 장치는 문턱 전압(VTH)이 변한다고 할지라도 구동 전류(IOLED)는 변하지 않는다는 것을 의미한다.As shown in Equation 2, the threshold voltage (V TH ) component of the driving transistor DT is eliminated in the relational expression of the driving current (I OLED ), which means that the organic light emitting display device according to the present invention has a threshold voltage (V TH ) This means that the driving current (I OLED ) does not change even if it changes.

도 7은 연속되는 3개의 프레임에 블랙->블랙->화이트 계조의 데이터 전압이 인가될 때 주요 노드의 전압을 도시한 것이다. 도 7에서 블랙 계조는 계조 데이터 값이 0(G0)은 아니고, 휘도가 매우 낮은 계조 데이터 값이 예를 들어 5(G5) 이하를 가정한 것이다.FIG. 7 illustrates voltages of main nodes when black->black->white data voltages are applied to three consecutive frames. In FIG. 7 , it is assumed that the grayscale data value is not 0 (G0), and the grayscale data value having very low luminance is, for example, 5 (G5) or less.

도 7에서, 제1 프레임(Frame #1)과 제2 프레임(Frame #2)의 샘플링 기간(TS)에 블랙 계조의 데이터 전압(VDATA_B)이 노드 A에 인가되고, 제3 프레임(Frame #3)의 샘플링 기간(TS)에 화이트 계조의 데이터 전압(VDATA_W)이 노드 A에 인가된다.In FIG. 7 , in the sampling period T S of the first frame Frame #1 and the second frame Frame #2, the black grayscale data voltage V DATA_B is applied to the node A, and the third frame Frame During the sampling period ( TS ) of #3), the white gradation data voltage (V DATA_W ) is applied to the node A.

p 타입의 구동 트랜지스터(DT)로 유기 발광 다이오드(OLED)를 구동할 때, 수학식 2와 같이 유기 발광 소자(OLED)에 흐르는 구동 전류(IOLED)는 고전위 전압(VDD)과 데이터 전압(VDATA)의 차이에 비례하므로, 블랙 계조에 해당하는 데이터 전압(VDATA_B)이 화이트 계조에 해당하는 데이터 전압(VDATA_W)보다 높고, 에미션 기간(TE)에, 노드 B의 전압은 유기 발광 다이오드(OLED)가 블랙 계조를 표현할 때가 화이트 계조를 표현할 때보다 높게 되고, 노드 C와 D의 전압은 유기 발광 다이오드(OLED)가 화이트 계조를 표현할 때가 블랙 계조를 표현할 때보다 높게 된다.When the organic light emitting diode (OLED) is driven by the p-type driving transistor (DT), as shown in Equation 2, the driving current (I OLED ) flowing through the organic light emitting diode (OLED) is a high potential voltage (V DD ) and a data voltage Since it is proportional to the difference in (V DATA ), the data voltage (V DATA_B ) corresponding to the black gradation is higher than the data voltage (V DATA_W ) corresponding to the white gradation, and during the emission period (T E ), the voltage at node B is When the organic light emitting diode OLED expresses black gradation, it becomes higher than when it expresses white gradation, and the voltage of nodes C and D becomes higher when the organic light emitting diode OLED expresses white gradation than when it expresses black gradation.

블랙 계조를 표현할 때, 에미션 기간(TE)에, 구동 트랜지스터(DT)가 전류를 거의 흐르지 않게 하여, 구동 소자(OLED)의 애노드 전극(노드 D)은 초기화 전압(VINI)으로부터 구동 소자(OLED)의 문턱 전압(VTH_O)을 간신히 넘는 수준(VINI+VTH_O)까지 전압이 천천히 상승하여 구동 소자(OLED)를 낮은 휘도로 발광시킨다.When expressing a black grayscale, in the emission period ( TE ), the driving transistor (DT) hardly flows current, so that the anode electrode (node D) of the driving element (OLED) is driven from the initialization voltage (V INI ). The voltage slowly rises to a level (V INI +V TH_O ) that barely exceeds the threshold voltage (V TH_O ) of the OLED, causing the driving element (OLED) to emit light with low luminance.

화이트 계조를 표현할 때, 에미션 기간(TE)에, 구동 트랜지스터(DT)가 전류를 많이 흐르게 하여, 구동 소자(OLED)의 애노드 전극(노드 D)은 초기화 전압(VINI)으로부터 구동 소자(OLED)의 문턱 전압(VTH_O)을 넘어 발광하기 시작하고, 구동 소자(OLED)의 내부 저항 등으로 인해 전류가 많이 흐를수록 구동 소자(OLED)의 애노드 전극(노드 D)의 전압이 더 올라가게 된다(VINI + VTH_O + α).When expressing a white grayscale, in the emission period ( TE ), the driving transistor (DT) allows a large current to flow, so that the anode (node D) of the driving element (OLED) generates a voltage from the initialization voltage (V INI ) to the driving element ( OLED) starts to emit light beyond the threshold voltage (V TH_O ), and the voltage of the anode electrode (node D) of the driving element (OLED) increases as the current flows due to the internal resistance of the driving element (OLED). (V INI + V TH_O + α).

화이트 계조를 표현할 때, 구동 소자(OLED)에 전류가 많이 흐르기 때문에, 블랙 계조를 표현할 때보다 애노드 전극(노드 D)의 전압이 문턱 전압(VTH_O)을 더 빠르게 넘지만, 원하는 휘도를 발광할 때까지 애노드 전극(노드 D)의 전압이 상승하는데 소요되는 시간은 더 길게 된다.Since a lot of current flows through the driving element OLED when expressing a white grayscale, the voltage of the anode electrode (node D) exceeds the threshold voltage (V TH_O ) more quickly than when expressing a black grayscale. The time required for the voltage of the anode electrode (node D) to rise until

즉, 블랙 계조를 표현하는 제2 프레임(Frame #2)보다 화이트 계조를 표현하는 제3 프레임(Frame #3)에 구동 소자(OLED)에 전류를 많이 흐르게 해야 하기 때문에, 제3 프레임(Frame #3)의 에미션 기간(TE)에 구동 트랜지스터(DT)의 드레인 전극(노드 C) 또는 구동 소자(OLED)의 애노드 전극(노드 D)의 전압 변화가 커진다.That is, since more current should flow through the driving element OLED in the third frame (Frame #3) expressing the white gradation than in the second frame (Frame #2) expressing the black gradation, the third frame (Frame #2) During the emission period T E of 3), the voltage change of the drain electrode (node C) of the driving transistor DT or the anode electrode (node D) of the driving element OLED increases.

또한, 블랙 계조를 표현하면서 구동 트랜지스터(DT)를 턴-오프 하기 위한 블랙 바이어스가 소스 전극과 게이트 전극 사이에 형성되면 구동 트랜지스터(DT)의 채널 영역에 전하가 가두어진다(Charge Trap). 이러한 상태에서는, 화이트 계조에 해당하는 데이터 전압이 소스 전극에 인가되더라도, 채널 영역의 전하가 빠르게 빠지지 않아, 구동 트랜지스터(DT)의 게이트 전극과 드레인 전극의 전압이 원하는 레벨로 빨리 바뀌지 않게 되고, 구동 전류가 화이트 계조에 해당하는 양까지 흐르게 되는데 시간이 소요되게 된다.Also, when a black bias for turning off the driving transistor DT while expressing a black gray scale is formed between the source electrode and the gate electrode, charges are trapped in the channel region of the driving transistor DT (Charge Trap). In this state, even if the data voltage corresponding to the white gradation is applied to the source electrode, the charge in the channel region is not rapidly drained, so that the voltage between the gate electrode and the drain electrode of the driving transistor DT does not quickly change to a desired level. It takes time for the current to flow up to an amount corresponding to the white gradation.

도 8은 본 발명에 따라 초기화 전압을 조절하는 실시예를 도시한 것이다.8 illustrates an embodiment of adjusting an initialization voltage according to the present invention.

도 6과 도 7에서 보듯이, 샘플링 기간(TS)에, 노드 B는 초기화 전압(VINI)에서 현재 프레임의 노드 A에 인가되는 데이터 전압(VDATA)에 의해 상승하는데, 노드 B의 전압이 변화하는 폭은 픽셀에 블랙 계조의 데이터 전압이 인가될 때가 화이트 계조의 데이터 전압이 인가될 때보다 크다. 즉, 블랙 계조의 데이터 전압(VDATA_B)과 초기화 전압(VINI)의 차이가 화이트 계조의 데이터 전압(VDATA_W)과 초기화 전압(VINI)의 차이보다 크다(|VDATA_B VINI| > | VDATA_W VINI|).As shown in FIGS. 6 and 7 , during the sampling period ( TS ), the node B rises from the initialization voltage (V INI ) by the data voltage (V DATA ) applied to node A of the current frame. The width of this change is greater when the black gray data voltage is applied to the pixel than when the white gray data voltage is applied. That is, the difference between the black gradation data voltage (V DATA_B ) and the initialization voltage (V INI ) is greater than the difference between the white gradation data voltage (V DATA_W ) and the initialization voltage (V INI ) (|V DATA_B V INI | > | V DATA_W V INI |).

도 8과 같이, 초기화 전압(VINI)을 i) 방향으로 올리면, 노드 B의 전압 변동 폭(VDATA_B > VINI -> VDATA_W)이 좁아져, 구동 트랜지스터(DT)와 OLED의 반응 속도가 올라가게 되어, 블랙 계조 이후 화이트 계조를 제대로 표현할 수 있게 된다.As shown in FIG. 8 , when the initialization voltage (V INI ) is raised in the i) direction, the voltage fluctuation range (V DATA_B > V INI -> V DATA_W ) of node B narrows, and the reaction speed of the driving transistor DT and OLED is reduced. As it rises, it is possible to properly express the white gradation after the black gradation.

반면에, 계조 변화가 적은 경우 노드 B의 전압 변동 폭이 원래 크지 않기 때문에 초기화 전압(VINI)을 ii) 방향으로 내려도 반응 속도에는 아무런 지장이 없고, 낮아진 초기화 전압에 의해 OLED의 기생 커패시터에 전하가 잔류하지 않기 때문에, 블랙 계조의 데이터 전압이 인가되어 구동 트랜지스터(DT)에 전류가 거의 흐르지 않은 상태에서 OLED가 켜지지 않아 블랙 휘도를 제대로 확보할 수 있게 된다.On the other hand, when the grayscale change is small, since the voltage fluctuation range of node B is not originally large, there is no problem with the reaction speed even if the initialization voltage (V INI ) is lowered in the ii) direction, and the lowered initialization voltage causes the charge to be transferred to the parasitic capacitor of the OLED. Since does not remain, the OLED does not turn on when the black gradation data voltage is applied and almost no current flows through the driving transistor DT, so black luminance can be properly secured.

도 8과 같이, 초기화 전압을 가변하여, 픽셀의 반응 속도를 향상시키거나 블랙 계조의 휘도를 확보할 수 있다.As shown in FIG. 8 , the response speed of the pixel may be improved or the luminance of the black gray level may be secured by varying the initialization voltage.

도 9는 본 발명의 일 실시예에 따라 영상 분석을 통해 초기화 전압을 조절하기 위한 제어 신호를 생성하는 블록을 도시한 것이고, 도 10은 본 발명의 일 실시예에 따라 영상 분석을 통해 초기화 전압을 조절하는 과정을 동작 흐름도로 도시한 것이다.9 illustrates a block for generating a control signal for adjusting an initialization voltage through image analysis according to an embodiment of the present invention, and FIG. 10 illustrates an initialization voltage through image analysis according to an embodiment of the present invention. The control process is shown in a flow diagram.

초기화 전압은 전원 생성부(16)가 생성하여 표시 패널(10)에 공급하기 때문에, 전체 픽셀 회로에 하나의 초기화 전압이 제공된다. 픽셀마다 초기화 전압을 다르게 조절하는 것이, 실제 가능할지라도, 그러기 위해서는 회로 구성이 너무 복잡해지고 전압 조절 회로가 픽셀마다 마련되어야 하기 때문에 개구율이 떨어지기 때문에, 현실성이 떨어진다. 즉, 초기화 전압은 프레임 단위로 조절할 수 밖에 없다.Since the initialization voltage is generated by the power generator 16 and supplied to the display panel 10, one initialization voltage is provided to the entire pixel circuit. Although it is actually possible to adjust the initialization voltage differently for each pixel, it is not realistic because the circuit configuration is too complicated and the aperture ratio is low because the voltage control circuit must be provided for each pixel. That is, the initialization voltage can only be adjusted on a frame-by-frame basis.

도 8에서와 같이, 픽셀의 휘도 레벨이 급격히 바뀔 때 초기화 전압을 상대적으로 높여 응답 속도를 향상시킬 수 있고, 그렇지 않을 때 초기화 전압을 상대적으로 낮추어 블랙 휘도를 정확히 표현할 수 있기 때문에, 타이밍 컨트롤러(11)가 프레임 단위로 프레임을 구성하는 픽셀들의 휘도 레벨이 급격히 바뀌는지, 즉 급격한 화면 전환이 발생하는지 영상을 분석하고, 이를 근거로 전원 생성부를 제어할 신호를 생성할 필요가 있다.As shown in FIG. 8 , when the luminance level of a pixel changes rapidly, the response speed can be improved by relatively increasing the initialization voltage, and when the initialization voltage is relatively low, black luminance can be accurately expressed. ) is a frame by frame, it is necessary to analyze the image to see if the luminance level of the pixels constituting the frame changes rapidly, that is, whether a sudden screen transition occurs, and based on this, a signal to control the power generation unit needs to be generated.

급격한 화면 전환이 발생하는지 여부는, 평균 화상 레벨(APL) 방법, 히스토그램 방법, 비트맵 방법 등을 단독으로 또는 서로 조합하여 사용하여 분석할 수 있는데, 아래에서는 APL 방법을 중심으로 설명한다.Whether an abrupt screen transition occurs can be analyzed by using an average picture level (APL) method, a histogram method, a bitmap method, or the like alone or in combination with each other. The APL method will be mainly described below.

타이밍 컨트롤러(11)는, APL 계산부(110), APL 차 계산부(120) 및 전압 제어 신호 생성부(130)를 영상 분석 모듈로 포함할 수 있다.The timing controller 11 may include an APL calculator 110 , an APL difference calculator 120 , and a voltage control signal generator 130 as image analysis modules.

APL 계산부(110)는, 프레임 단위로 입력되는 영상 신호(RGB)를 분석하여 각 프레임에 대해서 영상 전체의 계조 값의 평균인 평균 화상 레벨(APL 값)을 계산한다(Calculate APL). APL 차 계산부(120)는 이웃하는 두 프레임에서 계산된 APL 값의 차값을 계산한다(Calculate APL difference).The APL calculation unit 110 analyzes the image signal (RGB) input in frame units and calculates an average image level (APL value), which is an average of grayscale values of the entire image, for each frame (Calculate APL). The APL difference calculation unit 120 calculates a difference between APL values calculated in two neighboring frames (Calculate APL difference).

전압 제어 신호 생성부(130)는, APL 차 계산부(120)가 계산한 APL 차값을 소정의 값(delta)과 비교하여 화면의 밝기가 급격하게 변화하는지 확인할 수 있는데, APL 차값이 크면 급격한 화면 전환, 특히 휘도 레벨이 급격히 바뀌는 것으로 판단할 수 있고, APL 차값이 작으면 급격한 화면 전환이 없는 것으로 판단할 수 있다.The voltage control signal generation unit 130 compares the APL difference value calculated by the APL difference calculation unit 120 with a predetermined value (delta) to check whether the brightness of the screen changes rapidly. If the APL difference value is large, the screen rapidly changes. It can be determined that the transition, in particular, the luminance level is rapidly changed, and if the APL difference value is small, it can be determined that there is no rapid screen transition.

전압 제어 신호 생성부(130)는, APL 차값이 소정의 값보다 크면 초기화 전압을 올리기 위한 초기화 전압 제어 신호(IVC)를 예를 들어, 로직 하이(Logic High)(또는 로직 로우(Logic Low)로 생성하여 전원 생성부(16)에 전달하고, APL 차값이 소정의 값보다 작으면 초기화 전압을 낮추기 위한 초기화 전압 제어 신호(IVC)를 로직 로우(또는 로직 하이)로 생성하여 전원 생성부(16)에 전달할 수 있다.The voltage control signal generator 130 converts the initialization voltage control signal IVC for raising the initialization voltage to, for example, logic high (or logic low) when the APL difference is greater than a predetermined value. generated and transmitted to the power generation unit 16, and when the APL difference value is smaller than a predetermined value, the initialization voltage control signal IVC for lowering the initialization voltage is generated as a logic low (or logic high) to power the power generation unit 16 can be forwarded to

전원 제어부(16)는, 연산 증폭기와 저항들(미도시)로 구성되어 초기화 전압 제어 신호(IVC)를 입력 받아 초기화 전압을 가변하여 출력하는데, 예를 들어 로직 하이의 초기화 전압 제어 신호(IVC)가 입력되면 초기화 전압(VINI)을 올리고(Raise VINI), 로직 로우의 초기화 전압 제어 신호(IVC)가 입력되면 초기화 전압(VINI)을 기준 초기화 전압으로 낮출 수 있다(Lower VINI).The power control unit 16 is composed of an operational amplifier and resistors (not shown), receives the initialization voltage control signal IVC, and outputs the variable initialization voltage. For example, the logic high initialization voltage control signal IVC When is input, the initialization voltage (V INI ) can be raised (Raise V INI ), and when the logic low initialization voltage control signal (IVC) is input, the initialization voltage (V INI ) can be lowered to the reference initialization voltage (Lower V INI ).

전압 제어 신호 생성부(130)는, APL 차값이 소정의 값보다 클 때 초기화 전압 제어 신호(IVC)를 로직 하이로 생성하되, APL 차값이 소정의 값보다 작아지더라도 예를 들어 2~3 프레임동안 초기화 전압 제어 신호(IVC)를 초기화 전압을 올리는 로직 하이로 유지하여, 초기화 전압(VINI)이 너무 급격하게 바뀌지 않도록 하고, 구동 트랜지스터와 OLED의 전압이나 전류의 변화를 원활하게 할 수 있다.The voltage control signal generation unit 130 generates the initialization voltage control signal IVC as logic high when the APL difference value is greater than a predetermined value, but even if the APL difference value is smaller than the predetermined value, for example, 2 to 3 frames are generated. During this process, the initialization voltage control signal IVC is maintained at a logic high level to increase the initialization voltage, so that the initialization voltage V INI does not change too rapidly and the voltage or current of the driving transistor and the OLED can be changed smoothly.

한편, 두 프레임 사이 APL 차값이 소정의 값보다 작더라도 APL 값이 소정 값보다 클 때 초기화 전압(VINI)을 올릴 수 있는데, 화면의 계조 값이 커 화면이 충분히 밝을 때에는 초기화 전압(VINI)이 상대적으로 높아도 문제가 없고, 구동 트랜지스터나 OLED의 단자의 전압의 변화 폭을 줄여 반응 속도를 높이는 이점이 발생한다.Meanwhile, even if the APL difference between the two frames is smaller than a predetermined value, the initialization voltage (V INI ) can be raised when the APL value is greater than the predetermined value. There is no problem even if this is relatively high, and the advantage of increasing the reaction speed by reducing the range of change in the voltage of the terminal of the driving transistor or OLED occurs.

전압 제어 신호 생성부(130)는, APL 차값이 소정의 값보다 작더라도 APL 값이 소정 값 이하이면 초기화 전압 제어 신호(IVC)를 로직 하이로 생성하여, 전원 제어부(16)가 초기화 전압(VINI)을 올리게 할 수도 있다.The voltage control signal generation unit 130 generates the initialization voltage control signal IVC as a logic high when the APL value is less than or equal to the predetermined value even if the APL difference value is less than the predetermined value, so that the power control unit 16 sets the initialization voltage (V). INI ) may be raised.

화면의 휘도가 크게 변하는 프레임의 데이터 전압이 패널의 픽셀들에 인가하기 전에, 예를 들어 n번째 프레임과 (n+1)번째 프레임 사이 APL 차값이 클 때 (n+1)번째 프레임의 초기화 기간(TI)에 상향된 초기화 전압이 픽셀 회로에 인가되도록 해야 하고, 이러한 타이밍에 맞추어 전압 제어 신호 생성부(130)는 초기화 전압 제어 신호(IVC)를 생성하고 전원 생성부(16)는 초기화 전압을 올릴 수 있다.Initialization period of the (n+1)th frame before the data voltage of the frame in which the luminance of the screen changes greatly is applied to the pixels of the panel, for example, when the APL difference between the nth frame and the (n+1)th frame is large The initialization voltage raised to (T I ) should be applied to the pixel circuit, and in accordance with this timing, the voltage control signal generator 130 generates the initialization voltage control signal IVC and the power generator 16 generates the initialization voltage can raise

전원 생성부(16)가 초기화 전압을 올리는 레벨은 픽셀 회로의 구성에 따라 달라질 수 있고, 실험을 통해 결정될 수 있다.The level at which the power generation unit 16 raises the initialization voltage may vary depending on the configuration of the pixel circuit and may be determined through an experiment.

영상 분석 모듈은, 도 9와 같이 APL만을 이용할 수 있지만, 히스토그램 방법이나 비트맵 방법을 추가하여, 영상의 휘도 분포나 최대 계조 값을 고려하여 더 효과적으로 초기화 전압을 가변할 수 있다. 즉, APL은 단순한 평균으로 영상의 부분적인 특성이 반영이 안되지만 비트맵 방법을 이용하여 부분적인 특성을 추출할 수 있고, 히스토그램 방법을 통하여 영상의 실제 최대값도 파악할 수 있다.The image analysis module may use only the APL as shown in FIG. 9 , but may more effectively vary the initialization voltage by adding a histogram method or a bitmap method in consideration of the luminance distribution or maximum grayscale value of the image. That is, APL is a simple average, and partial characteristics of the image are not reflected, but partial characteristics can be extracted using the bitmap method, and the actual maximum value of the image can be grasped through the histogram method.

또는, 영상 분석 모듈은, 히스토그램 방법으로 피크의 위치(계조)와 피크 높이(피크에 해당하는 계조를 표현하는 픽셀의 개수 또는 도수) 및 피크 사이 간격을 계산하고, 이웃 프레임의 값을 비교하여 화면 밝기가 급격하게 변하는지 확인하되, 비트맵 방법을 이용하여 피크 계조를 이루는 픽셀들이 적어도 하나 이상의 그룹을 이루어 서로 인접하는지 확인하여 인접할 경우에만 초기화 전압을 변경할 수 있다.Alternatively, the image analysis module calculates the position (gray level) and peak height (the number or frequency of pixels representing the gray level corresponding to the peak) and the interval between the peaks in a histogram method, and compares the values of neighboring frames to display the screen. It is checked whether the brightness changes rapidly, but it is checked whether the pixels constituting the peak grayscale are adjacent to each other in at least one group by using the bitmap method, and the initialization voltage can be changed only when they are adjacent to each other.

이렇게 함으로써 영상의 일부에서만 나타날 수 있는 끌림 현상도 개선하여 응답 속도 개선이 가능하고, 블랙 박스와 같은 부분적인 어두운 계조가 밝게 표현되는 현상도 개선할 수 있게 된다.By doing this, it is possible to improve the response speed by improving the dragging phenomenon that may appear only in a part of the image, and also to improve the phenomenon that a partial dark gradation such as a black box is brightly expressed.

본 발명은, 프레임 사이에 구동 트랜지스터 및/또는 유기 발광 소자를 초기화하는 픽셀 회로 구성에서 영상 분석을 통해 초기화 전압을 적절하게 조절함으로써, 낮은 계조의 데이터에 대해서 충분히 낮은 휘도를 확보할 수 있게 되고, 이에 따라 광학 보상 에러에 의한 제품 불량 문제를 해결할 수 있게 되고, 블랙 휘도만을 고려할 때 발생하는 응답 속도도 개선할 수 있게 된다.According to the present invention, in a pixel circuit configuration for initializing a driving transistor and/or an organic light emitting element between frames, by appropriately adjusting an initialization voltage through image analysis, it is possible to secure sufficiently low luminance for low grayscale data, Accordingly, it is possible to solve the problem of product defects due to optical compensation errors, and to improve the response speed that occurs when only black luminance is considered.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Through the above description, those skilled in the art will know that various changes and modifications are possible without departing from the spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be determined by the claims.

10: 표시 패널 11: 타이밍 컨트롤러
12: 데이터 구동 회로 13: 게이트 구동 회로
14: 데이터 라인 15: 게이트 라인
16: 전원 생성부 110: APL 계산부
120: APL 차 계산부 130: 전압 제어 신호 생성부10: display panel 11: timing controller
12: data driving circuit 13: gate driving circuit
14: data line 15: gate line
16: power generation unit 110: APL calculation unit
120: APL difference calculation unit 130: voltage control signal generation unit

Claims (12)

발광 소자, 영상 데이터에 대응하는 데이터 전압을 저장하기 위한 커패시터 및 상기 발광 소자에 상기 데이터 전압에 대응하는 구동 전류를 흐르게 하는 구동 트랜지스터를 포함하는 픽셀을 복수 개 구비하는 표시 패널;
상기 표시 패널의 구동을 제어하기 위한 제어 신호를 생성하고 상기 영상 데이터를 분석하고 이를 근거로 전압 제어 신호를 생성하기 위한 타이밍 컨트롤러; 및
상기 픽셀로 출력되는 저전위 구동 전압을 고정한 상태에서 상기 전압 제어 신호를 근거로 상기 복수 개의 픽셀을 초기화하기 위한 초기화 전압을 가변하여 상기 표시 패널에 공급하기 위한 전원 생성부를 포함하여 구성되고,
상기 타이밍 컨트롤러는, n번째 프레임의 영상 데이터와 (n+1)번째 프레임의 영상 데이터를 비교하여, 휘도 변화가 소정 값보다 클 때 상기 전압 제어 신호를 상기 초기화 전압의 레벨을 올리도록 하는 제1 로직 값으로 생성하고, 상기 휘도 변화가 상기 소정 값보다 작을 때 상기 전압 제어 신호를 상기 초기화 전압의 레벨을 낮추도록 하는 제2 로직 값으로 생성하는 것을 특징으로 하는 표시 장치.a display panel having a plurality of pixels including a light emitting element, a capacitor for storing a data voltage corresponding to image data, and a driving transistor for flowing a driving current corresponding to the data voltage to the light emitting element;
a timing controller for generating a control signal for controlling driving of the display panel, analyzing the image data, and generating a voltage control signal based thereon; and
a power generation unit configured to vary an initialization voltage for initializing the plurality of pixels based on the voltage control signal in a state in which a low-potential driving voltage output to the pixel is fixed, and supply the variable initialization voltage to the display panel;
The timing controller compares image data of the n-th frame with image data of the (n+1)-th frame, and increases the level of the initialization voltage using the voltage control signal when a luminance change is greater than a predetermined value. and generating a second logic value for lowering the level of the initialization voltage when the change in luminance is smaller than the predetermined value. 제1 항에 있어서,
상기 초기화 전압은, 상기 픽셀에 상기 영상 데이터에 대응하는 데이터 전압이 인가되기에 앞서, 상기 구동 트랜지스터의 게이트 전극과 상기 발광 소자의 애노드 전극 중 하나 이상을 초기화하는 것을 특징으로 하는 표시 장치.According to claim 1,
The initialization voltage initializes at least one of a gate electrode of the driving transistor and an anode electrode of the light emitting device before a data voltage corresponding to the image data is applied to the pixel. 제2 항에 있어서,
상기 타이밍 컨트롤러는, 상기 구동 트랜지스터의 게이트 전극에 상기 초기화 전압이 인가되는 초기화 기간, 상기 발광 소자의 애노드 전극에 상기 초기화 전압을 인가하고 상기 구동 트랜지스터의 문턱 전압을 샘플링 하여 상기 커패시터에 저장하는 샘플링 기간 및 상기 구동 전류가 상기 발광 소자에 흘러 상기 발광 소자가 빛을 발하는 에미션 기간으로 하나의 프레임을 나누어 구동하는 것을 특징으로 하는 표시 장치.According to claim 2,
The timing controller includes an initialization period in which the initialization voltage is applied to the gate electrode of the driving transistor, a sampling period in which the initialization voltage is applied to the anode electrode of the light emitting element, and a threshold voltage of the driving transistor is sampled and stored in the capacitor. and driving by dividing one frame into an emission period during which the driving current flows through the light emitting element and the light emitting element emits light. 삭제delete 제1 항에 있어서,
상기 타이밍 컨트롤러는, 프레임마다 평균 화상 레벨(APL)을 계산하기 위한 APL 계산부, 연속하는 두 프레임 사이 APL 차값을 계산하기 위한 APL 차 계산부 및 상기 APL 차값이 제1 값보다 클 때 상기 제1 로직 값의 전압 제어 신호를 생성하고 상기 APL 차값이 상기 제1 값보다 작을 때 상기 제2 로직 값의 전압 제어 신호를 생성하는 전압 제어 신호 생성부를 포함하는 것을 특징으로 하는 표시 장치.According to claim 1,
The timing controller includes an APL calculation unit for calculating an average picture level (APL) for each frame, an APL difference calculation unit for calculating an APL difference between two consecutive frames, and the first APL difference when the APL difference is greater than a first value. and a voltage control signal generator configured to generate a voltage control signal of a logic value and to generate a voltage control signal of the second logic value when the APL difference is less than the first value. 제5 항에 있어서,
상기 전압 제어 신호 생성부는, 상기 APL 차값이 상기 제1 값보다 작고 상기 n번째 프레임과 (n+1)번째 프레임의 APL이 제2 값보다 클 때, 상기 제1 로직 값의 전압 제어 신호를 생성하는 것을 특징으로 하는 표시 장치.According to claim 5,
The voltage control signal generation unit generates a voltage control signal having the first logic value when the APL difference is less than the first value and APLs of the nth frame and the (n+1)th frame are greater than a second value. A display device characterized in that 제5 항에 있어서,
상기 전원 생성부는, 상기 n번째 프레임과 (n+1)번째 프레임의 APL 차값이 상기 제1 값보다 클 때, 상기 (n+1)번째 프레임의 영상 데이터가 상기 픽셀에 인가되기 전에 상기 초기화 전압의 레벨을 올리는 것을 특징으로 하는 표시 장치.According to claim 5,
When the APL difference between the n-th frame and the (n+1)-th frame is greater than the first value, the power generation unit may set the initialization voltage before the image data of the (n+1)-th frame is applied to the pixel. A display device characterized in that for raising the level of. 제7 항에 있어서,
상기 전압 제어 신호 생성부는, 상기 n번째 프레임과 (n+1)번째 프레임의 APL 차값이 상기 제1 값보다 클 때, 소정 개수의 프레임 기간 동안 상기 전압 제어 신호를 상기 제1 로직 값으로 생성하는 것을 특징으로 하는 표시 장치.According to claim 7,
The voltage control signal generation unit generates the voltage control signal as the first logic value for a predetermined number of frame periods when an APL difference between the n-th frame and the (n+1)-th frame is greater than the first value. A display device characterized in that 제1 항에 있어서,
상기 타이밍 컨트롤러는, 상기 n번째 프레임의 히스토그램과 상기 (n+1)번째 프레임의 히스토그램을 생성하고, 각 히스토그램에 대해 피크의 위치와 도수 및 피크 사이 간격을 계산하고 피크를 이루는 픽셀들의 인접 여부를 확인하고, 두 히스토그램을 비교하여 피크의 변화를 분석하고, 이를 근거로 두 프레임 사이 휘도 변화가 상기 소정 값보다 큰지 여부를 판단하는 것을 특징으로 하는 표시 장치.According to claim 1,
The timing controller generates a histogram of the n-th frame and a histogram of the (n+1)-th frame, calculates the location and frequency of peaks, and the interval between peaks for each histogram, and determines whether pixels constituting peaks are adjacent to each other. and comparing the two histograms to analyze the change in the peak, based on which it is determined whether the change in luminance between the two frames is greater than the predetermined value. 발광 소자, 영상 데이터에 대응하는 데이터 전압을 저장하기 위한 커패시터 및 상기 발광 소자에 상기 데이터 전압에 대응하는 구동 전류를 흐르게 하는 구동 트랜지스터를 포함하는 픽셀을 복수 개 구비하는 표시 패널;
상기 표시 패널의 구동을 제어하기 위한 제어 신호를 생성하고 상기 영상 데이터를 분석하고 이를 근거로 전압 제어 신호를 생성하기 위한 타이밍 컨트롤러; 및
상기 픽셀로 출력되는 저전위 구동 전압을 고정한 상태에서 상기 전압 제어 신호를 근거로 상기 복수 개의 픽셀을 초기화하기 위한 초기화 전압을 가변하여 상기 표시 패널에 공급하기 위한 전원 생성부를 포함하여 구성되고,
상기 픽셀은,
상기 데이터 전압을 상기 구동 트랜지스터의 소스 전극에 인가하기 위한 제1 트랜지스터;
상기 전원 생성부가 출력하는 고전위 전압을 상기 구동 트랜지스터의 소스 전극에 인가하기 위한 제2 트랜지스터;
상기 구동 트랜지스터의 게이트 전극과 드레인 전극을 연결하기 위한 제3 트랜지스터;
상기 구동 트랜지스터의 드레인 전극과 상기 발광 소자의 애노드 전극을 연결하기 위한 제4 트랜지스터;
상기 구동 트랜지스터의 게이트 전극에 상기 초기화 전압을 인가하기 위한 제5 트랜지스터; 및
상기 발광 소자의 애노드 전극에 초기화 전압을 인가하기 위한 제6 트랜지스터를 더 구비하는 것을 특징으로 하는 표시 장치.a display panel having a plurality of pixels including a light emitting element, a capacitor for storing a data voltage corresponding to image data, and a driving transistor for flowing a driving current corresponding to the data voltage to the light emitting element;
a timing controller for generating a control signal for controlling driving of the display panel, analyzing the image data, and generating a voltage control signal based thereon; and
a power generation unit configured to vary an initialization voltage for initializing the plurality of pixels based on the voltage control signal in a state in which a low-potential driving voltage output to the pixel is fixed, and supply the variable initialization voltage to the display panel;
The pixel is
a first transistor for applying the data voltage to a source electrode of the driving transistor;
a second transistor for applying the high potential voltage output from the power generation unit to the source electrode of the driving transistor;
a third transistor for connecting a gate electrode and a drain electrode of the driving transistor;
a fourth transistor for connecting the drain electrode of the driving transistor and the anode electrode of the light emitting element;
a fifth transistor configured to apply the initialization voltage to a gate electrode of the driving transistor; and
The display device further comprising a sixth transistor for applying an initialization voltage to an anode electrode of the light emitting element. 제10 항에 있어서,
상기 데이터 전압을 상기 픽셀에 인가하기 위한 데이터 구동 회로; 및
초기화 기간에 상기 제5 트랜지스터를 활성화하기 위한 제1 스캔 신호, 샘플링 기간에 상기 제1, 제3 및 제6 트랜지스터를 활성화하기 위한 제2 스캔 신호 및 에미션 기간에 상기 제2 및 제6 트랜지스터를 활성화하기 위한 에미션 신호를 생성하는 게이트 구동 회로를 더 포함하여 구성되는 표시 장치.According to claim 10,
a data driving circuit for applying the data voltage to the pixel; and
A first scan signal for activating the fifth transistor in an initialization period, a second scan signal for activating the first, third and sixth transistors in a sampling period and the second and sixth transistors in an emission period. A display device configured to further include a gate driving circuit generating an emission signal for activation. 발광 소자와 상기 발광 소자에 전류를 구동하기 위한 구동 트랜지스터를 포함하는 복수 개의 픽셀을 구비하는 표시 패널에 표시할 영상 데이터를 분석하여 연속하는 두 프레임의 평균 화상 레벨(APL)의 차값을 구하는 단계;
상기 APL 차값이 제1 값보다 클 때, 상기 구동 트랜지스터의 게이트 전극과 상기 발광 소자의 애노드 전극 중 하나 이상을 초기화하는 초기화 전압을 제1 로직 값으로 전압 제어 신호를 생성하는 단계;
상기 APL 차값이 제1 값보다 작을 때, 제2 로직 값으로 상기 전압 제어 신호를 생성하는 단계; 및
상기 픽셀로 출력되는 저전위 구동 전압을 고정한 상태에서 상기 전압 제어 신호를 근거로 상기 초기화 전압을 생성하되, 상기 초기화 전압이 상기 제1 로직 값일 때 상기 초기화 전압을 올리고 상기 초기화 전압이 상기 제2 로직 값일 때 상기 초기화 전압을 내리는, 단계를 포함하여 이루어지는 표시 장치에서 초기화 전압을 조절하는 방법.
Analyzing image data to be displayed on a display panel having a plurality of pixels including a light emitting element and a driving transistor for driving a current to the light emitting element to obtain a difference between average image levels (APL) of two consecutive frames;
generating a voltage control signal using an initialization voltage for initializing at least one of a gate electrode of the driving transistor and an anode electrode of the light emitting device as a first logic value when the APL difference value is greater than a first value;
generating the voltage control signal with a second logic value when the APL difference is smaller than the first value; and
The initialization voltage is generated based on the voltage control signal in a state in which the low-potential driving voltage output to the pixel is fixed, and when the initialization voltage is the first logic value, the initialization voltage is raised and the initialization voltage is the second logic value. A method for adjusting an initialization voltage in a display device comprising the step of lowering the initialization voltage when the initialization voltage is
KR1020170163574A 2017-11-30 2017-11-30 Display device KR102526354B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170163574A KR102526354B1 (en) 2017-11-30 2017-11-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170163574A KR102526354B1 (en) 2017-11-30 2017-11-30 Display device

Publications (2)

Publication Number Publication Date
KR20190064200A KR20190064200A (en) 2019-06-10
KR102526354B1 true KR102526354B1 (en) 2023-04-28

Family

ID=66848440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170163574A KR102526354B1 (en) 2017-11-30 2017-11-30 Display device

Country Status (1)

Country Link
KR (1) KR102526354B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112863446B (en) * 2021-01-22 2022-06-17 京东方科技集团股份有限公司 Display compensation module, display compensation method and display device
CN114187872B (en) * 2021-12-03 2023-01-17 武汉天马微电子有限公司 Display panel driving method and display device
KR20230146160A (en) 2022-04-11 2023-10-19 삼성디스플레이 주식회사 Display device and driving method thereof
CN114758618A (en) * 2022-04-15 2022-07-15 京东方科技集团股份有限公司 Pixel circuit, driving method thereof and display panel

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077552A (en) * 2012-12-14 2014-06-24 삼성디스플레이 주식회사 Organic Light Emitting Display Device and Driving Method Thereof
KR102390266B1 (en) * 2015-08-04 2022-04-26 삼성디스플레이 주식회사 Display device and method of driving the same

Also Published As

Publication number Publication date
KR20190064200A (en) 2019-06-10

Similar Documents

Publication Publication Date Title
KR102617966B1 (en) Electroluminescent Display Device and Driving Method thereof
KR102570824B1 (en) Gate driving part and electroluminescent display device having the same
JP5611312B2 (en) Organic light emitting diode display device and driving method thereof
KR101961424B1 (en) Display device and driving method of the same
CN112349243B (en) Display device
US9842538B2 (en) Organic light emitting display device and method for driving the same
KR101920492B1 (en) Organic light emitting diode display device
KR102234020B1 (en) Organic Light Emitting Display
KR102526354B1 (en) Display device
JP6960026B2 (en) Display device
KR102588103B1 (en) Display device
KR102653575B1 (en) Display device
US9542886B2 (en) Organic light emitting display device and method for driving the same
KR20110122410A (en) Organic light emitting diode display and driving method thereof
JP2010145446A (en) Display device, method of driving display device, and electronic apparatus
KR20090118225A (en) Display device and driving method thereof
JP5716292B2 (en) Display device, electronic device, and driving method of display device
US10475367B2 (en) Display device
KR102417424B1 (en) Tiled display and luminance compensation method thereof
KR20150072593A (en) Organic light emitting display device
KR20200073419A (en) Gate driver and Organic light emitting diode display device using the gate driver and operation method therof
KR20110113333A (en) Organic light emitting diode display and driving method thereof
KR102604731B1 (en) Display device
US11037500B2 (en) Display apparatus having different gate signal applying timings and method of driving display panel using the same
KR20180078861A (en) Method for driving orgainc light emitting diode display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant