KR102366197B1 - Display device and method of driving thereof - Google Patents
Display device and method of driving thereof Download PDFInfo
- Publication number
- KR102366197B1 KR102366197B1 KR1020170173364A KR20170173364A KR102366197B1 KR 102366197 B1 KR102366197 B1 KR 102366197B1 KR 1020170173364 A KR1020170173364 A KR 1020170173364A KR 20170173364 A KR20170173364 A KR 20170173364A KR 102366197 B1 KR102366197 B1 KR 102366197B1
- Authority
- KR
- South Korea
- Prior art keywords
- data voltage
- driving mode
- pixel
- display device
- frame
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 표시장치 및 그 구동 방법에 관한 것이다. 본 발명의 일 실시예에 따른 표시장치 구동 방법은 표시장치의 구동 모드를 판단하는 단계, 상기 표시장치의 구동 모드가 저속 구동 모드일 경우, 각 픽셀의 데이터 전압 증가량을 산출하는 단계, 상기 각 픽셀의 데이터 전압 증가량을 기초로 미리 설정된 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀의 수를 산출하는 단계, 전체 픽셀 수에 대한 상기 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율을 계산하는 단계 및 상기 비율이 미리 설정된 기준 비율 이상일 경우, 미리 설정된 보상 시간 동안 상기 표시장치의 구동 모드를 보상 구동 모드로 변경하는 단계를 포함한다. The present invention relates to a display device and a driving method thereof. A method of driving a display device according to an embodiment of the present invention includes determining a driving mode of the display device, calculating an increase amount of a data voltage of each pixel when the driving mode of the display device is a low speed driving mode; calculating the number of pixels having a data voltage increment greater than or equal to a preset reference data voltage increment based on the data voltage increment of and changing a driving mode of the display device to a compensation driving mode for a preset compensation time when the ratio is equal to or greater than a preset reference ratio.
Description
본 발명은 표시장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 픽셀의 계조 변화에 따라 구동 모드를 변경하는 표시장치 및 그 구동 방법에 관한 것이다.BACKGROUND OF THE
액정표시장치는 액정을 투과하는 광의 양을 조절하여 화상을 표시하는 디스플레이 장치로서 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비전력을 갖는 장점으로 인해 산업 전반에 걸쳐 광범위하게 사용되고 있다.The liquid crystal display is a display device that displays an image by controlling the amount of light passing through the liquid crystal, and is widely used throughout the industry due to the advantages of being thinner and lighter than other display devices and having low power consumption.
액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동 방식의 액정표시장치에는 픽셀마다 박막 트랜지스터(Thin Film Transistor)가 형성되어 있다.A liquid crystal display displays an image by controlling an electric field applied to liquid crystal molecules according to a data voltage. In an active matrix driving type liquid crystal display device, a thin film transistor is formed for each pixel.
액티브 매트릭스 타입의 OLED 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 사용한다. 이와 같은 OLED는 응답 속도가 빠르고 소비 전력이 작으며, 발광 효율, 휘도 및 시야각이 크다는 장점이 있어 다양한 표시장치에서 사용되고 있다. An active matrix type OLED display uses an organic light emitting diode (hereinafter, referred to as "OLED") that emits light by itself. Such OLEDs have advantages of fast response speed, low power consumption, and large luminous efficiency, luminance, and viewing angle, and thus are used in various display devices.
OLED 표시장치를 구성하는 다수의 픽셀들 각각은 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED와, OLED를 독립적으로 구동하는 픽셀 회로를 구비한다. Each of the plurality of pixels constituting the OLED display includes an OLED composed of an organic light emitting layer between an anode and a cathode, and a pixel circuit independently driving the OLED.
픽셀 회로는 주로 스위칭 트랜지스터, 커패시터 및 구동 트랜지스터를 포함한다. The pixel circuit mainly includes a switching transistor, a capacitor and a driving transistor.
스위칭 트랜지스터는 스캔 펄스에 응답하여 데이터 전압을 커패시터에 충전하고, 구동 트랜지스터는 커패시터에 충전된 데이터 전압에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다. The switching transistor charges the data voltage to the capacitor in response to the scan pulse, and the driving transistor controls the amount of current supplied to the OLED according to the data voltage charged in the capacitor to control the amount of light emitted by the OLED.
OLED 표시장치의 소비전력을 줄이기 위한 방안은 여러 가지가 알려져 있는데, 그중 하나가 저속 구동 기술이다. Several methods are known to reduce power consumption of OLED display devices, and one of them is a low-speed driving technology.
저속 구동 기술은 데이터의 변화량에 따라 프레임 주파수(즉, 구동 주파수)를 변경시키는 방식을 사용한다. The low-speed driving technique uses a method of changing the frame frequency (ie, the driving frequency) according to the amount of data change.
예를 들어, 데이터 변화가 없는 정지 영상에서 입력 프레임 주파수(노멀 프레임 주파수, 예컨대 60[Hz])보다 느린 프레임 주파수로 표시장치의 화면을 리프레쉬(refresh) 시킨다. For example, in a still image with no data change, the screen of the display device is refreshed with a frame frequency slower than the input frame frequency (normal frame frequency, for example, 60 [Hz]).
일반적으로, OLED 표시장치는 구동 과정에서 구동 트랜지스터 및 OLED의 특성에 따라 패턴 전환 시 패턴 전환 완료에 수 프레임이 소요되는 지연 현상이 발생할 수 있다. In general, during the driving process of an OLED display device, a delay phenomenon that takes several frames to complete the pattern change may occur during pattern change depending on the characteristics of the driving transistor and the OLED.
고속 구동 방식의 경우, 노멀 프레임 주파수에 따라 매 프레임 기간마다 각 픽셀에 데이터가 기입되기 때문에 데이터의 계조 차이가 크더라도 지연 현상이 거의 발생하지 않으나, 저속 구동의 경우에는 이와 같은 지연 현상이 육안으로 인지될 수 있어 문제된다. In the case of the high-speed driving method, since data is written to each pixel in each frame period according to the normal frame frequency, even if the data gradation difference is large, there is little delay. It can be perceived as a problem.
구체적으로, 저속 구동 모드에서 동일 픽셀에 연속으로 기입되는 이전 데이터와 현재 데이터 간 계조 차이가 크면, 픽셀 전압이 목표 계조의 전압에 빠르게 도달하지 못하게 된다. Specifically, in the low-speed driving mode, if the grayscale difference between previous data and current data successively written to the same pixel is large, the pixel voltage may not quickly reach the target grayscale voltage.
이때 픽셀의 전압은 이전 데이터의 목표 전압으로부터 현재 데이터의 목표 전압에 바로 도달하지 않고 중간 전압을 거쳐 목표 전압에 도달하게 되고, 픽셀의 계조 전환에 소요되는 시간이 상대적으로 길어질 수 있다.In this case, the voltage of the pixel does not immediately reach the target voltage of the current data from the target voltage of the previous data, but reaches the target voltage through an intermediate voltage, and the time required for grayscale conversion of the pixel may be relatively long.
이와 같은 저속 구동 모드의 응답 지연 현상은 특히 이전 데이터의 계조 보다 현재 데이터의 계조가 높고, 그 계조 차이가 클수록 두드러지는데, 이는 구동 트랜지스터의 히스테리시스(Hysteresis)에 의한 것으로, 특히 저계조에서의 OLED 충전 시간 지연 및 구동 트랜지스터의 문턱 전압(Vth) 변동으로 인한 게이트-소스 전압(Vgs)의 변화가 주요 원인이 된다.The response delay phenomenon in the low-speed driving mode is particularly noticeable as the gray level of the current data is higher than that of the previous data, and the difference between the gray levels is greater. The main cause is a change in the gate-source voltage (Vgs) due to a time delay and a change in the threshold voltage (Vth) of the driving transistor.
도 1은 구동 트랜지스터의 히스테리시스 특성을 보여주는 그래프이다.1 is a graph showing a hysteresis characteristic of a driving transistor.
도 1을 참고하면, 픽셀의 계조가 저계조에서 고계조로 변할 경우의 전압-전류 특성(12) 및 픽셀의 계조가 고계조에서 저계조로 변할 경우의 전압-전류 특성(14)이 도시되어 있다. Referring to FIG. 1 , the voltage-
구동 트랜지스터의 문턱 전압(Vth)의 크기 감소는 저계조에서의 게이트-소스 전압(Vgs), 특히 구동 트랜지스터의 소스 노드에 인가되어있던 전압(Vs)의 크기에 영향을 받는다.The decrease in the threshold voltage Vth of the driving transistor is affected by the gate-source voltage Vgs in the low grayscale, particularly the voltage Vs applied to the source node of the driving transistor.
픽셀의 계조가 저계조에서 고계조로 변하면, 구동 트랜지스터의 게이트에 인가되는 전압의 크기는 커진다.When the gray level of the pixel changes from the low gray level to the high gray level, the voltage applied to the gate of the driving transistor increases.
이때 저계조에서 상대적으로 작은 게이트-소스 전압(Vgs)이 구동 트랜지스터에 먼저 인가되었기 때문에, 구동 트랜지스터의 문턱 전압(Vth)의 크기가 ΔVth만큼 감소한 상태에서 고계조에 해당하는 게이트-소스 전압(Vgs)이 구동 트랜지스터에 인가된다.At this time, since a relatively small gate-source voltage Vgs is first applied to the driving transistor in the low grayscale, the gate-source voltage Vgs corresponding to the high grayscale in a state in which the threshold voltage Vth of the driving transistor is reduced by ΔVth ) is applied to the driving transistor.
결국, 동일한 크기의 게이트 전압(Vgs1)의 인가에 대해, 픽셀의 계조가 저계조에서 고계조로 변할 경우의 구동 트랜지스터의 전류(Ids)의 크기는 고계조에서 저계조로 변할 경우의 구동 트랜지스터의 전류(Ids)의 크기보다 ΔIds만큼 커지게 된다. As a result, in response to the application of the same gate voltage Vgs1, when the gray level of the pixel changes from the low gray level to the high gray level, the current Ids of the driving transistor changes from the high gray level to the low gray level. It becomes larger by ΔIds than the magnitude of the current Ids.
도 2는 구동 트랜지스터의 히스테리시스 특성으로 인한 응답 시간 지연을 나타낸 그래프이다.2 is a graph illustrating a response time delay due to a hysteresis characteristic of a driving transistor.
도 1 및 도 2를 참조하면, 픽셀의 계조가 블랙 계조, 즉 0계조의 상태에서 화이트 계조, 즉 255계조로 전환되는 과정을 나타낸 그래프가 도시되어 있다.Referring to FIGS. 1 and 2 , graphs showing a process in which a pixel grayscale is converted from a black grayscale, that is, a 0 grayscale, to a white grayscale, that is, a 255 grayscale is shown.
전술한 것과 같이, 픽셀의 계조가 저계조에서 고계조로 변할 경우 구동 트랜지스터의 전류(Ids)는 구동 트랜지스터의 문턱 전압(Vth)의 크기 변동으로 인해 감소하며(22), 결국 픽셀의 계조가 블랙 계조에서 화이트 계조로 변하는 과정에서 첫 번째 프레임의 게이트-소스 전압(Vgs)은 상대적으로 감소한다(24).As described above, when the gray level of the pixel is changed from the low gray level to the high gray level, the current Ids of the driving transistor decreases due to a change in the threshold voltage Vth of the driving transistor (22), and eventually the gray level of the pixel becomes black In the process of changing from grayscale to white grayscale, the gate-source voltage Vgs of the first frame is relatively decreased (24).
이와 같은 게이트-소스 전압(Vgs)의 감소로 인해, 픽셀의 블랙 계조는 첫 번째 프레임에서 즉시 화이트 계조로 전환되지 못하고, 중간 계조를 거쳐 두 번째 프레임에서 화이트 계조로 전환된다(26).Due to the decrease in the gate-source voltage Vgs, the black gray level of the pixel is not immediately converted to the white gray level in the first frame, but is converted to the white gray level in the second frame through the intermediate gray level (26).
표시장치의 저속 구동 시, 이와 같은 중간 계조 픽셀은 사용자의 육안으로 인지될 수 있으며, 특히 표시장치의 전체 픽셀에서 중간 계조 픽셀이 차지하는 비율에 따라 화면 끌림 또는 잔상 등과 같은 화질 저하를 유발할 수 있어 문제 된다.When the display device is driven at a low speed, such half-gray pixels can be recognized by the user's naked eye, and in particular, depending on the ratio of half-tone pixels to all pixels of the display device, it may cause picture quality deterioration such as screen dragging or afterimages. do.
본 발명은 프레임 패턴을 분석하여 보상 구동 모드를 적용함으로써, 응답 시간 지연의 발생으로 인한 화질 저하를 방지할 수 있는 표시장치 및 그 구동 방법을 제공하는 것을 목적으로 한다. An object of the present invention is to provide a display device capable of preventing image quality deterioration due to response time delay by applying a compensation driving mode by analyzing a frame pattern, and a driving method thereof.
또한 본 발명은 프레임 패턴을 분석하여 선택적으로 보상 구동 모드를 적용함으로써, 소비 전력을 감소시킬 수 있는 표시장치 및 그 구동 방법을 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a display device capable of reducing power consumption and a driving method thereof by selectively applying a compensation driving mode by analyzing a frame pattern.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 일 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the objects mentioned above, and other objects and advantages of the present invention not mentioned can be understood by the following description, and will be more clearly understood by an embodiment of the present invention . It will also be readily apparent that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the appended claims.
이러한 목적을 달성하기 위한 본 발명의 일 측면은 표시장치의 구동 모드를 판단하는 단계, 상기 표시장치의 구동 모드가 저속 구동 모드일 경우, 각 픽셀의 데이터 전압 증가량을 산출하는 단계, 상기 각 픽셀의 데이터 전압 증가량을 기초로 미리 설정된 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀의 수를 산출하는 단계, 전체 픽셀 수에 대한 상기 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율을 계산하는 단계 및 상기 비율이 미리 설정된 기준 비율 이상일 경우, 미리 설정된 보상 시간 동안 상기 표시장치의 구동 모드를 보상 구동 모드로 변경하는 단계를 포함하는 표시장치 구동 방법을 제공할 수 있다.One aspect of the present invention for achieving this object is to determine a driving mode of a display device, calculating an increase in data voltage of each pixel when the driving mode of the display device is a low-speed driving mode; Calculating the number of pixels having a data voltage increment greater than or equal to a preset reference data voltage increment based on the data voltage increment, calculating a ratio of the number of pixels having a data voltage increment greater than or equal to the reference data voltage increment to the total number of pixels and changing the driving mode of the display device to the compensation driving mode for a preset compensation time when the ratio is equal to or greater than a preset reference ratio.
본 발명의 일 실시예에 따르면, 상기 각 픽셀의 데이터 전압 증가량을 산출하는 단계는 N번째 프레임의 각 픽셀에 대한 데이터 전압을 산출하는 단계 및 상기 N번째 프레임의 각 픽셀에 대한 데이터 전압 및 N-1번째 프레임의 각 픽셀에 대한 데이터 전압의 차이를 계산하는 단계를 포함할 수 있다.According to an embodiment of the present invention, the calculating of the data voltage increase amount of each pixel includes calculating a data voltage for each pixel of an N-th frame, a data voltage for each pixel of the N-th frame, and N− The method may include calculating a difference in data voltages for each pixel of the first frame.
또한 본 발명의 일 실시예에 따르면, 상기 각 픽셀에 대한 데이터 전압은 그레이 레벨 및 데이터 전압 비교테이블을 통해 각 픽셀의 그레이 레벨과 상호 변환될 수 있다. Also, according to an embodiment of the present invention, the data voltage of each pixel may be mutually converted with the gray level of each pixel through a gray level and data voltage comparison table.
또한 본 발명의 일 실시예에 따르면, 상기 기준 데이터 전압 증가량은 패턴 변화 및 데이터 전압 증가량 비교테이블을 기초로 설정될 수 있다.Also, according to an embodiment of the present invention, the reference data voltage increase amount may be set based on a pattern change and a data voltage increase amount comparison table.
또한 본 발명의 일 실시예에 따르면, 상기 표시장치의 구동 모드를 보상 구동 모드로 변경하는 단계는 상기 표시장치의 구동 모드를 패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행하는 제1 보상 구동 모드, 하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 제2 보상 구동 모드 및 패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행함과 동시에, 하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 제3 보상 구동 모드 중 어느 하나의 보상 구동 모드로 변경하는 단계를 포함할 수 있다.Also, according to an embodiment of the present invention, the step of changing the driving mode of the display device to the compensation driving mode includes a first compensation driving in which the driving mode of the display device is driven at a high speed by a preset number of frames at the time of pattern switching. mode, a second compensation driving mode in which a gate start pulse for application of a data voltage is applied two or more times during one frame period, and a high-speed driving by a preset number of frames at the time of pattern switching The method may include changing to any one of the third compensation driving modes in which the gate start pulse for voltage application is applied twice or more.
또한, 이러한 목적을 달성하기 위한 본 발명의 일 측면은 데이터 라인들과 게이트 라인들이 교차되고 픽셀들이 매트릭스 형태로 배치된 표시패널, 상기 표시패널에 데이터를 기입하기 위한 표시패널 구동부 및 표시장치의 구동 모드를 변경하는 타이밍 제어부를 포함하며, 상기 타이밍 제어부는 상기 표시장치의 구동 모드를 판단하고, 상기 표시장치의 구동 모드가 저속 구동 모드일 경우 각 픽셀의 데이터 전압 증가량을 산출하며, 상기 각 픽셀의 데이터 전압 증가량을 기초로 미리 설정된 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀의 수를 산출하고, 전체 픽셀 수에 대한 상기 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율을 계산하며, 상기 비율이 미리 설정된 기준 비율 이상일 경우 미리 설정된 보상 시간 동안 상기 표시장치의 구동 모드를 보상 구동 모드로 변경하는 표시장치를 제공할 수 있다.In addition, an aspect of the present invention for achieving this object is a display panel in which data lines and gate lines cross and pixels are arranged in a matrix form, a display panel driver for writing data to the display panel, and driving of a display device a timing controller for changing a mode, wherein the timing controller determines a driving mode of the display device, calculates an increase in data voltage of each pixel when the driving mode of the display device is a low-speed driving mode, and Calculating the number of pixels having a data voltage increment greater than or equal to a preset reference data voltage increment based on the data voltage increment, and calculating a ratio of the number of pixels having a data voltage increment greater than or equal to the reference data voltage increment to the total number of pixels, the When the ratio is equal to or greater than the preset reference ratio, the display device may change the driving mode of the display device to the compensation driving mode for a preset compensation time.
본 발명의 일 실시예에 따르면, 상기 타이밍 제어부는 N번째 프레임의 각 픽셀에 대한 데이터 전압을 산출하고, 상기 N번째 프레임의 각 픽셀에 대한 데이터 전압 및 N-1번째 프레임의 각 픽셀에 대한 데이터 전압의 차이를 계산하여 상기 각 픽셀의 데이터 전압 증가량을 산출할 수 있다.According to an embodiment of the present invention, the timing controller calculates a data voltage for each pixel of an N-th frame, a data voltage for each pixel of the N-th frame, and data for each pixel in an N-1 th frame By calculating the voltage difference, the data voltage increase amount of each pixel may be calculated.
또한 본 발명의 일 실시예에 따르면, 상기 각 픽셀에 대한 데이터 전압은 그레이 레벨 및 데이터 전압 비교테이블을 통해 각 픽셀의 그레이 레벨과 상호 변환될 수 있다.Also, according to an embodiment of the present invention, the data voltage of each pixel may be mutually converted with the gray level of each pixel through a gray level and data voltage comparison table.
또한 본 발명의 일 실시예에 따르면, 상기 기준 데이터 전압 증가량은 패턴 변화 및 데이터 전압 증가량 비교테이블을 기초로 설정될 수 있다.Also, according to an embodiment of the present invention, the reference data voltage increase amount may be set based on a pattern change and a data voltage increase amount comparison table.
또한 본 발명의 일 실시예에 따르면, 상기 타이밍 제어부는 상기 표시장치의 구동 모드를 패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행하는 제1 보상 구동 모드, 하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 제2 보상 구동 모드 및 패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행함과 동시에, 하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 제3 보상 구동 모드 중 어느 하나의 보상 구동 모드로 변경할 수 있다. In addition, according to an embodiment of the present invention, the timing controller sets the driving mode of the display device to a first compensation driving mode in which high-speed driving is performed by a preset number of frames at the time of pattern switching, and the data voltage is applied during one frame period. In the second compensation driving mode in which the gate start pulse is applied twice or more for It is possible to change to any one compensation driving mode among the third compensation driving modes for which the abnormality is applied.
본 발명에 의하면, 프레임 패턴을 분석하여 보상 구동 모드를 적용함으로써, 응답 시간 지연의 발생으로 인한 화질 저하를 방지할 수 있는 효과가 있다.According to the present invention, by applying the compensation driving mode by analyzing the frame pattern, it is possible to prevent image quality deterioration due to the occurrence of a response time delay.
또한 본 발명에 의하면, 프레임 패턴을 분석하여 선택적으로 보상 구동 모드를 적용함으로써, 소비 전력을 감소시킬 수 있는 효과가 있다.In addition, according to the present invention, by analyzing a frame pattern and selectively applying a compensation driving mode, there is an effect that power consumption can be reduced.
도 1은 구동 트랜지스터의 히스테리시스 특성을 보여주는 그래프이다.
도 2는 구동 트랜지스터의 히스테리시스 특성으로 인한 응답 시간 지연을 나타낸 그래프이다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 구성을 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 표시장치의 표시 패널에 내장된 시프트 레지스터를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 그레이 레벨 및 데이터 전압 비교테이블을 나타낸 표이다.
도 6은 본 발명의 일 실시예에 따른 패턴 및 데이터 전압 증가량 비교테이블을 나타낸 표이다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 구동 모드 변경 동작 과정을 나타낸 흐름도이다.
도 8은 본 발명의 일 실시예에 따른 제1 보상 구동 모드에서 표시장치의 구동 방법을 나타낸 타이밍도이다.
도 9는 발명의 일 실시예에 따른 표시장치의 픽셀 구조의 등가회로를 나타내는 도면이다.
도 10은 도 9의 픽셀 구조의 등가회로에 대한 문턱 전압 변동의 영향을 나타낸 타이밍도이다.1 is a graph showing a hysteresis characteristic of a driving transistor.
2 is a graph illustrating a response time delay due to a hysteresis characteristic of a driving transistor.
3 is a block diagram illustrating a configuration of a display device according to an embodiment of the present invention.
4 is a view for explaining a shift register built in a display panel of a display device according to an embodiment of the present invention.
5 is a table showing a gray level and data voltage comparison table according to an embodiment of the present invention.
6 is a table showing a comparison table of pattern and data voltage increase amount according to an embodiment of the present invention.
7 is a flowchart illustrating an operation process of changing a driving mode of a display device according to an embodiment of the present invention.
8 is a timing diagram illustrating a method of driving a display device in a first compensation driving mode according to an embodiment of the present invention.
9 is a diagram illustrating an equivalent circuit of a pixel structure of a display device according to an embodiment of the present invention.
10 is a timing diagram illustrating an effect of a threshold voltage variation on an equivalent circuit of the pixel structure of FIG. 9 .
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above-described objects, features and advantages will be described below in detail with reference to the accompanying drawings, and accordingly, those of ordinary skill in the art to which the present invention pertains will be able to easily implement the technical idea of the present invention. In describing the present invention, if it is determined that a detailed description of a known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to indicate the same or similar components.
도 3은 본 발명의 일 실시예에 따른 표시장치의 구성을 나타내는 블록도이다.3 is a block diagram illustrating a configuration of a display device according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 일 실시예에 따른 표시장치(3)는 표시패널(32), 타이밍 제어부(34) 및 표시패널 구동부(36, 38)를 포함한다.Referring to FIG. 3 , a
표시패널(32)에는 다수의 데이터 라인과 다수의 스캔 라인이 교차되고, 픽셀들이 매트릭스 형태로 배치되어 다수의 픽셀 영역을 형성하며, 각각의 픽셀 영역에는 트랜지스터가 구비되어 입력된 데이터에 의해 영상을 표시한다.In the
타이밍 제어부(34)는 데이터 구동부(36) 및 게이트 구동부(38)의 구동 타이밍을 제어한다. The
타이밍 제어부(34)는 외부로부터 입력되는 영상 데이터를 표시패널(32)의 해상도에 맞게 재정렬하여 데이터 구동부(36)에 공급한다.The
또한 타이밍 제어부(34)는 타이밍 신호들에 기초하여 데이터 구동부(36)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동부의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 공급한다.In addition, the
게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, VST) 및 게이트 시프트 클럭(Gate Shift Clock, 이하 "클럭(CLK))"이라 함) 등을 포함한다.The gate timing control signal GDC includes a gate start pulse (VST) and a gate shift clock (hereinafter referred to as a “clock CLK”).
표시패널 구동부(36, 38)는 표시패널(32)의 픽셀들에 입력 영상의 데이터를 기입한다. 표시패널 구동부(36, 38)는 타이밍 제어부(34)의 제어 하에 구동되는 데이터 구동부(36)와 게이트 구동부(38)를 포함한다.The
전술한 것과 같이, 표시패널 구동부(36, 38)는 저속 구동 모드로 동작할 수 있다.As described above, the
예를 들어, 저속 구동 모드에서 표시패널 구동부(36, 38)는 정지 영상이 일정 시간 이상 입력될 때 표시패널(32)의 픽셀들에 데이터를 기입하는 리프레쉬 레이트(Refresh rate)를 낮춤으로써 픽셀들의 데이터 기입 주기를 길게 제어하여 소비 전력을 줄일 수 있다.For example, in the low-speed driving mode, the
데이터 구동부(36)는 데이터 제어신호(DDC)를 기반으로 타이밍 제어부(34)로부터 입력되는 입력 영상의 디지털 데이터를 아날로그 데이터 전압으로 변환하여 데이터 라인들에 공급한다.The
데이터 구동부(36)는 디지털 데이터를 감마 보상 전압으로 변환하는 디지털 아날로그 컨버터(Digital to Analog Converter, 이하 "DAC"라 함)를 이용하여 데이터 전압을 출력한다. The
게이트 구동부(38)는 게이트 타이밍 제어신호(GDC)를 기반으로 스캔 신호와 EM 신호를 출력하여 데이터 전압이 충전되는 픽셀을 선택하고 발광 타이밍을 조정한다. The
게이트 구동부(38)는 시프트 레지스터(Shift register)를 이용하여 스캔 신호와 EM 신호를 시프트시킴으로써 각 신호들을 복수의 스캔 라인에 순차적으로 공급할 수 있다.The
게이트 스타트 펄스(VST)는 매 프레임 기간마다 프레임 기간의 초기에 1회 발생되어 시프트 레지스터에 입력되며, 게이트 온 전압 펄스가 출력되는 타이밍을 제어한다. 이때 클럭(CLK)은 시프트 레지스터에 입력되어 시프트 레지스트의 시프트 타이밍(shift timing)을 제어한다. The gate start pulse VST is generated once at the beginning of each frame period, is input to the shift register, and controls the timing at which the gate-on voltage pulse is output. At this time, the clock CLK is input to the shift register to control shift timing of the shift register.
도 4는 본 발명의 일 실시예에 따른 표시장치의 표시 패널에 내장된 시프트 레지스터를 설명하기 위한 도면이다.4 is a view for explaining a shift register built in a display panel of a display device according to an embodiment of the present invention.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 시프트 레지스터는 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)가 공급되는 제1 클럭 신호 공급 라인 및 제2 클럭 신호 공급 라인에 선택적으로 접속되고, 게이트 스타트 펄스(VST)에 따라 종속적으로 구동되는 n개의 스테이지(ST1 내지 STn)를 포함한다.3 and 4 , the shift register according to an embodiment of the present invention supplies a first clock signal supply line and a second clock signal to which a first clock signal CLK1 and a second clock signal CLK2 are supplied. and n stages ST1 to STn selectively connected to the line and dependently driven according to the gate start pulse VST.
제1 게이트 스타트 펄스(VST1)는 제1 스테이지(ST1)에 공급된다. 또한, 제2 스테이지 내지 제n 스테이지(ST2 내지 STn) 각각은 이전 단 스테이지(ST1 내지 STn-1)의 출력 신호를 게이트 스타트 펄스(VST2 내지 VSTn)로 공급받게 된다.The first gate start pulse VST1 is supplied to the first stage ST1. In addition, each of the second to nth stages ST2 to STn receives the output signal of the previous stage ST1 to STn-1 as gate start pulses VST2 to VSTn.
도 4에 도시되지 않았으나, n개의 스테이지(ST1 내지 STn) 각각은 게이트 스타트 펄스(VST)에 기초하여 노드 제어부의 제어에 따른 제1 노드의 전압에 따라 턴-온되는 풀-업 트랜지스터를 통해 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)에 대응되는 게이트 온 전압 펄스를 출력하여 해당 스캔 라인(GL)에 공급한 후, 노드 제어부의 제어에 따른 제2 노드의 전압에 따라 턴-온되는 풀-다운 트랜지스터를 통해 해당 스캔 라인(GL)에 게이트 오프 전압(Voff)을 공급한다.Although not shown in FIG. 4 , each of the n stages ST1 to STn is first generated through a pull-up transistor that is turned on according to the voltage of the first node under the control of the node controller based on the gate start pulse VST. After outputting a gate-on voltage pulse corresponding to the first clock signal CLK1 and the second clock signal CLK2 and supplying it to the corresponding scan line GL, the turn- according to the voltage of the second node under the control of the node controller The gate-off voltage Voff is supplied to the corresponding scan line GL through the pull-down transistor that is turned on.
즉, 게이트 구동부(38)는 시프트 레지스터의 n개의 스테이지(ST1 내지 STn)를 이용하여 n개의 스캔 라인(GL1 내지 GLn)에 게이트 온 전압 펄스를 공급함으로써, 각 신호들을 복수의 스캔 라인에 순차적으로 공급하여 데이터 전압이 충전되는 픽셀들을 선택하고 발광 타이밍을 조절할 수 있다.That is, the
한편, 저속 구동 모드에서 게이트 구동부(38)의 구동 주파수는 타이밍 제어부(34)의 제어에 따라 낮아진다. 따라서, 저속 구동 모드에서 게이트 구동부(38)의 소비 전력은 기본 구동 모드에 비해 대폭 낮아진다.Meanwhile, in the low-speed driving mode, the driving frequency of the
타이밍 제어부(34)는 표시장치(3)의 구동 모드를 판단하고, 표시장치(3)의 구동 모드가 저속 구동 모드일 경우 각 픽셀의 데이터 전압 증가량을 산출한다.The
전술한 것과 같이, 데이터 구동부(36)는 기본 구동 모드에서 매 프레임 마다 타이밍 제어부(34)로부터 수신되는 입력 영상의 데이터를 데이터 전압으로 변환한 후, 변환된 데이터 전압을 각 데이터 라인에 공급한다.As described above, the
이때 타이밍 제어부(34)는 입력 영상의 프레임 데이터를 분석하여 데이터 전압으로 변환한 후, 각 픽셀의 데이터 전압 증가량을 산출한다.At this time, the
타이밍 제어부(34)는 N번째 프레임의 각 픽셀에 대한 데이터 전압을 산출하고, N번째 프레임의 각 픽셀에 대한 데이터 전압 및 N-1번째 프레임의 각 픽셀에 대한 데이터 전압의 차이를 계산하여 각 픽셀의 데이터 전압 증가량을 산출할 수 있다.The
예를 들어, N번째 프레임이 현재 입력된 프레임일 경우, 타이밍 제어부(34)는 N번째 프레임의 각 픽셀에 대한 데이터 전압과 이전에 입력된 N-1번째 프레임의 각 픽셀에 대한 데이터 전압과 비교하여 데이터 전압 증가량을 산출할 수 있다.For example, when the N-th frame is the currently input frame, the
이와 같은 각 픽셀의 데이터 전압 증가량 산출은 타이밍 제어부(34)의 프레임 패턴 분석, 즉 프레임 별 각 픽셀의 데이터 전압의 분석을 통해 이루어질 수 있으며, 특히 이전에 입력된 프레임의 각 픽셀에 대한 데이터 전압은 이후 입력되는 프레임의 각 픽셀에 대한 데이터 전압과 비교될 수 있도록 타이밍 제어부(34)에 포함된 별도의 저장 공간에 저장될 수 있다.The calculation of the data voltage increase amount of each pixel can be performed through the frame pattern analysis of the
즉, 타이밍 제어부(34)는 입력 영상의 프레임 데이터의 분석을 통해 표시장치(3)의 각 픽셀의 데이터 전압 증가량을 직접 산출할 수 있다. That is, the
타이밍 제어부(34)는 각 픽셀의 데이터 전압 증가량을 기초로 미리 설정된 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀의 수를 산출한다.The
전술한 것과 같이, 각 픽셀의 계조가 저계조에서 고계조로 전환될 경우 각 픽셀의 데이터 전압은 증가한다. As described above, when the gray level of each pixel is switched from the low gray level to the high gray level, the data voltage of each pixel increases.
타이밍 제어부(34)는 각 픽셀의 데이터 전압 증가량을 산출한 뒤, 미리 설정된 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀의 수, 즉 계조가 일정 수준 이상으로 증가한 픽셀의 수를 산출할 수 있다. After calculating the data voltage increment of each pixel, the
타이밍 제어부(34)는 표시패널의 전체 픽셀 수에 대하여, 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율을 계산한다.The
타이밍 제어부(34)는 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율이 미리 설정된 기준 비율 이상일 경우, 미리 설정된 보상 시간 동안 표시장치(3)의 구동 모드를 보상 구동 모드로 변경한다.The
즉, 계조가 증가한 픽셀의 수의 비율이 미리 설정된 기준 비율 이상일 경우, 타이밍 제어부(34)는 미리 설정된 보상 시간 동안 표시장치(3)의 구동 모드를 보상 구동 모드로 변경할 수 있다.That is, when the ratio of the number of pixels with increased grayscale is equal to or greater than the preset reference ratio, the
여기서 계조가 증가한 픽셀 수의 비율이 미리 설정된 기준 비율 이상이 되는 것은, 계조가 증가한 픽셀로 인해 사용자가 육안으로 표시장치(3)의 응답 시간 지연 현상을 인식할 수 있는 상태가 되는 것을 의미한다. 이때 미리 설정된 기준 비율은 기준 데이터 전압 증가량과 대응되며, 미리 반복 실험을 통해 설정될 수 있다.Here, when the ratio of the number of pixels with increased grayscale is equal to or greater than the preset reference ratio, it means that the user can visually recognize the response time delay phenomenon of the
이처럼 본 발명의 표시장치는 프레임 패턴의 분석을 통해 계조의 증가량, 즉 현재 프레임에서의 계조와 이전 프레임에서의 계조 차이가 큰 픽셀의 개수를 산출하고, 이와 같은 픽셀의 개수를 기초로 전체 표시패널의 픽셀 수에 대한 비율을 산출하여 응답 시간 지연 현상을 방지하기 위한 보상 구동 모드의 적용 여부를 결정할 수 있다. As described above, the display device of the present invention calculates the amount of grayscale increase, that is, the number of pixels having a large grayscale difference between the grayscale in the current frame and the previous frame, through the frame pattern analysis, and based on the number of pixels, the entire display panel By calculating a ratio to the number of pixels, it is possible to determine whether to apply the compensation driving mode for preventing the response time delay phenomenon.
타이밍 제어부(34)는 표시장치(3)의 구동 모드를 패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행하는 제1 보상 구동 모드, 하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 제2 보상 구동 모드 및 패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행함과 동시에, 하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 제3 보상 구동 모드 중 어느 하나의 보상 구동 모드로 변경할 수 있다.The
제1 보상 구동 모드 및 제2 보상 구동 모드에 대해서는 도 8 내지 도 10을 통해 상세히 후술한다. The first compensation driving mode and the second compensation driving mode will be described in detail later with reference to FIGS. 8 to 10 .
본 발명의 각 픽셀에 대한 데이터 전압은 미리 설정된 그레이 레벨 및 데이터 전압 비교테이블을 통해 각 픽셀의 그레이 레벨과 상호 변환 가능하다.According to the present invention, the data voltage for each pixel can be mutually converted with the gray level of each pixel through a preset gray level and data voltage comparison table.
도 5는 본 발명의 일 실시예에 따른 그레이 레벨 및 데이터 전압 비교테이블을 나타낸 표이다.5 is a table showing a gray level and data voltage comparison table according to an embodiment of the present invention.
도 5를 참고하면, 본 발명의 일 실시예에 따른 그레이 레벨 및 데이터 전압 비교테이블(5)은 휘도 별 각 그레이 레벨에 대응되는 데이터 전압에 관한 정보를 포함할 수 있다. Referring to FIG. 5 , a gray level and data voltage comparison table 5 according to an embodiment of the present invention may include information on data voltages corresponding to each gray level for each luminance.
한편, 그레이 레벨 및 데이터 전압 비교테이블 상에서 각 그레이 레벨에 대응되는 데이터 전압은 표시장치(3)의 감마 대역(Gamma band) 및 감마 세팅(Gamma setting)의 값 등에 따라 변경될 수 있다.Meanwhile, in the gray level and data voltage comparison table, the data voltage corresponding to each gray level may be changed according to values of a gamma band and a gamma setting of the
즉, 본 발명의 표시장치는 프레임 패턴에 따라 픽셀의 계조가 저계조에서 고계조로 전환될 경우, 각 픽셀의 계조 변화 정도를 각 픽셀의 데이터 전압 증가량을 사용하여 측정할 수 있으며, 미리 설정된 그레이 레벨 및 데이터 전압 비교테이블을 사용하여 양 값을 상호 변환함으로써 계조 변화 정도와 데이터 전압 변화 정도를 서로 비교할 수 있다.That is, in the display device of the present invention, when the grayscale of a pixel is switched from a low grayscale to a high grayscale according to a frame pattern, the degree of grayscale change of each pixel can be measured using the data voltage increase amount of each pixel, and the preset grayscale By mutually converting both values using the level and data voltage comparison table, the degree of grayscale change and the degree of data voltage change can be compared with each other.
본 발명의 기준 데이터 전압 증가량은 패턴 및 데이터 전압 증가량 비교테이블을 기초로 설정될 수 있다.The reference data voltage increase amount of the present invention may be set based on a pattern and a data voltage increase amount comparison table.
도 6은 본 발명의 일 실시예에 따른 패턴 및 데이터 전압 증가량 비교테이블을 나타낸 표이다. 6 is a table showing a comparison table of pattern and data voltage increase amount according to an embodiment of the present invention.
도 6을 참조하면, 본 발명의 일 실시예에 따른 패턴 및 데이터 전압 증가량 비교테이블(6)은 각 패턴에 대응되는 데이터 전압 증가량 및 응답 지연율(Step efficiency)에 대한 정보를 포함할 수 있다. Referring to FIG. 6 , a pattern and data voltage increase comparison table 6 according to an embodiment of the present invention may include information on a data voltage increase amount and a response delay rate (step efficiency) corresponding to each pattern.
이때 응답 지연율은 저계조의 픽셀이 첫 번째 프레임에서 즉시 목표 고계조로 전환되지 못하고, 중간 계조를 거친 뒤 두 번째 프레임에서 목표 고계조로 전환될 경우, 전체 계조 변화 정도에 대한 중간 계조의 비율을 의미한다.At this time, the response delay rate is the ratio of the middle gray level to the total gray level change when a pixel with a low gray level cannot immediately switch to the target high gray level in the first frame, but is converted to the target high gray level in the second frame after going through the middle gray level. it means.
즉, 첫 번째 프레임에서 픽셀이 표시하는 중간 계조가 저계조일수록 응답 지연율은 높아지며, 응답 지연율이 높을수록 응답 시간은 길어진다.That is, the lower the intermediate gray level displayed by the pixel in the first frame, the higher the response delay rate, and the higher the response delay rate, the longer the response time.
다시 도 5를 참조하면, 본 발명의 일 실시예에 따른 패턴 및 데이터 전압 증가량 비교테이블은 픽셀이 0계조에서 111계조로 전환되는 패턴에 대응되는 데이터 전압 증가량, 즉 1.5[V]의 데이터 전압 증가량을 기준 데이터 전압 증가량으로 설정할 수 있다.Referring back to FIG. 5 , the pattern and data voltage increase comparison table according to an embodiment of the present invention shows the data voltage increase amount corresponding to the pattern in which the pixel is converted from the 0 gray level to the 111 gray level, that is, the data voltage increase amount of 1.5 [V]. can be set as the reference data voltage increase amount.
이와 같은 기준 데이터 전압 증가량은 응답 지연율을 기초로 설정될 수 있으며, 이때 기준 데이터 전압 증가량에 대응되는 응답 지연율은 실험을 통해 응답 시간 지연이 육안으로 관찰되는 응답 지연율로 결정될 수 있다. The reference data voltage increase amount may be set based on the response delay rate, and in this case, the response delay rate corresponding to the reference data voltage increase amount may be determined as the response delay rate at which the response time delay is visually observed through an experiment.
도 7은 본 발명의 일 실시예에 따른 표시장치의 구동 모드 변경 동작 과정을 나타낸 흐름도이다.7 is a flowchart illustrating an operation process of changing a driving mode of a display device according to an embodiment of the present invention.
도 7을 참조하면, 영상 데이터의 프레임 패턴을 입력받은 타이밍 제어부는 표시장치의 구동 모드를 판단한다(S70, S71).Referring to FIG. 7 , the timing controller receiving the frame pattern of image data determines the driving mode of the display device ( S70 and S71 ).
타이밍 제어부는 표시장치 구동 모드의 판단결과를 기초로, 표시장치의 구동 모드가 저속 구동 모드인지 판단한다(S72).The timing controller determines whether the driving mode of the display device is a low-speed driving mode based on the determination result of the display device driving mode (S72).
판단(S72) 결과, 표시장치의 구동 모드가 저속 구동 모드가 아닐 경우, 데이터 구동부는 기본 구동 모드로 입력 영상의 데이터 전압을 출력하며, 타이밍 제어부는 계속하여 영상 데이터의 프레임 패턴을 입력받고(S70) 표시장치의 구동 모드를 판단한다(S71).As a result of the determination ( S72 ), when the driving mode of the display device is not the low speed driving mode, the data driver outputs the data voltage of the input image in the basic driving mode, and the timing controller continuously receives the frame pattern of the image data ( S70 ) ) to determine the driving mode of the display device (S71).
반대로, 판단(S72) 결과 표시장치의 구동 모드가 저속 구동 모드일 경우, 타이밍 제어부는 각 픽셀의 데이터 전압 증가량을 산출한다(S73).Conversely, when the driving mode of the display device is the low-speed driving mode as a result of the determination ( S72 ), the timing controller calculates an increase amount of the data voltage of each pixel ( S73 ).
타이밍 제어부는 각 픽셀의 데이터 전압 증가량을 산출하기 위해, N번째 프레임의 각 픽셀에 대한 데이터 전압을 산출한 뒤 N번째 프레임의 각 픽셀에 대한 데이터 전압 및 N-1번째 프레임의 각 픽셀에 대한 데이터 전압의 차이를 계산할 수 있다. The timing controller calculates a data voltage for each pixel of the N-th frame in order to calculate an increase amount of the data voltage of each pixel, and then includes a data voltage for each pixel in the N-th frame and data for each pixel in the N-1 th frame. The voltage difference can be calculated.
각 픽셀의 데이터 전압 증가량이 산출되면, 타이밍 제어부는 각 픽셀의 데이터 전압 증가량을 기초로 미리 설정된 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀의 수를 산출한다(S74). When the data voltage increase amount of each pixel is calculated, the timing controller calculates the number of pixels having a data voltage increase amount greater than or equal to a preset reference data voltage increase amount based on the data voltage increase amount of each pixel ( S74 ).
다음으로, 타이밍 제어부는 전체 픽셀 수에 대한 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율을 계산한다(S75).Next, the timing controller calculates a ratio of the number of pixels having a data voltage increase greater than or equal to the reference data voltage increase with respect to the total number of pixels (S75).
타이밍 제어부는 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율을 기초로, 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율이 미리 설정된 기준 비율 이상인지 여부를 판단한다(S76).The timing controller determines whether a ratio of the number of pixels having a data voltage increase greater than or equal to the reference data voltage increase is equal to or greater than a preset reference rate based on a ratio of the number of pixels having a data voltage increase greater than or equal to the reference data voltage increase (S76).
판단(S76) 결과, 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율이 미리 설정된 기준 비율 이상이 아닐 경우, 데이터 구동부는 기본 구동 모드로 입력 영상의 데이터 전압을 출력하며(S79), 타이밍 제어부는 계속하여 영상 데이터의 프레임 패턴을 입력받고(S70) 표시장치의 구동 모드를 판단한다(S71).As a result of the determination ( S76 ), if the ratio of the number of pixels having the data voltage increase amount equal to or greater than the reference data voltage increase amount is not equal to or greater than the preset reference rate, the data driver outputs the data voltage of the input image in the basic driving mode ( S79 ), and the timing The control unit continuously receives the frame pattern of the image data (S70) and determines the driving mode of the display device (S71).
반대로, 판단(S76) 결과 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율이 미리 설정된 기준 비율 이상일 경우, 타이밍 제어부는 미리 설정된 보상 시간 동안 표시장치의 구동 모드를 보상 구동 모드로 변경한다(S77).Conversely, when it is determined ( S76 ) that the ratio of the number of pixels having a data voltage increase greater than or equal to the reference data voltage increase is greater than or equal to the preset reference ratio, the timing controller changes the driving mode of the display device to the compensation driving mode for a preset compensation time ( S76 ). S77).
이처럼 본 발명의 표시장치는 미리 영상 데이터를 분석하여, 저속 구동 모드에서 사용자의 육안으로 인식될 수 있는 픽셀의 계조 변화, 즉 응답 지연 현상으로 인한 화질 저하가 발생할 수 있는 패턴의 존재 여부를 판단할 수 있다. As such, the display device of the present invention analyzes the image data in advance to determine whether there is a pattern that can cause a change in the gradation of pixels that can be recognized with the user's naked eye in the low-speed driving mode, that is, a pattern that may deteriorate the image quality due to a response delay phenomenon. can
타이밍 제어부는 표시장치의 구동 모드를 패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행하는 제1 보상 구동 모드, 하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 제2 보상 구동 모드 및 패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행함과 동시에, 하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 게이트 스타트 펄스를 두 번 이상 인가하는 제3 보상 구동 모드 중 어느 하나의 보상 구동 모드로 변경할 수 있다.The timing controller sets the driving mode of the display device to a first compensation driving mode in which high-speed driving is performed by a preset number of frames at the time of pattern switching, and a first compensation driving mode in which a gate start pulse for application of a data voltage is applied twice or more during one frame period. 2 At the time of compensating driving mode and pattern switching, high-speed driving is performed as many as a preset number of frames, and at the same time, a gate start pulse that applies a gate start pulse for data voltage application twice or more is applied twice or more during one frame period. Any one of the third compensation driving modes may be changed to the compensation driving mode.
즉, 응답 지연 현상으로 인한 화질 저하가 발생할 수 있는 패턴이 존재하는 것으로 판단될 경우, 본 발명의 표시장치는 표시장치의 구동 모드를 저속 구동 모드에서 보상 구동 모드로 전환하여 응답 지연 현상으로 인한 화질 저하의 발생을 방지할 수 있다. That is, when it is determined that there is a pattern in which image quality may deteriorate due to the response delay phenomenon, the display device of the present invention switches the driving mode of the display device from the low-speed driving mode to the compensation driving mode to display the image quality due to the response delay phenomenon. The occurrence of deterioration can be prevented.
이와 같은 표시장치의 구동 모드 판단 및 변경은 표시장치의 구동이 종료될 때까지 반복될 수 있다(S78).Such determination and change of the driving mode of the display device may be repeated until the driving of the display device is finished ( S78 ).
도 8은 본 발명의 일 실시예에 따른 제1 보상 구동 모드에서 표시장치의 구동 방법을 나타낸 타이밍도이다.8 is a timing diagram illustrating a method of driving a display device in a first compensation driving mode according to an embodiment of the present invention.
표시장치의 구동모드가 제1 보상 구동 모드로 전환되면, 타이밍 제어부는 패턴이 전환되는 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행할 수 있다.When the driving mode of the display device is switched to the first compensation driving mode, the timing controller may perform high-speed driving by a preset number of frames at the time the pattern is changed.
도 8을 참조하면, 타이밍 제어부가 1[Hz]의 저속 구동 모드로 동작중인 표시장치의 구동모드를 60[Hz]의 제1 보상 구동 모드로 전환하는 실시예가 나타나있다.Referring to FIG. 8 , an embodiment in which the timing controller converts the driving mode of the display device operating in the low speed driving mode of 1 [Hz] to the first compensation driving mode of 60 [Hz] is shown.
타이밍 제어부는 패턴의 전환 시점, 즉 저속 구동 모드 상태에서 패턴 전환으로 인한 잔상이 발생할 수 있는 시점에 미리 설정된 네 개의 프레임 수만큼 60[Hz]의 고속 구동을 수행한다(81).The timing controller performs high-speed driving of 60 [Hz] for a preset number of four frames at the time of pattern switching, that is, at a time when an afterimage due to pattern switching may occur in the low-speed driving mode state (81).
이와 같은 고속 구동 수행 결과, 네 개의 프레임 전환 과정에서 각 픽셀에 대해 데이터가 기입될 수 있으므로, 큰 계조 차이로 인한 응답 시간 지연 현상이 육안으로 인지되지 않을 수 있다.As a result of such high-speed driving, data may be written for each pixel in the process of changing four frames, so that a response time delay caused by a large grayscale difference may not be recognized with the naked eye.
도 9는 발명의 일 실시예에 따른 표시장치의 픽셀 구조의 등가회로를 나타내는 도면이고, 도 10은 본 발명의 일 실시예에 따른 제2 보상 구동 모드에서 표시장치의 구동 방법을 나타낸 타이밍도이다.9 is a diagram illustrating an equivalent circuit of a pixel structure of a display device according to an embodiment of the present invention, and FIG. 10 is a timing diagram illustrating a method of driving a display device in a second compensation driving mode according to an embodiment of the present invention. .
도 9를 참조하면, 본 발명의 일 실시예에 따른 표시장치의 픽셀은 OLED, 구동 트랜지스터(DT), 제1 트랜지스터 내지 제5 트랜지스터(ST1 내지 ST5) 및 스토리지 커패시터(Cst)를 포함한다.Referring to FIG. 9 , a pixel of a display device according to an exemplary embodiment includes an OLED, a driving transistor DT, first to fifth transistors ST1 to ST5 , and a storage capacitor Cst.
OLED는 구동 트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광한다. OLED의 애노드 전극과 캐소드 전극 사이에는 다층의 유기 화합물층이 형성된다. The OLED emits light by the driving current supplied from the driving transistor DT. A multi-layered organic compound layer is formed between the anode electrode and the cathode electrode of the OLED.
유기 화합물층은 정공 주입층(Hole Injection layer, HIL), 정공 수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자 수송층(Electron transport layer, ETL) 및 전자 주입층(Electron Injection layer, EIL)을 포함한다.The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer (Electron Injection layer, EIL).
구동 트랜지스터(DT)는 자신의 게이트-소스 간 전압(Vgs)에 따라 OLED에 인가되는 구동전류를 제어한다. 구동 트랜지스터(DT)의 게이트 전극은 노드 A에 접속되고, 드레인 전극은 노드 B에 접속되며, 소스 전극은 노드 C에 접속된다. The driving transistor DT controls the driving current applied to the OLED according to its gate-source voltage Vgs. The gate electrode of the driving transistor DT is connected to the node A, the drain electrode is connected to the node B, and the source electrode is connected to the node C.
제1 트랜지스터(T1)는 노드 A와 노드 B 사이에 접속되고, 제1 스캔신호(SCAN1)에 따라 온/오프 된다. 제1 트랜지스터(T1)의 게이트 전극은 제1 스캔신호(SCAN1)가 인가되는 제1 스캔 라인(SL1)에 접속되고, 드레인 전극은 노드 B에 접속되며, 소스 전극은 노드 A에 접속된다.The first transistor T1 is connected between the node A and the node B, and is turned on/off according to the first scan signal SCAN1 . The gate electrode of the first transistor T1 is connected to the first scan line SL1 to which the first scan signal SCAN1 is applied, the drain electrode is connected to the node B, and the source electrode is connected to the node A.
제2 트랜지스터(T2)는 노드 D와 초기화전압(Vini)의 입력단 사이에 접속되고, 제1 스캔신호(SCAN1)에 따라 온/오프 된다. 제2 트랜지스터(T2)의 게이트 전극은 제1 스캔신호(SCAN1)가 인가되는 제1 스캔 라인(SL1)에 접속되고, 드레인 전극은 노드 D에 접속되며, 소스 전극은 초기화 전압(Vini)의 입력단에 접속된다.The second transistor T2 is connected between the node D and the input terminal of the initialization voltage Vini, and is turned on/off according to the first scan signal SCAN1. The gate electrode of the second transistor T2 is connected to the first scan line SL1 to which the first scan signal SCAN1 is applied, the drain electrode is connected to the node D, and the source electrode is the input terminal of the initialization voltage Vini. is connected to
제3 트랜지스터(T3)는 데이터 라인(DL)과 노드 C 사이에 접속되고, 제2 스캔신호(SCAN2)에 따라 온/오프 된다. 제3 트랜지스터(T3)의 게이트 전극은 제2 스캔신호(SCAN2)가 인가되는 제2 스캔 라인(SL2)에 접속되고, 드레인 전극은 데이터 라인(DL)에 접속되며, 소스 전극은 노드 C에 접속된다.The third transistor T3 is connected between the data line DL and the node C, and is turned on/off according to the second scan signal SCAN2 . The gate electrode of the third transistor T3 is connected to the second scan line SL2 to which the second scan signal SCAN2 is applied, the drain electrode is connected to the data line DL, and the source electrode is connected to the node C. do.
제4 트랜지스터(T4)는 고전위 전압(VDD)의 입력단과 노드 B 사이에 접속되고, 제2 발광제어신호(EM2)에 따라 온/오프 된다. 제4 트랜지스터(T4)의 게이트 전극은 제2 발광제어신호(EM2)가 인가되는 발광제어신호라인(EML2)에 접속되고, 드레인 전극은 고전위 전압(VDD)의 입력단에 접속되며, 소스 전극은 노드 B에 접속된다.The fourth transistor T4 is connected between the input terminal of the high potential voltage VDD and the node B, and is turned on/off according to the second emission control signal EM2 . The gate electrode of the fourth transistor T4 is connected to the emission control signal line EML2 to which the second emission control signal EM2 is applied, the drain electrode is connected to the input terminal of the high potential voltage VDD, and the source electrode is connected to node B.
제5 트랜지스터(T5)는 노드 D와 노드 C 사이에 접속되고, 제1 발광제어신호(EM1)에 따라 온/오프 된다. 제5 트랜지스터(T5)의 게이트 전극은 제1 발광제어신호(EM1)가 인가되는 발광제어신호라인 (EML1)에 접속되고, 드레인 전극은 노드 C에 접속되며, 소스 전극은 노드 D에 접속된다.The fifth transistor T5 is connected between the node D and the node C, and is turned on/off according to the first emission control signal EM1 . The gate electrode of the fifth transistor T5 is connected to the emission control signal line EML1 to which the first emission control signal EM1 is applied, the drain electrode is connected to the node C, and the source electrode is connected to the node D.
스토리지 커패시터(Cst)는 노드 A와 노드 D 사이에 접속된다.The storage capacitor Cst is connected between the node A and the node D.
스토리지 커패시터(Cst)는 데이터 라인(DL)으로부터 제공받는 데이터 전압(VData)을 한 프레임 동안 유지하여 구동 트랜지스터(DT)가 일정한 전압을 유지하도록 한다.The storage capacitor Cst maintains the data voltage VData received from the data line DL for one frame so that the driving transistor DT maintains a constant voltage.
구동 트랜지스터(DT)의 게이트-소스 전극에 데이터 전압(VData)을 인가하는 라이팅 기간 동안, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)는 온 레벨로 인가되고, 제1 발광제어신호(EM1) 및 제2 발광제어신호(EM2)는 오프 레벨로 인가된다. During the writing period in which the data voltage VData is applied to the gate-source electrode of the driving transistor DT, the first scan signal SCAN1 and the second scan signal SCAN2 are applied at an on level, and the first emission control signal EM1 and the second emission control signal EM2 are applied at an off level.
즉, 제1 스캔신호(SCAN1)에 응답하여 제1 및 제2 트랜지스터(T1, T2)가 턴 온 되고, 제2 스캔신호(SCAN2)에 응답하여 제3 트랜지스터(T3)가 턴 온 됨으로써, 구동 트랜지스터(DT)는 다이오드 커넥션(diode connection, 게이트 전극과 드레인 전극이 쇼트되어 트랜지스터가 다이오드처럼 동작함)되고, 노드 C에는 데이터 전압(VData)이 인가된다.That is, the first and second transistors T1 and T2 are turned on in response to the first scan signal SCAN1 , and the third transistor T3 is turned on in response to the second scan signal SCAN2 , thereby driving the vehicle. The transistor DT is diode-connected (the gate electrode and the drain electrode are shorted so that the transistor operates like a diode), and the data voltage VData is applied to the node C.
전술한 것과 같이, 표시패널 구동부의 게이트 구동부는 시프트 레지스터를 이용하여 복수의 스캔 라인에 순차적으로 게이트 온 전압 펄스를 공급할 수 있으며, 이때 시프트 레지스터는 타이밍 제어부로부터 입력받은 게이트 스타트 펄스(VST)를 기초로 게이트 온 전압 펄스를 생성할 수 있다.As described above, the gate driver of the display panel driver may sequentially supply gate-on voltage pulses to the plurality of scan lines by using a shift register, and in this case, the shift register is based on the gate start pulse VST received from the timing controller. can generate a gate-on voltage pulse.
즉, 타이밍 제어부는 게이트 구동부의 시프트 레지스터에 대한 게이트 스타트 펄스(VST)의 입력 횟수 및 타이밍을 제어하여, 시프트 레지스터로부터 게이트 온 전압 펄스가 출력되는 횟수 및 타이밍을 제어할 수 있다.That is, the timing controller may control the number and timing of input of the gate start pulse VST to the shift register of the gate driver, thereby controlling the number and timing of outputting the gate-on voltage pulse from the shift register.
제2 보상 구동 모드에서 타이밍 제어부는 게이트 구동부를 통해 하나의 프레임 기간 동안 게이트 스타트 펄스(VST)를 여러 번 인가함으로써, 제3 트랜지스터(T3)에 제2 스캔신호(SCAN2)를 여러 번 인가할 수 있다.In the second compensation driving mode, the timing controller may apply the second scan signal SCAN2 to the third transistor T3 multiple times by applying the gate start pulse VST multiple times during one frame period through the gate driving unit. there is.
도 10을 참조하면, 제3 트랜지스터(T3)에 먼저 인가되는 제2 스캔신호(SCAN2)로 인해 노드 C에는 미리 보상 데이터 전압이 인가될 수 있으며(101), 이후 구동 트랜지스터(DT)의 게이트-소스 전극에 데이터 전압(Vdata)을 인가하는 라이팅 기간 동안 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)가 각각 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 인가됨으로 인해, 노드 C에 실제 데이터 전압이 인가될 수 있다(102). Referring to FIG. 10 , a compensation data voltage may be applied to the node C in advance due to the second scan signal SCAN2 applied first to the third transistor T3 ( 101 ), and thereafter, the gate- During the writing period in which the data voltage Vdata is applied to the source electrode, the first scan signal SCAN1 and the second scan signal SCAN2 are applied to the second transistor T2 and the third transistor T3, respectively. An actual data voltage may be applied to C (102).
노드 C에 미리 인가되는 보상 데이터 전압으로 인해, 실제 데이터 전압이 인가되기 전 구동 트랜지스터(DT)의 소스 노드 전압(Vs)의 크기는 미리 보상 데이터 전압의 크기로 증가할 수 있으며, 이때 구동 트랜지스터(DT)의 문턱 전압(Vth) 크기는 일정 크기만큼 미리 증가할 수 있다.Due to the compensation data voltage applied in advance to the node C, the magnitude of the source node voltage Vs of the driving transistor DT before the actual data voltage is applied may increase to the magnitude of the compensation data voltage in advance, and in this case, the driving transistor ( The threshold voltage Vth of DT) may be increased in advance by a predetermined amount.
도 10은 도 9의 픽셀 구조의 등가회로에 대한 문턱 전압 변동의 영향을 나타낸 타이밍도이다.10 is a timing diagram illustrating an effect of a threshold voltage variation on an equivalent circuit of the pixel structure of FIG. 9 .
도 10을 참조하면, 프레임 간 리프레시 구간에 대한 구동 트랜지스터(DT)의 게이트 전극, 소스 전극 및 OLED의 애노드 전극에 인가되는 전압의 크기 변화가 도시되어 있다.Referring to FIG. 10 , changes in voltages applied to the gate electrode, the source electrode of the driving transistor DT, and the anode electrode of the OLED are shown for the refresh period between frames.
이때 픽셀의 계조는 두 개의 프레임 구간에 걸쳐 저계조(예를 들어, 블랙 계조)의 상태에서 고계조(예를 들어, 화이트 계조)로 전환되며, 첫 번째 프레임에서 픽셀의 계조는 게이트-소스 전압(Vgs)의 감소로 인해 고계조로 전환되지 못하고, 중간 계조를 거쳐 두 번째 프레임에서 완전히 전환된다.In this case, the grayscale of the pixel is converted from a low grayscale (eg, black grayscale) to a high grayscale (eg, white grayscale) over two frame sections, and the grayscale of the pixel in the first frame is the gate-source voltage Due to the decrease in (Vgs), it cannot be converted to a high gradation, but is completely converted in the second frame through a middle gradation.
이와 같이 중간 계조를 거치는 픽셀의 계조 전환 시, 중간 계조를 표시하는 첫 번째 프레임의 샘플링 및 프로그래밍(Sampling & Programming)은 크기가 상대적으로 감소된 구동 트랜지스터의 문턱 전압(Vth)을 사용하여 이루어지며, 게이트-소스 전압(Vgs1)의 크기는 픽셀의 계조가 중간 계조를 거치지 않고 저계조에서 고계조로 변할 경우(예를 들어, 두 번째 프레임)의 게이트-소스 전압(Vgs2)의 크기보다 작아진다.In this way, when the grayscale of a pixel passing through the halftone grayscale is changed, sampling and programming of the first frame displaying the halftone grayscale is performed using the threshold voltage (Vth) of the driving transistor with a relatively reduced size. The level of the gate-source voltage Vgs1 becomes smaller than the level of the gate-source voltage Vgs2 when the gray level of the pixel changes from the low gray level to the high gray level without going through the middle gray level (eg, the second frame).
타이밍 제어부가 제3 트랜지스터(T3)를 구동하기 위한 게이트 스타트 펄스(VST)를 게이트 구동부의 시프트 레지스터에 인가하여 제3 트랜지스터(T3)에 제2 스캔신호(SCAN2)를 제공하면, 노드 C에는 미리 보상 데이터 전압이 인가될 수 있다. When the timing controller applies the gate start pulse VST for driving the third transistor T3 to the shift register of the gate driver to provide the second scan signal SCAN2 to the third transistor T3, the node C is previously A compensation data voltage may be applied.
이때 구동 트랜지스터(DT)의 소스 노드 전압(Vs)의 크기는 미리 보상 데이터 전압의 크기로 증가할 수 있으며, 이때 구동 트랜지스터(DT)의 문턱 전압(Vth) 크기는 일정 크기만큼 미리 증가할 수 있다.In this case, the level of the source node voltage Vs of the driving transistor DT may be increased in advance to the level of the compensation data voltage, and in this case, the level of the threshold voltage Vth of the driving transistor DT may be increased in advance by a predetermined level. .
이후 타이밍 제어부가 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 구동하기 위한 게이트 스타트 펄스(VST)를 게이트 구동부의 시프트 레지스터에 다시 인가하는 라이팅(Writing) 기간 동안, 제1 스캔신호(SCAN1) 및 제2 스캔신호(SCAN2)가 각각 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 인가됨으로 인해 노드 C에 실제 데이터 전압이 인가되면, 미리 증가된 문턱 전압(Vth)에 따라 구동 트랜지스터(DT)의 게이트-소스 전압(Vgs)은 실제 데이터 전압에 대응되는 게이트-소스 전압(Vgs2)까지 즉시 상승될 수 있다.Thereafter, during a writing period in which the timing controller applies again the gate start pulse VST for driving the second transistor T2 and the third transistor T3 to the shift register of the gate driver, the first scan signal SCAN1 ) and the second scan signal SCAN2 are applied to the second transistor T2 and the third transistor T3, respectively, so that when an actual data voltage is applied to the node C, the driving transistor according to the previously increased threshold voltage Vth The gate-source voltage Vgs of (DT) may be immediately increased to the gate-source voltage Vgs2 corresponding to the actual data voltage.
또한, 게이트-소스 전압(Vgs)이 실제 데이터 전압에 대응되는 게이트-소스 전압(Vgs2)까지 즉시 상승됨에 따라, OLED의 애노드 전극의 전압 크기 및 구동 트랜지스터(DT)를 통해 OLED에 흐르는 구동 전류의 크기 또한 증가할 수 있다.In addition, as the gate-source voltage Vgs immediately rises to the gate-source voltage Vgs2 corresponding to the actual data voltage, the voltage level of the anode electrode of the OLED and the driving current flowing through the driving transistor DT to the OLED The size may also increase.
따라서 타이밍 제어부는 실제 데이터 전압의 인가 전에 게이트 구동부의 시프트 레지스터를 통해 제3 트랜지스터(T3)에 제2 스캔신호(SCAN2)를 제공하여 노드 C에 보상 데이터 전압을 인가함으로써, 저계조에서 고계조로 계조가 전환되는 픽셀이 첫 번째 프레임에서 즉시 고계조로 전환되도록 할 수 있다.Accordingly, the timing controller applies the compensation data voltage to the node C by providing the second scan signal SCAN2 to the third transistor T3 through the shift register of the gate driver before the actual data voltage is applied, thereby changing from the low gray scale to the high gray scale. It is possible to cause the pixel to which the gradation is to be switched to the high gradation immediately in the first frame.
즉, 픽셀의 계조가 저계조에서 고계조로 변할 경우 히스테리시스 특성으로 인한 응답 시간 지연이 발생할 수 있으나, 본 발명의 표시장치는 고계조에 해당하는 게이트-소스 전압(Vgs)의 인가 이전에 미리 구동 트랜지스터의 소스 전극에 데이터 전압을 인가한 뒤, 고계조에 해당하는 게이트-소스 전압(Vgs)을 구동 트랜지스터에 인가하여 응답 시간 지연 현상이 발생하는 것을 방지할 수 있다.That is, when the gray level of the pixel is changed from the low gray level to the high gray level, a response time delay may occur due to the hysteresis characteristic, but the display device of the present invention is driven in advance before the gate-source voltage Vgs corresponding to the high gray level is applied. After the data voltage is applied to the source electrode of the transistor, the gate-source voltage Vgs corresponding to the high gray is applied to the driving transistor to prevent a response time delay from occurring.
이처럼 본 발명의 표시장치는 미리 영상 데이터를 분석하여, 저속 구동 모드에서 사용자의 육안으로 인식될 수 있는 픽셀의 계조 변화, 즉 응답 지연 현상으로 인한 화질 저하가 발생할 수 있는 패턴의 존재 여부를 판단할 수 있다. As such, the display device of the present invention analyzes the image data in advance to determine whether there is a pattern that can cause a change in the gradation of pixels that can be recognized with the user's naked eye in the low-speed driving mode, that is, a pattern in which image quality may deteriorate due to a response delay phenomenon. can
응답 지연 현상으로 인한 화질 저하가 발생할 수 있는 패턴이 존재하는 것으로 판단될 경우, 본 발명의 표시장치는 표시장치의 구동 모드를 저속 구동 모드에서 보상 구동 모드로 전환하여 응답 지연 현상으로 인한 화질 저하의 발생을 방지할 수 있다. When it is determined that there is a pattern that may cause image quality deterioration due to the response delay phenomenon, the display device of the present invention switches the driving mode of the display device from the low-speed driving mode to the compensation driving mode to reduce image quality deterioration due to the response delay phenomenon. occurrence can be prevented.
또한 본 발명의 표시장치는 저속 구동 모드에서 영상 데이터를 분석하여, 픽셀의 계조가 저계조에서 고계조로 변할 경우에만 선택적으로 보상 구동 모드를 적용함으로써, 응답 시간 지연의 발생으로 인한 화질 저하를 방지함과 동시에 소비 전력을 감소시킬 수 있다.In addition, the display device of the present invention analyzes image data in the low-speed driving mode and selectively applies the compensation driving mode only when the pixel grayscale changes from a low grayscale to a high grayscale, thereby preventing image quality degradation due to a response time delay. At the same time, power consumption can be reduced.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.For those of ordinary skill in the art to which the present invention pertains, various substitutions, modifications and changes are possible within the scope of the present invention without departing from the technical spirit of the present invention. is not limited by
3: 표시장치
32: 표시패널
34: 타이밍 제어부
36: 데이터 구동부
38: 게이트 구동부3: Display
32: display panel
34: timing control
36: data driving unit
38: gate driver
Claims (10)
상기 표시장치의 구동 모드가 저속 구동 모드일 경우, 이전 프레임 대비 각 픽셀의 데이터 전압 증가량을 산출하는 단계
상기 각 픽셀의 데이터 전압 증가량을 기초로 미리 설정된 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀의 수를 산출하는 단계;
전체 픽셀 수에 대한 상기 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율을 계산하는 단계; 및
상기 비율이 미리 설정된 기준 비율 이상일 경우, 미리 설정된 보상 시간 동안 상기 표시장치의 구동 모드를 보상 구동 모드로 변경하는 단계를 포함하는
표시장치 구동 방법.
determining a driving mode of the display device;
When the driving mode of the display device is the low-speed driving mode, calculating an increase amount of the data voltage of each pixel compared to the previous frame;
calculating the number of pixels having a data voltage increase amount equal to or greater than a preset reference data voltage increase amount based on the data voltage increase amount of each pixel;
calculating a ratio of the number of pixels having a data voltage increment greater than or equal to the reference data voltage increment with respect to the total number of pixels; and
changing the driving mode of the display device to a compensation driving mode for a preset compensation time when the ratio is equal to or greater than a preset reference ratio
How to drive the display.
상기 각 픽셀의 데이터 전압 증가량을 산출하는 단계는
N번째 프레임의 각 픽셀에 대한 데이터 전압을 산출하는 단계; 및
상기 N번째 프레임의 각 픽셀에 대한 데이터 전압 및 N-1번째 프레임의 각 픽셀에 대한 데이터 전압의 차이를 계산하는 단계를 포함하는
표시장치 구동 방법.
According to claim 1,
Calculating the data voltage increase amount of each pixel includes:
calculating a data voltage for each pixel of an N-th frame; and
calculating a difference between the data voltage for each pixel of the N-th frame and the data voltage for each pixel of the N-1 th frame
How to drive the display.
상기 각 픽셀에 대한 데이터 전압은
그레이 레벨 및 데이터 전압 비교테이블을 통해 각 픽셀의 그레이 레벨과 상호 변환되는
표시장치 구동 방법.
According to claim 1,
The data voltage for each pixel is
Through the gray level and data voltage comparison table, the gray level and the gray level of each pixel are converted to each other.
How to drive the display.
상기 기준 데이터 전압 증가량은
패턴 변화 및 데이터 전압 증가량 비교테이블을 기초로 설정되는
표시장치 구동 방법.
According to claim 1,
The reference data voltage increase amount is
Set based on pattern change and data voltage increase comparison table
How to drive the display.
상기 표시장치의 구동 모드를 보상 구동 모드로 변경하는 단계는
상기 표시장치의 구동 모드를
패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행하는 제1 보상 구동 모드;
하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 제2 보상 구동 모드; 및
패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행함과 동시에, 하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 제3 보상 구동 모드 중 어느 하나의 보상 구동 모드로 변경하는 단계를 포함하는
표시장치 구동 방법.
According to claim 1,
Changing the driving mode of the display device to the compensation driving mode includes:
the driving mode of the display device.
a first compensation driving mode in which high-speed driving is performed by a preset number of frames at the time of pattern switching;
a second compensation driving mode in which a gate start pulse for application of a data voltage is applied twice or more during one frame period; and
Change to any one of the third compensation driving modes in which high-speed driving is performed as many as a preset number of frames at the time of pattern switching and at the same time, a gate start pulse for application of data voltage is applied twice or more during one frame period comprising the steps of
How to drive the display.
상기 표시패널에 데이터를 기입하기 위한 표시패널 구동부; 및
표시장치의 구동 모드를 변경하는 타이밍 제어부를 포함하며,
상기 타이밍 제어부는 상기 표시장치의 구동 모드를 판단하고, 상기 표시장치의 구동 모드가 저속 구동 모드일 경우 이전 프레임 대비 각 픽셀의 데이터 전압 증가량을 산출하며, 상기 각 픽셀의 데이터 전압 증가량을 기초로 미리 설정된 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀의 수를 산출하고, 전체 픽셀 수에 대한 상기 기준 데이터 전압 증가량 이상의 데이터 전압 증가량을 갖는 픽셀 수의 비율을 계산하며, 상기 비율이 미리 설정된 기준 비율 이상일 경우 미리 설정된 보상 시간 동안 상기 표시장치의 구동 모드를 보상 구동 모드로 변경하는
표시장치.
a display panel in which data lines and gate lines intersect and pixels are arranged in a matrix;
a display panel driver configured to write data to the display panel; and
a timing control unit for changing the driving mode of the display device;
The timing controller determines a driving mode of the display device, calculates an increase in data voltage of each pixel compared to a previous frame when the driving mode of the display device is a low-speed driving mode, and calculates an increase in data voltage of each pixel in advance based on the increase in data voltage of each pixel Calculating the number of pixels having a data voltage increment greater than or equal to a set reference data voltage increment, and calculating a ratio of the number of pixels having a data voltage increment greater than or equal to the reference data voltage increment to the total number of pixels, wherein the ratio is greater than or equal to a preset reference ratio In case of changing the driving mode of the display device to the compensation driving mode for a preset compensation time
display device.
상기 타이밍 제어부는
N번째 프레임의 각 픽셀에 대한 데이터 전압을 산출하고, 상기 N번째 프레임의 각 픽셀에 대한 데이터 전압 및 N-1번째 프레임의 각 픽셀에 대한 데이터 전압의 차이를 계산하여 상기 각 픽셀의 데이터 전압 증가량을 산출하는
표시장치.
7. The method of claim 6,
The timing control
The amount of data voltage increase of each pixel is calculated by calculating the data voltage for each pixel of the N-th frame, and calculating the difference between the data voltage for each pixel of the N-th frame and the data voltage for each pixel of the N-1 th frame to yield
display device.
상기 각 픽셀에 대한 데이터 전압은
그레이 레벨 및 데이터 전압 비교테이블을 통해 각 픽셀의 그레이 레벨과 상호 변환되는
표시장치.
7. The method of claim 6,
The data voltage for each pixel is
Through the gray level and data voltage comparison table, the gray level and the gray level of each pixel are converted to each other.
display device.
상기 기준 데이터 전압 증가량은
패턴 변화 및 데이터 전압 증가량 비교테이블을 기초로 설정되는
표시장치.
7. The method of claim 6,
The reference data voltage increase amount is
Set based on pattern change and data voltage increase comparison table
display device.
상기 타이밍 제어부는
상기 표시장치의 구동 모드를
패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행하는 제1 보상 구동 모드;
하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 제2 보상 구동 모드; 및
패턴 전환 시점에 미리 설정된 프레임 수만큼 고속 구동을 수행함과 동시에, 하나의 프레임 기간 동안 데이터 전압의 인가를 위한 게이트 스타트 펄스를 두 번 이상 인가하는 제3 보상 구동 모드 중 어느 하나의 보상 구동 모드로 변경하는
표시장치.
7. The method of claim 6,
The timing control
the driving mode of the display device.
a first compensation driving mode in which high-speed driving is performed by a preset number of frames at the time of pattern switching;
a second compensation driving mode in which a gate start pulse for application of a data voltage is applied twice or more during one frame period; and
Change to any one of the third compensation driving modes in which high-speed driving is performed as many as a preset number of frames at the time of pattern switching and at the same time, a gate start pulse for application of data voltage is applied twice or more during one frame period doing
display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170173364A KR102366197B1 (en) | 2017-12-15 | 2017-12-15 | Display device and method of driving thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170173364A KR102366197B1 (en) | 2017-12-15 | 2017-12-15 | Display device and method of driving thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190072200A KR20190072200A (en) | 2019-06-25 |
| KR102366197B1 true KR102366197B1 (en) | 2022-02-21 |
Family
ID=67065687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170173364A KR102366197B1 (en) | 2017-12-15 | 2017-12-15 | Display device and method of driving thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102366197B1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021159298A1 (en) * | 2020-02-12 | 2021-08-19 | Huawei Technologies Co., Ltd. | Method of driving display device, display device driving apparatus, display device, and display method |
| KR20220062844A (en) | 2020-11-09 | 2022-05-17 | 엘지디스플레이 주식회사 | DiPlay Device |
| KR20220093905A (en) | 2020-12-28 | 2022-07-05 | 엘지디스플레이 주식회사 | Display Device |
| TWI828189B (en) | 2021-07-08 | 2024-01-01 | 南韓商Ｌｇ顯示器股份有限公司 | Pixel circuit and display device including the same |
| KR20230009053A (en) | 2021-07-08 | 2023-01-17 | 엘지디스플레이 주식회사 | Pixel circuit, pixel driving method and display device using same |
| CN114267312B (en) * | 2021-12-30 | 2023-02-17 | 北京奕斯伟计算技术股份有限公司 | Afterimage optimization circuit and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101498644B1 (en) | 2013-03-05 | 2015-03-04 | 훙-타 리우 | A driving method and a display structure using the driving method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101222983B1 (en) * | 2006-11-06 | 2013-01-17 | 엘지디스플레이 주식회사 | LCD and drive method thereof |
| KR20170003240A (en) * | 2015-06-30 | 2017-01-09 | 엘지디스플레이 주식회사 | Apparatus for driving gate of display device and liquid crystal display device including the same |
-
2017
- 2017-12-15 KR KR1020170173364A patent/KR102366197B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101498644B1 (en) | 2013-03-05 | 2015-03-04 | 훙-타 리우 | A driving method and a display structure using the driving method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190072200A (en) | 2019-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11450280B2 (en) | Organic light emitting display device | |
| KR102366197B1 (en) | Display device and method of driving thereof | |
| WO2017115713A1 (en) | Pixel circuit, and display device and driving method therefor | |
| KR102187835B1 (en) | Organic light emitting diode display device and method for driving the same | |
| KR20210083644A (en) | OLED display device and driving method therefor | |
| CN112992049B (en) | Electroluminescent display device with pixel driving circuit | |
| US10347173B2 (en) | Organic light emitting diode display and method for driving the same | |
| KR20190018982A (en) | Gate driving circuit and display device using the same | |
| KR20200142818A (en) | Display device and driving method thereof | |
| KR20190020549A (en) | Gate driving circuit, display device and method of driving the display device using the gate driving circuit | |
| KR20190077689A (en) | Organic light emitting diode display device | |
| CN113053281A (en) | Pixel driving circuit and electroluminescent display device including the same | |
| KR20190034376A (en) | Timing controller and display device having the same | |
| US11626074B2 (en) | Display device | |
| CN110858472A (en) | Display device | |
| KR20150064544A (en) | Organic light emitting diode display device and method for driving the same | |
| KR102588103B1 (en) | Display device | |
| JP2005031643A (en) | Light emitting device and display device | |
| KR20190048735A (en) | Display panel | |
| KR20200111864A (en) | Display device | |
| US11282459B2 (en) | Display apparatus and method of driving display panel using the same | |
| KR20190064200A (en) | Display device | |
| CN114078435A (en) | Display driver and display device using the same | |
| CN111326106B (en) | Gate driver, organic light emitting diode display device and driving method thereof | |
| KR20210007508A (en) | Display device and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |