KR102582921B1 - 학습 장치, 추론 장치 및 학습 완료 모델 - Google Patents

학습 장치, 추론 장치 및 학습 완료 모델 Download PDF

Info

Publication number
KR102582921B1
KR102582921B1 KR1020217009571A KR20217009571A KR102582921B1 KR 102582921 B1 KR102582921 B1 KR 102582921B1 KR 1020217009571 A KR1020217009571 A KR 1020217009571A KR 20217009571 A KR20217009571 A KR 20217009571A KR 102582921 B1 KR102582921 B1 KR 102582921B1
Authority
KR
South Korea
Prior art keywords
simulation
data
learning
input
semiconductor manufacturing
Prior art date
Application number
KR1020217009571A
Other languages
English (en)
Other versions
KR20210055057A (ko
Inventor
고스케 야마모토
모토시 후쿠도메
겐 이타바시
나오시게 후시미
가즈요시 마츠자키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210055057A publication Critical patent/KR20210055057A/ko
Application granted granted Critical
Publication of KR102582921B1 publication Critical patent/KR102582921B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Abstract

입력층에 입력된 데이터를 사용해서 학습 모델에 기초하여 기계 학습을 행하는 학습 장치이며, 반도체 제조 프로세스를 행하는 처리 용기 내의 환경 정보를 설정하고, 상기 처리 용기에 마련되는 소정의 부품을 변수로 해서 반도체 제조 프로세스의 시뮬레이션을 행한 결과의 시뮬레이션 데이터와, 웨이퍼면에 평행한 XY 좌표를 관련지은 소정 개의 특징량을 산출하는 산출부와, 산출한 상기 소정 개의 특징량을 상기 입력층에 입력하는 입력부를 갖는 학습 장치가 제공된다.

Description

학습 장치, 추론 장치 및 학습 완료 모델
본 개시는, 학습 장치, 추론 장치 및 학습 완료 모델에 관한 것이다.
예를 들어, 특허문헌 1은, 에칭 프로세스의 시뮬레이션을, 파라미터를 변경하면서 반복 실행할 때 물리량을 효율적으로 추정하는 것을 제안하고 있다.
국제 공개 제2016/132759호 팸플릿
본 개시는, 반도체 제조 프로세스의 시뮬레이션을 효율적으로 행할 수 있는 기술을 제공한다.
본 개시의 일 양태에 의하면, 입력층에 입력된 데이터를 사용해서 학습 모델에 기초하여 기계 학습을 행하는 학습 장치이며, 반도체 제조 프로세스를 행하는 처리 용기 내의 환경 정보를 설정하고, 상기 처리 용기에 마련되는 소정의 부품을 변수로 해서 반도체 제조 프로세스의 시뮬레이션을 행한 결과의 시뮬레이션 데이터와, 웨이퍼면에 평행한 XY 좌표를 관련지은 소정 개의 특징량을 산출하는 산출부와, 산출한 상기 소정 개의 특징량을 상기 입력층에 입력하는 입력부를 갖는 학습 장치가 제공된다.
일 측면에 의하면, 반도체 제조 프로세스의 시뮬레이션을 효율적으로 행할 수 있다.
도 1은 일 실시 형태에 따른 시뮬레이션 시스템의 전체 구성의 일례를 도시하는 도면이다.
도 2a는 일 실시 형태에 따른 학습 장치의 하드웨어 구성의 일례를 도시하는 도면이다.
도 2b는 일 실시 형태에 따른 추론 장치의 하드웨어 구성의 일례를 도시하는 도면이다.
도 3은 일 실시 형태에 따른 시뮬레이션 장치가 행하는 시뮬레이션을 설명하는 도면이다.
도 4는 일 실시 형태에 따른 학습용 데이터의 일례를 도시하는 도면이다.
도 5는 일 실시 형태에 따른 시뮬레이션 데이터(웨이퍼면 화상 데이터)와 특징 벡터의 일례를 도시하는 도면이다.
도 6은 일 실시 형태에 따른 시뮬레이션 처리의 일례를 나타내는 흐름도이다.
도 7은 일 실시 형태에 따른 학습 처리의 일례를 나타내는 흐름도이다.
도 8은 일 실시 형태에 따른 특징 벡터를 사용한 전이 학습의 일례를 도시하는 도면이다.
도 9는 일 실시 형태에 따른 특징 벡터를 사용한 전이 학습의 일례를 도시하는 도면이다.
이하, 본 개시를 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 구성에 대해서는, 동일한 번호를 부여함으로써 중복된 설명을 생략한다.
[시뮬레이션 시스템의 전체 구성]
우선, 일 실시 형태에 따른 반도체 제조 프로세스의 시뮬레이션을 실행하는 시뮬레이션 시스템의 전체 구성에 대해서 설명한다. 도 1은, 시뮬레이션 시스템의 전체 구성의 일례를 도시하는 도면이다. 도 1에 도시한 바와 같이, 시뮬레이션 시스템은, 학습 장치(10), 추론 장치(20) 및 시뮬레이션 장치(30)를 갖는다. 또한, 본 실시 형태에서, 시뮬레이션 시스템이 취급하는 각종 데이터는, 주로 반도체 제조 메이커에서 취득된다.
또한, 반도체 제조 프로세스를 실행하는 반도체 제조 장치는, Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP), Radial Line Slot Antenna(RLSA), Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP)의 어느 타입의 장치에서도 적용 가능하다.
반도체 제조 장치는, 복수의 처리 전 웨이퍼(처리 대상)가 반송되면, 반도체 제조 프로세스의 각 공정(예를 들어, 성막, 에칭, 애싱, 클리닝)에 따른 처리(이하, 「웨이퍼 처리」라고도 함)를 실행한다.
(시뮬레이션 장치)
시뮬레이션 장치(30)는, 반도체 제조 프로세스의 조건(이하, 「프로세스 조건」이라고도 함)이나 반도체 제조 장치의 처리 용기 내의 환경 조건을 나타내는 환경 정보를 설정하여, 반도체 제조 프로세스의 각 공정을 시뮬레이션하고, 그 결과인 시뮬레이션 데이터를 출력한다. 시뮬레이션 데이터의 일례로서는, 웨이퍼면 상의 성막이나 에칭의 특성을 나타내는 화상 데이터나 수치 데이터를 들 수 있다. 또한, 시뮬레이션 데이터는, 프로세스 조건, 환경 정보, 공정, 시뮬레이션의 대상이 되는 소정의 부품의 정보가 포함되어도 된다.
도 1에 도시한 바와 같이, 시뮬레이션 장치(30)는, 실행부(31) 및 기억부(32)를 갖는다. 반도체 제조 프로세스의 시뮬레이션은, 시뮬레이션 장치(30)의 실행부(31)에 의해 실행된다. 실행부(31)는, 반도체 제조 장치의 하드웨어 구성에 관한 정보, 환경 정보 및 프로세스 조건을 설정하여, 시뮬레이션 모델에 따라서 시뮬레이션을 실행한다. 기억부(32)에는, 시뮬레이션에서 설정할 각종 데이터가 기억되어 있다.
기억부(32)에는, 시뮬레이션 모델(33)로서 프로세스의 공정별 시뮬레이션 모델이 기억되어 있다. 예를 들어, 성막 공정의 시뮬레이션에는 성막 프로세스용 시뮬레이션 모델이 정의된다. 또한, 에칭 공정의 시뮬레이션에는 에칭 프로세스용 시뮬레이션 모델이 정의된다. 애싱 공정의 시뮬레이션에는 애싱용 시뮬레이션 모델, 클리닝 공정의 시뮬레이션에는 클리닝용 시뮬레이션 모델이 각각 정의된다.
환경 정보(34)는, 반도체 제조 장치에서 웨이퍼 처리를 시뮬레이션할 때의 처리 용기 내의 환경 조건을 나타내는 데이터이다. 환경 정보(34)의 일례로서는, 가스의 흐름에 관한 조건을 들 수 있다. 이 경우, 가스관에 대하여 미리 표준화한 가스를 흘려서 시뮬레이션을 행하기 위해서, 가스관에, 예를 들어 밀도 1의 가스 A를 1sccm 흘리는 것을 환경 정보(34)에 설정하는 것을 들 수 있다. 이때의 가스관은, 처리 용기에 마련된 소정의 부품의 일례이며, 가스관의 복수의 형상에 대해서 각 형상의 시뮬레이션을 행할 수 있다. 환경 정보(34)의 다른 예로서는, 처리 용기에 마련된 소정의 부품의 온도에 관한 것 등을 들 수 있다.
프로세스 조건 DB(데이터베이스)(35)에는, 각 제조 프로세스의 공정에 따른 프로세스 조건이 설정되어 있다. 예를 들어, 프로세스 조건에는, 반도체 제조 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력이나 전압, 각종 가스 유량이 설정되어도 된다. 또한, 프로세스 조건에는, 처리 용기 내 온도(상부 전극 온도, 처리 용기의 측벽 온도, 웨이퍼(W) 온도, 정전 척 온도 등), 칠러로부터 출력되는 냉매의 온도 등이 설정되어도 된다.
가스관 데이터(36)는, 반도체 제조 장치의 처리 용기 내의 소정의 부품의 하드웨어 구성을 나타내는 데이터이다. 예를 들어, 소정의 부품이 가스관일 경우, 가스관 데이터(36)로서, 가스관의 길이나 관의 직경 등의 형상 정보가 기억된다.
장치 로그 DB(데이터베이스)(37)는, 반도체 제조 장치를 사용했을 때의 RF 사용 시간, 압력, 온도 등의 로그 데이터를 기억한다. 예를 들어, 반도체 제조 장치 내의 경시 변화 등을 시뮬레이션으로 고려하는 경우에 시뮬레이션에 따른 로그 데이터가 사용된다.
시뮬레이션 장치(30)는, 시뮬레이션 모델(33), 환경 정보(34), 프로세스 조건 DB(35)에서 선택되는 프로세스 조건, 가스관 데이터(36)에서 선택되는 가스관의 형상 정보를 설정한다. 그리고, 시뮬레이션 장치(30)는, 처리 용기에 마련되는 소정의 부품을 변수로 해서 반도체 제조 프로세스의 시뮬레이션을 행한다. 그 결과 얻어진 시뮬레이션 데이터는, 학습 장치(10)에 송신되어, 시뮬레이션 데이터 DB(데이터베이스)(15)에 저장된다.
(학습 장치)
학습 장치(10)는, 입력층에 입력된 데이터를 사용해서 학습 모델에 기초하여 기계 학습을 행한다. 학습 장치(10)는, 산출부(11), 입력부(12), 처리부(13) 및 기억부(14)를 갖는다. 학습 장치(10)에는, 입력 데이터 생성 프로그램 및 학습 프로그램이 인스톨되어 있고, 당해 프로그램이 실행됨으로써, 학습 장치(10)는 산출부(11) 및 처리부(13)로서 기능한다.
산출부(11)는, 기억부(14)에 기억된 시뮬레이션 데이터 DB(15) 내의 시뮬레이션 데이터(시뮬레이션 장치(30)에 의한 프로세스 결과의 데이터)를 판독하여, 처리부(13)가 학습할 때 적합한 소정 개의 특징 벡터로 가공한다. 가공 후의 특징 벡터가, 학습 모델의 입력층에 입력된다.
가공의 일례로서는, 산출부(11)는, 웨이퍼면 상의 시뮬레이션 데이터를, 웨이퍼면의 세로 사이즈 및 가로 사이즈에 따라, 웨이퍼면에 평행한 XY 좌표의 2차원 배열의 형식으로 가공해도 된다. 산출부(11)는, 웨이퍼면 상의 시뮬레이션 데이터와, 웨이퍼면에 평행한 XY 좌표를 관련지은 소정 개의 특징 벡터를 산출한다. 산출한 소정 개의 특징 벡터는, 시뮬레이션 데이터와, 웨이퍼면에 평행한 XY 좌표를 관련지은 소정 개의 특징량의 일례이다.
또한, 처리부(13)가 갖는 학습 모델은, 특징 벡터로서, 웨이퍼면 상의 프로세스 결과를 나타내는 수치 데이터의 형식으로 되어 있는 입력 데이터를 사용해도 되고, 화상 데이터의 형식으로 되어 있는 입력 데이터를 사용해도 된다.
본 실시 형태에서는, 가공된 특징 벡터는, 학습용 데이터(16)에 저장된다. 단, 상기 데이터의 가공은 이것에 한정되지 않고, 시뮬레이션 데이터 DB(15)에 저장될 때 행하여져도 된다. 이 경우, 시뮬레이션 데이터 DB(15)에는, 2차원 배열의 형식으로 가공된 후의 시뮬레이션 데이터가 학습용 데이터(16)로서 저장되고, 산출부(11)에 의해 판독된다. 입력부(12)는, 2차원 배열의 형식으로 가공된 소정 개의 특징 벡터를, 순차, 기계 학습을 행할 때의 입력층에 입력한다.
입력부(12)는, 산출부(11)가 산출한 소정 개의 특징 벡터를 학습 모델의 입력층에 순차 입력한다. 처리부(13)는, 입력층에 입력한 소정 개의 특징량을 교사 데이터로서 사용해서 반도체 제조 프로세스의 시뮬레이션을 행한다.
이에 의해, 처리부(13)에서는, 기계 학습에 의해 학습 완료 모델을 생성하여, 시뮬레이션 결과를 출력한다. 처리부(13)에 의해 생성된 학습 완료 모델은, 추론 장치(20)에 제공되어, 추론 장치(20)에 탑재된다.
(추론 장치)
추론 장치(20)는, 학습 장치(10)에 의해 학습된 학습 완료 모델을 사용해서 반도체 제조 프로세스의 시뮬레이션을 행한다. 추론 장치(20)는, 산출부(21), 입력부(22), 실행부(23), 출력부(24) 및 기억부(25)를 갖는다. 추론 장치(20)에는, 입력 데이터 생성 프로그램 및 추론 프로그램이 인스톨되어 있고, 당해 프로그램이 실행됨으로써, 추론 장치(20)는 산출부(21) 및 실행부(23)로서 기능한다.
산출부(21)는, 기억부(25)에 기억된 추론 대상의 시뮬레이션 데이터(26)(시뮬레이션 장치(30)에 의한 추론 대상의 프로세스 결과의 데이터)를 판독하여, 실행부(23)가 실행할 시뮬레이션 시에 적합한 소정 개의 특징 벡터로 가공한다. 가공 후의 특징 벡터는, 학습 완료 모델의 입력층에 입력된다.
산출부(21)는, 시뮬레이션 데이터(26)를, 웨이퍼면의 세로 사이즈 및 가로 사이즈에 따라, 웨이퍼면에 평행한 XY 좌표의 2차원 배열의 형식으로 가공한다. 산출부(21)는, 가스관 데이터(36)를 변수로 해서, 추론 대상이 되는 새로운 부품(예를 들어 가스관의 새로운 형상 데이터)을 설정했을 때의 반도체 제조 프로세스의 시뮬레이션을 행한 결과의 시뮬레이션 데이터(26)를 판독한다. 그리고, 산출부(21)는, 판독한 시뮬레이션 데이터(26)와, 웨이퍼면에 평행한 XY 좌표를 관련지은 소정 개의 특징 벡터를 산출한다. 산출한 소정 개의 특징 벡터는, 시뮬레이션 데이터와, 웨이퍼면에 평행한 XY 좌표를 관련지은 소정 개의 특징량의 일례이다.
실행부(23)는, 입력부(22)로부터 소정 개의 특징 벡터가 순차 입력됨으로써 학습 완료 모델을 실행하여, 시뮬레이션 결과를 출력한다. 출력한 시뮬레이션 결과의 일례로서는, 웨이퍼면 상의 성막이나 에칭의 특성을 나타내는 정보(예를 들어 웨이퍼면 화상 데이터)를 들 수 있다.
[시뮬레이션 시스템을 구성하는 각 장치의 하드웨어 구성]
이어서, 시뮬레이션 시스템을 구성하는 각 장치(학습 장치(10), 추론 장치(20))의 하드웨어 구성에 대해서 도 2a 및 도 2b를 사용해서 설명한다. 도 2a는, 일 실시 형태에 따른 학습 장치(10)의 하드웨어 구성의 일례를 도시하는 도면이다. 도 2b는, 일 실시 형태에 따른 추론 장치(20)의 하드웨어 구성의 일례를 도시하는 도면이다.
도 2a에 도시하는 바와 같이, 학습 장치(10)는, CPU(Central Processing Unit)(201), ROM(Read Only Memory)(202)을 갖는다. 또한, 학습 장치(10)는, RAM(Random Access Memory)(203), GPU(Graphics Processing Unit)(204)를 갖는다. CPU(201), ROM(202), RAM(203), GPU(204)는, 소위 컴퓨터를 형성한다.
또한, 학습 장치(10)는, 보조 기억 장치(205), 조작 장치(206), 표시 장치(207), I/F(Interface) 장치(208), 드라이브 장치(209)를 갖는다. 또한, 학습 장치(10)의 각 하드웨어는, 버스(210)를 통해서 서로 접속된다.
CPU(201)는, 보조 기억 장치(205)에 인스톨된 각종 프로그램(예를 들어, 입력 데이터 생성 프로그램, 학습 프로그램 등)을 실행하는 연산 디바이스이다.
ROM(202)은, 불휘발성 메모리이며, 주 기억 장치로서 기능한다. ROM(202)은, 보조 기억 장치(205)에 인스톨된 각종 프로그램을 CPU(201)가 실행하기 위해서 필요한 각종 프로그램, 데이터 등을 저장한다. 구체적으로는, ROM(202)은 BIOS(Basic Input/Output System)나 EFI(Extensible Firmware Interface) 등의 부트 프로그램 등을 저장한다.
RAM(203)은, DRAM(Dynamic Random Access Memory)이나 SRAM(Static Random Access Memory) 등의 휘발성 메모리이며, 주 기억 장치로서 기능한다. RAM(203)은, 보조 기억 장치(205)에 인스톨된 각종 프로그램이 CPU(201)에 의해 실행될 때 전개되는 작업 영역을 제공한다.
GPU(204)는, 화상 처리용 연산 디바이스이며, CPU(201)에 의해 입력 데이터 생성 프로그램, 학습 프로그램이 실행될 때, 입력 데이터에 대해서 병렬 처리에 의한 고속 연산을 행한다. 또한, GPU(204)는, 내부 메모리(GPU 메모리)를 탑재하고 있어, 상기 병렬 처리를 행할 때 필요한 정보를 일시적으로 보유한다.
보조 기억 장치(205)는, 각종 프로그램이나, 각종 프로그램이 CPU(201)에 의해 실행될 때, GPU(204)에 의해 처리되는 학습용 데이터(16), 시뮬레이션 데이터 등을 저장한다. 예를 들어, 시뮬레이션 데이터 DB(15)나 기억부(14)는, 보조 기억 장치(205)에서 실현된다.
조작 장치(206)는, 학습 장치(10)의 관리자가 학습 장치(10)에 대하여 각종 지시를 입력할 때 사용하는 입력 디바이스이다. 표시 장치(207)는, 학습 장치(10)의 내부 상태를 표시하는 표시 디바이스이다. I/F 장치(208)는, 다른 장치와 접속하여, 통신을 행하기 위한 접속 디바이스이다.
드라이브 장치(209)는, 기록 매체(220)를 세트하기 위한 디바이스이다. 여기에서 말하는 기록 매체(220)에는, CD-ROM, 플렉시블 디스크, 광자기 디스크 등과 같이 정보를 광학적, 전기적 혹은 자기적으로 기록하는 매체가 포함된다. 또한, 기록 매체(220)에는, ROM, 플래시 메모리 등과 같이 정보를 전기적으로 기록하는 반도체 메모리 등이 포함되어 있어도 된다.
또한, 보조 기억 장치(205)에 인스톨되는 각종 프로그램은, 예를 들어 배포된 기록 매체(220)가 드라이브 장치(209)에 세트되고, 해당 기록 매체(220)에 기록된 각종 프로그램이 드라이브 장치(209)에 의해 판독됨으로써 인스톨된다. 혹은, 보조 기억 장치(205)에 인스톨되는 각종 프로그램은, 도시하지 않은 네트워크를 통해서 다운로드됨으로써 인스톨되어도 된다.
도 2b에 도시하는 바와 같이, 추론 장치(20)는, CPU(231), ROM(232), RAM(233), GPU(234), 보조 기억 장치(235), 조작 장치(236), 표시 장치(237), I/F 장치(238), 드라이브 장치(239)를 갖는다. 추론 장치(20)의 각 하드웨어는, 버스(240)를 통해서 서로 접속된다. 드라이브 장치(239)는, 기록 매체(250)와 접속 가능하다. 추론 장치(20)의 하드웨어 구성은 학습 장치(10)의 하드웨어 구성과 동일하기 때문에, 추론 장치(20)의 하드웨어 구성의 설명은 생략한다.
[학습용 데이터의 설명]
이어서, 시뮬레이션 데이터 DB(15)에 저장되는 시뮬레이션 데이터로부터 생성되는 학습용 데이터(16)에 대해서 설명한다. 도 3은, 시뮬레이션 데이터 DB(15)에 저장되는 시뮬레이션 데이터를 생성하는 시뮬레이션 장치(30)가 행하는 시뮬레이션의 일례를 도시하는 도면이다. 도 4는, 시뮬레이션 결과를 나타내는 시뮬레이션 데이터로부터 생성되는 학습용 데이터의 일례를 도시하는 도면이다.
도 3에 도시한 바와 같이, 시뮬레이션 장치(30)에서 환경 정보 및 프로세스 조건을 설정함으로써 반도체 제조 프로세스의 시뮬레이션에서의 처리 용기 내의 환경 및 프로세스 조건을 일정하게 설정할 수 있다. 이에 의해, 실행부(31)는, 소정의 부품(예를 들어 가스관)의 하드웨어 구성(형상 데이터 a, b, c…)만을 변수로 하고 그 이외의 시뮬레이션 조건을 고정으로 해서 각 프로세스용 시뮬레이션 모델에 기초하여 시뮬레이션을 행할 수 있다.
이에 의해, 시뮬레이션 장치(30)는, 소정의 부품의 하드웨어 구성에 일대일로 대응하는 시뮬레이션 결과를 얻을 수 있으며, 시뮬레이션 데이터(예를 들어 웨이퍼면 화상 데이터 A, B, C…)로서 학습 장치(10)에 송신함으로써, 학습 장치(10)는 그 시뮬레이션 데이터를 사용할 수 있다. 이에 의해, 학습 장치(10) 소정의 부품의 하드웨어 구성의 특징량을 특징 벡터로서 입력층에 입력할 수 있다.
예를 들어, 처리 용기 내의 가스의 흐름에 관한 환경 조건을 일정하게 설정하고(예를 들어 밀도 1의 가스 A를 1sccm 등) 또한 프로세스마다의 프로세스 조건(압력, 온도 등)을 일정하게 설정한다. 그리고 나서 가스관의 하드웨어 구성(관의 길이나 직경 등이 다른 형상 데이터)을 변수로서 부여하여서 프로세스마다의 시뮬레이션 모델에 따라서 시뮬레이션을 실행하면, 가스관의 하드웨어 구성 이외의 시뮬레이션 조건을 고정할 수 있다. 이에 의해, 예를 들어 웨이퍼면 화상 데이터인 시뮬레이션 데이터로부터 산출한 소정 개의 특징 벡터가, 가스관의 특정 형상을 특징짓는 특징량에 일대일의 관계로서 열결된다. 이에 의해, 학습 장치(10)에 있어서 소정의 부품의 하드웨어 구성의 정보를 학습 모델의 입력 데이터로서 입력시켜, 학습 모델을 실행시킴으로써 소정의 부품의 하드웨어 구성에 따른 프로세스 결과를 출력시키는 학습 완료 모델을 생성할 수 있다.
도 4에, 학습 장치(10)의 산출부(11)가 시뮬레이션 데이터로부터 산출한 소정 개의 특징 벡터를 포함하는 학습용 데이터의 일례를 도시한다. 학습용 데이터에는, 정보의 항목으로서, 「공정」, 「(시뮬레이션) ID」, 「가스관 데이터(형상 정보)」, 「웨이퍼면 화상 데이터」, 「특징 벡터」가 포함된다.
「공정」에는, 시뮬레이션 장치(30)에 의해 실행되는 시뮬레이션의 기지의 프로세스가 저장된다. 「ID」에는, 시뮬레이션 장치(30)에 의해 실행되는 시뮬레이션을 식별하기 위한 식별자가 저장된다.
「가스관 데이터」에는, 가스관의 길이나 직경 등으로부터 정해지는 가스관의 형상 정보가 저장된다. 단, 「가스관」은, 반도체 제조 장치의 처리 용기 내의 부품의 일례이며, 반도체 제조 장치의 처리 용기 내의 부품이라면 가스관에 한정되지 않고, 어느 부품의 하드웨어 구성의 정보로 치환해도 된다.
「웨이퍼면 화상 데이터」는, 시뮬레이션 장치(30)에 의해 시뮬레이션한 결과인 프로세스 결과를 나타내는 시뮬레이션 데이터의 일례이다. 프로세스 결과를 나타내는 시뮬레이션 데이터의 다른 예로서는, 웨이퍼면에 형성되는 막의 질(저항값 등), 조성비, 밀도, 성막 레이트, 에칭 레이트, 웨이퍼면에 조사되는 광의 굴절률이나 광흡수 계수 등의 광학 상수를 들 수 있다.
「특징 벡터」는, 소정 개의 XY 좌표와 시뮬레이션 데이터를 관련지은 각 XY 좌표에서의 특징량을 나타낸다. 도 5의 예에서는, 웨이퍼면에 평행한 XY 좌표 중, 등간격으로 점재하는 25개의 XY 좌표 (X1, Y1) 내지 (X5, Y1) 내지 (X1, Y5) 내지 (X5, Y5)가 특정된다. 그리고, 25개의 XY 좌표와 각 XY 좌표에서의 시뮬레이션 데이터(AR11 내지 AR15 내지 AR51 내지 AR55)를 관련지은 25개의 특징 벡터가 산출된다. 도 5의 예에서는, (X1, Y1, AR11) 내지 (X5, Y1, AR15) 내지 (X1, Y5, AR51) 내지 (X5, Y5, AR55)의 25개의 특징 벡터가 산출되지만, XY 좌표의 위치 및 개수는 이것에 한정되지 않는다.
산출된 특징 벡터는, 도 4에 도시한 바와 같이, 프로세스마다 가스관 데이터에 대응시켜서 학습용 데이터(16)로서 기억부(14)에 저장된다. 이러한 방법에 의하면, 시뮬레이션 데이터의 웨이퍼면 상에의 매핑에 의해 미리 정한 일정 개수의 특징 벡터를 산출할 수 있다. 즉, 웨이퍼면의 (Xi, Yi)(i≥1)를 미리 정하고, 표준화함으로써, 모니터 점을 고정할 수 있다. 이에 의해, 도 5의 우측에 나타내는 학습 모델의 모식도의 입력층에 입력하는 특징 벡터의 개수를 갖춤으로써, 효율적인 학습이 가능해진다.
또한, 본 방법에 의하면, 소정의 부품의 하드웨어 구성 이외의 시뮬레이션 조건을 고정하는 것이 가능하다. 이에 의해, 시뮬레이션 데이터로부터 추출한 25개의 특징 벡터를, 소정의 부품의 하드웨어 구성을 특징짓는 특징량으로서 학습 모델의 입력층에 입력시킬 수 있다. 이에 의해, 가스관의 하드웨어 구성에 따른 학습이 가능해진다.
단, 입력층에 입력하는 특징 벡터의 개수는 일정하지 않아도 된다. 예를 들어, 웨이퍼면의 (Xi, Yi)는 고정이 아니라, 웨이퍼면 내의 가변의 위치이어도 된다. 이에 의해, 학습 모델의 입력층에 입력하는 소정 개의 특징 벡터를 가변으로 할 수 있다.
또한, 본 실시 형태에 따른 시뮬레이션에서는, 가스관의 하드웨어 구성에 대하여 가스의 흐름을 시뮬레이션하고, 그 결과인 프로세스 결과를 웨이퍼면 화상 데이터로서 출력했지만, 이것에 한정되지 않는다. 예를 들어, 웨이퍼를 적재하는 적재대의 하드웨어 구성에 대하여 웨이퍼 온도의 시뮬레이션을 행하고, 프로세스 결과로서 웨이퍼면 상의 온도 분포를 나타내는 화상 데이터를 출력하는 등, 다양한 제조 프로세스에 관한 시뮬레이션에 이용할 수 있다.
또한, 학습에 사용되는 교사 데이터는, 시뮬레이션 데이터에 한정되지 않고, 반도체 제조 장치를 사용해서 실제로 행한 데이터이거나 또는 그 데이터를 포함해도 된다.
학습 장치(10)에 있어서 기계 학습을 행하여, 생성된 학습 완료 모델을 추론 장치(20)에 탑재함으로써, 추론 장치(20)에서는, 학습 완료 모델을 사용해서 새로운 부품에 관한 기지의 프로세스 A, B의 프로세스 예측이 가능해진다. 이에 더하여, 추론 장치(20)에서는, 학습 완료 모델을 사용해서 새로운 부품에 관한 미지의 프로세스 A', B'의 프로세스 예측을 행해도 된다.
[시뮬레이션 장치에 의한 시뮬레이션 처리의 흐름]
이어서, 시뮬레이션 장치(30)에 의한 시뮬레이션 처리의 흐름에 대해서 설명한다. 도 6은, 일 실시 형태에 따른 시뮬레이션 처리의 일례를 나타내는 흐름도이다. 시뮬레이션을 행하는 취지의 지시가 입력되면 시뮬레이션 장치(30)는 도 6에 나타내는 흐름도를 실행한다.
우선, 스텝 S10에서, 실행부(31)는, 반도체 제조 프로세스를 행하는 처리 용기 내의 환경 정보(34)를 설정한다. 또한, 실행부(31)는, 시뮬레이션 대상의 공정(예를 들어 성막 공정)의 프로세스 조건을 프로세스 조건 DB(35)에서 선택해서 설정한다.
이어서, 스텝 S12에서, 실행부(31)는, 가스관 데이터(36)로부터 대상의 부품(가스관의 형상 정보)을 선택해서 입력하여, 시뮬레이션 대상의 공정에 대응하는 시뮬레이션 모델(33)에 따라서 시뮬레이션을 실행한다.
이어서, 스텝 S14에서, 실행부(31)는, 시뮬레이션 결과의 시뮬레이션 데이터를 학습 장치(10)에 송신하고, 시뮬레이션 처리를 종료한다. 이에 의해, 시뮬레이션 데이터가, 도 1에 도시하는 학습 장치(10)의 시뮬레이션 데이터 DB(15) 내에 저장된다.
[학습 장치에 의한 학습 처리의 흐름]
이어서, 학습 장치(10)에 의한 학습 처리의 흐름에 대해서 설명한다. 도 7은, 일 실시 형태에 따른 학습 처리의 일례를 나타내는 흐름도이다. 기계 학습의 실행 지시가 입력되면, 학습 장치(10)에서는, 도 7에 나타내는 흐름도를 실행한다.
우선, 스텝 S20에서, 학습 장치(10)는, 시뮬레이션 장치(30)로부터 시뮬레이션 데이터를 수신하여, 시뮬레이션 데이터 DB(15)에 저장한다.
이어서, 스텝 S22에서, 산출부(11)는, 시뮬레이션 데이터와, 웨이퍼면에 평행한 XY 좌표를 관련지은 소정 개의 특징 벡터를 산출하여, 학습용 데이터(16)에 저장한다. 산출부(11)는, 시뮬레이션 데이터를 수신할 때마다, 시뮬레이션 데이터와, 상기 XY 좌표를 관련지은 소정 개의 특징 벡터를 산출하는 처리를 반복하여, 학습용 데이터(16)에 저장한다.
이어서, 스텝 S24에서, 입력부(12)는, 학습 모델의 입력층에, 상기 처리를 반복할 때마다, 산출한 소정 개의 특징 벡터를 순차 입력한다. 그리고, 처리부(13)는, 특징 벡터를 입력 데이터로 하고, 웨이퍼 처리의 결과를 출력 데이터로 해서, 교사 데이터를 사용하여, 소정의 부품에 대한 반도체 제조 프로세스의 학습 모델에 의한 기계 학습을 실행한다.
이어서, 스텝 S26에서, 처리부(13)는, 학습한 학습 모델인, 학습 완료 모델을 출력하고, 학습 처리를 종료한다.
[추론 장치에 의한 추론 처리의 흐름]
추론 장치(20)에 의한 추론 처리의 흐름은, 학습 완료 모델을 사용해서 처리를 행하는 점에서 학습 장치(10)에 의한 학습 처리와 다르고, 그 밖의 처리는 대략 동일하다. 시뮬레이션의 실행 지시가 입력되면, 추론 장치(20)에서는, 우선, 시뮬레이션 장치(30)로부터 시뮬레이션 데이터를 수신하여, 기억부(25)에 저장한다. 수신하는 시뮬레이션 데이터는, 예를 들어 시뮬레이션 장치(30)에서 실행된, 새로운 부품(예를 들어 가스관이 새로운 형상)에 관한 시뮬레이션 결과의 데이터이다.
이어서, 산출부(21)는, 시뮬레이션 데이터와, 웨이퍼면에 평행한 XY 좌표를 관련지은 소정 개의 특징 벡터를 산출한다. 이어서, 입력부(22)는, 학습 완료 모델의 입력층에, 산출한 소정 개의 특징 벡터를 순차 입력한다.
이어서, 실행부(23)는, 산출한 소정 개의 특징 벡터를 입력 데이터로 해서, 학습 완료 모델을 실행시킨다. 출력부(24)는, 학습 완료 모델에 의해 출력된 프로세스 결과인 웨이퍼 처리의 결과(예를 들어 웨이퍼면 화상 데이터)를 출력하고, 추론 처리를 종료한다. 이에 의해, 예를 들어 새로운 부품을 사용한 경우의 반도체 제조 프로세스의 시뮬레이션 결과를 고정밀도이면서 또한 효율적으로 얻을 수 있다.
이상에서 설명한 바와 같이 본 실시 형태에 따른 시뮬레이션 장치(30), 학습 장치(10), 추론 장치(20)를 구비한 시뮬레이션 시스템에서는, 소정의 부품의 하드웨어 구성 이외의 시뮬레이션 조건을 고정한다. 이에 의해, 시뮬레이션 데이터로부터 산출한 소정 개의 특징 벡터를, 소정의 부품의 하드웨어 구성을 특징짓는 특징량으로서 학습 모델의 입력층에 입력할 수 있다. 이에 의해, 학습한 학습 완료 모델을 사용하여, 소정의 부품의 하드웨어 구성에 따른 반도체 제조 프로세스를 시뮬레이션할 수 있다. 이에 의해, 유저는, 학습 완료 모델을 사용하여, 시뮬레이션의 결과인 출력 웨이퍼면 화상 데이터에 기초하여, 소정의 부품의 형상을 바꾸었을 때의 프로세스 결과를 고정밀도이면서 또한 효율적으로 파악할 수 있다.
또한, 시뮬레이션 데이터로부터 추출하는 특징 벡터의 개수를 동일하게 함으로써, 학습 모델의 입력층에 입력할 데이터를 갖출 수 있다. 이에 의해, 반도체 제조 프로세스에 관한 시뮬레이션에 대한 기계 학습을 효율적으로 행할 수 있다.
또한, 도 8에 도시하는 바와 같이, 특징 벡터를 입력해서 먼저 학습시킨 학습 완료 모델을 사용하여, 또 다른 입력층에 프로세스 조건 데이터를 추가하거나, 장치 로그 데이터를 더하여 학습을 시키는 전이 학습을 행함으로써, 학습 효율의 향상과 학습 대상의 확대를 도모할 수 있다.
특히, 시뮬레이션에 의한 프로세스 결과의 정밀도를 향상시키기 위해서는, 어느 정도 사용한 반도체 제조 장치인지에 대한 데이터를 입력해서 학습시키는 것이 바람직하다. 그래서, 특징 벡터를 입력층에 입력할 부분의 학습 모델은 학습 완료 모델의 파라미터를 그대로 사용하고, 또한 프로세스 조건 데이터와 함께 장치 로그 데이터를 입력층에 입력해서 학습시킴으로써, 반도체 제조 장치의 사용도를 고려하여 더욱 정밀도가 높은 시뮬레이션 결과를 얻을 수 있다.
또한, 프로세스의 각 공정에서의 시뮬레이션을 조합해서 최종의 프로세스 결과를 파악하고자 하는 경우가 있다. 예를 들어, 성막 공정, 에칭 공정, 애싱 공정의 각 프로세스의 시뮬레이션을 조합해서 최종의 프로세스 결과를 파악하고자 하는 경우 등을 생각할 수 있다. 이 경우, 도 9에 도시하는 바와 같이, 본 공정의 특징 벡터를 입력층에 입력하는 부분의 학습 모델은 학습 완료 모델의 파라미터를 그대로 사용하고, 또 다른 입력층에 전공정의 특징 벡터와 후공정의 특징 벡터를 더하여 학습을 시키는 전이 학습을 행한다. 이에 의해, 학습 효율의 향상과 조합에 따른 프로세스 결과를 얻을 수 있어, 다양한 조합에 따른 반도체 제조 프로세스의 공정에 대해서, 고정밀도의 시뮬레이션 결과를 효율적으로 얻을 수 있다.
금회 개시된 일 실시 형태에 따른 학습 장치, 추론 장치 및 학습 완료 모델은, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 청구범위 및 그 주지를 일탈하지 않고, 다양한 형태로 변형 및 개량이 가능하다. 상기 복수의 실시 형태에 기재된 사항은, 모순되지 않는 범위에서 다른 구성도 취할 수 있으며, 또한 모순되지 않는 범위에서 조합할 수 있다.
본 명세서에서는, 피처리체의 일례로서 웨이퍼를 들어 설명하였다. 그러나, 피처리체는, 이에 한정되지 않고, FPD(Flat Panel Display)에 사용되는 각종 기판, 프린트 기판 등이어도 된다.
본 개시의 학습 장치(10), 추론 장치(20), 시뮬레이션 장치(30)는, 퍼스널 컴퓨터, 서버, 태블릿측 단말기, 스마트폰, 웨이러블 디바이스, 그 밖의 정보 처리 장치의 어느 것에서 실현되어도 된다. 또한, 학습 장치(10)와 시뮬레이션 장치(30)는, 동일한 장치에서 실현해도 되고, 다른 장치에서 실현해도 된다. 마찬가지로, 추론 장치(20)와 시뮬레이션 장치(30)는, 동일한 장치에서 실현해도 되고, 다른 장치에서 실현해도 된다. 또한, 학습 장치(10)와 추론 장치(20)는, 동일한 장치에서 실현해도 되고, 다른 장치에서 실현해도 된다.
또한, 본 개시의 학습 장치(10)는, 뉴럴 네트워크에 기초하여 기계 학습을 행하고, 추론 장치(20)는, 학습 완료된 뉴럴 네트워크에 의해 실현되는 경우에 대해서 설명했지만, 이것에 한정되지 않고, 다양한 기계 학습 모델에 의해 실현되어도 된다.
본 국제 출원은, 2018년 9월 12일에 출원된 일본 특허 출원 제2018-171015호에 기초하는 우선권을 주장하는 것이며, 그 전체 내용을 본 국제 출원에 원용한다.
10: 학습 장치
11: 산출부
12: 입력부
13: 처리부
14: 기억부
15: 시뮬레이션 데이터 DB
20: 추론 장치
21: 산출부
22: 입력부
23: 실행부
24: 출력부
25: 기억부
30: 시뮬레이션 장치
31: 실행부
32: 기억부
33: 시뮬레이션 모델
34: 환경 정보
35: 프로세스 조건 DB
36: 가스관 데이터
37: 장치 로그 DB

Claims (12)

  1. 입력층에 입력된 데이터를 사용해서 학습 모델에 기초하여 기계 학습을 행하는 학습 장치이며,
    반도체 제조 프로세스를 행하는 처리 용기 내의 환경 정보를 설정하고, 상기 처리 용기에 마련되는 소정의 부품을 변수로 해서 반도체 제조 프로세스의 시뮬레이션을 행한 결과의 시뮬레이션 데이터와, 웨이퍼면에 평행한 XY 좌표를 관련지은 소정 개의 특징량을 산출하는 산출부와,
    산출한 상기 소정 개의 특징량을 상기 입력층에 입력하는 입력부
    를 갖는 학습 장치.
  2. 제1항에 있어서, 상기 산출부는, 가스에 관한 상기 환경 정보를 설정해서 상기 부품을 가스관의 형상으로 해서 가스의 흐름에 관한 반도체 제조 프로세스의 시뮬레이션을 행한 결과의 시뮬레이션 데이터와, 상기 XY 좌표를 관련지은 소정 개의 특징량을 산출하는, 학습 장치.
  3. 제1항 또는 제2항에 있어서, 상기 산출부는, 상기 웨이퍼면에 평행하게 등간격으로 점재하는 소정 개의 XY 좌표와, 해당 소정 개의 XY 좌표의 웨이퍼면 상의 상기 시뮬레이션 데이터를 관련지은 소정 개의 특징량을 산출하는, 학습 장치.
  4. 제1항 또는 제2항에 있어서, 상기 산출부는, 반도체 제조 프로세스의 공정마다 프로세스 조건을 설정해서 상기 시뮬레이션을 행한 결과의 시뮬레이션 데이터를 공정마다 기억한 기억부를 참조하여, 공정마다 소정 개의 특징량을 산출하는, 학습 장치.
  5. 제1항 또는 제2항에 있어서, 상기 산출부는, 상기 처리 용기에 마련되는 복수의 상기 부품을 사용해서 반도체 제조 프로세스의 시뮬레이션을 행한 결과의 시뮬레이션 데이터와, 상기 XY 좌표를 관련지은 소정 개의 특징량을 산출하는 처리를 반복하고,
    상기 입력부는, 상기 처리를 반복할 때마다, 산출한 상기 소정 개의 특징량을 상기 입력층에 입력하는, 학습 장치.
  6. 제1항 또는 제2항에 있어서, 상기 입력층에 입력한 상기 소정 개의 특징량을 입력 데이터로 하고, 웨이퍼 처리의 결과를 출력 데이터로 하는, 교사 데이터를 사용해서 뉴럴 네트워크에 기초하는 반도체 제조 프로세스의 시뮬레이션을 행하는 처리부를 갖는, 학습 장치.
  7. 제5항에 있어서, 상기 소정 개의 특징량은, 소정의 부품을 변수로 해서, 처리를 반복할 때마다, 동일 개수인, 학습 장치.
  8. 제1항 또는 제2항에 있어서, 상기 시뮬레이션 데이터는, 웨이퍼면 화상 데이터인, 학습 장치.
  9. 제8항에 있어서, 상기 산출부는, 상기 웨이퍼면 화상 데이터의 웨이퍼면에 평행한 XY 좌표 중, X 방향 및 Y 방향의 사이즈에 따른 2차원 배열의 형식으로 해당 웨이퍼면 화상 데이터를 가공해서 소정 개의 특징량을 산출하는, 학습 장치.
  10. 제1항 또는 제2항에 기재된 학습 장치에 의해 학습된 학습 완료 모델을 탑재하는 추론 장치이며,
    반도체 제조 프로세스를 행하는 처리 용기 내의 환경 정보를 설정하고, 상기 처리 용기에 마련되는 소정의 부품을 변수로 해서 반도체 제조 프로세스의 시뮬레이션을 행한 결과의 시뮬레이션 데이터와, 웨이퍼면에 평행한 XY 좌표를 관련지은 소정 개의 특징량을 산출하는 산출부와,
    산출한 상기 소정 개의 특징량을 상기 입력층에 입력하는 입력부와,
    상기 입력층에 입력한 상기 소정 개의 특징량을 사용해서 상기 학습 완료 모델에 의해 반도체 제조 프로세스의 시뮬레이션을 행하는 실행부
    를 갖는 추론 장치.
  11. 제10항에 있어서, 상기 시뮬레이션을 행한 프로세스 결과의 데이터를 출력하는 출력부를 갖는, 추론 장치.
  12. 입력층에 입력된 데이터를 사용해서 학습 모델에 기초하여 기계 학습이 행하여진 학습 완료 모델을 기록한 컴퓨터로 읽을 수 있는 기록 매체이며,
    컴퓨터를,
    반도체 제조 프로세스를 행하는 처리 용기 내의 환경 정보를 설정하고, 상기 처리 용기에 마련되는 소정의 부품을 변수로 해서 반도체 제조 프로세스의 시뮬레이션을 행한 결과의 시뮬레이션 데이터와, 웨이퍼면에 평행한 XY 좌표를 관련지은 소정 개의 특징량을 산출하는 산출부와,
    산출한 상기 소정 개의 특징량을 상기 입력층에 입력하는 입력부로서 기능시키는 학습 완료 모델을 기록한 컴퓨터로 읽을 수 있는 기록 매체.
KR1020217009571A 2018-09-12 2019-08-29 학습 장치, 추론 장치 및 학습 완료 모델 KR102582921B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-171015 2018-09-12
JP2018171015A JP7126412B2 (ja) 2018-09-12 2018-09-12 学習装置、推論装置及び学習済みモデル
PCT/JP2019/033861 WO2020054443A1 (ja) 2018-09-12 2019-08-29 学習装置、推論装置及び学習済みモデル

Publications (2)

Publication Number Publication Date
KR20210055057A KR20210055057A (ko) 2021-05-14
KR102582921B1 true KR102582921B1 (ko) 2023-09-26

Family

ID=69778274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217009571A KR102582921B1 (ko) 2018-09-12 2019-08-29 학습 장치, 추론 장치 및 학습 완료 모델

Country Status (5)

Country Link
US (1) US11625518B2 (ko)
JP (1) JP7126412B2 (ko)
KR (1) KR102582921B1 (ko)
CN (1) CN112655071B (ko)
WO (1) WO2020054443A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113196173A (zh) * 2018-12-14 2021-07-30 Asml荷兰有限公司 用于对图像图案分组以确定图案化过程中晶片行为的设备和方法
KR20220012269A (ko) * 2019-05-23 2022-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 전기 특성 예측 방법
JP7399783B2 (ja) 2020-04-30 2023-12-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理方法、学習用データの生成方法、学習方法、学習装置、学習済モデルの生成方法、および、学習済モデル
JP7351814B2 (ja) 2020-08-17 2023-09-27 トヨタ自動車株式会社 車両応答予測装置、学習装置、方法、及びプログラム
US11586789B2 (en) 2021-04-07 2023-02-21 Applied Materials, Inc. Machine learning based smart process recipe builder to improve azimuthal flow and thickness uniformity
JP2023046032A (ja) * 2021-09-22 2023-04-03 キヤノン株式会社 解析方法
WO2023214541A1 (ja) * 2022-05-06 2023-11-09 東京エレクトロン株式会社 モデル生成方法、コンピュータプログラム及び情報処理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002149221A (ja) 2000-11-06 2002-05-24 Toshiba Corp 製造ラインの自動品質制御方法及びその装置並びに記憶媒体
JP2016058465A (ja) 2014-09-08 2016-04-21 株式会社日立ハイテクノロジーズ 欠陥定量化方法、欠陥定量化装置、および欠陥評価値表示装置
US20160141193A1 (en) 2014-11-19 2016-05-19 Kla-Tencor Corporation System, method and computer program product for combining raw data from multiple metrology tools
US20160313651A1 (en) 2013-12-17 2016-10-27 Asml Netherlands B.V. Yield estimation and control
JP2017084224A (ja) 2015-10-30 2017-05-18 株式会社日立製作所 設計支援装置、プログラムおよび設計支援方法
JP2018026558A (ja) 2016-08-03 2018-02-15 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマ処理システムを監視するための方法およびシステム、ならびに高度なプロセスおよびツール制御
US20180095450A1 (en) 2016-09-30 2018-04-05 Velo3D, Inc. Three-dimensional objects and their formation
JP2018136537A (ja) 2017-02-15 2018-08-30 株式会社半導体エネルギー研究所 半導体装置及び表示システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036269A (ja) * 1996-05-20 2007-02-08 Ricoh Co Ltd 半導体プロセスシミュレーション装置
US7337420B2 (en) * 2005-07-29 2008-02-26 International Business Machines Corporation Methodology for layout-based modulation and optimization of nitride liner stress effect in compact models
JP4745035B2 (ja) * 2005-11-24 2011-08-10 株式会社東芝 シミュレーション装置、シミュレーションプログラムおよびシミュレーション方法
CN101359612B (zh) * 2007-07-30 2012-07-04 东京毅力科创株式会社 晶片图案结构的检查装置及其计量数据管理方法
NL1036189A1 (nl) * 2007-12-05 2009-06-08 Brion Tech Inc Methods and System for Lithography Process Window Simulation.
US20170357911A1 (en) * 2014-12-18 2017-12-14 Asml Netherlands B.V. Feature search by machine learning
WO2016132759A1 (ja) 2015-02-20 2016-08-25 ソニー株式会社 情報処理装置、加工装置、推定方法、プログラム、および、加工方法
JP2016189363A (ja) * 2015-03-30 2016-11-04 株式会社日立ハイテクノロジーズ 半導体外観検査装置および画像処理装置
JP2016213430A (ja) * 2015-04-28 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびプログラム
US10295342B2 (en) * 2015-08-14 2019-05-21 Kla-Tencor Corporation System, method and computer program product for calibration of metrology tools
US10386828B2 (en) * 2015-12-17 2019-08-20 Lam Research Corporation Methods and apparatuses for etch profile matching by surface kinetic model optimization
KR20200120958A (ko) * 2018-03-13 2020-10-22 어플라이드 머티어리얼스, 인코포레이티드 반도체 처리의 모니터링을 위한 기계 학습 시스템들

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002149221A (ja) 2000-11-06 2002-05-24 Toshiba Corp 製造ラインの自動品質制御方法及びその装置並びに記憶媒体
US20160313651A1 (en) 2013-12-17 2016-10-27 Asml Netherlands B.V. Yield estimation and control
JP2016058465A (ja) 2014-09-08 2016-04-21 株式会社日立ハイテクノロジーズ 欠陥定量化方法、欠陥定量化装置、および欠陥評価値表示装置
US20160141193A1 (en) 2014-11-19 2016-05-19 Kla-Tencor Corporation System, method and computer program product for combining raw data from multiple metrology tools
JP2017084224A (ja) 2015-10-30 2017-05-18 株式会社日立製作所 設計支援装置、プログラムおよび設計支援方法
JP2018026558A (ja) 2016-08-03 2018-02-15 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマ処理システムを監視するための方法およびシステム、ならびに高度なプロセスおよびツール制御
US20180095450A1 (en) 2016-09-30 2018-04-05 Velo3D, Inc. Three-dimensional objects and their formation
JP2018136537A (ja) 2017-02-15 2018-08-30 株式会社半導体エネルギー研究所 半導体装置及び表示システム

Also Published As

Publication number Publication date
CN112655071A (zh) 2021-04-13
US11625518B2 (en) 2023-04-11
US20220050943A1 (en) 2022-02-17
WO2020054443A1 (ja) 2020-03-19
JP7126412B2 (ja) 2022-08-26
CN112655071B (zh) 2024-04-16
JP2020043270A (ja) 2020-03-19
KR20210055057A (ko) 2021-05-14

Similar Documents

Publication Publication Date Title
KR102582921B1 (ko) 학습 장치, 추론 장치 및 학습 완료 모델
KR102113096B1 (ko) 탐색 장치, 탐색 방법 및 플라스마 처리 장치
US8473271B2 (en) Fast photolithography process simulation to predict remaining resist thickness
TWI304527B (en) System and method for using first-principles simulation to control a semiconductor manufacturing process, and computer readable medium therefor
JP6381962B2 (ja) シミュレーションシステム及び方法と該システムを含むコンピュータシステム
KR20210038665A (ko) 학습 장치, 추론 장치 및 학습 완료 모델
US9881104B2 (en) Simulating shape of a workpiece based on a flux
US20090106002A1 (en) Process simulation framework
CN112418431A (zh) 用于混合模型的方法和系统
US20200363856A1 (en) Dynamic thermal management simulation using improved reduced order modeling
US11237544B2 (en) Information processing device, program, process treatment executing device, and information processing system
CN113779779A (zh) 优化掩模的方法、设备和计算机可读存储介质
US20210224033A1 (en) Operation device and operation method
KR20200131342A (ko) 레지스트 및 에칭 모델링
CN116339145A (zh) 机台参数调控方法、设备及存储介质
US11366947B2 (en) Systems and methods for machine learning based fast static thermal solver
JPWO2019131608A1 (ja) データ処理装置、データ処理方法及びプログラム
CN114997407A (zh) 量子测量设备的噪声消除方法及装置、电子设备和介质
US11263368B2 (en) Computing system for gas flow simulation, and simulation method
WO2021111511A1 (ja) 探索装置、探索プログラム及びプラズマ処理装置
CN114626282A (zh) 一种基于机器学习技术的线圈设计方法、线圈
CN117010318B (zh) 用于版图处理的方法、设备和介质
US11868689B2 (en) Systems and methods for setting up a physics-based model
KR20230149059A (ko) 플라즈마 시뮬레이션 방법 및 시스템
US20230369032A1 (en) Etching processing apparatus, etching processing system, analysis apparatus, etching processing method, and storage medium

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant