KR102581613B1 - Thermoelectric element - Google Patents

Thermoelectric element Download PDF

Info

Publication number
KR102581613B1
KR102581613B1 KR1020160115485A KR20160115485A KR102581613B1 KR 102581613 B1 KR102581613 B1 KR 102581613B1 KR 1020160115485 A KR1020160115485 A KR 1020160115485A KR 20160115485 A KR20160115485 A KR 20160115485A KR 102581613 B1 KR102581613 B1 KR 102581613B1
Authority
KR
South Korea
Prior art keywords
substrate
heat exchange
disposed
exchange layer
thermoelectric element
Prior art date
Application number
KR1020160115485A
Other languages
Korean (ko)
Other versions
KR20180028160A (en
Inventor
성명석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160115485A priority Critical patent/KR102581613B1/en
Publication of KR20180028160A publication Critical patent/KR20180028160A/en
Application granted granted Critical
Publication of KR102581613B1 publication Critical patent/KR102581613B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/13Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the heat-exchanging means at the junction
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/851Thermoelectric active materials comprising inorganic compositions

Abstract

본 발명의 일 실시예에 따른 열전소자는 제1 기판; 제1 기판 상에 배치된 제1 전극층; 상기 제1 전극층 상에 배치된 복수의 반도체 소자; 상기 복수의 반도체 소자 상에 배치된 제 2 전극층; 상기 제 2 전극층 상에 배치된 제 2 기판; 및 상기 제 1 기판의 일부 영역에 배치된 제 1 열교환층;을 포함하고, 상기 제 1 기판은 중앙 영역과 테두리 영역을 포함하며, 상기 제 1 열교환층은 상기 테두리 영역에 배치될 수 있다. A thermoelectric element according to an embodiment of the present invention includes a first substrate; a first electrode layer disposed on a first substrate; a plurality of semiconductor devices disposed on the first electrode layer; a second electrode layer disposed on the plurality of semiconductor devices; a second substrate disposed on the second electrode layer; and a first heat exchange layer disposed in a partial region of the first substrate, wherein the first substrate includes a central region and an edge region, and the first heat exchange layer may be disposed in the edge region.

Description

열전소자{THERMOELECTRIC ELEMENT}Thermoelectric element {THERMOELECTRIC ELEMENT}

본 발명은 열전소자에 관한 것으로, 보다 상세하게는 신뢰성을 향상시킬 수 있는 고신뢰성 열전소자에 관한 것이다. The present invention relates to thermoelectric devices, and more specifically, to high-reliability thermoelectric devices that can improve reliability.

일반적으로, 열전 변환 소자를 포함하는 열전 소자는 P형 열전 재료와 N형 열전 재료를 금속 전극층들 사이에 접합시킴으로써, PN 접합 쌍을 형성하는 구조이다. 이러한 PN 접합 쌍 사이에 온도 차이를 부여하게 되면, 제벡(Seeback) 효과에 의해 전력이 발생됨으로써 열전 소자는 발전 장치로서 기능 할 수 있다. 또한, PN 접합 쌍의 어느 한쪽은 냉각되고 다른 한쪽은 발열 되는 펠티어(Peltier) 효과에 의해, 열전 소자는 온도 제어 장치로서 이용될 수도 있다.Generally, a thermoelectric element including a thermoelectric conversion element has a structure that forms a PN junction pair by bonding a P-type thermoelectric material and an N-type thermoelectric material between metal electrode layers. When a temperature difference is provided between these PN junction pairs, the thermoelectric element can function as a power generation device by generating power through the Seeback effect. Additionally, a thermoelectric element can also be used as a temperature control device due to the Peltier effect, in which one side of a PN junction pair is cooled and the other side is heated.

여기서, 상기 펠티어(Peltier) 효과는 외부에서 DC 전압을 가해주었을 때 p타입(p-type) 재료의 정공과 n타입(n-type) 재료의 전자가 이동함으로써 재료 양단에 발열과 흡열을 일으키는 현상이다. 상기 제벡(Seeback) 효과는 외부 열원에서 열을 공급받을 때 전자와 정공이 이동하면서 재료에 전류의 흐름이 생겨 발전(發電)을 일으키는 현상을 말한다.Here, the Peltier effect is a phenomenon in which holes in a p-type material and electrons in an n-type material move when a DC voltage is applied from the outside, causing heat generation and endothermy at both ends of the material. am. The Seeback effect refers to a phenomenon in which electrons and holes move when heat is supplied from an external heat source, causing a flow of current in the material, thereby generating electricity.

이러한 열전소자는 간단한 조작으로 정밀하고 신속한 온도 조절 및 냉각/가열 전환이 가능하여, 고정밀 냉각기/항온기, 광부품 소자, 광학 센서 및 정밀 전자제품에 적용되고 있다. 또한, 열전 모듈은 직류전원의 극성을 바꾸어 줌으로써 하나의 모듈에서 냉각과 가열을 동시에 구현할 수 있기 때문에, 공조장치(Air Handling Unit) 등에도 효과적으로 활용될 수 있다. 그 밖에 예컨대 소형 냉장기, 화장품냉장고, 와인 냉장기, 냉온정수기, 차량용 냉방시트, 반도체 설비, 정밀 항온조 등의 냉각/항온 장치로 이용될 수 있다.These thermoelectric elements enable precise and rapid temperature control and cooling/heating switching with simple operation, and are applied to high-precision coolers/humidifiers, optical components, optical sensors, and precision electronic products. In addition, thermoelectric modules can simultaneously implement cooling and heating in one module by changing the polarity of direct current power, so they can be effectively used in air handling units, etc. In addition, it can be used as a cooling/constant temperature device for, for example, small refrigerators, cosmetic refrigerators, wine refrigerators, hot and cold water purifiers, car cooling seats, semiconductor equipment, and precision constant temperature baths.

그리고 일반적으로 열전소자는 상하부 온도 차이로 인해 고온부 기판은 팽창하고 저온부 기판은 수축 현상이 일어나게 되며, 상하부의 반복적인 동시 팽창 및 수축으로 인해 반도체 소자에 스트레스가 가중된다. In general, due to the temperature difference between the upper and lower parts of a thermoelectric element, the high-temperature part of the substrate expands and the low-temperature part contracts, and the repeated simultaneous expansion and contraction of the upper and lower parts increases stress on the semiconductor device.

또한 이러한 현상은 기판이 커질수록 팽창 및 수축의 정도는 커지고 그에 따른 스트레스 또한 증가하게 된다. Additionally, this phenomenon occurs as the size of the substrate increases, the degree of expansion and contraction increases, and the resulting stress also increases.

이러한 반복적인 수축과 팽창으로 인해 반도체 소자가 손상되어 페일이 발생하는 문제점이 있다. There is a problem in that semiconductor devices are damaged and fail due to such repeated contraction and expansion.

본 발명이 해결하고자 하는 과제는 반도체 소자에 가해지는 스트레스를 감소시켜 페일 발생을 방지할 수 있는 열전 소자를 제공하는 것이다.The problem to be solved by the present invention is to provide a thermoelectric device that can prevent failure by reducing the stress applied to the semiconductor device.

본 발명의 일 실시예에 따른 열전소자는 제1 기판; 제1 기판 상에 배치된 제1 전극층; 상기 제1 전극층 상에 배치된 복수의 반도체 소자; 상기 복수의 반도체 소자 상에 배치된 제 2 전극층; 상기 제 2 전극층 상에 배치된 제 2 기판; 및 상기 제 1 기판의 일부 영역에 배치된 제 1 열교환층;을 포함하고, 상기 제 1 기판은 중앙 영역과 테두리 영역을 포함하며, 상기 제 1 열교환층은 상기 테두리 영역에 배치될 수 있다. A thermoelectric element according to an embodiment of the present invention includes a first substrate; a first electrode layer disposed on a first substrate; a plurality of semiconductor devices disposed on the first electrode layer; a second electrode layer disposed on the plurality of semiconductor devices; a second substrate disposed on the second electrode layer; and a first heat exchange layer disposed in a partial region of the first substrate, wherein the first substrate includes a central region and an edge region, and the first heat exchange layer may be disposed in the edge region.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제2 기판의 일부 영역에 배치된 제2 열교환층을 더 포함하고, 상기 제2 기판은 중앙 영역과 테두리 영역을 포함하며, 상기 제2 열교환층은 상기 제2 기판의 테두리 영역에 배치될 수 있다. Additionally, the thermoelectric element according to an embodiment of the present invention further includes a second heat exchange layer disposed in a partial area of the second substrate, wherein the second substrate includes a central area and an edge area, and the second heat exchange layer includes a central area and a border area. The heat exchange layer may be disposed in an edge area of the second substrate.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 기판의 일면과 상기 제1 열교환층의 일면은 동일평면에 배치될 수 있다. Additionally, in the thermoelectric element according to an embodiment of the present invention, one surface of the first substrate and one surface of the first heat exchange layer may be disposed on the same plane.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제 1 열교환층은 패턴이 형성될 수 있다. Additionally, in the thermoelectric element according to an embodiment of the present invention, the first heat exchange layer may be formed in a pattern.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 패턴은 원형의 형상 또는 길쭉한 형상일 수 있다. Additionally, in the thermoelectric element according to an embodiment of the present invention, the pattern may have a circular shape or an elongated shape.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 열교환층의 에지가 상기 제1 기판의 에지와 제1 전극층의 에지 사이의 거리 사이 대비 60% 위치에 배치될 수 있다. Additionally, in the thermoelectric element according to an embodiment of the present invention, the edge of the first heat exchange layer may be disposed at a position 60% of the distance between the edge of the first substrate and the edge of the first electrode layer.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 열교환층은 상기 제1 기판의 모서리 영역에 배치될 수 있다. Additionally, in the thermoelectric element according to an embodiment of the present invention, the first heat exchange layer may be disposed in a corner area of the first substrate.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 열교환층은 상기 제1 전극층에 연결된 터미널 와이어가 배치된 영역에 배치될 수 있다. Additionally, in the thermoelectric element according to an embodiment of the present invention, the first heat exchange layer may be disposed in an area where a terminal wire connected to the first electrode layer is disposed.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 열교환층은 원형일 수 있으며, 상기 원형의 지름은 제1 기판의 너비 대비 5% 내지 20%일 수 있다. Additionally, in the thermoelectric element according to an embodiment of the present invention, the first heat exchange layer may be circular, and the diameter of the circular shape may be 5% to 20% of the width of the first substrate.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 열교환층은 상기 기판의 테두리 영역에 배치되되, 상기 전극층에 연결된 터미널 와이어에서 중앙으로 갈수록 좁게 배치될 수 있다.Additionally, in the thermoelectric element according to an embodiment of the present invention, the first heat exchange layer may be disposed at an edge area of the substrate and may be disposed to become narrower toward the center from the terminal wire connected to the electrode layer.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 열교환층은 일 방향의 너비가 상기 제1 기판 대비 5% 내지 10% 이고, 다른 일 방향의 너비가 5% 내지 20%일 수 있다. Additionally, in the thermoelectric element according to an embodiment of the present invention, the first heat exchange layer may have a width in one direction of 5% to 10% of the width of the first substrate, and may have a width of 5% to 20% in the other direction. there is.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 열교환층의 두께는 상기 제1 기판 두께의 1/3 내지 1/2일 수 있다. Additionally, in the thermoelectric element according to an embodiment of the present invention, the thickness of the first heat exchange layer may be 1/3 to 1/2 of the thickness of the first substrate.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 열교환층은 금속, 세라믹, 다이아몬드, 금속 합성물, 세라믹-금속 합성물, 및 다이어몬드-금속 합성물 중 어느 하나로 구성될 수 있다. Additionally, in the thermoelectric element according to an embodiment of the present invention, the first heat exchange layer may be composed of any one of metal, ceramic, diamond, metal composite, ceramic-metal composite, and diamond-metal composite.

본 발명의 실시예에 따르면, 열전소자의 기판 접촉부에서 온도 교환을 용이하게 하여 열축적으로 인한 기판의 변형을 억제할 수 있다. According to an embodiment of the present invention, temperature exchange can be facilitated at the substrate contact portion of the thermoelectric element, thereby suppressing deformation of the substrate due to heat accumulation.

또한, 본 발명의 실시예에 따르면, 기판 사이에 배치된 반도체 소자에 가해지는 스트레스를 감소시켜 반도체 소자가 손상되는 것을 방지할 수 있다. Additionally, according to an embodiment of the present invention, damage to the semiconductor device can be prevented by reducing the stress applied to the semiconductor device disposed between the substrates.

도 1은 본 발명의 일 실시예에 따른 열전소자의 단면도를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 열전소자의 사시도를 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 열전소자의 평면 투시도를 나타낸 것이다.
도 4는 본 발명의 다른 실시예에 따른 열전소자의 열교환층 배치 예를 나타낸 것이다.
도 5는 열전소자가 손상되는 예를 나타낸 것이다.
Figure 1 shows a cross-sectional view of a thermoelectric element according to an embodiment of the present invention.
Figure 2 shows a perspective view of a thermoelectric element according to an embodiment of the present invention.
Figure 3 shows a plan perspective view of a thermoelectric element according to an embodiment of the present invention.
Figure 4 shows an example of the heat exchange layer arrangement of a thermoelectric element according to another embodiment of the present invention.
Figure 5 shows an example in which a thermoelectric element is damaged.

본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can make various changes and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all changes, equivalents, and substitutes included in the spirit and technical scope of the present invention.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다.Terms containing ordinal numbers, such as first, second, etc., may be used to describe various components, but the components are not limited by the terms.

상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.The above terms are used only for the purpose of distinguishing one component from another. For example, the second component may be named the first component without departing from the scope of the present invention, and similarly, the first component may also be named the second component. The term and/or includes any of a plurality of related stated items or a combination of a plurality of related stated items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When a component is said to be "connected" or "connected" to another component, it is understood that it may be directly connected to or connected to the other component, but that other components may exist in between. It should be. On the other hand, when it is mentioned that a component is “directly connected” or “directly connected” to another component, it should be understood that there are no other components in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in this application are only used to describe specific embodiments and are not intended to limit the invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, terms such as “comprise” or “have” are intended to designate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features. It should be understood that this does not exclude in advance the possibility of the existence or addition of elements, numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person of ordinary skill in the technical field to which the present invention pertains. Terms defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and unless clearly defined in the present application, should not be interpreted in an ideal or excessively formal sense. No.

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments will be described in detail with reference to the attached drawings, but identical or corresponding components will be assigned the same reference numbers regardless of reference numerals, and duplicate descriptions thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 열전소자의 단면도를 나타낸 것이고, 도 2는 본 발명의 일 실시예에 따른 열전소자의 사시도를 나타낸 것이다. Figure 1 shows a cross-sectional view of a thermoelectric element according to an embodiment of the present invention, and Figure 2 shows a perspective view of a thermoelectric element according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 열전소자는 제1 기판(10), 제1 전극층(20), 반도체 소자(30), 제2 전극층(40), 제2 기판(50), 제1 열교환층(60), 및 제2 열교환층(70)을 포함할 수 있다. Referring to Figures 1 and 2, the thermoelectric element according to an embodiment of the present invention includes a first substrate 10, a first electrode layer 20, a semiconductor element 30, a second electrode layer 40, and a second substrate. (50), a first heat exchange layer 60, and a second heat exchange layer 70.

상기 제1 기판(10) 제2 기판(50)은 서로 마주보며 이격되도록 배치될 수 있다. The first substrate 10 and the second substrate 50 may be arranged to face each other and be spaced apart.

상기 제1 전극층(20)은 상기 제1 기판(10)의 상부에 배치될 수 있고, 상기 제2 전극층(40)은 상기 제2 기판(50)의 하부에 배치될 수 있다. 즉, 상기 제1 전극층(20)과 제2 전극층(40)의 기판(10, 50)의 내측에 배치될 수 있다. The first electrode layer 20 may be disposed on the top of the first substrate 10, and the second electrode layer 40 may be disposed on the bottom of the second substrate 50. That is, the first electrode layer 20 and the second electrode layer 40 may be disposed inside the substrates 10 and 50.

상기 반도체 소자(30)는 상기 제1 전극층(20)과 제2 전극층(40) 사이에 배치될 수 있다. The semiconductor device 30 may be disposed between the first electrode layer 20 and the second electrode layer 40.

상기 반도체 소자(30)와 전극층 사이에는 솔더가 배치될 수 있다. 솔더는 반도체 소자(30)의 기판(20, 40)을 접합한다. 솔더는 제1 기판(10)과 반도체 소자(30)를 접합하는 제1 솔더와 제2 기판(50)과 반도체 소자(30)를 접합하는 제2 솔더를 포함할 수 있다. 상기 솔더의 재질로는 은 페이스트나 PbSn, CuAgSn 등과 같이 Sn과 같이 종래의 솔더링에서 사용되는 물질이 사용될 수 있으며, 인쇄 공정에 의해 형성될 수 있다. Solder may be disposed between the semiconductor element 30 and the electrode layer. Solder joins the substrates 20 and 40 of the semiconductor device 30. The solder may include a first solder for bonding the first substrate 10 and the semiconductor device 30 and a second solder for bonding the second substrate 50 and the semiconductor device 30. The solder material may be a material used in conventional soldering, such as silver paste, PbSn, CuAgSn, or Sn, and may be formed through a printing process.

상기 제1 기판(10) 및 제2 기판(50)의 사이에서 제1 반도체 소자(31)와 제2 반도체 소자(32)는 전기적으로 연결되어, 펠티어 효과를 구현하게 된다. The first semiconductor element 31 and the second semiconductor element 32 are electrically connected between the first substrate 10 and the second substrate 50 to implement the Peltier effect.

상기 제1 기판(10) 및 상기 제2 기판(50)은 절연기판, 이를테면 알루미나 기판을 사용할 수 있으며, 또는 다른 실시형태의 경우 금속기판을 사용하여 흡열 및 발열효율 및 박형화를 구현할 수 있도록 할 수 있다. 물론, 제1 기판(10) 및 제2 기판(50)을 금속기판으로 형성하는 경우에는 제1 기판(10) 및 제2 기판(50)에 형성되는 전극층(20, 40)과의 사이에 유전체층(미도시)를 더 포함하여 형성됨이 바람직하다. The first substrate 10 and the second substrate 50 may use an insulating substrate, such as an alumina substrate, or in another embodiment, a metal substrate may be used to achieve heat absorption and heat generation efficiency and thinning. there is. Of course, when the first substrate 10 and the second substrate 50 are formed of a metal substrate, a dielectric layer is formed between the electrode layers 20 and 40 formed on the first substrate 10 and the second substrate 50. It is preferable to further include (not shown).

금속기판의 경우, Cu 또는 Cu 합금을 적용할 수 있으며, 박형화가 가능한 두께는 0.1mm~0.5mm 범위로 형성이 가능하다. 금속기판의 두께가 0.1mm 보나 얇은 경우나 0.5mm를 초과하는 두께에서는 방열 특성이 지나치게 높거나 열전도율이 너무 높아 열전모듈의 신뢰성이 크게 저하되게 된다. 상기 유전체층의 경우 고방열 성능을 가지는 유전소재로서 냉각용 열전모듈의 열전도도를 고려하면 5~10W/K의 열전도도를 가지는 물질을 사용하며, 두께는 0.01mm~0.15mm의 범위에서 형성될 수 있다. 이 경우, 두께가 0.01mm 미만에서는 절연효율(혹은 내전압 특성)이 크게 저하되며, 0.15mm를 초과하는 경우에는 열전전도도가 낮아져 방열효율이 떨어지게 된다. 상기 전극층(20, 40)은 Cu, Ag, Ni 등의 전극층재료를 이용하여 제1반도체 소자 및 제2반도체 소자를 전기적으로 연결하며, 도시된 단위셀이 다수 연결되는 경우, 도 2에 도시된 것과 같이 인접하는 단위셀과 전기적으로 연결을 형성하게 된다. 상기 전극층층의 두께는 0.01mm~0.3mm의 범위에서 형성될 수 있다. 전극층 층의 두께가 0.01mm 미만에서는 전극층으로서 기능이 떨어져 전기 전도율이 불량하게 되며, 0.3mm를 초과하는 경우에도 저항의 증가로 전도효율이 낮아지게 된다.In the case of a metal substrate, Cu or Cu alloy can be applied, and the thickness that can be thinned is in the range of 0.1mm to 0.5mm. When the thickness of the metal substrate is thinner than 0.1 mm or exceeds 0.5 mm, the heat dissipation characteristics are too high or the thermal conductivity is too high, greatly reducing the reliability of the thermoelectric module. In the case of the dielectric layer, a dielectric material with high heat dissipation performance is used, and considering the thermal conductivity of the cooling thermoelectric module, a material with a thermal conductivity of 5 to 10 W/K is used, and the thickness can be formed in the range of 0.01 mm to 0.15 mm. there is. In this case, if the thickness is less than 0.01mm, the insulation efficiency (or withstand voltage characteristic) is greatly reduced, and if the thickness is more than 0.15mm, the thermal conductivity is lowered and the heat dissipation efficiency is reduced. The electrode layers 20 and 40 electrically connect the first semiconductor device and the second semiconductor device using electrode layer materials such as Cu, Ag, and Ni, and when multiple unit cells are connected, as shown in FIG. 2 As such, an electrical connection is formed with adjacent unit cells. The thickness of the electrode layer may be in the range of 0.01mm to 0.3mm. If the thickness of the electrode layer is less than 0.01 mm, it does not function as an electrode layer and has poor electrical conductivity, and even if it exceeds 0.3 mm, the conduction efficiency decreases due to an increase in resistance.

특히, 이 경우 단위셀을 이루는 열전소자는 본 발명의 실시형태에 따른 적층형 구조의 단위소자를 포함하는 열전소자를 적용할 수 있으며, 이 경우 한쪽은 제1 반도체 소자(31)로서 P형 반도체와 제2 반도체 소자(32)로서 N형 반도체로 구성될 수 있으며, 상기 제1 반도체 소자(31) 및 상기 제2 반도체 소자(32)는 제1 전극층(20) 및 제2 전극층(40)과 연결되며, 이러한 구조가 다수 형성되며 상기 반도체 소자에 전극층을 매개로 전류가 공급되는 회로선(L1, L2)에 의해 펠티어 효과를 구현하게 된다. In particular, in this case, the thermoelectric element forming the unit cell can be a thermoelectric element including a unit element with a stacked structure according to an embodiment of the present invention, and in this case, one side is the first semiconductor element 31 and includes a P-type semiconductor and The second semiconductor element 32 may be composed of an N-type semiconductor, and the first semiconductor element 31 and the second semiconductor element 32 are connected to the first electrode layer 20 and the second electrode layer 40. A number of such structures are formed, and the Peltier effect is realized by circuit lines (L1, L2) through which current is supplied to the semiconductor device through the electrode layer.

아울러, 열전소자 내의 반도체 소자(30)는 P 형 반도체 또는 N 형 반도체 재료를 적용할 수 있다. 이러한 P 형 반도체 또는 N 형 반도체 재료는 상기 N형 반도체소자는, 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다.즉, Bi-Se-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1.0g의 범위에서 투입하는 것이 바람직하다. 상술한 바와 같이, 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.In addition, the semiconductor element 30 in the thermoelectric element may be made of a P-type semiconductor or N-type semiconductor material. These P-type semiconductor or N-type semiconductor materials include selenium (Se), nickel (Ni), aluminum (Al), copper (Cu), silver (Ag), lead (Pb), and boron (B). ), a main raw material consisting of bismuth telluride-based (BiTe-based) including gallium (Ga), tellurium (Te), bismuth (Bi), and indium (In), and 0.001 to 1.0 wt% of the total weight of the main raw material. It can be formed using a mixture of Bi or Te corresponding to. For example, the main raw material is Bi-Se-Te material, and Bi or Te can be added to form a weight equivalent to 00.001 to 1.0 wt% of the total weight of Bi-Se-Te. That is, Bi When 100 g of -Se-Te is added, it is preferable to add Bi or Te to be additionally mixed in the range of 0.001 g to 1.0 g. As mentioned above, the weight range of the material added to the above-mentioned main raw material is significant in that outside the range of 0.001wt% to 0.1wt%, the thermal conductivity does not decrease and the electrical conductivity decreases, so an improvement in ZT value cannot be expected. have

상기 P형 반도체 재료는, 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성함이 바람직하다. 이를 테면, 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te 전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.The P-type semiconductor material includes antimony (Sb), nickel (Ni), aluminum (Al), copper (Cu), silver (Ag), lead (Pb), boron (B), gallium (Ga), and tellurium ( A mixture of main raw materials consisting of bismuth telluride (BiTe) containing Te), bismuth (Bi), and indium (In), and Bi or Te corresponding to 0.001 to 1.0 wt% of the total weight of the main raw materials. It is desirable to form it using. For example, the main raw material is Bi-Sb-Te material, and it can be formed by adding Bi or Te in an amount equivalent to 0.001 to 1.0 wt% of the total weight of Bi-Sb-Te. That is, when 100 g of Bi-Sb-Te is added, additionally mixed Bi or Te can be added in the range of 0.001 g to 1 g. The weight range of the material added to the above-mentioned main raw material is significant in that outside the range of 0.001wt% to 0.1wt%, the thermal conductivity does not decrease and the electrical conductivity decreases, so an improvement in the ZT value cannot be expected.

단위셀을 이루며 상호 대향 하는 제1 반도체 소자(31) 및 제2 반도체 소자(32)의 형상 및 크기는 동일하게 이루어지나, 이 경우 P 형 반도체소자의 전기전도도와 N 형 반도체 소자의 전기전도도 특성이 서로 달라 냉각효율을 저해하는 요소로 작용하게 되는 점을 고려하여, 어느 한쪽의 체적을 상호 대향 하는 다른 반도체소자의 체적과는 상이하게 형성하여 냉각성능을 개선할 수 있도록 하는 것도 가능하다. The shape and size of the first semiconductor element 31 and the second semiconductor element 32 that form a unit cell and face each other are the same, but in this case, the electrical conductivity characteristics of the P-type semiconductor element and the electrical conductivity characteristics of the N-type semiconductor element Considering that these differences act as factors that impede cooling efficiency, it is also possible to improve cooling performance by forming the volume of one side differently from the volume of the other semiconductor devices opposing each other.

즉, 상호 대향 하여 배치되는 단위셀의 반도체 소자의 체적을 상이하게 형성하는 것은, 크게 전체적인 형상을 다르게 형성하거나, 동일한 높이를 가지는 반도체소자에서 어느 한쪽의 단면의 직경을 넓게 형성하거나, 동일한 형상의 반도체 소자에서 높이나 단면의 직경을 다르게 하는 방법으로 구현하는 것이 가능하다. 특히 N형 반도체소자의 직경을 P형 반도체소자보다 더 크게 형성하여 체적을 증가시켜 열전효율을 개선할 수 있도록 한다.In other words, forming the volumes of the semiconductor devices of the unit cells that are arranged opposite each other in different ways can mean forming a largely different overall shape, forming a wide diameter of one cross-section in a semiconductor device with the same height, or forming a semiconductor device of the same shape with a different volume. It is possible to implement this in a semiconductor device by varying the height or cross-sectional diameter. In particular, the diameter of the N-type semiconductor device is made larger than that of the P-type semiconductor device, thereby increasing the volume and improving thermoelectric efficiency.

상기 제1 열교환층(60)은 상기 제1 기판에 배치되고, 상기 제2 열교환층(70)은 상기 제2 기판에 배치될 수 있다. The first heat exchange layer 60 may be disposed on the first substrate, and the second heat exchange layer 70 may be disposed on the second substrate.

상기 열교환층(60, 70)은 가열 또는 냉각하고자 하는 대상물질과 접촉할 수 있도록 기판(10, 50)의 바깥 측면에 배치될 수 있다. 즉, 제1 열교환층(60)은 제1 기판(10)의 하면에 배치될 수 있고, 제2 열교환층(70)은 제2 기판(60)의 상면에 배치될 수 있다. The heat exchange layers 60 and 70 may be disposed on the outer sides of the substrates 10 and 50 so as to be in contact with the target material to be heated or cooled. That is, the first heat exchange layer 60 may be disposed on the lower surface of the first substrate 10, and the second heat exchange layer 70 may be disposed on the upper surface of the second substrate 60.

이때 열교환층(60, 70)을 기판 전체에 배치하게 되면 열효율을 떨어질 수 있으므로 기판의 일부영역에 배치할 수 있다. At this time, if the heat exchange layers 60 and 70 are disposed on the entire substrate, thermal efficiency may decrease, so they can be disposed in a partial area of the substrate.

예를 들어 도 3에 도시된 것과 같이 제1 기판(10)은 중앙 영역(S1)과 테두리 영역(S2)로 구분될 수 있고, 제1 열교환층(60)은 제1 기판(10)의 테두리 영역(S2)에 배치될 수 있다. For example, as shown in FIG. 3, the first substrate 10 may be divided into a central region (S1) and an edge region (S2), and the first heat exchange layer 60 is an edge of the first substrate 10. It may be placed in area S2.

또한, 상기 열교환층(60, 70)은 기판(10, 50)에 삽입되는 형태로 배치될 수 있다. 삽입시에는 기판에 열교환층을 수용할 수 있을 정도의 홈을 형성한 후, 홈에 열교환층을 삽입할 수 있다. 이때 홈의 깊이와 열교환층의 두께를 같게 하여 열교환층의 일면과 기판의 일면이 동일 평면을 이루도록 할 수 있다. Additionally, the heat exchange layers 60 and 70 may be arranged to be inserted into the substrates 10 and 50. When inserting, a groove large enough to accommodate the heat exchange layer can be formed in the substrate, and then the heat exchange layer can be inserted into the groove. At this time, the depth of the groove and the thickness of the heat exchange layer can be made the same so that one side of the heat exchange layer and one side of the substrate are on the same plane.

즉, 제1 열교환층(60)의 일면은 상기 제1 기판(10)의 하면과 동일 평면을 이루도록 배치되고, 제2 열교환층(70)의 일면은 상기 제2 기판(60)의 상면과 동일 평면을 이루도록 배치될 수 있다. That is, one surface of the first heat exchange layer 60 is arranged to be flush with the lower surface of the first substrate 10, and one surface of the second heat exchange layer 70 is flush with the upper surface of the second substrate 60. It can be arranged to form a plane.

열교환층(60, 70)은 기판(10, 50) 내부에 홈을 형성하여 삽입되어야 하므로 기판(10, 50) 보다 두께가 얇아야 한다. 열교환층(60, 70)의 두께는 기판(10, 50) 두께의 1/3 내지 1/2 정도일 수 있다. Since the heat exchange layers 60 and 70 must be inserted by forming grooves inside the substrates 10 and 50, they must be thinner than the substrates 10 and 50. The thickness of the heat exchange layers 60 and 70 may be approximately 1/3 to 1/2 of the thickness of the substrates 10 and 50.

또한, 상기 열교환층(60, 70)은 대상 물질과 열교환이 용이한 재질이 사용될 수 있다. 예를 들어, 열교환층은 금속, 세라믹, 다이아몬드, 금속 합성물, 세라믹-금속 합성물, 및 다이어몬드-금속 합성물 중 어느 하나의 재질일 수 있다. Additionally, the heat exchange layers 60 and 70 may be made of a material that facilitates heat exchange with the target material. For example, the heat exchange layer may be made of any one of metal, ceramic, diamond, metal composite, ceramic-metal composite, and diamond-metal composite.

상기 금속 계열로는 Cu, Al, Ni, Mo, Ag, Au 등이 사용될 수 있고, 상기 세라믹 계열로는 Si, GaAs,InP, GaN, SiC 등이 사용될 수 있고, 금속 합성물 계열로는 Cu-W, Cu-Mo 등 순수 메탈 계열 복합체가 사용될 수 있고, 세라믹-금속 합성물 계열로는 SiC-Al, SiC-Al 복합체 등이 사용될 수 있고, 다이아몬드-금속 합성물 계열로는 Diamond-Cu, Diamond-Al-Cu 복합체 등이 사용될 수 있다. Cu, Al, Ni, Mo, Ag, Au, etc. can be used as the metal series, Si, GaAs, InP, GaN, SiC, etc. can be used as the ceramic series, and Cu-W as the metal composite series. Pure metal composites such as , Cu-Mo, etc. can be used, ceramic-metal composites such as SiC-Al, SiC-Al composites, etc. can be used, and diamond-metal composites such as Diamond-Cu, Diamond-Al- Cu complexes, etc. may be used.

그리고 상기 열교환층(60, 70)은 매질이 이어진 구조일 수도 있으며 매질내에 패턴이 형성된 구조일 수도 있다. 상기 패턴은 다양한 형태로 구현될 수 있다. 예를 들어 동그란 형상의 홀이 형성될 수도 있고, 기다린 형상의 홀이 형성되어 분리된 매질이 분리된 형태일 수도 있다. Additionally, the heat exchange layers 60 and 70 may have a structure in which media are connected, or they may have a structure in which a pattern is formed within the medium. The pattern may be implemented in various forms. For example, a round-shaped hole may be formed, or a rectangular-shaped hole may be formed to separate the separated medium.

앞서 살펴본 바와 같이 수축과 팽창으로 인한 스트레스는 기판 외곽으로 갈수록 심해진다. 따라서 상기 열교환층(60, 70)은 기판(10, 50)의 테두리 영역에 배치될 수 있다. As seen earlier, the stress caused by contraction and expansion becomes more severe towards the outer edge of the board. Accordingly, the heat exchange layers 60 and 70 may be disposed on the edge areas of the substrates 10 and 50.

도 3을 참조하면, 제1 기판(10)의 테두리 영역에 제1 열교환층(60) 배치되어 있는 것을 확인할 수 있다. 제2 열교환층(70)은 제1 열교환층(60)과 동일한 구조로 배치될 수 있다. 따라서 이하에서는 제1 열교환층(60)을 중심으로 설명하기로 한다. Referring to FIG. 3, it can be seen that the first heat exchange layer 60 is disposed in the edge area of the first substrate 10. The second heat exchange layer 70 may be arranged in the same structure as the first heat exchange layer 60. Therefore, the following description will focus on the first heat exchange layer 60.

제1 열교환층(60)은 제1 전극층(20)과 제1 기판(10)의 에지(edge) 사이의 거리(A) 대비 60% 되는 위치부터 배치될 수 있다. 즉, 제1 열교환층(60)의 시작 부분과 기판(10) 에지 사이의 거리(B)는 거리(A) 대비 60% 정도일 수 있다. The first heat exchange layer 60 may be disposed starting from a position that is 60% of the distance A between the first electrode layer 20 and the edge of the first substrate 10. That is, the distance B between the start of the first heat exchange layer 60 and the edge of the substrate 10 may be about 60% of the distance A.

그리고 제1 전극층(20)은 제1 기판(10) 에지에서 0.1mm 내지 2.0mm 위치부터 배치될 수 있으며, 제1 열교환층(60)은 제1 전극층(20) 대비 에지에서 40% 내지 80% 위치에 배치될 수 있다. In addition, the first electrode layer 20 may be disposed from a position of 0.1 mm to 2.0 mm from the edge of the first substrate 10, and the first heat exchange layer 60 may be disposed 40% to 80% at the edge compared to the first electrode layer 20. It can be placed in a location.

도 4는 본 발명의 다양한 실시예를 나타낸 것으로 제1 열교환층(60)이 배치될 수 있는 위치를 나타낸 것이다. Figure 4 shows various embodiments of the present invention and shows a position where the first heat exchange layer 60 can be disposed.

도 4의 (a)는 제1 열교환층(60)이 제1 기판(10)의 모서리 영역에 배치된 예를 나타낸 것이다. 모서리 영역 각각에 4개의 제1 열교환층이 배치될 수 있다. 이때 제1 열교환층(60)은 원형의 형상으로 배치될 수 있으며, 제1 열교환층의 지름(C)은 제1 기판(10) 전체 너비 대비 5% 내지 20% 정도일 수 있다. Figure 4 (a) shows an example in which the first heat exchange layer 60 is disposed in the corner area of the first substrate 10. Four first heat exchange layers may be disposed in each corner area. At this time, the first heat exchange layer 60 may be arranged in a circular shape, and the diameter (C) of the first heat exchange layer may be approximately 5% to 20% of the total width of the first substrate 10.

도 4의 (b)는 제1 열교환층(60)이 제1 기판(10)의 모서리 영역에 배치되되, 전극층에 연결된 터미널 와이어가 배치된 영역에 배치된 예를 나타낸 것이다. 이때 제1 열교환층(60)은 원형의 형상으로 배치될 수 있으며, 제1 열교환층의 지름(D)은 제1 기판(10) 전체 너비 대비 5% 내지 20% 정도일 수 있다. Figure 4 (b) shows an example in which the first heat exchange layer 60 is disposed in a corner area of the first substrate 10, and in the area where the terminal wire connected to the electrode layer is disposed. At this time, the first heat exchange layer 60 may be arranged in a circular shape, and the diameter (D) of the first heat exchange layer may be approximately 5% to 20% of the total width of the first substrate 10.

도 4의 (c)는 제1 열교환층(60)이 제1 기판(10)의 테두리 영역에 배치된 예를 나타낸 것이다. 이때 제1 열교환층(60)의 너비(E)는 제1 기판(10) 너비의 5% 내지 10% 일수 있다.Figure 4 (c) shows an example in which the first heat exchange layer 60 is disposed in the edge area of the first substrate 10. At this time, the width E of the first heat exchange layer 60 may be 5% to 10% of the width of the first substrate 10.

도 4의 (d)는 제1 열산층(60)이 제1 기판(10)의 테두리 영역에 배치되되, 모서리 영역을 강화한 예를 나타낸 것이다. 모서리 영역으로 갈수록 반도체 소자에 가해지는 스트레스는 증가하고, 그 결과 모서리 영역의 반도체 소자가 손상될 가능성이 커지므로 테두리 영역에 배치하되, 모서리 영역에 더 많이 배치하여 반도체 소자의 손상을 방지한 것이다. 이때, 테두리에 배치된 제1 열교환층(60)의 너비(F)는 제1 기판 너비 대비 5% 내지 10%일 수 있고, 모서리 영역에 넓게 배치된 열교환층의 너비(G)는 제1 기판 너비 대비 5% 내지 20% 일 수 있다. 즉, 제1 열교환층(60)의 일 방향의 너비(F)는 제1 기판(20)의 너비 대비 5% 내지 10%일 수 있고, 다른 일 방향의 너비(G)는 제1 기판(20)의 너비 대비 5% 내지 20%일 수 있다. Figure 4(d) shows an example in which the first thermal dissipation layer 60 is disposed on the edge area of the first substrate 10, but the corner area is strengthened. The stress applied to the semiconductor device increases as it moves toward the corner area, and as a result, the possibility of damage to the semiconductor device in the corner area increases. Therefore, it is placed in the edge area, but more of it is placed in the corner area to prevent damage to the semiconductor device. At this time, the width (F) of the first heat exchange layer 60 disposed at the edge may be 5% to 10% of the width of the first substrate, and the width (G) of the heat exchange layer widely disposed at the corner area may be 5% to 10% of the width of the first substrate. It may be 5% to 20% of the width. That is, the width (F) of the first heat exchange layer 60 in one direction may be 5% to 10% of the width of the first substrate 20, and the width (G) of the first heat exchange layer 60 in the other direction may be 5% to 10% of the width of the first substrate 20. ) may be 5% to 20% of the width.

도 4의 (d)를 참조하면, 제1 기판의 테두리 가운데 영역(A)에는 특히 제1 열교환층이 좁게 배치되어 있는 것을 확인할 수 있는데, 이는 가운데 영역에서는 거의 손상이 발생하지 않기 때문이다. Referring to (d) of FIG. 4, it can be seen that the first heat exchange layer is arranged particularly narrowly in the center area (A) of the edge of the first substrate. This is because almost no damage occurs in the center area.

도 5는 열전소자가 손상된 예를 나타낸 것이다. Figure 5 shows an example in which a thermoelectric element is damaged.

도 5의 (a)는 터미널 와이어를 중심으로 페일(손상)이 발생한 예를 나타낸 것이다. 손상 영역(F1)이 터미널 와이어 주변 영역에서는 넓게 나타나고 중앙 영역으로 갈수록 손상 영역이 좁아지는 것을 확인할 수 있다. Figure 5(a) shows an example where failure (damage) occurred centered on the terminal wire. It can be seen that the damage area (F1) appears wide in the area around the terminal wire and becomes narrower toward the central area.

도 5의 (b)는 기판의 모서리 영역에 페일이 발생한 예를 나타낸 것이다. 손상 영역(F2)가 모서리 영역에 집중되어 있음을 알 수 있다. Figure 5(b) shows an example in which a failure occurs in a corner area of the substrate. It can be seen that the damage area (F2) is concentrated in the corner area.

상기와 같이 터미널 와이어 영역 및 모서리 영역으로 갈수록 열전소자 손상되기 쉬운데, 도 4와 같이 다양한 형태로 열교환층을 배치함으로써 열전소자의 손상을 방지할 수 있다. As described above, the thermoelectric element becomes more susceptible to damage as it moves toward the terminal wire area and corner area, but damage to the thermoelectric element can be prevented by arranging the heat exchange layer in various shapes as shown in FIG. 4.

이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.Although embodiments according to the present invention have been described above, they are merely illustrative, and those skilled in the art will understand that various modifications and equivalent scope of embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the following patent claims.

10 : 제1 기판
20 : 제1 전극층
30 : 반도체 소자
40 : 제2 전극층
50 : 제2 기판
60 : 제1 열교환층
70 : 제2 열교환층
10: first substrate
20: first electrode layer
30: semiconductor device
40: second electrode layer
50: second substrate
60: first heat exchange layer
70: second heat exchange layer

Claims (13)

제1 기판;
제1 기판 상에 배치된 제1 전극층;
상기 제1 전극층 상에 배치된 복수의 반도체 소자;
상기 복수의 반도체 소자 상에 배치된 제 2 전극층;
상기 제 2 전극층 상에 배치된 제 2 기판; 및
상기 제 1 기판의 일부 영역에 배치된 제 1 열교환층;을 포함하고,
상기 제 1 기판은 중앙 영역과 테두리 영역을 포함하며, 상기 제 1 열교환층은 상기 테두리 영역에 배치된 열전소자.
first substrate;
a first electrode layer disposed on a first substrate;
a plurality of semiconductor devices disposed on the first electrode layer;
a second electrode layer disposed on the plurality of semiconductor devices;
a second substrate disposed on the second electrode layer; and
A first heat exchange layer disposed in a portion of the first substrate,
The first substrate includes a central area and an edge area, and the first heat exchange layer is disposed in the edge area.
제1항에 있어서,
상기 제2 기판의 일부 영역에 배치된 제2 열교환층을 더 포함하고,
상기 제2 기판은 중앙 영역과 테두리 영역을 포함하며, 상기 제2 열교환층은 상기 제2 기판의 테두리 영역에 배치된 열전소자.
According to paragraph 1,
Further comprising a second heat exchange layer disposed in a partial area of the second substrate,
The second substrate includes a central area and an edge area, and the second heat exchange layer is disposed at an edge area of the second substrate.
제1항에 있어서,
상기 제1 기판의 일면과 상기 제1 열교환층의 일면은 동일평면에 배치된 열전소자.
According to paragraph 1,
A thermoelectric element wherein one surface of the first substrate and one surface of the first heat exchange layer are disposed on the same plane.
제 1항에 있어서, 상기 제 1 열교환층은 패턴이 형성된 열전소자.
The thermoelectric element of claim 1, wherein the first heat exchange layer is patterned.
제4항에 있어서,
상기 패턴은 원형의 형상 또는 길쭉한 형상인 열전 소자.
According to paragraph 4,
The pattern is a thermoelectric element having a circular or elongated shape.
제1항에 있어서,
상기 제1 열교환층의 에지가 상기 제1 기판의 에지와 제1 전극층의 에지 사이의 거리 사이 대비 60% 위치에 배치된 열전 소자.
According to paragraph 1,
A thermoelectric element in which the edge of the first heat exchange layer is disposed at 60% of the distance between the edge of the first substrate and the edge of the first electrode layer.
제1항에 있어서,
상기 제1 열교환층은 상기 제1 기판의 모서리 영역에 배치된 열전 소자.
According to paragraph 1,
The first heat exchange layer is a thermoelectric element disposed at a corner area of the first substrate.
제1항에 있어서,
상기 제1 열교환층은 상기 제1 전극층에 연결된 터미널 와이어가 배치된 영역에 배치된 열전 소자.
According to paragraph 1,
The first heat exchange layer is a thermoelectric element disposed in an area where a terminal wire connected to the first electrode layer is disposed.
제7항 또는 제8항에 있어서,
상기 제1 열교환층은 원형일 수 있으며, 상기 원형의 지름은 제1 기판의 너비 대비 5 내지 20%인 열전 소자.
According to paragraph 7 or 8,
The first heat exchange layer may be circular, and the diameter of the circular shape is 5 to 20% of the width of the first substrate.
제1항에 있어서,
상기 제1 열교환층은 상기 기판의 테두리 영역에 배치되되, 상기 전극층에 연결된 터미널 와이어에서 중앙으로 갈수록 좁게 배치되는 열전소자.
According to paragraph 1,
The first heat exchange layer is disposed on an edge area of the substrate, and is disposed narrower toward the center from the terminal wire connected to the electrode layer.
제10항에 있어서,
상기 제1 열교환층은 일 방향의 너비가 상기 제1 기판 대비 5 내지 10% 이고, 다른 일 방향의 너비가 5 내지 20%인 열전 소자.
According to clause 10,
The first heat exchange layer is a thermoelectric device wherein the width in one direction is 5 to 10% of the width of the first substrate and the width in the other direction is 5 to 20%.
제1항에 있어서,
상기 제1 열교환층의 두께는 상기 제1 기판 두께의 1/3 내지 1/2인 열전소자.
According to paragraph 1,
A thermoelectric element wherein the thickness of the first heat exchange layer is 1/3 to 1/2 of the thickness of the first substrate.
제1항에 있어서,
상기 제1 열교환층은 금속, 세라믹, 다이아몬드, 금속 합성물, 세라믹-금속 합성물, 및 다이어몬드-금속 합성물 중 어느 하나로 구성되는 열전소자.

According to paragraph 1,
The first heat exchange layer is a thermoelectric element composed of any one of metal, ceramic, diamond, metal composite, ceramic-metal composite, and diamond-metal composite.

KR1020160115485A 2016-09-08 2016-09-08 Thermoelectric element KR102581613B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160115485A KR102581613B1 (en) 2016-09-08 2016-09-08 Thermoelectric element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160115485A KR102581613B1 (en) 2016-09-08 2016-09-08 Thermoelectric element

Publications (2)

Publication Number Publication Date
KR20180028160A KR20180028160A (en) 2018-03-16
KR102581613B1 true KR102581613B1 (en) 2023-09-21

Family

ID=61910397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160115485A KR102581613B1 (en) 2016-09-08 2016-09-08 Thermoelectric element

Country Status (1)

Country Link
KR (1) KR102581613B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164945A (en) * 1998-11-30 2000-06-16 Komatsu Electronics Kk Thermo-module
JP2004207428A (en) * 2002-12-25 2004-07-22 Yamaha Corp Thermoelectric module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308790B1 (en) * 1999-11-12 2001-11-02 곽정소 Pyroelectric device for detecting thermal image
KR102111604B1 (en) * 2014-05-13 2020-05-15 엘지이노텍 주식회사 Device using thermoelectric moudule

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164945A (en) * 1998-11-30 2000-06-16 Komatsu Electronics Kk Thermo-module
JP2004207428A (en) * 2002-12-25 2004-07-22 Yamaha Corp Thermoelectric module

Also Published As

Publication number Publication date
KR20180028160A (en) 2018-03-16

Similar Documents

Publication Publication Date Title
KR102281065B1 (en) Cooling thermoelectric moudule and device using the same
US8997502B2 (en) Thermoelectric assembly for improved airflow
KR102111604B1 (en) Device using thermoelectric moudule
RU2546830C2 (en) Thermoelectric element
KR20210145703A (en) Heat conversion device
KR20160117944A (en) Thermoelectric device moudule and device using the same
JP6507745B2 (en) Thermoelectric conversion module
KR102146021B1 (en) Thermoelectric element thermoelectric moudule using the same, and cooling device using thermoelectric moudule
TWI514528B (en) Semiconductor chip structure
CN107534077B (en) Thermoelectric element, thermoelectric module, and heat conversion device including thermoelectric module
KR102510123B1 (en) Thermoelectric element
KR102323978B1 (en) Thermoelectric module
KR102581613B1 (en) Thermoelectric element
US20200335681A1 (en) Thermoelectric element
KR102304603B1 (en) Thermoelectric module
JP7052200B2 (en) Thermoelectric conversion module
KR102456680B1 (en) Thermoelectric element
KR20150123055A (en) Device using thermoelectric moudule
US20200028055A1 (en) Thermoelectric conversion device
KR102423607B1 (en) Thermoelectric module
KR20170107273A (en) Thermoelectric module
JP2004281451A (en) Thermoelectric conversion element
KR102332357B1 (en) Thermoelectric moudule and device using the same
CN216213394U (en) Thermoelectric component with thermoelectric device and radiating fin integrated
US20230165147A1 (en) Thermoelectric element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant