KR102456680B1 - Thermoelectric element - Google Patents

Thermoelectric element Download PDF

Info

Publication number
KR102456680B1
KR102456680B1 KR1020160115479A KR20160115479A KR102456680B1 KR 102456680 B1 KR102456680 B1 KR 102456680B1 KR 1020160115479 A KR1020160115479 A KR 1020160115479A KR 20160115479 A KR20160115479 A KR 20160115479A KR 102456680 B1 KR102456680 B1 KR 102456680B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
electrode layer
thermoelectric
disposed
Prior art date
Application number
KR1020160115479A
Other languages
Korean (ko)
Other versions
KR20180028157A (en
Inventor
김태희
노명래
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160115479A priority Critical patent/KR102456680B1/en
Publication of KR20180028157A publication Critical patent/KR20180028157A/en
Application granted granted Critical
Publication of KR102456680B1 publication Critical patent/KR102456680B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H01L35/32—
    • H01L35/02—
    • H01L35/14—
    • H01L35/30—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/13—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the heat-exchanging means at the junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions

Abstract

본 발명의 일 실시예에 따른 열전소자는 서로 마주하며 이격되도록 배치되며, 다수의 관통홀이 형성된 제1 기판 및 제2 기판; 상기 제1 기판의 하면에 배치된 제1 전극층; 상기 제2 기판의 상면에 배치된 제2 전극층; 상기 제1 기판의 관통홀과 상기 제1 전극층의 상면에 배치되는 제1 솔더층; 상기 제2 기판의 관통홀과 상기 제2 전극층의하면에 배치되는 제2 솔더층; 및 상기 제1 기판의 관통홀과 상기 제2 기판의 관통홀에 배치되는 열전소재;를 포함할 수 있다. A thermoelectric element according to an embodiment of the present invention includes: a first substrate and a second substrate on which a plurality of through-holes are formed and disposed to face each other and to be spaced apart; a first electrode layer disposed on a lower surface of the first substrate; a second electrode layer disposed on the second substrate; a first solder layer disposed on the through hole of the first substrate and an upper surface of the first electrode layer; a second solder layer disposed on a through hole of the second substrate and a lower surface of the second electrode layer; and a thermoelectric material disposed in the through hole of the first substrate and the through hole of the second substrate.

Description

열전소자{THERMOELECTRIC ELEMENT}Thermoelectric element {THERMOELECTRIC ELEMENT}

본 발명은 열전소자에 관한 것으로, 보다 상세하게는 열전소재를 포함하는 열전소자에 관한 것이다. The present invention relates to a thermoelectric device, and more particularly, to a thermoelectric device including a thermoelectric material.

일반적으로, 열전 변환 소자를 포함하는 열전소자는 P형 열전 재료와 N형 열전 재료를 금속 전극들 사이에 접합시킴으로써, PN 접합 쌍을 형성하는 구조이다. 이러한 PN 접합 쌍 사이에 온도 차이를 부여하게 되면, 제벡(Seeback) 효과에 의해 전력이 발생됨으로써 열전소자는 발전 장치로서 기능 할 수 있다. 또한, PN 접합 쌍의어느 한쪽은 냉각되고 다른 한쪽은 발열 되는 펠티어(Peltier) 효과에 의해, 열전소자는 온도 제어 장치로서 이용될 수도 있다.In general, a thermoelectric element including a thermoelectric conversion element has a structure in which a PN junction pair is formed by bonding a P-type thermoelectric material and an N-type thermoelectric material between metal electrodes. When a temperature difference is provided between the PN junction pairs, power is generated by the Seeback effect, so that the thermoelectric element can function as a power generation device. In addition, due to the Peltier effect, in which one side of the PN junction pair is cooled and the other side is heated, the thermoelectric element can also be used as a temperature control device.

여기서, 상기 펠티어(Peltier) 효과는 외부에서 DC 전압을 가해주었을 때 p타입(p-type) 재료의 정공과 n타입(n-type) 재료의 전자가 이동함으로써 재료 양단에 발열과 흡열을 일으키는 현상이다. 상기 제벡(Seeback) 효과는 외부 열원에서 열을 공급받을 때 전자와 정공이 이동하면서 재료에 전류의 흐름이 생겨 발전(發電)을 일으키는 현상을 말한다.Here, the Peltier effect is a phenomenon in which heat and endothermic heat are generated at both ends of the material by movement of holes of the p-type material and electrons of the n-type material when a DC voltage is applied from the outside. to be. The Seeback effect refers to a phenomenon in which electrons and holes move when heat is supplied from an external heat source, and current flows in a material to generate electricity.

이러한 열전소자는 간단한 조작으로 정밀하고 신속한 온도 조절 및 냉각/가열 전환이 가능하여, 고정밀 냉각기/항온기, 광부품 소자, 광학 센서 및 정밀 전자제품에 적용되고 있다. 또한, 열전 모듈은 직류전원의 극성을 바꾸어 줌으로써 하나의 모듈에서 냉각과 가열을 동시에 구현할 수 있기 때문에, 공조장치(Air Handling Unit) 등에도 효과적으로 활용될 수 있다. 그 밖에 예컨대 소형 냉장기, 화장품냉장고, 와인 냉장기, 냉온정수기, 차량용 냉방시트, 반도체 설비, 정밀 항온조 등의 냉각/항온 장치로 이용될 수 있다.These thermoelectric elements enable precise and quick temperature control and cooling/heating conversion with simple operation, and are being applied to high-precision coolers/thermostats, optical components, optical sensors, and precision electronic products. In addition, since the thermoelectric module can simultaneously implement cooling and heating in one module by changing the polarity of the DC power, it can be effectively used in an air handling unit. In addition, for example, it may be used as a cooling/constant temperature device such as a small refrigerator, a cosmetic refrigerator, a wine refrigerator, a cold/hot water purifier, a vehicle cooling seat, a semiconductor facility, and a precision thermostat.

그리고 일반적으로 열전소자는 상하 기판 사이에 배치되며, 열전소자와 기판 사이에는 전극이 접합되어 있다. 이러한 경우, 열전소자와 전극 접합면에서 발생한 흡열 및 발열 현상이 기판을 통해 전달됨으로 인해 열교환 효율이 떨어지게 된다. In general, the thermoelectric element is disposed between the upper and lower substrates, and an electrode is bonded between the thermoelectric element and the substrate. In this case, heat absorption and heat generated at the interface between the thermoelectric element and the electrode are transferred through the substrate, so that the heat exchange efficiency is reduced.

열교환 효율이 떨어짐에 따라 상부 기판과 하부 기판의 온도차가 감소하게 되는 문제점이 있다. There is a problem in that the temperature difference between the upper substrate and the lower substrate decreases as the heat exchange efficiency decreases.

본 발명이 해결하고자 하는 과제는 열교환 효율을 향상시킬 수 있는 열전소자을 제공하는 것이다. An object of the present invention is to provide a thermoelectric device capable of improving heat exchange efficiency.

본 발명의 일 실시예에 따른 열전소자는 서로 마주하며 이격되도록 배치되며, 다수의 관통홀이 형성된 제1 기판 및 제2 기판; 상기 제1 기판의 하면에 배치된 제1 전극층; 상기 제2 기판의 상면에 배치된 제2 전극층; 상기 제1 기판의 관통홀과 상기 제1 전극층의 상면에 배치되는 제1 솔더층; 상기 제2 기판의 관통홀과 상기 제2 전극층의하면에 배치되는 제2 솔더층; 및 상기 제1 기판의 관통홀과 상기 제2 기판의 관통홀에 배치되는 열전소재;를 포함할 수 있다. A thermoelectric element according to an embodiment of the present invention includes: a first substrate and a second substrate on which a plurality of through-holes are formed and disposed to face each other and to be spaced apart; a first electrode layer disposed on a lower surface of the first substrate; a second electrode layer disposed on the second substrate; a first solder layer disposed on the through hole of the first substrate and an upper surface of the first electrode layer; a second solder layer disposed on a through hole of the second substrate and a lower surface of the second electrode layer; and a thermoelectric material disposed in the through hole of the first substrate and the through hole of the second substrate.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 열전소재는 상기 제1 솔더층의 상면과 상기 제2 솔더층의 하면과 접촉할 수 있다. Also, in the thermoelectric device according to an embodiment of the present invention, the thermoelectric material may be in contact with an upper surface of the first solder layer and a lower surface of the second solder layer.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 기판의 하면에 배치된 제1 절연층을 포함할 수 있다. Also, in the thermoelectric device according to an embodiment of the present invention, a first insulating layer disposed on a lower surface of the first substrate may be included.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제2 기판의 상면에 배치된 제2 절연층을 포함할 수 있다. In addition, in the thermoelectric device according to an embodiment of the present invention, a second insulating layer disposed on the upper surface of the second substrate may be included.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 절연층은 상기 제1 기판의 하면과 상기 제1 전극층의 하면 및 측면과 접촉할 수 있다. Also, in the thermoelectric device according to an embodiment of the present invention, the first insulating layer may be in contact with a lower surface of the first substrate and a lower surface and side surfaces of the first electrode layer.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 절연층은 상기 제1 기판의 하면과 상기 제1 전극층의 하면 및 측면과 접촉하고, 상기 제2절연층은 상기 제2 기판의 상면과 상기 제2전극층의 상면 및 측면과 접촉할 수 있다. In addition, in the thermoelectric device according to an embodiment of the present invention, the first insulating layer is in contact with the lower surface of the first substrate and the lower surface and side surfaces of the first electrode layer, and the second insulating layer is the second insulating layer of the second substrate. The upper surface may be in contact with the upper surface and the side surface of the second electrode layer.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1기판의 하면에 배치된 제1 금속층을 더 포함할 수 있다. In addition, in the thermoelectric device according to an embodiment of the present invention, a first metal layer disposed on the lower surface of the first substrate may be further included.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 제1 기판의 하면에 배치된 제1 금속층과 상기 제2기판의 상면에 배치된 제2 금속층을 더 포함할 수 있다. In addition, in the thermoelectric device according to an embodiment of the present invention, a first metal layer disposed on a lower surface of the first substrate and a second metal layer disposed on an upper surface of the second substrate may be further included.

또한, 본 발명의 일 실시예에 따른 열전소자에서, 상기 전극층은 2개의 관통홀을 연결하는 전기적으로 연결하도록 배치될 수 있다. In addition, in the thermoelectric device according to an embodiment of the present invention, the electrode layer may be disposed to electrically connect the two through-holes.

본 발명의 실시예에 따르면, 열전소재 주변을 열전도도가 낮은 기판소재로 감싸 열차폐 효과가 존재함에 따라 냉각부와 발열부의 온도차이가 크다. According to an embodiment of the present invention, the temperature difference between the cooling unit and the heating unit is large as the heat shielding effect exists by wrapping the periphery of the thermoelectric material with a substrate material having low thermal conductivity.

따라서 본 발명에 의하면 열전소자의 효율이 증대될 수 있다. Therefore, according to the present invention, the efficiency of the thermoelectric element can be increased.

도 1은 본 발명의 일 실시예에 따른 열전소자의 단면도를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 열전소자의 사시도를 나타낸 것이다.
도 3은 본 발명의 일 실시예에 따른 열전소자의 평면도를 나타낸 것이다.
도 4는 본 발명의 다른 실시예에 따른 열전소자의 단면도를 나타낸 것이다.
도 5는 본 발명의 또 다른 실시예에 따른 열전소자의 단면도를 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 열전소자의 제조공정을 나타낸 것이다. 1 is a cross-sectional view showing a thermoelectric element according to an embodiment of the present invention.
2 is a perspective view of a thermoelectric element according to an embodiment of the present invention.
3 is a plan view of a thermoelectric element according to an embodiment of the present invention.
4 is a cross-sectional view of a thermoelectric element according to another embodiment of the present invention.
5 is a cross-sectional view of a thermoelectric element according to another embodiment of the present invention.
6 shows a manufacturing process of a thermoelectric element according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can have various changes and can have various embodiments, specific embodiments are illustrated in the drawings and will be described in detail in the detailed description. However, this is not intended to limit the present invention to a specific embodiment, it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다.Terms including ordinal numbers such as first, second, etc. may be used to describe various elements, but the elements are not limited by the terms.

상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component. and/or includes a combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When a component is referred to as being “connected” or “connected” to another component, it may be directly connected or connected to the other component, but it is understood that other components may exist in between. it should be On the other hand, when it is said that a certain element is "directly connected" or "directly connected" to another element, it should be understood that the other element does not exist in the middle.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as “comprise” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It is to be understood that this does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, the embodiment will be described in detail with reference to the accompanying drawings, but the same or corresponding components are given the same reference numerals regardless of the reference numerals, and the overlapping description thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 열전소자의 단면도를 나타낸 것이고, 도 2는 사시도를 나타낸 것이다. 1 is a cross-sectional view of a thermoelectric element according to an embodiment of the present invention, and FIG. 2 is a perspective view thereof.

도 1 및 도 2를 참조하면, 본 발명에 따른 열전소자은 기판층(10), 전극층(20), 절연층(30), 솔더층(40), 및 열전소재(50)를 포함할 수 있다. 1 and 2 , the thermoelectric device according to the present invention may include a substrate layer 10 , an electrode layer 20 , an insulating layer 30 , a solder layer 40 , and a thermoelectric material 50 .

상기 기판층(10)은 제1 기판(12)과 제2 기판(14)이 서로 마주보도록 이격되어 배치되며 제1 기판(12)과 제2 기판(14)에는 다수의 관통홀이 형성되어 있다. 상기 기판층(10)은 세라믹 대비 열전도도가 낮고 열전소개의 지지가 가능한 정도로 단단한 소재가 사용될 수 있다. 예를 들어 폴리마이드(polymide) 재질의 기판이 사용될 수 있다. 그 외에도 알루미나 기판을 사용할 수 있으며, 또는 다른 실시형태의 경우 금속기판을 사용하여 흡열 및 발열효율 및 박형화를 구현할 수 있도록 할 수 있다. 물론, 제1기판 및 제2기판을 금속기판으로 형성하는 경우에는 제1기판 및 제2기판에 형성되는 전극층(40)과의 사이에 유전체층(미도시)를 더 포함할 수 있다. The substrate layer 10 is spaced apart from each other so that the first substrate 12 and the second substrate 14 face each other, and a plurality of through holes are formed in the first substrate 12 and the second substrate 14 . . The substrate layer 10 may be made of a material that has low thermal conductivity compared to ceramic and is hard enough to support thermoelectric introduction. For example, a substrate made of a polymide material may be used. In addition, an alumina substrate may be used, or in another embodiment, a metal substrate may be used to realize heat absorption and heat generation efficiency and reduction in thickness. Of course, when the first substrate and the second substrate are formed of a metal substrate, a dielectric layer (not shown) may be further included between the first substrate and the electrode layer 40 formed on the second substrate.

금속기판의 경우, Cu 또는 Cu 합금을 적용할 수 있으며, 박형화가 가능한 두께는 0.1mm~0.5mm 범위로 형성이 가능하다. 금속기판의 두께가 0.1mm 보나 얇은 경우나 0.5mm를 초과하는 두께에서는 방열 특성이 지나치게 높거나 열전도율이 너무 높아 열전소자의 신뢰성이 크게 저하되게 된다. 또한, 유전체층의 경우 고방열 성능을 가지는 유전소재로서 냉각용 열전소자의 열전도도를 고려하면 5~10W/K의 열전도도를 가지는 물질을 사용하며, 두께는 0.01mm~0.15mm의 범위에서 형성될 수 있다. 이 경우, 두께가 0.01mm 미만에서는 절연효율(혹은 내전압 특성)이 크게 저하되며, 0.15mm를 초과하는 경우에는 열전전도도가 낮아져 방열효율이 떨어지게 된다. 상기 전극층(20)은 Cu, Ag, Ni 등의 전극재료를 이용하여 제1반도체 소재(52) 및 제2반도체 소재(54)를 전기적으로 연결하며, 도시된 단위셀이 다수 연결되는 경우, 인접하는 단위셀과 전기적으로 연결을 형성하게 된다. 상기 전극층의 두께는 0.01mm~0.3mm의 범위에서 형성될 수 있다. 전극 층의 두께가 0.01mm 미만에서는 전극으로서 기능이 떨어져 전기 전도율이 불량하게 되며, 0.3mm를 초과하는 경우에도 저항의 증가로 전도효율이 낮아지게 된다.In the case of a metal substrate, Cu or a Cu alloy can be applied, and the thickness that can be reduced in thickness can be formed in the range of 0.1mm to 0.5mm. When the thickness of the metal substrate is thinner than 0.1 mm or exceeds 0.5 mm, the heat dissipation characteristic is too high or the thermal conductivity is too high, so that the reliability of the thermoelectric element is greatly reduced. In addition, in the case of the dielectric layer, as a dielectric material having high heat dissipation performance, considering the thermal conductivity of the thermoelectric element for cooling, a material having a thermal conductivity of 5 to 10 W/K is used, and the thickness is to be formed in the range of 0.01 mm to 0.15 mm. can In this case, if the thickness is less than 0.01mm, the insulation efficiency (or withstand voltage characteristics) is greatly reduced, and if it exceeds 0.15mm, the thermal conductivity is lowered and the heat dissipation efficiency is lowered. The electrode layer 20 electrically connects the first semiconductor material 52 and the second semiconductor material 54 using electrode materials such as Cu, Ag, and Ni. to form an electrical connection with the unit cell. The thickness of the electrode layer may be formed in the range of 0.01mm ~ 0.3mm. When the thickness of the electrode layer is less than 0.01 mm, the function as an electrode is deteriorated, resulting in poor electrical conductivity, and even when it exceeds 0.3 mm, the conduction efficiency is lowered due to an increase in resistance.

상기 전극층(20)은 기판층(10)의 하부 또는 상부에 배치될 수 있다. 전극층(20)은 제1 전극층(22)과 제2 전극층(24)으로 구성되며, 제1 전극층(22)은 제1 기판의 하부에 배치되고, 제2 전극층(24)은 제2 기판의 상부에 배치될 수 있다. 전극층(20)은 기판상에 형성된 다수의 관통홀(H)이 형성된 부분에 배치되며, 2개의 관통홀 하부 또는 상부에 하나의 전극층(20)이 배치될 수 있다. 전극층(20)은 Cu, Ag, Ni 등의 소재가 사용될 수 있으며 두께는 30um 이상으로 형성될 수 있다. The electrode layer 20 may be disposed below or above the substrate layer 10 . The electrode layer 20 is composed of a first electrode layer 22 and a second electrode layer 24 , the first electrode layer 22 is disposed under the first substrate, and the second electrode layer 24 is an upper portion of the second substrate. can be placed in The electrode layer 20 is disposed on a portion in which a plurality of through holes H formed on the substrate are formed, and one electrode layer 20 may be disposed below or above the two through holes. The electrode layer 20 may be made of a material such as Cu, Ag, Ni, and may have a thickness of 30 μm or more.

상기 절연층(30)은 기판층(10)에 배치되어 전극층(20)이 절연될 수 있도록 한다. 절연층(30)은 기판에서 전극층(20)에 형성되지 않는 빈 공간에 배치되며 전극층(20) 상호간이 절연될 수 있도록 한다. 따라서 절연층(30)의 일부는 기판층(10)층에 접촉될 수 있고 나머지 일부는 전극층(20)에 접촉될 수 있다. 상기 절연층은 제1 기판(12)의 하부에 배치되는 제1 절연층(32)과 제2 기판(14)의 상부에 배치된 제2 절연층(34)을 포함할 수 있다. 따라서 제1 절연층(32)는 제1 기판(12)의 하면과 제1 전극층(22)의 하면 및 측면과 접촉될 수 있다. 또한, 제2절연층(34)는 제2 기판(14)의 상면과 제2전극층(24)의 상면 및 측면과 접촉될 수 있다.The insulating layer 30 is disposed on the substrate layer 10 to insulate the electrode layer 20 . The insulating layer 30 is disposed in an empty space not formed in the electrode layer 20 on the substrate and allows the electrode layers 20 to be insulated from each other. Accordingly, a portion of the insulating layer 30 may be in contact with the substrate layer 10 and the remaining portion may be in contact with the electrode layer 20 . The insulating layer may include a first insulating layer 32 disposed below the first substrate 12 and a second insulating layer 34 disposed above the second substrate 14 . Accordingly, the first insulating layer 32 may be in contact with the lower surface of the first substrate 12 and the lower surface and side surfaces of the first electrode layer 22 . Also, the second insulating layer 34 may be in contact with the upper surface of the second substrate 14 and the upper surface and side surfaces of the second electrode layer 24 .

상기 절연층(30)은 고방열 성능을 가지는 유전소재로서 열전소자의 열전도도를 고려하면 5~10W/K의 열전도도를 가지는 물질을 사용하며, 두께는 전극층의 두께 이상 기판층의 두께보다는 얇게 형성될 수 있다. 절연층의 두께가 너무 얇으면 절연효율이 크게 저하되며 지나치게 두꺼우면 열전전도도가 낮아져 방열효율이 떨어지게 된다. 따라서 절연층의 두께는 30um 내지 150um일 수 있다. 절연층(30)의 소재로는 SiO2, Al2O3, TiO2, ZnO, NiO, Y2O3 등이 사용될 수 있다. The insulating layer 30 is a dielectric material having high heat dissipation performance, and considering the thermal conductivity of the thermoelectric element, a material having a thermal conductivity of 5 to 10 W/K is used, and the thickness is greater than or equal to the thickness of the electrode layer and thinner than the thickness of the substrate layer. can be formed. If the thickness of the insulating layer is too thin, the insulation efficiency is greatly reduced. Therefore, the thickness of the insulating layer may be 30um to 150um. As a material of the insulating layer 30 , SiO 2 , Al 2 O 3 , TiO 2 , ZnO, NiO, Y 2 O 3 , etc. may be used.

상기 솔더층(40)은 상기 기판층(10)에 형성된 관통홀(H)에 주입되어 형성될 수 있다. 상기 관통홀(H)에는 앞서 살펴본 바와 같이 전극층(20)이 형성되어 있으므로, 상기 솔더층(40)은 전극층(20)에 접합하여 형성될 수 있다. The solder layer 40 may be formed by being injected into the through hole H formed in the substrate layer 10 . Since the electrode layer 20 is formed in the through hole H as described above, the solder layer 40 may be formed by bonding to the electrode layer 20 .

상기 솔더층은 제1 전극층(22)에 형성되는 제1 솔더층(42)과 제2 전극층(24)에 형성되는 제2 솔더층(44)을 포함할 수 있다. The solder layer may include a first solder layer 42 formed on the first electrode layer 22 and a second solder layer 44 formed on the second electrode layer 24 .

상기 솔더층(40)의 재질로는 은 페이스트나 PbSn, CuAgSn등과 같이 Sn과 같이 종래의 솔더링에서 사용되는 물질이 사용될 수 있으며, 인쇄 공정에 의해 형성될 수 있다. As a material of the solder layer 40, a material used in conventional soldering such as Sn such as silver paste, PbSn, CuAgSn, etc. may be used, and may be formed by a printing process.

상기 열전소재(50)는 상기 관통홀(H)에 삽입되어 상기 솔더층 사이에 배치될 수 있다. 즉, 제1 솔더층(42)과 제2 솔더층(44) 사아에 배치될 수 있다. 열전소재는 관통홀에 삽입되지만 관통홀의 하부는 솔더층이 형성되어 있으므로 열전소재는 솔더층에 의해 지지될 수 있다.The thermoelectric material 50 may be inserted into the through hole H and disposed between the solder layers. That is, it may be disposed between the first solder layer 42 and the second solder layer 44 . The thermoelectric material is inserted into the through hole, but since a solder layer is formed below the through hole, the thermoelectric material can be supported by the solder layer.

즉, 전극층(20)에 솔더층(40)에 적층되고, 솔더층(40)에 열전소재(50)가 배치되는 구조이다. 솔더층(40)은 전도성 물질이므로 전극층(20)은 열전소재(50)와 전기적으로 연결될 수 있다. That is, the electrode layer 20 is laminated on the solder layer 40 , and the thermoelectric material 50 is disposed on the solder layer 40 . Since the solder layer 40 is a conductive material, the electrode layer 20 may be electrically connected to the thermoelectric material 50 .

열전소재(50)는 제1 반도체 소재(52)와 제2 반도체 소재를 포함할 수 있으며, 제1 반도체 소재는 P형 반도체 소재일수 있고, 제2반도체 소재(54)는 N형 반도체 소재일 수 있다. The thermoelectric material 50 may include a first semiconductor material 52 and a second semiconductor material, the first semiconductor material may be a P-type semiconductor material, and the second semiconductor material 54 may be an N-type semiconductor material. have.

상기 제1반도체 소재(52) 및 상기 제2반도체 소재(54)는 제1 전극 및 제2 전극과 전기적으로 연결되며, 이러한 구조가 다수 형성되며 상기 반도체 소재에 전극을 매개로 전류가 공급되는 회로선(L1, L2)에 의해 펠티어 효과를 구현하게 된다. 제1 반도체 소재와 제2 반도체 소재로 구성되고, 제1 반도체 소재와 제2 반도체 소재는 전원이 공급되면 전기적으로 연결될 수 있다. 상기 제1 전극층(22)은 제1 솔더층(42)의 하면에서 제1 반도체 소재와 제2 반도체 소재에 전원을 공급하고, 상기 제2 전극층(24)은 제2 솔더층(44)의 상면에서 제1 반도체 소재(52)와 제2 반도체 소재(54)에 전원을 제공할 수 있다. 상기 제1 전극층(22)과 제2 전극층(24)은 지그재그 형태로 배치되어 열전소자가 직렬로 연결될 수 있도록 한다. The first semiconductor material 52 and the second semiconductor material 54 are electrically connected to the first electrode and the second electrode, a circuit in which a plurality of such structures are formed and a current is supplied to the semiconductor material through the electrode The Peltier effect is implemented by the lines L1 and L2. Consists of a first semiconductor material and a second semiconductor material, the first semiconductor material and the second semiconductor material may be electrically connected when power is supplied. The first electrode layer 22 supplies power to the first semiconductor material and the second semiconductor material on the lower surface of the first solder layer 42 , and the second electrode layer 24 is the upper surface of the second solder layer 44 . may provide power to the first semiconductor material 52 and the second semiconductor material 54 . The first electrode layer 22 and the second electrode layer 24 are arranged in a zigzag shape so that the thermoelectric elements can be connected in series.

상기 P형 반도체 소재는 안티몬(Sb), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성함이 바람직하다. 이를 테면, 상기 주원료물질은 Bi-Sb-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Sb-Te 전체 중량의 0.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다. 즉, Bi-Sb-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1g의 범위에서 투입될 수 있다. 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다. The P-type semiconductor material is antimony (Sb), nickel (Ni), aluminum (Al), copper (Cu), silver (Ag), lead (Pb), boron (B), gallium (Ga), tellurium (Te) ), bismuth (Bi), and a mixture of a main raw material consisting of a bismuth telluride-based (BiTe-based) including indium (In), and Bi or Te corresponding to 0.001 to 1.0 wt% of the total weight of the main raw material. It is preferable to use it to form. For example, the main raw material may be a Bi-Sb-Te material, and Bi or Te may be formed by further adding a weight corresponding to 0.001 to 1.0 wt% of the total weight of Bi-Sb-Te. That is, when 100 g of Bi-Sb-Te is added, the additionally mixed Bi or Te may be added in the range of 0.001 g to 1 g. The weight range of the material added to the above-described main raw material is significant in that, outside the range of 0.001 wt% to 0.1 wt%, the thermal conductivity does not decrease and the electrical conductivity decreases, so that the improvement of the ZT value cannot be expected.

상기 N형 반도체소자는 셀레늄(Se), 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag), 납(Pb), 붕소(B), 갈륨(Ga), 텔루륨(Te), 비스무트(Bi), 인듐(In)을 포함한 비스무트텔룰라이드계(BiTe계)로 이루어지는 주원료물질과, 상기 주원료물질의 전체 중량의 0.001~1.0wt%에 해당하는 Bi 또는 Te이 혼합된 혼합물을 이용하여 형성할 수 있다. 이를테면, 상기 주원료물질은 Bi-Se-Te 물질로 하고, 여기에 Bi 또는 Te를 Bi-Se-Te 전체 중량의 00.001~1.0wt%에 해당하는 중량을 더 추가하여 형성할 수 있다.즉, Bi-Se-Te의 중량이 100g이 투입되는 경우, 추가로 혼합되는 Bi 또는 Te는 0.001g~1.0g의 범위에서 투입하는 것이 바람직하다. 상술한 바와 같이, 상술한 주원료물질에 추가되는 물질의 중량범위는 0.001wt%~0.1wt% 범위 외에서는 열전도도가 낮아지지 않고 전기전도도는 하락하여 ZT값의 향상을 기대할 수 없다는 점에서 의의를 가진다.The N-type semiconductor device is selenium (Se), nickel (Ni), aluminum (Al), copper (Cu), silver (Ag), lead (Pb), boron (B), gallium (Ga), tellurium (Te) ), bismuth (Bi), and a mixture of a main raw material consisting of a bismuth telluride-based (BiTe-based) including indium (In), and Bi or Te corresponding to 0.001 to 1.0 wt% of the total weight of the main raw material. It can be formed using For example, the main raw material may be a Bi-Se-Te material, and Bi or Te may be formed by further adding a weight corresponding to 00.001 to 1.0 wt% of the total weight of Bi-Se-Te. That is, Bi When the weight of -Se-Te is 100 g, it is preferable to add Bi or Te to be added in the range of 0.001 g to 1.0 g. As described above, the weight range of the material added to the above-mentioned main raw material is significant in that, outside the range of 0.001 wt % to 0.1 wt %, the thermal conductivity does not decrease and the electrical conductivity cannot be expected to improve the ZT value. have

도 3은 기판층의 평면도를 나타낸 것으로, 도 3의 (a)는 제2 기판을 제거한 상태에서 위에서 바라본 것을 나타낸 것이고, 도 3의 (b)는 아래에서 바라본 것을 나타낸 것이다. 3 is a plan view of the substrate layer, in which (a) of FIG. 3 shows a view from above with the second substrate removed, and (b) of FIG. 3 shows a view from below.

도 3(a)에는, 기판에 다수의 관통홀에 솔더(40) 및 열전소재(50)가 배치되어 있고, 도 3(b)에는, 기판에 전극층(20) 및 절연층(30)이 배치되어 있는 것을 확인할 수 있다. In Fig. 3(a), the solder 40 and the thermoelectric material 50 are disposed in a plurality of through holes in the substrate, and in Fig. 3(b), the electrode layer 20 and the insulating layer 30 are arranged in the substrate. You can check what has been done.

상기와 같이 기판에 관통홀을 형성하고 열전소재를 관통홀에 삽입하여 형성하게 되면 기판이 열전소재를 감싸게 되므로 기판에 의해 발생되는 열손실을 줄일 수 있으므로 제1 기판관 제2기판의 온도 차이를 더욱 크게 유지할 수 있다. As described above, when a through hole is formed in the substrate and a thermoelectric material is inserted into the through hole to form, the substrate surrounds the thermoelectric material, so heat loss generated by the substrate can be reduced, so that the temperature difference between the first and second substrates can be reduced. You can keep it bigger.

도 4는 본 발명의 다른 일 실시예를 나타낸 것으로, 제1 기판(12)에 금속층을 추가 배치한 것이다. 4 shows another embodiment of the present invention, in which a metal layer is additionally disposed on the first substrate 12 .

제1 기판(12)은 발열부가 될 수 있고, 제2 기판(14)은 냉각부가 될 수 있는데, 제1 기판(12)에 제1 금속층(60)을 접합함으로 인해 히트 펌핑(heat pumping)을 극대화할 수 있다. The first substrate 12 may be a heating part and the second substrate 14 may be a cooling part, and heat pumping is performed by bonding the first metal layer 60 to the first substrate 12 . can be maximized.

도 5는 본 발명의 다른 일 실시예로 제1 기판(12)과 제2기판에 각각 금속층을 추가 배치한 것이다. 5 is another embodiment in which a metal layer is additionally disposed on the first substrate 12 and the second substrate, respectively.

도 5를 참조하면, 열전소자은 제1 기판(12)에 접합된 제1 금속층(60) 및 제2 기판(14)에 접합된 제2 금속층(70)을 포함할 수 있다. Referring to FIG. 5 , the thermoelectric element may include a first metal layer 60 bonded to the first substrate 12 and a second metal layer 70 bonded to the second substrate 14 .

제1 기판(12)에 제1 금속층을 접합하여 히트 펌핑을 극대화함과 동시에 제2 기판(14)에 제2 금속층(70)을 접합하여 냉각 목적물의 온도 균일도를 향상시킬 수 있다. By bonding the first metal layer to the first substrate 12 , heat pumping is maximized, and at the same time, by bonding the second metal layer 70 to the second substrate 14 , the temperature uniformity of the cooling object may be improved.

도 6은 본 발명의 일실시예에 따른 열전소자의 제조 공정을 나타낸 것이다. 6 illustrates a manufacturing process of a thermoelectric element according to an embodiment of the present invention.

도 6의 (a) 내지 (f)를 참조하면, 본 발명의 열전소자 제조 공정은 관통홀 형성 단계(a)-전극 배치 단계(b)-절연층 배치 단계(c)- 솔더층 배치 단계(d)- 열전소자 결합 단계(e)- 상부기판 합착 단계(f)를 포함할 수 있다.6 (a) to (f), in the thermoelectric device manufacturing process of the present invention, the through-hole forming step (a) - the electrode arrangement step (b) - the insulating layer arrangement step (c) - the solder layer arrangement step ( d)- thermoelectric element coupling step (e)- upper substrate bonding step (f) may be included.

보다 구체적으로 살펴보면, 먼저 기판(10)에 다수의 관통홀(H)이 형성될 수 있다. 이때 제1 기판(12)과 제2 기판(14) 각각에 동일한 관통홀을 형성할 수 있다. 제1 기판(12)은 하부 기판일 수 있으며 제2 기판(14)은 상부 기판일 수 있다. 제1 기판(12)과 제2 기판(14)의 배치되는 위치만 상이할 뿐 동일한 구조이므로 제1 기판(12)과 제2 기판(14)을 통합하여 기판(10) 하나로 도시하였다. 나머지 전극층, 절연층, 및 솔더층도 마찬가지로 제1, 2 층을 포함하지만 하나의 층으로 도시하였다. In more detail, first, a plurality of through holes H may be formed in the substrate 10 . In this case, the same through-holes may be formed in each of the first substrate 12 and the second substrate 14 . The first substrate 12 may be a lower substrate and the second substrate 14 may be an upper substrate. Since the first substrate 12 and the second substrate 14 have the same structure except for a different arrangement position, the first substrate 12 and the second substrate 14 are integrated and illustrated as one substrate 10 . The remaining electrode layers, insulating layers, and solder layers also include the first and second layers, but are illustrated as one layer.

다음으로, 전극층(20)을 배치하는 단계에서는 기판(10)의 하면에 전극층을 배치한다. 상부 기판의 경우에는 기판층의 상부에 전극층을 배치할 수 있다. 상기 전극층(20)은 기판(10)의 관통홀(H) 하부에 배치되며 1개 또는 2개의 관통홀 아래 하나의 전극층이 배치될 수 있다. Next, in the step of disposing the electrode layer 20 , the electrode layer is disposed on the lower surface of the substrate 10 . In the case of the upper substrate, an electrode layer may be disposed on the substrate layer. The electrode layer 20 is disposed under the through hole H of the substrate 10 , and one electrode layer may be disposed under one or two through holes.

전극층(20)이 형성된 기판층(10)에는 절연층(30)이 배치될 수 있다. 이때 절연층(30)은 기판에서 전극층(20)에 형성되지 않는 빈 공간에 배치되며 전극층(20) 상호간이 절연될 수 있도록 한다. An insulating layer 30 may be disposed on the substrate layer 10 on which the electrode layer 20 is formed. In this case, the insulating layer 30 is disposed in an empty space not formed in the electrode layer 20 on the substrate and allows the electrode layers 20 to be insulated from each other.

절연층(30) 배치가 완료되면 솔더층(40)을 관통홀(H) 내에 형성한다. 솔더층(40)은 프린팅 기법에 의해 형성할 수 있다. When the disposition of the insulating layer 30 is completed, the solder layer 40 is formed in the through hole H. The solder layer 40 may be formed by a printing technique.

기판(10)에 전극층(20), 절연층(30), 및 솔더층(40) 배치가 완료되면 제1 기판(12)에 열전소재(50)를 합착한다. 열전소재는 기판(10)에 형성된 관통홀에 삽입될 수 있다. 이때 관통홀에는 솔더층(40)이 배치되어 있으므로 열전소재(50)가 지지될 수 있다. When the electrode layer 20 , the insulating layer 30 , and the solder layer 40 are disposed on the substrate 10 , the thermoelectric material 50 is bonded to the first substrate 12 . The thermoelectric material may be inserted into the through hole formed in the substrate 10 . At this time, since the solder layer 40 is disposed in the through hole, the thermoelectric material 50 may be supported.

그리고 마지막 단계에서 제2 기판(14)을 열전소재(50)에 합착하여 공정을 완료할 수 있다. In the last step, the second substrate 14 may be bonded to the thermoelectric material 50 to complete the process.

상기와 같은 방법에 의하면, 기판에 관통홀이 형성되어 있더라도 열전소자가 솔더층 및 기판층에 의해 지지되므로 열전소자을 제조할 수 있다. According to the above method, even though the through hole is formed in the substrate, the thermoelectric element is supported by the solder layer and the substrate layer, so that the thermoelectric element can be manufactured.

지금까지 실시예에서는 제1기판과 제2 기판 모두에 관통홀이 형성된 예를 살펴보았으나, 필요에 따라 제1 기판과 제2 기판 중 어느 하나의 기판에만 관통홀을 형성하고, 나머지 기판은 종래와 동일하게 형성할 수 있다. In the embodiments so far, examples in which through-holes are formed in both the first and second substrates have been described. However, if necessary, the through-holes are formed in only one of the first and second substrates, and the remaining substrates are conventionally can be formed in the same way as

이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.Although the embodiments according to the present invention have been described above, these are merely exemplary, and those of ordinary skill in the art will understand that various modifications and equivalent ranges of embodiments are possible therefrom. Accordingly, the true technical protection scope of the present invention should be defined by the following claims.

10 : 기판층
20 : 전극층
30 : 절연층
40 : 솔더층
50 : 열전소재10: substrate layer
20: electrode layer
30: insulating layer
40: solder layer
50: thermoelectric material

Claims (9)

서로 마주하며 이격되도록 배치되며, 다수의 관통홀이 형성된 제1 기판 및 제2 기판;
상기 제1 기판의 하면에 배치된 제1 전극층;
상기 제2 기판의 상면에 배치된 제2 전극층;
상기 제1 기판의 관통홀과 상기 제1 전극층의 상면에 배치되는 제1 솔더층;
상기 제2 기판의 관통홀과 상기 제2 전극층의하면에 배치되는 제2 솔더층; 및
상기 제1 기판의 관통홀과 상기 제2 기판의 관통홀에 배치되는 열전소재;를 포함하는 열전소자.
a first substrate and a second substrate facing each other and disposed to be spaced apart from each other and having a plurality of through-holes formed thereon;
a first electrode layer disposed on a lower surface of the first substrate;
a second electrode layer disposed on an upper surface of the second substrate;
a first solder layer disposed on the through hole of the first substrate and an upper surface of the first electrode layer;
a second solder layer disposed on a through hole of the second substrate and a lower surface of the second electrode layer; and
and a thermoelectric material disposed in the through hole of the first substrate and the through hole of the second substrate.
 제1항에 있어서,
상기 열전소재는 상기 제1 솔더층의 상면과 상기 제2 솔더층의 하면과 접촉하는 열전소자.
According to claim 1,
The thermoelectric material is a thermoelectric element in contact with an upper surface of the first solder layer and a lower surface of the second solder layer.
 제2항에 있어서,
상기 제1 기판의 하면에 배치된 제1 절연층을 포함하는 열전소자.
3. The method of claim 2,
A thermoelectric element including a first insulating layer disposed on a lower surface of the first substrate.
 제3항에 있어서,
상기 제2 기판의 상면에 배치된 제2 절연층을 포함하는 열전소자.
4. The method of claim 3,
A thermoelectric element including a second insulating layer disposed on an upper surface of the second substrate.
 제3항에 있어서,
상기 제1 절연층은 상기 제1 기판의 하면과 상기 제1 전극층의 하면 및 측면과 접촉하는 열전소자.
4. The method of claim 3,
The first insulating layer is a thermoelectric element in contact with a lower surface of the first substrate and a lower surface and a side surface of the first electrode layer.
 제4항에 있어서,
상기 제1 절연층은 상기 제1 기판의 하면과 상기 제1 전극층의 하면 및 측면과 접촉하고,
상기 제2절연층은 상기 제2 기판의 상면과 상기 제2전극층의 상면 및 측면과 접촉하는 열전소자.
5. The method of claim 4,
The first insulating layer is in contact with a lower surface of the first substrate and a lower surface and a side surface of the first electrode layer,
The second insulating layer is a thermoelectric element in contact with an upper surface of the second substrate and an upper surface and a side surface of the second electrode layer.
 제5항에 있어서,
상기 제1기판의 하면에 배치된 제1 금속층을 더 포함하는 열전소자.
6. The method of claim 5,
The thermoelectric device further comprising a first metal layer disposed on a lower surface of the first substrate.
 제6항에 있어서,
상기 제1 기판의 하면에 배치된 제1 금속층과 상기 제2기판의 상면에 배치된 제2 금속층을 더 포함하는 열전소자.
7. The method of claim 6,
The thermoelectric device further comprising a first metal layer disposed on a lower surface of the first substrate and a second metal layer disposed on an upper surface of the second substrate.
 제1항에 있어서,
상기 전극층은 2개의 관통홀을 연결하는 전기적으로 연결하도록 배치된 열전소자.

According to claim 1,
The electrode layer is a thermoelectric element arranged to electrically connect two through-holes.
KR1020160115479A 2016-09-08 2016-09-08 Thermoelectric element KR102456680B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160115479A KR102456680B1 (en) 2016-09-08 2016-09-08 Thermoelectric element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160115479A KR102456680B1 (en) 2016-09-08 2016-09-08 Thermoelectric element

Publications (2)

Publication Number Publication Date
KR20180028157A KR20180028157A (en) 2018-03-16
KR102456680B1 true KR102456680B1 (en) 2022-10-18

Family

ID=61910240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160115479A KR102456680B1 (en) 2016-09-08 2016-09-08 Thermoelectric element

Country Status (1)

Country Link
KR (1) KR102456680B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102026838B1 (en) 2018-05-30 2019-09-30 한국화학연구원 Multilayered thermoelectric modules and preparation method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101351683B1 (en) * 2012-02-09 2014-01-16 부산대학교 산학협력단 flexible thermoelectric element assembly united with heatsink and the manufacturing method of it

Also Published As

Publication number Publication date
KR20180028157A (en) 2018-03-16

Similar Documents

Publication Publication Date Title
KR102281065B1 (en) Cooling thermoelectric moudule and device using the same
WO2004061982A1 (en) Cooling device for electronic component using thermo-electric conversion material
KR102111604B1 (en) Device using thermoelectric moudule
US20120145209A1 (en) Thermoelectric element and thermoelectric module including the same
KR20210145703A (en) Heat conversion device
US20220069190A1 (en) Thermoelectric device
KR102510123B1 (en) Thermoelectric element
KR102456680B1 (en) Thermoelectric element
JP2015076607A (en) Semiconductor chip structure
JP7052200B2 (en) Thermoelectric conversion module
KR102281066B1 (en) Thermoelectric device moudule and device using the same
KR102304603B1 (en) Thermoelectric module
KR20200021842A (en) Thermoelectric module
WO2017164217A1 (en) Thermoelectric conversion module
JP2008085309A (en) Thermoelectric conversion module, its manufacturing method, and thermoelectric conversion material used for thermoelectric conversion module
KR102076159B1 (en) Thermo electric device
KR102441699B1 (en) Thermoelectric element
KR102334189B1 (en) Heat conversion device
KR20170010647A (en) Thermo electric element and cooling apparatus comprising the same
KR102581613B1 (en) Thermoelectric element
KR102423607B1 (en) Thermoelectric module
JP2004281451A (en) Thermoelectric conversion element
JP3007904U (en) Thermal battery
JP2018125498A (en) Thermoelectric conversion device
KR20170107273A (en) Thermoelectric module

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant