KR102579197B1 - 유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹 - Google Patents

유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹 Download PDF

Info

Publication number
KR102579197B1
KR102579197B1 KR1020227014031A KR20227014031A KR102579197B1 KR 102579197 B1 KR102579197 B1 KR 102579197B1 KR 1020227014031 A KR1020227014031 A KR 1020227014031A KR 20227014031 A KR20227014031 A KR 20227014031A KR 102579197 B1 KR102579197 B1 KR 102579197B1
Authority
KR
South Korea
Prior art keywords
silicon
support assembly
substrate
carbon containing
degrees celsius
Prior art date
Application number
KR1020227014031A
Other languages
English (en)
Other versions
KR20220054731A (ko
Inventor
프라산트 쿠마르 쿨쉬레쉬타
광덕 더글라스 리
복 헌 김
청 존 예
스와얌브후 프라사드 베헤라
가네쉬 발라수브라마니안
주안 카를로스 로차-알바레즈
지안 제이. 첸
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20220054731A publication Critical patent/KR20220054731A/ko
Application granted granted Critical
Publication of KR102579197B1 publication Critical patent/KR102579197B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

프로세싱 챔버에서 섭씨 약 300도를 초과하는 온도들에서 정전 척의 전압 누설을 실질적으로 감소시키면서 브레이크다운 전압을 증가시키기 위한 방법들 및 장치들을 위한 기법들이 개시된다.

Description

유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹{HIGH TEMPERATURE ELECTROSTATIC CHUCKING WITH DIELECTRIC CONSTANT ENGINEERED IN-SITU CHARGE TRAP MATERIALS}
[0001] 본원에서 설명되는 실시예들은 일반적으로, 반도체 디바이스들을 형성하기 위한 방법들 및 장치들에 관한 것이다. 보다 특정하게는, 본원에서 설명되는 실시예들은 일반적으로, 상승된(elevated) 온도들에서 반도체 디바이스들을 제조하기 위한 방법들 및 장치들에 관한 것이다.
[0002] 나노미터 및 그 보다 작은 피처(feature)들을 신뢰성있게 생산하는 것이, 반도체 디바이스들의 차세대 VLSI(very large scale integration) 및 ULSI(ultra large-scale integration)를 위한 중요한 기술 과제들 중 하나이다. 그러나, 회로 기술의 한계들이 압박됨(pushed)에 따라, VLSI 및 ULSI 배선(interconnect) 기술의 축소하는 치수들은 프로세싱 성능들에 대해 부가적인 요구들을 제기하였다. VLSI 및 ULSI 성공을 위해서는 그리고 개별적인 기판들 및 다이의 품질 및 회로 밀도를 증가시키기 위한 계속된 노력을 위해서는, 기판 상에 게이트 구조들을 신뢰성있게 형성하는 것이 중요하다.
[0003] 제조 비용을 줄이기 위해, 집적 칩(IC) 제조들은 프로세싱되는 모든 실리콘 기판으로부터 더 높은 처리량, 더 나은 디바이스 수율 및 성능을 요구한다. 현재 개발 중에 있는 차세대 디바이스들에 대해 탐구되고 있는 몇몇 제조 기법들은 섭씨 300도 초과의 온도들에서의 프로세싱을 요구하며, 이는 200 ㎛를 초과하는 기판 휨(bow)을 바람직하지 않게 야기할 수 있다. 이러한 과도한 휨을 방지하기 위해서는, 막 증착 및 디바이스 프로세싱 동안 기판을 플래트닝(flatten)하고 휨을 제거하도록, 증가된 클램핑력(clamping force)이 요구될 것이다. 그러나, 기판을 클램핑하기 위해 활용되는, 기판 지지 어셈블리들 상에 존재하는 종래의 정전 척들은 섭씨 300도 초과의 온도들에서 전하 누설(charge leakage)을 겪게 되며, 이는 디바이스 수율 및 성능을 저하시킬 수 있다. 또한, 척킹을 하지 않은 막 증착 프로세스들은 휘어진 웨이퍼들 상에서 후면(backside) 막 증착을 나타내며, 이는 오염으로 인해 리소그래피 툴 다운타임을 상당히 증가시킨다.
[0004] 따라서, 섭씨 300도 초과의 프로세싱 온도들에서 사용하기에 적합한 정전 척을 갖는 개선된 기판 지지 어셈블리와 함께, 진공 챔버들, 및 이를 사용하기 위한 방법들이 필요하다.
[0005] 정전 척을 갖는 개선된 기판 지지 어셈블리, 및 이를 활용하여 기판을 프로세싱하기 위한 방법이 제공된다. 본원에서 개시되는 정전 척은, 섭씨 약 300도를 초과하는 온도들에서 동작하는 동안 전압 누설을 실질적으로 감소시키면서 높은 브레이크다운 전압을 갖는다.
[0006] 일 예에서, 내부에 배치된 전극을 갖는 실질적으로 디스크-형상의 세라믹 본체(ceramic body)를 포함하는 기판 지지 어셈블리가 제공된다. 세라믹 본체는 상부 표면, 원통형 측벽 및 하부 표면을 갖는다. 상부 표면은 진공 프로세싱 챔버에서 그러한 상부 표면 위에 기판을 지지하도록 구성된다. 원통형 측벽은 세라믹 본체의 외측 직경(outer diameter)을 정의하는 한편, 하부 표면은 상부 표면 반대쪽에 배치된다. 실리콘 및 탄소 함유 층이 세라믹 본체의 상부 표면에 부착된다. 실리콘 및 탄소 함유 층은 약 5 중량% 미만의 탄소 함유량을 갖는다.
일 예에서, 전극은, 세라믹 본체에 배치된 가열기 전극(heater electrode)에 부가하여 세라믹 본체의 상부 표면에 상기 기판을 정전기적으로 고정시키도록 구성된다.
일 예에서, 상기 실리콘 및 탄소 함유 층은 추가로, 약 100 Å 내지 약 100,000 Å의 두께를 포함한다.
일 예에서, 상기 실리콘 및 탄소 함유 층은, 프로필렌, 아세틸렌, 에틸렌, 메탄, 헥산, 이소프렌, 부타디엔, 실란 또는 TEOS(tetraethyl orthosilicate) 중 하나 또는 그 초과를 포함한다.
일 예에서, 상기 실리콘 및 탄소 함유 층 상에 배치되는, 실리콘 및 탄소 함유 재료의 하나 또는 그 초과의 개별적으로 증착되는 층들을 더 포함한다.
일 예에서, 상기 실리콘 및 탄소 함유 층은 적어도 100 MV/cm의 브레이크다운 전압을 갖는다.
일 예에서, 코팅된 세라믹 본체는, 섭씨 약 300도 내지 섭씨 약 800도의 온도에 있는 동안 500 VDC에서 약 10 mA 미만의 전류 누설률(leakage rate)을 갖는다.
일 예에서, 상기 실리콘 및 탄소 함유 층은: 실리콘 및 탄소 함유 재료의 적어도 하나의 인시츄(in-situ) 증착된 층을 포함하며, 상기 인시츄 증착된 층은 약 100 Å 내지 3000 Å의 두께 및 약 5 중량% 미만의 탄소 함유량을 갖는다.
일 예에서, 상기 실리콘 및 탄소 함유 재료는, 프로필렌, 아세틸렌, 에틸렌, 메탄, 헥산, 이소프렌, 부타디엔, 실란 또는 TEOS(tetraethyl orthosilicate) 중 하나 또는 그 초과를 포함한다.
일 예에서, 상기 실리콘 및 탄소 함유 재료는 적어도 100 MV/cm의 브레이크다운 전압을 갖는다.
일 예에서, 상기 실리콘 및 탄소 함유 재료는, 500 VDC에서 그리고 섭씨 약 300도 내지 섭씨 약 700도의 온도에서 약 10 mA 미만의 전류 누설률을 갖는다.
일 예에서, 상기 실리콘 및 탄소 함유 층은: 실리콘 및 탄소 함유 재료의 복수의 인시츄 증착된 층들을 포함하며, 상기 실리콘 및 탄소 함유 재료는 500 VDC에서 그리고 섭씨 300도에서 약 25 mA 미만의 전류 누설률을 갖는다.
[0007] 다른 예에서, 기판을 프로세싱하기 위한 방법이 제공되며, 이 방법은, 진공 챔버 내의 기판 지지 어셈블리 상에 포지셔닝된(positioned) 기판 상에 실리콘-기반 재료를 증착하는 단계; 진공 챔버로부터 기판을 제거하는 단계; 및 기판 지지 어셈블리 상에, 약 100 Å 내지 3000 Å의, 실리콘 및 탄소 함유 재료를 증착하는 단계를 포함하며, 실리콘 및 탄소 함유 재료는 약 5 중량% 미만의 탄소 함유량을 갖는다.
[0008] 다른 예에서, 기판을 프로세싱하기 위한 방법이 제공되며, 이 방법은, 진공 프로세싱 챔버 내의 기판 지지 어셈블리에 있는 동안 기판을 프리-척킹(pre-chucking)하는 단계 ― 프리-척킹하는 단계는, 기판을 진공 프로세싱 챔버 내에서, 무-플라즈마(plasma-less) 환경, 또는 헬륨-함유 플라즈마(helium-comprising plasma)에 노출시키는 것을 포함함 ― ; 기판 상에 재료의 층을 증착하기 전에, 기판을 기판 지지 어셈블리에 척킹하는 단계; 기판을 디척킹(dechucking)하는 단계; 및 고온 진공 챔버로부터 기판을 제거하는 단계를 포함한다.
[0009] 또 다른 예에서, 진공 챔버가 제공되며, 이러한 진공 챔버는, 내부 용적(internal volume)을 갖는 챔버 본체, 내부 용적 내에 배치된 기판 지지 어셈블리, 및 절연 변압기(isolation transformer)를 포함한다. 기판 지지 어셈블리는 내부에 배치된 정전 척킹 전극(chucking electrode)을 갖는다. 절연 변압기는 정전 척킹 전극에 커플링되며, 그리고 정전 척킹 전극과 그러한 정전 척킹 전극에 커플링된 전력 공급부 사이의 전류 누설(current leakage)을 방지하도록 동작가능하다.
[0010] 실시예들의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 실시예들의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 실시예들의 단지 예들을 도시하는 것이므로 본 실시예들의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0011] 도 1은 본 개시내용의 실시예들의 실시될 수 있는, 기판 지지 어셈블리를 갖는 예시적인 진공 프로세싱 챔버의 단면도이다.
[0012] 도 2는 정전 척의 일 실시예를 갖는 기판 지지 어셈블리의 개략적인 측면도를 도시한다.
[0013] 도 3은 정전 척의 확대된 부분을 예시한다.
[0014] 도 4는 진공 프로세싱 챔버에서 기판을 프로세싱하는 동안 기판 지지 어셈블리를 사용하기 위한 방법의 흐름도이다.
[0015] 도 5는 기판 지지 어셈블리에 코팅 재료를 도포(apply)하는 데에 활용될 수 있는 탄소 세정 방법을 포함하는 시즈닝(seasoning) 동작의 흐름도이다.
[0016] 도 6은 진공 프로세싱 챔버에서 기판을 프로세싱하는 동안 기판 지지 어셈블리를 사용하기 위한 방법의 다른 흐름도이다.
[0017] 이해를 촉진시키기 위해, 도면들에 대해 공통적인 동일한 엘리먼트들을 가리키기 위해 가능한 경우 동일한 도면부호들이 사용되었다. 일 실시예의 엘리먼트들 및 피처(feature)들이 추가의 언급없이 다른 실시예들에 유익하게 통합될 수 있음이 예상된다.
[0018] 그러나, 첨부된 도면들은 본 개시내용의 단지 예시적인 실시예들을 도시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0019] 정전 척을 갖는 개선된 기판 지지 어셈블리, 및 이를 활용하여 기판을 프로세싱하기 위한 방법이 제공된다. 본원에서 개시되는 정전 척은, 섭씨 약 300도를 초과하는 온도들에서 동작하는 동안 전압 누설을 실질적으로 감소시키면서 높은 브레이크다운 전압을 갖는다. 정전 척은, 섭씨 약 300도를 초과하는 온도들에서 동작할 때 정전 척으로부터의 전하 누설을 억제하는 유전체 막 코팅 및/또는 시즈닝을 포함한다. 유전체 막들은 약 3 내지 12의 유전 상수를 갖는다. 유전 상수는, 전하 트랩핑(charge trapping)을 제어하도록 그리고 상승된 온도들에서 클램핑력/척킹력(chucking force)을 변경하도록 조정될(tuned) 수 있다. 또한, 개선된 기판 지지 어셈블리를 활용하여 기판을 프로세싱하기 위한 방법들이 본원에서 개시된다.
[0020] 도 1은, 기판 지지 어셈블리(110)(이러한 기판 지지 어셈블리(110) 위에서 기판(118)이 프로세싱됨)를 갖는 진공 프로세싱 챔버(100)의 일 실시예의 개략적인 측면도를 도시한다. 프로세싱 챔버(100)는, 상승된 온도들에서 기판들을 프로세싱하기 위한 화학 기상 증착(CVD) 프로세싱 챔버, 열선(hot wire) 화학 기상 증착(HWCVD) 프로세싱 챔버, 또는 다른 진공 챔버일 수 있다.
[0021] 프로세싱 챔버(100)는 챔버 본체(105)를 포함하고, 챔버 본체(105)는 상단부(158), 챔버 측벽들(140) 및 챔버 바닥부(156)를 가지며, 이들은 접지(126)에 커플링된다. 상단부(158), 챔버 측벽들(140) 및 챔버 바닥부(156)는 내부 프로세싱 영역(150)을 정의한다. 챔버 측벽들(140)은, 프로세싱 챔버(100) 내외로 기판(118)을 이송하는 것을 가능하게 하기 위해 기판 이송 포트(152)를 포함할 수 있다. 기판 이송 포트(152)는 기판 프로세싱 시스템의 이송 챔버 및/또는 다른 챔버들에 커플링될 수 있다.
[0022] 프로세싱 챔버(100)의 챔버 본체(105) 및 관련 컴포넌트들의 치수들은 제한되지 않으며, 일반적으로, 내부에서 프로세싱되는 기판(118)의 크기보다 비례적으로 더 크다. 기판 크기들의 예들은, 특히, 200 mm 직경, 250 mm 직경, 300 mm 직경 및 450 mm 직경을 포함한다.
[0023] 일 실시예에서, 펌핑 디바이스(130)가 프로세싱 챔버(100)의 바닥부(156)에 커플링되어, 프로세싱 챔버(100)를 진공배기(evacuate)시키고 프로세싱 챔버(100)에 대한 압력을 제어한다. 펌핑 디바이스(130)는, 내부 프로세싱 영역(150)에서의 압력을 제어하도록 적응되는 종래의 러핑 펌프(roughing pump), 루츠 블로어(roots blower), 터보 펌프 또는 다른 유사한 디바이스일 수 있다. 일 예에서, 프로세싱 챔버(100)의 내부 프로세싱 영역(150)의 압력 레벨은 약 760 Torr 미만으로 유지될 수 있다.
[0024] 가스 패널(144)이 프로세스 및 다른 가스들을 가스 라인(167)을 통해 챔버 본체(105)의 내부 프로세싱 영역(150) 내로 공급한다. 가스 패널(144)은, 요구되는 경우, 하나 또는 그 초과의 프로세스 가스 소스들, 비활성 가스들, 비-반응성 가스들 및 반응성 가스들을 제공하도록 구성될 수 있다. 가스 패널(144)에 의해 제공될 수 있는 프로세스 가스들의 예들은 실리콘(Si) 함유 가스들, 탄소 전구체들 및 질소 함유 가스들을 포함하지만, 이에 제한되지 않는다. Si 함유 가스들의 예들은, Si-풍부(rich) 또는 Si-부족(deficient) 질화물(SixNy) 및 실리콘 산화물(SiO2)을 포함한다. 탄소 전구체들의 예들은, 특히, 프로필렌, 아세틸렌, 에틸렌, 메탄, 헥산, 이소프렌 및 부타디엔을 포함한다. Si 함유 가스들의 예들은 실란(SiH4), TEOS(tetraethyl orthosilicate)를 포함한다. 질소 및/또는 산소 함유 가스들의 예들은, 특히, 피리딘, 지방족 아민, 아민들, 니트릴(nitrile)들, 아산화질소, 산소, TEOS 및 암모니아를 포함한다.
[0025] 샤워헤드(116)가 프로세싱 챔버(100)의 상단부(158) 아래에 배치되며, 기판 지지 어셈블리(110) 위쪽에 이격된다. 따라서, 샤워헤드(116)는, 프로세싱을 위해 기판(118)이 기판 지지 어셈블리(110) 상에 포지셔닝될 때 기판(118)의 상단 표면(104) 바로 위쪽에 있다. 가스 패널(144)로부터 제공되는 하나 또는 그 초과의 프로세스 가스들은 샤워헤드(116)를 통해 내부 프로세싱 영역(150) 내로 반응성 종(reactive species)을 공급할 수 있다.
[0026] 샤워헤드(116)는 또한, 내부 프로세싱 영역(150) 내의 가스들에 전력을 결합시키기 위한 전극으로서 기능한다. 다른 전극들 또는 디바이스들을 활용하여 내부 프로세싱 영역(150) 내의 가스들에 전력이 결합될 수 있는 것으로 고려된다.
[0027] 도 1에 도시된 실시예에서, 전력 공급부(143)가 매치 회로(141)를 통해 샤워헤드(116)에 커플링될 수 있다. 전력 공급부로부터 샤워헤드(116)에 인가되는 RF 에너지는, 프로세싱 챔버(100)에서 플라즈마를 유지하기 위해, 내부 프로세싱 영역(150)에 배치된 프로세스 가스들에 유도적으로 결합된다. 대안적으로, 또는 전력 공급부(143)에 부가하여, 프로세싱 영역(150) 내에서 플라즈마를 유지하기 위해, 전력은 프로세싱 영역(150) 내의 프로세스 가스들에 용량적으로 결합될 수 있다. 전력 공급부(143)의 동작은 제어기(미도시)에 의해 제어될 수 있으며, 제어기는 프로세싱 챔버(100) 내의 다른 컴포넌트들의 동작을 또한 제어한다.
[0028] 상기 논의된 바와 같이, 기판 지지 어셈블리(110)는 프로세싱 챔버(100)의 바닥부(156) 위쪽에 배치되며, 증착 동안 기판(118)을 유지(hold)한다. 기판 지지 어셈블리(110)는, 그 위에 배치된 기판(118)을 척킹하기 위한 정전 척(도 2에서 참조 번호(220)에 의해 식별됨)을 포함한다. 정전 척(ESC)(220)은 프로세싱 동안 기판(118)을 기판 지지 어셈블리(110)에 고정시킨다. ESC(220)는, 다른 적합한 재료들 중에서, 유전체 재료, 예를 들어 세라믹 재료, 이를테면 알루미늄 질화물(AlN)로 형성될 수 있다. ESC(220)는 기판 지지 어셈블리(110)에 기판(118)을 유지하기 위해 정전기적 인력(electro-static attraction)을 사용한다. ESC(220)는 척킹 전극(106)을 포함하며, 척킹 전극(106)은, 척킹 전극(106)과 전력 소스(114) 사이에 배치된 절연 변압기(112)를 통해 전력 소스(114)에 연결된다. 절연 변압기(112)는 전력 소스(114)의 일부(part)일 수 있거나, 또는 도 1에서 점선들로 도시된 바와 같이, 전력 소스(114)로부터 분리될 수 있다. 전력 소스(114)는 척킹 전극(106)에 약 50 볼트 내지 약 5000 볼트의 척킹 전압을 인가할 수 있다. ESC(220)에는, 섭씨 약 300도 초과의 동작 온도들에서 전류 누설을 억제하도록 구성된 코팅 또는 층이 부착될 수 있다.
[0029] 도 2는 기판 지지 어셈블리(110)의 개략적인 측면도이다. 기판 지지 어셈블리(110)는 상단 표면(212) 및 측부(side)들(214)을 갖는다. 기판 지지 어셈블리(110)는 ESC(220)를 포함한다. ESC(220)는 본체(222)를 가지며, 본체(222)는 유전체 재료, 예를 들어 세라믹 재료, 이를테면 알루미늄 질화물(AlN) 또는 다른 적합한 재료로 형성된다. 또한, 기판 지지 어셈블리(110), 또는 ESC(220)의 본체(222)는 선택적으로, 가열기(240), 냉각 베이스(미도시) 또는 퍼실리티 플레이트(facility plate)(260) 중에서 하나 또는 그 초과를 포함할 수 있다.
[0030] 본체(222)는 상단 표면(224)을 가지며, 기판(118)은 프로세싱 동안 상단 표면(224) 위에 고정된다. 도 3은 정전 척의 일부에 대한 클로즈업(close up)을 예시한다. 도 3을 일시적으로 참조하면, 상단 표면(224)은 트렌치들(302)에 의해 격리되는 매우 평평한(flat) 구역들(310)을 갖는다. 대안적으로(alternately), ESC(220)는 평평한 구역들(310)을 버리고(forgo), 트렌치들(302)을 둘러싸는 높은 구역들에 형성된 딤플(dimple)들(304)에 의존할 수 있다. 평평한 구역들(310) 및 트렌치들(302)은 ESC(220) 내에 형성될 수 있고, 코팅 재료(230)에서 복제될 수 있다. 대안적으로, 평평한 구역들(310) 및 트렌치들(302)은 오로지 코팅 재료(230)에만 형성될 수 있다. 평평한 구역들(310)은, 코팅 재료(230) 및/또는 ESC(220)의 표면(212) 상의 폴리싱된 아일랜드(polished island)들로부터 형성될 수 있다.
[0031] 평평한 구역들(310), 또는 딤플들(304)은 기판(118)에 대한 지지 및 접촉을 제공하는 한편, 트렌치들(302)은 척킹력들을 위한 전하를 저장한다. 척킹력들은, 평평한 구역들(310) 또는 딤플들(304)에 의해 제공되는 유효 접촉 구역들(312)이 증가함에 따라 증가한다. 유효 접촉 구역(312)은, 딤플들(304)의 수를 조정하거나, ESC(220)의 표면(212)을 거칠게 하거나, 평평한 구역들(310)의 수 또는 크기를 증가시킴으로써 증가될 수 있다. 척킹력들을 최대화(이는 유효 척킹 전압을 증가시킬 것임)하기 위해, 트렌치들(302)에 대한 평평한 구역들(310)의 최적의 비가 결정될 수 있다. 유효 척킹 전압의 증가는 실제 척킹 전압의 감소를 허용한다. 또한, 상단 표면(224)에 대한 평평한 구역들(310)에 대한 트렌치들(302)의 구성은, 척킹 로드(chucking load)를 보다 균일하게 분배함으로써 높은 척킹력들에서의 후면 기판 손상을 최소화한다.
[0032] 도 2를 다시 참조하면, 가열기(240)는 주(main) 가열기들(242)을 포함할 수 있다. 주 가열기들(242)은 저항성 가열기들, 또는 다른 적합한 가열기일 수 있다. 전력 소스(246)가, 기판 지지 어셈블리(110)의 온도, 및 그에 따라, 그 위에 배치된 기판(118)의 온도를 제어하기 위해, 주 가열기들(242)에 커플링될 수 있다. 주 가열기들(242)은, 기판 지지 어셈블리(110)의 상단 표면(212)을 섭씨 약 100도 내지 섭씨 약 700도, 이를테면 섭씨 약 300도 내지 섭씨 약 400도로 가열하도록 구성될 수 있다.
[0033] 척킹 전극(106)은 ESC(220)의 본체(222) 내에 매립된다. 전력 소스(114)는, 기판(118)을 척킹 및 선택적으로 디-척킹하기 위해 척킹 전극(106)에 DC 전류를 다이렉팅(direct)시킴으로써 척킹 전극(106)의 동작을 제어하기 위하여 시스템 제어기와 소통(communication)할 수 있다. 전력 소스(114)는 기판(118)을 척킹하기 위해 ESC(220)의 척킹 전극(106)에 약 50 VDC 내지 약 5000 VDC 범위의 척킹 전압을 공급할 수 있다.
[0034] 섭씨 약 300도 초과의 온도들에서 활용되는 동안, ESC(220)의 본체(222)를 제조하는 데에 활용되는 것들과 같은 세라믹 재료들은, ESC(220)의 본체(222)를 통해 접지로 DC 전류가 누설되도록 불리하게 허용할 수 있다. DC 전류의 소스는 주 가열기(242) 및/또는 척킹 전극(106) 중 어느 하나일 수 있다. 척킹 전극(106)과 전력 소스(114) 사이의 절연 변압기(112)의 존재는, 척킹 전극(106)과 접지 사이의 DC 전류의 흐름을 실질적으로 막는다. 선택적으로, 제 2 절연 변압기(112)가, 주 가열기들(242)과 접지 사이의 DC 전류의 흐름을 실질적으로 막기 위해, 주 가열기들(242)과 전력 소스(114) 사이에 제공될 수 있다. 전류 누설이 더 적음으로 인해, 척킹 전극(106) 및 주 가열기들(242)을 구동시키는 데에 더 적은 전력이 요구된다.
[0035] 본체(222)의 적어도 상단 표면(224)은, 섭씨 300도 초과의 온도들에서 척킹 전극(106)과 기판(118) 사이에 DC 전류가 흐르는 것을 억제하도록 선택되는 재료의 층 또는 코팅을 포함한다. 척킹 전극(106)과 기판(118) 사이에 흐르는 DC 전류를 감소시키고 그리고/또는 막게 되면, 기판 디바이스 손상을 막고, 프로세스 균일성을 촉진하며, 디바이스 수율을 증가시킨다. 또한, 척킹 전극(106)과 기판(118) 사이의 전류 누설을 감소시키고 그리고/또는 막게 되면, 주어진 양(amount)의 척킹력을 생성하는 데에 활용되는 전력의 양을 감소시킨다. 따라서, 섭씨 300도 초과의 온도들에서 동작할 때, ESC(220)는, 종래의 유사한 정전 척들과 비교하여, 더 적은 전력으로 더 큰 척킹력을 생성하게 된다. 따라서, 섭씨 300도 또는 섭씨 300도 초과와 같은 고온들에서, 종래의 유사한 정전 척들과 비교하여, 더 적은 전력을 소모하면서 그리고 전류 누설로 인한 기판 손상의 더 적은 위험을 가지면서, 큰 척킹력들이 생성되어, 기판(118)을 실질적으로 플래트닝할 수 있다.
[0036] 예를 들어, 코팅 재료(230)가 ESC(220)의 본체(222)의 적어도 상단 표면(224) 상에 형성될 수 있다. 코팅 재료(230)는 또한, ESC(220)의 본체(222)의 측부들 및/또는 기판 지지 어셈블리(110)의 측부들(214) 상에 형성될 수 있다. 코팅 재료(230)는, 본체(222)를 통한 기판(118)으로의 DC 전류 누설을 실질적으로 감소시키도록 선택되는 유전체 재료일 수 있다. 코팅 재료(230)의 조성(composition)은, ESC(220)가 섭씨 약 300도 내지 섭씨 약 700도의 온도들에 있을 때, 누설(leakage)을 약 25 mA 와 같은 또는 그 미만, 예를 들어 약 10 mA 와 같은 또는 그 미만으로 제한하도록 선택될 수 있다. 일 예에서, 코팅 재료(230)는, 실리콘 및 탄소 함유 재료로 형성될 수 있다.
[0037] 코팅 재료(230)는 프로세싱 챔버 바깥쪽에서 기판 지지 어셈블리(110) 상에 배치될 수 있고, 그리고/또는 예를 들어 시즈닝 프로세스(seasoning process)를 사용하여, 프로세싱 챔버에서 인시츄로 기판 지지 어셈블리(110)에 주기적으로 도포될 수 있다. 코팅 재료(230)는 화학 기상 증착 프로세스, 스프레이 프로세스, 침지 프로세스(dipping process), 열 프로세스에 의해 도포되거나, 또는 다른 적합한 방식으로 증착되어 형성될 수 있다. 코팅 재료(230)는 선택적으로, 기판 지지 어셈블리(110) 위에 배치되는 라이너(liner)의 형태일 수 있다.
[0038] 프로세싱 챔버 바깥쪽에서 코팅으로서 증착되는 경우, 코팅 재료(230)는 약 1 ㎛ 내지 약 1000 ㎛의 두께를 가질 수 있다. 기판 지지 어셈블리(110) 위에 배치되는 라이너의 형태로 존재하는 경우, 코팅 재료(230)는 약 100 Å 내지 약 100000 Å의 두께를 가질 수 있다. 존재하는 코팅 재료(230)의 층 위에 적용될(applied) 수 있는, 예를 들어 시즈닝에 의해 프로세싱 챔버에서 인시츄로 증착되는 경우, 코팅 재료(230)는 약 100 Å 내지 약 3000 Å의 두께를 가질 수 있다.
[0039] 코팅 재료(230)는 적어도 약 100 MV/cm의 높은 브레이크다운 전압을 갖는다. 예를 들어, 코팅 재료(230)는 약 100 MV/cm 내지 약 600 MV/cm의 높은 브레이크다운 전압을 가질 수 있다. 높은 브레이크다운 전압은, 기판의 신속한 척킹 및 디척킹을 위해 척킹 전극(106)의 보다 빠른 빌드업(buildup) 및 방전을 허용하면서, 증가된 척킹력을 위한 더 높은 척킹 전압들을 허용한다.
[0040] 코팅 재료(230)는 선택적으로, 탄소로 도핑될 수 있다. 예를 들어, 코팅 재료(230)는 탄소 함유 재료로 도핑된 실리콘-기반 재료를 포함할 수 있고, 코팅 재료(230)의 탄소 함유량은 약 5 중량% 미만이다. 약 100Å 내지 약 1000Å의 인시츄 증착된 두께를 갖는 그러한 재료에 의해, 상승된 온도들에서의 양호한 척킹 성능이 증명되었다.
[0041] 코팅 재료(230)는 실리콘(Si) 함유 전구체 가스들, 탄소 전구체들, 및 질소 및 산소 함유 전구체 가스들을 사용하여 증착될 수 있다. Si 함유 가스들의 예들은 Si-풍부 또는 Si-부족 질화물(SixNy) 및 실리콘 산화물(SiO2)을 포함한다. 탄소 전구체들의 예들은, 특히, 프로필렌, 아세틸렌, 에틸렌, 메탄, 헥산, 이소프렌 및 부타디엔을 포함한다. Si 함유 가스들의 예들은 실란(SiH4), TEOS(tetraethyl orthosilicate)를 포함한다. 질소 함유 가스들의 예들은, 특히, 피리딘, 지방족 아민, 아민들, 니트릴들 및 암모니아를 포함한다. Si-풍부 또는 부족 실리콘 질화물(SixNy) 및 실리콘 산화물(SiO2) 막들은, 기판들의 정전 척킹 동안 제어된 전하 트랩핑을 허용하도록 유전 상수 조정을 제공한다. 코팅 재료(230)는 하나 또는 그 초과의 막 층으로 형성될 수 있다.
[0042] 또한, 코팅 재료(230)는 그 굴절률 및 유전 특성들에 기초하여 선택될 수 있다. 코팅 재료(230)는 굴절률 및 온도 의존 누설 전류에 대해 평가된다. 보다 낮은 굴절률은 보다 양호한, 즉 더 높은 유전 상수에 상응할 수 있다. 캐패시턴스(C) 전압(V) 측정, 즉 C-V 측정이 전기 전하 누설을 결정하기 위해 사용될 수 있다. 이렇게 되면, 높은 유전 상수 및 낮은 전압 누설률(leakage rate)을 갖는 코팅 재료(230)가 선택될 수 있다.
[0043] 또한, 보다 높은 온도들, 즉 섭씨 약 300도 초과의 온도들에서, 코팅 재료(230)는 또한, 기판을 디-척킹시키기 위한 거의 순간적인 전하 소산(charge dissipation)을 허용한다. SixNy 및 SiO2 막들에서의 탄소 도핑의 양들을 조절하게 되면, ESC(220)에서의 급속한 디-척킹을 돕기 위해 전하 누설에 대한 제어를 허용한다.
[0044] 코팅 재료(230)는, 다양한 플라즈마 프로세싱 단계들, 특히, 이를테면 하드 마스크 증착, 실리콘 증착, 질화물 증착, 산화물 증착 및 에칭 동안 기판 지지 어셈블리(110) 상에 균일하게 코팅될(즉, 시즈닝될) 수 있다. 후면 막 증착, 잘못된 플라즈마 결합, 플라즈마 임피던스 손실 및 막 두께 변화가 코팅 재료(230)에 의해 평가 및 완화될 수 있다. 코팅 재료(230)는 척킹되는 기판들 상에 형성되는 막 특성들의 일관성을 허용하도록 조정될 수 있으며, 여기서, 척킹되는 기판들은 약 (-) 400 ㎛ (즉, 압축성)로부터 (+) 400 ㎛ (즉, 인장성)까지의 휨을 가질 수 있다.
[0045] 도 4는, 진공 프로세싱 챔버, 이를테면 상기 설명된 프로세싱 챔버(100)에서 기판(118)을 프로세싱하는 동안 기판 지지 어셈블리(110)를 사용하기 위한 방법(400)의 흐름도이다. 방법(400)은, 기판 지지 어셈블리(110)가 섭씨 300도를 초과하는 온도에 있는 동안 기판들을 프로세싱하는 데에 적합하다. 방법(400)은, 블록(402)에서, 진공 챔버 내의 기판 지지부 상에 포지셔닝된 기판 상에 재료의 층을 증착함으로써 시작된다. 재료의 층은, 특히, 실리콘-기반 재료일 수 있다. 실리콘-기반 재료는 화학 기상 증착 프로세스 또는 다른 적합한 프로세스를 사용하여 증착될 수 있다. 실리콘-기반 재료는, 특히, 비정질 실리콘, 다결정질 실리콘, 미정질 실리콘(microcrystalline silicon), 실리콘 질화물, 실리콘 산화물 및 실리콘 산질화물의 하나 또는 그 초과의 층들일 수 있다. 블록(404)에서, 진공 챔버로부터 기판이 제거된다.
[0046] 블록(406)에서, 기판이 프로세싱 챔버로부터 제거되는 동안 코팅 재료(230)가 기판 지지 어셈블리 상에 증착된다. 코팅 재료(230)는 약 100 Å 내지 1000 Å의 두께를 가질 수 있다. 코팅 재료(230)는, 실리콘 및 탄소 함유 재료, 예를 들어, 탄소로 도핑된 실리콘 기반 재료를 포함할 수 있으며, 탄소 함유량은 약 5 중량% 미만이다.
[0047] 코팅 재료(230)는, 블록(402)에서 실리콘-기반 재료를 증착하고 블록(404)에서 기판 지지 어셈블리로부터 기판을 제거한 이후 수행되는 탄소 세정 동작 동안 인시츄로 증착될 수 있다. 코팅 재료(230)의 도포는, 몇 번의 탄소 세정 동작들 이후 인시츄로 수행될 수 있다.
[0048] 도 5는, 코팅 재료(230)를 도포하는 데에 활용될 수 있는 탄소 세정 방법을 포함하는 시즈닝 동작(500)을 위한 흐름도이다. 예를 들어, 시즈닝 동작(500)은, 도 4와 관련하여 설명된 방법(400)에서의 블록(406)에서 설명된 바와 같이 기판 지지 어셈블리 상에 코팅 재료(230)를 증착하는 데에 활용될 수 있다.
[0049] 시즈닝 동작(500)은 다수의 동작들을 포함할 수 있으며, 이러한 동작들 중 일부가 프로세싱 챔버 및 ESC를 세정하기 위한 것일 수 있다. 시즈닝 동작(500)은, 기판 지지 어셈블리(110)에 이전에 도포된 코팅 재료(230)의 일부를 제거할 수 있다.
[0050] 시즈닝 동작(500)은, 블록(501)에서, 프로세싱 챔버의 내부로부터 스트레이 탄소 증착물(stray carbon deposit)들을 제거하기 위해 탄소 세정 프로세스를 수행함으로써 시작된다. 블록(501)에서의 탄소 세정 프로세스는, 잔류 프로세스 가스들을 제거하기 위해 프로세싱 챔버를 펌핑 아웃(pumping out)하는 것을 포함한다. 일 예에서, 프로세싱 챔버의 내부 용적은 선택적으로, 섭씨 약 550도 및 약 0 Torr로 유지될 수 있다. 아르곤(Ar) 가스가, 예를 들어, 약 2000 sccm 내지 약 12000 sccm, 이를테면 약 5600 sccm의 유량으로 내부 용적 내로 도입된다. 샤워헤드에 커플링된 전력을 활용하여, Ar 가스로부터 플라즈마가 형성된다. 예를 들어, 프로세싱 챔버에서 플라즈마를 유지하기 위해, 약 10000 와트의 전력이 Ar 가스에 결합될 수 있다. Ar 가스의 유동과 함께, 플루오르화 질소(NF3)가 프로세싱 챔버 내로 제공될 수 있다. 예를 들어, NF3는 약 100 sccm 내지 약 500 sccm, 이를테면 약 200 sccm의 유량으로 프로세싱 챔버 내로 제공될 수 있다. 몇몇 시나리오(scenario)들에서, NF3의 유동은 심지어, 이를테면 세정 동안, 약 4000 sccm 만큼 높을 수 있다. 프로세싱 챔버에 제공되는 NF3의 유량은, 예를 들어, 약 800 sccm 까지 증가될 수 있는 한편, 내부 용적 내의 압력은 약 2 분 동안 약 5 torr로 올라갈 수 있다. 이후, NF3의 유동은 Ar 가스의 유동이 유지되는 동안 실질적으로 턴오프되며, 그러한 동안에 프로세싱 챔버는, 예를 들어 약 0 torr로 펌핑 다운된다. 프로세싱 챔버가 충분히 펌핑 다운되었으면, Ar 가스의 유동이 턴오프된다.
[0051] 블록(502)에서, 기판 지지부 상에 코팅 재료의 새로운 층이 증착된다. 코팅 재료의 새로운 층은, 탄소 세정 프로세스 동안 제거되었을 수도 있는 임의의 코팅 재료를 보상할 수 있다. 블록(502) 동안, 프로세싱 챔버의 내부 용적은 선택적으로, 섭씨 약 550도 및 약 2.7 Torr로 유지될 수 있다. 새로운 코팅 층은, 예를 들어 약 2000 sccm 내지 약 15000 sccm, 이를테면 약 5000 sccm의 유량으로, 프로세싱 챔버 내로 아산화질소(N2O)를 유동시킴으로써, 도포된다. 대략적으로 미리 결정된 시간 기간 이후, 예를 들어 약 15 초 이후, 예를 들어 약 100 sccm 내지 약 1500 sccm, 이를테면 550 sccm의 실란(SiH4)의 유동이, N2O의 유동과 함께, 프로세싱 챔버 내로 도입된다. 미리 결정된 기간 기간 이후, 예를 들어 약 5 초 이후, 기판 지지 어셈블리 상에 코팅 재료를 증착하기 위해 프로세싱 챔버 용적에서 플라즈마를 유지하도록, 샤워헤드에 전력이 인가된다. 일 예에서, 13.56 MHz의 주파수에서 약 100 내지 약 1500 와트, 이를테면 약 500 와트가, 프로세싱 챔버 내에서 플라즈마를 유지하기 위해 활용된다. 미리 결정된 시간 기간 이후, 샤워헤드에 대한 전력 및 SiH4의 유동은 턴오프된다. SiH4의 유동이 중단된 이후, N2O의 유동이 또한 중단되고, 프로세싱 챔버는 약 0 Torr의 압력으로 펌핑된다.
[0052] 도 6은 진공 챔버의 기판 지지 어셈블리 상의 기판을 프로세싱하기 위한 방법(600)을 예시한다. 이러한 방법은, 200 ㎛ 초과의 휨, 및 정전 척(ESC) 상에서 큰, 중심 대 에지(center-to-edge) 온도 프로파일들을 갖는 기판들을 프로세싱하는 데에도 효과적이다. 기판 지지 어셈블리는 상기 논의된 바와 같은 코팅 재료를 갖는다. 방법(600)은, 블록(601)에서, 진공 챔버에 배치된 기판 지지부 상에 기판을 프리-척킹(pre-chucking)함으로써 시작된다. 프리-척킹 프로세스 동안, 기판은 약 3-5 Torr의 압력에서 헬륨(He) 함유 가스(He comprising gas)에 노출된다. 헬륨(He) 함유 가스는 무-아르곤(Ar)(argon-less)일 수 있다. 진공 챔버 내로의 He의 유동은 약 500 sccm 내지 약 5000 sccm의 레이트로 제공된다. 기판은 플라즈마 적용과 함께 또는 그러한 플라즈마 적용없이 가스에 노출될 수 있으며, 이는 진공 챔버에 대한 가스-기반 플라즈마 손상을 최소화한다. 프리-척킹 처리는, 기판 지지부가 섭씨 약 20도까지의, 중심 대 에지 온도 프로파일을 갖는 환경들에서, 휘어진 기판 척킹을 허용한다.
[0053] 블록(602)에서, 기판의 프리-척킹은, 프리-척킹 가스들의 안정적인 유동 및 압력이 진공 챔버에서 확립된 이후 기판 지지 어셈블리에 기판을 척킹함으로써, 계속된다. 기판은, ESC에 배치된 척킹 전극에 약 100 V 내지 약 1000 V의 척킹 전압을 인가함으로써 기판 지지 어셈블리에 척킹될 수 있다. 일 실시예에서, 약 13.56 MHz에서 약 50 W 내지 약 300 W의 RF 전력이 인가되어, ESC 전압이 온(on) 상태인 프리-척킹 동안 프로세싱 챔버 내에서 플라즈마를 유지한다. RF 기반 플라즈마는, 척킹력을 생성하기 위해 기판과 코팅 표면 간의 전하 이동을 강화한다. 다른 실시예에서는, ESC 전압이 온 상태인 프리-척킹 동안, RF 기반 플라즈마가 적용되지 않는다. 기판 지지 어셈블리는 섭씨 약 300도 초과의 온도로 유지될 수 있다. 블록들(601 및 602)에서 설명된 기판의 프리-척킹은 기판 상의 재료의 층의 증착에 의해 끝난다.
[0054] 블록(603)에서, 기판이 기판 지지 어셈블리 상에 척킹되는 동안, 재료의 층이 기판 상에 증착된다. 재료의 층은, 특히, 실리콘-기반 또는 탄소-기반 재료일 수 있다. 실리콘-기반 재료는 화학 기상 증착 프로세스 또는 다른 적합한 프로세스를 사용하여 증착될 수 있다. 실리콘-기반 재료는, 특히, 비정질 실리콘, 다결정질 실리콘, 미정질 실리콘, 실리콘 질화물, 실리콘 산화물 및 실리콘 산질화물의 하나 또는 그 초과의 층들일 수 있다. 대안적으로, 재료의 층은, 예를 들어 적합한 에칭 기법을 사용하여, 블록(603)에서 기판으로부터 에칭될 수 있다. 블록(603)에서, 기판은 섭씨 약 300도 초과의 온도로 유지된다.
[0055] 코팅된 기판 지지 어셈블리는, 과도하게 높은 전압들을 사용하지 않으면서 기판을 플래트닝하기 위한 충분한 힘을 제공하면서 상당한 전하 누설없이 고온들에서 기판이 척킹되도록 허용한다. 따라서, 코팅된 기판 지지 어셈블리는, 섭씨 300도를 초과하는 온도들, 예를 들어 적어도 섭씨 약 800도까지의 온도들에서 진공 챔버 내의 고 밀도를 갖는 회로에서 나노미터 및 그 보다 작은 피처들을 증착하는 능력을 향상시킨다.
[0056] 블록(603)에서의 프로세스가 완료된 이후, 블록(604)에서 기판 지지 어셈블리로부터 기판이 디척킹된다. 플라즈마가, 기판을 디척킹하는 동안 척킹력을 소산시키는 것을 돕기 위해 활용될 수 있다. 일 예에서, 디척킹 동안 활용되는 플라즈마는 He로부터 형성될 수 있다. He는 약 3000 내지 약 4000 sccm의 레이트로 프로세싱 챔버 내로 유동될 수 있다. 플라즈마는, 샤워헤드에 약 200 와트 내지 약 250 와트의 에너지를 제공함으로써, He로부터 형성될 수 있다. 코팅 재료의 탄소 도핑을 통해 얻어지는 높은 브레이크다운 전압은 척킹 전압이 턴오프될 때 척킹 전력의 소산을 실질적으로 촉진시키며, 그에 따라, 보다 빠른 기판 처리량을 위해 보다 빠른 디척킹 시간들을 허용한다.
[0057] 블록(605)에서, 진공 챔버로부터 기판이 제거된다. 기판이 진공 챔버로부터 제거된 상태에서, ESC는 상기 설명된 바와 같이 진공 챔버에서 인시츄로 시즈닝되고 그리고/또는 세정될 수 있다.
[0058] 이와 같이, 본원에서 설명된 방법들 및 장치들은 섭씨 약 300도를 초과하는 온도들에서 동작할 때 정전 척의 전압 누설을 유리하게 감소시킨다. 따라서, ESC는 이러한 온도들에서 기판을 척킹 및 플래트닝하는 데에 유용할 수 있다. 또한, 챔버 본체, 기판 지지 어셈블리 및 절연 변압기를 갖는 진공 챔버가 설명된다. 챔버 본체는 내측 용적을 가지며, 이러한 내측 용적에 기판 지지 어셈블리가 배치된다. 기판 지지 어셈블리는, 절연 변압기에 커플링된 정전 척킹 전극을 갖는다. 절연 변압기는 전류 누설을 유리하게 감소시키며, 그에 따라, 기판을 척킹하는 데에 더 적은 전력이 활용되도록 허용한다.
[0059] 전술한 내용들이 본 개시내용의 실시예들에 관한 것이지만, 다른 그리고 추가적인 실시예들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.

Claims (13)

  1. 기판 지지 어셈블리로서,
    상부 표면, 원통형 측벽 및 하부 표면을 갖는 실질적으로 디스크-형상의 세라믹 본체(ceramic body) ― 상기 상부 표면은 진공 프로세싱 챔버에서 상기 상부 표면 위에 기판을 지지하도록 구성되고, 상기 원통형 측벽은 상기 세라믹 본체의 외측 직경(outer diameter)을 정의하며, 상기 하부 표면은 상기 상부 표면 반대쪽에 배치됨 ― ;
    상기 세라믹 본체 내에 배치된 전극; 및
    상기 상부 표면에 부착되고 상기 상부 표면을 완전히 덮는, 실리콘 및 탄소 함유 층을 포함하며, 상기 실리콘 및 탄소 함유 층은 상기 상부 표면 상에 지지되는 상기 기판과 접촉하도록 구성되며,
    상기 실리콘 및 탄소 함유 층은 5 중량% 미만의 탄소 함유량을 갖고, 상기 디스크-형상의 세라믹 본체가 섭씨 300도 초과의 온도에 있을 때 상기 실리콘 및 탄소 함유 층의 유전 상수를 3 내지 12로 조정하고 그리고 누설률을 25 mA 또는 그 미만으로 제한하도록 구성되고,
    상기 실리콘 및 탄소 함유 층은 100 Å 내지 3,000 Å의 두께를 갖는 적어도 하나의 인시츄(in-situ) 증착된 층을 포함하고, 그리고
    상기 실리콘 및 탄소 함유 층은 적어도 100 MV/cm의 브레이크다운 전압을 갖는,
    기판 지지 어셈블리.
  2. 제 1 항에 있어서,
    상기 전극은, 상기 세라믹 본체의 상부 표면에 상기 기판을 정전기적으로 고정시키도록 구성되는,
    기판 지지 어셈블리.
  3. 제 2 항에 있어서,
    상기 세라믹 본체 내에 배치된 가열기 전극(heater electrode)을 더 포함하는,
    기판 지지 어셈블리.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 실리콘 및 탄소 함유 층은 탄소 함유 재료로 도핑되는 실리콘-기반 재료의 개별적으로 증착되는 층들을 포함하는,
    기판 지지 어셈블리.
  6. 제 1 항에 있어서,
    상기 상부 표면은:
    트렌치들에 의해 격리되는 복수의 평평한(flat) 구역들
    을 더 포함하는,
    기판 지지 어셈블리.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 실리콘 및 탄소 함유 층이 그 위에 있는 상기 세라믹 본체는 섭씨 300 도 내지 섭씨 800 도의 온도에 있는 동안 500 VDC에서 10 mA 미만의 전류 누설률을 갖는,
    기판 지지 어셈블리.
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 실리콘 및 탄소 함유 층은 500 VDC에서 그리고 섭씨 300 도 내지 섭씨 700 도의 온도에서 10 mA 미만의 전류 누설률을 갖는,
    기판 지지 어셈블리.
  12. 제 1 항에 있어서,
    상기 실리콘 및 탄소 함유 층은 500 VDC에서 그리고 섭씨 300도에서 25 mA 미만의 전류 누설률을 갖는,
    기판 지지 어셈블리.
  13. 제 1 항에 있어서,
    상기 실리콘 및 탄소 함유 층은 탄소 함유 재료로 도핑되는 실리콘-기반 재료를 필수적 요소로 하여 구성되는(consisting essentially of),
    기판 지지 어셈블리.
KR1020227014031A 2014-08-26 2015-07-07 유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹 KR102579197B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/469,573 2014-08-26
US14/469,573 US10325800B2 (en) 2014-08-26 2014-08-26 High temperature electrostatic chucking with dielectric constant engineered in-situ charge trap materials
KR1020207021492A KR102392697B1 (ko) 2014-08-26 2015-07-07 유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹
PCT/US2015/039296 WO2016032628A1 (en) 2014-08-26 2015-07-07 High temperature electrostatic chucking with dielectric constant engineered in-situ charge trap materials

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207021492A Division KR102392697B1 (ko) 2014-08-26 2015-07-07 유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹

Publications (2)

Publication Number Publication Date
KR20220054731A KR20220054731A (ko) 2022-05-03
KR102579197B1 true KR102579197B1 (ko) 2023-09-14

Family

ID=55400281

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020207021492A KR102392697B1 (ko) 2014-08-26 2015-07-07 유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹
KR1020227014031A KR102579197B1 (ko) 2014-08-26 2015-07-07 유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹
KR1020177003847A KR20170044100A (ko) 2014-08-26 2015-07-07 유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207021492A KR102392697B1 (ko) 2014-08-26 2015-07-07 유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020177003847A KR20170044100A (ko) 2014-08-26 2015-07-07 유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹

Country Status (5)

Country Link
US (2) US10325800B2 (ko)
KR (3) KR102392697B1 (ko)
CN (3) CN111564405B (ko)
TW (1) TWI654655B (ko)
WO (1) WO2016032628A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289355B2 (en) 2017-06-02 2022-03-29 Lam Research Corporation Electrostatic chuck for use in semiconductor processing
CN111095522A (zh) * 2017-10-09 2020-05-01 应用材料公司 用于无损衬底处理的静电吸盘
JP7374103B2 (ja) 2018-01-31 2023-11-06 ラム リサーチ コーポレーション 静電チャック（ｅｓｃ）ペデスタル電圧分離
US11086233B2 (en) * 2018-03-20 2021-08-10 Lam Research Corporation Protective coating for electrostatic chucks
US11133212B2 (en) * 2018-05-16 2021-09-28 Applied Materials, Inc. High temperature electrostatic chuck
KR20210013762A (ko) 2018-06-22 2021-02-05 어플라이드 머티어리얼스, 인코포레이티드 반도체 웨이퍼 프로세싱에서 웨이퍼 후면 손상을 최소화하는 방법들
JP2022529609A (ja) 2019-04-15 2022-06-23 アプライド マテリアルズ インコーポレイテッド 静電チャックプロセス
US11488852B2 (en) * 2019-05-31 2022-11-01 Applied Materials, Inc. Methods and apparatus for reducing high voltage arcing in semiconductor process chambers
CN114342060A (zh) * 2019-07-29 2022-04-12 应用材料公司 具有改善的高温吸附的半导体基板支撑件
US11075104B2 (en) * 2019-08-27 2021-07-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor chuck and method of making
JP2023500106A (ja) * 2019-10-29 2023-01-04 エーエスエムエル ホールディング エヌ．ブイ． リソグラフィ装置および静電クランプの設計
US11646216B2 (en) * 2020-10-16 2023-05-09 Applied Materials, Inc. Systems and methods of seasoning electrostatic chucks with dielectric seasoning films

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194194A (ja) * 2008-02-15 2009-08-27 Sumitomo Precision Prod Co Ltd プラズマ処理方法
JP2011521470A (ja) * 2008-05-19 2011-07-21 インテグリス・インコーポレーテッド 静電チャック

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
JP3333020B2 (ja) * 1993-10-29 2002-10-07 東京エレクトロン株式会社 処理方法及び処理装置
JP3887842B2 (ja) 1995-03-17 2007-02-28 東京エレクトロン株式会社 ステージ装置
US5900064A (en) * 1997-05-01 1999-05-04 Applied Materials, Inc. Plasma process chamber
TW477782B (en) * 1998-09-29 2002-03-01 Ngk Insulators Ltd Structural body and method of producing the same
US20020004198A1 (en) * 1998-12-16 2002-01-10 Hardwicke Mary Ann Novel anti-infectives
CN1550477A (zh) * 1999-09-06 2004-12-01 Ibiden股份有限公司 含碳的氮化铝烧结体，用于半导体制造/检测设备的基材
TW517265B (en) 2000-06-23 2003-01-11 Applied Materials Inc Apparatus for supporting a substrate and method of fabricating same
US7288491B2 (en) * 2000-08-11 2007-10-30 Applied Materials, Inc. Plasma immersion ion implantation process
US6589868B2 (en) * 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
US6669783B2 (en) * 2001-06-28 2003-12-30 Lam Research Corporation High temperature electrostatic chuck
US20030010292A1 (en) * 2001-07-16 2003-01-16 Applied Materials, Inc. Electrostatic chuck with dielectric coating
US20030047283A1 (en) * 2001-09-10 2003-03-13 Applied Materials, Inc. Apparatus for supporting a substrate and method of fabricating same
JP3944829B2 (ja) * 2002-01-17 2007-07-18 ソニー株式会社 固体撮像装置およびその駆動方法
US7175737B2 (en) * 2002-04-16 2007-02-13 Canon Anelva Corporation Electrostatic chucking stage and substrate processing apparatus
US6992011B2 (en) * 2003-01-15 2006-01-31 Tokyo Electron Limited Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma
JP4031419B2 (ja) * 2003-09-19 2008-01-09 日本碍子株式会社 静電チャック及びその製造方法
US7115508B2 (en) * 2004-04-02 2006-10-03 Applied-Materials, Inc. Oxide-like seasoning for dielectric low k films
JP4467453B2 (ja) * 2004-09-30 2010-05-26 日本碍子株式会社 セラミックス部材及びその製造方法
JP2007317820A (ja) * 2006-05-25 2007-12-06 Shin Etsu Chem Co Ltd 静電吸着装置
JP5125024B2 (ja) * 2006-08-10 2013-01-23 東京エレクトロン株式会社 プラズマ処理装置用の載置台及びプラズマ処理装置
US20080124944A1 (en) 2006-11-28 2008-05-29 Applied Materials, Inc. Gas baffle and distributor for semiconductor processing chamber
US7667944B2 (en) * 2007-06-29 2010-02-23 Praxair Technology, Inc. Polyceramic e-chuck
US7968439B2 (en) 2008-02-06 2011-06-28 Applied Materials, Inc. Plasma immersion ion implantation method using a pure or nearly pure silicon seasoning layer on the chamber interior surfaces
CN102160167B (zh) * 2008-08-12 2013-12-04 应用材料公司 静电吸盘组件
SG10201402319QA (en) * 2009-05-15 2014-07-30 Entegris Inc Electrostatic chuck with polymer protrusions
KR100997374B1 (ko) * 2009-08-21 2010-11-30 주식회사 코미코 정전척 및 이의 제조 방법
CN105196094B (zh) * 2010-05-28 2018-01-26 恩特格林斯公司 高表面电阻率静电吸盘
US8999847B2 (en) * 2010-08-16 2015-04-07 Applied Materials, Inc. a-Si seasoning effect to improve SiN run-to-run uniformity
KR101896127B1 (ko) * 2010-09-08 2018-09-07 엔테그리스, 아이엔씨. 고 전도성 정전 척
US8450191B2 (en) * 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US9358702B2 (en) * 2013-01-18 2016-06-07 Applied Materials, Inc. Temperature management of aluminium nitride electrostatic chuck

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194194A (ja) * 2008-02-15 2009-08-27 Sumitomo Precision Prod Co Ltd プラズマ処理方法
JP2011521470A (ja) * 2008-05-19 2011-07-21 インテグリス・インコーポレーテッド 静電チャック

Also Published As

Publication number Publication date
CN107731728B (zh) 2021-10-12
US20190355609A1 (en) 2019-11-21
KR102392697B1 (ko) 2022-04-28
CN106663652B (zh) 2020-06-02
KR20200090989A (ko) 2020-07-29
CN107731728A (zh) 2018-02-23
CN106663652A (zh) 2017-05-10
US10325800B2 (en) 2019-06-18
CN111564405B (zh) 2023-10-03
KR20170044100A (ko) 2017-04-24
KR20220054731A (ko) 2022-05-03
CN111564405A (zh) 2020-08-21
TWI654655B (zh) 2019-03-21
WO2016032628A1 (en) 2016-03-03
US20160064264A1 (en) 2016-03-03
TW201620005A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
KR102579197B1 (ko) 유전 상수 엔지니어링된 인시츄 전하 트랩 재료들을 이용한 고온 정전 척킹
CN109690736B (zh) 高压缩/拉伸的翘曲晶片上的厚钨硬掩模膜沉积
US10930475B2 (en) Graded in-situ charge trapping layers to enable electrostatic chucking and excellent particle performance for boron-doped carbon films
US9551070B2 (en) In-situ corrosion resistant substrate support coating
WO2016209570A1 (en) Selective deposition of silicon oxide films
US20210025056A1 (en) Electrostatic chuck for damage-free substrate processing
US20200058539A1 (en) Coating material for processing chambers
US20170250103A1 (en) Fluoro polymer contact layer to carbon nanotube chuck
JP2023546411A (ja) 誘電性シーズニング膜を用いた静電チャックのシーズニングシステム及び方法
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant