KR102566269B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102566269B1
KR102566269B1 KR1020180119242A KR20180119242A KR102566269B1 KR 102566269 B1 KR102566269 B1 KR 102566269B1 KR 1020180119242 A KR1020180119242 A KR 1020180119242A KR 20180119242 A KR20180119242 A KR 20180119242A KR 102566269 B1 KR102566269 B1 KR 102566269B1
Authority
KR
South Korea
Prior art keywords
line pattern
sensing
sensing line
area
insulating layer
Prior art date
Application number
KR1020180119242A
Other languages
English (en)
Other versions
KR20200039897A (ko
Inventor
한정윤
김종화
이경수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180119242A priority Critical patent/KR102566269B1/ko
Priority to US16/409,034 priority patent/US10790342B2/en
Priority to CN201910856354.9A priority patent/CN111007949B/zh
Publication of KR20200039897A publication Critical patent/KR20200039897A/ko
Application granted granted Critical
Publication of KR102566269B1 publication Critical patent/KR102566269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 기판, 상기 기판 상에 배치되는 화소 및 상기 화소를 커버하는 봉지층을 포함하며, 상기 화소를 포함하는 표시 영역, 상기 봉지층의 위치에 상응하는 봉지 영역, 및 상기 표시 영역의 적어도 일측에 제공되는 비표시 영역으로 정의되는 표시 패널; 상기 표시 패널 상에 배치되는 터치 센서를 포함한다. 상기 터치 센서는, 상기 봉지층 상에 배치되는 감지 전극들; 및 상기 봉지층 상에서 상기 감지 전극들에 각각 연결되는 감지 라인들을 포함한다. 상기 감지 라인들의 일부는 각각 상기 봉지층 상으로부터 상기 봉지층의 일 단을 지나 상기 기판으로 연장되는 제1 감지 라인 패턴; 상기 봉지 영역의 외측에서 상기 제1 감지 라인 패턴에 연결되며, 제1 방향으로 연장되는 제1 연결 부분 및 상기 제1 방향의 반대 방향으로 연장되어 상기 봉지층의 하부로 연장되는 제2 연결 부분을 포함하는 제2 감지 라인 패턴; 및 상기 봉지층 하부에서 상기 제2 감지 라인 패턴의 상기 제2 연결 부분에 연결되며, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제3 감지 라인 패턴을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 터치 센서를 포함하는 표시 장치에 관한 것이다.
일반적으로 표시 장치는 표시 영역에 제공되는 화소들 및 비표시 영역에 제공되는 구동부를 가지며, 화소들과 구동부는 배선들을 통해 연결된다.
이러한 표시 장치는 표시 영역을 커버하는 터치 센서를 구비함으로써, 터치 표시 장치로 기능할 수 있다. 사용자는 터치 표시 장치의 표시 영역에 표시되는 이미지를 터치하여 정보를 입력할 수 있다.
다만, 해상도 증가 및 터치 센서 구비에 따라 비표시 영역에 배치되는 배선들이 증가된다. 최근에서는 상기 배선 증가에 따른 비표시 영역의 면적 및 데드 스페이스를 줄이기 위한 연구가 진행 중이다.
본 발명의 일 목적은 봉지층의 외측에서 봉지층 하부로 연장되는 부분을 포함하는 제2 감지 라인 패턴과 봉지층 하부에서 감지 라인들을 연결하는 제3 감지 패턴으로 구성되는 감지 라인들을 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 화소 및 상기 화소를 커버하는 봉지층을 포함하며, 상기 화소를 포함하는 표시 영역, 상기 봉지층의 위치에 상응하는 봉지 영역, 및 상기 표시 영역의 적어도 일측에 제공되는 비표시 영역으로 정의되는 표시 패널; 상기 표시 패널 상에 배치되는 터치 센서를 포함할 수 있다. 상기 터치 센서는, 상기 봉지층 상에 배치되는 감지 전극들; 및 상기 봉지층 상에서 상기 감지 전극들에 각각 연결되는 감지 라인들을 포함할 수 있다. 상기 감지 라인들의 일부는 각각 상기 봉지층 상으로부터 상기 봉지층의 일 단을 지나 상기 기판으로 연장되는 제1 감지 라인 패턴; 상기 봉지 영역의 외측에서 상기 제1 감지 라인 패턴에 연결되며, 제1 방향으로 연장되는 제1 연결 부분 및 상기 제1 방향의 반대 방향으로 연장되어 상기 봉지층의 하부로 연장되는 제2 연결 부분을 포함하는 제2 감지 라인 패턴; 및 상기 봉지층 하부에서 상기 제2 감지 라인 패턴의 상기 제2 연결 부분에 연결되며, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제3 감지 라인 패턴을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 감지 라인 패턴, 상기 제2 감지 라인 패턴 및 상기 제3 감지 라인 패턴은 각각 서로 다른 절연층들 상에 배치될 수 있다.
일 실시예에 의하면, 상기 표시 패널은 상기 제2 감지 라인 패턴과 상기 제3 감지 라인 패턴 사이에 개재되는 적어도 하나의 절연층을 더 포함하고, 상기 적어도 하나의 절연층은 상기 제2 연결 부분의 일 단부에 중첩하여 컨택홀을 가지며, 상기 제2 연결 부분의 일 단부와 상기 제3 감지 라인 패턴이 상기 컨택홀에서 서로 연결될 수 있다.
일 실시예에 의하면, 상기 컨택홀은 상기 봉지 영역 내에서 형성될 수 있다.
일 실시예에 의하면, 상기 제3 감지 라인 패턴은 상기 봉지 영역 내에 배치될 수 있다.
일 실시예에 의하면, 상기 감지 라인들의 다른 일부는 각각 상기 제1 감지 라인 패턴; 및 상기 봉지 영역 바깥에서 상기 제1 감지 라인 패턴에 연결되는 제1 단부를 포함하며, 상기 제1 방향의 상기 반대 방향으로 연장되는 제4 감지 라인 패턴을 포함할 수 있다.
일 실시예에 의하면, 상기 제4 감지 라인 패턴의 제2 단부는 상기 제3 감지 라인 패턴에 연결될 수 있다.
일 실시예에 의하면, 상기 제2 감지 라인 패턴과 상기 제4 감지 라인 패턴은 동일 층 상에 제공될 수 있다.
일 실시예에 의하면, 상기 표시 패널의 상기 비표시 영역은 상기 비표시 영역의 일측에서 연장되는 벤딩(bending) 영역 및 상기 봉지 영역과 상기 벤딩 영역 사이에 정의되는 연결 영역을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 감지 라인 패턴은 상기 연결 영역으로 연장되며, 상기 제1 감지 라인 패턴의 일 단부는 상기 연결 영역에 배치되는 제1 패드를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 감지 라인 패턴은 상기 제1 연결 부분과 상기 제2 연결 부분 사이에 제2 패드를 포함할 수 있다. 평면 상에서 볼 때, 상기 제1 패드와 이에 대응하는 상기 제2 패드가 서로 중첩할 수 있다.
일 실시예에 의하면, 상기 표시 패널은 상기 제1 감지 라인 패턴과 상기 제2 감지 라인 패턴 사이에 개재되는 적어도 하나의 절연층을 더 포함할 수 있다. 상기 적어도 하나의 절연층은 상기 제1 패드와 상기 제2 패드가 중첩하는 영역에서 컨택홀을 가지며, 상기 제1 패드와 상기 제2 패드가 상기 컨택홀에서 서로 연결될 수 있다.
일 실시예에 의하면, 상기 제4 감지 라인 패턴의 상기 제1 단부는 상기 연결 영역에 배치되는 제3 패드를 포함할 수 있다.
일 실시예에 의하면, 상기 표시 패널은 상기 제1 감지 라인 패턴과 상기 제4 감지 라인 패턴 사이에 개재되며, 상기 제1 패드와 상기 제3 패드가 중첩하는 영역에서 컨택홀을 갖는 적어도 하나의 절연층을 더 포함할 수 있다. 상기 제1 패드와 상기 제3 패드가 상기 컨택홀에서 서로 연결될 수 있다.
일 실시예에 의하면, 상기 제2 감지 라인 패턴의 상기 제1 연결 부분이 상기 벤딩 영역으로 연장될 수 있다.
일 실시예에 의하면, 상기 제3 감지 라인 패턴은 하나의 상기 제2 감지 라인 패턴 및 복수의 제4 감지 라인 패턴들에 연결될 수 있다.
일 실시예에 의하면, 상기 감지 전극들은 복수의 센서 블록들을 정의하며, 상기 센서 블록들 각각은 제1 감지 전극; 및 상기 제1 감지 전극과 이격하여 열 방향으로 나열된 i개의(단, i는 1보다 큰 자연수) 제2 감지 전극들을 포함할 수 있다. 상기 감지 라인들은 상기 제1 감지 전극에 각각 연결되는 복수의 제1 감지 라인들; 및 n번째(단, n은 자연수) 센서 블록의 j번째(단, j는 1 이상 i 이하의 자연수) 제2 감지 전극과 n+1번째 제2 센서 블록의 i-j+1번째 제2 감지 전극을 각각 연결하는 복수의 제2 감지 라인들을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 감지 라인들의 일 그룹은 상기 제1, 제2, 및 제3 감지 라인 패턴들로 구성되고, 상기 제1 감지 라인들의 타 그룹은 상기 제1, 제2 및 제4 감지 라인 패턴들로 구성되며, 상기 제2 감지 라인들의 일 그룹은 상기 제1, 제2, 및 제3 감지 라인 패턴들로 구성되고, 상기 제2 감지 라인들의 타 그룹은 상기 제1 및 제4 감지 라인 패턴들로 구성될 수 있다.
일 실시예에 의하면, 상기 화소는
상기 기판 상에 제공되는 액티브 패턴; 게이트 절연층을 사이에 두고 상기 액티브 패턴 상에 중첩하여 제공되는 게이트 전극; 상기 게이트 전극을 커버하는 제1 절연층; 상기 제1 절연층 상에 제공되는 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극을 커버하는 제2 절연층; 및 상기 제2 절연층 상에 제공되며, 상기 드레인 전극에 연결되는 발광 소자를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 감지 라인 패턴은 상기 소스 전극 및 상기 드레인 전극과 동일 층 상에 제공되고, 기 제3 감지 라인 패턴은 상기 게이트 전극과 동일 층 상에 제공될 수 있다.
본 발명의 실시예들에 따른 표시 장치는 봉지 영역 내부로 연장되는 제2 및 제4 감지 라인 패턴들 및 봉지 영역 내부에서 제2 및 제4 감지 라인 패턴들을 연결하고 제2 및 제4 감지 라인 패턴들과 다른 절연층 상에 위치하는 제3 감지 라인 패턴을 포함하는 감지 라인들을 포함함으로써 벤딩 영역 및 제2 플랫 영역으로 연장되는 감지 라인들의 개수가 크게 감소될 수 있다. 따라서, 벤딩 영역에서의 배선들의 집적도가 감소되고, 터치 센서의 패드 수 및 표시 패널의 데드 스페이스가 감소될 수 있다.
또한, 벤딩 영역에서의 배선 수 감소로 인해 부가 영역의 제2 방향으로의 폭이 감소될 수 있다. 이에 따라, 부가 영역이 연결되지 않은 표시 장치의 양 측부의 벤딩 또는 폴딩(커브드 엣지(curved edge), 벤디드 엣지(bended edge))이 더욱 용이해질 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1a는 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이다.
도 1b는 도 1a의 표시 장치를 도시한 사시도이다.
도 2는 도 1a의 표시 장치의 일부분을 도시한 평면도이다.
도 3은 도 1a의 표시 장치에 포함되는 터치 센서의 일 예를 나타내는 도면이다.
도 4는 도 3의 A 부분과 B 부분의 일 예를 나타내는 평면도이다.
도 5는 도 1a의 I-I' 선에 따른 일 예를 나타내는 단면도이다.
도 6은 도 1a의 II-II' 선에 따른 일 예를 나타내는 단면도이다.
도 7은 도 1a의 I-I' 선에 따른 일 예를 나타내는 단면도이다.
도 8은 도 3의 터치 센서의 일 예를 나타내는 도면이다.
도 9는 도 8의 C 부분의 일 예를 나타내는 평면도이다.
도 10 내지 도 13은 도 9의 III-III' 선에 따른 일 예들을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1a는 본 발명의 실시예들에 따른 표시 장치를 나타내는 평면도이고, 도 1b는 도 1a의 표시 장치를 도시한 사시도이다.
도 1a 및 도 1b를 참조하면, 표시 장치(DD)는 기판(SUB), 기판(SUB) 상에 제공된 화소(PX)들, 및 화소(PX)들을 커버하는 봉지층(TFE)을 구비하는 표시 패널과 표시 패널 상에 배치되는 터치 센서를 포함할 수 있다.
기판(SUB)은 표시 영역(DA)과 상기 표시 영역(DA)의 적어도 일측에 제공되는 비표시 영역(NDA)을 포함할 수 있다.
기판(SUB)은 대략적으로 직사각형 형상을 가질 수 있다. 그러나, 기판(SUB)의 형상은 이에 한정되는 것은 아니며, 다양한 형상을 가질 수 있다. 예를 들어 기판(SUB)은 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다. 일 실시예에서, 기판(SUB)이 직선으로 이루어진 변을 갖는 경우, 상기 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수 있다.
표시 영역(DA)은 복수의 화소(PX)들이 제공되어 영상이 표시되는 영역이다. 표시 영역(DA)은 상기 기판(SUB)의 형상에 대응하는 형상으로 제공될 수 있다.
화소(PX)들은 기판(SUB)의 표시 영역(DA) 상에 제공된다. 각 화소(PX)는 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 상기 화소(PX)들은 백색광 및/또는 컬러광을 출사할 수 있다. 각 화소(PX)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니며, 시안, 마젠타, 옐로우 등의 색을 출사할 수 있다.
화소(PX)들은 유기층을 포함하는 유기 발광 소자일 수 있으나, 이에 한정되는 것은 아니며, 액정 소자, 전기 영동 소자, 전기 습윤 소자 등 다양한 형태로 구현될 수 있다.
비표시 영역(NDA)은 화소(PX)들이 제공되지 않은 영역으로서 영상이 표시되지 않은 영역이다.
비표시 영역(NDA)에는 상기 화소(PX)들에 연결된 도전 라인(CL)들과 도전 라인(CL)들에 연결되며 화소(PX)들을 구동하기 위한 구동부가 제공될 수 있다.
도전 라인(CL)들은 각 화소(PX)에 신호를 제공하며 스캔 라인, 데이터 라인, 구동 전압 라인, 초기화 라인 등을 포함할 수 있다. 또한, 도전 라인(CL)들은 필요에 따라 다른 배선들을 더 포함할 수 있다.
도전 라인(CL)들은 표시 영역(DA)과 비표시 영역(NDA)에 걸쳐 제공될 수 있다.
구동부는 스캔 라인을 따라 각 화소(PX)에 스캔 신호를 제공하는 스캔 구동부, 데이터 라인을 따라 각 화소(PX)에 데이터 신호를 제공하는 데이터 구동부, 스캔 구동부와 데이터 구동부를 제어하는 타이밍 제어부 등을 포함할 수 있다.
일 실시예예서, 스캔 구동부는 기판(SUB) 상에 직접 실장될 수 있다. 일 실시예에서, 스캔 구동부는 별도의 칩에 형성되어 기판(SUB) 상에 칩 온 글라스 형태로 제공될 수 있으며, 또는 인쇄 회로 기판 상에 실장되어 기판(SUB)에 연결 부재를 통해 연결될 수도 있다.
일 실시예예서, 데이터 구동부는 기판(SUB) 상에 직접 실장될 수 있다. 일 실시예에서, 데이터 구동부는 별도의 칩에 형성되어 기판(SUB) 상에 연결될 수 있다. 데이터 구동부가 별도의 칩에 형성되어 기판(SUB) 상에 연결되는 경우, 칩 온 글라스, 칩 온 플라스틱, 칩 온 필름(Chip On Film; COF) 등의 형태로 제공될 수 있다. 또는 데이터 구동부는 인쇄 회로 기판 상에 실장되어 기판(SUB)에 연결 부재를 통해 연결될 수도 있다.
비표시 영역(NDA)은 그 일부로부터 돌출된 부가 영역(ADA)을 더 포함할 수 있다. 부가 영역(ADA)은 비표시 영역(NDA)을 이루는 변들로부터 돌출될 수 있다. 일 실시예에서, 부가 영역(ADA)에는 데이터 구동부 및/또는 터치 구동부가 제공되거나 연결될 수 있으나, 이에 한정되는 것은 아니며, 다양한 구성 요소가 배치될 수 있다. 또한, 데이터 구동부 및 터치 구동부는 하나의 구동부로 통합될 수도 있다.
일 실시예에서, 표시 패널은 표시 영역(DA)을 커버하는 봉지층(TFE) 및 봉지층(TFE)에 대응하는 봉지 영역을 포함할 수 있다.
일 실시예에서, 표시 패널 상에는 감지 전극들(IE1, IE2) 및 감지 라인(SL)들을 포함하는 터치 센서가 배치될 수 있다. 감지 전극들(IE1, IE2)은 봉지층(TFE) 상에 배치될 수 있다. 감지 라인(SL)들은 봉지층(TFE)으로부터 기판(SUB)의 일 측으로 연장될 수 있다.
감지 라인(SL)들과 도전 라인(CL)들은 기판(SUB) 상에서 서로 접속/접촉되지 않도록 연장될 수 있다.
일 실시예에서, 표시 장치(DD)는 적어도 일부가 가요성(flexibility)을 가질 수 있으며, 상기 가요성을 가지는 부분에서 접힐 수 있다. 즉, 상기 표시 장치는 가요성을 가지며 일 방향으로 접힌 벤딩 영역(BA)과 벤딩 영역(BA)의 적어도 일측에 제공되며 접히지 않고 편평한 플랫 영역을 포함할 수 있다. 플랫 영역은 가요성을 가지거나 가지지 않을 수 있다.
일 실시예에서, 벤딩 영역(BA)을 사이에 두고 서로 이격된, 제1 플랫 영역(FA1)과 제2 플랫 영역(FA2)이 제공될 수 있으며, 제1 플랫 영역(FA1)은 표시 영역(DA)을 포함할 수 있다. 또한, 일 실시예에서, 벤딩 영역(BA)은 표시 영역(DA)으로부터 이격될 수 있다.
벤딩 영역(BA)에 있어서, 표시 장치(DD)가 접히는 선을 접이선이라고 할 때, 접이선은 벤딩 영역(BA) 내에 제공된다. 여기서, “접힌다”는 용어는 형태가 고정된 것이 아니라 원래의 형태로부터 다른 형태로 변형될 수 있다는 것으로서, 하나 이상의 특정 배선, 즉 접이선을 따라 접히거나(folded) 휘거나(curved) 두루마리 식으로 말리는(rolled) 것을 포함한다.
일 실시예에서, 제2 플랫 영역(FA2) 상에 데이터 구동부 및/또는 터치 구동부가 칩 온 필름 형태로 배치될 수 있다. 또한, 제2 플랫 영역(FA2)에 도전 라인(CL)들과 구동부를 연결하는 패드 및 감지 라인(SL)들과 구동부를 연결하는 패드가 배치될 수 있다.
도 2는 도 1a의 표시 장치의 일부분을 도시한 평면도이다.
도 2에서는 표시 장치에 포함되는 구성 요소들이 대체적으로 배치되는 영역의 위치 및/또는 형태를 개략적으로 설명한다.
도 1a 내지 도 2를 참조하면, 기판(SUB)은 플랫 영역(FA1, FA2)과 벤딩 영역(BA)으로 구분될 수 있다.
벤딩 영역(BA)과 제2 플랫 영역(FA2)은 부가 영역(ADA)에 제공되고, 벤딩 영역(BA)은 제1 플랫 영역(FA1)과 제2 플랫 영역(FA2) 사이에 제공될 수 있다.
제1 플랫 영역(FA1)은 봉지 영역(EA)과 연결 영역(CA)을 포함할 수 있다. 봉지 영역(EA)은 봉지층(TFE)이 배치되는 영역에 대응할 수 있다.
도전 라인 영역(CLA)에는 복수의 도전 라인(CL)들이 배치될 수 있다. 도전 라인(CL)들은 봉지층(TFE)과 기판(SUB) 사이에 배치된다. 도전 라인(CL)들은 도전 라인 영역(CLA) 내에서 화소(PX)들과 구동부(DIC)를 연결하기 위해 표시 영역(DA)으로부터 구동부(DIC)로 연장될 수 있다.
봉지층(TFE) 상에 터치 센서의 터치 활성 영역(TA)이 제공될 수 있다. 일 실시예에서, 봉지층(TFE) 상의 터치 활성 영역(TA)에 감지 전극들(IE1, IE2) 및 감지 라인(SL)들이 배치될 수 있다. 감지 라인(SL)들은 터치 활성 영역으로부터 제1 방향(DR1)으로 연장될 수 있다.
일 실시예에서, 감지 라인(SL)들은 제1 감지 라인 영역(SLA1) 및 제2 감지 라인 영역(SLA2)을 따라 제공될 수 있다. 예를 들어, 제1 감지 라인 영역(SLA1)은 봉지층(TFE) 상에서 좌우 대각선 방향으로 갈라질 수 있다. 일례로, 감지 라인(SL)들의 일부는 봉지층(TFE) 상에서 제2 방향(DR2) 또는 제2 방향(DR2)과 제1 방향(DR1) 사이의 사선 방향으로 연장되는 부분과 후에 제1 방향(DR1)으로 연장되는 부분을 포함할 수 있다. 감지 라인(SL)들의 다른 일부는 제2 방향(DR2)의 반대 방향 또는 상기 제2 방향(DR2)의 반대 방향과 제1 방향(DR1) 사이의 사선 방향으로 연장되는 부분과 제1 방향(DR1)으로 연장되는 부분을 포함할 수 있다.
제1 감지 라인 영역(SLA1)은 연결 영역(CA)으로까지 연장될 수 있다. 연결 영역(CA)은 봉지 영역(EA)과 벤딩 영역(BA) 사이에 제공될 수 있다. 연결 영역(CA)과 제1 감지 라인 영역(SLA1)이 중첩하는 영역의 적어도 일부에는 패드 영역(PDA)이 구비될 수 있다. 감지 라인(SL)들은 각각 패드 영역(PDA)에서 패드를 포함하며, 패드를 통해 제1 감지 라인 영역(SLA1)에서 연장되는 감지 라인 패턴과 제2 감지 라인 영역(SLA2)에서 연장되는 감지 라인 패턴이 전기적으로 접속될 수 있다. 즉, 봉지층(TFE) 상에서 연장되는 감지 라인이 연결 영역(CA)에서 패드 영역(PDA)을 통해 기판(SUB) 상의 소정의 절연층 상에서 연장될 수 있다.
일 실시예에서, 봉지 영역(TFE) 이외의 비표시 영역(NDA)에서 도전 라인(CL)들과 감지 라인(SL)들은 동일한 층에 제공될 수 있다. 따라서, 도 2에 도시된 바와 같이, 기판(SUB) 상에서 도전 라인 영역(CLA)과 제1 및 제2 감지 라인 영역들(SLA1, SLA2)은 서로 중첩하지 않도록 제공된다.
제2 감지 라인 영역(SLA2)에 배치되는 감지 라인(SL)들은 제2 플랫 영역(FA2)까지 연장되며, 제2 플랫 영역(FA2)에 배치되는 구동부(예를 들어, 터치 구동부)에 접속될 수 있다. 제2 감지 영역(SLA2)은 벤딩 영역(BA) 및 제2 플랫 영역(FA2)에 제공될 수 있다. 일 실시예에서, 제2 감지 영역(SLA2)에 배치되는 감지 라인(SL)들은 제1 방향(DR1)의 사선 형태로 연장될 수 있다. 다만, 이는 예시적인 것으로서, 제2 감지 영역(SLA2)에 배치되는 감지 라인(SL)들은 구동부를 향해 다양한 형태 또는 경로로 연장될 수 있다.
제2 감지 라인 영역(SLA2)으로는 제1 감지 라인 영역(SLA1)에 배치되는 감지 라인(SL)들의 일부만이 연장될 수 있다. 즉, 제2 감지 라인 영역(SLA2)에 배치되는 감지 라인(SL)들의 개수는 제1 감지 라인 영역(SLA1)에 배치되는 감지 라인들의 개수보다 작을 수 있다. 따라서, 벤딩 영역(BA)을 지나가는 감지 라인(SL)들의 수가 감소될 수 있다.
예를 들어, 패드 영역(PDA)에서 감지 라인(SL)들이 컨택 영역(CTA)을 향해 추가로 연장될 수 있다. 컨택 영역(CTA)으로 연장되는 감지 라인(SL)들은 봉지층(TFE) 하부로 연장될 수 있다. 컨택 영역(CTA)으로 연장되는 감지 라인(SL)들은 소정의 그룹 별로 연결될 수 있다. 따라서, 복수의 감지 라인(SL)들이 하나의 감지 신호 또는 구동 신호를 전달할 수 있다. 감지 라인들(SL)을 연결하는 감지 라인 패턴은 도전 라인(CLA)과 접촉하지 않도록 배치될 수 있다.
즉, 봉지 영역(EA) 내에서 복수의 감지 라인(SL)들이 그룹 별로 연결됨으로써 벤딩 영역(BA)을 통과하는 감지 라인(SL)들의 개수가 크게 감소될 수 있다. 따라서, 터치 센서의 패드 수 및 데드 스페이스가 감소될 수 있다. 또한, 부가 영역(ADA)의 제2 방향(DR2)으로의 폭이 감소될 수 있으며, 이에 따라, 부가 영역(ADA)이 연결되지 않은 표시 장치(DD)의 양 측부의 벤딩 또는 폴딩이 더욱 용이해질 수 있다.
도 3은 도 1a의 표시 장치에 포함되는 터치 센서의 일 예를 나타내는 도면이다.
도 1a 내지 도 3을 참조하면, 터치 센서(TS)는 제1 감지 전극들(IE1), 제2 감지 전극들(IE2-1 내지 IE2-4), 및 복수의 감지 라인들(SL1, SL2)을 포함할 수 있다.
터치 센서(TS)는 터치 활성화 영역(TA)에 배치되는 복수의 센서 블록(SB)들을 포함할 수 있다. 센서 블록(SB)들은 복수 개의 센서 열들(ISC1 내지 ISC5)을 정의하거나, 복수 개의 센서 행들(ISL1 내지 ISL4)을 정의할 수 있다. 센서 열들(ISC1 내지 ISC5) 각각은 열 방향(제1 방향(DR1))으로 나열된 복수의 센서 블록(SB)들을 포함할 수 있다. 센서 열들(ISC1 내지 ISC5)은 행방향(제2 방향(DR2))으로 배열될 수 있다. 도 3에는 매트릭스 형태로 배열된 복수 개의 센서 블록(SB)들을 도시하였으나, 이에 제한되지 않는다.
일 실시예에서, 센서 블록(SB)들 각각은 제1 감지 전극(IE1)과 그에 인접하게 배치되고, 소정의 방향으로 나열된 i개(여기서 i는 1보다 큰 자연수)의 제2 감지 전극들(IE2-1 내지 IE2-4)을 포함할 수 있다. 도 3에는 i가 4인 제2 감지 전극들(IE2-1 내지 IE2-4)이 도시되어 있다. 다만, 이는 예시적인 것으로서, 센서 블록(SB)에 포함되는 제2 감지 전극들의 개수가 이에 한정되는 것은 아니다. i개의 제2 감지 전극들(IE2-1 내지 IE2-i)은 하나의 센서 그룹을 이룰 수 있다. 제2 감지 전극들(IE2-1 내지 IE2-i)이 배열된 방향은 제1 감지 전극(IE1)의 연장 방향과 실질적으로 동일할 수 있다.
여기서, 센서 블록(SB)이 "1개의 제1 감지 전극을 포함하느냐? 복수 개의 제1 감지 전극들을 포함하느냐?"는 것은 전기적으로 절연된 제1 감지 전극(IE1)의 개수에 따라 결정된다. 센서 블록(SB)이 2개의 도전 패턴을 포함하더라도, 감지 라인에 의해 전기적으로 연결된 2개의 도전 패턴은 1개의 제1 감지 전극(IE1)으로 정의된다. 즉, 도 3에 도시된 제1 감지 전극(IE1)들은 제3 감지 라인 패턴(SLP3)에 의해 4개의 제1 감지 전극(IE1)들이 하나의 제1 감지 전극(IE1)으로써 기능할 수 있다.
이는 제2 감지 전극(IE2)에도 동일하게 적용된다. 즉, 도 3에 도시된 i개의 제2 감지 전극들(IE2-1 내지 IE2-i)은 서로 전기적으로 분리된다. 예를 들어, 제1 센서 열(ISC1)에 배치되는 제2 감지 전극(IE2-1)은 제3 감지 라인 패턴(SLP3)에 의해 제5 센서 열(ISC5)에 배치되는 제2 감지 전극과 전기적으로 연결되고, 이들은 하나의 제2 감지 전극으로써 기능할 수 있다.
이하, 센서 열들(ISC1 내지 ISC5)은 왼쪽에서 오른쪽으로, 센서 행들(ISL1 내지 ISL4)은 상측에서 하측으로, i개의 제2 감지 전극들(IE2-1 내지 IE2-i)은 상측에서 하측으로 갈수록 구성들의 순서가 증가되는 것으로 설명된다.
제2 감지 전극들(IE2-1 내지 IE2-i)이 외부 입력 검출을 위한 검출 신호(또는 전송 신호)를 수신할 때, 제1 감지 전극(IE1)은 제2 감지 전극들(IE2-1 내지 IE2-i)에 정전 결합(capacitively coupling) 된다. 입력 수단(손가락 등)이 정전 결합된 제2 감지 전극들(IE2-1 내지 IE2-i) 중 특정한 제2 감지 전극 상에 배치되면, 제1 감지 전극(IE1)와 상기 제2 감지 전극 사이의 정전용량(capacity)이 변화된다. 상기 특정한 제2 감지 전극으로부터 상기 변화된 정전 용량을 검출하여 입력 수단의 좌표 정보가 산출될 수 있다.
예를 들어, 제1 감지 전극(IE1)이 외부 입력 검출을 위한 검출 신호를 수신할 수 있고, 이때 특정한 제2 감지 전극으로부터 상기 변화된 정전 용량이 검출되어 입력 수단의 좌표 정보가 산출될 수 있다.
센서 블록(SB)들과 감지 라인들(SL1, SL2)의 연결관계는 제1 센서 열(ISC1) 및 제2 센서 열(ISC2)을 중심으로 설명한다.
제1 감지 라인들(SL1-1 내지 SL1-4)은 제1 센서 열(ISC1)의 센서 블록(SB)들의 제1 감지 전극(IE1)들에 각각 연결될 수 있다. 일 실시예에서, 제1 감지 라인들(SL1)은 각각 제1 감지 라인 패턴(SLP1), 제2 감지 라인 패턴(SLP2), 및 제3 감지 라인 패턴(SLP3)을 포함하고, 제1 감지 라인 패턴(SLP1)과 제2 감지 라인 패턴(SLP2)을 연결하는 제1 패드부(PD1)를 포함할 수 있다.
일 실시예에서, 제1 감지 라인 패턴(SLP1)은 감지 전극들(IE1, IE2)에 연결되어 제1 방향(DR1)으로 연장될 수 있다. 따라서, 제1 감지 라인 패턴(SLP1)의 개수는 제1 및 제2 감지 라인들(SL1, SL2)의 개수와 동일할 수 있다.
일 실시예에서, 제2 감지 라인 패턴(SLP2)은 제1 감지 라인 패턴(SLP1)에 연결되고, 벤딩 영역(BA)으로 연장될 수 있다. 예를 들어, 제2 감지 라인 패턴(SLP2)은 봉지 영역(EA) 외부에서 대체적으로 제1 방향(DR1)으로 연장될 수 있다. 일 실시예에서, 제2 감지 라인 패턴(SLP2)의 적어도 일부는 제1 감지 라인 패턴(SLP1)과 중첩할 수 있다.
제1 센서 열(ISC1)에 포함되는 제1 감지 라인들(SL1-1 내지 SL1-4)은 각각 제2 내지 제4 센서 열들(ISC2 내지 ISC4)에 포함되는 제1 감지 라인들(SL1-1, SL1-4)과 제3 감지 라인 패턴(SLP3)들을 통해 각각 전기적으로 연결될 수 있다. 즉, 서로 다른 센서 열들에 포함되는 4개의 제1 감지 라인(SL1)들이 전기적으로 연결될 수 있다.
여기서, 제3 감지 라인 패턴(SLP3)은 봉지 영역(EA) 내에서 형성될 수 있다. 제3 감지 라인 패턴(SLP3)은 대체적으로 제2 방향(DR2)으로 연장될 수 있다. 제3 감지 라인 패턴(SLP3)은 봉지 영역(EA)을 벗어나지 않는다.
제1 패드부(PD1)들은 봉지층(TFE) 외곽의 연결 영역(CA)에 정렬될 수 있다.
제2 감지 라인들(SL2-1 내지 SL2-4)은 센서 열의 센서 블록(SB)들 중 n번째(단, n은 자연수) 센서 블록의 i개의 제2 감지 전극들 중 j번째(단, j는 1 이상이고 i 이하인 자연수) 제2 감지 전극과 n+1번째 센서 블록의 i개의 제2 감지 전극들 중 i-j+1번째 제2 감지 전극을 연결할 수 있다. 이하, 제1 센서 열(ISC1)에 대응하는 4개의 제2 감지 라인들(SL2-1, SL2-2, SL2-3, SL2-4)을 참조하여 상세히 설명한다.
어느 하나의 제2 감지 라인(SL2-1)은 첫 번째 센서 블록(SB)의 첫 번째 제2 감지 전극(IE2-1), 두 번째 센서 블록(SB)의 네 번째 제2 감지 전극(IE2-4), 세 번째 센서 블록(SB)의 첫 번째 제2 감지 전극(IE2-1), 및 네 번째 센서 블록(SB)의 네 번째 제2 감지 전극(IE2-4)을 연결할 수 있다. 다른 하나의 제2 감지 라인(SL2-2)은 첫 번째 센서 블록(SB)의 두 번째 제2 감지 전극(IE2-2), 두 번째 센서 블록(SB)의 세 번째 제2 감지 전극(IE2-3), 세 번째 센서 블록(SB)의 두 번째 제2 감지 전극(IE2-2), 및 네 번째 센서 블록(SB)의 세 번째 제2 감지 전극(IE2-3)을 연결할 수 있다.
제1 센서 열(ISC1)에 대응하는 제2 감지 라인들(SL2)과 제5 센서 열(ISC5)에 대응하는 제2 감지 라인들(SL2)은 제3 감지 라인 패턴(SLP3)을 통해 연결될 수 있다. 일 실시예에서, 제2 감지 라인(SL2)들을 연결하는 제3 감지 라인 패턴(SLP3)의 제2 방향(DR2)으로의 길이는 제1 감지 라인(SL1)들을 연결하는 제3 감지 라인 패턴(SLP3)의 제2 방향(DR2)으로의 길이보다 길 수 있다.
제3 감지 라인 패턴(SLP3)들은 각각 i개의 제1 감지 라인들(SL1) 또는 i개의 제2 감지 라인들(SL2)을 연결할 수 있다. 본 실시예에서는 하나의 제3 감지 라인 패턴(SLP3)이 4개의 제1 감지 라인들(SL1) 또는 4개의 제2 감지 라인들(SL2)을 연결할 수 있다. 이에 따라, 벤딩 영역(BA)으로 연장되는 제2 감지 라인 패턴들(SLP2)의 개수는 제1 감지 라인 패턴들(SLP1)(즉, 제1 및 제2 감지 라인들(SL1, SL2))의 개수의 1/4로 감소될 수 있다.
일 실시예에서, 제2 센서 열(ISC2)의 센서 블록들의 제1 감지 전극(IE1)에 연결되는 제1 감지 라인들은 각각 제1 감지 라인 패턴(SLP1), 및 제4 감지 라인 패턴(SLP4)을 포함하고, 제1 감지 라인 패턴(SLP1)과 제4 감지 라인 패턴(SLP4)을 연결하는 제2 패드부(PD2)를 포함할 수 있다.
일 실시예에서, 제4 감지 라인 패턴(SLP4)은 제2 패드부(PD2)를 통해 제1 감지 라인 패턴(SLP1)에 연결되고, 제1 방향(DR1)의 반대 방향으로 연장될 수 있다. 즉, 제4 감지 라인 패턴(SLP4)은 표시 영역(DA)을 향해 연장될 수 있다.
제2 패드부(PD2)들은 봉지층(TFE) 외곽의 연결 영역(CA)에 정렬될 수 있다.
제4 감지 라인 패턴(SLP4)은 컨택홀을 통해 제3 감지 라인 패턴(SLP3)과 연결될 수 있다. 이에 따라, 제2 센서 열(ISC2)의 제1 감지 라인들은 각각 제1 센서 열(ISC1)의 제1 감지 라인들(SL1)과 동일한 신호를 전달할 수 있다.
이와 같이, 감지 전극(IE1, IE2) 및 감지 라인(SL1, SL2)이 봉지층(TFE) 상에서 동일한 층 상에 동일한 공정으로 형성될 수 있다. 벤딩 영역(BA)을 지나 구동부에 접속되는 감지 라인(SL1, SL2)의 개수는 감지 전극(IE1, IE2)들에 연결된 감지 라인(SL1, SL2)의 개수의 1/i로 감소될 수 있다.
이하, 도 4 내지 도12를 참조하여, 감지 라인들(SL1, SL2)의 구성을 상술하기로 한다.
도 4는 도 3의 A 부분과 B 부분의 일 예를 나타내는 평면도이다.
도 3 및 도 4를 참조하면, 제1 감지 라인(SL1)들의 일부는 제1 감지 라인 패턴(SLP1), 제2 감지 라인 패턴(SLP2), 및 제3 감지 라인 패턴(SLP3)를 포함(예를 들어, A 부분)하고, 제1 감지 라인(SL1)들의 다른 일부는 제1 감지 라인 패턴(SLP1) 및 제4 감지 라인 패턴(SLP4)을 포함할 수 있다.
일 실시예에서, 제1 감지 라인 패턴(SLP1), 제2 감지 라인 패턴(SLP2) 및 제3 감지 라인 패턴(SLP3)은 각각 서로 다른 절연층 상에 배치될 수 있다. 또한, 제4 감지 라인 패턴(SLP4)은 제2 감지 라인 패턴(SLP2)과 동일 층 상에 제공될 수 있다.
A 부분(A)에 배치되는 제1 감지 라인들(SL1-1 내지 SL1-4)은 벤딩 영역(BA)을 지나도록 연장되고, B 부분에 배치되는 제1 감지 라인들(SL1-1' 내지 SL1-4')은 연결 영역(CA)까지 연장될 수 있다. 다만, 이는 예시적인 것으로서, A 부분에 배치되는 제1 감지 라인들(SL1-1 내지 SL1-4)의 일부 및 B 부분에 배치되는 제1 감지 라인들(SL1-1' 내지 SL1-4')의 일부가 벤딩 영역(BA)을 지나도록 연장될 수 있다.
감지 전극(IE1)에 연결되는 제1 감지 라인 패턴(SLP1)은 봉지층(TFE) 상으로부터 봉지층(TFE)의 일 단을 지나 기판으로 연장될 수 있다. 제1 감지 라인 패턴(SLP1)의 일 단은 연결 영역(CA)에 배치될 수 있다. 일 실시예에서, 제1 감지 라인 패턴(SLP1)은 연결 영역(CA)에서 제2 절연층(INS2) 상에 배치될 수 있다. 제1 감지 라인 패턴(SLP1)의 일 단부는 연결 영역(CA)에 배치되는 제1 패드(P1)를 포함할 수 있다.
일 실시예에서, 제1 감지 라인 패턴(SLP1)들의 제1 패드(P1)들은 제2 방향(DR2)에 대하여 실질적으로 평행하도록 배치될 수 있다. 다만, 이는 예시적인 것으로서, 인접한 제1 패드(P1)들은 제2 방향(DR2)에 대하여 서로 엇갈려 배치될 수도 있다.
제2 감지 라인 패턴(SLP2)은 봉지 영역(EA)의 외측에서 제1 감지 라인 패턴(SLP1)에 연결될 수 있다. 일 실시예에서, 제2 감지 라인 패턴(SLP2)은 연결 영역(CA)에서 제1 감지 라인 패턴(SLP1)에 연결될 수 있다. 제2 감지 라인 패턴(SLP2)은 제1 방향(DR1)으로 연장되는 제1 연결 부분(CP1) 및 제1 방향(DR1)의 반대 방향으로 연장되어 봉지층(TFE)의 하부로 연장되는 제2 연결 부분(CP2)을 포함할 수 있다.
제2 감지 라인 패턴(SLP2)은 제1 감지 라인 패턴(SLP1)과 다른 절연층 상에 배치될 수 있다. 일 실시예에서, 제1 연결 부분(CP1)과 제2 연결 부분(CP2)은 동일 공정 및 동일 재료로 형성될 수 있다.
일 실시예에서, 제2 감지 라인 패턴(SLP2)은 제1 연결 부분(CP1)과 제2 연결 부분(CP2) 사이에 제2 패드(P2)를 포함할 수 있다. 제2 패드(P2)는 연결 영역(CA)에 형성될 수 있다. 일 실시예에서, 제1 패드(P1)과 제2 패드(P2)가 적어도 하나의 절연층을 사이에 두고 서로 중첩할 수 있다.
적어도 하나의 절연층은 제1 패드(P1)와 제2 패드(P2)가 중첩하는 영역에서 컨택홀을 가지며, 제1 패드(P1)와 제2 패드(P2)가 컨택홀에서 서로 연결될 수 있다. 따라서, 제1 감지 라인 패턴(SLP1)과 제2 감지 라인 패턴(SLP2)이 연결될 수 있다. 다만, 이는 예시적인 것으로서, 제1 패드(P1)와 제2 패드(P2)는 복수의 컨택홀들에서 서로 연결될 수 있다.
제2 감지 라인 패턴(SLP2)의 제1 연결 부분(CP1)은 봉지 영역(EA)에서 다른 도전 라인(CL)들을 회피하여 배치 및 연장될 수 있다. 여기서, 도전 라인(CL)은 스캔 라인, 데이터 라인, 전원 라인, 초기화 라인 등을 포함할 수 있다.
제3 감지 라인 패턴(SLP3)은 봉지층(TFE) 하부에서 제2 감지 라인 패턴(SLP2)의 제2 연결 부분(CP2)에 연결되며, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 제3 감지 라인 패턴(SLP3)은 제2 감지 라인 패턴(SLP2)과 다른 절연층 상에 배치될 수 있다.
예를 들어, 제2 감지 라인 패턴(SLP2)과 제3 감지 라인 패턴(SLP3) 사이에 적어도 하나의 절연층이 개재될 수 있다. 적어도 하나의 절연층은 제2 연결 부분(CP2)의 일 단부와 제3 감지 라인 패턴(SLP3)이 중첩하는 부분에 제1 컨택홀(CH1)을 가질 수 있다. 제2 연결 부분(CP2)의 일 단부와 제3 감지 라인 패턴(SLP3)이 제1 컨택홀(CH1)에서 서로 연결될 수 있다. 다만, 이는 예시적인 것으로서, 제2 연결 부분(CP2)의 일 단부와 제3 감지 라인 패턴(SLP3)은 복수의 컨택홀들에 의해 연결될 수도 있다.
제1 컨택홀(CH1)은 봉지 영역(EA) 내에서 형성될 수 있다. 또한, 제3 감지 라인 패턴(SLP3)은 봉지 영역(EA) 내에만 배치될 수 있다. 이에 따라, 복수의 제1 감지 라인들(SL1-1 내지 SL1-4, SL1-1' 내지 SL1-4')은 봉지 영역(EA) 내에서 전기적으로 연결될 수 있다.
제3 감지 라인 패턴(SLP3)은 다른 도전 라인(CL)들을 회피하여 배치 및 연장될 수 있다.
일 실시예에서, B 부분(B)에 배치되는 제1 감지 라인들(SL1-1' 내지 SL1-4')은 제1 감지 라인 패턴(SLP1) 및 제4 감지 라인 패턴(SLP4)을 포함할 수 있다. B 부분(B)에 배치되는 제1 감지 라인들(SL1-1' 내지 SL1-4')은 제3 감지 라인 패턴들(SLP3)을 통해 A 부분(A)에 배치되는 제1 감지 라인들(SL1-1 내지 SL1-4)과 각각 연결될 수 있다.
제4 감지 라인 패턴(SLP4)은 연결 영역(CA)에서 제1 감지 라인 패턴(SLP1)에 연결될 수 있다. 제4 감지 라인 패턴(SLP4)은 연결 영역(CA)에서 제1 감지 라인 패턴(SLP1)에 연결되는 제1 단부 및 제3 감지 라인 패턴(SLP3)에 연결되는 제2 단부를 포함할 수 있다.
일 실시예에서, 제4 감지 라인 패턴(SLP4)의 제1 단부는 연결 영역(CA)에 배치되는 제3 패드(P3)를 포함할 수 있다. 제3 패드(P3)는 제2 패드(P2)와 동일 층에 동일 공정으로 형성될 수 있다. 제3 패드(P3)와 제1 패드(P1)가 컨택홀에 의해 서로 연결될 수 있다.
제4 감지 라인 패턴(SLP4)과 제3 감지 라인 패턴(SLP3) 사이에 적어도 하나의 절연층이 개재될 수 있다. 적어도 하나의 절연층은 제4 감지 라인 패턴(SLP4)의 제2 단부와 제3 감지 라인 패턴(SLP3)이 중첩하는 부분에 제2 컨택홀(CH2)을 가질 수 있다. 제4 감지 라인 패턴(SLP4)과 제3 감지 라인 패턴(SLP3)이 제1 컨택홀(CH1)에서 서로 연결될 수 있다.
제4 감지 라인 패턴(SLP4)은 제1 방향(DR1)의 반대 방향으로 연장될 수 있다. 예를 들어, 제4 감지 라인 패턴(SLP4)은 표시 영역(DA)을 향해 연장될 수 있다.
제4 감지 라인 패턴(SLP4)은 다른 도전 라인(CL)들을 회피하여 배치 및 연장될 수 있다. 여기서, 도전 라인(CL)은 스캔 라인, 데이터 라인, 전원 라인, 초기화 라인 등을 포함할 수 있다.
상술한 바와 같이, 제1 감지 라인들(SL1-1 내지 SL1-4, SL1-1' 내지 SL1-4') 전부가 벤딩 영역(BA)에 배치되지 않고, 제2 감지 라인 패턴(SLP2)을 포함하는 감지 라인들만 벤딩 영역(BA)에 배치될 수 있다. 예를 들어, n개의 제1 감지 라인(SL1)들이 제1 감지 전극(IE1)들로부터 연장되는 경우, n/i개의 제1 감지 라인들(SL1)만이 벤딩 영역(BA)을 지나 구동부(터치 구동부)까지 연장될 수 있다. 따라서, 터치 센서(TSP)의 패드 수 및 표시 패널의 데드 스페이스가 감소될 수 있다. 또한, 부가 영역(도 1의 ADA)의 제2 방향(DR2)으로의 폭이 감소될 수 있으며, 이에 따라, 부가 영역(ADA)이 연결되지 않은 표시 장치(DD)의 양 측부의 벤딩 또는 폴딩이 더욱 용이해질 수 있다.
도 5는 도 1a의 I-I' 선에 따른 일 예를 나타내는 단면도이고, 도 6은 도 1a의 II-II' 선에 따른 일 예를 나타내는 단면도이다.
도 1a 내지 도 6을 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 터치 센서(TSP)를 포함할 수 있다. 표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
먼저 표시 영역(DA)에 대해 설명하고, 이후 비표시 영역(NDA)에 대해 설명한다.
도 6에 도시된 바와 같이, 표시 영역(DA)에는 복수의 화소(PX)들이 제공될 수 있다. 각 화소(PX)는 도전 라인(CL)에 연결된 트랜지스터, 트랜지스터에 연결된 발광 소자, 및 커패시터(Cst)를 포함한다. 트랜지스터는 발광 소자를 제어하기 위한 구동 트랜지스터와, 구동 트랜지스터를 스위칭 하는 스위칭 트랜지스터를 포함할 수 있다.
도 6에서는 설명의 편의를 위해 한 화소(PX)에 대해 하나의 트랜지스터와 커패시터를 도시하였으나, 이에 한정되는 것은 아니며, 하나의 화소(PX)에 둘 이상의 트랜지스터와 적어도 하나 이상의 커패시터, 또는 하나의 화소(PX)에 셋 이상의 트랜지스터와 둘 이상의 커패시터를 구비할 수 있다.
화소(PX)는 기판(SUB) 상에 제공된다.
기판(SUB)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
기판(SUB) 상에는 버퍼층(BF)이 형성될 수 있다. 버퍼층(BF)은 스위칭 및 구동 트랜지스터들에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BF)은 무기 재료로 이루어진 무기 절연층일 수 있다. 예를 들어, 버퍼층(BF)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등으로 형성될 수 있으며, 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
버퍼층(BF) 상에는 액티브 패턴(ACT)이 제공된다. 액티브 패턴(ACT)은 반도체 소재로 형성된다. 액티브 패턴(ACT)은 각각 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이에 제공된 채널 영역을 포함할 수 있다. 액티브 패턴(ACT)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다.
액티브 패턴(ACT) 상에는 게이트 절연층(GI)이 제공된다. 게이트 절연층(GI)은 무기 재료로 이루어진 무기 절연층일 수 있다.
게이트 절연층(GI) 상에는 게이트 전극(GE)과 커패시터 하부 전극(LE)이 제공된다. 게이트 전극(GE)은 액티브 패턴(ACT)의 채널 영역에 대응되는 영역을 커버하도록 형성된다.
게이트 전극(GE) 및 커패시터 하부 전극(LE)은 금속으로 이루어질 수 있다. 예를 들어, 게이트 전극(GE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 게이트 전극(GE)은 단일층 또는 금속들 및 합금들 중 2 이상 물질이 적층된 다중층으로 형성될 수 있다.
스캔 라인들을 비롯한 적어도 일부의 도전 라인(CL)들이 게이트 전극(GE) 및 커패시터 하부 전극(LE)과 동일한 층에 동일한 재료로 제공될 수 있다. 도전 라인(CL)들은 트랜지스터의 일부, 예를 들어 게이트 전극(GE)과 직접 또는 간접적으로 연결될 수 있다.
게이트 전극(GE) 및 커패시터 하부 전극(LE) 상에는 층간 절연층(IL)이 제공된다. 층간 절연층(IL)은 무기 재료로 이루어진 무기 절연층일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
층간 절연층(IL) 상에는 커패시터 상부 전극(UE)이 제공된다. 커패시터 상부 전극(UE)은 금속으로 이루어질 수 있다. 예를 들어, 커패시터 상부 전극(UE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 커패시터 상부 전극(UE)은 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들 및 합금들 중 2 이상 물질이 적층된 다중층으로 형성될 수 있다.
커패시터 하부 전극(LE)과 커패시터 상부 전극(UE)은 층간 절연층(IL)을 사이에 두고 커패시터(Cst)를 구성한다.
커패시터 상부 전극(UE) 상에는 제1 절연층(INS1)이 제공된다. 제1 절연층(INS1)은 무기 재료로 이루어진 무기 절연층일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
제1 절연층(INS1) 상에는 소스 전극(SE)과 드레인 전극(DE)이 제공된다. 소스 전극(SE)과 드레인 전극(DE)은 제1 절연층(INS1), 층간 절연층(IL) 및 게이트 절연층(GI)에 형성된 컨택홀을 통해 액티브 패턴(ACT)의 소스 영역과 드레인 영역에 각각 접촉한다.
소스 전극(SE)과 드레인 전극(DE)은 금속으로 이루어질 수 있다. 예를 들어, 커패시터 상부 전극(UE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다.
일 실시예에서, 데이터 라인들, 초기화 라인들이나 일부 스캔 라인, 전원 라인들과 같은 도전 라인(CL)들은 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 동일한 재료로 제공될 수 있다. 여기서, 데이터 라인들이나 전원 라인들은 직접 또는 간접적으로 각 화소(PX) 내의 트랜지스터의 일부, 예를 들어 소스 전극(SE) 및/또는 드레인 전극(DE)과 직접 또는 간접적으로 연결될 수 있다.
소스 전극(SE)과 드레인 전극(DE) 상에는 패시베이션층(PSV)이 제공될 수 있다. 패시베이션층(PSV)은 무기 재료로 이루어진 무기 절연층일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
패시베이션층(PSV) 상에는 제3 절연층(INS3)이 제공될 수 있다. 제3 절연층(INS3)은 유기 재료로 이루어진 유기 절연층일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
제3 절연층(INS3) 상에는 연결 패턴(CNP)이 제공될 수 있다. 연결 패턴(CNP)은 제3 절연층(INS3) 및 패시베이션층(PSV)을 관통하는 컨택홀을 통해 트랜지스터의 드레인 전극(DE)에 연결된다. 연결 패턴(CNP)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다.
일 실시예에서, 더미 전원 라인, 데이터 라인 등의 다른 배선들이 연결 전극(CNP)과 동일한 층에 동일한 재료로 제공될 수 있다.
연결 패턴(CNP) 상에는 제4 절연층(INS4)이 제공될 수 있다. 제4 절연층(INS4)은 유기 재료로 이루어진 유기 절연층일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
제4 절연층(INS4) 상에는 제1 전극(EL1)이 제공될 수 있다. 제1 전극(EL1)은 제4 절연층(INS4)을 관통하는 컨택홀을 통해 연결 패턴(CNP)에 연결될 수 있다. 여기서, 제1 전극(EL1)은 실시예에 따라 애노드나 캐소드 중 하나로 사용될 수 있다.
도 6에는, 드레인 전극(DE) 상에 패시베이션층(PSV)과, 제3 절연층(INS3), 및 제4 절연층(INS4)이 제공되었으나, 절연층의 배치는 달라질 수 있다. 예를 들어, 일 실시예에서, 드레인 전극(DE) 상에 패시베이션층(PSV)만 제공되고 패시베이션층(PSV) 상에 제1 전극(EL1)이 제공될 수 있다. 또한 일 실시예에서, 패시베이션층(PSV)과 제3 절연층(INS3)만 제공되고 제3 절연층(INS3) 상에 제1 전극(EL1)이 제공될 수 있다. 이 경우에는 연결 패턴(CNP)이 생략되고 제1 전극(EL1)이 곧바로 드레인 전극(DE)에 연결될 수 있다.
제1 전극(EL1)은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금 등의 금속층 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다.
제1 전극(EL1) 등이 형성된 기판(SUB) 상에는 각 화소(PX)에 대응하도록 화소(PX) 영역을 구획하는 화소 정의막(PDL)이 제공된다. 화소 정의막(PDL)은 유기 재료로 이루어진 유기 절연층일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
화소 정의막(PDL)은 제1 전극(EL1)의 상면을 노출하며 화소(PX)의 둘레를 따라 기판(SUB)으로부터 돌출된다.
화소 정의막(PDL)에 의해 둘러싸인 화소 영역에는 유기층(OL)이 제공될 수 있다. 유기층(OL)은 단일층으로 제공될 수 있으나, 다양한 기능층을 포함하는 다중층으로 제공될 수 있다. 유기층(OL)이 다중층으로 제공되는 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있다.
유기층(OL) 상에는 제2 전극(EL2)이 제공된다. 제2 전극(EL2)은 화소(PX)마다 제공될 수도 있으나, 표시 영역(DA)의 대부분을 커버하도록 제공될 수 있으며 복수 개의 화소들(PX)에 의해 공유될 수 있다.
제2 전극(EL2)은 실시예에 따라 애노드나 캐소드 중 하나로 사용될 수 있으며, 제1 전극(EL1)이 애노드인 경우 제2 전극(EL2)은 캐소드로, 제1 전극(EL1)이 캐소드인 경우 제2 전극(EL2)은 애노드로 사용될 수 있다.
제2 전극(EL2)은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 등의 금속층 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성층으로 이루어질 수 있다. 일 실시예에서, 제2 전극(EL2)은 금속 박층을 포함하는 이중층 이상의 다중층으로 이루어질 수 있으며, 예를 들어, ITO/Ag/ITO 의 삼중층으로 이루어질 수 있다.
제2 전극(EL2) 상에는 봉지층(TFE)이 제공된다. 봉지층(TFE)은 단일층으로 이루어질 수 있으나, 다중층으로 이루어질 수 있다. 일 실시예에서, 봉지층(TFE)은 제1 봉지층(EC1) 내지 제3 봉지층(EC3)으로 이루어질 수 있다. 제1 봉지층(EC1) 내지 제3 봉지층(EC3)은 유기 재료 및/또는 무기 재료로 이루어질 수 있다. 최외곽에 위치한 봉지층은 무기 재료로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 제1 봉지층(EC1)은 무기 재료, 제2 봉지층(EC2)은 유기 재료, 및 제3 봉지층(EC3)은 무기 재료로 이루어질 수 있다. 무기 재료의 경우 유기 재료에 비해 수분이나 산소의 침투는 덜하나 탄성이나 가요성이 작아 크랙에 취약하다. 제1 봉지층(EC1)과 제3 봉지층(EC3)을 무기 재료로 형성하고, 제2 봉지층(EC2)을 유기 재료로 형성함으로써 크랙의 전파가 방지될 수 있다. 여기서, 유기 재료로 이루어진 층, 즉, 제2 봉지층(EC2)은 단부가 외부로 노출되지 않도록 제3 봉지층(EC3)에 의해 완전히 커버될 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있으며, 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
일 실시예에서, 봉지층(TFE)은 표시 영역(DA)을 덮으며, 표시 영역(DA)의 외측까지 연장될 수 있다.
일 실시예에서, 유기 재료로 이루어진 제3 절연층(INS3), 제4 절연층(INS4), 및/또는 화소 정의막(PDL)은 연결 영역(CA)까지 연속적으로 연장되지 않으며, 표시 영역(DA)의 둘레를 따라 그 일부가 제거된 제1 개구부(OPN1)를 가질 수 있다. 이에 따라, 화소 정의막(PDL)의 상면과, 제1 개구부(OPN1)가 제공된 부분에 의해 노출된 제3 절연층(INS3), 제4 절연층(INS4), 및/또는 화소 정의막(PDL)의 측면은 무기 재료를 포함하는 절연층, 예를 들어, 봉지층(TFE)에 의해 봉지됨으로써, 외부로의 노출이 방지될 수 있다.
봉지층(TFE) 상에는 제1 감지 전극(IE1) 및 제2 감지 전극(IE2)이 배치될 수 있다. 일 실시예에서, 봉지층(TFE) 상에 제1 감지 전극(IE1)에 연결되는 제1 감지 라인(SL1) 및 제2 감지 전극(IE2)에 연결되는 제2 감지 전극(IE2)이 배치될 수 있다.
제1 감지 전극(IE1), 제2 감지 전극(IE2), 제1 감지 라인(SL1) 및 제2 감지 라인(SL2)은 각각은 단층 구조를 갖거나, 다층 구조를 가질 수 있다. 단층 구조의 도전 패턴은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다.
일 실시예에서, 제1 감지 전극(IE1), 제2 감지 전극(IE2), 제1 감지 라인(SL1) 및 제2 감지 라인(SL2)은 각각 복수의 메쉬 홀들을 갖는 메쉬 패턴을 가질 수도 있다.
일 실시예에서, 제1 감지 전극(IE1), 제2 감지 전극(IE2), 제1 감지 라인(SL1) 및 제2 감지 라인(SL2)은 각각 화소 정의막(PDL)에 중첩하여 배치될 수도 있다.
다음으로, 비표시 영역(NDA)에 대해 설명한다. 이하 비표시 영역(NDA)을 설명함에 있어, 이미 설명한 것에 대해서는 설명을 생략하거나 간단히 설명하기로 한다.
도 5에 도시된 바와 같이, 비표시 영역(NDA)은 표시 영역(DA)으로부터 연장되는 봉지 영역(EA), 연결 영역(CA) 기판(SUB)이 접히는 벤딩 영역(BA), 및 제2 플랫 영역(FA2)을 포함할 수 있다.
일 실시예에서, 비표시 영역(NDA)의 봉지 영역(EA)에 댐부(DPP)가 더 구비될 수 있다. 댐부(DPP)는 표시 영역(DA)을 에워쌀 수 있다. 댐부(DPP)는 연결 영역(CA)보다 내측에 배치될 수 있다.
댐부(DPP)는 이층 구조를 가질 수 있다. 예를 들어, 하측 댐부(DPP1)는 제3 절연층(INS3 또는 INS3')과 동시에 형성될 수 있고, 상측 댐부(DPP2)는 화소 정의막(PDL)과 동시에 형성될 수 있다.
댐부(DPP)는 제2 봉지층(EC2)을 형성하는 과정에서 액상의 유기 물질이 하부 절연층들(예를 들어, 제1 절연층(INS1) 등)의 외측으로 펼쳐지는 것을 방지한다.
다만, 이는 예시적인 것으로서, 실시예에 따라, 댐부(DPP)는 제거될 수도 있고, 복수의 댐부들이 배치될 수도 있다.
도전 라인(CL)은 스캔 라인들, 데이터 라인들, 전원 라인들 등을 포함할 수 있다. 도 5에 도시된 도전 라인(CL)은 데이터 배선일 수 있다. 그러나, 제1 절연층(INS1) 상에 배치되는 도전 라인(CL)의 종류가 이에 한정되는 것은 아니다.
일 실시예에서, 감지 라인(예를 들어, 도 4의 제1 감지 라인(SL1-1))은 복수의 감지 라인 패턴들(SLP1 내지 SLP3)을 포함할 수 있다. 감지 라인(SL1-1)은 봉지층(TFE) 상의 감지 전극(예를 들어, 제1 감지 전극(IE1))과 연결될 수 있다. 감지 라인(SL1-1)은 감지 전극(IE1)과 구동부를 연결할 수 있으며, 이를 위해 감지 전극(IE1)으로부터 대략적으로 제1 방향(DR1)으로 연장될 수 있다. 배선들은 부가 영역(ADA)의 제1 방향(DR1)의 단부까지 연장될 수 있으며, 단부에는 컨택 전극(CTE)들이 제공될 수 있다. 감지 전극(IE1)은 감지 라인(SL1-1)에 연결된 컨택 전극(CTE)들을 통해 칩 온 필름 등으로 구현된 구동부에 연결될 수 있다.
감지 라인(SL1-1)은 제1 내지 제3 감지 라인 패턴들(SLP1 내지 SLP3)를 포함할 수 있다. 제1 감지 라인 패턴(SLP1)과 제2 감지 라인 패턴(SLP2)은 일대일로 연결될 수 있다. 일 실시예에서, 제3 감지 라인 패턴(SLP3)은 하나의 제2 감지 라인 패턴(SLP2)과 복수의 제4 감지 라인 패턴(도 4의 SLP4)을 전기적으로 연결시킬 수 있다. 즉, 제3 감지 라인 패턴(SLP3)에 의해 복수의 감지 라인들이 연결될 수 있다.
기판(SUB)의 비표시 영역(NDA) 상에는 버퍼층(BF)이 제공된다. 버퍼층(BF)은 벤딩 영역(BA)에서 제3 개구부(OPN3)를 가질 수 있다.
버퍼층(BF) 상에는 게이트 절연층(GI)이 제공된다.
일 실시예에서, 게이트 절연층(GI) 상에는 제3 감지 라인 패턴(SLP3)이 제공될 수 있다. 한편, 게이트 절연층(GI) 상에 제2 플랫 영역(FA2)에 배치되는 추가 라인(L1)이 더 제공될 수 있다. 제3 감지 라인 패턴(SLP3) 및 추가 라인(L1)은 게이트 전극(GE)과 동일한 재료로 동일 공정에서 형성될 수 있다.
제3 감지 라인 패턴(SLP3)은 봉지 영역(EA) 내에 배치되고, 대체적으로 제2 방향(DR2)으로 연장될 수 있다. 일 실시예에서, 제3 감지 라인 패턴(SLP3)은 제2 봉지층(EC2)과 중첩하지 않는다. 예를 들어, 제3 감지 라인 패턴(SLP3)은 댐부(DPP)와 연결 영역(CA) 사이에 배치될 수 있다.
제3 감지 라인 패턴(SLP3) 상에는 층간 절연층(IL)이 제공되고, 층간 절연층(IL) 상에는 제1 절연층(INS1)이 제공될 수 있다.
여기서, 벤딩 영역(BA)에 제공된 절연층들에는 제3 개구부(OPN3)가 형성될 수 있다. 벤딩 영역(BA)은 기판(SUB)이 구부러지는 영역이다. 즉, 버퍼층(BF), 게이트 절연층(GI), 층간 절연층(IL), 및 제1 절연층(INS1)에는 벤딩 영역(BA)에 대응하는 부분이 제거되어 제3 개구부(OPN3)를 가질 수 있다
제3 개구부(OPN3)의 면적은 벤딩 영역(BA)의 면적보다 넓을 수 있다. 본 발명의 일 실시예에서는 제3 개구부(OPN3)의 폭과 벤딩 영역(BA)의 폭이 동일하도록 도시하였으나, 이는 설명의 편의를 위한 것으로서, 제3 개구부(OPN3)의 폭은 벤딩 영역(BA)의 폭보다 넓을 수 있다.
제3 개구부(OPN3)에는 제2 절연층(INS2)이 제공될 수 있다. 제2 절연층(INS2)은 제3 개구부(OPN3)의 적어도 일부를 채우며, 도 5에서는 제3 개구부(OPN3)를 모두 충진하는 것으로 도시되었다. 일 실시예에서, 제2 절연층(INS2)은 제3 개구부(OPN3)를 충진함과 동시에 제3 개구부(OPN3)에 인접한 영역, 예를 들어, 연결 영역(CA) 및/또는 제2 플랫 영역(FA2)에 대응하는 제1 절연층(INS1)의 상부 일부를 커버할 수 있다.
제2 절연층(INS2)은 유기 재료로 이루어진 유기 절연층일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
제1 절연층(INS1)과 제2 절연층(INS2) 상에는 제2 감지 라인 패턴(SLP2)이 제공될 수 있다. 제2 감지 라인 패턴(SLP2)의 제1 연결 부분(CP1)은 벤딩 영역(BA)을 지나 제2 플랫 영역(FA2)까지 연장될 수 있다. 제2 감지 라인 패턴(SLP2)의 제2 연결 부분(CP2)은 봉지 영역(EA)으로 연장될 수 있다. 또한, 제1 절연층(INS1)과 제2 절연층(INS2) 상에는 데이터 라인과 같은 도전 라인(CL)들이 배치될 수 있다. 일 실시예에서, 다른 절연층들 상에 배치되는 도전 라인들(예를 들어, 스캔 라인, 전원 라인 등)은 컨택홀을 통해 제1 및 제2 절연층들(INS1, INS2) 상에 제공되며, 연결 영역(CA) 및/또는 벤딩 영역(BA)에서 동일 층 상에서 제2 플랫 영역(FA2)으로 연장될 수도 있다. 여기서, 도전 라인들(CL)과 제2 감지 라인 패턴(SLP2)은 접촉하지 않고, 서로 이격하여 연장될 수 있다.
또한, 제1 절연층(INS1) 상에 하부 컨택 전극(CTEa)들이 제공된다. 제2 감지 라인 패턴(SLP2)과 하부 컨택 전극(CTEa)은 소스 전극(SE) 및 드레인 전극(DE)과 동일한 재료로 동일 공정에서 형성될 수 있다. 제2 감지 라인 패턴(SLP2)은 제2 절연층(INS2) 상에 위치한다. 제2 감지 라인 패턴(SLP2)은 제2 절연층(INS2)이 제공되지 않은 부분에서는 제1 절연층(INS1) 상에 위치할 수 있다.
일 실시예에서, 제2 감지 라인 패턴(SLP2)의 제2 연결 부분(CP2)의 일 단부에 중첩하여 층간 절연층(IL) 및 게이트 절연층(GI)을 관통하는 제1 컨택홀(CH1)이 형성될 수 있다. 제2 감지 라인 패턴(SLP2)은 제1 컨택홀(CH1)을 통해 제3 감지 라인 패턴(SLP3)과 연결될 수 있다. 제1 컨택홀(CH1)은 봉지 영역(EA) 내에 형성될 수 있다. 예를 들어, 제1 컨택홀(CH1)은 제2 봉지층(EC2)과 중첩하지 않는다. 제1 컨택홀(CH1)은 제2 봉지층(EC2)보다 외측에 형성될 수 있다. 또한, 제2 감지 라인 패턴(SLP2)의 일 단은 제2 봉지층(EC2)과 중첩하지 않는다.
마찬가지로, 제3 감지 라인 패턴(SLP3)과 도 4의 제4 감지 라인 패턴(SLP4)을 연결시키는 제2 컨택홀 또한 봉지 영역(EA) 내에 형성될 수 있다. 제2 컨택홀(CH2)은 제2 봉지층(EC2)과 중첩하지 않는다. 또한, 제4 감지 라인 패턴(SLP4)의 제2 단부는 제2 봉지층(EC2)과 중첩하지 않는다.
제2 감지 라인 패턴(SLP2)이 형성된 기판(SUB) 상에는 패시베이션층(PSV)이 제공될 수 있다. 패시베이션층(PSV)은 무기 절연층일 수 있으며, 벤딩 영역(BA)에 대응하는 영역에는 제공되지 않는다.
패시베이션층(PSV)은 하부 컨택 전극(CTEa)의 상면 일부를 노출할 수 있다.
패시베이션층(PSV) 상에는 제3 절연층(INS3)이 제공될 수 있다. 제3 절연층(INS3) 상에는 제4 절연층(INS4)이 제공될 수 있다. 제3 절연층(INS3)과 제4 절연층(INS4) 사이에는 제1 개구부(OPN1)가 제공도리 수 있다.
표시 영역(DA)측에 제공된 제3 절연층(INS3) 및 제4 절연층(INS4)의 측면은 봉지층(TFE)에 의해 커버되나, 봉지 영역(EA) 외부의 제4 절연층(INS4')의 상면, 및 제4 절연층(INS4') 및 제3 절연층(INS3')의 측면이 외부로 노출될 수 있다. 다만, 이는 예시적인 것으로서, 봉지 영역(EA) 외부의 제3 절연층(INS3') 및 제4 절연층(INS4')은 각각 봉지 영역 내부의 제3 절연층(INS3) 및 제4 절연층(INS4)과 다른 공정으로 형성될 수도 있다.
제3 절연층(INS3)의 형성 이후, 상부 컨택 전극(CTEb)을 형성할 수 있다. 상부 컨택 전극(CTEb)은 표시 영역(DA)의 연결 패턴(CNP)과 동일한 재료로 동일한 공정에서 형성될 수 있다. 하부 컨택 전극(CTEa)과 상부 컨택 전극(CTEb)은 컨택 전극(CTE)을 구성하며, 배선들은 컨택 전극(CTE)을 통해 칩 온 필름이나 가요성 표시 기판(SUB) 등으로 구현된 구동부에 연결될 수 있다.
일 실시예에서, 연결 영역(CA)에서, 패시베이션층(PSV), 봉지 영역(EA) 외부의 제3 절연층(INS3') 및 제4 절연층(INS4')은 제2 개구부(OPN2)를 가질 수 있다. 이에 따라, 제2 개구부(OPN2)에서 제2 감지 라인 패턴(SLP2)의 일부가 노출될 수 있다. 일 실시예에서, 노출된 제1 감지 라인 패턴(SLP2)의 일부는 제2 패드(P2)로 정의될 수 있다.
제3 및 제4 절연층들(INS3, INS4) 및 화소 정의막(PDL)을 커버하는 봉지층(TFE) 상에 제1 감지 라인 패턴(SLP1)이 제공될 수 있다. 제1 감지 라인 패턴(SLP1)은 봉지층(TFE)의 표면을 따라 연장될 수 있다. 또한, 제1 감지 라인 패턴(SLP1)은 연결 영역(CA)까지 연장되며, 봉지층(TFE)이 제공되지 않은 영역에서는, 노출된 최상층의 표면을 따라 제공될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 제1 감지 라인 패턴(SLP1)은 연결 영역(CA)에서 봉지 영역(EA) 외부의 제3 절연층(INS3')의 측면, 봉지 영역(EA) 외부의 제4 절연층(INS4')의 측면 및 상면을 따라 형성될 수 있다.
제1 감지 라인 패턴(SLP1)의 일 단부는 제1 패드(P1)로 제공되며, 제1 패드부(PD)에서 제2 감지 라인 패턴(SLP2)의 제2 패드(P2)와 연결될 수 있다.
상술한 바와 같이, 감지 라인(SL1-1)에 포함되는 제3 감지 라인 패턴(SLP3)이 봉지 영역(EA) 내에서 복수의 감지 라인들을 연결함으로써 연결된 감지 라인들 중 하나의 감지 라인(SL1-1)만이 벤딩 영역(BA)으로 연장되는 제2 감지 라인 패턴(SLP2)의 제1 연결 부분(CP1)을 포함할 수 있다. 따라서, 벤딩 영역(BA) 및 제2 플랫 영역(FA2)으로 연장되는 감지 라인들의 개수가 종래의 1/4 이하로 감소되고, 벤딩 영역(BA)에서의 배선들의 집적도가 감소될 수 있다.
도 7은 도 1a의 I-I' 선에 따른 일 예를 나타내는 단면도이다.
도 7에서는 도 5 및 도 6을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 도 7의 표시 장치는 제2 감지 라인 패턴과 제3 간지 라인 패턴이 연결되는 위치를 제외하면 도 5의 표시 장치와 실질적으로 동일하거나 유사한 구성을 갖는다.
도 1a, 도 5, 및 도 7을 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 터치 센서(TSP)를 포함할 수 있다. 표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)으로부터 연장되는 봉지 영역(EA), 연결 영역(CA) 기판(SUB)이 접히는 벤딩 영역(BA), 및 제2 플랫 영역(FA2)을 포함할 수 있다.
감지 라인은 복수의 감지 라인 패턴들(SLP1 내지 SLP3)을 포함할 수 있다.
제1 감지 라인 패턴(SLP1)과 제2 감지 라인 패턴(SLP2)은 일대일로 연결될 수 있다. 일 실시예에서, 제3 감지 라인 패턴(SLP3)은 하나의 제2 감지 라인 패턴(SLP2)과 복수의 제4 감지 라인 패턴(도 4의 SLP4)을 전기적으로 연결시킬 수 있다. 즉, 제3 감지 라인 패턴(SLP3)에 의해 복수의 감지 라인들이 연결될 수 있다.
제3 감지 라인 패턴(SLP3)은 봉지 영역(EA) 내에 배치되고, 대체적으로 제2 방향(DR2)으로 연장될 수 있다. 일 실시예에서, 제3 감지 라인 패턴(SLP3)은 제2 봉지층(EC2)과 중첩할 수 있다. 예를 들어, 제3 감지 라인 패턴(SLP3)은 화소 정의막(PDL) 및 제2 봉지층(EC2) 하부에 배치될 수 있다.
일 실시예에서, 제2 감지 라인 패턴(SLP2)은 층간 절연층(IL) 및 게이트 절연층(GI)을 관통하는 제1 컨택홀(CH1)을 통해 제3 감지 라인 패턴(SLP3)과 연결될 수 있다. 제1 컨택홀(CH1)은 봉지 영역(EA) 내에 형성될 수 있다. 예를 들어, 제1 컨택홀(CH1)은 제2 봉지층(EC2)과 중첩할 수 있다.
도 8은 도 3의 터치 센서의 일 예를 나타내는 도면이고, 도 9는 도 8의 C 부분의 일 예를 나타내는 평면도이다.
도 8은 설명의 편의를 위해 제2 감지 전극(IE2)에 연결되는 제2 감지 라인(SL2)들만을 도시한다. 또한, 도 8 및 도 9에서는 도 3 및 도 4를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다.
도 2 내지 도 9을 참조하면, 제2 감지 전극들(IE2-1 내지 IE2-4)에 제2 감지 라인들(SL2-1 내지 SL2-4)이 연결될 수 있다.
도 8에는 제2 감지 전극들(IE2-1 내지 IE2-4) 각각이 서로 연결되지 않고 별개를 신호를 전달하는 것으로 도시되었다.
일 실시예에서, 제1 센서 열(ISC1)에 배치되는 제2 감지 전극(IE2)들과 제5 센서 열(ISC5)에 배치되는 제2 감지 전극(IE2)들이 서로 연결될 수 있다. 예를 들어, 제1 센서 열(ISC1)의 제2 감지 전극은 제3 감지 라인 패턴(SLP3)을 통해 제5 센서 열(ISC5)의 제2 감지 전극과 연결될 수 있다. 또한, 제1 센서 열(ISC1)의 제2 감지 전극은 제9 센서 열의 제2 감지 전극 및 제13 센서 열의 제2 감지 전극과도 연결될 수 있다. i개의 센서 열 간격으로 i개의 제2 감지 전극들(IE2)이 서로 연결될 수 있다.
이에 따라, i:1의 비율로 제2 감지 라인들(SL2)이 벤딩 영역(BA)으로 연장될 수 있다.
일 실시예예서, 하나의 센서 열에서 하나의 제2 감지 라인(SL2)이 벤딩 영역(BA)으로 연장될 수 있다. 다만, 이는 예시적인 것으로써, 하나의 센서 열에서 복수의 제2 감지 라인(SL2)이 벤딩 영역(BA)으로 연장될 수도 있고, 소정의 센서 열에서는 제2 감지 라인(SL2)이 벤딩 영역(BA)으로 연장되지 않는다.
즉, 제2 감지 라인(SL2)들의 일부는 제1 내지 제3 감지 라인 패턴(SLP1 내지 SLP3)을 포함(예를 들어, 도 7의 SL2-1)하고, 제2 감지 라인(SL2)들의 다른 일부는 제1 및 제4 감지 라인 패턴(SLP1, SLP4)을 포함(예를 들어, 도 7의 SL2-2, SL2-3, SL2-4)할 수 있다.
이하, 도 9를 참조하여, 제2 감지 라인(SL2-1 내지 SL2-4)의 구성을 상술하기로 한다.
일 실시예에서, 제1 감지 라인 패턴(SLP1), 제2 감지 라인 패턴(SLP2) 및 제3 감지 라인 패턴(SLP3)은 각각 서로 다른 절연층 상에 배치될 수 있다. 또한, 제4 감지 라인 패턴(SLP4)은 제2 감지 라인 패턴(SLP2)과 동일 층 상에 제공될 수 있다. 제1 내지 제4 감지 라인 패턴들(SLP1 내지 SLP4)의 구성은 제1 감지 라인(SL1)의 그것과 유사할 수 있다.
제2 감지 전극(IE2)에 연결되는 제1 감지 라인 패턴(SLP1)은 봉지층(TFE) 상으로부터 봉지층(TFE)의 일 단을 지나 기판으로 연장될 수 있다. 제1 감지 라인 패턴(SLP1)의 일 단은 연결 영역(CA)에 배치될 수 있다. 제2-1 감지 라인(SL2-1)의 제1 감지 라인 패턴(SLP1)의 일 단은 제3 패드부(PD3)에서 제2 감지 라인 패턴(SLP2)과 연결될 수 있다. 제2-2 내지 제2-4 감지 라인들(SL2-2 내지 SL2-4) 각각의 제1 감지 라인 패턴(SLP1)의 일 단은 제4 감지 라인 패턴(SLP4)과 연결될 수 있다. 제2-2 내지 제2-4 감지 라인들(SL2-2 내지 SL2-4)은 각각 제4 패드부(PD4)를 포함하며, 제4 패드부(PD4)를 통해 제1 감지 라인 패턴(SLP1)과 제4 감지 라인 패턴(SLP4)이 연결될 수 있다. 일 실시예에서, 서로 인접한 제3 및/또는 제4 패드부들(PD3, PD4)은 제2 방향(DR2)에 대하여 서로 엇갈려 배치될 수 있다.
제2 감지 라인 패턴(SLP2)은 연결 영역(CA)에서 제1 감지 라인 패턴(SLP1)에 연결될 수 있다. 제2 감지 라인 패턴(SLP2)은 제1 방향(DR1)으로 연장되는 제1 연결 부분(CP1) 및 제1 방향(DR1)의 반대 방향으로 연장되어 봉지층(TFE)의 하부로 연장되는 제2 연결 부분(CP2)을 포함할 수 있다. 제1 연결 부분(CP1)과 제2 연결 부분(CP2)은 동일 공정 및 동일 재료로 형성될 수 있다.
제2 감지 라인 패턴(SLP2)의 제1 부분(CP1)은 봉지 영역(EA)에서 다른 도전 라인(CL)들을 회피하여 배치 및 연장될 수 있다.
제3 감지 라인 패턴(SLP3)은 봉지층(TFE) 하부에서 제2 감지 라인 패턴(SLP2)의 제2 연결 부분(CP2)에 연결되며, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 제3 감지 라인 패턴(SLP3)은 제2 감지 라인 패턴(SLP2)과 다른 절연층 상에 배치될 수 있다. 제2 연결 부분(CP2)의 일 단부와 제3 감지 라인 패턴(SLP3)이 제3 컨택홀(CH3)에서 서로 연결될 수 있다.
제3 컨택홀(CH3)은 봉지 영역(EA) 내에서 형성될 수 있다. 또한, 제3 감지 라인 패턴(SLP3)은 봉지 영역(EA) 내에만 배치될 수 있다. 이에 따라, 서로 다른 센서 열들에 배치되는 복수의 제2 감지 라인들은 봉지 영역(EA) 내에서 전기적으로 연결될 수 있다. 제3 감지 라인 패턴(SLP3)은 다른 도전 라인(CL)들을 회피하여 배치 및 연장될 수 있다.
제4 감지 라인 패턴(SLP4)은 연결 영역(CA)에서 제1 감지 라인 패턴(SLP1)에 연결될 수 있다. 제4 감지 라인 패턴(SLP4)은 제4 패드부(PD4)로부터 제1 방향(DR1)의 반대 방향으로 연장될 수 있다. 제4 감지 라인 패턴(SLP4)은 봉지 영역(EA) 내에서 컨택홀을 통해 제3 감지 라인 패턴(SLP3)과 연결될 수 있다. 제4 감지 라인 패턴(SLP4)은 다른 도전 라인(CL)들을 회피하여 배치 및 연장될 수 있다.
도 10 내지 도 13은 도 9의 III-III' 선에 따른 일 예들을 개략적으로 나타내는 단면도들이다.
도 10 내지 도 13에서는 도 5 및 도 6을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다.
도 10 내지 도 13에는 감지 라인(SL2-4)이 제4 감지 라인 패턴(SLP4)을 포함하는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 감지 라인은 제4 감지 라인 패턴(SLP4) 대신 제2 절연층(INS2) 상에서 벤딩 영역(BA)으로 연장되는 제2 감지 라인 패턴(SLP2)을 포함할 수도 있다.
도 5, 도 6, 도 9 내지 도 13을 참조하면, 감지 라인(SL2-4)은 표시 영역(DA)으로부터 연결 영역(CA)까지 연장될 수 있다.
도전 라인들(CL1 내지 CL5)은 화소(PX)에 소정의 신호들을 제공하는 배선들일 수 있다.
제1 도전 라인(CL1)은 게이트 절연층(GI) 상에 게이트 전극(GE)과 동일한 재료로 동일 공정에서 형성될 수 있다. 예를 들어, 제1 도전 라인(CL1)은 스토리지 커패시터(Cst)의 하부 전극(LE) 또는 스캔 라인으로 제공될 수 있다.
제2 도전 라인(CL2)은 층간 절연층(IL) 상에 형성되며, 스토리지 커패시터(Cst)의 상부 전극(UE) 등으로 제공될 수 있다.
제3 도전 라인(CL3)은 제1 절연층(INS1) 상에 소스 전극(SE) 및 드레인 전극(DE)과 동일한 재료로 동일 공정에서 형성될 수 있다. 예를 들어, 제3 도전 라인(CL3)은 초기화 전압을 공급하는 라인, 소정의 게이트 신호를 공급하는 라인으로 제공될 수 있다.
제4 도전 라인(CL4)은 패시베이션층(PSV) 상에 연결 패턴(CNP)과 동일한 재료로 동일 공정에서 형성될 수 있다. 예를 들어, 제3 도전 라인(CL3)은 초기화 데이터 라인 등으로 제공될 수 있다.
다만, 이는 예시적인 것으로서, 제1 내지 제4 도전 라인들(CL1 내지 CL4)의 배치 및 기능이 이에 한정되는 것은 아니다. 제1 내지 제4 도전 라인들(CL1 내지 CL4)은 설계에 따라 스캔 라인, 데이터 라인, 전압 공급 라인들 중 적어도 하나로 적용될 수 있다. 또한, 일부 절연층들 상에는 도전 라인이 생략될 수도 있다.
한편, 제1 내지 제4 도전 라인들(CL1 내지 CL4)은 비표시 영역(NDA)에서 컨택홀을 통해 제1 절연층(INS1) 및 제2 절연층(INS2) 상에 제공되며, 연결 영역(CA) 및/또는 벤딩 영역(BA)에서 동일 층 상에서 제2 플랫 영역(FA2)으로 연장될 수도 있다. 여기서, 제1 내지 제4 도전 라인들(CL1 내지CL4)과 제4 감지 라인 패턴(SLP4)은 접촉하지 않는다.
제4 절연층(INS4) 상에는 제1 전극(EL1), 유기층(OL), 제2 전극(EL2)과 화소 정의막(PDL)으로 구성되는 발광 소자(DP-OLED)가 제공될 수 있다. 봉지층(TFE)은 발광 소자(DP-OLED)를 커버하도록 배치된다.
감지 라인(SL2-4)은 제1 감지 라인 패턴(SLP1), 제4 감지 라인 패턴(SLP4)을 포함하고, 제3 감지 라인 패턴(SLP3)에 연결될 수 있다.
연결 영역(CA)에서 제1 감지 라인 패턴(SLP1)과 연결되는 제4 감지 라인 패턴(SLP4)은 제1 절연층(INS1) 상에 배치될 수 있다. 예를 들어, 제4 감지 라인 패턴(SLP4)은 소스 전극(SE) 및 드레인 전극(DE)과 동일한 재료로 동일 공정에서 형성될 수 있다.
일 실시예에서, 도 10에 도시된 바와 같이, 제3 감지 라인 패턴(SLP3)은 층간 절연층(IL) 상에 배치될 수 있다. 예를 들어, 제3 감지 라인 패턴(SLP3)은 스토리지 커패시터의 상부 전극(UE)과 동일한 재료로 동일 공정에서 형성될 수 있다. 이 경우, 제1 절연층(INS1)을 관통하는 컨택홀을 통해 제3 감지 라인 패턴(SLP3)과 제4 감지 라인 패턴(SLP4)이 연결될 수 있다.
일 실시예에서, 도 11에 도시된 바와 같이, 제3 감지 라인 패턴(SLP3)은 층간 절연층(IL) 상에 배치될 수 있다. 예를 들어, 제3 감지 라인 패턴(SLP3)은 스토리지 커패시터의 상부 전극(UE)과 동일한 재료로 동일 공정에서 형성될 수 있다. 이 경우, 제1 절연층(INS1) 및 게이트 절연층(GI)을 관통하는 컨택홀을 통해 제3 감지 라인 패턴(SLP3)과 제4 감지 라인 패턴(SLP4)이 연결될 수 있다.
일 실시예에서, 도 12에 도시된 바와 같이, 제3 감지 라인 패턴(SLP3)은 패시베이션층(PSV) 상에 배치될 수 있다. 이 경우, 패시베이션층(PSV)을 관통하는 컨택홀을 통해 제3 감지 라인 패턴(SLP3)과 제4 감지 라인 패턴(SLP4)이 연결될 수 있다.
일 실시예에서, 도 13에 도시된 바와 같이, 제3 감지 라인 패턴(SLP3)은 제3 절연층(INS3) 상에 배치될 수 있다. 이 경우, 패시베이션층(PSV) 및 제3 절연층(INS3)을 관통하는 컨택홀을 통해 제3 감지 라인 패턴(SLP3)과 제4 감지 라인 패턴(SLP4)이 연결될 수 있다.
다만, 이는 예시적인 것으로서, 제3 및 제4 감지 라인 패턴들(SLP3, SLP4)의 수직 적층 관계가 이에 한정되는 것은 아니다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는 봉지 영역(EA) 내부로 연장되는 제2 및 제4 감지 라인 패턴들(SLP2, SLP4) 및 봉지 영역(EA) 내부에서 제2 및 제4 감지 라인 패턴들(SLP2, SLP4)을 연결하고 제2 및 제4 감지 라인 패턴들(SLP2, SLP4)과 다른 절연층 상에 위치하는 제3 감지 라인 패턴(SLP3)을 포함하는 감지 라인들(SL1, SL2)을 포함함으로써 벤딩 영역(BA) 및 제2 플랫 영역(FA2)으로 연장되는 감지 라인들의 개수가 크게 감소될 수 있다. 따라서, 벤딩 영역(BA)에서의 배선들의 집적도가 감소되고, 터치 센서(TSP)의 패드 수 및 표시 패널의 데드 스페이스가 감소될 수 있다.
또한, 벤딩 영역(BA)에서의 배선 수 감소로 인해 부가 영역(도 1의 ADA)의 제2 방향(DR2)으로의 폭이 감소될 수 있다. 이에 따라, 부가 영역(ADA)이 연결되지 않은 표시 장치(DD)의 양 측부의 벤딩 또는 폴딩(커브드 엣지(curved edge), 벤디드 엣지(bended edge))이 더욱 용이해질 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
DD: 표시 장치 SUB: 기판
PX: 화소 TFE: 봉지층
CL: 도전 라인 DA: 표시 영역
NDA: 비표시 영역 ADA: 부가 영역
BA: 벤딩 영역 EA: 봉지 영역
CA: 연결 영역 IE1, IE2: 감지 전극
SL: 감지 라인

Claims (20)

  1. 기판, 상기 기판 상에 배치되는 화소 및 상기 화소를 커버하는 봉지층을 포함하며, 상기 화소를 포함하는 표시 영역, 상기 봉지층의 위치에 상응하는 봉지 영역, 및 상기 표시 영역의 적어도 일측에 제공되는 비표시 영역으로 정의되는 표시 패널;
    상기 표시 패널 상에 배치되는 터치 센서를 포함하고,
    상기 터치 센서는,
    상기 봉지층 상에 배치되는 감지 전극들; 및
    상기 봉지층 상에서 상기 감지 전극들에 각각 연결되는 감지 라인들을 포함하며,
    상기 감지 라인들의 일부는 각각
    상기 봉지층 상으로부터 상기 봉지층의 일 단을 지나 상기 기판으로 연장되는 제1 감지 라인 패턴;
    상기 봉지 영역의 외측에서 상기 제1 감지 라인 패턴에 연결되며, 제1 방향으로 연장되는 제1 연결 부분 및 상기 제1 방향의 반대 방향으로 연장되어 상기 봉지층의 하부로 연장되는 제2 연결 부분을 포함하는 제2 감지 라인 패턴; 및
    상기 봉지층 하부에서 상기 제2 감지 라인 패턴의 상기 제2 연결 부분에 연결되며, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제3 감지 라인 패턴을 포함하고,
    상기 제1 감지 라인 패턴, 상기 제2 감지 라인 패턴 및 상기 제3 감지 라인 패턴은 각각 서로 다른 절연층들 상에 배치되는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 표시 패널은
    상기 제2 감지 라인 패턴과 상기 제3 감지 라인 패턴 사이에 개재되는 적어도 하나의 절연층을 더 포함하고,
    상기 적어도 하나의 절연층은 상기 제2 연결 부분의 일 단부에 중첩하여 컨택홀을 가지며,
    상기 제2 연결 부분의 일 단부와 상기 제3 감지 라인 패턴이 상기 컨택홀에서 서로 연결되는 것을 특징으로 하는 표시 장치.
  4. 제 3 항에 있어서, 상기 컨택홀은 상기 봉지 영역 내에서 형성되는 것을 특징으로 하는 표시 장치.
  5. 제 1 항에 있어서, 상기 제3 감지 라인 패턴은 상기 봉지 영역 내에 배치되는 것을 특징으로 하는 표시 장치.
  6. 제 1 항에 있어서, 상기 감지 라인들의 다른 일부는 각각
    상기 제1 감지 라인 패턴; 및
    상기 봉지 영역 바깥에서 상기 제1 감지 라인 패턴에 연결되는 제1 단부를 포함하며, 상기 제1 방향의 상기 반대 방향으로 연장되는 제4 감지 라인 패턴을 포함하는 것을 특징으로 하는 표시 장치.
  7. 제 6 항에 있어서, 상기 제4 감지 라인 패턴의 제2 단부는 상기 제3 감지 라인 패턴에 연결되는 것을 특징으로 하는 표시 장치.
  8. 제 7 항에 있어서, 상기 제2 감지 라인 패턴과 상기 제4 감지 라인 패턴은 동일 층 상에 제공되는 것을 특징으로 하는 표시 장치.
  9. 제 6 항에 있어서, 상기 표시 패널의 상기 비표시 영역은 상기 비표시 영역의 일측에서 연장되는 벤딩(bending) 영역 및 상기 봉지 영역과 상기 벤딩 영역 사이에 정의되는 연결 영역을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제 9 항에 있어서, 상기 제1 감지 라인 패턴은 상기 연결 영역으로 연장되며,
    상기 제1 감지 라인 패턴의 일 단부는 상기 연결 영역에 배치되는 제1 패드를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서, 상기 제2 감지 라인 패턴은 상기 제1 연결 부분과 상기 제2 연결 부분 사이에 제2 패드를 포함하며,
    평면 상에서 볼 때, 상기 제1 패드와 이에 대응하는 상기 제2 패드가 서로 중첩하는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서, 상기 표시 패널은
    상기 제1 감지 라인 패턴과 상기 제2 감지 라인 패턴 사이에 개재되는 적어도 하나의 절연층을 더 포함하고,
    상기 적어도 하나의 절연층은 상기 제1 패드와 상기 제2 패드가 중첩하는 영역에서 컨택홀을 가지며,
    상기 제1 패드와 상기 제2 패드가 상기 컨택홀에서 서로 연결되는 것을 특징으로 하는 표시 장치.
  13. 제 10 항에 있어서, 상기 제4 감지 라인 패턴의 상기 제1 단부는 상기 연결 영역에 배치되는 제3 패드를 포함하는 것을 특징으로 하는 표시 장치.
  14. 제 13 항에 있어서, 상기 표시 패널은
    상기 제1 감지 라인 패턴과 상기 제4 감지 라인 패턴 사이에 개재되며, 상기 제1 패드와 상기 제3 패드가 중첩하는 영역에서 컨택홀을 갖는 적어도 하나의 절연층을 더 포함하고,
    상기 제1 패드와 상기 제3 패드가 상기 컨택홀에서 서로 연결되는 것을 특징으로 하는 표시 장치.
  15. 제 9 항에 있어서, 상기 제2 감지 라인 패턴의 상기 제1 연결 부분이 상기 벤딩 영역으로 연장되는 것을 특징으로 하는 표시 장치.
  16. 제 9 항에 있어서, 상기 제3 감지 라인 패턴은 하나의 상기 제2 감지 라인 패턴 및 복수의 제4 감지 라인 패턴들에 연결되는 것을 특징으로 하는 표시 장치.
  17. 제 6 항에 있어서, 상기 감지 전극들은 복수의 센서 블록들을 정의하며,
    상기 센서 블록들 각각은
    제1 감지 전극; 및
    상기 제1 감지 전극과 이격하여 열 방향으로 나열된 i개의(단, i는 1보다 큰 자연수) 제2 감지 전극들을 포함하고,
    상기 감지 라인들은
    상기 제1 감지 전극에 각각 연결되는 복수의 제1 감지 라인들; 및
    n번째(단, n은 자연수) 센서 블록의 j번째(단, j는 1 이상 i 이하의 자연수) 제2 감지 전극과 n+1번째 제2 센서 블록의 i-j+1번째 제2 감지 전극을 각각 연결하는 복수의 제2 감지 라인들을 포함하는 것을 특징으로 하는 표시 장치.
  18. 제 17 항에 있어서, 상기 제1 감지 라인들의 일 그룹은 상기 제1, 제2, 및 제3 감지 라인 패턴들로 구성되고, 상기 제1 감지 라인들의 타 그룹은 상기 제1, 제2 및 제4 감지 라인 패턴들로 구성되며,
    상기 제2 감지 라인들의 일 그룹은 상기 제1, 제2, 및 제3 감지 라인 패턴들로 구성되고, 상기 제2 감지 라인들의 타 그룹은 상기 제1 및 제4 감지 라인 패턴들로 구성되는 것을 특징으로 하는 표시 장치.
  19. 제 1 항에 있어서, 상기 화소는
    상기 기판 상에 제공되는 액티브 패턴;
    게이트 절연층을 사이에 두고 상기 액티브 패턴 상에 중첩하여 제공되는 게이트 전극;
    상기 게이트 전극을 커버하는 제1 절연층;
    상기 제1 절연층 상에 제공되는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극을 커버하는 제2 절연층; 및
    상기 제2 절연층 상에 제공되며, 상기 드레인 전극에 연결되는 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  20. 제 19 항에 있어서, 상기 제2 감지 라인 패턴은 상기 소스 전극 및 상기 드레인 전극과 동일 층 상에 제공되고,
    상기 제3 감지 라인 패턴은 상기 게이트 전극과 동일 층 상에 제공되는 것을 특징으로 하는 표시 장치.
KR1020180119242A 2018-10-05 2018-10-05 표시 장치 KR102566269B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180119242A KR102566269B1 (ko) 2018-10-05 2018-10-05 표시 장치
US16/409,034 US10790342B2 (en) 2018-10-05 2019-05-10 Display device
CN201910856354.9A CN111007949B (zh) 2018-10-05 2019-09-11 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180119242A KR102566269B1 (ko) 2018-10-05 2018-10-05 표시 장치

Publications (2)

Publication Number Publication Date
KR20200039897A KR20200039897A (ko) 2020-04-17
KR102566269B1 true KR102566269B1 (ko) 2023-08-14

Family

ID=70052620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180119242A KR102566269B1 (ko) 2018-10-05 2018-10-05 표시 장치

Country Status (3)

Country Link
US (1) US10790342B2 (ko)
KR (1) KR102566269B1 (ko)
CN (1) CN111007949B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102578168B1 (ko) 2018-10-01 2023-09-14 삼성디스플레이 주식회사 표시 장치
KR20200118920A (ko) * 2019-04-08 2020-10-19 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
KR20200135659A (ko) * 2019-05-24 2020-12-03 삼성디스플레이 주식회사 표시 장치
CN112114701A (zh) * 2020-09-07 2020-12-22 武汉华星光电半导体显示技术有限公司 显示面板
CN112799550B (zh) * 2021-03-04 2024-04-09 武汉天马微电子有限公司 一种触控显示面板及触控显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5643774B2 (ja) 2009-02-26 2014-12-17 スリーエム イノベイティブ プロパティズ カンパニー 低視認性の重ね合わせられた微小パターンを有する、タッチスクリーンセンサ及びパターン基材
KR101474349B1 (ko) * 2013-04-30 2014-12-24 주식회사 리딩유아이 정전용량식 터치감지패널 및 이를 갖는 정전용량식 터치감지장치
KR102081318B1 (ko) * 2013-09-23 2020-04-14 엘지디스플레이 주식회사 터치센서 내장형 액정 표시장치
KR102381121B1 (ko) 2015-02-02 2022-04-01 삼성디스플레이 주식회사 터치패널 및 이를 포함하는 표시장치
US10296147B2 (en) 2015-02-02 2019-05-21 Samsung Display Co., Ltd. Touch screen and display device including the same
KR102402256B1 (ko) 2015-11-04 2022-05-27 삼성디스플레이 주식회사 표시장치
KR102639568B1 (ko) * 2016-03-11 2024-02-26 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
TWI740908B (zh) * 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
KR102557140B1 (ko) 2016-06-16 2023-07-20 삼성디스플레이 주식회사 표시장치
KR101929452B1 (ko) * 2016-07-29 2018-12-17 삼성디스플레이 주식회사 표시 장치
KR102007435B1 (ko) * 2016-08-02 2019-08-06 삼성디스플레이 주식회사 유기발광 표시모듈 및 이를 포함하는 유기발광 표시장치
JP2018063669A (ja) 2016-10-14 2018-04-19 株式会社ジャパンディスプレイ 表示装置
KR102668610B1 (ko) * 2016-10-21 2024-05-24 삼성디스플레이 주식회사 표시 장치
KR102583831B1 (ko) * 2016-11-25 2023-09-27 엘지디스플레이 주식회사 플렉서블 전계발광 표시장치
KR20180064600A (ko) * 2016-12-05 2018-06-15 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
KR102367724B1 (ko) 2017-06-21 2022-03-02 삼성디스플레이 주식회사 터치 스크린 및 이를 구비한 표시 장치
KR102578168B1 (ko) * 2018-10-01 2023-09-14 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN111007949A (zh) 2020-04-14
US10790342B2 (en) 2020-09-29
CN111007949B (zh) 2024-03-05
KR20200039897A (ko) 2020-04-17
US20200111843A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
KR102566269B1 (ko) 표시 장치
US10175843B2 (en) Organic light-emitting diode (OLED) display including touch sensor
KR102104981B1 (ko) 표시 장치
TWI721722B (zh) 具有觸控感測器的顯示裝置
US9465495B2 (en) Display device having a reduced bezel width
KR20240078414A (ko) 표시 장치
KR102126553B1 (ko) 표시 장치
KR20180044491A (ko) 표시 장치
US11625115B2 (en) Touch display device
KR20180038603A (ko) 터치 스크린 및 이를 구비한 표시 장치
KR20180028089A (ko) 유기 발광 표시 장치
US11775106B2 (en) Touch display device
KR20210085388A (ko) 터치 디스플레이 장치
CN111725237A (zh) 显示装置
WO2023142358A1 (zh) 触控结构、触控显示面板及显示装置
KR20170026900A (ko) 유기발광 표시장치
KR20220091214A (ko) 표시 장치
WO2024009374A1 (ja) 表示装置
CN113126799B (zh) 触摸显示装置
US20230171994A1 (en) Light emitting display device
KR20230082168A (ko) 표시 장치 및 표시 패널

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant