KR102559294B1 - 발광 소자 패키지 - Google Patents

발광 소자 패키지 Download PDF

Info

Publication number
KR102559294B1
KR102559294B1 KR1020180060494A KR20180060494A KR102559294B1 KR 102559294 B1 KR102559294 B1 KR 102559294B1 KR 1020180060494 A KR1020180060494 A KR 1020180060494A KR 20180060494 A KR20180060494 A KR 20180060494A KR 102559294 B1 KR102559294 B1 KR 102559294B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
light emitting
sub
electrode
Prior art date
Application number
KR1020180060494A
Other languages
English (en)
Other versions
KR20190135253A (ko
Inventor
이고은
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020180060494A priority Critical patent/KR102559294B1/ko
Priority to US16/423,359 priority patent/US11101250B2/en
Priority to CN201910450683.3A priority patent/CN110544703B/zh
Publication of KR20190135253A publication Critical patent/KR20190135253A/ko
Application granted granted Critical
Publication of KR102559294B1 publication Critical patent/KR102559294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는, 캐비티를 포함하는 몸체; 상기 캐비티의 바닥면 상에 배치되는 제1 전극; 상기 캐비티의 바닥면 상에 배치되고, 상기 제1 전극을 감싸는 복수의 제2 전극; 상기 제1 전극 상에 배치되는 제1 발광 소자; 상기 복수의 제2 전극 중 어느 하나의 전극 상에 배치되는 제2 발광 소자; 및 상기 몸체 상에 배치되는 투광부재를 포함하고, 상기 캐비티의 바닥면은 제1 방향으로 연장되는 제1 모서리, 상기 제1 모서리와 마주보며 상기 제1 방향으로 연장되는 제2 모서리, 상기 제1 방향에 수직한 제2 방향으로 연장되어 상기 제1 및 제2 모서리와 연결되는 제3 모서리, 및 상기 제3 모서리와 마주보며 상기 제2 방향으로 연장되어 상기 제1 및 제2 모서리와 연결되는 제4 모서리를 포함하고, 상기 제1 전극은 상기 제1 발광 소자가 배치되는 배치부, 및 상기 배치부에서 상기 제3 모서리를 향하여 연장되는 연장부를 포함하고, 상기 배치부는 제1 경사면, 상기 제1 경사면과 마주보는 제2 경사면, 상기 제1 및 제2 경사면과 수직한 제3 경사면, 상기 제3 경사면과 마주보는 제4 경사면, 상기 제1 경사면과 상기 제4 경사면이 만나는 제1 코너, 상기 제2 경사면과 상기 제4 경사면이 만나는 제2 코너, 및 상기 제2 경사면과 상기 제3 경사면이 만나는 제3 코너를 포함하고, 상기 제1 내지 제4 경사면은 상기 제1 내지 제4 모서리와 0도보다 크고 90도보다 작은 각도를 갖고, 상기 복수의 제2 전극은 상기 제1 내지 제3 코너에 의해 분기되는 발광 소자 패키지를 개시한다.

Description

발광 소자 패키지{LIGHT EMITTING DEVICE PACKAGE}
실시 예는 발광 소자 패키지에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색, 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성 및 환경 친화성의 장점을 가진다.
또한, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트, 신호등, 가스나 화재를 감지하는 센서 등에까지 응용 분야가 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용 분야가 확대될 수 있다.
특히, 자외선 파장대의 광을 방출하는 반도체 소자는 경화작용이나 살균 작용을 하여 경화용, 의료용 및 살균용으로 사용될 수 있다.
최근 자외선 발광 소자 패키지에 대한 연구가 활발하나, 자외선 출력 여부를 육안으로 확인할 수 없는 문제가 있다. 또한, 동일한 사이즈의 패키지 내에서 칩 사이즈에 제약이 있다.
실시 예는 자외선 출력 여부를 육안으로 확인할 수 있는 발광 소자 패키지를 제공한다.
또한, 동일한 사이즈의 패키지 내에서 칩 사이즈를 크게 제작할 수 있는 발광 소자 패키지를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 특징에 따른 발광 소자 패키지는, 캐비티를 포함하는 몸체; 상기 캐비티의 바닥면 상에 배치되는 제1 전극; 상기 캐비티의 바닥면 상에 배치되고, 상기 제1 전극을 감싸는 복수의 제2 전극; 상기 제1 전극 상에 배치되는 제1 발광 소자; 상기 복수의 제2 전극 중 어느 하나의 전극 상에 배치되는 제2 발광 소자; 및 상기 몸체 상에 배치되는 투광부재를 포함하고, 상기 캐비티의 바닥면은 제1 방향으로 연장되는 제1 모서리, 상기 제1 모서리와 마주보며 상기 제1 방향으로 연장되는 제2 모서리, 상기 제1 방향에 수직한 제2 방향으로 연장되어 상기 제1 및 제2 모서리와 연결되는 제3 모서리, 및 상기 제3 모서리와 마주보며 상기 제2 방향으로 연장되어 상기 제1 및 제2 모서리와 연결되는 제4 모서리를 포함하고, 상기 제1 전극은 상기 제1 발광 소자가 배치되는 배치부, 및 상기 배치부에서 상기 제3 모서리를 향하여 연장되는 연장부를 포함하고, 상기 배치부는 제1 경사면, 상기 제1 경사면과 마주보는 제2 경사면, 상기 제1 및 제2 경사면과 수직한 제3 경사면, 상기 제3 경사면과 마주보는 제4 경사면, 상기 제1 경사면과 상기 제4 경사면이 만나는 제1 코너, 상기 제2 경사면과 상기 제4 경사면이 만나는 제2 코너, 및 상기 제2 경사면과 상기 제3 경사면이 만나는 제3 코너를 포함하고, 상기 제1 내지 제4 경사면은 상기 제1 내지 제4 모서리와 0도보다 크고 90도보다 작은 각도를 갖고, 상기 복수의 제2 전극은 상기 제1 내지 제3 코너에 의해 분기될 수 있다.
상기 제1 발광 소자는 자외선 파장대를 피크 파장으로 하는 광을 출력할 수 있다.
상기 제2 발광 소자는 가시광 파장대를 피크 파장으로 하는 광을 출력할 수 있다.
상기 복수의 제2 전극은, 상기 제1 경사면 및 상기 연장부와 마주보고, 상기 제1 모서리를 향하여 연장되는 제2-1 전극; 상기 제4 경사면과 마주보고, 상기 제1 및 제4 모서리를 향하여 연장되는 제2-2 전극; 상기 제2 경사면과 마주보고, 상기 제2 및 제4 모서리를 향하여 연장되는 제2-3 전극; 및 상기 제3 경사면과 마주보고, 상기 제2 및 제3 모서리를 향하여 연장되는 제2-4 전극을 포함할 수 있다.
상기 제1 코너는 상기 제2-1 전극과 상기 제2-2 전극 사이에서 상기 제1 모서리와 이격하여 배치되고, 상기 제2 코너는 상기 제2-2 전극과 상기 제2-3 전극 사이에서 상기 제4 모서리와 이격하여 배치되고, 상기 제3 코너는 상기 제2-3 전극과 상기 2-4 전극 사이에서 상기 제2 모서리와 이격하여 배치될 수 있다.
상기 제1 코너는 상기 제1 모서리의 중심부를 향하고, 상기 제2 코너는 상기 제4 모서리의 중심부를 향하고, 상기 제3 코너는 상기 제2 모서리의 중심부를 향할 수 있다.
상기 연장부에 배치되는 보호 소자를 포함할 수 있다.
상기 몸체는, 제1 서브층; 상기 제1 서브층 상에 배치되고, 상기 캐비티의 바닥면을 포함하는 제2 서브층; 및 상기 제2 서브층 상에 배치되고, 상기 캐비티의 측면을 포함하는 제4 서브층을 포함할 수 있다.
상기 제1 및 제2 발광 소자는 상기 제2 서브층 상에 배치될 수 있다.
상기 몸체는, 상기 제2 서브층 상에 배치되는 제3-1 서브층을 포함하고, 상기 제1 발광 소자는 상기 제2 서브층 상에 배치되고, 상기 제2 발광 소자는 상기 제3-1 서브층 상에 배치될 수 있다.
상기 몸체는, 상기 제2 서브층 상에 배치되는 제3-2 서브층을 포함하고, 상기 제1 발광 소자는 상기 제3-2 서브층 상에 배치되고, 상기 제2 발광 소자는 상기 제2 서브층 상에 배치될 수 있다.
상기 몸체는, 상기 제4 서브층 상에 배치되고, 상기 투광부재가 배치되는 단차부를 구성하는 제5 서브층을 포함할 수 있다.
실시 예에 따르면, 제2 발광 소자에서의 가시광 출력 여부에 따라 제1 발광 소자에서의 자외선 출력 여부를 육안으로 확인할 수 있다.
또한, 제1 발광 소자가 캐비티의 바닥면의 모서리와 경사지게 배치되어 동일한 사이즈의 패키지 내에서 칩 사이즈를 크게 제작할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 발광 소자 패키지의 사시도이고,
도 2는 도 1의 단면도이고,
도 3은 도 1의 평면도이고,
도 4는 전극 패턴층을 나타낸 도면이고,
도 5는 연결전극을 나타낸 도면이고,
도 6은 제1 전극패드 및 제2 전극패드를 나타낸 도면이고,
도 7은 전극 패턴층과 연결전극 및 전극패드가 전기적으로 연결되는 구조를 나타낸 도면이고,
도 8은 도 1의 제1 발광 소자의 개념도이고,
도 9는 도 3의 변형 예이고,
도 10 및 도 11은 도 2의 변형 예이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 발광 소자 패키지의 사시도이고, 도 2는 도 1의 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 발광 소자 패키지는 몸체(10), 제1 발광 소자(20), 제2 발광 소자(30), 보호 소자(40) 및 투광부재(50)를 포함할 수 있다.
몸체(10)는 캐비티(11)를 포함할 수 있다.
캐비티(11) 내에는 에어(air)가 충전될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 캐비티(11) 내에는 에어 이외의 다양한 가스(예: 질소)가 충전될 수도 있다.
몸체(10)는 자외선을 반사하는 물질로 제작될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 캐비티(11)의 측면에 자외선을 반사하는 코팅층(미도시)이 형성될 수도 있다.
몸체(10)는 제1 서브층(110), 제1 서브층(110) 상에 배치되는 제2 서브층(120), 제2 서브층(120) 상에 배치되는 제4 서브층(140), 및 제4 서브층(140) 상에 배치되는 제5 서브층(150)을 포함할 수 있다.
제1 서브층(110)과 제2 서브층(120)은 서로 별개의 층일 수 있지만, 반드시 이에 한정되는 것은 아니고, 일체화된 하나의 층일 수도 있다.
제2 서브층(120)은 캐비티(11)의 바닥면을 포함할 수 있다. 제4 서브층(140)은 캐비티(11)의 측면과 단차부(13)의 하면을 포함할 수 있다. 제5 서브층(150)은 단차부(13)의 측면을 포함할 수 있다. 즉, 제5 서브층(150)은 제4 서브층(140) 상에 투광부재(50)가 배치되는 단차부(13)를 구성할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 제5 서브층(150)이 생략되어 단차부(13)가 형성되지 않을 수도 있다.
복수의 서브층(110, 120, 140, 150)은 접착제(미도시)에 의해 서로 고정될 수 있다.
복수의 서브층(110, 120, 140, 150)은 동일한 재질일 수도 있고, 상이한 재질일 수도 있다. 예시적으로, 복수의 서브층(110, 120, 140, 150)은 AlN과 같은 세라믹 재질을 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.
제1 서브층(110)의 하면에서부터 제2 서브층(120)의 상면까지의 높이는 0.22mm 내지 0.38mm일 수 있다. 제1 서브층(110)의 두께와 제2 서브층(120)의 두께는 동일할 수 있지만, 반드시 이에 한정되는 것은 아니다. 제4 서브층(140)의 두께는 0.35mm 내지 0.45mm일 수 있다. 제5 서브층(150)의 두께는 0.15mm 내지 0.25mm일 수 있다. 제1 서브층(110)의 하면에서부터 제5 서브층(150)의 상면까지의 높이는 0.81mm 내지 0.99mm일 수 있다.
제1 발광 소자(20)와 제2 발광 소자(30)는 제2 서브층(120) 상에 배치될 수 있다.
제1 발광 소자(20)는 자외선 파장대를 피크 파장으로 하는 광을 출력할 수 있다.
제1 발광 소자(20)는 일 예시로 320nm 내지 420nm 범위의 피크 파장을 가지는 근자외선 파장대의 광(UV-A)를 출력할 수도 있고, 다른 예시로 280nm 내지 320nm 범위의 피크 파장을 가지는 원자외선 파장대의 광(UV-B)를 출력할 수도 있으며, 또 다른 예시로 100nm 내지 280nm 범위의 피크 파장을 가지는 심자외선 파장대의 광(UV-C)을 출력할 수도 있다.
제2 발광 소자(30)는 가시광 파장대를 피크 파장으로 하는 광을 출력할 수 있다.
제2 발광 소자(30)는 일 예시로 적색(red) 광을 출력할 수도 있고, 다른 예시로 녹색(green) 광을 출력할 수도 있으며, 또 다른 예시로 청색(blue) 광을 출력할 수도 있다.
제1 발광 소자(20)와 제2 발광 소자(30)는 동시에 광을 출력하도록 구성될 수 있다. 즉, 제1 발광 소자(20)가 자외선을 출력하면 제2 발광 소자(30)도 가시광을 출력할 수 있다. 그 결과, 제2 발광 소자(30)에서의 가시광 출력 여부에 따라 제1 발광 소자(20)에서의 자외선 출력 여부를 육안으로 확인할 수 있다.
보호 소자(40)는 캐비티(11)의 바닥면 상에 배치될 수 있다. 예시적으로, 보호 소자(40)는 제너 다이오드를 포함할 수 있다.
투광부재(50)는 몸체(10) 상에 배치될 수 있다. 투광부재(50)는 단차부(13)에 삽입될 수 있다. 투광부재(50)는 접착제(미도시)에 의해 몸체(10)에 고정될 수 있다.
투광부재(50)는 자외선 파장대의 광을 투과할 수 있는 재질이면 특별히 제한하지 않는다. 예시적으로, 투광부재(50)는 쿼츠(Quartz)와 같이 자외선 파장대의 광 투과율이 높은 광학 재료를 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.
도 3은 도 1의 평면도이다.
도 3을 참조하면, 몸체(10)의 캐비티의 바닥면은 제1 방향(X축 방향)으로 연장되는 제1 모서리(E1), 제1 모서리(E1)와 마주보며 제1 방향(X축 방향)으로 연장되는 제2 모서리(E2), 제1 방향에 수직한 제2 방향(Y축 방향)으로 연장되어 제1 모서리(E1) 및 제2 모서리(E2)와 연결되는 제3 모서리(E3), 및 제3 모서리(E3)와 마주보며 제2 방향(Y축 방향)으로 연장되어 제1 모서리(E1) 및 제2 모서리(E2)와 연결되는 제4 모서리(E4)를 포함할 수 있다. 모서리는 캐비티의 바닥면이 캐비티의 측면과 만나는 선분을 의미할 수 있다.
몸체(10)의 캐비티의 바닥면 상에는 제1 전극(210) 및 복수의 제2 전극(221, 222, 223, 224)이 배치될 수 있다.
제1 전극(210) 상에는 제1 발광 소자(20)가 배치될 수 있고, 복수의 제2 전극(221, 222, 223, 224) 중 어느 하나의 전극 상에는 제2 발광 소자(30)가 배치될 수 있다.
제1 전극(210)은 제1 발광 소자(20)가 배치되는 배치부(211), 및 배치부(211)에서 제3 모서리(E3)를 향해 연장되는 연장부(213)를 포함할 수 있다. 연장부(213) 상에는 보호 소자(40)가 배치될 수 있다.
배치부(211)는 제1 경사면(B1), 제1 경사면(B1)과 마주보는 제2 경사면(B2), 제1 경사면(B1) 및 제2 경사면(B2)과 수직한 제3 경사면(B3), 제3 경사면(B3)과 마주보는 제4 경사면(B4), 제1 경사면(B1)과 제4 경사면(B4)이 만나는 제1 코너(C1), 제2 경사면(B2)과 제4 경사면(B4)이 만나는 제2 코너(C2), 및 제2 경사면(B2)과 제3 경사면(B3)이 만나는 제3 코너(C3)를 포함할 수 있다. 배치부(211)는 사각 형상일 수 있지만, 반드시 이에 한정되는 것은 아니다. 연장부(213)는 제1 경사면(B1) 및 제3 경사면(B3)과 연결될 수 있다.
제1 경사면 내지 제4 경사면(B1, B2, B3, B4)은 제1 모서리 내지 제4 모서리(E1, E2, E3, E4)와 0도보다 크고 90도보다 작은 각도를 가질 수 있다. 예시적으로, 제1 경사면(B1)의 연장선과 제1 모서리(E1) 사이의 각도(θ1)는 30도 내지 60도일 수 있다. 제2 경사면(B2)의 연장선과 제2 모서리(E2) 사이의 각도, 제3 경사면(B3)의 연장선과 제3 모서리(E3) 사이의 각도, 및 제4 경사면(B4)의 연장선과 제4 모서리(E4) 사이의 각도는 제1 경사면(B1)의 연장선과 제1 모서리(E1) 사이의 각도(θ1)와 동일할 수 있지만, 반드시 이에 한정되는 것은 아니고, 0도보다 크고 90도보다 작으면서 제1 경사면(B1)의 연장선과 제1 모서리(E1) 사이의 각도(θ1)와 상이한 각도를 가질 수도 있다. 즉, 배치부(211)는 몸체(10)를 기준으로 소정 각도로 회전하여 배치될 수 있다. 그 결과, 배치부(211)의 면적을 넓혀 동일한 사이즈의 패키지 내에서 칩 실장 면적을 넓힐 수 있다. 따라서, 대면적 칩의 실장이 가능해질 수 있다. 또는, 칩의 실장 개수를 늘릴 수 있다.
제1 코너(C1)는 제1 모서리(E1)와 이격하여 배치될 수 있고, 제2 코너(C2)는 제4 모서리(E4)와 이격하여 배치될 수 있고, 제3 코너(C3)는 제2 모서리(E2)와 이격하여 배치될 수 있다.
제1 코너(C1)는 제1 모서리(E1)의 중심부를 향할 수 있고, 제2 코너(C2)는 제4 모서리(E4)의 중심부를 향할 수 있으며, 제3 코너(C3)는 제2 모서리(E2)의 중심부를 향할 수 있다.
복수의 제2 전극(221, 222, 223, 224)은 제1 전극(210)을 감쌀 수 있다. 즉, 복수의 제2 전극(221, 222, 223, 224)은 제1 전극(210)의 경사면(B1, B2, B3, B4)을 따라 제1 전극(210)을 둘러싸도록 배치될 수 있다.
복수의 제2 전극(221, 222, 223, 224)은 서로 이격하여 배치될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 복수의 제2 전극(221, 222, 223, 224)은 서로 연결될 수도 있다.
복수의 제2 전극(221, 222, 223, 224)은 제2-1 전극(221), 제2-2 전극(222), 제2-3 전극(223) 및 제2-4 전극(224)을 포함할 수 있다.
제2-1 전극(221)은 제1 경사면(B1) 및 연장부(213)와 마주보게 배치될 수 있고, 제1 모서리(E1)를 향해 연장될 수 있다. 제2-2 전극(222)은 제4 경사면(B4)과 마주보게 배치될 수 있고, 제1 모서리(E1) 및 제4 모서리(E4)를 향해 연장될 수 있다. 제2-3 전극(223)은 제2 경사면(B2)과 마주보게 배치될 수 있고, 제2 모서리(E2) 및 제4 모서리(E4)를 향해 연장될 수 있다. 제2-4 전극(224)은 제3 경사면(B3)과 마주보게 배치될 수 있고, 제2 모서리(E2) 및 제3 모서리(E3)를 향해 연장될 수 있다.
복수의 제2 전극(221, 222, 223, 224)은 제1 코너 내지 제3 코너(C1, C2, C3)에 의해 분기될 수 있다. 예시적으로, 제2-1 전극(221)과 제2-2 전극(222) 사이에 제1 코너(C1)가 배치될 수 있고, 제2-2 전극(222)과 제2-3 전극(223) 사이에 제2 코너(C2)가 배치될 수 있고, 제2-3 전극(223)과 제2-4 전극(224) 사이에 제3 코너(C3)가 배치될 수 있다.
제1 발광 소자(20)는 제1 와이어(W1)를 통해 복수의 제2 전극(221, 222, 223, 224) 중 어느 하나의 전극에 전기적으로 연결될 수 있다. 제2 발광 소자(30)는 제2 와이어(W2)를 통해 제1 전극(210)에 전기적으로 연결될 수 있다. 보호 소자(40)는 제3 와이어(W3)를 통해 복수의 제2 전극(221, 222, 223, 224) 중 어느 하나의 전극에 전기적으로 연결될 수 있다.
도 4는 전극 패턴층을 나타낸 도면이다.
도 4를 참조하면, 제2 서브층(120)의 상면(120b)에는 제1 전극(210) 및 복수의 제2 전극(221, 222, 223, 224)이 배치될 수 있다.
제2 서브층(120)은 서로 마주보는 제1 측면(S1)과 제2 측면(S2), 서로 마주보는 제3 측면(S3)과 제4 측면(S4), 제1 측면(S1)과 제3 측면(S3)을 연결하는 제1 코너영역(V1), 제1 측면(S1)과 제4 측면(S4)을 연결하는 제2 코너영역(V2), 제2 측면(S2)과 제4 측면(S4)을 연결하는 제3 코너영역(V3), 및 제2 측면(S2)과 제3 측면(S3)을 연결하는 제4 코너영역(V4)을 포함할 수 있다.
복수의 제2 전극(221, 222, 223, 224)은 배치부(211)과 마주보는 면이 평행할 수 있다. 이때, 복수의 제2 전극(221, 222, 223, 224)과 배치부(211) 사이의 제1 간격(d11)은 50㎛ 내지 150㎛일 수 있다. 제1 간격(d11)이 50㎛ 이상인 경우 전극 간의 절연성을 확보할 수 있다. 또한, 제1 간격(d11)이 150㎛ 이하인 경우 패키지의 사이즈를 줄일 수 있다.
제2-1 전극(221)과 제2-2 전극(222)은 제1 측면(S1)에 인접 배치될 수 있다. 제2-2 전극(221)과 제2-3 전극(223)은 제4 측면(S4)에 인접 배치될 수 있다. 제2-3 전극(223)과 제2-4 전극(224)은 제2 측면(S2)에 인접 배치될 수 있다. 제2-4 전극(234)과 연장부(213)은 제3 측면(S3)에 인접 배치될 수 있다.
제2-2 전극(222)과 제2-3 전극(223) 사이의 제1 이격부(d1)의 폭과 제2-3 전극(223)과 제2-4 전극(224) 사이의 제2 이격부(d2)의 폭은 배치부(211)의 면적에 따라 달라질 수 있다. 즉, 배치부(211)의 면적이 증가할수록 제1 이격부(d1) 및 제2 이격부(d2)의 폭은 증가할 수 있다. 따라서, 배치부(211)의 면적을 늘려 대면적 칩이 실장 가능한 동시에 제2-1 전극 내지 제2-4 전극(221, 222, 223, 224)의 면적을 줄임으로써 패키지 사이즈를 유지할 수 있다.
제2-2 전극(222)과 제2-3 전극(223) 사이의 제1 이격부(d1)는 제2 코너(C2)와 제4 측면(S4) 사이에 배치될 수 있다. 제2-3 전극(223)과 제2-4 전극(224) 사이의 제2 이격부(d2)는 제3 코너(C3)와 제2 측면(S2) 사이에 배치될 수 있다. 제3 이격부(d3)는 연장부(213)와 제2-4 전극(224) 사이에 배치될 수 있다. 제2-1 전극(221)과 제2-2 전극(222) 사이의 제4 이격부(d4)는 제1 코너(C1)와 제1 측면(S1) 사이에 배치될 수 있다.
배치부(213)가 몸체(10)를 기준으로 시계 방향 또는 반시계 방향으로 회전되어 배치되므로, 제1 코너 내지 제3 코너(C1, C2, C3)와 접촉하지 않도록 제2-1 전극 내지 제2-4 전극(221, 222, 223, 224) 사이의 이격부(d1, d2, d3, d4)의 폭이 증가할 수 있다.
제1 이격부(d1) 및 제2 이격부(d2)의 폭은 50㎛ 내지 250㎛일 수 있다. 폭이 50㎛ 이상인 경우 배치부(211)의 면적을 넓힐 수 있어 대면적 칩의 실장이 가능해질 수 있다. 폭이 250㎛ 이하인 경우 제2-1 전극 내지 제2-4 전극(221, 222, 223, 224)의 면적을 확보하여 와이어 실장이 가능해질 수 있다.
몸체(10)는 제1 측면(S1)과 제2 측면(S2)의 중심을 통과하는 제1 가상직선(L1)과, 제3 측면(S3)과 제4 측면(S4)의 중심을 통과하는 제2 가상직선(L2)에 의해 정의되는 제1 분할영역 내지 제4 분할영역(A1, A2, A3, A4)을 포함할 수 있다.
제1 분할영역(A1)은 제1 코너영역(V1)을 포함할 수 있다. 제2 분할영역(A2)은 제2 코너영역(V2)을 포함할 수 있다. 제3 분할영역(A3)은 제3 코너영역(V3)을 포함할 수 있다. 제4 분할영역(A4)은 제4 코너영역(V4)을 포함할 수 있다.
연장부(213) 및 제2-1 전극(221)은 제1 분할영역(A1)에 배치될 수 있다. 제2-2 전극(222)은 제2 분할영역(A2)에 배치될 수 있다. 제2-3 전극(223)은 제3 분할영역(A3)에 배치될 수 있다. 제2-4 전극(224)은 제4 분할영역(A4)에 배치될 수 있다.
배치부(211)는 제1 가상직선(L1)과 제2 가상직선(L2)이 교차하는 지점을 포함할 수 있다. 배치부(211)는 제1 분할영역(A1) 내지 제4 분할영역(A4)에 걸쳐 배치될 수 있다.
도 5는 연결전극을 나타낸 도면이고, 도 6은 제1 전극패드 및 제2 전극패드를 나타낸 도면이고, 도 7은 전극 패턴층과 연결전극 및 전극패드가 전기적으로 연결되는 구조를 나타낸 도면이다.
도 5를 참조하면, 제2 서브층(120)의 하면(120b)에는 제1 연결전극(241) 및 제2 연결전극(242)이 배치될 수 있다.
즉, 제2 서브층(120)은 상면(120a)에 제1 전극(210) 및 복수의 제2 전극(221, 222, 223, 224)이 배치될 수 있고, 하면(120b)에 제1 연결전극(241) 및 제2 연결전극(242)이 배치될 수 있다.
제1 서브층(110)과 제2 서브층(120)은 제1 연결전극(241) 및 제2 연결전극(242)을 통해 접착될 수 있다. 제1 서브층(110)과 제2 서브층(120)이 AlN과 같은 절연성 물질로 이루어진 경우 직접 접착하는 것은 어려울 수 있기 때문이다. 따라서, 제1 연결전극(241) 및 제2 연결전극(242)은 제1 서브층(110)과 제2 서브층(120)을 접착하는 역할과 함께 전기적 연결 통로 역할을 할 수 있다.
도 6을 참조하면, 제1 서브층(110)의 하면에는 제1 전극패드(251), 제2 전극패드(252), 및 방열패드(253)가 배치될 수 있다.
방열패드(253)는 제1 전극패드(251)와 제2 전극패드(252) 사이에 배치될 수 있다.
방열패드(253)는 열 방출을 위해 제1 전극패드(251) 및 제2 전극패드(252)보다 클 수 있지만, 반드시 이에 한정되는 것은 아니다.
도 7을 참조하면, 제1 연결전극(241)은 제1 전극(210)과 제1 전극패드(251)를 전기적으로 연결할 수 있다. 이때, 제1 관통전극(미도시)은 제1 전극(210)의 제1 관통홀(210a)과, 제1 연결전극(241)의 제2 관통홀(241a)과, 제1 전극패드(251)의 제3 관통홀(251a)에 배치되어, 제1 전극(210), 제1 연결전극(241) 및 제1 전극패드(251)를 전기적으로 연결할 수 있다.
제2 연결전극(242)은 제2-1 전극 내지 제2-4 전극(221, 222, 223, 224)과 제2 전극패드(252)를 전기적으로 연결할 수 있다. 예시적으로, 제2 관통전극(미도시)은 제2-3 전극(223)의 제4 관통홀(223a)과, 제2 연결전극(242)의 제5 관통홀(242a)과, 제2 전극패드(252)의 제6 관통홀(252a)에 배치되어, 제2-3 전극(233), 제2 연결전극(242) 및 제2 전극패드(252)를 전기적으로 연결할 수 있다. 복수의 제2 전극 중 나머지 전극(221, 222, 224)도 동일한 방법으로 제2 전극패드(252)와 전기적으로 연결될 수 있다. 즉, 제2 연결전극(242)은 제2-1 전극 내지 제2-4 전극(221, 222, 223, 224)과 중첩되도록 배치될 수 있다.
제3 관통전극(260)은 제1 서브층(110) 및 제2 서브층(120)을 방열패드(253)와 연결하여 방열 성능을 개선할 수 있다.
방열패드(253)는 제1 전극(210)과 직접 연결되지 않고, 제1 서브층(110) 및 제2 서브층(120)에 흐르는 열을 방출할 수 있다. 방열패드(253)와 제1 전극(210)이 전기적으로 연결되면, 방열패드(253가 극성을 갖게 될 수 있다. 따라서, 열 방출 및 신뢰성 관점에서 불리할 수 있다.
제1 전극(210), 복수의 제2 전극(221, 222, 223, 224), 제1 전극패드(251), 제2 전극패드(252) 및 방열패드(253)는 복수 개의 금속층이 적층된 구조일 수 있다. 예시적으로, W/Ni/Pd/Au 구조를 가질 수 있다. 이때, W의 두께는 5㎛ 내지 15㎛이고, Ni의 두께는 4㎛ 내지 6㎛이고, Pd의 두께는 0.05㎛ 내지 0.15㎛이고, Au의 두께는 0.4㎛ 내지 0.6㎛일 수 있지만, 반드시 이에 한정되는 것은 아니다. 제1 연결전극(241)과 제2 연결전극(242)은 제1 서브층(110)과 제2 서브층(120)을 접합하는 것이 주 목적 중 하나이므로, 5㎛ 내지 15㎛의 두께를 갖는 W 단일층으로 형성될 수 있다.
도 8은 도 1의 제1 발광 소자의 개념도이다.
도 8을 참조하면, 제1 발광 소자(20)는 발광 구조물(420), 발광 구조물(420)의 제1 도전형 반도체층(424)과 전기적으로 연결되는 제1 전극(442, 465), 및 제2 도전형 반도체층(427)과 전기적으로 연결되는 제2 전극(446, 450)을 포함할 수 있다.
발광 구조물(420)은 제1 도전형 반도체층(424), 제2 도전형 반도체층(427), 및 제1 도전형 반도체층(424)과 제2 도전형 반도체층(427) 사이에 배치되는 활성층(426)을 포함할 수 있다.
제1 도전형 반도체층(424)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(424)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(424)은 n형 반도체층일 수 있다.
활성층(426)은 제1 도전형 반도체층(424)과 제2 도전형 반도체층(427) 사이에 배치된다. 활성층(426)은 제1 도전형 반도체층(424)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(427)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(426)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(426)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quant㎛ Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(426)의 구조는 이에 한정하지 않는다.
제2 도전형 반도체층(427)은 활성층(426) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(427)에 제2 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(427)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(427)은 p형 반도체층일 수 있다.
발광 구조물(420)은 복수의 리세스(428)를 포함할 수 있다.
복수의 리세스(428)는 제2 도전형 반도체층(427)의 하부면에서 활성층(426)을 관통하여 제1 도전형 반도체층(424)의 일부 영역까지 배치될 수 있다. 리세스(428)의 내부에는 제1 절연층(431)이 배치되어 제1 도전층(465)을 제2 도전형 반도체층(427) 및 활성층(426)과 전기적으로 절연시킬 수 있다.
제1 전극(442, 465)은 제1 컨택전극(442)과 제1 도전층(465)을 포함할 수 있다. 제1 컨택전극(442)은 리세스(428)의 상면에 배치되어 제1 도전형 반도체층(424)과 전기적으로 연결될 수 있다.
발광 구조물(420)은 알루미늄 조성이 높아지면 발광 구조물(420) 내에서 전류 분산 특성이 저하될 수 있다. 또한, 활성층(426)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 발광 소자에서 주로 발생할 수 있다.
자외선 발광 소자는 청색 GaN 발광 소자에 비해 전류 분산 특성이 떨어진다. 따라서, 자외선 발광 소자는 청색 GaN 발광 소자에 비해 상대적으로 많은 제1 컨택전극(442)을 배치할 필요가 있다.
발광 소자의 일측 모서리 영역에는 제2 전극패드(466)가 배치될 수 있다.
제2 전극패드(466)의 하부에서 제1 절연층(431)이 일부 오픈되어 제2 도전층(450)과 제2 컨택전극(446)이 전기적으로 연결될 수 있다.
패시베이션층(480)은 발광 구조물(420)의 상부면과 측면에 형성될 수 있다. 패시베이션층(480)은 제2 컨택전극(446)과 인접한 영역이나 제2 컨택전극(446)의 하부에서 제1 절연층(431)과 접촉할 수 있다.
제1 절연층(431)은 제1 컨택전극(442)을 활성층(426) 및 제2 도전형 반도체층(427)과 전기적으로 절연시킬 수 있다. 또한, 제1 절연층(431)은 제2 도전층(450)을 제1 도전층(465)과 전기적으로 절연시킬 수 있다.
제1 절연층(431)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 절연층(431)은 단층 또는 다층으로 형성될 수 있다. 예시적으로, 제1 절연층(431)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 제1 절연층(431)은 다양한 반사 구조를 포함할 수 있다.
제1 절연층(431)이 반사기능을 수행하는 경우, 활성층(426)에서 측면을 향해 방출되는 광을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 자외선 발광 소자는 청색광을 방출하는 발광 소자에 비해 리세스(428)의 개수가 많아질수록 광 추출 효율은 더 효과적일 수 있다.
제2 전극(446, 450)은 제2 컨택전극(446) 및 제2 도전층(450)을 포함할 수 있다.
제2 컨택전극(446)은 제2 도전형 반도체층(427)의 하부면과 접촉할 수 있다. 제2 컨택전극(446)은 상대적으로 자외선 광 흡수가 적은 도전성 산화 전극을 포함할 수 있다. 예시적으로, 도전성 산화 전극은 ITO일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 도전층(450)은 제2 도전형 반도체층(427)에 전류를 주입할 수 있다. 또한, 제2 도전층(450)은 활성층(426)에서 출사되는 광을 반사할 수 있다.
제2 도전층(450)은 제2 컨택전극(446)을 덮을 수 있다. 따라서, 제2 전극패드(466), 제2 도전층(450), 및 제2 컨택전극(446)은 하나의 전기적 채널을 형성할 수 있다.
제2 도전층(450)은 제2 컨택전극(446)을 감싸고, 제1 절연층(431)의 측면과 하면에 접할 수 있다. 제2 도전층(450)은 제1 절연층(431)과의 접착력이 좋은 물질로 이루어지며, Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
제2 도전층(450)이 제1 절연층(431)의 측면 및 하면과 접하는 경우, 제2 컨택전극(446)의 열적, 전기적 신뢰성이 향상될 수 있다. 또한, 제1 절연층(431)과 제2 컨택전극(446) 사이로 방출되는 광을 상부로 반사하는 반사 기능을 가질 수 있다.
제2 절연층(432)은 제2 도전층(450)을 제1 도전층(465)과 전기적으로 절연시킬 수 있다. 제1 도전층(465)은 제2 절연층(432)을 관통하여 제1 컨택전극(442)과 전기적으로 연결될 수 있다.
발광 구조물(420)의 하부면과 리세스(428)의 형상을 따라 제1 도전층(465)과 접합층(460)이 배치될 수 있다. 제1 도전층(465)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로, 제1 도전층(465)은 알루미늄을 포함할 수 있다. 제1 도전층(465)이 알루미늄을 포함하는 경우, 활성층(426)에서 방출되는 광을 상부로 반사하는 역할을 하여 광 추출 효율을 향상할 수 있다.
접합층(460)은 도전성 재료를 포함할 수 있다. 예시적으로, 접합층(460)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
도전성 기판(470)은 제1 도전형 반도체층(424)에 전류를 주입할 수 있도록 도전성 물질로 이루어질 수 있다. 예시적으로, 도전성 기판(470)은 금속 또는 반도체 물질을 포함할 수 있다. 도전성 기판(470)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우, 발광 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
도전성 기판(470)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
발광 구조물(420)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광 구조물(420)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500nm 내지 600nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
이상에서, 제1 발광 소자(20)는 수직형 구조인 것으로 설명되었지만, 반드시 이에 한정되는 것은 아니고, 플립칩 또는 수평형 구조일 수도 있다. 제2 발광 소자(30) 및 보호 소자(40)도 이와 마찬가지로 플립칩, 수직형 또는 수평형 구조일 수 있다.
도 9는 도 3의 변형 예이다.
도 9를 참조하면, 제2 발광 소자(30)는 제1 발광 소자(20)에 제1 와이어(W1)를 통해 전기적으로 연결될 수도 있다. 즉, 제1 발광 소자(20)와 제2 발광 소자(30)는 칩 투 칩(chip to chip)으로 연결될 수 있다. 다른 예시로, 제2 발광 소자(30)는 보호 소자(40)에 제3 와이어(W3)를 통해 전기적으로 연결될 수도 있다.
도 10 및 도 11은 도 2의 변형 예이다.
도 10을 참조하면, 몸체(10)는 복수의 서브층(110, 120, 130a, 140, 150)을 포함할 수 있다.
복수의 서브층(110, 120, 130a, 140, 150)은 제1 서브층(110), 제1 서브층(110) 상에 배치되는 제2 서브층(120), 제2 서브층(120) 상에 배치되는 제3-1 서브층(130a), 제3-1 서브층(130a) 상에 배치되는 제4 서브층(140), 및 상기 제4 서브층(140) 상에 배치되는 제5 서브층(150)을 포함할 수 있다.
제2 서브층(120) 및 제3-1 서브층(130a)은 캐비티(11)의 바닥면을 포함할 수 있다.
복수의 서브층(110, 120, 130a, 140, 150)은 접착제(미도시)에 의해 서로 고정될 수 있다. 복수의 서브층(110, 130a, 120, 140, 150)은 동일한 재질일 수도 있고, 상이한 재질일 수도 있다. 예시적으로, 복수의 서브층(110, 120, 130a, 140, 150)은 AlN과 같은 세라믹 재질을 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.
제1 발광 소자(20)는 제2 서브층(120) 상에 배치될 수 있고, 제2 발광 소자(30)는 제3-1 서브층(130a) 상에 배치될 수 있다. 그 결과, 제1 발광 소자(20)에서 방출된 광이 제2 발광 소자(30)에 흡수되는 것을 억제하여 광 추출 효율이 개선될 수 있다. 예시적으로, 도 2 및 도 10을 참조하면, 제1 전극(210) 및 제2-1 전극(221)은 제2 서브층(120) 상에 배치될 수 있고, 제2-2 전극(222), 제2-3 전극(223) 및 제2-4 전극(224)은 제3-1 서브층(130a) 상에 배치될 수 있다.
도 11을 참조하면, 몸체(10)는 복수의 서브층(110, 120, 130b, 140, 150)을 포함할 수 있다.
복수의 서브층(110, 120, 130b, 140, 150)은 제1 서브층(110), 제1 서브층(110) 상에 배치되는 제2 서브층(120), 제2 서브층(120) 상에 배치되는 제3-2 서브층(130b), 제3-2 서브층(130b) 상에 배치되는 제4 서브층(140), 및 제4 서브층(140) 상에 배치되는 제5 서브층(150)을 포함할 수 있다.
제2 서브층(120) 및 제3-2 서브층(130b)은 캐비티(11)의 바닥면을 포함할 수 있다.
복수의 서브층(110, 120, 130b, 140, 150)은 접착제(미도시)에 의해 서로 고정될 수 있다. 복수의 서브층(110, 130b, 120, 140, 150)은 동일한 재질일 수도 있고, 상이한 재질일 수도 있다. 예시적으로, 복수의 서브층(110, 120, 130b, 140, 150)은 AlN과 같은 세라믹 재질을 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.
제1 발광 소자(20)는 제3-2 서브층(130b) 상에 배치될 수 있고, 제2 발광 소자(30)는 제2 서브층(120) 상에 배치될 수 있다. 그 결과, 제1 발광 소자(20)에서 방출된 광이 제2 발광 소자(30)에 흡수되는 것을 억제하여 광 추출 효율이 개선될 수 있다. 예시적으로, 도 2 및 도 11을 참조하면, 제1 전극(210) 및 제2-1 전극(221)은 제3-2 서브층(130b) 상에 배치될 수 있고, 제2-2 전극(222), 제2-3 전극(223) 및 제2-4 전극(224)은 제2 서브층(120) 상에 배치될 수 있다.
도 10 및 도 11을 참조하면, 제1 서브층(110)의 하면에서부터 제2 서브층(120)의 상면까지의 높이는 0.22mm 내지 0.38mm일 수 있다. 제1 서브층(110)의 두께와 제2 서브층(120)의 두께는 동일할 수 있지만, 반드시 이에 한정되는 것은 아니다. 제3-1 서브층(130a) 또는 제3-2 서브층(130b)의 두께는 0.15mm 내지 0.25mm일 수 있다. 제4 서브층(140)의 두께는 0.35mm 내지 0.45mm일 수 있다. 제5 서브층(150)의 두께는 0.15mm 내지 0.25mm일 수 있다. 제1 서브층(110)의 하면에서부터 제5 서브층(150)의 상면까지의 높이는 0.99mm 내지 1.21mm일 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (12)

  1. 캐비티를 포함하는 몸체;
    상기 캐비티의 바닥면 상에 배치되는 제1 전극;
    상기 캐비티의 바닥면 상에 배치되고, 상기 제1 전극을 감싸는 복수의 제2 전극;
    상기 제1 전극 상에 배치되는 제1 발광 소자;
    상기 복수의 제2 전극 중 어느 하나의 전극 상에 배치되는 제2 발광 소자; 및
    상기 몸체 상에 배치되는 투광부재를 포함하고,
    상기 캐비티의 바닥면은 제1 방향으로 연장되는 제1 모서리, 상기 제1 모서리와 마주보며 상기 제1 방향으로 연장되는 제2 모서리, 상기 제1 방향에 수직한 제2 방향으로 연장되어 상기 제1 및 제2 모서리와 연결되는 제3 모서리, 및 상기 제3 모서리와 마주보며 상기 제2 방향으로 연장되어 상기 제1 및 제2 모서리와 연결되는 제4 모서리를 포함하고,
    상기 제1 전극은 상기 제1 발광 소자가 배치되는 배치부, 및 상기 배치부에서 상기 제3 모서리를 향하여 연장되는 연장부를 포함하고,
    상기 배치부는 제1 경사면, 상기 제1 경사면과 마주보는 제2 경사면, 상기 제1 및 제2 경사면과 수직한 제3 경사면, 상기 제3 경사면과 마주보는 제4 경사면, 상기 제1 경사면과 상기 제4 경사면이 만나는 제1 코너, 상기 제2 경사면과 상기 제4 경사면이 만나는 제2 코너, 및 상기 제2 경사면과 상기 제3 경사면이 만나는 제3 코너를 포함하고,
    상기 제1 내지 제4 경사면은 상기 제1 내지 제4 모서리와 0도보다 크고 90도보다 작은 각도를 갖고,
    상기 복수의 제2 전극은 상기 제1 내지 제3 코너에 의해 분기되는 발광 소자 패키지.
  2. 제1항에 있어서,
    상기 제1 발광 소자는 자외선 파장대를 피크 파장으로 하는 광을 출력하는 발광 소자 패키지.
  3. 제1항에 있어서,
    상기 제2 발광 소자는 가시광 파장대를 피크 파장으로 하는 광을 출력하는 발광 소자 패키지.
  4. 제1항에 있어서,
    상기 복수의 제2 전극은,
    상기 제1 경사면 및 상기 연장부와 마주보고, 상기 제1 모서리를 향하여 연장되는 제2-1 전극;
    상기 제4 경사면과 마주보고, 상기 제1 및 제4 모서리를 향하여 연장되는 제2-2 전극;
    상기 제2 경사면과 마주보고, 상기 제2 및 제4 모서리를 향하여 연장되는 제2-3 전극; 및
    상기 제3 경사면과 마주보고, 상기 제2 및 제3 모서리를 향하여 연장되는 제2-4 전극을 포함하는 발광 소자 패키지.
  5. 제4항에 있어서,
    상기 제1 코너는 상기 제2-1 전극과 상기 제2-2 전극 사이에서 상기 제1 모서리와 이격하여 배치되고, 상기 제2 코너는 상기 제2-2 전극과 상기 제2-3 전극 사이에서 상기 제4 모서리와 이격하여 배치되고, 상기 제3 코너는 상기 제2-3 전극과 상기 제2-4 전극 사이에서 상기 제2 모서리와 이격하여 배치되는 발광 소자 패키지.
  6. 제1항에 있어서,
    상기 제1 코너는 상기 제1 모서리의 중심부를 향하고, 상기 제2 코너는 상기 제4 모서리의 중심부를 향하고, 상기 제3 코너는 상기 제2 모서리의 중심부를 향하는 발광 소자 패키지.
  7. 제1항에 있어서,
    상기 연장부에 배치되는 보호 소자를 포함하는 발광 소자 패키지.
  8. 제4항에 있어서,
    상기 몸체는,
    제1 서브층;
    상기 제1 서브층 상에 배치되고, 상기 캐비티의 바닥면을 포함하는 제2 서브층; 및
    상기 제2 서브층 상에 배치되고, 상기 캐비티의 측면을 포함하는 제4 서브층을 포함하는 발광 소자 패키지.
  9. 제8항에 있어서,
    상기 제1 및 제2 발광 소자는 상기 제2 서브층 상에 배치되는 발광 소자 패키지.
  10. 제8항에 있어서,
    상기 몸체는,
    상기 제2 서브층 상에 배치되는 제3-1 서브층을 포함하고,
    상기 제1 발광 소자는 상기 제2 서브층 상에 배치되고,
    상기 제2 발광 소자는 상기 제3-1 서브층 상에 배치되는 발광 소자 패키지.
  11. 제8항에 있어서,
    상기 몸체는,
    상기 제2 서브층 상에 배치되는 제3-2 서브층을 포함하고,
    상기 제1 발광 소자는 상기 제3-2 서브층 상에 배치되고,
    상기 제2 발광 소자는 상기 제2 서브층 상에 배치되는 발광 소자 패키지.
  12. 제8항에 있어서,
    상기 몸체는,
    상기 제4 서브층 상에 배치되고, 상기 투광부재가 배치되는 단차부를 구성하는 제5 서브층을 포함하는 발광 소자 패키지.
KR1020180060494A 2018-05-28 2018-05-28 발광 소자 패키지 KR102559294B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180060494A KR102559294B1 (ko) 2018-05-28 2018-05-28 발광 소자 패키지
US16/423,359 US11101250B2 (en) 2018-05-28 2019-05-28 Light-emitting device package
CN201910450683.3A CN110544703B (zh) 2018-05-28 2019-05-28 发光器件封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180060494A KR102559294B1 (ko) 2018-05-28 2018-05-28 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20190135253A KR20190135253A (ko) 2019-12-06
KR102559294B1 true KR102559294B1 (ko) 2023-07-25

Family

ID=68614016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180060494A KR102559294B1 (ko) 2018-05-28 2018-05-28 발광 소자 패키지

Country Status (2)

Country Link
US (1) US11101250B2 (ko)
KR (1) KR102559294B1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010035944A2 (ko) * 2008-09-29 2010-04-01 서울반도체 주식회사 발광 장치
KR20120082190A (ko) * 2011-01-13 2012-07-23 삼성엘이디 주식회사 발광소자 패키지
KR101869552B1 (ko) * 2011-05-13 2018-06-21 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 자외선 램프
KR101823506B1 (ko) * 2011-06-29 2018-01-30 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 라이트 유닛
JP6303738B2 (ja) * 2013-04-12 2018-04-04 日亜化学工業株式会社 発光装置
TW201610342A (zh) * 2014-09-09 2016-03-16 鴻海精密工業股份有限公司 Led車燈
JP6387973B2 (ja) * 2016-01-27 2018-09-12 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
US11101250B2 (en) 2021-08-24
US20190363071A1 (en) 2019-11-28
KR20190135253A (ko) 2019-12-06
CN110544703A (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
US10734552B2 (en) Semiconductor device having a light emitting structure
US20140239319A1 (en) Light Emitting Device
KR20190001188A (ko) 발광소자 패키지 및 광원 장치
EP3471156B1 (en) Light-emitting device package
US20120182738A1 (en) Light emitting device
KR20180131336A (ko) 발광소자 패키지 및 광원 장치
KR20180058564A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102546556B1 (ko) 반도체 소자 패키지 및 이를 포함하는 광조사장치
KR20190067974A (ko) 발광소자 패키지 및 광원 장치
KR102559294B1 (ko) 발광 소자 패키지
CN110544703B (zh) 发光器件封装
KR20180086068A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102455086B1 (ko) 발광소자 패키지 및 광원장치
KR102455087B1 (ko) 발광소자 패키지 및 광원 장치
KR102569587B1 (ko) 반도체 소자 패키지
KR102432034B1 (ko) 반도체 소자 패키지
KR20190065011A (ko) 발광소자 패키지
KR102490162B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
CN114864781A (zh) 半导体器件
KR102401824B1 (ko) 발광소자 패키지
KR102369237B1 (ko) 발광소자 패키지 및 그 제조방법
KR102402917B1 (ko) 반도체 소자
KR20210017280A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20190010353A (ko) 발광소자 패키지
KR20120012645A (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant