KR102557323B1 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- KR102557323B1 KR102557323B1 KR1020210138085A KR20210138085A KR102557323B1 KR 102557323 B1 KR102557323 B1 KR 102557323B1 KR 1020210138085 A KR1020210138085 A KR 1020210138085A KR 20210138085 A KR20210138085 A KR 20210138085A KR 102557323 B1 KR102557323 B1 KR 102557323B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- opening
- light emitting
- semiconductor layer
- emitting device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 146
- 238000000034 method Methods 0.000 claims description 14
- 230000006798 recombination Effects 0.000 claims description 7
- 238000005215 recombination Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 13
- 238000000926 separation method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 160
- 239000000758 substrate Substances 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 9
- 229910002601 GaN Inorganic materials 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000005496 eutectics Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 229910001128 Sn alloy Inorganic materials 0.000 description 4
- 230000003064 anti-oxidating effect Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910001020 Au alloy Inorganic materials 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 반도체 발광소자에 관한 것으로, 더욱 상세하게는 연결전극이 오믹전극을 노출하는 개구를 포함하여 패드전극의 수직 아래에 위치하는 금속층, 절연층 또는 반도체층 간에 박리현상을 방지하는 반도체 발광소자를 제공한다.The present invention relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device in which a connection electrode includes an opening exposing an ohmic electrode and prevents separation between a metal layer, an insulating layer, or a semiconductor layer positioned vertically below a pad electrode. provides
Description
본 발명은 반도체 발광소자에 관한 것으로, 더욱 상세하게는 연결전극이 오믹전극을 노출하는 개구를 포함하는 반도체 발광소자에 관한 것이다.The present invention relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device in which a connection electrode includes an opening exposing an ohmic electrode.
여기서는, 본 발명에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다.Here, background art related to the present invention is provided, and they do not necessarily mean prior art.
또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.In addition, direction indications such as up/down, up/down, etc. in this specification are based on drawings.
도 1은 종래의 반도체 발광소자의 일 예를 보여주는 도면이다.1 is a view showing an example of a conventional semiconductor light emitting device.
반도체 발광소자는 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에 복수의 반도체층으로 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 증착되어 있다. 버퍼층(20)은 생략될 수 있다. 그 위에 전류 확산을 위한 투광성 전도막(60)과, 본딩 패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30) 위에 본딩 패드로 역할하는 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 도 1과 같은 형태의 반도체 발광소자를 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장기판(10) 측이 외부와 전기적으로 연결될 때 장착면이 된다.The semiconductor light emitting device includes a growth substrate 10 (eg: a sapphire substrate), a buffer layer 20 composed of a plurality of semiconductor layers on the growth substrate 10, and a first semiconductor layer 30 having a first conductivity (eg: an n-type GaN layer). , an active layer (40; eg: INGaN/(In)GaN MQWs) generating light through recombination of electrons and holes, a second semiconductor layer (50; eg: p-type GaN layer) having a second conductivity different from the first conductivity ) are sequentially deposited. The buffer layer 20 may be omitted. A light-transmissive conductive film 60 for current diffusion and an electrode 70 serving as a bonding pad are formed thereon, and an electrode 80 serving as a bonding pad is formed on the etched and exposed first semiconductor layer 30: Example : Cr/Ni/Au laminated metal pad) is formed. A semiconductor light emitting device of the form shown in FIG. 1 is particularly referred to as a lateral chip. Here, when the side of the growth substrate 10 is electrically connected to the outside, it becomes a mounting surface.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 다른 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.2 is a view showing another example of a semiconductor light emitting device proposed in US Patent Registration No. 7,262,436. For convenience of description, the drawing symbols have been changed.
반도체 발광소자는 성장기판(10), 성장기판(10) 위에 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 그 위에 성장기판(10) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(90, 91, 92)이 형성되어 있다. 제1 전극막(90)은 Ag 반사막, 제2 전극막(91)은 Ni 확산 방지막, 제3 전극막(92)은 Au 본딩층일 수 있다. 식각되어 노출된 제1 반도체층(30) 위에 본딩 패드로 기능하는 전극(80)이 형성되어 있다. 여기서, 전극막(92) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(30) 위에 형성된 전극(80)이 제2 반도체층 위에 형성된 전극막(90, 91, 92)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수도 있다. 여기서 높이의 기준은 성장기판(10)으로부터의 높이일 수 있다. 반도체 발광소자에는 래터럴 칩 또는 플립 칩 이외에 수직 칩 등이 있다.The semiconductor light emitting device includes a growth substrate 10, a first semiconductor layer 30 having a first conductivity on the growth substrate 10, an active layer 40 generating light through recombination of electrons and holes, Second semiconductor layers 50 having second conductivity are sequentially deposited, and three-layered electrode films 90 , 91 , and 92 for reflecting light toward the growth substrate 10 are formed thereon. The first electrode film 90 may be an Ag reflective film, the second electrode film 91 may be a Ni diffusion barrier film, and the third electrode film 92 may be an Au bonding layer. An electrode 80 functioning as a bonding pad is formed on the etched and exposed first semiconductor layer 30 . Here, when the side of the electrode film 92 is electrically connected to the outside, it becomes a mounting surface. The semiconductor light emitting device chip of the form shown in FIG. 2 is particularly referred to as a flip chip. In the case of the flip chip shown in FIG. 2, the electrode 80 formed on the first semiconductor layer 30 is at a lower height than the electrode films 90, 91, and 92 formed on the second semiconductor layer, but may be formed at the same height. it may be possible to Here, the criterion for the height may be the height from the growth substrate 10 . Semiconductor light emitting devices include vertical chips in addition to lateral chips or flip chips.
도 3은 한국 공개특허공보 제2015-0055390호에 기재된 반도체 발광소자의 다른 일 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 일부 변경하였다.3 is a view showing another example of a semiconductor light emitting device described in Korean Patent Publication No. 2015-0055390. For convenience of description, some drawing symbols have been changed.
반도체 발광소자는 플립 칩으로, 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에 복수의 반도체층으로 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 반도체층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 반도체층)이 순차로 증착되어 있다. 버퍼층(20)은 생략될 수 있다. 그 위에 전류 확산을 위한 투광성 전도막(60)과, 본딩 패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30) 위에 본딩 패드로 역할하는 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 또한 반도체 발광소자의 동작 전압을 낮추기 위한 전극 구조로 제1 반도체층(n형 반도체층)에 형성되는 제1 오믹전극(51) 및 제2 반도체층(p형 반도체층)에 형성되는 제2 오믹전극(52)을 포함하고 있다.The semiconductor light emitting device is a flip chip, a growth substrate 10 (eg: sapphire substrate), a buffer layer 20 as a plurality of semiconductor layers on the growth substrate 10, and a first semiconductor layer 30 having a first conductivity (eg: n type semiconductor layer), an active layer (40; eg INGaN/(In)GaN MQWs) generating light through recombination of electrons and holes, a second semiconductor layer 50 having a second conductivity different from the first conductivity (eg: INGaN/(In)GaN MQWs) p-type semiconductor layers) are sequentially deposited. The buffer layer 20 may be omitted. A light-transmissive conductive film 60 for current diffusion and an electrode 70 serving as a bonding pad are formed thereon, and an electrode 80 serving as a bonding pad is formed on the etched and exposed first semiconductor layer 30: Example : Cr/Ni/Au laminated metal pad) is formed. In addition, as an electrode structure for lowering the operating voltage of the semiconductor light emitting device, the first ohmic electrode 51 formed on the first semiconductor layer (n-type semiconductor layer) and the second ohmic electrode 51 formed on the second semiconductor layer (p-type semiconductor layer) Electrodes 52 are included.
최근에는 자외선을 발광하는 반도체 발광소자에 대한 개발이 활발히 이루어지고 있으며 여러가지 장점을 이유로 본딩 패드로 역할하는 전극으로 Au/Sn 합금을 주료 사용하고 있다. 그러나 Au/Sn 합금이 가진 고유의 높은 인장응력(Tensile Stress)으로 이하여 본딩 패드 전극의 수직 아래에 위치하는 금속층, 절연층 또는 반도체층 간에 박리현상(delamination)을 초래하는 문제점이 있다.Recently, semiconductor light emitting devices emitting ultraviolet rays have been actively developed, and Au/Sn alloys are mainly used as electrodes serving as bonding pads for various advantages. However, there is a problem of causing delamination between a metal layer, an insulating layer, or a semiconductor layer positioned vertically below the bonding pad electrode due to the inherent high tensile stress of the Au/Sn alloy.
본 발명은 하나의 양상에서 본딩 패드 전극의 수직 아래에 위치하는 금속층, 절연층 또는 반도체층 간에 박리현상(delamination)을 방지하는 반도체 발광소자를 제공하는 것을 하나의 목적으로 한다.In one aspect, an object of the present invention is to provide a semiconductor light emitting device that prevents delamination between a metal layer, an insulating layer, or a semiconductor layer positioned vertically below a bonding pad electrode.
여기서는, 본 발명의 전체적인 요약(Summary)이 제공되며, 이것이 본 발명의 외연을 제한하는 것으로 이해되어서는 아니된다.A general summary of the present invention is provided herein, which should not be construed as limiting the scope of the present invention.
본 발명에 따른 하나의 양상에 의하면, 반도체 발광소자에 있어서, 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 제1 반도체층 또는 제2 반도체층을 덮는 오믹전극; 및 오믹전극을 덮는 연결전극;을 포함하며, 연결전극은 오믹전극을 노출하는 제1 개구를 포함하는, 반도체 발광소자가 제공된다.According to one aspect according to the present invention, in a semiconductor light emitting device, a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and the first semiconductor layer and the second semiconductor A plurality of semiconductor layers including an active layer interposed between the layers and generating light through recombination of electrons and holes; an ohmic electrode covering the first semiconductor layer or the second semiconductor layer; and a connection electrode covering the ohmic electrode, wherein the connection electrode includes a first opening exposing the ohmic electrode.
본 발명은 하나의 양상에서 본딩 패드 전극의 수직 아래에 위치하는 금속층, 절연층 또는 반도체층 간에 박리현상(delamination)을 방지하는 반도체 발광소자를 제공할 수 있다.In one aspect, the present invention may provide a semiconductor light emitting device that prevents delamination between a metal layer, an insulating layer, or a semiconductor layer positioned vertically below a bonding pad electrode.
도 1은 종래의 반도체 발광소자의 일 예를 보여주는 도면이다.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 다른 예를 보여주는 도면이다.
도 3은 한국 공개특허공보 제2015-0055390호에 기재된 반도체 발광소자의 다른 일 예를 보여주는 도면이다.
도 4는 본 발명의 하나의 구체예에 따른 반도체 발광소자의 일 예를 보여주는 도면이다.
도 5는 본 발명의 하나의 구체예에 따른 반도체 발광소자의 평면도의 일 예를 보여주는 도면이다.
도 6은 본 발명의 하나의 구체예에 따른 반도체 발광소자의 평면도의 또 다른 일 예를 보여주는 도면이다.1 is a view showing an example of a conventional semiconductor light emitting device.
2 is a view showing another example of a semiconductor light emitting device proposed in US Patent Registration No. 7,262,436.
3 is a view showing another example of a semiconductor light emitting device described in Korean Patent Publication No. 2015-0055390.
4 is a view showing an example of a semiconductor light emitting device according to one embodiment of the present invention.
5 is a diagram showing an example of a plan view of a semiconductor light emitting device according to one embodiment of the present invention.
6 is a view showing another example of a plan view of a semiconductor light emitting device according to one embodiment of the present invention.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다.Hereinafter, the present disclosure will be described in detail with reference to the accompanying drawings.
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면이다.4 is a view showing an example of a semiconductor light emitting device according to the present disclosure.
도 4를 참조하면, 본 발명의 하나의 구체예에 따르는 반도체 발광소자(100)는 복수의 반도체층(130, 140, 150), 오믹전극(131, 151), 및 연결전극(132, 152)을 포함할 수 있으며, 연결전극(132, 152)은 오믹전극(131, 151)을 노출하는 제1 개구(133, 153)를 포함할 수 있다.Referring to FIG. 4 , the semiconductor light emitting device 100 according to one embodiment of the present invention includes a plurality of semiconductor layers 130, 140, and 150, ohmic electrodes 131 and 151, and connection electrodes 132 and 152. , and the connection electrodes 132 and 152 may include first openings 133 and 153 exposing the ohmic electrodes 131 and 151 .
복수의 반도체층(130, 140, 150)은 성장기판(110) 위에 순차적으로 증착된다. 성장기판(110)은 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장기판(110)은 최종적으로 제거될 수 있다. A plurality of semiconductor layers 130 , 140 , and 150 are sequentially deposited on the growth substrate 110 . The growth substrate 110 is mainly made of sapphire, SiC, Si, GaN, etc., and the growth substrate 110 can be finally removed.
한편 성장기판(110) 위에 버퍼층(120)이 성장되고, 그 위에 복수의 반도체층(130, 140, 150)이 증착될 수 있으며, 버퍼층(120)은 생략될 수 있으며 도시하지는 않았지만 필요에 따라 추가의 층들이 형성될 수 있다.Meanwhile, a buffer layer 120 may be grown on the growth substrate 110, and a plurality of semiconductor layers 130, 140, and 150 may be deposited thereon. Layers of may be formed.
복수의 반도체층(130, 140, 150)은 성장기판(110)에서 성장하는 제1 도전성을 가지는 제1 반도체층(130; 예 : n형 반도체층), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(150; 예 : p형 반도체층), 및 제1 반도체층(130)과 제2 반도체층(150) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(140)을 포함한다. 복수의 반도체층(130, 140, 150)은 알루미늄갈륨 질화물(AlGaN) 물질을 기반으로 하여 반도체 발광소자(100)가 자외선을 방출할 수 있도록 구성될 수 있다. 특히 300nm 이하의 단파장을 갖는 자외선을 방출할 수 있다.The plurality of semiconductor layers 130, 140, and 150 include a first semiconductor layer 130 having a first conductivity grown on the growth substrate 110 (eg, an n-type semiconductor layer), and a second conductivity different from the first conductivity. A second semiconductor layer 150 (eg, a p-type semiconductor layer), and an active layer 140 interposed between the first semiconductor layer 130 and the second semiconductor layer 150 and generating light through recombination of electrons and holes. includes The plurality of semiconductor layers 130 , 140 , and 150 may be based on an aluminum gallium nitride (AlGaN) material so that the semiconductor light emitting device 100 can emit ultraviolet rays. In particular, it can emit ultraviolet rays having a short wavelength of 300 nm or less.
오믹전극(131, 151)은 제1 오믹전극(131) 및 제2 오믹전극(151)을 포함할 수 있다. 제1 오믹전극(131)은 제1 반도체층(130) 위에 형성되어 제1 반도체층(130)을 덮도록 구성될 수 있고, 제2 오믹전극(151)은 제2 반도체층(150) 위에 형성되어 제2 반도체층(150)을 덮도록 구성될 수 있다.The ohmic electrodes 131 and 151 may include a first ohmic electrode 131 and a second ohmic electrode 151 . The first ohmic electrode 131 may be formed on the first semiconductor layer 130 to cover the first semiconductor layer 130, and the second ohmic electrode 151 is formed on the second semiconductor layer 150. and may be configured to cover the second semiconductor layer 150 .
제1 오믹전극(131)은 Cr, Ti, Al, Ag, Ni, Pt, W, Au, Rh 등의 조합으로 이루어질 수 있다. 예를 들어, 제1 오믹전극(131)은 순차로 적층된 오믹 접촉층(예: Cr, Ti, Ni 등)/반사 금속층(예: Al, Ag, Rh 등)/제1 장벽층(예: Ni, Cr, Ti, W, Pt, TiW 등)/산화반지층(예: Au, Pt 등)/제2 장벽층(예: Cr, Ti, Ni, Pt, Al 등)을 포함할 수 있다. 오믹 접촉층은 일함수가 작은 금속으로 이루어져 제1 반도체층(130)과 오믹 접촉을 이룬다. 반사 금속층은 빛을 반사하여 흡수손실을 줄인다. 제1 장벽층은 반사 금속층과 산화 방지층 간에 확산을 방지한다. 산화 방지층은 제1 장벽층 등의 산화를 방지할 수 있다. 오믹 접촉층은 5Å ~ 500Å의 두께를 가질 수 있고, 반사 금속층은 500Å ~ 10000Å 정도의 두께를 가질 수 있고, 제1 장벽층은 100Å ~ 5000Å 정도의 두께를 가질 수 있고, 산화방지층은 100Å ~ 5000Å 정도의 두께를 가질 수 있고, 제2 장벽층은 10Å ~ 1000Å 정도의 두께를 가질 수 있다. 이와 같은 다층 구조의 제1 오믹전극(131)은 필요에 따라 일부의 층이 생략되거나 새로운 층이 추가될 수도 있다.The first ohmic electrode 131 may be made of a combination of Cr, Ti, Al, Ag, Ni, Pt, W, Au, Rh, or the like. For example, the first ohmic electrode 131 is sequentially stacked with an ohmic contact layer (eg, Cr, Ti, Ni, etc.) / a reflective metal layer (eg, Al, Ag, Rh, etc.) / a first barrier layer (eg, Ni, Cr, Ti, W, Pt, TiW, etc.) / anti-oxidation layer (eg, Au, Pt, etc.) / second barrier layer (eg, Cr, Ti, Ni, Pt, Al, etc.) may be included. The ohmic contact layer is made of a metal having a low work function and forms an ohmic contact with the first semiconductor layer 130 . The reflective metal layer reflects light to reduce absorption loss. The first barrier layer prevents diffusion between the reflective metal layer and the anti-oxidation layer. The anti-oxidation layer can prevent oxidation of the first barrier layer and the like. The ohmic contact layer may have a thickness of 5 Å to 500 Å, the reflective metal layer may have a thickness of 500 Å to 10000 Å, the first barrier layer may have a thickness of 100 Å to 5000 Å, and the anti-oxidation layer may have a thickness of 100 Å to 5000 Å. It may have a thickness of about, and the second barrier layer may have a thickness of about 10 Å ~ 1000 Å. In the first ohmic electrode 131 having such a multilayer structure, some layers may be omitted or new layers may be added as needed.
제2 오믹전극(151)은 Cr, Ti, Al, Ag, Ni, Pt, W, Au, Rh 등의 조합으로 다층으로 이루어질 수 있다. 제2 오믹전극(151)이 제1 오믹전극(131)과 동일한 구조를 가질 필요는 없지만 비슷한 다층 구조를 가질 수 있다. 예를 들어, 제2 오믹전극(151)은 순차로 적층된 접촉층/반사 금속층/제1 장벽층/산화반지층/제2 장벽층을 포함할 수 있다. 다만 반도체 발광소자가 플립 칩인 경우 광추출 효율 향상을 위해 제2 오믹전극(151)은 반사층을 포함하는 것이 바람직하다. The second ohmic electrode 151 may be formed of a multi-layered combination of Cr, Ti, Al, Ag, Ni, Pt, W, Au, Rh, or the like. The second ohmic electrode 151 does not have to have the same structure as the first ohmic electrode 131, but may have a similar multilayer structure. For example, the second ohmic electrode 151 may include a contact layer, a reflective metal layer, a first barrier layer, an oxide layer, and a second barrier layer sequentially stacked. However, when the semiconductor light emitting device is a flip chip, the second ohmic electrode 151 preferably includes a reflective layer to improve light extraction efficiency.
또한 도시하지는 않았지만 제2 오믹전극(151)과 제2 반도체층(150) 사이에는 투광성 도전막이 형성될 수 있다. 특히, 제2 반도체층(150)이 p형 알루미늄갈륨질화물(AlGaN)로 이루어지는 경우 전류 확산 능력이 떨어지므로, 투광성 도전막이 형성되는 것이 바람직하다. 투광성 도전막이 너무 얇게 형성되는 경우 전류 확산에 불리하여 구동 전압이 높아지고, 너무 두껍게 형성되는 경우 빛 흡수로 인해 광추출 효율이 감소될 수 있다. 예를 들어, 투광성 도전막은 ITO, ZnO 또는 Ni 및 Au를 사용하여 투광성 도전막으로 형성되거나, 이와 달리 Ag를 사용하여 반사형 도전막으로도 형성될 수 있다. 다만 파장대가 짧아지는 경우 투광성 도전막에 의한 자외선 흡수 문제가 커지기 때문에 투광성 도전막을 형성하는 것보다는 반사층을 포함한 제2 오믹전극(151)이 제2 반도체층(150)을 대부분 덮어 형성하는 것이 좋다. 바람직하게는 제2 오믹전극(151)이 제2 반도체층(150)의 상면을 90% 이상 덮고 있는 것이 좋다.Also, although not shown, a light-transmitting conductive film may be formed between the second ohmic electrode 151 and the second semiconductor layer 150 . In particular, when the second semiconductor layer 150 is made of p-type aluminum gallium nitride (AlGaN), current spreading ability is deteriorated, so it is preferable to form a light-transmitting conductive film. When the light-transmissive conductive layer is formed too thin, the driving voltage is increased due to disadvantageous current diffusion, and when the light-transmitting conductive layer is formed too thick, light extraction efficiency may be reduced due to light absorption. For example, the light-transmitting conductive film may be formed as a light-transmissive conductive film using ITO, ZnO, or Ni and Au, or may be formed as a reflective conductive film using Ag. However, since the UV absorption problem by the light-transmitting conductive film increases when the wavelength band is shortened, it is preferable to form the second ohmic electrode 151 including the reflective layer covering most of the second semiconductor layer 150 rather than forming the light-transmitting conductive film. Preferably, the second ohmic electrode 151 covers 90% or more of the upper surface of the second semiconductor layer 150 .
연결전극(132, 152)은 오믹전극(131, 151)을 노출하는 제1 개구(133, 153)를 포함할 수 있다. 연결전극(132, 152)은 제1 연결전극(132) 및 제2 연결전극(152)를 포함할 수 있다. 제1 연결전극(132)은 제1 오믹전극(131) 위에 형성되고, 제2 연결전극(152)은 제2 오믹전극(151) 위에 형성될 수 있다. 연결전극(132, 152)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합금을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다. The connection electrodes 132 and 152 may include first openings 133 and 153 exposing the ohmic electrodes 131 and 151 . The connection electrodes 132 and 152 may include a first connection electrode 132 and a second connection electrode 152 . The first connection electrode 132 may be formed on the first ohmic electrode 131 , and the second connection electrode 152 may be formed on the second ohmic electrode 151 . The connection electrodes 132 and 152 may be formed using Cr, Ti, Ni, or an alloy thereof for stable electrical contact, and may include a reflective metal layer such as Al or Ag.
제1 개구(133, 153)는 제1 연결전극(132)에 형성된 제1-1 개구(133) 및 제2 연결전극(152)에 형성된 제2-1 개구(153)를 포함할 수 있다.The first openings 133 and 153 may include a 1-1 opening 133 formed in the first connection electrode 132 and a 2-1 opening 153 formed in the second connection electrode 152 .
이하 제1 연결전극(132) 및 제2 연결전극(152)에 대하여 구체적으로 설명한다.Hereinafter, the first connection electrode 132 and the second connection electrode 152 will be described in detail.
제1 연결전극(132)은 제1 오믹전극(131) 위에 형성되어 제1 오믹전극(131)을 덮도록 구성될 수 있다. 제1 연결전극(132)은 또한 적어도 일부분이 제1 반도체층(130)과 직접 접촉하도록 구성될 수 있다.The first connection electrode 132 may be formed on the first ohmic electrode 131 to cover the first ohmic electrode 131 . At least a portion of the first connection electrode 132 may also be configured to directly contact the first semiconductor layer 130 .
제1 연결전극(132)은 제1 오믹전극(131)을 노출하는 제1-1 개구(133)를 포함할 수 있다. 제1 연결전극(132)이 제1-1 개구(133)를 포함함으로써 제1 연결전극(132)의 표면에 요철구조가 형성될 수 있다. 제1 연결전극(132)의 표면에 형성된 요철구조로 인하여, 이하에서 상세하게 설명하듯이, 본딩 패드 전극의 역할을 하는 제1 패드전극(181)의 수직 하부로 가해지는 인장응력(Tensile Stress) 및/또는 압축응력(Compressive Stress)을 기존의 수평방향에서 수직방향 및 수평방향으로 분산시켜 층간 박리현상을 방지할 수 있다.The first connection electrode 132 may include a 1-1 opening 133 exposing the first ohmic electrode 131 . When the first connection electrode 132 includes the 1-1 opening 133 , a concave-convex structure may be formed on the surface of the first connection electrode 132 . Due to the concavo-convex structure formed on the surface of the first connection electrode 132, as will be described in detail below, tensile stress applied to the vertical lower portion of the first pad electrode 181 serving as a bonding pad electrode And / or compressive stress (Compressive Stress) can be dispersed in the vertical and horizontal directions in the existing horizontal direction to prevent the peeling between layers.
제2 연결전극(152)은 제2 오믹전극(151) 위에 형성되어 제2 오믹전극(151)을 덮도록 구성될 수 있다. 제2 연결전극(152)은 또한 적어도 일부분이 제2 반도체층(150)과 직접 접촉하도록 구성될 수 있다.The second connection electrode 152 may be formed on the second ohmic electrode 151 to cover the second ohmic electrode 151 . At least a portion of the second connection electrode 152 may also be configured to directly contact the second semiconductor layer 150 .
제2 연결전극(152)은 제2 오믹전극(151)을 노출하는 제2-1 개구(153)를 포함할 수 있다. 제2 연결전극(152)이 제2-1 개구(153)를 포함함으로써 제2 연결전극(152)의 표면에 요철구조가 형성될 수 있다. 제2 연결전극(152)의 표면에 형성된 요철구조로 인하여, 이하에서 상세하게 설명하듯이, 본딩 패드 전극의 역할을 하는 제2 패드전극(182)의 수직 하부로 가해지는 인장응력(Tensile Stress) 및/또는 압축응력(Compressive Stress)을 기존의 수평방향에서 수직방향 및 수평방향으로 분산시켜 층간 박리현상을 방지할 수 있다.The second connection electrode 152 may include a 2-1 opening 153 exposing the second ohmic electrode 151 . As the second connection electrode 152 includes the 2-1 opening 153 , a concavo-convex structure may be formed on the surface of the second connection electrode 152 . Due to the concavo-convex structure formed on the surface of the second connection electrode 152, as will be described in detail below, the second pad electrode 182 acting as a bonding pad electrode Tensile stress applied to the vertical lower part And / or compressive stress (Compressive Stress) can be dispersed in the vertical and horizontal directions in the existing horizontal direction to prevent the peeling between layers.
도 5는 본 발명의 하나의 구체예에 따른 반도체 발광소자의 평면도의 일 예를 보여주는 도면이다. 더욱 구체적으로, 도 5는 복수의 반도체층(130, 140, 150), 오믹전극(131, 151), 및 연결전극(132, 152)이 증착된 상태의 반도체 발광소자의 평면도(탑뷰, top view)의 일 예를 보여주는 도면이다.5 is a diagram showing an example of a plan view of a semiconductor light emitting device according to one embodiment of the present invention. More specifically, FIG. 5 is a plan view (top view) of a semiconductor light emitting device in a state in which a plurality of semiconductor layers 130, 140, and 150, ohmic electrodes 131 and 151, and connection electrodes 132 and 152 are deposited. ) It is a drawing showing an example of.
도 5에 도시된 바와 같이, 제1 반도체층(130) 위에 제1 연결전극(132)이 증착되어 있으며, 제1 연결전극(132)에 형성된 제1-1 개구(133)를 통하여 제1 오믹전극(131)이 보여진다. As shown in FIG. 5 , the first connection electrode 132 is deposited on the first semiconductor layer 130, and the first ohmic is passed through the 1-1 opening 133 formed in the first connection electrode 132. Electrode 131 is shown.
이와 유사하게, 제2 반도체층(150) 위에 제2 연결전극(152)이 증착되어 있으며, 제2 연결전극(152)에 형성된 제2-1 개구(153)를 통하여 제2 오믹전극(151)이 보여진다.Similarly, the second connection electrode 152 is deposited on the second semiconductor layer 150, and the second ohmic electrode 151 is formed through the 2-1 opening 153 formed in the second connection electrode 152. this is shown
다시 도 4를 참조하면, 본 발명의 하나의 양상에 따르는 반도체 발광소자(100)는 연결전극(132, 152)을 덮는 절연층(170)을 더욱 포함할 수 있다.Referring back to FIG. 4 , the semiconductor light emitting device 100 according to one aspect of the present invention may further include an insulating layer 170 covering the connection electrodes 132 and 152 .
절연층(170)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수 있다. 절연층(170)은 연결전극(132, 152)을 덮으며, 이에 추가하여 제1 연결전극(132) 주변의 제1 반도체층(130) 및 제2 연결전극(152) 주변의 제2 반도체층(150)을 덮도록 형성될 수도 있으며, 식각에 의해 형성된 복수의 반도체층(130, 140, 150)의 메사 구조의 측벽을 덮도록 구성될 수도 있다.A representative material of the insulating layer 170 is SiO 2 , but is not limited thereto, and SiN, TiO 2 , Al 2 O 3 , Su-8, and the like may be used. The insulating layer 170 covers the connection electrodes 132 and 152, and in addition to this, the first semiconductor layer 130 around the first connection electrode 132 and the second semiconductor layer around the second connection electrode 152. It may be formed to cover 150, or it may be configured to cover sidewalls of the mesa structure of the plurality of semiconductor layers 130, 140, and 150 formed by etching.
절연층(170)은 제1 개구(133, 153)를 통하여 오믹전극(131, 151)을 덮도록 구성될 수 있다. 구체적으로, 절연층(170)은 제1-1 개구(133)를 통하여 제1 오믹전극(131)을 덮도록 구성되며, 제2-1 개구(153)를 통하여 제2 오믹전극(151)을 덮도록 구성될 수 있다.The insulating layer 170 may cover the ohmic electrodes 131 and 151 through the first openings 133 and 153 . Specifically, the insulating layer 170 is configured to cover the first ohmic electrode 131 through the 1-1 opening 133 and covers the second ohmic electrode 151 through the 2-1 opening 153. It can be configured to cover.
절연층(170)은 또한 연결전극(132, 152)을 노출하는 제2 개구(193, 183)를 포함할 수 있다. 구체적으로, 절연층(170)은 제1 연결전극(132)을 노출하는 제1-2 개구(193)를 포함하고, 제2 연결전극(152)을 노출하는 제2-2 개구(183)를 포함할 수 있다. 전술한 바와 같이 연결전극(132, 152)이 제1 개구(133, 153)를 포함하고, 제1 개구(133, 153)를 통하여 절연층(170)이 오믹전극(131, 151)을 덮도록 구성됨으로써, 본딩 패드 전극의 역할을 하는 패드전극(181, 182)의 수직 하부로 가해지는 인장응력(Tensile Stress) 및/또는 압축응력(Compressive Stress)을 기존의 수평방향에서 수직방향 및 수평방향으로 분산시켜 층간 박리현상을 방지할 수 있다. The insulating layer 170 may also include second openings 193 and 183 exposing the connection electrodes 132 and 152 . Specifically, the insulating layer 170 includes the first-second opening 193 exposing the first connection electrode 132 and the second-second opening 183 exposing the second connection electrode 152. can include As described above, the connection electrodes 132 and 152 include the first openings 133 and 153, and the insulating layer 170 covers the ohmic electrodes 131 and 151 through the first openings 133 and 153. By being configured, the tensile stress and / or compressive stress applied to the vertical lower part of the pad electrodes 181 and 182 serving as bonding pad electrodes are reduced from the conventional horizontal direction to the vertical and horizontal directions. Dispersion can prevent interlayer peeling.
연결전극(132, 152)은 또한 제2 개구(193, 183)를 통하여 패드전극(181, 182)과 전기적으로 연결될 수 있다. 구체적으로, 제1 연결전극(132)은 제1-2 개구(193)를 통하여 제1 패드전극(181)과 전기적으로 연결될 수 있고, 제2 연결전극(152)은 제2-2 개구(183)를 통하여 제2 패드전극(182)과 전기적으로 연결될 수 있다.The connection electrodes 132 and 152 may also be electrically connected to the pad electrodes 181 and 182 through the second openings 193 and 183 . Specifically, the first connection electrode 132 may be electrically connected to the first pad electrode 181 through the 1-2 opening 193, and the second connection electrode 152 may be electrically connected to the 2-2 opening 183. ) through which it may be electrically connected to the second pad electrode 182 .
본 발명의 하나의 구체예에서, 연결전극(132, 152)의 어느 하나의 제1 개구(133a, 153a)와 또 다른 제1 개구(133b, 153b) 사이의 영역이 제2 개구(193, 183)를 통하여 패드전극(181, 182)과 전기적으로 연결되도록 구성될 수 있다. 구체적으로, 제1 연결전극(132)의 어느 하나의 제1-1 개구(133a)와 또 다른 제1-1 개구(133b) 사이의 영역이 제1-2 개구(193)를 통하여 제1 패드전극(181)과 전기적으로 연결되도록 구성될 수 있고, 제2 연결전극(152)의 어느 하나의 제2-1 개구(153a)와 또 다른 제2-1 개구(153b) 사이의 영역이 제2-2 개구(183)를 통하여 제2 패드전극(182)과 전기적으로 연결되도록 구성될 수 있다.In one embodiment of the present invention, a region between one first opening (133a, 153a) and another first opening (133b, 153b) of the connection electrodes 132 and 152 is the second opening (193, 183). ) may be configured to be electrically connected to the pad electrodes 181 and 182 through. Specifically, a region between one 1-1 opening 133a and another 1-1 opening 133b of the first connection electrode 132 passes through the 1-2 opening 193 to the first pad. It may be configured to be electrically connected to the electrode 181, and a region between one 2-1 opening 153a and another 2-1 opening 153b of the second connection electrode 152 is the second connection electrode 152. It may be configured to be electrically connected to the second pad electrode 182 through the -2 opening 183 .
본 발명의 하나의 양상에 따르는 반도체 발광소자(100)는 절연층(170)을 덮는 패드전극(181, 182)을 포함할 수 있다. 구체적으로, 절연층(170) 위에 제1 패드전극(181) 및 제2 패드전극(182)이 증착될 수 있다. The semiconductor light emitting device 100 according to one aspect of the present invention may include pad electrodes 181 and 182 covering the insulating layer 170 . Specifically, the first pad electrode 181 and the second pad electrode 182 may be deposited on the insulating layer 170 .
제1 패드전극(181)은 제1-2 개구(193)를 통해 제1 연결전극(132)에 연결되며, 제2 패드전극(182)은 제2-2 개구(183)를 통해 제2 연결전극(152)에 연결된다. 제1 패드전극(181) 및 제2 패드전극(182)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 패드전극(181) 및 제2 패드전극(182)의 높이 차가 크게 나지 않는 것이 중요하다. 본 발명에 따르는 반도체 발광소자에 의하면 제1 패드전극(181) 및 제2 패드전극(182)이 절연층(170) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 패드전극(181) 및 제2 패드전극(182)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.The first pad electrode 181 is connected to the first connection electrode 132 through the 1-2 opening 193, and the second pad electrode 182 is connected to the second connection through the 2-2 opening 183. connected to the electrode 152. The first pad electrode 181 and the second pad electrode 182 may be electrically connected to electrodes provided externally (package, COB, submount, etc.) by means of stud bumps, conductive paste, eutectic bonding, or the like. In the case of eutectic bonding, it is important that the height difference between the first pad electrode 181 and the second pad electrode 182 is not large. According to the semiconductor light emitting device according to the present invention, since the first pad electrode 181 and the second pad electrode 182 can be formed on the insulating layer 170 by the same process, there is almost no height difference between the two electrodes. Therefore, it has advantages in the case of eutectic bonding. When the semiconductor light emitting device is electrically connected to the outside through eutectic bonding, the uppermost portions of the first pad electrode 181 and the second pad electrode 182 are made of a eutectic material such as an Au/Sn alloy or an Au/Sn/Cu alloy. It may be formed of a tick bonding material.
본 발명의 또 다른 구체예에서, 패드전극(181, 182)은 패드전극(181, 182)의 상부표면에 형성된 요철구조를 포함할 수 있다. 구체적으로, 제1 패드전극(181)은 제1 패드전극(181)의 상부표면에 형성된 제1 요철구조를 포함할 수 있고, 제2 패드전극(182)은 제2 패드전극(182)의 상부표면에 형성된 제2 요철구조를 포함할 수 있다.In another embodiment of the present invention, the pad electrodes 181 and 182 may include concavo-convex structures formed on upper surfaces of the pad electrodes 181 and 182 . Specifically, the first pad electrode 181 may include a first concavo-convex structure formed on the upper surface of the first pad electrode 181, and the second pad electrode 182 may include an upper portion of the second pad electrode 182. It may include a second uneven structure formed on the surface.
본 발명의 또 다른 구체예에서, 요철구조는 패드전극(181, 182)의 상부표면 중 제1 개구(133, 153)의 수직 상부에 대응하는 패드전극(181, 182)의 상부표면 영역에만 형성될 수 있다. 구체적으로, 제1 요철구조는 제1 패드전극(181)의 상부표면 중 제1-1 개구(133)의 수직 상부에 대응하는 제1 패드전극(181)의 상부표면 영역에만 형성될 수 있고, 제2 요철구조는 제2 패드전극(182)의 상부표면 중 제2-1 개구(153)의 수직 상부에 대응하는 제2 패드전극(182)의 상부표면 영역에만 형성될 수 있다.In another embodiment of the present invention, the concavo-convex structure is formed only in the upper surface region of the pad electrodes 181 and 182 corresponding to the vertical upper part of the first openings 133 and 153 among the upper surfaces of the pad electrodes 181 and 182. It can be. Specifically, the first concavo-convex structure may be formed only in the upper surface region of the first pad electrode 181 corresponding to the vertical upper part of the 1-1st opening 133 among the upper surfaces of the first pad electrode 181, The second concavo-convex structure may be formed only in the upper surface region of the second pad electrode 182 corresponding to the vertical upper portion of the 2-1st opening 153 among the upper surfaces of the second pad electrode 182 .
본 발명의 또 다른 구체예에서, 요철구조는 패드전극(181, 183)의 상부표면 중 제1 개구(133, 153)의 수직 상부에 대응하는 패드전극(181, 183)의 영역에만 형성된 홈(recess)(194, 184)을 포함하도록 구성될 수 있다. 구체적으로, 제1 요철구조는 제1 패드전극(181)의 상부표면 중 제1-1 개구(133)의 수직 상부에 대응하는 제1 패드전극(181)의 영역에만 형성된 제1 홈(194)을 포함하도록 구성될 수 있고, 제2 요철구조는 제2 패드전극(182)의 상부표면 중 제2-1 개구(153)의 수직 상부에 대응하는 제2 패드전극(182)의 영역에만 형성된 제2 홈(recess)(184)을 포함하도록 구성될 수 있다.In another embodiment of the present invention, the concavo-convex structure is a groove formed only in the region of the pad electrodes 181 and 183 corresponding to the vertical upper part of the first openings 133 and 153 among the upper surfaces of the pad electrodes 181 and 183 ( recess) (194, 184). Specifically, the first concavo-convex structure includes the first groove 194 formed only in the region of the first pad electrode 181 corresponding to the vertical upper part of the 1-1 opening 133 of the upper surface of the first pad electrode 181. , and the second concavo-convex structure is formed only in the region of the second pad electrode 182 corresponding to the vertical upper part of the 2-1st opening 153 among the upper surfaces of the second pad electrode 182. It may be configured to include 2 recesses 184.
전술한 바와 같이, 제1 연결전극(132)이 제1-1 개구(133)를 포함하고 제1 패드전극(181)이 제1 패드전극(181)의 상부표면에 형성된 제1 요철구조를 포함하도록 구성되거나 및/또는, 제2 연결전극(152)이 제2-1 개구(153)를 포함하고 제2 패드전극(182)이 제2 패드전극(182)의 상부표면에 형성된 제2 요철구조를 포함하도록 구성함으로써, 본딩 패드 전극의 역할을 하는 제1 패드전극(181) 및/또는 제2 패드전극(182)의 수직 하부로 가해지는 인장응력(Tensile Stress) 및/또는 압축응력(Compressive Stress)을 기존의 수평방향에서 수직방향 및 수평방향으로 분산시켜 층간 박리현상을 방지할 수 있다.As described above, the first connection electrode 132 includes the 1-1 opening 133 and the first pad electrode 181 includes the first concavo-convex structure formed on the upper surface of the first pad electrode 181. and/or, the second concavo-convex structure in which the second connection electrode 152 includes the 2-1 opening 153 and the second pad electrode 182 is formed on the upper surface of the second pad electrode 182. By configuring to include, tensile stress and / or compressive stress applied to the vertical lower portion of the first pad electrode 181 and / or the second pad electrode 182 serving as bonding pad electrodes ) can be dispersed in the vertical and horizontal directions from the existing horizontal direction to prevent the peeling phenomenon between layers.
도 6은 본 발명의 하나의 구체예에 따른 반도체 발광소자의 평면도의 또 다른 일 예를 보여주는 도면이다. 더욱 구체적으로, 도 6은 도 5에 제시된 반도체 발광소자의 구성에 추가하여 절연층(170) 및 그 상부에 본딩 패드 역할을 하는 전극(181. 182)이 형성된 상태의 반도체 발광소자의 평면도(탑뷰, top view)의 일 예를 보여주는 도면이다.6 is a view showing another example of a plan view of a semiconductor light emitting device according to one embodiment of the present invention. More specifically, FIG. 6 is a plan view (top view) of a semiconductor light emitting device in a state in which an insulating layer 170 and electrodes 181 and 182 serving as bonding pads are formed thereon in addition to the configuration of the semiconductor light emitting device shown in FIG. 5 . , top view) is a diagram showing an example.
도 6에 도시된 바와 같이, 절연층(170) 위에 전극(181, 182)에 형성되어 있으며, 제1 패드전극(181)의 상부표면에 제1 홈(194)이 포함된 제1 요철구조 및 제2 패드전극(182)의 상부표면에 제2 홈(184)이 포함된 제2 요철구조가 형성되어 있다. 제1 홈(194) 및 제2 홈(184)은 하부표면이 막혀 있으므로 제1 홈(194) 및 제2 홈(184)의 아래에 위치하는 절연층(170)은 제1 홈(194) 및 제2 홈(184)을 통하여 보여지지는 않는다.As shown in FIG. 6, a first concave-convex structure formed on the electrodes 181 and 182 on the insulating layer 170 and including a first groove 194 on the upper surface of the first pad electrode 181, and A second uneven structure including a second groove 184 is formed on the upper surface of the second pad electrode 182 . Since the lower surfaces of the first groove 194 and the second groove 184 are blocked, the insulating layer 170 located under the first groove 194 and the second groove 184 is It is not visible through the second groove 184.
이하 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명한다.Hereinafter, an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure will be described.
우선 성장기판(110) 위에 제1 반도체층(130), 활성층(140), 및 제2 반도체층(150)을 순차적으로 형성한 후, 제2 반도체층(150) 및 활성층(140)을 메사(mesa) 식각하여 제1 반도체층(130)이 노출되도록 한다. 여러 개의 반도체층을 제거하는 방법으로 건식 식각 방법, 예를 들어 ICP(Inductively Coupled Plasma)가 사용될 수 있다. 반도체층(130, 140, 150)의 일부를 식각하는 공정은 공지된 기술로서 본 발명이 속하는 기술분야의 통상의 기술자에게 잘 알려져 있다.First, after sequentially forming the first semiconductor layer 130, the active layer 140, and the second semiconductor layer 150 on the growth substrate 110, the second semiconductor layer 150 and the active layer 140 are mesa ( mesa) to expose the first semiconductor layer 130 . A dry etching method, for example, inductively coupled plasma (ICP), may be used as a method of removing several semiconductor layers. A process of etching a portion of the semiconductor layers 130, 140, and 150 is a well-known technique and is well known to those skilled in the art to which the present invention belongs.
다음으로, 노출된 제1 반도체층(130) 및 제2 반도체층(150) 위에 각각 제1 오믹전극(131) 및 제2 오믹전극(151)을 형성한다. 오믹전극(131, 151)은 스퍼터링(Sputtering)법, 전자빔 증착법(Ebeam Evaporation), 열 증착법 등의 방법을 이용하여 형성될 수 있다.Next, a first ohmic electrode 131 and a second ohmic electrode 151 are formed on the exposed first semiconductor layer 130 and the second semiconductor layer 150 , respectively. The ohmic electrodes 131 and 151 may be formed using a method such as a sputtering method, an electron beam evaporation method, or a thermal evaporation method.
다음으로, 연결전극(132, 152)을 형성한다.Next, connection electrodes 132 and 152 are formed.
제1 오믹전극(131)을 덮도록 제1 연결전극(132)을 형성한다. 하나의 구체예에서 제1 반도체층(130)과 직접 접촉하도록 제1 연결전극(132)을 형성할 수 있다.The first connection electrode 132 is formed to cover the first ohmic electrode 131 . In one embodiment, the first connection electrode 132 may be formed to directly contact the first semiconductor layer 130 .
유사하게, 제2 오믹전극(151)을 덮도록 제2 연결전극(152)을 형성한다. 하나의 구체예에서 제2 반도체층(150)과 직접 접촉하도록 제2 연결전극(152)을 형성할 수 있다.Similarly, the second connection electrode 152 is formed to cover the second ohmic electrode 151 . In one embodiment, the second connection electrode 152 may be formed to directly contact the second semiconductor layer 150 .
연결전극(132, 152)을 형성하는 단계에서 포토공정을 사용하여 제1 오믹전극(131) 상부에 복수의 제1-1 개구(133)를 형성하고 제2 오믹전극(151) 상부에 복수의 제2-1 개구(153)를 형성할 수 있다. In the step of forming the connection electrodes 132 and 152, a plurality of 1-1 openings 133 are formed on the top of the first ohmic electrode 131 using a photo process, and a plurality of openings 133 are formed on the top of the second ohmic electrode 151. A 2-1 opening 153 may be formed.
또는 연결전극(132, 152)을 형성한 후 연결전극(132, 152)의 일부를 제거하여 각각 제1-1 개구(133) 및 제 2-1 개구(153)를 형성할 수도 있다.Alternatively, after forming the connection electrodes 132 and 152, portions of the connection electrodes 132 and 152 may be removed to form the 1-1 opening 133 and the 2-1 opening 153, respectively.
연결전극(132, 152)에 형성된 제1-1 개구(133) 및 제 2-1 개구(153)를 통하여 각각 제1 오믹전극(131) 및 제2 오믹전극(151)이 노출될 수 있다.The first ohmic electrode 131 and the second ohmic electrode 151 may be exposed through the 1-1 opening 133 and the 2-1 opening 153 formed in the connection electrodes 132 and 152, respectively.
다음으로 제1 연결전극(132) 및 제2 연결전극(152)을 덮는 절연층(170)을 형성한다. 절연층(170)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수 있다. 절연층(170)은 제1-1 개구(133) 및 제2-1 개구(153)를 통하여 각각 제1 오믹전극(131) 및 제2 오믹전극(151)을 덮도록 형성된다.Next, an insulating layer 170 covering the first connection electrode 132 and the second connection electrode 152 is formed. A representative material of the insulating layer 170 is SiO 2 , but is not limited thereto, and SiN, TiO 2 , Al 2 O 3 , Su-8, and the like may be used. The insulating layer 170 is formed to cover the first ohmic electrode 131 and the second ohmic electrode 151 through the 1-1st opening 133 and the 2-1st opening 153, respectively.
이후, 절연층(170)에 제1-2 개구(193) 및 제2-2 개구(183)를 형성한다. 제1-2 개구(193) 및 제2-2 개구(183)는 각각 제1 패드전극(181)과 제1 연결전극(132), 그리고 제2 패드전극(182)과 제2 연결전극(152)의 전기적 연결을 위해 적절한 위치에 형성된다. Thereafter, a first-second opening 193 and a second-second opening 183 are formed in the insulating layer 170 . The 1-2 opening 193 and the 2-2 opening 183 are the first pad electrode 181 and the first connection electrode 132, and the second pad electrode 182 and the second connection electrode 152, respectively. ) is formed at an appropriate location for electrical connection.
본 발명의 하나의 구체예에서, 절연층(170)에 형성되는 제1-2 개구(193)는 제1 연결전극(132)의 어느 하나의 제1-1 개구(133a)와 또 다른 제1-1 개구(133b) 사이의 영역 상부에 형성되고, 제2-2 개구(183)는 제2 연결전극(152)의 어느 하나의 제2-1 개구(153a)와 또 다른 제2-1 개구(153b) 사이의 영역 상부에 형성된다.In one embodiment of the present invention, the 1-2 opening 193 formed in the insulating layer 170 is different from any one 1-1 opening 133a of the first connection electrode 132. It is formed on the upper part of the region between the -1 openings 133b, and the 2-2 opening 183 is a 2-1 opening 153a and another 2-1 opening of the second connection electrode 152. (153b) is formed on the upper part of the region.
다음으로, 스퍼터링 장비, E-빔 장비 등을 이용하여 절연층(170) 위에 제1 패드전극(181) 및 제2 패드전극(182)이 증착될 수 있다. 제1 패드전극(181)은 제1-2 개구(193)를 통해 제1 연결전극(132)에 연결되며, 제2 패드전극(182)은 제2-2 개구(183)를 통해 제2 연결전극(152)에 연결된다. Next, the first pad electrode 181 and the second pad electrode 182 may be deposited on the insulating layer 170 using sputtering equipment, E-beam equipment, or the like. The first pad electrode 181 is connected to the first connection electrode 132 through the 1-2 opening 193, and the second pad electrode 182 is connected to the second connection through the 2-2 opening 183. connected to the electrode 152.
본 발명의 하나의 구체예에서, 제1 연결전극(132)의 어느 하나의 제1-1 개구(133a)와 또 다른 제1-1 개구(133b) 사이의 영역이 제1-2 개구(193)를 통하여 제1 패드전극(181)과 전기적으로 연결될 수 있으며, 제2 연결전극(152)의 어느 하나의 제2-1 개구(153a)와 또 다른 제2-1 개구(153b) 사이의 영역이 제2-2 개구(183)를 통하여 제2 패드전극(182)과 전기적으로 연결될 수 있다.In one embodiment of the present invention, a region between one 1-1 opening 133a and another 1-1 opening 133b of the first connection electrode 132 is the 1-2 opening 193 ) through which it can be electrically connected to the first pad electrode 181, and a region between one 2-1st opening 153a and another 2-1st opening 153b of the second connection electrode 152. It may be electrically connected to the second pad electrode 182 through the 2-2 opening 183 .
다음으로, 제1 패드전극(181) 및 제2 패드전극(182)의 상부 표면에 각각 제1 요철구조 및 제2 요철구조를 형성한다. Next, a first concavo-convex structure and a second concavo-convex structure are formed on the upper surfaces of the first pad electrode 181 and the second pad electrode 182, respectively.
제1 요철구조는 제1 패드전극(181)의 상부표면 중 제1-1 개구(133)의 수직 상부에 대응하는 제1 패드전극(181)의 상부표면 영역에만 형성될 수 있고, 제2 요철구조는 제2 패드전극(182)의 상부표면 중 제2-1 개구(153)의 수직 상부에 대응하는 제2 패드전극(182)의 상부표면 영역에만 형성될 수 있다.The first concavo-convex structure may be formed only in the upper surface area of the first pad electrode 181 corresponding to the vertical upper portion of the 1-1 opening 133 among the upper surfaces of the first pad electrode 181, and the second concavo-convex structure The structure may be formed only in the upper surface region of the second pad electrode 182 corresponding to the vertical upper portion of the 2-1st opening 153 among the upper surfaces of the second pad electrode 182 .
제1 요철구조는 제1 패드전극(181)의 상부표면 중 제1-1 개구(133)의 수직 상부에 대응하는 제1 패드전극(181)의 영역에만 형성된 제1 홈(recess)(194)을 포함하도록 구성될 수 있고, 제2 요철구조는 제2 패드전극(182)의 상부표면 중 제2-1 개구(153)의 수직 상부에 대응하는 제2 패드전극(182)의 영역에만 형성된 제2 홈(recess)(184)을 포함하도록 구성될 수 있다.The first concavo-convex structure includes a first recess 194 formed only in the region of the first pad electrode 181 corresponding to the vertical upper part of the 1-1 opening 133 of the upper surface of the first pad electrode 181. , and the second concavo-convex structure is formed only in the region of the second pad electrode 182 corresponding to the vertical upper part of the 2-1st opening 153 among the upper surfaces of the second pad electrode 182. It may be configured to include 2 recesses 184.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Hereinafter, various embodiments of the present disclosure will be described.
(1) 반도체 발광소자에 있어서, 제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 제1 반도체층 또는 제2 반도체층을 덮는 오믹전극; 및 오믹전극을 덮는 연결전극;을 포함하며, 연결전극은 오믹전극을 노출하는 제1 개구를 포함하는, 반도체 발광소자.(1) In a semiconductor light emitting device, a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and interacting with electrons a plurality of semiconductor layers including an active layer generating light through recombination of holes; an ohmic electrode covering the first semiconductor layer or the second semiconductor layer; and a connection electrode covering the ohmic electrode, wherein the connection electrode includes a first opening exposing the ohmic electrode.
(2) 연결전극을 덮는 절연층; 및 절연층을 덮는 패드전극;을 더욱 포함하며, 절연층은 제1 개구를 통하여 오믹전극을 덮도록 구성되며, 절연층은 연결전극을 노출하는 제2 개구를 포함하며, 연결전극은 제2 개구를 통하여 패드전극과 전기적으로 연결되는, 반도체 발광소자.(2) an insulating layer covering the connection electrode; and a pad electrode covering the insulating layer, wherein the insulating layer is configured to cover the ohmic electrode through the first opening, the insulating layer includes a second opening exposing the connecting electrode, and the connecting electrode has the second opening. A semiconductor light emitting device electrically connected to the pad electrode through.
(3) 연결전극의 어느 하나의 제1 개구와 또 다른 제1 개구 사이의 영역이 제2 개구를 통하여 패드전극과 전기적으로 연결되는, 반도체 발광소자.(3) A semiconductor light emitting device in which a region between one first opening of the connection electrode and another first opening is electrically connected to the pad electrode through the second opening.
(4) 패드전극은 패드전극의 상부표면에 형성된 요철구조를 포함하는, 반도체 발광소자.(4) A semiconductor light emitting device in which the pad electrode includes a concavo-convex structure formed on an upper surface of the pad electrode.
(5) 요철구조는 패드전극의 상부표면 중 제1 개구의 수직 상부에 대응하는 패드전극의 상부표면 영역에만 형성되는, 반도체 발광소자.(5) The semiconductor light emitting device, wherein the concavo-convex structure is formed only in the upper surface region of the pad electrode corresponding to the vertical upper part of the first opening among the upper surfaces of the pad electrode.
(6) 요철구조는 패드전극의 상부표면 중 제1 개구의 수직 상부에 대응하는 패드전극의 영역에만 형성된 홈을 포함하는, 반도체 발광소자.(6) The concavo-convex structure includes a groove formed only in a region of the pad electrode corresponding to a vertical upper portion of the first opening among the upper surfaces of the pad electrode.
(7) 제2 반도체층은 p형 반도체층인, 반도체 발광소자.(7) A semiconductor light emitting device in which the second semiconductor layer is a p-type semiconductor layer.
(8) 제1 반도체층은 n형 반도체층인, 반도체 발광소자.(8) A semiconductor light emitting device in which the first semiconductor layer is an n-type semiconductor layer.
100: 반도체 발광소자
130: 제1 반도체층
140: 제2 반도체층
150: 제3 반도체층
131, 151: 오믹전극
132, 152: 연결전극
181, 182: 패드전극100: semiconductor light emitting element
130: first semiconductor layer
140: second semiconductor layer
150: third semiconductor layer
131, 151: ohmic electrode
132, 152: connection electrode
181, 182: pad electrode
Claims (8)
제1 도전성을 갖는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 갖는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층;
제1 반도체층 또는 제2 반도체층을 덮는 오믹전극; 및
오믹전극을 덮는 연결전극;
을 포함하며,
연결전극은 오믹전극을 노출하는 제1 개구를 포함하며,
연결전극을 덮는 절연층; 및
절연층을 덮는 패드전극;
을 더욱 포함하며,
절연층은 제1 개구를 통하여 오믹전극을 덮도록 구성되며,
절연층은 연결전극을 노출하는 제2 개구를 포함하며,
연결전극은 제2 개구를 통하여 패드전극과 전기적으로 연결되며,
패드전극은 패드전극의 상부표면에 형성된 요철구조를 포함하는, 반도체 발광소자. In the semiconductor light emitting device,
A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer to generate light through recombination of electrons and holes a plurality of semiconductor layers including an active layer;
an ohmic electrode covering the first semiconductor layer or the second semiconductor layer; and
a connection electrode covering the ohmic electrode;
Including,
The connection electrode includes a first opening exposing the ohmic electrode,
an insulating layer covering the connection electrode; and
a pad electrode covering the insulating layer;
Including more,
The insulating layer is configured to cover the ohmic electrode through the first opening,
The insulating layer includes a second opening exposing the connection electrode,
The connecting electrode is electrically connected to the pad electrode through the second opening,
The pad electrode includes a concavo-convex structure formed on an upper surface of the pad electrode, a semiconductor light emitting device.
연결전극의 어느 하나의 제1 개구와 또 다른 제1 개구 사이의 영역이 제2 개구를 통하여 패드전극과 전기적으로 연결되는, 반도체 발광소자.The method of claim 1,
A semiconductor light emitting device in which a region between one first opening of the connection electrode and another first opening is electrically connected to the pad electrode through the second opening.
요철구조는 패드전극의 상부표면 중 제1 개구의 수직 상부에 대응하는 패드전극의 상부표면 영역에만 형성되는, 반도체 발광소자.The method of claim 1,
The semiconductor light emitting device, wherein the concave-convex structure is formed only in an upper surface region of the pad electrode corresponding to a vertical upper portion of the first opening among upper surfaces of the pad electrode.
요철구조는 패드전극의 상부표면 중 제1 개구의 수직 상부에 대응하는 패드전극의 영역에만 형성된 홈을 포함하는, 반도체 발광소자.The method of claim 5,
The concave-convex structure includes a groove formed only in a region of the pad electrode corresponding to a vertical upper portion of the first opening among upper surfaces of the pad electrode.
제2 반도체층은 p형 반도체층인, 반도체 발광소자.The method of claim 1,
The second semiconductor layer is a p-type semiconductor layer, the semiconductor light emitting device.
제1 반도체층은 n형 반도체층인, 반도체 발광소자.The method of claim 7,
The first semiconductor layer is an n-type semiconductor layer, a semiconductor light emitting device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210138085A KR102557323B1 (en) | 2021-10-18 | 2021-10-18 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210138085A KR102557323B1 (en) | 2021-10-18 | 2021-10-18 | Semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230054963A KR20230054963A (en) | 2023-04-25 |
| KR102557323B1 true KR102557323B1 (en) | 2023-07-19 |
Family
ID=86101533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210138085A KR102557323B1 (en) | 2021-10-18 | 2021-10-18 | Semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102557323B1 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101638120B1 (en) * | 2014-03-31 | 2016-07-11 | 주식회사 세미콘라이트 | Semiconductor light emitting device |
| KR20150055390A (en) | 2013-11-13 | 2015-05-21 | 주식회사 세미콘라이트 | Semiconductor light emitting device |
| KR101561203B1 (en) * | 2014-03-31 | 2015-10-20 | 주식회사 세미콘라이트 | Semiconductor light emitting device |
-
2021
- 2021-10-18 KR KR1020210138085A patent/KR102557323B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230054963A (en) | 2023-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7221591B2 (en) | light emitting element | |
| US8552447B2 (en) | Semiconductor light-emitting element | |
| JP4449405B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP2005277372A (en) | Semiconductor light emitting device and its manufacturing method | |
| KR20080075368A (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| JP2007103689A (en) | Semiconductor light emitting device | |
| KR102588170B1 (en) | Semiconductor light emitting device having a reflector layer of multilayer structure | |
| KR101209163B1 (en) | Semiconductor light emitting device | |
| KR101103963B1 (en) | Light emitting device and fabrication method thereof | |
| JP5608340B2 (en) | Semiconductor light emitting device | |
| CN113571622A (en) | Light emitting diode and preparation method thereof | |
| JP2015177087A (en) | Semiconductor light emitting device and manufacturing method for the same | |
| WO2002071450A2 (en) | Led lead for improved light extraction | |
| TWI625870B (en) | Method of manufacuring semiconductor light emitting device | |
| JP2005302803A (en) | Nitride semiconductor light emitting element and its manufacturing method | |
| KR102557323B1 (en) | Semiconductor light emitting device | |
| KR20220086167A (en) | Semiconductor light emitting device | |
| KR20130071834A (en) | Semiconductor light emitting device | |
| KR102557328B1 (en) | Semiconductor light emitting device | |
| CN113380932B (en) | Structure of flip-chip light emitting diode and manufacturing method thereof | |
| TWI728270B (en) | Semiconductor devices and manufacturing methods thereof | |
| JP2007042682A (en) | Composite semiconductor device of semiconductor light emitting element and protection element, and its manufacturing method | |
| KR102664236B1 (en) | Semiconductor light emitting device | |
| KR101591966B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| KR101199494B1 (en) | Semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |