JP2007042682A - Composite semiconductor device of semiconductor light emitting element and protection element, and its manufacturing method - Google Patents

Composite semiconductor device of semiconductor light emitting element and protection element, and its manufacturing method Download PDF

Info

Publication number
JP2007042682A
JP2007042682A JP2005222106A JP2005222106A JP2007042682A JP 2007042682 A JP2007042682 A JP 2007042682A JP 2005222106 A JP2005222106 A JP 2005222106A JP 2005222106 A JP2005222106 A JP 2005222106A JP 2007042682 A JP2007042682 A JP 2007042682A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor layer
light emitting
main
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005222106A
Other languages
Japanese (ja)
Inventor
Yasuhiro Kamii
康宏 神井
Junji Sato
純治 佐藤
Tetsuji Moku
哲次 杢
Airei Niwa
愛玲 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2005222106A priority Critical patent/JP2007042682A/en
Publication of JP2007042682A publication Critical patent/JP2007042682A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To make compact a composite semiconductor device of a semiconductor light emitting element and a protection element. <P>SOLUTION: The composite semiconductor device includes a silicon semiconductor substrate (1) and a main semiconductor region (2). The main semiconductor region 2 is divided into a light emitting element (12) and a protection element (13) by grooves (11). In the protection element (13), a Schottky barrier diode is formed as the protection element. A first electrode (3) includes a first portion (18) which serves for a bonding pad. In top view, the protection element (13) is arranged within the first portion (18). The first electrode (3) and a second electrode (4) work as electrodes for both the light emitting element and the protection element. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は半導体発光素子とこれを過電圧から保護するための保護素子との複合半導体装置に関する。     The present invention relates to a composite semiconductor device including a semiconductor light emitting element and a protection element for protecting the semiconductor light emitting element from overvoltage.

近年、半導体発光素子として、窒化物半導体材料を使用した発光素子が注目されている。この発光素子によれば、365nm〜550nm程度の範囲内の波長の光を発光させることができる。   In recent years, light-emitting elements using nitride semiconductor materials have attracted attention as semiconductor light-emitting elements. According to this light emitting element, light having a wavelength in the range of about 365 nm to 550 nm can be emitted.

ところで、この種の窒化物半導体材料を使用した発光素子は、静電破壊耐量が比較的小さく、例えば100Vよりも高いサージ電圧が印加されると、破壊に到ることがある。静電保護の為、発光素子と共にダイオードやコンデンサ等の保護素子を同−パッケージ内に搭載することが考えられるが、部品点数が増大する。この問題を解決すために、単一の半導体基板内に発光素子と保護素子を集積化することが特許文献1(特開平10−200159号公報)及び特許文献2(特開平10−65215号公報)において提案されている。即ち、特許文献1には、サファイア基板上に発光素子と保護用ダイオードとを設け、保護用ダイオードを発光素子に並列接続することが開示されている。また、特許文献2には、サファイア基板上に形成された発光素子の隣りにショットキーダイオードを配置することが開示されている。   By the way, a light-emitting element using this type of nitride semiconductor material has a relatively small electrostatic breakdown resistance, and may be broken when a surge voltage higher than 100 V, for example, is applied. For electrostatic protection, it may be possible to mount a protective element such as a diode or a capacitor together with the light emitting element in the same package, but the number of parts increases. In order to solve this problem, it is possible to integrate a light emitting element and a protective element in a single semiconductor substrate. Patent Document 1 (Japanese Patent Laid-Open No. 10-200159) and Patent Document 2 (Japanese Patent Laid-Open No. 10-65215) ). That is, Patent Document 1 discloses that a light emitting element and a protective diode are provided on a sapphire substrate, and the protective diode is connected in parallel to the light emitting element. Patent Document 2 discloses that a Schottky diode is arranged next to a light emitting element formed on a sapphire substrate.

しかし、特許文献1及び2に記載の半導体発光装置では、保護素子を構成する領域が非発光領域となるため、半導体素子に占める有効発光面積が小さくなる。換言すれば、所望の発光強度を有する半導体発光装置を得るためには、素子の平面サイズが大きくなる。
また、発光素子と保護素子とを電気的に接続するための配線導体が必要であり、素子横造が複雑になる。
特開平10−200159号公報 特開平10−65215号公報
However, in the semiconductor light emitting devices described in Patent Documents 1 and 2, since the region constituting the protection element is a non-light emitting region, the effective light emitting area in the semiconductor element is reduced. In other words, in order to obtain a semiconductor light emitting device having a desired light emission intensity, the planar size of the element is increased.
In addition, a wiring conductor for electrically connecting the light emitting element and the protective element is necessary, and the lateral structure of the element is complicated.
Japanese Patent Laid-Open No. 10-200159 Japanese Patent Laid-Open No. 10-65215

本発明が解決しようとする課題は、保護素子を伴なった半導体発光装置の小型化を図ることが困難なことである。従って、本発明の目的は、半導体発光素子と保護素子との複合半導体装置の小型化を図ることである。   The problem to be solved by the present invention is that it is difficult to reduce the size of a semiconductor light emitting device with a protective element. Accordingly, an object of the present invention is to reduce the size of a composite semiconductor device including a semiconductor light emitting element and a protection element.

上記課題を解決するための本発明は、
一方の主面と他方の主面とを有し且つ少なくとも前記一方の主面を含む部分が導電性を有している基板と、
前記基板の前記一方の主面の上に配置された第1導電型を有する第1の半導体層と前記第1の半導体層の上に配置された第2導電型を有する第2の半導体層とを備え、且つ前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離されている主半導体領域と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極と、
前記主半導体領域の前記保護素子部分を使用して形成され且つ前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つのショットキーバリアダイオードから成る保護素子を含む過電圧保護手段と、
前記基板に接続された第2の電極と、
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置に係わるものである。
The present invention for solving the above problems is as follows.
A substrate having one main surface and the other main surface and at least a portion including the one main surface having conductivity;
A first semiconductor layer having a first conductivity type disposed on the one main surface of the substrate; and a second semiconductor layer having a second conductivity type disposed on the first semiconductor layer; And a light emitting element portion and a groove having a depth from the surface of the second semiconductor layer to the surface of the first semiconductor layer or a depth deeper than the light emitting element portion and the light emitting element portion are protected from overvoltage. A main semiconductor region separated into a protection element portion of
Covering only part of the surface of the second semiconductor layer of the light emitting element part of the main semiconductor region and covering at least part of the surface of the second semiconductor layer of the protection element part of the main semiconductor region. And a light emitting element disposed between the first part and the second semiconductor layer of the light emitting element part, the first part having a dimension capable of bonding the conductive member. A second portion electrically connected to the second semiconductor layer of the portion, and disposed between the first portion and the second semiconductor layer of the protection element portion, and of the protection element portion A first electrode comprising a third portion in contact with the second semiconductor layer;
Overvoltage protection means including a protection element formed of at least one Schottky barrier diode formed using the protection element portion of the main semiconductor region and connected in parallel to the light emitting element portion of the main semiconductor region; ,
A second electrode connected to the substrate;
The present invention relates to a composite semiconductor device including a semiconductor light emitting element and a protection element.

なお、請求項2に示すように、前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第2の半導体層と前記基板とを電気的に接続するための導電体層とから成ることが望ましい。
また、請求項3に示すように、前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は、前記ショットキーバリアダイオードを形成するために前記主半導体領域の前記保護素子部分の前記第2の半導体層にショットキー接触している一端と前記基板に電気的に接続されている他端とを有する導電体層を備えていることが望ましい。
また、請求項4に示すように、前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は第1のショットキーバリアダイオードと第2のショットキーバリアダイオードとを含み、前記第1のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成され、前記第2のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層の前記第3の部分が接触している位置から離れた位置にショットキー接触している導電体層によって形成され、前記導電体層は前記基板に接続されていることが望ましい。
また、請求項5に示すように、前記基板は半導体基板であり、前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は第1のショットキーバリアダイオードと第2のショットキーバリアダイオードと前記第1及び第2のショットキーバリアダイオードを相互に接続するための導電体層を含み、前記第1のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成され、前記導電体層は前記主半導体領域の前記保護素子部分の前記第2の半導体層の前記第3の部分が接触している位置から離れた位置に接触している一端部と前記第2のショットキーバリアダイオードを形成するために前記基板にショットキー接触している他端部とを有していることが望ましい。
また、請求項6に示すように、前記溝は前記基板に達しないで前記第1の半導体層の少なくとも一部を残存させる深さを有し、前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第2の半導体層と前記保護素子部分の前記第1の半導体層とを電気的に接続するための導電体層とから成ることが望ましい。
また、請求項7に示すように、前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層における前記第3の部分が接触している位置から離れた位置に接触している一端部と前記主半導体領域の前記保護素子部分の前記第1の半導体層に接触している他端部とを有する導電体層から成り、前記保護素子としてのショットキーバリアダイオードを形成するために前記導電体層の前記一端部と前記他端部とのいずれか一方又は両方が前記主半導体領域の前記保護素子部分にショットキー接触していることが望ましい。
また、請求項8に示すように、請求項7記載の半導体発光素子と保護素子との複合半導体装置において、前記過電圧保護手段の別の前記保護素子としてのショットキーバリアダイオードを形成するために前記第1の電極の前記第3の部分が前記主半導体領域の前記保護素子部分の前記第2の半導体層にショットキー接触していることが望ましい。
また、請求項9に示すように、前記主半導体領域は、更に、前記第1の半導体層と前記第2の半導体層との間に配置されたアンドープ半導体層を有していることが望ましい。
また、請求項10に示すように、更に、前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面に配置され且つ前記第1の電極の前記第2の部分に接続された光透過性導電膜を有していることが望ましい。
また、請求項11に示すように、更に、前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面に配置され且つ前記第1の電極の前記第2の部分に接続され且つ開口を有している補助導電体層を備えていることが望ましい。
また、請求項12に示すように、前記主半導体領域の前記溝の壁面と前記第1の電極との間に絶縁膜が配置されていることが望ましい。
また、請求項13に示すように、前記主半導体領域の前記保護素子部分の全部が第1の電極の前記第1の部分で覆われていることが望ましい。
また、請求項14に示すように、更に、前記基板と前記主半導体領域との間に配置された導電体層を有し、前記導電体層によって前記基板と前記主半導体領域とが貼合されていることが望ましい。
また、請求項15に示すように、半導体発光素子と保護素子との複合半導体装置を製造するために、
一方の主面と他方の主面とを有し且つ導電性を有している基板を用意する工程と、
前記基板の上に第1導電型を有する第1の半導体層と第2の導電型を有する第2の半導体層とを含む主半導体領域を気相成長させる工程と、
前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極を形成する工程と、
前記基板に接続された第2の電極を形成する工程と
を備えていることが望ましい。
また、請求項16に示すように、半導体発光素子と保護素子との複合半導体装置を製造するために、
半導体を成長させるための成長用基板を用意する工程と、
前記成長用基板の上に第1導電型を有する第1の半導体層と第2導電型を有する第2の半導体層とを含む主半導体領域を気相成長させる工程と、
前記主半導体領域の前記第2の半導体層に導電性を有する支持基板を貼り合せる工程と、
前記成長用基板を除去する工程と、
前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極を形成する工程と、
前記基板に接続された第2の電極を形成する工程と
を備えていることが望ましい。
According to a second aspect of the present invention, the groove has a depth that reaches the one main surface of the substrate from the surface of the second semiconductor layer, and the overvoltage protection means includes the depth of the main semiconductor region. A Schottky barrier diode formed by Schottky contact of the third portion of the first electrode with respect to the second semiconductor layer of the protective element portion; the second semiconductor layer of the protective element portion; and the substrate. And a conductive layer for electrically connecting the two.
According to a third aspect of the present invention, the groove has a depth reaching the one main surface of the substrate from the surface of the second semiconductor layer, and the overvoltage protection means includes the Schottky barrier diode. A conductive layer having one end in Schottky contact with the second semiconductor layer of the protection element portion of the main semiconductor region and the other end electrically connected to the substrate for forming; It is desirable that
According to a fourth aspect of the present invention, the trench has a depth reaching the one main surface of the substrate from the surface of the second semiconductor layer, and the overvoltage protection means is a first Schottky barrier diode. And a second Schottky barrier diode, wherein the first Schottky barrier diode is formed of the third portion of the first electrode with respect to the second semiconductor layer of the protection element portion of the main semiconductor region. The second Schottky barrier diode is formed by Schottky contact, and the second Schottky barrier diode is shot at a position away from a position where the third portion of the second semiconductor layer is in contact with the protective element portion of the main semiconductor region. It is preferable that the conductor layer is formed by a conductor layer in key contact, and the conductor layer is connected to the substrate.
Further, according to a fifth aspect of the present invention, the substrate is a semiconductor substrate, and the groove has a depth reaching from the surface of the second semiconductor layer to the one main surface of the substrate, and the overvoltage protection means Includes a first Schottky barrier diode, a second Schottky barrier diode, and a conductor layer for interconnecting the first and second Schottky barrier diodes, the first Schottky barrier diode comprising: Formed by Schottky contact of the third portion of the first electrode to the second semiconductor layer of the protection element portion of the main semiconductor region, the conductor layer being formed of the protection element portion of the main semiconductor region The second Schottky barrier diode is formed with one end of the second semiconductor layer in contact with a position away from the position where the third portion is in contact with the second semiconductor layer. It is desirable to have the other end portion in contact Schottky the substrate in order.
According to a sixth aspect of the present invention, the trench has a depth that does not reach the substrate and leaves at least a part of the first semiconductor layer, and the overvoltage protection unit includes the main semiconductor region. A Schottky barrier diode formed by Schottky contact of the third portion of the first electrode with respect to the second semiconductor layer of the protection element portion; the second semiconductor layer of the protection element portion; and the protection It is desirable to comprise a conductor layer for electrically connecting the first semiconductor layer of the element portion.
According to a seventh aspect of the present invention, the overvoltage protection means contacts a position away from a position where the third portion in the second semiconductor layer of the protection element portion of the main semiconductor region is in contact. A conductive layer having one end that is in contact with the first semiconductor layer of the protection element portion of the main semiconductor region, and forms a Schottky barrier diode as the protection element Therefore, it is preferable that one or both of the one end and the other end of the conductor layer are in Schottky contact with the protection element portion of the main semiconductor region.
Further, as shown in claim 8, in the composite semiconductor device of the semiconductor light emitting element and the protection element according to claim 7, the Schottky barrier diode as another protection element of the overvoltage protection means is formed. The third portion of the first electrode is preferably in Schottky contact with the second semiconductor layer of the protection element portion of the main semiconductor region.
According to a ninth aspect of the present invention, it is desirable that the main semiconductor region further includes an undoped semiconductor layer disposed between the first semiconductor layer and the second semiconductor layer.
The light further disposed on the surface of the second semiconductor layer of the light emitting element portion of the main semiconductor region and connected to the second portion of the first electrode as defined in claim 10. It is desirable to have a transparent conductive film.
Further, as shown in claim 11, further, the light emitting element portion of the main semiconductor region is disposed on the surface of the second semiconductor layer and connected to the second portion of the first electrode and has an opening. It is desirable to have an auxiliary conductor layer having
According to a twelfth aspect of the present invention, it is desirable that an insulating film is disposed between a wall surface of the groove in the main semiconductor region and the first electrode.
According to a thirteenth aspect of the present invention, it is desirable that the entire protective element portion of the main semiconductor region is covered with the first portion of the first electrode.
Moreover, as shown in Claim 14, it has a conductor layer arrange | positioned between the said board | substrate and the said main semiconductor area | region, and the said board | substrate and the said main semiconductor area | region are bonded by the said conductor layer. It is desirable that
Further, as shown in claim 15, in order to manufacture a composite semiconductor device of a semiconductor light emitting element and a protective element,
Preparing a substrate having one main surface and the other main surface and having conductivity;
Vapor-phase-growing a main semiconductor region including a first semiconductor layer having a first conductivity type and a second semiconductor layer having a second conductivity type on the substrate;
The main semiconductor region and the light emitting element portion are protected from overvoltage by a groove having a depth from the surface of the second semiconductor layer to the surface of the first semiconductor layer or a groove having a depth deeper than this. Separating the protective element portion for
Forming a Schottky barrier diode as at least one protection element connected in parallel to the light emitting element portion of the main semiconductor region using the protection element portion of the main semiconductor region;
Covering only part of the surface of the second semiconductor layer of the light emitting element part of the main semiconductor region and covering at least part of the surface of the second semiconductor layer of the protection element part of the main semiconductor region. And a light emitting element disposed between the first part and the second semiconductor layer of the light emitting element part, the first part having a dimension capable of bonding the conductive member. A second portion electrically connected to the second semiconductor layer of the portion, and disposed between the first portion and the second semiconductor layer of the protection element portion, and of the protection element portion Forming a first electrode comprising a third portion in contact with the second semiconductor layer;
And a step of forming a second electrode connected to the substrate.
Further, as shown in claim 16, in order to manufacture a composite semiconductor device of a semiconductor light emitting element and a protective element,
Preparing a growth substrate for growing a semiconductor;
Vapor-phase-growing a main semiconductor region including a first semiconductor layer having a first conductivity type and a second semiconductor layer having a second conductivity type on the growth substrate;
Bonding a conductive support substrate to the second semiconductor layer of the main semiconductor region; and
Removing the growth substrate;
The main semiconductor region and the light emitting element portion are protected from overvoltage by a groove having a depth from the surface of the second semiconductor layer to the surface of the first semiconductor layer or a groove having a depth deeper than this. Separating the protective element portion for
Forming a Schottky barrier diode as at least one protection element connected in parallel to the light emitting element portion of the main semiconductor region using the protection element portion of the main semiconductor region;
Covering only part of the surface of the second semiconductor layer of the light emitting element part of the main semiconductor region and covering at least part of the surface of the second semiconductor layer of the protection element part of the main semiconductor region. And a light emitting element disposed between the first part and the second semiconductor layer of the light emitting element part, the first part having a dimension capable of bonding the conductive member. A second portion electrically connected to the second semiconductor layer of the portion, and disposed between the first portion and the second semiconductor layer of the protection element portion, and of the protection element portion Forming a first electrode comprising a third portion in contact with the second semiconductor layer;
And a step of forming a second electrode connected to the substrate.

本発明は次の効果を有する。
(1)保護素子を形成すための少なくとも一部が、平面的に見て、即ち基板の一方の主面に対して垂直な方向から見て、第1の電極のパッド電極機能を有している第1の部分の下に配置されている。従って、半導体発光素子の光取り出し面積の低減を抑制して保護素子を形成することができ、半導体発光素子と保護素子との複合半導体装置の小型化を図ることができる。
(2)第1の電極のパッド電極機能を有している第1の部分は半導体発光素子の外部接続部分として機能する他に、半導体発光素子と保護素子との相互接続部分としても機能するので、半導体発光素子の一方の端と保護素子の一方の端との相互接続が容易に達成される。従って、半導体発光素子と保護素子との複合半導体装置の構成が単純化され、小型化及び低コスト化が達成せれる。
(3)基板の少なくとも一方の主面を含む部分が導電性を有しているので、基板によって半導体発光素子の他方の端と保護素子の他方の端との相互接続が容易に達成される。従って、半導体発光素子と保護素子との複合半導体装置の構成が単純化され、小型化及び低コスト化が達成せれる。
(4)第2の半導体層の表面から第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離し、主半導体領域の保護素子部分を使用してショットキーバリアダイオードを形成し、このショットキーバリアダイオードを保護素子として使用するので、保護素子を容易に形成することができる。
The present invention has the following effects.
(1) At least a part for forming the protective element has a pad electrode function of the first electrode as viewed in a plane, that is, as viewed from a direction perpendicular to one main surface of the substrate. Disposed under the first portion. Therefore, the protective element can be formed while suppressing the reduction of the light extraction area of the semiconductor light emitting element, and the composite semiconductor device including the semiconductor light emitting element and the protective element can be downsized.
(2) Since the first part having the pad electrode function of the first electrode functions as an external connection part of the semiconductor light emitting element, it also functions as an interconnection part between the semiconductor light emitting element and the protection element. The interconnection between one end of the semiconductor light emitting element and one end of the protection element is easily achieved. Therefore, the structure of the composite semiconductor device including the semiconductor light emitting element and the protection element is simplified, and downsizing and cost reduction can be achieved.
(3) Since the portion including at least one main surface of the substrate has conductivity, the substrate can easily achieve the interconnection between the other end of the semiconductor light emitting element and the other end of the protective element. Therefore, the structure of the composite semiconductor device including the semiconductor light emitting element and the protection element is simplified, and downsizing and cost reduction can be achieved.
(4) The main semiconductor region and the light emitting element part are protected from overvoltage by the groove having a depth from the surface of the second semiconductor layer to the surface of the first semiconductor layer or a groove having a depth deeper than this. Since the Schottky barrier diode is formed by using the protection element portion of the main semiconductor region and the Schottky barrier diode is used as the protection element, the protection element can be easily formed. Can do.

次に、図1〜図12を参照して本発明の実施形態を説明する。   Next, an embodiment of the present invention will be described with reference to FIGS.

図1に示す本発明の実施例1に従う発光素子としての発光ダイオードと保護素子としてのショットキーバリアダイオードとの複合半導体装置は、基板1と、発光ダイオード及びショットキーバリアダイオードを構成するために基板1の上に配置された主半導体領域2と、主半導体領域2に接続された第1の電極3と、基板1に接続された第2の電極4と、光透過性導電膜16と、ショットキーバリアダイオードを接続するための導電体層22と、光透過性絶縁膜23とを有している。次に図1の各部を詳しく説明する。   A composite semiconductor device of a light emitting diode as a light emitting element and a Schottky barrier diode as a protective element according to the first embodiment of the present invention shown in FIG. 1 includes a substrate 1 and a substrate for constituting the light emitting diode and the Schottky barrier diode. A main semiconductor region 2 disposed on the substrate 1, a first electrode 3 connected to the main semiconductor region 2, a second electrode 4 connected to the substrate 1, a light-transmissive conductive film 16, and a shot It has a conductor layer 22 for connecting a key barrier diode, and a light transmissive insulating film 23. Next, each part of FIG. 1 will be described in detail.

基板1は導電型決定用不純物としてボロン、インジウム等の3族元素を含むp型単結晶シリコンから成り、一方の主面5と他方の主面6とを有している。基板1のp型不純物濃度は、例えば5×1018〜5×1019 cm-3程度あり、抵抗率は0,0001Ω・cm〜0.01Ω・cm程度である。従って、基板1は導電性を有し、第1及び第2の電極3,4間の電流通路として機能する。更に、基板1は、主半導体領域2のエピタキシャル成長のための基板としての機能、及び発光素子部分及び保護素子部分の支持体としての機能を有する。基板1の好ましい厚みは比較的厚い200〜500μmである。 The substrate 1 is made of p-type single crystal silicon containing a group III element such as boron or indium as an impurity for determining the conductivity type, and has one main surface 5 and the other main surface 6. The p-type impurity concentration of the substrate 1 is, for example, about 5 × 10 18 to 5 × 10 19 cm −3, and the resistivity is about 0,0001 Ω · cm to 0.01 Ω · cm. Accordingly, the substrate 1 has conductivity and functions as a current path between the first and second electrodes 3 and 4. Further, the substrate 1 has a function as a substrate for epitaxial growth of the main semiconductor region 2 and a function as a support for the light emitting element portion and the protection element portion. A preferable thickness of the substrate 1 is 200 to 500 μm which is relatively thick.

発光素子及び保護素子の主要部を構成するための主半導体領域2は、n型バッファ層7とn型半導体層(第1の半導体層)8とアンドープ半導体層9とp型半導体層(第2の半導体層)10とから成り、基板1の上に周知の気相成長法によって形成されている。   The main semiconductor region 2 for constituting the main part of the light emitting element and the protective element includes an n-type buffer layer 7, an n-type semiconductor layer (first semiconductor layer) 8, an undoped semiconductor layer 9, and a p-type semiconductor layer (second semiconductor layer). The semiconductor layer 10 is formed on the substrate 1 by a known vapor deposition method.

主半導体領域2は、溝11によって外周側の発光素子部分12と中央の保護素子部分13とに分離されている。溝11は主半導体領域2の一方の主面14即ちp型半導体層10の表面から基板1の一方の主面5に至るように形成され且つ中央の保護素子部分13を囲むように配置されている。従って、図2に示すように、保護素子部分13を囲むように発光素子部分12が配置されている。
主半導体領域2の発光素子部分12はダブルヘテロ接合構造の発光ダイオードを構成する部分であって、この発光素子部分12のn型半導体層(第1の半導体層)8はn型クラッド層として機能し、導電型決定不純物が添加されていないアンドープ半導体層9は活性層として機能し、p型半導体層(第2の半導体層)10はp型クラッド層として機能する。
主半導体領域2の保護素子部分13は発光ダイオードを保護するための保護素子としてのショットキーバリアダイオードを構成する部分であって、p型半導体層(第2の半導体層)10がショットキーバリアダイオードのための半導体層として使用されている。
The main semiconductor region 2 is separated by a groove 11 into a light emitting element portion 12 on the outer peripheral side and a protective element portion 13 at the center. The groove 11 is formed so as to extend from one main surface 14 of the main semiconductor region 2, that is, the surface of the p-type semiconductor layer 10 to one main surface 5 of the substrate 1, and is disposed so as to surround the central protection element portion 13. Yes. Therefore, as shown in FIG. 2, the light emitting element portion 12 is disposed so as to surround the protection element portion 13.
The light emitting element portion 12 of the main semiconductor region 2 is a portion constituting a light emitting diode having a double heterojunction structure, and the n-type semiconductor layer (first semiconductor layer) 8 of the light emitting element portion 12 functions as an n-type cladding layer. The undoped semiconductor layer 9 to which no conductivity type determining impurity is added functions as an active layer, and the p-type semiconductor layer (second semiconductor layer) 10 functions as a p-type cladding layer.
The protection element portion 13 of the main semiconductor region 2 is a portion constituting a Schottky barrier diode as a protection element for protecting the light emitting diode, and the p-type semiconductor layer (second semiconductor layer) 10 is a Schottky barrier diode. Is used as a semiconductor layer.

主半導体領域2のn型バッファ層7は、図示を簡単にするために1つの層で示されているが、実際には複数の第1の層(例えばAlN層)と複数の第2の層(例えばGaN層)とから成り、第1の層と第2の層とが交互に配置されている。なお、バッファ層7の最も下に第1の層が配置される。
バッファ層7の第1の層は、Al(アルミニウム)を含む窒化物半導体であることが望ましく、例えば、
化学式 AlxyGa1-x-y
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される材料に不純物を添加したものから成る。即ち、第1の層は、例えばAlN(窒化アルミニウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)、AlInGaN(窒化ガリウム インジウム アルミニウム)、AlBN(窒化ボロン アルミニウム)、AlBGaN(窒化ガリウム ボロン アルミニウム)及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料から成る。アルミニウムを含む第1の層の格子定数及び熱膨張係数は第2の層よりもシリコンから成る基板1に近い。
第2の層は、バッファ層10の緩衝機能を更に高めるためのものであって、Alを含まないか又はAlの割合が第1の層のAlの割合よりも小さいn型窒化物半導体から成る。この条件を満足させることができる第2の層は、例えば、
化学式 AlabGa1-a-b
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a<1、
0≦b<1、
a+b≦1、
a<x
を満足させる数値、
で示される材料にn型不純物を添加したものから成る。即ち、第2の層は、例えばGaN(窒化ガリウム)、AlInN(窒化インジウム、アルミニウム)、AlGaN(窒化ガリウム アルミニウム)、AlInGaN(窒化ガリウム インジウム アルミニウム)、AlBN(窒化ボロン アルミニウム)、AlBGaN(窒化ガリウム ボロン アルミニウム)及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料から成る。第2の層におけるAl(アルミニウム)の増大により発生する恐れのあるクラックを防ぐためにAlの割合を示すaの値を0≦a<0.2、即ち0又は0よりも大きく且つ0.2よりも小さくすることが望ましい。
第1の層の好ましい厚みは、0.5nm〜5nmである。第1の層の厚みが0.5nm未満の場合には上面に形成される主半導体領域2の平坦性が良好に保てなくなる。第1の層の厚みが5nmを超えると、量子力学的トンネル効果が得られなくなる。第2の層の好ましい厚みは、0.5nm〜200nmである。第2の層の厚みが0.5nm未満の場合には上面に形成されるn型半導体層8とアンドープ半導体層9とp型半導体層10の平坦性が良好に保てなくなる。第2の層の厚みが200nmを超えると、バッファ層7にクラックが発生する恐れがある。
なお、バッファ層7を例えばAlN層のみ又はn型GaN層のみで形成することもできる。また、バッファ層7を省いてn型半導体層8を基板1の上に直接に形成することもできる。
また、図1では、p型シリコン半導体の基板1の上に窒化物半導体から成るn型バッファ層7が形成されているが、このヘテロ接合界面の電圧降下は比較的小さい。即ち、p型シリコン半導体の基板1とn型バッファ層7との間に図示されていない合金化層が生じるため、複合半導体装置に順方向バイアス電圧を印加した時のヘテロ接合界面における電圧降下は比較的小さい。
The n-type buffer layer 7 in the main semiconductor region 2 is shown as one layer for the sake of simplicity of illustration, but in practice, a plurality of first layers (for example, an AlN layer) and a plurality of second layers are shown. (For example, a GaN layer), and the first layer and the second layer are alternately arranged. A first layer is disposed at the bottom of the buffer layer 7.
The first layer of the buffer layer 7 is preferably a nitride semiconductor containing Al (aluminum), for example,
Formula Al x M y Ga 1-xy N
Here, the M is at least one element selected from In (indium) and B (boron),
X and y are 0 <x ≦ 1,
0 ≦ y <1,
x + y ≦ 1
Satisfying the numerical value,
It consists of what added the impurity to the material shown by. That is, the first layer includes, for example, AlN (aluminum nitride), AlInN (indium aluminum nitride), AlGaN (gallium aluminum nitride), AlInGaN (gallium indium aluminum nitride), AlBN (boron aluminum nitride), AlBGaN (gallium nitride boron aluminum). ) And AlBInGaN (gallium nitride indium boron aluminum). The lattice constant and the thermal expansion coefficient of the first layer containing aluminum are closer to the substrate 1 made of silicon than the second layer.
The second layer is for further enhancing the buffering function of the buffer layer 10 and is made of an n-type nitride semiconductor that does not contain Al or that has a smaller proportion of Al than the proportion of Al in the first layer. . The second layer that can satisfy this condition is, for example,
Chemical formula Al a M b Ga 1-ab N
Here, the M is at least one element selected from In (indium) and B (boron),
A and b are defined as 0 ≦ a <1,
0 ≦ b <1,
a + b ≦ 1,
a <x
Satisfying the numerical value,
It is made of an n-type impurity added to the material shown in FIG. That is, the second layer is formed of, for example, GaN (gallium nitride), AlInN (indium nitride, aluminum), AlGaN (gallium aluminum nitride), AlInGaN (gallium indium aluminum nitride), AlBN (boron aluminum nitride), AlBGaN (gallium nitride boron). Aluminum) and AlBInGaN (gallium nitride indium boron aluminum). In order to prevent cracks that may occur due to an increase in Al (aluminum) in the second layer, the value of a indicating the proportion of Al is 0 ≦ a <0.2, ie, 0 or greater than 0 and greater than 0.2 It is desirable to make it smaller.
The preferred thickness of the first layer is 0.5 nm to 5 nm. When the thickness of the first layer is less than 0.5 nm, the flatness of the main semiconductor region 2 formed on the upper surface cannot be kept good. When the thickness of the first layer exceeds 5 nm, the quantum mechanical tunnel effect cannot be obtained. The preferred thickness of the second layer is 0.5 nm to 200 nm. When the thickness of the second layer is less than 0.5 nm, the flatness of the n-type semiconductor layer 8, the undoped semiconductor layer 9, and the p-type semiconductor layer 10 formed on the upper surface cannot be kept good. If the thickness of the second layer exceeds 200 nm, the buffer layer 7 may be cracked.
Note that the buffer layer 7 can be formed of, for example, only an AlN layer or only an n-type GaN layer. Alternatively, the n-type semiconductor layer 8 can be formed directly on the substrate 1 without the buffer layer 7.
In FIG. 1, an n-type buffer layer 7 made of a nitride semiconductor is formed on a p-type silicon semiconductor substrate 1, but the voltage drop at the heterojunction interface is relatively small. That is, since an alloying layer (not shown) is formed between the p-type silicon semiconductor substrate 1 and the n-type buffer layer 7, the voltage drop at the heterojunction interface when a forward bias voltage is applied to the composite semiconductor device is Relatively small.

バッファ層7の上に配置されたn型半導体層8は、
化学式 AlabGa1-a-b
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される窒化物半導体から成ることが望ましく、GaN等のn型窒化ガリウム系化合物半導体から成ることが更に望ましい。なお、発光素子部分12におけるn型半導体層8はn型クラッド層としての機能を有する。
The n-type semiconductor layer 8 disposed on the buffer layer 7 is:
Chemical formula Al a M b Ga 1-ab N
Here, the M is at least one element selected from In (indium) and B (boron),
A and b are defined as 0 ≦ a ≦ 1,
0 ≦ b <1,
a + b ≦ 1
a <x
Satisfying the numerical value,
It is desirable to consist of the nitride semiconductor shown by these, and it is still more desirable to consist of n-type gallium nitride type compound semiconductors, such as GaN. The n-type semiconductor layer 8 in the light emitting element portion 12 has a function as an n-type cladding layer.

ダブルヘテロ構造を形成するためにn型半導体層8の上に配置されたアンドープ半導体層9は、
化学式 AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、を満足する数値、
で示される窒化物半導体から成ることが望ましい。なお、アンドープ半導体層9は、発光素子部分12において活性層として機能するものである。図1ではアンドープ半導体層9が1つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、アンドープ半導体層9を1つの層で構成することもできる。また、アンドープ半導体層9の代りにn型又はp型不純物がドーピングされた半導体層を設けることもできる。また、アンドープ半導体層9を省いてホモヘテロ構造にすることもできる。
An undoped semiconductor layer 9 disposed on the n-type semiconductor layer 8 in order to form a double heterostructure,
Chemical formula Al x In y Ga 1-xy N,
Where x and y are 0 ≦ x <1,
A numerical value satisfying 0 ≦ y <1,
It is desirable to consist of the nitride semiconductor shown by these. The undoped semiconductor layer 9 functions as an active layer in the light emitting element portion 12. In FIG. 1, the undoped semiconductor layer 9 is schematically shown as one layer, but actually has a well-known multiple quantum well structure. Of course, the undoped semiconductor layer 9 can also be comprised by one layer. Further, a semiconductor layer doped with n-type or p-type impurities may be provided in place of the undoped semiconductor layer 9. Further, a homoheterostructure can be formed by omitting the undoped semiconductor layer 9.

アンドープ半導体層9の上に配置されたp型半導体層10は、
化学式 AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、
x+y≦1
を満足する数値、
で示される窒化物半導体にp型不純物をドーピングしたものから成ることが望ましい。この実施例では、p型半導体層10が厚さ500nmのp型GaNで形成されている。このp型半導体層10は、発光素子部分12においてp型クラッド層として機能し、保護素子部分13において第1の電極3とショットキーダイオードを形成する半導体層として機能する。
The p-type semiconductor layer 10 disposed on the undoped semiconductor layer 9 is
Chemical formula Al x In y Ga 1-xy N,
Where x and y are 0 ≦ x <1,
0 ≦ y <1,
x + y ≦ 1
Satisfying the numerical value,
It is desirable that the nitride semiconductor shown in FIG. In this embodiment, the p-type semiconductor layer 10 is formed of p-type GaN having a thickness of 500 nm. The p-type semiconductor layer 10 functions as a p-type cladding layer in the light emitting element portion 12, and functions as a semiconductor layer that forms the Schottky diode with the first electrode 3 in the protection element portion 13.

第1の電極3は、ボンディングパッド電極と呼ぶこともできるものであって、平坦な頂面17を有し、ボンディングパッド部分とも呼ぶことができる第1の部分18と、発光素子接続部分とも呼ぶことができる第2の部分19と、保護素子接続部分とも呼ぶことができる第3の部分20とを有している。   The first electrode 3 can also be referred to as a bonding pad electrode, has a flat top surface 17, has a first portion 18 that can also be referred to as a bonding pad portion, and is also referred to as a light emitting element connection portion. It has a second part 19 that can be used and a third part 20 that can also be called a protective element connecting part.

第1の電極3の第1の部分18は、平面的に見て、即ち基板1の一方の主面に対して垂直な方向から見て、主半導体領域2の発光素子部分12の表面の一部のみを覆い且つ主半導体領域2の保護素子部分13の表面の全部を覆い且つ破線で示すAl(アルミニウム)ワイヤ又はAu(金)ワイヤ等の導電体部材21をボンディングすることができる寸法(面積及び厚み)を有している。この第1の部分18は発光素子部分12から発生した光の透過を完全に又はほぼ完全に阻止する厚みを有する。主半導体領域2の発光素子部分12の表面の大部分は第1の部分18によって覆われていないので、主半導体領域2の発光素子部分12から発生した光は発光素子部分12の表面の第1の部分18によって覆われていない部分から外部に取り出される。   The first portion 18 of the first electrode 3 is a part of the surface of the light emitting element portion 12 of the main semiconductor region 2 when viewed in plan, that is, when viewed from a direction perpendicular to one main surface of the substrate 1. Dimensions (area) that can bond a conductor member 21 such as an Al (aluminum) wire or an Au (gold) wire that covers only the portion and covers the entire surface of the protective element portion 13 of the main semiconductor region 2 and indicated by a broken line. And thickness). The first portion 18 has a thickness that completely or almost completely prevents transmission of light generated from the light emitting element portion 12. Since most of the surface of the light emitting element portion 12 in the main semiconductor region 2 is not covered by the first portion 18, the light generated from the light emitting element portion 12 in the main semiconductor region 2 is the first on the surface of the light emitting element portion 12. It is taken out from the part which is not covered by the part 18.

第1の電極3の破線で区画して示す第2の部分19は、溝11の外周側に設けられた発光素子部分12のp型半導体層10上において、第1の部分18と光透過性導電膜16との間に配置され、発光素子部分12のp型半導体層10に対して光透過性導電膜16を介して電気的に低抵抗(オーミック)接続されている。なお、図1では第1の電極3の第2の部分19が光透過性導電膜16を介して発光素子部分12のp型半導体層10に接続されているが、第2の部分19を発光素子部分12のp型半導体層10に直接に接続することもできる。   The second portion 19 shown by the broken line of the first electrode 3 is light transmissive with the first portion 18 on the p-type semiconductor layer 10 of the light emitting element portion 12 provided on the outer peripheral side of the groove 11. It is disposed between the conductive film 16 and electrically connected to the p-type semiconductor layer 10 of the light emitting element portion 12 through a light-transmitting conductive film 16 with low resistance (ohmic). In FIG. 1, the second portion 19 of the first electrode 3 is connected to the p-type semiconductor layer 10 of the light-emitting element portion 12 through the light-transmitting conductive film 16, but the second portion 19 emits light. It can also be directly connected to the p-type semiconductor layer 10 of the element portion 12.

第1の電極3の破線で区画して示す第3の部分20は、第1の部分18と保護素子部分13のp型半導体層10との間に配置され且つ保護素子部分13のp型半導体層10にショットキー接触している。従って、第1の電極3の第3の部分20とp型半導体層10とによって保護素子として機能するショットキーバリアダイオードが形成されている。  The third portion 20 shown by the broken line of the first electrode 3 is disposed between the first portion 18 and the p-type semiconductor layer 10 of the protection element portion 13 and is a p-type semiconductor of the protection element portion 13. The layer 10 is in Schottky contact. Accordingly, the third portion 20 of the first electrode 3 and the p-type semiconductor layer 10 form a Schottky barrier diode that functions as a protection element.

第1の電極3は、導電体部材21によって発光素子部分12をこの外部に接続するためのボンディングパッド電極としての機能の他に、保護素子として機能するショットキーバリアダイオードを形成する機能、更に、発光素子部分12と保護素子部分13とを接続する機能も有し、例えば、AI(アルミニウム)、Ti−AI(チタンーアルミニウム)等の仕事関数の小さい金属又は合金で形成されている。
なお、第1の電極3の第1の部分18と第2の部分19と第3の部分20のいずれか1つ又は2つ又は全てを互いに異なる金属又は合金で形成することもできる。例えば、全てが異なる金属又は合金で形成される場合、第2の部分19は光透過性導電膜16を介してp型半導体層10に対してオーミック接触する材料で形成され、第3の部分20はp型半導体層10に対してショットキー接触する材料で形成され、第1の部分18は第2の部分19と第3の部分20との両方に接続可能な材料で形成される。第2の部分19の好ましい材料は仕事関数の比較的大きい金属又は合金又は一般にITOと呼ばれている酸化インジゥムと酸化錫との混合物であり、第3の部分20の好ましい材料は仕事関数の比較的小さいAI(アルミニウム)、Ti−AI(チタンーアルミニウム)等の金属又は合金であり、第1の部分18の好ましい材料は導電部材21との密着性がよい金属又は合金である。ちなみに、第2の部分19がp型半導体層10にオーミック接触する材料である場合には、第2の部分19を光透過性導電膜16を介さずにp型半導体層10に直接に接続することもできる。
この実施例では図2から明らかなように第1の電極3の平面形状は4角形であるが、これを円形又は多角形等の別の形状に変形することができる。また、半導体基板1の平面形状を円形等に変形することができる。
The first electrode 3 has a function of forming a Schottky barrier diode that functions as a protective element, in addition to a function as a bonding pad electrode for connecting the light emitting element portion 12 to the outside by the conductor member 21, It also has a function of connecting the light emitting element portion 12 and the protective element portion 13, and is formed of, for example, a metal or alloy having a low work function such as AI (aluminum) or Ti-AI (titanium-aluminum).
Note that any one, two, or all of the first portion 18, the second portion 19, and the third portion 20 of the first electrode 3 can be formed of different metals or alloys. For example, when all are formed of different metals or alloys, the second portion 19 is formed of a material that is in ohmic contact with the p-type semiconductor layer 10 through the light-transmitting conductive film 16, and the third portion 20 is formed. Is formed of a material that makes a Schottky contact with the p-type semiconductor layer 10, and the first portion 18 is formed of a material that can be connected to both the second portion 19 and the third portion 20. The preferred material of the second portion 19 is a relatively high work function metal or alloy or a mixture of indium oxide and tin oxide, commonly referred to as ITO, and the preferred material of the third portion 20 is a work function comparison. It is a metal or alloy such as AI (aluminum), Ti-AI (titanium-aluminum), etc., which is small, and a preferable material for the first portion 18 is a metal or alloy having good adhesion to the conductive member 21. Incidentally, when the second portion 19 is made of a material that is in ohmic contact with the p-type semiconductor layer 10, the second portion 19 is directly connected to the p-type semiconductor layer 10 without using the light-transmitting conductive film 16. You can also
In this embodiment, as apparent from FIG. 2, the planar shape of the first electrode 3 is a quadrangular shape, but it can be transformed into another shape such as a circular shape or a polygonal shape. Further, the planar shape of the semiconductor substrate 1 can be changed to a circle or the like.

主半導体領域2の発光素子部分12の主面即ちp型半導体層10の表面のほぼ全部に配置され且つp型半導体層10及び第1の電極3の第2の部分19に対して低抵抗接触している光透過性導電膜16は、第1の電極3の第2の部分19を通る電流を発光素子部分12の全体に広げる機能を有する。主半導体領域2の発光素子部分12から発生した光の取り出しを可能にするために、光透過性導電膜16を、例えば厚さ100nm程度の酸化インジゥムと酸化錫との混合物(ITO)の膜とすることが望ましい。しかし、光透過性導電膜16をNi、Pt、Pd,Rh,Ru,Os,Ir,Ag,Auから選択された1種の金属膜、又はこれらの合金膜によって形成することもできる。
なお、光透過性導電膜16は主半導体領域2の発光素子部分12の全領域に電流を均一に流すために有効である。
The main semiconductor region 2 is disposed on almost the entire main surface of the light emitting element portion 12, that is, the surface of the p-type semiconductor layer 10 and has a low resistance contact with the p-type semiconductor layer 10 and the second portion 19 of the first electrode 3 The transparent conductive film 16 has a function of spreading the current passing through the second portion 19 of the first electrode 3 over the entire light emitting element portion 12. In order to enable extraction of light generated from the light emitting element portion 12 of the main semiconductor region 2, the light-transmitting conductive film 16 is made of, for example, an indium oxide and tin oxide mixture (ITO) film having a thickness of about 100 nm. It is desirable to do. However, the light-transmitting conductive film 16 can be formed of one metal film selected from Ni, Pt, Pd, Rh, Ru, Os, Ir, Ag, and Au, or an alloy film thereof.
The light-transmitting conductive film 16 is effective for allowing a current to flow uniformly in the entire region of the light emitting element portion 12 in the main semiconductor region 2.

過電圧保護素子としてのショットキーバリアダイオードを主半導体領域2の発光素子部分12の発光ダイオードに並列接続するために、例えば仕事関数が比較的大きいITO(酸化インジゥムと酸化錫との混合物)等から成る接続導電体層22が主半導体領域2の保護素子部分13の側面に沿って配置されている。この接続導電体層22の一端部は保護素子部分13のp型半導体層10の第1の電極3の第3の部分20が接触している位置から離れた位置にオーミック接触し、この他端部はp型の基板1にオーミック接触している。更に詳細に説明すると、接続導電体層22は、保護素子部分13のp型半導体層10の上面の外周部分と側面との両方にオーミック接触し、更にアンドープ半導体層9とn型半導体層8とバッファ層7との側面にも配置され、更にp型の基板1の上にオーミック接触している。接続導電体層22と第1の電極3の第3の部分20との間は絶縁膜23で電気的に分離されている。
なお、図1の主半導体領域2の保護素子部分13のバッファ層7,n型半導体層8及びアンドープ半導体層9は保護素子としてのショットキーバリアダイオードの構成に直接に関与していない。従って、これ等の側面が接続導電体層22によって電気的に短絡されていても、ショットキーバリアダイオードは正常に動作する。
発光素子部分12の発光ダイオードに所定値以上の逆方向電圧が印加された時に、保護素子部分13のショットキーバリアダイオードが導通状態となり、主半導体領域2の保護素子部分13が実質的に短絡状態になり、発光素子部分12の発光ダイオードに印加される逆方向電圧が低減され、発光ダイオードが過電圧から保護される。
なお、この実施例では製造を容易にするために接続導電体層22が光透過性導電膜16と同一の材料で同一の工程で形成されている。
In order to connect a Schottky barrier diode as an overvoltage protection element in parallel to the light emitting diode of the light emitting element portion 12 of the main semiconductor region 2, it is made of, for example, ITO (a mixture of indium oxide and tin oxide) having a relatively large work function. A connection conductor layer 22 is disposed along the side surface of the protection element portion 13 in the main semiconductor region 2. One end of the connection conductor layer 22 is in ohmic contact with a position away from the position where the third portion 20 of the first electrode 3 of the p-type semiconductor layer 10 of the protection element portion 13 is in contact, and the other end. The part is in ohmic contact with the p-type substrate 1. More specifically, the connection conductor layer 22 is in ohmic contact with both the outer peripheral portion and the side surface of the upper surface of the p-type semiconductor layer 10 of the protection element portion 13. Further, the undoped semiconductor layer 9 and the n-type semiconductor layer 8 It is also arranged on the side surface with the buffer layer 7 and is in ohmic contact with the p-type substrate 1. The connection conductor layer 22 and the third portion 20 of the first electrode 3 are electrically separated by an insulating film 23.
Note that the buffer layer 7, the n-type semiconductor layer 8, and the undoped semiconductor layer 9 of the protection element portion 13 in the main semiconductor region 2 of FIG. 1 are not directly involved in the configuration of the Schottky barrier diode as the protection element. Therefore, even when these side surfaces are electrically short-circuited by the connection conductor layer 22, the Schottky barrier diode operates normally.
When a reverse voltage of a predetermined value or more is applied to the light emitting diode of the light emitting element portion 12, the Schottky barrier diode of the protective element portion 13 becomes conductive, and the protective element portion 13 of the main semiconductor region 2 is substantially short-circuited. Thus, the reverse voltage applied to the light emitting diode of the light emitting element portion 12 is reduced, and the light emitting diode is protected from overvoltage.
In this embodiment, the connecting conductor layer 22 is formed of the same material and the same process as the light-transmitting conductive film 16 in order to facilitate the manufacture.

接続導電体層22と第1の電極3との間を電気的に分離するために絶縁膜23が両者の間に配置されている。また、絶縁膜23は主半導体領域2の発光素子部分12と第1の電極3との間を電気的に分離するために主半導体領域2の発光素子部分12の側面及び光透過性導電膜16の上にも配置されている。
この実施例では製造を容易にするために接続導電体層22の上の絶縁膜と主半導体領域2の発光素子部分12の側面及び光透過性導電膜16上の絶縁膜との両方が光透過性を有する同一の材料で且つ同一の工程で形成されている。しかし、これ等を互いに異なる材料で形成することもできる。例えば、接続導電体層22と第1の電極3との間に光透過性を有さない絶縁膜を形成し、発光素子部分12の側面及び光透過性導電膜16上に光透過性を有する絶縁膜を形成することができる。
In order to electrically isolate the connection conductor layer 22 and the first electrode 3, an insulating film 23 is disposed between them. The insulating film 23 is formed on the side surface of the light emitting element portion 12 in the main semiconductor region 2 and the light-transmitting conductive film 16 in order to electrically isolate the light emitting element portion 12 in the main semiconductor region 2 from the first electrode 3. It is also placed on top.
In this embodiment, both the insulating film on the connection conductor layer 22 and the side surface of the light emitting element portion 12 in the main semiconductor region 2 and the insulating film on the light-transmitting conductive film 16 are light-transmitting to facilitate manufacture. The same material having the same property and the same process. However, these can also be formed of different materials. For example, an insulating film having no light transmission property is formed between the connection conductor layer 22 and the first electrode 3, and the light transmission property is provided on the side surface of the light emitting element portion 12 and the light transmission conductive film 16. An insulating film can be formed.

第2の電極4は金属層からなり、導電性を有する基板1の他方の主面6の全面に形成されている。この第2の電極4は基板1とバッフア層7を介して主半導体領域2の発光素子部分12のn型半導体層8に接続されていると共に、基板1と接続導電体層22とを介して主半導体領域2の保護素子部分13のp型半導体層10にも接続されている。
なお、第2の電極4を図1で点線で示すように基板1の一方の主面5の外周側に配置することもできる。即ち、基板1の一方の主面5において、主半導体領域2の発光素子部分12を囲むように第2の電極4を配置することもできる。
The second electrode 4 is made of a metal layer and is formed on the entire other main surface 6 of the conductive substrate 1. The second electrode 4 is connected to the n-type semiconductor layer 8 of the light emitting element portion 12 in the main semiconductor region 2 through the substrate 1 and the buffer layer 7, and through the substrate 1 and the connection conductor layer 22. The p-type semiconductor layer 10 of the protection element portion 13 in the main semiconductor region 2 is also connected.
The second electrode 4 can also be disposed on the outer peripheral side of one main surface 5 of the substrate 1 as indicated by a dotted line in FIG. That is, the second electrode 4 can be disposed on one main surface 5 of the substrate 1 so as to surround the light emitting element portion 12 of the main semiconductor region 2.

図3は図1の複合半導体装置の等価回路を示す。図1の主半導体領域2の発光素子部分12によって図3の発光ダイオード31が形成され、図1の主半導体領域2の保護素子部分13によって図3のショットキーバリアダイオード32が形成されている。発光ダイオード31及びショットキーバリアダイオード32は図1の第1及び第2の電極3,4に対応する第1及び第2の端子33,34間に接続されている。ショットキーバリアダイオード32は発光ダイオード31に対して逆の極性を有して並列に接続されている。ショットキーバリアダイオード32の順方向の立ち上がり電圧(導通開始電圧)よりも高い逆方向電圧が発光ダイオード31に印加されると、ショットキーバリアダイオード32が導通して、発光ダイオード31に印加される電圧がショットキーバリアダイオード32の順方向の立ち上がり電圧(導通開始電圧)に制限される。これにより、発光ダイオード31を逆方向の過電圧(例えばサージ電圧)から保護することができる。ショットキーバリアダイオード32の順方向の導通開始電圧は発光ダイオード31の許容最大逆方向電圧以下に設定される。即ち、ショットキーバリアダイオード32の順方向の導通開始電圧は、発光ダイオード31が破壊される恐れのある逆方向電圧よりも低い値に設定される。
発光ダイオード31に対して順方向のサージ電圧が発生した時には、ショットキーバリアダイオード32がその逆方向特性に従ってブレークダウンし、ショットキーバリアダイオード32に逆方向電流が流れ、発光ダイオード31は順方向のサージ電圧から保護される。
なお、ショットキーバリアダイオード32のブレークダウン電圧は、発光ダイオード31の正常時の順方向電圧よりも高く、且つ発光ダイオード31に印加される恐れのある順方向電圧サージ電圧よりも低いことが望ましい。
FIG. 3 shows an equivalent circuit of the composite semiconductor device of FIG. 3 is formed by the light emitting element portion 12 of the main semiconductor region 2 of FIG. 1, and the Schottky barrier diode 32 of FIG. 3 is formed by the protective element portion 13 of the main semiconductor region 2 of FIG. The light emitting diode 31 and the Schottky barrier diode 32 are connected between the first and second terminals 33 and 34 corresponding to the first and second electrodes 3 and 4 in FIG. The Schottky barrier diode 32 has a polarity opposite to that of the light emitting diode 31 and is connected in parallel. When a reverse voltage higher than the forward rising voltage (conduction start voltage) of the Schottky barrier diode 32 is applied to the light emitting diode 31, the Schottky barrier diode 32 becomes conductive and the voltage applied to the light emitting diode 31. Is limited to the rising voltage (conduction start voltage) of the Schottky barrier diode 32 in the forward direction. Thereby, the light emitting diode 31 can be protected from an overvoltage (for example, surge voltage) in the reverse direction. The forward conduction start voltage of the Schottky barrier diode 32 is set to be equal to or lower than the maximum allowable reverse voltage of the light emitting diode 31. That is, the forward conduction start voltage of the Schottky barrier diode 32 is set to a value lower than the reverse voltage that may destroy the light emitting diode 31.
When a forward surge voltage is generated with respect to the light emitting diode 31, the Schottky barrier diode 32 breaks down in accordance with its reverse characteristics, and a reverse current flows through the Schottky barrier diode 32. Protected against surge voltage.
The breakdown voltage of the Schottky barrier diode 32 is preferably higher than the normal forward voltage of the light emitting diode 31 and lower than the forward voltage surge voltage that may be applied to the light emitting diode 31.

次に図1の複合半導体装置の製造方法を説明する。
先ず図4(A)に示すシリコンから成る導電性を有する基板1を用意する。
次に、基板1の上に例えばMOCVD法(有機金属化学気相成長法)によってAlNとGaNとを繰り返して複数回成長させることによってn型バッファ層7を形成する。次に、n型GaNを成長させることによってn型半導体層8を形成する。次に、アンドープInGaNを成長させることによってアンドープ半導体層9を形成する。次に、p型GaNを成長させることによってp型半導体層10を形成する。これにより主半導体領域2が得られる。
Next, a method for manufacturing the composite semiconductor device of FIG. 1 will be described.
First, a conductive substrate 1 made of silicon as shown in FIG.
Next, the n-type buffer layer 7 is formed on the substrate 1 by repeatedly growing AlN and GaN a plurality of times, for example, by MOCVD (metal organic chemical vapor deposition). Next, the n-type semiconductor layer 8 is formed by growing n-type GaN. Next, an undoped semiconductor layer 9 is formed by growing undoped InGaN. Next, the p-type semiconductor layer 10 is formed by growing p-type GaN. Thereby, the main semiconductor region 2 is obtained.

次に、図4(B)に示すようにドライエッチングによって主半導体領域2の一方の主面から基板1の一方の主面5まで選択的に除去することによって平面形状において環状の溝11を形成し、主半導体領域2を平面形状環状の発光素子部分12と発光素子部分12に囲まれた保護素子部分13とに分離する。   Next, as shown in FIG. 4B, an annular groove 11 is formed in a planar shape by selectively removing from one main surface of the main semiconductor region 2 to one main surface 5 of the substrate 1 by dry etching. Then, the main semiconductor region 2 is separated into a planar annular light emitting element portion 12 and a protective element portion 13 surrounded by the light emitting element portion 12.

次に、主半導体領域2の発光素子部分12及び保護素子部分13の主面及び側面及び基板1の一方の主面5上に光透過性導電材料を蒸着して光透過性導電膜を形成する。次に、ウエットエッチングにとって光透過性導電膜を選択的に除去することによって図1に示す発光素子部分12の光透過性導電膜16と保護素子部分13の接続導電体層22を形成する。接続導電体層22は光透過性導電膜16と同一の材料で同一工程で形成されるので、特別な工程が不要になる。
次に、絶縁物の選択的の堆積によって図1に示す絶縁膜23を形成し、更に、第1及び第2の電極3,4を形成して複合半導体装置を完成させる。
Next, a light transmissive conductive material is formed by vapor-depositing a light transmissive conductive material on the main surface and side surfaces of the light emitting element portion 12 and the protection element portion 13 in the main semiconductor region 2 and one main surface 5 of the substrate 1. . Next, by selectively removing the light transmissive conductive film for wet etching, the light transmissive conductive film 16 of the light emitting element portion 12 and the connection conductor layer 22 of the protection element portion 13 shown in FIG. 1 are formed. Since the connection conductor layer 22 is formed of the same material and in the same process as the light-transmitting conductive film 16, no special process is required.
Next, the insulating film 23 shown in FIG. 1 is formed by selective deposition of an insulator, and the first and second electrodes 3 and 4 are further formed to complete the composite semiconductor device.

実施例1は次の効果を有する。
(1)保護素子としてのショットキーバリアダイオード32を形成するための保護素子部分13がボンディングパッド電極としての機能を有する第1の電極3の下に配置されているので、保護素子を伴った発光ダイオード即ち複合半導体装置のサイズの増大を抑えることができる。
(2)主半導体領域2の保護素子部分13は主半導体領域2の発光素子部分12と同一の層構成であるので、特別な半導体層の形成工程が不要であり、製造コストの増大を抑えることができる。
(3)接続導電体層22が光透過性導電膜16と同一の材料で同一工程で形成されるので、特別な工程が不要になり、製造コストの増大を抑えることができる。
(4)第1の電極3及び第2の電極4は、発光ダイオード31とショットキーバリアダイオード32との相互接続部分として機能していると共に外部接続導体として機能しているので、複合半導体装置の構成が単純化され、小型化及び低コスト化を達成できる
(5)ショットキーバリアダイオード32は発光ダイオード31に対して逆方向並列に接続されており且つ逆方向サージ吸収特性を有するので、発光ダイオード31を逆方向のサージ電圧と順方向のサージ電圧との両方から保護することができる。
(6)主半導体領域2の発光素子部分12に順方向の正常電圧が印加された時に、主半導体領域2の保護素子部分13には電流が流れない。従って、保護素子部分13が周知の電流ブロック層と同様に機能し、主半導体領域2の不要な電流を低減することができる。換言すれば、主半導体領域2の発光素子部分12から放射された光は第1の電極3で遮断されずに取り出され、発光効率が高くなる。
Example 1 has the following effects.
(1) Since the protective element portion 13 for forming the Schottky barrier diode 32 as the protective element is disposed under the first electrode 3 having a function as a bonding pad electrode, light emission accompanied with the protective element An increase in the size of the diode, that is, the composite semiconductor device can be suppressed.
(2) Since the protective element portion 13 of the main semiconductor region 2 has the same layer structure as the light emitting element portion 12 of the main semiconductor region 2, no special semiconductor layer forming step is required, and an increase in manufacturing cost is suppressed. Can do.
(3) Since the connection conductor layer 22 is formed of the same material as the light-transmitting conductive film 16 and in the same process, a special process is not required, and an increase in manufacturing cost can be suppressed.
(4) Since the first electrode 3 and the second electrode 4 function as an interconnection part between the light emitting diode 31 and the Schottky barrier diode 32 and also function as an external connection conductor, (5) Since the Schottky barrier diode 32 is connected in reverse direction parallel to the light emitting diode 31 and has reverse surge absorption characteristics, the light emitting diode can be achieved. 31 can be protected from both reverse and forward surge voltages.
(6) When a normal voltage in the forward direction is applied to the light emitting element portion 12 in the main semiconductor region 2, no current flows through the protection element portion 13 in the main semiconductor region 2. Therefore, the protective element portion 13 functions in the same manner as a known current block layer, and unnecessary current in the main semiconductor region 2 can be reduced. In other words, the light emitted from the light emitting element portion 12 of the main semiconductor region 2 is extracted without being blocked by the first electrode 3, and the light emission efficiency is increased.

図1の実施例1の変形として接続導体層22をp型半導体層10にショットキー接触する金属(例えば仕事関数の比較的小さいAl,Ti−Al等)で形成し、これにより図3で破線で示す第2のショットキーバリアダイオード35’を設けることができる。第2のショットキーバリアダイオード35’は発光ダイオード31の逆方向のサージ電圧を吸収する特性を有するように形成される。この変形例においても、第1の電極3の第3の部分20が保護素子部分13のp型半導体層10にショットキー接触して図3の第1のショットキーバリアダイオード32が形成されるので、主半導体領域2の発光素子部分12で構成される発光ダイオード31を逆方向のサージ電圧と順方向のサージ電圧との両方から保護することができる。また、発光ダイオード31の正常動作時に、発光ダイオード31に順方向電圧と逆方向電圧との両方が印加される回路に発光ダイオード31を使用することができる。   As a modification of the first embodiment shown in FIG. 1, the connection conductor layer 22 is formed of a metal (for example, Al, Ti—Al, etc. having a relatively low work function) that is in Schottky contact with the p-type semiconductor layer 10. A second Schottky barrier diode 35 ′ can be provided. The second Schottky barrier diode 35 ′ is formed so as to absorb the reverse surge voltage of the light emitting diode 31. Also in this modified example, the third portion 20 of the first electrode 3 is in Schottky contact with the p-type semiconductor layer 10 of the protection element portion 13, so that the first Schottky barrier diode 32 of FIG. 3 is formed. The light emitting diode 31 composed of the light emitting element portion 12 of the main semiconductor region 2 can be protected from both the reverse surge voltage and the forward surge voltage. Further, the light emitting diode 31 can be used in a circuit in which both the forward voltage and the reverse voltage are applied to the light emitting diode 31 during normal operation of the light emitting diode 31.

次に、図5に示す実施例2に係わる複合半導体装置を説明する。但し、図5及び後述する図6〜図12において、図1〜図4と実質的に同一の部分、及び図5〜図12において相互に同一の部分には同一の符号を付してその説明を省略する。   Next, a composite semiconductor device according to the second embodiment shown in FIG. 5 will be described. However, in FIG. 5 and FIGS. 6 to 12 described later, substantially the same parts as in FIGS. 1 to 4 and mutually identical parts in FIGS. Is omitted.

図5の複合半導体装置は、図1の複合半導体装置から光透過性導電膜16を省き、この他は図1と同一に構成したものである。従って、図5においては、第1の電極3の第2の部分19が主半導体領域2の発光素子部分12におけるp型半導体層10に対して直接にオーミック接触する必要がある。   The composite semiconductor device of FIG. 5 has the same configuration as that of FIG. 1 except that the light-transmitting conductive film 16 is omitted from the composite semiconductor device of FIG. Therefore, in FIG. 5, the second portion 19 of the first electrode 3 needs to be in ohmic contact directly with the p-type semiconductor layer 10 in the light emitting element portion 12 of the main semiconductor region 2.

図5の複合半導体装置では、主半導体領域2の発光素子部分12におけるp型半導体層10に対して第1の電極3の第2の部分19のみから電流が供給される。しかし、第2の電極4は第1の電極3の第2の部分19よりも広い面積を有しているので電流の広がり(分散)が生じ、発光素子部分12の大部分に電流を流すことができる。   In the composite semiconductor device of FIG. 5, current is supplied only from the second portion 19 of the first electrode 3 to the p-type semiconductor layer 10 in the light emitting element portion 12 of the main semiconductor region 2. However, since the second electrode 4 has a larger area than the second portion 19 of the first electrode 3, current spreading (dispersion) occurs, and current flows through most of the light emitting element portion 12. Can do.

図5の複合半導体装置において、電流の分散を良くするためにp型半導体層10の上に周知のp型半導体から成る電流分散層を配置することもできる。   In the composite semiconductor device of FIG. 5, a current distribution layer made of a known p-type semiconductor can be disposed on the p-type semiconductor layer 10 in order to improve current distribution.

図5の実施例2は、図1の光透過性導電膜16が無い分だけコストの低減を図ることができるという効果を有し、更に保護素子部分13に基づいて実施例1と同一の効果も有する。   5 has an effect that the cost can be reduced by the absence of the light transmissive conductive film 16 of FIG. 1, and the same effect as that of the first embodiment based on the protection element portion 13. Also have.

図6の実施例3の複合半導体装置は、図1の光透過性導電膜16を開口50を有するメッシュ状導電膜16aに置き換え、この他は図1と実質的に同一に構成したものである。なお、図6では導電膜16aの開口50を明確に示すために絶縁膜23の一部の図示が省かれている。   In the composite semiconductor device of Example 3 in FIG. 6, the light-transmitting conductive film 16 in FIG. 1 is replaced with a mesh-like conductive film 16a having an opening 50, and the rest is configured substantially the same as FIG. . In FIG. 6, a part of the insulating film 23 is not shown in order to clearly show the opening 50 of the conductive film 16a.

多数の開口50が分散配置された導電膜16aは、主半導体領域2の発光素子部分12の表面上に配置され且つ第1の電極3に電気的に接続されている。導電膜16aは、発光素子部分12から発生した光をある程度透過させる材料であっても良いし、光を全く透過させない材料であっても良い。発光素子部分12の表面からの光の取り出し量を大きくするためにメッシュを構成する導電膜16aの幅は、要求される電流を流すことができる範囲においてできるだけ狭く形成される。導電膜16aの開口50は絶縁膜23によって充填されているが、絶縁膜23は光透過性を有しているので、導電膜16aの開口50を介して光を外部に取り出すことができる。なお、保護素子部分13の接続導電体層22はメッシュ状導電膜16aと同時に形成される。   The conductive film 16 a in which a large number of openings 50 are dispersedly disposed is disposed on the surface of the light emitting element portion 12 in the main semiconductor region 2 and is electrically connected to the first electrode 3. The conductive film 16a may be a material that transmits light generated from the light emitting element portion 12 to some extent, or may be a material that does not transmit light at all. In order to increase the amount of light extracted from the surface of the light emitting element portion 12, the width of the conductive film 16a constituting the mesh is formed as narrow as possible within a range in which a required current can flow. The opening 50 of the conductive film 16a is filled with the insulating film 23. However, since the insulating film 23 is light transmissive, light can be extracted to the outside through the opening 50 of the conductive film 16a. The connection conductor layer 22 of the protection element portion 13 is formed simultaneously with the mesh-like conductive film 16a.

メッシュ状導電膜16aは発光素子部分12のp型半導体層10の外周領域にも配置されているので、メッシュ状導電膜16aは図1の光透過性導電膜16と同様に発光素子部分12における電流の均一性即ち電流の横方向の分散性を高めるために寄与する。発光素子部分12で発生した光は、導電膜16aの開口50と光透過性絶縁膜23とを介して外部に取り出される。   Since the mesh-like conductive film 16a is also arranged in the outer peripheral region of the p-type semiconductor layer 10 of the light-emitting element portion 12, the mesh-like conductive film 16a is similar to the light-transmitting conductive film 16 of FIG. This contributes to improving the current uniformity, that is, the lateral dispersion of the current. Light generated in the light emitting element portion 12 is extracted to the outside through the opening 50 of the conductive film 16a and the light transmissive insulating film 23.

図6の実施例3の第1の電極3と発光素子部分12及び保護素子部分13との関係は、図1の実施例1と同一であるので、図6の実施例3によっても図1の実施例1と同一の効果を得ることができる。
なお、導電膜16aをメッシュ状にする代りに、第1の電極3から放射状に延びるパターンに形成することもできる。
Since the relationship between the first electrode 3 of Example 3 of FIG. 6 and the light emitting element portion 12 and the protection element portion 13 is the same as that of Example 1 of FIG. 1, the example 3 of FIG. The same effect as in the first embodiment can be obtained.
Note that the conductive film 16a may be formed in a pattern extending radially from the first electrode 3, instead of being meshed.

図7の実施例4に従う複合半導体装置は、図1の複合半導体装置における溝11の深さを変え、接続導電体層22の接続箇所を変えた他は、図1と同一に形成したものである。   The composite semiconductor device according to Example 4 in FIG. 7 is the same as that in FIG. 1 except that the depth of the groove 11 in the composite semiconductor device in FIG. 1 is changed and the connection location of the connection conductor layer 22 is changed. is there.

図7の変形された溝11´は、主半導体領域2の一方の主面14即ちp型半導体層10の表面からn型半導体層8に達するように形成されている。発光素子部分12と保護素子部分13との分離性を高めるために、n型半導体層8の一部を除去して一方の主面14からn型半導体層8の表面までの深さよりも少し深い溝11´を形成することが望ましい。なお、n型バッファ層7はn型半導体層8と同一導電型を有しているので、これ等を合せて1つのn型半導体層と考えることもできる。従って、溝11´をバッファ層7に達するように形成することもできる。   The deformed groove 11 ′ in FIG. 7 is formed so as to reach the n-type semiconductor layer 8 from one main surface 14 of the main semiconductor region 2, that is, the surface of the p-type semiconductor layer 10. In order to improve the separation between the light emitting element portion 12 and the protective element portion 13, a part of the n-type semiconductor layer 8 is removed, and the depth from one main surface 14 to the surface of the n-type semiconductor layer 8 is slightly deeper. It is desirable to form the groove 11 '. The n-type buffer layer 7 has the same conductivity type as that of the n-type semiconductor layer 8, and these can be considered as a single n-type semiconductor layer. Therefore, the groove 11 ′ can be formed so as to reach the buffer layer 7.

図7において、接続導電体層22の一端部は図1と同様に保護素子部分13のp型半導体層10に接触しているが、その他端部は基板1に直接に接続されずにn型半導体層8に低抵抗接触即ちオーミック接触している。接続導電体層22は、n型半導体層8とn型バッファ層7とを介して基板1に接続され、且つ保護素子部分13のn型半導体層8と発光素子部分12のn型半導体層8とが連続している。また、第1の電極3の第3の部分20は図1と同様に保護素子部分13のp型半導体層10にショットキー接触している。従って、図7の複合半導体装置の等価回路は図3と同一になる。これにより、図7の実施例4は図1の実施例1と同一の効果を有する。   7, one end portion of the connection conductor layer 22 is in contact with the p-type semiconductor layer 10 of the protection element portion 13 as in FIG. 1, but the other end portion is not directly connected to the substrate 1 and is n-type. The semiconductor layer 8 is in low resistance contact, that is, ohmic contact. The connection conductor layer 22 is connected to the substrate 1 via the n-type semiconductor layer 8 and the n-type buffer layer 7, and the n-type semiconductor layer 8 of the protection element portion 13 and the n-type semiconductor layer 8 of the light emitting element portion 12. And is continuous. Further, the third portion 20 of the first electrode 3 is in Schottky contact with the p-type semiconductor layer 10 of the protection element portion 13 as in FIG. Therefore, the equivalent circuit of the composite semiconductor device of FIG. 7 is the same as that of FIG. Accordingly, the fourth embodiment of FIG. 7 has the same effect as the first embodiment of FIG.

なお、図7の光透過性導電膜16を図5と同様に省くこと、又は光透過性導導電膜16を図6と同様に開口50を有する導電体膜16aに置き換えることもできる。   7 can be omitted as in FIG. 5, or the light-transmitting conductive film 16 can be replaced with a conductor film 16a having an opening 50 as in FIG.

図8に示す実施例5に従う複合半導体装置は、図7の複合半導体装置の接続導電体層22をn型半導体層8に対してショットキー接触し且つp型半導体層10に対してオーミック接触する金属から成る接続導電体層22aに変形した他は図7と同一に構成したものである。   In the composite semiconductor device according to the fifth embodiment shown in FIG. 8, the connection conductor layer 22 of the composite semiconductor device of FIG. 7 is in Schottky contact with the n-type semiconductor layer 8 and in ohmic contact with the p-type semiconductor layer 10. The structure is the same as that of FIG. 7 except that the connection conductor layer 22a is made of metal.

図8の接続導電体層22aは仕事関数が比較的大きい金属又は合金又は混合物(例えばITO)で形成されている。この接続導電体層22aの一端部は保護素子部分13のp型半導体層10に低抵抗接触(オーミック接触)し、この他端部はn型半導体層8にショットキー接触している。接続導電体層22aの一端部のp型半導体層10に対する接続位置は図1と同一であり、接続導電体層22aの一端部は第1の電極3の第3の部分20から電気的に分離されている。接続導電体層22aは、n型半導体層8とn型バッファ層7とを介して基板1に接続され、且つ保護素子部分13のn型半導体層8と発光素子部分12のn型半導体層8とが連続しているので、図8の複合半導体装置の等価回路は図9になる。   The connection conductor layer 22a in FIG. 8 is formed of a metal, an alloy, or a mixture (for example, ITO) having a relatively large work function. One end portion of the connection conductor layer 22 a is in low resistance contact (ohmic contact) with the p-type semiconductor layer 10 of the protection element portion 13, and the other end portion is in Schottky contact with the n-type semiconductor layer 8. The connection position of the one end portion of the connection conductor layer 22a with respect to the p-type semiconductor layer 10 is the same as that in FIG. 1, and the one end portion of the connection conductor layer 22a is electrically separated from the third portion 20 of the first electrode 3. Has been. The connection conductor layer 22 a is connected to the substrate 1 through the n-type semiconductor layer 8 and the n-type buffer layer 7, and the n-type semiconductor layer 8 in the protection element portion 13 and the n-type semiconductor layer 8 in the light emitting element portion 12. Is continuous, the equivalent circuit of the composite semiconductor device of FIG. 8 is shown in FIG.

図9に示す図8の複合半導体装置の等価回路は、図3の等価回路に第2のショットキーバリアダイオード35を付加したものに相当する。第1のショットキーバリアダイオード32に直列に接続された第2のショットキーバリアダイオード35は、図8の接続導電体層22aとn型半導体層8とで構成されている。この第2のショットキーバリアダイオード35は、第1のショットキーバリアダイオード32と逆向きの極性を有し、且つ発光ダイオード31と同一の方向性を有する。従って、図9の第2のショットキーバリアダイオード35は図3の第2のショットキーバリアダイオード35´と同様に動作する。即ち、発光ダイオード31の正常動作時の最大逆方向電圧よりも高い逆方向電圧(例えばサージ電圧)が第2のショットキーバリアダイオード35に印加された時に、第2のショットキーバリアダイオード35はブレークダウンして発光ダイオード31を保護する。また、図9の第1のショットキーバリアダイオード32は図3で同一の符号で示すものと同様に動作する。即ち、発光ダイオード31の正常動作時の順方向電圧よりも高いサージ電圧が第1のショットキーバリアダイオード32に印加された時に、第1のショットキーバリアダイオード32はブレークダウンして発光ダイオード31を保護する。従って、図9の第1及び第2のショットキーバリアダイオード32,35から成る過電圧保護手段によって発光ダイオード31を順方向のサージ電圧と逆方向のサージ電圧との両方から保護することができる。   The equivalent circuit of the composite semiconductor device of FIG. 8 shown in FIG. 9 corresponds to the equivalent circuit of FIG. 3 with the second Schottky barrier diode 35 added. The second Schottky barrier diode 35 connected in series to the first Schottky barrier diode 32 is composed of the connection conductor layer 22a and the n-type semiconductor layer 8 of FIG. The second Schottky barrier diode 35 has a polarity opposite to that of the first Schottky barrier diode 32 and has the same directionality as that of the light emitting diode 31. Accordingly, the second Schottky barrier diode 35 of FIG. 9 operates in the same manner as the second Schottky barrier diode 35 ′ of FIG. That is, when a reverse voltage (for example, a surge voltage) higher than the maximum reverse voltage during normal operation of the light emitting diode 31 is applied to the second Schottky barrier diode 35, the second Schottky barrier diode 35 breaks. The light emitting diode 31 is protected by going down. Further, the first Schottky barrier diode 32 in FIG. 9 operates in the same manner as that indicated by the same reference numeral in FIG. That is, when a surge voltage higher than the forward voltage during normal operation of the light emitting diode 31 is applied to the first Schottky barrier diode 32, the first Schottky barrier diode 32 breaks down and causes the light emitting diode 31 to Protect. Therefore, the light emitting diode 31 can be protected from both the forward surge voltage and the reverse surge voltage by the overvoltage protection means comprising the first and second Schottky barrier diodes 32 and 35 of FIG.

上述から明らかなように、図8の実施例5によれば図1の実施例1と同一の効果を得ることができる他に、第2のショットキーバリアダイオード35による効果も得ることができる。   As apparent from the above, according to the fifth embodiment of FIG. 8, in addition to the same effect as the first embodiment of FIG. 1, the second Schottky barrier diode 35 can also be obtained.

なお、図8の光透過性導電膜16を図5と同様に省くこと、又は光透過性導導電膜16を図6と同様に開口50を有する導電体膜16aに置き換えることもできる。   Note that the light-transmitting conductive film 16 in FIG. 8 can be omitted as in FIG. 5, or the light-transmitting conductive film 16 can be replaced with a conductor film 16a having an opening 50 as in FIG.

図8の実施例5の変形として、接続導電体層22aを主半導体領域2の保護素子部分13におけるp型半導体層10にショットキー接触し、n型半導体層8にオーミック接触する材料(例えばAl又はTi−Al等の比較的仕事関数の小さい金属又は合金)で形成することができる。この場合にも図9の等価回路が得られ、実施例5と同一の効果が得られる。   As a modification of the fifth embodiment shown in FIG. 8, the connection conductor layer 22 a is in Schottky contact with the p-type semiconductor layer 10 in the protection element portion 13 of the main semiconductor region 2 and is in ohmic contact with the n-type semiconductor layer 8 (for example, Al Or a metal or alloy having a relatively small work function such as Ti—Al). Also in this case, the equivalent circuit of FIG. 9 is obtained, and the same effect as that of the fifth embodiment is obtained.

図8の変形として、接続導電体層22aをp型半導体層10とn型半導体層8との両方にショットキー接触する金属(例えばAu)で形成することができる。この場合には、図9の第1及び第2のショットキーバリアダイオード32,35の間に第2のショットキーバリアダイオード35と同一の極性の第3のショットキーバリアダイオード35´が図9で破線で示すように追加される。   As a modification of FIG. 8, the connection conductor layer 22 a can be formed of a metal (for example, Au) that is in Schottky contact with both the p-type semiconductor layer 10 and the n-type semiconductor layer 8. In this case, a third Schottky barrier diode 35 'having the same polarity as that of the second Schottky barrier diode 35 is provided between the first and second Schottky barrier diodes 32 and 35 in FIG. Added as shown by the dashed line.

図10に示す実施例6に従う複合半導体装置は、変形された主半導体領域2aを設けた点、及び基板1と主半導体領域2aとの間に導電体層42,43を介在させた点を除いて図1と実質的に同一に構成したものである。   The composite semiconductor device according to the sixth embodiment shown in FIG. 10 is the same except that the deformed main semiconductor region 2a is provided and the conductor layers 42 and 43 are interposed between the substrate 1 and the main semiconductor region 2a. The configuration is substantially the same as in FIG.

図10の主半導体領域2aは、図1の主半導体領域2からn型バッファ層7を省き、n型半導体層8とアンドープ半導体層9とp型半導体層10との配列順番を図1と逆にした点を除き図1と同一に形成したものである。従って、図10においては、p型半導体層10が本発明の第1の半導体層と成り、n型半導体層8が本発明の第2の半導体層と成る。主半導体領域2aの発光素子部分12のn型半導体層8(第2の半導体層)は光透過性導電膜16を介して第1の電極3に接続されている。従って、第1の電極3は発光ダイオードのカソードとして機能する。主半導体領域2aの発光素子部分12のp型半導体層10(第1の半導体層)は導電体層42,43と基板1とを介して第2の電極4に接続されている。従って、第2の電極4は発光ダイオードのアノードとして機能する。第1の電極3の第3の部分20は主半導体領域2aの保護素子部分13のn型半導体層8(第2の半導体層)にショットキー接触し、図3のショットキーバリアダイオード32と同様な作用を有するショットキーバリアダイオードを形成している。図10の接続導電体層22はn型半導体層8(第2の半導体層)にオーミック接触し、且つ導電体層42に電気的に接続されている。図10の接続導電体層22の材料として仕事関数が比較的小さい金属又は合金(例えばAl又はTiーAl)が使用される。
なお、図10の変形として、接続導電体層22をn型半導体層10にショットキー接触する材料に変えることができる。この場合の接続導電体層22の材料として仕事関数が比較的大きい金属又は合金又は混合物(例えばITO)を使用する。この場合には、図8の実施例5と同様な効果が得られる。
The main semiconductor region 2a in FIG. 10 omits the n-type buffer layer 7 from the main semiconductor region 2 in FIG. 1, and the arrangement order of the n-type semiconductor layer 8, the undoped semiconductor layer 9, and the p-type semiconductor layer 10 is opposite to that in FIG. Except for the points described above, they are formed in the same manner as in FIG. Therefore, in FIG. 10, the p-type semiconductor layer 10 is the first semiconductor layer of the present invention, and the n-type semiconductor layer 8 is the second semiconductor layer of the present invention. The n-type semiconductor layer 8 (second semiconductor layer) of the light emitting element portion 12 in the main semiconductor region 2 a is connected to the first electrode 3 through the light transmissive conductive film 16. Accordingly, the first electrode 3 functions as a cathode of the light emitting diode. The p-type semiconductor layer 10 (first semiconductor layer) of the light emitting element portion 12 in the main semiconductor region 2 a is connected to the second electrode 4 through the conductor layers 42 and 43 and the substrate 1. Therefore, the second electrode 4 functions as an anode of the light emitting diode. The third portion 20 of the first electrode 3 is in Schottky contact with the n-type semiconductor layer 8 (second semiconductor layer) of the protection element portion 13 in the main semiconductor region 2a, and is similar to the Schottky barrier diode 32 in FIG. Thus, a Schottky barrier diode having a special function is formed. The connection conductor layer 22 in FIG. 10 is in ohmic contact with the n-type semiconductor layer 8 (second semiconductor layer) and is electrically connected to the conductor layer 42. A metal or alloy (for example, Al or Ti-Al) having a relatively small work function is used as the material of the connection conductor layer 22 in FIG.
As a modification of FIG. 10, the connection conductor layer 22 can be changed to a material that is in Schottky contact with the n-type semiconductor layer 10. In this case, a metal, an alloy or a mixture (for example, ITO) having a relatively large work function is used as the material of the connection conductor layer 22. In this case, the same effect as that of the fifth embodiment shown in FIG. 8 can be obtained.

導電体層42,43は、主半導体領域2aと基板1との間に配置されており、両者の貼合せに使用されている。図10では説明を容易にするために2つの導電体層42,43に分けて示されているが、これ等は相互に貼合された状態では実質的に一体化される。導電体層42,43は、基板1よりは高い熱伝導率を有するので、放熱体としての機能を有する。また、導電体層42,43は基板1よりも大きい光反射率を有するので、光反射層の機能も有する。
なお、基板1と導電体層42,43又は基板1と導電体層43とを合わせて本発明の導電性を有する基板と呼ぶこともできる。
また、第2の電極4を基板1から露出している導電体層42又は43の一部で形成することもできる。
The conductor layers 42 and 43 are disposed between the main semiconductor region 2a and the substrate 1, and are used for bonding the two. In FIG. 10, for ease of explanation, the two conductor layers 42 and 43 are shown separately, but these are substantially integrated when they are bonded to each other. Since the conductor layers 42 and 43 have higher thermal conductivity than the substrate 1, they have a function as a heat radiator. Further, since the conductor layers 42 and 43 have a light reflectance higher than that of the substrate 1, they also have a function of a light reflecting layer.
In addition, the board | substrate 1 and the conductor layers 42 and 43 or the board | substrate 1 and the conductor layer 43 can also be called the board | substrate which has the electroconductivity of this invention.
Alternatively, the second electrode 4 can be formed by a part of the conductor layer 42 or 43 exposed from the substrate 1.

図10の複合半導体装置を製造する時には、まず、図11(A)に示す成長用基板40を用意する。成長用基板40は、この上に主半導体領域2aを気相成長させることができるものであればどのようなものでも良く、例えば、GaAs等の3−5族半導体、又はシリコン、又はサファイア等から選択される。   When manufacturing the composite semiconductor device of FIG. 10, first, a growth substrate 40 shown in FIG. 11A is prepared. The growth substrate 40 may be any material as long as the main semiconductor region 2a can be vapor-phase grown on this, for example, a group 3-5 semiconductor such as GaAs, silicon, or sapphire. Selected.

次に、成長用基板40の上にn型半導体層8とアンドープ半導体層9とn型半導体層10とを順次に周知の気相成長法で形成して主半導体領域2aを得る。なお、成長用基板40とn型半導体層8との間にバッファ層を配置することもできる。   Next, the n-type semiconductor layer 8, the undoped semiconductor layer 9, and the n-type semiconductor layer 10 are sequentially formed on the growth substrate 40 by a known vapor phase growth method to obtain the main semiconductor region 2a. A buffer layer may be disposed between the growth substrate 40 and the n-type semiconductor layer 8.

次に、図11(B)に示す第1の導電体層42を主半導体領域2aの一方の主面上にAg又はAg合金又はAu又はAu合金等の金属を周知のスパッタリング方法で被着させることによって形成する。また、導電性を有するシリコンから成る支持基板1を用意し、この一方の主面上にAg又はAg合金又はAu又はAu合金等の金属を周知のスパッタリング方法で被着させることによって第2の導電体層43を形成する。   Next, the first conductor layer 42 shown in FIG. 11B is deposited on one main surface of the main semiconductor region 2a with a metal such as Ag or Ag alloy or Au or Au alloy by a well-known sputtering method. By forming. Also, the second conductive layer is prepared by preparing a supporting substrate 1 made of conductive silicon and depositing a metal such as Ag or Ag alloy or Au or Au alloy on one main surface thereof by a known sputtering method. The body layer 43 is formed.

次に、支持基板1上の第2の導電体層43に対して主半導体領域2aの上に形成された第1の導電体層42を重ね合せ、且つ互いに加圧接触させ且つ熱処理を施して第1及び第2の導電体層42,43を貼合わせて一体化させる。   Next, the first conductor layer 42 formed on the main semiconductor region 2a is overlaid on the second conductor layer 43 on the support substrate 1 and brought into pressure contact with each other and subjected to heat treatment. The first and second conductor layers 42 and 43 are bonded and integrated.

次に、成長用基板40を切削又はエッチングで除去して図11(C)に示す主半導体基板領域2aを伴なった基板1を得る。なお、図11(B)の貼付け工程前に成長用基板40を除去し、第1及び第2の導電体層42,43を介して主半導体領域2aのみを支持基板1に貼付けることもできる。   Next, the growth substrate 40 is removed by cutting or etching to obtain the substrate 1 accompanied by the main semiconductor substrate region 2a shown in FIG. It is also possible to remove the growth substrate 40 before the attaching step of FIG. 11B and attach only the main semiconductor region 2a to the support substrate 1 via the first and second conductor layers 42 and 43. .

次に、主半導体領域2aに図10に示す溝11を実施例1と同様な方法で形成し、その後、実施例1と同様な方法で図10の複合半導体装置を完成させる。   Next, the groove 11 shown in FIG. 10 is formed in the main semiconductor region 2a by the same method as in the first embodiment, and then the composite semiconductor device in FIG. 10 is completed by the same method as in the first embodiment.

図10の実施例6は、図1の実施例1と同一の効果を得ることができる他に、発光素子部分12から基板1の方向に放射された光を第1及び第2の導電体層42,43によって光反射させて一方の主面14側に戻し、光の取り出し効果を高めるという効果、及び第1及び第2の導電体層42,43による放熱効果を得ることができる。   10 can obtain the same effect as that of the first embodiment shown in FIG. 1, and the light emitted from the light emitting element portion 12 toward the substrate 1 can be used as the first and second conductor layers. It is possible to obtain the effect of enhancing the light extraction effect and the heat dissipation effect by the first and second conductor layers 42 and 43 by reflecting the light by 42 and 43 and returning it to the one main surface 14 side.

なお、図10の第1及び第2の導電体層42,43を、図1,図5,図6,図7の基板1と主半導体領域2との間に配置することもできる。   Note that the first and second conductor layers 42 and 43 in FIG. 10 may be disposed between the substrate 1 and the main semiconductor region 2 in FIGS. 1, 5, 6, and 7.

図12の実施例7に従う複合半導体装置は、図1のp型半導体から成る基板1をn型半導体から成る基板1aに変え、且つ接続導電体層22をn型の基板1aにショットキー接触する接続導電体層22bに変えた他は、図1と同一に形成したものである。   In the composite semiconductor device according to the seventh embodiment shown in FIG. 12, the substrate 1 made of the p-type semiconductor shown in FIG. The connecting conductor layer 22b is the same as that shown in FIG.

図12のn型の基板1aは例えば砒素等の5族の元素が添加されたシリコンから成る。
図12の接続導電体層22bの一端部は図1と同様に保護素子部分13のp型半導体層10に低抵抗接触(オーミック接触)し、この他端部はn型半導体基板1aにショットキー接触している。従って、接続導電体層22bはn型半導体基板1aにショットキー接触し、p型半導体層10にオーミック接触することができる比較的仕事関数の小さい金属又は合金(例えばAl,Ti−Al等)で形成される。
これにより、接続導電体層22aとn型の基板1aとの間に図3で点線で示す第2のショットキーバリアダイオード35’と等価なショットキーバリアダイオードが形成される。図12の第1の電極3の第3の部分20は図1と同様に保護素子部分13のp型半導体層10にショットキー接触して第1のショットキーバリアダイオード32を形成しているので、図12の複合半導体装置の等価回路は図3の第1及び第2のショットキーバリアダイオード32、35’を含む等価回路と同一になる。従って、図12の実施例7に従う複合半導体装置は、実施例1の変形で既に説明したように発光ダイオード31を逆方向のサージ電圧と順方向のサージ電圧との両方から保護する効果を有する。
The n-type substrate 1a in FIG. 12 is made of silicon to which a group 5 element such as arsenic is added.
One end of the connection conductor layer 22b in FIG. 12 is in low resistance contact (ohmic contact) with the p-type semiconductor layer 10 of the protection element portion 13 as in FIG. 1, and the other end is Schottky with the n-type semiconductor substrate 1a. In contact. Therefore, the connection conductor layer 22b is made of a metal or an alloy (for example, Al, Ti-Al, etc.) having a relatively small work function that can make Schottky contact with the n-type semiconductor substrate 1a and ohmic contact with the p-type semiconductor layer 10. It is formed.
As a result, a Schottky barrier diode equivalent to the second Schottky barrier diode 35 ′ indicated by a dotted line in FIG. 3 is formed between the connection conductor layer 22a and the n-type substrate 1a. Since the third portion 20 of the first electrode 3 in FIG. 12 is in Schottky contact with the p-type semiconductor layer 10 of the protective element portion 13 as in FIG. 1, the first Schottky barrier diode 32 is formed. The equivalent circuit of the composite semiconductor device of FIG. 12 is the same as the equivalent circuit including the first and second Schottky barrier diodes 32 and 35 ′ of FIG. Therefore, the composite semiconductor device according to the seventh embodiment of FIG. 12 has an effect of protecting the light emitting diode 31 from both the reverse surge voltage and the forward surge voltage as already described in the modification of the first embodiment.

図12の変形として接続導電体層22bを半導体基板1aのみでなく保護素子部分13のp型半導体層10にショットキー接触する材料で形成することもできる。この場合には、図3の第1及び第2のショットキーバリアダイオード32、35’に更に第3のショットキーバリアダイオードが追加された等価回路が得られる。第3のショットキーバリアダイオードは第2のショットキーバリアダイオード35’と同一の方向性を有するので、第1、及び第2及び第3のショットキーバリアダイオードを有する場合には、発光ダイオード31を逆方向のサージ電圧の吸収開始値が高くなる。   As a modification of FIG. 12, the connection conductor layer 22b can be formed of a material that is in Schottky contact with the p-type semiconductor layer 10 of the protection element portion 13 as well as the semiconductor substrate 1a. In this case, an equivalent circuit is obtained in which a third Schottky barrier diode is further added to the first and second Schottky barrier diodes 32 and 35 'of FIG. Since the third Schottky barrier diode has the same directionality as that of the second Schottky barrier diode 35 ', when the first, second and third Schottky barrier diodes are provided, the light emitting diode 31 is provided. Absorption start value of surge voltage in the reverse direction increases.

なお、図12の光透過性導電膜16を図5と同様に省くこと、又は光透過性導導電膜16を図6と同様に開口50を有する導電体膜16aに置き換えることもできる。   Note that the light-transmitting conductive film 16 in FIG. 12 can be omitted as in FIG. 5, or the light-transmitting conductive film 16 can be replaced with a conductor film 16 a having an opening 50 as in FIG. 6.

本発明は上述の実施例1〜7に限定されるものではなく、例えば次の変形が可能なものである。
(1) 基板1を単結晶シリコン以外の多結晶シリコン又はSiC等のシリコン化合物、又は3−5族化合物半導体とすることができる。また、図10の実施例においては、基板1を金属基板とすることができる。基板1が金属基板の場合には第2の電極4を金属基板の一部で形成することができる。また基板1を、この一方の主面5を含む一部のみが導電性を有する基板に置き換えることができる。また、本発明に係わる基板を、導電体層と絶縁体層と積層体とすることもできる。この場合には、導電体層の上に主半導体領域2,2aが配置される。
(2) 各実施例では主半導体領域2,2aの保護素子部分13が主半導体領域2,2aの中央に配置され且つこの全部が第1の電極3で覆われているが、保護素子部分13を主半導体領域2,2aの中央以外の部分に配置し且つこの一部のみを第1の電極3で覆うようにすることもできる。
(3) 各実施例の基板1及び主半導体領域2又は2aの各層の導電型を各実施例と逆にすることができる。
(4)各実施例において、第1の電極3の第3の部分20と主半導体領域2又は2aの保護素子部分13との間にショットキーバリアダイオードを形成せずに、接続導電体層22,22a又は22bと保護素子部分13との間にのみショットキーバリアダイオードを形成することができる。
例えば、図1又は図10において、第1の電極3の第3の部分20と保護素子部分13のp型半導体層10との間をオーミック接触とし、接続導電体層22とp型半導体層10との間をショットキー接触とすることができる。
また、図8において、第1の電極3の第3の部分20と保護素子部分13のp型半導体層10との間をオーミック接触とし、接続導電体層22aの一端部とp型半導体層10との間、又は接続導電体層22aの他端部とn型半導体層8との間、又はこれ等の両方をショットキー接触とすることができる。
また、図12において、第1の電極3の第3の部分20と保護素子部分13のp型半導体層10との間をオーミック接触とし、接続導電体層22bの一端部とp型半導体層10との間、及び接続導電体層22bの他端部とn型の基板1aとの間の両方をショットキー接触とすることができる。
The present invention is not limited to Examples 1 to 7 described above, and for example, the following modifications are possible.
(1) The substrate 1 can be made of polycrystalline silicon other than single crystal silicon, a silicon compound such as SiC, or a group 3-5 compound semiconductor. In the embodiment of FIG. 10, the substrate 1 can be a metal substrate. When the substrate 1 is a metal substrate, the second electrode 4 can be formed of a part of the metal substrate. In addition, the substrate 1 can be replaced with a substrate in which only a part including the one main surface 5 has conductivity. Moreover, the board | substrate concerning this invention can also be made into a conductor layer, an insulator layer, and a laminated body. In this case, the main semiconductor regions 2 and 2a are arranged on the conductor layer.
(2) In each embodiment, the protective element portion 13 of the main semiconductor regions 2 and 2a is disposed in the center of the main semiconductor regions 2 and 2a and is entirely covered with the first electrode 3, but the protective element portion 13 Can be arranged at a portion other than the center of the main semiconductor regions 2 and 2 a and only a part of the main semiconductor regions 2 and 2 a can be covered with the first electrode 3.
(3) The conductivity type of each layer of the substrate 1 and the main semiconductor region 2 or 2a of each embodiment can be reversed from that of each embodiment.
(4) In each embodiment, the connection conductor layer 22 is formed without forming a Schottky barrier diode between the third portion 20 of the first electrode 3 and the protection element portion 13 of the main semiconductor region 2 or 2a. , 22a or 22b and the protective element portion 13 can be formed only between the Schottky barrier diodes.
For example, in FIG. 1 or FIG. 10, an ohmic contact is formed between the third portion 20 of the first electrode 3 and the p-type semiconductor layer 10 of the protection element portion 13, and the connection conductor layer 22 and the p-type semiconductor layer 10. Can be a Schottky contact.
Further, in FIG. 8, an ohmic contact is formed between the third portion 20 of the first electrode 3 and the p-type semiconductor layer 10 of the protection element portion 13, and one end of the connection conductor layer 22 a and the p-type semiconductor layer 10. Or the other end of the connection conductor layer 22a and the n-type semiconductor layer 8, or both of them can be Schottky contacts.
In FIG. 12, ohmic contact is established between the third portion 20 of the first electrode 3 and the p-type semiconductor layer 10 of the protection element portion 13, and one end of the connection conductor layer 22 b and the p-type semiconductor layer 10. And between the other end of the connection conductor layer 22b and the n-type substrate 1a can be Schottky contacts.

本発明の実施例1に従う複合半導体装置を示す中央縦断面図である。It is a center longitudinal cross-sectional view which shows the composite semiconductor device according to Example 1 of this invention. 図1の複合半導体装置を縮小して示す平面図である。FIG. 2 is a plan view showing the composite semiconductor device of FIG. 1 in a reduced scale. 図1の複合半導体装置の等価回路図である。FIG. 2 is an equivalent circuit diagram of the composite semiconductor device of FIG. 1. 図1の複合半導体装置の製造工程中の状態を示す断面図である。FIG. 2 is a cross-sectional view showing a state during the manufacturing process of the composite semiconductor device of FIG. 1. 実施例2の複合半導体装置を示す中央縦断面図である。6 is a central longitudinal sectional view showing a composite semiconductor device of Example 2. FIG. 実施例3の複合半導体装置を示す中央縦断面図である。6 is a central longitudinal sectional view showing a composite semiconductor device of Example 3. FIG. 実施例4の複合半導体装置を示す中央縦断面図である。FIG. 10 is a central longitudinal sectional view showing a composite semiconductor device of Example 4. 実施例5の複合半導体装置を示す中央縦断面図である。FIG. 10 is a central longitudinal sectional view showing a composite semiconductor device of Example 5. 図8の複合半導体装置の電気回路図である。FIG. 9 is an electric circuit diagram of the composite semiconductor device of FIG. 8. 実施例6の複合半導体装置を示す中央縦断面図である。FIG. 10 is a central longitudinal sectional view showing a composite semiconductor device of Example 6. 図10の複合半導体装置の製造工程中の状態を示す断面図である。FIG. 11 is a cross-sectional view showing a state during the manufacturing process of the composite semiconductor device of FIG. 10. 実施例7の複合半導体装置を示す中央縦断面図である。FIG. 10 is a central longitudinal sectional view showing a composite semiconductor device of Example 7.

符号の説明Explanation of symbols

1,1a 基板
2,2a、2b 主半導体領域
3 第1の電極
4 第2の電極
12 発光素子部分
13 保護素子部分
DESCRIPTION OF SYMBOLS 1,1a Substrate 2,2a, 2b Main semiconductor region 3 1st electrode 4 2nd electrode 12 Light emitting element part 13 Protection element part

Claims (16)

一方の主面と他方の主面とを有し且つ少なくとも前記一方の主面を含む部分が導電性を有している基板と、
前記基板の前記一方の主面の上に配置された第1導電型を有する第1の半導体層と前記第1の半導体層の上に配置された第2導電型を有する第2の半導体層とを備え、且つ前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離されている主半導体領域と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極と、
前記主半導体領域の前記保護素子部分を使用して形成され且つ前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つのショットキーバリアダイオードから成る保護素子を含む過電圧保護手段と、
前記基板に接続された第2の電極と、
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置。
A substrate having one main surface and the other main surface and at least a portion including the one main surface having conductivity;
A first semiconductor layer having a first conductivity type disposed on the one main surface of the substrate; and a second semiconductor layer having a second conductivity type disposed on the first semiconductor layer; And a light emitting element portion and a groove having a depth from the surface of the second semiconductor layer to the surface of the first semiconductor layer or a depth deeper than the light emitting element portion and the light emitting element portion are protected from overvoltage. A main semiconductor region separated into a protection element portion of
Covering only part of the surface of the second semiconductor layer of the light emitting element part of the main semiconductor region and covering at least part of the surface of the second semiconductor layer of the protection element part of the main semiconductor region. And a light emitting element disposed between the first part and the second semiconductor layer of the light emitting element part, the first part having a dimension capable of bonding the conductive member. A second portion electrically connected to the second semiconductor layer of the portion, and disposed between the first portion and the second semiconductor layer of the protection element portion, and of the protection element portion A first electrode comprising a third portion in contact with the second semiconductor layer;
Overvoltage protection means including a protection element formed of at least one Schottky barrier diode formed using the protection element portion of the main semiconductor region and connected in parallel to the light emitting element portion of the main semiconductor region; ,
A second electrode connected to the substrate;
A composite semiconductor device comprising a semiconductor light emitting element and a protection element.
前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第2の半導体層と前記基板とを電気的に接続するための導電体層とから成ることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。
The groove has a depth reaching from the surface of the second semiconductor layer to the one main surface of the substrate;
The overvoltage protection means includes a Schottky barrier diode formed by Schottky contact of the third portion of the first electrode with respect to the second semiconductor layer of the protection element portion of the main semiconductor region, and the protection 2. The composite semiconductor device of a semiconductor light emitting element and a protection element according to claim 1, comprising a conductor layer for electrically connecting the second semiconductor layer of the element portion and the substrate.
前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は、前記ショットキーバリアダイオードを形成するために前記主半導体領域の前記保護素子部分の前記第2の半導体層にショットキー接触している一端と前記基板に電気的に接続されている他端とを有する導電体層を備えていることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。
The groove has a depth reaching from the surface of the second semiconductor layer to the one main surface of the substrate;
The overvoltage protection means is electrically connected to the substrate and one end in Schottky contact with the second semiconductor layer of the protection element portion of the main semiconductor region to form the Schottky barrier diode. The composite semiconductor device of a semiconductor light emitting element and a protection element according to claim 1, further comprising a conductor layer having the other end.
前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は第1のショットキーバリアダイオードと第2のショットキーバリアダイオードとを含み、前記第1のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成され、前記第2のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層の前記第3の部分が接触している位置から離れた位置にショットキー接触している導電体層によって形成され、前記導電体層は前記基板に接続されていることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。
The groove has a depth reaching from the surface of the second semiconductor layer to the one main surface of the substrate;
The overvoltage protection means includes a first Schottky barrier diode and a second Schottky barrier diode, and the first Schottky barrier diode is applied to the second semiconductor layer in the protection element portion of the main semiconductor region. Formed by Schottky contact of the third portion of the first electrode, the second Schottky barrier diode is the third portion of the second semiconductor layer of the protection element portion of the main semiconductor region. 2. The semiconductor light emitting device according to claim 1, wherein the semiconductor light emitting element is formed by a conductor layer that is in Schottky contact at a position away from a position where the contact is made, and the conductor layer is connected to the substrate. Composite semiconductor device with protective element.
前記基板は半導体基板であり、
前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は第1のショットキーバリアダイオードと第2のショットキーバリアダイオードと前記第1及び第2のショットキーバリアダイオードを相互に接続するための導電体層を含み、前記第1のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成され、前記導電体層は前記主半導体領域の前記保護素子部分の前記第2の半導体層の前記第3の部分が接触している位置から離れた位置に接触している一端部と前記第2のショットキーバリアダイオードを形成するために前記基板にショットキー接触している他端部とを有していることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。
The substrate is a semiconductor substrate;
The groove has a depth reaching from the surface of the second semiconductor layer to the one main surface of the substrate;
The overvoltage protection means includes a first Schottky barrier diode, a second Schottky barrier diode, and a conductor layer for interconnecting the first and second Schottky barrier diodes, and the first shot The key barrier diode is formed by Schottky contact of the third portion of the first electrode with respect to the second semiconductor layer of the protection element portion of the main semiconductor region, and the conductor layer is formed of the main semiconductor region. The substrate for forming the second Schottky barrier diode and one end of the protective element portion that is in contact with a position away from the position where the third portion of the second semiconductor layer is in contact The composite semiconductor device of a semiconductor light emitting element and a protection element according to claim 1, further comprising: a second end portion that is in Schottky contact.
前記溝は前記基板に達しないで前記第1の半導体層の少なくとも一部を残存させる深さを有し、
前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第2の半導体層と前記保護素子部分の前記第1の半導体層とを電気的に接続するための導電体層とから成ることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。
The trench has a depth that does not reach the substrate and leaves at least a portion of the first semiconductor layer;
The overvoltage protection means includes a Schottky barrier diode formed by Schottky contact of the third portion of the first electrode with respect to the second semiconductor layer of the protection element portion of the main semiconductor region, and the protection 2. The semiconductor light emitting element according to claim 1, comprising a conductor layer for electrically connecting the second semiconductor layer of the element part and the first semiconductor layer of the protection element part. Composite semiconductor device with protective element.
前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層における前記第3の部分が接触している位置から離れた位置に接触している一端部と前記主半導体領域の前記保護素子部分の前記第1の半導体層に接触している他端部とを有する導電体層から成り、前記保護素子としてのショットキーバリアダイオードを形成するために前記導電体層の前記一端部と前記他端部とのいずれか一方又は両方が前記主半導体領域の前記保護素子部分にショットキー接触していることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。   The overvoltage protection means includes an end portion that is in contact with a position away from a position where the third portion of the second semiconductor layer is in contact with the protection element portion of the main semiconductor region, and the main semiconductor region. The one end of the conductor layer to form a Schottky barrier diode as the protection element, and the other end of the protection element portion in contact with the first semiconductor layer. 2. The composite semiconductor of a semiconductor light emitting element and a protection element according to claim 1, wherein either one or both of the first part and the other end part are in Schottky contact with the protection element part of the main semiconductor region. apparatus. 前記過電圧保護手段の別の前記保護素子としてのショットキーバリアダイオードを形成するために前記第1の電極の前記第3の部分が前記主半導体領域の前記保護素子部分の前記第2の半導体層にショットキー接触していることを特徴とする請求項7記載の半導体発光素子と保護素子との複合半導体装置。   In order to form a Schottky barrier diode as another protection element of the overvoltage protection means, the third portion of the first electrode is formed on the second semiconductor layer of the protection element portion of the main semiconductor region. 8. The composite semiconductor device of a semiconductor light emitting element and a protection element according to claim 7, wherein the semiconductor light emitting element is in Schottky contact. 前記主半導体領域は、更に、前記第1の半導体層と前記第2の半導体層との間に配置されたアンドープ半導体層を有していることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。   9. The main semiconductor region further comprises an undoped semiconductor layer disposed between the first semiconductor layer and the second semiconductor layer. A semiconductor device comprising the semiconductor light-emitting element and the protective element as described above. 更に、前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面に配置され且つ前記第1の電極の前記第2の部分に接続された光透過性導電膜を有していることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。   And a light-transmitting conductive film disposed on the surface of the second semiconductor layer of the light emitting element portion of the main semiconductor region and connected to the second portion of the first electrode. A composite semiconductor device comprising a semiconductor light emitting element and a protection element according to claim 1. 更に、前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面に配置され且つ前記第1の電極の前記第2の部分に接続され且つ開口を有している補助導電体層を備えていることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。   And an auxiliary conductor layer disposed on a surface of the second semiconductor layer of the light emitting element portion of the main semiconductor region and connected to the second portion of the first electrode and having an opening. The composite semiconductor device of a semiconductor light emitting element and a protection element according to claim 1, wherein the composite semiconductor device is provided. 前記主半導体領域の前記溝の壁面と前記第1の電極との間に絶縁膜が配置されていることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。   9. The semiconductor light emitting device and the protection device according to claim 1, wherein an insulating film is disposed between a wall surface of the groove of the main semiconductor region and the first electrode. And compound semiconductor devices. 前記主半導体領域の前記保護素子部分の全部が第1の電極の前記第1の部分で覆われていることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。   9. The semiconductor light emitting element and the protection according to claim 1, wherein the protection element portion of the main semiconductor region is entirely covered with the first portion of the first electrode. Compound semiconductor device with element. 更に、前記基板と前記主半導体領域との間に配置された導電体層を有し、前記導電体層によって前記基板と前記主半導体領域とが貼合されていることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。   Furthermore, it has a conductor layer arrange | positioned between the said board | substrate and the said main semiconductor area | region, The said board | substrate and the said main semiconductor area | region are bonded by the said conductor layer. A composite semiconductor device comprising the semiconductor light emitting element according to any one of 8 to 8 and a protective element. 一方の主面と他方の主面とを有し且つ導電性を有している基板を用意する工程と、
前記基板の上に第1導電型を有する第1の半導体層と第2の導電型を有する第2の半導体層とを含む主半導体領域を気相成長させる工程と、
前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極を形成する工程と、
前記基板に接続された第2の電極を形成する工程と
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置の製造方法。
Preparing a substrate having one main surface and the other main surface and having conductivity;
Vapor-phase-growing a main semiconductor region including a first semiconductor layer having a first conductivity type and a second semiconductor layer having a second conductivity type on the substrate;
The main semiconductor region and the light emitting element portion are protected from overvoltage by a groove having a depth from the surface of the second semiconductor layer to the surface of the first semiconductor layer or a groove having a depth deeper than this. Separating the protective element portion for
Forming a Schottky barrier diode as at least one protection element connected in parallel to the light emitting element portion of the main semiconductor region using the protection element portion of the main semiconductor region;
Covering only part of the surface of the second semiconductor layer of the light emitting element part of the main semiconductor region and covering at least part of the surface of the second semiconductor layer of the protection element part of the main semiconductor region. And a light emitting element disposed between the first part and the second semiconductor layer of the light emitting element part, the first part having a dimension capable of bonding the conductive member. A second portion electrically connected to the second semiconductor layer of the portion, and disposed between the first portion and the second semiconductor layer of the protection element portion, and of the protection element portion Forming a first electrode comprising a third portion in contact with the second semiconductor layer;
Forming a second electrode connected to the substrate. A method of manufacturing a composite semiconductor device of a semiconductor light emitting element and a protection element.
半導体を成長させるための成長用基板を用意する工程と、
前記成長用基板の上に第1導電型を有する第1の半導体層と第2導電型を有する第2の半導体層とを含む主半導体領域を気相成長させる工程と、
前記主半導体領域の前記第2の半導体層に導電性を有する支持基板を貼り合せる工程と、
前記成長用基板を除去する工程と、
前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極を形成する工程と、
前記基板に接続された第2の電極を形成する工程と
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置の製造方法。
Preparing a growth substrate for growing a semiconductor;
Vapor-phase-growing a main semiconductor region including a first semiconductor layer having a first conductivity type and a second semiconductor layer having a second conductivity type on the growth substrate;
Bonding a conductive support substrate to the second semiconductor layer of the main semiconductor region; and
Removing the growth substrate;
The main semiconductor region and the light emitting element portion are protected from overvoltage by a groove having a depth from the surface of the second semiconductor layer to the surface of the first semiconductor layer or a groove having a depth deeper than this. Separating the protective element portion for
Forming a Schottky barrier diode as at least one protection element connected in parallel to the light emitting element portion of the main semiconductor region using the protection element portion of the main semiconductor region;
Covering only part of the surface of the second semiconductor layer of the light emitting element part of the main semiconductor region and covering at least part of the surface of the second semiconductor layer of the protection element part of the main semiconductor region. And a light emitting element disposed between the first part and the second semiconductor layer of the light emitting element part, the first part having a dimension capable of bonding the conductive member. A second portion electrically connected to the second semiconductor layer of the portion, and disposed between the first portion and the second semiconductor layer of the protection element portion, and of the protection element portion Forming a first electrode comprising a third portion in contact with the second semiconductor layer;
Forming a second electrode connected to the substrate. A method of manufacturing a composite semiconductor device of a semiconductor light emitting element and a protection element.
JP2005222106A 2005-07-29 2005-07-29 Composite semiconductor device of semiconductor light emitting element and protection element, and its manufacturing method Pending JP2007042682A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005222106A JP2007042682A (en) 2005-07-29 2005-07-29 Composite semiconductor device of semiconductor light emitting element and protection element, and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005222106A JP2007042682A (en) 2005-07-29 2005-07-29 Composite semiconductor device of semiconductor light emitting element and protection element, and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007042682A true JP2007042682A (en) 2007-02-15

Family

ID=37800420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005222106A Pending JP2007042682A (en) 2005-07-29 2005-07-29 Composite semiconductor device of semiconductor light emitting element and protection element, and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007042682A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516377A (en) * 2005-11-17 2009-04-16 ラティス パワー (チアンシ) コーポレイション Method for manufacturing a high quality semiconductor light emitting device on a silicon substrate
JP2009531851A (en) * 2006-03-28 2009-09-03 ソウル オプト デバイス カンパニー リミテッド Light emitting device including Zener diode and method for manufacturing the same
CN101916768A (en) * 2010-05-19 2010-12-15 武汉华灿光电有限公司 Efficient antistatic gallium nitride-based light-emitting device and manufacturing method thereof
EP2325900A1 (en) * 2008-08-29 2011-05-25 Nichia Corporation Semiconductor light emitting element and semiconductor light emitting device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516377A (en) * 2005-11-17 2009-04-16 ラティス パワー (チアンシ) コーポレイション Method for manufacturing a high quality semiconductor light emitting device on a silicon substrate
JP2009531851A (en) * 2006-03-28 2009-09-03 ソウル オプト デバイス カンパニー リミテッド Light emitting device including Zener diode and method for manufacturing the same
EP2325900A1 (en) * 2008-08-29 2011-05-25 Nichia Corporation Semiconductor light emitting element and semiconductor light emitting device
EP2325900A4 (en) * 2008-08-29 2013-11-06 Nichia Corp Semiconductor light emitting element and semiconductor light emitting device
TWI493748B (en) * 2008-08-29 2015-07-21 Nichia Corp Semiconductor light emitting elements and semiconductor light emitting devices
CN101916768A (en) * 2010-05-19 2010-12-15 武汉华灿光电有限公司 Efficient antistatic gallium nitride-based light-emitting device and manufacturing method thereof
CN101916768B (en) * 2010-05-19 2012-10-03 华灿光电股份有限公司 Efficient antistatic gallium nitride-based light-emitting device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US7405431B2 (en) Light-emitting semiconductor device having an overvoltage protector
JP5044986B2 (en) Semiconductor light emitting device
US9209362B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP5641725B2 (en) Light emitting device having a plurality of nonpolar light emitting cells and method for manufacturing the same
US8592839B2 (en) Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same
US10283498B2 (en) LED chip having ESD protection
JP4577497B2 (en) Composite semiconductor device of semiconductor light emitting element and protective element
WO2012091311A2 (en) High efficiency light emitting diode
CN110379900B (en) Light emitting diode and method of manufacturing the same
JP2007157926A (en) Semiconductor light emitting device with protective diode and its manufacturing method
US10580939B2 (en) Semiconductor light-emitting device including a reflector layer having a multi-layered structure
JP2011181597A (en) Semiconductor light emitting element
JP2010171167A (en) Light emitting element
JP4868821B2 (en) Gallium nitride compound semiconductor and light emitting device
JP2007042682A (en) Composite semiconductor device of semiconductor light emitting element and protection element, and its manufacturing method
KR101040140B1 (en) Semiconductor light emitting device array and manufacturing method thereof
CN101345275B (en) Luminous element
CN102084506A (en) Reflective contact for a semiconductor light emitting device
KR20120009829A (en) Light-Emitting device
KR20090109598A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR20190129809A (en) Led chip having esd protection
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
JP2010177446A (en) Light-emitting element
KR101599529B1 (en) Light emitting device having plurality of non-polar light emitting cells and method of fabricating the same
KR20160054693A (en) Semiconductor light emitting device