KR102664236B1 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- KR102664236B1 KR102664236B1 KR1020220090133A KR20220090133A KR102664236B1 KR 102664236 B1 KR102664236 B1 KR 102664236B1 KR 1020220090133 A KR1020220090133 A KR 1020220090133A KR 20220090133 A KR20220090133 A KR 20220090133A KR 102664236 B1 KR102664236 B1 KR 102664236B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor
- emitting device
- light emitting
- semiconductor layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 192
- 229910052751 metal Inorganic materials 0.000 claims abstract description 66
- 239000002184 metal Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000002161 passivation Methods 0.000 claims description 51
- 238000010586 diagram Methods 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 229910020776 SixNy Inorganic materials 0.000 description 1
- 229910020781 SixOy Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
본 발명은 성장기판, 반도체층, 전극층, 및 반도체층 상부에 배치되고 반도체층의 측면을 따라 연장되어 성장기판 상부에 배치되는 금속층을 포함하는 반도체 발광소자에 관한 것이다.The present invention relates to a semiconductor light emitting device including a growth substrate, a semiconductor layer, an electrode layer, and a metal layer disposed on top of the semiconductor layer and extending along a side of the semiconductor layer and disposed on the growth substrate.
Description
본 발명은 반도체 발광소자에 관한 것으로, 더욱 상세하게는 반도체층의 측면에 배치된 금속층을 포함하는 반도체 발광소자에 관한 것이다.The present invention relates to a semiconductor light-emitting device, and more specifically, to a semiconductor light-emitting device including a metal layer disposed on a side of a semiconductor layer.
여기서는, 본 발명에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다. 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.Herein, background information regarding the present invention is provided and does not necessarily mean that it is well-known technology. Additionally, in this specification, direction indications such as top/bottom, top/bottom, etc. are based on the drawings.
도 1은 종래의 반도체 발광소자의 일 예를 보여주는 도면이다. 반도체 발광소자는 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에 복수의 반도체층으로 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 증착되어 있다. 버퍼층(20)은 생략될 수 있다. 그 위에 전류 확산을 위한 투광성 전도막(60)과, 본딩패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30) 위에 본딩패드로 역할하는 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 도 1과 같은 형태의 반도체 발광소자를 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장기판(10) 측이 외부와 전기적으로 연결될 때 장착면이 된다.1 is a diagram showing an example of a conventional semiconductor light emitting device. A semiconductor light emitting device includes a growth substrate (10; e.g., a sapphire substrate), a buffer layer (20), a plurality of semiconductor layers on the growth substrate (10), and a first semiconductor layer (30) having first conductivity (e.g., an n-type GaN layer). , an active layer (40; e.g., INGaN/(In)GaN MQWs) that generates light through recombination of electrons and holes, and a second semiconductor layer (50; e.g., p-type GaN layer) having a second conductivity different from the first conductivity. ) are deposited sequentially. The buffer layer 20 may be omitted. A translucent conductive film 60 for current diffusion and an electrode 70 serving as a bonding pad are formed thereon, and an electrode 80 serving as a bonding pad is formed on the exposed first semiconductor layer 30 by etching. : Cr/Ni/Au stacked metal pad) is formed. A semiconductor light emitting device of the type shown in Figure 1 is specifically called a lateral chip. Here, the growth substrate 10 side becomes the mounting surface when electrically connected to the outside.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 다른 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다. 반도체 발광소자는 성장기판(10), 성장기판(10) 위에 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 그 위에 성장기판(10) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(90, 91, 92)이 형성되어 있다. 제1 전극막(90)은 Ag 반사막, 제2 전극막(91)은 Ni 확산 방지막, 제3 전극막(92)은 Au 본딩층일 수 있다. 식각되어 노출된 제1 반도체층(30) 위에 본딩패드로 기능하는 전극(80)이 형성되어 있다. 여기서, 전극막(92) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(30) 위에 형성된 전극(80)이 제2 반도체층 위에 형성된 전극막(90, 91, 92)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수도 있다. 여기서 높이의 기준은 성장기판(10)으로부터의 높이일 수 있다. 반도체 발광소자에는 래터럴 칩 또는 플립 칩 이외에 수직 칩 등이 있다.Figure 2 is a diagram showing another example of a semiconductor light emitting device presented in U.S. Patent Publication No. 7,262,436. The drawing symbols have been changed for convenience of explanation. The semiconductor light emitting device includes a growth substrate 10, a first semiconductor layer 30 having first conductivity on the growth substrate 10, an active layer 40 that generates light through recombination of electrons and holes, and a first conductivity and other A second semiconductor layer 50 having second conductivity is sequentially deposited, and a three-layer electrode film 90, 91, and 92 for reflecting light toward the growth substrate 10 is formed thereon. The first electrode film 90 may be an Ag reflective film, the second electrode film 91 may be a Ni diffusion barrier film, and the third electrode film 92 may be an Au bonding layer. An electrode 80 that functions as a bonding pad is formed on the etched and exposed first semiconductor layer 30. Here, the electrode film 92 side becomes the mounting surface when electrically connected to the outside. A semiconductor light emitting device chip of the type shown in Figure 2 is specifically called a flip chip. In the case of the flip chip shown in FIG. 2, the electrode 80 formed on the first semiconductor layer 30 is at a lower height than the electrode films 90, 91, and 92 formed on the second semiconductor layer, but can be formed at the same height. You can also make it happen. Here, the height standard may be the height from the growth substrate 10. Semiconductor light emitting devices include vertical chips in addition to lateral chips or flip chips.
도 3은 한국 공개특허공보 제2015-0055390호에 기재된 반도체 발광소자의 다른 일 예를 보여주는 도면이다. 설명의 편의를 위해 도면기호를 일부 변경하였다. 반도체 발광소자는 플립 칩으로, 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에 복수의 반도체층으로 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 반도체층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 반도체층)이 순차로 증착되어 있다. 버퍼층(20)은 생략될 수 있다. 그 위에 전류 확산을 위한 투광성 전도막(60)과, 본딩패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30) 위에 본딩패드로 역할하는 전극(80: 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 또한 반도체 발광소자의 동작 전압을 낮추기 위한 전극 구조로 제1 반도체층(n형 반도체층)에 형성되는 제1 오믹전극(51) 및 제2 반도체층(p형 반도체층)에 형성되는 제2 오믹전극(52)을 포함하고 있다.Figure 3 is a diagram showing another example of a semiconductor light emitting device described in Korean Patent Publication No. 2015-0055390. Some drawing symbols have been changed for convenience of explanation. The semiconductor light emitting device is a flip chip, including a growth substrate (10; e.g., sapphire substrate), a plurality of semiconductor layers on the growth substrate (10), a buffer layer (20), and a first semiconductor layer (30) having first conductivity; e.g., n. type semiconductor layer), an active layer (40; e.g., INGaN/(In)GaN MQWs) that generates light through recombination of electrons and holes, and a second semiconductor layer (50; e.g., having a second conductivity different from the first conductivity). p-type semiconductor layers) are sequentially deposited. The buffer layer 20 may be omitted. A translucent conductive film 60 for current diffusion and an electrode 70 serving as a bonding pad are formed thereon, and an electrode 80 serving as a bonding pad is formed on the exposed first semiconductor layer 30 by etching. : Cr/Ni/Au stacked metal pad) is formed. In addition, as an electrode structure for lowering the operating voltage of the semiconductor light emitting device, the first ohmic electrode 51 formed on the first semiconductor layer (n-type semiconductor layer) and the second ohmic electrode 51 formed on the second semiconductor layer (p-type semiconductor layer) It includes an electrode 52.
종래 기술의 경우 반도체층을 덮는 산화물 재질의 절연층은 외부 스트레스에 의해 크랙이 발생하기 쉽다. 특히 복수개의 반도체 발광소자 칩들을 개별 칩 단위로 분리하는 아이솔레이션(isolation) 에칭이 실시될 경우 반도체층에 미세한 크랙이 발생하는 경우 이러한 크랙이 절연층을 통하여 반도체 발광소자 칩의 전반으로 확장되는 문제가 있다.In the case of the prior art, the oxide insulating layer covering the semiconductor layer is prone to cracks due to external stress. In particular, when isolation etching is performed to separate a plurality of semiconductor light emitting device chips into individual chips, if fine cracks occur in the semiconductor layer, there is a problem of these cracks extending throughout the semiconductor light emitting device chip through the insulating layer. there is.
본 발명은 하나의 양상에서 절연층을 통하여 반도체 발광소자 칩의 상단부로 크랙이 진행하는 것을 방지하는 반도체 발광소자를 제공하는 것을 하나의 목적으로 한다.One object of the present invention is to provide a semiconductor light emitting device that prevents cracks from progressing to the upper part of the semiconductor light emitting device chip through the insulating layer.
본 발명은 성장기판; 성장기판 상부에 배치되며, 순차적으로 제1 반도체층, 제2 반도체층 및 제1, 2 반도체층 사이에 형성된 활성층을 포함하는 반도체층; 제1 반도체층 상부에 배치되며 제1 반도체층과 전기적으로 연결된 제1a 전극층; 및 제1 반도체층 상부에 배치되고 제1 반도체층의 측면을 따라 연장되어 성장기판 상부에 배치되는 금속층;을 포함하는 반도체 발광소자를 제공할 수 있다.The present invention relates to a growth substrate; A semiconductor layer disposed on the growth substrate and sequentially including a first semiconductor layer, a second semiconductor layer, and an active layer formed between the first and second semiconductor layers; A 1a electrode layer disposed on the first semiconductor layer and electrically connected to the first semiconductor layer; and a metal layer disposed on the top of the first semiconductor layer, extending along a side of the first semiconductor layer, and disposed on the top of the growth substrate.
본 발명의 하나의 양상에 따르는 반도체 발광소자는 절연층을 통하여 반도체 발광소자 칩의 상단부로 크랙이 진행하는 것을 방지할 수 있다.A semiconductor light emitting device according to one aspect of the present invention can prevent cracks from propagating to the top of the semiconductor light emitting device chip through an insulating layer.
도 1은 종래의 반도체 발광소자의 일 예를 보여주는 도면이다.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 다른 예를 보여주는 도면이다.
도 3은 한국 공개특허공보 제2015-0055390호에 기재된 반도체 발광소자의 다른 일 예를 보여주는 도면이다.
도 4는 본 발명의 구체예에 따르는 반도체 발광소자의 평면도를 개략적으로 나타내는 도면이다.
도 5 내지 도 8은 각각 본 발명의 구체예에 따르는 반도체 발광소자를 개략적으로 나태는 도면이다.1 is a diagram showing an example of a conventional semiconductor light emitting device.
Figure 2 is a diagram showing another example of a semiconductor light emitting device presented in U.S. Patent Publication No. 7,262,436.
Figure 3 is a diagram showing another example of a semiconductor light emitting device described in Korean Patent Publication No. 2015-0055390.
Figure 4 is a diagram schematically showing a plan view of a semiconductor light emitting device according to an embodiment of the present invention.
5 to 8 are diagrams schematically showing a semiconductor light emitting device according to an embodiment of the present invention, respectively.
본 명세서에서 각 층의 상부, 위, 하부, 또는 아래에 대한 기준은 도면을 기준으로 하며, "상부" 또는 "하부"에 형성되는 것으로 기재되는 경우에 있어, "상부"와 "하부"는 직접(directly), 또는 다른 층을 개재하여(indirectly) 형성되는 것을 포함한다.In this specification, the reference for the top, top, bottom, or bottom of each layer is based on the drawings, and in the case where it is described as being formed at the “upper” or “lower”, “upper” and “lower” are directly used. It includes being formed (directly) or through another layer (indirectly).
이하, 본 발명을 첨부된 도면을 참고하여 자세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the attached drawings.
도 4는 본 발명의 구체예에 따르는 반도체 발광소자의 평면도를 개략적으로 나타내는 도면이다.Figure 4 is a diagram schematically showing a plan view of a semiconductor light emitting device according to an embodiment of the present invention.
도 4를 참조하면, 반도체 발광소자의 바깥둘레부(빗금친 부분)에 대하여 아이솔레이션(isolation) 에칭이 실시될 수 있다. 한편 도 4의 반도체 발광소자 평면도에 제시된 각각의 실선은 반도체 발광소자를 구성하는 각각의 층을 개략적으로 나타낸 것이다. 이하 A 부분의 확대도를 참고하여 상세하게 설명한다.Referring to FIG. 4, isolation etching may be performed on the outer peripheral portion (shaded portion) of the semiconductor light emitting device. Meanwhile, each solid line shown in the plan view of the semiconductor light-emitting device in FIG. 4 schematically represents each layer constituting the semiconductor light-emitting device. This will be described in detail below with reference to the enlarged view of part A.
도 5는 본 발명의 하나의 구체예에 따른 반도체 발광소자를 개략적으로 나타낸 도면이다. 구체적으로 도 5a는 반도체 발광소자 평면도의 일부를 확대하여 나타낸 것이고, 도 5b는 도 5a의 단면도의 일부를 개략적으로 나타낸 것이다.Figure 5 is a diagram schematically showing a semiconductor light emitting device according to one embodiment of the present invention. Specifically, FIG. 5A shows an enlarged portion of a plan view of a semiconductor light emitting device, and FIG. 5B schematically shows a portion of the cross-sectional view of FIG. 5A.
도 5를 참조하면, 본 발명의 하나의 구체예에 따른 반도체 발광소자(100)는 성장기판(110), 반도체층(120), 제1a 전극층(161), 및 금속층(171)을 포함할 수 있다.Referring to FIG. 5, the semiconductor light emitting device 100 according to one embodiment of the present invention may include a growth substrate 110, a semiconductor layer 120, a 1a electrode layer 161, and a metal layer 171. there is.
성장기판(110)은 주로 사파이어, SiC, Si, GaN 등이 이용되며, 성장기판(110)은 최종적으로 제거될 수 있다. 한편 성장기판(110) 위에 버퍼층(미도시)이 성장되고, 그 위에 반도체층(120)이 증착될 수 있으며, 버퍼층(미도시)은 생략될 수 있으며 도시하지는 않았지만 필요에 따라 추가의 층들이 형성될 수 있다.The growth substrate 110 is mainly made of sapphire, SiC, Si, GaN, etc., and the growth substrate 110 can be finally removed. Meanwhile, a buffer layer (not shown) may be grown on the growth substrate 110, and a semiconductor layer 120 may be deposited thereon. The buffer layer (not shown) may be omitted, and although not shown, additional layers may be formed as needed. It can be.
반도체층(120)은 성장기판(110) 상부에 배치되며, 순차적으로 제1 반도체층(130), 제2 반도체층(150) 및 제1, 2 반도체층 사이에 형성된 활성층(140)을 포함할 수 있다. 구체적으로, 반도체층(120)은 성장기판(110)에서 성장하는 제1 도전성을 가지는 제1 반도체층(130; 예 : n형 반도체층), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(150; 예 : p형 반도체층), 및 제1 반도체층(130)과 제2 반도체층(150) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(140; 예: INGaN/(In)GaN MQWs)을 포함한다. 반도체층(120)은 알루미늄갈륨 질화물(AlGaN) 물질을 기반으로 하여 반도체 발광소자(100)가 자외선을 방출할 수 있도록 구성될 수 있다. 특히 300nm 이하의 단파장을 갖는 자외선을 방출할 수 있다.The semiconductor layer 120 is disposed on the growth substrate 110 and sequentially includes a first semiconductor layer 130, a second semiconductor layer 150, and an active layer 140 formed between the first and second semiconductor layers. You can. Specifically, the semiconductor layer 120 includes a first semiconductor layer 130 (e.g., n-type semiconductor layer) having a first conductivity grown on the growth substrate 110, and a second semiconductor having a second conductivity different from the first conductivity. A layer 150 (e.g., p-type semiconductor layer), and an active layer 140 (e.g., INGaN) interposed between the first semiconductor layer 130 and the second semiconductor layer 150 and generating light through recombination of electrons and holes. /(In)GaN MQWs). The semiconductor layer 120 may be constructed based on aluminum gallium nitride (AlGaN) material so that the semiconductor light emitting device 100 can emit ultraviolet rays. In particular, it can emit ultraviolet rays with a short wavelength of 300 nm or less.
제1a 전극층(161)은 제1 반도체층(130) 상부에 배치되며 제1 반도체층(130)과 전기적으로 연결되도록 구성될 수 있다. 제1a 전극층(161)의 재질은 전기 전도성을 가지며, 제1 반도체층(130)과 오믹 접촉을 이루는 금속 또는 도전성 비금속일 수 있다. 제1a 전극층(161)은 안정적인 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합금을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다.The 1a electrode layer 161 is disposed on the first semiconductor layer 130 and may be configured to be electrically connected to the first semiconductor layer 130. The material of the first a electrode layer 161 has electrical conductivity and may be a metal or a conductive non-metal that makes ohmic contact with the first semiconductor layer 130. The 1a electrode layer 161 may be formed using Cr, Ti, Ni, or an alloy thereof for stable electrical contact, and may also include a reflective metal layer such as Al or Ag.
한편 도시하지는 않았지만 제1 반도체층(130)과 제1a 전극층(161) 사이에 오믹전극(미도시)이 배치될 수 있다. 오믹전극(미도시)은 Cr, Ti, Al, Ag, Ni, Pt, W, Au, Rh, Mo 등의 조합으로 이루어질 수 있다. 예를 들어, 오믹전극(미도시)은 순차로 적층된 오믹 접촉층(예: Cr, Ti, Ni 등)/반사 금속층(예: Al, Ag, Rh 등)/제1 장벽층(예: Ni, Cr, Ti, W, Pt, TiW 등)/산화반지층(예: Au, Pt 등)/제2 장벽층(예: Cr, Ti, Ni, Pt, Al 등)을 포함할 수 있다. 오믹 접촉층은 일함수가 작은 금속으로 이루어져 제1 반도체층(130)과 오믹 접촉을 이룬다. 반사 금속층은 빛을 반사하여 흡수손실을 줄인다. 제1 장벽층은 반사 금속층과 산화 방지층 간에 확산을 방지한다. 산화 방지층은 제1 장벽층 등의 산화를 방지할 수 있다. 오믹 접촉층은 5Å ~ 500Å의 두께를 가질 수 있고, 반사 금속층은 500Å ~ 10000Å 정도의 두께를 가질 수 있고, 제1 장벽층은 100Å ~ 5000Å 정도의 두께를 가질 수 있고, 산화방지층은 100Å ~ 5000Å 정도의 두께를 가질 수 있고, 제2 장벽층은 10Å ~ 1000Å 정도의 두께를 가질 수 있다. 이와 같은 다층 구조의 오믹전극(미도시)은 필요에 따라 일부의 층이 생략되거나 새로운 층이 추가될 수도 있다.Meanwhile, although not shown, an ohmic electrode (not shown) may be disposed between the first semiconductor layer 130 and the first a electrode layer 161. The ohmic electrode (not shown) may be made of a combination of Cr, Ti, Al, Ag, Ni, Pt, W, Au, Rh, Mo, etc. For example, the ohmic electrode (not shown) is sequentially stacked ohmic contact layer (e.g. Cr, Ti, Ni, etc.) / reflective metal layer (e.g. Al, Ag, Rh, etc.) / first barrier layer (e.g. Ni , Cr, Ti, W, Pt, TiW, etc.)/antioxidation layer (e.g., Au, Pt, etc.)/second barrier layer (e.g., Cr, Ti, Ni, Pt, Al, etc.). The ohmic contact layer is made of metal with a low work function and forms ohmic contact with the first semiconductor layer 130. The reflective metal layer reflects light and reduces absorption loss. The first barrier layer prevents diffusion between the reflective metal layer and the anti-oxidation layer. The oxidation prevention layer can prevent oxidation of the first barrier layer, etc. The ohmic contact layer may have a thickness of 5Å to 500Å, the reflective metal layer may have a thickness of approximately 500Å to 10000Å, the first barrier layer may have a thickness of approximately 100Å to 5000Å, and the antioxidant layer may have a thickness of approximately 100Å to 5000Å. The second barrier layer may have a thickness of approximately 10Å to 1000Å. In this multi-layered ohmic electrode (not shown), some layers may be omitted or new layers may be added as needed.
금속층(171)은 제1 반도체층(130) 상부에 배치되고 제1 반도체층(130)의 측면을 따라 연장되어 성장기판(110) 상부에 배치되도록 구성될 수 있다.The metal layer 171 may be configured to be disposed on the top of the first semiconductor layer 130 and extend along the side of the first semiconductor layer 130 to be disposed on the growth substrate 110 .
제1 반도체층(130)의 측면에는 복수개의 칩들을 개별 칩 단위로 분리하는 아이솔레이션(isolation) 에칭이 실시될 수 있다. 이러한 아이솔레이션 에칭에 의해 제1 반도체층(130)의 측면은 경사를 가질 수 있으며, 제1 반도체층(130)이 노출될 수 있다. 금속층(171)이 형성되는 성장기판(110)의 상부 영역은 이러한 아이솔레이션 에칭에 의해 확보될 수 있다.Isolation etching may be performed on the side of the first semiconductor layer 130 to separate a plurality of chips into individual chips. By this isolation etching, the side of the first semiconductor layer 130 may be inclined and the first semiconductor layer 130 may be exposed. The upper area of the growth substrate 110 where the metal layer 171 is formed can be secured by this isolation etching.
금속층(171)의 두께는 1kÅ ~ 1.5㎛일 수 있다.The thickness of the metal layer 171 may be 1kÅ to 1.5㎛.
이하에서 상세하게 설명하듯이, 반도체층(120) 상부에는 패시베이션층(181, 182)이 형성되어 반도체층(120)을 그 상부에 형성되는 층과 절연시킬 수 있다. 이때 산화물로 형성되는 패시베이션층은 금속층에 비해 스트레스에 의한 크랙 발생에 취약하다. 따라서 오믹전극, 메사구조 등의 표면 거칠기에 의해 미세 크랙이 발생하는 경우 크랙이 패시베이션층을 통하여 상단부로 진행하게 된다. 그러므로 패시베이션층(181, 182) 상부 또는 하부에서 금속층(171)을 형성함으로써 이러한 크랙의 진행을 방지할 수 있다.As will be described in detail below, passivation layers 181 and 182 are formed on the semiconductor layer 120 to insulate the semiconductor layer 120 from the layer formed on the semiconductor layer 120. At this time, the passivation layer formed of oxide is more vulnerable to cracks due to stress than the metal layer. Therefore, when micro cracks occur due to surface roughness of ohmic electrodes, mesa structures, etc., the cracks progress to the upper part through the passivation layer. Therefore, the progression of such cracks can be prevented by forming the metal layer 171 on or below the passivation layers 181 and 182.
금속층(171)은 예컨대 Cr, Al, Ti, Pt 또는 이들의 합금을 사용하여 형성될 수 있다.The metal layer 171 may be formed using, for example, Cr, Al, Ti, Pt, or an alloy thereof.
도 5를 참조하면, 본 발명의 또 다른 구체예에 따른 반도체 발광소자에 있어서, 금속층(171)은 제1 반도체층(130)의 측면을 따라 제1 반도체층(130)과 접촉하여 배치될 수 있다.Referring to FIG. 5, in a semiconductor light emitting device according to another embodiment of the present invention, the metal layer 171 may be disposed in contact with the first semiconductor layer 130 along the side of the first semiconductor layer 130. there is.
제1 반도체층(130)으로부터 미세 크랙이 발생하는 경우 크랙의 진행을 방지하기 위하여 제1 반도체층(130)의 측면을 따라 제1 반도체층(130)과 직접 접촉하도록 금속층(171)이 배치될 수 있다.When a fine crack occurs in the first semiconductor layer 130, a metal layer 171 will be placed along the side of the first semiconductor layer 130 to directly contact the first semiconductor layer 130 to prevent the crack from progressing. You can.
도 6은 본 발명의 또 다른 구체예에 따른 반도체 발광소자를 개략적으로 나태는 도면이다.Figure 6 is a schematic diagram of a semiconductor light emitting device according to another embodiment of the present invention.
도 6을 참조하면, 본 발명의 또 다른 구체예에 따른 반도체 발광소자(200)는 제1 반도체층(130)과 금속층(171) 사이에 배치되는 제1 패시베이션층(181)을 더욱 포함할 수 있다.Referring to FIG. 6, the semiconductor light emitting device 200 according to another embodiment of the present invention may further include a first passivation layer 181 disposed between the first semiconductor layer 130 and the metal layer 171. there is.
제1 패시베이션층(181)은 제1 반도체층(130) 상부에서부터 제1 반도체층(130) 측면을 따라 성장기판(110) 상부까지 연장되도록 구성될 수 있다. 이에 따라 제1 반도체층(130)과 금속층(171)은 제1 패시베이션층(181)에 의해 서로 접촉하지 않도록 구성될 수 있다.The first passivation layer 181 may be configured to extend from the top of the first semiconductor layer 130 to the top of the growth substrate 110 along the side of the first semiconductor layer 130. Accordingly, the first semiconductor layer 130 and the metal layer 171 may be configured not to contact each other by the first passivation layer 181.
한편 제1 반도체층(130), 활성층(140), 및 제2 반도체층(150)의 상부에서 제1 패시베이션층(181)이 형성되어 이들 반도체층이 그 상부에 형성되는 층과 절연될 수 있다.Meanwhile, a first passivation layer 181 is formed on the first semiconductor layer 130, the active layer 140, and the second semiconductor layer 150, so that these semiconductor layers can be insulated from the layer formed on top of them. .
제1 패시베이션층(181)은 전기 절연성을 가지고, 광 손실을 최소화하기 위해 투명한 재질로 형성되는 것이 바람직하며, 예를 들어 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2 등으로 이루어진 군에서 1종 이상 선택되어 형성될 수 있다.The first passivation layer 181 preferably has electrical insulation properties and is made of a transparent material to minimize light loss, for example, Si0 2 , SixOy, Si 3 N 4 , SixNy, SiOxNy, Al 2 O 3 , It may be formed by selecting one or more types from the group consisting of TiO 2 and the like.
도 5 및 도 6을 참조하면, 본 발명의 또 다른 구체예에 따른 반도체 발광소자는 금속층(171) 상부에 배치되는 제2 패시베이션층(182)을 더욱 포함할 수 있다.Referring to Figures 5 and 6, the semiconductor light emitting device according to another embodiment of the present invention may further include a second passivation layer 182 disposed on the metal layer 171.
제2 패시베이션층(182)은 제1 반도체층(130) 상부에서부터 제1 반도체층(130) 측면을 따라 성장기판(110) 상부까지 연장되도록 구성될 수 있다. The second passivation layer 182 may be configured to extend from the top of the first semiconductor layer 130 to the top of the growth substrate 110 along the side of the first semiconductor layer 130.
한편 제1 반도체층(130), 활성층(140), 및 제2 반도체층(150)의 상부에서 제2 패시베이션층(182)이 형성되어 이들 반도체층이 그 상부에 형성되는 층과 절연될 수 있다.Meanwhile, a second passivation layer 182 is formed on the first semiconductor layer 130, the active layer 140, and the second semiconductor layer 150, so that these semiconductor layers can be insulated from the layer formed on them. .
도 5 및 도 6을 참조하면, 본 발명의 또 다른 구체예에 따른 반도체 발광소자에서, 금속층(171)과 제1a 전극층(161)은 전기적으로 연결되도록 구성될 수 있다.Referring to FIGS. 5 and 6 , in a semiconductor light emitting device according to another embodiment of the present invention, the metal layer 171 and the first electrode layer 161 may be configured to be electrically connected.
도 5를 참조하면, 금속층(171)은 제1 반도체층(130)의 측면 및 상부 일부와 직접 접촉하여 배치되고, 제1a 전극층(161)의 상부를 덮도록 구성될 수 있다. 또 다른 구체예에서, 별도의 제1a 전극층(161)을 형성하지 않고, 제1 반도체층(130)의 상부를 덮는 금속층(171)의 일부를 제1a 전극층으로 사용할 수도 있다.Referring to FIG. 5 , the metal layer 171 may be disposed in direct contact with a portion of the side and top of the first semiconductor layer 130 and may be configured to cover the top of the 1a electrode layer 161 . In another specific example, a portion of the metal layer 171 covering the top of the first semiconductor layer 130 may be used as the first a electrode layer without forming a separate first a electrode layer 161.
한편 도 6을 참조하면, 금속층(171)은 제1 패시베이션층(181)의 측면 및 상부 일부를 덮도록 배치되고, 제1 패시베이션층(181)에 형성된 관통홀을 통하여 제1a 전극층(161)의 상부를 덮도록 구성될 수 있다.Meanwhile, referring to FIG. 6, the metal layer 171 is disposed to cover a portion of the side and top of the first passivation layer 181, and is connected to the 1a electrode layer 161 through a through hole formed in the first passivation layer 181. It may be configured to cover the upper part.
도 7 및 도 8은 본 발명의 또 다른 구체예에 따른 반도체 발광소자를 개략적으로 나태는 도면이다.7 and 8 are schematic diagrams of a semiconductor light emitting device according to another embodiment of the present invention.
도 7 및 도 8을 참조하면, 본 발명의 또 다른 구체예에 따른 반도체 발광소자에서, 금속층(171)과 제1a 전극층(161)은 전기적으로 연결되지 않도록 구성될 수 있다.Referring to FIGS. 7 and 8 , in a semiconductor light emitting device according to another embodiment of the present invention, the metal layer 171 and the first electrode layer 161 may be configured not to be electrically connected.
도 7을 참조하면, 본 발명의 반도체 발광소자(300)에서, 금속층(171)은 제1 반도체층(130)의 측면 및 상부 일부와 직접 접촉하여 배치되는 한편, 제1 반도체층(130) 상부에서 제1a 전극층(161)의 좌우측에 제1 패시베이션층(181)이 형성되며, 제1 패시베이션층(181)에 의해 금속층(171)과 제1a 전극층(161)이 절연될 수 있다.Referring to FIG. 7, in the semiconductor light emitting device 300 of the present invention, the metal layer 171 is disposed in direct contact with the side and upper part of the first semiconductor layer 130, while the upper part of the first semiconductor layer 130 A first passivation layer 181 is formed on the left and right sides of the 1a electrode layer 161, and the metal layer 171 and the 1a electrode layer 161 may be insulated by the first passivation layer 181.
한편 도 8을 참조하면, 본 발명의 반도체 발광소자(400)에서, 금속층(171)은 제1 패시베이션층(181)의 측면 및 상부 일부를 덮도록 배치되는 한편, 제1 반도체층(130) 상부에서 제1a 전극층(161)의 좌우측까지 제1 패시베이션층(181)이 연장되어 형성되며, 제1 패시베이션층(181)에 의해 금속층(171)과 제1a 전극층(161)에 절연될 수 있다.Meanwhile, referring to FIG. 8, in the semiconductor light emitting device 400 of the present invention, the metal layer 171 is disposed to cover a portion of the side and upper portion of the first passivation layer 181, while the upper portion of the first semiconductor layer 130 The first passivation layer 181 is formed extending from the left and right sides of the 1a electrode layer 161, and can be insulated from the metal layer 171 and the 1a electrode layer 161 by the first passivation layer 181.
한편 도 7 및 도 8을 참조하면, 본 발명의 반도체 발광소자는 제1 패시베이션층(181)의 상부를 덮도록 배치되고 제1 패시베이션층(181)에 형성된 관통홀을 통하여 제1a 전극층(161)과 전기적으로 연결되는 제2a 전극층(162)을 더욱 포함할 수 있다.Meanwhile, referring to FIGS. 7 and 8, the semiconductor light emitting device of the present invention is arranged to cover the top of the first passivation layer 181 and is connected to the 1a electrode layer 161 through a through hole formed in the first passivation layer 181. It may further include a 2a electrode layer 162 electrically connected to the.
다른 한편으로, 도 5 및 도 6을 참조하면, 금속층(171)과 제1a 전극층(161)이 전기적으로 연결되도록 구성되는 경우, 금속층(171)은 제1a 전극층(161)의 상부를 덮도록 배치될 수 있으며 이러한 경우 제1a 전극층(161)의 상부를 덮은 금속층(171)의 영역이 제2a 전극층(162, 도 6 및 도 7)의 역할을 할 수 있다.On the other hand, referring to FIGS. 5 and 6, when the metal layer 171 and the 1a electrode layer 161 are configured to be electrically connected, the metal layer 171 is arranged to cover the top of the 1a electrode layer 161. In this case, the area of the metal layer 171 covering the top of the 1a electrode layer 161 may serve as the 2a electrode layer 162 (FIGS. 6 and 7).
제2a 전극층(162) 또는 제2a 전극층(162)의 역할을 하는 금속층(171)의 영역은 이하에서 상세하게 설명하는 제3a 전극층(163)과 전기적으로 연결되는 패드전극의 역할을 할 수 있다.The 2a electrode layer 162 or the area of the metal layer 171 serving as the 2a electrode layer 162 may serve as a pad electrode electrically connected to the 3a electrode layer 163, which will be described in detail below.
한편 도 5 내지 도 8을 참조하면, 본 발명의 반도체 발광소자는 제2 패시베이션층(182)의 상부를 덮도록 배치되고 제2 패시베이션층(182)에 형성된 관통홀을 통하여 제2a 전극층(162) 또는 제2a 전극층(162)의 역할을 하는 금속층(171)의 영역과 전기적으로 연결되는 제3a 전극층(163)을 더욱 포함할 수 있다. 제3a 전극층(163)은 외부 전원과 접합되는 범프전극의 역할을 할 수 있다.Meanwhile, referring to FIGS. 5 to 8, the semiconductor light emitting device of the present invention is disposed to cover the upper part of the second passivation layer 182 and is connected to the 2a electrode layer 162 through a through hole formed in the second passivation layer 182. Alternatively, it may further include a 3a electrode layer 163 that is electrically connected to the area of the metal layer 171 that serves as the 2a electrode layer 162. The 3a electrode layer 163 may serve as a bump electrode connected to an external power source.
또 다른 구체예에서, 도 5를 참조하면, 본 발명의 반도체 발광소자는 제3 반도체층(150) 상부에 배치되며 제3 반도체층(150)과 전기적으로 연결된 제1b 전극층(165)을 포함할 수 있다. 제1b 전극층(165)은 제1a 전극층(161)의 재질과 동일한 재질로 이루어질 수 있다. 또한 도시하지는 않았지만 제3 반도체층(150)과 제1b 전극층(165) 사이에 오믹전극(미도시)이 배치될 수 있다.In another specific example, referring to FIG. 5, the semiconductor light emitting device of the present invention may include a 1b electrode layer 165 disposed on the third semiconductor layer 150 and electrically connected to the third semiconductor layer 150. You can. The 1b electrode layer 165 may be made of the same material as the 1a electrode layer 161. Additionally, although not shown, an ohmic electrode (not shown) may be disposed between the third semiconductor layer 150 and the 1b electrode layer 165.
또한 본 발명의 반도체 발광소자는 제1 패시베이션층(181)의 상부를 덮도록 배치되고 제1 패시베이션층(181)에 형성된 관통홀을 통하여 제1b 전극층(165)과 전기적으로 연결되는 제2b 전극층(166)을 더욱 포함할 수 있다. 제2b 전극층(166)은 이하에서 상세하게 설명하는 제3b 전극층(167)과 전기적으로 연결되는 패드전극의 역할을 할 수 있다.In addition, the semiconductor light emitting device of the present invention is disposed to cover the top of the first passivation layer 181 and includes a 2b electrode layer ( 166) may be further included. The 2b electrode layer 166 may serve as a pad electrode electrically connected to the 3b electrode layer 167, which will be described in detail below.
한편 본 발명의 반도체 발광소자는 제2 패시베이션층(182)의 상부를 덮도록 배치되고 제2 패시베이션층(182)에 형성된 관통홀을 통하여 제2b 전극층(166) 과 전기적으로 연결되는 제3b 전극층(167)을 더욱 포함할 수 있다. 제3b 전극층(167)은 외부 전원과 접합되는 범프전극의 역할을 할 수 있다.Meanwhile, the semiconductor light emitting device of the present invention is disposed to cover the upper part of the second passivation layer 182 and has a 3b electrode layer ( 167) may be further included. The 3b electrode layer 167 may serve as a bump electrode connected to an external power source.
이하 본 발명의 다양한 실시 형태를 설명한다.Hereinafter, various embodiments of the present invention will be described.
(1) 성장기판(110); 성장기판 상부에 배치되며, 순차적으로 제1 반도체층(130), 제2 반도체층(150) 및 제1, 2 반도체층 사이에 형성된 활성층(140)을 포함하는 반도체층(120); 제1 반도체층(130) 상부에 배치되며 제1 반도체층(130)과 전기적으로 연결된 제1a 전극층(161); 및 제1 반도체층(130) 상부에 배치되고 제1 반도체층(130)의 측면을 따라 연장되어 성장기판 상부에 배치되는 금속층(171);을 포함하는 반도체 발광소자.(1) growth substrate (110); A semiconductor layer 120 disposed on the growth substrate and sequentially including a first semiconductor layer 130, a second semiconductor layer 150, and an active layer 140 formed between the first and second semiconductor layers; A 1a electrode layer 161 disposed on the first semiconductor layer 130 and electrically connected to the first semiconductor layer 130; and a metal layer 171 disposed on the first semiconductor layer 130 and extending along the side of the first semiconductor layer 130 and disposed on the growth substrate.
(2) 금속층(171)은 제1 반도체층(130)의 측면을 따라 제1 반도체층(130)과 접촉하여 배치되는, 반도체 발광소자.(2) A semiconductor light emitting device in which the metal layer 171 is disposed in contact with the first semiconductor layer 130 along the side surface of the first semiconductor layer 130.
(3) 제1 반도체층(130)과 금속층(171) 사이에 배치되는 제1 패시베이션층(181)을 더욱 포함하며, 제1 패시베이션층은 제1 반도체층(130) 상부에서부터 제1 반도체층(130) 측면을 따라 성장기판 상부까지 연장되며, 제1 반도체층(130)과 금속층은 제1 패시베이션층에 의해 서로 접촉하지 않도록 구성되는, 반도체 발광소자.(3) It further includes a first passivation layer 181 disposed between the first semiconductor layer 130 and the metal layer 171, and the first passivation layer is formed from the top of the first semiconductor layer 130 to the first semiconductor layer ( 130) A semiconductor light emitting device that extends along the side surface to the top of the growth substrate, and is configured so that the first semiconductor layer 130 and the metal layer do not contact each other by the first passivation layer.
(4) 금속층 상부에 배치되는 제2 패시베이션층(182)을 더욱 포함하며, 제2 패시베이션층은 제1 반도체층(130) 상부에서부터 제1 반도체층(130) 측면을 따라 성장기판 상부까지 연장되는, 반도체 발광소자.(4) It further includes a second passivation layer 182 disposed on the metal layer, and the second passivation layer extends from the top of the first semiconductor layer 130 to the top of the growth substrate along the side of the first semiconductor layer 130. , semiconductor light emitting device.
(5) 금속층과 제1a 전극층은 전기적으로 연결되는, 반도체 발광소자.(5) A semiconductor light emitting device in which the metal layer and the first electrode layer are electrically connected.
(6) 금속층(171)은 제1 반도체층(130)의 측면 및 상부 일부와 접촉하여 배치되고, 제1a 전극층(161)의 상부를 덮도록 구성되는, 반도체 발광소자.(6) The metal layer 171 is disposed in contact with a portion of the side and top of the first semiconductor layer 130 and is configured to cover the top of the 1a electrode layer 161.
(7) 금속층(171)은 제1 패시베이션층(181)의 측면 및 상부 일부를 덮도록 배치되고 제1 패시베이션층(181)에 형성된 관통홀을 통하여 제1a 전극층(161)의 상부를 덮도록 구성되는, 반도체 발광소자.(7) The metal layer 171 is arranged to cover a portion of the side and top of the first passivation layer 181 and is configured to cover the top of the 1a electrode layer 161 through a through hole formed in the first passivation layer 181. A semiconductor light emitting device.
(8) 금속층과 제1a 전극층은 전기적으로 연결되지 않도록 구성되는, 반도체 발광소자.(8) A semiconductor light emitting device in which the metal layer and the first electrode layer are not electrically connected.
(9) 금속층(171)은 제1 반도체층(130)의 측면 및 상부 일부와 접촉하여 배치되며, 제1 반도체층(130) 상부에서 제1a 전극층(161)의 좌우측에 제1 패시베이션층(181)이 형성되며, 제1 패시베이션층(181)에 의해 금속층(171)과 제1a 전극층(161)이 절연되도록 구성된, 반도체 발광소자.(9) The metal layer 171 is disposed in contact with the side and upper part of the first semiconductor layer 130, and the first passivation layer 181 is placed on the left and right sides of the 1a electrode layer 161 from the top of the first semiconductor layer 130. ) is formed, and the metal layer 171 and the 1a electrode layer 161 are configured to be insulated by the first passivation layer 181.
(10) 금속층(171)은 제1 패시베이션층(181)의 측면 및 상부 일부를 덮도록 배치되며, 제1 반도체층(130) 상부에서 제1a 전극층(161)의 좌우측까지 제1 패시베이션층(181)이 연장되어 형성되며, 제1 패시베이션층(181)에 의해 금속층(171)과 제1a 전극층(161)에 절연되도록 구성된, 반도체 발광소자.(10) The metal layer 171 is disposed to cover a portion of the side and top of the first passivation layer 181, and the first passivation layer 181 is formed from the top of the first semiconductor layer 130 to the left and right sides of the 1a electrode layer 161. ) is formed to extend, and is configured to be insulated from the metal layer 171 and the 1a electrode layer 161 by the first passivation layer 181.
100 : 발광소자, 110 : 성장기판, 120 : 반도체층, 130 : 제1 반도체층, 140 : 활성층, 150 : 제2 반도체층, 161 : 제1a 전극층, 162 : 제2a 전극층, 163 : 제3a 전극층, 165 : 제1b 전극층, 166 : 제2b 전극층, 167 : 제3b 전극층, 171 : 금속층, 181 : 제1 패시베이션층, 182 : 제2 패시베이션층100: light emitting device, 110: growth substrate, 120: semiconductor layer, 130: first semiconductor layer, 140: active layer, 150: second semiconductor layer, 161: 1a electrode layer, 162: 2a electrode layer, 163: 3a electrode layer , 165: 1b electrode layer, 166: 2b electrode layer, 167: 3b electrode layer, 171: metal layer, 181: first passivation layer, 182: second passivation layer.
Claims (10)
성장기판 상부에 배치되며, 순차적으로 제1 반도체층, 제2 반도체층 및 제1, 2 반도체층 사이에 형성된 활성층을 포함하는 반도체층;
제1 반도체층 상부에 배치되며 제1 반도체층과 전기적으로 연결된 제1a 전극층; 및
제1 반도체층 상부에 배치되고 제1 반도체층의 측면을 따라 연장되어 성장기판 상부에 배치되는 금속층;
을 포함하며,
금속층은 제1 반도체층의 측면 전체를 덮도록 배치되는 반도체 발광소자.growth substrate;
A semiconductor layer disposed on the growth substrate and sequentially including a first semiconductor layer, a second semiconductor layer, and an active layer formed between the first and second semiconductor layers;
A 1a electrode layer disposed on the first semiconductor layer and electrically connected to the first semiconductor layer; and
A metal layer disposed on top of the first semiconductor layer and extending along the side of the first semiconductor layer and disposed on the growth substrate;
Includes,
A semiconductor light emitting device in which the metal layer is disposed to cover the entire side surface of the first semiconductor layer.
금속층은 제1 반도체층의 측면을 따라 제1 반도체층과 접촉하여 배치되는, 반도체 발광소자.In claim 1,
A semiconductor light emitting device wherein the metal layer is disposed in contact with the first semiconductor layer along a side surface of the first semiconductor layer.
제1 반도체층과 금속층 사이에 배치되는 제1 패시베이션층을 더욱 포함하며,
제1 패시베이션층은 제1 반도체층 상부에서부터 제1 반도체층 측면을 따라 성장기판 상부까지 연장되며,
제1 반도체층과 금속층은 제1 패시베이션층에 의해 서로 접촉하지 않도록 구성되는, 반도체 발광소자.In claim 1,
It further includes a first passivation layer disposed between the first semiconductor layer and the metal layer,
The first passivation layer extends from the top of the first semiconductor layer to the top of the growth substrate along the side of the first semiconductor layer,
A semiconductor light emitting device wherein the first semiconductor layer and the metal layer are configured not to contact each other by the first passivation layer.
금속층 상부에 배치되는 제2 패시베이션층을 더욱 포함하며,
제2 패시베이션층은 제1 반도체층 상부에서부터 제1 반도체층 측면을 따라 성장기판 상부까지 연장되는, 반도체 발광소자.In claim 2 or claim 3,
It further includes a second passivation layer disposed on the metal layer,
A semiconductor light emitting device in which the second passivation layer extends from the top of the first semiconductor layer to the top of the growth substrate along the side of the first semiconductor layer.
금속층과 제1a 전극층은 전기적으로 연결되는, 반도체 발광소자.In any one of claims 1 to 3,
A semiconductor light emitting device in which the metal layer and the first a electrode layer are electrically connected.
금속층은 제1 반도체층의 측면 및 상부 일부와 접촉하여 배치되고, 제1a 전극층의 상부를 덮도록 구성되는, 반도체 발광소자.In claim 2,
A semiconductor light emitting device, wherein the metal layer is disposed in contact with a portion of the side and top of the first semiconductor layer and is configured to cover the top of the 1a electrode layer.
금속층은 제1 패시베이션층의 측면 및 상부 일부를 덮도록 배치되고 제1 패시베이션층에 형성된 관통홀을 통하여 제1a 전극층의 상부를 덮도록 구성되는, 반도체 발광소자.In claim 3,
A semiconductor light emitting device, wherein the metal layer is arranged to cover a portion of the side and top of the first passivation layer and is configured to cover the top of the 1a electrode layer through a through hole formed in the first passivation layer.
금속층과 제1a 전극층은 전기적으로 연결되지 않도록 구성되는, 반도체 발광소자.In any one of claims 1 to 3,
A semiconductor light emitting device wherein the metal layer and the first electrode layer are not electrically connected.
금속층은 제1 반도체층의 측면 및 상부 일부와 접촉하여 배치되며,
제1 반도체층 상부에서 제1a 전극층의 좌우측에 제1 패시베이션층이 형성되며,
제1 패시베이션층에 의해 금속층과 제1a 전극층이 절연되도록 구성된, 반도체 발광소자.In claim 2,
The metal layer is disposed in contact with the side and top portions of the first semiconductor layer,
A first passivation layer is formed on the left and right sides of the 1a electrode layer on top of the first semiconductor layer,
A semiconductor light emitting device configured to insulate the metal layer and the first a electrode layer by a first passivation layer.
금속층은 제1 패시베이션층의 측면 및 상부 일부를 덮도록 배치되며,
제1 반도체층 상부에서 제1a 전극층의 좌우측까지 제1 패시베이션층이 연장되어 형성되며,
제1 패시베이션층에 의해 금속층과 제1a 전극층에 절연되도록 구성된, 반도체 발광소자.In claim 3,
The metal layer is disposed to cover a portion of the side and top of the first passivation layer,
A first passivation layer is formed extending from the top of the first semiconductor layer to the left and right sides of the 1a electrode layer,
A semiconductor light emitting device configured to be insulated from the metal layer and the first a electrode layer by a first passivation layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220090133A KR102664236B1 (en) | 2022-07-21 | 2022-07-21 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220090133A KR102664236B1 (en) | 2022-07-21 | 2022-07-21 | Semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20240012759A KR20240012759A (en) | 2024-01-30 |
| KR102664236B1 true KR102664236B1 (en) | 2024-05-08 |
Family
ID=89715396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220090133A KR102664236B1 (en) | 2022-07-21 | 2022-07-21 | Semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102664236B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100975A (en) * | 2009-10-09 | 2011-05-19 | Jsr Corp | Light-emitting element, method for manufacturing light-emitting element, and composition for forming light-emitting element protective layer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150055390A (en) | 2013-11-13 | 2015-05-21 | 주식회사 세미콘라이트 | Semiconductor light emitting device |
| KR102322841B1 (en) * | 2014-12-24 | 2021-11-08 | 엘지이노텍 주식회사 | Light emittng device and light emitting device array including the same |
| KR102427641B1 (en) * | 2015-09-16 | 2022-08-02 | 삼성전자주식회사 | Semiconductor light emitting device |
-
2022
- 2022-07-21 KR KR1020220090133A patent/KR102664236B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100975A (en) * | 2009-10-09 | 2011-05-19 | Jsr Corp | Light-emitting element, method for manufacturing light-emitting element, and composition for forming light-emitting element protective layer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240012759A (en) | 2024-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8148736B2 (en) | Flip chip type light-emitting element | |
| KR100876737B1 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| US8552447B2 (en) | Semiconductor light-emitting element | |
| JP4804485B2 (en) | Nitride semiconductor light emitting device and manufacturing method | |
| JP5048960B2 (en) | Semiconductor light emitting device | |
| JP5246199B2 (en) | Group III nitride semiconductor light emitting device | |
| US11309457B2 (en) | Semiconductor light-emitting element | |
| TW201637240A (en) | Semiconductor light emitting element and method of manufacturing the same | |
| TW201505211A (en) | Light-emitting element | |
| WO2002071450A2 (en) | Led lead for improved light extraction | |
| JP4836410B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| KR102664236B1 (en) | Semiconductor light emitting device | |
| KR20220086167A (en) | Semiconductor light emitting device | |
| KR102557328B1 (en) | Semiconductor light emitting device | |
| TWI688117B (en) | Semiconductor light emitting device | |
| JP2009238931A (en) | Semiconductor light-emitting element and manufacturing method therefor, and luminaire using the element | |
| KR102557323B1 (en) | Semiconductor light emitting device | |
| JP2007227820A (en) | Semiconductor device, and manufacturing method thereof | |
| JP2022030948A (en) | Semiconductor light-emitting element and manufacturing method thereof | |
| KR20160093789A (en) | Semiconductor light emitting diode | |
| US20040113168A1 (en) | Light extraction efficiency of gan based leds | |
| KR102051477B1 (en) | Method of manufacturing semiconductor light emitting device | |
| CN211350691U (en) | Semiconductor light-emitting element | |
| KR102111643B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| CN113659048B (en) | Flip-chip light emitting diode and preparation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |