KR102554065B1 - n형 반도체 소자, n형 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그 - Google Patents

n형 반도체 소자, n형 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그 Download PDF

Info

Publication number
KR102554065B1
KR102554065B1 KR1020217029143A KR20217029143A KR102554065B1 KR 102554065 B1 KR102554065 B1 KR 102554065B1 KR 1020217029143 A KR1020217029143 A KR 1020217029143A KR 20217029143 A KR20217029143 A KR 20217029143A KR 102554065 B1 KR102554065 B1 KR 102554065B1
Authority
KR
South Korea
Prior art keywords
insulating layer
type semiconductor
semiconductor device
polymer
solution
Prior art date
Application number
KR1020217029143A
Other languages
English (en)
Other versions
KR20210143753A (ko
Inventor
야스히로 고바야시
가즈키 이소가이
세이이치로 무라세
Original Assignee
도레이 카부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도레이 카부시키가이샤 filed Critical 도레이 카부시키가이샤
Publication of KR20210143753A publication Critical patent/KR20210143753A/ko
Application granted granted Critical
Publication of KR102554065B1 publication Critical patent/KR102554065B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 높은 n형 반도체 특성을 갖고, 안정성이 우수한 n형 반도체 소자를 간편한 프로세스로 제공하는 것을 과제로 하고, 기재와, 소스 전극, 드레인 전극 및 게이트 전극과, 상기 소스 전극 및 드레인 전극과 접하는 반도체층과, 상기 반도체층을 상기 게이트 전극과 절연하는 게이트 절연층과, 상기 반도체층에 대하여 상기 게이트 절연층과는 반대측에서 상기 반도체층과 접하는 제2 절연층을 구비한 n형 반도체 소자이며, 상기 반도체층이 나노 카본을 함유하고, 상기 제2 절연층이, (a) 진공 중의 이온화 포텐셜이 7.0eV 이하인 화합물과, (b) 폴리머를 함유하는 것을 특징으로 하는 n형 반도체 소자로 하는 것을 본지로 한다.

Description

n형 반도체 소자, n형 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그
본 발명은 n형 반도체 소자 및 그의 제조 방법에 관한 것이고, 또한 당해 n형 반도체 소자를 사용한 무선 통신 장치 및 상품 태그에 관한 것이다.
근년, RFID(Radio Frequency IDentification) 기술을 사용한 무선 통신 시스템이 주목받고 있다. RFID 태그는 전계 효과형 트랜지스터(이하, FET라고 함)로 구성된 회로를 갖는 IC칩과, 리더/라이터와의 무선 통신을 하기 위한 안테나를 갖는다. 태그 내에 설치된 안테나가 리더/라이터로부터 송신되는 반송파를 수신하고, IC칩 내의 구동 회로가 동작된다.
RFID 태그는 물류 관리, 상품 관리, 도둑 방지 등의 다양한 용도에서의 이용이 기대되고 있으며, 교통 카드 등의 IC 카드, 상품 태그 등 일부에서 도입이 시작되고 있다.
이 후, 모든 상품에서 RFID 태그가 사용되기 위해서는 제조 비용의 저감이 필요하다. 그래서, RFID 태그의 제조 프로세스에 있어서 진공이나 고온을 사용하는 프로세스로부터 벗어나서, 도포·인쇄 기술을 사용한, 플렉시블하며 저렴한 프로세스를 이용하는 것이 검토되고 있다.
예를 들어 IC칩 내의 구동 회로에 있어서의 트랜지스터에 있어서는, 잉크젯 기술이나 스크린 인쇄 기술을 적용할 수 있는, 카본 나노 튜브(CNT)나 유기 반도체를 사용한 전계 효과형 트랜지스터가 왕성하게 검토되고 있다.
그런데, IC칩 내의 구동 회로는 그의 소비 전력을 억제하거나 하기 위해서, p형 FET와 n형 FET를 포함하는 상보형 회로로 구성하는 것이 일반적이다. 그러나, CNT를 사용한 FET(이하, CNT-FET라고 함)는 대기 중에서 통상적으로 p형 반도체 소자의 특성을 나타내는 것이 알려져 있다. 그래서, CNT를 포함하는 반도체층 상에, 탄소 원자와 질소 원자의 결합을 포함하는 유기 화합물을 함유하는 제2 절연층이나, 질소 원자 및 인 원자로부터 선택되는 어느 1종 이상을 갖는 전자 공여성 화합물을 함유하는 제2 절연층을 형성함으로써, CNT-FET의 특성을 n형 반도체 소자로 전환하는 것이 검토되고 있다(예를 들어, 특허문헌 1, 2 참조).
국제 공개 제2017/130836호 팸플릿 국제 공개 제2018/180146호 팸플릿
특허문헌 1에서는, CNT 상에 탄소 원자와 질소 원자의 결합을 포함하는 유기 화합물을 함유하는 층을 마련함으로써 높은 n형 반도체 특성을 갖는 n형 반도체 소자를 얻는 방법을 개시하고 있다. 한편, 대기 하에서의 장기간 보관에 의해, n형 반도체 특성에 열화가 보인다는 과제가 있었다.
그것에 대해 특허문헌 2에서는, CNT 상의 층의 산소 투과도를 낮게 함으로써, 대기 하에서의 장기간 보관에 의한 n형 반도체 특성의 열화를 억제하는 방법을 개시하고 있다. 단, 층 구성이 한정되기 때문에 프로세스 공정이 증가되어버리는 것이나 산소 투과도가 낮은 층을 마련할 때까지 n형 반도체 특성이 일부 열화되어버린다는 과제도 있었다.
그래서 본 발명은 높은 n형 반도체 특성을 갖고, 안정성이 우수한 n형 반도체 소자를 간편한 프로세스로 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명은 이하의 구성을 갖는다.
즉 본 발명은
기재와,
소스 전극, 드레인 전극 및 게이트 전극과,
상기 소스 전극 및 드레인 전극의 양쪽에 접하는 반도체층과,
상기 반도체층을 상기 게이트 전극과 절연하는 게이트 절연층과,
상기 반도체층에 대하여 상기 게이트 절연층과는 반대측에서, 상기 반도체층과 접하는 제2 절연층
을 구비한 n형 반도체 소자이며,
상기 반도체층이 나노 카본을 함유하고,
상기 제2 절연층이,
(a) 진공 중의 이온화 포텐셜이 7.0eV 이하인 화합물과,
(b) 폴리머를 함유하는 것
을 특징으로 하는 n형 반도체 소자이다.
본 발명에 따르면, 높은 n형 반도체 특성을 갖고, 안정성이 우수한 n형 반도체 소자를 얻을 수 있다. 또한 본 발명의 제조 방법에 의하면, 상기 n형 반도체 소자를 간편한 프로세스로 얻을 수 있다. 또한, 그 반도체 소자를 이용한 무선 통신 장치 및 상품 태그를 제공할 수 있다.
도 1은 본 발명의 실시 형태 1에 관한 n형 반도체 소자를 나타낸 모식 단면도이다.
도 2는 본 발명의 실시 형태 2에 관한 n형 반도체 소자를 나타낸 모식 단면도이다.
도 3a는 본 발명의 실시 형태 1에 관한 n형 반도체 소자의 제조 공정을 나타낸 단면도이다.
도 3b는 본 발명의 실시 형태 1에 관한 n형 반도체 소자의 제조 공정을 나타낸 단면도이다.
도 4는 본 발명의 실시 형태의 하나인 n형 반도체 소자를 사용한 무선 통신 장치의 일례를 나타내는 블록도이다.
이하, 본 발명에 관한 n형 반도체 소자, n형 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그의 적합한 실시 형태를 상세하게 설명한다. 단, 본 발명은 이하의 실시 형태에 한정되는 것은 아니며, 본지를 일탈하지 않는 한에 있어서, 목적이나 용도에 따라서 다양하게 변경하여 실시할 수 있다.
<n형 반도체 소자>
본 발명의 실시 형태에 관한 n형 반도체 소자는, 기재와, 소스 전극, 드레인 전극 및 게이트 전극과, 상기 소스 전극 및 드레인 전극의 양쪽에 접하는 반도체층과, 상기 반도체층을 상기 게이트 전극과 절연하는 게이트 절연층과, 상기 반도체층에 대하여 상기 게이트 절연층과는 반대측에서 상기 반도체층과 접하는 제2 절연층을 구비한 n형 반도체 소자이며, 상기 반도체층이 나노 카본을 함유하고, 또한 상기 제2 절연층이, 진공 중의 이온화 포텐셜이 7.0eV 이하인 화합물 및 폴리머를 함유한다.
도 1은, 본 발명의 실시 형태 1에 관한 반도체 소자를 나타내는 모식 단면도이다. 이 실시 형태 1에 관한 반도체 소자는, 절연성의 기재(1) 상에 형성되는 게이트 전극(2)과, 그것을 덮는 게이트 절연층(3)과, 그 위에 마련되는 소스 전극(5) 및 드레인 전극(6)과, 그들 전극의 사이에 마련되는 반도체층(4)과, 반도체층을 덮는 제2 절연층(8)을 갖는다. 반도체층(4)은 나노 카본(7)을 포함한다.
이 구조는 게이트 전극이 반도체층의 하측에 배치되고, 반도체층의 하면에 소스 전극 및 드레인 전극이 배치되는, 소위 보텀 게이트·보텀 콘택트 구조이다.
도 2는, 본 발명의 실시 형태 2에 관한 반도체 소자를 나타내는 모식 단면도이다. 이 실시 형태 2에 관한 반도체 소자는, 절연성의 기재(1) 상에 형성되는 게이트 전극(2)과, 그것을 덮는 게이트 절연층(3)과, 그 위에 마련되는 반도체층(4)과, 그 위에 형성되는 소스 전극(5) 및 드레인 전극(6)과, 그들 위에 마련되는 제2 절연층(8)을 갖는다. 반도체층(4)은 나노 카본(7)을 포함한다.
이 구조는 게이트 전극이 반도체층의 하측에 배치되고, 반도체층의 상면에 소스 전극 및 드레인 전극이 배치되는, 소위 보텀 게이트·톱 콘택트 구조이다.
본 발명의 실시 형태에 관한 반도체 소자의 구조는 이들에 한정되는 것은 아니다. 또한, 이하의 설명은 특별히 언급하지 않는 한, 반도체 소자의 구조에 구애받지 않고 공통된다.
(기재)
기재는 적어도 전극계가 배치되는 면이 절연성을 구비하는 기재라면, 어떠한 재질의 것이어도 된다. 기재로서는, 예를 들어 실리콘 웨이퍼, 유리, 사파이어, 알루미나 소결체 등의 무기 재료를 포함하는 기재, 폴리이미드, 폴리비닐알코올, 폴리비닐클로라이드, 폴리에틸렌테레프탈레이트, 폴리불화비닐리덴, 폴리실록산, 폴리비닐페놀(PVP), 폴리에스테르, 폴리카르보네이트, 폴리술폰, 폴리에테르술폰, 폴리에틸렌, 폴리페닐렌술피드, 폴리파라크실렌 등이 유기 재료를 포함하는 기재가 바람직하다.
또한, 기재로서는, 예를 들어 실리콘 웨이퍼 상에 PVP 막을 형성한 것이나, 폴리에틸렌테레프탈레이트 상에 폴리실록산 막을 형성한 것 등, 복수의 재료가 적층된 것이어도 된다.
(전극)
게이트 전극, 소스 전극 및 드레인 전극에 사용되는 재료는 일반적으로 전극으로서 사용될 수 있는 도전 재료라면, 어떠한 것이어도 된다. 도전 재료로서는, 예를 들어 산화주석, 산화인듐, 산화주석인듐(ITO) 등의 도전성 금속 산화물; 백금, 금, 은, 구리, 철, 주석, 아연, 알루미늄, 인듐, 크롬, 리튬, 나트륨, 칼륨, 세슘, 칼슘, 마그네슘, 팔라듐, 몰리브덴, 아몰퍼스 실리콘, 폴리실리콘 등의 금속이나 이들의 합금; 요오드화구리, 황화구리 등의 무기 도전성 물질; 폴리티오펜, 폴리피롤, 폴리아닐린; 폴리에틸렌디옥시티오펜과 폴리스티렌술폰산의 착체 등; 요오드 등의 도핑에 의해 도전율을 향상시킨 도전성 폴리머 등; 탄소 재료 등; 및 유기 성분과 도전체를 함유하는 재료 등을 들 수 있지만, 이들에 한정되는 것은 아니다.
그 중에서도, 전극의 유연성이 증가하고, 굴곡 시에도 기재 및 게이트 절연층과의 밀착성이 좋고, 배선 및 반도체층과의 전기적 접속이 양호해지는 점에서, 전극은 유기 성분과 도전체를 함유하는 것이 바람직하다.
유기 성분으로서는 특별히 제한은 없지만, 모노머, 올리고머, 폴리머, 광중합 개시제, 가소제, 레벨링제, 계면 활성제, 실란 커플링제, 소포제, 안료 등을 들 수 있다. 전극의 절곡 내성 향상의 관점에서는, 유기 성분으로서는 올리고머 혹은 폴리머가 바람직하다.
올리고머 혹은 폴리머로서는 특별히 한정되지 않고, 아크릴 수지, 에폭시 수지, 노볼락 수지, 페놀 수지, 폴리이미드 전구체, 폴리이미드 등을 사용할 수 있다. 이들 중에서도, 전극을 굴곡시켰을 때의 내크랙성의 관점에서 아크릴 수지가 바람직하다. 이것은 아크릴 수지의 유리 전이 온도가 100℃ 이하이고, 도전막의 열경화 시에 연화되고, 도전체 입자간의 결착이 높아지기 때문이라고 추정된다.
아크릴 수지란, 반복 단위에 적어도 아크릴계 모노머에서 유래하는 구조를 포함하는 수지이다. 아크릴계 모노머의 구체예로서는, 탄소-탄소 이중 결합을 갖는 모든 화합물을 들 수 있고, 이들 아크릴계 모노머는 단독으로 사용되어도 되고, 2종 이상을 조합하여 사용되어도 된다.
도전체로서는 도전 재료로 전부 또는 일부가 구성되고, 입자 자체는 도전성을 갖고 있는 도전성 입자인 것이 바람직하다. 도전체로서 도전성 입자를 사용함으로써, 그것을 포함하는 전극의 표면에 요철이 형성된다. 그 요철에 게이트 절연막이 들어감으로써, 앵커 효과가 발생하여 전극과 게이트 절연막의 밀착성이 보다 향상된다. 전극과 게이트 절연막의 밀착성이 향상됨으로써, 전극의 절곡 내성이 향상되는 효과나, 반도체 소자에 전압을 반복해서 인가하였을 때의 전기 특성 변동이 억제되는 효과가 있다. 이들 효과에 의해, 반도체 소자의 신뢰성이 보다 개선된다.
도전성 입자에 적합한 도전 재료로서는, 금, 은, 구리, 니켈, 주석, 비스무트, 납, 아연, 팔라듐, 백금, 알루미늄, 텅스텐, 몰리브덴 또는 탄소 등을 들 수 있다. 보다 바람직한 도전성 입자는 금, 은, 구리, 니켈, 주석, 비스무트, 납, 아연, 팔라듐, 백금, 알루미늄 및 탄소로 이루어지는 군에서 선택되는 적어도 하나의 원소를 함유하는 도전성 입자이다. 이들 도전성 입자는 단독으로 사용되어도 되고, 합금으로서 사용되어도 되고, 혼합 입자로서 사용되어도 된다.
이들 중에서도 도전성의 관점에서, 금, 은, 구리 또는 백금의 입자가 바람직하다. 그 중에서도 비용 및 안정성의 관점에서, 은인 것이 보다 바람직하다.
또한, 게이트 전극, 소스 전극 및 드레인 전극의 각각의 폭 및 두께, 그리고 소스 전극과 드레인 전극의 간격은 임의의 값으로 설계하는 것이 가능하다. 예를 들어 전극 폭은 10㎛ 내지 10mm, 전극의 두께는 0.01㎛ 내지 100㎛, 소스 전극과 드레인 전극의 간격은 1㎛ 내지 1mm가 각각 바람직하지만, 이들에 제한되지 않는다.
이들 전극을 제작하기 위한 재료는 단독으로 사용되어도 되지만, 복수의 재료를 적층하여 전극을 형성하거나, 또는 복수의 재료를 혼합하여 사용하여 전극을 형성해도 된다.
(게이트 절연층)
게이트 절연층에 사용되는 재료는 반도체층과 게이트 전극 사이의 절연을 확보할 수 있으면 특별히 한정되지 않지만, 산화실리콘, 알루미나 등의 무기 재료; 폴리이미드, 폴리비닐알코올, 폴리비닐클로라이드, 폴리에틸렌테레프탈레이트, 폴리불화비닐리덴, 폴리실록산, 폴리비닐페놀(PVP) 등의 유기 고분자 재료; 혹은 무기 재료 분말과 유기 재료의 혼합물을 들 수 있다.
그 중에서도 규소와 탄소의 결합을 포함하는 유기 화합물을 포함하는 것이 바람직하고, 폴리실록산이 특히 바람직하다.
게이트 절연층은 금속 원자와 산소 원자의 결합을 포함하는 금속 화합물을 더 함유하는 것이 바람직하다. 그러한 금속 화합물은 특별히 제한은 없고, 예를 들어 금속 산화물, 금속 수산화물 등이 예시된다. 금속 화합물에 포함되는 금속 원자는 금속 킬레이트를 형성하는 것이면 특별히 한정되지 않는다. 금속 원자로서는, 예를 들어 마그네슘, 알루미늄, 티타늄, 크롬, 망간, 코발트, 니켈, 구리, 아연, 갈륨, 지르코늄, 루테늄, 팔라듐, 인듐, 하프늄, 백금 등을 들 수 있다. 그 중에서도 입수 용이성, 비용, 금속 킬레이트의 안정성의 점에서, 알루미늄이 바람직하다.
게이트 절연층의 막 두께는 0.05㎛ 내지 5㎛가 바람직하고, 0.1㎛ 내지 1㎛가 보다 바람직하다. 이 범위의 막 두께로 함으로써, 균일한 박막 형성이 용이해진다. 막 두께는 원자간력 현미경이나 엘립소메트리법 등에 의해 측정할 수 있다.
게이트 절연층은 단층이어도 복수층이어도 된다. 또한, 하나의 층을 복수의 절연성 재료로 형성해도 되고, 복수의 절연성 재료를 적층하여 복수의 절연층을 형성해도 상관없다.
(반도체층)
반도체층은 나노 카본을 함유한다. 나노 카본이란, 나노미터 사이즈 크기의 구조를 갖는 탄소를 포함하는 물질이며, 예를 들어 카본 나노 튜브(CNT), 그래핀, 카본 나노 혼, 그래핀 나노 리본, 내포 CNT 등을 들 수 있다. 반도체 특성의 관점에서, 나노 카본으로서는 CNT, 그래핀이 바람직하고, CNT가 보다 바람직하다. 또한 CNT는, 그 표면의 적어도 일부에 공액계 중합체가 부착된 CNT 복합체로서 사용하는 것이 바람직하다. 반도체층은 전기 특성을 저해하지 않는 범위라면, 유기 반도체나 절연 재료를 더 포함해도 된다.
반도체층의 막 두께는 1nm 이상 100nm 이하가 바람직하다. 이 범위 내에 있음으로써, 균일한 박막 형성이 용이해진다. 반도체층의 막 두께는 보다 바람직하게는 1nm 이상 50nm 이하이고, 더욱 바람직하게는 1nm 이상 20nm 이하이다. 막 두께는 원자간력 현미경이나 엘립소메트리법 등에 의해 측정할 수 있다.
(CNT)
CNT로서는, 1매의 탄소막(그래핀 시트)이 원통상으로 감긴 단층 CNT, 2매의 그래핀 시트가 동심원상으로 감긴 2층 CNT, 복수의 그래핀 시트가 동심원상으로 감긴 다층 CNT 중 어느 것을 사용해도 된다. 높은 반도체 특성을 얻기 위해서는, 단층 CNT를 사용하는 것이 바람직하다. CNT는 아크 방전법, CVD, 레이저·어블레이션법 등에 의해 얻을 수 있다.
또한, CNT는 반도체형 CNT를 80중량％ 이상 포함하는 것이 보다 바람직하다. 더욱 바람직하게는, 반도체형 CNT를 90중량％ 이상 포함하는 것이며, 특히 바람직하게는 반도체형 CNT를 95중량％ 이상 포함하는 것이다. CNT 중에 반도체형 CNT를 80중량％ 이상 포함시키는 방법으로서는, 기지의 방법을 사용할 수 있다. 예를 들어 밀도 구배제의 공존 하에서 초원심하는 방법, 특정한 화합물을 선택적으로 반도체형 혹은 금속형 CNT의 표면에 부착시키고, 용해성의 차를 이용하여 분리하는 방법, 전기적 성질의 차를 이용하여 전기 영동 등에 의해 분리하는 방법 등을 들 수 있다. CNT 중의 반도체형 CNT의 함유율을 측정하는 방법으로서는, 가시-근적외 흡수 스펙트럼의 흡수 면적비로부터 산출하는 방법이나, 라만 스펙트럼의 강도비로부터 산출하는 방법 등을 들 수 있다.
본 발명에 있어서 CNT를 반도체 소자의 반도체층에 사용하는 경우, CNT의 길이는 소스 전극과 드레인 전극 사이의 거리(이하, 「전극간 거리」)보다 짧은 것이 바람직하다. CNT의 평균 길이는 전극간 거리에 따라서 다르지만, 바람직하게는 2㎛ 이하, 보다 바람직하게는 1㎛ 이하이다. CNT의 길이를 짧게 하는 방법으로서는, 산 처리, 동결 분쇄 처리 등을 들 수 있다.
CNT의 평균 길이는 랜덤으로 픽업한 20개의 CNT의 길이의 평균값으로서 구해진다. CNT 평균 길이의 측정 방법으로서는, 원자간력 현미경, 주사형 전자 현미경, 투과형 전자 현미경 등으로 얻은 화상 중에서 20개의 CNT를 랜덤으로 픽업하고, 그들 길이의 평균값을 얻는 방법을 들 수 있다.
일반적으로 시판되고 있는 CNT는 길이에 분포가 있고, 전극간 거리보다 긴 CNT가 포함되는 경우가 있다. 그 때문에, CNT를 전극간 거리보다 짧게 하는 공정을 더하는 것이 바람직하다. 예를 들어 질산, 황산 등에 의한 산 처리, 초음파 처리 또는 동결 분쇄법 등에 의해, CNT를 단섬유상으로 커트하는 방법이 유효하다. 또한, 필터에 의한 분리를 병용하는 것은 CNT의 순도를 향상시키는 점에서 더욱 바람직하다.
또한, CNT의 직경은 특별히 한정되지 않지만, 1nm 이상 100nm 이하가 바람직하고, 보다 바람직하게는 50nm 이하이다.
본 발명에서는 CNT를 용매 중에 균일 분산시키고, 분산액을 필터에 의해 여과하는 공정을 마련하는 것이 바람직하다. 필터 구멍 직경보다 작은 CNT를 여액으로부터 얻음으로써, 전극간 거리보다 짧은 CNT가 효율적으로 얻어진다. 이 경우, 필터로서는 멤브레인 필터가 바람직하게 사용된다. 여과에 사용하는 필터의 구멍 직경은 전극간 거리보다 작으면 되고, 0.5㎛ 내지 10㎛가 바람직하다.
(CNT 복합체)
본 발명에 사용되는 CNT에 있어서는, CNT 표면의 적어도 일부에 공액계 중합체를 부착시켜 사용하는 것(이하, 공액계 중합체가 부착된 CNT를 「CNT 복합체」라고 칭함)이 바람직하다. 여기서 공액계 중합체란, 반복 단위가 공액 구조를 취하고, 중합도가 2 이상인 화합물을 가리킨다.
CNT 표면의 적어도 일부에 공액계 중합체를 부착시킴으로써, CNT가 보유하는 높은 전기적 특성을 손상시키지 않고, CNT를 용액 중에 균일하게 분산시키는 것이 가능해진다. CNT가 균일하게 분산된 용액을 사용하면, 도포법에 의해, 균일하게 분산된 CNT를 포함한 막을 형성하는 것이 가능해진다. 이에 의해, 높은 반도체 특성을 실현할 수 있다.
CNT 표면의 적어도 일부에 공액계 중합체가 부착된 상태란, CNT 표면의 일부 혹은 전부를 공액계 중합체가 피복한 상태를 의미한다. 공액계 중합체가 CNT를 피복할 수 있는 것은, 양자의 공액계 구조에서 유래하는 π 전자 구름이 겹침으로써 상호 작용이 발생하기 때문이라고 추측된다.
CNT가 공액계 중합체로 피복되어 있는지 여부는, 그의 반사색으로부터 판단할 수 있다. 피복된 CNT의 반사색은 피복되어 있지 않은 CNT의 반사색과는 다르고, 공액계 중합체의 반사색에 가깝다. 정량적으로는, X선 광전자 분광(XPS) 등의 원소 분석에 의해 CNT에 대한 부착물의 존재를 확인하는 것이나, CNT와 부착물의 중량비를 측정할 수 있다.
또한, CNT에 대한 부착의 용이함으로부터, 공액계 중합체의 중량 평균 분자량이 1000 이상인 것이 바람직하다.
CNT에 공액계 중합체를 부착시키는 방법으로서는, (I) 용융된 공액계 중합체 중에 CNT를 첨가하여 혼합하는 방법, (II) 공액계 중합체를 용매 중에 용해시키고, 이 중에 CNT를 첨가하여 혼합하는 방법, (III) CNT를 용매 중에 초음파 등으로 예비 분산시켜 두고, 거기에 공액계 중합체를 첨가하여 혼합하는 방법, (IV) 용매 중에 공액계 중합체와 CNT를 넣고, 이 혼합계에 초음파를 조사하여 혼합하는 방법 등을 들 수 있다. 본 발명에서는 어느 방법을 사용해도 되고, 복수의 방법을 조합해도 된다.
공액계 중합체로서는, 폴리티오펜계 중합체, 폴리피롤계 중합체, 폴리아닐린계 중합체, 폴리아세틸렌계 중합체, 폴리-p-페닐렌계 중합체, 폴리-p-페닐렌비닐렌계 중합체 등을 들 수 있지만, 특별히 한정되지 않는다. 상기 중합체로서는, 단일의 모노머 유닛이 배열된 것이 바람직하게 사용되지만, 다른 모노머 유닛을 블록 공중합한 것, 랜덤 공중합한 것 및 그라프트 중합한 것도 바람직하게 사용된다.
상기 중합체 중에서도, 본 발명에 있어서는 CNT에 대한 부착이 용이하고, CNT 복합체를 형성하기 쉬운 관점에서, 폴리티오펜계 중합체가 바람직하게 사용된다. 폴리티오펜계 중합체 중에서도, 환 중에 질소 함유 이중 결합을 갖는 축합 헤테로아릴 유닛과, 티오펜 유닛을 반복 단위 중에 포함하는 것이 보다 바람직하다.
환 중에 질소 함유 이중 결합을 갖는 축합 헤테로아릴 유닛으로서는, 티에노피롤, 피롤로티아졸, 피롤로피리다진, 벤즈이미다졸, 벤조트리아졸, 벤조옥사졸, 벤조티아졸, 벤조티아디아졸, 퀴놀린, 퀴녹살린, 벤조트리아진, 티에노옥사졸, 티에노피리딘, 티에노티아진, 티에노피라진 등의 유닛을 들 수 있다. 이들 중에서도 특히 벤조티아디아졸 유닛 또는 퀴녹살린 유닛이 바람직하다. 이들 유닛을 가짐으로써 CNT와 공액계 중합체의 밀착성이 증가하고, CNT를 반도체층 중에 보다 양호하게 분산시킬 수 있다.
(제2 절연층)
제2 절연층은 반도체층에 대하여 게이트 절연층이 형성된 측의 반대측에 형성된다. 반도체층에 대하여 게이트 절연층이 형성된 측의 반대측이란, 예를 들어 반도체층의 하측에 게이트 절연층을 갖는 경우에는, 반도체층의 상측을 가리킨다. 본 발명의 제2 절연층을 형성함으로써, 통상은 p형 반도체 특성을 나타내는 나노 카본-FET를 n형 반도체 특성을 나타내는 반도체 소자로 전환할 수 있다.
제2 절연층은, (a) 진공 중의 이온화 포텐셜(이하, 「Ip」라고 기재하는 경우가 있음)이 7.0eV 이하인 화합물(이하, 「화합물 (a)」라고 기재하는 경우가 있음), 및 (b) 폴리머를 함유한다.
화합물 (a)는 진공 중의 이온화 포텐셜이 7.0eV 이하임으로써, 나노 카본에 대한 전자 공여성이 강하다고 생각된다. 그 때문에, 통상은 p형 반도체 특성을 나타내는 나노 카본-FET를, 안정된 n형 반도체 특성을 나타내는 반도체 소자로 전환할 수 있다고 추측된다.
또한 제2 절연층은 폴리머를 함유함으로써, 화합물 (a)와 나노 카본이 상호 작용하는 곳을 안정적으로 유지할 수 있다고 생각되므로, 보다 안정된 n형 반도체 특성이 얻어진다고 추측된다.
화합물 (a)로서는, 예를 들어 데카메틸니켈로센(Ip4.4, 문헌값), 테트라키스(디메틸아미노)에틸렌(Ip5.36, 문헌값), 크로모센(Ip5.50, 문헌값), 데카메틸페로센(Ip5.7, 문헌값), 2,2',6,6'-테트라페닐-4,4'-비티오피라닐리덴(Ip5.84, 문헌값), 디메틸테트라풀발렌(Ip6.00, 문헌값), 테트라메틸티아풀발렌(Ip6.03, 문헌값), 헥사메틸테트라티아풀발렌(Ip6.06, 문헌값), 테트라티아나프탈렌(Ip6.07, 문헌값), 4,4'-비스(디페닐아미노)비페닐(Ip6.09, 계산값), N,N,N',N'-테트라메틸-1,4-페닐렌디아민(Ip6.1, 문헌값), 테트라페닐[3,4-c]티에노티오펜(Ip6.1, 문헌값), 프탈로시아닌(Ip6.1, 문헌값), 구리프탈로시아닌(Ip6.1, 문헌값), 쿼테릴렌(Ip6.11, 문헌값), 헥사메틸테트라셀레나풀발렌(Ip6.12, 문헌값), 테트라벤조펜타센(Ip6.13, 문헌값), 4-[(E)-2-(4-메톡시페닐)에테닐]-N,N-디메틸아닐린(Ip6.16, 문헌값), 니켈로센(Ip6.2, 문헌값), 아연테트라페닐포르피린(Ip6.2, 문헌값), 비스(에틸렌디티올로)테트라티아풀발렌(Ip6.21, 문헌값), 2,2',6,6'-테트라메틸-4,4'-비티오피라닐리덴(Ip6.23, 문헌값), 테트라메틸테트라셀레나풀발렌(Ip6.27, 문헌값), 테트라티오메톡시테트라셀레나풀발렌(Ip6.29, 문헌값), 1,2,5,6-테트라메틸-6a-티아-1,6-디아자펜탈렌(Ip6.30, 문헌값), 테트라티아풀발렌(Ip6.3, 문헌값), 테트라페닐포르피린(Ip6.39, 문헌값), 4-[(E)-2-(4-플루오로페닐)에테닐]-N,N-디메틸아닐린(Ip6.4, 문헌값), N,N,N',N',4,5-헥사메틸벤젠디아민(Ip6.4, 문헌값), 루브렌(Ip6.41, 문헌값), 비올란트렌 A(Ip6.42, 문헌값), 1,8-비스(디메틸아미노)나프탈렌(Ip6.45, 문헌값), β-카로틴(Ip6.5, 문헌값), 테트라벤조[a,cd,j,lm]페릴렌(Ip6.58, 문헌값), 펜타센(Ip6.58, 문헌값), 페로센(Ip6.6, 문헌값), 1,8-디아미노나프탈렌(Ip6.65, 문헌값), 줄롤리딘(Ip6.65, 문헌값), 디벤조테트라티아풀발렌(Ip6.68, 문헌값), 테트라셀레나풀발렌(Ip6.68, 문헌값), N,N,N',N'-테트라메틸-1,5-나프탈렌디아민(Ip6.70, 문헌값), 1,5-나프탈렌디아민(Ip6.74, 문헌값), 트리페닐아민(Ip6.75, 문헌값), 바나도센(Ip6.75, 문헌값), 1-페닐피롤리딘(Ip6.8, 문헌값), 1-(2-메틸페닐)피롤리딘(Ip6.8, 문헌값), 헥사메틸렌테트라텔루라풀발렌(Ip6.81, 문헌값), 페노티아진(Ip6.82, 문헌값), 1,4-페닐렌디아민(Ip6.84, 문헌값), 오발렌(Ip6.86, 문헌값), 나프타센(Ip6.89, 문헌값), 1-(4,5-디메톡시-2-메틸페닐)-2-프로판아민(Ip6.9, 문헌값), 2,4,6-트리-tert-부틸아닐린(Ip6.9, 문헌값), 페릴렌(Ip6.90, 문헌값), N,N-디메틸-p-톨루이딘(Ip6.9, 문헌값), N,N-디에틸아닐린(Ip6.95, 문헌값) 등을 들 수 있다. 해당 화합물은 단독종으로 사용해도 되고, 복수종을 조합하여 사용해도 된다.
또한, 본 발명에 있어서의 Ip는 미국 국립 표준 기술 연구소의 데이터베이스(NIST Chemistry WebBook) 중의 광전자 분광 측정값, 및 문헌(Mol. Cryst. Liq. Cryst. 1989, Vol.171, pp.255-270)에 기재된 Ig값(Gas phase ionization energies) 중 최솟값을 문헌값으로서 채용한다. 또한, 동 데이터베이스 및 문헌에 Ip의 기재가 없는 것은, Gaussian09로써 범함수에는 B3LYP, 기저 함수계에는 6-311G(d)(구조 최적화 계산), 6-311++G(d,p)(에너지 계산)를 사용하여 계산으로 구한 값을 사용한다.
화합물 (a)에 있어서, 진공 중의 이온화 포텐셜이 5.8eV보다 크고 7.0eV 이하인 것이 바람직하다. 이온화 포텐셜을 5.8eV보다 크게 함으로써, 화합물의 산화에 대한 안정성이 높아지고, 보다 안정된 n형 반도체 특성을 유지할 수 있게 된다.
화합물 (a)에 있어서, 진공 중의 이온화 포텐셜이 5.8eV보다 크고 6.6eV 이하인 것이 보다 바람직하다. 이온화 포텐셜을 6.6eV 이하로 함으로써, 나노 카본에 대한 전자 공여성이 보다 강해지고, 보다 안정된 n형 반도체 특성이 얻어진다고 생각된다.
또한, 화합물 (a)는 유기 화합물인 것이 보다 바람직하다. 유기 화합물은 금속이나 유기 금속 화합물에 비해 화학 안정성이 높기 때문에, 제2 절연층 중의 성분과의 부반응 등이 저감되어, 안정성이 향상된다고 생각된다.
또한, 화합물 (a)가 탄화수소 화합물, 헤테로 원자가 환 구조의 일부인 유기 화합물(소위, 헤테로환 구조), 또는 헤테로 원자가 수소 원자, 알킬기 및 시클로알킬기로 이루어지는 군에서 선택되는 1종류 이상의 기 또는 원자와의 결합을 갖는 유기 화합물(예를 들어, 디알킬아미노기를 갖는 유기 화합물)인 것이 보다 바람직하다.
알킬기란, 예를 들어 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, sec-부틸기, tert-부틸기 등의 포화 지방족 탄화수소기를 나타낸다. 또한, 알킬기의 탄소수는 특별히 한정되지 않지만, 입수의 용이성이나 비용의 점에서, 1 이상 20 이하가 바람직하고, 보다 바람직하게는 1 이상 8 이하이다.
시클로알킬기란, 예를 들어 시클로프로필기, 시클로헥실기, 노르보르닐기, 아다만틸기 등의 포화 지환식 탄화수소기를 나타낸다. 시클로알킬기의 탄소수는 특별히 한정되지 않지만, 3 이상 20 이하의 범위가 바람직하다.
화합물 (a)가 탄화수소 화합물임으로써 CNT에 대한 전자적인 상호 작용이 보다 강해지고, 보다 안정된 n형 반도체 특성이 얻어진다고 생각된다. 또한, 화합물 (a)가 헤테로 원자가 환 구조의 일부인 유기 화합물, 또는 헤테로 원자가 수소 원자, 알킬기 및 시클로알킬기로부터 선택되는 1종류 이상의 구조와의 결합을 갖는 유기 화합물임으로써, 화합물 (a) 중의 헤테로 원자가 CNT에 근접하기 쉽고, 전자적인 상호 작용이 강해지고, 보다 안정된 n형 반도체 특성이 얻어진다고 생각된다.
이 경우의 화합물 (a)로서는, 예를 들어 2,2',6,6'-테트라페닐-4,4'-비티오피라닐리덴, 디메틸테트라풀발렌, 테트라메틸티아풀발렌, 헥사메틸테트라티아풀발렌, 테트라티아나프탈렌, N,N,N',N'-테트라메틸-1,4-페닐렌디아민, 테트라페닐[3,4-c]티에노티오펜, 프탈로시아닌, 쿼테릴렌, 헥사메틸테트라셀레나풀발렌, 테트라벤조펜타센, 4-[(E)-2-(4-메톡시페닐)에테닐]-N,N-디메틸아닐린, 비스(에틸렌디티올로)테트라티아풀발렌, 2,2',6,6'-테트라메틸-4,4'-비티오피라닐리덴, 테트라메틸테트라셀레나풀발렌, 테트라티오메톡시테트라셀레나풀발렌, 1,2,5,6-테트라메틸-6a-티아-1,6-디아자펜탈렌, 테트라티아풀발렌, 테트라페닐포르피린, 4-[(E)-2-(4-플루오로페닐)에테닐]-N,N-디메틸아닐린, N,N,N',N',4,5-헥사메틸벤젠디아민, 루브렌, 비올란트렌 A, 1,8-비스(디메틸아미노)나프탈렌, β-카로틴, 테트라벤조[a,cd,j,lm]페릴렌, 펜타센 등을 들 수 있다.
제2 절연층에 화합물 (a)와 함께 사용되는 폴리머(이하, 폴리머 (b)라고도 함)로서는, 예를 들어 폴리이미드, 폴리비닐클로라이드, 폴리에틸렌테레프탈레이트, 폴리불화비닐리덴, 폴리실록산, 폴리비닐페놀, 폴리비닐피롤리돈, 폴리에스테르, 폴리카르보네이트, 폴리술폰, 폴리에테르술폰, 폴리에틸렌, 폴리프로필렌, 시클로올레핀 폴리머, 폴리페닐렌술피드, 폴리아세트산비닐, 아크릴 수지 등을 들 수 있다.
폴리머 (b)로서는, 그 중에서도 탄소 원자 및 헤테로 원자를 함유한 폴리머를 사용하는 것이 바람직하다. 화합물 (a)와 나노 카본은 전자적으로 상호 작용하기 때문에, 서로 부분적으로 전하를 띠고 있다고 생각된다. 화합물 (a)와 나노 카본이 상호 작용하는 주위에 극성을 갖는 폴리머, 즉 탄소 원자 및 헤테로 원자를 함유하는 폴리머가 존재함으로써, 전술한 화합물/나노 카본간의 상호 작용을 안정화한다고 추정된다. 특히, 폴리머 (b)로서는, 에스테르 결합을 갖는 폴리머인 것이 바람직하다. 바람직한 폴리머로서는, 예를 들어 폴리에스테르, 폴리카르보네이트, 폴리아세트산비닐이나, 폴리메틸메타크릴레이트나 폴리메틸아크릴레이트 등의 에스테르 결합을 갖는 아크릴 수지 등을 들 수 있다. 그 중에서도 헤테로 원자에 수소 원자가 결합된 관능기의 함유량이 적은 수지가 바람직하다. 헤테로 원자에 수소 원자가 결합된 관능기로서는, 예를 들어 히드록시기, 머캅토기, 카르복시기, 술포기 등을 들 수 있다. 바람직한 수지로서는, 예를 들어 폴리메틸메타크릴레이트나 폴리메틸아크릴레이트 등을 들 수 있다.
또한, 폴리머 (b)의 흡수율은 0.5중량％ 이하인 것이 바람직하다. 전술한 화합물 (a)는, 폴리머 중의 수분의 영향에 의해 화합물 (a)의 전자 밀도가 낮아지고, 화합물 (a)와 나노 카본의 전자적인 상호 작용이 약해져버린다고 생각된다. 폴리머 (b) 중의 수분이 적은, 즉 폴리머의 흡수율이 낮은 경우, 그러한 현상을 피할 수 있기 때문에 안정된 n형 반도체 특성을 나타낸다고 추정된다. 폴리머 (b)의 흡수율은 보다 바람직하게는 0.3중량％ 이하, 더욱 바람직하게는 0.1중량％ 이하이다.
폴리머의 흡수율은 JIS K 7209 2000(플라스틱-흡수율을 구하는 방법)에 기초하여, 23℃의 물 중에 시험편을 1주일 침지하고, 그의 질량 변화를 측정하여 산출한다.
제2 절연층 중의 화합물 (a)나 폴리머 (b)의 분석 방법으로서는, n형 반도체 소자로부터 제2 절연층을 구성하는 각 성분을 추출하거나 하여 얻어진 샘플을 핵자기 공명(NMR) 등으로 분석하는 방법이나, 제2 절연층을 XPS 등으로 분석하는 방법 등을 들 수 있다.
제2 절연층의 막 두께는 500nm 이상인 것이 바람직하고, 1.0㎛ 이상인 것이 보다 바람직하고, 3.0㎛ 이상인 것이 더욱 바람직하고, 10㎛ 이상인 것이 특히 바람직하다. 이 범위의 막 두께로 함으로써, 보다 높은 n형 반도체 특성을 나타내는 반도체 소자로 전환할 수 있고, 또한 n형 TFT로서의 특성의 안정성이 향상된다. 또한, 막 두께의 상한으로서는 특별히 한정되는 것은 아니지만, 500㎛ 이하인 것이 바람직하다.
제2 절연층의 막 두께는 제2 절연층의 단면을 주사형 전자 현미경에 의해 측정하고, 얻어진 상 중, 반도체층 상에 위치하는 제2 절연층 부분 중에서 무작위로 선택한 10군데의 막 두께를 산출하고, 그의 산술 평균의 값으로 한다.
제2 절연층은 화합물 (a)나 폴리머 (b) 이외에도 다른 화합물을 함유하고 있어도 된다. 다른 화합물로서는, 예를 들어 제2 절연층을 도포로 형성하는 경우에 있어서의, 용액의 점도나 레올로지를 조절하기 위한 증점제나 틱소제 등을 들 수 있다.
또한, 제2 절연층은 단층이어도 복수층이어도 된다. 복수층인 경우, 적어도 화합물 (a)를 함유하는 층이 반도체층에 접해 있는 한, 적어도 하나의 층이 화합물 (a)와 폴리머 (b)를 포함하고 있어도 되고, 화합물 (a)와 폴리머 (b)가 각각 별도의 층에 포함되어 있어도 된다. 예를 들어, 반도체층 상에 화합물 (a)를 함유하는 제1층이 형성되고, 그 위에 폴리머 (b)를 함유하는 제2층이 형성된 구성을 들 수 있다.
(보호층)
본 발명의 실시 형태에 관한 n형 반도체 소자는, 제2 절연층 상에 보호층을 더 갖고 있어도 된다. 보호층의 역할로서는, 마찰 등의 물리 대미지나 대기 중의 수분이나 산소로부터 반도체 소자를 보호하는 것 등을 들 수 있다.
보호층의 재료로서는, 예를 들어 실리콘 웨이퍼, 유리, 사파이어, 알루미나 소결체 등의 무기 재료, 폴리이미드, 폴리비닐알코올, 폴리비닐클로라이드, 폴리에틸렌테레프탈레이트, 폴리불화비닐리덴, 폴리실록산, 폴리비닐페놀, 폴리에스테르, 폴리카르보네이트, 폴리술폰, 폴리에테르술폰, 폴리에틸렌, 폴리페닐렌술피드, 폴리파라크실렌, 폴리아크릴로니트릴, 시클로올레핀 폴리머 등의 유기 재료 등을 들 수 있다. 또한, 예를 들어 실리콘 웨이퍼 상에 폴리비닐페놀 막을 형성한 것이나, 폴리에틸렌테레프탈레이트 상에 산화알루미늄 막을 형성한 것 등, 복수의 재료가 적층된 것이어도 된다.
본 발명의 실시 형태에 관한 반도체 소자에서는, 소스 전극과 드레인 전극 사이에 흐르는 전류(소스·드레인간 전류)를 게이트 전압을 변화시킴으로써 제어할 수 있다. 그리고, 반도체 소자의 이동도 μ(cm2/V·s)는 하기 (a)식을 사용하여 산출할 수 있다.
μ=(δId/δVg)L·D/(W·εr·ε·Vsd) (a)
단 Id는 소스·드레인간 전류(A), Vsd는 소스·드레인간 전압(V), Vg는 게이트 전압(V), D는 게이트 절연층의 두께(m), L은 채널 길이(m), W는 채널 폭(m), εr은 게이트 절연층의 비유전율(F/m), ε은 진공의 유전율(8.85×10-12F/m), δ는 해당 물리량의 변화량을 나타낸다.
또한, 임계 전압은 Id-Vg 그래프에 있어서의 선형 부분의 연장선과 Vg축의 교점으로부터 구할 수 있다.
n형 반도체 소자는 게이트 전극에 임계 전압 이상의 양의 전압이 인가됨으로써, 소스-드레인간이 도통하여 동작하는 것이다. 임계 전압의 절댓값이 작고, 이동도가 높은 것이, 고기능의 특성이 좋은 n형 반도체 소자이다.
(n형 반도체 소자의 제조 방법)
본 발명의 실시 형태에 관한 n형 반도체 소자의 제조에는 다양한 방법을 사용할 수 있고, 그 제조 방법에 특별히 제한은 없지만, 상기 제2 절연층의 구성 성분 및 용제를 함유하는 조성물을 도포하는 공정과, 그 도막을 건조시키는 공정을 포함하는 것이 바람직하다. 또한, 반도체층을 도포법에 의해 형성하는 공정을 포함하는 것이 바람직하다. 반도체층을 도포법에 의해 형성하기 위해서는, 적어도 반도체층의 구성 성분 및 용제를 함유하는 용액을 도포하는 공정과, 그 도막을 건조시키는 공정을 포함한다.
이하, 도 1에 나타내는 구조의 반도체 소자를 제조하는 경우를 예로 들어, 본 발명의 실시 형태에 관한 반도체 소자의 제조 방법을 구체적으로 설명한다.
먼저, 도 3a의 (a)에 나타내는 바와 같이, 절연성 기재(1) 상에 게이트 전극(2)을 형성한다. 게이트 전극(2)의 형성 방법으로서는 특별히 제한은 없고, 저항 가열 증착, 전자선 빔, 스퍼터링, 도금, 화학 기상 성장법(CVD), 이온 플레이팅 코팅, 잉크젯, 인쇄 등의 공지 기술을 사용한 방법을 들 수 있다. 또한, 전극의 형성 방법의 다른 예로서, 유기 성분 및 도전체를 포함하는 페이스트를 스핀 코트법, 블레이드 코트법, 슬릿 다이 코트법, 스크린 인쇄법, 바 코터법, 주형법, 인쇄 전사법, 침지 인상법 등의 공지된 기술로 절연 기판 상에 도포하고, 오븐, 핫 플레이트, 적외선 등을 사용하여 건조를 행하여 형성하는 방법 등을 들 수 있다.
또한, 전극 패턴의 형성 방법으로서는, 상기 방법으로 제작한 전극 박막을 공지된 포토리소그래피법 등으로 원하는 형상으로 패턴 형성해도 되고, 혹은 전극 물질의 증착이나 스퍼터링 시에, 원하는 형상의 마스크를 개재함으로써 패턴을 형성해도 된다.
이어서, 도 3a의 (b)에 나타내는 바와 같이, 게이트 전극(2) 상에 게이트 절연층(3)을 형성한다. 게이트 절연층(3)의 제작 방법은 특별히 제한은 없지만, 예를 들어 절연층을 형성하는 재료를 포함하는 조성물을 기판에 도포하고, 건조시킴으로써 얻어진 코팅막을 필요에 따라서 열처리하는 방법을 들 수 있다. 도포 방법으로서는, 스핀 코트법, 블레이드 코트법, 슬릿 다이 코트법, 스크린 인쇄법, 바 코터법, 주형법, 인쇄 전사법, 침지 인상법, 잉크젯법 등의 공지된 도포 방법을 들 수 있다. 코팅막의 열처리 온도로서는 100℃ 내지 300℃의 범위에 있는 것이 바람직하다.
이어서, 도 3a의 (c)에 나타내는 바와 같이 게이트 절연층(3)의 상부에 소스 전극(5) 및 드레인 전극(6)을, 동일한 재료를 사용하여 상술한 방법으로 동시에 형성한다. 이 형성 방법으로서는, 게이트 전극의 형성 방법과 마찬가지의 방법이 사용된다.
이어서, 도 3a의 (d)에 나타내는 바와 같이, 소스 전극(5)과 드레인 전극(6) 사이에 반도체층(4)을 형성한다. 반도체층(4)의 형성 방법으로서는, 저항 가열 증착, 전자선 빔, 스퍼터링, CVD 등 건식의 방법을 사용하는 것도 가능하지만, 제조 비용이나 대면적에 대하여 적합한 관점에서 도포법을 사용하는 것이 바람직하다. 구체적으로는 스핀 코트법, 블레이드 코트법, 슬릿 다이 코트법, 스크린 인쇄법, 바 코터법, 주형법, 인쇄 전사법, 침지 인상법, 잉크젯법 등을 바람직하게 사용할 수 있다. 이들 중에서 도막 두께 제어나 배향 제어 등, 얻고자 하는 도막 특성에 따라서 도포 방법을 선택하는 것이 바람직하다. 또한, 형성한 도막에 대하여, 대기 하, 감압 하 또는 질소나 아르곤 등의 불활성 가스 분위기 하에서 어닐링 처리를 행해도 된다.
이어서, 도 3a의 (e)에 나타내는 바와 같이 반도체층(4)을 덮도록, 제2 절연층(8)을 형성한다. 제2 절연층(8)의 형성 방법으로서는 특별히 한정되지 않고, 저항 가열 증착, 전자선 빔, 라미네이트, 스퍼터링, CVD 등의 방법을 사용하는 것도 가능하지만, 제조 비용이나 대면적에 대하여 적합한 관점에서 도포법을 사용하는 것이 바람직하다. 도포법에서는, 제2 절연층의 구성 성분인 화합물 (a) 및 폴리머 그리고 용제를 함유하는 조성물을 도포하는 공정과, 그 도막을 건조시키는 공정을 적어도 포함한다.
도포 방법으로서는, 구체적으로는 스핀 코트법, 블레이드 코트법, 슬릿 다이 코트법, 스크린 인쇄법, 바 코터법, 주형법, 인쇄 전사법, 침지 인상법, 잉크젯법, 드롭 캐스트법 등을 바람직하게 사용할 수 있다. 이들 중에서 도막 두께 제어나 배향 제어 등, 얻고자 하는 도막 특성에 따라서 도포 방법을 선택하는 것이 바람직하다.
도포법을 사용하여 제2 절연층을 형성할 때, 제2 절연층이 함유하는 폴리머를 용해시키는 용매로서는 특별히 제한되지 않지만, 유기 용매가 바람직하다. 용매의 구체예로서는, 예를 들어 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노n-부틸에테르, 프로필렌글리콜모노t-부틸에테르, 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜디부틸에테르, 디에틸렌글리콜에틸메틸에테르 등의 에테르류; 에틸렌글리콜모노에틸에테르아세테이트, 프로필렌글리콜모노메틸에테르아세테이트, 프로필아세테이트, 부틸아세테이트, 이소부틸아세테이트, 3-메톡시부틸아세테이트, 3-메틸-3-메톡시부틸아세테이트, 락트산메틸, 락트산에틸, 락트산부틸 등의 에스테르류; 아세톤, 메틸에틸케톤, 메틸프로필케톤, 메틸부틸케톤, 메틸이소부틸케톤, 시클로펜타논, 2-헵타논, γ-부티로락톤 등의 케톤류; 부틸알코올, 이소부틸알코올, 펜탄올, 4-메틸-2-펜탄올, 3-메틸-2-부탄올, 3-메틸-3-메톡시부탄올, 디아세톤알코올 등의 알코올류; N,N-디메틸포름아미드, N-메틸피롤리돈 등의 아미드류; 톨루엔, 크실렌 등의 방향족 탄화수소류; 헥산, 데카히드로나프탈렌 등의 탄화수소류를 들 수 있다.
용매로서 이들을 2종 이상 사용해도 된다. 그 중에서도 1 기압에 있어서의 비점이 110℃ 내지 250℃인 용매를 함유하는 것이 바람직하다. 용매의 비점이 110℃ 이상이면, 용액 도포 시에 용제의 휘발이 억제되고, 도포성이 양호해진다. 용매의 비점이 250℃ 이하이면, 절연막 중에 잔존하는 용제가 적어지고, 보다 양호한 내열성이나 내약품성을 갖는 제2 절연층이 얻어진다.
또한, 형성한 도막에 대하여, 대기 하, 감압 하 또는 질소나 아르곤 등의 불활성 가스 분위기 하에서 어닐링 처리나 열풍 건조를 행해도 된다. 구체적으로는 예를 들어 어닐링의 조건으로서는, 50℃ 내지 150℃, 3분 내지 30분, 질소 분위기 하를 들 수 있다. 이러한 건조 공정에 의해, 도막의 건조가 불충분한 경우에 확실히 건조시킬 수 있다.
필요에 따라서, 도 3b의 (f)에 나타내는 바와 같이 제2 절연층을 덮도록, 보호층(9)을 형성해도 된다.
<무선 통신 장치>
이어서, 상기 n형 반도체 소자를 갖는 본 발명의 실시 형태에 관한 무선 통신 장치에 대하여 설명한다. 이 무선 통신 장치는, 예를 들어 RFID 태그와 같은 리더/라이터에 탑재된 안테나로부터 송신되는 반송파를 수신하고, 또한 신호를 송신함으로써 전기 통신을 행하는 장치이다.
구체적인 동작은, 예를 들어 리더/라이터에 탑재된 안테나로부터 송신된 무선 신호를 RFID 태그의 안테나가 수신한다. 그리고, 그 신호에 따라서 발생한 교류 전류가 정류 회로에 의해 직류 전류로 변환되어, RFID 태그가 기전한다. 이어서, 기전된 RFID 태그는 무선 신호로부터 커맨드를 수신하고, 커맨드에 따른 동작을 행한다. 그 후, 커맨드에 따른 결과의 회답을, RFID 태그의 안테나로부터 리더/라이터의 안테나에 무선 신호로서 송신한다. 또한, 커맨드에 따른 동작은 적어도 공지된 복조 회로, 동작 제어 로직 회로, 변조 회로로 행해진다.
본 발명의 실시 형태에 관한 무선 통신 장치는 상술한 n형 반도체 소자와, 안테나를 적어도 갖는 것이다. 본 발명의 실시 형태에 관한 무선 통신 장치의 보다 구체적인 구성으로서는, 예를 들어 도 4에 도시한 바와 같은 것을 들 수 있다. 이것은 안테나(50)에서 수신한 외부로부터의 변조파 신호의 정류를 행하고 각 부에 전원을 공급하는 전원 생성부와, 상기 변조파 신호를 복조하여 제어 회로에 보내는 복조 회로와, 제어 회로로부터 보내진 데이터를 변조하여 안테나에 송출하는 변조 회로와, 복조 회로에서 복조된 데이터의 기억 회로에 대한 기입, 및/또는 기억 회로로부터 데이터를 판독하여 변조 회로에 대한 송신을 행하는 제어 회로로 구성되며, 각 회로부가 전기적으로 접속되어 있다.
상기 복조 회로, 제어 회로, 변조 회로, 기억 회로는 상술한 n형 반도체 소자를 포함하고, 추가로 콘덴서, 저항 소자, 다이오드를 포함하고 있어도 된다. 상기 전원 생성부는 콘덴서와 다이오드로 구성된다.
안테나, 콘덴서, 저항 소자, 다이오드는 일반적으로 사용되는 것이면 되고, 사용되는 재료, 형상은 특별히 한정되지 않는다. 또한, 상기 각 구성 요소를 전기적으로 접속하는 재료도 일반적으로 사용될 수 있는 도전 재료라면 어떠한 것이어도 된다. 각 구성 요소의 접속 방법도 전기적으로 도통을 취할 수 있으면, 어떠한 방법이어도 된다. 각 구성 요소의 접속부의 폭이나 두께는 임의이다.
<상품 태그>
이어서, 본 발명의 실시 형태에 관한 무선 통신 장치를 함유하는 상품 태그에 대하여 설명한다. 이 상품 태그는, 예를 들어 기체와, 이 기체에 의해 피복된 상기 무선 통신 장치를 갖고 있다.
기체는 예를 들어 평판상으로 형성된 종이 등의 비금속 재료에 의해 형성되어 있다. 예를 들어, 기체는 2매의 평판상의 종이를 접합한 구조를 이루고 있고, 이 2매의 종이 사이에 상기 무선 통신 장치가 배치되어 있다. 상기 무선 기억 장치의 기억 회로에, 예를 들어 상품을 개체 식별하는 개체 식별 정보가 미리 저장되어 있다.
이 상품 태그와 리더/라이터 사이에서 무선 통신을 행한다. 리더/라이터란, 무선에 의해 상품 태그에 대한 데이터의 판독 및 기입을 행하는 장치이다. 리더/라이터는 상품의 유통 과정이나 결제 시에, 상품 태그 사이에서 데이터의 교환을 행한다. 리더/라이터에는 예를 들어 휴대형의 것이나, 계산대에 설치되는 고정형의 것이 있다. 본 발명의 실시 형태에 관한 상품 태그에 대하여는, 리더/라이터는 공지된 것을 이용할 수 있다.
본 발명의 실시 형태에 관한 상품 태그는 식별 정보 회신 기능을 구비하고 있다. 이것은, 상품 태그가 소정의 리더/라이터로부터 개체 식별 정보의 송신을 요구하는 커맨드를 받았을 때, 자신이 기억하고 있는 개체 식별 정보를 무선에 의해 회신하는 기능이다. 리더/라이터로부터의 1회의 커맨드로, 다수의 상품 태그로부터 각 태그의 개체 식별 정보가 송신된다. 이 기능에 의해, 예를 들어 상품의 정산 계산대에 있어서 비접촉으로 다수의 상품을 동시에 식별하는 것이 가능해진다. 그 때문에 바코드에서의 식별과 비교하여, 결제 처리의 용이화나 신속화를 도모할 수 있다.
또한, 예를 들어 상품의 계산 시에, 리더/라이터가 상품 태그로부터 판독한 상품 정보를 POS(Point of sale system, 판매 시점 정보 관리) 단말기에 송신하는 것이 가능하다. 이 기능에 의해, POS 단말기에 있어서 그 상품 정보에 의해 특정되는 상품의 판매 등록을 할 수도 있기 때문에, 재고 관리의 용이화나 신속화를 도모할 수 있다.
실시예
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명한다. 또한, 본 발명은 하기 실시예에 한정하여 해석되는 것은 아니다.
폴리머의 분자량은 이하와 같이 측정하였다. 샘플을 구멍 직경 0.45㎛ 멤브레인 필터로 여과 후, GPC(GEL PERMEATION CHROMATOGRAPHY: 겔 침투 크로마토그래피, 도소(주)제 HLC-8220GPC)(전개 용제: 클로로포름 또는 테트라히드로푸란, 전개 속도: 0.4mL/분)를 사용하여, 폴리스티렌 표준 샘플에 의한 환산에 의해 구하였다.
폴리머의 흡수율은 JIS K 7209 2000(플라스틱-흡수율을 구하는 방법)에 기초하여, 23℃의 물 중에 펠릿상의 샘플 10g을 1주일 침지하고, 그의 질량 변화량을 원래의 질량의 백분율로서 산출하였다.
반도체 용액의 제작예 1; 반도체 용액 A
국제 공개 제2017/130836호의 「반도체 용액의 제작예 2」에 기재된 대로 하여, 화합물 [60]을 식 1에 나타내는 스텝으로 합성하였다.
Figure 112021104894610-pct00001
화합물 [60]의 분자량을 상기 방법으로 측정한 결과, 중량 평균 분자량은 4367, 수평균 분자량은 3475, 중합도 n은 3.1이었다.
화합물 [60] 2.0mg의 클로로포름 10mL 용액에, CNT1(CNI사제, 단층 CNT, 순도 95％)을 1.0mg 첨가하고, 빙랭시키면서 초음파 균질기(도쿄 리카 기카이(주)제 VCX-500)를 사용하여 출력 20％로 4시간 초음파 교반하여, CNT 분산액 A(용매에 대한 CNT 복합체 농도 0.96g/L)를 얻었다.
이어서, 반도체층을 형성하기 위한 반도체 용액의 제작을 행하였다. 멤브레인 필터(구멍 직경 10㎛, 직경 25mm, 밀리 포어사제 옴니포어 멤브레인)를 사용하여, 상기 CNT 분산액 A의 여과를 행하여, 길이 10㎛ 이상의 CNT 복합체를 제거하였다. 얻어진 여액에, 오르토디클로로벤젠(o-DCB. 와코 쥰야꾸 고교(주)제) 5mL를 첨가한 후, 로터리 증발기를 사용하여 저비점 용매인 클로로포름을 증류 제거하고, CNT 분산액 B를 얻었다. CNT 분산액 B의 1mL에 3mL의 o-DCB를 첨가하여, 반도체 용액 A(용매에 대한 CNT 복합체 농도 0.03g/L)로 하였다.
조성물의 제작예 1; 게이트 절연층 용액 A
메틸트리메톡시실란 61.29g(0.45몰), 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란 12.31g(0.05몰) 및 페닐트리메톡시실란 99.15g(0.5몰)을 프로필렌글리콜모노부틸에테르(비점 170℃) 203.36g에 용해시키고, 이것에 물 54.90g, 인산 0.864g을 교반하면서 첨가하였다. 얻어진 용액을 배스 온도 105℃에서 2시간 가열하고, 내온을 90℃까지 높여, 주로 부생하는 메탄올을 포함하는 성분을 유출시켰다. 이어서, 배스 온도 130℃에서 2.0시간 가열하고, 내온을 118℃까지 높여, 주로 물과 프로필렌글리콜모노부틸에테르를 포함하는 성분을 유출시켰다. 그 후, 실온까지 냉각시키고, 고형분 농도 26.0중량％의 폴리실록산 용액 A를 얻었다. 얻어진 폴리실록산의 분자량을 상기 방법으로 측정한 결과, 중량 평균 분자량은 6000이었다.
얻어진 폴리실록산 용액 A 10g과, 알루미늄비스(에틸아세토아세테이트)모노(2,4-펜탄디오나토)(상품명 「알루미늄 킬레이트 D」, 가와켄 파인 케미컬(주)제, 이하 알루미늄 킬레이트 D라고 함) 13.0g과, 프로필렌글리콜모노에틸에테르아세테이트(이하, PGMEA라고 함) 42.0g을 혼합하고, 실온에서 2시간 교반하여 게이트 절연층 용액 A를 얻었다. 본 용액 중의 상기 폴리실록산의 함유량은, 알루미늄 킬레이트 D 100중량부에 대하여 20중량부였다.
조성물의 제작예 2; 제2 절연층 제작용의 용액 A
폴리메틸메타크릴레이트(후지 필름 와코 쥰야쿠 가부시키가이샤제) 2.5g을 N,N-디메틸포름아미드 7.5g에 용해시켜, 폴리머 용액 A를 조제하였다. 이어서, 테트라키스(디메틸아미노)에틸렌(도꾜 가세이 고교 가부시키가이샤제) 1g을 N,N-디메틸포름아미드 9.0g에 용해시켜, 화합물 용액 A를 조제하였다. 폴리머 용액 A 0.68g에 화합물 용액 A 0.30g을 첨가하여, 제2 절연층 제작용의 용액 A를 얻었다.
조성물의 제작예 3; 제2 절연층 제작용의 용액 B
테트라키스(디메틸아미노)에틸렌 대신에 데카메틸페로센(후지 필름 와코 쥰야쿠 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 B를 얻었다.
조성물의 제작예 4; 제2 절연층 제작용의 용액 C
폴리메틸메타크릴레이트(후지 필름 와코 쥰야쿠 가부시키가이샤제) 2.5g을 톨루엔 7.5g에 용해시켜, 폴리머 용액 B를 조제하였다. 이어서, 4,4'-비스(디페닐아미노)비페닐(도꾜 가세이 고교 가부시키가이샤제) 0.060g을 클로로포름(후지 필름 와코 쥰야쿠 가부시키가이샤제) 0.94g에 용해시켜, 화합물 용액 B를 조제하였다. 폴리머 용액 B 0.68g에 화합물 용액 B 0.50g을 첨가하여, 제2 절연층 제작용의 용액 C를 얻었다.
조성물의 제작예 5; 제2 절연층 제작용의 용액 D
테트라키스(디메틸아미노)에틸렌 대신에 N,N,N',N'-테트라메틸-1,4-페닐렌디아민(후지 필름 와코 쥰야쿠 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 D를 얻었다.
조성물의 제작예 6; 제2 절연층 제작용의 용액 E
테트라키스(디메틸아미노)에틸렌 대신에 니켈로센(도꾜 가세이 고교 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 E를 얻었다.
조성물의 제작예 7; 제2 절연층 제작용의 용액 F
테트라키스(디메틸아미노)에틸렌 대신에 테트라티아풀발렌(도꾜 가세이 고교 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 F를 얻었다.
조성물의 제작예 8; 제2 절연층 제작용의 용액 G
4,4'-비스(디페닐아미노)비페닐 대신에 β-카로틴(도꾜 가세이 고교 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 4와 마찬가지로 하여, 제2 절연층 제작용의 용액 G를 얻었다.
조성물의 제작예 9; 제2 절연층 제작용의 용액 H
테트라키스(디메틸아미노)에틸렌 대신에 줄롤리딘(도꾜 가세이 고교 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 H를 얻었다.
조성물의 제작예 10; 제2 절연층 제작용의 용액 I
테트라키스(디메틸아미노)에틸렌 대신에 디벤조테트라티아풀발렌(시그마 알드리치제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 I를 얻었다.
조성물의 제작예 11; 제2 절연층 제작용의 용액 J
테트라키스(디메틸아미노)에틸렌 대신에 트리페닐아민(도꾜 가세이 고교 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 J를 얻었다.
조성물의 제작예 12; 제2 절연층 제작용의 용액 K
테트라키스(디메틸아미노)에틸렌 대신에 1-페닐피롤리딘(알파·에이사제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 K를 얻었다.
조성물의 제작예 13; 제2 절연층 제작용의 용액 L
테트라키스(디메틸아미노)에틸렌 대신에 N,N-디메틸-p-톨루이딘(도꾜 가세이 고교 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 L을 얻었다.
조성물의 제작예 14; 제2 절연층 제작용의 용액 M
폴리메틸메타크릴레이트 대신에 폴리스티렌(후지 필름 와코 쥰야쿠 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 5와 마찬가지로 하여, 제2 절연층 제작용의 용액 M을 얻었다.
조성물의 제작예 15; 제2 절연층 제작용의 용액 N
시클로올레핀 폴리머(닛폰 제온 가부시키가이샤제) 2.5g을 데카히드로나프탈렌(후지 필름 와코 쥰야쿠 가부시키가이샤제) 7.5g에 용해시켜, 폴리머 용액 C를 조제하였다. 이어서, N,N,N',N'-테트라메틸-1,4-페닐렌디아민 1g을 톨루엔(후지 필름 와코 쥰야쿠 가부시키가이샤제) 9.0g에 용해시켜, 화합물 용액 C를 조제하였다. 폴리머 용액 C 0.68g에 화합물 용액 C 0.30g을 첨가하여, 제2 절연층 제작용의 용액 N을 얻었다.
조성물의 제작예 16; 제2 절연층 제작용의 용액 O
폴리메틸메타크릴레이트 대신에 에스테르기 함유 올레핀 수지(JSR 가부시키가이샤제, ArtonF4520)를 사용한 것 이외에는 조성물의 제작예 5와 마찬가지로 하여, 제2 절연층 제작용의 용액 O를 얻었다.
조성물의 제작예 17; 제2 절연층 제작용의 용액 P
테트라키스(디메틸아미노)에틸렌 대신에 디메틸아닐린(도꾜 가세이 고교 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 P를 얻었다.
조성물의 제작예 18; 제2 절연층 제작용의 용액 Q
테트라키스(디메틸아미노)에틸렌 대신에 1-나프틸아민(도꾜 가세이 고교 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 Q를 얻었다.
조성물의 제작예 19; 제2 절연층 제작용의 용액 R
테트라키스(디메틸아미노)에틸렌 대신에 9-메틸안트라센(도꾜 가세이 고교 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 2와 마찬가지로 하여, 제2 절연층 제작용의 용액 R을 얻었다.
조성물의 제작예 20; 제2 절연층 제작용의 용액 S
N,N,N',N'-테트라메틸-1,4-페닐렌디아민 1.5g을 N,N-디메틸포름아미드 8.5g에 용해시켜, 제2 절연층 제작용의 용액 S를 얻었다.
조성물의 제작예 21; 제2 절연층 제작용의 용액 T
폴리메틸메타크릴레이트 대신에 폴리스티렌(후지 필름 와코 쥰야쿠 가부시키가이샤제)을 사용한 것 이외에는 조성물의 제작예 17과 마찬가지로 하여, 제2 절연층 제작용의 용액 T를 얻었다.
조성물의 제작예 22; 제2 절연층 제작용의 용액 U
폴리아세트산비닐(후지 필름 와코 쥰야쿠 가부시키가이샤제) 5g을 메탄올 45g에 용해시키고, 1M 수산화나트륨 수용액 0.41mL를 첨가하여, 30℃에서 50분 교반하였다. 얻어진 용액을 2.7mM 아세트산 150mL에 첨가하고, 침전물을 여과 수집하였다. 얻어진 침전물을 물로 잘 세정하고 건조시켜, 폴리머 U(일부 비누화된 폴리아세트산비닐)를 얻었다. 폴리메틸메타크릴레이트 대신에 폴리머 U를 사용한 것 이외에는 조성물의 제작예 5와 마찬가지로 하여, 제2 절연층 제작용의 용액 R을 얻었다.
실시예 1
도 1에 나타내는 구성의 반도체 소자를 제작하였다. 유리제의 기판(1)(막 두께 0.7mm) 상에 저항 가열법에 의해 마스크를 통해, 크롬을 두께 5nm 및 금을 두께 50nm 진공 증착하여 게이트 전극(2)을 형성하였다. 이어서, 게이트 절연층 용액 A를 상기 기판 상에 스핀 코트 도포(2000rpm×30초)하고, 질소 기류 하에 200℃에서 1시간 열처리함으로써, 막 두께 600nm의 게이트 절연층(3)을 형성하였다. 이어서 저항 가열법에 의해, 마스크를 통해 금을 두께 50nm 진공 증착시켜, 소스 전극(5) 및 드레인 전극(6)을 형성하였다. 이어서, 소스 전극(5)과 드레인 전극(6) 사이에 상기 반도체 용액 A를 1μL 적하하고, 30℃에서 10분 풍건한 후, 핫 플레이트 상에서 질소 기류 하에 150℃에서 30분의 열처리를 행하여 반도체층(4)을 형성하였다. 이어서, 제2 절연층 제작용의 용액 A 5μL를, 반도체층(4) 상에 반도체층(4)을 덮도록 적하하고, 질소 기류 하에 110℃에서 30분 열처리하여 제2 절연층(8)을 형성하였다. 이렇게 해서, n형 반도체 소자를 얻었다. 이 반도체 소자의 소스·드레인 전극의 폭(채널 폭)은 200㎛, 소스·드레인 전극의 간격(채널 길이)은 20㎛로 하였다.
이어서, 게이트 전압(Vg)을 변화시켰을 때의 소스·드레인간 전류(Id)-소스·드레인간 전압(Vsd) 특성을 측정하였다. 측정에는 반도체 특성 평가 시스템 4200-SCS형(케이슬리 인스트루먼츠 가부시키가이샤제)을 사용하여, 대기 중에서 측정하였다. Vg=+30V 내지 -30V로 변화시켰을 때의 Vsd=+5V에 있어서의 Id값의 변화로부터, 선형 영역의 이동도를 구하였다. 또한, 이 반도체 소자를 대기 하에서 250시간 보관한 후, 마찬가지로 하여 이동도를 구하였다(0시간 후 이동도). 또한, 하기 (b)식을 사용하여 250시간 보관 전후에서의 이동도 변화 비율을 산출하였다.
이동도 변화 비율(％)=(250시간 후 이동도-0시간 후 이동도)/(0시간 후 이동도)×100 (b)
결과를 표 1에 나타낸다.
실시예 2
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 B를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 3
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 C를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 4
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 D를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 5
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 E를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 6
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 F를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 7
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 G를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 8
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 H를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 9
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 I를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 10
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 J를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 11
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 K를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 12
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 L을 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 13
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 M을 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 14
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 N을 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 15
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 O를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 16
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 U를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다.
실시예 1 내지 16에서는, 대기 보관 0시간 후 및 250시간 후에 있어서 모두 이동도가 0.60(cm2/V·s) 이상이 되고, 높은 n형 반도체 특성을 갖고, 안정성이 우수한 n형 반도체 소자가 얻어졌다.
비교예 1
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 P를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다. 양호한 n형 반도체 특성이 얻어지지 않았다.
비교예 2
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 Q를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다. 양호한 n형 반도체 특성이 얻어지지 않았다.
비교예 3
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 R을 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도 및 이동도 변화 비율을 평가하였다. 양호한 n형 반도체 특성이 얻어지지 않았다.
비교예 4
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 S를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도를 평가하였다. n형 반도체 특성이 얻어지지 않았다.
비교예 5
제2 절연층 제작용의 용액 A 대신에 제2 절연층 제작용의 용액 T를 사용한 것 이외에는 실시예 1과 마찬가지로 하여 반도체 소자를 제작하고, 이동도를 평가하였다. 양호한 n형 반도체 특성이 얻어지지 않았다.
Figure 112021104894610-pct00002
1: 기재
2: 게이트 전극
3: 게이트 절연층
4: 반도체층
5: 소스 전극
6: 드레인 전극
7: 나노 카본
8: 제2 절연층
9: 보호층
50: 안테나

Claims (14)

  1. 기재와,
    소스 전극, 드레인 전극 및 게이트 전극과,
    상기 소스 전극 및 드레인 전극의 양쪽에 접하는 반도체층과,
    상기 반도체층을 상기 게이트 전극과 절연하는 게이트 절연층과,
    상기 반도체층에 대하여 상기 게이트 절연층과는 반대측에서, 상기 반도체층과 접하는 제2 절연층
    을 구비한 n형 반도체 소자이며,
    상기 반도체층이 나노 카본을 함유하고,
    상기 제2 절연층이,
    (a) 진공 중의 이온화 포텐셜이 5.8eV보다 크고 6.6eV 이하인 화합물(이하, 「화합물 (a)라고 함」)과,
    (b) 폴리머를 함유하고,
    상기 화합물 (a)가, 탄화수소 화합물, 헤테로 원자가 환 구조의 일부인 유기 화합물, 또는 헤테로 원자가 수소 원자, 알킬기 및 시클로알킬기로부터 선택되는 1종류 이상의 기 또는 원자와의 결합을 갖는 유기 화합물인 것
    을 특징으로 하는 n형 반도체 소자.
  2. 제1항에 있어서, 상기 폴리머가 탄소 원자 및 헤테로 원자를 함유한 폴리머인 n형 반도체 소자.
  3. 제1항 또는 제2항에 있어서, 상기 폴리머가 에스테르 결합을 갖는 폴리머인 n형 반도체 소자.
  4. 제1항 또는 제2항에 있어서, 상기 폴리머의 흡수율이 0.5중량％ 이하인 n형 반도체 소자.
  5. 제1항 또는 제2항에 있어서, 상기 나노 카본이 카본 나노 튜브인 n형 반도체 소자.
  6. 제5항에 있어서, 상기 카본 나노 튜브에 있어서, 그 표면의 적어도 일부에 공액계 중합체가 부착되어 있는 n형 반도체 소자.
  7. 제1항 또는 제2항에 기재된 n형 반도체 소자의 제조 방법이며, 화합물 (a) 및 폴리머 그리고 용제를 함유하는 조성물을 도포하는 공정과, 해당 도포된 조성물을 건조시키는 공정이 포함된 제2 절연층을 형성하는 공정을 포함하는, n형 반도체 소자의 제조 방법.
  8. 제1항 또는 제2항에 기재된 n형 반도체 소자의 제조 방법이며, 나노 카본 및 용제를 함유하는 용액을 도포하는 공정과, 해당 도포된 용액을 건조시키는 공정이 포함된 반도체층을 형성하는 공정을 포함하는, n형 반도체 소자의 제조 방법.
  9. 제1항 또는 제2항에 기재된 n형 반도체 소자를 포함하는 회로부와 안테나를 갖고, 상기 회로부 및 안테나가 전기적으로 접속되어 있는 무선 통신 장치.
  10. 제9항에 기재된 무선 통신 장치를 사용한 상품 태그.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020217029143A 2019-03-26 2020-03-06 n형 반도체 소자, n형 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그 KR102554065B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019058130 2019-03-26
JPJP-P-2019-058130 2019-03-26
JPJP-P-2019-058131 2019-03-26
JP2019058131 2019-03-26
PCT/JP2020/009676 WO2020195708A1 (ja) 2019-03-26 2020-03-06 ｎ型半導体素子、ｎ型半導体素子の製造方法、無線通信装置および商品タグ

Publications (2)

Publication Number Publication Date
KR20210143753A KR20210143753A (ko) 2021-11-29
KR102554065B1 true KR102554065B1 (ko) 2023-07-11

Family

ID=72610085

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217029143A KR102554065B1 (ko) 2019-03-26 2020-03-06 n형 반도체 소자, n형 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그
KR1020217029142A KR102554060B1 (ko) 2019-03-26 2020-03-06 n형 반도체 소자, n형 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217029142A KR102554060B1 (ko) 2019-03-26 2020-03-06 n형 반도체 소자, n형 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그

Country Status (7)

Country Link
US (2) US20220185951A1 (ko)
EP (2) EP3951889A4 (ko)
JP (2) JP6841381B1 (ko)
KR (2) KR102554065B1 (ko)
CN (2) CN113646900B (ko)
TW (2) TWI801727B (ko)
WO (2) WO2020195707A1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153259A (ja) * 2006-12-14 2008-07-03 Konica Minolta Holdings Inc 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP5471000B2 (ja) * 2008-04-24 2014-04-16 東レ株式会社 電界効果型トランジスタ
JP5129655B2 (ja) * 2008-06-02 2013-01-30 日置電機株式会社 基板検査装置および該基板検査装置が備える基板定置レールのレール幅変更方法
WO2011111736A1 (ja) * 2010-03-10 2011-09-15 日本電気株式会社 電界効果型トランジスタ及びその製造方法
CN102856495B (zh) * 2011-06-30 2014-12-31 清华大学 压力调控薄膜晶体管及其应用
CN103718296B (zh) * 2011-07-29 2016-09-07 富士通株式会社 石墨烯纳米网的制造方法和半导体装置的制造方法
CN107431125B (zh) * 2015-03-16 2020-01-07 富士胶片株式会社 有机半导体元件及其制造方法、化合物、有机半导体组合物和有机半导体膜及其制造方法
JP2017016820A (ja) * 2015-06-30 2017-01-19 住友化学株式会社 絶縁材料用組成物及びそれを用いた有機薄膜トランジスタ
US10615352B2 (en) * 2016-01-25 2020-04-07 Toray Industries, Inc. n-Type semiconductor element, complementary type semiconductor device and method for manufacturing same, and wireless communication device in which same is used
EP3605591A4 (en) * 2017-03-27 2020-12-30 Toray Industries, Inc. SEMICONDUCTOR COMPONENT, COMPLEMENTARY SEMICONDUCTOR COMPONENT, MANUFACTURING METHOD FOR SEMICONDUCTOR COMPONENT, WIRELESS COMMUNICATION DEVICE AND PRODUCT LABEL

Also Published As

Publication number Publication date
WO2020195708A1 (ja) 2020-10-01
EP3951889A1 (en) 2022-02-09
TWI813863B (zh) 2023-09-01
US20220158098A1 (en) 2022-05-19
CN113646899B (zh) 2024-03-12
CN113646900B (zh) 2022-05-13
CN113646899A (zh) 2021-11-12
JPWO2020195708A1 (ja) 2021-04-08
TW202044586A (zh) 2020-12-01
TW202043143A (zh) 2020-12-01
TWI801727B (zh) 2023-05-11
EP3951889A4 (en) 2022-05-25
EP3951890A4 (en) 2022-05-25
JP6841381B1 (ja) 2021-03-10
CN113646900A (zh) 2021-11-12
KR20210144684A (ko) 2021-11-30
KR20210143753A (ko) 2021-11-29
JPWO2020195707A1 (ja) 2021-04-08
KR102554060B1 (ko) 2023-07-11
WO2020195707A1 (ja) 2020-10-01
US20220185951A1 (en) 2022-06-16
EP3951890A1 (en) 2022-02-09
JP6841380B1 (ja) 2021-03-10

Similar Documents

Publication Publication Date Title
US10615352B2 (en) n-Type semiconductor element, complementary type semiconductor device and method for manufacturing same, and wireless communication device in which same is used
TWI690982B (zh) 半導體元件、互補型半導體裝置、半導體元件的製造方法、無線通信裝置及商品標籤
KR102456902B1 (ko) 카본 나노튜브 복합체 및 그것을 사용한 분산액, 반도체 소자 및 그의 제조 방법, 그리고 반도체 소자를 사용한 무선 통신 장치 및 상품 태그
KR102554065B1 (ko) n형 반도체 소자, n형 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그
TWI786212B (zh) 積體電路及其製造方法以及使用了該積體電路的無線通信裝置
JPWO2020261891A1 (ja) カーボンナノチューブ分散液、それを用いた半導体素子の製造方法および無線通信装置の製造方法
JP6954310B2 (ja) ｎ型半導体素子、ｎ型半導体素子の製造方法、無線通信装置および商品タグ
JP2023035942A (ja) ｐ型半導体素子、その製造方法、それを用いた相補型半導体装置、無線通信装置および薄膜トランジスタアレイ
JP2023122551A (ja) ｐ型半導体素子、その製造方法、それを用いた回路、無線通信装置、薄膜トランジスタアレイおよびセンサ
JP2022108261A (ja) ｐ型半導体素子、その製造方法、それを用いた相補型半導体装置、無線通信装置および薄膜トランジスタアレイ
JP2021129107A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant