KR102547806B1 - Method for back contact silicon solar cell - Google Patents

Method for back contact silicon solar cell Download PDF

Info

Publication number
KR102547806B1
KR102547806B1 KR1020160046442A KR20160046442A KR102547806B1 KR 102547806 B1 KR102547806 B1 KR 102547806B1 KR 1020160046442 A KR1020160046442 A KR 1020160046442A KR 20160046442 A KR20160046442 A KR 20160046442A KR 102547806 B1 KR102547806 B1 KR 102547806B1
Authority
KR
South Korea
Prior art keywords
conductive
conductive region
layer
silicon
solar cell
Prior art date
Application number
KR1020160046442A
Other languages
Korean (ko)
Other versions
KR20170119028A (en
Inventor
이승직
Original Assignee
오씨아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오씨아이 주식회사 filed Critical 오씨아이 주식회사
Priority to KR1020160046442A priority Critical patent/KR102547806B1/en
Publication of KR20170119028A publication Critical patent/KR20170119028A/en
Application granted granted Critical
Publication of KR102547806B1 publication Critical patent/KR102547806B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 후면접합 실리콘 태양전지 및 그 제조방법에 관한 것이며, 보다 상세하게는 패터닝과 도핑 공정을 동시에 수행하여 후면 PN 접합층을 형성할 수 있는 후면접합 실리콘 태양전지 제조방법에 관한 것이다.The present invention relates to a back-junction silicon solar cell and a method for manufacturing the same, and more particularly, to a method for manufacturing a back-junction silicon solar cell capable of forming a back-junction silicon solar cell by simultaneously performing patterning and doping processes.

Description

후면접합 실리콘 태양전지 제조방법 {METHOD FOR BACK CONTACT SILICON SOLAR CELL}Back junction silicon solar cell manufacturing method {METHOD FOR BACK CONTACT SILICON SOLAR CELL}

본 발명은 후면접합 실리콘 태양전지 및 그 제조방법에 관한 것이며, 보다 상세하게는 패터닝과 도핑 공정을 동시에 수행하여 후면 PN 접합층을 형성할 수 있는 후면접합 실리콘 태양전지 제조방법에 관한 것이다.
The present invention relates to a back-junction silicon solar cell and a method for manufacturing the same, and more particularly, to a method for manufacturing a back-junction silicon solar cell capable of forming a back-junction silicon solar cell by simultaneously performing patterning and doping processes.

최근 환경문제와 에너지 고갈에 대한 관심이 높아지면서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없으며 에너지 효율이 높은 대체 에너지로서의 태양 전지에 대한 관심이 높아지고 있다.Recently, as interest in environmental problems and energy depletion increases, interest in solar cells as alternative energy with abundant energy resources, no problems with environmental pollution, and high energy efficiency is increasing.

태양　전지는　태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 전지와, 반도체의 성질을 이용하여 태양빛(photons)을 전기에너지로 변환시키는 태양광 전지로 나눌 수 있다. The solar cell can be divided into a solar cell that uses solar heat to generate steam required to rotate a turbine, and a photovoltaic cell that converts sunlight (photons) into electrical energy using the property of a semiconductor.

그 중에서도 흡수된 광자에 의해 생성된 전자와 정공을 이용함으로써 광 에너지를 전기 에너지로 변환하는　태양광 전지에 대한연구가 활발히 행해지고 있다.Among them, research on a photovoltaic cell that converts light energy into electrical energy by using electrons and holes generated by absorbed photons is being actively conducted.

이러한 태양광 전지(이하에서는 "태양전지"로 지칭함)의 대표적인 예인 실리콘 태양전지는 다결정 실리콘 혹은 단결정 실리콘의 광전 변환 효과를 이용하여 광 에너지를 전기 에너지로 변환하는 것이다.A silicon solar cell, which is a representative example of such a photovoltaic cell (hereinafter referred to as “solar cell”), converts light energy into electrical energy by using a photoelectric conversion effect of polycrystalline silicon or single crystal silicon.

보다 구체적으로, 태양전지는 태양광이 다결정 혹은 단결정 실리콘 태양전지 내에 입사되면 정공과 전자가 발생되고, 발생된 정공과 전자는 각각 전극을 통해 포집되어 전기 에너지를 발생시키는 원리를 이용한다. More specifically, the solar cell uses the principle that holes and electrons are generated when sunlight is incident into a polycrystalline or monocrystalline silicon solar cell, and the generated holes and electrons are collected through electrodes to generate electric energy.

실리콘 태양전지는 광전 효과를 발생시키기 위하여 제1 도전형 실리콘층과 제2 도전형 실리콘층을 포함하는 실리콘 태양전지 모체와, 정공과 전자를 포집하기 위하여 제1 도전형 실리콘층과 제2 도전형 실리콘층 각각에 연결되는 전극들이 포함된다. 많은 예의 경우 제1 도전형 실리콘 기판에 제2 도전형 도펀트를 도핑하여 제2 도전형 실리콘층을 형성하고 있다. A silicon solar cell includes a silicon solar cell matrix including a first conductive silicon layer and a second conductive silicon layer to generate a photoelectric effect, and a first conductive silicon layer and a second conductive silicon layer to collect holes and electrons. Electrodes connected to each of the silicon layers are included. In many cases, a second conductivity type silicon layer is formed by doping a second conductivity type dopant on a first conductivity type silicon substrate.

실리콘 태양전지는 일반적으로 제1 도전형 실리콘층에 전기적으로 연결되는 제1 전극과 제2 도전형 실리콘층에 전기적으로 연결되는 제2 전극을 포함하고, 2개의 전극 중 하나는 태양전지의 전면에 형성되고, 다른 하나는 태양전지의 후면에 형성된다.A silicon solar cell generally includes a first electrode electrically connected to the first conductivity type silicon layer and a second electrode electrically connected to the second conductivity type silicon layer, and one of the two electrodes is on the front surface of the solar cell. formed, and the other is formed on the rear side of the solar cell.

그러나, 전면에 형성되는 전극의 경우, 그 면적이 넓을수록 태양광 흡수 영역을 그만큼 감소시키게 된다. 이에 전면에 형성되는 전극의 면적을 최소화하는 구조가 제안되어 있으며, 최근에는 태양전지 후면에 제1 전극 및 제2 전극 모두를 형성한 이른바 후면접합 구조가 제안되었다. However, in the case of an electrode formed on the front surface, the larger the area, the smaller the solar absorption area. Accordingly, a structure that minimizes the area of the electrode formed on the front surface has been proposed, and recently, a so-called back junction structure in which both the first electrode and the second electrode are formed on the rear surface of the solar cell has been proposed.

후면접합 실리콘 태양전지를 제작하는데 있어 가장 중요한 것은 후면 패터닝 공정이다. The most important thing in fabricating a back-junction silicon solar cell is the back-side patterning process.

일반적인 후면 패터닝은 포토 레지스트, 패턴화된 마스크 등 고가의 재료비가 들어가는 포토리소그래피(photolithography) 패터닝 공정이나 공정 스텝 수가 많은 스크린 프린팅(screen printing) 패터닝 공정을 사용하고 있다. For general backside patterning, a photolithography patterning process requiring expensive materials such as photoresist and a patterned mask or a screen printing patterning process with a large number of process steps is used.

특히, 이러한 공정들은 도핑층을 형성하기 위해 열처리 공정이 각 스텝마다 별도로 수행되어야 하고, 활용되는 재료의 종류가 많아 제조비용이 상승하는 문제점이 있다.In particular, these processes have a problem in that a heat treatment process must be separately performed for each step to form a doped layer, and manufacturing costs increase due to the large number of materials used.

따라서, 후면접합 실리콘 태양전지 제조시 고가의 재료비를 소요하지 않고, 공정 스텝 수가 많지 않으면서도 보다 정확하게 후면 패터닝할 수 있는 방법의 개발이 필요하다.
Therefore, it is necessary to develop a method capable of performing backside patterning more accurately without using expensive material costs and without a large number of process steps when manufacturing a backside junction silicon solar cell.

본 발명은 후면 PN 접합층 형성시 레이저를 활용함으로써 패터닝과 도핑 공정을 동시에 수행할 수 있는 후면접합 실리콘 태양전지 제조방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method for manufacturing a back-junction silicon solar cell capable of simultaneously performing patterning and doping processes by utilizing a laser when forming a back-side PN junction layer.

또한, 본 발명은 레이저를 활용함으로써 미세한 패턴 형성과 미세한 도핑이 가능한 후면접합 실리콘 태양전지 제조방법을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a method for manufacturing a back-junction silicon solar cell capable of fine pattern formation and fine doping by utilizing a laser.

또한, 본 발명은 레이저를 활용함으로써 공정을 단순화할 수 있고, 버팅(butting) 현상을 효과적으로 방지할 수 있는 후면접합 실리콘 태양전지 제조방법을 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a back-junction silicon solar cell manufacturing method capable of simplifying a process by utilizing a laser and effectively preventing a butting phenomenon.

또한, 본 발명은 버팅 현상이 최소화되고, 미세한 패턴의 PN 접합층을 갖는 후면접합 실리콘 태양전지를 제공하는 것을 목적으로 한다.
Another object of the present invention is to provide a back-junction silicon solar cell having a PN junction layer with a fine pattern and minimizing the butting phenomenon.

상기 과제를 해결하기 위하여,In order to solve the above problem,

본 발명에 따른 후면접합 실리콘 태양전지 제조방법은 유전체층 및 실리콘층이 형성된 실리콘 기판을 준비하는 단계, 상기 실리콘층의 후면에 제1 도전형 도펀트를 포함하는 제1 도전층을 형성하는 단계, 상기 제1 도전층의 일부 영역에 레이저를 조사하여, 상기 실리콘층 내에 상기 제1 도전형 도펀트를 포함하는 제1 도전영역을 형성하는 단계, 상기 제1 도전층을 에칭하는 단계 및 상기 실리콘층 내에 제1 도전영역과 이격되도록 제2 도전영역을 형성하는 단계를 포함할 수 있다.A method for manufacturing a back-junction silicon solar cell according to the present invention includes preparing a silicon substrate on which a dielectric layer and a silicon layer are formed, forming a first conductive layer including a first conductivity-type dopant on the rear surface of the silicon layer, Forming a first conductive region including the first conductive dopant in the silicon layer by irradiating a laser to a partial region of the first conductive layer; etching the first conductive layer; and Forming a second conductive region spaced apart from the conductive region may be included.

또한, 상기 제2 도전영역을 형성하는 단계는, 상기 제1 도전영역을 포함하는 상기 실리콘층의 후면에 제2 도전형 도펀트를 포함하는 제2 도전층을 형성하는 단계, 상기 제1 도전영역과 대면하지 않는 상기 제2 도전층의 일부 영역에 레이저를 조사하여, 상기 실리콘층 내에 상기 제2 도전형 도펀트를 포함하는 제2 도전영역을 형성하는 단계 및 상기 제2 도전층을 에칭하는 단계를 포함할 수 있다.In addition, the forming of the second conductive region may include forming a second conductive layer including a second conductive dopant on the rear surface of the silicon layer including the first conductive region, Forming a second conductive region including the second conductive dopant in the silicon layer by irradiating a laser to a partial region of the second conductive layer that does not face, and etching the second conductive layer. can do.

또한, 상기 제2 도전영역을 형성하는 단계는, 상기 제1 도전영역을 포함하는 실리콘층의 후면에 절연층을 형성하는 단계, 상기 절연층의 일부에 레이저를 조사함으로써 상기 실리콘층의 일부를 노출시키는 비아홀이 형성되도록 패터닝하는 단계 및 상기 노출된 실리콘층에 상기 제2 도전영역을 형성하는 단계;를 포함하는 후면접합 실리콘 태양전지 제조방법을 제공할 수 있다.In addition, the forming of the second conductive region may include forming an insulating layer on the rear surface of the silicon layer including the first conductive region, exposing a portion of the silicon layer by irradiating a laser beam on a portion of the insulating layer. It is possible to provide a method for manufacturing a back-junction silicon solar cell comprising the steps of patterning to form via holes and forming the second conductive region on the exposed silicon layer.

또한, 상기 제2 도전영역을 형성하는 단계는, 상기 비아홀을 통해 노출된 실리콘층의 후면에 제2 도전형 도펀트를 포함하는 제2 도전층을 형성하는 단계, 상기 제2 도전층을 열처리하여, 상기 실리콘층 내에 상기 제2 도전형 도펀트를 포함하는 제2 도전영역을 형성하는 단계 및 상기 제2 도전층 및 상기 절연층을 에칭하는 단계를 포함할 수 있다.In addition, the forming of the second conductive region may include forming a second conductive layer including a second conductive dopant on the rear surface of the silicon layer exposed through the via hole, heat-treating the second conductive layer, The method may include forming a second conductive region including the second conductive dopant in the silicon layer and etching the second conductive layer and the insulating layer.

또한, 상기 제2 도전영역을 형성하는 단계는, 제2 도전형 도펀트를 포함하는 분위기 가스 하에서 열처리하여, 상기 실리콘층 내에 상기 제2 도전형 도펀트를 포함하는 제2 도전영역을 형성하는 단계 및 상기 절연층을 에칭하는 단계를 포함할 수 있다. In addition, the forming of the second conductive region may include forming a second conductive region including the second conductivity type dopant in the silicon layer by performing heat treatment under an atmospheric gas containing the second conductivity type dopant; and Etching the insulating layer may be included.

전술한 방법을 통하여, 본 발명은 버팅 현상이 최소화되고, 미세한 패턴의 PN 접합층을 갖는 후면접합 실리콘 태양전지를 제공할 수 있다.
Through the above method, the present invention can provide a back-junction silicon solar cell having a minimized butting phenomenon and a PN junction layer with a fine pattern.

본 발명의 후면접합 실리콘 태양전지 제조방법은 레이저를 활용하여 실리콘층에 도전영역을 형성함으로써, 패터닝과 도핑을 동시에 진행하여 공정 스텝수를 줄일 수 있는 장점이 있다.The back-junction silicon solar cell manufacturing method of the present invention has the advantage of reducing the number of process steps by simultaneously performing patterning and doping by forming a conductive region in a silicon layer using a laser.

또한, 상기 방법에 따라 후면접합 실리콘 태양전지를 제조하는 경우, 도핑 및 패터닝 공정을 별도로 수행시 필요한 재료나 장비를 줄일 수 있어, 제조 단가를 절감할 수 있다.In addition, when manufacturing a back-junction silicon solar cell according to the above method, it is possible to reduce manufacturing cost by reducing materials or equipment required when performing doping and patterning processes separately.

또한, 상기 방법에 따라 제조된 후면접합 실리콘 태양전지는 미세한 패턴으로 도핑이 가능하여 전지 효율 및 신뢰성이 향상될 수 있다.In addition, since the back-junction silicon solar cell manufactured according to the above method can be doped in a fine pattern, cell efficiency and reliability can be improved.

아울러, 상기 태양전지는 진성영역에 의해 제1 도전영역과 제2 도전영역이 직접 접촉되지 않아, 버팅 현상이 효과적으로 방지될 수 있다.
In addition, in the solar cell, since the first conductive region and the second conductive region are not directly contacted by the intrinsic region, the butting phenomenon can be effectively prevented.

도 1은 본 발명에 따른 후면접합 실리콘 태양전지를 개략적으로 나타낸 것이다.
도 2는 본 발명의 일실시예에 따른 후면접합 태양전지 제조방법을 공정 순서대로 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 일실시예에 따른 후면접합 태양전지 제조방법을 공정 순서대로 개략적으로 나타낸 저면도이다.
도 4는 본 발명의 일실시예에 따른 후면접합 태양전지 제조방법을 공정 순서대로 개략적으로 나타낸 저면도이다.
도 5는 본 발명의 다른 실시예에 따른 후면접합 태양전지 제조방법을 공정 순서대로 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 후면접합 태양전지 제조방법을 공정 순서대로 개략적으로 나타낸 저면도이다.
도 7은 본 발명의 다른 실시예에 따른 후면접합 태양전지 제조방법을 공정 순서대로 개략적으로 나타낸 저면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 후면접합 태양전지 제조방법을 공정 순서대로 개략적으로 나타낸 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 후면접합 태양전지 제조방법을 공정 순서대로 개략적으로 나타낸 저면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 후면접합 태양전지 제조방법을 공정 순서대로 개략적으로 나타낸 저면도이다.1 schematically shows a back-junction silicon solar cell according to the present invention.
2 is a cross-sectional view schematically showing a method of manufacturing a back-junction solar cell according to an embodiment of the present invention in a process order.
3 is a bottom view schematically showing a method of manufacturing a back-junction solar cell according to an embodiment of the present invention in a process order.
4 is a bottom view schematically showing a method of manufacturing a back-junction solar cell according to an embodiment of the present invention in a process order.
5 is a cross-sectional view schematically showing a manufacturing method of a back-junction solar cell according to another embodiment of the present invention in a process order.
6 is a bottom view schematically showing a method of manufacturing a back-junction solar cell according to another embodiment of the present invention in a process order.
7 is a bottom view schematically showing a manufacturing method of a back-junction solar cell according to another embodiment of the present invention in a process order.
8 is a cross-sectional view schematically showing a manufacturing method of a back-junction solar cell according to another embodiment of the present invention in a process order.
9 is a bottom view schematically showing a manufacturing method of a back-junction solar cell according to another embodiment of the present invention in a process order.
10 is a bottom view schematically illustrating a manufacturing method of a back-junction solar cell according to another embodiment of the present invention in a process order.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 후술하는 실시예들을 참조하면 명확해질 것이다 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
Advantages and characteristics of the present invention, and methods for achieving them will become clear with reference to the following embodiments. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, Only these embodiments are provided to make the disclosure of the present invention complete, and to fully inform those skilled in the art of the scope of the invention to which the present invention belongs, and the present invention is defined by the scope of the claims. only become Like reference numbers designate like elements throughout the specification.

이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하도록 한다.
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 후면접합 실리콘 태양전지를 개략적으로 나타낸 것이다.1 schematically shows a back-junction silicon solar cell according to the present invention.

도 1을 참조하면, 본 발명에 따른 후면접합 실리콘 태양전지는 실리콘 기판(110), 유전체층(120) 및 실리콘층(130)을 포함하고, 실리콘층(130)에는 제1 도전영역(131), 제2 도전영역(132) 및 진성영역(133)이 형성되어 있다.Referring to FIG. 1 , the back-junction silicon solar cell according to the present invention includes a silicon substrate 110, a dielectric layer 120 and a silicon layer 130, and the silicon layer 130 includes a first conductive region 131, A second conductive region 132 and an intrinsic region 133 are formed.

이 때, 상기 제 1 도전형은 제 2 도전형의 반대 도전형이다.At this time, the first conductivity type is the opposite conductivity type of the second conductivity type.

상기 실리콘 기판(110)은 실리콘을 포함하는 기판으로, n형 도전성 타입의 도펀트를 함유하는 결정질 실리콘 기판일 수 있고, 혹은 p형 실리콘 기판일 수 있다. 이때, 실리콘은 단결정 실리콘 또는 다결정 실리콘일 수 있다.The silicon substrate 110 is a substrate containing silicon and may be a crystalline silicon substrate containing an n-type conductivity type dopant or a p-type silicon substrate. In this case, silicon may be monocrystalline silicon or polycrystalline silicon.

또한, 실리콘 기판(110)은 실리콘 산화물층, 폴리실리콘층, 비정질 실리콘층 등이 형성된 기판이 될 수도 있다. Also, the silicon substrate 110 may be a substrate on which a silicon oxide layer, a polysilicon layer, an amorphous silicon layer, or the like is formed.

유전체층(120)은 실리콘 기판(110) 후면에 형성되어 있다.The dielectric layer 120 is formed on the back surface of the silicon substrate 110 .

이러한 유전체층(120)은 실리콘층(130)의 제1 도전영역(131) 및 제2 도전영역(132)에서 생성된 전하의 누설을 방지하는 역할을 하며, 아울러 실리콘 기판의 표면 패시베이션 역할을 한다. The dielectric layer 120 serves to prevent leakage of charges generated in the first conductive region 131 and the second conductive region 132 of the silicon layer 130, and also serves to passivate the surface of the silicon substrate.

상기 유전체층(120)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘질화산화물(SiON), 금속산화물(AlOx 등) 등을 포함할 수 있고, 단일층으로 형성되거나 복수의 층으로 형성될 수 있다.The dielectric layer 120 may include silicon oxide (SiOx), silicon nitride (SiNx), silicon nitride oxide (SiON), metal oxide (AlOx, etc.), and may be formed as a single layer or as a plurality of layers. there is.

유전체층(120)의 두께는 0.5nm 내지 5nm 정도가 될 수 있다. 이러한 유전체층(120)은 통상적으로 사용하는 증착 방식, 열산화 방식 등에 의해 형성될 수 있다. The dielectric layer 120 may have a thickness of about 0.5 nm to about 5 nm. The dielectric layer 120 may be formed by a commonly used deposition method, thermal oxidation method, or the like.

실리콘층(130)은 유전체층(120) 후면에 배치되며, 전면에 배치된 실리콘 기판과 반대되는 도전성 타입으로 형성된다.The silicon layer 130 is disposed on the rear surface of the dielectric layer 120 and is formed of a conductivity type opposite to that of the silicon substrate disposed on the front surface.

또한, 상기 실리콘층(130)은 폴리 실리콘이나 비정질 실리콘으로 형성될 수 있고, 이러한 실리콘층(130)은 30 내지 500nm 정도의 두께로 구비될 수 있고, 이에 따라 안정적으로 도전영역을 포함할 수 있다.In addition, the silicon layer 130 may be formed of polysilicon or amorphous silicon, and the silicon layer 130 may have a thickness of about 30 to 500 nm, and thus stably include a conductive region. .

도 1을 참조하면, 실리콘층(130)은 제1 도전영역(131), 제2 도전영역(132) 및 진성영역(133)을 포함한다. Referring to FIG. 1 , a silicon layer 130 includes a first conductive region 131 , a second conductive region 132 and an intrinsic region 133 .

예를 들어, 제1 도전영역(131)에 인(P), 비소(As), 안티몬(Sb) 등과 같은 5가 원소의 n형 도펀트가 도핑되고, 제2 도전영역(132)에는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 p형 도펀트가 도핑될 수 있다. 또는, 제1 도전영역(131)에 p형 도펀트가 도핑되고, 제2 도전영역(132)에 n형 도펀트가 도핑될 수 있다. For example, the first conductive region 131 is doped with an n-type dopant of a 5-valent element such as phosphorus (P), arsenic (As), or antimony (Sb), and the second conductive region 132 is doped with boron (B ), a p-type dopant of a trivalent element such as gallium (Ga) or indium (In) may be doped. Alternatively, the first conductive region 131 may be doped with a p-type dopant, and the second conductive region 132 may be doped with an n-type dopant.

한편, 도 1을 참조하면, 제1 도전영역(131)과 제2 도전영역(132) 사이에는 진성(intrinsic) 영역(133)이 형성되어 있다.Meanwhile, referring to FIG. 1 , an intrinsic region 133 is formed between the first conductive region 131 and the second conductive region 132 .

여기서, 진성영역(133)이라 함은, 도펀트가 포함되지 않은 순수한 실리콘 영역에 국한되는 것이 아니라, 제1 도전영역(131) 및 제 도전영역(132)에서 확산된 제1 도전형 도펀트, 제2 도전형 도펀트가 일부 포함된 실리콘 영역도 포함되는 것으로 의미된다. Here, the intrinsic region 133 is not limited to a pure silicon region in which dopants are not included, but the first conductive dopant diffused in the first conductive region 131 and the second conductive region 132, the second conductive region It means that a silicon region including a part of the conductive dopant is also included.

이러한 진성영역(133)에 의해, 제1 도전영역(131)과 제2 도전영역(132)이 직접 접촉하지 않는다. 제1 도전영역(131)과 제2 도전영역(132)이 직접 접촉하는 경우 전자-정공 재결합이 급격히 증가하여 태양전지 효율이 저하되는 버팅(butting) 현상이 문제된다. Due to the intrinsic region 133, the first conductive region 131 and the second conductive region 132 do not directly contact each other. When the first conductive region 131 and the second conductive region 132 are in direct contact, electron-hole recombination rapidly increases, resulting in a butting phenomenon in which solar cell efficiency is lowered.

종래 태양전지에서 이러한 버팅 현상을 개선하기 위하여, 제1 도전영역과 제2 도전영역의 경계부에 절연체 박막을 형성하는 경우도 있으나, 이 경우, 접합부 홀 형성 공정, 절연체 증착 공정 등이 추가로 요구되는 문제점이 있었다. In order to improve this butting phenomenon in a conventional solar cell, in some cases, an insulator thin film is formed at the boundary between the first conductive region and the second conductive region, but in this case, a junction hole forming process, an insulator deposition process, etc. are additionally required. There was a problem.

그러나, 본 발명에 따르면 레이저를 통해 이러한 진성영역(133)이 정의되도록 함으로써, 제1 도전영역(131)과 제2 도전영역(132)이 직접 접촉하여 발생할 수 있는 버팅 현상을 효과적으로 최소화하면서도 경제적으로 태양전지를 제공할 수 있다.
However, according to the present invention, by defining the intrinsic region 133 through a laser, the butting phenomenon that may occur when the first conductive region 131 and the second conductive region 132 are in direct contact is effectively minimized and economically A solar cell may be provided.

이하, 본 발명에 따른 후면접합 실리콘 태양전지 제조 방법에 대하여 설명하기로 한다. Hereinafter, a method for manufacturing a back-junction silicon solar cell according to the present invention will be described.

도 2 내지 4는 본 발명의 일 실시예에 따른 후면접합 태양전지 제조방법을 개략적으로 나타낸 도면이다.2 to 4 are diagrams schematically illustrating a method for manufacturing a back-junction solar cell according to an embodiment of the present invention.

본 발명의 일 측면에 따르면, 유전체층 및 실리콘층이 형성된 실리콘 기판을 준비하는 단계, 상기 실리콘층의 후면에 제1 도전형 도펀트를 포함하는 제1 도전층을 형성하는 단계, 상기 제1 도전층의 일부 영역에 레이저를 조사하여, 상기 실리콘층 내에 상기 제1 도전형 도펀트를 포함하는 제1 도전영역을 형성하는 단계, 상기 제1 도전층을 에칭하는 단계, 및 상기 실리콘층 내에 제1 도전영역과 이격되도록 제2 도전영역을 형성하는 단계를 포함할 수 있다.According to one aspect of the present invention, preparing a silicon substrate on which a dielectric layer and a silicon layer are formed, forming a first conductive layer including a first conductive dopant on a rear surface of the silicon layer, Forming a first conductive region including the first conductive dopant in the silicon layer by irradiating a laser to a partial region; etching the first conductive layer; Forming the second conductive region to be spaced apart from each other may be included.

이 때, 상기 제2 도전영역을 형성하는 단계는 상기 제1 도전영역을 포함하는 상기 실리콘층의 후면에 제2 도전형 도펀트를 포함하는 제2 도전층을 형성하는 단계, 상기 제1 도전영역과 대면하지 않는 상기 제2 도전층의 일부 영역에 레이저를 조사하여, 상기 실리콘층 내에 상기 제2 도전형 도펀트를 포함하는 제2 도전영역을 형성하는 단계 및 상기 제2 도전층을 에칭하는 단계를 포함할 수 있다.At this time, the forming of the second conductive region may include forming a second conductive layer including a second conductive dopant on the rear surface of the silicon layer including the first conductive region, Forming a second conductive region including the second conductive dopant in the silicon layer by irradiating a laser to a partial region of the second conductive layer that does not face, and etching the second conductive layer. can do.

상기 방법에 따르면, 각 도전층 형성 후 레이저를 그 일부 영역에 조사함으로써 별개의 도핑장비, 패터닝 장비 또는 패터닝시 필요한 재료 등이 없이도 실리콘층에 각 도전영역을 도핑할 수 있다.According to the above method, each conductive region can be doped into a silicon layer without separate doping equipment, patterning equipment, or materials required for patterning by irradiating a laser beam to a partial region after forming each conductive layer.

즉, 상기 방법을 통해 후면접합 실리콘 태양전지를 제조할 경우 공정 스텝수와 공정 비용을 감소시킬 수 있고, 레이저를 통해 도핑 및 패터닝을 수행하기 때문에 도핑 농도의 조절이 용이하며 미세한 패턴을 구현할 수 있는 장점이 있다.That is, when manufacturing a back-junction silicon solar cell through the above method, the number of process steps and process cost can be reduced, and since doping and patterning are performed using a laser, it is easy to control the doping concentration and realize fine patterns. There are advantages.

구체적으로, 도 2는 태양전지의 단면을, 도 3 및 도 4는 저면을 통해 제조공정을 순차적으로 도시한 것으로 도 2의 (a) 내지 (g)는 도 3 및 도 4의 (a) 내지 (g)와 대응된다. 한편, 도 3은 제2 도전영역이 라인 패턴인 경우를, 도 4는 제2 도전영역이 도트패턴인 경우를 나타낸 것이다.Specifically, FIG. 2 shows a cross-section of the solar cell, and FIGS. 3 and 4 sequentially show the manufacturing process through the bottom surface, and FIG. 2 (a) to (g) shows FIGS. Corresponds to (g). Meanwhile, FIG. 3 shows a case where the second conductive region is a line pattern, and FIG. 4 shows a case where the second conductive region is a dot pattern.

도 2의 (a)를 참조하면, 유전체층 및 실리콘층이 형성된 실리콘 기판은 상업적으로 제조되어 유전체층 및 실리콘층이 기형성된 실리콘 기판을 이용할 수 있고, 또는 실리콘 기판(110)의 후면에 실리콘산화물 등으로 유전체층(120)을 형성하고, 이후 유전체층 후면에 실리콘층(130)을 순차적으로 형성하는 단계를 거쳐 직접 준비할 수 있다. Referring to (a) of FIG. 2, a commercially manufactured silicon substrate on which a dielectric layer and a silicon layer are formed may be used as a silicon substrate on which a dielectric layer and a silicon layer are formed, or a silicon substrate 110 may be coated with silicon oxide or the like on the rear surface of the silicon substrate 110. It may be directly prepared by forming the dielectric layer 120 and then sequentially forming the silicon layer 130 on the rear surface of the dielectric layer.

실리콘 기판(110)은 전술한 바와 같이, 실리콘을 포함하는 다양한 형태가 될 수 있으며, 보다 바람직하게는 n형 도전성 타입의 실리콘 기판이다. As described above, the silicon substrate 110 may have various forms including silicon, and is more preferably an n-type conductivity type silicon substrate.

유전체층(120)은 실리콘 산화물로 형성되어 이후 레이저 공정 수행시 실리콘 기판(110)을 효과적으로 패시베이션 할 수 있다. The dielectric layer 120 is formed of silicon oxide and can effectively passivate the silicon substrate 110 during subsequent laser processing.

또한, 실리콘층(130)은 제1 도전영역 및 제2 도전영역의 형성이 가능한 폴리 실리콘이나 비정질 실리콘으로 형성될 수 있으며, 보다 바람직하게는 p형 도전성 타입의 실리콘 층이다.In addition, the silicon layer 130 may be formed of polysilicon or amorphous silicon capable of forming the first conductive region and the second conductive region, and more preferably is a p-type conductive type silicon layer.

도 2의 (b)를 참조하면, 제1 도전영역을 형성하기 위하여, 상기 실리콘층(130)의 후면에 제1 도전형 도펀트를 포함하는 제1 도전층(140)을 형성한다. Referring to (b) of FIG. 2 , in order to form a first conductive region, a first conductive layer 140 including a first conductive type dopant is formed on the rear surface of the silicon layer 130 .

상기 제1 도전층(140)은 제1 도전영역의 도전 타입에 따라서 PSG (phosphorous silicate glass) 및 BSG (boron silicate glass) 중 선택적으로 형성될 수 있으며, 이외에도 원하는 도전형의 도펀트가 도핑된 실리콘탄화물, 원하는 도전형의 도펀트가 도핑된 비정질 실리콘 등으로 형성될 수 있다.The first conductive layer 140 may be selectively formed of PSG (phosphorous silicate glass) and BSG (boron silicate glass) according to the conductivity type of the first conductive region, and in addition, silicon carbide doped with a dopant of a desired conductivity type. , a dopant of a desired conductivity type may be formed of amorphous silicon or the like.

도 2의 (c)를 참조하면, 상기 제1 도전층의 일부 영역에 레이저(L)를 조사하여, 상기 실리콘층 내에 상기 제1 도전형 도펀트를 포함하는 제1 도전영역을 형성할 수 있다.Referring to (c) of FIG. 2 , a first conductive region including the first conductive dopant may be formed in the silicon layer by irradiating a laser beam L on a partial region of the first conductive layer.

이때, 상기 제1 도전층의 레이저가 조사되는 영역과 대면하는 실리콘층의 일부에만 제1 도전영역이 형성될 수 있고, 따라서 별도의 패터닝 장비나 재료 없이도 패터닝과 도핑이 동시에 진행될 수 있다.In this case, the first conductive region may be formed only on a portion of the silicon layer facing the region of the first conductive layer to be irradiated with the laser, and therefore, patterning and doping may be simultaneously performed without separate patterning equipment or materials.

또한, 레이저를 통해 패터닝하기 때문에 미세 패턴의 구현이 가능하며, 레이저를 통해 도펀트가 실리콘층으로 주입되기 때문에 레이저의 조사량에 따라 도핑 농도의 조절이 용이한 장점이 있다. In addition, since patterning is performed using a laser, it is possible to implement a fine pattern, and since the dopant is injected into the silicon layer through a laser, it is easy to adjust the doping concentration according to the irradiation amount of the laser.

상기 제1 도전층에 조사되는 레이저는 및 후술하는 제2 도전층에 조사되는 레이저는 100 내지 850 nm 파장의 레이저, 예를 들어, 248 nm 파장의 KrF 레이저, 193 nm 파장의 ArF　레이저, 355 nm, 532 nm 파장의 그린 레이저 등이 적용용될 수 있다. The laser irradiated to the first conductive layer and the laser irradiated to the second conductive layer, which will be described later, include a laser having a wavelength of 100 to 850 nm, for example, a KrF laser having a wavelength of 248 nm, an ArF laser having a wavelength of 193 nm, and a laser having a wavelength of 355 nm. , a green laser with a wavelength of 532 nm, etc. may be applied.

구체적으로, 상기 제1 도전영역(131)은 상기 실리콘층의 두께의 70 내지 100%의 깊이까지 형성될 수 있고, 바람직하게는 70 내지 95%, 보다 바람직하게는 80 내지 90%의 깊이까지 형성될 수 있다. 상기 제1 도전영역(131)은 유전체층(120)과 접촉되지 않도록 도핑되는 것이 바람직하며, 이러한 깊이로 도전영역을 형성함으로써 태양전지의 효율을 극대화할 수 있다.Specifically, the first conductive region 131 may be formed to a depth of 70 to 100% of the thickness of the silicon layer, preferably to a depth of 70 to 95%, and more preferably to a depth of 80 to 90%. It can be. The first conductive region 131 is preferably doped so as not to come into contact with the dielectric layer 120, and by forming the conductive region to such a depth, the efficiency of the solar cell can be maximized.

또한, 상기 제1 도전영역(131)의 도펀트 농도는 상기 실리콘층의 표면으로부터 실리콘 기판을 향해 점진적으로 감소할 수 있다. 도펀트의 농도는 후면 실리콘층(130)의 표면일수록 높고, 그 전면에 배치된 실리콘 기판(110)을 향하는 방향으로 향할수록 낮아진다. 즉, 유전체층(120)과 접촉되지 않고, 유전체층(120)과 제1 도전영역(131) 사이에는 일종의 진성영역이 구비될 수 있다.In addition, the dopant concentration of the first conductive region 131 may gradually decrease from the surface of the silicon layer toward the silicon substrate. The concentration of the dopant is higher toward the surface of the rear silicon layer 130 and lower toward the silicon substrate 110 disposed on the front surface thereof. That is, a kind of intrinsic region may be provided between the dielectric layer 120 and the first conductive region 131 without contacting the dielectric layer 120 .

도 2의 (d)를 참조하면, 제2 도전영역을 형성하기 위하여 상기 제1 도전층을 에칭하며, 이때 제거되는 제1 도전층은 실리콘층에 제1 도전영역 형성 후 잔존하는 부분이다.Referring to (d) of FIG. 2 , the first conductive layer is etched to form a second conductive region, and the first conductive layer removed at this time is a portion remaining after forming the first conductive region in the silicon layer.

상기 에칭 공정은 예를 들어 BOE(buffered oxide etchant, 불산(HF) 및 불화암모늄(NH4F)의 혼합물)이나 HF를 이용하여 습식 에칭을 진행하게 된다. 각 물질의 역할을 살펴보면, HF는 산화물 등을 직접 에칭하는데 관여하게 되며, NH4F는 에칭 속도(etch rate)를 조절하여 평탄화될 수 있게 완충용액의 역할을 하게 된다.In the etching process, wet etching is performed using, for example, BOE (buffered oxide etchant, a mixture of hydrofluoric acid (HF) and ammonium fluoride (NH 4 F)) or HF. Looking at the role of each material, HF is involved in directly etching oxide and the like, and NH 4 F serves as a buffer solution to be planarized by controlling the etching rate.

도 2의 (e)내지 (g)는 상기 실리콘층(130) 내에 제1 도전영역(131)과 이격되도록 제2 도전영역(132)을 형성하는 단계를 도시한 것이다.2 (e) to (g) show steps of forming the second conductive region 132 in the silicon layer 130 to be spaced apart from the first conductive region 131 .

상기 제2 도전영역(132)은 전술한 제1 도전영역(131)을 형성하는 방법과 동일한 방법으로 형성된다.The second conductive region 132 is formed by the same method as the method of forming the first conductive region 131 described above.

도 2의 (e)를 참조하면, 제2 도전영역을 형성하기 위하여, 상기 제1 도전영역(131)을 포함하는 상기 실리콘층(130)의 후면에 제2 도전형 도펀트를 포함하는 제2 도전층(150)을 형성한다. Referring to (e) of FIG. 2 , in order to form a second conductive region, a second conductive dopant is included on the rear surface of the silicon layer 130 including the first conductive region 131. Layer 150 is formed.

상기 제2 도전층(150)은 제1 도전층(140)에 포함되는 도펀트와 반대되는 도전형의 도펀트가 포함된 물질로 형성될 수 있다. The second conductive layer 150 may be formed of a material containing a dopant of a conductivity type opposite to that of the dopant included in the first conductive layer 140 .

예를 들어, 제1 도전층(140)이 BSG로 형성된다면, 제2 도전층은 PSG(150)로 형성될 수 있고, p형의 제1 도전영역 형성을 위하여 제1 도전층이 보론 도핑된 실리콘질화물로 형성된다면, 제2 도전층은 인 도핑된 실리콘질화물로 형성될 수 있다.For example, if the first conductive layer 140 is formed of BSG, the second conductive layer may be formed of PSG 150, and the first conductive layer is doped with boron to form a p-type first conductive region. If formed of silicon nitride, the second conductive layer may be formed of phosphorus doped silicon nitride.

도 2의 (f)를 참조하면, 상기 제1 도전영역(131)과 대면하지 않는 상기 제2 도전층(150)의 일부 영역에 레이저(L)를 조사하여, 상기 실리콘층(130) 내에 상기 제2 도전형 도펀트를 포함하는 제2 도전영역(132)을 형성할 수 있다.Referring to (f) of FIG. 2 , a laser L is irradiated to a partial region of the second conductive layer 150 that does not face the first conductive region 131, and the silicon layer 130 A second conductive region 132 including a second conductive dopant may be formed.

이때, 전술한 제1 도전영역 형성방법과 같이, 상기 제2 도전층의 레이저가 조사되는 영역과 대면하는 실리콘층의 일부에만 제2 도전영역이 형성될 수 있고, 따라서 별도의 패터닝 장비나 재료 없이도 패터닝과 도핑이 동시에 진행될 수 있다.At this time, as in the above-described method of forming the first conductive region, the second conductive region can be formed only on a portion of the silicon layer facing the laser irradiated region of the second conductive layer, and therefore, without separate patterning equipment or materials. Patterning and doping can proceed simultaneously.

상기 제2 도전층에 조사되는 레이저 역시 전술한 제1 도전층에 조사되는 레이저와 동일할 수 있다. The laser irradiated to the second conductive layer may also be the same as the laser irradiated to the first conductive layer described above.

또한, 상기 제2 도전영역(132)도 상기 실리콘층의 두께의 70 내지 100%의 깊이까지 형성될 수 있다. In addition, the second conductive region 132 may also be formed to a depth of 70 to 100% of the thickness of the silicon layer.

바람직하게는 70 내지 90%의 깊이까지 형성됨으로써, 상기 제2 도전영역(132)이 유전체층(120)과 접촉되지 않도록 도핑될 수 있고, 상기 제2 도전영역(132)의 도펀트 농도는 상기 실리콘층의 표면으로부터 실리콘 기판을 향해 점진적으로 감소할 수 있다.Preferably, by being formed to a depth of 70 to 90%, the second conductive region 132 can be doped so as not to contact the dielectric layer 120, and the dopant concentration of the second conductive region 132 is the silicon layer. may gradually decrease from the surface of the toward the silicon substrate.

한편, 상기 실리콘층(130)에 형성된 상기 제1 도전영역(131)과 상기 제2 도전영역(132) 사이에는 진성영역(132)이 정의될 수 있다.Meanwhile, an intrinsic region 132 may be defined between the first conductive region 131 and the second conductive region 132 formed in the silicon layer 130 .

상기 제1 도전영역(131)과 상기 제2 도전영역(132)은 그 사이에 상기 진성영역(133)이 존재하도록 패터닝됨으로써, 제1 도전영역(131)과 제2 도전영역(132)이 직접 접촉됨으로써 발생할 수 있는 버팅 현상을 방지할 수 있다.The first conductive region 131 and the second conductive region 132 are patterned so that the intrinsic region 133 exists between them, so that the first conductive region 131 and the second conductive region 132 are directly formed. It is possible to prevent a butting phenomenon that may occur due to contact.

또한, 상기 제1 도전영역(131)과 상기 제2 도전영역(132) 사이뿐만 아니라, 제1 도전영역(131)및 제2 도전영역(132)과 유전체층(120) 사이에도 일종의 진성영역이 정의되도록 형성되어 태양전지 안정성을 유지시킬 수 있다.In addition, a kind of intrinsic region is defined not only between the first conductive region 131 and the second conductive region 132, but also between the first conductive region 131 and the second conductive region 132 and the dielectric layer 120. It is formed so that the stability of the solar cell can be maintained.

도 2의 (g)를 참조하면, 상기 제2 도전층을 에칭하여, 진성영역(133)에 의해 서로 이격된 제1 도전영역(131) 및 제2 도전영역(132)을 포함하는 실리콘층(130)을 노출시킨다.Referring to (g) of FIG. 2 , a silicon layer including a first conductive region 131 and a second conductive region 132 spaced apart from each other by an intrinsic region 133 by etching the second conductive layer ( 130) is exposed.

상기 에칭은 전술한 (d) 단계의 제1 도전층 에칭과 동일한 방법으로 수행될 수 있다.The etching may be performed in the same manner as the etching of the first conductive layer in step (d).

아울러, 본 발명의 일 실시예에 따른 태양전지 제조 단계를 저면도로 도시한 도 3 및 도 4를 참조하면, 상기 제1 도전영역 및 상기 제2 도전영역은 각각 라인(line) 또는 도트(dot) 패턴으로 형성될 수 있다.In addition, referring to FIGS. 3 and 4 showing a solar cell manufacturing step according to an embodiment of the present invention in a bottom view, the first conductive region and the second conductive region are formed by lines or dots, respectively. Can be formed into a pattern.

도 3 및 도 4의 (f)를 참조하면, 제2 도전영역(130) 형성시 라인 또는 도트 패턴으로 레이저 조사를 수행할 수 있다.Referring to FIGS. 3 and 4(f) , when forming the second conductive region 130 , laser irradiation may be performed in a line or dot pattern.

특히, 도트패턴으로 제2 도전영역(132)이 형성되는 경우 랜덤(random)한 형태로도 형성될 수 있으나, 제2 전극과의 접촉을 위해서는 도 4의 (g)에 도시된 예와 같이 다수의 열 혹은 행으로 형성되는 것이 보다 바람직하다.In particular, when the second conductive region 132 is formed in a dot pattern, it may be formed in a random form, but for contact with the second electrode, as shown in FIG. It is more preferable to form a column or row of

이때, 제1 도전층 및 제2 도전층에 레이저 조사시, 각각의 도전영역이 접촉하지 않으면 어떠한 패턴으로든 구현될 수 있다.
At this time, when the laser is irradiated to the first conductive layer and the second conductive layer, if the respective conductive regions do not contact each other, any pattern may be implemented.

또한, 본 발명의 다른 측면에 따르면, 본 발명에 따른 후면접합 실리콘 태양전지 제조방법은 상기 제2 도전영역(132)을 형성시 변형된 방법으로 수행될 수 있다.In addition, according to another aspect of the present invention, the back junction silicon solar cell manufacturing method according to the present invention may be performed by a modified method when forming the second conductive region 132 .

이와 관련하여, 도 5 내지 7은 본 발명의 다른 실시예에 따른 후면접합 태양전지 제조방법을 개략적으로 나타낸 도면이다.In this regard, FIGS. 5 to 7 are diagrams schematically illustrating a method for manufacturing a back-junction solar cell according to another embodiment of the present invention.

구체적으로, 도 5는 태양전지의 단면을, 도 6 및 도 7은 저면을 통해 제조공정을 순차적으로 도시한 것으로 도 5의 (a) 내지 (h)는 도 6 및 도 7의 (a) 내지 (h)와 대응된다. 한편, 도 6은 제2 도전영역이 라인 패턴인 경우를, 도 7은 제2 도전영역이 도트패턴인 경우를 나타낸 것이다.Specifically, FIG. 5 shows a cross-section of a solar cell, and FIGS. 6 and 7 sequentially show the manufacturing process through the bottom surface, and FIGS. 5 (a) to (h) show FIGS. Corresponds to (h). Meanwhile, FIG. 6 shows a case where the second conductive region is a line pattern, and FIG. 7 shows a case where the second conductive region is a dot pattern.

도 5의 (a) 내지 (d)는 전술한 후면접합 실리콘 태양전지 제조방법의 도 2의 (a) 내지 (d)와 동일하게 실리콘층(130) 내에 제1 도전영역(131)을 형성하며, 제2 도전영역(132)를 형성하는 방법에 있어서 차이가 있다. In (a) to (d) of FIG. 5, the first conductive region 131 is formed in the silicon layer 130 in the same manner as in (a) to (d) of FIG. , there is a difference in the method of forming the second conductive region 132.

본 발명의 다른 구현예에 따르면, 상기 제2 도전영역을 형성하는 단계는 상기 제1 도전영역을 포함하는 실리콘층의 후면에 절연층을 형성하는 단계, 상기 절연층의 일부에 레이저를 조사함으로써 상기 실리콘층의 일부를 노출시키는 비아홀이 형성되도록 패터닝하는 단계 및 상기 노출된 실리콘층에 상기 제2 도전영역을 형성하는 단계를 포함할 수 있다.According to another embodiment of the present invention, the forming of the second conductive region may include forming an insulating layer on the rear surface of the silicon layer including the first conductive region, irradiating a portion of the insulating layer with a laser, The method may include patterning the silicon layer to form a via hole exposing a portion of the silicon layer, and forming the second conductive region in the exposed silicon layer.

도 5의 (e)를 참조하면, 상기 제1 도전영역(131)을 포함하는 실리콘층(130)의 후면에 절연층(210)을 형성한다. Referring to (e) of FIG. 5 , an insulating layer 210 is formed on the rear surface of the silicon layer 130 including the first conductive region 131 .

상기 절연층(210)은 실리콘 질화물, 실리콘 산화물, 실리콘 탄화물 등으로 형성될 수 있고, 절연층(210)이 성막된 부분은 이후 단계에서 도핑이 되지 않는다.The insulating layer 210 may be formed of silicon nitride, silicon oxide, silicon carbide, or the like, and a portion where the insulating layer 210 is formed is not doped in a later step.

도 5의 (f)를 참조하면, 상기 절연층(210)의 일부에 레이저를 조사함으로써 상기 실리콘층(130)의 일부를 노출시키는 비아홀(211)이 형성되도록 패터닝할 수 있다. Referring to (f) of FIG. 5 , a portion of the insulating layer 210 may be patterned to form a via hole 211 exposing a portion of the silicon layer 130 by irradiating a laser beam.

레이저를 통해 절연층(210)이 제거되는 부분은, 제1 도전영역(131)과 중첩되지 않는 부분이며, 상기 비아홀(211)을 통해 노출된 부분이 제2 도전영역이 형성되는 부분이다. The portion where the insulating layer 210 is removed by the laser is a portion that does not overlap with the first conductive region 131, and the portion exposed through the via hole 211 is a portion where the second conductive region is formed.

구체적으로, 상기 절연층(210)은 상기 제1 도전영역(131)의 가장자리로부터 소정의 마진을 두고 비아홀(211)이 형성되도록 패터닝될 수 있다.Specifically, the insulating layer 210 may be patterned to form a via hole 211 with a predetermined margin from the edge of the first conductive region 131 .

즉, 상기 절연층(210)은 제1 도전영역(131)의 후면에서 이를 덮도록 구비되며, 제1 도전영역과 대응되는 면뿐만 아니라, 제1 도전영역(131)의 단면의 너비보다 큰 너비로 형성된다.That is, the insulating layer 210 is provided to cover the back side of the first conductive region 131, and has a width greater than the width of the cross section of the first conductive region 131 as well as the surface corresponding to the first conductive region. is formed with

상기 마진에 해당하는 부분은 후에 진성영역(133)으로 정의되어, 제1 도전영역(131)과 제2 도전영역(132)이 접촉되지 않을 수 있어 버팅 현상을 최소화할 수 있다.The portion corresponding to the margin is later defined as the intrinsic region 133, so that the first conductive region 131 and the second conductive region 132 may not contact each other, thereby minimizing the butting phenomenon.

한편, 상기 비아홀(211)은 라인 또는 도트 패턴으로 형성될 수 있고, 이는 이후 형성되는 제2 도전영역(132)의 패턴과 대응되며, 비아홀(211)에 의해 노출된 실리콘층(130)은 제1 도전성 도펀트를 포함하지 않는다. Meanwhile, the via hole 211 may be formed in a line or dot pattern, which corresponds to the pattern of the second conductive region 132 formed later, and the silicon layer 130 exposed by the via hole 211 is 1 Does not contain conductive dopants.

도 5의 (g)내지 (i)는 상기 실리콘층(130) 내에 제1 도전영역(131)과 이격되도록 제2 도전영역(132)을 형성하는 단계를 도시한 것이다.5 (g) to (i) illustrate steps of forming the second conductive region 132 in the silicon layer 130 to be spaced apart from the first conductive region 131 .

상기 제2 도전영역(132)은 전술한 제1 도전영역(131)을 형성하는 방법과 달리, 절연층을 이용한 열처리방법으로 형성될 수 있다.Unlike the method of forming the first conductive region 131 described above, the second conductive region 132 may be formed by a heat treatment method using an insulating layer.

도 5의 (g)를 참조하면, 상기 비아홀(211)을 통해 노출된 실리콘층(130)의 후면에 제2 도전형 도펀트를 포함하는 제2 도전층(150)을 형성할 수 있다.Referring to (g) of FIG. 5 , a second conductive layer 150 including a second conductive type dopant may be formed on the rear surface of the silicon layer 130 exposed through the via hole 211 .

상기 제2 도전층(150)은 제1 도전층(140)에 포함되는 도펀트와 반대되는 도전형의 도펀트가 포함된 물질로 형성될 수 있다. The second conductive layer 150 may be formed of a material containing a dopant of a conductivity type opposite to that of the dopant included in the first conductive layer 140 .

예를 들어, 제1 도전층(140)이 BSG로 형성된다면, 제2 도전층은 PSG(150)로 형성될 수 있고, p형의 제1 도전영역 형성을 위하여 제1 도전층이 보론 도핑된 실리콘질화물로 형성된다면, 제2 도전층은 인 도핑된 실리콘질화물로 형성될 수 있다.For example, if the first conductive layer 140 is formed of BSG, the second conductive layer may be formed of PSG 150, and the first conductive layer is doped with boron to form a p-type first conductive region. If formed of silicon nitride, the second conductive layer may be formed of phosphorus doped silicon nitride.

도 5의 (h)를 참조하면, 상기 제2 도전층(150)을 열처리(H)하여, 상기 실리콘층 내에 상기 제2 도전형 도펀트를 포함하는 제2 도전영역(132)을 형성할 수 있다.Referring to (h) of FIG. 5 , the second conductive layer 150 may be subjected to heat treatment (H) to form a second conductive region 132 including the second conductive dopant in the silicon layer. .

열처리에 의해 제2 도전형 도펀트를 실리콘층(130)으로 확산시킬 때, 제2 도전층(150)의 제2 도전형 도펀트 원소가 제2 도전층 각각의 상부에 대응하는 실리콘층(130)에 확산되도록 하여, 상기 비아홀(211)을 통해 노출된 실리콘층(130)에 제2 도전영역(132)가 형성된다.When the second conductivity type dopant is diffused into the silicon layer 130 by heat treatment, the second conductivity type dopant element of the second conductive layer 150 is applied to the silicon layer 130 corresponding to the upper portion of each second conductive layer. By diffusion, a second conductive region 132 is formed in the silicon layer 130 exposed through the via hole 211 .

이 때, 상기 절연층(210)은 제1 도전영역(131)의 가장자리로부터 소정의 마진을 두고 비아홀(211)이 형성되도록 패터닝 되기 때문에, 서로 이격된 제1 도전영역(131) 및 제2 도전영역(132)을 형성될 수 있다.At this time, since the insulating layer 210 is patterned to form a via hole 211 with a predetermined margin from the edge of the first conductive region 131, the first conductive region 131 and the second conductive region spaced apart from each other A region 132 may be formed.

상기 열처리는 대략 800 내지 1100℃에서 수행될 수 있다. The heat treatment may be performed at approximately 800 to 1100 °C.

열처리시, 절연층(210)과 실리콘층(130)이 맞닿아 있는 부분에는 제2 도전형 도펀트가 확산되지 않게 되고, 이에 따라 제1 도전영역(131)과 제2 도전영역(132) 사이에 도펀트가 확산되지 않은 진성영역(133)이 존재하게 된다.During the heat treatment, the second conductivity type dopant is not diffused in the portion where the insulating layer 210 and the silicon layer 130 are in contact, and thus, there is a gap between the first conductive region 131 and the second conductive region 132. An intrinsic region 133 in which the dopant is not diffused exists.

도 5의 (i)를 참조하면, 상기 제2 도전층 및 절연층을 에칭하여, 진성영역(133)에 의해 서로 이격된 제1 도전영역(131) 및 제2 도전영역(132)을 포함하는 실리콘층(130)을 노출시킨다.Referring to (i) of FIG. 5 , the second conductive layer and the insulating layer are etched to include a first conductive region 131 and a second conductive region 132 spaced apart from each other by an intrinsic region 133. The silicon layer 130 is exposed.

상기 에칭 공정은 예를 들어 BOE(buffered oxide etchant, 불산(HF) 및 불화암모늄(NH4F)의 혼합물)이나 HF를 이용하여 습식 에칭을 진행하게 된다. 각 물질의 역할을 살펴보면, HF는 산화물 등을 직접 에칭하는데 관여하게 되며, NH4F는 에칭 속도(etch rate)를 조절하여 평탄화될 수 있게 완충용액의 역할을 하게 된다.In the etching process, wet etching is performed using, for example, BOE (buffered oxide etchant, a mixture of hydrofluoric acid (HF) and ammonium fluoride (NH 4 F)) or HF. Looking at the role of each material, HF is involved in directly etching oxide and the like, and NH 4 F serves as a buffer solution to be planarized by controlling the etching rate.

아울러, 본 발명의 다른 실시예에 따른 태양전지 제조 단계를 저면도로 도시한 도 6 및 도 7을 참조하면, 상기 제1 도전영역 및 상기 제2 도전영역은 각각 라인(line) 또는 도트(dot) 패턴으로 형성될 수 있다.In addition, referring to FIGS. 6 and 7 showing a solar cell manufacturing step according to another embodiment of the present invention as a bottom view, the first conductive region and the second conductive region are formed by lines or dots, respectively. Can be formed into a pattern.

특히, 실리콘층(130)이 도트(dot) 형태로 노출되도록 절연층(210)을 패터닝하는 경우에는 제1 도전영역과 제2 도전영역의 분리가 보다 확실하게 이뤄져 정공과 전자의 상호 재결합 현상을 감소시킬 수 있으며, 후속 공정으로 전극을 형성시키기는 과정에서 후면의 노출되는 영역이 줄어들게 되어 기판의 후면 노출에 따른 유전체의 패시베이션 성능 및 누설에 의한 효율성 저하를 사전에 예방할 수 있다.In particular, when the insulating layer 210 is patterned so that the silicon layer 130 is exposed in a dot shape, the first conductive region and the second conductive region are separated more reliably, thereby preventing mutual recombination of holes and electrons. In the process of forming the electrode in a subsequent process, the exposed area of the rear surface is reduced, so that passivation performance of the dielectric due to exposure of the rear surface of the substrate and efficiency degradation due to leakage can be prevented in advance.

도 6 및 도 7의 (f)를 참조하면, 상기 절연층(210)의 비아홀(211)은 라인 또는 도트 패턴으로 형성될 수 있고, 이는 이후 형성되는 제2 도전영역(132)의 패턴과 대응되며, 비아홀(211)에 의해 노출된 실리콘층(130)은 제1 도전성 도펀트를 포함하지 않는다. 6 and 7(f) , the via hole 211 of the insulating layer 210 may be formed in a line or dot pattern, which corresponds to the pattern of the second conductive region 132 formed later. and the silicon layer 130 exposed by the via hole 211 does not include the first conductive dopant.

이때, 제2 도전층에 열처리시, 상기 비아홀(211)의 형태에 따라 제2 도전영역은 제1 도전영역과 접촉하지 않으면 어떠한 패턴으로든 구현될 수 있다.
At this time, when heat-treating the second conductive layer, depending on the shape of the via hole 211, the second conductive region may be implemented in any pattern as long as it does not contact the first conductive region.

또한, 본 발명의 또 다른 측면에 따르면, 본 발명에 따른 후면접합 실리콘 태양전지 제조방법은 상기 제2 도전영역(132)을 형성시 변형된 방법으로 수행될 수 있다.In addition, according to another aspect of the present invention, the back junction silicon solar cell manufacturing method according to the present invention may be performed by a modified method when forming the second conductive region 132 .

이와 관련하여, 도 8 내지 10은 본 발명의 또 다른 실시예에 따른 후면접합 태양전지 제조방법을 개략적으로 나타낸 도면이다.In this regard, FIGS. 8 to 10 are diagrams schematically illustrating a method for manufacturing a back-junction solar cell according to another embodiment of the present invention.

구체적으로, 도 8은 태양전지의 단면을, 도 9 및 도 10은 저면을 통해 제조공정을 순차적으로 도시한 것으로 도 8의 (a) 내지 (h)는 도 9 및 도 10의 (a) 내지 (h)와 대응된다. 한편, 도 6은 제2 도전영역이 라인 패턴인 경우를, 도 7은 제2 도전영역이 도트패턴인 경우를 나타낸 것이다.Specifically, FIG. 8 shows a cross-section of a solar cell, and FIGS. 9 and 10 sequentially show the manufacturing process through the bottom surface, and FIGS. 8(a) to (h) show FIGS. Corresponds to (h). Meanwhile, FIG. 6 shows a case where the second conductive region is a line pattern, and FIG. 7 shows a case where the second conductive region is a dot pattern.

도 8의 (a) 내지 (f)는 도 5의 (a) 내지 (f)와 동일한 방법으로 수행되며, 즉 상기 제1 도전영역은 제1 도전층과 레이저 조사를 통해 패터닝과 도핑이 동시해 수행됨으로써 형성될 수 있다.8(a) to (f) are performed in the same manner as in FIGS. It can be formed by performing

또한, 상기 절연층(210)은 상기 제1 도전영역(131)의 가장자리로부터 소정의 마진을 두고 비아홀(211)이 형성되도록 패터닝됨으로써, 상기 마진에 해당하는 부분이 후에 진성영역(133)으로 정의되어, 제1 도전영역(131)과 제2 도전영역(132)이 접촉되지 않을 수 있어 버팅 현상을 최소화할 수 있다.In addition, the insulating layer 210 is patterned to form a via hole 211 with a predetermined margin from the edge of the first conductive region 131, so that a portion corresponding to the margin is later defined as an intrinsic region 133 Therefore, the first conductive region 131 and the second conductive region 132 may not contact each other, thereby minimizing the butting phenomenon.

도 8의 (g) 를 참조하면, 제2 도전형 도펀트를 포함하는 분위기 가스(G) 하에서 열처리하여, 상기 실리콘층 내에 상기 제2 도전형 도펀트를 포함하는 제2 도전영역을 형성할 수 있다.Referring to (g) of FIG. 8 , a second conductive region including the second conductivity type dopant may be formed in the silicon layer by heat treatment under an atmosphere gas (G) containing the second conductivity type dopant.

예를 들어, 기체상의 POCl3, P2O5 및 PH3에서 하나 이상 선택된 물질인 제2 도전형 도펀트를 불활성 기체의 캐리어 가스와 혼합하여 공급하고, 800˚C 내지 900˚C의 온도로 열처리 하여 상기 제2 도전형 도펀트를 상기 실리콘층(130)에 도핑할 수 있다.For example, the second conductivity-type dopant, which is a material selected from one or more of POCl 3 , P 2 O 5 and PH 3 in the gaseous phase, is mixed with a carrier gas of an inert gas, supplied, and heat-treated at a temperature of 800˚C to 900˚C. Thus, the silicon layer 130 may be doped with the second conductivity type dopant.

열처리시, 절연층(210)과 실리콘층(130)이 맞닿아 있는 부분에는 제2 도전형 도펀트가 확산되지 않게 되고, 이에 따라 제1 도전영역(131)과 제2 도전영역(132) 사이에 도펀트가 확산되지 않은 진성영역(133)이 존재하게 된다.During the heat treatment, the second conductivity type dopant is not diffused in the portion where the insulating layer 210 and the silicon layer 130 are in contact, and thus, there is a gap between the first conductive region 131 and the second conductive region 132. An intrinsic region 133 in which the dopant is not diffused exists.

도 8의 (h)를 참조하면, 상기 절연층(210)을 에칭하여, 진성영역(133)에 의해 서로 이격된 제1 도전영역(131) 및 제2 도전영역(132)을 포함하는 실리콘층(130)을 노출시킨다.Referring to (h) of FIG. 8 , a silicon layer including a first conductive region 131 and a second conductive region 132 spaced apart from each other by an intrinsic region 133 by etching the insulating layer 210 . (130) is exposed.

상기 에칭은 전술한 도 5의 (i) 단계의 절연층 에칭과 동일한 방법으로 수행될 수 있다.The etching may be performed in the same manner as the etching of the insulating layer in step (i) of FIG. 5 described above.

상술한 바와 같이, 본 발명에 따른 후면접합 실리콘 태양전지 제조 방법은 성막 공정 및 레이저 공정만으로도 도전영역을 형성할 수 있어, 공정 단순화 및 재료비 절감 효과를 가질 수 있다. As described above, the method for manufacturing a back-junction silicon solar cell according to the present invention can form a conductive region only through a film formation process and a laser process, and thus can have an effect of simplifying the process and reducing material costs.

아울러, 본 발명에 따라 제조된 후면접합 실리콘 태양전지는 진성 영역에 의해 제1 도전 영역과 제2 도전 영역이 직접 접촉되지 않아, 버팅 현상이 최소화될 수 있다.
In addition, in the back-junction silicon solar cell manufactured according to the present invention, the first conductive region and the second conductive region are not directly contacted by the intrinsic region, so that the butting phenomenon can be minimized.

이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
Although the above has been described based on the embodiments of the present invention, various changes or modifications may be made at the level of a technician having ordinary knowledge in the technical field to which the present invention belongs. Such changes and modifications can be said to belong to the present invention as long as they do not deviate from the scope of the technical idea provided by the present invention. Therefore, the scope of the present invention will be determined by the claims described below.

110 : 실리콘 기판 120 : 유전체층
130 : 실리콘층 131 : 제1 도전영역
132 : 제2 도전영역 133 : 진성영역
140 : 제1 도전층 150 : 제2 도전층
210 : 절연층 211 : 비아홀110: silicon substrate 120: dielectric layer
130: silicon layer 131: first conductive region
132: second conductive region 133: intrinsic region
140: first conductive layer 150: second conductive layer
210: insulating layer 211: via hole

Claims (14)

유전체층 및 실리콘층이 형성된 실리콘 기판을 준비하는 단계;
상기 실리콘층의 후면에 제1 도전형 도펀트를 포함하는 제1 도전층을 형성하는 단계;
상기 제1 도전층의 일부 영역에 레이저를 조사하여, 상기 실리콘층 내에 상기 제1 도전형 도펀트를 포함하는 제1 도전영역을 형성하는 단계;
상기 제1 도전층을 에칭하는 단계; 및
상기 실리콘층 내에 제1 도전영역과 이격되도록 제2 도전영역을 형성하는 단계;를 포함하고,
상기 제1 도전영역의 도펀트 농도는 상기 실리콘층의 표면으로부터 실리콘 기판을 향해 점진적으로 감소하는,
후면접합 실리콘 태양전지 제조방법.
preparing a silicon substrate on which a dielectric layer and a silicon layer are formed;
forming a first conductive layer including a first conductive dopant on the rear surface of the silicon layer;
irradiating a laser to a partial region of the first conductive layer to form a first conductive region including the first conductive dopant in the silicon layer;
etching the first conductive layer; and
Forming a second conductive region in the silicon layer to be spaced apart from the first conductive region; includes,
The dopant concentration of the first conductive region gradually decreases from the surface of the silicon layer toward the silicon substrate.
Back junction silicon solar cell manufacturing method.
 제1항에 있어서,
상기 실리콘층에 형성된 상기 제1 도전영역과 상기 제2 도전영역 사이에는 진성영역이 정의되는,
후면접합 실리콘 태양전지 제조방법.
According to claim 1,
An intrinsic region is defined between the first conductive region and the second conductive region formed in the silicon layer.
Back junction silicon solar cell manufacturing method.
 제1항에 있어서,
상기 제1 도전영역은 상기 실리콘층의 두께의 70 내지 100%의 깊이까지 형성되는,
후면접합 실리콘 태양전지 제조방법.
According to claim 1,
The first conductive region is formed to a depth of 70 to 100% of the thickness of the silicon layer,
Back junction silicon solar cell manufacturing method.
 삭제delete 제1항에 있어서,
상기 제1 도전층으로 조사되는 레이저의 파장은 100 내지 850 nm 인,
후면접합 실리콘 태양전지 제조방법.
According to claim 1,
The wavelength of the laser irradiated to the first conductive layer is 100 to 850 nm,
Back junction silicon solar cell manufacturing method.
 제1항에 있어서,
상기 제1 도전영역 및 상기 제2 도전영역은 각각 라인(line) 또는 도트(dot) 패턴으로 형성되는,
후면접합 실리콘 태양전지 제조방법.
According to claim 1,
The first conductive region and the second conductive region are formed in a line or dot pattern, respectively.
Back junction silicon solar cell manufacturing method.
 제1항에 있어서,
상기 제2 도전영역을 형성하는 단계는,
상기 제1 도전영역을 포함하는 상기 실리콘층의 후면에 제2 도전형 도펀트를 포함하는 제2 도전층을 형성하는 단계;
상기 제1 도전영역과 대면하지 않는 상기 제2 도전층의 일부 영역에 레이저를 조사하여, 상기 실리콘층 내에 상기 제2 도전형 도펀트를 포함하는 제2 도전영역을 형성하는 단계; 및
상기 제2 도전층을 에칭하는 단계;를 포함하는,
후면접합 실리콘 태양전지 제조방법.
According to claim 1,
Forming the second conductive region,
forming a second conductive layer including a second conductive type dopant on a rear surface of the silicon layer including the first conductive region;
forming a second conductive region including the second conductive dopant in the silicon layer by irradiating a laser to a partial region of the second conductive layer that does not face the first conductive region; and
Etching the second conductive layer; including,
Back junction silicon solar cell manufacturing method.
 제7항에 있어서,
상기 제2 도전영역은 상기 실리콘층의 두께의 70 내지 100%의 깊이까지 형성되는,
후면접합 실리콘 태양전지 제조방법.
According to claim 7,
The second conductive region is formed to a depth of 70 to 100% of the thickness of the silicon layer,
Back junction silicon solar cell manufacturing method.
 제7항에 있어서,
상기 제2 도전영역의 도펀트 농도는 상기 실리콘층의 표면으로부터 실리콘 기판을 향해 점진적으로 감소하는,
후면접합 실리콘 태양전지 제조방법.
According to claim 7,
The dopant concentration of the second conductive region gradually decreases from the surface of the silicon layer toward the silicon substrate.
Back junction silicon solar cell manufacturing method.
 제1항에 있어서,
상기 제2 도전영역을 형성하는 단계는,
상기 제1 도전영역을 포함하는 실리콘층의 후면에 절연층을 형성하는 단계;
상기 절연층의 일부에 레이저를 조사함으로써 상기 실리콘층의 일부를 노출시키는 비아홀이 형성되도록 패터닝하는 단계; 및
상기 노출된 실리콘층에 상기 제2 도전영역을 형성하는 단계;를 포함하는,
후면접합 실리콘 태양전지 제조방법.
According to claim 1,
Forming the second conductive region,
forming an insulating layer on the rear surface of the silicon layer including the first conductive region;
patterning a portion of the insulating layer to form a via hole exposing a portion of the silicon layer by irradiating a laser; and
Forming the second conductive region in the exposed silicon layer; including,
Back junction silicon solar cell manufacturing method.
 제10항에 있어서,
상기 절연층은 상기 제1 도전영역의 가장자리로부터 소정의 마진을 두고 비아홀이 형성되도록 패터닝되는,
후면접합 실리콘 태양전지 제조방법.
According to claim 10,
The insulating layer is patterned to form a via hole with a predetermined margin from an edge of the first conductive region.
Back junction silicon solar cell manufacturing method.
 제10항에 있어서,
상기 비아홀은 라인 또는 도트 패턴으로 형성되는,
후면접합 실리콘 태양전지 제조방법.
According to claim 10,
The via hole is formed in a line or dot pattern,
Back junction silicon solar cell manufacturing method.
 제10항에 있어서,
상기 제2 도전영역을 형성하는 단계는,
상기 비아홀을 통해 노출된 실리콘층의 후면에 제2 도전형 도펀트를 포함하는 제2 도전층을 형성하는 단계;
상기 제2 도전층을 열처리하여, 상기 실리콘층 내에 상기 제2 도전형 도펀트를 포함하는 제2 도전영역을 형성하는 단계; 및
상기 제2 도전영역 및 상기 절연층을 에칭하는 단계;를 포함하는,
후면접합 실리콘 태양전지 제조방법.
According to claim 10,
Forming the second conductive region,
forming a second conductive layer including a second conductive type dopant on the rear surface of the silicon layer exposed through the via hole;
heat-treating the second conductive layer to form a second conductive region including the second conductive dopant in the silicon layer; and
Etching the second conductive region and the insulating layer; including,
Back junction silicon solar cell manufacturing method.
 제10항에 있어서,
상기 제2 도전영역을 형성하는 단계는,
제2 도전형 도펀트를 포함하는 분위기 가스 하에서 열처리하여, 상기 실리콘층 내에 상기 제2 도전형 도펀트를 포함하는 제2 도전영역을 형성하는 단계; 및
상기 절연층을 에칭하는 단계;를 포함하는,
후면접합 실리콘 태양전지 제조방법.

According to claim 10,
Forming the second conductive region,
forming a second conductive region including the second conductivity type dopant in the silicon layer by heat treatment under an atmospheric gas containing the second conductivity type dopant; and
Etching the insulating layer; including,
Back junction silicon solar cell manufacturing method.
KR1020160046442A 2016-04-15 2016-04-15 Method for back contact silicon solar cell KR102547806B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160046442A KR102547806B1 (en) 2016-04-15 2016-04-15 Method for back contact silicon solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160046442A KR102547806B1 (en) 2016-04-15 2016-04-15 Method for back contact silicon solar cell

Publications (2)

Publication Number Publication Date
KR20170119028A KR20170119028A (en) 2017-10-26
KR102547806B1 true KR102547806B1 (en) 2023-06-28

Family

ID=60300675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160046442A KR102547806B1 (en) 2016-04-15 2016-04-15 Method for back contact silicon solar cell

Country Status (1)

Country Link
KR (1) KR102547806B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286290B1 (en) * 2011-05-31 2013-07-15 현대중공업 주식회사 Back junction solar cell and manufacturing method thereof
KR101613843B1 (en) * 2013-04-23 2016-04-20 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR101622089B1 (en) * 2013-07-05 2016-05-18 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR101613846B1 (en) * 2014-06-10 2016-04-20 엘지전자 주식회사 Solar cell and method for manufacutring the same
KR101622091B1 (en) * 2014-08-20 2016-05-18 엘지전자 주식회사 Solar cell and method for manufacuring the same

Also Published As

Publication number Publication date
KR20170119028A (en) 2017-10-26

Similar Documents

Publication Publication Date Title
US8492253B2 (en) Method of forming contacts for a back-contact solar cell
US8349644B2 (en) Mono-silicon solar cells
US8921968B2 (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
US9214593B2 (en) Solar cell and method for manufacturing the same
US9583653B2 (en) Solar cell and fabrication method thereof
JP2005310830A (en) Solar cell and manufacturing method thereof
KR20150097647A (en) Hybrid emitter all back contact solar cell
TW201415650A (en) Solar cell and fabrication method thereof
JP2015130527A (en) Solar battery and manufacturing method of the same
KR20130052627A (en) Back junction solar cell with selective front surface field
KR101085382B1 (en) Method for fabricating solar cell comprising selective emitter
EP2731146B1 (en) Photoelectric device and the manufacturing method thereof
KR102547804B1 (en) Bifacial silicon solar cell and method for manufacturing the same
CN118369774A (en) Cross back contact solar cell and method for producing a cross back contact solar cell
JP2007019259A (en) Solar cell and its manufacturing method
CN108682701B (en) Solar cell and manufacturing process thereof
KR102547806B1 (en) Method for back contact silicon solar cell
KR101680384B1 (en) Method for manufacturing solar cell
KR101740522B1 (en) Solar cell and method therefor
KR20190041989A (en) Solar cell manufacturing method and solar cell
KR20120082664A (en) Method for manufacturing solar cell
KR101976753B1 (en) Solar cell manufacturing method and solar cell
TW202404111A (en) Back-contact solar cell comprising passivated contacts, and manufacturing method
KR20110017626A (en) Method of preparing selective emitter of solar cell and method of preparing solar cell
WO2013039101A1 (en) Method for producing solar cell, and solar cell

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right