KR20120082664A - Method for manufacturing solar cell - Google Patents

Method for manufacturing solar cell Download PDF

Info

Publication number
KR20120082664A
KR20120082664A KR1020110004080A KR20110004080A KR20120082664A KR 20120082664 A KR20120082664 A KR 20120082664A KR 1020110004080 A KR1020110004080 A KR 1020110004080A KR 20110004080 A KR20110004080 A KR 20110004080A KR 20120082664 A KR20120082664 A KR 20120082664A
Authority
KR
South Korea
Prior art keywords
substrate
emitter
thickness
impurity
masking film
Prior art date
Application number
KR1020110004080A
Other languages
Korean (ko)
Inventor
정인도
김진아
남정범
양주홍
심승환
정일형
권형진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020110004080A priority Critical patent/KR20120082664A/en
Publication of KR20120082664A publication Critical patent/KR20120082664A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE: A method for manufacturing solar cell is provided to increase electric effects of a rear electric unit by not including impurity of an emitter unit to a rear electric unit. CONSTITUTION: A masking layer is formed on a side of a first conductible substrate(110). A laser beam is selectively exposed on the masking layer divided into the first(21) and second(22) parts which have different thickness. An emitter unit including the first and second emitter parts is formed on the substrate with ion implementation. The first electrode connected to the second emitter part and second electrode connected to the substrate are formed on the substrate.

Description

태양 전지의 제조 방법{METHOD FOR MANUFACTURING SOLAR CELL}Manufacturing method of solar cell {METHOD FOR MANUFACTURING SOLAR CELL}

본 발명은 태양 전지의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다. Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍의 전자와 정공은 p-n 접합에 의해 해당 방향으로, 즉, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on the solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and the electrons and holes of the generated electron-hole pairs move in the corresponding directions by the pn junction, that is, the electrons move toward the n-type semiconductor portion. The hole moves toward the p-type semiconductor portion. The transferred electrons and holes are collected by the different electrodes connected to the p-type semiconductor portion and the n-type semiconductor portion, respectively, and the electrodes are connected by a wire to obtain electric power.

본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키기 위한 것이다. The technical problem to be achieved by the present invention is to improve the efficiency of the solar cell.

본 발명의 한 특징에 따른 태양 전지의 제조 방법은 제1 도전성 타입을 갖는 기판의 한 면 위에 마스킹(masking)막을 형성하는 단계, 상기 마스킹막을 선택적으로 제거하여, 상기 마스킹막을 상기 기판 위에 위치하며 제1 두께를 갖는 제1 부분과 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 구비한 마스킹막으로 형성하는 단계, 이온 주입법으로 상기 제1 및 제2 부분이 위치한 상기 기판에 제1 불순물 도핑 두께를 갖는 제1 에미터 부분과 상기 제1 불순물 도핑 두께보다 큰 제2 에미터 부분을 구비한 에미터부를 형성하는 단계, 그리고 상기 제2 에미터 부분에 연결된 제1 전극과 상기 기판에 연결된 제2 전극을 형성하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of manufacturing a solar cell, including forming a masking film on one surface of a substrate having a first conductivity type, selectively removing the masking film, and placing the masking film on the substrate. Forming a masking film having a first portion having a first thickness and a second portion having a second thickness thinner than the first thickness, wherein a first impurity is formed on the substrate on which the first and second portions are located by ion implantation; Forming an emitter portion having a first emitter portion having a doping thickness and a second emitter portion larger than the first impurity doping thickness, and a first electrode connected to the second emitter portion and connected to the substrate Forming a second electrode.

상기 제1 에미터 부분은 100Ω/sq. 내지 120Ω/sq.의 면저항값을 가질 수 있고, 상기 제2 에미터 부분은 30Ω/sq. 내지 50Ω/sq.의 면저항값을 가질 수 있다.The first emitter portion is 100 μs / sq. And a sheet resistance value of from 120 mW / sq., Wherein the second emitter portion is 30 mW / sq. It can have a sheet resistance value of 50 Ω / sq.

상기 마스킹막 형성 단계는 80㎚ 내지 100㎚의 두께를 갖는 상기 마스킹막을 형성할 수 있다.The masking film forming step may form the masking film having a thickness of 80nm to 100nm.

상기 에미터부 형성 단계는 50keV 내지 90keV의 가속 에너지로 상기 기판에 상기 이온 주입법을 실시할 수 있다.In the forming of the emitter part, the ion implantation method may be performed on the substrate with an acceleration energy of 50 keV to 90 keV.

상기 마스킹막은 실리콘 질화막 또는 실리콘 산화막으로 이루어질 수 있다.The masking film may be formed of a silicon nitride film or a silicon oxide film.

상기 마스킹막의 제2 부분의 두께는 상기 제1 부분의 두께의 70% 이하일 수 있다.The thickness of the second portion of the masking layer may be 70% or less of the thickness of the first portion.

상기 제1 부분과 상기 제2 부분을 구비한 상기 마스킹막은 상기 기판의 상기 한 면위에 위치한 마스킹막에 선택적으로 레이저 빔을 조사하여 형성될 수 있다.The masking layer having the first portion and the second portion may be formed by selectively irradiating a laser beam to a masking layer on one surface of the substrate.

상기 레이저 빔은 20㎛ 내지 30㎛의 지름을 갖고 있는 스팟(spot) 형태일 수 있고, 인접한 두 레이저 스팟의 중첩 크기는 5㎛ 내지 10㎛일 수 있다.The laser beam may have a spot shape having a diameter of 20 μm to 30 μm, and an overlapping size of two adjacent laser spots may be 5 μm to 10 μm.

상기 레이저 빔은 300㎚ 내지 360㎚의 파장을 가질 수 있고, 0.5W 내지 1W의 파워(power)를 가질 수 있다.The laser beam may have a wavelength of 300nm to 360nm, and may have a power of 0.5W to 1W.

상기 에미터부 형성 단계는, 상기 이온 주입법으로 상기 제1 부분과 상기 제2 부분을 갖는 상기 마스킹막 위에 이온을 주입하여 상기 기판 내에 불순물층을 형성하는 단계, 그리고 상기 불순물층을 구비한 상기 기판을 열처리하여 상기 불순물층을 상기 에미터부로 형성하는 단계를 더 포함할 수 있다.The forming of the emitter portion may include forming an impurity layer in the substrate by implanting ions onto the masking film having the first portion and the second portion by the ion implantation method, and forming the substrate having the impurity layer. The heat treatment may further include forming the impurity layer as the emitter part.

상기 불순물층은 상기 제1 부분에 대응하는 제1 불순물 부분과 상기 제2 부분에 대응하는 제2 불순물 부분을 갖고, 상기 제1 불순물 부분과 상기 제2 불순물 부분의 이온 주입 두께는 서로 상이한 것이 좋다.The impurity layer may have a first impurity portion corresponding to the first portion and a second impurity portion corresponding to the second portion, and ion implantation thicknesses of the first impurity portion and the second impurity portion may be different from each other. .

상기 제1 불순물 부분의 이온 주입 두께는 상기 제2 불순물 부분의 이온 주입 두께보다 작은 것이 바람직하다.Preferably, the ion implantation thickness of the first impurity portion is smaller than the ion implantation thickness of the second impurity portion.

상기 특징에 따른 태양 전지의 제조 방법은 상기 불순물층을 형성한 후, 상기 마스킹막을 제거하는 단계를 더 포함할 수 있다.The method of manufacturing a solar cell according to the above feature may further include removing the masking film after the impurity layer is formed.

상기 특징에 따른 태양 전지의 제조 방법은 상기 기판의 열처리 후, 상기 마스킹막을 제거하는 단계를 더 포함할 수 있다.The method of manufacturing a solar cell according to the above feature may further include removing the masking film after the heat treatment of the substrate.

상기 특징에 따른 태양 전지의 제조 방법은 상기 에미터부 위에 반사 방지부를 형성하는 단계를 더 포함할 수 있고, 상기 제1 전극은 상기 반사 방지부를 관통하여 상기 제2 에미터 부분과 연결되어 있는 것이 좋다.The method of manufacturing a solar cell according to the above feature may further include forming an anti-reflection portion on the emitter portion, and the first electrode may be connected to the second emitter portion through the anti-reflection portion. .

상기 제1 전극 및 제2 전극 형성 단계는 상기 제2 전극을 형성할 때 상기 제2 전극과 접하는 상기 기판 내에 전계부를 형성하는 단계를 포함할 수 있다.The forming of the first electrode and the second electrode may include forming an electric field in the substrate in contact with the second electrode when forming the second electrode.

이러한 특징에 따르면, 선택적 에미터 구조를 형성할 때, 제조 시간이 줄어들고, 열처리 공정이 감소되므로, 태양 전지의 제조 시간이 줄어들고 태양 전지의 열화 현상이 방지된다. 이로 인해, 태양 전지의 효율이 형상되고 제조 비용이 절감된다. According to this feature, when forming the selective emitter structure, the manufacturing time is reduced and the heat treatment process is reduced, so that the manufacturing time of the solar cell is reduced and the deterioration phenomenon of the solar cell is prevented. As a result, the efficiency of the solar cell is shaped and the manufacturing cost is reduced.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3h는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 도면이다.
도 4는 본 발명의 한 실시예에 따라 마스킹막 위에 조사되는 레이저 빔의 형상을 개략적으로 도시한 도면이다.1 is a partial perspective view of a solar cell according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1 taken along line II-II.
3A to 3H are views sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
4 is a view schematically showing the shape of a laser beam irradiated on a masking film according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. In addition, when a part is formed "overall" on another part, it means that not only is formed on the entire surface of the other part but also is not formed on a part of the edge.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지의 방법에 대하여 설명한다.Hereinafter, a method of a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1 및 도 2를 참고로 하여, 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.First, a solar cell according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(11)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함]에 위치한 에미터부(emitter region)(121), 에미터부(121) 위에 위치하는 반사 방지부(130), 에미터부(121) 위에 위치하는 전면 전극부(140), 입사면의 반대쪽 면인 기판(110)의 면[이하, '후면(back surface)'라 함]에 위치하는 후면 전계부 (back surface field region)(172), 그리고 후면 전계부(172) 위와 기판(110) 위에 위치하는 후면 전극부(150)를 구비한다. 1 and 2, a solar cell 11 according to an exemplary embodiment of the present invention has an incident surface (hereinafter, referred to as a 'front surface') that is a surface of a substrate 110 and a substrate 110 to which light is incident. 'Emitter region (emitter) 121,' reflective portion 130 positioned on the emitter portion 121, the front electrode portion 140 located on the emitter portion 121, the opposite side of the incident surface Back surface field region 172 located on the surface (hereinafter referred to as the 'back surface') of the substrate 110, which is a surface, and above the rear field 172 and on the substrate 110 The rear electrode unit 150 is provided.

기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘(silicon)과 같은 반도체로 이루어진 반도체 기판이다. 이때, 반도체는 다결정 실리콘 또는 단결정 실리콘과 같은 결정질 반도체이다. The substrate 110 is a semiconductor substrate made of a semiconductor such as silicon of a first conductivity type, for example a p-type conductivity type. At this time, the semiconductor is a crystalline semiconductor such as polycrystalline silicon or single crystal silicon.

기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑된다.When the substrate 110 has a p-type conductivity type, impurities of trivalent elements such as boron (B), gallium, indium, and the like are doped into the substrate 110. Alternatively, the substrate 110 may be of an n-type conductivity type or may be made of a semiconductor material other than silicon. When the substrate 110 has an n-type conductivity type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) are doped in the substrate 110.

이러한 기판(110)의 전면은 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 텍스처링 표면으로 도시하여 그 위에 위치하는 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 전면 전체가 텍스처링 표면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 반사 방지부(130) 역시 요철면을 갖는다. 대안적인 예에서, 기판(110)의 전면뿐만 아니라 후면에도 텍스처링 표면을 가질 수 있다.The front surface of this substrate 110 is textured to have a textured surface that is an uneven surface. For convenience, in FIG. 1, only the edge portion of the substrate 110 is shown as the texturing surface, and the anti-reflection portion 130 positioned thereon also shows only the edge portion as the uneven surface. However, substantially the entire front surface of the substrate 110 has a texturing surface, and thus the anti-reflection portion 130 located on the front surface of the substrate 110 also has an uneven surface. In an alternative example, the substrate 110 may have a texturing surface on the front as well as on the back.

복수의 요철을 갖고 있는 텍스처링 표면에 의해, 기판(110)의 표면적이 증가하여 빛의 입사 면적이 증가하고 기판(110)에 의해 반사되는 빛의 양이 감소하므로, 기판(110)으로 입사되는 빛의 양이 증가한다.The surface area of the substrate 110 is increased by the textured surface having a plurality of irregularities to increase the incident area of light and reduce the amount of light reflected by the substrate 110, Is increased.

에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 갖는 불순물부로서, 기판(110)의 전면에 위치한다. 이로 인해, 에미터부(121)는 기판(110)의 제1 도전성 타입 부분과 p-n 접합을 이룬다.The emitter portion 121 is an impurity portion having a second conductivity type, for example, an n-type conductivity type, which is opposite to the conductivity type of the substrate 110, and is located in front of the substrate 110. As a result, the emitter portion 121 forms a p-n junction with the first conductivity type portion of the substrate 110.

이러한 에미터부(121)는 서로 다른 불순물 도핑 두께를 갖는 제1 에미터 부분(1211)(first emitter portion)과 제2 에미터 부분(1212)(second emitter portion)을 구비하고 있다.The emitter portion 121 includes a first emitter portion 1211 and a second emitter portion 1212 having different impurity doping thicknesses.

본 실시예에서, 제1 에미터 부분(1211)의 불순물 도핑 두께는 제2 에미터 부분(1212)의 불순물 도핑 두께보다 작고, 이로 인해, 제1 에미터 부분(1211)의 불순물 도핑 농도 역시 제2 에미터 부분(1212)의 불순물 도핑 농도보다 작다.In this embodiment, the impurity doping thickness of the first emitter portion 1211 is less than the impurity doping thickness of the second emitter portion 1212, whereby the impurity doping concentration of the first emitter portion 1211 is also zero. Less than the impurity doping concentration of the two emitter portion 1212.

이처럼, 제1 및 제2 에미터 부분(1211, 1212)의 불순물 도핑 두께가 서로 상이하므로, 기판(110)의 표면에서부터 제1 에미터 부분(1211)과 상기 기판(110)과의 p-n 접합면(제1 접합면)까지의 두께(d11)와 기판(110)의 표면에서부터 제2 에미터 부분(1212)과 기판(110)과의 p-n 접합면(제2 접합면)까지의 두께(d12)는 서로 상이할 수 있다.As such, since the impurity doping thicknesses of the first and second emitter portions 1211 and 1212 are different from each other, the pn junction surface between the first emitter portion 1211 and the substrate 110 is formed from the surface of the substrate 110. Thickness d11 to (first bonding surface) and thickness d12 from the surface of the substrate 110 to the pn bonding surface (second bonding surface) between the second emitter portion 1212 and the substrate 110. May be different from each other.

또한, 반사 방지부(130)와 접해 있는 제1 에미터 부분(1211)와 제2 에미터 부분(1212)의 높이는 각각 동일한 높이에 위치하지만, 제1 접합면과 제2 접합면의 높이는 서로 상이하여, 기판(110) 내에서 제1 접합면과 제2 접합면은 서로 다른 평행선 상에 위치한다. 이로 인해, 기판(110)의 후면에서부터 제1 접합면까지의 두께(d21)는 기판(110)의 후면에서부터 제2 접합면까지의 두께(d22)보다 크다. 이때 평행선은 기판(110)의 전면이나 후면에 평행한 선이다. 기판(110)의 텍스처링 표면에 의한 각 요철의 높이 차이로 인한 오차 범위 내에서, 이들 두께(d11, d12, d21, d22)는 동일한 것으로 간주한다.In addition, the heights of the first emitter portion 1211 and the second emitter portion 1212 in contact with the anti-reflection portion 130 are located at the same height, but the heights of the first bonding surface and the second bonding surface are different from each other. Thus, in the substrate 110, the first bonding surface and the second bonding surface are positioned on different parallel lines. Thus, the thickness d21 from the rear surface of the substrate 110 to the first bonding surface is greater than the thickness d22 from the rear surface of the substrate 110 to the second bonding surface. At this time, the parallel line is a line parallel to the front or rear of the substrate 110. These thicknesses d11, d12, d21, d22 are considered to be the same within an error range due to the height difference of each unevenness by the texturing surface of the substrate 110.

또한, 제1 및 제2 에미터 부분(1211, 1212)의 불순물 도핑 두께 차이로 인해, 제1 및 제2 에미터 부분(1211, 1212)의 면저항값(sheet resistance) 역시 서로 상이하다. 일반적으로 면저항값은 불순물 도핑 두께에 반비례하므로, 불순물 도핑 두께가 얇은 제1 에미터 부분(1211)의 면저항값은 제2 에미터 부분(1222)의 면저항값보다 크다.In addition, due to the impurity doping thickness differences of the first and second emitter portions 1211 and 1212, sheet resistances of the first and second emitter portions 1211 and 1212 also differ from each other. In general, since the sheet resistance value is inversely proportional to the impurity doping thickness, the sheet resistance value of the first emitter portion 1211 having a thin impurity doping thickness is larger than the sheet resistance value of the second emitter portion 1222.

예를 들어, 제1 에미터 부분(1211)의 면저항값은 약 100Ω/sq. 내지 120Ω/sq. 이고, 제2 에미터 부분(1212)의 면저항값은 약 30Ω/sq. 내지 50Ω/sq. 일 수 있다.For example, the sheet resistance value of the first emitter portion 1211 is about 100 mW / sq. To 120 μs / sq. And the sheet resistance of the second emitter portion 1212 is about 30 mA / sq. To 50 Ω / sq. Lt; / RTI >

따라서, 이러한 에미터부(121)는 서로 다른 면저항값을 갖는 제1 및 제2 에미터 부분(1211, 1212)을 구비한 선택적 에미터 구조(selective emitter structure)를 갖고 있다. 본 예에서, 선택적 에미터 구조는 레이저 빔과 이온 주입법으로 형성된다.Accordingly, the emitter portion 121 has a selective emitter structure having first and second emitter portions 1211 and 1212 having different sheet resistance values. In this example, the selective emitter structure is formed by laser beam and ion implantation.

기판(110)과 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(121)가 n형일 경우, 분리된 전자는 에미터부(121)쪽으로 이동하고 분리된 정공은 기판(110)의 후면 쪽으로 이동한다.Due to the built-in potential difference due to the pn junction formed between the substrate 110 and the emitter section 121, the electron-hole pairs, which are charges generated by the light incident on the substrate 110, So that the electrons move toward the n-type and the holes move toward the p-type. Therefore, when the substrate 110 is p-type and the emitter portion 121 is n-type, the separated electrons move toward the emitter portion 121 and the separated holes move toward the rear surface of the substrate 110.

에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 이와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(121)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)의 후면 쪽으로 이동하고 분리된 정공은 에미터부(121) 쪽으로 이동한다.Since the emitter portion 121 forms a p-n junction with the substrate 110, when the substrate 110 has an n-type conductivity type, the emitter portion 121 has a p-type conductivity type. In this case, the separated electrons move toward the rear surface of the substrate 110 and the separated holes move toward the emitter portion 121.

에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있고, 반대로 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있다. When the emitter portion 121 has an n-type conductivity type, impurities of the pentavalent element may be doped into the emitter portion 121, and conversely, when the emitter portion 121 has a p-type conductivity type, 121) may be doped with an impurity of a trivalent element.

제1 에미터 부분(1211)의 면저항값이 약 120Ω/sq. 이하이고 약 100Ω/sq. 이상일 경우, 제1 에미터 부분(1211) 자체에서 흡수되는 빛의 양을 좀더 감소시켜 기판(110)으로 입사되는 빛의 양을 증가시키고, 불순물에 의한 전하 손실을 좀더 감소시킨다.The sheet resistance value of the first emitter portion 1211 is about 120 mA / sq. Less than or equal to about 100 μs / sq. In this case, the amount of light absorbed by the first emitter portion 1211 itself is further reduced to increase the amount of light incident on the substrate 110, and further reduce charge loss due to impurities.

또한, 제2 에미터 부분(1212)의 면저항값이 약 50Ω/sq. 이하이고 약 30Ω/sq. 이상일 경우, 제2 에미터 부분(1212)과 전면 전극부(140)와의 접촉 저항이 줄어 전하의 이동 중 저항에 의한 전하 손실이 줄고, 제2 에미터 부분(1212)의 도핑 두께가 상대적으로 커 전면 전극부(140)의 열처리 시 전면 전극부(140)가 제2 에미터 부분(1212)을 관통하여 기판(110)과 접촉하는 션트(shunt) 발생을 줄일 수 있다. Further, the sheet resistance value of the second emitter portion 1212 was about 50 mA / sq. Less than or equal to about 30 μs / sq. In this case, the contact resistance between the second emitter portion 1212 and the front electrode portion 140 is reduced to reduce the charge loss caused by the resistance during the movement of the charge, and the doping thickness of the second emitter portion 1212 is relatively large. When the front electrode 140 is heat-treated, the front electrode 140 may pass through the second emitter portion 1212 to reduce the occurrence of shunt that contacts the substrate 110 .

에미터부(121) 위에 위치한 반사 방지부(130)는 투명한 실리콘 질화막(SiNx), 실리콘 산화막(SiOx), 또는 실리콘 산화 질화막(SiOxNy) 등으로 이루어진다. The anti-reflection portion 130 disposed on the emitter portion 121 may be formed of a transparent silicon nitride layer (SiNx), a silicon oxide layer (SiOx), a silicon oxynitride layer (SiOxNy), or the like.

반사 방지부(130)는 태양 전지(11)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(11)의 효율을 높인다. 또한 반사 방지부(130)를 형성할 때 주입된 수소(H) 등을 통해 반사 방지부(130)는 기판(110)의 표면 및 그 근처에 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 따라서 결함에 의해 기판(110)의 표면 및 그 부근에서 손실되는 전하의 양이 감소하므로, 태양 전지(11)의 효율은 향상된다.The anti-reflection unit 130 reduces the reflectivity of light incident on the solar cell 11 and increases the selectivity of a specific wavelength region, thereby increasing the efficiency of the solar cell 11. In addition, the anti-reflection unit 130 may be formed through a hydrogen (H) injected during the formation of the anti-reflection unit 130 to prevent defects such as dangling bonds present on and near the surface of the substrate 110. A passivation function is performed that reduces defects to stable bonds to reduce the disappearance of charges transferred to the surface of the substrate 110 by the defects. Therefore, since the amount of electric charge lost on and near the surface of the substrate 110 due to the defect is reduced, the efficiency of the solar cell 11 is improved.

본 실시예에서, 반사 방지부(130)은 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다. In the present embodiment, the anti-reflection unit 130 may have a single layer structure but may have a multilayered layer structure such as a double layer, and may be omitted as necessary.

전면 전극부(140)는 복수의 전면 전극(141)과 복수의 전면 전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.The front electrode unit 140 includes a plurality of front electrodes 141 and a plurality of front bus bars 142 connected to the plurality of front electrodes 141.

복수의 전면 전극(141)은 에미터부(121)의 제2 에미터 부분(1212)과 전기적 및 물리적으로 연결되어 있고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 전면 전극(141)은 에미터부(121) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다. The plurality of front electrodes 141 are electrically and physically connected to the second emitter portion 1212 of the emitter portion 121, and are spaced apart from each other and extend in parallel in a predetermined direction. The front electrodes 141 collect electric charges, for example, electrons moved toward the emitter part 121.

복수의 전면 버스바(142)는 에미터부(121)의 제2 에미터 부분(1212)과 전기적 및 물리적으로 연결되어 있고 복수의 전면 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다.The plurality of front busbars 142 are electrically and physically connected to the second emitter portion 1212 of the emitter portion 121 and extend in parallel in a direction crossing the plurality of front electrodes 141.

이때, 복수의 전면 버스바(142)는 복수의 전면 전극(141)과 동일 층에 위치하여 각 전면 전극(141)과 교차하는 지점에서 해당 전면 전극(141)과 전기적 및 물리적으로 연결되어 있다. In this case, the plurality of front bus bars 142 are positioned on the same layer as the plurality of front electrodes 141 and are electrically and physically connected to the corresponding front electrodes 141 at points crossing the front electrodes 141.

따라서, 도 1에 도시한 것처럼, 복수의 전면 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 전면 전극부(140)는 기판(110)의 전면에 격자 형태로 위치한다.Accordingly, as shown in FIG. 1, the plurality of front electrodes 141 have a stripe shape extending in the horizontal or vertical direction, and the plurality of front busbars 142 have a stripe shape extending in the vertical or horizontal direction. The front electrode 140 is positioned in a lattice shape on the entire surface of the substrate 110.

복수의 전면 버스바(142)는 접촉된 에미터부(121)의 제2 에미터 부분(1212)으로부터 이동하는 전하뿐만 아니라 복수의 전면 전극(141)에 의해 수집되어 이동하는 전하를 수집한 후 해당 방향으로 수집된 전하를 전송한다. The plurality of front busbars 142 collects charges that are collected and moved by the plurality of front electrodes 141 as well as charges that are moved from the second emitter portion 1212 of the contacted emitter portion 121. Transfers the charge collected in the direction.

각 전면 버스바(142)는 교차하는 복수의 전면 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 하므로, 각 전면 버스바(142)의 폭은 각 전면 전극(141)의 폭보다 크다.Since each front busbar 142 must collect charges collected by the plurality of front electrodes 141 that cross each other and move them in a desired direction, the width of each front busbar 142 is greater than the width of each front electrode 141. Big.

일반적으로 많은 전하들은 에미터부(121)의 표면을 따라서 이동하므로, 제1 에미터 부분(1211)에 위치하는 전하는 제1 에미터 부분(1211)의 표면까지 이동한 후 제1 에미터 부분(1211)의 표면을 따라 인접한 전면 전극부(140)로 이동하게 된다. 이때, 제1 에미터 부분(1211)의 불순물 도핑 두께가 얇기 때문에 제1 에미터 부분(1211)의 표면까지 이동하는 전하의 이동 거리가 줄어든다. 따라서, 전면 전극부(140)로 수집되는 전하의 양이 증가하여 태양 전지(11)의 효율이 향상된다.In general, many charges move along the surface of the emitter portion 121, so that the charge located in the first emitter portion 1211 moves to the surface of the first emitter portion 1211 and then the first emitter portion 1211. Along the surface of the) is moved to the adjacent front electrode portion 140. At this time, since the impurity doping thickness of the first emitter portion 1211 is thin, the movement distance of the charge moving to the surface of the first emitter portion 1211 is reduced. Therefore, the amount of charge collected by the front electrode portion 140 is increased to improve the efficiency of the solar cell 11.

또한 입사면이 되는 제1 에미터 부분(1211)은 낮은 불순물 도핑 농도를 갖고 있어 불순물에 의한 전하 손실량이 줄어들어 캐리어(carrier)인 전하가 증가한다.In addition, since the first emitter portion 1211 serving as the incident surface has a low impurity doping concentration, the amount of charge loss due to impurities decreases, thereby increasing charge as a carrier.

추가로, 전면 전극부(140)와 접촉하여 전하를 출력하는 제2 에미터 부분(1212)은 높은 불순물 도핑 농도로 인해 제1 에미터 부분(1211)보다 높은 전도도와 낮은 면저항값을 갖고 있어, 제1 에미터 부분(1211)에서 전면 전극부(140)로의 전하 전송 효율이 향상된다. 따라서 태양 전지(11)의 효율이 증가한다.In addition, the second emitter portion 1212, which contacts the front electrode portion 140 and outputs electric charge, has a higher conductivity and lower sheet resistance value than the first emitter portion 1211 due to the high impurity doping concentration. The efficiency of charge transfer from the first emitter portion 1211 to the front electrode portion 140 is improved. Therefore, the efficiency of the solar cell 11 increases.

복수의 전면 버스바(142)는 외부 장치와 연결되어 수집된 전하(예, 전자)를 외부 장치로 출력된다.The plurality of front busbars 142 are connected to an external device and output the collected charges (eg, electrons) to the external device.

복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140)는 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져 있다.The front electrode part 140 including the plurality of front electrodes 141 and the plurality of front bus bars 142 is made of at least one conductive material such as silver (Ag).

이처럼, 에미터부(121)가 제1 및 제2 에미터 부분(1211, 1212)을 구비한 선택적 에미터 구조를 갖고 있어, 전면 전극부(140)로의 전하 이동이 주로 행해지는 제1 에미터 부분(1211)은 낮은 불순물 도핑 농도를 갖고, 전면 전극부(140)와 접해 있는 제2 에미터 부분(1212)은 높은 불순물 농도를 갖고 있다. 따라서 에미터부(121)를 통해 전면 전극부(140) 쪽으로 이동하는 전하의 양과 불순물의 농도 증가로 인한 전도도 증가로 전면 전극부(140)에 의해 수집된 전하의 양이 증가하여, 태양 전지(11)의 효율을 크게 향상된다.In this way, the emitter portion 121 has a selective emitter structure having the first and second emitter portions 1211 and 1212, so that the first emitter portion in which charge transfer to the front electrode portion 140 is mainly performed. 1211 has a low impurity doping concentration, and the second emitter portion 1212 in contact with the front electrode portion 140 has a high impurity concentration. Therefore, the amount of charge collected by the front electrode 140 increases due to the increase in conductivity due to the amount of charge and the concentration of impurities moving toward the front electrode 140 through the emitter 121, and thus the solar cell 11. Efficiency is greatly improved.

도 1에서, 기판(110)에 위치하는 전면 전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.In FIG. 1, the number of front electrodes 141 and front busbars 142 disposed on the substrate 110 is only one example, and may be changed in some cases.

후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, p+ 영역이다. The rear electric field 172 is a region in which impurities of the same conductivity type as the substrate 110 are doped at a higher concentration than the substrate 110, for example, a p + region.

이러한 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 후면 전극부(150)로의 전하 이동량을 증가시킨다.A potential barrier is formed due to the difference in impurity concentration between the first conductive region and the rear conductive portion 172 of the substrate 110, thereby hindering the electron movement toward the rear conductive portion 172, which is the direction of the movement of the holes Thereby facilitating hole transport toward the rear electric field 172. Therefore, the amount of charge lost due to the recombination of electrons and holes in the rear surface and the vicinity of the substrate 110 is reduced and the movement of the desired charge (eg, holes) is accelerated to increase the amount of charge transfer to the rear electrode portion 150. .

후면 전극부(150)는 후면 전극(151)과 후면 전극(151)과 연결되어 있는 복수의 후면 버스바(152)를 구비한다.The rear electrode unit 150 includes a rear electrode 151 and a plurality of rear bus bars 152 connected to the rear electrode 151.

후면 전극(151)은 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 기판(110)의 후면 가장 자리와 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 기판(110)의 후면 전체에 위치한다.The rear electrode 151 is in contact with the rear electric field 172 located at the rear of the substrate 110, and substantially except for a portion where the rear edge of the substrate 110 and the rear bus bar 152 are positioned. 110) is located throughout the rear.

후면 전극(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다. The rear electrode 151 contains a conductive material such as aluminum (Al).

이러한 후면 전극(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.The back electrode 151 collects charges, for example, holes, moving from the back field 172.

이때, 후면 전극(151)이 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 기판(110), 즉 후면 전계부(172)와 후면 전극(151) 간의 접촉 저항이 감소하여 기판(110)으로부터 후면 전극(151)으로의 전하 전송 효율이 향상된다.In this case, since the rear electrode 151 is in contact with the rear electric field 172 that maintains the impurity concentration higher than that of the substrate 110, the rear electrode 151 is in contact with the rear electric field 172 and the rear electrode 151. The resistance is reduced to improve the charge transfer efficiency from the substrate 110 to the back electrode 151.

복수의 후면 버스바(152)는 후면 전극(151)이 위치하지 않는 기판(110)의 후면 위에 위치하며 인접한 후면 전극(151)과 연결되어 있다. The plurality of rear bus bars 152 are positioned on the rear surface of the substrate 110 where the rear electrode 151 is not located and are connected to the adjacent rear electrode 151.

또한, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주본다.In addition, the plurality of rear bus bars 152 may face the plurality of front bus bars 142 with respect to the substrate 110.

복수의 후면 버스바(152)는 복수의 전면 버스바(142)와 유사하게, 후면 전극(151)으로부터 전달되는 전하를 수집한다.The plurality of rear busbars 152 collects charges transferred from the rear electrode 151, similar to the plurality of front busbars 142.

복수의 후면 버스바(152) 역시 외부 장치와 연결되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 외부 장치로 출력된다. The plurality of rear busbars 152 are also connected to an external device, and the charges (eg, holes) collected by the plurality of rear busbars 152 are output to the external device.

이러한 복수의 후면 버스바(152)는 후면 전극(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유한다.The plurality of rear busbars 152 may be made of a material having better conductivity than the rear electrode 151, and contain at least one conductive material such as silver (Ag), for example.

이미 설명한 것처럼, 본 예는 이온 주입법을 이용하여 에미터부(121)를 형성하므로, 기판(110)의 전면뿐만 아니라 측면 및 후면에 에미터부가 형성되는 열확산법과는 달리, 기판(110)의 전면에만 에미터부(121)가 형성된다. 따라서 열확산법으로 에미터부를 형성할 경우, 기판(110)의 후면에도 에미터부가 형성되므로, 후면 전극(151)가 존재하지 않는 후면 부분, 즉, 후면 버스바(152)와 바로 접해 있는 기판(110)의 후면 부분은 후면 전계부(172)가 형성되지 않으므로 에미터부가 존재한다. 하지만, 본 예의 경우, 도 1 및 도 2에 도시한 것처럼, 후면 전극(151)이 위치하지 않고 후면 버스바(152)과 접해 있는 기판(110)의 후면 부분에는 에미터부가 존재하지 않는다.As described above, since the emitter portion 121 is formed by using the ion implantation method, unlike the thermal diffusion method in which the emitter portions are formed not only on the front surface of the substrate 110 but also on the side and the rear surface thereof, only the front surface of the substrate 110 is formed. The emitter portion 121 is formed. Therefore, when the emitter portion is formed by the thermal diffusion method, since the emitter portion is formed on the rear surface of the substrate 110, the substrate directly contacting the rear portion where the rear electrode 151 does not exist, that is, the rear bus bar 152 ( The rear portion of the 110 has an emitter portion since the rear electric field portion 172 is not formed. However, in the present example, as shown in FIGS. 1 and 2, the emitter portion does not exist in the rear portion of the substrate 110 in which the rear electrode 151 is not located and is in contact with the rear bus bar 152.

또한 불순물 도핑 농도나 도핑 깊이(두께)의 제어가 용이하여 고농도 도핑 영역인 제2 에미터 부분(1212)과 저농도 영역인 제1 에미터 부분(1211)의 형성 위치 제어가 용이해, 위치에 따른 정확한 에미터 설계가 가능하다.In addition, it is easy to control the impurity doping concentration or the doping depth (thickness) so that the position control of the second emitter portion 1212, which is a high concentration doping region, and the first emitter portion 1211, which is a low concentration region, can be easily controlled. Accurate emitter design is possible.

대안적인 예에서, 후면 전극(151)은 기판(110)의 후면 전체에 위치할 수 있고, 이 경우, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주보며 후면 전극(151) 위에 위치한다. 이때, 경우에 따라 후면 전극(151)은 후면의 가장 자리 부분을 제외한 실질적인 후면 전체 면에 위치할 수 있다. In an alternative example, the back electrode 151 may be located throughout the back side of the substrate 110, in which case the plurality of back busbars 152 may include a plurality of front busbars 142 about the substrate 110. ) And are located on the rear electrode 151 to face each other. In this case, in some cases, the rear electrode 151 may be located on the entire rear surface of the rear surface except for the edge portion of the rear surface.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(11)의 동작은 다음과 같다.The operation of the solar cell 11 according to the present embodiment having such a structure is as follows.

태양 전지(11)로 빛이 조사되어 반사 방지부(130)를 통해 기판(110)으로 입사되면 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 텍스처링 표면과 반사 방지부(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다. When light is irradiated onto the solar cell 11 and incident on the substrate 110 through the anti-reflection unit 130, electron-hole pairs are generated in the semiconductor unit by light energy. At this time, the reflection loss of the light incident on the substrate 110 by the texturing surface of the substrate 110 and the anti-reflection portion 130 is reduced, thereby increasing the amount of light incident on the substrate 110.

이들 전자-정공 쌍은 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(121)과 p형의 도전성 타입을 갖는 기판(110) 쪽으로 각각 이동한다. 이처럼, 에미터부(121) 쪽으로 이동한 전자는 복수의 전면 전극(141)과 복수의 전면 버스바(142)에 의해 수집되어 복수의 전면 버스바(142)를 따라 이동하고, 기판(110) 쪽으로 이동한 정공은 인접한 후면 전극(151)와 복수의 후면 버스바(152)에 의해 수집되어 복수의 후면 버스바(152)를 따라 이동한다. 이러한 전면 버스바(142)와 후면 버스바(152)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.These electron-hole pairs are separated from each other by the pn junction of the substrate 110 and the emitter portion 121 so that the electrons and holes are, for example, the emitter portion 121 having the n-type conductivity type and the p-type conductivity. Respectively move toward the substrate 110 having the type. As such, the electrons moved toward the emitter unit 121 are collected by the plurality of front electrodes 141 and the plurality of front busbars 142, move along the plurality of front busbars 142, and toward the substrate 110. The moved holes are collected by the adjacent rear electrode 151 and the plurality of rear busbars 152 and move along the plurality of rear busbars 152. When the front bus bar 142 and the rear bus bar 152 are connected with a conductive wire, a current flows, which is used as power from the outside.

이때, 에미터부(121)가 선택적 에미터 구조를 갖는 에미터부(121)에 의해, 전하의 손실량은 감소하여, 전면 전극부(140)로 이동하는 전하의 양은 증가하여, 태양 전지(11)의 효율은 크게 향상된다.At this time, the emitter portion 121 has the selective emitter structure, the emitter portion 121, the amount of charge loss is reduced, the amount of charge to move to the front electrode portion 140 increases, so that the solar cell 11 The efficiency is greatly improved.

다음, 도 3a 내지 도 3g를 참고로 하여, 본 발명의 한 실시예에 따른 태양 전지(11)의 제조 방법에 대하여 설명한다. Next, a method of manufacturing the solar cell 11 according to an embodiment of the present invention will be described with reference to FIGS. 3A to 3G.

먼저, 도 3a에 도시한 것처럼, 반응성 이온 식각법(reaction ion etching, RIE) 등과 같은 건식 식각법이나 습식 식각법을 이용하여 단결정 실리콘 또는 다결정 실리콘 등으로 이루어진 결정질 반도체 기판(110)의 전면을 식각하여 복수의 돌출부를 갖는 텍스처링 표면을 형성한다.First, as illustrated in FIG. 3A, the entire surface of the crystalline semiconductor substrate 110 made of single crystal silicon, polycrystalline silicon, or the like is etched by using a dry etching method such as reactive ion etching (RIE) or the like. Thereby forming a texturing surface having a plurality of protrusions.

그런 다음, 도 3b에 도시한 것처럼, 기판(110)의 전면 위에 실리콘 질화물(SiNx)이나 실리콘 산화물(SiOx) 등으로 이루어진 마스킹막(masking layer)(20)을 형성한다. 이때, 마스킹막(20)의 두께는 약 80㎚ 내지 100㎚일 수 있다.3B, a masking layer 20 made of silicon nitride (SiNx), silicon oxide (SiOx), or the like is formed on the entire surface of the substrate 110. In this case, the masking film 20 may have a thickness of about 80 nm to 100 nm.

그런 다음, 레이저 빔을 마스킹막(20) 위에 선택적으로 조사하여, 도 3c에 도시한 것처럼, 마스킹막(20)은 서로 다른 두께를 갖는 제1 부분(21)과 제2 부분(22)으로 나뉜다. 즉 마스킹막(20) 위에 선택적으로 레이저 빔을 조사하여 마스킹막(20)의 표면에서부터 정해진 두께만큼 마스킹막(20)의 일부를 제거하여 제2 부분(22)을 형성한다. 따라서, 마스킹막(20) 중에서 레이저 빔의 조사가 이루어지지 않고 막 제거가 이루어지지 않은 부분은 제1 부분(21)이 된다. 따라서, 제1 부분(21)과 제2 부분(22)은 모두 기판(110)의 전면 위에 위치하며, 제1 부분(21)은 제2 부분(22)보다 두꺼운 두께를 갖는다.Then, the laser beam is selectively irradiated onto the masking film 20, so that the masking film 20 is divided into a first portion 21 and a second portion 22 having different thicknesses as shown in FIG. 3C. . That is, by selectively irradiating a laser beam on the masking film 20, a portion of the masking film 20 is removed from the surface of the masking film 20 by a predetermined thickness to form the second part 22. Accordingly, the portion of the masking film 20 where the laser beam is not irradiated and the film is not removed is the first portion 21. Accordingly, both the first portion 21 and the second portion 22 are located above the front surface of the substrate 110, and the first portion 21 has a thickness thicker than that of the second portion 22.

이때, 제2 부분(21)의 두께는 제1 부분(21)의 두께의 약 70% 이하일 수 있다. In this case, the thickness of the second portion 21 may be about 70% or less of the thickness of the first portion 21.

예를 들어, 제1 부분(21)은 기판(110) 위에 적층된 마스킹막(20)의 초기 두께와 동일하므로 약 80㎚ 내지 약 100㎚ 두께를 갖고, 제2 부분(22)은 약 50㎚ 내지 약 70㎚의 두께를 가질 수 있다. 필요에 따라, 제2 부분(22)은 기판(110) 부분을 드러낼 수 있다.For example, the first portion 21 has a thickness of about 80 nm to about 100 nm since the first portion 21 is the same as the initial thickness of the masking film 20 stacked on the substrate 110, and the second portion 22 has a thickness of about 50 nm. To about 70 nm. If desired, the second portion 22 may expose a portion of the substrate 110.

본 예에서, 마스킹막(20)의 일부를 제거하기 위한 레이저 빔은 도 4에 도시한 것과 같은 레이저를 사용하고, 이때, 스팟(spot) 형태의 레이저를 이용할 수 있다.In this example, the laser beam for removing a part of the masking film 20 uses a laser as shown in FIG. 4, and in this case, a spot laser may be used.

본 예에서, 레이저 빔의 파워(power)는 약 0.5W 내지 1W이고, 레이저의 파장은 약 300㎚ 내지 360㎚일 수 있다. 또한, 각 레이저 스팟의 크기, 즉, 지름(d31)은 약 20㎛ 내지 30㎛일 수 있으며, 인접한 두 레이저 스팟의 중첩 크기(d32)는 약 5㎛ 내지 10㎛일 수 있다.In this example, the power of the laser beam may be about 0.5W to 1W, and the wavelength of the laser may be about 300nm to 360nm. In addition, the size of each laser spot, that is, the diameter d31 may be about 20 μm to 30 μm, and the overlapping size d32 of two adjacent laser spots may be about 5 μm to 10 μm.

이때, 레이저 빔에 의해 제거되는 마스킹막(20)의 두께는 레이저 빔의 파워, 중첩 크기 등과 같은 레이저 빔 조사 조건을 변경하여 제어 가능하다.In this case, the thickness of the masking film 20 removed by the laser beam can be controlled by changing the laser beam irradiation conditions such as the power of the laser beam, the overlapping size, and the like.

또한, 마스킹막(20)의 두께와 제거되는 마스킹막(20)의 두께는 선택적 에미터 구조의 제1 및 제2 에미터 부분의 불순물 도핑 두께와 불순물 도핑 농도에 따라 정해질 수 있다.In addition, the thickness of the masking film 20 and the thickness of the masking film 20 to be removed may be determined according to the impurity doping thickness and the impurity doping concentration of the first and second emitter portions of the selective emitter structure.

이때, 마스킹막(20)에서 제2 부분(22)은 기판(110)에 격자 형태로 위치한 전면 전극부(140)가 형성될 위치에 형성되고 나머지 부분은 제1 부분(21)이 된다. 따라서, 제2 부분(22) 역시 기판(110) 위에 격자 형상으로 배치되고, 고정된 레이저 빔 조사 장치(도시하지 않음)에 전면을 노출한 기판(110)을 이동시켜 원하는 마스킹막(20) 부분을 제거하여 제2 부분(22)을 형성할 수 있다.In this case, the second part 22 of the masking film 20 is formed at a position where the front electrode part 140 positioned in the lattice form on the substrate 110 is formed, and the remaining part becomes the first part 21. Therefore, the second portion 22 is also disposed on the substrate 110 in a lattice shape, and the desired masking film 20 portion is moved by moving the substrate 110 exposed to the front surface to a fixed laser beam irradiation apparatus (not shown). May be removed to form the second part 22.

이와 같이, 레이저 빔의 조사 동작만으로 서로 두께가 상이한 제1 부분(21)과 제2 부분(22)을 갖는 마스킹막(20)이 얻어지므로, 제조 공정이 간단해진다.In this manner, the masking film 20 having the first portion 21 and the second portion 22 having different thicknesses from each other only by the irradiation operation of the laser beam is obtained, thereby simplifying the manufacturing process.

단차가 발생하는 제1 및 제2 부분(21, 22)를 구비한 마스킹막(20)을 얻기 위해, 다른 방법이 적용될 수 있다.Other methods can be applied to obtain the masking film 20 having the first and second portions 21 and 22 where the step occurs.

예를 들어, 식각법이나 사진 식각 공정 등을 이용할 경우 식각을 원치 않은 부분을 식각액, 식각 가스 또는 빛에 노출되는 것을 방지하기 위해 마스킹막위에 마스킹막의 일부를 노출하는 별도의 식각 방지막을 형성하고, 식각액의 종류, 식각 가스의 종류, 식각 시간 또는 노출 시간 등으로 노출된 마스킹막의 식각률을 조절하여 단차를 갖는 마스킹막을 형성할 수 있다.For example, in the case of using an etching method or a photo etching process, a separate etch barrier layer is formed on the masking layer to prevent a portion of the masking layer from being exposed to the etchant, the etching gas, or the light. A masking film having a step may be formed by adjusting the etching rate of the exposed masking film by the type of etching solution, the type of etching gas, the etching time, or the exposure time.

또한, 본 발명의 경우, 레이저 빔의 조사 조건을 이용하여 원하는 두께만큼 마스킹막(20)을 제거하여, 기판(110)의 전면 전체에 마스킹막(20)이 존재하고 두께만 상이한 제1 및 제2 부분(21, 22)의 형성이 가능하다.In addition, in the case of the present invention, the masking film 20 is removed by a desired thickness using the laser beam irradiation conditions, so that the masking film 20 is present on the entire front surface of the substrate 110 and only the first and the second thicknesses differ in thickness. The formation of the two parts 21 and 22 is possible.

다음, 도 3d에 도시한 것처럼, 제1 부분(21)과 제2 부분(22)을 구비한 마스킹막(20) 위에 이온 주입법으로 5가 원소 또는 3가 원소의 불순물을 주입하여 기판(110) 내로 불순물을 주입하여 불순물층(120)을 형성한다. 이때, 불순물층(120)은 위치에 따라 서로 다른 두께를 갖고 있는 부분(120a, 120b)으로 나눠진다.Next, as illustrated in FIG. 3D, impurities of pentavalent elements or trivalent elements are implanted onto the masking film 20 including the first portion 21 and the second portion 22 by ion implantation to form the substrate 110. Impurities are implanted into the impurity layer 120. In this case, the impurity layer 120 is divided into portions 120a and 120b having different thicknesses according to positions.

이때, 부분(120a)의 두께가 부분(120b)의 두께보다 얇고, 부분(120a)는 마스킹막(20)의 제1 부분(21)과 대응하는 기판(110) 부분에 형성되고, 부분(120b)는 마스킹막(20)의 제2 부분(22)과 대응하는 기판(110) 부분에 형성된다.In this case, the thickness of the portion 120a is thinner than the thickness of the portion 120b, and the portion 120a is formed on the portion of the substrate 110 corresponding to the first portion 21 of the masking film 20, and the portion 120b. ) Is formed on a portion of the substrate 110 corresponding to the second portion 22 of the masking film 20.

즉 동일한 가속 에너지를 가지고 이온 주입법으로 불순물을 주입하게 되면, 도달하는 이온의 거리는 동일하기 때문에 마스킹막(20)의 두께가 상대적으로 두꺼운 부분(21)과 접해있는 기판(110) 부분에 이온이 주입되는 두께는 마스킹막(20)의 두께가 상대적으로 얇은 부분(22)과 접해있는 기판(110) 부분에 이온이 주입되는 두께보다 얇게 되어, 기판(110) 위에 위치한 마스킹막(20)의 두께에 따라 서로 다른 도핑 두께를 갖는 선택적 에미터 구조가 형성될 수 있다.That is, when impurities are implanted with the same acceleration energy by ion implantation, the ions are implanted in the portion of the substrate 110 that is in contact with the portion 21 having a relatively thick thickness of the masking film 20 because the distances of ions are the same. The thickness of the masking film 20 becomes thinner than the thickness of implanting ions into the portion of the substrate 110 that is in contact with the relatively thin portion 22, and thus the thickness of the masking film 20 positioned on the substrate 110. Accordingly, selective emitter structures having different doping thicknesses can be formed.

이때, 이온의 가속 에너지는 마스킹막(20)의 두께와 에미터부의 설계에 따라 적절하게 결정되는데 본 발명의 일 실시예로서 약 50keV 내지 90keV의 가속 에너지가 사용된다. At this time, the acceleration energy of the ion is appropriately determined according to the thickness of the masking film 20 and the design of the emitter part. As an embodiment of the present invention, acceleration energy of about 50 keV to 90 keV is used.

본 예의 경우, 마스킹막(20)의 두께가 약 80㎚ 내지 100㎚인 두꺼운 부분(21)과 약 50㎚ 내지 70㎚인 얇은 부분(22)을 구비하고 이들 부분(21, 22)이 단차를 형성한 경우, 약 50keV 내지 90keV의 가속 에너지로 기판(110)에 이온을 주입할 경우 100Ω/sq. 내지 120Ω/sq.의 면저항값을 갖는 제1 에미터 부분(1211)과 30Ω/sq. 내지 50Ω/sq.의 면저항값을 갖는 제2 에미터 부분(1212)이 좀더 안정적으로 형성된다.In this example, the masking film 20 is provided with a thick portion 21 having a thickness of about 80 nm to 100 nm and a thin portion 22 having a thickness of about 50 nm to 70 nm, and these portions 21 and 22 are provided with a step difference. When formed, 100 Ω / sq. When ion is implanted into the substrate 110 at an acceleration energy of about 50 keV to 90 keV. And the first emitter portion 1211 having a sheet resistance value of 120 dB / sq. And 30 dB / sq. The second emitter portion 1212 having a sheet resistance value of ˜50 dB / sq. Is more stably formed.

그런 다음, 기판(110)의 전면 위에 위치하는 제1 부분(21)과 제2 부분(22)을 구비한   Then, with the first portion 21 and the second portion 22 located on the front surface of the substrate 110

마스킹막(20)은 선택적 에미터 구조를 형성하기 위한 마스킹 역할을 하기도 하지만 한편으로 이온 주입 공정 시 기판(110)의 전면이 가속화된 이온에 바로 노출되는 것을 막은 버퍼(buffer) 역할을 한다. 이로 인해, 기판(110)의 전면 위에 위치하는 마스킹막(20)은 기판(110)의 표면에 충돌하는 이온의 방어막으로서 작용한다. 즉, 마스킹막(20)은 이온이 기판 표면에 바로 충돌해 생길 수 있는 손상(damage)을 방지하는 역할을 하므로 이온 충돌로 인해 기판(110)의 표면에 발생하는 손상 부분의 발생 정도가 크게 감소하거나 방지된다.The masking film 20 may also act as a mask for forming a selective emitter structure, but also serves as a buffer that prevents the entire surface of the substrate 110 from being directly exposed to accelerated ions during the ion implantation process. For this reason, the masking film 20 located on the front surface of the substrate 110 acts as a protective film of ions colliding with the surface of the substrate 110. That is, since the masking film 20 serves to prevent damage that may occur due to ions colliding directly with the surface of the substrate, the degree of damage generated on the surface of the substrate 110 due to ion collision is greatly reduced. Or is prevented.

이로 인해, 불순물 도핑 두께가 서로 상이한 부분을 갖는 불순물층(120)이 기판(110)의 전면에 형성된다. 이때, 불순물층(120)은 단지 n형 또는 p형의 불순물이 기판(110) 내부에 물리적으로 주입된 상태이므로, 불순물층(120)의 면 저항값은 수백 Ω/sq.이고, 불순물층(120)은 비활성 상태이므로 태양 전지(11)의 에미터부로서의 기능을 수행하지 못한다. As a result, an impurity layer 120 having portions having different impurity doping thicknesses is formed on the entire surface of the substrate 110. At this time, since the impurity layer 120 is a state in which only n-type or p-type impurities are physically injected into the substrate 110, the surface resistance value of the impurity layer 120 is several hundreds m / sq. 120 is inactive and thus does not function as an emitter of the solar cell 11.

그런 다음, 도 3e에 도시한 것처럼, 불순물층(120)을 구비한 기판(110)을 열처리하여, 기판(110)의 전면에 위치한 불순물층(120)을 활성화시켜 손상된 실리콘(Si) 격자의 재정렬 및 불순물층(120)의 불순물과 실리콘 또는 불순물간의 결합이 행해지도록 하여, 불순물층(120)이 에미터부(121)로서 기능하도록 하고 이온 주입 시 발생한 손상 부위를 치유한다. 이러한 공정 중에 기판(110)의 전면과 후면에 생성된 산화물은 제거된다.Then, as illustrated in FIG. 3E, the substrate 110 having the impurity layer 120 is heat-treated to activate the impurity layer 120 located on the front surface of the substrate 110 to rearrange the damaged silicon (Si) lattice. And the coupling between the impurities of the impurity layer 120 and the silicon or the impurity so that the impurity layer 120 functions as the emitter portion 121 and heals the damage site generated during the ion implantation. During this process, oxides generated on the front and rear surfaces of the substrate 110 are removed.

이처럼, 이온 주입법을 이용하여 불순물 도핑 두께와 불순물 도핑 농도가 서로 상이한 제1 및 제2 에미터 부분(1211, 1212)을 형성할 경우, 이온의 가속 에너지를 제어하여 불순물(이온)의 도핑 두께와 도핑 농도의 제어가 용이하여, 선택적 에미터 구조에서, 저농도 도핑 영역(1211)과 고농도 도핑 영역(1212)의 장점이효과적으로 발휘된다. As such, when the first and second emitter portions 1211 and 1212 having different impurity doping thicknesses and impurity doping concentrations are formed using ion implantation, the acceleration energy of the ions is controlled to control the doping thickness of the impurities (ions). Control of doping concentration As a result, in the selective emitter structure, the advantages of the lightly doped region 1211 and the heavily doped region 1212 are effectively exhibited.

즉, 열 확산법으로 제1 및 제2 에미터 부분을 구비한 에미터부를 형성할 경우, 열확산 시간을 제어하여 에미터부의 도핑 농도와 도핑 두께를 제어하게 된다. 하지만, 이 경우 시간뿐만 아니라 온도에 따라서도 불순물의 도핑 농도와 도핑 두께가 달라지고 또한 불순물의 확산 방향이 기판(110)의 표면에 수직 방향뿐만 아니라 수평 방향으로 이루어지므로, 정확하게 원하는 기판(110)의 부분에 제1 및 제2 에미터 부분의 형성이 곤란하고 불순물의 농도와 불순물 도핑 두께 역시 제어가 곤란하다.That is, when the emitter portion including the first and second emitter portions is formed by the thermal diffusion method, the thermal diffusion time is controlled to control the doping concentration and the doping thickness of the emitter portion. However, in this case, the doping concentration and the doping thickness of the impurity vary depending on not only the time but also the temperature, and the diffusion direction of the impurity is not only perpendicular to the surface of the substrate 110 but also horizontal. It is difficult to form the first and second emitter portions at portions of, and the concentration of impurities and the doping thickness of impurities are also difficult to control.

하지만, 이미 설명한 것처럼, 이온 주입 공정 시, 이온은 주로 가속 에너지의 크기에 따라 기판(110)의 표면의 수직 방향으로 주입되어, 가속 에너지의 제어만으로 이온의 주입 깊이와 주입 농도가 제어된다. 따라서, 원하는 기판(110)의 위치에 원하는 농도를 갖는 제1 및 제2 에미터 부분(1211, 1212)의 형성이 이루어지고, 열 확산법보다 낮은 온도, 예를 들어, 약 400도에서 에미터부(121) 형성 공정이 이루어지므로, 기판(110)의 열화 현상이 감소한다.However, as described above, in the ion implantation process, ions are mainly implanted in the vertical direction of the surface of the substrate 110 according to the magnitude of the acceleration energy, thereby controlling the implantation depth and the implantation concentration of the ions only by controlling the acceleration energy. Accordingly, formation of the first and second emitter portions 1211 and 1212 having a desired concentration at the position of the desired substrate 110 is achieved, and the emitter portion (at a temperature lower than the thermal diffusion method, for example, about 400 degrees) is formed. 121) since the forming process is performed, deterioration of the substrate 110 is reduced.

이처럼, 불순물층(120)의 열처리 공정에 의해, 불순물 도핑 두께, 불순물 도핑 농도 및 면저항값이 서로 상이한 제1 에미터 부분(1211)과 제2 에미터 부분(1212)을 갖는 에미터부(121)가 완성되고, 이때, 마스킹막(20)의 제1 부분(21) 하부에 위치한 기판(110) 부분에는 제1 에미터 부분(1211)이 형성되고, 제2 부분(22) 하부에 위치한 기판(110) 부분에는 제2 에미터 부분(1212)이 형성되며, 제1 에미터 부분(1211)의 불순물 도핑 두께와 불순물 도핑 농도는 제2 에미터 부분(1212)의 불순물 도핑 두께와 불순물 도핑 농도보다 작고, 이로 인해, 제1 에미터 부분(1211)의 면저항값은 제2 에미터 부분(1212)의 면저항값보다 크다. As described above, the emitter part 121 having the first emitter part 1211 and the second emitter part 1212 having different impurity doping thickness, impurity doping concentration, and sheet resistance value from each other by the heat treatment process of the impurity layer 120. In this case, a first emitter portion 1211 is formed on a portion of the substrate 110 positioned below the first portion 21 of the masking film 20, and a substrate disposed below the second portion 22 is formed. A second emitter portion 1212 is formed in the portion 110, and the impurity doping thickness and the impurity doping concentration of the first emitter portion 1211 are greater than the impurity doping thickness and the impurity doping concentration of the second emitter portion 1212. Small, and therefore, the sheet resistance value of the first emitter portion 1211 is greater than the sheet resistance value of the second emitter portion 1212.

이와 같이, 제1 및 제2 부분(21,22)을 구비한 마스킹막(20)에 의해 기판(110) 내부로 주입되는 불순물의 양이 제어되어 불순물 도핑 두께와 불순물 도핑 농도가 서로 상이한 제1 및 제2 에미터 부분(1211, 1212)이 형성될 경우, 마스킹막(20)의 제1 및 제2 부분(21, 22)의 두께는 결국 제1 및 제2 에미터 부분(1211, 1212)의 불순물 도핑 두께와 불순물 도핑 농도에 관련이 있다.As described above, the amount of impurities implanted into the substrate 110 is controlled by the masking film 20 having the first and second portions 21 and 22, so that the impurity doping thickness and the impurity doping concentration are different from each other. And when the second emitter portions 1211 and 1212 are formed, the thicknesses of the first and second portions 21 and 22 of the masking film 20 eventually become the first and second emitter portions 1211 and 1212. Impurity doping thickness and impurity doping concentration.

따라서, 제1 부분(21)의 두께가 약 80㎚ 이상일 경우, 원하는 불순물 농도와 불순물 도핑 두께를 갖는 제1 에미터 부분(1211)의 형성이 좀더 안정적으로 이루어지고, 제1 부분(21)의 두께가 약 100㎚ 이하일 경우, 불필요하게 제1 부분(21)의 두께를 증가시키지 않고 원하는 불순물 농도와 불순물 도핑 두께를 갖는 제1 에미터 부분(1211)의 형성이 이루어지므로 마스킹막(20)의 형성 시간이 좀더 절약된다.Therefore, when the thickness of the first portion 21 is about 80 nm or more, the formation of the first emitter portion 1211 having a desired impurity concentration and impurity doping thickness is more stably formed, and When the thickness is about 100 nm or less, since the first emitter portion 1211 having the desired impurity concentration and impurity doping thickness is formed without unnecessarily increasing the thickness of the first portion 21, the masking film 20 Forming time is further saved.

또한, 제2 부분(22)의 두께가 약 50㎚ 이상 일 경우, 불필요하게 레이저 조사 시간을 증가시켜 제2 부분(22)의 막 두께를 감소시키지 않아도 원하는 불순물 농도와 불순물 도핑 두께를 갖는 제2 에미터 부분(1212)의 형성이 이루어지므로, 제조 시간이 절약되고, 제2 부분(22)의 두께가 약 70㎚ 이하일 경우, 원하는 불순물 농도와 불순물 도핑 두께를 갖는 제2 에미터 부분(1212)의 형성이 좀더 안정적으로 이루어진다. Further, when the thickness of the second portion 22 is about 50 nm or more, the second having the desired impurity concentration and impurity doping thickness without unnecessarily increasing the laser irradiation time to reduce the film thickness of the second portion 22. Since the emitter portion 1212 is formed, manufacturing time is saved, and when the thickness of the second portion 22 is about 70 nm or less, the second emitter portion 1212 having a desired impurity concentration and impurity doping thickness. The formation of is made more stable.

본 예에서, 마스킹막(20)은 불순물층(120) 형성 후 열처리 공정 이전에 제거되었지만, 이와는 달리, 불순물층(120)을 형성한 후 열처리 공정이 이루어진 이후에 제거될 수 있다.In this example, the masking film 20 is removed before the heat treatment process after the impurity layer 120 is formed. Alternatively, the masking film 20 may be removed after the heat treatment process is performed after the impurity layer 120 is formed.

그런 다음, 도 3f에 도시한 것처럼, 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD) 등을 이용하여 기판(110)의 전면에 형성된 에미터부(121) 위에 반사 방지부(130)를 형성한다. 이때, 반사 방지부(120)은 이중막과 같이 다층막 구조를 가질 수 있다. Then, as illustrated in FIG. 3F, the antireflection portion 130 is formed on the emitter portion 121 formed on the front surface of the substrate 110 using plasma enhanced chemical vapor deposition (PECVD) or the like. . In this case, the anti-reflection unit 120 may have a multilayer structure such as a double layer.

다음, 도 3g에 도시한 것처럼, 스크린 인쇄법을 이용하여, 반사 방지부(130)의 해당 부분에 은(Ag)을 포함한 페이스트를 인쇄한 후 건조시켜, 전면전극부 패턴(40)을 형성한다. Next, as illustrated in FIG. 3G, a paste containing silver (Ag) is printed on the corresponding portion of the anti-reflection portion 130 by screen printing and then dried to form the front electrode portion pattern 40. .

이때, 전면전극부 패턴(40)은 전면전극 패턴(41)과 전면 버스바 패턴(42)을 구비하고 있다. 전면전극부 패턴(40)은 제2 에미터 부분(1212) 위에 위치하여, 제2 에미터 부분(1212) 위에서 제2 에미터 부분(1212)을 따라 형성된다.In this case, the front electrode part pattern 40 includes the front electrode pattern 41 and the front bus bar pattern 42. The front electrode pattern 40 is positioned over the second emitter portion 1212 and is formed along the second emitter portion 1212 on the second emitter portion 1212.

다음, 도 3h에 도시한 것처럼, 알루미늄(Al)을 함유하는 페이스트를 스크린 인쇄법으로 인쇄한 후 건조시켜 기판(110)의 후면에 부분적으로 위치하여 후면 전극 패턴(51)을 형성하고, 은(Ag)을 함유하는 페이스트를 스크린 인쇄법으로 인쇄한 후 건조시켜 복수의 전면 버스바를 위한 부분(42)과 대응하는 기판(110)의 후면 위에 후면 버스바 패턴(52)을 형성하여 후면전극부 패턴(50)을 완성한다.Next, as shown in FIG. 3H, a paste containing aluminum (Al) is printed by screen printing and then dried to partially position the back electrode pattern 51 on the back of the substrate 110 to form a silver ( The paste containing Ag) is printed by screen printing and then dried to form a rear busbar pattern 52 on the back of the substrate 110 corresponding to the portion 42 for the plurality of front busbars. Complete 50.

이때, 이들 패턴(40, 50)의 건조 온도는 약 120℃ 내지 약 200℃일 수 있고, 패턴(40, 50)의 형성 순서는 변경 가능하다.At this time, the drying temperature of these patterns 40 and 50 may be about 120 ° C to about 200 ° C, and the order of forming the patterns 40 and 50 may be changed.

그런 다음, 전면전극부 패턴(40)과 후면전극부 패턴(50)이 형성된 기판(110)을 약 750℃ 내지 약 800℃의 온도에서 열처리 공정을 시행한다.Then, the substrate 110 on which the front electrode part pattern 40 and the back electrode part pattern 50 are formed is subjected to a heat treatment process at a temperature of about 750 ° C to about 800 ° C.

이로 인해, 에미터부(121)의 제2 에미터 부분(1212)에 연결되는 복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140), 기판(110)과 전기적으로 연결되는 후면 전극(151)과 기판(110)과 후면 전극(151)에 연결되는 복수의 후면 버스바(152)를 구비한 후면 전극부(150), 그리고 후면 전극(151)과 접해 있는 기판(110)의 후면에 위치한 후면 전계부(172)를 형성하여 태양 전지(11)를 완성한다(도 1 및 도 2).As a result, the front electrode portion 140 and the substrate 110 having the plurality of front electrodes 141 and the plurality of front bus bars 142 connected to the second emitter portion 1212 of the emitter portion 121. The rear electrode 151 having a rear electrode 151 electrically connected to the substrate, a plurality of rear bus bars 152 connected to the substrate 110, and the rear electrode 151, and in contact with the rear electrode 151. The solar cell 11 is completed by forming a rear electric field 172 located at the rear of the substrate 110 (FIGS. 1 and 2).

즉, 열처리 공정에 의해, 전면전극부 패턴(40)에 함유된 납(Pb) 등에 의해, 전면전극부 패턴(40)은 접촉 부위의 반사 방지부(130)를 관통하여 하부에 위치하는 에미터부(121)의 제2 에미터 부분(1212)과 접촉하는 복수의 전면 전극(141)과 복수의 전면 버스바(142)가 형성되어 전면 전극부(140)가 완성된다.That is, by the heat treatment process, the lead electrode pattern 40 is penetrated by the lead (Pb) contained in the front electrode portion pattern 40, and the emitter portion penetrates through the anti-reflection portion 130 at the contact portion. A plurality of front electrodes 141 and a plurality of front busbars 142 contacting the second emitter portion 1212 of 121 are formed to complete the front electrode portion 140.

이때, 전면전극부 패턴(40)의 전면전극 패턴(41)은 복수의 전면 전극(141)이 되고, 전면버스바 패턴(42)은 복수의 전면전극용 버스바(142)가 된다. At this time, the front electrode pattern 41 of the front electrode part pattern 40 becomes the plurality of front electrodes 141, and the front bus bar pattern 42 becomes the plurality of front electrode bus bars 142.

또한, 열처리 공정에 의해, 후면전극부 패턴(50)의 후면 전극 패턴(51)과 후면 버스바 패턴(52)은 각각 후면 전극(151)과 복수의 후면 버스바(152)로 형성되고, 후면전극부 패턴(50)의 후면 전극 패턴(51)에 포함된 알루미늄(Al)이 기판(110)으로 확산되어 기판(110) 내부에 기판(110)보다 높은 불순물 농도를 갖는 불순물부인 후면 전계부(172)가 형성된다. 이로 인해, 후면 전극(151)은 후면 전계부(172)와 접촉하여 기판(110)과 전기적으로 연결된다. 이때, 기판(110)의 후면에 별도의 에미터부(121)가 위치하지 않으므로, 후면 전계부(172)의 물리적인 특성이 향상된다.In addition, by the heat treatment process, the rear electrode pattern 51 and the rear bus bar pattern 52 of the rear electrode part pattern 50 are formed of the rear electrode 151 and the plurality of rear bus bars 152, respectively, Aluminum (Al) included in the back electrode pattern 51 of the electrode part pattern 50 is diffused into the substrate 110 to form a rear electric field part that is an impurity part having a higher impurity concentration than the substrate 110 in the substrate 110. 172 is formed. As a result, the rear electrode 151 is in contact with the rear electric field unit 172 and electrically connected to the substrate 110. In this case, since no emitter unit 121 is positioned on the rear surface of the substrate 110, physical properties of the rear electric field unit 172 are improved.

즉, 기판(110)의 후면에 기판(110)과 다른 도전성 타입을 갖는 에미터부(121)가 존재할 경우, 기판(110)과 동일한 도전성 타입을 갖는 후면 전계부(172)에는 후면 전계부(172)와 다른 도전성 타입을 갖는 불순물, 즉 에미터부(121)에 함유된 불순물이 혼합되어, 후면 전계부(172)의 전계 특성을 약화시켜, 후면 전계부(172)에 의한 전계 효과를 감소시킨다.That is, when the emitter part 121 having a conductivity type different from that of the substrate 110 is present on the rear surface of the substrate 110, the rear electric field part 172 is formed on the rear electric field part 172 having the same conductivity type as the substrate 110. Impurity having a different conductivity type, i.e., impurities contained in the emitter portion 121, is mixed to weaken the electric field characteristics of the rear electric field portion 172, thereby reducing the electric field effect by the rear electric field portion 172.

하지만, 본 예의 경우, 후면 전계부(172)에는 에미터부(121)의 불순물이 혼합되지 않으므로, 후면 전계부(172)의 특성이 향상되어 후면 전계부(172)의 전계 효과는 더욱 향상된다. 따라서, 기판(110)의 후면으로 이동하는 전하의 양이 증가하여 태양 전지(11)의 효율이 향상된다.However, in the present example, since the impurities of the emitter unit 121 are not mixed in the rear electric field unit 172, the characteristics of the rear electric field unit 172 are improved to further improve the electric field effect of the rear electric field unit 172. Therefore, the amount of charge that moves to the rear surface of the substrate 110 is increased to improve the efficiency of the solar cell 11.

열처리 공정 시, 패턴(40, 50)에 함유된 금속 성분과 각 접촉하는 층(121, 110)과의 화학적 결합으로 접촉 저항이 감소하여 전하의 전송 효율이 향상되어 전류 흐름이 증가된다.In the heat treatment process, the contact resistance is reduced by chemical coupling between the metal components contained in the patterns 40 and 50 and the layers 121 and 110 in contact with each other, thereby improving charge transfer efficiency and increasing current flow.

이와 같이, 이온 주입법을 이용하여 기판(110)의 전면에만 에미터부(121)가 형성된다. 따라서, 본 예의 경우, 기판(110)의 후면에 위치하는 에미터부와의 전기적인 연결을 차단하는 측면 분리 공정(edge isolation)이나 기판(110)의 후면에 형성된 에미터부를 제거하기 위한 별도의 공정이 필요하지 않다. 따라서, 태양 전지(11)의 제조 시간이 단축되어, 태양 전지(11)의 생산성이 향상되고 제조 비용이 줄어든다. As such, the emitter part 121 is formed only on the entire surface of the substrate 110 by using the ion implantation method. Therefore, in the present example, the side isolation process of cutting off the electrical connection with the emitter portion located on the rear surface of the substrate 110 or the separate process for removing the emitter portion formed on the rear surface of the substrate 110. This is not necessary. Therefore, the manufacturing time of the solar cell 11 is shortened, productivity of the solar cell 11 is improved, and manufacturing cost is reduced.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

Claims (16)

제1 도전성 타입을 갖는 기판의 한 면 위에 마스킹(masking)막을 형성하는 단계,
상기 마스킹막을 선택적으로 제거하여, 상기 마스킹막을 상기 기판 위에 위치하며 제1 두께를 갖는 제1 부분과 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 구비한 마스킹막으로 형성하는 단계,
이온 주입법으로 상기 제1 및 제2 부분이 위치한 상기 기판에 제1 불순물 도핑 두께를 갖는 제1 에미터 부분과 상기 제1 불순물 도핑 두께보다 큰 제2 에미터 부분을 구비한 에미터부를 형성하는 단계, 그리고
상기 제2 에미터 부분에 연결된 제1 전극과 상기 기판에 연결된 제2 전극을 형성하는 단계
를 포함하는 태양 전지의 제조 방법.Forming a masking film on one side of the substrate having the first conductivity type,
Selectively removing the masking film to form the masking film as a masking film having a first portion on the substrate and having a first portion having a first thickness and a second portion having a second thickness less than the first thickness,
Forming an emitter portion having a first emitter portion having a first impurity doping thickness and a second emitter portion having a larger than the first impurity doping thickness on the substrate where the first and second portions are located by ion implantation; , And
Forming a first electrode connected to the second emitter portion and a second electrode connected to the substrate
Method for manufacturing a solar cell comprising a. 제1항에서,
상기 제1 에미터 부분은 100Ω/sq. 내지 120Ω/sq.의 면저항값을 갖고, 상기 제2 에미터 부분은 30Ω/sq. 내지 50Ω/sq.의 면저항값을 갖는 태양 전지의 제조 방법. In claim 1,
The first emitter portion is 100 μs / sq. To a sheet resistance of 120 kPa / sq., Wherein the second emitter portion is 30 kPa / sq. The manufacturing method of the solar cell which has a sheet resistance value of -50 mA / sq. 제1항에서,
상기 마스킹막 형성 단계는 80㎚ 내지 100㎚의 두께를 갖는 상기 마스킹막을 형성하는 태양 전지의 제조 방법.In claim 1,
The masking film forming step of manufacturing a solar cell to form the masking film having a thickness of 80nm to 100nm. 제3항에서,
상기 에미터부 형성 단계는 50keV 내지 90keV의 가속 에너지로 상기 기판에 상기 이온 주입법을 실시하는 태양 전지의 제조 방법.4. The method of claim 3,
The emitter portion forming step is a method of manufacturing a solar cell to perform the ion implantation method to the substrate with an acceleration energy of 50keV to 90keV. 제1항 또는 제2항에서,
상기 마스킹막은 실리콘 질화막 또는 실리콘 산화막으로 이루어져 있는 태양 전지의 제조 방법.3. The method according to claim 1 or 2,
The masking film is a method of manufacturing a solar cell consisting of a silicon nitride film or a silicon oxide film. 제1항에서,
상기 마스킹막의 제2 부분의 두께는 상기 제1 부분의 두께의 70% 이하인 태양 전지의 제조 방법.In claim 1,
And a thickness of the second portion of the masking film is 70% or less of the thickness of the first portion. 제1항에서,
상기 제1 부분과 상기 제2 부분을 구비한 상기 마스킹막은 상기 기판의 상기 한 면위에 위치한 마스킹막에 선택적으로 레이저 빔을 조사하여 형성되는 태양 전지의 제조 방법.In claim 1,
And the masking film having the first portion and the second portion is formed by selectively irradiating a laser beam to a masking film on one surface of the substrate. 제7항에서,
상기 레이저 빔은 20㎛ 내지 30㎛의 지름을 갖고 있는 스팟(spot) 형태이고,
인접한 두 레이저 스팟의 중첩 크기는 5㎛ 내지 10㎛인 태양 전지의 제조 방법.In claim 7,
The laser beam has a spot shape having a diameter of 20 μm to 30 μm,
A method for manufacturing a solar cell, wherein the overlapping size of two adjacent laser spots is 5 µm to 10 µm. 제8항에서,
상기 레이저 빔은 300㎚ 내지 360㎚의 파장을 갖고 있고 0.5W 내지 1W의 파워(power)를 갖고 있는 태양 전지의 제조 방법.9. The method of claim 8,
The laser beam has a wavelength of 300nm to 360nm and has a power of 0.5W to 1W. 제1항에서,
상기 에미터부 형성 단계는,
상기 이온 주입법으로 상기 제1 부분과 상기 제2 부분을 갖는 상기 마스킹막 위에 이온을 주입하여 상기 기판 내에 불순물층을 형성하는 단계, 그리고
상기 불순물층을 구비한 상기 기판을 열처리하여 상기 불순물층을 상기 에미터부로 형성하는 단계
를 더 포함하는 태양 전지의 제조 방법.In claim 1,
The emitter portion forming step,
Implanting ions on the masking film having the first portion and the second portion by the ion implantation method to form an impurity layer in the substrate, and
Heat-treating the substrate having the impurity layer to form the impurity layer as the emitter portion
Method for producing a solar cell further comprising. 제10항에서,
상기 불순물층은 상기 제1 부분에 대응하는 제1 불순물 부분과 상기 제2 부분에 대응하는 제2 불순물 부분을 갖고, 상기 제1 불순물 부분과 상기 제2 불순물 부분의 이온 주입 두께는 서로 상이한 태양 전지의 제조 방법.11. The method of claim 10,
The impurity layer has a first impurity portion corresponding to the first portion and a second impurity portion corresponding to the second portion, and ion implantation thicknesses of the first impurity portion and the second impurity portion are different from each other. Method of preparation. 제11항에서,
상기 제1 불순물 부분의 이온 주입 두께는 상기 제2 불순물 부분의 이온 주입 두께보다 작은 태양 전지의 제조 방법.12. The method of claim 11,
The ion implantation thickness of the first impurity portion is less than the ion implantation thickness of the second impurity portion. 제10항에서,
상기 불순물층을 형성한 후, 상기 마스킹막을 제거하는 단계를 더 포함하는 태양 전지의 제조 방법. 11. The method of claim 10,
After forming the impurity layer, the method of manufacturing a solar cell further comprising the step of removing the masking film. 제10항에서,
상기 기판의 열처리 후, 상기 마스킹막을 제거하는 단계를 더 포함하는 태양 전지의 제조 방법.11. The method of claim 10,
And removing the masking film after the heat treatment of the substrate. 제1항에서,
상기 에미터부 위에 반사 방지부를 형성하는 단계를 더 포함하고, 상기 제1 전극은 상기 반사 방지부를 관통하여 상기 제2 에미터 부분과 연결되어 있는 태양 전지의 제조 방법.In claim 1,
And forming an anti-reflective portion over the emitter portion, wherein the first electrode is connected to the second emitter portion through the anti-reflective portion. 제1항에서,
상기 제1 전극 및 제2 전극 형성 단계는 상기 제2 전극을 형성할 때 상기 제2 전극과 접하는 상기 기판 내에 전계부를 형성하는 단계를 포함하는 태양 전지의 제조 방법.In claim 1,
The forming of the first electrode and the second electrode includes forming an electric field in the substrate in contact with the second electrode when forming the second electrode.
KR1020110004080A 2011-01-14 2011-01-14 Method for manufacturing solar cell KR20120082664A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110004080A KR20120082664A (en) 2011-01-14 2011-01-14 Method for manufacturing solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110004080A KR20120082664A (en) 2011-01-14 2011-01-14 Method for manufacturing solar cell

Publications (1)

Publication Number Publication Date
KR20120082664A true KR20120082664A (en) 2012-07-24

Family

ID=46714358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110004080A KR20120082664A (en) 2011-01-14 2011-01-14 Method for manufacturing solar cell

Country Status (1)

Country Link
KR (1) KR20120082664A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180064265A (en) * 2016-12-05 2018-06-14 엘지전자 주식회사 Solar cell manufacturing method and solar cell
CN112466961A (en) * 2020-11-19 2021-03-09 晶科绿能(上海)管理有限公司 Solar cell and method for manufacturing same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180064265A (en) * 2016-12-05 2018-06-14 엘지전자 주식회사 Solar cell manufacturing method and solar cell
CN112466961A (en) * 2020-11-19 2021-03-09 晶科绿能(上海)管理有限公司 Solar cell and method for manufacturing same
CN112466961B (en) * 2020-11-19 2024-05-10 晶科绿能(上海)管理有限公司 Solar cell and method for manufacturing same
US11990554B2 (en) 2020-11-19 2024-05-21 Jinko Green Energy (shanghai) Management Co., Ltd. Solar cell and method for producing same

Similar Documents

Publication Publication Date Title
KR101729304B1 (en) Solar cell and method for manufacturing the same
EP2662903B1 (en) Solar cell and method for manufacturing the same
US9368655B2 (en) Solar cell and method for manufacturing the same
KR101745683B1 (en) Solar cell and method for manufacturing the same
KR20130096822A (en) Solar cell and method for manufacturing the same
KR20130136772A (en) Solar cell and method for manufacturing the same
KR101699312B1 (en) Solar cell and manufacturing method thereof
KR100990108B1 (en) Solar cell and method for manufacturing the same
KR101699309B1 (en) Method for manufacturing solar cell
KR101714779B1 (en) Solar cell and manufacturing method thereof
KR101045859B1 (en) Solar cell and manufacturing method thereof
KR101729311B1 (en) Solar cell and method for manufacturing the same
KR101680384B1 (en) Method for manufacturing solar cell
KR101130195B1 (en) Solar cell and method for manufacturing the same
KR101743716B1 (en) Solar cell and method for manufacturing the same
KR101755624B1 (en) Method for manufacturing solar cell
KR20120082664A (en) Method for manufacturing solar cell
KR101798967B1 (en) Method for manufacturing solar cell
KR101690333B1 (en) Solar cell and method for manufacturing the same
KR101149540B1 (en) Solar cell
KR101786982B1 (en) Solar cell and manufacturing method thereof
KR20120037121A (en) Method for manufacturing solar cell
KR101579321B1 (en) Method for manufacturing solar cell
KR101833936B1 (en) Solar cell and method for manufacturing the same
KR101760011B1 (en) Solar cell and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application