KR20120037121A - Method for manufacturing solar cell - Google Patents

Method for manufacturing solar cell Download PDF

Info

Publication number
KR20120037121A
KR20120037121A KR1020100098690A KR20100098690A KR20120037121A KR 20120037121 A KR20120037121 A KR 20120037121A KR 1020100098690 A KR1020100098690 A KR 1020100098690A KR 20100098690 A KR20100098690 A KR 20100098690A KR 20120037121 A KR20120037121 A KR 20120037121A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
solar cell
temperature
aspect ratio
Prior art date
Application number
KR1020100098690A
Other languages
Korean (ko)
Inventor
이경수
최형욱
이기원
하만효
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100098690A priority Critical patent/KR20120037121A/en
Publication of KR20120037121A publication Critical patent/KR20120037121A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

PURPOSE: A method for manufacturing a solar battery is provided to improve the efficiency of the solar battery by maintaining the shape of a protrusion part in optimum shape after eliminating a damaged point. CONSTITUTION: A texturing surface equipped with a plurality of protrusion parts(21) having first aspect ratio on the surface of a substrate of a first conductivity type. A damaged point of the texturing surface is eliminated by eliminating a part of the texturing surface. A final texturing surface equipped with a plurality of protrusion parts(211) having second aspect ratio which is smaller than the first aspect ratio is formed. An emitter part of a second conductivity type which is an opposite type with the first conductivity type is formed by injecting impurities to the substrate. A first electrode is connected to the emitter part and a second electrode is connected to the substrate.

Description

태양 전지의 제조 방법{METHOD FOR MANUFACTURING SOLAR CELL}Manufacturing method of solar cell {METHOD FOR MANUFACTURING SOLAR CELL}

본 발명은 태양 전지의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다. Typical solar cells have a semiconductor portion that forms a p-n junction by different conductive types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.When light is incident on the solar cell, a plurality of electron-hole pairs are generated in the semiconductor unit, and the generated electron-hole pairs are separated into electrons and holes charged by a photovoltaic effect, and the electrons are n-type. Move toward the semiconductor portion, and holes move toward the p-type semiconductor portion. The moved electrons and holes are collected by different electrodes connected to the n-type and p-type semiconductor parts, respectively, and are obtained by connecting these electrodes with wires.

본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키는 것이다. The technical problem to be achieved by the present invention is to improve the efficiency of the solar cell.

본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 불량율을 감소시키는 것이다. Another technical problem to be achieved by the present invention is to reduce the defective rate of solar cells.

본 발명의 한 특징에 따른 태양 전지의 제조 방법은 건식 식각법을 이용하여 제1 도전성 타입의 기판의 면에 각각 제1 종횡비를 갖는 복수의 돌출부를 구비한 텍스처링 표면을 형성하는 단계, 상기 텍스처링 표면의 일부를 제거하여 상기 건식 식각 시 발생하는 상기 텍스처링 표면의 손상 부분을 제거함으로써 상기 제1 종횡비보다 작은 제2 종횡비를 갖는 복수의 돌출부를 구비한 최종 텍스처링 표면을 형성하는 단계, 상기 기판에 불순물을 주입하여 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 에미터부를 형성하는 단계, 그리고 상기 에미터부와 연결되는 제1 전극과 상기 기판과 연결되는 제2 전극을 형성하는 단계를 포함하고, 상기 제1 종횡비는 1.5 내지 2.5이고, 상기 제2 종횡비는 1이다. According to an aspect of the present invention, there is provided a method of manufacturing a solar cell, the method comprising: forming a texturing surface having a plurality of protrusions each having a first aspect ratio on a surface of a substrate of a first conductivity type using a dry etching method, the texturing surface Removing a portion of the to form a final texturing surface having a plurality of protrusions having a second aspect ratio less than the first aspect ratio by removing damaged portions of the texturing surface that occur during the dry etching; Implanting to form an emitter portion of a second conductivity type opposite to the first conductivity type, and forming a first electrode connected to the emitter portion and a second electrode connected to the substrate; The first aspect ratio is 1.5 to 2.5, and the second aspect ratio is one.

상기 건식 식각법은 반응성 이온 식각법일 수 있다.The dry etching method may be a reactive ion etching method.

상기 건식 식각법은 플루오린계 가스(SF6), 염소 가스(Cl2) 및 산소 가스(O2)를 혼합한 혼합 가스를 사용하고, 상기 플루오린계 가스(SF6)에 대한 상기 산소 가스(O2)의 비는 0.8 내지 1.2이고, 상기 염소 가스(Cl2)에 대한 상기 산소 가스(O2)의 비는 0.4 내지 0.8일 수 있다.The dry etching method uses a mixed gas of fluorine-based gas (SF 6 ), chlorine gas (Cl 2 ) and oxygen gas (O 2 ), and the oxygen gas (O) with respect to the fluorine-based gas (SF 6 ). The ratio of 2 ) may be 0.8 to 1.2, and the ratio of the oxygen gas (O 2 ) to the chlorine gas (Cl 2 ) may be 0.4 to 0.8.

상기 텍스처링 표면의 손상 부분은 습식 식각법으로 제거될 수 있다.Damaged portions of the texturing surface can be removed by wet etching.

상기 특징에 따른 태양 전지의 제조 방법은 상기 에미터부 위에 반사 방지부를 형성하는 단계를 더 포함할 수 있다.The method of manufacturing a solar cell according to the above feature may further include forming an anti-reflection portion on the emitter portion.

상기 제1 전극 및 제2 전극 형성 단계는, 상기 반사 방지부 위에 제1 전극용 페이스트(paste)를 도포한 후 제1 온도로 열처리하는 단계, 상기 반사 방지부의 반대쪽에 위치하는 상기 기판 위에 제2 전극용 페이스트를 도포한 후 제2 온도로 열처리하는 단계, 그리고 상기 제1 전극용 페이스트와 상기 제2 전극용 페이스트를 구비한 상기 기판을 제3 온도로 열처리하는 단계를 포함할 수 있다.The forming of the first electrode and the second electrode may include applying a first electrode paste on the anti-reflection portion and then performing heat treatment at a first temperature, and forming a second electrode on the substrate opposite to the anti-reflection portion. And applying the electrode paste, followed by heat treatment at a second temperature, and heat treating the substrate including the first electrode paste and the second electrode paste at a third temperature.

상기 제1 온도와 상기 제2 온도는 동일할 수 있다.The first temperature and the second temperature may be the same.

상기 제3 온도는 상기 제1 온도와 상기 제2 온도보다 높을 수 있다.The third temperature may be higher than the first temperature and the second temperature.

상기 제1 전극용 페이스트는 은(Ag)을 함유할 수 있고, 납(Pb)을 더 함유할 수 있다.The first electrode paste may contain silver (Ag) and may further contain lead (Pb).

상기 제2 전극용 페이스트는 알루미늄(Al)을 함유할 수 있다.The second electrode paste may contain aluminum (Al).

이러한 특징에 따르면, 기판에 형성된 돌출부의 형상이 건식 식각으로 인해 손상된 손상 부분의 제거 후에도 최적 상태를 유지하므로, 태양 전지의 효율이 향상되고, 제1 전극 형성 시, 전극 형성 면적이 증가하므로 션트 불량율이 감소한다.According to this feature, since the shape of the protrusion formed on the substrate is maintained even after removal of the damaged part due to the dry etching, the efficiency of the solar cell is improved, and when forming the first electrode, the electrode formation area increases so that the shunt defect rate is increased. This decreases.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3f는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 도면이다.
도 4는 본 발명의 한 실시예에 따라 건식 식각으로 텍스처링 표면에 형성된후 텍스처링 표면의 손상 부분이 습식 식각으로 제거될 때, 각 요철부에서 제거되는 두께를 개략적으로 도시한 도면이다.1 is a partial perspective view of a solar cell according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1 taken along line II-II.
3A to 3F are views sequentially illustrating a method of manufacturing a solar cell according to one embodiment of the present invention.
4 is a view schematically illustrating a thickness removed at each uneven portion when a damaged portion of the texturing surface is removed by wet etching after being formed on the texturing surface by dry etching according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.Next, a solar cell according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.A solar cell according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(11)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함]에 위치한 에미터부(emitter region)(121), 에미터부(121) 위에 위치하는 반사 방지부(131), 에미터부(121)와 연결되어 있는 전면 전극부(140), 빛이 입사되지 않고 입사면의 반대 쪽에 위치한 기판(110)의 면인 비입사면[이하, '후면(rear surface)'이라 함]에 위치하는 후면 전계(back surface field, BSF)부(BSF region)(172), 그리고 기판(110)의 후면 위에 위치하는 후면 전극부(150)를 구비한다. 1 and 2, a solar cell 11 according to an exemplary embodiment of the present invention has an incident surface (hereinafter, referred to as a 'front surface') that is a surface of a substrate 110 and a substrate 110 to which light is incident. The emitter region 121 positioned at the term "reflection", the antireflection portion 131 positioned at the emitter portion 121, the front electrode portion 140 connected to the emitter portion 121, and light are incident. The back surface field (BSF region) 172 positioned on a non-incidence surface (hereinafter referred to as a 'rear surface'), which is a surface of the substrate 110 positioned opposite to the incident surface. And a rear electrode part 150 positioned on the rear surface of the substrate 110.

기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 본 실시예에서, 실리콘은 다결정 실리콘이지만, 단결정 실리콘일 수 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 함유한다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.The substrate 110 is a semiconductor substrate made of silicon of a first conductivity type, for example a p-type conductivity type. In this embodiment, the silicon is polycrystalline silicon, but may be single crystal silicon. When the substrate 110 has a p-type conductivity type, it contains impurities of trivalent elements such as boron (B), gallium (Ga), indium (In), and the like. Alternatively, the substrate 110 may be of an n-type conductivity type or may be made of a semiconductor material other than silicon. When the substrate 110 has an n-type conductivity type, the substrate 110 may contain impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb).

이러한 기판(110)의 전면은 텍스처링(texturing)되어 복수의 돌출부(21)를 구비한 요철면인 텍스처링 표면(textured surface)을 갖는다. The front surface of this substrate 110 is textured to have a textured surface that is an uneven surface having a plurality of protrusions 21.

본 실시예에서, 복수의 돌출부(21)는 각각 수백 나노미터 크기, 예를 들어, 약 300㎚ 내지 약 500㎚의 최대 지름(a)과 높이(b)를 가질 수 있다. 본 실시예에서, 각 돌출부(21)의 종횡부(aspect ratio)(b/a)는 약 1.0이다.In the present embodiment, the plurality of protrusions 21 may each have a maximum diameter (a) and height (b) of several hundred nanometers in size, for example, from about 300 nm to about 500 nm. In this embodiment, the aspect ratio b / a of each protrusion 21 is about 1.0.

복수의 돌출부(21)를 구비한 텍스처링 표면에 의해, 빛에 대한 태양 전지(11)의 반사 방지 효율이 크게 향상되어, 태양 전지(11) 내부로 입사되는 빛의 양이 증가한다.By the texturing surface with the plurality of protrusions 21, the antireflection efficiency of the solar cell 11 with respect to light is greatly improved, thereby increasing the amount of light incident into the solar cell 11.

에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 기판(110)에 도핑(doping)된 영역으로, 입사면인 기판(110)의 전면에 위치한다. 따라서 제2 도전성 타입의 에미터부(121)는 기판(110) 중 제1 도전성 타입 부분과 p-n 접합을 이룬다.The emitter part 121 is a region in which impurities of a second conductivity type, for example, an n-type conductivity type, which are opposite to the conductivity type of the substrate 110 are doped to the substrate 110, and the substrate is an incident surface. Located in front of the (110). Accordingly, the emitter portion 121 of the second conductivity type forms a p-n junction with the first conductivity type portion of the substrate 110.

이미 설명한 것처럼, 기판(110)의 전면이 복수의 돌출부(21)를 구비한 텍스처링 표면이므로, 기판(110)에 도핑된 에미터부(121)의 표면 역시 복수의 돌출부(21)를 구비한 요철면이고, 기판(110)의 제1 도전성 타입 부분과 에미터부(121) 간의 경계면, 즉, 기판(110)과 에미터부(121)의 접합면(즉, p-n 접합면) 역시 기판(110)의 표면 형상에 영향을 받아 기판(110)의 표면과 유사하게 요철면을 갖는다.As described above, since the front surface of the substrate 110 is a textured surface having a plurality of protrusions 21, the surface of the emitter portion 121 doped with the substrate 110 also has an uneven surface having a plurality of protrusions 21. The interface between the first conductive type portion of the substrate 110 and the emitter portion 121, that is, the junction surface of the substrate 110 and the emitter portion 121 (that is, the pn junction surface) is also the surface of the substrate 110. It is affected by the shape and has an uneven surface similar to the surface of the substrate 110.

기판(110)과 에미터부(121)와의 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(121)가 n형일 경우, 분리된 정공은 기판(110) 쪽으로 이동하고 분리된 전자는 에미터부(121) 쪽으로 이동한다.Due to the built-in potential difference due to the pn junction between the substrate 110 and the emitter portion 121, the electron-hole pairs, which are charges generated by light incident on the substrate 110, are electrons and holes. Separately, electrons move toward n-type and holes move toward p-type. Therefore, when the substrate 110 is p-type and the emitter portion 121 is n-type, the separated holes move toward the substrate 110 and the separated electrons move toward the emitter portion 121.

에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(121)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(121)쪽으로 이동한다.Since the emitter portion 121 forms a pn junction with the substrate 110, unlike the present embodiment, when the substrate 110 has an n-type conductivity type, the emitter portion 121 has a p-type conductivity type. . In this case, the separated electrons move toward the substrate 110 and the separated holes move toward the emitter part 121.

에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)는 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.When the emitter portion 121 has an n-type conductivity type, the emitter portion 121 may be formed by doping the substrate 110 with impurities of a pentavalent element, and conversely, when the emitter portion 121 has a p-type conductivity type, The dopant may be formed by doping the substrate 110 with impurities.

에미터부(121) 위에 반사 방지부(130)는 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx) 등으로 이루어질 수 있다. 반사 방지부(131)는 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 본 실시예에서, 반사 방지부(130)는 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다.The anti-reflection portion 130 on the emitter portion 121 may be formed of a silicon nitride layer (SiNx), a silicon oxide layer (SiOx), or the like. The anti-reflection unit 131 increases the efficiency of the solar cell 1 by reducing the reflectance of light incident on the solar cell 1 and increasing selectivity of a specific wavelength region. In the present embodiment, the anti-reflection unit 130 may have a single layer structure but may have a multilayered layer structure such as a double layer, and may be omitted as necessary.

전면 전극부(140)는 복수의 전면 전극(141)과 복수의 전면 전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.The front electrode unit 140 includes a plurality of front electrodes 141 and a plurality of front bus bars 142 connected to the plurality of front electrodes 141.

복수의 전면 전극(141)은 에미터부(121)와 전기적 및 물리적으로 연결되어 있고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 전면 전극(141)은 에미터부(121) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.The front electrodes 141 are electrically and physically connected to the emitter unit 121 and are spaced apart from each other and extend in parallel in a predetermined direction. The front electrodes 141 collect electric charges, for example, electrons moved toward the emitter part 121.

복수의 전면 버스바(142)는 에미터부(121)와 전기적 및 물리적으로 연결되어 있고 복수의 전면 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다.The plurality of front bus bars 142 are electrically and physically connected to the emitter unit 121 and extend in parallel in a direction crossing the plurality of front electrodes 141.

이때, 복수의 전면 버스바(142)는 복수의 전면 전극(141)과 동일 층에 위치하여 각 전면 전극(141)과 교차하는 지점에서 해당 전면 전극(141)과 전기적 및 물리적으로 연결되어 있다. In this case, the plurality of front bus bars 142 are positioned on the same layer as the plurality of front electrodes 141 and are electrically and physically connected to the corresponding front electrodes 141 at points crossing the front electrodes 141.

따라서, 도 1 및 도 2에 도시한 것처럼, 복수의 전면 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 전면 전극부(140)는 기판(110)의 전면에 격자 형태로 위치한다.Thus, as shown in FIGS. 1 and 2, the plurality of front electrodes 141 have a stripe shape extending in the horizontal or vertical direction, and the plurality of front bus bars 142 extend in the vertical or horizontal direction. It has a stripe shape, the front electrode portion 140 is located in a grid form on the front surface of the substrate 110.

복수의 전면 버스바(142)는 접촉한 에미터부(121)의 부분으로부터 이동하는 전하뿐만 아니라 복수의 전면 전극(141)에 의해 수집되어 이동하는 전하를 수집한다. The plurality of front busbars 142 collects not only charges moving from the part of the emitter portion 121 in contact but also charges collected and moved by the plurality of front electrodes 141.

각 전면 버스바(142)는 교차하는 복수의 전면 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 하므로, 각 전면 버스바(142)의 폭은 각 전면 전극(141)의 폭보다 크다.Since each front busbar 142 must collect charges collected by the plurality of front electrodes 141 that cross each other and move them in a desired direction, the width of each front busbar 142 is greater than the width of each front electrode 141. Big.

복수의 전면 버스바(142)는 외부 장치와 연결되어 있으므로, 복수의 전면 버스바(142)에 의해 수집된 전하(예, 전자)는 외부 장치로 출력된다. Since the plurality of front busbars 142 are connected to an external device, charges (eg, electrons) collected by the plurality of front busbars 142 are output to the external device.

복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140)는 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져 있다. The front electrode part 140 including the plurality of front electrodes 141 and the plurality of front bus bars 142 is made of at least one conductive material such as silver (Ag).

도 1 및 도 2에서, 기판(110)에 위치하는 전면 전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.1 and 2, the number of the front electrode 141 and the front busbar 142 positioned on the substrate 110 is only one example, and may be changed in some cases.

이처럼, 에미터부(121)와 전기적 및 물리적으로 연결되어 있는 전면 전극부(140)로 인해, 반사 방지부(130)는 전면 전극부(140)가 위치하지 않는 에미터부(121) 위에 위치한다.As such, due to the front electrode portion 140 electrically and physically connected to the emitter portion 121, the anti-reflection portion 130 is positioned on the emitter portion 121 where the front electrode portion 140 is not located.

후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 기판(110)에 도핑된 영역, 예를 들면, P+ 영역이다. The backside electric field 172 is a region in which impurities of the same conductivity type as the substrate 110 are doped to the substrate 110 at a higher concentration than the substrate 110, for example, a P + region.

이러한 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동은 방해되는 반면, 후면 전계부(172) 쪽으로의 정공 이동은 좀더 용이해진다. 따라서, 후면 전계부(172)는 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 후면 전극부(150)로의 전하 이동량을 증가시킨다.The potential barrier is formed due to the difference in the impurity concentration between the first conductive region and the backside electric field 172 of the substrate 110, thereby preventing electron movement toward the backside electric field 172, which is the direction of movement of holes. The hole movement toward the rear electric field 172 becomes easier. Accordingly, the backside electric field 172 reduces the amount of charge lost due to the recombination of electrons and holes in the backside and the vicinity of the substrate 110, and accelerates the movement of the desired charge (eg, holes) to form the backside electrode 150. Increase the amount of charge transfer to

후면 전극부(150)는 후면 전극(151)과 후면 전극(151)과 연결되어 있는 복수의 후면 버스바(152)를 구비한다.The rear electrode unit 150 includes a rear electrode 151 and a plurality of rear bus bars 152 connected to the rear electrode 151.

후면 전극(151)은 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 기판(110)의 후면 전체에 위치한다. 대안적인 예에서, 후면 전극(151)은 기판(110)의 후면 가장자리 부분에 위치하지 않을 수 있다.The rear electrode 151 is in contact with the rear electric field unit 172 positioned at the rear of the substrate 110, and is substantially positioned over the entire rear surface of the substrate 110 except for the portion where the rear bus bar 152 is positioned. In an alternative example, the back electrode 151 may not be located at the back edge portion of the substrate 110.

후면 전극(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다. The rear electrode 151 contains a conductive material such as aluminum (Al).

이러한 후면 전극(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.The back electrode 151 collects charges, for example, holes, moving from the back field 172.

이때, 후면 전극(151)이 기판(110)보다 높은 불순물 농도를 갖는 후면 전계부(172)와 접촉하고 있으므로, 기판(110), 즉 후면 전계부(172)와 후면 전극(151) 간의 접촉 저항이 감소하여 기판(110)으로부터 후면 전극(151)으로의 전하 전송 효율이 향상된다.In this case, since the rear electrode 151 is in contact with the rear electric field unit 172 having a higher impurity concentration than the substrate 110, the contact resistance between the substrate 110, that is, the rear electric field unit 172 and the rear electrode 151 is increased. This decrease improves the charge transfer efficiency from the substrate 110 to the back electrode 151.

복수의 후면 버스바(152)는 후면 전극(151)이 위치하지 않는 기판(110)의 후면 위에 위치하며 인접한 후면 전극(151)과 연결되어 있다. The plurality of rear bus bars 152 are positioned on the rear surface of the substrate 110 where the rear electrode 151 is not located and are connected to the adjacent rear electrode 151.

또한, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주본다.In addition, the plurality of rear bus bars 152 may face the plurality of front bus bars 142 with respect to the substrate 110.

복수의 후면 버스바(152)는 복수의 전면 버스바(142)와 유사하게, 후면 전극(151)으로부터 전달되는 전하를 수집한다.The plurality of rear busbars 152 collects charges transferred from the rear electrode 151, similar to the plurality of front busbars 142.

복수의 후면 버스바(152) 역시 외부 장치와 연결되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 외부 장치로 출력된다. The plurality of rear busbars 152 are also connected to an external device, and the charges (eg, holes) collected by the plurality of rear busbars 152 are output to the external device.

이러한 복수의 후면 버스바(152)는 후면 전극(151)으로부터 전달된 전하를 외부 장치로 출력해야 하므로, 후면 전극(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유한다.Since the plurality of rear busbars 152 have to output the electric charges transferred from the rear electrode 151 to an external device, the plurality of rear busbars 152 may be made of a material having a better conductivity than the rear electrode 151, for example, silver (Ag). At least one conductive material, such as

대안적인 예에서, 후면 전극(151)은 후면 버스바(152)가 위치한 기판(110)의 후면 부분에도 위치할 수 있고, 이 경우, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주보며 후면 전극(151) 위에 위치한다. 이때, 경우에 따라 후면 전극(151)은 후면의 가장 자리 부분을 제외한 실질적인 후면 전체 면에 위치할 수 있다. In an alternative example, the rear electrode 151 may also be located in the rear portion of the substrate 110 where the rear busbar 152 is located, in which case the plurality of rear busbars 152 are centered on the substrate 110. In order to face the plurality of front busbars 142 to correspond to the rear electrode 151 is located. In this case, in some cases, the rear electrode 151 may be located on the entire rear surface of the rear surface except for the edge portion of the rear surface.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)의 동작은 다음과 같다.The operation of the solar cell 1 according to the present embodiment having such a structure is as follows.

태양 전지(1)로 빛이 조사되어 반사 방지부(130)를 통해 반도체부인 에미터부(121)와 기판(110)으로 입사되면 빛 에너지에 의해 반도체의 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 텍스처링 표면과 반사 방지부(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다. When light is irradiated onto the solar cell 1 and incident on the emitter portion 121, which is a semiconductor portion, and the substrate 110 through the anti-reflection portion 130, electron-hole pairs are generated on the substrate 110 of the semiconductor by light energy. . At this time, the reflection loss of the light incident on the substrate 110 by the texturing surface of the substrate 110 and the anti-reflection portion 130 is reduced, thereby increasing the amount of light incident on the substrate 110.

이들 전자-정공 쌍은 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(121)와 p형의 도전성 타입을 갖는 기판(110) 쪽으로 각각 이동한다. 이처럼, 에미터부(121) 쪽으로 이동한 전자는 복수의 전면 전극(141)과 복수의 전면 버스바(142)에 의해 수집되어 복수의 전면 버스바(142)를 따라 이동하고, 기판(110) 쪽으로 이동한 정공은 인접한 후면 전극(151)와 복수의 후면 버스바(152)에 의해 수집되어 복수의 후면 버스바(152)를 따라 이동한다. 이러한 전면 버스바(142)와 후면 버스바(152)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.These electron-hole pairs are separated from each other by the pn junction of the substrate 110 and the emitter portion 121 so that the electrons and holes are, for example, the emitter portion 121 having the n-type conductivity type and the p-type conductivity. Respectively move toward the substrate 110 having the type. As such, the electrons moved toward the emitter unit 121 are collected by the plurality of front electrodes 141 and the plurality of front busbars 142, move along the plurality of front busbars 142, and toward the substrate 110. The moved holes are collected by the adjacent rear electrode 151 and the plurality of rear busbars 152 and move along the plurality of rear busbars 152. When the front bus bar 142 and the rear bus bar 152 are connected with a conductive wire, a current flows, which is used as power from the outside.

이때, 텍스처링 표면의 각 돌출부(21)의 종횡비가 약 1.0이므로, 기판(110)의 표면 및 그 부근에서 발생하는 전하의 재결합 손실량과 전면 전극부와 에미터부(121)와의 접촉 불량 등의 문제가 감소한다.At this time, since the aspect ratio of each protrusion 21 of the texturing surface is about 1.0, problems such as the amount of recombination loss of charge occurring on the surface of the substrate 110 and its vicinity, and poor contact between the front electrode portion and the emitter portion 121 may occur. Decreases.

다음, 도 3a 내지 도 3f 및 도 4를 참고로 하여, 본 발명의 한 실시예에 따른 태양 전지(1)의 제조 방법에 대하여 설명한다. Next, a method of manufacturing the solar cell 1 according to one embodiment of the present invention will be described with reference to FIGS. 3A to 3F and FIG. 4.

먼저, 도 3a에 도시한 것처럼, 반응성 이온 식각법(reaction ion etching, RIE) 등과 같은 건식 식각법을 이용하여 노출된 기판(110)의 한 면, 예를 들어 입사면인 기판(110)의 전면을 식각하여 복수의 돌출부(211)를 갖는 텍스처링 표면을 형성한다.First, as illustrated in FIG. 3A, a front surface of the substrate 110 that is one surface of the exposed substrate 110 using a dry etching method such as reactive ion etching (RIE), for example, an incident surface. Is etched to form a texturing surface having a plurality of protrusions 211.

이때, 기판(110)은 p형 다결정 실리콘으로 이루어진 기판이지만, 이에 한정되지 않고, 단결정 또는 비정질 실리콘으로 이루어진 기판일 수 있고, 기판(110)의 도전성 타입 역시 n형일 수 있다. At this time, the substrate 110 is a substrate made of p-type polycrystalline silicon, but is not limited thereto, and may be a substrate made of single crystal or amorphous silicon, and the conductivity type of the substrate 110 may also be n-type.

반응성 이온 식각법을 이용하여 기판(110)의 입사면을 텍스처링하기 위해, 먼저, 공정실(도시하지 않음)에 기판(110)을 위치시킨 후, 플루오린계 가스(SF6), 염소 가스(Cl2) 및 산소 가스(O2)를 혼합한 혼합 가스(SF6/Cl2/ O2)인 식각 가스를 공정실에 주입한다.In order to texture the incident surface of the substrate 110 using reactive ion etching, first, the substrate 110 is placed in a process chamber (not shown), and then fluorine-based gas SF 6 and chlorine gas (Cl). 2 ) and an etching gas, which is a mixed gas (SF 6 / Cl 2 / O 2 ) obtained by mixing oxygen gas (O 2 ), is injected into the process chamber.

이때, 플루오린계 가스(SF6)에 대한 산소 가스(O2)의 비는 약 0.8 내지 1.2이고, 염소 가스(Cl2)에 대한 산소 가스(O2)의 비는 약 0.4 내지 0.8이다. 또한 공정실의 내부 압력은 약 0.1 내지 0.4 Torr이다.At this time, the ratio of the oxygen gas (O 2) for a ratio of about 0.8 to 1.2 of oxygen gas (O 2), chlorine gas (Cl 2) of the Fluoro ringye gas (SF 6) is from about 0.4 to 0.8. In addition, the internal pressure of the process chamber is about 0.1 to 0.4 Torr.

그런 다음, 기판(110) 사이에 설치된 두 개의 전극(도시하지 않음)에 해당 크기의 전력을 인가하여, 두 전극 사이의 공간에 원료 가스에 기초한 플라즈마를 생성된다.Then, power of a corresponding size is applied to two electrodes (not shown) provided between the substrates 110 to generate a plasma based on the source gas in the space between the two electrodes.

이때, 플로오린계 가스((SF6)는 실리콘(Si) 원자간 결합 거리보다 짧은 이온 반경을 갖고 있어 방위면에 무관하게 실리콘 원자의 결합을 용이하게 끊을 수 있고, 이로 인해, 플로오린계 가스((SF6)는 실리콘(Si)의 식각을 용이하게 한다. At this time, the fluorine-based gas (SF 6 ) has an ion radius shorter than the bond distance between the silicon (Si) atoms, thereby easily disassociating the silicon atoms irrespective of the azimuth surface, and thus, the fluorine-based gas (SF 6 ) facilitates etching of silicon (Si).

반면, 염소(Cl)의 이온 반경은 실리콘(Si) 원자간 결합 거리보다 크기 때문에, 플루오린계 가스(SF6)에 비해 실리콘 원자의 결합을 용이하게 끊을 수 없다. 이로 인해, 염소 가스(Cl2)는 플로오린계 가스((SF6)보다 실리콘(Si)의 식각을 용이하게 행할 수 있다. On the other hand, since the ion radius of chlorine (Cl) is larger than the bond distance between silicon (Si) atoms, the bonding of silicon atoms cannot be easily broken as compared with fluorine-based gas (SF 6 ). For this reason, the chlorine gas Cl 2 can more easily etch silicon (Si) than the fluorine-based gas (SF 6 ).

또한, 산소 가스(O2)는 산소 입자가 부착된 부분의 식각 동작을 방해하는 마스크(mask) 역할을 수행한다. 즉, 산소 가스(O2)는 실리콘(Si)의 식각 동작을 방해한다.In addition, the oxygen gas O 2 serves as a mask that prevents the etching operation of the portion to which the oxygen particles are attached. That is, the oxygen gas O 2 interferes with the etching operation of the silicon Si.

이로 인해, 본 실시예와 같은 혼합 가스(SF6/Cl2/ O2)를 이용할 경우, 플루오린계 가스(SF6)와 염소 가스(Cl2)에 의한 기판(110)의 식각 속도가 서로 상이하고, 이에 더하여 산소 가스(O2)의 산소 입자가 존재하는 부분과 그렇지 않은 부분의 식각 상태가 서로 상이하여, 기판(110)의 입사면에 불규칙한 형상의 복수의 돌출부(211)를 구비한 텍스처링 표면이 형성된다.Therefore, when using the mixed gas (SF 6 / Cl 2 / O 2 ) as in the present embodiment, the etching rate of the substrate 110 by the fluorine-based gas (SF 6 ) and chlorine gas (Cl 2 ) is different from each other In addition, the etching state of the portion where the oxygen particles of the oxygen gas (O 2 ) is present and the other portions thereof are different from each other, and thus texturing having a plurality of protrusions 211 having irregular shapes on the incident surface of the substrate 110. The surface is formed.

이러한, 반응성 이온 식각법을 통해 형성된 돌출부(211)의 각 최대 지름과 높이는 각각 약 300㎚ 내지 500㎚이고, 각 돌출부(211)의 종횡비는 약 1.5 내지 2.5이다.Each of the maximum diameters and heights of the protrusions 211 formed through the reactive ion etching method is about 300 nm to 500 nm, respectively, and the aspect ratio of each protrusion 211 is about 1.5 to 2.5.

다음, 도 3b에 도시한 것처럼, 플라즈마를 이용한 반응성 이온 식각법으로 기판(110)에 텍스처링 표면을 형성할 때 플라즈마에 함유된 이온(ion)에 의해 손상된 기판(110)의 손상 부분을 습식 식각법을 이용하여 제거한다.Next, as shown in FIG. 3B, when the texturing surface is formed on the substrate 110 by a reactive ion etching method using plasma, a wet etching method may be performed on the damaged portion of the substrate 110 damaged by ions contained in the plasma. Remove with.

즉, 반응성 이온 식각 시, 기판(110)에 대한 이온의 물리적인 충돌로 인해 기판(110)의 표면 부근에서 실리콘의 화학적 결합이 끊어지거나 손상되어 비정상적인 결합을 갖는 손상 부분이 발생한다. 이러한 비정상적인 결합은 기판(110)에서 생성된 전자와 정공과 같은 전하와의 재결합으로 인해 태양 전지의 동작 효율을 감소시킨다. 따라서 본 실시예에서는 습식 식각법을 이용하여 반응성 이온 식각 시 발생한 손상 부분을 제거한다. That is, during reactive ion etching, a chemical collision of silicon is broken or damaged near the surface of the substrate 110 due to a physical collision of ions with respect to the substrate 110, resulting in a damaged portion having an abnormal bond. Such abnormal coupling reduces the operating efficiency of the solar cell due to recombination of charges such as holes and electrons generated in the substrate 110. Therefore, the present embodiment removes the damage portion generated during the reactive ion etching by using a wet etching method.

이때, KOH와 같은 알칼리(alkali) 용액이나, HF와 HNO3를 혼합한 산성 용액을 이용하여 손상 부분을 제거할 수 있다.At this time, the damaged portion may be removed by using an alkali solution such as KOH or an acid solution in which HF and HNO 3 are mixed.

일반적으로 습식 식각법을 실행할 경우, 도 4에 도시한 것처럼, 돌출부(211)의 측면 부분이나 골짜기(valley) 부분에서 식각되는 식각 두께(d1, d2)보다 꼭대기(tip) 부분의 식각 두께(d3)가 훨씬 크다. 결국, 각 돌출부(211)의 골짜기 부분이나 측면 부분에서 식각되는 양보다 꼭대기 부분에서 식각되는 양이 훨씬 많게 되어, 습식 식각 공정이 행해진 후, 각 돌출부(21)의 최대 지름의 크기는 거의 변화가 없는 반면 높이는 큰 폭으로 감소하게 되고, 이로 인해, 습식 식각 후 각 돌출부(21)의 종횡비는 감소하게 된다.In general, when performing the wet etching method, as illustrated in FIG. 4, the etching thickness d3 of the tip portion is greater than the etching thickness d1 and d2 that are etched in the side portion or the valley portion of the protrusion 211. ) Is much larger. As a result, the amount to be etched at the top portion is much larger than the amount to be etched at the valley portion or the side portion of each protrusion 211. After the wet etching process is performed, the size of the maximum diameter of each protrusion 21 is almost changed. On the other hand, the height is greatly reduced, and thus, the aspect ratio of each protrusion 21 after wet etching is reduced.

일반적으로, 텍스처링 형성 공정을 실시한 후 손상 부분까지 제거된 후의 최종 텍스처링 표면의 각 돌출부(21)의 종횡부는 약 1인 경우가 바람직하다. In general, it is preferred that the longitudinal side of each protrusion 21 of the final texturing surface after removal of the damaged portion after the texturing forming process is about one.

그런 다음, 도 3c에 도시한 것처럼, 기판(110)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어, POCl3이나 H3PO4 등을 고온에서 열처리하여 5가 원소의 불순물을 기판(110)에 확산시켜 기판(110) 전체면, 즉, 전면, 후면 및 측면에 에미터부(121)를 형성한다. 본 실시예와 달리, 기판(110)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 물질, 예를 들어, B2H6를 고온에서 열처리하거나 적층하여 기판(110) 전체면에 p형의 에미터부(121)를 형성할 수 있다. 그런 다음, p형 불순물 또는 n형 불순물이 기판(110) 내부로 확산됨에 따라 생성된 인을 포함하는 산화물(phosphorous silicate glass, PSG)이나 붕소를 포함하는 산화물(boron silicate glass, BSG)을 불산(HF) 등을 이용하여 제거한다.Then, as shown in Figure 3c, a substance containing impurities of pentavalent elements, such as phosphorus (P), arsenic (As), antimony (Sb), etc., for example, POCl 3 or H 3 in the substrate 110 Heat treatment of PO 4 and the like at high temperature diffuses impurities of the pentavalent element onto the substrate 110 to form the emitter portion 121 on the entire surface of the substrate 110, that is, the front, rear, and side surfaces thereof. Unlike the present embodiment, when the conductivity type of the substrate 110 is n-type, a material containing an impurity of trivalent element, for example, B 2 H 6 is heat-treated or laminated at a high temperature to the entire surface of the substrate 110. The p-type emitter portion 121 may be formed. Subsequently, an oxide containing phosphorus (phosphorous silicate glass, PSG) or boron containing silica (boron silicate glass, BSG) generated as the p-type impurity or the n-type impurity diffuses into the substrate 110 is fluorinated ( HF) or the like.

이미 설명한 것처럼, 기판(110)의 텍스처링 표면 형성 후 플라즈마로 인해 손상된 손상 부분을 습식 삭각법으로 제거한 후의 각 돌출부(21)의 종횡비가 약 1를 유지하므로, 기판(110)의 표면 및 그 부근에서 발생하는 전하의 재결합 손실량과 전면 전극부와 에미터부(121)와의 접촉 불량 등의 문제가 감소한다.As described above, since the aspect ratio of each protrusion 21 after the texturing surface formation of the substrate 110 is removed by the wet etching method of damage damaged by the plasma is maintained at about 1, the surface of the substrate 110 and its vicinity Problems such as the amount of recombination loss of the generated charges and poor contact between the front electrode portion and the emitter portion 121 are reduced.

이를 좀더 자세히 설명하면 다음과 같다.If this is explained in more detail as follows.

도 3c에 도시한 것과 같은 에미터부(121) 형성을 위한 불순물 확산 공정이 실시될 때, 돌출부(21)에 형성된 에미터부(121)는 돌출부(21)의 위치에 따라 상이한 불순물 농도를 갖고 있다. 즉, 기판(110)의 표면에서부터 기판(110)의 내부 쪽으로 불순물이 확산되기 때문에, 기판(110)의 표면, 즉, 텍스처링 표면에 가까울수록 불순물의 도핑 농도는 증가하고 텍스처링 표면에서 멀어질수록 불순물의 도핑 농도는 감소한다. 따라서, 기판(110)의 표면 쪽으로 갈수록 고체 용해도(solid solubility) 이상의 불순물이 주입되어 기판(110) 내부로 확산된 불순물이 정상적으로 기판(110)의 물질, 즉 실리콘(Si)과 결합하지 못하는(용해되지 않는) 비활성 불순물의 농도는 증가한다.When the impurity diffusion process for forming the emitter portion 121 as shown in FIG. 3C is performed, the emitter portion 121 formed on the protrusion 21 has different impurity concentrations depending on the position of the protrusion 21. That is, since impurities diffuse from the surface of the substrate 110 toward the inside of the substrate 110, the closer the surface of the substrate 110, that is, the texturing surface, the higher the doping concentration of the impurities, and the farther away from the texturing surface, the impurities The doping concentration of decreases. Therefore, impurities that are more than solid solubility are injected toward the surface of the substrate 110 so that impurities diffused into the substrate 110 do not normally bind to (dissolve) the material of the substrate 110, that is, silicon (Si). The concentration of inert impurities is increased.

예를 들어, p형의 실리콘 기판(110)에 POCl3 가스를 확산시켜 n형의 에미터부을 형성할 때, 기판(110) 내부에 불순물인 인(P) 원소가 뭉쳐 있는 클러스터(cluster)를 형성하거나 실리콘(Si)과 인(P) 원소가 결합된 Si-P 구조를 형성하거나 홀로 존재하는 인(P) 원소가 존재하고, 이들은 실리콘(Si)과 정상적으로 결합되지 않으므로, 비활성 불순물로 작용한다.For example, when forming an n-type emitter portion by diffusing POCl 3 gas into the p-type silicon substrate 110, a cluster in which phosphorus (P) element, which is an impurity, is formed, is formed in the substrate 110. Or form a Si-P structure in which silicon (Si) and phosphorus (P) elements are bonded, or phosphorus (P) elements, which exist alone, are not normally bonded with silicon (Si), and thus act as inert impurities.

이미 기술한 것처럼, 기판(110)의 표면 쪽으로 갈수록 불순물 농도가 증가하므로, 비활성 불순물 농도 역시 기판(110)의 표면 쪽으로 갈수록 증가한다. 따라서 기판(110)의 표면 및 그 근처에 이러한 비활성 불순물들이 모여있고, 이들 비활성 불순물들은 기판(110)의 표면 근처에서 데드 레이어(dead layer)를 형성한다. 이러한 데드 레이어에 존재하는 비활성 불순물에 의해 전하가 손실되어 태양 전지(1)의 효율이 감소하는 문제가 발생한다.As described above, since the impurity concentration increases toward the surface of the substrate 110, the inactive impurity concentration also increases toward the surface of the substrate 110. Therefore, these inert impurities are collected on and near the surface of the substrate 110, and these inert impurities form a dead layer near the surface of the substrate 110. The charge is lost by the inert impurities present in the dead layer, which causes a problem that the efficiency of the solar cell 1 is reduced.

이때, 각 돌출부(21)의 종횡비가 1을 초과하게 되어, 각 돌출부(21)의 최대 지름보다 높이가 높아 텍스처링 표면의 거칠기(roughness)가 증가하면, 각 돌출부(21)의 주변부보다 꼭대기 부분에 형성되는 에미터부(121)의 두께가 증가한다. 이로 인해, 이미 설명한 것처럼, 각 돌출부(21)의 꼭대기 부분에서의 데드 레이어 형성 두께가 주변부 보다 두껍기 때문에, 각 돌출부(21)의 꼭대기 부분에서의 데드 레이어의 형성 면적이 주변부보다 증가하여 데드 레이어에서의 전하 손실량이 증가한다. 또한, 각 돌출부의 높이가 높기 때문에 꼭대기 부분에서의 p-n 접합 깊이가 다른 부분(예, 주변부)에서의 p-n 접합 깊이보다 커, 기판(110)까지 도달하는 단파장 빛의 손실이 증가한다. At this time, if the aspect ratio of each protrusion 21 exceeds 1, and the height is higher than the maximum diameter of each protrusion 21 and the roughness of the texturing surface is increased, the top portion of the protrusion 21 is closer to the periphery of each protrusion 21. The thickness of the emitter portion 121 formed is increased. Because of this, as described above, since the dead layer formation thickness at the top of each protrusion 21 is thicker than the periphery, the area of formation of the dead layer at the top of each protrusion 21 is increased than the periphery and thus at the dead layer. The amount of charge loss increases. In addition, since the height of each protrusion is high, the p-n junction depth at the top portion is greater than the p-n junction depth at another portion (eg, the peripheral portion), thereby increasing the loss of short wavelength light reaching the substrate 110.

또한, 각 돌출부(21)의 종횡비가 1 미만이 되면, 전면 전극부가 에미터부(121)와 접촉할 때, 전면 전극부와 접촉할 수 있는 에미터부(121)의 접촉 두께가 감소하여, 즉 전면 전극부의 접촉 마진(margin)이 감소하여 전면 전극부가 에미터부를 관통하여 기판(110)과 접촉하는 문제가 발생할 수 있다.In addition, when the aspect ratio of each of the protrusions 21 is less than 1, when the front electrode portion contacts the emitter portion 121, the contact thickness of the emitter portion 121 that may contact the front electrode portion decreases, that is, the front surface. The contact margin of the electrode portion is reduced, which may cause the front electrode portion to contact the substrate 110 through the emitter portion.

하지만, 본 실시예에 따르면, 반응성 이온 식각에 의한 손상 부분을 제거하기 위한 습식 식각 시 감소하는 각 돌출부(211)의 종횡비를 고려하여, 텍스처링 표면 형성 시 각 돌출부(211)의 종횡비를 1 보다 큰 약 1.5 내지 2.5로 제어하므로, 텍스처링 표면 형성 시 발생한 손상 부분을 제거하기 위한 습식 식각 후 각 돌출부의 종횡비는 약 1을 유지한다.However, according to the present exemplary embodiment, the aspect ratio of each protrusion 211 is greater than 1 when forming a textured surface in consideration of the aspect ratio of each protrusion 211 which decreases during wet etching to remove the damage caused by reactive ion etching. Since it is controlled at about 1.5 to 2.5, the aspect ratio of each protrusion is maintained at about 1 after wet etching for removing damages generated during the formation of the texturing surface.

이로 인해, 텍스처링 표면에 의한 반사 방지 효과뿐만 아니라 전하의 재결합량을 감소시켜, 태양 전지(1)의 효율이 향상된다.This reduces the amount of recombination of charge as well as the antireflection effect by the texturing surface, thereby improving the efficiency of the solar cell 1.

다음, 도 3d에 도시한 것처럼, 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD) 등을 이용하여 기판(110)의 전면에 형성된 에미터부(121) 위에 반사 방지부(130)를 형성한다.Next, as illustrated in FIG. 3D, the antireflection portion 130 is formed on the emitter portion 121 formed on the front surface of the substrate 110 using plasma enhanced chemical vapor deposition (PECVD) or the like.

다음, 도 3e에 도시한 것처럼, 스크린 인쇄법을 이용하여, 반사 방지부(130)의 해당 부분에 은(Ag)과 글래스 프릿(glass frit)을 포함한 전면전극부용 페이스트를 인쇄한 후 건조시켜, 전면전극부 패턴(40)을 형성한다. 글래스 프릿은 납(Pb) 등을 포함한다.Next, as shown in Figure 3e, by using a screen printing method, the front electrode paste containing silver (Ag) and glass frit (glass frit) on the corresponding portion of the anti-reflection portion 130 and then dried, The front electrode part pattern 40 is formed. Glass frit includes lead (Pb) and the like.

이때, 전면전극부 패턴(40)은 복수의 전면 전극을 위한 부분(41)과 복수의 전면 버스 바를 위한 부분(42)을 구비하고 있다. In this case, the front electrode pattern 40 includes a portion 41 for the plurality of front electrodes and a portion 42 for the plurality of front bus bars.

다음, 도 3f에 도시한 것처럼, 알루미늄(Al)을 함유하는 후면전극용 페이스트를 스크린 인쇄법으로 기판(110)의 후면 위에 선택적으로 인쇄한 후 건조시켜 기판(110)의 후면에 형성된 에미터부(121) 위에 후면전극 패턴(51)을 형성하고, 은(Ag)을 함유한 후면 버스바용 페이스트를 스크린 인쇄법으로 기판(110)의 후면 위에 선택적으로 인쇄한 후 건조시켜 후면 버스바 패턴(52)을 형성하여 후면전극부 패턴(50)을 완성한다.Next, as shown in FIG. 3F, the back electrode paste containing aluminum (Al) is selectively printed on the rear surface of the substrate 110 by screen printing and then dried to emitter parts formed on the rear surface of the substrate 110 ( The rear bus pattern 51 is formed on the rear electrode pattern 51, and the rear bus bar paste containing silver (Ag) is selectively printed on the rear of the substrate 110 by screen printing and then dried to dry the rear bus bar pattern 52. To form a rear electrode pattern 50.

이때, 이들 패턴(40, 51, 52)의 건조 온도는 약 120℃ 내지 약 200℃일 수 있고, 패턴(40, 51, 52)의 형성 순서는 변경 가능하다.At this time, the drying temperature of these patterns 40, 51, 52 may be about 120 ℃ to about 200 ℃, the order of forming the patterns 40, 51, 52 can be changed.

그런 다음, 전면전극부 패턴(40)과 후면전극부 패턴(50)이 형성된 기판(110)을 약 750℃ 내지 약 800℃의 온도에서 열처리 공정을 시행하여, 에미터부(121)의 일부와 접촉하고 복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140), 기판(110)과 전기적으로 연결되는 후면 전극(151)과 후면 버스바(152)를 구비한 후면 전극부(150), 그리고 후면 전극(151)와 접하는 기판(110) 내에 후면 전계부(171)를 형성한다.Then, the substrate 110 on which the front electrode part pattern 40 and the back electrode part pattern 50 are formed is subjected to a heat treatment process at a temperature of about 750 ° C. to about 800 ° C. to contact a part of the emitter part 121. And a front electrode portion 140 having a plurality of front electrodes 141 and a plurality of front bus bars 142, and a rear electrode 151 and a rear bus bar 152 electrically connected to the substrate 110. A rear electric field unit 171 is formed in one rear electrode unit 150 and the substrate 110 in contact with the rear electrode 151.

즉, 열처리 공정에 의해, 전면전극부 패턴(40)에 함유된 납(Pb) 등에 의해, 전면전극부 패턴(40)은 접촉 부위의 반사 방지부(130)를 관통하여 하부에 위치하는 에미터부(121)와 접촉하는 복수의 전면전극(141)과 복수의 전면전극용 버스바(142)가 형성되어 전면 전극부(140)가 완성된다. 이때, 전면전극부 패턴(40)의 전면전극 패턴(41)은 복수의 전면 전극(141)이 되고, 전면버스바 패턴(42)은 복수의 전면전극용 버스바(142)가 된다. 본 실시예에서, 기판(110)의 텍스처링 표면의 각 돌출부(21)의 종횡비가 약 1이므로, 에미터부(121)와 접촉하는 전면 전극부(140) 형성 시, 전면 전극부(140)와 접촉하는 에미터부(121)의 접촉 두께가 안정적으로 확보되어, 전면 전극부(140)의 션트 불량이 감소한다.That is, by the heat treatment process, the lead electrode pattern 40 is penetrated by the lead (Pb) contained in the front electrode portion pattern 40, and the emitter portion penetrates through the anti-reflection portion 130 at the contact portion. A plurality of front electrodes 141 and a plurality of front electrode bus bars 142 contacting 121 are formed to complete the front electrode 140. At this time, the front electrode pattern 41 of the front electrode part pattern 40 becomes the plurality of front electrodes 141, and the front bus bar pattern 42 becomes the plurality of front electrode bus bars 142. In this embodiment, since the aspect ratio of each protrusion 21 of the texturing surface of the substrate 110 is about 1, the front electrode portion 140 is in contact with the front electrode portion 140 when the front electrode portion 140 is formed in contact with the emitter portion 121. The contact thickness of the emitter portion 121 is stably ensured, and the shunt defect of the front electrode portion 140 is reduced.

또한, 열처리 공정에 의해, 후면전극부 패턴(50)의 후면 전극 패턴(51)과 후면버스바 패턴(52)은 각각 후면 전극(151)과 복수의 후면 버스바(152)로 형성되고, 후면전극부 패턴(50)의 후면 전극 패턴(51)에 포함된 알루미늄(Al)이 기판(110)의 후면에 형성된 에미터부(121)뿐만 아니라 그 넘어서까지 기판(110)으로 확산되어 기판(110) 내부에 기판(110)보다 높은 불순물 농도를 갖는 불순물부인 후면 전계부(172)가 형성된다. 이로 인해, 후면 전극(151)은 후면 전계부(172)와 접촉하여 기판(110)과 전기적으로 연결된다.In addition, by the heat treatment process, the rear electrode pattern 51 and the rear bus bar pattern 52 of the rear electrode part pattern 50 are formed of the rear electrode 151 and the plurality of rear bus bars 152, respectively, The aluminum (Al) included in the back electrode pattern 51 of the electrode part pattern 50 is diffused into the substrate 110 not only through the emitter part 121 formed on the back of the substrate 110 but also beyond the substrate 110. A rear electric field part 172 which is an impurity part having a higher impurity concentration than the substrate 110 is formed therein. As a result, the rear electrode 151 is in contact with the rear electric field unit 172 and electrically connected to the substrate 110.

열처리 공정 시, 패턴(40, 50)에 함유된 금속 성분과 각 접촉하는 층(121, 110)과의 화학적 결합으로 접촉 저항이 감소하여 전하의 전송 효율이 향상되어 전류 흐름이 증가된다.In the heat treatment process, the contact resistance is reduced by chemical coupling between the metal components contained in the patterns 40 and 50 and the layers 121 and 110 in contact with each other, thereby improving charge transfer efficiency and increasing current flow.

그런 다음, 레이저빔이나 식각 공정을 이용하여 기판(110)의 측면으로 확산되어 측면에 도핑된 에미터부(121)를 제거하는 측면 분리(edge isolation) 공정을 실시하여 태양 전지(1)를 완성한다. 하지만, 측면 분리 공정 시기는 필요에 따라 변경 가능하다. Then, the solar cell 1 is completed by performing an edge isolation process of removing the emitter portion 121 doped to the side surface of the substrate 110 by using a laser beam or an etching process. . However, the timing of the side separation process can be changed as necessary.

본 실시예에의 경우, 기판(110)의 후면에 형성된 에미터부(121)는 별도로 제거되지 않았지만, 대안적인 예에서, 후면전극부 패턴(50)을 형성하기 전에 기판(110)의 후면에 위치하는 에미터부(121)를 제거하기 위한 별도의 공정이 행해질 수 있다.In the present embodiment, the emitter portion 121 formed on the rear surface of the substrate 110 is not separately removed, but in an alternative example, the emitter portion 121 formed on the rear surface of the substrate 110 is formed before forming the rear electrode pattern 50. A separate process for removing the emitter portion 121 may be performed.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (11)

건식 식각법을 이용하여 제1 도전성 타입의 기판의 면에 각각 제1 종횡비를갖는 복수의 돌출부를 구비한 텍스처링 표면을 형성하는 단계,
상기 텍스처링 표면의 일부를 제거하여 상기 건식 식각 시 발생하는 상기 텍스처링 표면의 손상 부분을 제거함으로써 상기 제1 종횡비보다 작은 제2 종횡비를 갖는 복수의 돌출부를 구비한 최종 텍스처링 표면을 형성하는 단계,
상기 기판에 불순물을 주입하여 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 에미터부를 형성하는 단계, 그리고
상기 에미터부와 연결되는 제1 전극과 상기 기판과 연결되는 제2 전극을 형성하는 단계
를 포함하고,
상기 제1 종횡비는 1.5 내지 2.5이고, 상기 제2 종횡비는 1인 태양 전지의 제조 방법.Forming a texturing surface having a plurality of protrusions each having a first aspect ratio on a surface of a substrate of a first conductivity type using dry etching;
Removing a portion of the texturing surface to form a final texturing surface with a plurality of protrusions having a second aspect ratio less than the first aspect ratio by removing portions of the texturing surface that occur during dry etching;
Implanting impurities into the substrate to form an emitter portion of a second conductivity type opposite to the first conductivity type, and
Forming a first electrode connected to the emitter unit and a second electrode connected to the substrate
Including,
The first aspect ratio is 1.5 to 2.5, the second aspect ratio is a method of manufacturing a solar cell. 제1항에서,
상기 건식 식각법은 반응성 이온 식각법인 태양 전지의 제조 방법.In claim 1,
The dry etching method is a method of manufacturing a solar cell is a reactive ion etching method. 제2항에서,
상기 건식 식각법은 플루오린계 가스(SF6), 염소 가스(Cl2) 및 산소 가스(O2)를 혼합한 혼합 가스를 사용하고, 상기 플루오린계 가스(SF6)에 대한 상기 산소 가스(O2)의 비는 0.8 내지 1.2이고, 상기 염소 가스(Cl2)에 대한 상기 산소 가스(O2)의 비는 0.4 내지 0.8인 태양 전지의 제조 방법.In claim 2,
The dry etching method uses a mixed gas of fluorine-based gas (SF 6 ), chlorine gas (Cl 2 ) and oxygen gas (O 2 ), and the oxygen gas (O) with respect to the fluorine-based gas (SF 6 ). The ratio of 2 ) is 0.8 to 1.2, and the ratio of the oxygen gas (O 2 ) to the chlorine gas (Cl 2 ) is 0.4 to 0.8. 제1항에서,
상기 텍스처링 표면의 손상 부분은 습식 식각법으로 제거되는 태양 전지의 제조 방법.In claim 1,
The damaged portion of the texturing surface is removed by the wet etching method. 제1항에서,
상기 에미터부 위에 반사 방지부를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.In claim 1,
And forming an anti-reflection portion on the emitter portion. 제5항에서,
상기 제1 전극 및 제2 전극 형성 단계는,
상기 반사 방지부 위에 제1 전극용 페이스트(paste)를 도포한 후 제1 온도로 열처리하는 단계,
상기 반사 방지부의 반대쪽에 위치하는 상기 기판 위에 제2 전극용 페이스트를 도포한 후 제2 온도로 열처리하는 단계, 그리고
상기 제1 전극용 페이스트와 상기 제2 전극용 페이스트를 구비한 상기 기판을 제3 온도로 열처리하는 단계를 포함하는 태양 전지의 제조 방법.The method of claim 5,
The first electrode and the second electrode forming step,
Applying a paste for a first electrode on the anti-reflective portion and then heat-treating it at a first temperature;
Applying a second electrode paste on the substrate positioned opposite to the anti-reflection portion, and then heat-treating at a second temperature; and
And heat-treating the substrate having the first electrode paste and the second electrode paste at a third temperature. 제6항에서,
상기 제1 온도와 상기 제2 온도는 동일한 태양 전지의 제조 방법.The method of claim 6,
And the first temperature and the second temperature are the same. 제6항 또는 제7항에서,
상기 제3 온도는 상기 제1 온도와 상기 제2 온도보다 높은 태양 전지의 제조 방법.In claim 6 or 7,
And the third temperature is higher than the first temperature and the second temperature. 제8항에서,
상기 제1 전극용 페이스트는 은(Ag)을 함유하고 있는 태양 전지의 제조 방법.9. The method of claim 8,
The method for manufacturing a solar cell, wherein the first electrode paste contains silver (Ag). 제9항에서,
상기 제1 전극용 페이스트는 납(Pb)을 더 함유하고 있는 태양 전지의 제조 방법.In claim 9,
The method for manufacturing a solar cell, wherein the first electrode paste further contains lead (Pb). 제6항에서,
상기 제2 전극용 페이스트는 알루미늄(Al)을 함유하는 태양 전지의 제조 방법.The method of claim 6,
The second electrode paste contains aluminum (Al).
KR1020100098690A 2010-10-11 2010-10-11 Method for manufacturing solar cell KR20120037121A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100098690A KR20120037121A (en) 2010-10-11 2010-10-11 Method for manufacturing solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100098690A KR20120037121A (en) 2010-10-11 2010-10-11 Method for manufacturing solar cell

Publications (1)

Publication Number Publication Date
KR20120037121A true KR20120037121A (en) 2012-04-19

Family

ID=46138383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100098690A KR20120037121A (en) 2010-10-11 2010-10-11 Method for manufacturing solar cell

Country Status (1)

Country Link
KR (1) KR20120037121A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431730B1 (en) * 2012-11-29 2014-08-26 한화케미칼 주식회사 Texturing method of solar cell wafer
KR101718630B1 (en) * 2015-10-23 2017-03-21 전북대학교산학협력단 Texturing method for solar cell wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431730B1 (en) * 2012-11-29 2014-08-26 한화케미칼 주식회사 Texturing method of solar cell wafer
KR101718630B1 (en) * 2015-10-23 2017-03-21 전북대학교산학협력단 Texturing method for solar cell wafer

Similar Documents

Publication Publication Date Title
KR101729304B1 (en) Solar cell and method for manufacturing the same
JP5302414B2 (en) Solar cell and manufacturing method thereof
KR101254565B1 (en) Method for texturing substrate for solar cell and mehtod for manufacturing solar cell
US20120180860A1 (en) Solar cell and method for manufacturing the same
KR100990108B1 (en) Solar cell and method for manufacturing the same
KR20120087513A (en) Solar cell and manufacturing method thereof
KR101130195B1 (en) Solar cell and method for manufacturing the same
KR101198430B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101237556B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101198438B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR20120037121A (en) Method for manufacturing solar cell
KR101680384B1 (en) Method for manufacturing solar cell
KR101181625B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR20120041437A (en) Solar cell and method for manufacturing the same
KR101199213B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101199649B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101199214B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101114198B1 (en) Localized emitter solar cell and method for manufacturing thereof
KR101173399B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101612132B1 (en) Method for fabricating back contact solar cell
KR101729312B1 (en) Solar cell and method for manufacturing the same
KR101642153B1 (en) Solar cell and method for manufacturing the same
KR101307204B1 (en) Solar cell and manufacturing method thereof
KR101322626B1 (en) Solar cell and manufacturing method thereof
KR101282951B1 (en) Method for manufacturing solar cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment