KR102547500B1 - 그래핀 코팅 금속 나노와이어의 제조방법, 이에 의해 제조된 그래핀 코팅 금속 나노와이어를 포함하는 투명전극 및 반도체 소자 - Google Patents

그래핀 코팅 금속 나노와이어의 제조방법, 이에 의해 제조된 그래핀 코팅 금속 나노와이어를 포함하는 투명전극 및 반도체 소자 Download PDF

Info

Publication number
KR102547500B1
KR102547500B1 KR1020180056951A KR20180056951A KR102547500B1 KR 102547500 B1 KR102547500 B1 KR 102547500B1 KR 1020180056951 A KR1020180056951 A KR 1020180056951A KR 20180056951 A KR20180056951 A KR 20180056951A KR 102547500 B1 KR102547500 B1 KR 102547500B1
Authority
KR
South Korea
Prior art keywords
graphene
metal nanowire
nanowires
coated metal
coated
Prior art date
Application number
KR1020180056951A
Other languages
English (en)
Other versions
KR20190131924A (ko
Inventor
양철웅
안병선
이재현
Original Assignee
성균관대학교산학협력단
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단, 아주대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020180056951A priority Critical patent/KR102547500B1/ko
Publication of KR20190131924A publication Critical patent/KR20190131924A/ko
Application granted granted Critical
Publication of KR102547500B1 publication Critical patent/KR102547500B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

금속 나노와이어와 탄소 함유 고분자 물질을 혼합하여 혼합물을 형성하는 제1 단계, 상기 혼합물을 기판 상에 도포한 후 화학기상증착 챔버 내에 로딩하는 제2 단계 및 상기 화학기상증착 챔버 내로 수소 및 탄소함유가스를 포함하는 혼합가스를 공급하면서 열처리하여 상기 금속나노와이어 표면을 그래핀으로 코팅하는 제3 단계를 포함하는 그래핀 코팅 금속 나노와이어의 제조방법이 개시된다. 이러한 방법에 따르면, 결정질 그래핀으로 코팅된 금속 나노와이어를 제조할 수 있다.

Description

그래핀 코팅 금속 나노와이어의 제조방법, 이에 의해 제조된 그래핀 코팅 금속 나노와이어를 포함하는 투명전극 및 반도체 소자{METHOD OF MANUFACTURING GRAPHENE COATED METAL NANOWIRE, TRANSPARENT ELECTRODE AND SEMICONDUCTOR DEVICE HAVING THE GRAPHENE COATED METAL NANOWIRE}
본 발명은 산화 안정성이 향상된 그래핀 코팅 금속 나노와이어의 제조방법 및 이를 포함하는 투명전극과 반도체 소자 내의 배선에 관한 것이다.
최근 투명 전극이나 반도체 소자 내의 배선을 제조하기 위한 원료물질로 금속 나노와이어에 대한 연구가 많이 진행되고 있다. 기존의 투명전극 제조를 위한 금속 나노와이어로는 주로 귀금속 나노와이어가 적용되었으나, 최근 제조 비용의 측면에서 구리 나노와이어의 적용에 대한 연구가 많이 수행되고 있다.
하지만, 구리(Cu)는 높은 전기 전도성을 갖지만, 귀금속 등과 달리 산소와 친화력이 높아 산화가 잘 일어나므로, 대기 중 오랜 시간 노출될 경우에 산화에 의해 전기적 특성이 저하되는 문제점이 있다.
본 발명의 일 목적은 표면이 그래핀으로 코팅된 그래핀 코팅 금속 나노와이어의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 그래핀 코팅 금속 나노와이어를 포함하는 투명 전극을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 그래핀 코팅 금속 나노와이어를 포함하는 내부 전극을 구비하는 반도체 소자를 제공하는 것이다.
본 발명의 실시예에 따른 그래핀 코팅 금속 나노와이어의 제조방법은 금속 나노와이어와 탄소 함유 고분자 물질을 혼합하여 혼합물을 형성하는 제1 단계; 상기 혼합물을 기판 상에 도포한 후 화학기상증착 챔버 내에 로딩하는 제2 단계; 및 상기 화학기상증착 챔버 내로 수소 및 탄소함유가스를 포함하는 혼합가스를 공급하면서 열처리하여 상기 금속나노와이어 표면을 그래핀으로 코팅하는 제3 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 금속 나노와이어는 구리 나노와이어, 알루미늄 나노와이어, 아연 나노와이어 및 니켈 나노와이어로 이루어진 그룹에서 선택된 하나 이상을 포함할 수 있다.
일 실시예에 있어서, 상기 혼합물에 있어서, 상기 금속 나노와이어와 상기 고분자 물질은 약 1: 14 내지 1: 95 중량%로 혼합될 수 있다.
일 실시예에 있어서, 상기 혼합된 탄화수소 및 수소 가스 공급량은 5 sccm 대 100 sccm, 내지 5sccm 대 200 sccm이며 혼합된 탄화수소 및 수소 가스의 혼합비는 4.76 : 95.24 내지 2.44 : 97.56 혼합 %의 비율로 포함할 수 있다.
일 실시에에 있어서, 상기 열처리는 700 ℃ 내지 1100 ℃의 온도에서 수행되고, 상기 열처리 동안 상기 고분자 물질이 분해될 수 있다.
본 발명의 실시예에 따른 투명 전극 및 반도체 장치는 각각 상기의 방법으로 제조되어 금속 나노와이어 및 상기 금속 나노와이어 표면을 피복하는 결정질 그래핀 코팅층을 포함하는 그래핀 코팅 금속 나노와이어들을 포함할 수 있다.
본 발명의 실시예에 따라 그래핀 코팅 금속 나노와이어를 제조하는 경우, 원료 물질로 산화된 금속 나노와이어를 사용하더라도 기 존재하는 산화물이 제거된 상태에서 그래핀 코팅막이 형성될 수 있고, 형성된 그래핀 코팅막이 결정질 형태를 가질 수 있다.
따라서, 본 발명의 실시예에 따라 제조된 그래핀 코팅 금속 나노와이어는 보다 향상된 전기적 특성을 가질 수 있고, 산화 안정성이 현저하게 향상될 수 있다.
도 1은 본 발명의 실시예에 따른 그래핀 코팅 금속 나노와이어 제조방법을 설명하기 위한 순서도이다.
도 2는 실시예들에 사용된 산화된 구리 나노와이어에 대한 SEM 이미지들 및 TEM 이미지이다.
도 3은 실시예 1 내지 실시예 5에 따라 제조된 그래핀 코팅 구리 나노와이어에 대한 투과전자현미경 (TEM) 이미지이다.
도 4는 실시예 1 내지 실시예 5에 따라 제조된 그래핀 코팅 구리 나노와이어에 대한 EELS 원소 분석 결과이다.
도 5는 실시예 1 내지 실시예 5에 따라 제조된 그래핀 코딩 구리 나노와이어에 대한 광전자분광기(XPS) 그래프이다.
도 6는 산화된 구리 나노와이어 및 실시예 1 내지 5에 따라 제조된 그래핀 코팅 구리 나노와이어들에 대한 X-ray 회절분석 (XRD) 결과이다.
도 7은 실시예 1 내지 5에 따라 제조된 그래핀 코팅 구리 나노와이어들에 대한 라만 분석 결과들이다.
이하, 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예에 따른 그래핀 코팅 금속 나노와이어 제조방법을 설명하기 위한 순서도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 그래핀 코팅 금속 나노와이어 제조방법은 금속 나노와이어와 탄소 함유 고분자 물질을 혼합하여 혼합물을 형성하는 제1 단계(S110); 상기 혼합물을 기판 상에 도포한 후 화학기상증착 챔버 내에 로딩하는 제2 단계(S120); 상기 화학기상증착 챔버 내로 수소 및 탄소함유가스를 포함하는 혼합가스를 공급하면서 열처리하여 상기 금속나노와이어 표면을 그래핀으로 코팅하는 제3 단계(S130)를 포함할 수 있다.
상기 제1 단계(S110)에 있어서, 상기 금속 나노와이어로는 나노 스케일의 직경을 갖는 공지의 금속 나노와이어가 제한 없이 적용될 수 있다. 예를 들면, 상기 금속 나노와이어는 구리 나노와이어, 알루미늄 나노와이어, 아연 나노와이어, 니켈 나노와이어, 금 나노와이어, 은 나노와이어 등으로부터 선택된 하나 이상을 포함할 수 있다. 바람직하게는, 상기 금속 나노와이어는 전기전도성이 우수하고, 산화가 잘 일어나는 구리 나노와이어를 포함할 수 있다.
상기 탄소 함유 고분자 물질로는 약 700 ℃내지 1100 ℃에서 분해되어 탄소를 제공할 수 있는 고분자 물질이라면 특별히 제한되지 않는다. 예를 들면, 상기 탄소 함유 고분자 물질로는 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리염화비닐(PVC), 폴리에틸렌 (PE), 폴리프로필렌 (PP) 등을 포함할 수 있다.
일 실시예에 있어서, 상대적으로 저온에서 상기 혼합물을 형성하기 위해, 상기 금속 나노와이어와 상기 고분자 물질을 용기에 투입한 후 초음파를 인가할 수 있다. 한편, 상기 혼합물을 형성하기 위해, 상기 금속 나노와이어와 상기 고분자 물질이 투입된 상기 용기에 상기 고분자 물질을 용해시킬 수 있는 유기 용매를 추가로 투입할 수 있다.
일 실시예에 있어서, 상기 혼합물에 있어서, 상기 금속 나노와이어와 상기 고분자 물질은 약 1: 14 내지 1: 95 중량%로 혼합될 수 있다. 상기 금속 나노와이어와 상기 고분자 물질의 혼합비가 1: 14 중량% 미만인 경우에는 상기 금속 나노와이어 표면 전체에 그래핀이 형성되지 않거나 금속 나노와이어가 녹을 수 있는 문제점이 발생할 수 있고, 1: 95 중량%를 초과하는 경우에는 금속 나노와이어 표면 전체에 고분자 물질이 지나치게 과량으로 남을 수 있는 문제점이 발생할 수 있다.
상기 제2 단계(S120)에 있어서, 상기 금속 나노와이어들이 분산될 수 있도록 상기 혼합물은 기판 상에 도포된 후 상기 화학기상증착 챔버 내에 로딩될 수 있다. 상기 기판은 상기 열처리 온도에서 분해되지 않고 안정적으로 상기 금속 나노와이어들을 지지할 수 있다면 특별히 제한되지 않는다. 예를 들면, 상기 기판으로는 금속 기판, 반도체 기판, 세라믹 기판 등이 사용될 수 있다.
상기 혼합물이 도포된 기판을 상기 화학기상증착 챔버 내에 로딩한 후, 진공 펌프를 이용하여 상기 챔버 내부를 약 5X10-3 Torr 이하의 진공 상태로 만들 수 있다.
상기 제3 단계(S130)에 있어서, 상기 혼합물이 도포된 기판이 로딩된 상기 화학기상증착 챔버 내부로 상기 혼합가스를 공급하면서 열처리를 수행할 수 있다. 상기 열처리는 상기 고분자 물질을 분해할 수 있는 온도까지 상기 화학기상증착 챔버 내부를 가열함으로써 수행될 수 있다. 예를 들면, 상기 열처리를 위해, 상기 화학기상증착 챔버 내부는 약 700 ℃내지 1100 ℃로 가열될 수 있다. 한편, 상기 열처리는 약 10 내지 60분 동안 수행될 수 있다.
상기 혼합가스는 수소 및 탄화수소 가스를 포함할 수 있다. 상기 탄화수소 가스로는 메탄, 에탄, 프로판 등이 사용될 수 있다. 일 실시예에 있어서, 상기 혼합가스에 있어서, 상기 탄화수소 가스와 상기 수소 가스는 약 4.76 : 95.24 내지 2.44 : 97.56 부피%로 혼합될 수 있다. 그리고 상기 혼합 가스는 상기 탄화수소 가스 5 sccm에 대해 상기 수소 가스는 약 100 sccm 내지 200 sccm의 양으로 상기 챔버 내부에 공급될 수 있다. 상기 혼합가스를 공급하는 동안, 상기 화학기상증착 챔버 내부의 압력은 약 10 내지 30 Torr로 설정될 수 있다. 상기 탄화수소 가스 5 sccm에 대해 상기 수소 가스의 공급량이 100 sccm 미만이거나 상기 열처리 온도가 약 950 ℃ 미만인 경우에는 상기 금속 나노와이어 표면 전체에 형성된 산화층이 완전히 제거가 되지 않거나 표면 전체에 고문자 물질이 남을 수 있는 문제점이 발생할 수 있다.
상기 열처리 동안, 상기 고분자 물질이 분해되어 생성된 탄소 원소가 상기 금속 나노와이어 표면에 증착되어 상기 금속 나노와이어 표면에 그래핀 코팅막이 형성될 수 있다.
이 때, 수소를 함유하는 혼합가스를 공급하면서 상기 열처리를 수행하는 경우에는 상기 금속 나노와이어 표면에 결정질의 그래핀 코팅막이 형성되고, 비정질 형태의 탄소는 제거될 수 있다.
또한, 상기 혼합가스를 공급하면서 열처리를 수행하는 경우, 상기 수소에 의해 환원 반응에 의해 상기 금속 나노와이어 표면에 존재하는 금속산화물이 제거될 수 있으므로, 상기 금속 나노와이어로 산화가 잘 일어나는 구리, 알루미늄, 니켈 등의 나노와이어를 사용하더라도, 표면의 산화물을 제거하는 전처리 공정을 진행하지 않고 상기 그래핀 코팅 금속 나노와이어를 제조할 수 있다.
본 발명의 실시예에 따라 제조된 그래핀 코팅 금속 나노와이어는 표면이 산화에 안정한 그래핀으로 피복되어 있으므로, 상기 금속 나노와이어가 구리, 알루미늄, 니켈 등의 산화 안정성이 낮은 금속으로 이루어지더라도 산화 안정성이 현저하게 향상될 수 있다. 따라서, 본 발명의 실시예에 따라 제조된 그래핀 코팅 금속 나노와이어는 투명 전극의 재료 또는 반도체 소자 내의 금속 배선의 재료로 사용될 수 있다.
[실시예 1 내지 5]
산화된 구리 나노와이어와 PMMA를 혼합한 혼합물을 기판 상에 도포한 후 화학기상증착 챔버 내에 로딩하고, 메탄과 수소가 4.76 :95.24 내지 2.44 : 97.56 혼합 %의 비율로 혼합가스를 공급하면서 800℃(실시예 1), 850℃(실시예 2), 900℃(실시예 3), 950℃(실시예 4), 1000℃(실시예 5)에서 15분 동안 열처리하여 그래핀 코팅 구리 나노와이어를 제조하였다.
[실험예]
도 2는 실시예들에 사용된 산화된 구리 나노와이어에 대한 주사전자현미경(SEM) 이미지들 및 투과전자현미경(TEM) 이미지이고, 도 3은 실시예 1 내지 실시예 5에 따라 제조된 그래핀 코팅 구리 나노와이어에 대한 TEM 이미지들이며, 도 4는 실시예 1 내지 실시예 5에 따라 제조된 그래핀 코딩 구리 나노와이어에 대한 전자에너지손실 분광법 (EELS)의 원소 분석 결과이다. 도 5는 실시예 1 내지 실시예 5에 따라 제조된 그래핀 코팅 구리 나노와이어에 대한 광전자분광기(XPS) 그래프이다.
도 2 내지 도 5를 참조하면, 산화된 구리 나노와이어를 이용하더라도 열처리 과정에서 산화물이 제거되어 최종 제조된 그래핀 코팅 구리 나노와이어에는 산화물이 미량만이 잔존함을 확인할 수 있으며, 실시예 4와 실시예 5에서는 산화물이 완전히 제거됨을 확인할 수 있다. 그리고 생성된 그래핀 코팅막은 대부분이 결정질 형태를 가짐을 확인할 수 있다.
도 6는 산화된 구리 나노와이어 및 실시예 1 내지 5에 따라 제조된 그래핀 코팅 구리 나노와이어들에 대한 XRD 결과이고, 도 7은 실시예 1 내지 5에 따라 제조된 그래핀 코팅 구리 나노와이어들에 대한 라만 분석 결과들이다.
도 6 및 도 7을 참조하면, 산화된 구리 나노와이어를 이용하더라도 열처리 과정에서 산화물이 제거되어 최종 제조된 그래핀 코팅 구리 나노와이어에는 산화물이 거의 잔류하지 않음을 확인할 수 있고, 실시예에 따라 제조된 그래핀 코팅막은 대부분이 결정질 형태를 가짐을 보다 명확하게 확인할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
없음

Claims (7)

  1. 표면의 적어도 일부에 산화물 상이 코팅된 금속 나노와이어와 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리염화비닐(PVC), 폴리에틸렌 (PE) 및 폴리프로필렌 (PP)로 이루어진 그룹에서 선택된 하나 이상의 탄소 함유 고분자 물질을 1: 14 내지 1: 95 중량%로 혼합하여 혼합물을 형성하는 제1 단계;
    상기 혼합물을 기판 상에 도포한 후 화학기상증착 챔버 내에 로딩하는 제2 단계; 및
    상기 화학기상증착 챔버 내로 4.76 : 95.24 내지 2.44 : 97.56 혼합 %의 비율로 수소 및 탄소함유가스를 포함하는 혼합가스를 공급하면서 상기 고분자 물질이 분해되는 온도에서 열처리하여 상기 금속나노와이어 표면을 결정질 그래핀으로 코팅하는 제3 단계를 포함하고,
    상기 제3 단계동안, 상기 수소의 환원작용에 의해 상기 산화물 상이 제거되고, 상기 고분자 분해에 의해 생성되는 탄소 및 상기 탄소함유가스의 분해에 의해 생성된 탄소가 상기 산화물 상이 제거된 금속 나노와이어 표면에 증착되어 상기 결정질 그래핀의 코팅층을 형성하는 것을 특징으로 하는, 그래핀 코팅 금속 나노와이어의 제조방법.
  2. 제1항에 있어서,
    상기 금속 나노와이어는 구리 나노와이어, 알루미늄 나노와이어, 아연 나노와이어 및 니켈 나노와이어로 이루어진 그룹에서 선택된 하나 이상을 포함하는 것을 특징으로 하는, 그래핀 코팅 금속 나노와이어의 제조방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 열처리는 700 ℃내지 1100 ℃의 온도에서 수행되는 것을 특징으로 하는, 그래핀 코팅 금속 나노와이어의 제조방법.
  6. 삭제
  7. 삭제
KR1020180056951A 2018-05-18 2018-05-18 그래핀 코팅 금속 나노와이어의 제조방법, 이에 의해 제조된 그래핀 코팅 금속 나노와이어를 포함하는 투명전극 및 반도체 소자 KR102547500B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180056951A KR102547500B1 (ko) 2018-05-18 2018-05-18 그래핀 코팅 금속 나노와이어의 제조방법, 이에 의해 제조된 그래핀 코팅 금속 나노와이어를 포함하는 투명전극 및 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180056951A KR102547500B1 (ko) 2018-05-18 2018-05-18 그래핀 코팅 금속 나노와이어의 제조방법, 이에 의해 제조된 그래핀 코팅 금속 나노와이어를 포함하는 투명전극 및 반도체 소자

Publications (2)

Publication Number Publication Date
KR20190131924A KR20190131924A (ko) 2019-11-27
KR102547500B1 true KR102547500B1 (ko) 2023-06-26

Family

ID=68729831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180056951A KR102547500B1 (ko) 2018-05-18 2018-05-18 그래핀 코팅 금속 나노와이어의 제조방법, 이에 의해 제조된 그래핀 코팅 금속 나노와이어를 포함하는 투명전극 및 반도체 소자

Country Status (1)

Country Link
KR (1) KR102547500B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102088540B1 (ko) * 2012-01-06 2020-03-12 유티-배텔, 엘엘씨 화학 기상 증착에 의한 고품질의 대규모 단층 및 다층 그래핀의 제조
KR101523849B1 (ko) * 2013-12-11 2015-07-01 한양대학교 에리카산학협력단 금속-탄소 복합 입자의 제조 방법
US10566104B2 (en) * 2014-07-09 2020-02-18 Daegu Gyeongbuk Institute Of Science And Technology Metal nanowire having core-shell structure coated with graphene, and manufacturing method therefor

Also Published As

Publication number Publication date
KR20190131924A (ko) 2019-11-27

Similar Documents

Publication Publication Date Title
Tsapenko et al. Highly conductive and transparent films of HAuCl4-doped single-walled carbon nanotubes for flexible applications
US10953467B2 (en) Porous materials comprising two-dimensional nanomaterials
Hämäläinen et al. Atomic layer deposition of rhenium disulfide
TWI485105B (zh) 碳奈米管及其製造方法
Weatherup et al. Kinetic control of catalytic CVD for high-quality graphene at low temperatures
Yun et al. 2D metal chalcogenide nanopatterns by block copolymer lithography
Nam et al. Atomic layer deposition of a uniform thin film on two-dimensional transition metal dichalcogenides
Hu et al. Coating strategies for atomic layer deposition
US20160194205A1 (en) Hybrid graphene materials and methods of fabrication
Mattinen et al. Atomic layer deposition of large-area polycrystalline transition metal dichalcogenides from 100° C through control of plasma chemistry
JP6856079B2 (ja) 分散液およびその製造方法、ガスセンサおよびその製造方法
US9409781B2 (en) Large-area carbon nanomesh from polymer and method of preparing the same
Teblum et al. Millimeter-tall carpets of vertically aligned crystalline carbon nanotubes synthesized on copper substrates for electrical applications
Gromov et al. Catalytic CVD-growth of array of multiwall carbon nanotubes on initially amorphous film Co–Zr–N–O
KR102547500B1 (ko) 그래핀 코팅 금속 나노와이어의 제조방법, 이에 의해 제조된 그래핀 코팅 금속 나노와이어를 포함하는 투명전극 및 반도체 소자
KR101523849B1 (ko) 금속-탄소 복합 입자의 제조 방법
KR102177472B1 (ko) 그래핀 옥사이드 증착용 소스 및 이를 이용한 그래핀 옥사이드 박막 형성 방법
US20150147525A1 (en) Method for enhancing growth of carbon nanotubes on substrates
JP2009167023A (ja) 使用済み基板の再生方法
TWI830049B (zh) 藉由脈衝/連續CVD或原子層沈積形成催化劑Pt奈米點
US7799374B2 (en) Method for manufacturing field emission cathode
JP4691688B2 (ja) 有機無機ハイブリッド薄膜センサ
KR101415228B1 (ko) 1차원 탄소 나노섬유의 합성 방법
CN109534315B (zh) 一种无定形碳/纳-微米网络薄膜及其制备方法
KR101383821B1 (ko) 금속지지체 상에 유도된 금속간화합물 나노촉매를 이용한 탄소나노튜브의 합성방법 및 이에 의하여 합성된 탄소나노튜브 구조체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant