KR102536619B1 - Driving circuit, organic light emitting display device, and driving method - Google Patents

Driving circuit, organic light emitting display device, and driving method Download PDF

Info

Publication number
KR102536619B1
KR102536619B1 KR1020180111609A KR20180111609A KR102536619B1 KR 102536619 B1 KR102536619 B1 KR 102536619B1 KR 1020180111609 A KR1020180111609 A KR 1020180111609A KR 20180111609 A KR20180111609 A KR 20180111609A KR 102536619 B1 KR102536619 B1 KR 102536619B1
Authority
KR
South Korea
Prior art keywords
driving
sensing
reference voltage
data
voltage
Prior art date
Application number
KR1020180111609A
Other languages
Korean (ko)
Other versions
KR20200032508A (en
Inventor
박상현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180111609A priority Critical patent/KR102536619B1/en
Publication of KR20200032508A publication Critical patent/KR20200032508A/en
Application granted granted Critical
Publication of KR102536619B1 publication Critical patent/KR102536619B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0828Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예들은 구동회로, 유기발광표시장치 및 구동방법에 관한 것으로서, 더욱 상세하게는, 영상 구동 중 트랜지스터의 문턱전압을 실시간으로 센싱할 수 있고, 더 나아가, 문턱전압과 이동도를 동시에 실시간 센싱할 수 있는 구동회로, 유기발광표시장치 및 구동방법에 관한 것이다. 이러한 본 발명의 실시예들에 의하면, 영상 구동 중에 문턱전압 변화를 즉각적으로 보상해줄 수 있고, 동일한 센싱 구동 과정에서 문턱전압과 이동도를 동시에 센싱함으로써, 센싱 구동 과정에 걸리는 시간이나 횟수를 줄여줄 수 있는 효과가 있다. Embodiments of the present invention relate to a driving circuit, an organic light emitting display device, and a driving method, and more specifically, the threshold voltage of a transistor can be sensed in real time during image driving, and furthermore, the threshold voltage and mobility can be simultaneously sensed. It relates to a driving circuit capable of real-time sensing, an organic light emitting display device, and a driving method. According to the embodiments of the present invention, it is possible to immediately compensate for a change in threshold voltage during image driving, and to simultaneously sense the threshold voltage and mobility in the same sensing-driving process, thereby reducing the time or number of times required for the sensing-driving process. There are possible effects.

Figure R1020180111609
Figure R1020180111609

Description

구동회로, 유기발광표시장치 및 구동방법{DRIVING CIRCUIT, ORGANIC LIGHT EMITTING DISPLAY DEVICE, AND DRIVING METHOD}Driving circuit, organic light emitting display device and driving method

본 발명은 구동회로, 유기발광표시장치 및 구동방법에 관한 것이다. The present invention relates to a driving circuit, an organic light emitting display device, and a driving method.

최근, 표시장치로서 각광받고 있는 유기발광표시장치는 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등이 크다는 장점이 있다. Recently, an organic light emitting display device that has been in the limelight as a display device uses an organic light emitting diode (OLED) that emits light by itself, and has advantages such as fast response speed, luminous efficiency, luminance, and viewing angle.

유기발광표시장치는 유기발광다이오드와 이를 구동하기 위한 구동 트랜지스터가 포함된 서브픽셀을 매트릭스 형태로 배열하고 스캔 신호에 의해 선택된 서브픽셀들의 밝기를 데이터의 계조에 따라 제어한다. An organic light emitting display device arranges organic light emitting diodes and subpixels including driving transistors for driving them in a matrix form, and controls brightness of subpixels selected by a scan signal according to grayscale of data.

유기발광표시장치의 경우, 표시패널에 정의된 각 서브픽셀에는 유기발광다이오드와 이를 구동하기 위한 구동 트랜지스터가 배치되는데, 각 서브픽셀 내 구동 트랜지스터의 특성치 (예: 문턱전압, 이동도)가 구동 시간에 따라 변화되거나, 각 서브픽셀의 구동시간 차이로 인해 각 트랜지스터 간의 특성치 편차가 발생할 수 있다. 이로 인해, 서브픽셀 간의 휘도 편차 (휘도 불균일)를 발생하여 화상 품질이 저하될 수 있다. In the case of an organic light emitting display device, an organic light emitting diode and a driving transistor for driving the organic light emitting diode are disposed in each subpixel defined on the display panel. Depending on , or due to a difference in driving time of each sub-pixel, a characteristic value deviation between each transistor may occur. Due to this, luminance deviation (luminance non-uniformity) between subpixels may occur, and image quality may deteriorate.

종래의 유기발광표시장치의 경우, 서브픽셀 간 휘도 편차를 해결하기 위해, 구동 트랜지스터 간의 특성치 편차를 센싱하여 이를 보상해주기 위한 센싱 및 보상 기술이 제안되었다. 하지만, 여러 여건 상, 센싱 시간의 부족 등으로 인해, 정상적인 센싱 구동을 할 수 없거나 정확한 센싱값을 얻지 못하는 상황이 발생하고 있는 실정이고, 이 경우, 화상 품질도 저하될 수 있는 상황이 발생할 수 있다. In the case of a conventional organic light emitting display device, a sensing and compensation technique for sensing and compensating for a characteristic value deviation between driving transistors has been proposed in order to solve a luminance deviation between subpixels. However, due to various conditions, such as lack of sensing time, there is a situation in which normal sensing drive cannot be performed or accurate sensing values cannot be obtained. In this case, a situation in which image quality may be deteriorated may occur. .

본 발명의 실시예들의 목적은, 센싱에 필요한 시간을 줄어주면서도 정확한 센싱 및 보상을 가능하게 하는 구동회로, 유기발광표시장치 및 구동방법을 제공하는 데 있다. An object of embodiments of the present invention is to provide a driving circuit, an organic light emitting display device, and a driving method that enable accurate sensing and compensation while reducing the time required for sensing.

또한, 본 발명의 실시예들의 다른 목적은, 영상 구동 중 트랜지스터의 문턱전압을 실시간으로 센싱할 수 있는 구동회로, 유기발광표시장치 및 구동방법을 제공하는 데 있다. Another object of the embodiments of the present invention is to provide a driving circuit capable of sensing a threshold voltage of a transistor in real time during image driving, an organic light emitting display device, and a driving method.

또한, 본 발명의 실시예들의 또 다른 목적은, 영상 구동 중 트랜지스터의 문턱전압과 이동도를 실시간으로 동시에 센싱할 수 있는 구동회로, 유기발광표시장치 및 구동방법을 제공하는 데 있다. Another object of the embodiments of the present invention is to provide a driving circuit capable of simultaneously sensing a threshold voltage and mobility of a transistor in real time during image driving, an organic light emitting display device, and a driving method.

일 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 기준전압 라인이 배치되며, 다수의 서브픽셀이 배열되는 표시패널과, 다수의 데이터 라인을 구동하는 데이터 구동회로와, 다수의 게이트 라인을 구동하는 게이트 구동회로를 포함하는 유기발광표시장치를 제공할 수 있다. In one aspect, embodiments of the present invention drive a plurality of data lines, a display panel on which a plurality of data lines, a plurality of gate lines, a plurality of reference voltage lines, and a plurality of subpixels are arranged. It is possible to provide an organic light emitting display device including a data driving circuit for driving and a gate driving circuit for driving a plurality of gate lines.

다수의 서브픽셀은, 유기발광다이오드와, 유기발광다이오드를 구동하기 위한 구동 트랜지스터와, 구동 트랜지스터의 제1 노드와 다수의 데이터 라인 중 해당 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 구동 트랜지스터의 제2 노드와 다수의 기준전압 라인 중 해당 기준전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 캐패시터를 포함할 수 있다. A plurality of subpixels includes an organic light emitting diode, a driving transistor for driving the organic light emitting diode, a first transistor electrically connected between a first node of the driving transistor and a corresponding data line among a plurality of data lines, and a driving transistor. It may include a second transistor electrically connected between the second node and a corresponding reference voltage line among the plurality of reference voltage lines, and a capacitor electrically connected between the first node and the second node of the driving transistor.

유기발광표시장치는, 기준전압 공급노드와 기준전압 라인 사이에 전기적으로 연결된 센싱 구동용 기준 스위치와, 기준전압 라인의 전압을 센싱하는 아날로그 디지털 컨버터와, 기준전압 라인과 아날로그 디지털 컨버터 사이에 전기적으로 연결된 샘플링 스위치를 더 포함할 수 있다. An organic light emitting display device includes a sensing drive reference switch electrically connected between a reference voltage supply node and a reference voltage line, an analog-to-digital converter that senses a voltage of the reference voltage line, and an electrical connection between the reference voltage line and the analog-to-digital converter. A connected sampling switch may be further included.

다수의 서브픽셀 중 임의의 제1 서브픽셀에 포함된 제2 트랜지스터의 드레인 노드 또는 소스 노드는, 다수의 기준전압 라인 중 제1 기준전압 라인과 전기적으로 연결될 수 있다. A drain node or a source node of a second transistor included in any first subpixel among a plurality of subpixels may be electrically connected to a first reference voltage line among a plurality of reference voltage lines.

제1 서브픽셀에 포함된 제1 트랜지스터의 드레인 노드 또는 소스 노드는 다수의 데이터 라인 중 제1 데이터 라인과 전기적으로 연결될 수 있다. A drain node or a source node of the first transistor included in the first subpixel may be electrically connected to a first data line among a plurality of data lines.

제1 센싱 구동 기간 중 초기화 기간 동안, 제1 기준전압이 제1 기준전압 라인에 인가될 수 있다. 그리고, 제1 센싱 구동 기간 중 초기화 기간 동안, 제1 센싱 구동용 데이터 전압이 제1 데이터 라인에 인가될 수 있다. During the initialization period of the first sensing driving period, a first reference voltage may be applied to the first reference voltage line. Also, during the initialization period of the first sensing driving period, the data voltage for the first sensing driving may be applied to the first data line.

제1 센싱 구동 기간 중 초기화 기간 이후 미리 정해진 부스팅 시간 동안, 제1 기준전압 라인은 제1 기준전압에서 전압 상승이 진행될 수 있다. During the predetermined boosting time after the initialization period during the first sensing driving period, the voltage of the first reference voltage line may be increased from the first reference voltage.

제1 센싱 구동 기간 중 초기화 기간 이후 부스팅 시간이 경과한 시점에, 샘플링 스위치가 턴-온 되어 제1 기준전압 라인이 아날로그 디지털 컨버터와 전기적으로 연결되고, 아날로그 디지털 컨버터는 제1 기준전압 라인의 전압을 센싱하여 제1 센싱값을 출력할 수 있다. When the boosting time elapses after the initialization period during the first sensing drive period, the sampling switch is turned on so that the first reference voltage line is electrically connected to the analog-to-digital converter, and the analog-to-digital converter is connected to the voltage of the first reference voltage line. A first sensed value may be output by sensing .

제1 센싱 구동 기간과 다른 제2 센싱 구동 기간 중 초기화 기간 동안, 제1 기준전압과 다른 제2 기준전압이 제1 기준전압 라인에 인가될 수 있다. 그리고, 제2 센싱 구동 기간 중 초기화 기간 동안, 제1 센싱 구동용 데이터 전압과 동일한 제2 센싱 구동용 데이터 전압이 제1 데이터 라인에 인가될 수 있다. During an initialization period of a second sensing driving period different from the first sensing driving period, a second reference voltage different from the first reference voltage may be applied to the first reference voltage line. Also, during the initialization period of the second sensing drive period, the same data voltage for the second sensing drive as the data voltage for the first sensing drive may be applied to the first data line.

제2 센싱 구동 기간 중 초기화 기간 이후 부스팅 시간 동안, 제1 기준전압 라인은 제2 기준전압에서 전압 상승이 진행될 수 있다. During the boosting time after the initialization period of the second sensing driving period, the voltage of the first reference voltage line may increase from the second reference voltage.

제2 센싱 구동 기간 중 초기화 기간 이후 부스팅 시간이 경과한 시점에, 샘플링 스위치가 턴-온 되어 제1 기준전압 라인이 아날로그 디지털 컨버터와 전기적으로 연결되고, 아날로그 디지털 컨버터는 제1 기준전압 라인의 전압을 센싱하여 제2 센싱값을 출력할 수 있다. When the boosting time elapses after the initialization period during the second sensing driving period, the sampling switch is turned on so that the first reference voltage line is electrically connected to the analog-to-digital converter, and the analog-to-digital converter is connected to the voltage of the first reference voltage line. A second sensed value may be output by sensing .

제1 센싱 구동 기간 동안에 얻어진 제1 센싱값과 제2 센싱 구동 기간에 얻어진 제2 센싱값으로 토대로, 제1 서브픽셀에 공급되는 영상 구동용 데이터 전압의 게인 및 오프셋이 변경될 수 있다. Based on the first sensing value obtained during the first sensing driving period and the second sensing value obtained during the second sensing driving period, the gain and offset of the image driving data voltage supplied to the first subpixel may be changed.

제1 서브픽셀에 공급되는 영상 구동용 데이터 전압의 게인 및 오프셋은 제1 서브픽셀에 포함된 구동 트랜지스터의 이동도 및 문턱전압의 변화에 따라 달라질 수 있다. The gain and offset of the image driving data voltage supplied to the first subpixel may vary according to the change in the mobility and threshold voltage of the driving transistor included in the first subpixel.

제1 센싱 구동 기간과 제2 센싱 구동 기간 각각은 서로 다른 블랭크 기간에 포함될 수 있다. Each of the first sensing driving period and the second sensing driving period may be included in different blank periods.

다른 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 기준전압 라인이 배치되며, 다수의 서브픽셀이 배열되는 표시패널; 다수의 데이터 라인을 구동하는 데이터 구동회로; 및 다수의 게이트 라인을 구동하는 게이트 구동회로를 포함하고, 다수의 서브픽셀은, 유기발광다이오드와, 유기발광다이오드를 구동하기 위한 구동 트랜지스터와, 구동 트랜지스터의 제1 노드와 다수의 데이터 라인 중 해당 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 구동 트랜지스터의 제2 노드와 다수의 기준전압 라인 중 해당 기준전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 캐패시터를 포함하는 유기발광표시장치의 구동방법을 제공할 수 있다. In another aspect, embodiments of the present invention include a display panel on which a plurality of data lines and a plurality of gate lines are disposed, a plurality of reference voltage lines are disposed, and a plurality of subpixels are disposed; a data driving circuit for driving a plurality of data lines; and a gate driving circuit for driving the plurality of gate lines, wherein the plurality of subpixels include an organic light emitting diode, a driving transistor for driving the organic light emitting diode, a first node of the driving transistor, and a corresponding one of the plurality of data lines. A first transistor electrically connected between data lines, a second transistor electrically connected between a second node of the driving transistor and a corresponding reference voltage line among a plurality of reference voltage lines, and between the first node and the second node of the driving transistor It is possible to provide a driving method of an organic light emitting display device including a capacitor electrically connected to .

구동방법은, 다수의 서브픽셀 중 임의의 제1 서브픽셀에 포함된 제2 트랜지스터의 드레인 노드 또는 소스 노드에 전기적으로 연결된 제1 기준전압 라인으로 제1 기준전압을 공급하는 제1 센싱 구동 단계와, 제1 센싱 구동 단계 이후, 제1 서브픽셀에 포함된 제2 트랜지스터의 드레인 노드 또는 소스 노드에 전기적으로 연결된 제1 기준전압 라인으로 제1 기준전압과 다른 제2 기준전압을 공급하는 제2 센싱 구동 단계를 포함할 수 있다. The driving method includes a first sensing driving step of supplying a first reference voltage to a first reference voltage line electrically connected to a drain node or a source node of a second transistor included in a first arbitrary subpixel among a plurality of subpixels; , After the first sensing driving step, second sensing for supplying a second reference voltage different from the first reference voltage to a first reference voltage line electrically connected to the drain node or the source node of the second transistor included in the first subpixel. A driving step may be included.

제1 서브픽셀에 포함된 제1 트랜지스터의 드레인 노드 또는 소스 노드는 다수의 데이터 라인 중 제1 데이터 라인과 전기적으로 연결될 수 있다. A drain node or a source node of the first transistor included in the first subpixel may be electrically connected to a first data line among a plurality of data lines.

구동방법에서, 제1 센싱 구동 단계 및 제2 센싱 구동 단계 각각은 초기화 단계와, 초기화 단계 이후 미리 정해진 부스팅 시간 동안 진행되는 트래킹 단계와, 초기화 단계 이후 부스팅 시간이 경과한 시점에 진행되는 샘플링 단계를 포함할 수 있다. In the driving method, each of the first sensing driving step and the second sensing driving step includes an initialization step, a tracking step performed for a predetermined boosting time after the initialization step, and a sampling step performed when the boosting time elapses after the initialization step. can include

제1 센싱 구동 단계의 초기화 단계 동안, 제1 기준전압 라인으로 제1 기준전압을 공급하고, 제1 데이터 라인으로 제1 센싱 구동용 데이터 전압을 공급할 수 있다. During the initialization phase of the first sensing driving phase, the first reference voltage may be supplied to the first reference voltage line, and the data voltage for the first sensing driving may be supplied to the first data line.

제2 센싱 구동 단계의 초기화 단계 동안, 제1 기준전압 라인으로 제1 기준전압과 다른 제2 기준전압을 공급하고, 제1 데이터 라인으로 제1 센싱 구동용 데이터 전압과 동일한 제2 센싱 구동용 데이터 전압을 공급할 수 있다. During the initialization phase of the second sensing-driving phase, a second reference voltage different from the first reference voltage is supplied to the first reference voltage line, and the second sensing-driving data voltage equal to the first sensing-driving data voltage is supplied to the first data line. voltage can be supplied.

제1 센싱 구동 단계의 트래킹 단계 동안, 제1 기준전압 라인은 제1 기준전압에서 전압 상승이 진행되고, 제2 센싱 구동 단계의 트래킹 단계 동안, 제1 기준전압 라인은 제2 기준전압에서 전압 상승이 진행될 수 있다. During the tracking phase of the first sensing driving phase, the voltage of the first reference voltage line rises from the first reference voltage, and during the tracking phase of the second sensing driving phase, the voltage of the first reference voltage line rises from the second reference voltage. this can proceed.

제1 센싱 구동 단계의 샘플링 단계 동안, 아날로그 디지털 컨버터는 제1 기준전압 라인의 전압을 센싱하여 제1 센싱값을 출력할 수 있다. 제2 센싱 구동 단계의 샘플링 단계 동안, 아날로그 디지털 컨버터는 제1 기준전압 라인의 전압을 센싱하여 제2 센싱값을 출력할 수 있다. During the sampling step of the first sensing driving step, the analog-to-digital converter may sense the voltage of the first reference voltage line and output a first sensed value. During the sampling step of the second sensing driving step, the analog-to-digital converter may sense the voltage of the first reference voltage line and output a second sensed value.

구동방법은, 제1 센싱 구동 단계 및 제2 센싱 구동 단계 이후, 제1 센싱값과 제2 센싱값으로 토대로, 제1 서브픽셀에 공급될 영상 구동용 데이터 전압의 게인 및 오프셋을 변경하여 제1 데이터 라인으로 공급하는 보상 처리 단계를 더 포함할 수 있다. In the driving method, after the first sensing driving step and the second sensing driving step, the gain and offset of the image driving data voltage to be supplied to the first subpixel are changed based on the first sensed value and the second sensed value, and the first sensed value is changed. A compensation processing step of supplying data to the data line may be further included.

영상 구동용 데이터 전압의 게인 및 오프셋은 제1 서브픽셀에 포함된 구동 트랜지스터의 이동도 및 문턱전압의 변화에 따라 달라질 수 있다. The gain and offset of the data voltage for driving the image may vary according to the change in the mobility and threshold voltage of the driving transistor included in the first subpixel.

제1 센싱 구동 단계는 제1 블랭크 기간에 진행되고, 제2 센싱 구동 단계는 제1 블랭크 기간과 다른 제2 블랭크 기간에 진행될 수 있다. The first sensing driving step may be performed in a first blank period, and the second sensing driving step may be performed in a second blank period different from the first blank period.

또 다른 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 기준전압 라인이 배치되며, 다수의 서브픽셀이 배열되는 표시패널; 다수의 데이터 라인을 구동하는 데이터 구동회로; 및 다수의 게이트 라인을 구동하는 게이트 구동회로를 포함하고, 다수의 서브픽셀은, 유기발광다이오드와, 유기발광다이오드를 구동하기 위한 구동 트랜지스터와, 구동 트랜지스터의 제1 노드와 다수의 데이터 라인 중 해당 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 구동 트랜지스터의 제2 노드와 다수의 기준전압 라인 중 해당 기준전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 캐패시터를 포함하는 유기발광표시장치의 구동회로를 제공할 수 있다. In another aspect, embodiments of the present invention include a display panel on which a plurality of data lines and a plurality of gate lines are disposed, a plurality of reference voltage lines are disposed, and a plurality of subpixels are disposed; a data driving circuit for driving a plurality of data lines; and a gate driving circuit for driving the plurality of gate lines, wherein the plurality of subpixels include an organic light emitting diode, a driving transistor for driving the organic light emitting diode, a first node of the driving transistor, and a corresponding one of the plurality of data lines. A first transistor electrically connected between data lines, a second transistor electrically connected between a second node of the driving transistor and a corresponding reference voltage line among a plurality of reference voltage lines, and between the first node and the second node of the driving transistor A driving circuit of an organic light emitting display device including a capacitor electrically connected to may be provided.

구동회로는, 다수의 서브픽셀 중 임의의 제1 서브픽셀에 포함된 제1 트랜지스터의 드레인 노드 또는 소스 노드에 전기적으로 연결된 제1 데이터 라인으로 센싱 구동용 데이터 전압을 공급하는 데이터 구동회로와, 제1 서브픽셀에 포함된 제2 트랜지스터의 드레인 노드 또는 소스 노드에 전기적으로 연결된 제1 기준전압 라인으로 기준전압을 공급하는 기준전압 공급회로를 포함할 수 있다. The driving circuit includes: a data driving circuit supplying a data voltage for sensing driving to a first data line electrically connected to a drain node or a source node of a first transistor included in a first arbitrary subpixel among a plurality of subpixels; A reference voltage supply circuit for supplying a reference voltage to a first reference voltage line electrically connected to a drain node or a source node of a second transistor included in one subpixel may be included.

기준전압 공급회로는, 제1 센싱 구동 기간 중 초기화 기간 동안, 제1 기준전압 라인으로 제1 기준전압을 공급할 수 있다. The reference voltage supply circuit may supply the first reference voltage to the first reference voltage line during the initialization period of the first sensing driving period.

기준전압 공급회로는, 제1 센싱 구동 기간과 다른 제2 센싱 구동 기간 중 초기화 기간 동안, 제1 기준전압 라인으로 제1 기준전압과 다른 제2 기준전압을 공급할 수 있다. The reference voltage supply circuit may supply a second reference voltage different from the first reference voltage to the first reference voltage line during an initialization period of a second sensing driving period different from the first sensing driving period.

데이터 구동회로는, 제1 센싱 구동 기간 중 초기화 기간 동안, 제1 데이터 라인으로 제1 센싱 구동용 데이터 전압을 공급할 수 있다. The data driving circuit may supply the first sensing driving data voltage to the first data line during an initialization period of the first sensing driving period.

데이터 구동회로는, 제2 센싱 구동 기간 중 초기화 기간 동안, 제1 데이터 라인으로 제1 센싱 구동용 데이터 전압과 동일한 제2 센싱 구동용 데이터 전압을 공급할 수 있다. The data driving circuit may supply the same data voltage for the first sensing drive to the first data line during the initialization period of the second sensing drive period.

본 발명의 실시예들에 의하면, 센싱에 필요한 시간을 줄어주면서도 정확한 센싱 및 보상을 가능하게 하는 구동회로, 유기발광표시장치 및 구동방법을 제공하는 효과가 있다. According to the embodiments of the present invention, there is an effect of providing a driving circuit, an organic light emitting display device, and a driving method that enable accurate sensing and compensation while reducing the time required for sensing.

또한, 본 발명의 실시예들에 의하면, 영상 구동 중 트랜지스터의 문턱전압을 실시간으로 센싱할 수 있는 구동회로, 유기발광표시장치 및 구동방법을 제공하는 효과가 있다. In addition, according to embodiments of the present invention, there is an effect of providing a driving circuit capable of sensing the threshold voltage of a transistor in real time during image driving, an organic light emitting display device, and a driving method.

또한, 본 발명의 실시예들에 의하면, 영상 구동 중 트랜지스터의 문턱전압과 이동도를 동시에 실시간으로 센싱할 수 있는 구동회로, 유기발광표시장치 및 구동방법을 제공하는 효과가 있다. In addition, according to embodiments of the present invention, there is an effect of providing a driving circuit capable of simultaneously sensing the threshold voltage and mobility of a transistor in real time during image driving, an organic light emitting display device, and a driving method.

도 1은 본 발명의 실시예들에 따른 유기발광표시장치의 개략적인 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 유기발광표시장치의 시스템 구현 예시도이다.
도 3은 본 발명의 실시예들에 따른 유기발광표시장치의 서브픽셀의 회로이다.
도 4는 본 발명의 실시예들에 따른 유기발광표시장치의 보상 회로이다.
도 5는 본 발명의 실시예들에 따른 유기발광표시장치의 문턱전압 센싱을 위한 구동 타이밍 다이어그램이다.
도 6은 본 발명의 실시예들에 따른 유기발광표시장치의 이동도 센싱을 위한 구동 타이밍 다이어그램이다.
도 7은 본 발명의 실시예들에 따른 유기발광표시장치에서, 다양한 타이밍에 진행될 수 있는 센싱 프로세스를 나타낸 도면이다.
도 8은 본 발명의 실시예들에 따른 유기발광표시장치에서, 하나의 센싱 라인과 연결 가능한 4개의 서브픽셀과 그 주변 배선들의 배치도이다.
도 9는 본 발명의 실시예들에 따른 유기발광표시장치에서, 하나의 센싱 라인과 연결 가능한 4개의 서브픽셀의 등가회로이다.
도 10은 본 발명의 실시예들에 따른 유기발광표시장치의 진보된 실시간 센싱을 설명하기 위한 개념적인 다이어그램이다.
도 11 및 도 12는 본 발명의 실시예들에 따른 유기발광표시장치의 진보된 실시간 센싱을 위한 구동 타이밍 다이어그램이다.
도 13은 본 발명의 실시예들에 따른 유기발광표시장치의 진보된 실시간 센싱을 위한 구동방법에 대한 흐름도이다.
도 14는 본 발명의 실시예들에 따른 유기발광표시장치의 진보된 실시간 센싱을 위한 구동회로를 나타낸 도면이다.
1 is a schematic system configuration diagram of an organic light emitting display device according to embodiments of the present invention.
2 is an exemplary system implementation diagram of an organic light emitting display device according to embodiments of the present invention.
3 is a circuit of a sub-pixel of an organic light emitting display device according to example embodiments of the present invention.
4 is a compensation circuit of an organic light emitting display device according to example embodiments.
5 is a driving timing diagram for sensing a threshold voltage of an organic light emitting display device according to embodiments of the present invention.
6 is a driving timing diagram for sensing mobility of an organic light emitting display device according to embodiments of the present invention.
7 is a diagram illustrating a sensing process that can be performed at various timings in an organic light emitting display device according to embodiments of the present invention.
8 is a layout view of four subpixels connectable to one sensing line and their peripheral wires in an organic light emitting display device according to embodiments of the present invention.
9 is an equivalent circuit of four subpixels connectable to one sensing line in an organic light emitting display device according to embodiments of the present invention.
10 is a conceptual diagram for explaining advanced real-time sensing of an organic light emitting display device according to embodiments of the present invention.
11 and 12 are driving timing diagrams for advanced real-time sensing of an organic light emitting display device according to embodiments of the present invention.
13 is a flowchart of a driving method for advanced real-time sensing of an organic light emitting display device according to embodiments of the present invention.
14 is a diagram illustrating a driving circuit for advanced real-time sensing of an organic light emitting display device according to embodiments of the present invention.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Some embodiments of the present invention are described in detail below with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same numerals as much as possible even if they are displayed on different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.Also, terms such as first, second, A, B, (a), and (b) may be used in describing the components of the present invention. These terms are only used to distinguish the component from other components, and the nature, sequence, order, or number of the corresponding component is not limited by the term. When an element is described as being “connected,” “coupled to,” or “connected” to another element, that element is or may be directly connected to that other element, but intervenes between each element. It will be understood that may be "interposed", or each component may be "connected", "coupled" or "connected" through other components.

도 1은 본 발명의 실시예들에 따른 유기발광표시장치(100)의 개략적인 시스템 구성도이다. 1 is a schematic system configuration diagram of an organic light emitting display device 100 according to embodiments of the present invention.

도 1을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)에 의해 정의되는 다수의 서브픽셀(SP)이 매트릭스 타입으로 배열된 표시패널(110)과, 표시패널(110)을 구동하기 위한 구동회로(111)를 포함할 수 있다. Referring to FIG. 1 , an organic light emitting display device 100 according to the present embodiments includes a plurality of data lines DL and a plurality of gate lines GL, and a plurality of data lines DL and a plurality of gate lines GL. It may include a display panel 110 in which a plurality of subpixels SP defined by the gate line GL are arranged in a matrix type, and a driving circuit 111 for driving the display panel 110 .

구동회로(111)는, 기능적으로 볼 때, 다수의 데이터 라인(DL)을 구동하는 데이터 구동회로(120)와, 다수의 게이트 라인(GL)을 구동하는 게이트 구동회로(130)와, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하는 컨트롤러(140) 등을 포함할 수 있다. From a functional point of view, the driving circuit 111 includes a data driving circuit 120 driving a plurality of data lines DL, a gate driving circuit 130 driving a plurality of gate lines GL, and a data driving circuit A controller 140 controlling the row 120 and the gate driving circuit 130 may be included.

표시패널(110)에서 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)은 서로 교차하여 배치될 수 있다. 예를 들어, 다수의 게이트 라인(GL)은 행(Row) 또는 열(Column)으로 배열될 수 있고, 다수의 데이터 라인(DL)은 열(Column) 또는 행(Row)으로 배열될 수 있다. 아래에서는, 설명의 편의를 위하여, 다수의 게이트 라인(GL)은 행(Row)으로 배치되고, 다수의 데이터 라인(DL)은 열(Column)로 배치되는 것으로 가정한다. In the display panel 110, the plurality of data lines DL and the plurality of gate lines GL may be disposed to cross each other. For example, the plurality of gate lines GL may be arranged in rows or columns, and the plurality of data lines DL may be arranged in columns or rows. Hereinafter, for convenience of description, it is assumed that the plurality of gate lines GL are arranged in rows and the plurality of data lines DL are arranged in columns.

표시패널(110)에는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL) 이외에, 다른 종류의 배선들이 배치될 수 있다. In addition to the plurality of data lines DL and the plurality of gate lines GL, other types of wires may be disposed on the display panel 110 .

컨트롤러(140)는, 데이터 구동회로(120)로 영상데이터(DATA)를 공급할 수 있다. The controller 140 may supply image data DATA to the data driving circuit 120 .

또한, 컨트롤러(140)는, 데이터 구동회로(120) 및 게이트 구동회로(130)의 구동 동작에 필요한 각종 제어신호(DCS, GCS)를 공급하여 데이터 구동회로(120) 및 게이트 구동회로(130)의 동작을 제어할 수 있다. In addition, the controller 140 supplies various control signals (DCS, GCS) necessary for driving the data driving circuit 120 and the gate driving circuit 130 to operate the data driving circuit 120 and the gate driving circuit 130. can control the operation of

컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다. The controller 140 starts scanning according to the timing implemented in each frame, converts the input image data input from the outside to suit the data signal format used in the data driving circuit 120, and converts the converted image data (DATA). and controls data drive at an appropriate time according to the scan.

컨트롤러(140)는, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등의 타이밍 신호를 외부 (예: 호스트 시스템)로부터 입력 받아, 각종 제어 신호들을 생성하여 데이터 구동회로(120) 및 게이트 구동회로(130)로 출력한다. In order to control the data driving circuit 120 and the gate driving circuit 130, the controller 140 includes a vertical sync signal (Vsync), a horizontal sync signal (Hsync), an input data enable (DE) signal, A timing signal such as the clock signal CLK is received from an external source (eg, a host system), and various control signals are generated and output to the data driving circuit 120 and the gate driving circuit 130 .

예를 들어, 컨트롤러(140)는, 게이트 구동회로(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다. For example, in order to control the gate driving circuit 130, the controller 140 includes a gate start pulse (GSP), a gate shift clock (GSC), and a gate output enable signal (GOE). : Gate Output Enable) and various gate control signals (GCS: Gate Control Signal) are output.

또한, 컨트롤러(140)는, 데이터 구동회로(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다. In addition, the controller 140, in order to control the data driving circuit 120, a source start pulse (SSP: Source Start Pulse), a source sampling clock (SSC: Source Sampling Clock), a source output enable signal (SOE: Source It outputs various data control signals (DCS: Data Control Signal) including Output Enable) and the like.

컨트롤러(140)는, 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있다. The controller 140 may be a timing controller used in a typical display technology or a control device that may further perform other control functions including a timing controller.

컨트롤러(140)는, 데이터 구동회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동회로(120)와 함께 통합되어 집적회로로 구현될 수 있다. The controller 140 may be implemented as a component separate from the data driving circuit 120 or integrated with the data driving circuit 120 and implemented as an integrated circuit.

데이터 구동회로(120)는, 컨트롤러(140)로부터 영상데이터(DATA)를 입력 받아 다수의 데이터 라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동회로(120)는 소스 구동회로라고도 한다. The data driving circuit 120 drives the plurality of data lines DL by receiving the image data DATA from the controller 140 and supplying data voltages to the plurality of data lines DL. Here, the data driving circuit 120 is also referred to as a source driving circuit.

데이터 구동회로(120)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. The data driving circuit 120 may include a shift register, a latch circuit, a digital to analog converter (DAC), an output buffer, and the like.

데이터 구동회로(120)는, 경우에 따라서, 하나 이상의 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다. In some cases, the data driving circuit 120 may further include one or more analog to digital converters (ADCs).

게이트 구동회로(130)는, 다수의 게이트 라인(GL)로 스캔신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 구동회로(130)는 스캔 구동회로라고도 한다. The gate driving circuit 130 sequentially drives the plurality of gate lines GL by sequentially supplying scan signals to the plurality of gate lines GL. Here, the gate driving circuit 130 is also referred to as a scan driving circuit.

게이트 구동회로(130)는 시프트 레지스터(Shift Register), 레벨 시프터(Level Shifter) 등을 포함할 수 있다. The gate driving circuit 130 may include a shift register, a level shifter, and the like.

게이트 구동회로(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔신호를 다수의 게이트 라인(GL)로 순차적으로 공급한다. The gate driving circuit 130 sequentially supplies scan signals of an on voltage or an off voltage to the plurality of gate lines GL under the control of the controller 140 .

데이터 구동회로(120)는, 게이트 구동회로(130)에 의해 특정 게이트 라인이 열리면, 컨트롤러(140)로부터 수신한 영상데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)로 공급한다. When a specific gate line is opened by the gate driving circuit 130, the data driving circuit 120 converts the image data DATA received from the controller 140 into an analog data voltage to generate a plurality of data lines DL. supplied with

데이터 구동회로(120)는, 표시패널(110)의 일 측(예: 상측 또는 하측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 상 측과 하 측)에 모두 위치할 수도 있다. The data driving circuit 120 may be located on only one side (eg, upper or lower side) of the display panel 110, and in some cases, both sides of the display panel 110 ( eg on the upper side and the lower side).

게이트 구동회로(130)는, 표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 표시패널(110)의 양측(예: 좌 측과 우 측)에 모두 위치할 수도 있다. The gate driving circuit 130 may be located on only one side (eg, the left or right side) of the display panel 110, and in some cases, both sides of the display panel 110 ( Example: left and right) may be located on both sides.

데이터 구동회로(120)는 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 구현될 수 있다. The data driving circuit 120 may be implemented by including at least one Source Driver Integrated Circuit (SDIC).

각 소스 드라이버 집적회로(SDIC)는, TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 표시패널(110) 상에 직접 배치될 수도 있다. 경우에 따라서, 각 소스 드라이버 집적회로(SDIC)는 표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로(SDIC)는 회로필름 상에 실장 되어, 회로필름을 통해 표시패널(110)에서의 데이터 라인들(DL)과 전기적으로 연결될 수 있다. Each source driver integrated circuit (SDIC) is connected to a bonding pad of the display panel 110 or directly disposed on the display panel 110 using a Tape Automated Bonding (TAB) method or a Chip On Glass (COG) method. It could be. In some cases, each source driver integrated circuit (SDIC) may be integrated and disposed on the display panel 110 . In addition, each source driver integrated circuit (SDIC) may be implemented in a COF (Chip On Film) method. In this case, each source driver integrated circuit SDIC may be mounted on a circuit film and electrically connected to the data lines DL of the display panel 110 through the circuit film.

게이트 구동회로(130)는 하나 이상의 게이트 드라이버 집적회로(GDIC: Gate Driver IC)가 TAB 방식 또는 COG 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결될 수 있다. 또한, 게이트 구동회로(130)는 GIP(Gate In Panel) 타입으로 구현되어 표시패널(110) 상에 직접 배치될 수도 있다. 또한, 게이트 구동회로(130)는 COF (Chip On Film) 방식으로 구현될 수 있다. 이 경우, 게이트 구동회로(130)에 포함된 각 게이트 드라이버 집적회로(GDIC)는 회로필름 상에 실장 되어, 회로필름을 통해 표시패널(110)에서의 게이트 라인들(GL)과 전기적으로 연결될 수 있다..In the gate driving circuit 130 , one or more gate driver integrated circuits (GDICs) may be connected to bonding pads of the display panel 110 using a TAB method or a COG method. In addition, the gate driving circuit 130 may be implemented as a GIP (Gate In Panel) type and directly disposed on the display panel 110 . In addition, the gate driving circuit 130 may be implemented in a COF (Chip On Film) method. In this case, each gate driver integrated circuit (GDIC) included in the gate driving circuit 130 may be mounted on a circuit film and electrically connected to the gate lines GL of the display panel 110 through the circuit film. there is..

도 2는 본 발명의 실시예들에 따른 유기발광표시장치(100)의 시스템 구현 예시도이다. 2 is an exemplary system implementation diagram of an organic light emitting display device 100 according to embodiments of the present invention.

도 2의 예시는, 데이터 구동회로(120)에서 포함된 각 소스 드라이버 집적회로(SDIC)가 다양한 방식들(TAB, COG, COF 등) 중 COF (Chip On Film) 방식으로 구현되고, 게이트 구동회로(130)가 다양한 방식들(TAB, COG, COF, GIP 등) 중 GIP (Gate In Panel) 타입으로 구현된 경우이다. In the example of FIG. 2, each source driver integrated circuit (SDIC) included in the data driving circuit 120 is implemented in a COF (Chip On Film) method among various methods (TAB, COG, COF, etc.), and the gate driving circuit (130) is implemented as a GIP (Gate In Panel) type among various methods (TAB, COG, COF, GIP, etc.).

데이터 구동회로(120)에 포함된 다수의 소스 드라이버 집적회로(SDIC) 각각은, 소스 측 회로필름(SF) 상에 실장될 수 있다. Each of the plurality of source driver integrated circuits (SDICs) included in the data driving circuit 120 may be mounted on the source-side circuit film (SF).

소스 측 회로필름(SF)의 일 측은 표시패널(110)과 전기적으로 연결될 수 있다. One side of the source-side circuit film SF may be electrically connected to the display panel 110 .

소스 측 회로필름(SF) 상에는, 소스 드라이버 집적회로(SDIC)과 표시패널(110)을 전기적으로 연결해주기 위한 배선들이 배치될 수 있다. Wires for electrically connecting the source driver integrated circuit SDIC and the display panel 110 may be disposed on the source-side circuit film SF.

유기발광표시장치(100)는, 다수의 소스 드라이버 집적회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해, 적어도 하나의 소스 인쇄회로기판(SPCB)과, 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(CPCB)을 포함할 수 있다. The organic light emitting display device 100 mounts at least one source printed circuit board (SPCB), control parts, and various electrical devices for circuit connection between a plurality of source driver integrated circuits (SDICs) and other devices. It may include a control printed circuit board (CPCB) for

적어도 하나의 소스 인쇄회로기판(SPCB)에는 소스 드라이버 집적회로(SDIC)가 실장 된 소스 측 회로필름(SF)의 타 측이 연결될 수 있다. The other side of the source-side circuit film SF on which the source driver integrated circuit SDIC is mounted may be connected to at least one source printed circuit board SPCB.

즉, 소스 드라이버 집적회로(SDIC)가 실장 된 소스 측 회로필름(SF)은 일 측이 표시패널(110)과 전기적으로 연결되고, 타 측이 소스 인쇄회로기판(SPCB)과 전기적으로 연결될 수 있다. That is, one side of the source-side circuit film SF on which the source driver integrated circuit (SDIC) is mounted may be electrically connected to the display panel 110 and the other side may be electrically connected to the source printed circuit board (SPCB). .

컨트롤 인쇄회로기판(CPCB)에는, 데이터 구동회로(120) 및 게이트 구동회로(130) 등의 동작을 제어하는 컨트롤러(140)와, 표시패널(110), 데이터 구동회로(120) 및 게이트 구동회로(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적회로(PMIC: Power Management IC, 210) 등이 실장될 수 있다. In the control printed circuit board (CPCB), the controller 140 for controlling operations of the data driving circuit 120 and the gate driving circuit 130, the display panel 110, the data driving circuit 120, and the gate driving circuit A power management integrated circuit (PMIC) 210 or the like that supplies various voltages or currents to 130 or the like or controls various voltages or currents to be supplied may be mounted.

적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있다. 여기서, 연결 부재는, 일 예로, 가요성 인쇄 회로(FPC: Flexible Printed Circuit), 가요성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다. The at least one source printed circuit board (SPCB) and the control printed circuit board (CPCB) may be circuitically connected through at least one connecting member. Here, the connecting member may be, for example, a flexible printed circuit (FPC) or a flexible flat cable (FFC).

적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다. At least one source printed circuit board (SPCB) and one control printed circuit board (CPCB) may be integrated into one printed circuit board.

유기발광표시장치(100)는, 컨트롤 인쇄회로기판(CPCB)와 전기적으로 연결된 세트보드(Set Board, 230)를 더 포함할 수 있다. 이러한 세트 보드(230)는 파워 보드(Power Board)라고도 할 수 있다. The organic light emitting display device 100 may further include a set board 230 electrically connected to the control printed circuit board (CPCB). This set board 230 may also be referred to as a power board.

이러한 세트보드(230)에는 유기발광표시장치(100)의 전체적인 파워를 관리하는 메인 파워 관리 회로(220, M-PMC: Main Power Management Circuit)가 존재할 수 있다. The set board 230 may include a main power management circuit 220 (M-PMC: Main Power Management Circuit) that manages overall power of the organic light emitting display device 100 .

파워 관리 집적회로(210)는 표시패널(110)과 그 구동 회로(120, 130, 140) 등을 포함하는 표시모듈에 대한 파워를 관리하는 회로이고, 메인 파워 관리 회로(220)는 표시모듈을 포함한 전체적인 파워를 관리하는 회로이고, 파워 관리 집적회로(210)와 연동할 수 있다. The power management integrated circuit 210 is a circuit that manages power for the display module including the display panel 110 and its driving circuits 120, 130, 140, etc., and the main power management circuit 220 controls the display module. It is a circuit that manages overall power, including power management, and can work with the power management integrated circuit 210 .

본 실시예들에 따른 유기발광표시장치(100)에 포함된 표시패널(110)에 배열된 각 서브픽셀(SP)은 자 발광 소자인 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 유기발광다이오드(OLED)를 구동하기 위한 구동 트랜지스터(Driving Transistor) 등의 회로 소자로 구성될 수 있다. Each subpixel (SP) arranged on the display panel 110 included in the organic light emitting display device 100 according to the present embodiments includes an organic light emitting diode (OLED), which is a self-light emitting device, and an organic light emitting diode (OLED). It may be composed of circuit elements such as a driving transistor for driving the diode OLED.

각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.The type and number of circuit elements constituting each sub-pixel SP may be variously determined according to a provided function and a design method.

도 3은 본 발명의 실시예들에 따른 유기발광표시장치(100)의 각 서브픽셀(SP)의 회로이다. 3 is a circuit of each sub-pixel SP of the organic light emitting display device 100 according to example embodiments.

본 발명의 실시예들에 따른 표시패널(110)에는, 다수의 데이터 라인(DL), 다수의 게이트 라인(GL), 다수의 구동전압 라인(DVL) 및 다수의 기준전압 라인(RVL) 등이 배치될 수 있다. The display panel 110 according to the exemplary embodiments includes a plurality of data lines DL, a plurality of gate lines GL, a plurality of driving voltage lines DVL, and a plurality of reference voltage lines RVL. can be placed.

표시패널(110)에서의 각 서브픽셀(SP)은, 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 해당 데이터 라인(DL) 사이에 전기적으로 연결된 제1 트랜지스터(T1)와, 구동 트랜지스터(DRT)의 제2 노드(N2)와 다수의 기준전압 라인(RVL) 중 해당 기준전압 라인(RVL) 사이에 전기적으로 연결된 제2 트랜지스터(T2)와, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 스토리지 캐패시터(Cst) 등을 포함하여 구현될 수 있다. Each subpixel SP in the display panel 110 includes an organic light emitting diode (OLED), a driving transistor (DRT) for driving the organic light emitting diode (OLED), and a first node (N1) of the driving transistor (DRT). ) and the corresponding data line DL, the corresponding reference voltage line RVL among the second node N2 of the driving transistor DRT and the plurality of reference voltage lines RVL. It may be implemented by including a second transistor T2 electrically connected therebetween, a storage capacitor Cst electrically connected between the first node N1 and the second node N2 of the driving transistor DRT, and the like. .

유기발광다이오드(OLED)는 애노드 전극, 유기발광층 및 캐소드 전극 등으로 이루어질 수 있다. An organic light emitting diode (OLED) may include an anode electrode, an organic light emitting layer, and a cathode electrode.

도 3의 회로 예시에 따르면, 유기발광다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DRT)의 제2 노드(N2)와 전기적으로 연결될 수 있다. 유기발광다이오드(OLED)의 캐소드 전극에는 기저전압(EVSS)이 인가될 수 있다. According to the circuit example of FIG. 3 , the anode electrode of the organic light emitting diode OLED may be electrically connected to the second node N2 of the driving transistor DRT. The ground voltage EVSS may be applied to the cathode electrode of the organic light emitting diode OLED.

여기서, 기저전압(EVSS)은, 일 예로, 그라운드 전압이거나 그라운드 전압보다 높거나 낮은 전압일 수 있다. 또한, 기전전압(EVSS)은 구동상태에 따라 가변될 수 있다. 예를 들어, 영상 구동 시 기저전압(EVSS)과 센싱 구동 시 기저전압(EVSS)은 서로 다르게 설정될 수 있다. Here, the base voltage EVSS may be, for example, a ground voltage or a voltage higher or lower than the ground voltage. Also, the electromotive voltage EVSS may vary according to the driving state. For example, the base voltage EVSS during image driving and the base voltage EVSS during sensing driving may be set differently.

구동 트랜지스터(DRT)는 유기발광다이오드(OLED)로 구동전류를 공급해줌으로써 유기발광다이오드(OLED)를 구동해준다. The driving transistor DRT drives the organic light emitting diode (OLED) by supplying a driving current to the organic light emitting diode (OLED).

구동 트랜지스터(DRT)는 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3) 등을 포함할 수 있다. The driving transistor DRT may include a first node N1 , a second node N2 , and a third node N3 .

구동 트랜지스터(DRT)의 제1 노드(N1)는 게이트 노드일 수 있으며, 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제2 노드(N2)는 소스 노드 또는 드레인 노드일 수 있으며, 유기발광다이오드(OLED)의 애노드 전극(또는 캐소드 전극)과 전기적으로 연결될 수 있고, 제2 트랜지스터(T2)의 소스 노드 또는 드레인 노드와도 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제3 노드(N3)는 드레인 노드 또는 소스 노드일 수 있으며, 구동전압(EVDD)이 인가될 수 있고, 구동전압(EVDD)을 공급하는 구동전압 라인(DVL: Driving Voltage Line)과 전기적으로 연결될 수 있다. 아래에서는, 설명의 편의를 위하여, 구동 트랜지스터(DRT)에서, 제1 노드(N1)는 게이트 노드이고, 제2 노드(N2)는 소스 노드이고, 제3노드(N3)는 드레인 노드인 것을 예로 들어 설명할 수 있다. The first node N1 of the driving transistor DRT may be a gate node and may be electrically connected to a source node or a drain node of the first transistor T1. The second node N2 of the driving transistor DRT may be a source node or a drain node, may be electrically connected to an anode electrode (or a cathode electrode) of the organic light emitting diode OLED, and may be the second node of the second transistor T2. It may also be electrically connected to a source node or a drain node. The third node N3 of the driving transistor DRT may be a drain node or a source node, to which the driving voltage EVDD may be applied, and a driving voltage line DVL supplying the driving voltage EVDD. ) and electrically connected. Hereinafter, for convenience of description, in the driving transistor DRT, the first node N1 is a gate node, the second node N2 is a source node, and the third node N3 is a drain node. can be heard and explained.

스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되어, 영상 신호 전압에 해당하는 데이터 전압(Vdata) 또는 이에 대응되는 전압을 한 프레임 시간 (또는 정해진 시간) 동안 유지해줄 수 있다. The storage capacitor Cst is electrically connected between the first node N1 and the second node N2 of the driving transistor DRT to generate a data voltage Vdata corresponding to the image signal voltage or a voltage corresponding thereto. It can be maintained for the frame time (or a fixed amount of time).

제1 트랜지스터(T1)의 드레인 노드 또는 소스 노드는 해당 데이터 라인(DL)에 전기적으로 연결되고, 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 제1 노드(N1)에 전기적으로 연결되고, 제1 트랜지스터(T1)의 게이트 노드는 해당 게이트 라인과 전기적으로 연결되어 스캔신호(SCAN)를 인가 받을 수 있다. The drain node or source node of the first transistor T1 is electrically connected to the corresponding data line DL, and the source node or drain node of the first transistor T1 is connected to the first node N1 of the driving transistor DRT. and the gate node of the first transistor T1 is electrically connected to the corresponding gate line to receive the scan signal SCAN.

제1 트랜지스터(T1)는 해당 게이트 라인을 통해 스캔신호(SCAN)를 게이트 노드로 인가 받아 온-오프가 제어될 수 있다. The first transistor T1 may be turned on and off by being applied to a gate node of the scan signal SCAN through a corresponding gate line.

이러한 제1 트랜지스터(T1)는 스캔신호(SCAN)에 의해 턴-온 되어 해당 데이터 라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제1 노드(N1)로 전달해줄 수 있다. The first transistor T1 may be turned on by the scan signal SCAN to transfer the data voltage Vdata supplied from the corresponding data line DL to the first node N1 of the driving transistor DRT. there is.

제2 트랜지스터(T2)의 드레인 노드 또는 소스 노드는 기준전압 라인(RVL)에 전기적으로 연결되고, 제2 트랜지스터(T2)의 소스 노드 또는 드레인 노드는 구동 트랜지스터(DRT)의 제2 노드(N2)에 전기적으로 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 노드는 해당 게이트 라인과 전기적으로 연결되어 센스신호(SENSE)를 인가 받을 수 있다.The drain node or source node of the second transistor T2 is electrically connected to the reference voltage line RVL, and the source node or drain node of the second transistor T2 is connected to the second node N2 of the driving transistor DRT. can be electrically connected to A gate node of the second transistor T2 may be electrically connected to a corresponding gate line to receive the sense signal SENSE.

제2 트랜지스터(T2)는 해당 게이트 라인을 통해 센스신호(SENSE)를 게이트 노드로 인가 받아 온-오프가 제어될 수 있다. The on/off of the second transistor T2 may be controlled by receiving the sense signal SENSE to a gate node through a corresponding gate line.

제2 트랜지스터(T2)는 센스신호(SENSE)에 의해 턴-온 되어 해당 기준전압 라인(RVL)으로부터 공급된 기준전압(Vref)을 구동 트랜지스터(DRT)의 제2 노드(N2)로 전달해줄 수 있다. The second transistor T2 may be turned on by the sense signal SENSE and transfer the reference voltage Vref supplied from the corresponding reference voltage line RVL to the second node N2 of the driving transistor DRT. there is.

한편, 스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다. Meanwhile, the storage capacitor Cst is not a parasitic capacitor (eg, Cgs or Cgd) that is an internal capacitor existing between the first node N1 and the second node N2 of the driving transistor DRT. , may be an external capacitor intentionally designed outside the driving transistor DRT.

구동 트랜지스터(DRT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. Each of the driving transistor DRT, the first transistor T1 and the second transistor T2 may be an n-type transistor or a p-type transistor.

한편, 스캔신호(SCAN) 및 센스신호(SENSE)는 별개의 게이트 신호일 수 있다. 이 경우, 스캔신호(SCAN) 및 센스신호(SENSE)는 서로 다른 게이트 라인을 통해, 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드로 각각 인가될 수도 있다. Meanwhile, the scan signal SCAN and the sense signal SENSE may be separate gate signals. In this case, the scan signal SCAN and the sense signal SENSE may be respectively applied to the gate node of the first transistor T1 and the gate node of the second transistor T2 through different gate lines.

경우에 따라서는, 스캔신호(SCAN) 및 센스신호(SENSE)는 동일한 게이트 신호일 수도 있다. 이 경우, 스캔신호(SCAN) 및 센스신호(SENSE)는 동일한 게이트 라인을 통해 제1 트랜지스터(T1)의 게이트 노드 및 제2 트랜지스터(T2)의 게이트 노드에 공통으로 인가될 수도 있다.In some cases, the scan signal SCAN and the sense signal SENSE may be the same gate signal. In this case, the scan signal SCAN and the sense signal SENSE may be commonly applied to the gate node of the first transistor T1 and the gate node of the second transistor T2 through the same gate line.

도 3에 예시된 각 서브픽셀 구조는 3T(Transistor) 1C (Capacitor) 구조로서, 설명을 위한 예시일 뿐, 1개 이상의 트랜지스터를 더 포함하거나, 경우에 따라서는, 1개 이상의 캐패시터를 더 포함할 수도 있다. 또는, 다수의 서브픽셀들 각각이 동일한 구조로 되어 있을 수도 있고, 다수의 서브픽셀들 중 일부는 다른 구조로 되어 있을 수도 있다. Each sub-pixel structure illustrated in FIG. 3 is a 3T (transistor) 1C (capacitor) structure, which is only an example for description, and may further include one or more transistors or, in some cases, one or more capacitors. may be Alternatively, each of a plurality of subpixels may have the same structure, and some of the plurality of subpixels may have a different structure.

아래에서는, 각 서브픽셀(SP)의 영상 구동 동작을 간단하게 예를 들어 설명한다. Below, an image driving operation of each sub-pixel (SP) will be briefly described as an example.

각 서브픽셀(SP)의 디스플레이 구동 (영상 구동이라고도 함) 동작은 영상 데이터 기록 단계, 부스팅 단계 및 발광 단계로 진행될 수 있다. The display driving (also referred to as image driving) operation of each sub-pixel (SP) may proceed to an image data recording step, a boosting step, and a light emission step.

영상 데이터 기록 단계에서, 구동 트랜지스터(DRT)의 제1 노드(N1)에 영상 신호에 해당하는 영상 구동용 데이터 전압(Vdata)이 인가하고, 구동 트랜지스터(DRT)의 제2 노드(N2)에 영상 구동용 기준전압(Vref)이 인가될 수 있다. 여기서, 구동 트랜지스터(DRT)의 제2 노드(N2)와 기준전압 라인(RVL) 사이의 저항 성분 등으로 인해, 구동 트랜지스터(DRT)의 제2 노드(N2)에 기준전압(Vref)과 유사한 전압(Vref')이 인가될 수 있다. In the image data writing step, the image driving data voltage Vdata corresponding to the image signal is applied to the first node N1 of the driving transistor DRT, and the image data voltage Vdata is applied to the second node N2 of the driving transistor DRT. A driving reference voltage Vref may be applied. Here, a voltage similar to the reference voltage Vref is applied to the second node N2 of the driving transistor DRT due to a resistance component between the second node N2 of the driving transistor DRT and the reference voltage line RVL. (Vref') may be applied.

영상 구동을 위한 기준전압(Vref)을 VpreR 이라고도 한다. The reference voltage Vref for image driving is also referred to as VpreR.

영상 데이터 기록 단계에서, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 동시에 또는 약간의 시간 차를 갖고 턴-온 될 수 있다. In the image data writing step, the first transistor T1 and the second transistor T2 may be turned on simultaneously or with a slight time difference.

영상 데이터 기록 단계에서, 스토리지 캐패시터(Cst)는 양단 전위차 (Vdata-Vref 또는 Vdata- Vref')에 대응되는 전하가 충전될 수 있다. In the image data recording step, the storage capacitor Cst may be charged with an electric charge corresponding to a potential difference between both ends (Vdata-Vref or Vdata-Vref').

구동 트랜지스터(DRT)의 제1 노드(N1)에 영상 구동용 데이터 전압(Vdata)이 인가되는 것을 영상 데이터 기록(Data Writing)이라고 한다. Applying the image driving data voltage Vdata to the first node N1 of the driving transistor DRT is referred to as image data writing.

영상 데이터 기록 단계에 이어서 진행되는 부스팅 단계에서, 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2)는 동시에 또는 약간의 시간 차를 갖고 전기적으로 플로팅(Floating) 될 수 있다. In the boosting step following the image data writing step, the first node N1 and the second node N2 of the driving transistor DRT may be electrically floated simultaneously or with a slight time difference.

이를 위해, 스캔신호(SCAN)의 턴-오프 레벨 전압에 의해 제1 트랜지스터(T1)가 턴-오프 될 수 있다. 또한, 센스신호(SENSE)의 턴-오프 레벨 전압에 의해 제2 트랜지스터(T2)가 턴-오프 될 수 있다.To this end, the first transistor T1 may be turned off by the turn-off level voltage of the scan signal SCAN. Also, the second transistor T2 may be turned off by the turn-off level voltage of the sense signal SENSE.

부스팅 단계에서, 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2) 간의 전압 차이는 유지되면서, 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2) 각각의 전압이 부스팅(Boosting) 될 수 있다. In the boosting step, while the voltage difference between the first node N1 and the second node N2 of the driving transistor DRT is maintained, the first node N1 and the second node N2 of the driving transistor DRT are respectively The voltage of may be boosted.

부스팅 단계 동안, 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2) 각각의 전압이 부스팅(Boosting)되다가, 구동 트랜지스터(DRT)의 제2 노드(N2)의 상승된 전압이 일정 전압(즉, 유기발광다이오드(OLED)를 턴-온 시킬 수 있는 전압으로서, 기저전압(EVSS)에서 유기발광다이오드(OLED)의 문턱전압만큼 높은 전압)이상이 되면, 발광 단계로 진입된다. During the boosting step, the voltage of each of the first node N1 and the second node N2 of the driving transistor DRT is boosted, and then the increased voltage of the second node N2 of the driving transistor DRT is When a certain voltage (that is, a voltage capable of turning on the organic light emitting diode (OLED), which is higher than the threshold voltage of the organic light emitting diode (OLED) from the base voltage (EVSS)) is reached, the light emitting stage is entered.

이러한 발광 단계에서는, 유기발광다이오드(OLED)로 구동 전류가 흐르게 된다. 이에 따라, 유기발광다이오드(OLED)가 발광할 수 있다.In this light emitting step, a driving current flows into the organic light emitting diode (OLED). Accordingly, the organic light emitting diode (OLED) may emit light.

본 발명의 실시예들에 따른 표시패널(110)에 배열된 다수의 서브픽셀(SP) 각각에 배치된 구동 트랜지스터(DRT)는 문턱전압, 이동도 (전자 이동도 라고도 함) 등의 고유한 특성치를 갖는다. The driving transistor DRT disposed in each of the plurality of sub-pixels SP arranged on the display panel 110 according to embodiments of the present invention has unique characteristics such as threshold voltage and mobility (also referred to as electron mobility). have

구동 트랜지스터(DRT)는 구동시간에 따라 열화가 발생할 수 있다. 이에 따라, 구동 트랜지스터(DRT)의 고유한 특성치는 구동시간에 따라 변할 수 있다. The driving transistor DRT may be deteriorated according to driving time. Accordingly, the unique characteristics of the driving transistor DRT may change according to driving time.

구동 트랜지스터(DRT)는 특성치 변화에 따라 온-오프 타이밍이 달라지거나 유기발광다이오드(OLED)의 구동 능력이 달라질 수 있다. 즉, 구동 트랜지스터(DRT)는 특성치 변화에 따라 유기발광다이오드(OLED)로 전류를 공급하는 타이밍과, 유기발광다이오드(OLED)로 공급하는 전류량이 달라질 수 있다. 이러한 구동 트랜지스터(DRT)의 특성치 변화에 따라, 해당 서브픽셀(SP)의 실제 휘도는 원하는 휘도와 달라질 수 있다. The on-off timing of the driving transistor DRT may vary or the driving capability of the organic light emitting diode OLED may vary according to a change in characteristic value. That is, the timing at which current is supplied to the organic light emitting diode (OLED) and the amount of current supplied to the organic light emitting diode (OLED) may be changed according to a change in characteristic values of the driving transistor DRT. According to the change in the characteristic value of the driving transistor DRT, the actual luminance of the corresponding subpixel SP may be different from the desired luminance.

또한, 표시패널(110)에 배열된 다수의 서브픽셀(SP)은 각기 구동 시간이 서로 다를 수 있다. 따라서, 각 서브픽셀(SP) 내 구동 트랜지스터(DRT) 간의 특성치 편차 (문턱전압 편차, 이동도 편차)가 발생할 수 있다. Also, the plurality of subpixels SP arranged on the display panel 110 may have different driving times. Therefore, characteristic value deviations (threshold voltage deviations and mobility deviations) between the driving transistors DRT in each subpixel SP may occur.

이러한 구동 트랜지스터(DRT) 간의 특성치 편차는 서브픽셀(SP) 간의 휘도 편차를 발생시킬 수 있다. 따라서, 표시패널(110)의 휘도 균일도도 나빠질 수 있으며, 결국, 화상 품질 저하로 이어질 수 있다. The characteristic value deviation between the driving transistors DRT may cause a luminance deviation between the subpixels SP. Accordingly, luminance uniformity of the display panel 110 may be deteriorated, which may eventually lead to image quality deterioration.

따라서, 본 발명의 실시예들에 따른 유기발광표시장치(100)는, 구동 트랜지스터(DRT) 간의 특성치 편차를 보상해줄 수 있는 보상회로를 포함하고, 이를 이용한 보상 방법을 제공할 수 있다. 이에 대하여, 도 4 내지 도 7을 참조하여 더욱 상세하게 설명한다. Accordingly, the organic light emitting display device 100 according to embodiments of the present invention may include a compensation circuit capable of compensating for a characteristic value deviation between driving transistors DRT, and may provide a compensation method using the compensation circuit. This will be described in more detail with reference to FIGS. 4 to 7 .

도 4는 본 발명의 실시예들에 따른 유기발광표시장치(100)의 예시적인 보상 회로이다. 4 is an exemplary compensation circuit of the organic light emitting display device 100 according to embodiments of the present invention.

본 발명의 실시예들에 따른 유기발광표시장치(100)는, 구동 트랜지스터(DRT) 간의 특성치 편차를 보상하기 위하여, 각 구동 트랜지스터(DRT)의 특성치 또는 특성치 변화를 센싱해야 한다. The organic light emitting display device 100 according to embodiments of the present invention needs to sense a characteristic value or change in characteristic value of each driving transistor DRT in order to compensate for a characteristic value deviation between the driving transistors DRT.

본 발명의 실시예들에 따른 유기발광표시장치(100)의 보상회로는, 3T1C 구조 또는 이에 기반하여 변형된 구조를 갖는 서브픽셀(SP)을 구동(센싱 구동)하여 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성치 또는 특성치 변화를 센싱하기 위한 센싱 회로(410)를 포함할 수 있다. The compensation circuit of the organic light emitting display device 100 according to the embodiments of the present invention drives (sensing drive) a subpixel SP having a 3T1C structure or a modified structure based on the 3T1C structure to drive within the subpixel SP. A sensing circuit 410 for sensing a characteristic value or change in characteristic value of the transistor DRT may be included.

본 명세서에서, 설명의 편의를 위하여, "서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성치 또는 특성치 변화를 센싱하는 것"을 "서브픽셀(SP)을 센싱한다"라고도 한다. 그리고, "서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성치 또는 특성치 변화를 보상하는 것"을 "서브픽셀(SP)을 보상한다"라고도 한다. In this specification, for convenience of description, “sensing a characteristic value or a characteristic value change of the driving transistor DRT in the subpixel SP” is also referred to as “sensing the subpixel SP”. In addition, “compensating for the characteristic value or change in characteristic value of the driving transistor DRT in the sub-pixel SP” is also referred to as “compensating for the sub-pixel SP”.

본 발명의 실시예들에 따른 유기발광표시장치(100)는, 센싱 구동을 통해, 기준전압 라인(RVL)의 전압을 센싱하고, 센싱된 전압으로부터 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 특성치 또는 특성치 변화를 알아낼 수 있다. 여기서, 기준전압 라인(RVL)은 기준전압(Vref)을 전달하는 역할 뿐만 아니라, 기준전압(Vref)을 전달해주는 역할 뿐만, 서브픽셀의 특성(예: 구동 트랜지스터(DRT)의 특성치)을 센싱하기 위한 센싱 라인의 역할을 할 수 있다. The organic light emitting display device 100 according to embodiments of the present invention senses the voltage of the reference voltage line RVL through sensing driving, and uses the sensed voltage to control the driving transistor DRT in the subpixel SP. A characteristic value or characteristic value change can be detected. Here, the reference voltage line (RVL) serves not only to deliver the reference voltage (Vref), but also to sense the characteristics of the subpixel (eg, the characteristic value of the driving transistor (DRT)). It can serve as a sensing line for

보다 구체적으로, 본 발명의 실시예들에 따른 유기발광표시장치(100)의 센싱 구동에 따라, 구동 트랜지스터(DRT)의 특성치 또는 특성치 변화는 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압(예: Vdata-Vth)으로 반영된다. More specifically, according to the sensing operation of the organic light emitting display device 100 according to the embodiments of the present invention, the characteristic value or change in characteristic value of the driving transistor DRT is the voltage of the second node N2 of the driving transistor DRT. (e.g. Vdata-Vth).

구동 트랜지스터(DRT)의 제2 노드(N2)의 전압은, 제2 트랜지스터(T2)가 턴-온 상태인 경우, 기준전압 라인(RVL)의 전압과 대응될 수 있다. 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압에 의해, 기준전압 라인(RVL) 상의 라인 캐패시터(Cline)가 충전될 수 있다. 충전된 라인 캐패시터(Cline)에 의해 기준전압 라인(RVL)은 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압과 대응되는 전압을 가질 수 있다. The voltage of the second node N2 of the driving transistor DRT may correspond to the voltage of the reference voltage line RVL when the second transistor T2 is in a turn-on state. The line capacitor Cline on the reference voltage line RVL may be charged by the voltage of the second node N2 of the driving transistor DRT. The reference voltage line RVL may have a voltage corresponding to the voltage of the second node N2 of the driving transistor DRT by the charged line capacitor Cline.

본 발명의 실시예들에 따른 유기발광표시장치(100)의 보상회로는, 센싱 대상이 되는 서브픽셀(SP) 내 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각의 온-오프 제어와, 데이터 전압(Vdata) 및 기준전압(Vref) 각각의 공급 제어를 통해, 구동 트랜지스터(DRT)의 제2 노드(N2)가 구동 트랜지스터(DRT)의 특성치(문턱전압, 이동도) 또는 특성치 변화를 반영하는 전압 상태가 되도록 구동할 수 있다. The compensation circuit of the organic light emitting display device 100 according to embodiments of the present invention includes on-off control of each of a first transistor T1 and a second transistor T2 in a subpixel SP to be sensed, and , the second node N2 of the driving transistor DRT controls the characteristic values (threshold voltage, mobility) or changes in characteristic values of the driving transistor DRT through control of supply of the data voltage Vdata and the reference voltage Vref, respectively. It can be driven so as to reflect the voltage state.

도 4를 참조하면, 본 발명의 실시예들에 따른 유기발광표시장치(100)는 다수의 기준전압 라인(RVL)을 센싱하기 위한 센싱회로(410)을 포함할 수 있다. Referring to FIG. 4 , the organic light emitting display device 100 according to example embodiments may include a sensing circuit 410 for sensing a plurality of reference voltage lines RVL.

센싱회로(410)는, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압과 대응되는 기준전압 라인(RVL)의 전압을 센싱하고, 센싱된 전압을 디지털 값에 해당하는 센싱값으로 변환하는 아날로그 디지털 컨버터(ADC)와, 센싱 구동을 위한 스위치 회로(SAM, SPRE)를 포함할 수 있다. The sensing circuit 410 senses the voltage of the reference voltage line RVL corresponding to the voltage of the second node N2 of the driving transistor DRT, and converts the sensed voltage into a sensed value corresponding to a digital value. It may include an analog-to-digital converter (ADC) and a switch circuit (SAM, SPRE) for sensing driving.

이러한 센싱회로(410)는, 데이터 구동회로(120)의 외부(예: PCB 등)에 존재할 수도 있지만, 데이터 구동회로(120)의 내부에 포함될 수도 있다. The sensing circuit 410 may exist outside the data driving circuit 120 (eg, a PCB) or may be included inside the data driving circuit 120 .

센싱 구동을 위한 스위치 회로(SAM, SPRE)는, 해당 기준전압 라인(RVL)의 전압 상태를 제어하거나, 해당 기준전압 라인(RVL)과 아날로그 디지털 컨버터(ADC) 간의 연결 여부를 제어할 수 있다. The switch circuits SAM and SPRE for sensing driving may control the voltage state of the corresponding reference voltage line RVL or control whether or not the reference voltage line RVL is connected to the analog-to-digital converter ADC.

센싱 구동을 위한 스위치 회로(SAM, SPRE)는, 각 기준전압 라인(RVL)과 기준전압(Vref)이 공급되는 센싱 구동용 기준전압 공급 노드(Npres) 간의 연결을 제어하는 센싱 구동용 기준 스위치(SPRE)와, 각 기준전압 라인(RVL)과 아날로그 디지털 컨버터(ADC) 간의 연결을 제어하는 샘플링 스위치(SAM)를 포함할 수 있다. The switch circuits SAM and SPRE for sensing driving include a reference switch for sensing driving that controls the connection between each reference voltage line RVL and a reference voltage supply node Npres for sensing driving to which the reference voltage Vref is supplied. SPRE) and a sampling switch (SAM) that controls the connection between each reference voltage line (RVL) and the analog-to-digital converter (ADC).

위에서 언급한 센싱 구동용 기준 스위치(SPRE)는 센싱 구동 시 이용되는 스위치이다. 센싱 구동용 기준 스위치(SPRE)에 의해 기준전압 라인(RVL)으로 공급되는 기준전압(Vref)은 "센싱 구동용 기준전압(VpreS)"이다. The aforementioned reference switch SPRE for sensing driving is a switch used for sensing driving. The reference voltage Vref supplied to the reference voltage line RVL by the reference switch SPRE for sensing drive is “reference voltage VpreS for sensing drive”.

한편, 도 4를 참조하면, 스위치 회로는, 영상 구동 시 이용되는 영상 구동용 기준 스위치(RPRE)를 포함할 수 있다. Meanwhile, referring to FIG. 4 , the switch circuit may include an image driving reference switch RPRE used when driving an image.

영상 구동용 기준 스위치(RPRE)는, 각 기준전압 라인(RVL)과 기준전압(Vref)이 공급되는 영상 구동용 기준전압 공급 노드(Nprer) 간의 연결을 제어할 수 있다. The image driving reference switch RPRE may control the connection between each reference voltage line RVL and the image driving reference voltage supply node Nprer to which the reference voltage Vref is supplied.

위에서 언급한 영상 구동용 기준 스위치(RPRE)는 영상 구동 시 이용되는 스위치이다. 영상 구동용 기준 스위치(SPRE)에 의해 기준전압 라인(RVL)에 공급되는 기준전압(Vref)은 "영상 구동용 기준전압(VpreR)"이다. The image driving reference switch RPRE mentioned above is a switch used when driving an image. The reference voltage Vref supplied to the reference voltage line RVL by the image driving reference switch SPRE is the "image driving reference voltage VpreR".

센싱 구동용 기준 스위치(SPRE)와 영상 구동용 기준 스위치(RPRE)는 별도로 구비될 수도 있고, 하나로 통합되어 구현될 수도 있다. 센싱 구동용 기준전압(VpreS)과 영상 구동용 기준전압(VpreR)은 동일한 전압 값일 수도 있고, 다른 전압 값일 수도 있다. The reference switch for sensing driving (SPRE) and the reference switch for image driving (RPRE) may be provided separately or may be integrated into one. The reference voltage VpreS for sensing driving and the reference voltage VpreR for image driving may have the same voltage value or different voltage values.

본 발명의 실시예들에 따른 유기발광표시장치(100)의 보상회로는, 아날로그 디지털 컨버터(ADC)에서 출력되는 센싱값을 저장하거나 기준 센싱값을 미리 저장하고 있는 메모리(MEM)와, 메모리(MEM)에 저장된 센싱값과 기준 센싱값을 비교하여 특성치 편차를 보상해주는 보상값을 산출하는 보상기(COMP)를 더 포함할 수 있다. The compensation circuit of the organic light emitting display device 100 according to embodiments of the present invention includes a memory MEM that stores a sensing value output from an analog-to-digital converter (ADC) or previously stores a reference sensing value, and a memory ( A compensator (COMP) that compares the sensing value stored in the MEM with a reference sensing value to calculate a compensation value for compensating for a characteristic value deviation may be further included.

보상기(COMP)에 의해 산출된 보상값은 메모리(MEM)에 저장될 수 있다. The compensation value calculated by the compensator COMP may be stored in the memory MEM.

컨트롤러(140)는 보상기(COM)에 의해 산출된 보상값을 이용하여 데이터 구동회로(120)에 공급할 영상데이터(Data)를 변경하고, 변경된 영상데이터(Data_comp)를 데이터 구동회로(120)로 출력할 수 있다. The controller 140 changes the image data Data to be supplied to the data driving circuit 120 using the compensation value calculated by the compensator COM, and outputs the changed image data Data_comp to the data driving circuit 120. can do.

이에 따라, 데이터 구동회로(120)는, 디지털 아날로그 컨버터(DAC)를 통해 변경된 영상데이터(Data_comp)를 아날로그 신호 형태의 데이터 전압(Vdata_comp)으로 변환하고, 변환된 데이터 전압(Vdata_comp)을 출력버퍼(BUF)를 통해 해당 데이터 라인(DL)으로 출력할 수 있다. 이에 따라, 해당 서브픽셀(SP)의 구동 트랜지스터(DRT)에 대한 특성치 편차(문턱전압 편차, 이동도 편차)가 보상될 수 있다. Accordingly, the data driving circuit 120 converts the image data (Data_comp) changed through the digital-to-analog converter (DAC) into a data voltage (Vdata_comp) in the form of an analog signal, and converts the converted data voltage (Vdata_comp) into an output buffer ( BUF) to the corresponding data line DL. Accordingly, characteristic value deviations (threshold voltage deviation and mobility deviation) of the driving transistor DRT of the corresponding subpixel SP may be compensated for.

한편, 도 4를 참조하면, 데이터 구동회로(120)는, 래치 회로, 디지털 아날로그 컨버터(DAC) 및 출력버퍼(BUF) 등을 포함하는 데이터 전압 출력 회로(400)를 포함할 수 있으며, 경우에 따라서는, 아날로그 디지털 컨버터(ADC) 및 각종 스위치들(SAM, SPRE, RPRE)을 더 포함할 수 있다. Meanwhile, referring to FIG. 4 , the data driving circuit 120 may include a data voltage output circuit 400 including a latch circuit, a digital-to-analog converter (DAC), and an output buffer (BUF). Accordingly, an analog-to-digital converter (ADC) and various switches (SAM, SPRE, RPRE) may be further included.

이와 다르게, 아날로그 디지털 컨버터(ADC) 및 각종 스위치들(SAM, SPRE, RPRE)는, 데이터 구동회로(120)의 내부가 아니라, 데이터 구동회로(120)의 외부에 위치할 수도 있다. Alternatively, the analog-to-digital converter (ADC) and various switches (SAM, SPRE, and RPRE) may be located outside the data driving circuit 120, not inside the data driving circuit 120.

도 4를 참조하면, 보상기(COMP)는 컨트롤러(140)의 외부에 존재할 수도 있지만, 컨트롤러(140)의 내부에 포함될 수도 있다. 또한, 메모리(MEM)는 컨트롤러(140)의 외부에 위치할 수도 있고, 컨트롤러(140)의 내부에 레지스터 형태로 구현될 수도 있다.Referring to FIG. 4 , the compensator COMP may exist outside the controller 140 or may be included inside the controller 140 . Also, the memory MEM may be located outside the controller 140 or implemented in the form of a register inside the controller 140 .

도 5는 본 발명의 실시예들에 따른 유기발광표시장치(100)의 문턱전압 센싱을 위한 구동 타이밍 다이어그램이다. 5 is a driving timing diagram for sensing a threshold voltage of the organic light emitting display device 100 according to embodiments of the present invention.

도 5를 참조하면, 문턱전압 센싱 구동은, 초기화 단계(S510), 트래킹 단계(S520) 및 샘플링 단계(S530)로 진행될 수 있다. Referring to FIG. 5 , threshold voltage sensing driving may proceed to an initialization step ( S510 ), a tracking step ( S520 ), and a sampling step ( S530 ).

초기화 단계(S510)에서, 턴-온 레벨 전압의 스캔신호(SCAN)에 의해, 제1 트랜지스터(T1)가 턴-온 상태가 된다. 이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1)는 문턱전압 센싱 구동용 데이터 전압(Vdata)으로 초기화 된다. In the initialization step S510, the first transistor T1 is turned on by the scan signal SCAN of the turn-on level voltage. Accordingly, the first node N1 of the driving transistor DRT is initialized with the data voltage Vdata for driving the threshold voltage sensing.

초기화 단계(S510)에서, 턴-온 레벨 전압의 센스신호(SENSE)에 의해, 제2 트랜지스터(T2)가 턴-온 상태가 되고, 센싱 구동용 기준 스위치(SPRE)가 턴-온 된다. 이에 따라, 구동 트랜지스터(DRT)의 제2 노드(N2)는 센싱 구동용 기준전압(VpreS)으로 초기화 된다.In the initialization step S510, the second transistor T2 is turned on and the sensing drive reference switch SPRE is turned on by the sense signal SENSE of the turn-on level voltage. Accordingly, the second node N2 of the driving transistor DRT is initialized to the reference voltage VpreS for sensing driving.

트래킹 단계(S520)는 구동 트랜지스터(DRT)의 문턱전압(Vth)을 트래킹하는 단계이다. 즉, 트래킹 단계(S520)에서는, 구동 트랜지스터(DRT)의 문턱전압(Vth)을 반영하는 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 트래킹 한다. The tracking step ( S520 ) is a step of tracking the threshold voltage (Vth) of the driving transistor (DRT). That is, in the tracking step S520, the voltage of the second node N2 of the driving transistor DRT reflecting the threshold voltage Vth of the driving transistor DRT is tracked.

트래킹 단계(S520)에서는, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 턴-온 상태를 유지하고, 센싱 구동용 기준 스위치(SPRE)가 턴-오프 된다. 이에 따라, 구동 트랜지스터(DRT)의 제2 노드(N2)는 플로팅 되고, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이 센싱 구동용 기준전압(VpreS)에서부터 상승하기 시작한다. In the tracking step ( S520 ), the first transistor T1 and the second transistor T2 maintain a turned-on state, and the sensing drive reference switch SPRE is turned off. Accordingly, the second node N2 of the driving transistor DRT floats, and the voltage of the second node N2 of the driving transistor DRT starts to rise from the sensing driving reference voltage VpreS.

제2 트랜지스터(T2)가 턴-온 되어 있기 때문에, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 상승은 기준전압 라인(RVL)의 전압 상승으로 이어진다. Since the second transistor T2 is turned on, an increase in the voltage of the second node N2 of the driving transistor DRT leads to an increase in the voltage of the reference voltage line RVL.

구동 트랜지스터(DRT)의 제2 노드(N2)의 전압은 상승하다가 포화(Saturation)가 된다. 구동 트랜지스터(DRT)의 제2 노드(N2)의 포화된 전압은, 문턱전압 센싱 구동용 데이터 전압(Vdata)에서 구동 트랜지스터(DRT)의 문턱전압(Vth)의 전압 차이(Vdata-Vth)와 대응된다. The voltage of the second node N2 of the driving transistor DRT rises and then becomes saturated. The saturated voltage of the second node N2 of the driving transistor DRT corresponds to the voltage difference (Vdata−Vth) between the threshold voltage Vth of the driving transistor DRT in the data voltage Vdata for driving the threshold voltage sensing. do.

따라서, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이 포화되었을 때, 기준전압 라인(RVL)의 전압(Vrvl)은 문턱전압 센싱 구동용 데이터 전압(Vdata)에서 구동 트랜지스터(DRT)의 문턱전압의 전압 차이(Vdata-Vth)와 대응된다.Therefore, when the voltage of the second node N2 of the driving transistor DRT is saturated, the voltage Vrvl of the reference voltage line RVL changes from the threshold voltage sensing driving data voltage Vdata to the voltage of the driving transistor DRT. It corresponds to the voltage difference (Vdata-Vth) of the threshold voltage.

구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이 포화(Saturation)가 되면, 샘플링 스위치(SAM)가 턴-온 되어, 샘플링 단계(S530)가 진행된다. When the voltage of the second node N2 of the driving transistor DRT reaches saturation, the sampling switch SAM is turned on, and a sampling step ( S530 ) proceeds.

샘플링 단계(S530)에서, 아날로그 디지털 컨버터(ADC)는, 샘플링 스위치(SAM)에 의해 연결된 기준전압 라인(RVL)의 전압(Vrvl)을 센싱 전압(Vsen)으로 센싱하고, 센싱 전압(Vsen)을 디지털 값에 해당하는 센싱값으로 변환할 수 있다. 여기서, 아날로그 디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은 "Vdata-Vth"에 해당한다. In the sampling step (S530), the analog-to-digital converter (ADC) senses the voltage (Vrvl) of the reference voltage line (RVL) connected by the sampling switch (SAM) as the sensing voltage (Vsen), and the sensing voltage (Vsen) It can be converted into a sensing value corresponding to a digital value. Here, the voltage Vsen sensed by the analog-to-digital converter (ADC) corresponds to “Vdata-Vth”.

보상기(COMP)는, 아날로그 디지털 컨버터(ADC)에서 출력된 센싱값을 토대로 해당 서브픽셀(SP)의 구동 트랜지스터(DRT)의 문턱전압을 파악할 수 있고, 구동 트랜지스터(DRT)의 파악된 문턱전압을 보상해 수 있다. The compensator (COMP) can determine the threshold voltage of the driving transistor (DRT) of the corresponding sub-pixel (SP) based on the sensing value output from the analog-to-digital converter (ADC), and determine the threshold voltage of the driving transistor (DRT) can compensate

보상기(COMP)는, 센싱 구동을 통해 측정된 센싱값(Vdata-Vth와 대응되는 디지털 값)과, 이미 알고 있는 문턱전압 센싱 구동용 데이터(Vdata와 대응되는 디지털 값)으로부터 구동 트랜지스터(DRT)의 문턱전압(Vth)을 파악할 수 있다. The compensator (COMP) determines the value of the driving transistor (DRT) from the sensing value (digital value corresponding to Vdata-Vth) measured through sensing driving and the known threshold voltage sensing and driving data (digital value corresponding to Vdata). The threshold voltage (Vth) can be identified.

보상기(COMP)는, 해당 구동 트랜지스터(DRT)에 대하여 파악된 문턱전압(Vth)을 기준 문턱전압 또는 다른 구동 트랜지스터(DRT)의 문턱전압과 비교하여, 구동 트랜지스터(DRT) 간의 문턱전압 편차를 보상해줄 수 있다. 여기서, 문턱전압 편차 보상은 영상데이터 변경 처리(영상데이터에 보상값(오프셋)을 가감하는 처리)를 의미할 수 있다. The compensator COMP compares the identified threshold voltage Vth of the corresponding driving transistor DRT with a reference threshold voltage or a threshold voltage of another driving transistor DRT to compensate for the threshold voltage deviation between the driving transistors DRT. can do it Here, the threshold voltage deviation compensation may mean image data change processing (processing of adding or subtracting a compensation value (offset) to image data).

도 6은 본 발명의 실시예들에 따른 유기발광표시장치(100)의 이동도 센싱을 위한 구동 타이밍 다이어그램이다. 6 is a driving timing diagram for sensing mobility of the organic light emitting display device 100 according to embodiments of the present invention.

도 6을 참조하면, 이동도 센싱 구동은, 초기화 단계(S610), 트래킹 단계(S620) 및 샘플링 단계(S630)로 진행될 수 있다. Referring to FIG. 6 , mobility sensing driving may proceed to an initialization step ( S610 ), a tracking step ( S620 ), and a sampling step ( S630 ).

초기화 단계(S610)에서, 턴-온 레벨 전압의 스캔신호(SCAN)에 의해, 제1 트랜지스터(T1)가 턴-온 상태가 된다. 이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1)는 이동도 센싱 구동용 데이터 전압(Vdata)으로 초기화 된다. In the initialization step S610, the first transistor T1 is turned on by the scan signal SCAN of the turn-on level voltage. Accordingly, the first node N1 of the driving transistor DRT is initialized with the data voltage Vdata for driving the mobility sensing.

초기화 단계(S610)에서, 턴-온 레벨 전압의 센스신호(SENSE)에 의해, 제2 트랜지스터(T2)가 턴-온 상태가 되고, 센싱 구동용 기준 스위치(SPRE)가 턴-온 된다. 이에 따라, 구동 트랜지스터(DRT)의 제2 노드(N2)는 센싱 구동용 기준전압(VpreS)으로 초기화 된다.In the initialization step S610, the second transistor T2 is turned on and the sensing drive reference switch SPRE is turned on by the sense signal SENSE of the turn-on level voltage. Accordingly, the second node N2 of the driving transistor DRT is initialized to the reference voltage VpreS for sensing driving.

트래킹 단계(S620)는 구동 트랜지스터(DRT)의 이동도를 트래킹하는 단계이다. 구동 트랜지스터(DRT)의 이동도는 구동 트랜지스터(DRT)의 전류구동능력을 나타낼 수 있다. 즉, 트래킹 단계(S520)에서는, 구동 트랜지스터(DRT)의 이동도를 산출할 수 있는 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 트래킹 한다.The tracking step ( S620 ) is a step of tracking the mobility of the driving transistor DRT. Mobility of the driving transistor DRT may indicate current driving capability of the driving transistor DRT. That is, in the tracking step ( S520 ), the voltage of the second node N2 of the driving transistor DRT from which the mobility of the driving transistor DRT can be calculated is tracked.

트래킹 단계(S620)에서는, 턴-오프 레벨 전압의 스캔신호(SCAN)에 의해 제1 트랜지스터(T1)가 턴-오프 되고, 센싱 구동용 기준 스위치(SPRE)가 턴-오프 된다. 이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2)는 모두 플로팅 된다. 이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1) 및 제2 노드(N2)의 전압이 모두 상승하게 된다. 특히, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압은 센싱 구동용 기준전압(VpreS)에서부터 상승하기 시작한다. In the tracking step S620, the first transistor T1 is turned off by the scan signal SCAN of the turn-off level voltage, and the sensing driving reference switch SPRE is turned off. Accordingly, both the first node N1 and the second node N2 of the driving transistor DRT are floated. Accordingly, the voltages of the first node N1 and the second node N2 of the driving transistor DRT both rise. In particular, the voltage of the second node N2 of the driving transistor DRT starts to rise from the sensing driving reference voltage VpreS.

제2 트랜지스터(T2)가 턴-온 되어 있기 때문에, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 상승은 기준전압 라인(RVL)의 전압 상승으로 이어진다. Since the second transistor T2 is turned on, an increase in the voltage of the second node N2 of the driving transistor DRT leads to an increase in the voltage of the reference voltage line RVL.

구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이 상승하기 시작한 시점으로부터 미리 정해져 있는 일정 시간(Δt)이 경과되면, 샘플링 스위치(SAM)가 턴-온 되어, 샘플링 단계(S630)가 진행된다. When a predetermined time Δt elapses from the point at which the voltage of the second node N2 of the driving transistor DRT starts to rise, the sampling switch SAM is turned on and the sampling step S630 proceeds. do.

샘플링 단계(S630)에서, 아날로그 디지털 컨버터(ADC)는, 샘플링 스위치(SAM)에 의해 연결된 기준전압 라인(RVL)의 전압(Vrvl)을 센싱 전압(Vsen)으로서 센싱하고, 센싱 전압(Vsen)을 디지털 값에 해당하는 센싱값으로 변환할 수 있다. 여기서, 아날로그 디지털 컨버터(ADC)에 의해 센싱된 전압(Vsen)은 센싱 구동용 기준전압(VpreS)에서 일정 전압(ΔV)만큼 상승된 전압(VpreS+ΔV)에 해당한다. 여기서, 일정 시간(Δt)은 미리 정해진 시간으로서, 아래에서는 부스팅 시간(Boosting Time)이라고도 기재할 수 있다. In the sampling step (S630), the analog-to-digital converter (ADC) senses the voltage (Vrvl) of the reference voltage line (RVL) connected by the sampling switch (SAM) as the sensing voltage (Vsen), and the sensing voltage (Vsen) It can be converted into a sensing value corresponding to a digital value. Here, the voltage Vsen sensed by the analog-to-digital converter ADC corresponds to a voltage (VpreS+ΔV) increased by a predetermined voltage ΔV from the sensing driving reference voltage VpreS. Here, the predetermined time (Δt) is a predetermined time, and may also be described as a boosting time below.

보상기(COMP)는, 아날로그 디지털 컨버터(ADC)에서 출력된 센싱값을 토대로 해당 서브픽셀(SP)의 구동 트랜지스터(DRT)의 이동도를 파악할 수 있고, 구동 트랜지스터(DRT)의 파악된 이동도를 보상해 수 있다. The compensator COMP may determine the mobility of the driving transistor DRT of the corresponding subpixel SP based on the sensing value output from the analog-to-digital converter ADC, and determine the mobility of the driving transistor DRT. can compensate

보상기(COMP)는, 센싱 구동을 통해 측정된 센싱값(VpreS+ΔV와 대응되는 디지털 값)과, 이미 알고 있는 센싱 구동용 기준전압(VpreS)과 경과시간(Δt)으로부터 구동 트랜지스터(DRT)의 이동도를 파악할 수 있다. The compensator COMP determines the value of the driving transistor DRT from the sensing value (digital value corresponding to VpreS+ΔV) measured through sensing driving, the already known reference voltage for sensing driving (VpreS) and the elapsed time (Δt). mobility can be identified.

구동 트랜지스터(DRT)의 이동도는 트래킹 단계(S620)에서 기준전압 라인(RVL)의 단위 시간 당 전압 변동량(ΔV/Δt)과 비례한다. 즉, 구동 트랜지스터(DRT)의 이동도는 도 6에서 기준전압 라인(RVL)의 전압 파형에서 기울기(Slope, SLP)와 비례한다. The mobility of the driving transistor DRT is proportional to the amount of voltage variation (ΔV/Δt) per unit time of the reference voltage line RVL in the tracking step S620. That is, the mobility of the driving transistor DRT is proportional to the slope (Slope, SLP) of the voltage waveform of the reference voltage line RVL in FIG. 6 .

보상기(COMP)는, 해당 구동 트랜지스터(DRT)에 대하여 파악된 이동도를 기준 이동도 또는 다른 구동 트랜지스터(DRT)의 이동도와 비교하여, 구동 트랜지스터(DRT) 간의 이동도 편차를 보상해줄 수 있다. 여기서, 이동도 편차 보상은 영상데이터 변경 처리(영상데이터에 보상값(게인)을 곱하는 연산처리)를 의미할 수 있다.The compensator COMP may compensate for a mobility deviation between driving transistors DRT by comparing the mobility of the corresponding driving transistor DRT with a reference mobility or mobility of other driving transistors DRT. Here, the mobility deviation compensation may mean image data change processing (an operation processing of multiplying image data by a compensation value (gain)).

도 7은 본 발명의 실시예들에 따른 유기발광표시장치(100)에서, 다양한 타이밍에 진행될 수 있는 센싱 프로세스를 나타낸 도면이다. 7 is a diagram illustrating a sensing process that can be performed at various timings in the organic light emitting display device 100 according to embodiments of the present invention.

도 7을 참조하면, 유기발광표시장치(100)는, 파워 온 신호가 발생하면, 디스플레이 구동을 시작하기 위한 정해진 온 시퀀스 처리를 수행하고, 온 시퀀스 처리가 완료되면, 정상적인 디스플레이 구동이 시작된다. Referring to FIG. 7 , when a power-on signal is generated, the organic light-emitting display device 100 performs a predetermined on-sequence process for starting display driving, and when the on-sequence process is completed, normal display driving begins.

유기발광표시장치(100)는, 파워 오프 신호가 발생하면, 진행 중이던 디스플레이 구동을 중지하고 정해진 오프 시퀀스 처리를 수행하고, 오프 시퀀스 처리가 완료되면, 완전한 오프 상태가 된다. When a power off signal is generated, the organic light emitting display device 100 stops display driving in progress and performs a predetermined off sequence process. When the off sequence process is completed, the organic light emitting display device 100 enters a completely off state.

이러한 전원 처리 타이밍과 관련하여 센싱 구동 (문턱전압 센싱 구동, 이동도 센싱 구동)이 진행될 수 있다. In relation to the power processing timing, sensing driving (threshold voltage sensing driving and mobility sensing driving) may be performed.

센싱 구동은, 파워 온 신호의 발생 이후 디스플레이 구동이 시작하기 전에 진행될 수 있다. 이러한 센싱 및 센싱 프로세스를 온-센싱(On-Sensing) 및 온-센싱 프로세스(On-Sensing Process)라고 한다. Sensing driving may be performed after the power-on signal is generated and before display driving starts. Such sensing and sensing processes are referred to as on-sensing and on-sensing processes.

또한, 센싱 구동은, 파워 오프 신호의 발생 이후 진행될 수 있다. 이러한 센싱 및 센싱 프로세스를 오프-센싱(Off-Sensing) 및 오프-센싱 프로세스(Off-Sensing Process)라고 한다. Also, sensing driving may be performed after the power off signal is generated. Such sensing and sensing processes are referred to as off-sensing and off-sensing processes.

또한, 센싱 구동은, 디스플레이 구동 중에서 실시간으로 진행될 수도 있다. 이러한 센싱 프로세서를 실시간(RT: Real-Time, 이하, RT라고 함) 센싱 프로세스라고 한다. Also, sensing driving may be performed in real time during display driving. Such a sensing processor is referred to as a real-time (RT) sensing process.

RT 센싱 프로세스의 경우, 디스플레이 구동 중에서 블랭크 시간마다 하나 이상의 서브픽셀 라인(서브픽셀 행)에서 하나 이상의 서브픽셀(SP)에 대하여 센싱 구동이 진행될 수 있다. In the case of the RT sensing process, sensing driving may be performed for one or more subpixels SP in one or more subpixel lines (subpixel rows) for each blank time during display driving.

블랭크 시간에 센싱 구동 (RT 센싱 구동)이 수행될 때, 센싱 구동이 수행되는 서브픽셀 라인(서브픽셀 행)은 랜덤 하게 선택될 수 있다. 이에 따라, 블랭크 시간에서의 센싱 구동 후 액티브 시간에 센싱 구동이 된 서브픽셀 라인에서의 화상 이상 현상이 완화될 수 있다. 또한, 블랭크 시간에서의 센싱 구동 후 액티브 시간에 센싱 구동이 된 서브픽셀에 센싱 구동 이전의 데이터 전압과 대응되는 회복 데이터 전압을 공급해줄 수 있다. 이에 따라, 블랭크 시간에서의 센싱 구동 후 액티브 시간에 센싱 구동이 된 서브픽셀 라인에서의 화상 이상 현상이 더욱더 완화될 수 있다.When sensing driving (RT sensing driving) is performed in the blank time, a subpixel line (subpixel row) on which sensing driving is performed may be randomly selected. Accordingly, an abnormal image phenomenon in a sub-pixel line subjected to sensing driving in an active time after sensing driving in a blank time may be alleviated. In addition, after the sensing drive in the blank time, the recovery data voltage corresponding to the data voltage before the sensing drive may be supplied to the subpixel that has been sensing driven in the active time. Accordingly, an abnormal image phenomenon in a sub-pixel line subjected to sensing driving in an active time after sensing driving in a blank time may be further alleviated.

한편, 이동도 센싱 구동은, 문턱전압 센싱 구동에 비해 상대적으로 짧은 시간만을 필요로 하기 때문에, 짧은 시간 동안 진행되는 온-센싱 프로세스 및 RT 센싱 프로세스 등 중 어떠한 프로세스로도 진행될 수 있다. Meanwhile, since the mobility sensing drive requires a relatively short time compared to the threshold voltage sensing drive, it may be performed by any process among short-time on-sensing processes and RT sensing processes.

예를 들어, 이동도 센싱 구동은, 파워 온 신호가 발생한 이후, 기준이 되는 센싱값을 얻기 위하여 온-센싱 프로세스로 진행되고, 영상 구동 중 블랭크 기간들을 활용하여 RT 센싱 프로세스로도 진행될 수 있다. For example, mobility sensing driving may be performed as an on-sensing process to obtain a reference sensing value after a power-on signal is generated, and may also be performed as an RT sensing process using blank periods during image driving.

하지만, 문턱전압 센싱 구동의 경우, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이 포화 (Saturation)되는데 긴 시간이 걸릴 수 있기 때문에, 다소 긴 시간 동안 진행될 수 있는 오프-센싱 프로세스로 진행될 수 있다. However, in the case of threshold voltage sensing driving, since it may take a long time for the voltage of the second node N2 of the driving transistor DRT to saturate, an off-sensing process may be performed for a rather long time. can

특히, 고해상도에 따라 서브픽셀 개수가 많아지는 경우, 표시패널(110)에 배치된 모든 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 문턱전압을 센싱하기 위해서는 상당히 오랜 시간이 걸릴 수 있기 때문에, 문턱전압 센싱 구동은 영상 구동 중에 RT 센싱 프로세스로 진행될 수 있다. In particular, when the number of subpixels increases according to the high resolution, it may take a very long time to sense the threshold voltage of the driving transistor DRT in all the subpixels SP disposed on the display panel 110. Voltage sensing driving may be performed as an RT sensing process during image driving.

또한, 문턱전압 센싱 구동을 수행한 이후, 이동도 센싱 구동을 수행할 때, 이동도 센싱 구동을 위한 센싱 구동용 데이터 전압(Vdata_sen)은 문턱전압 보상 값이 적용된 데이터 전압일 수 있다. 즉, 이동도 센싱 구동을 위한 센싱 구동용 데이터 전압(Vdata_sen)은 문턱전압 보상 값에 대응되는 전압만큼 오프셋 된 데이터 전압일 수 있다. Also, when the mobility sensing drive is performed after the threshold voltage sensing drive is performed, the sensing drive data voltage Vdata_sen for the mobility sensing drive may be a data voltage to which a threshold voltage compensation value is applied. That is, the sensing driving data voltage Vdata_sen for mobility sensing driving may be a data voltage offset by a voltage corresponding to the threshold voltage compensation value.

한편, 제품 출하 전에 문턱전압 센싱값의 기준값과 이동도 센싱값의 기준 값을 미리 얻어서, 메모리(MEM)에 저장해둔다. Meanwhile, before shipment of the product, reference values of the threshold voltage sensing value and reference values of the mobility sensing value are obtained in advance and stored in the memory MEM.

한편, 도 3과 같은 구조를 갖는 하나의 서브픽셀(SP)에는, 1개의 데이터 전압(Vdata), 2가지의 게이트 신호(SCAN, SENSE), 기준전압(Vref), 구동전압(EVDD) 등이 공급되어야 한다. 따라서, 하나의 서브픽셀(SP)은 1개의 데이터 라인(DL), 1개 또는 2개의 게이트 라인(GL), 1개의 기준전압(SL), 1개의 구동전압 라인(DVL)과 전기적으로 연결되어야 한다(도 3 참조).Meanwhile, in one subpixel SP having the structure shown in FIG. 3, one data voltage Vdata, two gate signals SCAN and SENSE, a reference voltage Vref, a driving voltage EVDD, and the like are applied. must be supplied Therefore, one subpixel (SP) should be electrically connected to one data line (DL), one or two gate lines (GL), one reference voltage (SL), and one driving voltage line (DVL). (see Figure 3).

하나의 서브픽셀 행을 온-오프 시키기 위하여, 1개 또는 2개의 게이트 라인(GL)이 하나의 서브픽셀 행마다 배치되어야 한다. 단, 아래에서는, 설명의 편의를 위하여, 하나의 서브픽셀 행에 2개의 게이트 라인(GL)이 배치된 것으로 가정한다. 이 가정에 따르면, 스캔신호(SCAN)와 센스신호(SENSE)가 2개의 게이트 라인(GL)을 통해 각각 전달될 수 있다. In order to turn on or off one subpixel row, one or two gate lines GL must be disposed for each subpixel row. However, below, for convenience of description, it is assumed that two gate lines GL are disposed in one subpixel row. According to this assumption, the scan signal SCAN and the sense signal SENSE may be respectively transferred through the two gate lines GL.

그리고, 각 서브픽셀(SP)마다 데이터 전압(Vdata)이 공급되어야 하기 때문에, 1개의 데이터 라인(DL)이 하나의 서브픽셀 열마다 배치될 수 있다. 경우에 따라서, 1개의 데이터 라인(DL)이 2개의 서브픽셀 열마다 공통으로 배치될 수도 있다.In addition, since the data voltage Vdata must be supplied to each subpixel SP, one data line DL can be disposed for each subpixel column. In some cases, one data line DL may be commonly arranged for every two subpixel columns.

구동전압(EVDD)은 공통전압일 수 있기 때문에, 1개의 서브픽셀 열(또는 1개의 서브픽셀 행)마다 1개의 구동전압 라인(DVL)이 배치될 수도 있고, 2개 이상의 서브픽셀 열(또는 2개 이상의 서브픽셀 열)마다 1개의 구동전압 라인(DVL)이 배치될 수 있다. Since the driving voltage EVDD may be a common voltage, one driving voltage line DVL may be disposed for each subpixel column (or one subpixel row), or two or more subpixel columns (or two subpixel rows). One driving voltage line (DVL) may be arranged for every subpixel column).

마찬가지로, 기준전압(Vref)은 공통전압일 수 있기 때문에, 1개의 서브픽셀 열(또는 1개의 서브픽셀 행)마다 1개의 기준전압 라인(RVL)이 배치될 수도 있고, 2개 이상의 서브픽셀 열(또는 2개 이상의 서브픽셀 열)마다 1개의 기준전압 라인(RVL)이 배치될 수 있다. Similarly, since the reference voltage Vref may be a common voltage, one reference voltage line RVL may be disposed for each subpixel column (or one subpixel row), and two or more subpixel columns ( Alternatively, one reference voltage line RVL may be disposed for every two or more subpixel columns).

2개 이상의 서브픽셀 열(또는 2개 이상의 서브픽셀 열)마다 1개의 구동전압 라인(DVL) 및/또는 1개의 기준전압 라인(RVL)이 배치되는 경우, 표시패널(110)의 개구율을 보다 높여줄 수 있다. When one driving voltage line (DVL) and/or one reference voltage line (RVL) is disposed for every two or more subpixel columns (or two or more subpixel columns), the aperture ratio of the display panel 110 is further increased. can give

예를 들어, 표시패널(100)이 4가지 색상(적색, 녹색, 청색, 흰색)을 발광하는 서브픽셀들로 구성되는 경우, 4개의 서브픽셀 열마다 1개의 기준전압 라인(RVL)이 배치될 수 있다. 이 경우, 4개의 서브픽셀 열에 포함된 모든 서브픽셀들은 1개의 기준전압 라인(RVL)으로부터 기준전압(Vref)을 공급받거나 1개의 기준전압 라인(RVL)을 통해 센싱 될 수 있다. For example, when the display panel 100 is composed of subpixels emitting four colors (red, green, blue, and white), one reference voltage line RVL is disposed for every four subpixel columns. can In this case, all subpixels included in the four subpixel columns may receive the reference voltage Vref from one reference voltage line RVL or be sensed through one reference voltage line RVL.

아래에서는, 표시패널(110)의 개구율을 높여주기 위하여, 4개 이상의 서브픽셀 열마다 1개의 구동전압 라인(DVL)이 데이터 라인(DL)과 평행하게 배치되고, 4개 이상의 서브픽셀 열마다 1개의 기준전압 라인(RVL)이 데이터 라인(DL)과 평행하게 배치되는 구조를 도 8을 참조하여 설명한다. Below, in order to increase the aperture ratio of the display panel 110, one driving voltage line DVL is disposed parallel to the data line DL for every four or more subpixel columns, and one driving voltage line DVL is disposed in parallel with the data line DL for every four or more subpixel columns. A structure in which the two reference voltage lines RVL are arranged in parallel with the data line DL will be described with reference to FIG. 8 .

도 8은 본 발명의 실시예들에 따른 유기발광표시장치(100)에서, 하나의 제1 기준전압 라인(RVL1)과 연결 가능한 4개의 서브픽셀(SP1 ~ SP4)과 그 주변 배선들(DL1 ~ DL4, DVL1, DVL2, SL1, GL1, GL2)의 배치도이고, 도 9는 도 8의 배치 구조에 도 3의 서브픽셀 구조와 센싱회로(410)를 적용한 등가회로이다. 8 illustrates four sub-pixels SP1 to SP4 connectable to one first reference voltage line RVL1 and their peripheral wires DL1 to SP4 in the organic light emitting display device 100 according to embodiments of the present invention. DL4, DVL1, DVL2, SL1, GL1, GL2), and FIG. 9 is an equivalent circuit obtained by applying the subpixel structure of FIG. 3 and the sensing circuit 410 to the layout structure of FIG.

1개의 서브픽셀 행은 많은 서브픽셀들을 포함할 수 있으며, 이 중에서 4개의 서브픽셀(SP1 ~ SP4)은 도 8 및 도 9에 도시된 바와 같이, 제1 기준전압 라인(RVL1)과 전기적으로 연결이 가능하다. One subpixel row may include many subpixels, among which four subpixels SP1 to SP4 are electrically connected to the first reference voltage line RVL1 as shown in FIGS. 8 and 9 . this is possible

4개의 서브픽셀(SP1 ~ SP4) 각각은 4개의 서브픽셀 열을 대표하는 서브픽셀을 의미할 수 있다. 즉, 제1 서브픽셀(SP1)은 제1 서브픽셀 열을 대표하고, 제2 서브픽셀(SP2)은 제2 서브픽셀 열을 대표하며, 제3 서브픽셀(SP3)는 제3 서브픽셀 열을 대표하고, 제4 서브픽셀(SP4)은 제4 서브픽셀 열을 대표할 수 있다. 따라서, 도 8 및 도 9의 배치 구조가 표시패널(110)에 확대 적용될 수 있다. Each of the four subpixels SP1 to SP4 may mean a subpixel representing four subpixel columns. That is, the first subpixel SP1 represents the first subpixel column, the second subpixel SP2 represents the second subpixel column, and the third subpixel SP3 represents the third subpixel column. , and the fourth subpixel SP4 may represent the fourth subpixel row. Accordingly, the arrangement structure of FIGS. 8 and 9 may be extended and applied to the display panel 110 .

도 8의 예시에 따르면, 4개의 서브픽셀(SP1 ~ SP4) 각각에 포함된 제1 트랜지스터(T1)의 게이트 노드에 인가되는 스캔신호(SCAN)와 제2 트랜지스터(T2)의 게이트 노드에 인가되는 센스신호(SENSE)는 서로 별개의 게이트 신호인 것으로 가정한다. According to the example of FIG. 8 , a scan signal SCAN applied to the gate node of the first transistor T1 included in each of the four subpixels SP1 to SP4 and a scan signal applied to the gate node of the second transistor T2 It is assumed that the sense signals SENSE are separate gate signals.

따라서, 하나의 서브픽셀 행에 포함된 4개의 서브픽셀(SP1 ~ SP4) 각각으로 스캔신호(SCAN)를 전달하기 위한 게이트 라인(GL1)과, 4개의 서브픽셀(SP1 ~ SP4) 각각으로 센스신호(SENSE)를 전달하기 위한 게이트 라인(GL2)이 배치될 수 있다. Therefore, the gate line GL1 for transmitting the scan signal SCAN to each of the four subpixels SP1 to SP4 included in one subpixel row and the sense signal to each of the four subpixels SP1 to SP4 A gate line GL2 for transmitting (SENSE) may be disposed.

표시패널(110)에는, 4개의 서브픽셀(SP1 ~ SP4) 각각으로 데이터 전압(Vdata)을 공급하기 위한 4개의 데이터 라인(DL1 ~ DL4)이 배치될 수 있다. Four data lines DL1 to DL4 may be disposed on the display panel 110 to supply the data voltage Vdata to each of the four subpixels SP1 to SP4.

제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)는, 제1 서브픽셀(SP1)과 제2 서브픽셀(SP2) 사이에 위치할 수 있다. 제3 데이터 라인(DL3)과 제4 데이터 라인(DL4)는 제3 서브픽셀(SP3)과 제4 서브픽셀(SP4) 사이에 위치할 수 있다. The first data line DL1 and the second data line DL2 may be positioned between the first subpixel SP1 and the second subpixel SP2. The third data line DL3 and the fourth data line DL4 may be positioned between the third subpixel SP3 and the fourth subpixel SP4.

표시패널(110)의 개구율을 높여주기 위하여, 공통전압일 수 있는 구동전압(EVDD)을 전달하는 구동전압 라인(DVL1, DVL2)과, 공통전압일 수 있는 기준전압(Vref)을 전달하는 제1 기준전압 라인(RVL1)은, 공유 구조로 배치될 수 있다. In order to increase the aperture ratio of the display panel 110, the driving voltage lines DVL1 and DVL2 delivering the driving voltage EVDD that can be the common voltage and the first driving voltage lines DVL1 and DVL2 delivering the reference voltage Vref that can be the common voltage. The reference voltage line RVL1 may be arranged in a shared structure.

즉, 구동전압 라인(DVL1, DVL2)은 1개의 서브픽셀 열마다 1개씩 배치되지 않고, 복수 개의 서브픽셀 열마다 1개씩 배치될 수 있다. 제1 기준전압 라인(RVL1)은 1개의 서브픽셀 열마다 1개씩 배치되지 않고, 복수 개의 서브픽셀 열마다 1개씩 배치될 수 있다.That is, the driving voltage lines DVL1 and DVL2 may not be arranged one by one in each subpixel column, but one in each of a plurality of subpixel columns. The first reference voltage line RVL1 may not be disposed one by one in each subpixel column, but one in each of a plurality of subpixel columns.

보다 구체적으로, 제1 서브픽셀(SP1) 및 제2 서브픽셀(SP2)은 제1 구동전압 라인(DVL1)을 통해 구동전압(EVDD)을 공통으로 공급받을 수 있다. 제3 서브픽셀(SP3) 및 제4 서브픽셀(SP4)은 제2 구동전압 라인(DVL2)을 통해 구동전압(EVDD)을 공통으로 공급받을 수 있다.More specifically, the first subpixel SP1 and the second subpixel SP2 may receive the driving voltage EVDD in common through the first driving voltage line DVL1. The third subpixel SP3 and the fourth subpixel SP4 may receive the driving voltage EVDD in common through the second driving voltage line DVL2 .

제1 서브픽셀(SP1), 제2 서브픽셀(SP2), 제3 서브픽셀(SP3) 및 제4 서브픽셀(SP4) 각각에 포함된 제2 트랜지스터(T1)의 소스 노드 또는 드레인 노드는 제1 기준전압 라인(RVL1)에 공통으로 연결될 수 있다. The source node or drain node of the second transistor T1 included in each of the first subpixel SP1 , the second subpixel SP2 , the third subpixel SP3 , and the fourth subpixel SP4 is a source node or a drain node of the first subpixel SP4 . It may be commonly connected to the reference voltage line RVL1.

이에 따라, 제1 내지 제4 서브픽셀(SP1 ~ SP4)은 1개의 제1 기준전압 라인(RVL1)을 통해 기준전압(Vref)을 공통으로 공급받을 수 있다.Accordingly, the first to fourth subpixels SP1 to SP4 may be commonly supplied with the reference voltage Vref through one first reference voltage line RVL1.

한편, 도 8 및 도 9를 참조하면, 일 예로, 1개의 제1 기준전압 라인(RVL1)은, 제2 서브픽셀(SP2) 및 제3 서브픽셀(SP3) 사이에 배치될 수 있다. 이 경우, 제1 서브픽셀(SP1) 및 제4 서브픽셀(SP4)은 연결 라인(CL)을 통해 1개의 제1 기준전압 라인(RVL1)과 연결될 수 있다. 연결 라인(CL)은 제1 기준전압 라인(RVL1)과 일체일 수 있고, 제1 기준전압 라인(RVL1)과 다른 층에 위치하여 컨택될 수도 있다. Meanwhile, referring to FIGS. 8 and 9 , for example, one first reference voltage line RVL1 may be disposed between the second subpixel SP2 and the third subpixel SP3. In this case, the first subpixel SP1 and the fourth subpixel SP4 may be connected to one first reference voltage line RVL1 through the connection line CL. The connection line CL may be integral with the first reference voltage line RVL1, or it may be located on a different layer from the first reference voltage line RVL1 and make contact therewith.

한편, 데이터 라인들(DL1~DL4)은 1개의 제1 기준전압 라인(RVL1)을 기준으로 대칭적으로 배치될 수 있다. 구동전압 라인들(DVL1, DVL2)은 1개의 제1 기준전압 라인(RVL1)을 기준으로 대칭적으로 배치될 수 있다. Meanwhile, the data lines DL1 to DL4 may be symmetrically disposed with respect to one first reference voltage line RVL1. The driving voltage lines DVL1 and DVL2 may be symmetrically disposed with respect to one first reference voltage line RVL1.

도 8 및 도 9를 참조하면, 센싱회로(410)는 1개의 제1 기준전압 라인(RVL1)과 연결될 수 있다. 이에 따라, 한 시점에, 4개의 서브픽셀(SP1 ~ SP4) 중 하나의 서브픽셀만이 센싱될 수 있다. Referring to FIGS. 8 and 9 , the sensing circuit 410 may be connected to one first reference voltage line RVL1. Accordingly, at one point in time, only one subpixel among the four subpixels SP1 to SP4 may be sensed.

아래에서는, 도 8 및 도 9와 같이, 하나의 제1 기준전압 라인(RVL1)이 4개의 서브픽셀(SP1 ~ SP4)에 의해 공유되는 경우, 센싱 및 보상에 대하여 설명한다. 단, 아래에서는 도 6과 같은 타이밍도로 진행되는 이동도 센싱을 예로 들어 설명한다. Below, as shown in FIGS. 8 and 9 , when one first reference voltage line RVL1 is shared by four subpixels SP1 to SP4, sensing and compensation will be described. However, below, mobility sensing performed with the same timing diagram as shown in FIG. 6 will be described as an example.

전술한 바와 같이, 문턱전압 센싱 구동의 경우, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압이 포화 (Saturation)되는데 긴 시간이 걸릴 수 있기 때문에, 다소 긴 시간 동안 진행될 수 있는 오프-센싱 프로세스로 진행될 수 있다. 특히, 고해상도에 따라 서브픽셀 개수가 많아지는 경우, 표시패널(110)에 배치된 모든 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 문턱전압을 센싱하기 위해서는 상당히 오랜 시간이 걸릴 수 있기 때문에, 문턱전압 센싱 구동은 영상 구동 중에 RT 센싱 프로세스로 진행될 수 있다. As described above, in the case of threshold voltage sensing driving, since it may take a long time for the voltage of the second node N2 of the driving transistor DRT to saturate, off-sensing can be performed for a rather long time. process can proceed. In particular, when the number of subpixels increases according to the high resolution, it may take a very long time to sense the threshold voltage of the driving transistor DRT in all the subpixels SP disposed on the display panel 110. Voltage sensing driving may be performed as an RT sensing process during image driving.

따라서, 제품 출하 전에 문턱전압 센싱값의 기준값을 얻는 문턱전압 센싱 구동 과정이 너무 오래 걸리는 단점이 있다. 또한, 제품 출하 후, 문턱전압 센싱 구동이 오프 센싱 프로세스로만 진행되면, 영상 구동 중의 문턱전압 변화를 즉각적으로 반영해주지 못하여 화상 품질이 떨어지는 단점이 발생할 수 밖에 없다. 특히, 장시간 영상 구동 중에는 문턱전압 변화가 크게 발생할 가능성이 있는데, 이 경우, 오프 센싱 프로세스로 진행되는 문턱전압 센싱 구동으로는 즉각적인 문턱전압 변화를 보상해줄 수 없다. Therefore, there is a disadvantage in that the threshold voltage sensing driving process of obtaining the reference value of the threshold voltage sensing value takes too long before product shipment. In addition, if the threshold voltage sensing drive only proceeds through an off-sensing process after product shipment, a change in threshold voltage during image driving cannot be immediately reflected, resulting in a deterioration in image quality. In particular, there is a possibility that a large threshold voltage change occurs during image driving for a long time. In this case, the threshold voltage sensing driving performed in an off-sensing process cannot compensate for the immediate threshold voltage change.

또한, 오프 센싱 프로세스로 문턱전압 센싱 구동이 진행되는 도중에, 사용자가 전원 자체를 차단하거나 파워를 다시 켜는 경우, 문턱전압 센싱 구동이 정상적으로 완료되지 못하여, 문턱전압 변화를 보상해줄 수 없다. In addition, if the user cuts off the power itself or turns the power back on while the threshold voltage sensing drive is in progress as an off-sensing process, the threshold voltage sensing drive is not normally completed and thus the threshold voltage change cannot be compensated for.

이에, 본 발명의 실시예들은 영상 구동 중에도 문턱전압을 센싱할 수 있는 구동 방법을 제공할 수 있다. 또한, 본 발명의 실시예들은 영상 구동 중에 이동도와 문턱전압을 모두 센싱할 수 있는 구동 방법을 제공할 수 있다. 아래에서는, 이러한 구동 방법에 대하여 상세히 설명한다. Accordingly, embodiments of the present invention may provide a driving method capable of sensing a threshold voltage even during image driving. In addition, embodiments of the present invention may provide a driving method capable of sensing both mobility and threshold voltage during image driving. Below, this driving method will be described in detail.

도 10은 본 발명의 실시예들에 따른 유기발광표시장치(100)의 진보된 실시간 센싱(ARTS: Advanced Real-Time Sensing)을 설명하기 위한 개념적인 다이어그램이다. 10 is a conceptual diagram for explaining Advanced Real-Time Sensing (ARTS) of the organic light emitting display device 100 according to embodiments of the present invention.

아래에서는, 다수의 서브픽셀(SP) 중 임의의 제1 서브픽셀(SP1)을 예로 든다. 제1 서브픽셀(SP1)은 제1 기준전압 라인(RVL1)과 제1 데이터 라인(DL1)이 전기적으로 연결되어 있다. Below, an arbitrary first subpixel SP1 among a plurality of subpixels SP is taken as an example. In the first subpixel SP1, the first reference voltage line RVL1 and the first data line DL1 are electrically connected.

도 10을 참조하면, 진보된 실시간 센싱(ARTS)에 따르면, 서로 다른 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에서 제1 서브픽셀(SP1)에 대한 센싱 구동 방식은, 도 6에서의 센싱 구동 방식과 기본적으로 동일하다. Referring to FIG. 10 , according to the advanced real-time sensing (ARTS), the sensing drive method for the first subpixel SP1 in each of two or more different sensing drive periods SDP1 and SDP2 is the sensing drive in FIG. 6 . method is basically the same.

다만, 진보된 실시간 센싱(ARTS)에 따르면, 서로 다른 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에서 사용되는 센싱 구동용 기준전압(VpreS1, VpreS2)은 가변될 수 있다. 즉, 제1 센싱 구동 기간(SDP1)에서 사용되는 제1 센싱 구동용 기준전압(VpreS1)과, 제2 센싱 구동 기간(SDP2)에서 사용되는 제2 센싱 구동용 기준전압(VpreS2)은 다를 수 있다. However, according to the advanced real-time sensing (ARTS), the sensing driving reference voltages VpreS1 and VpreS2 used in each of two or more different sensing driving periods SDP1 and SDP2 may be varied. That is, the first sensing driving reference voltage VpreS1 used in the first sensing driving period SDP1 and the second sensing driving reference voltage VpreS2 used in the second sensing driving period SDP2 may be different. .

또한, 진보된 실시간 센싱(ARTS)에 따르면, 서로 다른 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에서 얻어진 센싱 전압(Vsen1, Vsen2)을 토대로, 서로 다른 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에 대응되는 이동도를 바로 센싱하지 않는다. In addition, according to the advanced real-time sensing (ARTS), based on the sensing voltages Vsen1 and Vsen2 obtained in each of the two or more different sensing driving periods SDP1 and SDP2, each of the two or more different sensing driving periods SDP1 and SDP2 The mobility corresponding to is not immediately sensed.

다시 말해, 제1 센싱 구동 기간(SDP1)에서 얻어지는 제1 센싱 전압(Vsen1)을 토대로 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 이동도를 바로 센싱하지는 않는다. 또한, 제2 센싱 구동 기간(SDP2)에서 얻어지는 제2 센싱 전압(Vsen2)을 토대로 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 이동도를 바로 센싱하지는 않는다. In other words, the mobility of the driving transistor DRT in the first subpixel SP1 is not directly sensed based on the first sensing voltage Vsen1 obtained during the first sensing driving period SDP1. Also, based on the second sensing voltage Vsen2 obtained during the second sensing driving period SDP2, the mobility of the driving transistor DRT in the first subpixel SP1 is not directly sensed.

대신에, 진보된 실시간 센싱(ARTS)에 따르면, 서로 다른 둘 이상의 센싱 구동 기간(SDP1, SDP2)이 모두 진행된 이후, 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에서 얻어진 센싱 전압(Vsen1, Vsen2)에 기초하여, 연산 처리를 통해, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 문턱전압 및 이동도를 동시에 센싱한다. Instead, according to the advanced real-time sensing (ARTS), after the two or more different sensing driving periods SDP1 and SDP2 have all progressed, the sensing voltages Vsen1 and Vsen2 obtained in each of the two or more sensing driving periods SDP1 and SDP2 Based on , the threshold voltage and mobility of the driving transistor DRT in the first subpixel SP1 are simultaneously sensed through arithmetic processing.

여기서, 이동도를 센싱한다는 것은 이동도 변화를 센싱한다는 것을 포함할 수 있다. 문턱전압을 센싱한다는 것은 문턱전압 변화를 센싱한다는 것을 포함할 수 있다. 또한, 문턱전압 및 이동도를 동시에 센싱한다는 것은 연산 처리를 통해 문턱전압 또는 그 변화와, 이동도 또는 그 변화를 동시에 산출해내는 것을 의미할 수 있다. Here, sensing the mobility may include sensing a change in mobility. Sensing the threshold voltage may include sensing a change in the threshold voltage. In addition, simultaneously sensing the threshold voltage and mobility may mean simultaneously calculating the threshold voltage or its change and the mobility or its change through arithmetic processing.

문턱전압 및 이동도를 동시에 센싱하기 위한 연산 처리는, 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에서 얻어지는 둘 이상의 센싱 전압(Vsen1, Vsen2), 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에서 사용되는 둘 이상의 센싱 구동용 기준전압(VpreS1, VpreS2), 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에서 사용되는 센싱 구동용 데이터 전압(Vdata_sen1, Vdata_sen2), 둘 이상의 센싱 구동 기간(SDP1, SDP2)에서 사용되는 미리 정해진 부스팅 시간(△t), 제1 기준전압 라인(RVL1) 상의 라인 캐패시터(Cline)가 갖는 미리 알고 있는 캐패시턴스(C)를 이용하여, 문턱전압 및 이동도를 산출하는 처리이다. The calculation process for simultaneously sensing the threshold voltage and mobility is used in two or more sensing voltages Vsen1 and Vsen2 obtained in each of the two or more sensing driving periods SDP1 and SDP2 and in each of the two or more sensing driving periods SDP1 and SDP2. two or more sensing driving reference voltages (VpreS1, VpreS2), sensing driving data voltages (Vdata_sen1, Vdata_sen2) used in each of the two or more sensing driving periods (SDP1, SDP2), and two or more sensing driving periods (SDP1, SDP2). This is a process of calculating the threshold voltage and mobility using a predetermined boosting time (Δt) and a known capacitance (C) of the line capacitor (Cline) on the first reference voltage line (RVL1).

여기서, 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에서 얻어지는 둘 이상의 센싱 전압(Vsen1, Vsen2)은 서로 동일하거나 다를 수 있다. 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에서 사용되는 둘 이상의 센싱 구동용 기준전압(VpreS1, VpreS2)은 서로 다를 수 있다. 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에서 사용되는 센싱 구동용 데이터 전압(Vdata_sen1, Vdata_sen2)은 서로 동일할 수 있다. 둘 이상의 센싱 구동 기간(SDP1, SDP2)에서 사용되는 미리 정해진 부스팅 시간(△t)은 서로 동일할 수 있다. Here, the two or more sensing voltages Vsen1 and Vsen2 obtained in each of the two or more sensing driving periods SDP1 and SDP2 may be identical to or different from each other. The two or more sensing driving reference voltages VpreS1 and VpreS2 used in each of the two or more sensing driving periods SDP1 and SDP2 may be different from each other. The sensing driving data voltages Vdata_sen1 and Vdata_sen2 used in each of the two or more sensing driving periods SDP1 and SDP2 may be the same. The predetermined boosting times Δt used in the two or more sensing driving periods SDP1 and SDP2 may be equal to each other.

이러한 연산 처리 시, 보상기(COMP)는, 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에 대하여, 이미 알고 있는 값(Vdata_sen, VpreS, C, △t)과 측정된 값(Vsen)을 아래의 식(1) 및 식(2)에 대입하여 식(1) 및 식(2)로부터 생성되는 식(3)을 획득한다. 식(3)에서 미지수는 2개(α, Vth)이다. During this calculation process, the compensator (COMP) calculates the already known values (Vdata_sen, VpreS, C, Δt) and the measured value (Vsen) for each of the two or more sensing driving periods (SDP1 and SDP2) in the following formula. Substitute into (1) and (2) to obtain equation (3) generated from equations (1) and (2). In equation (3), there are two unknowns (α, Vth).

보상기(COMP)는 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각에 대하여 얻어진 2개 이상의 식(3)을 연립 방정식의 해(α, Vth)를 구함으로써, 문턱전압(Vth)과 α를 산출할 수 있고, α로부터 이동도(μ)를 산출해낼 수 있다. The compensator (COMP) calculates the threshold voltage (Vth) and α by obtaining solutions (α, Vth) of simultaneous equations of two or more equations (3) obtained for each of the two or more sensing driving periods (SDP1 and SDP2). and the mobility (μ) can be calculated from α.

Figure 112018092941356-pat00001
Figure 112018092941356-pat00001

상기 식(1)~ (3)에서, Id 는 구동 트랜지스터(DRT)의 드레인 노드(N3)에서 소스 노드(N2)로 흐르는 전류이다. Vgs 는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2)의 전압 차이이다. Vth는 구동 트랜지스터(DRT)의 문턱전압이다. Vdata_sen은 센싱 구동용 데이터 전압으로서, 센싱 구동 기간(SDP1, SDP2)에 따라 달라지지 않고 일정한 값으로 설정된다. VpreS는 센싱 구동용 기준전압으로서 센싱 구동 기간(SDP1, SDP2)에 따라 가변 되는 값이다. C는 해당 기준전압 라인(RVL)의 라인 캐패시터(Cline)가 갖는 캐패시턴스로서, 패널 설계에 따라 정해진 값이다. dv/dt는 센싱 구동 시 시간에 대한 해당 기준전압 라인(RVL)의 전압의 미분값이다. dv/dt는 부스팅 시간(△t) 동안 해당 기준전압 라인(RVL)의 전압 변화량(△V)과 대응될 수 있다. 즉, dv/dt는 △V/△t와 대응될 수 있다. 해당 기준전압 라인(RVL)의 전압 변화량(△V)은 센싱 전압(Vsen)과 센싱 구동용 기준전압(VpreS)의 차이 값(Vsen - VpreS)에 해당할 수 있다. In Equations (1) to (3), Id is a current flowing from the drain node N3 to the source node N2 of the driving transistor DRT. Vgs is a voltage difference between the first node N1 and the second node N2 of the driving transistor DRT. Vth is the threshold voltage of the driving transistor DRT. Vdata_sen is a data voltage for sensing driving, and is set to a constant value without changing according to the sensing driving periods SDP1 and SDP2. VpreS is a reference voltage for sensing driving and is a variable value according to the sensing driving periods SDP1 and SDP2. C is the capacitance of the line capacitor Cline of the reference voltage line RVL, and is a value determined according to panel design. dv/dt is a differential value of the voltage of the corresponding reference voltage line (RVL) with respect to time during sensing driving. dv/dt may correspond to a voltage variation (ΔV) of the reference voltage line (RVL) during the boosting time (Δt). That is, dv/dt may correspond to ΔV/Δt. The voltage variation ΔV of the reference voltage line RVL may correspond to a difference value (Vsen−VpreS) between the sensing voltage Vsen and the sensing driving reference voltage VpreS.

상기 식(1) 및 (3)에서, α는 (1/2) μ × Cox × W/L 에 해당하는 항목이다. 여기서, μ 는 구동 트랜지스터(DRT)의 이동도이고, Cox 는 게이트 전극 및 채널에 의해 형성된 평행 판 캐패시터의 단위 면적 당 캐패시턴스이고, W은 구동 트랜지스터(DRT)의 채널 폭이고, L은 구동 트랜지스터(DRT)의 채널 길이다. Cox 및 W/L는 고정된 값이므로, α는 주로 이동도(μ)에 따라 변할 수 있다. 따라서, 아래에서는, α를 이동도라고도 기재한다. In the above equations (1) and (3), α is an item corresponding to (1/2) μ × Cox × W/L. Here, μ is the mobility of the driving transistor DRT, Cox is the capacitance per unit area of the parallel plate capacitor formed by the gate electrode and the channel, W is the channel width of the driving transistor DRT, and L is the driving transistor ( DRT) is the channel length. Since Cox and W/L are fixed values, α can vary mainly depending on the mobility (μ). Therefore, below, α is also described as mobility.

도 10을 참조하면, 제1 센싱 구동 기간(SDP1)과 제2 센싱 구동 기간(SDP2)은, 동일한 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 문턱전압 및 이동도를 동시에 센싱하기 위한 센싱 구동 기간으로서, 영상 표시를 위한 구동이 진행되는 하나 이상의 액티브 기간에 의해 시간적으로 분리될 수 있다. Referring to FIG. 10 , the first sensing driving period SDP1 and the second sensing driving period SDP2 are for simultaneously sensing the threshold voltage and mobility of the driving transistor DRT in the same first subpixel SP1. As the sensing driving period, it may be temporally separated by one or more active periods during which driving for image display is in progress.

제1 센싱 구동 기간(SDP1)과 제2 센싱 구동 기간(SDP2) 각각은 하나 이상의 액티브 기간에 의해 분리되는 서로 다른 블랭크 기간에 포함될 수 있다. 즉, 제1 센싱 구동 기간(SDP1)과 제2 센싱 구동 기간(SDP2) 각각은 RT 센싱 프로세스가 진행되는 타이밍일 수 있다. Each of the first sensing drive period SDP1 and the second sensing drive period SDP2 may be included in different blank periods separated by one or more active periods. That is, each of the first sensing drive period SDP1 and the second sensing drive period SDP2 may be a timing at which an RT sensing process proceeds.

아래에서는, 도 10을 참조하여 전술한 진보된 실시간 센싱(ARTS)을 위한 센싱 구동 방법을 도 11 및 도 12를 참조하여 더욱 상세하게 예시적으로 설명한다. Below, the sensing driving method for the advanced real-time sensing (ARTS) described above with reference to FIG. 10 will be exemplarily described in more detail with reference to FIGS. 11 and 12 .

아래에서는, 제1 서브픽셀(SP1)을 예로 든다. 제1 서브픽셀(SP1)에 포함된 제2 트랜지스터(T2)의 드레인 노드 또는 소스 노드는, 다수의 기준전압 라인(RVL) 중 제1 기준전압 라인(RVL1)과 전기적으로 연결된다. 또한, 제1 서브픽셀(SP1)에 포함된 제1 트랜지스터(T1)의 드레인 노드 또는 소스 노드는 다수의 데이터 라인(DL) 중 제1 데이터 라인(DL1)과 전기적으로 연결된다. Below, the first subpixel SP1 is taken as an example. A drain node or a source node of the second transistor T2 included in the first subpixel SP1 is electrically connected to a first reference voltage line RVL1 among a plurality of reference voltage lines RVL. Also, a drain node or a source node of the first transistor T1 included in the first subpixel SP1 is electrically connected to the first data line DL1 among the plurality of data lines DL.

도 11 및 도 12는 본 발명의 실시예들에 따른 유기발광표시장치(100)의 진보된 실시간 센싱(ARTS)을 위한 구동 타이밍 다이어그램이다.11 and 12 are driving timing diagrams for advanced real-time sensing (ARTS) of the organic light emitting display device 100 according to embodiments of the present invention.

진보된 실시간 센싱(ARTS)을 위한 둘 이상의 센싱 구동 기간(SDP1, SDP2) 각각은, 초기화 기간(S1110a, S1110b), 트래킹 기간(S1120a, S1120b) 및 샘플링 기간(S1130a, S1130b)을 포함할 수 있다. Each of the two or more sensing driving periods SDP1 and SDP2 for advanced real-time sensing (ARTS) may include initialization periods S1110a and S1110b, tracking periods S1120a and S1120b, and sampling periods S1130a and S1130b. .

초기화 기간(S1110a, S1110b)은, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 각각의 전압을 센싱 구동용 데이터 전압(Vdata_sen1, Vdata_sen2)과 센싱 구동용 기준전압(VpreS1, VpreS2)으로 초기화하는 기간이다. In the initialization periods S1110a and S1110b, the voltages of the first node N1 and the second node N2 of the driving transistor DRT are respectively set to the sensing-driving data voltages Vdata_sen1 and Vdata_sen2 and the sensing-driving reference voltage VpreS1. , VpreS2).

트래킹 기간(S1120a, S1120b)은, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 일정한 부스팅 시간(△t) 동안 부스팅(boosting) 시키는 기간이다. 이때, 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압 상승 속도는 구동 트랜지스터(DRT)의 이동도와 비례한다. The tracking periods S1120a and S1120b are periods during which the voltage of the second node N2 of the driving transistor DRT is boosted for a constant boosting time Δt. In this case, a voltage rising speed of the second node N2 of the driving transistor DRT is proportional to the mobility of the driving transistor DRT.

샘플링 기간(S1130a, S1130b)은, 일정한 부스팅 시간(△t) 동안 상승된 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압을 제1 기준전압 라인(RVL1)을 통해 측정(센싱)하는 기간이다. The sampling period S1130a and S1130b is a period in which the voltage of the second node N2 of the driving transistor DRT, which has been raised during a certain boosting time Δt, is measured (sensed) through the first reference voltage line RVL1. am.

트래킹 기간(S1120a, S1120b) 및 샘플링 기간(S1130a, S1130b)에서, 제2 트랜지스터(T2)는 턴-온 레벨 전압의 센스신호(SENSE)에 의해 턴-온 되어 있기 때문에, 제1 기준전압 라인(RVL1)의 전압(Vrvl)은 구동 트랜지스터(DRT)의 제2 노드(N2)의 전압과 대응될 수 있다. In the tracking periods S1120a and S1120b and the sampling periods S1130a and S1130b, since the second transistor T2 is turned on by the sense signal SENSE of the turn-on level voltage, the first reference voltage line ( The voltage Vrvl of RVL1 may correspond to the voltage of the second node N2 of the driving transistor DRT.

도 11을 참조하면, 제1 센싱 구동 기간(SDP1) 중 초기화 기간(S1110a) 동안, 턴-온 레벨 전압의 스캔신호(SCAN)에 의해 제1 트랜지스터(T1)가 턴-온 되고, 제1 데이터 라인(DL1)으로 공급된 제1 센싱 구동용 데이터 전압(Vdata_sen1)이 구동 트랜지스터(DRT)의 제1 노드(N1)에 인가된다. 그리고, 턴-온 레벨 전압의 센스신호(SENSE)에 의해 제2 트랜지스터(T2)가 턴-온 되고, 센싱 구동용 기준 스위치(SPRE)가 턴-온 되어, 제1 기준전압(VpreS1)이 제1 기준전압 라인(RVL1)에 공급되어 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가된다. Referring to FIG. 11 , during the initialization period S1110a of the first sensing driving period SDP1, the first transistor T1 is turned on by the scan signal SCAN of the turn-on level voltage, and the first data The first sensing driving data voltage Vdata_sen1 supplied to the line DL1 is applied to the first node N1 of the driving transistor DRT. Then, the second transistor T2 is turned on by the sense signal SENSE of the turn-on level voltage, and the sensing drive reference switch SPRE is turned on, so that the first reference voltage VpreS1 is 1 is supplied to the reference voltage line RVL1 and applied to the second node N2 of the driving transistor DRT.

제1 센싱 구동 기간(SDP1) 중 초기화 기간(S1110a) 동안, 제1 데이터 라인(DL1)에 제1 센싱 구동용 데이터 전압(Vdata_sen1)이 인가되기 전에, 블랙 데이터 전압이 인가된 상태일 수 있다. 여기서, 블랙 데이터 전압은 도 11의 디지털 블랙 데이터(BLK)가 아날로그 전압으로 변환된 것이고, 제1 센싱 구동용 데이터 전압(Vdata_sen1)은 도 11의 제1 디지털 센싱 구동용 데이터(DATA_SEN1)가 아날로그 전압으로 변환된 것이다. During the initialization period S1110a of the first sensing drive period SDP1 , the black data voltage may be applied before the first sensing drive data voltage Vdata_sen1 is applied to the first data line DL1 . Here, the black data voltage is obtained by converting the digital black data BLK of FIG. 11 into an analog voltage, and the first sensing driving data voltage Vdata_sen1 is the first digital sensing driving data DATA_SEN1 of FIG. 11 as an analog voltage. is converted to

도 12를 참조하면, 제1 센싱 구동 기간(SDP1)과 다른 제2 센싱 구동 기간(SDP2) 중 초기화 기간(S1110b) 동안, 턴-온 레벨 전압의 스캔신호(SCAN)에 의해 제1 트랜지스터(T1)가 턴-온 되고, 제1 데이터 라인(DL1)으로 공급된 제2 센싱 구동용 데이터 전압(Vdata_sen2)이 구동 트랜지스터(DRT)의 제1 노드(N1)에 인가된다. 그리고, 턴-온 레벨 전압의 센스신호(SENSE)에 의해 제2 트랜지스터(T2)가 턴-온 되고, 센싱 구동용 기준 스위치(SPRE)가 턴-온 되어, 제1 기준전압(VpreS1)과 다른 제2 기준전압(VpreS2)이 제1 기준전압 라인(RVL1)에 공급되어 구동 트랜지스터(DRT)의 제2 노드(N2)에 인가된다. Referring to FIG. 12 , during the initialization period S1110b of the second sensing drive period SDP2 different from the first sensing drive period SDP1, the scan signal SCAN of the turn-on level voltage is applied to the first transistor T1. ) is turned on, and the second sensing driving data voltage Vdata_sen2 supplied to the first data line DL1 is applied to the first node N1 of the driving transistor DRT. In addition, the second transistor T2 is turned on by the sense signal SENSE of the turn-on level voltage, and the sensing drive reference switch SPRE is turned on, so that a voltage different from the first reference voltage VpreS1 is turned on. The second reference voltage VpreS2 is supplied to the first reference voltage line RVL1 and applied to the second node N2 of the driving transistor DRT.

제2 센싱 구동 기간(SDP2) 중 초기화 기간(S1110b) 동안, 제1 데이터 라인(DL1)에 제2 센싱 구동용 데이터 전압(Vdata_sen2)이 인가되기 전에, 블랙 데이터 전압이 인가된 상태일 수 있다. 여기서, 블랙 데이터 전압은 도 12의 디지털 블랙 데이터(BLK)가 아날로그 전압으로 변환된 것이고, 제2 센싱 구동용 데이터 전압(Vdata_sen2)은 도 12의 제2 디지털 센싱 구동용 데이터(DATA_SEN2)가 아날로그 전압으로 변환된 것이다. During the initialization period S1110b of the second sensing drive period SDP2, the black data voltage may be applied before the second sensing drive data voltage Vdata_sen2 is applied to the first data line DL1. Here, the black data voltage is obtained by converting the digital black data BLK of FIG. 12 into an analog voltage, and the second sensing driving data voltage Vdata_sen2 is the analog voltage of the second digital sensing driving data DATA_SEN2 of FIG. 12 is converted to

도 11 및 도 12를 참조하면, 제1 센싱 구동용 데이터 전압(Vdata_sen1)과 제2 센싱 구동용 데이터 전압(Vdata_sen2)은 동일한 전압 값일 수 있고, 보상기(COMP) 등이 이미 알고 있는 전압 값일 수 있다. Referring to FIGS. 11 and 12 , the first sensing driving data voltage Vdata_sen1 and the second sensing driving data voltage Vdata_sen2 may have the same voltage value or may be a voltage value already known to the compensator COMP or the like. .

도 11 및 도 12를 참조하면, 전술한 바와 같이, 제1 센싱 구동 기간(SDP1)과 다른 제2 센싱 구동 기간(SDP2) 중 초기화 기간(S1110b) 동안, 제1 기준전압(VpreS1)과 다른 제2 기준전압(VpreS2)이 제1 기준전압 라인(RVL1)에 인가될 수 있다. Referring to FIGS. 11 and 12 , as described above, during the initialization period S1110b of the second sensing drive period SDP2 different from the first sensing drive period SDP1, the first reference voltage VpreS1 differs from the second sensing drive period SDP2. 2 reference voltages VpreS2 may be applied to the first reference voltage line RVL1.

이와 같이, 본 발명의 실시예들에 따른 유기발광표시장치(100)는, 둘 이상의 서로 다른 센싱 구동 기간(SDP1, SDP2) 각각에서 서로 다른 센싱 구동용 기준전압(VpreS1, VpreS2)을 사용함으로써, 둘 이상의 서로 다른 센싱 구동 기간(SDP1, SDP2)이 진행된 이후, 문턱전압과 이동도를 동시에 산출할 수 있다. As described above, the organic light emitting display device 100 according to embodiments of the present invention uses different sensing driving reference voltages VpreS1 and VpreS2 in each of two or more different sensing driving periods SDP1 and SDP2, thereby After two or more different sensing driving periods (SDP1 and SDP2) progress, the threshold voltage and mobility may be simultaneously calculated.

즉, 본 발명의 실시예들에 따른 유기발광표시장치(100)는, 둘 이상의 서로 다른 센싱 구동 기간(SDP1, SDP2)이 진행된 이후, Vth와 α를 미지수로 갖는 서로 다른 식(3)이 둘 이상 생성되어, 문턱전압과 이동도를 동시에 산출할 수 있다.That is, in the organic light emitting display device 100 according to embodiments of the present invention, after two or more different sensing driving periods SDP1 and SDP2 have progressed, two different equations (3) having Vth and α as unknowns are used. It is generated more than once, and the threshold voltage and mobility can be calculated at the same time.

전술한 바와 같이, 제1 센싱 구동 기간(SDP1) 중 초기화 기간(S1110a) 동안, 제1 센싱 구동용 데이터 전압(Vdata_sen1)이 제1 데이터 라인(DL1)에 인가되고, 제2 센싱 구동 기간(SDP2) 중 초기화 기간(S1110b) 동안, 제2 센싱 구동용 데이터 전압(Vdata_sen2)이 제1 데이터 라인(DL1)에 인가될 때, 제1 센싱 구동용 데이터 전압(Vdata_sen1)과 제2 센싱 구동용 데이터 전압(Vdata_sen2)은 동일할 수 있다. Vth와 α를 미지수로 갖는 서로 다른 식(3)이 둘 이상 생성될 수만 있다면, 제1 센싱 구동용 데이터 전압(Vdata_sen1)과 제2 센싱 구동용 데이터 전압(Vdata_sen2)은 다를 수도 있다. As described above, during the initialization period S1110a of the first sensing drive period SDP1, the first sensing drive data voltage Vdata_sen1 is applied to the first data line DL1, and the second sensing drive period SDP2 ) during the initialization period S1110b, when the second sensing-driving data voltage Vdata_sen2 is applied to the first data line DL1, the first sensing-driving data voltage Vdata_sen1 and the second sensing-driving data voltage (Vdata_sen2) may be the same. If two or more different equations (3) having Vth and α as unknowns can be generated, the first sensing driving data voltage Vdata_sen1 and the second sensing driving data voltage Vdata_sen2 may be different.

도 11를 참조하면, 제1 센싱 구동 기간(SDP1) 중 트래킹 기간(S1120a) 동안, 턴-오프 레벨 전압의 스캔신호(SCAN)에 의해 제1 트랜지스터(T1)는 턴-오프 상태이다. 이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1)는 플로팅 된다. 그리고, 제1 센싱 구동 기간(SDP1) 중 트래킹 기간(S1120a) 동안, 턴-온 레벨 전압의 센스신호(SENSE)에 의해 제2 트랜지스터(T2)는 턴-온 상태가 유지되지만, 센싱 구동용 기준 스위치(SPRE)가 턴-오프 되어, 제1 기준전압(VpreS1)이 제1 기준전압 라인(RVL1)에 공급되지 못하여, 구동 트랜지스터(DRT)의 제2 노드(N2)는 플로팅 된다. Referring to FIG. 11 , during the tracking period S1120a of the first sensing driving period SDP1, the first transistor T1 is turned off by the scan signal SCAN of the turn-off level voltage. Accordingly, the first node N1 of the driving transistor DRT is floated. During the tracking period S1120a of the first sensing driving period SDP1, the turn-on state of the second transistor T2 is maintained by the sense signal SENSE of the turn-on level voltage, but the sensing driving reference Since the switch SPRE is turned off and the first reference voltage VpreS1 is not supplied to the first reference voltage line RVL1, the second node N2 of the driving transistor DRT is floated.

전술한 제1 센싱 구동 기간(SDP1) 중 트래킹 기간(S1120a)은 미리 정해진 부스팅 시간(△t) 동안 진행된다. Among the aforementioned first sensing driving period SDP1, the tracking period S1120a proceeds for a predetermined boosting time Δt.

제1 센싱 구동 기간(SDP1) 중 트래킹 기간(S1120a) 동안, 즉, 제1 센싱 구동 기간(SDP1) 중 초기화 기간(S1110a) 이후 미리 정해진 부스팅 시간(△t) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)가 플로팅 된 상태이므로, 구동 트랜지스터(DRT)의 제2 노드(N2)와 전기적으로 연결된 제1 기준전압 라인(RVL1)은 제1 기준전압(VpreS1)에서 전압 상승이 진행된다. During the tracking period S1120a of the first sensing drive period SDP1, that is, during the predetermined boosting time Δt after the initialization period S1110a of the first sensing drive period SDP1, the driving transistor DRT Since the second node N2 is in a floating state, the voltage of the first reference voltage line RVL1 electrically connected to the second node N2 of the driving transistor DRT rises from the first reference voltage VpreS1.

제1 센싱 구동 기간(SDP1) 중 트래킹 기간(S1120a) 동안, 즉, 제1 센싱 구동 기간(SDP1) 중 초기화 기간(S1110a) 이후 미리 정해진 부스팅 시간(△t) 동안, 제1 기준전압 라인(RVL1)의 전압 상승치는 △V1이다. During the tracking period S1120a of the first sensing drive period SDP1, that is, during the predetermined boosting time Δt after the initialization period S1110a of the first sensing drive period SDP1, the first reference voltage line RVL1 ), the voltage rise value is ΔV1.

제1 센싱 구동 기간(SDP1) 중 트래킹 기간(S1120a)이 부스팅 시간(△t) 동안 경과된 이후, 제1 기준전압 라인(RVL1)의 상승된 전압은 Vsen1 (=VpreS1+△V1)이다. After the tracking period S1120a of the first sensing driving period SDP1 has elapsed during the boosting time Δt, the increased voltage of the first reference voltage line RVL1 is Vsen1 (=VpreS1+ΔV1).

제1 센싱 구동 기간(SDP1) 중 트래킹 기간(S1120a)이 완료된 시점에, 즉, 초기화 기간(S1110a) 이후 미리 정해진 부스팅 시간(△t)이 경과한 시점에, 샘플링 단계(S1130a)가 진행된다. When the tracking period S1120a is completed during the first sensing driving period SDP1, that is, when the predetermined boosting time Δt elapses after the initialization period S1110a, the sampling step S1130a is performed.

제1 센싱 구동 기간(SDP1) 중 샘플링 단계(S1130a)에서, 샘플링 스위치(SAM)는 턴-온 되어, 아날로그 디지털 컨버터(ADC)는 제1 기준전압 라인(RVL1)와 전기적으로 연결된다. In the sampling step S1130a of the first sensing driving period SDP1, the sampling switch SAM is turned on and the analog-to-digital converter ADC is electrically connected to the first reference voltage line RVL1.

제1 센싱 구동 기간(SDP1) 중 샘플링 단계(S1130a)에서, 아날로그 디지털 컨버터(ADC)는 제1 기준전압 라인(RVL1)의 전압(Vrvl)을 센싱하여, 센싱된 전압(Vsen1)을 디지털 값에 해당하는 제1 센싱값으로 변환하여 출력한다. In the sampling step S1130a of the first sensing driving period SDP1, the analog-to-digital converter ADC senses the voltage Vrvl of the first reference voltage line RVL1 and converts the sensed voltage Vsen1 to a digital value. It is converted into a corresponding first sensed value and output.

이때, 아날로그 디지털 컨버터(ADC)에 의해 제1 기준전압 라인(RVL1)의 센싱된 전압(Vsen1)은 제1 기준전압(VpreS1)에서 △V1만큼 높아진 전압(VpreS1+△V1)이다. At this time, the sensed voltage Vsen1 of the first reference voltage line RVL1 by the analog-to-digital converter ADC is a voltage (VpreS1+ΔV1) increased by ΔV1 from the first reference voltage VpreS1.

도 12를 참조하면, 제2 센싱 구동 기간(SDP2) 중 트래킹 기간(S1120b) 동안, 턴-오프 레벨 전압의 스캔신호(SCAN)에 의해 제1 트랜지스터(T1)는 턴-오프 상태이다. 이에 따라, 구동 트랜지스터(DRT)의 제1 노드(N1)는 플로팅 된다. 그리고, 제2 센싱 구동 기간(SDP2) 중 트래킹 기간(S1120b) 동안, 턴-온 레벨 전압의 센스신호(SENSE)에 의해 제2 트랜지스터(T2)는 턴-온 상태가 유지되지만, 센싱 구동용 기준 스위치(SPRE)가 턴-오프 되어, 제2 기준전압(VpreS2)이 제1 기준전압 라인(RVL1)에 공급되지 못하여, 구동 트랜지스터(DRT)의 제2 노드(N2)는 플로팅 된다. Referring to FIG. 12 , during the tracking period S1120b of the second sensing driving period SDP2 , the first transistor T1 is turned off by the scan signal SCAN having the turn-off level voltage. Accordingly, the first node N1 of the driving transistor DRT is floated. During the tracking period S1120b of the second sensing driving period SDP2, the turn-on state of the second transistor T2 is maintained by the sense signal SENSE of the turn-on level voltage, but the sensing driving reference Since the switch SPRE is turned off and the second reference voltage VpreS2 is not supplied to the first reference voltage line RVL1, the second node N2 of the driving transistor DRT is floated.

전술한 제2 센싱 구동 기간(SDP2) 중 트래킹 기간(S1120b)은 미리 정해진 부스팅 시간(△t) 동안 진행된다. Among the aforementioned second sensing driving period SDP2, the tracking period S1120b proceeds for a predetermined boosting time Δt.

제2 센싱 구동 기간(SDP2) 중 트래킹 기간(S1120b) 동안, 즉, 제2 센싱 구동 기간(SDP2) 중 초기화 기간(S1110b) 이후 미리 정해진 부스팅 시간(△t) 동안, 구동 트랜지스터(DRT)의 제2 노드(N2)가 플로팅 된 상태이므로, 구동 트랜지스터(DRT)의 제2 노드(N2)와 전기적으로 연결된 제1 기준전압 라인(RVL1)은 제2 기준전압(VpreS2)에서 전압 상승이 진행된다. During the tracking period S1120b of the second sensing drive period SDP2, that is, during the predetermined boosting time Δt after the initialization period S1110b of the second sensing drive period SDP2, the driving transistor DRT Since the second node N2 is in a floating state, the voltage of the first reference voltage line RVL1 electrically connected to the second node N2 of the driving transistor DRT rises from the second reference voltage VpreS2.

제2 센싱 구동 기간(SDP2) 중 트래킹 기간(S1120b) 동안, 즉, 제2 센싱 구동 기간(SDP2) 중 초기화 기간(S1110b) 이후 미리 정해진 부스팅 시간(△t) 동안, 제1 기준전압 라인(RVL1)의 전압 상승치는 △V2이다. During the tracking period S1120b of the second sensing drive period SDP2, that is, during the predetermined boosting time Δt after the initialization period S1110b of the second sensing drive period SDP2, the first reference voltage line RVL1 ) is ΔV2.

제2 센싱 구동 기간(SDP2) 중 트래킹 기간(S1120b)이 부스팅 시간(△t) 동안 경과된 이후, 제1 기준전압 라인(RVL1)의 상승된 전압은 Vsen2 (=VpreS2+△V2)이다. After the tracking period S1120b during the second sensing driving period SDP2 has elapsed during the boosting time Δt, the increased voltage of the first reference voltage line RVL1 is Vsen2 (=VpreS2+ΔV2).

제2 센싱 구동 기간(SDP2) 중 트래킹 기간(S1120b)이 완료된 시점에, 즉, 초기화 기간(S1110b) 이후 미리 정해진 부스팅 시간(△t)이 경과한 시점에, 샘플링 단계(S1130b)가 진행된다. When the tracking period (S1120b) is completed during the second sensing driving period (SDP2), that is, when the predetermined boosting time (Δt) elapses after the initialization period (S1110b), the sampling step (S1130b) is performed.

제2 센싱 구동 기간(SDP2) 중 샘플링 단계(S1130b)에서, 샘플링 스위치(SAM)는 턴-온 되어, 아날로그 디지털 컨버터(ADC)는 제1 기준전압 라인(RVL1)와 전기적으로 연결된다. In the sampling step S1130b of the second sensing driving period SDP2, the sampling switch SAM is turned on and the analog-to-digital converter ADC is electrically connected to the first reference voltage line RVL1.

제2 센싱 구동 기간(SDP2) 중 샘플링 단계(S1130b)에서, 아날로그 디지털 컨버터(ADC)는 제1 기준전압 라인(RVL1)의 전압(Vrvl)을 센싱하고, 센싱된 전압(Vsen2)을 디지털 값에 해당하는 제2 센싱값으로 변환하여 출력한다. In the sampling step S1130b of the second sensing driving period SDP2, the analog-to-digital converter ADC senses the voltage Vrvl of the first reference voltage line RVL1 and converts the sensed voltage Vsen2 to a digital value. It is converted into a corresponding second sensed value and output.

이때, 아날로그 디지털 컨버터(ADC)에 의해 제1 기준전압 라인(RVL1)의 센싱된 전압(Vsen2)은 제2 기준전압(VpreS2)에서 △V2만큼 높아진 전압(VpreS2+△V2)이다. At this time, the sensed voltage Vsen2 of the first reference voltage line RVL1 by the analog-to-digital converter ADC is a voltage (VpreS2+ΔV2) increased by ΔV2 from the second reference voltage VpreS2.

제1 센싱 구동 기간(SDP1)에서 얻어진 제1 센싱값과 제2 센싱 구동 기간(SDP2)에서 얻어진 제2 센싱값으로 토대로, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 이동도(μ) 및 문턱전압(Vth) 각각의 보상값이 산출될 수 있다. Based on the first sensing value obtained in the first sensing drive period SDP1 and the second sensing value obtained in the second sensing drive period SDP2, the mobility of the driving transistor DRT in the first subpixel SP1 is μ ) and a compensation value for each of the threshold voltages (Vth) may be calculated.

이동도(μ)에 대한 보상값을 G라고 하고, 문턱전압(Vth)에 대한 보상값을 OFS이라고 할 때, 데이터 구동회로(120)에 의해 제1 데이터 라인(DL1)을 통해 제1 서브픽셀(SP1)에 공급되는 영상 구동용 데이터 전압(Vdata_comp)은 원래의 데이터 전압(Vdata)에 G가 게인으로 곱해지고 OFS가 오프셋으로 더해진 값에 대응될 수 있다(즉, Vdata_comp = G * Vdata + OFS). When the compensation value for the mobility (μ) is G and the compensation value for the threshold voltage (Vth) is OFS, the data driving circuit 120 transmits the first subpixel through the first data line DL1. The image driving data voltage Vdata_comp supplied to (SP1) may correspond to a value obtained by multiplying the original data voltage Vdata by G as a gain and adding OFS as an offset (ie, Vdata_comp = G * Vdata + OFS). ).

즉, 이동도(μ)의 보상값과 문턱전압(Vth)의 보상값에 따라, 제1 서브픽셀(SP1)에 공급되는 영상 구동용 데이터 전압(Vdata_comp)의 게인(G) 및 오프셋(OFS)이 변경될 수 있다. That is, the gain (G) and offset (OFS) of the image driving data voltage (Vdata_comp) supplied to the first subpixel (SP1) according to the compensation value of the mobility (μ) and the compensation value of the threshold voltage (Vth) this may change.

따라서, 제1 서브픽셀(SP1)에 공급되는 영상 구동용 데이터 전압(Vdata_comp)의 게인(G) 및 오프셋(OFS)은 제1 서브픽셀(SP1)에 포함된 구동 트랜지스터(DRT)의 이동도(μ) 및 문턱전압(Vth)의 변화에 따라 달라질 수 있다. Therefore, the gain (G) and offset (OFS) of the image driving data voltage (Vdata_comp) supplied to the first subpixel (SP1) is the mobility ( μ) and the change in threshold voltage (Vth).

이상에서 설명한 진보된 실시간 센싱(ARTS)을 통해 문턱전압(Vth)과 이동도(μ)를 동시에 센싱하는 방식에 대하여, 상기 식(1), 식(2) 및 식(3) 기반의 산출 방식 관점에서 간략하게 다시 설명한다. Regarding the method of simultaneously sensing the threshold voltage (Vth) and the mobility (μ) through the advanced real-time sensing (ARTS) described above, the calculation method based on Equation (1), Equation (2), and Equation (3) Briefly recapitulated from this point of view.

제1 센싱 구동 기간(SDP1) 동안 제1 센싱 구동용 데이터전압(Vdata_sen1) 및 제1 기준전압(VpreS1)을 이용하여 제1 서브픽셀(SP1)에 대한 센싱 구동이 진행된 이후, 제2 트랜지스터(T2)를 통해 구동 트랜지스터(DRT)의 제2 노드(N1)와 전기적으로 연결된 제1 기준전압 라인(RVL1)의 센싱 전압(Vsen1)에 대한 디지털 값인 제1 센싱 값이 얻어지고 나면, 보상기(COMP)는, 이미 알고 있는 값(Vdata_sen1, VpreS1, C, △t)과 측정된 값(Vsen1)을 상기 식(1)~(3)에 대입하여 다음과 같은 식(4)~(6)을 얻을 수 있다. 식(4)~(5)에서 Id1은 제1 센싱 구동 기간(SDP1) 중 구동 트랜지스터(DRT)의 드레인 노드(N3)에 흐르는 전류이다. 식(6)에서는 미지수는 Vth(문턱전압) 및 α(이동도 포함 항목)이다. After sensing driving of the first subpixel SP1 is performed using the first sensing driving data voltage Vdata_sen1 and the first reference voltage VpreS1 during the first sensing driving period SDP1, the second transistor T2 After the first sensing value, which is a digital value of the sensing voltage Vsen1 of the first reference voltage line RVL1 electrically connected to the second node N1 of the driving transistor DRT through ) is obtained, the compensator COMP The following equations (4) to (6) can be obtained by substituting the known values (Vdata_sen1, VpreS1, C, △t) and the measured values (Vsen1) into the above equations (1) to (3). there is. In Equations (4) to (5), Id1 is the current flowing through the drain node N3 of the driving transistor DRT during the first sensing driving period SDP1. In Equation (6), the unknowns are Vth (threshold voltage) and α (items including mobility).

Figure 112018092941356-pat00002
Figure 112018092941356-pat00002

제1 센싱 구동 기간(SDP1) 이후, 다른 타이밍의 제2 센싱 구동 기간(SDP2) 동안, 제2 센싱 구동용 데이터전압(Vdata_sen2) 및 제2 기준전압(VpreS2)을 이용하여 제1 서브픽셀(SP1)에 대한 센싱 구동이 진행된 이후, 제2 트랜지스터(T2)를 통해 구동 트랜지스터(DRT)의 제2 노드(N1)와 전기적으로 연결된 제1 기준전압 라인(RVL1)의 센싱 전압(Vsen2)에 대한 디지털 값인 제2 센싱 값이 얻어지고 나면, 보상기(COMP)는, 이미 알고 있는 값(Vdata_sen2, VpreS2, C, △t)과 측정된 값(Vsen2)을 상기 식(1)~(3)에 대입하여 다음과 같은 식(7)~(9)을 얻을 수 있다. 식(7)~(8)에서 Id2은 제2 센싱 구동 기간(SDP2) 중 구동 트랜지스터(DRT)의 드레인 노드(N3)에 흐르는 전류이다. 식(9)에서는 미지수는 Vth(문턱전압) 및 α(이동도 포함 항목)이다. After the first sensing drive period SDP1, during the second sensing drive period SDP2 at a different timing, the first subpixel SP1 uses the second sensing drive data voltage Vdata_sen2 and the second reference voltage VpreS2. After the sensing drive for ) is performed, the digital value of the sensing voltage Vsen2 of the first reference voltage line RVL1 electrically connected to the second node N1 of the driving transistor DRT through the second transistor T2 After the second sensing value is obtained, the compensator (COMP) substitutes the already known values (Vdata_sen2, VpreS2, C, Δt) and the measured value (Vsen2) into the above equations (1) to (3), The following equations (7) to (9) can be obtained. In Equations (7) to (8), Id2 is the current flowing through the drain node N3 of the driving transistor DRT during the second sensing driving period SDP2. In Equation (9), the unknowns are Vth (threshold voltage) and α (items including mobility).

Figure 112018092941356-pat00003
Figure 112018092941356-pat00003

이후, 보상기(COMP)는, 상기 식(6)과 식(9)를 포함하는 연립 방정식을 풀어서, 2가지 미지수(Vth, α)를 해로서 산출함으로써, 구동 트랜지스터(DRT)의 문턱전압(Vth)과 α를 산출할 수 있고, α로부터 이동도(μ)를 산출해낼 수 있다. Thereafter, the compensator COMP solves the simultaneous equations including Equations (6) and (9) and calculates the two unknowns (Vth, α) as solutions, thereby calculating the threshold voltage (Vth) of the driving transistor DRT. ) and α can be calculated, and the mobility (μ) can be calculated from α.

전술한 진보된 실시간 센싱(ARTS)에 따르면, 센싱 구동용 기준전압(VpreS)의 가변 기법과 RT 센싱 구동 방식을 활용하여, 영상 구동 중에 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 이동도(μ) 및 문턱전압(Vth)을 동시에 센싱할 수 있다. According to the above-described advanced real-time sensing (ARTS), the driving transistor DRT within the first subpixel SP1 moves during image driving by utilizing the variable technique of the reference voltage VpreS for sensing driving and the RT sensing driving method. It is possible to simultaneously sense the degree (μ) and the threshold voltage (Vth).

그리고, 보상기(COMP)는 구동 트랜지스터(DRT)의 이동도(μ) 및 문턱전압(Vth)에 대한 보상값들을 산출할 수 있다. Also, the compensator COMP may calculate compensation values for the mobility μ and the threshold voltage Vth of the driving transistor DRT.

이후, 컨트롤러(140)는 이동도(μ) 및 문턱전압(Vth)에 대한 보상값들을 이용하여 제1 서브픽셀(SP1)로 공급할 영상 구동용 데이터를 변경하여 데이터 구동회로(120)에 제공할 수 있다. Thereafter, the controller 140 changes the image driving data to be supplied to the first subpixel SP1 using the compensation values for the mobility μ and the threshold voltage Vth, and provides the data to the data driving circuit 120. can

이동도(μ)에 대한 보상값을 G라고 하고, 문턱전압(Vth)에 대한 보상값을 OFS이라고 할 때, 데이터 구동회로(120)에 의해 제1 데이터 라인(DL1)을 통해 제1 서브픽셀(SP1)에 공급되는 영상 구동용 데이터 전압(Vdata_comp)은 원래의 데이터 전압(Vdata)에 G가 게인으로 곱해지고 OFS가 오프셋으로 더해진 값에 대응될 수 있다(즉, Vdata_comp = G * Vdata + OFS). When the compensation value for the mobility (μ) is G and the compensation value for the threshold voltage (Vth) is OFS, the data driving circuit 120 transmits the first subpixel through the first data line DL1. The image driving data voltage Vdata_comp supplied to (SP1) may correspond to a value obtained by multiplying the original data voltage Vdata by G as a gain and adding OFS as an offset (ie, Vdata_comp = G * Vdata + OFS). ).

아래에서는, 전술한 진보된 실시간 센싱(ARTS)를 위한 구동방법을 간략하게 다시 설명한다. Below, the driving method for the above-described advanced real-time sensing (ARTS) will be briefly described again.

도 13은 본 발명의 실시예들에 따른 유기발광표시장치(100)의 진보된 실시간 센싱(ARTS)을 위한 구동방법에 대한 흐름도이다. 13 is a flowchart of a driving method for advanced real-time sensing (ARTS) of the organic light emitting display device 100 according to embodiments of the present invention.

도 13을 참조하면, 본 발명의 실시예들에 따른 유기발광표시장치(100)의 진보된 실시간 센싱(ARTS)을 위한 구동방법은, 다수의 서브픽셀(SP) 중 임의의 제1 서브픽셀(SP1)에 포함된 제2 트랜지스터(T2)의 드레인 노드 또는 소스 노드에 전기적으로 연결된 제1 기준전압 라인(RVL1)으로 제1 기준전압(VpreS1)을 공급하는 제1 센싱 구동 단계(S1310)와, 제1 센싱 구동 단계(S1310) 이후, 제1 서브픽셀(SP1)에 포함된 제2 트랜지스터(T2)의 드레인 노드 또는 소스 노드에 전기적으로 연결된 제1 기준전압 라인(RVL1)으로 제1 기준전압(VpreS1)과 다른 제2 기준전압(VpreS2)을 공급하는 제2 센싱 구동 단계(S1320) 등을 포함할 수 있다. Referring to FIG. 13 , a driving method for advanced real-time sensing (ARTS) of an organic light emitting display device 100 according to embodiments of the present invention includes a first subpixel (SP) among a plurality of subpixels (SP). A first sensing driving step (S1310) of supplying a first reference voltage (VpreS1) to a first reference voltage line (RVL1) electrically connected to the drain node or the source node of the second transistor (T2) included in SP1); After the first sensing driving step (S1310), the first reference voltage ( A second sensing driving step ( S1320 ) of supplying a second reference voltage VpreS2 different from VpreS1 may be included.

제1 센싱 구동 단계(S1310)는, 초기화 단계(S1110a)와, 초기화 단계(S1110a) 이후 미리 정해진 부스팅 시간(△t) 동안 진행되는 트래킹 단계(S1120a)와, 초기화 단계(S1110a) 이후 부스팅 시간(△t)이 경과한 시점에 진행되는 샘플링 단계(S1130a)를 포함할 수 있다. The first sensing driving step (S1310) includes an initialization step (S1110a), a tracking step (S1120a) performed for a predetermined boosting time (Δt) after the initialization step (S1110a), and a boosting time ( A sampling step (S1130a) performed when Δt) has elapsed may be included.

제2 센싱 구동 단계(S1320)는, 초기화 단계(S1110b)와, 초기화 단계(S1110b) 이후 미리 정해진 부스팅 시간(△t) 동안 진행되는 트래킹 단계(S1120b)와, 초기화 단계(S1110b) 이후 부스팅 시간(△t)이 경과한 시점에 진행되는 샘플링 단계(S1130b)를 포함할 수 있다. The second sensing driving step (S1320) includes an initialization step (S1110b), a tracking step (S1120b) performed for a predetermined boosting time (Δt) after the initialization step (S1110b), and a boosting time (after the initialization step S1110b) A sampling step (S1130b) performed when Δt) has elapsed may be included.

제1 센싱 구동 단계(S1310)의 초기화 단계(S1110a) 동안, 유기발광표시장치(100)는 제1 기준전압 라인(RVL1)으로 제1 기준전압(VpreS1)을 공급하고, 제1 데이터 라인(DL1)으로 제1 센싱 구동용 데이터 전압(Vdata_sen1)을 공급할 수 있다. During the initialization step ( S1110a ) of the first sensing driving step ( S1310 ), the organic light emitting display device 100 supplies the first reference voltage (VpreS1) to the first reference voltage line (RVL1), and the first data line (DL1). ), the first sensing driving data voltage Vdata_sen1 may be supplied.

제2 센싱 구동 단계(S1320)의 초기화 단계(S1110b) 동안, 유기발광표시장치(100)는 제1 기준전압 라인(RVL1)으로 제1 기준전압(VpreS1)과 다른 제2 기준전압(VpreS2)을 공급하고, 제1 데이터 라인(DL1)으로 제1 센싱 구동용 데이터 전압(Vdata_sen1)과 동일한 제2 센싱 구동용 데이터 전압(Vdata_sen2)을 공급할 수 있다. During the initialization step (S1110b) of the second sensing driving step (S1320), the organic light emitting display device 100 applies a second reference voltage (VpreS2) different from the first reference voltage (VpreS1) as a first reference voltage line (RVL1). and the same second sensing-driving data voltage Vdata_sen2 as the first sensing-driving data voltage Vdata_sen1 may be supplied to the first data line DL1.

제1 센싱 구동 단계(S1310)의 트래킹 단계(S1120a) 동안, 제1 기준전압 라인(RVL1)은 제1 기준전압(VpreS1)에서 전압 상승이 진행될 수 있다.During the tracking step S1120a of the first sensing driving step S1310, the voltage of the first reference voltage line RVL1 may increase from the first reference voltage VpreS1.

제2 센싱 구동 단계(S1320)의 트래킹 단계(S1120b) 동안, 제1 기준전압 라인(RVL1)은 제2 기준전압(VpreS2)에서 전압 상승이 진행될 수 있다. During the tracking step S1120b of the second sensing driving step S1320, the voltage of the first reference voltage line RVL1 may increase from the second reference voltage VpreS2.

제1 센싱 구동 단계(S1310)의 샘플링 단계(S1130a) 동안, 아날로그 디지털 컨버터(ADC)는 제1 기준전압 라인(RVL1)의 전압(Vrvl)을 센싱하여 제1 센싱값을 출력할 수 있다. During the sampling step (S1130a) of the first sensing driving step (S1310), the analog-to-digital converter (ADC) may sense the voltage (Vrvl) of the first reference voltage line (RVL1) and output a first sensed value.

제2 센싱 구동 단계(S1320)의 샘플링 단계(S1130b) 동안, 아날로그 디지털 컨버터(ADC)는 제1 기준전압 라인(RVL1)의 전압(Vrvl)을 센싱하여 제2 센싱값을 출력할 수 있다. During the sampling step S1130b of the second sensing driving step S1320, the analog-to-digital converter ADC may sense the voltage Vrvl of the first reference voltage line RVL1 and output a second sensed value.

도 13을 참조하면, 제1 센싱 구동 단계(S1310) 및 제2 센싱 구동 단계(S1320) 이후, 동시 센싱 단계(S1330) 및 동시 보상 처리 단계(S1340)가 진행될 수 있다. Referring to FIG. 13 , after the first sensing driving step ( S1310 ) and the second sensing driving step ( S1320 ), a simultaneous sensing step ( S1330 ) and a simultaneous compensation processing step ( S1340 ) may proceed.

동시 센싱 단계(S1330)에서, 유기발광표시장치(100)는, 제1 센싱 구동 단계(S1310)에서 얻어진 제1 센싱값과 제2 센싱 구동 단계(S1320)에서 얻어진 제2 센싱값을 토대로, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 이동도 및 문턱전압을 동시에 센싱할 수 있다. 이러한 동시 센싱은 전술한 바와 같이 연립 방정식의 해를 구하는 방식으로 진행될 수 있다. In the simultaneous sensing step (S1330), the organic light emitting display device 100, based on the first sensing value obtained in the first sensing driving step (S1310) and the second sensing value obtained in the second sensing driving step (S1320), The mobility and threshold voltage of the driving transistor DRT in one sub-pixel SP1 may be simultaneously sensed. As described above, such simultaneous sensing may be performed in a manner of obtaining solutions of simultaneous equations.

동시 센싱 단계(S1330)에서, 유기발광표시장치(100)는, 제1 서브픽셀(SP1) 내 구동 트랜지스터(DRT)의 이동도 및 문턱전압 각각의 보상값을 산출하여 메모리(MEM)에 저장해둘 수 있다. In the simultaneous sensing step ( S1330 ), the organic light emitting display device 100 calculates compensation values for the mobility and threshold voltage of the driving transistor DRT in the first subpixel SP1 and stores them in the memory MEM. can

동시 보상 처리 단계(S1340)에서, 유기발광표시장치(100)는, 구동 트랜지스터(DRT)의 이동도 및 문턱전압 각각의 보상값을 토대로, 제1 서브픽셀(SP1)에 공급될 영상 구동용 데이터 전압의 게인 및 오프셋을 변경하여 제1 데이터 라인(DL1)으로 공급할 수 있다. In the simultaneous compensation processing step S1340, the organic light emitting display device 100 performs image driving data to be supplied to the first subpixel SP1 based on compensation values for the mobility and threshold voltage of the driving transistor DRT. The gain and offset of the voltage may be changed and supplied to the first data line DL1.

영상 구동용 데이터 전압의 게인 및 오프셋은 제1 서브픽셀(SP1)에 포함된 구동 트랜지스터(DRT)의 이동도(μ) 및 문턱전압(Vth)의 변화에 따라 달라질 수 있다. The gain and offset of the data voltage for driving the image may vary according to a change in the mobility μ and the threshold voltage Vth of the driving transistor DRT included in the first subpixel SP1.

이상에서 전술한 진보상 실시간 센싱(ARTS)을 위한 구동방법을 제공하는 구동회로(111)를 간략하게 설명한다. The driving circuit 111 providing the driving method for the above-described progressive real-time sensing (ARTS) will be briefly described.

도 14는 본 발명의 실시예들에 따른 유기발광표시장치(100)의 진보된 실시간 센싱(ARTS)을 위한 구동회로(111)를 나타낸 도면이다. 14 is a diagram illustrating a driving circuit 111 for advanced real-time sensing (ARTS) of the organic light emitting display device 100 according to embodiments of the present invention.

도 14를 참조하면, 본 발명의 실시예들에 따른 유기발광표시장치(100)의 진보된 실시간 센싱(ARTS)을 위한 구동회로(111)는, 다수의 서브픽셀(SP) 중 임의의 제1 서브픽셀(SP1)에 포함된 제1 트랜지스터(T1)의 드레인 노드 또는 소스 노드에 전기적으로 연결된 제1 데이터 라인(DL1)으로 센싱 구동용 데이터 전압(Vdata_sen)을 공급하는 데이터 구동회로(120)와, 제1 서브픽셀(SP1)에 포함된 제2 트랜지스터(T2)의 드레인 노드 또는 소스 노드에 전기적으로 연결된 제1 기준전압 라인(RVL1)으로 센싱 구동용 기준전압(VpreS)을 공급하는 기준전압 공급회로(1400)를 포함할 수 있다. Referring to FIG. 14 , a driving circuit 111 for advanced real-time sensing (ARTS) of the organic light emitting display device 100 according to embodiments of the present invention includes a first arbitrary one of a plurality of subpixels (SP). a data driving circuit 120 supplying a sensing driving data voltage Vdata_sen to a first data line DL1 electrically connected to the drain node or the source node of the first transistor T1 included in the subpixel SP1; and , The reference voltage supply for supplying the sensing driving reference voltage VpreS to the first reference voltage line RVL1 electrically connected to the drain node or the source node of the second transistor T2 included in the first subpixel SP1. circuit 1400.

기준전압 공급회로(1400)는 제1 센싱 구동 기간(SDP1) 중 초기화 기간(S1110a) 동안, 제1 기준전압 라인(RVL1)으로 제1 기준전압(VpreS1)을 공급할 수 있다. The reference voltage supply circuit 1400 may supply the first reference voltage VpreS1 to the first reference voltage line RVL1 during the initialization period S1110a of the first sensing driving period SDP1.

데이터 구동회로(120)는, 제1 센싱 구동 기간(SDP1) 중 초기화 기간(S1110a) 동안, 제1 데이터 라인(DL1)으로 제1 센싱 구동용 데이터 전압(Vdata_sen1)을 공급할 수 있다. The data driving circuit 120 may supply the first sensing driving data voltage Vdata_sen1 to the first data line DL1 during the initialization period S1110a of the first sensing driving period SDP1 .

기준전압 공급회로(1400)는 제1 센싱 구동 기간(SDP1)과 다른 제2 센싱 구동 기간(SDP2) 중 초기화 기간(S1110b) 동안, 제1 기준전압 라인(RVL1)으로 제1 기준전압(VpreS1)과 다른 제2 기준전압(VpreS2)을 공급할 수 있다. The reference voltage supply circuit 1400 generates the first reference voltage VpreS1 as the first reference voltage line RVL1 during the initialization period S1110b of the second sensing drive period SDP2 different from the first sensing drive period SDP1. A second reference voltage VpreS2 different from that may be supplied.

데이터 구동회로(120)는, 제2 센싱 구동 기간(SDP2) 중 초기화 기간(S1110b) 동안, 제1 데이터 라인(DL1)으로 제1 센싱 구동용 데이터 전압(Vdata_sen1)과 동일한 제2 센싱 구동용 데이터 전압(Vdata_sen2)을 공급할 수 있다. During the initialization period S1110b of the second sensing drive period SDP2, the data driving circuit 120 outputs the second sensing driving data voltage Vdata_sen1 and the first sensing driving data voltage Vdata_sen1 to the first data line DL1. A voltage (Vdata_sen2) can be supplied.

이상에 전술한 본 발명의 실시예들에 의하면, 센싱에 필요한 시간을 줄어주면서도 정확한 센싱 및 보상을 가능하게 하는 구동회로(111), 유기발광표시장치(100) 및 구동방법을 제공하는 효과가 있다. According to the above-described embodiments of the present invention, there is an effect of providing a driving circuit 111, an organic light emitting display device 100, and a driving method that enable accurate sensing and compensation while reducing the time required for sensing. .

또한, 본 발명의 실시예들에 의하면, 영상 구동 중 트랜지스터의 문턱전압을 실시간으로 센싱할 수 있는 구동회로(111), 유기발광표시장치(100) 및 구동방법을 제공하는 효과가 있다.In addition, according to embodiments of the present invention, there is an effect of providing a driving circuit 111 capable of sensing a threshold voltage of a transistor in real time during image driving, an organic light emitting display device 100, and a driving method.

또한, 본 발명의 실시예들에 의하면, 영상 구동 중 트랜지스터의 문턱전압과 이동도를 동시에 실시간으로 센싱할 수 있는 구동회로(111), 유기발광표시장치(100) 및 구동방법을 제공하는 효과가 있다. In addition, according to embodiments of the present invention, an effect of providing a driving circuit 111, an organic light emitting display device 100, and a driving method capable of simultaneously sensing the threshold voltage and mobility of a transistor in real time during image driving is provided. there is.

또한, 본 발명의 실시예들에 의하면, 영상 구동 중에 문턱전압 변화를 즉각적으로 보상해줄 수 있고, 동일한 센싱 구동 과정에서 문턱전압과 이동도를 동시에 센싱함으로써, 센싱 구동 과정에 걸리는 시간이나 횟수를 줄여줄 수 있는 효과가 있다.In addition, according to the embodiments of the present invention, it is possible to immediately compensate for a threshold voltage change during image driving, and by simultaneously sensing the threshold voltage and mobility in the same sensing driving process, the time or number of times required for the sensing driving process is reduced. There is an effect that can be given.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다. The above description and accompanying drawings are merely illustrative of the technical idea of the present invention, and those skilled in the art can combine the configuration within the scope not departing from the essential characteristics of the present invention. , various modifications and variations such as separation, substitution and alteration will be possible. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed according to the claims below, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100: 유기발광표시장치
110: 표시패널
120: 데이터 구동회로
130: 게이트 구동회로
140: 컨트롤러
410: 센싱회로
1400: 기준전압 공급회로
100: organic light emitting display device
110: display panel
120: data driving circuit
130: gate driving circuit
140: controller
410: sensing circuit
1400: reference voltage supply circuit

Claims (15)

다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 기준전압 라인이 배치되며, 다수의 서브픽셀이 배열되는 표시패널;
상기 다수의 데이터 라인을 구동하는 데이터 구동회로; 및
상기 다수의 게이트 라인을 구동하는 게이트 구동회로를 포함하고,
상기 다수의 서브픽셀은,
유기발광다이오드와, 상기 유기발광다이오드를 구동하기 위한 구동 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 상기 다수의 데이터 라인 중 해당 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 상기 구동 트랜지스터의 제2 노드와 상기 다수의 기준전압 라인 중 해당 기준전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 캐패시터를 포함하고,
기준전압 공급노드와 상기 기준전압 라인 사이에 전기적으로 연결된 센싱 구동용 기준 스위치;
상기 기준전압 라인의 전압을 센싱하는 아날로그 디지털 컨버터; 및
상기 기준전압 라인과 상기 아날로그 디지털 컨버터 사이에 전기적으로 연결된 샘플링 스위치를 더 포함하고,
상기 다수의 서브픽셀 중 임의의 제1 서브픽셀에 포함된 상기 제2 트랜지스터의 드레인 노드 또는 소스 노드는, 상기 다수의 기준전압 라인 중 제1 기준전압 라인과 전기적으로 연결되고,
제1 센싱 구동 기간 중 초기화 기간 동안, 제1 기준전압이 상기 제1 기준전압 라인에 인가되고,
상기 제1 센싱 구동 기간과 다른 제2 센싱 구동 기간 중 초기화 기간 동안, 상기 제1 기준전압과 다른 제2 기준전압이 상기 제1 기준전압 라인에 인가되고,
상기 제1 센싱 구동 기간과 상기 제2 센싱 구동 기간 각각은 서로 다른 블랭크 기간에 포함되는 유기발광표시장치.
a display panel on which a plurality of data lines and a plurality of gate lines are disposed, a plurality of reference voltage lines are disposed, and a plurality of subpixels are disposed;
a data driving circuit for driving the plurality of data lines; and
A gate driving circuit for driving the plurality of gate lines;
The plurality of subpixels,
An organic light emitting diode, a driving transistor for driving the organic light emitting diode, a first transistor electrically connected between a first node of the driving transistor and a corresponding data line among the plurality of data lines, and a second transistor of the driving transistor a second transistor electrically connected between a node and a corresponding reference voltage line among the plurality of reference voltage lines, and a capacitor electrically connected between a first node and a second node of the driving transistor;
a reference switch for sensing drive electrically connected between a reference voltage supply node and the reference voltage line;
an analog-to-digital converter sensing the voltage of the reference voltage line; and
Further comprising a sampling switch electrically connected between the reference voltage line and the analog-to-digital converter;
A drain node or a source node of the second transistor included in any first subpixel among the plurality of subpixels is electrically connected to a first reference voltage line among the plurality of reference voltage lines;
During an initialization period of a first sensing driving period, a first reference voltage is applied to the first reference voltage line;
During an initialization period of a second sensing driving period different from the first sensing driving period, a second reference voltage different from the first reference voltage is applied to the first reference voltage line;
The organic light emitting display device of claim 1 , wherein each of the first sensing driving period and the second sensing driving period is included in a different blank period.
삭제delete 제1항에 있어서,
상기 제1 서브픽셀에 포함된 상기 제1 트랜지스터의 드레인 노드 또는 소스 노드는 상기 다수의 데이터 라인 중 제1 데이터 라인과 전기적으로 연결되고,
상기 제1 센싱 구동 기간 중 초기화 기간 동안, 제1 센싱 구동용 데이터 전압이 상기 제1 데이터 라인에 인가되고,
상기 제2 센싱 구동 기간 중 초기화 기간 동안, 상기 제1 센싱 구동용 데이터 전압과 동일한 제2 센싱 구동용 데이터 전압이 상기 제1 데이터 라인에 인가되는 유기발광표시장치.
According to claim 1,
A drain node or a source node of the first transistor included in the first subpixel is electrically connected to a first data line among the plurality of data lines;
During an initialization period of the first sensing drive period, a data voltage for a first sensing drive is applied to the first data line;
An organic light emitting display device wherein, during an initialization period of the second sensing driving period, a second sensing driving data voltage equal to the first sensing driving data voltage is applied to the first data line.
제3항에 있어서,
상기 제1 센싱 구동 기간 중 초기화 기간 이후 미리 정해진 부스팅 시간 동안, 상기 제1 기준전압 라인은 상기 제1 기준전압에서 전압 상승이 진행되고,
상기 제2 센싱 구동 기간 중 초기화 기간 이후 상기 부스팅 시간 동안, 상기 제1 기준전압 라인은 상기 제1 기준전압과 다른 상기 제2 기준전압에서 전압 상승이 진행되는 유기발광표시장치.
According to claim 3,
During a predetermined boosting time after an initialization period during the first sensing driving period, a voltage of the first reference voltage line is increased from the first reference voltage;
During the boosting time after the initialization period during the second sensing driving period, the voltage of the first reference voltage line is increased at the second reference voltage different from the first reference voltage.
제4항에 있어서,
상기 제1 센싱 구동 기간 중 초기화 기간 이후 상기 부스팅 시간이 경과한 시점에, 상기 샘플링 스위치가 턴-온 되어 상기 제1 기준전압 라인이 상기 아날로그 디지털 컨버터와 전기적으로 연결되고, 상기 아날로그 디지털 컨버터는 상기 제1 기준전압 라인의 전압을 센싱하여 제1 센싱값을 출력하고,
상기 제2 센싱 구동 기간 중 초기화 기간 이후 상기 부스팅 시간이 경과한 시점에, 상기 샘플링 스위치가 턴-온 되어 상기 제1 기준전압 라인이 상기 아날로그 디지털 컨버터와 전기적으로 연결되고, 상기 아날로그 디지털 컨버터는 상기 제1 기준전압 라인의 전압을 센싱하여 제2 센싱값을 출력하는 유기발광표시장치.
According to claim 4,
When the boosting time elapses after the initialization period during the first sensing driving period, the sampling switch is turned on so that the first reference voltage line is electrically connected to the analog-to-digital converter, and the analog-to-digital converter Sensing the voltage of the first reference voltage line and outputting a first sensed value;
When the boosting time elapses after the initialization period during the second sensing driving period, the sampling switch is turned on so that the first reference voltage line is electrically connected to the analog-to-digital converter, and the analog-to-digital converter An organic light emitting display device configured to sense a voltage of a first reference voltage line and output a second sensed value.
제5항에 있어서,
상기 제1 센싱값과 상기 제2 센싱값으로 토대로, 상기 제1 서브픽셀에 공급되는 영상 구동용 데이터 전압의 게인 및 오프셋이 변경되는 유기발광표시장치.
According to claim 5,
An organic light emitting display device wherein a gain and an offset of a data voltage for driving an image supplied to the first subpixel are changed based on the first sensed value and the second sensed value.
제6항에 있어서,
상기 제1 서브픽셀에 공급되는 영상 구동용 데이터 전압의 게인 및 오프셋은 상기 제1 서브픽셀에 포함된 상기 구동 트랜지스터의 이동도 및 문턱전압의 변화에 따라 달라지는 유기발광표시장치.
According to claim 6,
The organic light emitting display device of claim 1 , wherein gain and offset of the image driving data voltage supplied to the first subpixel vary according to changes in mobility and threshold voltage of the driving transistor included in the first subpixel.
다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 기준전압 라인이 배치되며, 다수의 서브픽셀이 배열되는 표시패널; 상기 다수의 데이터 라인을 구동하는 데이터 구동회로; 및 상기 다수의 게이트 라인을 구동하는 게이트 구동회로를 포함하고, 상기 다수의 서브픽셀은, 유기발광다이오드와, 상기 유기발광다이오드를 구동하기 위한 구동 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 상기 다수의 데이터 라인 중 해당 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 상기 구동 트랜지스터의 제2 노드와 상기 다수의 기준전압 라인 중 해당 기준전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 캐패시터를 포함하는 유기발광표시장치의 구동방법에 있어서,
상기 다수의 서브픽셀 중 임의의 제1 서브픽셀에 포함된 상기 제2 트랜지스터의 드레인 노드 또는 소스 노드에 전기적으로 연결된 제1 기준전압 라인으로 제1 기준전압을 공급하는 제1 센싱 구동 단계; 및
상기 제1 센싱 구동 단계 이후, 상기 제1 서브픽셀에 포함된 상기 제2 트랜지스터의 드레인 노드 또는 소스 노드에 전기적으로 연결된 상기 제1 기준전압 라인으로 상기 제1 기준전압과 다른 제2 기준전압을 공급하는 제2 센싱 구동 단계를 포함하고,
상기 제1 센싱 구동 단계는 제1 블랭크 기간에 진행되고,
상기 제2 센싱 구동 단계는 상기 제1 블랭크 기간과 다른 제2 블랭크 기간에 진행되는 유기발광표시장치의 구동방법.
a display panel on which a plurality of data lines and a plurality of gate lines are disposed, a plurality of reference voltage lines are disposed, and a plurality of subpixels are disposed; a data driving circuit for driving the plurality of data lines; and a gate driving circuit for driving the plurality of gate lines, wherein the plurality of subpixels include an organic light emitting diode, a driving transistor for driving the organic light emitting diode, a first node of the driving transistor and the plurality of subpixels. A first transistor electrically connected between corresponding data lines among data lines of the driving transistor, a second transistor electrically connected between a second node of the driving transistor and a corresponding reference voltage line among the plurality of reference voltage lines, and the driving transistor A driving method of an organic light emitting display device including a capacitor electrically connected between a first node and a second node,
a first sensing driving step of supplying a first reference voltage to a first reference voltage line electrically connected to a drain node or a source node of the second transistor included in any first subpixel among the plurality of subpixels; and
After the first sensing and driving step, a second reference voltage different from the first reference voltage is supplied to the first reference voltage line electrically connected to a drain node or a source node of the second transistor included in the first subpixel. Including a second sensing driving step to do,
The first sensing driving step is performed in a first blank period,
The second sensing and driving step is performed in a second blank period different from the first blank period.
제8항에 있어서,
상기 제1 서브픽셀에 포함된 상기 제1 트랜지스터의 드레인 노드 또는 소스 노드는 상기 다수의 데이터 라인 중 제1 데이터 라인과 전기적으로 연결되고,
상기 제1 센싱 구동 단계 및 상기 제2 센싱 구동 단계 각각은 초기화 단계와, 상기 초기화 단계 이후 미리 정해진 부스팅 시간 동안 진행되는 트래킹 단계와, 상기 초기화 단계 이후 상기 부스팅 시간이 경과한 시점에 진행되는 샘플링 단계를 포함하고,
상기 제1 센싱 구동 단계의 초기화 단계 동안,
상기 제1 기준전압 라인으로 상기 제1 기준전압을 공급하고, 상기 제1 데이터 라인으로 제1 센싱 구동용 데이터 전압을 공급하고,
상기 제2 센싱 구동 단계의 초기화 단계 동안,
상기 제1 기준전압 라인으로 상기 제1 기준전압과 다른 상기 제2 기준전압을 공급하고, 상기 제1 데이터 라인으로 상기 제1 센싱 구동용 데이터 전압과 동일한 제2 센싱 구동용 데이터 전압을 공급하는 유기발광표시장치의 구동방법.
According to claim 8,
A drain node or a source node of the first transistor included in the first subpixel is electrically connected to a first data line among the plurality of data lines;
Each of the first sensing driving step and the second sensing driving step includes an initialization step, a tracking step performed for a predetermined boosting time after the initialization step, and a sampling step performed when the boosting time elapses after the initialization step. including,
During the initialization phase of the first sensing driving phase,
supplying the first reference voltage to the first reference voltage line and supplying a data voltage for a first sensing drive to the first data line;
During the initialization phase of the second sensing driving phase,
The second reference voltage, which is different from the first reference voltage, is supplied to the first reference voltage line, and the second data voltage for sensing and driving, which is the same as the data voltage for driving the first sensing, is supplied to the first data line. A method of driving a light emitting display device.
제9항에 있어서,
상기 제1 센싱 구동 단계의 트래킹 단계 동안, 상기 제1 기준전압 라인은 상기 제1 기준전압에서 전압 상승이 진행되고,
상기 제2 센싱 구동 단계의 트래킹 단계 동안, 상기 제1 기준전압 라인은 상기 제1 기준전압과 다른 상기 제2 기준전압에서 전압 상승이 진행되는 유기발광표시장치의 구동방법.
According to claim 9,
During the tracking step of the first sensing driving step, the voltage of the first reference voltage line is increased from the first reference voltage,
During the tracking step of the second sensing driving step, the voltage of the first reference voltage line is increased at the second reference voltage different from the first reference voltage.
제10항에 있어서,
상기 제1 센싱 구동 단계의 샘플링 단계 동안, 아날로그 디지털 컨버터는 상기 제1 기준전압 라인의 전압을 센싱하여 제1 센싱값을 출력하고,
상기 제2 센싱 구동 단계의 샘플링 단계 동안, 상기 아날로그 디지털 컨버터는 상기 제1 기준전압 라인의 전압을 센싱하여 제2 센싱값을 출력하는 유기발광표시장치의 구동방법.
According to claim 10,
During the sampling step of the first sensing driving step, the analog-to-digital converter senses the voltage of the first reference voltage line and outputs a first sensed value;
During the sampling step of the second sensing driving step, the analog-to-digital converter senses the voltage of the first reference voltage line and outputs a second sensed value.
제11항에 있어서,
상기 제1 센싱 구동 단계 및 상기 제2 센싱 구동 단계 이후,
상기 제1 센싱값과 상기 제2 센싱값으로 토대로, 상기 제1 서브픽셀에 공급될 영상 구동용 데이터 전압의 게인 및 오프셋을 변경하여 상기 제1 데이터 라인으로 공급하는 보상 처리 단계를 더 포함하는 유기발광표시장치의 구동방법.
According to claim 11,
After the first sensing driving step and the second sensing driving step,
and a compensation processing step of changing the gain and offset of the image driving data voltage to be supplied to the first subpixel and supplying the gain and offset to the first data line based on the first sensed value and the second sensed value. A method of driving a light emitting display device.
삭제delete 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 기준전압 라인이 배치되며, 다수의 서브픽셀이 배열되는 표시패널; 상기 다수의 데이터 라인을 구동하는 데이터 구동회로; 및 상기 다수의 게이트 라인을 구동하는 게이트 구동회로를 포함하고, 상기 다수의 서브픽셀은, 유기발광다이오드와, 상기 유기발광다이오드를 구동하기 위한 구동 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 상기 다수의 데이터 라인 중 해당 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 상기 구동 트랜지스터의 제2 노드와 상기 다수의 기준전압 라인 중 해당 기준전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 캐패시터를 포함하는 유기발광표시장치의 구동회로에 있어서,
상기 다수의 서브픽셀 중 임의의 제1 서브픽셀에 포함된 상기 제1 트랜지스터의 드레인 노드 또는 소스 노드에 전기적으로 연결된 제1 데이터 라인으로 센싱 구동용 데이터 전압을 공급하는 데이터 구동회로; 및
상기 제1 서브픽셀에 포함된 상기 제2 트랜지스터의 드레인 노드 또는 소스 노드에 전기적으로 연결된 제1 기준전압 라인으로 기준전압을 공급하는 기준전압 공급회로를 포함하고,
상기 기준전압 공급회로는,
제1 센싱 구동 기간 중 초기화 기간 동안, 상기 제1 기준전압 라인으로 제1 기준전압을 공급하고,
상기 제1 센싱 구동 기간과 다른 제2 센싱 구동 기간 중 초기화 기간 동안, 상기 제1 기준전압 라인으로 상기 제1 기준전압과 다른 제2 기준전압을 공급하고,
상기 제1 센싱 구동 기간과 상기 제2 센싱 구동 기간 각각은 서로 다른 블랭크 기간에 포함되는 구동회로.
a display panel on which a plurality of data lines and a plurality of gate lines are disposed, a plurality of reference voltage lines are disposed, and a plurality of subpixels are disposed; a data driving circuit for driving the plurality of data lines; and a gate driving circuit for driving the plurality of gate lines, wherein the plurality of subpixels include an organic light emitting diode, a driving transistor for driving the organic light emitting diode, a first node of the driving transistor and the plurality of subpixels. A first transistor electrically connected between corresponding data lines among data lines of the driving transistor, a second transistor electrically connected between a second node of the driving transistor and a corresponding reference voltage line among the plurality of reference voltage lines, and the driving transistor A driving circuit of an organic light emitting display device including a capacitor electrically connected between a first node and a second node,
a data driving circuit supplying a data voltage for sensing driving to a first data line electrically connected to a drain node or a source node of the first transistor included in any first subpixel among the plurality of subpixels; and
a reference voltage supply circuit supplying a reference voltage to a first reference voltage line electrically connected to a drain node or a source node of the second transistor included in the first subpixel;
The reference voltage supply circuit,
During an initialization period of a first sensing driving period, a first reference voltage is supplied to the first reference voltage line;
supplying a second reference voltage different from the first reference voltage to the first reference voltage line during an initialization period of a second sensing driving period different from the first sensing driving period;
The first sensing driving period and the second sensing driving period are each included in different blank periods.
제14항에 있어서,
상기 데이터 구동회로는,
상기 제1 센싱 구동 기간 중 초기화 기간 동안, 상기 제1 데이터 라인으로 제1 센싱 구동용 데이터 전압을 공급하고,
상기 제2 센싱 구동 기간 중 초기화 기간 동안, 상기 제1 데이터 라인으로 상기 제1 센싱 구동용 데이터 전압과 동일한 제2 센싱 구동용 데이터 전압을 공급하는 구동회로.
According to claim 14,
The data driving circuit,
During an initialization period of the first sensing drive period, a data voltage for a first sensing drive is supplied to the first data line;
A driving circuit supplying a second sensing driving data voltage identical to the first sensing driving data voltage to the first data line during an initialization period of the second sensing driving period.
KR1020180111609A 2018-09-18 2018-09-18 Driving circuit, organic light emitting display device, and driving method KR102536619B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180111609A KR102536619B1 (en) 2018-09-18 2018-09-18 Driving circuit, organic light emitting display device, and driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180111609A KR102536619B1 (en) 2018-09-18 2018-09-18 Driving circuit, organic light emitting display device, and driving method

Publications (2)

Publication Number Publication Date
KR20200032508A KR20200032508A (en) 2020-03-26
KR102536619B1 true KR102536619B1 (en) 2023-05-25

Family

ID=69958861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180111609A KR102536619B1 (en) 2018-09-18 2018-09-18 Driving circuit, organic light emitting display device, and driving method

Country Status (1)

Country Link
KR (1) KR102536619B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230020148A (en) * 2021-08-03 2023-02-10 엘지디스플레이 주식회사 Display device and driving circuit
KR20230025104A (en) * 2021-08-13 2023-02-21 엘지디스플레이 주식회사 Display device, data driving circuit and display driving method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101493226B1 (en) * 2011-12-26 2015-02-17 엘지디스플레이 주식회사 Method and apparatus for measuring characteristic parameter of pixel driving circuit of organic light emitting diode display device
KR101993830B1 (en) * 2012-12-24 2019-06-28 엘지디스플레이 주식회사 Method for sensing organic light emitting display device
KR102333385B1 (en) * 2015-09-24 2021-12-01 엘지디스플레이 주식회사 Organic light emitting display panel, organic light emitting display device, and the method for driving the organic light emitting display device
KR102450549B1 (en) * 2015-10-30 2022-10-05 엘지디스플레이 주식회사 Organic light emitting display panel, organic light emitting display device, and the method for driving the organic light emitting display device

Also Published As

Publication number Publication date
KR20200032508A (en) 2020-03-26

Similar Documents

Publication Publication Date Title
KR102611032B1 (en) Display device and method for driving it
KR102622938B1 (en) Driving circuit, organic light emitting display device, and driviving method
US10204565B2 (en) Organic light emitting display panel having a sensing transistor and method of driving thereof
KR102622873B1 (en) Display device and method for driving it
US10062327B2 (en) Data driver and organic light emitting display panel, display device, and driving method for sensing and compensating a mobility of the driving transistor
KR102520551B1 (en) Method for sensing characteristic value of circuit element and display device using it
KR102289664B1 (en) Controller, organic light emitting display panel, organic light emitting display device, and the method for driving the organic light emitting display device
KR102537376B1 (en) Gate driving method, sensing driving method, gate driver, and organic light emitting display device
KR102544046B1 (en) Organic light emitting display panel, organic light emitting display device, image driving method, and sensing method
KR102374105B1 (en) Organic light emitting display panel, organic light emitting display device, and the method for driving the organic light emitting display device
KR102344969B1 (en) Organic light emitting display panel and organic light emitting display device
KR102510121B1 (en) Organic light emitting display device, data driving circuit, controller, and driving method
KR102513097B1 (en) Controller, organic light emitting display device, and driving method
KR102449681B1 (en) Organic light emitting display panel, organic light emitting display device and the method for driving the same
KR102526241B1 (en) Controller, organic light emitting display device and the method for driving the same
KR102536619B1 (en) Driving circuit, organic light emitting display device, and driving method
KR102379393B1 (en) Organic light emitting display device
KR20160082852A (en) Organic light emitting display device and the method for driving the same
KR102414311B1 (en) Organic light emitting display device and method for controlling luminance of the organic light emitting display device
CN112017573B (en) Display device, controller, driving circuit, and driving method
KR102500858B1 (en) Organic light emitting display device and method for driving the organic light emitting display device
KR102613329B1 (en) Organic light emitting display device and method for driving the organic light emitting display device
KR102616055B1 (en) Data driving method, organic light emitting display device, and driving method
KR102274692B1 (en) Controller, organic light emitting display device, and the method for driving the same
KR102291363B1 (en) Organic light emitting display panel, organic light emitting display device, and the method for driving the organic light emitting display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant