KR102522533B1 - Organic electroluminescent device and method for fabricating the same - Google Patents

Organic electroluminescent device and method for fabricating the same Download PDF

Info

Publication number
KR102522533B1
KR102522533B1 KR1020150191531A KR20150191531A KR102522533B1 KR 102522533 B1 KR102522533 B1 KR 102522533B1 KR 1020150191531 A KR1020150191531 A KR 1020150191531A KR 20150191531 A KR20150191531 A KR 20150191531A KR 102522533 B1 KR102522533 B1 KR 102522533B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
substrate
light emitting
organic light
Prior art date
Application number
KR1020150191531A
Other languages
Korean (ko)
Other versions
KR20170080224A (en
Inventor
황예진
강승희
권마르딘
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191531A priority Critical patent/KR102522533B1/en
Publication of KR20170080224A publication Critical patent/KR20170080224A/en
Application granted granted Critical
Publication of KR102522533B1 publication Critical patent/KR102522533B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

본 발명은 다수의 화소영역을 포함하는 표시부와 이 표시부 외측으로 베젤부가 정의된 기판과, 상기 기판의 표시부에 구비된 다수의 박막 트랜지스터와, 상기 기판의 베젤부에 구비된 크랙 방지댐과, 상기 다수의 박막 트랜지스터와 크랙 방지댐을 포함한 기판 전면에 구비된 패시베이션막과, 상기 패시베이션막 상에 구비되고 상기 박막 트랜지스터의 드레인 전극을 노출시키는 평탄화막과, 상기 드레인 전극과 접속되는 제1 전극와 이 제1 전극 위에 구비된 유기발광층 및 캐소드 전극을 포함하는 유기전계 발광소자를 제공한다.The present invention relates to a display unit including a plurality of pixel areas, a substrate having a bezel portion defined outside the display unit, a plurality of thin film transistors provided on the display unit of the substrate, a crack prevention dam provided on the bezel portion of the substrate, and the above A passivation film provided on the entire surface of the substrate including a plurality of thin film transistors and a crack prevention dam, a planarization film provided on the passivation film and exposing the drain electrode of the thin film transistor, and a first electrode connected to the drain electrode; An organic electroluminescent device including an organic light emitting layer and a cathode electrode provided on one electrode is provided.

Description

유기전계 발광소자 및 그 제조방법{ORGANIC ELECTROLUMINESCENT DEVICE AND METHOD FOR FABRICATING THE SAME}Organic light emitting device and its manufacturing method {ORGANIC ELECTROLUMINESCENT DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 유기전계 발광소자(Organic Light Emitting Diode Device, 이하 "OLED"라 칭함)에 관한 것으로서, 특히 외부로부터의 충격으로 인해 베젤부에 발생하는 크랙(crack)을 방지할 수 있는 유기전계 발광소자 및 그 제조방법에 관한 것이다.The present invention relates to an organic light emitting diode device (hereinafter referred to as "OLED"), and in particular, an organic light emitting device capable of preventing cracks occurring in a bezel part due to external impact and a manufacturing method thereof.

평판 디스플레이(FPD: Flat Panel Display) 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한, 스스로 빛을 내는 자체 발광형이기 때문에 명암 대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(μs) 정도로 동화상 구형이 쉽고, 시야각의 제한이 없으며, 저온에서도 안정적이고, 직류 5 내지 15 V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.An organic light emitting device, which is one of flat panel displays (FPDs), has characteristics of high luminance and low operating voltage. In addition, since it is a self-luminous type that emits light by itself, the contrast ratio is large, it is possible to implement an ultra-thin display, and the response time is about several microseconds (μs), so it is easy to spherical a moving image, there is no limit to the viewing angle, and low temperature It is also stable, and it is easy to manufacture and design a driving circuit because it is driven with a low voltage of 5 to 15 V DC.

또한, 상기 유기전계 발광소자의 제조공정은 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.In addition, since the manufacturing process of the organic light emitting device can be said to be all of deposition and encapsulation equipment, the manufacturing process is very simple.

이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하며, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.Organic light emitting devices having these characteristics are largely divided into passive matrix type and matrix type. Since the scan lines are sequentially driven according to time in order to drive, instantaneous luminance equal to the average luminance multiplied by the number of lines must be obtained to represent the required average luminance.

그러나, 액티브 매트릭스 방식에서는, 화소영역을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT)가 각 화소영역별로 위치하고, 이러한 스위칭 박막트랜지스터와 연결되며 구동 박막트랜지스터가 전원배선 및 유기전계 발광 다이오드와 연결되며, 각 화소영역별로 형성되고 있다.However, in the active matrix method, thin film transistors (TFTs), which are switching elements that turn on/off pixel areas, are located for each pixel area, are connected to these switching thin film transistors, and drive thin film transistors. It is connected to the power wiring and the organic light emitting diode, and is formed for each pixel area.

이때, 상기 구동 박막트랜지스터와 연결된 제1 전극은 화소영역 단위로 온(on)/오프(off)되고, 상기 제1 전극과 대향하는 제2 전극은 공통전극의 역할을 함으로써 이들 두 전극 사이에 개재된 유기 발광층과 더불어 상기 유기전계 발광 다이오드를 이룬다.At this time, the first electrode connected to the driving thin film transistor is turned on/off in units of pixel areas, and the second electrode facing the first electrode serves as a common electrode and is interposed between these two electrodes. Together with the organic light emitting layer formed, the organic light emitting diode is formed.

이러한 특징을 갖는 액티브 매트릭스 방식에서는 화소영역에 인가되는 전압이 스토리지 커패시터(Cst)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다.In the active matrix method having this feature, the voltage applied to the pixel area is charged in the storage capacitor (Cst), so that power is applied until the next frame signal is applied, regardless of the number of scan lines. Runs continuously throughout the screen.

따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.Therefore, even when a low current is applied, the same luminance is exhibited, and thus has advantages of low power consumption, high definition, and large size, and thus, active matrix type organic light emitting devices are mainly used recently.

도 1은 종래기술에 따른 유기전계 발광소자의 개략적인 평면도이다.1 is a schematic plan view of an organic electroluminescent device according to the prior art.

도 2는 종래기술에 따른 유기전계 발광소자의 단면도이다.2 is a cross-sectional view of an organic electroluminescent device according to the prior art.

도 1 및 2를 참조하면, 종래기술에 따른 유기전계 발광소자(10)는 기판(미도시, 도 2의 11 참조)에 정의되어 있는 표시부(AA: Active Area)과, 이 표시부 (AA) 외곽에 정의되어 있는 베젤부(BA: Bezel Area)로 구성된다.1 and 2, the organic light emitting device 10 according to the prior art includes a display area (AA: Active Area) defined on a substrate (not shown, see 11 in FIG. 2), and the outside of the display area (AA). It consists of a bezel area (BA) defined in

그리고, 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시, 도 2의 P 참조)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.The display area AA is provided with a plurality of pixel areas (not shown, see P in FIG. 2 ) defined as areas captured by a gate line (not shown) and a data line (not shown). Power wiring (not shown) is provided in parallel with (not shown).

상기 다수의 각 화소영역(P)에는 스위칭 박막 트랜지스터(미도시) 및 구동 박막 트랜지스터(DTr)가 형성되어 있다.A switching thin film transistor (not shown) and a driving thin film transistor DTr are formed in each of the plurality of pixel regions P.

그리고, 종래기술에 따른 유기전계 발광소자(10)는 구동 박막 트랜지스터 (DTr)와 유기전계 발광소자(E)가 형성된 기판(11)이 보호필름(미도시)에 의해 인캡슐레이션(encapsulation)되어 있다.In addition, in the organic electroluminescent device 10 according to the prior art, the substrate 11 on which the driving thin film transistor DTr and the organic electroluminescent device E are formed is encapsulated by a protective film (not shown). there is.

이와 같은 종래기술에 따른 유기전계 발광소자에 대해 좀 더 구체적으로 설명하면, 도 2에 도시된 바와 같이, 유기막(PI: polyimide)으로 구성된 기판(11) 상에는 무기 절연물질로 구성된 버퍼층(12)이 형성되어 있으며, 상기 버퍼층(12)에는 스위칭 박막 트랜지스터(미도시) 및 구동 박막 트랜지스터(DTr)과 함께, 다수의 구동회로배선(GIP) 및 접지배선(GND) 등이 형성되어 있다. 이때, 상기 구동회로배선 (GIP) 및 접지배선(GND) 등은 상기 베젤부(BA)에 있는 기판(11) 상에 형성된다.Describing the organic light emitting device according to the prior art in more detail, as shown in FIG. 2, a buffer layer 12 made of an inorganic insulating material is formed on a substrate 11 made of an organic film (PI: polyimide). is formed, and in the buffer layer 12, along with a switching thin film transistor (not shown) and a driving thin film transistor (DTr), a plurality of driving circuit wires (GIP) and ground wires (GND) are formed. At this time, the driving circuit wiring (GIP) and the ground wiring (GND) are formed on the substrate 11 in the bezel part BA.

상기 구동 박막 트랜지스터(DTr)는, 도면에는 도시하지 않았지만, 반도체층(미도시)과 무기 절연물질로 구성된 게이트 절연막(미도시) 및, 상기 반도체층 상의 게이트 절연막 상에 형성된 게이트 전극(미도시)과, 이 게이트 전극을 포함한 게이트 절연막 상에 형성되며 무기 절연물질로 구성된 층간 절연막(미도시)과, 이 층간 절연막 상에 형성되고 서로 이격되는 소스전극 및 드레인 전극(미도시)으로 이루어진다.Although not shown in the drawing, the driving thin film transistor DTr includes a semiconductor layer (not shown), a gate insulating film (not shown) made of an inorganic insulating material, and a gate electrode formed on a gate insulating film on the semiconductor layer (not shown). and an interlayer insulating film (not shown) formed on the gate insulating film including the gate electrode and made of an inorganic insulating material, and a source electrode and a drain electrode (not shown) formed on the interlayer insulating film and spaced apart from each other.

그리고, 구동 박막 트랜지스터(DTr) 및 스위칭 박막 트랜지스터(미도시) 위로는 상기 구동 박막 트랜지스터(DTr)의 드레인 전극을 노출시키는 드레인 콘택홀(미도시)을 갖는 무기 절연물질로 구성된 패시베이션막(13) 및 유기 절연물질로 구성된 평탄화 막(15)이 적층되어 있다. And, a passivation film 13 made of an inorganic insulating material having a drain contact hole (not shown) exposing the drain electrode of the driving thin film transistor DTr over the driving thin film transistor DTr and the switching thin film transistor (not shown). and a planarization film 15 made of an organic insulating material.

상기 유기 평탄화 막(15) 위로는 상기 구동 박막 트랜지스터(DTr)의 드레인 전극(미도시)과 상기 드레인 콘택홀(미도시)을 통해 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 애노드(anode)인 제1 전극(19)이 형성되어 있다.On the organic planarization layer 15, an anode is in contact with a drain electrode (not shown) of the driving thin film transistor DTr through the drain contact hole (not shown), and has a form separated for each pixel region P. A first electrode 19 serving as an anode is formed.

그리고, 상기 제1 전극(19) 위로 각 화소영역(P)을 분리 형성하는 뱅크막 (21)이 형성되어 있다. 이때, 상기 뱅크막(21)은 인접하는 화소영역(P)들 사이에 배치되어 있다. 이때, 상기 뱅크막(21)은 인접하는 화소영역(P)들 사이뿐만 아니라, 그 일부(21)는 패널 외곽부, 즉 베젤부(BA)에도 형성되어 있다.A bank film 21 is formed over the first electrode 19 to separate and form each pixel region P. At this time, the bank film 21 is disposed between adjacent pixel regions P. At this time, the bank film 21 is not only formed between adjacent pixel regions P, but a portion 21 of the bank film 21 is also formed on the outer portion of the panel, that is, the bezel area BA.

상기 뱅크막(21)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(19) 위로는 각각 적, 녹 및 청색을 발광하는 유기 발광층(23)이 형성되어 있다. An organic emission layer 23 emitting red, green, and blue light is formed on the first electrode 19 in each pixel region P surrounded by the bank film 21 .

그리고, 상기 유기 발광층(23)과 상기 뱅크막(21)의 상부에는 상기 표시부 (AA) 및 베젤부(BA) 전면에 캐소드(cathode)인 제2 전극(25)이 형성되어 있다. 이때, 상기 제1 전극(19)과 제2 전극(25) 및 이들 두 전극(19, 25) 사이에 개재된 유기 발광층(23)은 유기전계 발광 다이오드(E)를 이룬다.A second electrode 25 serving as a cathode is formed on the organic light emitting layer 23 and the bank film 21 on the entire surface of the display area AA and the bezel area BA. At this time, the first electrode 19 and the second electrode 25 and the organic light emitting layer 23 interposed between the two electrodes 19 and 25 form an organic light emitting diode (E).

상기 제2 전극(25)을 포함한 기판 전면에는 투습을 방지하기 위한 절연막으로 제1 패시베이션막(27)이 형성되어 있다. A first passivation film 27 is formed on the entire surface of the substrate including the second electrode 25 as an insulating film to prevent moisture permeation.

그리고, 상기 제1 패시베이션막(27) 상의 표시부(AA)에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(29)이 형성되어 있다. An organic layer 29 made of a polymer organic material such as a polymer is formed in the display area AA on the first passivation layer 27 .

상기 유기막(29)을 포함한 상기 제1 패시베이션막(27) 상에는 상기 유기막 (29)을 통해 수분이 침투되는 것을 차단하기 위해 제2 패시베이션막(31)이 추가로 형성되어 있다.A second passivation layer 31 is additionally formed on the first passivation layer 27 including the organic layer 29 to block penetration of moisture through the organic layer 29 .

도면에는 도시하지 않았지만, 상기 제2 패시베이션막(31)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션 및 상부 투습을 방지하기 위한 보호 필름(barrier film)(미도시)이 대향하여 위치하게 되는데, 상기 기판(11)과 보호 필름(미도시) 사이에는 점착제(Press Senstive Adhesive; 이하 PSA라 침함) (미도시)가 공기층 없이 상기 기판(11) 및 보호필름(미도시)과 완전 밀착되어 개재되어 있다. 이때, 상기 제2 패시베이션막(31), 점착제(미도시) 및 보호필름(미도시)은 페이스 씰(face seal) 구조를 이룬다. Although not shown in the drawing, a barrier film (not shown) for preventing encapsulation of the organic light emitting diode E and upper moisture permeation is opposed to the entire surface of the substrate including the second passivation film 31, Between the substrate 11 and the protective film (not shown), an adhesive (Press Sensitive Adhesive; hereinafter referred to as PSA) (not shown) completely adheres to the substrate 11 and the protective film (not shown) without an air layer. It is tightly interposed. At this time, the second passivation film 31, an adhesive (not shown) and a protective film (not shown) form a face seal structure.

이렇게 점착제(미도시)에 의해 상기 기판(11)과 보호필름(barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 종래기술에 따른 유기전계 발광소자(10)가 구성된다. In this way, the substrate 11 and a barrier film (not shown) are fixed by an adhesive (not shown) to form a panel state, thereby configuring the organic electroluminescent device 10 according to the prior art.

이와 같이, 종래기술에 따른 유기전계 발광소자는 기존의 디스플레이장치와는 달리 기판 역할을 하였던 글라스(glass)가 제거되기 때문에 유기막(PI: polyimide)이 기판으로 사용되며, 이 기판 위에 무기 절연물질로 구성된 버퍼층과 그 위에 박막 트랜지스터이 적층되고, 박막 트랜지스터 위에는 유기전계 발광다이오드를 보호하기 위한 무기 절연물질로 구성된 패시베이션막 등이 형성된다. In this way, unlike conventional display devices, the organic electroluminescent device according to the prior art uses an organic film (PI: polyimide) as a substrate because glass, which served as a substrate, is removed, and an inorganic insulating material is applied on the substrate. A buffer layer composed of and a thin film transistor are stacked thereon, and a passivation film or the like made of an inorganic insulating material for protecting the organic light emitting diode is formed on the thin film transistor.

도 3은 종래기술에 따른 유기전계 발광소자의 베젤부에서의 크랙 발생에 대해 개략적으로 나타낸 도면이다.3 is a diagram schematically illustrating crack generation in a bezel part of an organic light emitting device according to the prior art.

그러나, 이와 같은 구성으로 된 유기전계 발광소자인 경우, 도 3에서와 같이, 유기전계 발광소자의 패널 가장자리부(PE)가 외부 충격을 받게 되면 무기막에 크랙(crack)이 발생하여 박막 트랜지스터 부분까지 전파되게 된다. 특히, 유기전계 발광소자의 패널 가장자리부(PE)가 외부 충격을 받게 되면 무기막을 통해 플렉서블 디스플레이(Flexible Display)의 배선 및 평탄화막 등에 크랙(crack)이 전파되게 된다.However, in the case of an organic light emitting device having such a configuration, as shown in FIG. 3, when the panel edge portion (PE) of the organic light emitting device is subjected to an external impact, cracks occur in the inorganic film, resulting in a portion of the thin film transistor. will spread to In particular, when the edge portion PE of the panel of the organic light emitting device receives an external impact, cracks are propagated to the wiring and planarization film of the flexible display through the inorganic film.

따라서, 외부 충격에 의한 크랙 발생으로 인해 화면 이상 등의 불량을 초래하여 수율 저하 및 비용 증가의 원인이 된다. Therefore, cracks caused by external shocks cause defects such as screen abnormalities, thereby reducing yield and increasing costs.

본 발명의 목적은 유기전계 발광소자의 베젤부에 있는 무기막을 분리시켜 외부 충격에 의해 크랙이 무기막을 통해 유기전계 발광소자의 배선 및 평탄화막 등에 전파되는 것을 방지할 수 있는 유기전계 발광소자 및 그 제조방법을 제공하는 것이다.An object of the present invention is an organic light emitting device capable of preventing cracks from being propagated through an inorganic film due to an external impact by separating an inorganic film in a bezel part of the organic light emitting device, and an organic light emitting device and the same It is to provide a manufacturing method.

전술한 과제를 해결하기 위하여, 일 측면에서, 본 발명은 다수의 화소영역을 포함하는 표시부와 이 표시부 외측으로 베젤부가 정의된 기판과, 상기 기판의 표시부에 구비된 다수의 박막 트랜지스터와, 상기 기판의 베젤부에 구비된 크랙 방지댐과, 상기 다수의 박막 트랜지스터와 크랙 방지댐을 포함한 기판 전면에 구비된 패시베이션막과, 상기 패시베이션막 상에 구비되고 상기 박막 트랜지스터들의 드레인 전극을 노출시키는 평탄화막과, 상기 드레인 전극과 접속되는 유기발광 다이오드를 포함하는 유기전계 발광소자를 제공할 수 있다.In order to solve the above problems, in one aspect, the present invention provides a display unit including a plurality of pixel areas, a substrate in which a bezel is defined outside the display unit, a plurality of thin film transistors provided in the display unit of the substrate, and the substrate A crack prevention dam provided in the bezel part, a passivation film provided on the entire surface of the substrate including the plurality of thin film transistors and the crack prevention dam, a planarization film provided on the passivation film and exposing drain electrodes of the thin film transistors, , It is possible to provide an organic light emitting device including an organic light emitting diode connected to the drain electrode.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 일체로 구비될 수 있다.In the organic light emitting device according to the present invention, the anti-crack dam may be integrally provided to surround the display unit in the bezel part of the substrate.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐은 적어도 하나 이상일 수 있다.In the organic light emitting device according to the present invention, at least one anti-crack dam may be present.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수 있다. In the organic light emitting device according to the present invention, a plurality of anti-crack dams may be provided in a bar shape at regular intervals so as to surround the display unit in the bezel part of the substrate.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 적어도 1열 이상으로 배열될 수 있다.In the organic light emitting device according to the present invention, the plurality of bar-shaped crack prevention dams may be arranged in at least one row.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.In the organic light emitting device according to the present invention, when the plurality of bar-shaped crack prevention dams are arranged in two or more rows, they may be arranged alternately in a zigzag form.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐은 무기 절연물질로 이루어진 버퍼층과 게이트 절연막 및 층간 절연막의 적층 구조일 수 있다.In the organic light emitting device according to the present invention, the crack prevention dam may have a laminated structure of a buffer layer made of an inorganic insulating material, a gate insulating film, and an interlayer insulating film.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐 상부에는 더미 뱅크막이 구비되거나, 또는 더미 평탄화막과 더미 뱅크막의 적층 구조가 구비될 수 있다.In the organic light emitting device according to the present invention, a dummy bank layer may be provided above the crack prevention dam, or a stacked structure of a dummy planarization layer and a dummy bank layer may be provided.

이러한 본 발명에 따른 유기전계 발광소자에 있어서, 상기 크랙 방지댐 사이의 영역에는 더미 뱅크막이 구비되거나 또는, 더미 평탄화막 및 더미 뱅크막의 적층 구조가 구비될 수 있다.In the organic light emitting device according to the present invention, a dummy bank layer or a stacked structure of a dummy planarization layer and a dummy bank layer may be provided in a region between the crack prevention dams.

전술한 과제를 해결하기 위하여, 다른 측면에서, 본 발명은 다수의 화소영역을 포함하는 표시부와 이 표시부 외측으로 베젤부가 정의된 기판을 제공하는 단계와, 상기 기판의 표시부에 다수의 박막 트랜지스터를 형성하는 단계와, 상기 기판의 베젤부에 크랙 방지댐을 형성하는 단계와 상기 다수의 박막 트랜지스터와 크랙 방지댐을 포함한 기판 전면에 패시베이션막을 형성하는 단계와, 상기 패시베이션막 상에 평탄화막을 형성하는 단계와, 상기 평탄화막 및 그 하부의 패시베이션막에 상기 박막 트랜지스터들의 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와, 상기 드레인 전극을 통해 상기 드레인 전극과 접속되는 유기발광 다이오드를 형성하는 단계를 포함하는 유기전계 발광소자 제조방법을 제공할 수 있다.In order to solve the above problems, in another aspect, the present invention provides a display unit including a plurality of pixel areas and a substrate in which a bezel portion is defined outside the display unit, and forming a plurality of thin film transistors on the display unit of the substrate. forming a crack prevention dam on the bezel portion of the substrate, forming a passivation film on the entire surface of the substrate including the plurality of thin film transistors and the crack prevention dam, and forming a planarization film on the passivation film; forming a drain contact hole exposing the drain electrodes of the thin film transistors in the planarization layer and the passivation layer therebelow, and forming an organic light emitting diode connected to the drain electrode through the drain electrode. A method for manufacturing an organic light emitting device may be provided.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 일체로 구비될 수 있다.In the organic light emitting device manufacturing method according to the present invention, the anti-crack dam may be integrally provided to surround the display unit in the bezel part of the substrate.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐은 적어도 하나 이상일 수 있다.In the organic light emitting device manufacturing method according to the present invention, the crack prevention dam may be at least one or more.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수 있다. In the organic light emitting device manufacturing method according to the present invention, a plurality of the crack prevention dams may be provided in a bar shape at regular intervals so as to surround the display unit in the bezel part of the substrate.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 적어도 1열 이상으로 배열될 수 있다.In the organic electroluminescent device manufacturing method according to the present invention, the plurality of bar-shaped crack prevention dams may be arranged in at least one row.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.In the organic electroluminescent device manufacturing method according to the present invention, when the plurality of bar-shaped crack prevention dams are arranged in two or more rows, they may be arranged alternately in a zigzag form.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐은 무기 절연물질로 이루어진 버퍼층과 게이트 절연막 및 층간 절연막의 적층 구조일 수 있다.In the organic light emitting device manufacturing method according to the present invention, the crack prevention dam may have a laminated structure of a buffer layer made of an inorganic insulating material, a gate insulating film, and an interlayer insulating film.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐 상부에는 더미 뱅크막이 구비되거나, 또는 더미 평탄화막과 더미 뱅크막의 적층 구조가 구비될 수 있다.In the organic light emitting device manufacturing method according to the present invention, a dummy bank layer may be provided above the crack prevention dam, or a stacked structure of a dummy planarization layer and a dummy bank layer may be provided.

이러한 본 발명에 따른 유기전계 발광소자 제조방법에 있어서, 상기 크랙 방지댐 사이의 영역에는 더미 뱅크막이 구비되거나 또는, 더미 평탄화막 및 더미 뱅크막의 적층 구조가 구비될 수 있다.In the organic light emitting device manufacturing method according to the present invention, a dummy bank layer may be provided in a region between the crack prevention dams, or a stacked structure of a dummy planarization layer and a dummy bank layer may be provided.

본 발명에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.In the organic electroluminescent device according to the present invention, crack prevention is prevented by removing the inorganic film on the edge of the bezel part of a panel that may crack due to external impact, etc., as well as separating a part of the inorganic film on the bezel part to form a crack prevention dam. It is possible to prevent cracks from occurring due to external impact through the dam, or even if a crack occurs, propagation of cracks toward the display part can be prevented in advance by separating a plurality of crack prevention dams in the bezel part.

그리고, 본 발명은 기판의 베젤부에 무기질로 구성된 크랙 방지댐을 형성하여 외부 충격에 의한 크랙 발생을 미연에 방지하고 차단함으로써 크랙 발생으로 인한 불량을 저감시킬 수 있다. In addition, the present invention can reduce defects due to crack generation by forming a crack prevention dam made of inorganic material in the bezel part of the substrate to prevent and block crack generation due to external impact in advance.

도 1은 종래기술에 따른 유기전계 발광소자의 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 유기전계 발광소자의 단면도이다.
도 3은 종래기술에 따른 유기전계 발광소자의 베젤부에서의 크랙 발생에 대해 개략적으로 나타낸 도면이다.
도 4a는 본 발명에 따른 유기전계 발광소자의 크랙 방지댐의 일 실시 예를 개략적으로 나타낸 평면도이다.
도 4b는 본 발명에 따른 유기전계 발광소자의 크랙 방지댐의 다른 실시 예를 개략적으로 나타낸 평면도이다.
도 5는 도 4a의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 유기전계 발광소자의 단면도이다.
도 6은 도 6의 A부의 확대 단면도로서, 본 발명의 일 실시 예에 따른 유기전계 발광소자의 베젤부의 단면을 개략적으로 나타낸 도면이다.
도 7a 내지 7h는 본 발명의 일 실시 예에 따른 유기전계 발광소자의 제조 공정 단면도들이다.
도 8은 본 발명의 다른 실시 예에 따른 유기전계 발광소자의 단면도로서, 크랙 방지댐 상부에 더미 뱅크막이 구비된 구조를 나타낸 도면이다.
도 9는 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도로서, 크랙 방지댐 상부에 더미 평탄화막 및 더미 뱅크막이 적층된 구조를 나타낸 도면이다.
도 10은 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도로 서, 크랙 방지막 사이에 더미 뱅크막이 구비된 구조를 나타낸 도면이다.
도 11은 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도로 서, 크랙 방지막 사이에 더미 평탄화막 및 더미 뱅크막이 적층된 구조를 나타낸 도면이다.1 is a schematic plan view of an organic electroluminescent device according to the prior art.
FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1, and is a cross-sectional view of an organic light emitting device according to the prior art.
3 is a diagram schematically illustrating crack generation in a bezel part of an organic light emitting device according to the prior art.
Figure 4a is a plan view schematically showing an embodiment of the crack prevention dam of the organic light emitting device according to the present invention.
Figure 4b is a plan view schematically showing another embodiment of the crack prevention dam of the organic light emitting device according to the present invention.
5 is a cross-sectional view taken along line V-V of FIG. 4A, and is a cross-sectional view of an organic light emitting device according to an embodiment of the present invention.
FIG. 6 is an enlarged cross-sectional view of portion A of FIG. 6 , schematically showing a cross-section of a bezel part of an organic light emitting device according to an embodiment of the present invention.
7a to 7h are cross-sectional views of a manufacturing process of an organic light emitting device according to an embodiment of the present invention.
8 is a cross-sectional view of an organic light emitting device according to another embodiment of the present invention, showing a structure in which a dummy bank film is provided above a crack prevention dam.
9 is a cross-sectional view of an organic light emitting device according to another embodiment of the present invention, showing a structure in which a dummy planarization layer and a dummy bank layer are stacked on top of a crack prevention dam.
10 is a cross-sectional view of an organic light emitting device according to another embodiment of the present invention, showing a structure in which a dummy bank film is provided between crack prevention films.
11 is a cross-sectional view of an organic light emitting device according to another embodiment of the present invention, showing a structure in which a dummy planarization layer and a dummy bank layer are stacked between crack prevention layers.

이하, 본 발명의 바람직한 실시 예에 따른 유기전계 발광소자에 대해 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an organic light emitting device according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 유기전계 발광소자는 발광된 빛의 투과 방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 상부 발광방식을 일례로 설명하도록 한다.The organic electroluminescent device according to the present invention is divided into a top emission type and a bottom emission type according to the transmission direction of the emitted light. Hereinafter, the top emission type will be described as an example in the present invention. do.

도 4a는 본 발명에 따른 유기전계 발광소자의 크랙 방지댐의 일 실시 예를 개략적으로 나타낸 평면도이다.Figure 4a is a plan view schematically showing an embodiment of the crack prevention dam of the organic light emitting device according to the present invention.

도 4b는 본 발명에 따른 유기전계 발광소자의 크랙 방지댐의 다른 실시 예를 개략적으로 나타낸 평면도이다.Figure 4b is a plan view schematically showing another embodiment of the crack prevention dam of the organic light emitting device according to the present invention.

도 4a 및 4b에 도시된 바와 같이, 본 발명에 따른 유기전계 발광소자(100)는 기판(미도시, 도 5의 101 참조)에 정의되어 있는 표시부(AA: Active Area)과, 이 표시부(AA) 외곽에 정의되어 있는 베젤부(BA: Bezel Area)로 구성된다. As shown in FIGS. 4A and 4B, the organic light emitting device 100 according to the present invention includes a display area (AA: Active Area) defined on a substrate (not shown, see 101 in FIG. 5), and the display area (AA ) is composed of a bezel area (BA) defined on the outside.

도 4a에 도시된 바와 같이, 상기 베젤부(BA)에는 다수의 크랙 방지댐(120)이 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있다. 이때, 상기 크랙 방지댐(120)은 적어도 하나 이상일 수 있다.As shown in FIG. 4A , a plurality of anti-crack dams 120 are integrally arranged in the bezel part BA to surround the display part AA around the display part AA. At this time, the crack prevention dam 120 may be at least one or more.

그리고, 도 4b에 도시된 바와 같이, 크랙 방지댐(120a)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수 있다. Also, as shown in FIG. 4B , a plurality of anti-crack dams 120a may be provided in a bar shape at regular intervals so as to surround the display portion AA in the bezel portion BA of the substrate.

상기 바 형태의 다수의 크랙 방지댐(120a)은 적어도 1열 이상으로 배열될 수 있다.The bar-shaped plurality of crack prevention dams 120a may be arranged in at least one row.

그리고, 상기 바 형태의 다수의 크랙 방지댐(120a)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.In addition, when the plurality of bar-shaped crack prevention dams 120a are arranged in two or more rows, they may be alternately arranged in a zigzag form.

도면에는 도시하지 않았지만, 상기 크랙 방지댐(120, 120a)은 무기 절연물질로 이루어진 버퍼층과 게이트 절연막 및 층간 절연막의 적층 구조일 수 있다.Although not shown in the drawings, the crack prevention dams 120 and 120a may have a stacked structure of a buffer layer made of an inorganic insulating material, a gate insulating film, and an interlayer insulating film.

그리고, 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시, 도 5의 P 참조)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.The display area AA is provided with a plurality of pixel areas (not shown, see P in FIG. 5 ) defined as areas captured by a gate line (not shown) and a data line (not shown). Power wiring (not shown) is provided in parallel with (not shown).

상기 다수의 각 화소영역(P)에는 스위칭 박막 트랜지스터(미도시) 및 구동 박막 트랜지스터(DTr)가 형성되어 있다.A switching thin film transistor (not shown) and a driving thin film transistor DTr are formed in each of the plurality of pixel regions P.

그리고, 본 발명에 따른 유기전계 발광소자(100)는 구동 박막 트랜지스터 (DTr)와 유기전계 발광소자(미도시, 도 5의 E 참조)가 형성된 기판(101)이 보호필름(미도시)에 의해 인캡슐레이션(encapsulation)되어 있다.In addition, in the organic light emitting device 100 according to the present invention, the substrate 101 on which the driving thin film transistor (DTr) and the organic light emitting device (not shown, see FIG. 5E) are formed are formed by a protective film (not shown). It is encapsulated.

도 5 및 6을 참조하여 본 발명의 일 실시 예에 따른 유기전계 발광소자에 대해 구체적으로 설명하면 다음과 같다.Referring to FIGS. 5 and 6, an organic light emitting device according to an embodiment of the present invention will be described in detail.

도 5는 도 4a의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명의 일 실시 예에 따른 유기전계 발광소자의 단면도이다.5 is a cross-sectional view taken along line V-V of FIG. 4A, and is a cross-sectional view of an organic light emitting device according to an embodiment of the present invention.

도 6은 도 6의 A부의 확대 단면도로서, 본 발명의 일 실시 예에 따른 유기전계 발광소자의 베젤부의 단면을 개략적으로 나타낸 도면이다.FIG. 6 is an enlarged cross-sectional view of portion A of FIG. 6 , schematically showing a cross-section of a bezel part of an organic light emitting device according to an embodiment of the present invention.

도 5 및 6을 참조하면, 본 발명에 따른 유기전계 발광소자(100)는 기판(101)에는 표시부(AA)가 정의되어 있으며, 상기 표시부(AA) 외측으로 베젤부(BA)이 정의되어 있으며, 상기 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.5 and 6, in the organic light emitting device 100 according to the present invention, a display portion AA is defined on a substrate 101, and a bezel portion BA is defined outside the display portion AA. , The display portion AA is provided with a plurality of pixel areas P defined as areas captured by a gate line (not shown) and a data line (not shown), parallel to the data line (not shown). Power wiring (not shown) is provided.

상기 기판(101)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판과 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.The substrate 101, although not shown in the drawing, is composed of a glass substrate, a sacrificial layer formed on the glass substrate, and an organic film composed of an organic insulating material such as polyimide (PI). The substrate and the sacrificial layer are separated by laser irradiation after manufacturing the organic light emitting device.

그리고, 본 발명에서의 기판(101)은 유기 절연물질인 폴리이미드로 구성된 유기막을 의미한다. In the present invention, the substrate 101 means an organic film made of polyimide, which is an organic insulating material.

상기 기판(101) 전면에는 절연물질 예를 들면 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(102)이 형성되어 있다. 이때, 상기 버퍼층(102)을 후속 공정에서 형성되는 반도체층(103) 하부에 형성하는 이유는 상기 반도체층(103)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다. A buffer layer 102 made of an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx), is formed on the entire surface of the substrate 101 . At this time, the reason why the buffer layer 102 is formed under the semiconductor layer 103 formed in the subsequent process is that the semiconductor layer 103 is crystallized by the release of alkali ions from the inside of the substrate 101. This is to prevent deterioration of the characteristics of the semiconductor layer 103 .

그리고, 상기 버퍼층(102) 상부의 표시부(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(103a) 그리고 상기 제1 영역 (103a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(103b, 103c)으로 구성된 반도체층(103)이 형성되어 있다.In addition, each pixel region P in the display portion AA above the buffer layer 102 is made of pure polysilicon to correspond to the driving region (not shown) and the switching region (not shown), and the center thereof is formed with a channel. A semiconductor layer 103 composed of a first region 103a constituting , and second regions 103b and 103c doped with high-concentration impurities on both sides of the first region 103a is formed.

상기 반도체층(103)을 포함한 버퍼층 상에는 무기 절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(105)이 형성되어 있으며, 상기 게이트 절연막(105) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(103)의 제1 영역(103a)에 대응하여 게이트 전극 (107)이 형성되어 있다.A gate insulating film 105 made of silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the buffer layer including the semiconductor layer 103, and the driving region ( Gate electrodes 107 are formed to correspond to the first regions 103a of the respective semiconductor layers 103 in the (not shown) and switching regions (not shown).

그리고, 상기 게이트 절연막(105) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(107)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. A gate wiring (not shown) is formed above the gate insulating film 105 and is connected to the gate electrode 107 formed in the switching region (not shown) and extends in one direction.

이때, 상기 게이트 전극(107)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일 층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. At this time, the gate electrode 107 and the gate wiring (not shown) are a first metal material having a low resistance characteristic, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( It may have a single-layer structure made of any one of Mo) and mo-titanium (MoTi), or may have a double-layer or triple-layer structure made of two or more of the first metal materials.

도면에 있어서는 상기 게이트 전극(107)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. 그리고, 상기 기판(101)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(107a) 및 접지배선(GND; 107b)이 형성된다.In the drawings, it is shown as an example that the gate electrode 107 and the gate wiring (not shown) have a single layer structure. In addition, a gate driving circuit wiring (GIP) 107a and a ground wiring (GND) 107b are formed in the bezel part BA of the substrate 101 .

한편, 상기 게이트 전극(107)과 게이트 배선(미도시)을 포함한 기판(101)의 표시부(AA) 전면에는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(109)이 형성되어 있다. 이때, 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105)에는 상기 각 반도체층(103)의 제1 영역(103a) 양 측면에 위치한 상기 제2 영역(103b, 103c) 각각을 노출시키는 소스영역 콘택홀(미도시, 도 7b의 110a 참조) 및 드레인영역 콘택홀(미도시, 도 7b의 110b 참조)이 형성되어 있다. Meanwhile, an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the display portion AA of the substrate 101 including the gate electrode 107 and the gate wiring (not shown). An interlayer insulating film 109 made of is formed. At this time, a source exposing each of the second regions 103b and 103c located on both sides of the first region 103a of each semiconductor layer 103 is provided in the interlayer insulating film 109 and the gate insulating film 105 therebelow. A region contact hole (not shown, see 110a in FIG. 7B) and a drain region contact hole (not shown, see 110b in FIG. 7B) are formed.

그리고, 상기 기판(101)의 베젤부(BA)에는 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층(102)으로 구성된 다수의 크랙 방지댐(120)이 일정 간격만큼 이격되어 형성되어 있다. 특히, 상기 크랙 방지댐(120)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층(102)으로 구성된 적층 구조가 제거된 지역이 존재한다. Further, in the bezel part BA of the substrate 101, a plurality of crack prevention dams 120 composed of the interlayer insulating film 109, the gate insulating film 105 thereunder, and the buffer layer 102 are spaced apart at regular intervals. is formed In particular, between the crack prevention dams 120, there is a certain space, that is, a region where the stacked structure composed of the interlayer insulating film 109 and the gate insulating film 105 and the buffer layer 102 thereunder is removed.

그리고, 상기 베젤부(BA)의 최외곽에 위치하는 패널 가장자리부(PE: panel edge)에는 이들 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층 (102)으로 구성된 적층 구조가 제거된 상태의 기판(101) 만이 존재할 수 있다.In addition, the laminated structure composed of the interlayer insulating film 109, the gate insulating film 105 and the buffer layer 102 thereunder is removed from the panel edge (PE) located at the outermost part of the bezel part BA. Only the substrate 101 in a state of being may exist.

상기 베젤부(BA)에 있는 다수의 크랙 방지댐(120)은 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있으며, 적어도 하나 이상 형성될 수 있다. The plurality of anti-crack dams 120 in the bezel part BA are integrally arranged around the display part AA to surround the display part AA, and at least one of them may be formed.

그리고, 다른 실시 예로서, 상기 크랙 방지댐(120)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(120)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(120)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.In another embodiment, the anti-crack dam 120 may be provided in a bar shape at regular intervals so as to surround the display portion AA in the bezel portion BA of the substrate. At this time, the bar-shaped plurality of crack prevention dams 120 may be arranged in at least one row. In addition, when the plurality of bar-shaped crack prevention dams 120 are arranged in two or more rows, they may be arranged in a zigzag pattern.

한편, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(109) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 제2 금속 물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(105) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.Meanwhile, an upper part of the interlayer insulating film 109 including the semiconductor layer contact hole (not shown) intersects the gate wiring (not shown), defines the pixel region P, and uses a second metal material, for example, Data wiring made of any one or two or more materials among aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molytitanium (MoTi), chromium (Cr), and titanium (Ti) (not shown) and a power supply wiring (not shown) spaced apart therefrom. In this case, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on a layer on which the gate wiring (not shown) is formed, that is, the gate insulating film 105 .

그리고, 상기 층간 절연막(109) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(103b, 103c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(111a) 및 드레인 전극(111b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(103)과 게이트 절연막(105) 및 게이트 전극(107)과 층간 절연막(109)과 서로 이격하며 형성된 상기 소스전극 (111a) 및 드레인 전극(111b)은 구동 박막 트랜지스터(미도시)를 이룬다.Further, in each driving region (not shown) and switching region (not shown) on the interlayer insulating film 109, the second regions 103b and 103c spaced apart from each other and exposed through the semiconductor layer contact hole (not shown) and A source electrode 111a and a drain electrode 111b are formed in contact with each other and made of the same second metal material as the data wire (not shown). At this time, the semiconductor layer 103, the gate insulating film 105, the gate electrode 107, and the interlayer insulating film 109 sequentially stacked in the driving region (not shown) and the source electrode 111a formed spaced apart from each other, and The drain electrode 111b forms a driving thin film transistor (not shown).

도면에 있어서는 상기 데이터배선(미도시)과 소스전극(111a) 및 드레인전극 (111b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.In the drawing, the data line (not shown), the source electrode 111a, and the drain electrode 111b all have a single-layer structure as an example, but these components may form a double-layer or triple-layer structure.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막트랜지스터(DTr)와 상기 게이트 배선(미도시) 및 데이터 배선(113)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막 트랜지스터의 게이트 전극(107)과 전기적으로 연결되어 있다.At this time, although not shown in the drawing, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor is also formed in the switching region (not shown). At this time, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor DTr, the gate line (not shown) and the data line 113 . That is, the gate wiring (not shown) and the data wiring (not shown) are connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), respectively, and the switching thin film transistor ( A drain electrode (not shown) of the driving thin film transistor is electrically connected to the gate electrode 107 of the driving thin film transistor.

한편, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터는 폴리실리콘의 반도체층(103)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막트랜지스터 및 스위칭 박막트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입 (Bottom gate type)으로 구성될 수 있음은 자명하다.Meanwhile, the driving thin film transistor and the switching thin film transistor have a semiconductor layer 103 of polysilicon and are configured in a top gate type as an example, but the driving switching thin film transistor and the switching thin film transistor (not shown) It is obvious that ) may be composed of a bottom gate type having a semiconductor layer of amorphous silicon.

상기 구동 박막 트랜지스터 및 스위칭 박막트랜지스터가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과, 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the driving thin film transistor and the switching thin film transistor are configured in a bottom gate type, the stack structure includes a semiconductor layer formed of a gate electrode/gate insulating film/active layer of pure amorphous silicon and an ohmic contact layer of impurity amorphous silicon spaced apart from each other; It is composed of a source electrode and a drain electrode spaced apart from each other. At this time, the gate wire is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data wire is formed to be connected to the source electrode on the layer where the source electrode of the switching thin film transistor is formed.

이와 같이, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터는 동일한 구조로 이루어진 박막 트랜지스터를 의미하므로, 박막 트랜지스터로 통칭하여 기재하기로 한다.As described above, since the driving thin film transistor and the switching thin film transistor refer to thin film transistors having the same structure, they will be collectively referred to as thin film transistors.

한편, 상기 박막 트랜지스터(T)을 포함한 기판(101) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (112)이 형성되어 있다. 이때, 상기 패시베이션막(112)은 기판(101)의 표시부(AA)는 물론 베젤부(BA)에도 형성되어 있다. 특히, 상기 패시베이션막(112)는 상기 베젤부(BA)에 있는 크랙 방지댐(120)은 물론 이들 사이의 공간부에도 형성되어 있다. Meanwhile, a passivation film 112 made of, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the entire surface of the substrate 101 including the thin film transistor T. At this time, the passivation film 112 is formed on the bezel part BA as well as the display area AA of the substrate 101 . In particular, the passivation film 112 is formed not only in the crack prevention dam 120 in the bezel part BA, but also in the space between them.

그리고, 상기 패시베이션막(112) 상부에는 평탄화 막(113)이 형성되어 있다. 이때, 상기 평탄화 막(113)으로는 절연물질, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다. A planarization layer 113 is formed on the passivation layer 112 . At this time, as the planarization layer 113, an insulating material, for example, an organic insulating material including photo-acyl is selected and used.

상기 기판(101)의 표시부에 대응하는 평탄화 막(113) 및 그 아래의 패시베이션막(112)에는 후속 공정에서 형성되는 애노드 전극인 제1 전극(117)이 상기 드레인 전극(111b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(115a)과 상기 접지배선(107b)을 노출시키는 접지배선 콘택홀(115b)이 형성되어 있다. A first electrode 117, which is an anode electrode formed in a subsequent process, electrically contacts the drain electrode 111b on the planarization film 113 corresponding to the display portion of the substrate 101 and the passivation film 112 thereunder. A drain contact hole 115a for exposing the ground wire 107b and a ground wire contact hole 115b for exposing the ground wire 107b are formed.

그리고, 상기 평탄화 막(113) 위로는 상기 드레인 콘택홀(115a)을 통해 상기 박막트랜지스터(T)의 드레인 전극(111b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(117)이 형성되어 있다. 이때, 상기 베젤부(BA)의 평탄화 막(113) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(127)의 저항값을 낮추기 위해 보조 전극패턴(119)이 형성되어 있다. Further, the first electrode is in contact with the drain electrode 111b of the thin film transistor T through the drain contact hole 115a on the planarization layer 113, and has a form separated for each pixel region P. (117) is formed. At this time, an auxiliary electrode pattern 119 is formed on the flattening layer 113 of the bezel part BA to lower the resistance value of the second electrode 127, which is a cathode electrode formed in a subsequent process.

이는 상기 제2 전극(127)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(127)의 저항값을 낮추기 위해 보조 전극패턴(119)을 형성하여 상기 제2 전극(127)과 전기적으로 연결시켜 줌으로써 제2 전극(127)의 저항값을 낮출 수 있게 된다. This may be a problem in uniformly applying a constant current because the second electrode 127 is formed of a transparent conductive material and has a large resistance value. By forming the electrode pattern 119 and electrically connecting it to the second electrode 127, the resistance value of the second electrode 127 can be lowered.

이때, 상기 보조 전극패턴(119)은 상기 제2 전극(127) 및 상기 접지배선 (107b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(119)은 접지배선 콘택홀(미도시, 도 7d의 115b 참조)을 통해 상기 접지배선(107b)과 전기적으로 연결된다. At this time, the auxiliary electrode pattern 119 is electrically connected to the second electrode 127 and the ground wire 107b. At this time, the auxiliary electrode pattern 119 is electrically connected to the ground wire 107b through a ground wire contact hole (not shown, see 115b in FIG. 7D).

그리고, 상기 제1 전극(117) 위로는 표시부(AA)의 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐(BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴(photo acryl)로 이루어진 뱅크 막(123)이 형성되어 있다. 이때, 상기 뱅크 막(123)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(117)의 테두리와 중첩되도록 형성되어 있으며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 또한, 상기 뱅크 막(123)은 패널 외곽부인 베젤부(BA)에도 형성되어 있다. In addition, an insulating material, for example, benzocyclobutene (BCB) or poly-imide (Poly- A bank film 123 made of imide or photo acryl is formed. At this time, the bank layer 123 is formed to overlap the edge of the first electrode 117 in a form surrounding each pixel area P, and the display area AA as a whole has a lattice shape having a plurality of openings. is fulfilling In addition, the bank layer 123 is also formed on the bezel part BA, which is an outer portion of the panel.

상기 뱅크 막(123)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(117) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(125)이 형성되어 있다. An organic light emitting layer 125 composed of an organic light emitting pattern (not shown) emitting red, green, and blue light is formed on the first electrode 117 in each pixel region P surrounded by the bank film 123. there is.

이때, 상기 유기 발광층(125)은 유기 발광물질로 이루어진 단일 층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.At this time, the organic light emitting layer 125 may be composed of a single layer made of an organic light emitting material, or although not shown in the drawing, a hole injection layer, a hole transporting layer, and a light emitting layer are used to increase light emitting efficiency. It may be composed of multiple layers of an emitting material layer, an electron transporting layer, and an electron injection layer.

그리고, 상기 유기 발광층(125)과 상기 뱅크(123)를 포함한 기판 전면에는 제2 전극(127)이 형성되어 있다. 이때, 상기 제1 전극(117)과 제2 전극(127) 및 이들 두 전극(117, 127) 사이에 개재된 유기 발광층(125)은 유기전계 발광 다이오드 (E)를 이룬다. 이때, 상기 제2 전극(127)은 상기 보조 전극패턴(119)과 전기적으로 연결된다.A second electrode 127 is formed on the entire surface of the substrate including the organic emission layer 125 and the bank 123 . At this time, the first electrode 117, the second electrode 127, and the organic light emitting layer 125 interposed between these two electrodes 117 and 127 form an organic light emitting diode (E). At this time, the second electrode 127 is electrically connected to the auxiliary electrode pattern 119 .

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (117)과 제2 전극(127)으로 소정의 전압이 인가되면, 제1 전극(117)으로부터 주입된 정공과 제2 전극(127)으로부터 제공된 전자가 유기발광층(125)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. Therefore, when a predetermined voltage is applied to the first electrode 117 and the second electrode 127 according to the selected color signal, the organic light emitting diode (E) receives holes injected from the first electrode 117 and second electrodes 117 and the second electrode 117. Electrons provided from the electrode 127 are transported to the organic light emitting layer 125 to form excitons, and when these excitons transition from an excited state to a ground state, light is generated and emitted in the form of visible light.

이때, 발광된 빛은 투명한 제2 전극 (127)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(100)는 임의의 화상을 구현하게 된다.At this time, since the emitted light passes through the transparent second electrode 127 and goes out, the organic light emitting device 100 implements an arbitrary image.

한편, 상기 제2 전극(127)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(129)이 형성되어 있다. 이때, 상기 제2 전극(127) 만으로는 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(127) 위로 상기 제1 보호층(129)이 형성됨으로서 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 있게 된다. Meanwhile, a first protective layer 129 made of an insulating material, particularly an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate including the second electrode 127 . At this time, since moisture permeation into the organic light emitting layer 125 cannot be completely suppressed with only the second electrode 127, the first protective layer 129 is formed on the second electrode 127, thereby forming the organic light emitting layer. It becomes possible to completely suppress the penetration of moisture into (125).

그리고, 상기 제1 보호층(129) 상에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(131)이 형성되어 있다. 이때, 상기 유기막(131)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. An organic layer 131 made of a polymer organic material such as a polymer is formed on the first passivation layer 129 . At this time, as the polymer thin film constituting the organic layer 131, olefin-based polymers (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, etc. this can be used

상기 유기막(131) 및 제1 패시베이션막(129)을 포함한 기판 전면에는 상기 유기막(131)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층 (133)이 추가로 형성되어 있다. On the entire surface of the substrate including the organic film 131 and the first passivation film 129, an insulating material, for example, an inorganic insulating material, silicon oxide (SiO 2 ) or a second protective layer 133 made of silicon nitride (SiNx) is additionally formed.

도면에는 도시하지 않았지만, 상기 제2 보호층(133)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)이 대향하여 위치하게 되는데, 상기 기판(101)과 보호 필름(미도시) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(101) 및 보호 필름(Barrier film)과 완전 밀착되어 개재되어 있다. Although not shown in the drawing, a protective film (not shown) is positioned opposite to the front surface of the substrate including the second protective layer 133 for encapsulation of the organic light emitting diode E, and the substrate 101 An adhesive (not shown) made of any one of a frit, an organic insulating material, and a polymer material that is transparent and has adhesive properties between the substrate 101 and the protective film (Barrier film) without an air layer between the protective film and the protective film (not shown) It is completely interposed with the .

이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(Barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 본 발명의 일 실시 예에 따른 유기전계 발광소자(100)가 구성된다. In this way, the substrate 101 and a barrier film (not shown) are fixed by an adhesive (not shown) to form a panel state, thereby configuring the organic light emitting device 100 according to an embodiment of the present invention. .

이와 같이, 본 발명의 일 실시 예에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.As described above, the organic light emitting device according to an embodiment of the present invention prevents cracks by removing a portion of the inorganic film on the bezel part as well as removing the inorganic film on the edge of the bezel part of the panel where cracks may occur due to external impact or the like. By forming a dam, cracks caused by external impact are prevented through this crack prevention dam, or even if a crack occurs, a number of crack prevention dams are formed separately in the bezel, so that cracks do not propagate toward the display. can be blocked in

그리고, 본 발명은 기판의 베젤부에 무기질로 구성된 크랙 방지댐을 형성하여 외부 충격에 의한 크랙 발생을 미연에 방지하고 차단함으로써 크랙 발생으로 인한 불량을 저감시킬 수 있다. In addition, the present invention can reduce defects due to crack generation by forming a crack prevention dam made of inorganic material in the bezel part of the substrate to prevent and block crack generation due to external impact in advance.

한편, 본 발명의 일 실시 예에 따른 유기전계 발광소자 제조방법에 대해 도 7a 내지 7h를 참조하여 설명하면 다음과 같다.Meanwhile, a method for manufacturing an organic light emitting device according to an embodiment of the present invention will be described with reference to FIGS. 7A to 7H.

도 7a 내지 7h는 본 발명의 일 실시 예에 따른 유기전계 발광소자 제조방법을 개략적으로 도시한 공정 단면도들이다.7A to 7H are process cross-sectional views schematically illustrating a method of manufacturing an organic light emitting device according to an embodiment of the present invention.

도 7a에 도시된 바와 같이, 표시부(AA)와, 이 표시부(AA) 외측으로 베젤부 (BA)가 정의된 기판(101)을 준비한다.As shown in FIG. 7A , a substrate 101 having a display portion AA and a bezel portion BA defined outside the display portion AA is prepared.

이때, 상기 기판(101)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판 및 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.At this time, the substrate 101, although not shown in the figure, is composed of a glass substrate, a sacrificial layer formed on the glass substrate, and an organic film composed of an organic insulating material such as polyimide (PI). The glass substrate and the sacrificial layer of are separated by laser irradiation after manufacturing the organic light emitting device.

따라서, 본 발명에서의 기판(101)은 유기 절연물질인 폴리이미드로 구성된 유기막으로 통칭하여 설명하기로 한다. Therefore, the substrate 101 in the present invention will be collectively referred to as an organic film made of polyimide, which is an organic insulating material.

그런 다음, 상기 기판(101) 상에 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(102)을 형성한다. 이때, 상기 버퍼층(102)을 후속 공정에서 형성되는 반도체층(103) 하부에 형성하는 이유는 상기 반도체층(103)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(103)의 특성 저하를 방지하기 위함이다.Then, a buffer layer 102 made of an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the substrate 101 . At this time, the reason why the buffer layer 102 is formed under the semiconductor layer 103 formed in the subsequent process is that the semiconductor layer 103 is crystallized by the release of alkali ions from the inside of the substrate 101. This is to prevent deterioration of the characteristics of the semiconductor layer 103 .

이어, 상기 버퍼층(102) 상부의 표시부(AA) 내의 각 화소영역(P)에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(103a) 그리고 상기 제1 영역 (103a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(103b, 103c)으로 구성된 반도체층(103)을 형성한다.Subsequently, each pixel area P in the display area AA above the buffer layer 102 is made of pure polysilicon to correspond to the driving area (not shown) and the switching area (not shown), the center of which is channel A semiconductor layer 103 is formed including a first region 103a and second regions 103b and 103c doped with high-concentration impurities on both sides of the first region 103a.

그런 다음, 상기 반도체층(103)을 포함한 버퍼층(102) 상에 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(105)을 형성한다.Then, a gate insulating layer 105 made of silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the buffer layer 102 including the semiconductor layer 103 .

이어, 상기 반도체층(103) 위의 게이트 절연막(105) 위에 게이트 전극(107)과, 이 게이트 전극(107)과 연결되며 일 방향으로 연장된 게이트 배선(미도시)을 형성한다. Subsequently, a gate electrode 107 and a gate wire (not shown) connected to the gate electrode 107 and extending in one direction are formed on the gate insulating layer 105 on the semiconductor layer 103 .

이때, 상기 게이트 전극(107)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(107)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. At this time, the gate electrode 107 and the gate wiring (not shown) are a first metal material having a low resistance characteristic, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( It may have a single-layer structure made of any one of Mo) and mo-titanium (MoTi), or may have a double-layer or triple-layer structure made of two or more of the first metal materials. In the drawings, it is shown as an example that the gate electrode 107 and the gate wiring (not shown) have a single layer structure.

그리고, 상기 게이트 전극(107) 형성시에, 상기 기판(101)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(107a) 및 접지배선(GND; 107b)이 동시에 형성된다.Also, when the gate electrode 107 is formed, a gate driving circuit wire (GIP) 107a and a ground wire (GND) 107b are simultaneously formed in the bezel part BA of the substrate 101 .

그런 다음, 상기 게이트 전극(107)과 게이트 배선(미도시)을 포함한 기판 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘 (SiNx)으로 이루어진 층간 절연막(109)을 형성한다. Then, an interlayer insulating film 109 made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the entire surface of the substrate including the gate electrode 107 and the gate wiring (not shown). form

이어, 도 7b에 도시된 바와 같이, 기판(101)의 표시부(AA)에 있는 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105)을 선택적으로 패터닝하여, 상기 각 반도체층의 제1 영역(103a) 양 측면에 위치한 상기 제2 영역(103b, 103c) 각각을 노출시키는 소스영역 콘택홀(110a) 및 드레인영역 콘택홀(110b)을 형성한다. Next, as shown in FIG. 7B , the interlayer insulating film 109 in the display area AA of the substrate 101 and the gate insulating film 105 therebelow are selectively patterned to form a first region of each semiconductor layer. (103a) A source region contact hole 110a and a drain region contact hole 110b exposing each of the second regions 103b and 103c located on both sides are formed.

그리고, 상기 기판(101)의 표시부(AA)에 있는 층간 절연막(109)과 그 하부의 게이트 절연막(105)을 패터닝함과 동시에, 기판(101)의 베젤부(BA)에 위치하는 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층(102)을 선택적으로 식각하여, 상기 기판(101)의 베젤부(BA)에 상기 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층(102)으로 구성된 다수의 크랙 방지댐(120)을 일정 간격만큼 이격되게 형성한다. In addition, while patterning the interlayer insulating film 109 in the display area AA of the substrate 101 and the gate insulating film 105 thereunder, the interlayer insulating film located in the bezel area BA of the substrate 101 is patterned. (109) and the gate insulating film 105 and the buffer layer 102 thereunder are selectively etched to form the interlayer insulating film 109 and the gate insulating film 105 therebelow on the bezel part BA of the substrate 101. And a plurality of crack prevention dams 120 composed of the buffer layer 102 are formed spaced apart from each other by a predetermined interval.

특히, 상기 크랙 방지댐(120)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층(102)으로 구성된 적층 구조가 제거된 지역이 존재한다. In particular, between the crack prevention dams 120, there is a certain space, that is, a region where the stacked structure composed of the interlayer insulating film 109 and the gate insulating film 105 and the buffer layer 102 thereunder is removed.

그리고, 상기 베젤부(BA)의 최외곽에 위치하는 패널 가장자리부(PE: panel edge)에는 이들 층간 절연막(109)과 그 하부의 게이트 절연막(105) 및 버퍼층 (102)으로 구성된 적층 구조가 제거된 상태의 기판(101) 만이 존재할 수 있다.In addition, the laminated structure composed of the interlayer insulating film 109, the gate insulating film 105 and the buffer layer 102 thereunder is removed from the panel edge (PE) located at the outermost part of the bezel part BA. Only the substrate 101 in a state of being may exist.

상기 베젤부(BA)에 있는 다수의 크랙 방지댐(120)은 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있으며, 적어도 하나 이상 형성될 수 있다. A plurality of anti-crack dams 120 in the bezel part BA are integrally arranged around the display part AA to surround the display part AA, and at least one of them may be formed.

그리고, 본 발명의 다른 실시 예로서, 상기 크랙 방지댐(120)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(120)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(120)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.Also, as another embodiment of the present invention, the crack prevention dam 120 may be provided in a bar shape at regular intervals so as to surround the display portion AA in the bezel portion BA of the substrate. At this time, the bar-shaped plurality of crack prevention dams 120 may be arranged in at least one row. In addition, when the plurality of bar-shaped crack prevention dams 120 are arranged in two or more rows, they may be arranged in a zigzag pattern.

그런 다음, 도면에는 도시하지 않았지만, 상기 층간 절연막(109) 상부에 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 금속물질층(미도시)을 형성한다. 이때, 상기 금속물질층(미도시)은 알루미늄(Al), 알루미늄 합금 (AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄 (Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.Then, although not shown in the drawings, a metal material layer (not shown) crossing a gate line (not shown) and defining the pixel region P is formed on the interlayer insulating film 109 . At this time, the metal material layer (not shown) is aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molytitanium (MoTi), chromium (Cr), titanium (Ti) made of any one or two or more materials.

이어, 상기 금속물질층(미도시)을 선택적으로 패터닝하여, 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 데이터배선(미도시)과 데이터 구동회로배선(미도시)과, 이와 이격하여 전원배선(미도시)을 형성한다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.Next, the metal material layer (not shown) is selectively patterned to intersect the gate wiring (not shown) and define the pixel region P. Data wiring (not shown) and data driving circuit wiring (not shown) And, it is spaced apart from this to form a power supply wiring (not shown). In this case, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on a layer on which the gate wiring (not shown) is formed, that is, a gate insulating film.

그리고, 도 7c에 도시된 바와 같이, 상기 데이터 배선(미도시) 형성시에, 상기 층간 절연막(109) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에 서로 이격하며 상기 소스영역 콘택홀(110a) 및 드레인영역 콘택홀(110b)을 통해 노출된 상기 제2 영역(103b, 103c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 금속물질로 이루어진 소스전극(111a) 및 드레인전극(111b)을 동시에 형성한다. And, as shown in FIG. 7C, when the data wiring (not shown) is formed, the driving region (not shown) and the switching region (not shown) are spaced apart from each other on the interlayer insulating film 109 and the source region A source electrode 111a and a drain made of the same metal material as the data line (not shown) and contacting the second regions 103b and 103c exposed through the contact hole 110a and the drain region contact hole 110b, respectively. The electrode 111b is formed at the same time.

이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(103)과 게이트 절연막(105) 및 게이트 전극(107)과 층간 절연막(109)과 서로 이격하며 형성된 상기 소스전극(111a) 및 드레인 전극(111b)은 박막 트랜지스터(T)를 이룬다.At this time, the semiconductor layer 103, the gate insulating film 105, the gate electrode 107, and the interlayer insulating film 109 sequentially stacked in the driving region (not shown) and the source electrode 111a formed spaced apart from each other, and The drain electrode 111b forms a thin film transistor (T).

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(111a) 및 드레인 전극(111b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.Meanwhile, in the drawing, the data wiring (not shown), the source electrode 111a, and the drain electrode 111b all have a single-layer structure as an example, but these components may form a double-layer or triple-layer structure. there is.

이때, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터(T)와 동일한 적층 구조를 갖는 박막 트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 박막 트랜지스터(미도시)는 상기 박막 트랜지스터(T)와 상기 게이트 배선(미도시) 및 데이터 배선(113)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 박막 트랜지스터(T)의 게이트 전극 (107)과 전기적으로 연결되어 있다.At this time, although not shown in the drawing, a thin film transistor (not shown) having the same stacked structure as the thin film transistor T is also formed in the switching region (not shown). At this time, the thin film transistor (not shown) is electrically connected to the thin film transistor T, the gate wiring (not shown) and the data wiring 113 . That is, the gate wiring (not shown) and the data wiring (not shown) are connected to the gate electrode (not shown) and the source electrode (not shown) of the thin film transistor (not shown), respectively, and the thin film transistor (not shown) The drain electrode (not shown) of ) is electrically connected to the gate electrode 107 of the thin film transistor T.

한편, 상기 박막 트랜지스터(T)는 폴리 실리콘의 반도체층(103)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 박막 트랜지스터(T) 및 박막 트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입(Bottom gate type)으로 구성될 수 있음은 자명하다.On the other hand, the thin film transistor T has a semiconductor layer 103 of polysilicon and is configured of a top gate type as an example, but the thin film transistor T and the thin film transistor (not shown) It is obvious that it can be configured as a bottom gate type having a semiconductor layer of amorphous silicon.

상기 박막 트랜지스터(T)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. When the thin film transistor T is composed of a bottom gate type, the stack structure is spaced apart from the gate electrode/gate insulating film/active layer of pure amorphous silicon and spaced apart from the semiconductor layer composed of the ohmic contact layer of impurity amorphous silicon. It is composed of a source electrode and a drain electrode.

이어, 상기 박막 트랜지스터(T)을 포함한 기판(101) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (112)을 형성한다. 이때, 상기 패시베이션막(112)은 기판(101)의 표시부(AA)는 물론 베젤부(BA)에도 형성된다. 특히, 상기 패시베이션막(112)는 상기 베젤부(BA)에 있는 크랙 방지댐(120)은 물론 이들 사이의 공간부에도 형성된다. Subsequently, a passivation film 112 made of, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the entire surface of the substrate 101 including the thin film transistor T. At this time, the passivation film 112 is formed on the bezel part BA as well as the display area AA of the substrate 101 . In particular, the passivation film 112 is formed not only in the crack prevention dam 120 in the bezel part BA, but also in the space between them.

그런 다음, 상기 패시베이션막(112) 상부에 평탄화 막(113)을 형성한다. 이때, 상기 평탄화 막(113)으로는, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다. Then, a planarization layer 113 is formed on the passivation layer 112 . At this time, as the planarization layer 113, for example, any one of organic insulating materials including photo-acyl is selected and used.

이어, 도 7d에 도시된 바와 같이, 상기 기판(101)의 표시부에 대응하는 평탄화 막(113) 및 그 아래의 패시베이션막(112)을 선택적으로 패터닝하여, 후속 공정에서 형성되는 애노드 전극인 제1 전극(117)을 상기 드레인 전극(111b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(115a)과, 상기 접지배선(107b)을 노출시키는 접지배선 콘택홀(115b)을 형성한다. Subsequently, as shown in FIG. 7D, the planarization film 113 corresponding to the display part of the substrate 101 and the passivation film 112 therebelow are selectively patterned to form a first anode electrode formed in a subsequent process. A drain contact hole 115a for electrically contacting the electrode 117 with the drain electrode 111b and a ground wire contact hole 115b for exposing the ground wire 107b are formed.

그런 다음, 도 7e에 도시된 바와 같이, 상기 평탄화 막(113)을 포함한 기판 전면에 금속 물질층(미도시)을 증착한 후 이 금속 물질층을 선택적으로 패터닝하여, 상기 평탄화 막(113) 위에 상기 드레인 콘택홀(115a)을 통해 상기 박막 트랜지스터(T)의 드레인 전극(111b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(117)을 형성한다. Then, as shown in FIG. 7E, a metal material layer (not shown) is deposited on the entire surface of the substrate including the planarization film 113, and then the metal material layer is selectively patterned to form a layer on the planarization film 113. A first electrode 117 that is in contact with the drain electrode 111b of the thin film transistor T through the drain contact hole 115a and has a separate shape for each pixel region P is formed.

상기 금속물질층(미도시)은 알루미늄 (Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄 (MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.The metal material layer (not shown) is any one of aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molytitanium (MoTi), chromium (Cr), and titanium (Ti). made up of one or more substances.

이때, 상기 베젤부(BA)의 평탄화 막 (113) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(127)의 저항값을 낮추기 위해 보조 전극패턴(119)도 동시에 형성한다. 이는 상기 제2 전극(127)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(127)의 저항값을 낮추기 위해 보조 전극패턴(119)을 형성하여 상기 제2 전극(127)과 전기적으로 연결시켜 줌으로써 제2 전극(127)의 저항값을 낮출 수 있게 된다. At this time, an auxiliary electrode pattern 119 is also formed on the flattening layer 113 of the bezel part BA at the same time to lower the resistance value of the second electrode 127, which is a cathode electrode formed in a subsequent process. This may be a problem in uniformly applying a constant current because the second electrode 127 is formed of a transparent conductive material and has a large resistance value. By forming the electrode pattern 119 and electrically connecting it to the second electrode 127, the resistance value of the second electrode 127 can be lowered.

그리고, 상기 보조 전극패턴(119)은 상기 제2 전극(127) 및 상기 접지배선 (107b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(119)은 상기 접지배선 콘택홀(115b)을 통해 상기 접지배선(107b)과 전기적으로 연결된다. Also, the auxiliary electrode pattern 119 is electrically connected to the second electrode 127 and the ground wire 107b. At this time, the auxiliary electrode pattern 119 is electrically connected to the ground wire 107b through the ground wire contact hole 115b.

이어, 도 7f에 도시된 바와 같이, 상기 평탄화 막(113) 중 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐 (BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴 (photo acryl)로 이루어진 뱅크막(123)을 형성한다. Subsequently, as shown in FIG. 7F, an insulating material, particularly, for example, benzocyclobutene (BCB) or polyimide (Poly A bank layer 123 made of -Imide or photo acryl is formed.

이때, 상기 뱅크 막(123)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(121a)의 테두리와 중첩되도록 형성되며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 그리고, 상기 뱅크 막(123)은 패널 외곽부인 베젤부(BA)에도 형성될 수 있다. At this time, the bank layer 123 is formed to overlap the edge of the first electrode 121a in a form surrounding each pixel area P, and has a lattice shape having a plurality of openings in the display area AA as a whole. there is. Also, the bank film 123 may be formed on the bezel part BA, which is an outer part of the panel.

그런 다음, 도 7g에 도시된 바와 같이, 상기 뱅크 막(123)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(117) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(125)을 형성한다. 상기 유기 발광층 (125)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.Then, as shown in FIG. 7G , an organic light emitting pattern (not shown) emitting red, green, and blue light is disposed above the first electrode 117 in each pixel region P surrounded by the bank film 123. ) to form an organic light emitting layer 125 composed of. The organic light emitting layer 125 may be composed of a single layer made of an organic light emitting material, or, although not shown in the drawings, a hole injection layer, a hole transporting layer, and a light emitting material layer to increase light emitting efficiency. It may be composed of multiple layers of an emitting material layer, an electron transporting layer, and an electron injection layer.

이어, 상기 유기 발광층(125)과 상기 뱅크 막(123)을 포함한 기판 전면에, 예를 들어 ITO, IZO를 포함한 투명 도전 물질 중에서 어느 하나로 이루어진 투명 도전물질층(미도시)을 증착한 후, 이를 선택적으로 패터닝하여 상기 유기 발광층 (125)과 상기 뱅크 막(123)을 포함한 기판의 표시부(AA)에 제2 전극(127)을 형성한다. Subsequently, a transparent conductive material layer (not shown) made of any one of transparent conductive materials including, for example, ITO and IZO is deposited on the entire surface of the substrate including the organic light emitting layer 125 and the bank film 123. A second electrode 127 is formed in the display area AA of the substrate including the organic emission layer 125 and the bank layer 123 by selective patterning.

이때, 상기 제1 전극(117)과 제2 전극(127) 및 이들 두 전극(117, 127) 사이에 개재된 유기 발광층(125)은 유기전계 발광 다이오드(E)를 이룬다. 그리고, 상기 제2 전극(127)은 상기 보조 전극패턴(119)과 전기적으로 연결된다.At this time, the first electrode 117 and the second electrode 127 and the organic light emitting layer 125 interposed between the two electrodes 117 and 127 form an organic light emitting diode (E). Also, the second electrode 127 is electrically connected to the auxiliary electrode pattern 119 .

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (117)과 제2 전극(127)으로 소정의 전압이 인가되면, 제1 전극(117)으로부터 주입된 정공과 제2 전극(127)으로부터 제공된 전자가 유기발광층(125)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (127)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(100)는 임의의 화상을 구현하게 된다.Therefore, when a predetermined voltage is applied to the first electrode 117 and the second electrode 127 according to the selected color signal, the organic light emitting diode (E) receives holes injected from the first electrode 117 and second electrodes 117 and the second electrode 117. Electrons provided from the electrode 127 are transported to the organic light emitting layer 125 to form excitons, and when these excitons transition from an excited state to a ground state, light is generated and emitted in the form of visible light. At this time, since the emitted light passes through the transparent second electrode 127 and goes out, the organic light emitting device 100 implements an arbitrary image.

그런 다음, 도 7h에 도시된 바와 같이, 상기 제2 전극(127)을 포함한 기판 전면에 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(129)을 형성한다. 이때, 상기 제2 전극(127) 만으로는 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(127) 위로 상기 제1 보호층(129)을 형성함으로써 상기 유기발광층(125)으로의 수분 침투를 완전히 억제할 수 있게 된다.Then, as shown in FIG. 7H, a first protective layer made of an insulating material, particularly an inorganic insulating material, silicon oxide (SiO 2 ) or silicon nitride (SiNx) on the entire surface of the substrate including the second electrode 127 ( 129) form. At this time, since moisture permeation into the organic light emitting layer 125 cannot be completely suppressed with only the second electrode 127, the first protective layer 129 is formed on the second electrode 127 to form the organic light emitting layer. It becomes possible to completely suppress the penetration of moisture into (125).

이어, 상기 제1 보호층(129) 상의 표시부(AA)에 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(131)을 형성한다. 이때, 상기 유기막(131)을 구성하는 고분자 박막으로는 올레핀계 고분자 (polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지 (epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. Next, an organic layer 131 made of a polymer organic material such as a polymer is formed on the display area AA on the first passivation layer 129 . At this time, as the polymer thin film constituting the organic layer 131, olefin-based polymers (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, etc. this can be used

그런 다음, 상기 유기막(131) 및 제1 보호층(129)을 포함한 기판 전면에 상기 유기막(131)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층(133)을 추가로 형성한다. Then, an insulating material, for example, an inorganic insulating material, silicon oxide, is used to block moisture from permeating through the organic film 131 to the entire surface of the substrate including the organic film 131 and the first protective layer 129. A second protective layer 133 made of (SiO 2 ) or silicon nitride (SiNx) is additionally formed.

이어, 상기 제2 보호층(133)을 포함한 기판 전면에 상기 유기발광 다이오드 (E)의 인캡슐레이션을 위해 보호 필름(미도시)을 대향하여 위치시키게 되는데, 상기 기판(101)과 보호 필름(미도시) 사이에 투명하며 접착 특성을 갖는 프릿 (frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)를 개재하여, 공기층 없이 상기 기판(101) 및 보호 필름(미도시)이 완전 밀착되도록 한다. Subsequently, a protective film (not shown) is placed on the entire surface of the substrate including the second protective layer 133 to face each other for encapsulation of the organic light emitting diode (E), and the substrate 101 and the protective film ( The substrate 101 and the protective film (not shown) are formed without an air layer through an adhesive (not shown) made of any one of a frit, an organic insulating material, and a polymer material that is transparent and has adhesive properties between them. make it fully adhered.

이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(미도시; barrier film)이 고정되어 패널 상태를 이루도록 함으로써 본 발명의 일 실시 예에 따른 유기전계 발광소자(100) 제조공정을 완료한다. In this way, the substrate 101 and the protective film (not shown; barrier film) are fixed by an adhesive (not shown) to form a panel state, thereby completing the manufacturing process of the organic light emitting device 100 according to an embodiment of the present invention. do.

이와 같이, 본 발명에 따른 유기전계 발광소자 제조방법은 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.As described above, the organic light emitting device manufacturing method according to the present invention removes the inorganic film on the edge of the bezel part of the panel where cracks may occur due to external impact, etc., as well as separates a part of the inorganic film on the bezel part to prevent cracking. By forming this crack prevention dam, cracks caused by external impact can be prevented from occurring, or even if cracks occur, multiple crack prevention dams in the bezel part are formed separately to prevent cracks from propagating toward the display. can

그리고, 본 발명은 기판의 베젤부에 무기질로 구성된 크랙 방지댐을 형성하여 외부 충격에 의한 크랙 발생을 미연에 방지하고 차단함으로써 크랙 발생으로 인한 불량을 저감시킬 수 있다. In addition, the present invention can reduce defects due to crack generation by forming a crack prevention dam made of inorganic material in the bezel part of the substrate to prevent and block crack generation due to external impact in advance.

한편, 본 발명의 다른 실시 예에 따른 유기전계 발광소자에 대해 도 8을 참조하여 설명하면 다음과 같다. Meanwhile, an organic light emitting device according to another embodiment of the present invention will be described with reference to FIG. 8 .

여기서, 본 발명의 다른 실시 예에 따른 유기전계 발광소자 제조방법은 본 발명의 일 실시 예에 따른 유기전계 발광소자 제조방법과 동일하므로, 이에 대한 설명은 생략하기로 한다.Here, since the organic light emitting device manufacturing method according to another embodiment of the present invention is the same as the organic light emitting device manufacturing method according to one embodiment of the present invention, a description thereof will be omitted.

도 8은 본 발명의 다른 실시 예에 따른 유기전계 발광소자의 단면도이다.8 is a cross-sectional view of an organic light emitting device according to another embodiment of the present invention.

도 8을 참조하면, 본 발명에 따른 유기전계 발광소자(200)는 기판(201)에는 표시부(AA)가 정의되어 있으며, 상기 표시부(AA) 외측으로 베젤부(BA)이 정의되어 있으며, 상기 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.Referring to FIG. 8 , in the organic light emitting device 200 according to the present invention, a display portion AA is defined on a substrate 201, and a bezel portion BA is defined outside the display portion AA. The display area AA is provided with a plurality of pixel areas P defined as regions captured by a gate line (not shown) and a data line (not shown), and a power line parallel to the data line (not shown). (not shown) is provided.

상기 기판(201)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판과 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.The substrate 201, although not shown in the drawings, is composed of a glass substrate, a sacrificial layer formed on the glass substrate, and an organic film composed of an organic insulating material such as polyimide (PI). The substrate and the sacrificial layer are separated by laser irradiation after manufacturing the organic light emitting device.

그리고, 본 발명에서의 기판(201)은 유기 절연물질인 폴리이미드로 구성된 유기막을 의미한다. In the present invention, the substrate 201 means an organic film made of polyimide, which is an organic insulating material.

상기 기판(201) 전면에는 절연물질 예를 들면 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(202)이 형성되어 있다. 이때, 상기 버퍼층(202)을 후속 공정에서 형성되는 반도체층(203) 하부에 형성하는 이유는 상기 반도체층(203)의 결정화시에 상기 기판(201)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(203)의 특성 저하를 방지하기 위함이다. A buffer layer 202 made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the entire surface of the substrate 201 . At this time, the reason why the buffer layer 202 is formed below the semiconductor layer 203 formed in the subsequent process is that the semiconductor layer 203 is crystallized by the release of alkali ions from the inside of the substrate 201. This is to prevent deterioration of the characteristics of the semiconductor layer 203 .

그리고, 상기 버퍼층(202) 상부의 표시부(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(203a) 그리고 상기 제1 영역 (203a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(203b, 203c)으로 구성된 반도체층(203)이 형성되어 있다.In addition, each pixel region P in the display portion AA above the buffer layer 202 is made of pure polysilicon to correspond to the driving region (not shown) and the switching region (not shown), and the center thereof has a channel A semiconductor layer 203 composed of a first region 203a constituting , and second regions 203b and 203c doped with high-concentration impurities on both sides of the first region 203a is formed.

상기 반도체층(203)을 포함한 버퍼층 상에는 무기 절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(205)이 형성되어 있으며, 상기 게이트 절연막(205) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(203)의 제1 영역(203a)에 대응하여 게이트 전극 (207)이 형성되어 있다.A gate insulating film 205 made of silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the buffer layer including the semiconductor layer 203, and the driving region ( Gate electrodes 207 are formed to correspond to the first regions 203a of the respective semiconductor layers 203 in the (not shown) and switching regions (not shown).

그리고, 상기 게이트 절연막(205) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(207)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. A gate wiring (not shown) is formed above the gate insulating layer 205 and is connected to the gate electrode 207 formed in the switching region (not shown) and extends in one direction.

이때, 상기 게이트 전극(207)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일 층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. At this time, the gate electrode 207 and the gate wiring (not shown) are a first metal material having low resistance characteristics, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( It may have a single-layer structure made of any one of Mo) and mo-titanium (MoTi), or may have a double-layer or triple-layer structure made of two or more of the first metal materials.

도면에 있어서는 상기 게이트 전극(207)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. 그리고, 상기 기판(201)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(207a) 및 접지배선(GND; 207b)이 형성된다.In the drawing, it is shown as an example that the gate electrode 207 and the gate wiring (not shown) have a single layer structure. In addition, a gate driving circuit wiring (GIP) 207a and a ground wiring (GND) 207b are formed in the bezel part BA of the substrate 201 .

한편, 상기 게이트 전극(207)과 게이트 배선(미도시)을 포함한 기판(201)의 표시부(AA) 전면에는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(209)이 형성되어 있다. 이때, 상기 층간 절연막(209)과 그 하부의 게이트 절연막(205)에는 상기 각 반도체층(203)의 제1 영역(203a) 양 측면에 위치한 상기 제2 영역(203b, 203c) 각각을 노출시키는 소스영역 콘택홀(미도시, 도 7b의 110a 참조) 및 드레인영역 콘택홀(미도시, 도 7b의 110b 참조)이 형성되어 있다. Meanwhile, an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the display portion AA of the substrate 201 including the gate electrode 207 and the gate wiring (not shown). An interlayer insulating film 209 made of is formed. At this time, a source exposing each of the second regions 203b and 203c located on both sides of the first region 203a of each semiconductor layer 203 is provided in the interlayer insulating film 209 and the gate insulating film 205 therebelow. A region contact hole (not shown, see 110a in FIG. 7B) and a drain region contact hole (not shown, see 110b in FIG. 7B) are formed.

그리고, 상기 기판(201)의 베젤부(BA)에는 상기 층간 절연막(209)과 그 하부의 게이트 절연막(205) 및 버퍼층(202)으로 구성된 다수의 크랙 방지댐(220)이 일정 간격만큼 이격되어 형성되어 있다. 특히, 상기 크랙 방지댐(220)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(209)과 그 하부의 게이트 절연막(205) 및 버퍼층(202)으로 구성된 적층 구조가 제거된 지역이 존재한다. Further, in the bezel part BA of the substrate 201, a plurality of crack prevention dams 220 composed of the interlayer insulating film 209, the gate insulating film 205 and the buffer layer 202 thereunder are spaced apart by a predetermined interval, is formed In particular, there is a certain space between the crack prevention dams 220, that is, a region where the stacked structure composed of the interlayer insulating film 209 and the gate insulating film 205 and the buffer layer 202 thereunder is removed.

그리고, 상기 베젤부(BA)의 최외곽에 위치하는 패널 가장자리부(PE: panel edge)에는 이들 층간 절연막(209)과 그 하부의 게이트 절연막(205) 및 버퍼층 (202)으로 구성된 적층 구조가 제거된 상태의 기판(201) 만이 존재할 수 있다.In addition, the laminated structure composed of the interlayer insulating film 209, the gate insulating film 205 and the buffer layer 202 thereunder is removed from the panel edge (PE) located at the outermost part of the bezel part BA. Only the substrate 201 in a state of being may exist.

상기 베젤부(BA)에 있는 다수의 크랙 방지댐(220)은 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있으며, 적어도 하나 이상 형성될 수 있다. A plurality of crack prevention dams 220 in the bezel part BA are integrally arranged around the display part AA to surround the display part AA, and at least one of them may be formed.

그리고, 다른 실시 예로서, 상기 크랙 방지댐(220)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(220)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(220)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.In another embodiment, the anti-crack dam 220 may be provided in a bar shape at regular intervals so as to surround the display portion AA in the bezel portion BA of the substrate. At this time, the bar-shaped plurality of crack prevention dams 220 may be arranged in at least one row. In addition, when the plurality of bar-shaped crack prevention dams 220 are arranged in two or more rows, they may be alternately arranged in a zigzag form.

한편, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(209) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 제2 금속 물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(205) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.Meanwhile, an upper part of the interlayer insulating film 209 including the semiconductor layer contact hole (not shown) intersects the gate wiring (not shown), defines the pixel region P, and uses a second metal material, for example, Data wiring made of any one or two or more materials among aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molytitanium (MoTi), chromium (Cr), and titanium (Ti) (not shown) and a power supply wiring (not shown) spaced apart therefrom. In this case, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on the layer on which the gate wiring (not shown) is formed, that is, the gate insulating film 205 .

그리고, 상기 층간 절연막(209) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(203b, 203c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(211a) 및 드레인 전극(211b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(203)과 게이트 절연막(205) 및 게이트 전극(207)과 층간 절연막(209)과 서로 이격하며 형성된 상기 소스전극 (211a) 및 드레인 전극(211b)은 구동 박막 트랜지스터(미도시)를 이룬다.Further, in each driving region (not shown) and switching region (not shown) on the interlayer insulating film 209, the second regions 203b and 203c spaced apart from each other and exposed through the semiconductor layer contact hole (not shown) and A source electrode 211a and a drain electrode 211b are formed in contact with each other and made of the same second metal material as the data line (not shown). At this time, the semiconductor layer 203, the gate insulating film 205, the gate electrode 207, and the interlayer insulating film 209 sequentially stacked in the driving region (not shown) and the source electrode 211a formed spaced apart from each other, and The drain electrode 211b forms a driving thin film transistor (not shown).

도면에 있어서는 상기 데이터배선(미도시)과 소스전극(211a) 및 드레인 전극 (211b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.In the drawing, the data line (not shown), the source electrode 211a, and the drain electrode 211b all have a single-layer structure as an example, but these components may form a double-layer or triple-layer structure.

이때, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터와 동일한 적층 구조를 갖는 스위칭 박막트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막 트랜지스터(미도시)는 상기 박막 트랜지스터 (T)와 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막 트랜지스터의 게이트 전극(207)과 전기적으로 연결되어 있다.At this time, although not shown in the drawing, a switching thin film transistor (not shown) having the same stacked structure as the thin film transistor is also formed in the switching region (not shown). At this time, the switching thin film transistor (not shown) is electrically connected to the thin film transistor T, the gate wiring (not shown) and the data wiring (not shown). That is, the gate wiring (not shown) and the data wiring (not shown) are connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), respectively, and the switching thin film transistor ( A drain electrode (not shown) of the driving thin film transistor is electrically connected to the gate electrode 207 of the driving thin film transistor.

한편, 상기 박막 트랜지스터 및 스위칭 박막 트랜지스터는 폴리실리콘의 반도체층(203)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 박막 트랜지스터 및 스위칭 박막 트랜지스터(미도시)는 비정질 실리콘의 반도체층을 갖는 바텀 게이트 타입 (Bottom gate type)으로 구성될 수 있음은 자명하다.On the other hand, the thin film transistor and the switching thin film transistor have a semiconductor layer 203 of polysilicon and are configured in a top gate type as an example, but the thin film transistor and the switching thin film transistor (not shown) are amorphous. It is obvious that the bottom gate type having a semiconductor layer of silicon may be configured.

상기 박막 트랜지스터 및 스위칭 박막트랜지스터가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트 절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 반도체층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the thin film transistor and the switching thin film transistor are configured in a bottom gate type, the stack structure is separated from the gate electrode/gate insulating film/active layer of pure amorphous silicon and the semiconductor layer composed of the ohmic contact layer of impurity amorphous silicon/to each other. It is composed of a source electrode and a drain electrode spaced apart from each other. At this time, the gate wire is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data wire is formed to be connected to the source electrode on the layer where the source electrode of the switching thin film transistor is formed.

이와 같이, 상기 구동 박막 트랜지스터와 스위칭 박막 트랜지스터는 동일한 구조로 이루어진 박막 트랜지스터를 의미하므로, 박막 트랜지스터(T)로 통칭하여 기재하기로 한다.As described above, since the driving thin film transistor and the switching thin film transistor refer to thin film transistors having the same structure, they will be collectively referred to as thin film transistors (T).

한편, 상기 박막 트랜지스터(T)을 포함한 기판(201) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (212)이 형성되어 있다. 이때, 상기 패시베이션막(212)은 기판(201)의 표시부(AA)는 물론 베젤부(BA)에도 형성되어 있다. 특히, 상기 패시베이션막(212)는 상기 베젤부(BA)에 있는 크랙 방지댐(220)은 물론 이들 사이의 공간부에도 형성되어 있다. Meanwhile, a passivation film 212 made of, for example, inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate 201 including the thin film transistor T. At this time, the passivation film 212 is formed on the bezel part BA as well as the display area AA of the substrate 201 . In particular, the passivation film 212 is formed not only in the crack prevention dam 220 in the bezel part BA, but also in the space between them.

그리고, 상기 패시베이션막(212) 상부에는 평탄화 막(213)이 형성되어 있다. 이때, 상기 평탄화 막(213)으로는 절연물질, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다. A planarization layer 213 is formed on the passivation layer 212 . At this time, as the planarization layer 213, an insulating material, for example, an organic insulating material including photo-acyl is selected and used.

상기 기판(201)의 표시부에 대응하는 평탄화 막(213) 및 그 아래의 패시베이션막(212)에는 후속 공정에서 형성되는 애노드 전극인 제1 전극(217)이 상기 드레인 전극(211b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(215a)과 상기 접지배선(207b)을 노출시키는 접지배선 콘택홀(215b)이 형성되어 있다. A first electrode 217, which is an anode electrode formed in a subsequent process, electrically contacts the drain electrode 211b on the planarization film 213 corresponding to the display portion of the substrate 201 and the passivation film 212 thereunder. A drain contact hole 215a for exposing the ground wire 207b and a ground wire contact hole 215b for exposing the ground wire 207b are formed.

그리고, 상기 평탄화 막(213) 위로는 상기 드레인 콘택홀(215a)을 통해 상기 박막트랜지스터(T)의 드레인 전극(211b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(217)이 형성되어 있다. 이때, 상기 베젤부(BA)의 평탄화 막(213) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(227)의 저항값을 낮추기 위해 보조 전극패턴(219)이 형성되어 있다. The first electrode is in contact with the drain electrode 211b of the thin film transistor T through the drain contact hole 215a on the planarization layer 213 and has a separate shape for each pixel region P. (217) is formed. At this time, an auxiliary electrode pattern 219 is formed on the flattening layer 213 of the bezel part BA to lower the resistance value of the second electrode 227, which is a cathode electrode formed in a subsequent process.

이는 상기 제2 전극(227)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(227)의 저항값을 낮추기 위해 보조 전극패턴(219)을 형성하여 상기 제2 전극(227)과 전기적으로 연결시켜 줌으로써 제2 전극(227)의 저항값을 낮출 수 있게 된다. This is because the second electrode 227 is formed of a transparent conductive material and has a large resistance value, which may cause problems in uniformly applying a constant current. By forming the electrode pattern 219 and electrically connecting it to the second electrode 227, the resistance value of the second electrode 227 can be lowered.

이때, 상기 보조 전극패턴(219)은 상기 제2 전극(227) 및 상기 접지배선 (207b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(219)은 접지배선 콘택홀(미도시, 도 7d의 115b 참조)을 통해 상기 접지배선(207b)과 전기적으로 연결된다. At this time, the auxiliary electrode pattern 219 is electrically connected to the second electrode 227 and the ground wire 207b. At this time, the auxiliary electrode pattern 219 is electrically connected to the ground wire 207b through a ground wire contact hole (not shown, see 115b in FIG. 7D).

그리고, 상기 제1 전극(217) 위로는 표시부(AA)의 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐(BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴(photo acryl)로 이루어진 뱅크 막(223)이 형성되어 있다. 이때, 상기 뱅크 막(223)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(217)의 테두리와 중첩되도록 형성되어 있으며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 그리고, 상기 뱅크 막(223)은 패널 외곽부인 베젤부(BA)에도 형성되어 있다. 특히, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(220) 상부에는 더미 뱅크 막(223a)이 형성되어 있다. In addition, an insulating material, for example, benzocyclobutene (BCB) or poly-imide (Poly- A bank film 223 made of imide or photo acryl is formed. At this time, the bank film 223 is formed to overlap the edge of the first electrode 217 in a form surrounding each pixel area P, and the display area AA as a whole has a lattice shape having a plurality of openings. is fulfilling In addition, the bank film 223 is also formed on the bezel part BA, which is an outer part of the panel. In particular, a dummy bank layer 223a is formed above the crack prevention layer 220 formed on the bezel portion BA, which is the outer portion of the panel.

그리고, 상기 뱅크 막(223)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(217) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(225)이 형성되어 있다. An organic light emitting layer 225 composed of an organic light emitting pattern (not shown) emitting red, green, and blue light is disposed above the first electrode 217 in each pixel region P surrounded by the bank film 223. is formed

이때, 상기 유기 발광층(225)은 유기 발광물질로 이루어진 단일 층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.At this time, the organic light emitting layer 225 may be composed of a single layer made of an organic light emitting material, or although not shown in the drawing, a hole injection layer, a hole transporting layer, and a light emitting layer are used to increase light emitting efficiency. It may be composed of multiple layers of an emitting material layer, an electron transporting layer, and an electron injection layer.

그리고, 상기 유기 발광층(225)과 상기 뱅크(223)를 포함한 기판 전면에는 제2 전극(227)이 형성되어 있다. 이때, 상기 제1 전극(217)과 제2 전극(227) 및 이들 두 전극(217, 227) 사이에 개재된 유기 발광층(225)은 유기전계 발광 다이오드 (E)를 이룬다. 이때, 상기 제2 전극(227)은 상기 보조 전극패턴(219)과 전기적으로 연결된다.A second electrode 227 is formed on the entire surface of the substrate including the organic emission layer 225 and the bank 223 . At this time, the first electrode 217 and the second electrode 227 and the organic light emitting layer 225 interposed between these two electrodes 217 and 227 form an organic light emitting diode (E). At this time, the second electrode 227 is electrically connected to the auxiliary electrode pattern 219 .

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (217)과 제2 전극(227)으로 소정의 전압이 인가되면, 제1 전극(217)으로부터 주입된 정공과 제2 전극(227)으로부터 제공된 전자가 유기발광층(225)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. Therefore, when a predetermined voltage is applied to the first electrode 217 and the second electrode 227 according to the selected color signal, the organic light emitting diode E receives holes injected from the first electrode 217 and the second electrode 217. Electrons provided from the electrode 227 are transported to the organic light emitting layer 225 to form excitons, and when these excitons transition from an excited state to a ground state, light is generated and emitted in the form of visible light.

이때, 발광된 빛은 투명한 제2 전극(227)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(200)는 임의의 화상을 구현하게 된다.At this time, since the emitted light passes through the transparent second electrode 227 and goes out, the organic light emitting device 200 implements an arbitrary image.

한편, 상기 제2 전극(227)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(229)이 형성되어 있다. 이때, 상기 제2 전극(227) 만으로는 상기 유기발광층(225)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(227) 위로 상기 제1 보호층(229)이 형성됨으로서 상기 유기발광층(225)으로의 수분 침투를 완전히 억제할 수 있게 된다. Meanwhile, a first protective layer 229 made of an insulating material, particularly an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate including the second electrode 227 . At this time, since moisture permeation into the organic light emitting layer 225 cannot be completely suppressed with only the second electrode 227, the first protective layer 229 is formed on the second electrode 227, thereby forming the organic light emitting layer. It becomes possible to completely suppress the penetration of moisture into (225).

그리고, 상기 제1 보호층(229) 상에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(231)이 형성되어 있다. 이때, 상기 유기막(231)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. An organic layer 231 made of a polymer organic material such as a polymer is formed on the first passivation layer 229 . At this time, as the polymer thin film constituting the organic layer 231, olefin-based polymers (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, etc. this can be used

상기 유기막(231) 및 제1 패시베이션막(229)을 포함한 기판 전면에는 상기 유기막(231)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층 (233)이 추가로 형성되어 있다. On the entire surface of the substrate including the organic film 231 and the first passivation film 229, an insulating material, for example, an inorganic insulating material, silicon oxide (SiO 2 ) is used to block penetration of moisture through the organic film 231. ) or a second protective layer 233 made of silicon nitride (SiNx) is additionally formed.

도면에는 도시하지 않았지만, 상기 제2 보호층(233)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)이 대향하여 위치하게 되는데, 상기 기판(201)과 보호 필름(미도시) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(201) 및 보호 필름(Barrier film)과 완전 밀착되어 개재되어 있다. Although not shown in the drawing, a protective film (not shown) is positioned opposite to the front surface of the substrate including the second protective layer 233 for encapsulation of the organic light emitting diode E, and the substrate 201 An adhesive (not shown) made of any one of a frit, an organic insulating material, and a polymer material that is transparent and has adhesive properties between the substrate 201 and the protective film (Barrier film) without an air layer between the protective film and the protective film (not shown) It is completely interposed with the .

이렇게 점착제(미도시)에 의해 상기 기판(201)과 보호필름(Barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 본 발명의 다른 실시 예에 따른 유기전계 발광소자(100)가 구성된다. In this way, the substrate 201 and a barrier film (not shown) are fixed by an adhesive (not shown) to form a panel state, thereby configuring the organic light emitting device 100 according to another embodiment of the present invention. .

이와 같이, 본 발명의 다른 실시 예에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성하고 그 위에 다시 더미 뱅크 막을 적층 함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.As described above, the organic light emitting device according to another embodiment of the present invention prevents cracks by removing a portion of the inorganic film on the bezel part as well as removing the inorganic film on the edge of the bezel part of the panel where cracks may occur due to external impact or the like. By forming a dam and then stacking the dummy bank film on top of it, cracks due to external impact are prevented through this crack prevention dam, or even if a crack occurs, a number of crack prevention dams in the bezel are separated and formed. Propagation of the crack toward the display unit can be prevented in advance.

그리고, 본 발명은 기판의 베젤부에 무기질로 구성된 크랙 방지댐과 더미 뱅크 막을 형성하여 외부 충격에 의한 크랙 발생을 미연에 방지하고 차단함으로써 크랙 발생으로 인한 불량을 저감시킬 수 있다. In addition, the present invention can reduce defects due to crack generation by forming a crack prevention dam made of inorganic material and a dummy bank film on the bezel part of the substrate to prevent and block the occurrence of cracks due to external impact.

또 한편, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자에 대해 도 9를 참조하여 설명하면 다음과 같다. Meanwhile, an organic light emitting device according to another embodiment of the present invention will be described with reference to FIG. 9 .

여기서, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자 제조방법은 본 발명의 일 실시 예에 따른 유기전계 발광소자 제조방법과 동일하므로, 이에 대한 설명은 생략하기로 한다.Here, since the organic light emitting device manufacturing method according to another embodiment of the present invention is the same as the organic light emitting device manufacturing method according to another embodiment of the present invention, a description thereof will be omitted.

도 9는 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도이다.9 is a cross-sectional view of an organic light emitting device according to another embodiment of the present invention.

도 9를 참조하면, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자 (300)는 기판(301)에는 표시부(AA)가 정의되어 있으며, 상기 표시부(AA) 외측으로 베젤부(BA)이 정의되어 있으며, 상기 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.Referring to FIG. 9 , in the organic light emitting device 300 according to another embodiment of the present invention, a display portion AA is defined on a substrate 301, and a bezel portion BA is formed outside the display portion AA. The display part AA is provided with a plurality of pixel areas P defined as regions captured by a gate line (not shown) and a data line (not shown), and the data line (not shown) Power wiring (not shown) is provided in parallel with.

상기 기판(301)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판과 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.Although not shown in the drawings, the substrate 301 is composed of a glass substrate, a sacrificial layer formed on the glass substrate, and an organic film composed of an organic insulating material such as polyimide (PI). The substrate and the sacrificial layer are separated by laser irradiation after manufacturing the organic light emitting device.

그리고, 본 발명에서의 기판(301)은 유기 절연물질인 폴리이미드로 구성된 유기막을 의미한다. In the present invention, the substrate 301 means an organic film made of polyimide, which is an organic insulating material.

상기 기판(301) 전면에는 절연물질 예를 들면 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(202)이 형성되어 있다. 이때, 상기 버퍼층(302)을 후속 공정에서 형성되는 반도체층(303) 하부에 형성하는 이유는 상기 반도체층(303)의 결정화시에 상기 기판(201)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(303)의 특성 저하를 방지하기 위함이다. A buffer layer 202 made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the entire surface of the substrate 301 . At this time, the reason why the buffer layer 302 is formed below the semiconductor layer 303 formed in a subsequent process is that the semiconductor layer 303 is crystallized by the release of alkali ions from the inside of the substrate 201. This is to prevent deterioration of the characteristics of the semiconductor layer 303 .

그리고, 상기 버퍼층(302) 상부의 표시부(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(303a) 그리고 상기 제1 영역 (303a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(303b, 303c)으로 구성된 반도체층(303)이 형성되어 있다.In addition, each pixel region P in the display portion AA above the buffer layer 302 is made of pure polysilicon to correspond to the driving region (not shown) and the switching region (not shown), and the center thereof has a channel A semiconductor layer 303 composed of a first region 303a constituting , and second regions 303b and 303c doped with high-concentration impurities on both sides of the first region 303a is formed.

상기 반도체층(303)을 포함한 버퍼층 상에는 무기 절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(305)이 형성되어 있으며, 상기 게이트 절연막(305) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(303)의 제1 영역(303a)에 대응하여 게이트 전극 (307)이 형성되어 있다.A gate insulating film 305 made of silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the buffer layer including the semiconductor layer 303, and the driving region ( Gate electrodes 307 are formed to correspond to the first regions 303a of the respective semiconductor layers 303 in the (not shown) and switching regions (not shown).

그리고, 상기 게이트 절연막(305) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(207)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. A gate wiring (not shown) is formed above the gate insulating film 305 and is connected to the gate electrode 207 formed in the switching region (not shown) and extends in one direction.

도면에 있어서는 상기 게이트 전극(207)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. 그리고, 상기 기판(301)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(307a) 및 접지배선(GND; 307b)이 형성된다.In the drawing, it is shown as an example that the gate electrode 207 and the gate wiring (not shown) have a single layer structure. In addition, a gate driving circuit wiring (GIP) 307a and a ground wiring (GND) 307b are formed in the bezel part BA of the substrate 301 .

한편, 상기 게이트 전극(307)과 게이트 배선(미도시)을 포함한 기판(301)의 표시부(AA) 전면에는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(309)이 형성되어 있다. 이때, 상기 층간 절연막(309)과 그 하부의 게이트 절연막(305)에는 상기 각 반도체층(303)의 제1 영역(303a) 양 측면에 위치한 상기 제2 영역(303b,303c) 각각을 노출시키는 소스영역 콘택홀(미도시, 도 7b의 110a 참조) 및 드레인영역 콘택홀(미도시, 도 7b의 110b 참조)이 형성되어 있다. Meanwhile, an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the display portion AA of the substrate 301 including the gate electrode 307 and the gate wiring (not shown). An interlayer insulating film 309 made of is formed. At this time, the interlayer insulating film 309 and the gate insulating film 305 below the source expose the second regions 303b and 303c located on both sides of the first region 303a of each semiconductor layer 303, respectively. A region contact hole (not shown, see 110a in FIG. 7B) and a drain region contact hole (not shown, see 110b in FIG. 7B) are formed.

그리고, 상기 기판(301)의 베젤부(BA)에는 상기 층간 절연막(309)과 그 하부의 게이트 절연막(305) 및 버퍼층(302)으로 구성된 다수의 크랙 방지댐(320)이 일정 간격만큼 이격되어 형성되어 있다. 특히, 상기 크랙 방지댐(320)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(309)과 그 하부의 게이트 절연막(305) 및 버퍼층(302)으로 구성된 적층 구조가 제거된 지역이 존재한다. Further, in the bezel part BA of the substrate 301, a plurality of crack prevention dams 320 composed of the interlayer insulating film 309, the gate insulating film 305 below it, and the buffer layer 302 are spaced apart at regular intervals. is formed In particular, there is a certain space between the crack prevention dams 320, that is, a region where the stacked structure composed of the interlayer insulating film 309, the gate insulating film 305 and the buffer layer 302 thereunder is removed.

그리고, 상기 베젤부(BA)의 최외곽에 위치하는 패널 가장자리부(PE: panel edge)에는 이들 층간 절연막(309)과 그 하부의 게이트 절연막(305) 및 버퍼층 (302)으로 구성된 적층 구조가 제거된 상태의 기판(301) 만이 존재할 수 있다.In addition, a laminated structure composed of the interlayer insulating film 309, the gate insulating film 305 and the buffer layer 302 thereunder is removed from the panel edge (PE) located at the outermost part of the bezel part BA. Only the substrate 301 may exist.

상기 베젤부(BA)에 있는 다수의 크랙 방지댐(320)은 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있으며, 적어도 하나 이상 형성될 수 있다. A plurality of anti-crack dams 320 in the bezel part BA are integrally arranged around the display part AA to surround the display part AA, and at least one of them may be formed.

그리고, 또 다른 실시 예로서, 상기 크랙 방지댐(320)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(320)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(320)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.Also, as another embodiment, the anti-crack dam 320 may be provided in a bar shape at regular intervals so as to surround the display portion AA in the bezel portion BA of the substrate. At this time, the bar-shaped plurality of crack prevention dams 320 may be arranged in at least one row. In addition, when the plurality of bar-shaped crack prevention dams 320 are arranged in two or more rows, they may be alternately arranged in a zigzag form.

한편, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(309) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 (305) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.Meanwhile, on the upper part of the interlayer insulating film 309 including the semiconductor layer contact hole (not shown), the gate wiring (not shown) intersects, defines the pixel region P, and data wiring (not shown); Power wiring (not shown) is formed spaced apart from this. In this case, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on a layer on which the gate wiring (not shown) is formed, that is, the gate insulating film 305 .

그리고, 상기 층간 절연막(309) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(303b, 303c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(311a) 및 드레인 전극(311b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(303)과 게이트 절연막(305) 및 게이트 전극(307)과 층간 절연막(309)과 서로 이격하며 형성된 상기 소스전극 (311a) 및 드레인 전극(311b)은 구동 박막 트랜지스터(미도시)를 이룬다.Further, in each driving region (not shown) and switching region (not shown) on the interlayer insulating film 309, the second regions 303b and 303c spaced apart from each other and exposed through the semiconductor layer contact hole (not shown) and A source electrode 311a and a drain electrode 311b are formed in contact with each other and made of the same second metal material as the data line (not shown). At this time, the semiconductor layer 303, the gate insulating film 305, the gate electrode 307, and the interlayer insulating film 309 sequentially stacked in the driving region (not shown) and the source electrode 311a formed spaced apart from each other, and The drain electrode 311b forms a driving thin film transistor (not shown).

한편, 상기 박막 트랜지스터(T)을 포함한 기판(301) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (312)이 형성되어 있다. 이때, 상기 패시베이션막(312)은 기판(301)의 표시부(AA)는 물론 베젤부(BA)에도 형성되어 있다. 특히, 상기 패시베이션막(312)는 상기 베젤부(BA)에 있는 크랙 방지댐(320)은 물론 이들 사이의 공간부에도 형성되어 있다. 이때, 상기 평탄화 막(313)으로는 절연물질, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다. Meanwhile, a passivation film 312 made of, for example, inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate 301 including the thin film transistor T. At this time, the passivation film 312 is formed on the bezel part BA as well as the display area AA of the substrate 301 . In particular, the passivation film 312 is formed not only in the crack prevention dam 320 in the bezel part BA, but also in the space between them. At this time, as the planarization layer 313, an insulating material, for example, an organic insulating material including photo-acyl is selected and used.

그리고, 상기 패시베이션막(312) 상부에는 평탄화 막(313)이 형성되어 있다. 이때, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(320) 상부의 패시베이션막(312) 위에 더미 평탄화 막(313a)이 형성되어 있다.A planarization layer 313 is formed on the passivation layer 312 . At this time, a dummy planarization layer 313a is formed on the passivation layer 312 above the crack prevention layer 320 formed on the bezel portion BA, which is the outer portion of the panel.

상기 기판(301)의 표시부에 대응하는 평탄화 막(313) 및 그 아래의 패시베이션막(312)에는 후속 공정에서 형성되는 애노드 전극인 제1 전극(317)이 상기 드레인 전극(311b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(315a)과 상기 접지배선(307b)을 노출시키는 접지배선 콘택홀(315b)이 형성되어 있다. A first electrode 317, which is an anode electrode formed in a subsequent process, electrically contacts the drain electrode 311b on the planarization film 313 corresponding to the display portion of the substrate 301 and the passivation film 312 thereunder. A drain contact hole 315a for exposing the ground wire 307b and a ground wire contact hole 315b for exposing the ground wire 307b are formed.

그리고, 상기 평탄화 막(313) 위로는 상기 드레인 콘택홀(315a)을 통해 상기 박막트랜지스터(T)의 드레인 전극(311b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(317)이 형성되어 있다. 이때, 상기 베젤부(BA)의 평탄화 막(313) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(327)의 저항값을 낮추기 위해 보조 전극패턴(319)이 형성되어 있다. Further, the first electrode is in contact with the drain electrode 311b of the thin film transistor T through the drain contact hole 315a on the planarization layer 313 and has a separate shape for each pixel region P. (317) is formed. At this time, an auxiliary electrode pattern 319 is formed on the flattening layer 313 of the bezel part BA to lower the resistance value of the second electrode 327, which is a cathode electrode formed in a subsequent process.

이는 상기 제2 전극(327)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(327)의 저항값을 낮추기 위해 보조 전극패턴(219)을 형성하여 상기 제2 전극(327)과 전기적으로 연결시켜 줌으로써 제2 전극(227)의 저항값을 낮출 수 있게 된다. This is because the second electrode 327 is formed of a transparent conductive material and has a large resistance value, which may cause problems in uniformly applying a constant current. By forming the electrode pattern 219 and electrically connecting it to the second electrode 327, the resistance value of the second electrode 227 can be lowered.

이때, 상기 보조 전극패턴(319)은 상기 제2 전극(327) 및 상기 접지배선 (307b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(319)은 접지배선 콘택홀(미도시, 도 7d의 115b 참조)을 통해 상기 접지배선(307b)과 전기적으로 연결된다. At this time, the auxiliary electrode pattern 319 is electrically connected to the second electrode 327 and the ground wire 307b. At this time, the auxiliary electrode pattern 319 is electrically connected to the ground wire 307b through a ground wire contact hole (not shown, see 115b in FIG. 7D).

그리고, 상기 제1 전극(317) 위로는 표시부(AA)의 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐(BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴(photo acryl)로 이루어진 뱅크 막(323)이 형성되어 있다. 이때, 상기 뱅크 막(323)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(317)의 테두리와 중첩되도록 형성되어 있으며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 그리고, 상기 뱅크 막(323)은 패널 외곽부인 베젤부(BA)에도 형성되어 있다. 특히, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(220) 상부에 형성된 더미 평탄화 막(313a) 상부에 더미 뱅크 막 (323a)이 적층되어 있다. In addition, an insulating material, for example, benzocyclobutene (BCB) or poly-imide (Poly- A bank film 323 made of imide or photo acryl is formed. At this time, the bank layer 323 is formed to overlap the edge of the first electrode 317 in a form surrounding each pixel area P, and the display area AA as a whole has a lattice shape having a plurality of openings. is fulfilling In addition, the bank film 323 is also formed on the bezel part BA, which is an outer portion of the panel. In particular, a dummy bank layer 323a is stacked on the dummy planarization layer 313a formed on the crack prevention layer 220 formed on the bezel portion BA, which is the outer portion of the panel.

그리고, 상기 뱅크 막(323)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(317) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(325)이 형성되어 있다. An organic light emitting layer 325 composed of an organic light emitting pattern (not shown) emitting red, green, and blue light is disposed above the first electrode 317 in each pixel region P surrounded by the bank film 323. is formed

이때, 상기 유기 발광층(325)은 유기 발광물질로 이루어진 단일 층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.At this time, the organic light emitting layer 325 may be composed of a single layer made of an organic light emitting material, or although not shown in the drawing, a hole injection layer, a hole transporting layer, and a light emitting layer are used to increase light emitting efficiency. It may be composed of multiple layers of an emitting material layer, an electron transporting layer, and an electron injection layer.

그리고, 상기 유기 발광층(325)과 상기 뱅크(323)를 포함한 기판 전면에는 제2 전극(327)이 형성되어 있다. 이때, 상기 제1 전극(317)과 제2 전극(327) 및 이들 두 전극(317, 327) 사이에 개재된 유기 발광층(325)은 유기전계 발광 다이오드 (E)를 이룬다. 이때, 상기 제2 전극(327)은 상기 보조 전극패턴(319)과 전기적으로 연결된다.A second electrode 327 is formed on the entire surface of the substrate including the organic emission layer 325 and the bank 323 . At this time, the first electrode 317 and the second electrode 327 and the organic light emitting layer 325 interposed between these two electrodes 317 and 327 form an organic light emitting diode (E). At this time, the second electrode 327 is electrically connected to the auxiliary electrode pattern 319 .

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (317)과 제2 전극(327)으로 소정의 전압이 인가되면, 제1 전극(317)으로부터 주입된 정공과 제2 전극(327)으로부터 제공된 전자가 유기발광층(325)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. Therefore, when a predetermined voltage is applied to the first electrode 317 and the second electrode 327 according to the selected color signal, the organic light emitting diode E receives holes injected from the first electrode 317 and the second electrode 317. Electrons provided from the electrode 327 are transported to the organic light emitting layer 325 to form excitons, and when these excitons transition from an excited state to a ground state, light is generated and emitted in the form of visible light.

이때, 발광된 빛은 투명한 제2 전극(327)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(300)는 임의의 화상을 구현하게 된다.At this time, since the emitted light passes through the transparent second electrode 327 and goes out, the organic light emitting device 300 implements an arbitrary image.

한편, 상기 제2 전극(327)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(329)이 형성되어 있다. 이때, 상기 제2 전극(327) 만으로는 상기 유기발광층(325)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(327) 위로 상기 제1 보호층(329)이 형성됨으로써 상기 유기발광층(325)으로의 수분 침투를 완전히 억제할 수 있게 된다. Meanwhile, a first protective layer 329 made of an insulating material, particularly an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate including the second electrode 327 . At this time, since moisture permeation into the organic light emitting layer 325 cannot be completely suppressed with only the second electrode 327, the first protective layer 329 is formed on the second electrode 327, thereby forming the organic light emitting layer. It becomes possible to completely suppress the penetration of moisture into (325).

그리고, 상기 제1 보호층(329) 상에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(331)이 형성되어 있다. 이때, 상기 유기막(331)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. An organic layer 331 made of a polymer organic material such as a polymer is formed on the first passivation layer 329 . At this time, as the polymer thin film constituting the organic layer 331, olefin-based polymers (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, etc. this can be used

상기 유기막(331) 및 제1 패시베이션막(329)을 포함한 기판 전면에는 상기 유기막(331)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층 (333)이 추가로 형성되어 있다. The entire surface of the substrate including the organic film 331 and the first passivation film 329 is coated with an insulating material, for example, silicon oxide (SiO 2 ) or a second protective layer 333 made of silicon nitride (SiNx) is additionally formed.

도면에는 도시하지 않았지만, 상기 제2 보호층(333)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)이 대향하여 위치하게 되는데, 상기 기판(301)과 보호 필름(미도시) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(301) 및 보호 필름(Barrier film)과 완전 밀착되어 개재되어 있다. Although not shown in the drawing, a protective film (not shown) is positioned opposite to the front surface of the substrate including the second protective layer 333 for encapsulation of the organic light emitting diode E, and the substrate 301 An adhesive (not shown) made of any one of a frit, an organic insulating material, and a polymer material that is transparent and has adhesive properties between the substrate 301 and the protective film (Barrier film) without an air layer between the protective film and the protective film (not shown) It is completely interposed with the .

이렇게 점착제(미도시)에 의해 상기 기판(301)과 보호필름(Barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자(300)가 구성된다. In this way, the substrate 301 and a barrier film (not shown) are fixed by an adhesive (not shown) to form a panel state, thereby configuring the organic light emitting device 300 according to another embodiment of the present invention. do.

이와 같이, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성하고 그 위에 더미 평탄화막과 더미 뱅크 막의 적층 구조를 추가로 형성함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.In this way, the organic light emitting device according to another embodiment of the present invention removes the inorganic film on the edge of the bezel part of the panel that may crack due to external impact, etc., as well as separates a part of the inorganic film on the bezel part to crack the crack. By forming a prevention dam and additionally forming a laminated structure of a dummy planarization film and a dummy bank film thereon, cracks due to external impact are prevented through the crack prevention dam, or even if a crack occurs, a plurality of Since the crack prevention dam is formed separately, propagation of the crack toward the display unit can be prevented in advance.

그리고, 본 발명은 기판의 베젤부에 무기질로 구성된 크랙 방지댐과 더미 평탄화막과 더미 뱅크 막의 적층 구조를 추가로 형성하여 외부 충격에 의한 크랙 발생을 미연에 방지하고 차단함으로써 크랙 발생으로 인한 불량을 저감시킬 수 있다. In addition, the present invention additionally forms a laminated structure of a crack prevention dam composed of inorganic materials, a dummy planarization film, and a dummy bank film in the bezel part of the substrate to prevent and block cracks caused by external shocks in advance, thereby preventing defects due to cracks. can reduce

또 한편, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자에 대해 도 10을 참조하여 설명하면 다음과 같다. Meanwhile, an organic light emitting device according to another embodiment of the present invention will be described with reference to FIG. 10 .

여기서, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자 제조방법은 본 발명의 일 실시 예에 따른 유기전계 발광소자 제조방법과 동일하므로, 이에 대한 설명은 생략하기로 한다.Here, since the organic light emitting device manufacturing method according to another embodiment of the present invention is the same as the organic light emitting device manufacturing method according to another embodiment of the present invention, a description thereof will be omitted.

도 10은 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도이다.10 is a cross-sectional view of an organic light emitting device according to another embodiment of the present invention.

도 10을 참조하면, 본 발명에 따른 유기전계 발광소자(400)는 기판(401)에는 표시부(AA)가 정의되어 있으며, 상기 표시부(AA) 외측으로 베젤부(BA)이 정의되어 있으며, 상기 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.Referring to FIG. 10, in the organic light emitting device 400 according to the present invention, a display portion AA is defined on a substrate 401, and a bezel portion BA is defined outside the display portion AA. The display area AA is provided with a plurality of pixel areas P defined as regions captured by a gate line (not shown) and a data line (not shown), and a power line parallel to the data line (not shown). (not shown) is provided.

상기 기판(401)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판과 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.The substrate 401, although not shown in the drawings, is composed of a glass substrate, a sacrificial layer formed on the glass substrate, and an organic film composed of an organic insulating material such as polyimide (PI). The substrate and the sacrificial layer are separated by laser irradiation after manufacturing the organic light emitting device.

그리고, 본 발명에서의 기판(401)은 유기 절연물질인 폴리이미드로 구성된 유기막을 의미한다. In the present invention, the substrate 401 means an organic film made of polyimide, which is an organic insulating material.

상기 기판(401) 전면에는 절연물질 예를 들면 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(402)이 형성되어 있다. 이때, 상기 버퍼층(402)을 후속 공정에서 형성되는 반도체층(403) 하부에 형성하는 이유는 상기 반도체층(203)의 결정화시에 상기 기판(401)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(203)의 특성 저하를 방지하기 위함이다. A buffer layer 402 made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the entire surface of the substrate 401 . At this time, the reason why the buffer layer 402 is formed below the semiconductor layer 403 formed in the subsequent process is that the semiconductor layer 203 is crystallized by the release of alkali ions from the inside of the substrate 401. This is to prevent deterioration of the characteristics of the semiconductor layer 203 .

그리고, 상기 버퍼층(402) 상부의 표시부(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(403a) 그리고 상기 제1 영역 (403a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(403b, 403c)으로 구성된 반도체층(403)이 형성되어 있다.In addition, each pixel region P in the display portion AA above the buffer layer 402 is made of pure polysilicon to correspond to the driving region (not shown) and the switching region (not shown), and the center thereof has a channel A semiconductor layer 403 composed of a first region 403a constituting , and second regions 403b and 403c doped with high-concentration impurities on both sides of the first region 403a is formed.

상기 반도체층(403)을 포함한 버퍼층 상에는 무기 절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(405)이 형성되어 있으며, 상기 게이트 절연막(405) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(403)의 제1 영역(403a)에 대응하여 게이트 전극 (407)이 형성되어 있다.A gate insulating film 405 made of silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the buffer layer including the semiconductor layer 403, and the driving region ( A gate electrode 407 is formed corresponding to the first region 403a of each semiconductor layer 403 in the (not shown) and the switching region (not shown).

그리고, 상기 게이트 절연막(405) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(407)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. A gate wiring (not shown) is formed above the gate insulating layer 405 and is connected to the gate electrode 407 formed in the switching region (not shown) and extends in one direction.

도면에 있어서는 상기 게이트 전극(407)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. 그리고, 상기 기판(401)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(407a) 및 접지배선(GND; 407b)이 형성된다.In the drawing, it is shown as an example that the gate electrode 407 and the gate wiring (not shown) have a single layer structure. Also, a gate driving circuit wiring (GIP) 407a and a ground wiring (GND) 407b are formed in the bezel part BA of the substrate 401 .

한편, 상기 게이트 전극(407)과 게이트 배선(미도시)을 포함한 기판(401)의 표시부(AA) 전면에는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(409)이 형성되어 있다. 이때, 상기 층간 절연막(409)과 그 하부의 게이트 절연막(405)에는 상기 각 반도체층(403)의 제1 영역(403a) 양 측면에 위치한 상기 제2 영역(403b, 403c) 각각을 노출시키는 소스영역 콘택홀(미도시, 도 7b의 110a 참조) 및 드레인영역 콘택홀(미도시, 도 7b의 110b 참조)이 형성되어 있다. Meanwhile, an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the display portion AA of the substrate 401 including the gate electrode 407 and the gate wiring (not shown). An interlayer insulating film 409 made of is formed. At this time, the interlayer insulating film 409 and the gate insulating film 405 therebelow have sources exposing each of the second regions 403b and 403c located on both sides of the first region 403a of each semiconductor layer 403. A region contact hole (not shown, see 110a in FIG. 7B) and a drain region contact hole (not shown, see 110b in FIG. 7B) are formed.

그리고, 상기 기판(401)의 베젤부(BA)에는 상기 층간 절연막(409)과 그 하부의 게이트 절연막(405) 및 버퍼층(402)으로 구성된 다수의 크랙 방지댐(420)이 일정 간격만큼 이격되어 형성되어 있다. 특히, 상기 크랙 방지댐(420)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(409)과 그 하부의 게이트 절연막(405) 및 버퍼층(402)으로 구성된 적층 구조가 제거된 지역이 존재한다. Further, in the bezel part BA of the substrate 401, a plurality of crack prevention dams 420 composed of the interlayer insulating film 409, the gate insulating film 405 thereunder, and the buffer layer 402 are spaced apart at regular intervals. is formed In particular, there is a certain space between the crack prevention dams 420, that is, a region where the stacked structure composed of the interlayer insulating film 409, the gate insulating film 405 and the buffer layer 402 thereunder is removed.

그리고, 상기 베젤부(BA)의 최외곽에 위치하는 패널 가장자리부(PE: panel edge)에는 이들 층간 절연막(409)과 그 하부의 게이트 절연막(405) 및 버퍼층 (402)으로 구성된 적층 구조가 제거된 상태의 기판(401) 만이 존재할 수 있다.In addition, a laminated structure composed of the interlayer insulating film 409, the gate insulating film 405 and the buffer layer 402 therebelow is removed from the panel edge (PE) located at the outermost part of the bezel part BA. Only the substrate 401 in a state of being may exist.

상기 베젤부(BA)에 있는 다수의 크랙 방지댐(420)은 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있으며, 적어도 하나 이상 형성될 수 있다. A plurality of anti-crack dams 420 in the bezel part BA are integrally arranged around the display part AA to surround the display part AA, and at least one of them may be formed.

그리고, 또 다른 실시 예로서, 상기 크랙 방지댐(420)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(420)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(420)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.Also, as another embodiment, the anti-crack dam 420 may be provided in a bar shape at regular intervals so as to surround the display portion AA in the bezel portion BA of the substrate. At this time, the plurality of bar-shaped crack prevention dams 420 may be arranged in at least one row. In addition, when the plurality of bar-shaped crack prevention dams 420 are arranged in two or more rows, they may be alternately arranged in a zigzag form.

한편, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(409) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 (405) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.Meanwhile, a data line (not shown) intersecting the gate line (not shown) and defining the pixel region P is provided on the upper portion of the interlayer insulating film 409 including the semiconductor layer contact hole (not shown); Power wiring (not shown) is formed spaced apart from this. In this case, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on the layer on which the gate wiring (not shown) is formed, that is, the gate insulating film 405 .

그리고, 상기 층간 절연막(409) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(403b, 403c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(411a) 및 드레인 전극(411b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(403)과 게이트 절연막(405) 및 게이트 전극(407)과 층간 절연막(409)과 서로 이격하며 형성된 상기 소스전극 (411a) 및 드레인 전극(411b)은 구동 박막 트랜지스터(미도시)를 이룬다.Further, in each driving region (not shown) and switching region (not shown) on the interlayer insulating film 409, the second regions 403b and 403c spaced apart from each other and exposed through the semiconductor layer contact hole (not shown) and A source electrode 411a and a drain electrode 411b are formed in contact with each other and made of the same second metal material as the data line (not shown). At this time, the semiconductor layer 403, the gate insulating film 405, the gate electrode 407, and the interlayer insulating film 409 sequentially stacked in the driving region (not shown) and the source electrode 411a formed spaced apart from each other, and The drain electrode 411b forms a driving thin film transistor (not shown).

도면에 있어서는 상기 데이터배선(미도시)과 소스전극(411a) 및 드레인 전극 (411b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.In the drawing, the data line (not shown), the source electrode 411a, and the drain electrode 411b all have a single-layer structure as an example, but these components may form a double-layer or triple-layer structure.

한편, 상기 박막 트랜지스터(T)을 포함한 기판(401) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (412)이 형성되어 있다. 이때, 상기 패시베이션막(412)은 기판(401)의 표시부(AA)는 물론 베젤부(BA)에도 형성되어 있다. 특히, 상기 패시베이션막(412)는 상기 베젤부(BA)에 있는 크랙 방지댐(420)은 물론 이들 사이의 공간부에도 형성되어 있다. Meanwhile, a passivation film 412 made of, for example, inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate 401 including the thin film transistor T. At this time, the passivation film 412 is formed on the bezel part BA as well as the display area AA of the substrate 401 . In particular, the passivation film 412 is formed not only in the crack prevention dam 420 in the bezel part BA, but also in the space between them.

그리고, 상기 패시베이션막(412) 상부에는 평탄화 막(413)이 형성되어 있다. 이때, 상기 평탄화 막(413)으로는 절연물질, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다. A planarization layer 413 is formed on the passivation layer 412 . At this time, as the planarization layer 413, an insulating material, for example, an organic insulating material including photo-acyl is selected and used.

상기 기판(401)의 표시부에 대응하는 평탄화 막(413) 및 그 아래의 패시베이션막(412)에는 후속 공정에서 형성되는 애노드 전극인 제1 전극(417)이 상기 드레인 전극(411b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(415a)과 상기 접지배선(407b)을 노출시키는 접지배선 콘택홀(415b)이 형성되어 있다. A first electrode 417, which is an anode electrode formed in a subsequent process, electrically contacts the drain electrode 411b on the planarization film 413 corresponding to the display portion of the substrate 401 and the passivation film 412 thereunder. A drain contact hole 415a for exposing the ground wire 407b and a ground wire contact hole 415b for exposing the ground wire 407b are formed.

그리고, 상기 평탄화 막(413) 위로는 상기 드레인 콘택홀(415a)을 통해 상기 박막트랜지스터(T)의 드레인 전극(411b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(417)이 형성되어 있다. 이때, 상기 베젤부(BA)의 평탄화 막(413) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(427)의 저항값을 낮추기 위해 보조 전극패턴(419)이 형성되어 있다. Further, the first electrode is in contact with the drain electrode 411b of the thin film transistor (T) through the drain contact hole 415a on the planarization layer 413 and has a separate form for each pixel region (P). (417) is formed. At this time, an auxiliary electrode pattern 419 is formed on the flattening layer 413 of the bezel part BA to lower the resistance value of the second electrode 427, which is a cathode electrode formed in a subsequent process.

이는 상기 제2 전극(427)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(427)의 저항값을 낮추기 위해 보조 전극패턴(419)을 형성하여 상기 제2 전극(427)과 전기적으로 연결시켜 줌으로써 제2 전극(427)의 저항값을 낮출 수 있게 된다. This is because the second electrode 427 is formed of a transparent conductive material and has a high resistance value, which may cause problems in uniformly applying a constant current. By forming the electrode pattern 419 and electrically connecting it to the second electrode 427, the resistance value of the second electrode 427 can be lowered.

이때, 상기 보조 전극패턴(419)은 상기 제2 전극(427) 및 상기 접지배선 (407b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(419)은 접지배선 콘택홀(미도시, 도 7d의 115b 참조)을 통해 상기 접지배선(407b)과 전기적으로 연결된다. At this time, the auxiliary electrode pattern 419 is electrically connected to the second electrode 427 and the ground wire 407b. At this time, the auxiliary electrode pattern 419 is electrically connected to the ground wire 407b through a ground wire contact hole (not shown, see 115b in FIG. 7D).

그리고, 상기 제1 전극(417) 위로는 표시부(AA)의 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐(BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴(photo acryl)로 이루어진 뱅크 막(423)이 형성되어 있다. 이때, 상기 뱅크 막(423)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(417)의 테두리와 중첩되도록 형성되어 있으며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 그리고, 상기 뱅크 막(423)은 패널 외곽부인 베젤부(BA)에도 형성되어 있다. 특히, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(220) 사이의 영역에 더미 뱅크 막(423a)이 형성되어 있다. In addition, an insulating material, for example, benzocyclobutene (BCB) or poly-imide (Poly- A bank film 423 made of imide or photo acryl is formed. At this time, the bank layer 423 is formed to overlap the edge of the first electrode 417 in a form surrounding each pixel area P, and the display area AA as a whole has a grid shape having a plurality of openings. is fulfilling In addition, the bank film 423 is also formed on the bezel part BA, which is an outer part of the panel. In particular, a dummy bank layer 423a is formed in a region between the crack prevention layer 220 formed on the bezel portion BA, which is the outer portion of the panel.

그리고, 상기 뱅크 막(423)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(417) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(425)이 형성되어 있다. An organic light emitting layer 425 composed of an organic light emitting pattern (not shown) emitting red, green, and blue light is disposed above the first electrode 417 in each pixel region P surrounded by the bank film 423. is formed

이때, 상기 유기 발광층(425)은 유기 발광물질로 이루어진 단일 층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.At this time, the organic light emitting layer 425 may be composed of a single layer made of an organic light emitting material, or although not shown in the drawing, a hole injection layer, a hole transporting layer, and a light emitting layer are used to increase light emitting efficiency. It may be composed of multiple layers of an emitting material layer, an electron transporting layer, and an electron injection layer.

그리고, 상기 유기 발광층(425)과 상기 뱅크(423)를 포함한 기판 전면에는 제2 전극(427)이 형성되어 있다. 이때, 상기 제1 전극(417)과 제2 전극(427) 및 이들 두 전극(417, 427) 사이에 개재된 유기 발광층(425)은 유기전계 발광 다이오드 (E)를 이룬다. 이때, 상기 제2 전극(427)은 상기 보조 전극패턴(419)과 전기적으로 연결된다.A second electrode 427 is formed on the entire surface of the substrate including the organic emission layer 425 and the bank 423 . At this time, the first electrode 417, the second electrode 427, and the organic light emitting layer 425 interposed between these two electrodes 417 and 427 form an organic light emitting diode (E). At this time, the second electrode 427 is electrically connected to the auxiliary electrode pattern 419 .

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (417)과 제2 전극(427)으로 소정의 전압이 인가되면, 제1 전극(417)으로부터 주입된 정공과 제2 전극(427)으로부터 제공된 전자가 유기발광층(425)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. Therefore, when a predetermined voltage is applied to the first electrode 417 and the second electrode 427 according to the selected color signal, the organic light emitting diode E receives holes injected from the first electrode 417 and the second electrode 417 and the second electrode 417. Electrons provided from the electrode 427 are transported to the organic light emitting layer 425 to form excitons, and when these excitons transition from an excited state to a ground state, light is generated and emitted in the form of visible light.

이때, 발광된 빛은 투명한 제2 전극(427)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(400)는 임의의 화상을 구현하게 된다.At this time, since the emitted light passes through the transparent second electrode 427 and goes out, the organic light emitting device 400 implements an arbitrary image.

한편, 상기 제2 전극(427)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(429)이 형성되어 있다. 이때, 상기 제2 전극(427) 만으로는 상기 유기발광층(425)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(427) 위로 상기 제1 보호층(429)이 형성됨으로서 상기 유기발광층(425)으로의 수분 침투를 완전히 억제할 수 있게 된다. Meanwhile, a first protective layer 429 made of an insulating material, particularly an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate including the second electrode 427 . At this time, since the permeation of moisture into the organic light emitting layer 425 cannot be completely suppressed with only the second electrode 427, the first protective layer 429 is formed on the second electrode 427, thereby forming the organic light emitting layer. It is possible to completely suppress moisture permeation into (425).

그리고, 상기 제1 보호층(429) 상에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(431)이 형성되어 있다. 이때, 상기 유기막(431)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. An organic layer 431 made of a polymer organic material such as a polymer is formed on the first passivation layer 429 . At this time, as the polymer thin film constituting the organic layer 431, olefin-based polymers (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, etc. this can be used

상기 유기막(431) 및 제1 패시베이션막(429)을 포함한 기판 전면에는 상기 유기막(431)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층 (433)이 추가로 형성되어 있다. On the entire surface of the substrate including the organic film 431 and the first passivation film 429, an insulating material, for example, an inorganic insulating material, silicon oxide (SiO 2 ) is used to block penetration of moisture through the organic film 431. ) or a second protective layer 433 made of silicon nitride (SiNx) is additionally formed.

도면에는 도시하지 않았지만, 상기 제2 보호층(433)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)이 대향하여 위치하게 되는데, 상기 기판(401)과 보호 필름(미도시) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(401) 및 보호 필름(Barrier film)과 완전 밀착되어 개재되어 있다. Although not shown in the drawing, a protective film (not shown) is positioned opposite to the front surface of the substrate including the second protective layer 433 for encapsulation of the organic light emitting diode E, and the substrate 401 An adhesive (not shown) made of any one of a frit, an organic insulating material, and a polymer material that is transparent and has adhesive properties between the substrate 401 and the barrier film without an air layer between the protective film and the protective film (not shown) It is completely interposed with the .

이렇게 점착제(미도시)에 의해 상기 기판(401)과 보호필름(Barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자(100)가 구성된다. In this way, the substrate 401 and a barrier film (not shown) are fixed by an adhesive (not shown) to form a panel state, thereby configuring the organic light emitting device 100 according to another embodiment of the present invention. do.

이와 같이, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성하고 이 크랙 방지댐 사이에 더미 뱅크 막을 추가로 형성함으로써 이 크랙 방지댐 및 더미 뱅크 막을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.In this way, the organic light emitting device according to another embodiment of the present invention removes the inorganic film on the edge of the bezel part of the panel that may crack due to external impact, etc., as well as separates a part of the inorganic film on the bezel part to crack the crack. By forming an anti-crack dam and additionally forming a dummy bank film between the anti-crack dams, cracks due to external impact are prevented through the anti-crack dam and the dummy bank film, or even if a crack occurs, a plurality of Since the crack prevention dam is formed separately, propagation of the crack toward the display unit can be prevented in advance.

그리고, 본 발명은 기판의 베젤부에 무기질로 구성된 크랙 방지댐과 더미 뱅크 막을 형성하여 외부 충격에 의한 크랙 발생을 미연에 방지하고 차단함으로써 크랙 발생으로 인한 불량을 저감시킬 수 있다. In addition, the present invention can reduce defects due to crack generation by forming a crack prevention dam made of inorganic material and a dummy bank film on the bezel part of the substrate to prevent and block the occurrence of cracks due to external impact.

또 한편, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자에 대해 도 11을 참조하여 설명하면 다음과 같다. Meanwhile, an organic light emitting device according to another embodiment of the present invention will be described with reference to FIG. 11 as follows.

여기서, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자 제조방법은 본 발명의 일 실시 예에 따른 유기전계 발광소자 제조방법과 동일하므로, 이에 대한 설명은 생략하기로 한다.Here, since the organic light emitting device manufacturing method according to another embodiment of the present invention is the same as the organic light emitting device manufacturing method according to another embodiment of the present invention, a description thereof will be omitted.

도 11은 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자의 단면도이다.11 is a cross-sectional view of an organic light emitting device according to another embodiment of the present invention.

도 11을 참조하면, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자 (500)는 기판(301)에는 표시부(AA)가 정의되어 있으며, 상기 표시부(AA) 외측으로 베젤부(BA)이 정의되어 있으며, 상기 표시부(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(P)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.Referring to FIG. 11 , in an organic light emitting device 500 according to another embodiment of the present invention, a display portion AA is defined on a substrate 301, and a bezel portion BA is formed outside the display portion AA. The display part AA is provided with a plurality of pixel areas P defined as regions captured by a gate line (not shown) and a data line (not shown), and the data line (not shown) Power wiring (not shown) is provided in parallel with.

상기 기판(501)은, 도면에는 도시하지 않았지만, 유리기판과 이 유리기판상에 형성된 희생층 및 폴리이미드(PI: polyimide)와 같은 유기 절연물질로 구성된 유기막으로 구성되는데, 이 유기막 하부의 유리기판과 희생층은 유기전계 발광소자를 제조한 이후에 레이저 조사에 의해 분리된다.Although not shown in the drawing, the substrate 501 is composed of a glass substrate, a sacrificial layer formed on the glass substrate, and an organic film composed of an organic insulating material such as polyimide (PI). The substrate and the sacrificial layer are separated by laser irradiation after manufacturing the organic light emitting device.

그리고, 본 발명에서의 기판(501)은 유기 절연물질인 폴리이미드로 구성된 유기막을 의미한다. In the present invention, the substrate 501 means an organic film made of polyimide, which is an organic insulating material.

상기 기판(501) 전면에는 절연물질 예를 들면 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(502)이 형성되어 있다. 이때, 상기 버퍼층(502)을 후속 공정에서 형성되는 반도체층(503) 하부에 형성하는 이유는 상기 반도체층(303)의 결정화시에 상기 기판(201)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 반도체층(503)의 특성 저하를 방지하기 위함이다. A buffer layer 502 made of an insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the entire surface of the substrate 501 . At this time, the reason why the buffer layer 502 is formed below the semiconductor layer 503 formed in a subsequent process is that the semiconductor layer 303 is crystallized by the release of alkali ions from the inside of the substrate 201. This is to prevent deterioration of the characteristics of the semiconductor layer 503 .

그리고, 상기 버퍼층(502) 상부의 표시부(AA) 내의 각 화소영역(P)에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리 실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 제1 영역(503a) 그리고 상기 제1 영역 (503a) 양 측면으로 고농도의 불순물이 도핑된 제2 영역(503b, 503c)으로 구성된 반도체층(503)이 형성되어 있다.In addition, each pixel region P in the display portion AA above the buffer layer 502 is made of pure polysilicon to correspond to the driving region (not shown) and the switching region (not shown), and the center thereof has a channel A semiconductor layer 503 composed of a first region 503a constituting , and second regions 503b and 503c doped with high-concentration impurities on both sides of the first region 503a is formed.

상기 반도체층(503)을 포함한 버퍼층 상에는 무기 절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 게이트 절연막(505)이 형성되어 있으며, 상기 게이트 절연막(505) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 반도체층(503)의 제1 영역(503a)에 대응하여 게이트 전극 (507)이 형성되어 있다.A gate insulating film 505 made of silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the buffer layer including the semiconductor layer 503, and the driving region ( Gate electrodes 507 are formed to correspond to the first regions 503a of the respective semiconductor layers 503 in the (not shown) and switching regions (not shown).

그리고, 상기 게이트 절연막(505) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(507)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. A gate wiring (not shown) is formed above the gate insulating film 505 and is connected to the gate electrode 507 formed in the switching region (not shown) and extends in one direction.

도면에 있어서는 상기 게이트 전극(507)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다. 그리고, 상기 기판(501)의 베젤부(BA)에는 게이트 구동회로배선(GIP)(507a) 및 접지배선(GND; 507b)이 형성된다.In the drawings, it is shown as an example that the gate electrode 507 and the gate wiring (not shown) have a single layer structure. In addition, a gate driving circuit wiring (GIP) 507a and a ground wiring (GND) 507b are formed in the bezel part BA of the substrate 501 .

한편, 상기 게이트 전극(507)과 게이트 배선(미도시)을 포함한 기판(501)의 표시부(AA) 전면에는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(509)이 형성되어 있다. 이때, 상기 층간 절연막(509)과 그 하부의 게이트 절연막(505)에는 상기 각 반도체층(503)의 제1 영역(503a) 양 측면에 위치한 상기 제2 영역(503b,503c) 각각을 노출시키는 소스영역 콘택홀(미도시, 도 7b의 110a 참조) 및 드레인영역 콘택홀(미도시, 도 7b의 110b 참조)이 형성되어 있다. Meanwhile, an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the display portion AA of the substrate 501 including the gate electrode 507 and the gate wiring (not shown). An interlayer insulating film 509 made of is formed. In this case, the interlayer insulating film 509 and the gate insulating film 505 below the source expose each of the second regions 503b and 503c located on both sides of the first region 503a of each semiconductor layer 503. A region contact hole (not shown, see 110a in FIG. 7B) and a drain region contact hole (not shown, see 110b in FIG. 7B) are formed.

그리고, 상기 기판(501)의 베젤부(BA)에는 상기 층간 절연막(509)과 그 하부의 게이트 절연막(505) 및 버퍼층(502)으로 구성된 다수의 크랙 방지댐(520)이 일정 간격만큼 이격되어 형성되어 있다. 특히, 상기 크랙 방지댐(520)들 사이에는 일정한 공간부, 즉 이들 층간 절연막(509)과 그 하부의 게이트 절연막(505) 및 버퍼층(502)으로 구성된 적층 구조가 제거된 지역이 존재한다. Further, in the bezel part BA of the substrate 501, a plurality of crack prevention dams 520 composed of the interlayer insulating film 509, the gate insulating film 505, and the buffer layer 502 thereunder are spaced apart at regular intervals. is formed In particular, there is a certain space between the crack prevention dams 520, that is, a region where the stacked structure composed of the interlayer insulating film 509 and the gate insulating film 505 and the buffer layer 502 thereunder is removed.

그리고, 상기 베젤부(BA)의 최외곽에 위치하는 패널 가장자리부(PE: panel edge)에는 이들 층간 절연막(509)과 그 하부의 게이트 절연막(505) 및 버퍼층 (502)으로 구성된 적층 구조가 제거된 상태의 기판(501) 만이 존재할 수 있다.In addition, the laminated structure composed of the interlayer insulating film 509, the gate insulating film 505 and the buffer layer 502 thereunder is removed from the panel edge (PE) located at the outermost part of the bezel part BA. Only the substrate 501 may exist.

상기 베젤부(BA)에 있는 다수의 크랙 방지댐(520)은 표시부(AA)의 둘레에 이 표시부(AA)를 감싸도록 일체로 배열되어 있으며, 적어도 하나 이상 형성될 수 있다. A plurality of crack prevention dams 520 in the bezel part BA are integrally arranged around the display part AA to surround the display part AA, and at least one of them may be formed.

그리고, 또 다른 실시 예로서, 상기 크랙 방지댐(520)은 기판의 베젤부(BA)에 표시부(AA)를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비될 수도 있다. 이때, 상기 바 형태의 다수의 크랙 방지댐(520)은 적어도 1열 이상으로 배열될 수 있다. 그리고, 상기 바 형태의 다수의 크랙 방지댐(520)은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열될 수 있다.Also, as another embodiment, the crack prevention dam 520 may be provided in a bar shape at regular intervals so as to surround the display portion AA in the bezel portion BA of the substrate. At this time, the bar-shaped plurality of crack prevention dams 520 may be arranged in at least one row. In addition, when the plurality of bar-shaped crack prevention dams 520 are arranged in two or more rows, they may be alternately arranged in a zigzag form.

한편, 상기 반도체층 콘택홀(미도시)을 포함하는 상기 층간 절연막(509) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하며 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 (305) 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.Meanwhile, on the upper part of the interlayer insulating film 509 including the semiconductor layer contact hole (not shown), the gate wiring (not shown) intersects, defines the pixel region P, and data wiring (not shown); Power wiring (not shown) is formed spaced apart from this. In this case, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on a layer on which the gate wiring (not shown) is formed, that is, the gate insulating film 305 .

그리고, 상기 층간 절연막(509) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 반도체층 콘택홀(미도시)을 통해 노출된 상기 제2 영역(503b, 503c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(511a) 및 드레인 전극(511b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 반도체층(503)과 게이트 절연막(505) 및 게이트 전극(507)과 층간 절연막(309)과 서로 이격하며 형성된 상기 소스전극 (511a) 및 드레인 전극(511b)은 구동 박막 트랜지스터(미도시)를 이룬다.Further, in each driving region (not shown) and switching region (not shown) on the interlayer insulating film 509, the second regions 503b and 503c spaced apart from each other and exposed through the semiconductor layer contact hole (not shown) and A source electrode 511a and a drain electrode 511b are formed in contact with each other and made of the same second metal material as the data line (not shown). At this time, the semiconductor layer 503, the gate insulating film 505, the gate electrode 507, and the interlayer insulating film 309 sequentially stacked in the driving region (not shown) and the source electrode 511a formed spaced apart from each other, and The drain electrode 511b forms a driving thin film transistor (not shown).

한편, 상기 박막 트랜지스터(T)을 포함한 기판(501) 전면에는 예를 들어 무기 절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 구성된 패시베이션막 (512)이 형성되어 있다. 이때, 상기 패시베이션막(512)은 기판(501)의 표시부(AA)는 물론 베젤부(BA)에도 형성되어 있다. 특히, 상기 패시베이션막(512)는 상기 베젤부(BA)에 있는 크랙 방지댐(520)은 물론 이들 사이의 공간부에도 형성되어 있다. 이때, 상기 평탄화 막(513)으로는 절연물질, 예를 들어 포토 아크릴(Photo-Acyl)을 포함하는 유기기 절연물질 중에서 어느 하나를 선택하여 사용한다. Meanwhile, a passivation film 512 made of, for example, inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate 501 including the thin film transistor T. At this time, the passivation film 512 is formed not only on the display portion AA of the substrate 501 but also on the bezel portion BA. In particular, the passivation film 512 is formed not only in the crack prevention dam 520 in the bezel part BA, but also in the space between them. At this time, as the planarization layer 513, an insulating material, for example, an organic insulating material including photo-acyl is selected and used.

그리고, 상기 패시베이션막(512) 상부에는 평탄화 막(513)이 형성되어 있다. 이때, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(520) 사이의 패시베이션막(512) 위에 더미 평탄화 막(513a)이 형성되어 있다.A planarization layer 513 is formed on the passivation layer 512 . At this time, a dummy planarization layer 513a is formed on the passivation layer 512 between the crack prevention layers 520 formed on the bezel portion BA, which is the outer portion of the panel.

상기 기판(501)의 표시부에 대응하는 평탄화 막(513) 및 그 아래의 패시베이션막(512)에는 후속 공정에서 형성되는 애노드 전극인 제1 전극(517)이 상기 드레인 전극(511b)과 전기적으로 접촉시키기 위한 드레인 콘택홀(미도시)과 상기 접지배선(507b)을 노출시키는 접지배선 콘택홀(미도시)이 형성되어 있다. A first electrode 517, which is an anode electrode formed in a subsequent process, electrically contacts the drain electrode 511b on the planarization film 513 corresponding to the display portion of the substrate 501 and the passivation film 512 thereunder. A drain contact hole (not shown) for exposing the ground wire 507b and a ground wire contact hole (not shown) for exposing the ground wire 507b are formed.

그리고, 상기 평탄화 막(513) 위로는 상기 드레인 콘택홀을 통해 상기 박막트랜지스터(T)의 드레인 전극(511b)과 접촉되며, 각 화소영역(P) 별로 분리된 형태를 가지는 제1 전극(517)이 형성되어 있다. 이때, 상기 베젤부(BA)의 평탄화 막(513) 위로는 후속 공정에서 형성되는 캐소드 전극인 제2 전극(527)의 저항값을 낮추기 위해 보조 전극패턴(519)이 형성되어 있다. And, on the planarization layer 513, a first electrode 517 is in contact with the drain electrode 511b of the thin film transistor T through the drain contact hole and has a form separated for each pixel region P. this is formed At this time, an auxiliary electrode pattern 519 is formed on the flattening layer 513 of the bezel part BA to lower the resistance value of the second electrode 527, which is a cathode electrode formed in a subsequent process.

이는 상기 제2 전극(527)이 투명 도전물질로 형성되어 있어 저항값이 크기 때문에 일정한 전류를 균일하게 인가함에 있어 문제가 될 수 있기 때문에, 이러한 제2 전극(527)의 저항값을 낮추기 위해 보조 전극패턴(519)을 형성하여 상기 제2 전극(527)과 전기적으로 연결시켜 줌으로써 제2 전극(527)의 저항값을 낮출 수 있게 된다. This may be a problem in uniformly applying a constant current because the second electrode 527 is formed of a transparent conductive material and has a large resistance value. By forming the electrode pattern 519 and electrically connecting it to the second electrode 527, the resistance value of the second electrode 527 can be lowered.

이때, 상기 보조 전극패턴(519)은 상기 제2 전극(527) 및 상기 접지배선 (507b)과 전기적으로 연결되어 있다. 이때, 상기 보조전극패턴(519)은 접지배선 콘택홀(미도시, 도 7d의 115b 참조)을 통해 상기 접지배선(507b)과 전기적으로 연결된다. At this time, the auxiliary electrode pattern 519 is electrically connected to the second electrode 527 and the ground wire 507b. At this time, the auxiliary electrode pattern 519 is electrically connected to the ground wire 507b through a ground wire contact hole (not shown, see 115b in FIG. 7D).

그리고, 상기 제1 전극(517) 위로는 표시부(AA)의 각 화소영역(P)의 경계부 및 베젤부(BA)에는 절연물질 특히 예를 들어 벤소사이클로부텐(BCB), 폴리 이미드 (Poly -Imide) 또는 포토아크릴(photo acryl)로 이루어진 뱅크 막(523)이 형성되어 있다. 이때, 상기 뱅크 막(523)은 각 화소영역(P)을 둘러싸는 형태로 상기 제1 전극(517)의 테두리와 중첩되도록 형성되어 있으며, 표시부(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. 그리고, 상기 뱅크 막(523)은 패널 외곽부인 베젤부(BA)에도 형성되어 있다. 특히, 상기 패널 외곽부인 베젤부(BA)에 형성된 크랙 방지막(520) 사이에 형성된 더미 평탄화 막(513a) 상부에 더미 뱅크 막 (523a)이 적층되어 있다. In addition, an insulating material, for example, benzocyclobutene (BCB) or poly-imide (Poly- A bank film 523 made of imide or photo acryl is formed. At this time, the bank layer 523 is formed to overlap the edge of the first electrode 517 in a form surrounding each pixel area P, and the display area AA as a whole has a lattice shape having a plurality of openings. is fulfilling In addition, the bank film 523 is also formed on the bezel part BA, which is an outer part of the panel. In particular, a dummy bank layer 523a is stacked on the dummy planarization layer 513a formed between the crack prevention layers 520 formed on the bezel portion BA, which is the outer portion of the panel.

그리고, 상기 뱅크 막(523)으로 둘러싸인 각 화소영역(P) 내의 상기 제1 전극(517) 위로는 각각 적, 녹 및 청색을 발광하는 유기발광 패턴(미도시)으로 구성된 유기 발광층(525)이 형성되어 있다. An organic light emitting layer 525 composed of an organic light emitting pattern (not shown) emitting red, green, and blue light is disposed above the first electrode 517 in each pixel region P surrounded by the bank film 523. is formed

이때, 상기 유기 발광층(525)은 유기 발광물질로 이루어진 단일 층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.At this time, the organic light emitting layer 525 may be composed of a single layer made of an organic light emitting material, or although not shown in the drawing, a hole injection layer, a hole transporting layer, and a light emitting layer are used to increase light emitting efficiency. It may be composed of multiple layers of an emitting material layer, an electron transporting layer, and an electron injection layer.

그리고, 상기 유기 발광층(525)과 상기 뱅크 막(523)을 포함한 기판 전면에는 제2 전극(527)이 형성되어 있다. 이때, 상기 제1 전극(517)과 제2 전극(527) 및 이들 두 전극(517, 527) 사이에 개재된 유기 발광층(525)은 유기전계 발광 다이오드(E)를 이룬다. 이때, 상기 제2 전극(527)은 상기 보조 전극패턴(519)과 전기적으로 연결된다.A second electrode 527 is formed on the entire surface of the substrate including the organic emission layer 525 and the bank layer 523 . At this time, the first electrode 517 and the second electrode 527 and the organic light emitting layer 525 interposed between the two electrodes 517 and 527 form an organic light emitting diode (E). At this time, the second electrode 527 is electrically connected to the auxiliary electrode pattern 519 .

따라서, 상기 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극 (517)과 제2 전극(527)으로 소정의 전압이 인가되면, 제1 전극(517)으로부터 주입된 정공과 제2 전극(527)으로부터 제공된 전자가 유기발광층(525)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. Therefore, when a predetermined voltage is applied to the first electrode 517 and the second electrode 527 according to the selected color signal, the organic light emitting diode E receives holes injected from the first electrode 517 and the second electrode 517. Electrons provided from the electrode 527 are transported to the organic light emitting layer 525 to form excitons, and when these excitons transition from an excited state to a ground state, light is generated and emitted in the form of visible light.

이때, 발광된 빛은 투명한 제2 전극(527)을 통과하여 외부로 나가게 되므로, 유기전계 발광소자(500)는 임의의 화상을 구현하게 된다.At this time, since the emitted light passes through the transparent second electrode 527 and goes out, the organic light emitting device 500 implements an arbitrary image.

한편, 상기 제2 전극(527)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1 보호층(529)이 형성되어 있다. 이때, 상기 제2 전극(527) 만으로는 상기 유기발광층(525)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(327) 위로 상기 제1 보호층(529)이 형성됨으로써 상기 유기발광층(525)으로의 수분 침투를 완전히 억제할 수 있게 된다. Meanwhile, a first protective layer 529 made of an insulating material, particularly an inorganic insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiNx) is formed on the entire surface of the substrate including the second electrode 527 . At this time, since the penetration of moisture into the organic light emitting layer 525 cannot be completely suppressed with only the second electrode 527, the first protective layer 529 is formed on the second electrode 327, thereby forming the organic light emitting layer. Moisture permeation into 525 can be completely suppressed.

그리고, 상기 제1 보호층(529) 상에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(531)이 형성되어 있다. 이때, 상기 유기막(531)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. An organic layer 531 made of a polymer organic material such as a polymer is formed on the first passivation layer 529 . At this time, as the polymer thin film constituting the organic layer 531, an olefin-based polymer (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, etc. this can be used

상기 유기막(531) 및 제1 패시베이션막(529)을 포함한 기판 전면에는 상기 유기막(531)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제2 보호층 (333)이 추가로 형성되어 있다. The entire surface of the substrate including the organic layer 531 and the first passivation layer 529 is coated with an insulating material, for example, silicon oxide (SiO 2 ), an inorganic insulating material, to block penetration of moisture through the organic layer 531 ) or a second protective layer 333 made of silicon nitride (SiNx) is additionally formed.

도면에는 도시하지 않았지만, 상기 제2 보호층(533)을 포함한 기판 전면에는 상기 유기발광 다이오드(E)의 인캡슐레이션을 위해 보호 필름(미도시)이 대향하여 위치하게 되는데, 상기 기판(501)과 보호 필름(미도시) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(501) 및 보호 필름(Barrier film)과 완전 밀착되어 개재되어 있다. Although not shown in the drawing, a protective film (not shown) is positioned opposite to the front surface of the substrate including the second protective layer 533 for encapsulation of the organic light emitting diode E, and the substrate 501 An adhesive (not shown) made of any one of a frit, an organic insulating material, and a polymer material that is transparent and has adhesive properties between the substrate 501 and the protective film (Barrier film) without an air layer between the protective film and the protective film (not shown) It is fully interposed and interposed with.

이렇게 점착제(미도시)에 의해 상기 기판(501)과 보호필름(Barrier film) (미도시)이 고정되어 패널 상태를 이룸으로써 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자(300)가 구성된다. In this way, the substrate 501 and a barrier film (not shown) are fixed by an adhesive (not shown) to form a panel state, thereby configuring the organic light emitting device 300 according to another embodiment of the present invention. do.

이와 같이, 본 발명의 또 다른 실시 예에 따른 유기전계 발광소자는 외부 충격 등에 의해 크랙이 발생할 수 있는 패널의 베젤부 가장자리부에 있는 무기막을 제거함은 물론 베젤부에 있는 무기막 일부를 분리하여 크랙 방지댐을 형성하고 이 크랙 방지댐 사이에 더미 평탄화막과 더미 뱅크 막의 적층 구조를 추가로 형성함으로써 이 크랙 방지댐을 통해 외부 충격에 의한 크랙이 발생하는 것을 방지하거나, 또는 크랙이 발생하더라도 베젤부에 있는 다수의 크랙 방지댐이 분리 형성되어 있음으로써 크랙이 표시부쪽으로 전파되는 것을 미연에 차단할 수 있다.In this way, the organic light emitting device according to another embodiment of the present invention removes the inorganic film on the edge of the bezel part of the panel that may crack due to external impact, etc., as well as separates a part of the inorganic film on the bezel part to crack the crack. By forming an anti-crack dam and additionally forming a laminated structure of a dummy flattening film and a dummy bank film between the anti-crack dams, cracks due to external impact are prevented through the anti-crack dam, or even if a crack occurs, the bezel part Since a plurality of crack prevention dams are formed separately, propagation of cracks toward the display unit can be prevented in advance.

그리고, 본 발명은 기판의 베젤부에 무기질로 구성된 크랙 방지댐과 더미 평탄화막과 더미 뱅크 막의 적층 구조를 추가로 형성하여 외부 충격에 의한 크랙 발생을 미연에 방지하고 차단함으로써 크랙 발생으로 인한 불량을 저감시킬 수 있다. In addition, the present invention additionally forms a laminated structure of a crack prevention dam composed of inorganic materials, a dummy planarization film, and a dummy bank film in the bezel part of the substrate to prevent and block cracks caused by external shocks in advance, thereby preventing defects due to cracks. can reduce

한편, 본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Meanwhile, those skilled in the art to which the present invention pertains will be able to understand that the above-described present invention can be implemented in other specific forms without changing the technical spirit or essential characteristics thereof.

그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, it should be understood that the embodiments described above are illustrative in all respects and not limiting. The scope of the present invention is indicated by the following claims rather than the detailed description above, and all changes or modifications derived from the meaning and scope of the claims and equivalent concepts should be construed as being included in the scope of the present invention. do.

101: 기판 102: 버퍼층
105: 게이트 절연막 109: 층간 절연막
112: 패시베이션막 113: 평탄화막
120, 120a: 크랙 방지댐 AA: 표시부
BA: 베젤부 PE: 패널 가장자리부101: substrate 102: buffer layer
105: gate insulating film 109: interlayer insulating film
112: passivation film 113: planarization film
120, 120a: crack prevention dam AA: display unit
BA: bezel part PE: panel edge part

Claims (18)

다수의 화소영역을 포함하는 표시부와 이 표시부 외측으로 베젤부가 정의된 기판;
상기 기판의 표시부에 구비된 다수의 박막 트랜지스터;
상기 기판의 베젤부에 구비되고, 하부면이 상기 기판과 접촉하는 크랙 방지댐;
상기 다수의 박막 트랜지스터와 크랙 방지댐을 포함한 기판 전면에 구비된 패시베이션막;
상기 패시베이션막 상에 구비되고 상기 박막 트랜지스터의 드레인 전극을 노출시키는 평탄화막;
상기 드레인 전극과 접속되는 제1 전극;
상기 평탄화막 및 제1 전극의 일부 상에 구비되고 각 화소영역을 분할하는 뱅크막;
상기 뱅크막 사이의 제1 전극 상에 구비된 유기발광층;
상기 유기발광층 상에 구비된 제2 전극;
상기 제2 전극 상에 위치하고, 상기 기판의 상기 베젤부 상으로 연장하는 제1 보호층;
상기 제1 보호층 상에 위치하는 유기막; 및
상기 유기막 상에 위치하고, 상기 베젤부 상에서 상기 제1 보호층과 접촉하는 제2 보호층을 포함하되,
상기 크랙 방지댐은 상기 제1 보호층 및 상기 제2 보호층과 이격되는 유기전계 발광소자.a substrate including a display unit including a plurality of pixel areas and a bezel unit defined outside the display unit;
a plurality of thin film transistors provided on the display portion of the substrate;
a crack prevention dam provided on the bezel part of the substrate and having a lower surface in contact with the substrate;
a passivation film provided on the entire surface of the substrate including the plurality of thin film transistors and the crack prevention dam;
a planarization layer provided on the passivation layer and exposing a drain electrode of the thin film transistor;
a first electrode connected to the drain electrode;
a bank film provided on a portion of the planarization film and the first electrode and dividing each pixel area;
an organic light emitting layer provided on the first electrode between the bank layers;
a second electrode provided on the organic light emitting layer;
a first protective layer positioned on the second electrode and extending onto the bezel part of the substrate;
an organic layer positioned on the first passivation layer; and
A second protective layer disposed on the organic film and contacting the first protective layer on the bezel part,
The crack prevention dam is an organic light emitting device spaced apart from the first protective layer and the second protective layer. 제1 항에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 일체로 구비된 유기전계 발광소자.The organic light emitting device of claim 1 , wherein the crack prevention dam is integrally provided with a bezel part of the substrate to surround the display part. 제2 항에 있어서, 상기 크랙 방지댐은 적어도 하나 이상인 유기전계 발광소자.The organic light emitting device according to claim 2, wherein the crack prevention dam is at least one. 제1 항에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 구비된 유기전계 발광소자.The organic light emitting device of claim 1 , wherein a plurality of crack prevention dams are provided at regular intervals in a bar shape so as to surround the display unit in a bezel part of the substrate. 제4 항에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 적어도 1열 이상으로 배열된 유기전계 발광소자.The organic light emitting device of claim 4, wherein the plurality of bar-shaped crack prevention dams are arranged in at least one row. 제5 항에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 2열 이상으로 배열된 경우에, 지그 재그 형태로 서로 엇갈리게 배열된 유기전계 발광소자.The organic electroluminescent device of claim 5, wherein the plurality of bar-shaped crack prevention dams are alternately arranged in a zigzag form when arranged in two or more rows. 제1 항에 있어서, 상기 크랙 방지댐은 무기 절연물질로 이루어진 버퍼층과 게이트 절연막 및 층간 절연막의 적층 구조인 유기전계 발광소자.The organic electroluminescent device according to claim 1, wherein the crack prevention dam has a stacked structure of a buffer layer made of an inorganic insulating material, a gate insulating film, and an interlayer insulating film. 제1 항에 있어서, 상기 크랙 방지댐 상부에 더미 뱅크막이 구비되거나, 또는 더미 평탄화막과 더미 뱅크막의 적층 구조가 구비된 유기전계 발광소자.The organic light emitting device of claim 1 , wherein a dummy bank layer is provided on the crack prevention dam, or a stacked structure of a dummy planarization layer and a dummy bank layer is provided. 제1 항에 있어서, 상기 크랙 방지댐 사이의 영역에 더미 뱅크막이 구비되거나 또는, 더미 평탄화막 및 더미 뱅크막의 적층 구조가 구비된 유기전계 발광소자.The organic light emitting device of claim 1 , wherein a dummy bank layer is provided in a region between the crack prevention dams or a stacked structure of a dummy planarization layer and a dummy bank layer is provided. 다수의 화소영역을 포함하는 표시부와 이 표시부 외측으로 베젤부가 정의된 기판을 제공하는 단계;
상기 기판의 표시부에 다수의 박막 트랜지스터를 형성하는 단계;
상기 기판의 베젤부에 상기 기판과 접촉하는 크랙 방지댐을 형성하는 단계;
상기 다수의 박막 트랜지스터와 크랙 방지댐을 포함한 기판 전면에 패시베이션막을 형성하는 단계;
상기 패시베이션막 상에 평탄화막을 형성하는 단계;
상기 평탄화막 및 그 하부의 패시베이션막에 상기 박막 트랜지스터들의 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계;
상기 드레인 전극을 통해 상기 드레인 전극과 접속되는 제1 전극을 형성하는 단계;
상기 평탄화막 및 제1 전극의 일부 상에 각 화소영역을 분할하는 뱅크막을 형성하는 단계;
상기 뱅크막 사이의 제1 전극 상에 유기발광층을 형성하는 단계;
상기 유기발광층은 물론 뱅크막 전면에 제2 전극을 형성하는 단계;
상기 제2 전극 상에 제1 보호층을 형성하는 단계;
상기 제1 보호층 상에 유기막을 형성하는 단계;
상기 유기막 상에 제2 보호층을 형성하는 단계를 포함하되,
상기 제2 보호층은 상기 기판의 상기 베젤부 상에서 상기 제1 보호층과 접촉하고,
상기 크랙 방지댐은 상기 제1 보호층 및 상기 제2 보호층의 외측에 형성되는 유기전계 발광소자 제조방법.providing a substrate including a display unit including a plurality of pixel areas and a bezel unit defined outside the display unit;
forming a plurality of thin film transistors on the display portion of the substrate;
Forming a crack prevention dam in contact with the substrate on the bezel part of the substrate;
forming a passivation film on the entire surface of the substrate including the plurality of thin film transistors and the crack prevention dam;
forming a planarization film on the passivation film;
forming drain contact holes exposing drain electrodes of the thin film transistors in the planarization layer and the passivation layer thereunder;
forming a first electrode connected to the drain electrode through the drain electrode;
forming a bank film dividing each pixel area on a portion of the planarization film and the first electrode;
forming an organic light emitting layer on the first electrode between the bank layers;
forming a second electrode on the entire surface of the organic emission layer as well as the bank film;
forming a first protective layer on the second electrode;
forming an organic layer on the first passivation layer;
Forming a second protective layer on the organic layer,
The second protective layer contacts the first protective layer on the bezel part of the substrate;
The crack prevention dam is formed on the outside of the first passivation layer and the second passivation layer. 제10 항에 있어서,
상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 일체로 형성하는 유기전계 발광소자 제조방법.According to claim 10,
The method of manufacturing an organic light emitting device in which the crack prevention dam is integrally formed to surround the display portion of the bezel portion of the substrate. 제10 항에 있어서, 상기 크랙 방지댐은 적어도 하나 이상 형성하는 유기전계 발광소자 제조방법.11. The method of claim 10, wherein at least one anti-crack dam is formed. 제10 항에 있어서, 상기 크랙 방지댐은 기판의 베젤부에 상기 표시부를 감싸도록 바(bar) 형태로 다수 개가 일정 간격을 두고 배열되는 유기전계 발광소자 제조방법.11 . The method of claim 10 , wherein a plurality of the crack prevention dams are arranged in a bar shape at regular intervals so as to surround the display unit in a bezel unit of the substrate. 제13 항에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 적어도 1열 이상으로 배열되는 유기전계 발광소자 제조방법.The method of claim 13, wherein the plurality of bar-shaped crack prevention dams are arranged in at least one row. 제14 항에 있어서, 상기 바 형태의 다수의 크랙 방지댐은 2열 이상으로 배열된 경우에 지그재그 형태로 서로 엇갈리게 배열되는 유기전계 발광소자 제조방법.15. The method of claim 14, wherein the plurality of bar-shaped crack prevention dams are alternately arranged in a zigzag pattern when arranged in two or more rows. 제10 항에 있어서, 상기 크랙 방지댐은 무기 절연물질로 이루어진 버퍼층과 게이트 절연막 및 층간 절연막의 적층 구조인 유기전계 발광소자 제조방법.11. The method of claim 10, wherein the crack prevention dam has a stacked structure of a buffer layer made of an inorganic insulating material, a gate insulating film, and an interlayer insulating film. 제10 항에 있어서, 상기 크랙 방지댐 상부에 더미 뱅크막을 형성하거나, 또는 더미 평탄화막과 더미 뱅크막의 적층 구조를 더 형성하는 유기전계 발광소자 제조방법.11. The method of claim 10, wherein a dummy bank layer is formed on the crack prevention dam, or a stacked structure of a dummy planarization layer and a dummy bank layer is further formed. 제10 항에 있어서, 상기 크랙 방지댐 사이의 영역에 더미 뱅크막이 형성하거나 또는, 더미 평탄화막 및 더미 뱅크막의 적층 구조를 형성하는 유기전계 발광소자 제조방법.11. The method of claim 10, wherein a dummy bank layer is formed in a region between the crack prevention dams or a stacked structure of a dummy planarization layer and a dummy bank layer is formed.
KR1020150191531A 2015-12-31 2015-12-31 Organic electroluminescent device and method for fabricating the same KR102522533B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191531A KR102522533B1 (en) 2015-12-31 2015-12-31 Organic electroluminescent device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191531A KR102522533B1 (en) 2015-12-31 2015-12-31 Organic electroluminescent device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20170080224A KR20170080224A (en) 2017-07-10
KR102522533B1 true KR102522533B1 (en) 2023-04-17

Family

ID=59356010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191531A KR102522533B1 (en) 2015-12-31 2015-12-31 Organic electroluminescent device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR102522533B1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102394984B1 (en) * 2017-09-04 2022-05-06 삼성디스플레이 주식회사 Display device and manufacturing method of the same
KR102441783B1 (en) * 2017-12-05 2022-09-08 삼성디스플레이 주식회사 Display device and manufacturing method thereof
US10693104B2 (en) 2017-12-26 2020-06-23 Sakai Display Products Corporation Organic electroluminescent device and method for producing same
KR102538983B1 (en) 2018-01-11 2023-06-02 삼성디스플레이 주식회사 Organic light emitting display device
KR102581675B1 (en) * 2018-04-06 2023-09-22 삼성디스플레이 주식회사 Display device
KR102554738B1 (en) * 2018-07-17 2023-07-11 엘지디스플레이 주식회사 Organic light emitting diode device and favricating method thereof
JP6759287B2 (en) * 2018-07-19 2020-09-23 堺ディスプレイプロダクト株式会社 Organic EL device and its manufacturing method
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
JPWO2021049433A1 (en) * 2019-09-12 2021-03-18
KR20210073850A (en) 2019-12-11 2021-06-21 엘지디스플레이 주식회사 Display apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101369361B1 (en) * 2007-10-15 2014-03-04 삼성전자주식회사 Semiconductor device having one body type crack stop structure
KR101978783B1 (en) * 2012-11-09 2019-05-15 엘지디스플레이 주식회사 Flexible organic electroluminescent device and method for fabricating the same
KR102218573B1 (en) * 2013-09-30 2021-02-23 삼성디스플레이 주식회사 Display devices and methods of manufacturing display devices

Also Published As

Publication number Publication date
KR20170080224A (en) 2017-07-10

Similar Documents

Publication Publication Date Title
US11818924B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102522533B1 (en) Organic electroluminescent device and method for fabricating the same
KR102514414B1 (en) Organic light emitting display apparatus
KR101994227B1 (en) Organic light emitting diode device and method for fabricating the same
TWI581423B (en) Organic light-emitting diode display panel and method for fabricating the same
KR102448611B1 (en) Organic light emitting display
KR102050434B1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102009802B1 (en) Flexible type organic light emitting diode device and fabricating method thereof
US9190630B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102652822B1 (en) Electroluminescent display device
KR102653000B1 (en) Organic light emitting display apparatus and method for manufacturing the same
US9190629B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR101980760B1 (en) Organic light-emitting diode display device and fabrication method of the same
KR102016070B1 (en) Flexible organic luminescence emitted diode device and method for fabricating the same
KR20160017276A (en) Display device and method for manufacturing the same
KR102320187B1 (en) Organic light emitting display device and method for manufacturing thereof
KR20110100439A (en) Organic electro luminescent device
KR102239067B1 (en) Organic electoluminescent emitted diode device
KR102247825B1 (en) Bottom Emission Type Organic Light Emission Diode Display Having Color Filters And Method For Manufacturing The Same
KR102023944B1 (en) Organic luminescence emitted diode device and method for fabricating the same
KR102455579B1 (en) Organic light emitting display device and method for fabricating the same
KR20170038598A (en) Organic light emitting display
WO2019082303A1 (en) Display device and method for manufacturing same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant